#Fri Jun 08 17:06:45 CEST 2012
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.rodata=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:.bss=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:.sbss=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:.sdata2=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:Stack=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.sbss2=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:Stack=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:Heap=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.data=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.sdata=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.text=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:.rodata=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:Heap=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:.data=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.sbss=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:.sbss=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:.sbss2=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:.sbss2=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:.text=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:Stack=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.sbss2=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:Heap-size=1024
com.xilinx.sdk.linkgen.prefs.whetstone\:.sdata=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:.sdata=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:Stack-size=2048
com.xilinx.sdk.linkgen.prefs.vitijumps\:.sdata=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:Heap-size=2048
com.xilinx.sdk.linkgen.prefs.vitijumps\:.data=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:.bss=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.bss=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:.sdata2=MCB_DDR2_MPMC_BASEADDR
eclipse.preferences.version=1
com.xilinx.sdk.linkgen.prefs.whetstone\:Stack-size=2048
com.xilinx.sdk.linkgen.prefs.vitijumps\:Stack-size=2048
com.xilinx.sdk.linkgen.prefs.vitijumps\:Heap-size=2048
com.xilinx.sdk.linkgen.prefs.vitijumps\:.sdata2=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:Stack=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.text=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.sbss=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.sdata2=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:Heap-size=2048
com.xilinx.sdk.linkgen.prefs.linpack\:Heap=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:.rodata=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:Heap=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:.text=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:.data=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:Stack-size=1024
com.xilinx.sdk.linkgen.prefs.vitijumps\:.bss=MCB_DDR2_MPMC_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.rodata=MCB_DDR2_MPMC_BASEADDR
