Fitter report for processorDebugger
Wed Apr 22 04:25:39 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Apr 22 04:25:38 2020       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; processorDebugger                           ;
; Top-level Entity Name           ; processorDebugger                           ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 10,725 / 18,480 ( 58 % )                    ;
; Total registers                 ; 16675                                       ;
; Total pins                      ; 55 / 224 ( 25 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  10.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                   ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node             ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Clk~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 25970 ) ; 0.00 % ( 0 / 25970 )       ; 0.00 % ( 0 / 25970 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 25970 ) ; 0.00 % ( 0 / 25970 )       ; 0.00 % ( 0 / 25970 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 25970 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/output_files/processorDebugger.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 10,725 / 18,480       ; 58 %  ;
; ALMs needed [=A-B+C]                                        ; 10,725                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 12,456 / 18,480       ; 67 %  ;
;         [a] ALMs used for LUT logic and registers           ; 2,741                 ;       ;
;         [b] ALMs used for LUT logic                         ; 5,065                 ;       ;
;         [c] ALMs used for registers                         ; 4,650                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,852 / 18,480        ; 10 %  ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 121 / 18,480          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 42                    ;       ;
;         [c] Due to LAB input limits                         ; 79                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,634 / 1,848         ; 88 %  ;
;     -- Logic LABs                                           ; 1,634                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 9,184                 ;       ;
;     -- 7 input functions                                    ; 564                   ;       ;
;     -- 6 input functions                                    ; 7,849                 ;       ;
;     -- 5 input functions                                    ; 374                   ;       ;
;     -- 4 input functions                                    ; 168                   ;       ;
;     -- <=3 input functions                                  ; 229                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 5,242                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 16,675                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 14,782 / 36,960       ; 40 %  ;
;         -- Secondary logic registers                        ; 1,893 / 36,960        ; 5 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 16,675                ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 55 / 224              ; 25 %  ;
;     -- Clock pins                                           ; 4 / 9                 ; 44 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 308               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 3,153,920         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 45.3% / 41.8% / 56.4% ;       ;
; Peak interconnect usage (total/H/V)                         ; 72.4% / 67.9% / 86.4% ;       ;
; Maximum fan-out                                             ; 16675                 ;       ;
; Highest non-global fan-out                                  ; 1502                  ;       ;
; Total fan-out                                               ; 110501                ;       ;
; Average fan-out                                             ; 3.54                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 10725 / 18480 ( 58 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 10725                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 12456 / 18480 ( 67 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 2741                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 5065                   ; 0                              ;
;         [c] ALMs used for registers                         ; 4650                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1852 / 18480 ( 10 % )  ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 121 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 42                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 79                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 1634 / 1848 ( 88 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 1634                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 9184                   ; 0                              ;
;     -- 7 input functions                                    ; 564                    ; 0                              ;
;     -- 6 input functions                                    ; 7849                   ; 0                              ;
;     -- 5 input functions                                    ; 374                    ; 0                              ;
;     -- 4 input functions                                    ; 168                    ; 0                              ;
;     -- <=3 input functions                                  ; 229                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 5242                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 14782 / 36960 ( 40 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 1893 / 36960 ( 5 % )   ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 16675                  ; 0                              ;
;         -- Routing optimization registers                   ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 55                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )      ; 0 / 104 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 110501                 ; 0                              ;
;     -- Registered Connections                               ; 23956                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 13                     ; 0                              ;
;     -- Output Ports                                         ; 42                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Clk           ; M9    ; 3B       ; 22           ; 0            ; 0            ; 16675                 ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Rst           ; U7    ; 3A       ; 10           ; 0            ; 91           ; 1502                  ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; executeButton ; M6    ; 3A       ; 14           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switches[0]   ; U13   ; 4A       ; 33           ; 0            ; 40           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switches[1]   ; V13   ; 4A       ; 33           ; 0            ; 57           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switches[2]   ; T13   ; 4A       ; 34           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switches[3]   ; T12   ; 4A       ; 34           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switches[4]   ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switches[5]   ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switches[6]   ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switches[7]   ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switches[8]   ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switches[9]   ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; sevenSegment0[0] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment0[1] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment0[2] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment0[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment0[4] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment0[5] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment0[6] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment1[0] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment1[1] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment1[2] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment1[4] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment1[5] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment1[6] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment2[0] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment2[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment2[2] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment2[4] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment2[5] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment2[6] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment3[0] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment3[1] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment3[2] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment3[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment3[4] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment3[5] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment3[6] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment4[0] ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment4[1] ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment4[2] ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment4[3] ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment4[4] ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment4[5] ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment4[6] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment5[0] ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment5[1] ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment5[2] ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment5[3] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment5[4] ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment5[5] ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sevenSegment5[6] ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 46 / 48 ( 96 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                  ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; sevenSegment2[2]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; switches[7]                     ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; switches[6]                     ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; switches[4]                     ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; sevenSegment1[5]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; sevenSegment1[3]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; sevenSegment1[2]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; sevenSegment1[0]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; sevenSegment0[6]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; switches[9]                     ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; switches[8]                     ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; switches[5]                     ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; sevenSegment2[1]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; sevenSegment1[4]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; sevenSegment1[1]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; sevenSegment2[6]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; sevenSegment2[5]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; sevenSegment5[4]                ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; sevenSegment5[5]                ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; executeButton                   ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; sevenSegment5[1]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; Clk                             ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; sevenSegment5[0]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; sevenSegment4[6]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; sevenSegment5[3]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; switches[3]                     ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; switches[2]                     ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; sevenSegment5[2]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; Rst                             ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; switches[0]                     ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; sevenSegment4[4]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; sevenSegment4[3]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; sevenSegment3[4]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; sevenSegment4[0]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; sevenSegment0[0]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; sevenSegment1[6]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; switches[1]                     ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; sevenSegment2[4]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; sevenSegment3[3]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; sevenSegment3[5]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; sevenSegment3[6]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; sevenSegment4[2]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; sevenSegment0[1]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; sevenSegment3[1]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; sevenSegment5[6]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; sevenSegment0[3]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; sevenSegment0[2]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; sevenSegment2[3]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; sevenSegment4[5]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; sevenSegment3[0]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; sevenSegment3[2]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; sevenSegment2[0]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; sevenSegment4[1]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; sevenSegment0[5]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; sevenSegment0[4]                ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+------------------+-------------------------------+
; Pin Name         ; Reason                        ;
+------------------+-------------------------------+
; sevenSegment0[0] ; Incomplete set of assignments ;
; sevenSegment0[1] ; Incomplete set of assignments ;
; sevenSegment0[2] ; Incomplete set of assignments ;
; sevenSegment0[3] ; Incomplete set of assignments ;
; sevenSegment0[4] ; Incomplete set of assignments ;
; sevenSegment0[5] ; Incomplete set of assignments ;
; sevenSegment0[6] ; Incomplete set of assignments ;
; sevenSegment1[0] ; Incomplete set of assignments ;
; sevenSegment1[1] ; Incomplete set of assignments ;
; sevenSegment1[2] ; Incomplete set of assignments ;
; sevenSegment1[3] ; Incomplete set of assignments ;
; sevenSegment1[4] ; Incomplete set of assignments ;
; sevenSegment1[5] ; Incomplete set of assignments ;
; sevenSegment1[6] ; Incomplete set of assignments ;
; sevenSegment2[0] ; Incomplete set of assignments ;
; sevenSegment2[1] ; Incomplete set of assignments ;
; sevenSegment2[2] ; Incomplete set of assignments ;
; sevenSegment2[3] ; Incomplete set of assignments ;
; sevenSegment2[4] ; Incomplete set of assignments ;
; sevenSegment2[5] ; Incomplete set of assignments ;
; sevenSegment2[6] ; Incomplete set of assignments ;
; sevenSegment3[0] ; Incomplete set of assignments ;
; sevenSegment3[1] ; Incomplete set of assignments ;
; sevenSegment3[2] ; Incomplete set of assignments ;
; sevenSegment3[3] ; Incomplete set of assignments ;
; sevenSegment3[4] ; Incomplete set of assignments ;
; sevenSegment3[5] ; Incomplete set of assignments ;
; sevenSegment3[6] ; Incomplete set of assignments ;
; sevenSegment4[6] ; Incomplete set of assignments ;
; sevenSegment5[0] ; Incomplete set of assignments ;
; sevenSegment5[1] ; Incomplete set of assignments ;
; sevenSegment5[2] ; Incomplete set of assignments ;
; sevenSegment5[3] ; Incomplete set of assignments ;
; sevenSegment5[4] ; Incomplete set of assignments ;
; sevenSegment5[5] ; Incomplete set of assignments ;
; sevenSegment5[6] ; Incomplete set of assignments ;
; sevenSegment4[0] ; Incomplete set of assignments ;
; sevenSegment4[1] ; Incomplete set of assignments ;
; sevenSegment4[2] ; Incomplete set of assignments ;
; sevenSegment4[3] ; Incomplete set of assignments ;
; sevenSegment4[4] ; Incomplete set of assignments ;
; sevenSegment4[5] ; Incomplete set of assignments ;
; Rst              ; Incomplete set of assignments ;
; switches[4]      ; Incomplete set of assignments ;
; switches[5]      ; Incomplete set of assignments ;
; switches[2]      ; Incomplete set of assignments ;
; switches[3]      ; Incomplete set of assignments ;
; switches[0]      ; Incomplete set of assignments ;
; switches[1]      ; Incomplete set of assignments ;
; switches[6]      ; Incomplete set of assignments ;
; switches[8]      ; Incomplete set of assignments ;
; switches[7]      ; Incomplete set of assignments ;
; switches[9]      ; Incomplete set of assignments ;
; Clk              ; Incomplete set of assignments ;
; executeButton    ; Incomplete set of assignments ;
+------------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                  ; Entity Name             ; Library Name ;
+---------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------+-------------------------+--------------+
; |processorDebugger              ; 10724.9 (0.5)        ; 12455.9 (0.5)                    ; 1852.0 (0.0)                                      ; 121.0 (0.0)                      ; 0.0 (0.0)            ; 9184 (1)            ; 16675 (0)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 55   ; 0            ; |processorDebugger                                   ; processorDebugger       ; work         ;
;    |ALUControl:ALUCtrl|         ; 3.8 (3.8)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|ALUControl:ALUCtrl                ; ALUControl              ; work         ;
;    |alu:alu1|                   ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|alu:alu1                          ; alu                     ; work         ;
;    |alu:alu2|                   ; 14.0 (14.0)          ; 14.0 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|alu:alu2                          ; alu                     ; work         ;
;    |alu:alu3|                   ; 245.1 (245.1)        ; 251.9 (251.9)                    ; 11.4 (11.4)                                       ; 4.6 (4.6)                        ; 0.0 (0.0)            ; 338 (338)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|alu:alu3                          ; alu                     ; work         ;
;    |buttonShaper:BS|            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|buttonShaper:BS                   ; buttonShaper            ; work         ;
;    |control:ctrl|               ; 8.2 (8.2)            ; 8.2 (8.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|control:ctrl                      ; control                 ; work         ;
;    |dataMemory:mem|             ; 4713.3 (4713.3)      ; 6104.4 (6104.4)                  ; 1447.8 (1447.8)                                   ; 56.7 (56.7)                      ; 0.0 (0.0)            ; 652 (652)           ; 16001 (16001)             ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|dataMemory:mem                    ; dataMemory              ; work         ;
;    |decoder:d0|                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|decoder:d0                        ; decoder                 ; work         ;
;    |decoder:d1|                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|decoder:d1                        ; decoder                 ; work         ;
;    |decoder:d2|                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|decoder:d2                        ; decoder                 ; work         ;
;    |decoder:d3|                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|decoder:d3                        ; decoder                 ; work         ;
;    |decoder:d4|                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|decoder:d4                        ; decoder                 ; work         ;
;    |decoder:d5|                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|decoder:d5                        ; decoder                 ; work         ;
;    |display:displayUnit|        ; 1474.0 (1460.0)      ; 1554.9 (1538.4)                  ; 100.2 (97.7)                                      ; 19.3 (19.3)                      ; 0.0 (0.0)            ; 2157 (2134)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|display:displayUnit               ; display                 ; work         ;
;       |BCD:BCDModule|           ; 14.0 (14.0)          ; 16.5 (16.5)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|display:displayUnit|BCD:BCDModule ; BCD                     ; work         ;
;    |fiveBitTwoToOneMux:m3|      ; 2.9 (2.9)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|fiveBitTwoToOneMux:m3             ; fiveBitTwoToOneMux      ; work         ;
;    |instructionMemory:im|       ; 46.5 (46.5)          ; 46.3 (46.3)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 83 (83)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|instructionMemory:im              ; instructionMemory       ; work         ;
;    |pc:programCounter|          ; 23.3 (23.3)          ; 25.7 (25.7)                      ; 2.8 (2.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 25 (25)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|pc:programCounter                 ; pc                      ; work         ;
;    |registers:regs|             ; 423.4 (423.4)        ; 492.7 (492.7)                    ; 91.6 (91.6)                                       ; 22.4 (22.4)                      ; 0.0 (0.0)            ; 396 (396)           ; 641 (641)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|registers:regs                    ; registers               ; work         ;
;    |thirtyTwoBitTwoToOneMux:m2| ; 5.3 (5.3)            ; 6.0 (6.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|thirtyTwoBitTwoToOneMux:m2        ; thirtyTwoBitTwoToOneMux ; work         ;
;    |thirtyTwoBitTwoToOneMux:m4| ; 34.3 (34.3)          ; 34.5 (34.5)                      ; 1.6 (1.6)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|thirtyTwoBitTwoToOneMux:m4        ; thirtyTwoBitTwoToOneMux ; work         ;
;    |thirtyTwoBitTwoToOneMux:m5| ; 3690.2 (3690.2)      ; 3875.8 (3875.8)                  ; 201.4 (201.4)                                     ; 15.8 (15.8)                      ; 0.0 (0.0)            ; 5345 (5345)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processorDebugger|thirtyTwoBitTwoToOneMux:m5        ; thirtyTwoBitTwoToOneMux ; work         ;
+---------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                             ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name             ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; sevenSegment0[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment0[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment0[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment0[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment0[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment0[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment0[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment1[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment1[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment1[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment1[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment1[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment1[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment1[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment2[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment2[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment2[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment2[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment2[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment2[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment2[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment3[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment3[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment3[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment3[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment3[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment3[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment3[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment4[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment5[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment5[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment5[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment5[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment5[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment5[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment5[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment4[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment4[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment4[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment4[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment4[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sevenSegment4[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rst              ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switches[4]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switches[5]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switches[2]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switches[3]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switches[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switches[1]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switches[6]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switches[8]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switches[7]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switches[9]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Clk              ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; executeButton    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                          ;
+-------------------------------------------+-------------------+---------+
; Source Pin / Fanout                       ; Pad To Core Index ; Setting ;
+-------------------------------------------+-------------------+---------+
; Rst                                       ;                   ;         ;
;      - dataMemory:mem|memory[0][17]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][26]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][10]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][16]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][21]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][22]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][29]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][18]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][2]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][23]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][19]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][27]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][20]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][0]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][1]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][30]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][3]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][4]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][6]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][7]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][8]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][9]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][25]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][11]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][28]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][31]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][12]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][13]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][24]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][14]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][15]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][4]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][5]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][6]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][7]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][29]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][8]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][9]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][10]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][11]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][12]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][30]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][17]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][24]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][13]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][14]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][2]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][25]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][31]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][28]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][19]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][27]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][18]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][21]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][22]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][26]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][20]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][15]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][16]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][23]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][6]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][19]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][27]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][20]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][28]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][21]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][26]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][25]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][22]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][24]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][29]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][23]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][30]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][2]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][31]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][3]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][4]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][5]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][7]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][8]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][16]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][9]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][10]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][11]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][12]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][13]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][14]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][17]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][15]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][18]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][13]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][16]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][21]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][8]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][22]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][31]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][24]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][27]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][30]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][29]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][7]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][6]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][23]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][5]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][9]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][17]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][20]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][14]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][10]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][19]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][28]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][18]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][26]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][4]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][11]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][12]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][15]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][2]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][1]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][25]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][8]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][9]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][10]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][12]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][14]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][29]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][18]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][15]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][23]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][24]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][30]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][25]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][26]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][19]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][28]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][27]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][31]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][20]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][21]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][11]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][22]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][0]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][16]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][3]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][5]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][6]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][7]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][13]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][17]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][9]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][3]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][25]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][5]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][29]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][6]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][20]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][28]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][30]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][7]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][22]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][8]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][10]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][31]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][11]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][24]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][12]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][16]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][13]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][23]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][17]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][14]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][19]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][1]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][15]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][18]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][2]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][26]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][27]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][21]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][28]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][25]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][27]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][29]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][30]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][22]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][24]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][31]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][23]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][16]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][17]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][26]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][18]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][20]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][0]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][2]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][4]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][6]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][7]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][8]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][9]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][10]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][11]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][12]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][13]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][14]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][15]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][19]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][21]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][28]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][13]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][14]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][15]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][21]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][30]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][29]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][23]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][31]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][22]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][24]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][16]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][25]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][17]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][26]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][20]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][18]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][27]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][19]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][2]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][3]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][4]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][7]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][8]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][9]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][10]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][11]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][12]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][26]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][29]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][24]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][30]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][31]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][11]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][16]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][17]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][10]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][18]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][21]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][9]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][8]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][0]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][7]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][15]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][23]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][4]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][14]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][25]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][22]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][20]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][13]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][12]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][27]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][28]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][19]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][13]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][14]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][15]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][0]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][23]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][22]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][2]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][6]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][24]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][21]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][7]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][25]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][16]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][20]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][18]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][8]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][26]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][11]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][9]        ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][28]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][19]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][27]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][29]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][10]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][30]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][31]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][17]       ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][12]       ; 1                 ; 0       ;
;      - registers:regs|v0[16]              ; 1                 ; 0       ;
;      - registers:regs|v0[15]              ; 1                 ; 0       ;
;      - registers:regs|v0[14]              ; 1                 ; 0       ;
;      - registers:regs|v0[13]              ; 1                 ; 0       ;
;      - registers:regs|v0[12]              ; 1                 ; 0       ;
;      - registers:regs|v0[11]              ; 1                 ; 0       ;
;      - registers:regs|v0[10]              ; 1                 ; 0       ;
;      - registers:regs|v0[31]              ; 1                 ; 0       ;
;      - registers:regs|v0[8]               ; 1                 ; 0       ;
;      - registers:regs|v0[7]               ; 1                 ; 0       ;
;      - registers:regs|v0[6]               ; 1                 ; 0       ;
;      - registers:regs|v0[5]               ; 1                 ; 0       ;
;      - registers:regs|v0[4]               ; 1                 ; 0       ;
;      - registers:regs|v0[3]               ; 1                 ; 0       ;
;      - registers:regs|v0[2]               ; 1                 ; 0       ;
;      - registers:regs|v0[1]               ; 1                 ; 0       ;
;      - registers:regs|v0[0]               ; 1                 ; 0       ;
;      - registers:regs|v0[21]              ; 1                 ; 0       ;
;      - registers:regs|v0[20]              ; 1                 ; 0       ;
;      - registers:regs|v0[9]               ; 1                 ; 0       ;
;      - registers:regs|v0[19]              ; 1                 ; 0       ;
;      - registers:regs|v0[30]              ; 1                 ; 0       ;
;      - registers:regs|v0[18]              ; 1                 ; 0       ;
;      - registers:regs|v0[28]              ; 1                 ; 0       ;
;      - registers:regs|v0[27]              ; 1                 ; 0       ;
;      - registers:regs|v0[26]              ; 1                 ; 0       ;
;      - registers:regs|v0[25]              ; 1                 ; 0       ;
;      - registers:regs|v0[24]              ; 1                 ; 0       ;
;      - registers:regs|v0[23]              ; 1                 ; 0       ;
;      - registers:regs|v0[22]              ; 1                 ; 0       ;
;      - registers:regs|v0[17]              ; 1                 ; 0       ;
;      - registers:regs|v0[29]              ; 1                 ; 0       ;
;      - registers:regs|v1[17]              ; 1                 ; 0       ;
;      - registers:regs|v1[16]              ; 1                 ; 0       ;
;      - registers:regs|v1[15]              ; 1                 ; 0       ;
;      - registers:regs|v1[14]              ; 1                 ; 0       ;
;      - registers:regs|v1[12]              ; 1                 ; 0       ;
;      - registers:regs|v1[11]              ; 1                 ; 0       ;
;      - registers:regs|v1[10]              ; 1                 ; 0       ;
;      - registers:regs|v1[9]               ; 1                 ; 0       ;
;      - registers:regs|v1[8]               ; 1                 ; 0       ;
;      - registers:regs|v1[7]               ; 1                 ; 0       ;
;      - registers:regs|v1[6]               ; 1                 ; 0       ;
;      - registers:regs|v1[5]               ; 1                 ; 0       ;
;      - registers:regs|v1[4]               ; 1                 ; 0       ;
;      - registers:regs|v1[3]               ; 1                 ; 0       ;
;      - registers:regs|v1[2]               ; 1                 ; 0       ;
;      - registers:regs|v1[1]               ; 1                 ; 0       ;
;      - registers:regs|v1[0]               ; 1                 ; 0       ;
;      - registers:regs|v1[13]              ; 1                 ; 0       ;
;      - registers:regs|v1[31]              ; 1                 ; 0       ;
;      - registers:regs|v1[30]              ; 1                 ; 0       ;
;      - registers:regs|v1[29]              ; 1                 ; 0       ;
;      - registers:regs|v1[28]              ; 1                 ; 0       ;
;      - registers:regs|v1[27]              ; 1                 ; 0       ;
;      - registers:regs|v1[26]              ; 1                 ; 0       ;
;      - registers:regs|v1[25]              ; 1                 ; 0       ;
;      - registers:regs|v1[24]              ; 1                 ; 0       ;
;      - registers:regs|v1[23]              ; 1                 ; 0       ;
;      - registers:regs|v1[22]              ; 1                 ; 0       ;
;      - registers:regs|v1[21]              ; 1                 ; 0       ;
;      - registers:regs|v1[20]              ; 1                 ; 0       ;
;      - registers:regs|v1[19]              ; 1                 ; 0       ;
;      - registers:regs|v1[18]              ; 1                 ; 0       ;
;      - registers:regs|a0[15]              ; 1                 ; 0       ;
;      - registers:regs|a0[14]              ; 1                 ; 0       ;
;      - registers:regs|a0[13]              ; 1                 ; 0       ;
;      - registers:regs|a0[12]              ; 1                 ; 0       ;
;      - registers:regs|a0[11]              ; 1                 ; 0       ;
;      - registers:regs|a0[10]              ; 1                 ; 0       ;
;      - registers:regs|a0[9]               ; 1                 ; 0       ;
;      - registers:regs|a0[8]               ; 1                 ; 0       ;
;      - registers:regs|a0[7]               ; 1                 ; 0       ;
;      - registers:regs|a0[6]               ; 1                 ; 0       ;
;      - registers:regs|a0[5]               ; 1                 ; 0       ;
;      - registers:regs|a0[4]               ; 1                 ; 0       ;
;      - registers:regs|a0[3]               ; 1                 ; 0       ;
;      - registers:regs|a0[2]               ; 1                 ; 0       ;
;      - registers:regs|a0[1]               ; 1                 ; 0       ;
;      - registers:regs|a0[0]               ; 1                 ; 0       ;
;      - registers:regs|a1[15]              ; 1                 ; 0       ;
;      - registers:regs|a1[0]               ; 1                 ; 0       ;
;      - registers:regs|a1[14]              ; 1                 ; 0       ;
;      - registers:regs|a1[13]              ; 1                 ; 0       ;
;      - registers:regs|a1[12]              ; 1                 ; 0       ;
;      - registers:regs|a1[11]              ; 1                 ; 0       ;
;      - registers:regs|a1[10]              ; 1                 ; 0       ;
;      - registers:regs|a1[9]               ; 1                 ; 0       ;
;      - registers:regs|a1[8]               ; 1                 ; 0       ;
;      - registers:regs|a1[7]               ; 1                 ; 0       ;
;      - registers:regs|a1[6]               ; 1                 ; 0       ;
;      - registers:regs|a1[5]               ; 1                 ; 0       ;
;      - registers:regs|a1[4]               ; 1                 ; 0       ;
;      - registers:regs|a1[3]               ; 1                 ; 0       ;
;      - registers:regs|a1[2]               ; 1                 ; 0       ;
;      - registers:regs|a1[1]               ; 1                 ; 0       ;
;      - registers:regs|a2[15]              ; 1                 ; 0       ;
;      - registers:regs|a2[14]              ; 1                 ; 0       ;
;      - registers:regs|a2[13]              ; 1                 ; 0       ;
;      - registers:regs|a2[12]              ; 1                 ; 0       ;
;      - registers:regs|a2[11]              ; 1                 ; 0       ;
;      - registers:regs|a2[10]              ; 1                 ; 0       ;
;      - registers:regs|a2[9]               ; 1                 ; 0       ;
;      - registers:regs|a2[8]               ; 1                 ; 0       ;
;      - registers:regs|a2[7]               ; 1                 ; 0       ;
;      - registers:regs|a2[6]               ; 1                 ; 0       ;
;      - registers:regs|a2[5]               ; 1                 ; 0       ;
;      - registers:regs|a2[4]               ; 1                 ; 0       ;
;      - registers:regs|a2[3]               ; 1                 ; 0       ;
;      - registers:regs|a2[2]               ; 1                 ; 0       ;
;      - registers:regs|a2[1]               ; 1                 ; 0       ;
;      - registers:regs|a2[0]               ; 1                 ; 0       ;
;      - registers:regs|a3[15]              ; 1                 ; 0       ;
;      - registers:regs|a3[14]              ; 1                 ; 0       ;
;      - registers:regs|a3[13]              ; 1                 ; 0       ;
;      - registers:regs|a3[12]              ; 1                 ; 0       ;
;      - registers:regs|a3[11]              ; 1                 ; 0       ;
;      - registers:regs|a3[10]              ; 1                 ; 0       ;
;      - registers:regs|a3[9]               ; 1                 ; 0       ;
;      - registers:regs|a3[8]               ; 1                 ; 0       ;
;      - registers:regs|a3[7]               ; 1                 ; 0       ;
;      - registers:regs|a3[6]               ; 1                 ; 0       ;
;      - registers:regs|a3[5]               ; 1                 ; 0       ;
;      - registers:regs|a3[4]               ; 1                 ; 0       ;
;      - registers:regs|a3[3]               ; 1                 ; 0       ;
;      - registers:regs|a3[2]               ; 1                 ; 0       ;
;      - registers:regs|a3[1]               ; 1                 ; 0       ;
;      - registers:regs|a3[0]               ; 1                 ; 0       ;
;      - registers:regs|t0[16]              ; 1                 ; 0       ;
;      - registers:regs|t0[15]              ; 1                 ; 0       ;
;      - registers:regs|t0[14]              ; 1                 ; 0       ;
;      - registers:regs|t0[13]              ; 1                 ; 0       ;
;      - registers:regs|t0[12]              ; 1                 ; 0       ;
;      - registers:regs|t0[11]              ; 1                 ; 0       ;
;      - registers:regs|t0[10]              ; 1                 ; 0       ;
;      - registers:regs|t0[9]               ; 1                 ; 0       ;
;      - registers:regs|t0[8]               ; 1                 ; 0       ;
;      - registers:regs|t0[7]               ; 1                 ; 0       ;
;      - registers:regs|t0[6]               ; 1                 ; 0       ;
;      - registers:regs|t0[25]              ; 1                 ; 0       ;
;      - registers:regs|t0[4]               ; 1                 ; 0       ;
;      - registers:regs|t0[3]               ; 1                 ; 0       ;
;      - registers:regs|t0[2]               ; 1                 ; 0       ;
;      - registers:regs|t0[31]              ; 1                 ; 0       ;
;      - registers:regs|t0[0]               ; 1                 ; 0       ;
;      - registers:regs|t0[30]              ; 1                 ; 0       ;
;      - registers:regs|t0[29]              ; 1                 ; 0       ;
;      - registers:regs|t0[28]              ; 1                 ; 0       ;
;      - registers:regs|t0[27]              ; 1                 ; 0       ;
;      - registers:regs|t0[26]              ; 1                 ; 0       ;
;      - registers:regs|t0[24]              ; 1                 ; 0       ;
;      - registers:regs|t0[1]               ; 1                 ; 0       ;
;      - registers:regs|t0[23]              ; 1                 ; 0       ;
;      - registers:regs|t0[22]              ; 1                 ; 0       ;
;      - registers:regs|t0[21]              ; 1                 ; 0       ;
;      - registers:regs|t0[20]              ; 1                 ; 0       ;
;      - registers:regs|t0[19]              ; 1                 ; 0       ;
;      - registers:regs|t0[18]              ; 1                 ; 0       ;
;      - registers:regs|t0[17]              ; 1                 ; 0       ;
;      - registers:regs|t0[5]               ; 1                 ; 0       ;
;      - registers:regs|t1[16]              ; 1                 ; 0       ;
;      - registers:regs|t1[15]              ; 1                 ; 0       ;
;      - registers:regs|t1[14]              ; 1                 ; 0       ;
;      - registers:regs|t1[13]              ; 1                 ; 0       ;
;      - registers:regs|t1[12]              ; 1                 ; 0       ;
;      - registers:regs|t1[11]              ; 1                 ; 0       ;
;      - registers:regs|t1[10]              ; 1                 ; 0       ;
;      - registers:regs|t1[9]               ; 1                 ; 0       ;
;      - registers:regs|t1[7]               ; 1                 ; 0       ;
;      - registers:regs|t1[6]               ; 1                 ; 0       ;
;      - registers:regs|t1[5]               ; 1                 ; 0       ;
;      - registers:regs|t1[4]               ; 1                 ; 0       ;
;      - registers:regs|t1[3]               ; 1                 ; 0       ;
;      - registers:regs|t1[2]               ; 1                 ; 0       ;
;      - registers:regs|t1[1]               ; 1                 ; 0       ;
;      - registers:regs|t1[18]              ; 1                 ; 0       ;
;      - registers:regs|t1[0]               ; 1                 ; 0       ;
;      - registers:regs|t1[8]               ; 1                 ; 0       ;
;      - registers:regs|t1[31]              ; 1                 ; 0       ;
;      - registers:regs|t1[30]              ; 1                 ; 0       ;
;      - registers:regs|t1[29]              ; 1                 ; 0       ;
;      - registers:regs|t1[28]              ; 1                 ; 0       ;
;      - registers:regs|t1[27]              ; 1                 ; 0       ;
;      - registers:regs|t1[26]              ; 1                 ; 0       ;
;      - registers:regs|t1[25]              ; 1                 ; 0       ;
;      - registers:regs|t1[24]              ; 1                 ; 0       ;
;      - registers:regs|t1[23]              ; 1                 ; 0       ;
;      - registers:regs|t1[22]              ; 1                 ; 0       ;
;      - registers:regs|t1[21]              ; 1                 ; 0       ;
;      - registers:regs|t1[20]              ; 1                 ; 0       ;
;      - registers:regs|t1[19]              ; 1                 ; 0       ;
;      - registers:regs|t1[17]              ; 1                 ; 0       ;
;      - registers:regs|t2[16]              ; 1                 ; 0       ;
;      - registers:regs|t2[15]              ; 1                 ; 0       ;
;      - registers:regs|t2[14]              ; 1                 ; 0       ;
;      - registers:regs|t2[13]              ; 1                 ; 0       ;
;      - registers:regs|t2[12]              ; 1                 ; 0       ;
;      - registers:regs|t2[11]              ; 1                 ; 0       ;
;      - registers:regs|t2[10]              ; 1                 ; 0       ;
;      - registers:regs|t2[9]               ; 1                 ; 0       ;
;      - registers:regs|t2[8]               ; 1                 ; 0       ;
;      - registers:regs|t2[7]               ; 1                 ; 0       ;
;      - registers:regs|t2[6]               ; 1                 ; 0       ;
;      - registers:regs|t2[5]               ; 1                 ; 0       ;
;      - registers:regs|t2[4]               ; 1                 ; 0       ;
;      - registers:regs|t2[3]               ; 1                 ; 0       ;
;      - registers:regs|t2[2]               ; 1                 ; 0       ;
;      - registers:regs|t2[1]               ; 1                 ; 0       ;
;      - registers:regs|t2[0]               ; 1                 ; 0       ;
;      - registers:regs|t2[17]              ; 1                 ; 0       ;
;      - registers:regs|t2[25]              ; 1                 ; 0       ;
;      - registers:regs|t2[31]              ; 1                 ; 0       ;
;      - registers:regs|t2[30]              ; 1                 ; 0       ;
;      - registers:regs|t2[29]              ; 1                 ; 0       ;
;      - registers:regs|t2[28]              ; 1                 ; 0       ;
;      - registers:regs|t2[27]              ; 1                 ; 0       ;
;      - registers:regs|t2[26]              ; 1                 ; 0       ;
;      - registers:regs|t2[24]              ; 1                 ; 0       ;
;      - registers:regs|t2[23]              ; 1                 ; 0       ;
;      - registers:regs|t2[22]              ; 1                 ; 0       ;
;      - registers:regs|t2[21]              ; 1                 ; 0       ;
;      - registers:regs|t2[20]              ; 1                 ; 0       ;
;      - registers:regs|t2[19]              ; 1                 ; 0       ;
;      - registers:regs|t2[18]              ; 1                 ; 0       ;
;      - registers:regs|t3[31]              ; 1                 ; 0       ;
;      - registers:regs|t3[30]              ; 1                 ; 0       ;
;      - registers:regs|t3[29]              ; 1                 ; 0       ;
;      - registers:regs|t3[28]              ; 1                 ; 0       ;
;      - registers:regs|t3[27]              ; 1                 ; 0       ;
;      - registers:regs|t3[26]              ; 1                 ; 0       ;
;      - registers:regs|t3[25]              ; 1                 ; 0       ;
;      - registers:regs|t3[24]              ; 1                 ; 0       ;
;      - registers:regs|t3[23]              ; 1                 ; 0       ;
;      - registers:regs|t3[22]              ; 1                 ; 0       ;
;      - registers:regs|t3[21]              ; 1                 ; 0       ;
;      - registers:regs|t3[20]              ; 1                 ; 0       ;
;      - registers:regs|t3[19]              ; 1                 ; 0       ;
;      - registers:regs|t3[18]              ; 1                 ; 0       ;
;      - registers:regs|t3[17]              ; 1                 ; 0       ;
;      - registers:regs|t3[15]              ; 1                 ; 0       ;
;      - registers:regs|t3[0]               ; 1                 ; 0       ;
;      - registers:regs|t3[14]              ; 1                 ; 0       ;
;      - registers:regs|t3[13]              ; 1                 ; 0       ;
;      - registers:regs|t3[12]              ; 1                 ; 0       ;
;      - registers:regs|t3[11]              ; 1                 ; 0       ;
;      - registers:regs|t3[10]              ; 1                 ; 0       ;
;      - registers:regs|t3[9]               ; 1                 ; 0       ;
;      - registers:regs|t3[16]              ; 1                 ; 0       ;
;      - registers:regs|t3[8]               ; 1                 ; 0       ;
;      - registers:regs|t3[7]               ; 1                 ; 0       ;
;      - registers:regs|t3[6]               ; 1                 ; 0       ;
;      - registers:regs|t3[5]               ; 1                 ; 0       ;
;      - registers:regs|t3[4]               ; 1                 ; 0       ;
;      - registers:regs|t3[3]               ; 1                 ; 0       ;
;      - registers:regs|t3[2]               ; 1                 ; 0       ;
;      - registers:regs|t3[1]               ; 1                 ; 0       ;
;      - registers:regs|t4[15]              ; 1                 ; 0       ;
;      - registers:regs|t4[14]              ; 1                 ; 0       ;
;      - registers:regs|t4[12]              ; 1                 ; 0       ;
;      - registers:regs|t4[11]              ; 1                 ; 0       ;
;      - registers:regs|t4[10]              ; 1                 ; 0       ;
;      - registers:regs|t4[9]               ; 1                 ; 0       ;
;      - registers:regs|t4[8]               ; 1                 ; 0       ;
;      - registers:regs|t4[7]               ; 1                 ; 0       ;
;      - registers:regs|t4[6]               ; 1                 ; 0       ;
;      - registers:regs|t4[5]               ; 1                 ; 0       ;
;      - registers:regs|t4[4]               ; 1                 ; 0       ;
;      - registers:regs|t4[3]               ; 1                 ; 0       ;
;      - registers:regs|t4[2]               ; 1                 ; 0       ;
;      - registers:regs|t4[1]               ; 1                 ; 0       ;
;      - registers:regs|t4[0]               ; 1                 ; 0       ;
;      - registers:regs|t4[13]              ; 1                 ; 0       ;
;      - registers:regs|t5[15]              ; 1                 ; 0       ;
;      - registers:regs|t5[14]              ; 1                 ; 0       ;
;      - registers:regs|t5[13]              ; 1                 ; 0       ;
;      - registers:regs|t5[12]              ; 1                 ; 0       ;
;      - registers:regs|t5[11]              ; 1                 ; 0       ;
;      - registers:regs|t5[10]              ; 1                 ; 0       ;
;      - registers:regs|t5[9]               ; 1                 ; 0       ;
;      - registers:regs|t5[8]               ; 1                 ; 0       ;
;      - registers:regs|t5[7]               ; 1                 ; 0       ;
;      - registers:regs|t5[6]               ; 1                 ; 0       ;
;      - registers:regs|t5[5]               ; 1                 ; 0       ;
;      - registers:regs|t5[4]               ; 1                 ; 0       ;
;      - registers:regs|t5[3]               ; 1                 ; 0       ;
;      - registers:regs|t5[2]               ; 1                 ; 0       ;
;      - registers:regs|t5[1]               ; 1                 ; 0       ;
;      - registers:regs|t5[0]               ; 1                 ; 0       ;
;      - registers:regs|t6[15]              ; 1                 ; 0       ;
;      - registers:regs|t6[14]              ; 1                 ; 0       ;
;      - registers:regs|t6[13]              ; 1                 ; 0       ;
;      - registers:regs|t6[12]              ; 1                 ; 0       ;
;      - registers:regs|t6[11]              ; 1                 ; 0       ;
;      - registers:regs|t6[10]              ; 1                 ; 0       ;
;      - registers:regs|t6[9]               ; 1                 ; 0       ;
;      - registers:regs|t6[8]               ; 1                 ; 0       ;
;      - registers:regs|t6[7]               ; 1                 ; 0       ;
;      - registers:regs|t6[6]               ; 1                 ; 0       ;
;      - registers:regs|t6[5]               ; 1                 ; 0       ;
;      - registers:regs|t6[4]               ; 1                 ; 0       ;
;      - registers:regs|t6[3]               ; 1                 ; 0       ;
;      - registers:regs|t6[2]               ; 1                 ; 0       ;
;      - registers:regs|t6[0]               ; 1                 ; 0       ;
;      - registers:regs|t6[1]               ; 1                 ; 0       ;
;      - registers:regs|t7[15]              ; 1                 ; 0       ;
;      - registers:regs|t7[0]               ; 1                 ; 0       ;
;      - registers:regs|t7[1]               ; 1                 ; 0       ;
;      - registers:regs|t7[2]               ; 1                 ; 0       ;
;      - registers:regs|t7[3]               ; 1                 ; 0       ;
;      - registers:regs|t7[4]               ; 1                 ; 0       ;
;      - registers:regs|t7[5]               ; 1                 ; 0       ;
;      - registers:regs|t7[6]               ; 1                 ; 0       ;
;      - registers:regs|t7[7]               ; 1                 ; 0       ;
;      - registers:regs|t7[8]               ; 1                 ; 0       ;
;      - registers:regs|t7[9]               ; 1                 ; 0       ;
;      - registers:regs|t7[10]              ; 1                 ; 0       ;
;      - registers:regs|t7[11]              ; 1                 ; 0       ;
;      - registers:regs|t7[12]              ; 1                 ; 0       ;
;      - registers:regs|t7[13]              ; 1                 ; 0       ;
;      - registers:regs|t7[14]              ; 1                 ; 0       ;
;      - registers:regs|s0[16]              ; 1                 ; 0       ;
;      - registers:regs|s0[15]              ; 1                 ; 0       ;
;      - registers:regs|s0[14]              ; 1                 ; 0       ;
;      - registers:regs|s0[13]              ; 1                 ; 0       ;
;      - registers:regs|s0[12]              ; 1                 ; 0       ;
;      - registers:regs|s0[11]              ; 1                 ; 0       ;
;      - registers:regs|s0[10]              ; 1                 ; 0       ;
;      - registers:regs|s0[9]               ; 1                 ; 0       ;
;      - registers:regs|s0[8]               ; 1                 ; 0       ;
;      - registers:regs|s0[7]               ; 1                 ; 0       ;
;      - registers:regs|s0[6]               ; 1                 ; 0       ;
;      - registers:regs|s0[5]               ; 1                 ; 0       ;
;      - registers:regs|s0[4]               ; 1                 ; 0       ;
;      - registers:regs|s0[3]               ; 1                 ; 0       ;
;      - registers:regs|s0[2]               ; 1                 ; 0       ;
;      - registers:regs|s0[1]               ; 1                 ; 0       ;
;      - registers:regs|s0[0]               ; 1                 ; 0       ;
;      - registers:regs|s0[20]              ; 1                 ; 0       ;
;      - registers:regs|s0[19]              ; 1                 ; 0       ;
;      - registers:regs|s0[31]              ; 1                 ; 0       ;
;      - registers:regs|s0[18]              ; 1                 ; 0       ;
;      - registers:regs|s0[17]              ; 1                 ; 0       ;
;      - registers:regs|s0[30]              ; 1                 ; 0       ;
;      - registers:regs|s0[29]              ; 1                 ; 0       ;
;      - registers:regs|s0[28]              ; 1                 ; 0       ;
;      - registers:regs|s0[27]              ; 1                 ; 0       ;
;      - registers:regs|s0[26]              ; 1                 ; 0       ;
;      - registers:regs|s0[25]              ; 1                 ; 0       ;
;      - registers:regs|s0[24]              ; 1                 ; 0       ;
;      - registers:regs|s0[23]              ; 1                 ; 0       ;
;      - registers:regs|s0[22]              ; 1                 ; 0       ;
;      - registers:regs|s0[21]              ; 1                 ; 0       ;
;      - registers:regs|s1[31]              ; 1                 ; 0       ;
;      - registers:regs|s1[30]              ; 1                 ; 0       ;
;      - registers:regs|s1[29]              ; 1                 ; 0       ;
;      - registers:regs|s1[28]              ; 1                 ; 0       ;
;      - registers:regs|s1[27]              ; 1                 ; 0       ;
;      - registers:regs|s1[26]              ; 1                 ; 0       ;
;      - registers:regs|s1[25]              ; 1                 ; 0       ;
;      - registers:regs|s1[24]              ; 1                 ; 0       ;
;      - registers:regs|s1[23]              ; 1                 ; 0       ;
;      - registers:regs|s1[22]              ; 1                 ; 0       ;
;      - registers:regs|s1[21]              ; 1                 ; 0       ;
;      - registers:regs|s1[20]              ; 1                 ; 0       ;
;      - registers:regs|s1[19]              ; 1                 ; 0       ;
;      - registers:regs|s1[18]              ; 1                 ; 0       ;
;      - registers:regs|s1[17]              ; 1                 ; 0       ;
;      - registers:regs|s1[16]              ; 1                 ; 0       ;
;      - registers:regs|s1[15]              ; 1                 ; 0       ;
;      - registers:regs|s1[14]              ; 1                 ; 0       ;
;      - registers:regs|s1[13]              ; 1                 ; 0       ;
;      - registers:regs|s1[12]              ; 1                 ; 0       ;
;      - registers:regs|s1[11]              ; 1                 ; 0       ;
;      - registers:regs|s1[10]              ; 1                 ; 0       ;
;      - registers:regs|s1[9]               ; 1                 ; 0       ;
;      - registers:regs|s1[8]               ; 1                 ; 0       ;
;      - registers:regs|s1[7]               ; 1                 ; 0       ;
;      - registers:regs|s1[6]               ; 1                 ; 0       ;
;      - registers:regs|s1[5]               ; 1                 ; 0       ;
;      - registers:regs|s1[4]               ; 1                 ; 0       ;
;      - registers:regs|s1[3]               ; 1                 ; 0       ;
;      - registers:regs|s1[2]               ; 1                 ; 0       ;
;      - registers:regs|s1[1]               ; 1                 ; 0       ;
;      - registers:regs|s1[0]               ; 1                 ; 0       ;
;      - registers:regs|s2[16]              ; 1                 ; 0       ;
;      - registers:regs|s2[15]              ; 1                 ; 0       ;
;      - registers:regs|s2[14]              ; 1                 ; 0       ;
;      - registers:regs|s2[13]              ; 1                 ; 0       ;
;      - registers:regs|s2[12]              ; 1                 ; 0       ;
;      - registers:regs|s2[11]              ; 1                 ; 0       ;
;      - registers:regs|s2[10]              ; 1                 ; 0       ;
;      - registers:regs|s2[31]              ; 1                 ; 0       ;
;      - registers:regs|s2[8]               ; 1                 ; 0       ;
;      - registers:regs|s2[7]               ; 1                 ; 0       ;
;      - registers:regs|s2[6]               ; 1                 ; 0       ;
;      - registers:regs|s2[5]               ; 1                 ; 0       ;
;      - registers:regs|s2[4]               ; 1                 ; 0       ;
;      - registers:regs|s2[3]               ; 1                 ; 0       ;
;      - registers:regs|s2[2]               ; 1                 ; 0       ;
;      - registers:regs|s2[1]               ; 1                 ; 0       ;
;      - registers:regs|s2[0]               ; 1                 ; 0       ;
;      - registers:regs|s2[30]              ; 1                 ; 0       ;
;      - registers:regs|s2[29]              ; 1                 ; 0       ;
;      - registers:regs|s2[17]              ; 1                 ; 0       ;
;      - registers:regs|s2[28]              ; 1                 ; 0       ;
;      - registers:regs|s2[27]              ; 1                 ; 0       ;
;      - registers:regs|s2[26]              ; 1                 ; 0       ;
;      - registers:regs|s2[25]              ; 1                 ; 0       ;
;      - registers:regs|s2[24]              ; 1                 ; 0       ;
;      - registers:regs|s2[23]              ; 1                 ; 0       ;
;      - registers:regs|s2[22]              ; 1                 ; 0       ;
;      - registers:regs|s2[21]              ; 1                 ; 0       ;
;      - registers:regs|s2[20]              ; 1                 ; 0       ;
;      - registers:regs|s2[19]              ; 1                 ; 0       ;
;      - registers:regs|s2[18]              ; 1                 ; 0       ;
;      - registers:regs|s2[9]               ; 1                 ; 0       ;
;      - registers:regs|s3[16]              ; 1                 ; 0       ;
;      - registers:regs|s3[15]              ; 1                 ; 0       ;
;      - registers:regs|s3[14]              ; 1                 ; 0       ;
;      - registers:regs|s3[13]              ; 1                 ; 0       ;
;      - registers:regs|s3[12]              ; 1                 ; 0       ;
;      - registers:regs|s3[11]              ; 1                 ; 0       ;
;      - registers:regs|s3[10]              ; 1                 ; 0       ;
;      - registers:regs|s3[9]               ; 1                 ; 0       ;
;      - registers:regs|s3[8]               ; 1                 ; 0       ;
;      - registers:regs|s3[7]               ; 1                 ; 0       ;
;      - registers:regs|s3[6]               ; 1                 ; 0       ;
;      - registers:regs|s3[5]               ; 1                 ; 0       ;
;      - registers:regs|s3[4]               ; 1                 ; 0       ;
;      - registers:regs|s3[3]               ; 1                 ; 0       ;
;      - registers:regs|s3[2]               ; 1                 ; 0       ;
;      - registers:regs|s3[1]               ; 1                 ; 0       ;
;      - registers:regs|s3[0]               ; 1                 ; 0       ;
;      - registers:regs|s3[31]              ; 1                 ; 0       ;
;      - registers:regs|s3[30]              ; 1                 ; 0       ;
;      - registers:regs|s3[29]              ; 1                 ; 0       ;
;      - registers:regs|s3[28]              ; 1                 ; 0       ;
;      - registers:regs|s3[27]              ; 1                 ; 0       ;
;      - registers:regs|s3[26]              ; 1                 ; 0       ;
;      - registers:regs|s3[25]              ; 1                 ; 0       ;
;      - registers:regs|s3[24]              ; 1                 ; 0       ;
;      - registers:regs|s3[23]              ; 1                 ; 0       ;
;      - registers:regs|s3[22]              ; 1                 ; 0       ;
;      - registers:regs|s3[21]              ; 1                 ; 0       ;
;      - registers:regs|s3[20]              ; 1                 ; 0       ;
;      - registers:regs|s3[19]              ; 1                 ; 0       ;
;      - registers:regs|s3[18]              ; 1                 ; 0       ;
;      - registers:regs|s3[17]              ; 1                 ; 0       ;
;      - registers:regs|s4[15]              ; 1                 ; 0       ;
;      - registers:regs|s4[14]              ; 1                 ; 0       ;
;      - registers:regs|s4[13]              ; 1                 ; 0       ;
;      - registers:regs|s4[12]              ; 1                 ; 0       ;
;      - registers:regs|s4[11]              ; 1                 ; 0       ;
;      - registers:regs|s4[10]              ; 1                 ; 0       ;
;      - registers:regs|s4[9]               ; 1                 ; 0       ;
;      - registers:regs|s4[8]               ; 1                 ; 0       ;
;      - registers:regs|s4[7]               ; 1                 ; 0       ;
;      - registers:regs|s4[6]               ; 1                 ; 0       ;
;      - registers:regs|s4[5]               ; 1                 ; 0       ;
;      - registers:regs|s4[4]               ; 1                 ; 0       ;
;      - registers:regs|s4[3]               ; 1                 ; 0       ;
;      - registers:regs|s4[2]               ; 1                 ; 0       ;
;      - registers:regs|s4[0]               ; 1                 ; 0       ;
;      - registers:regs|s4[1]               ; 1                 ; 0       ;
;      - registers:regs|s5[15]              ; 1                 ; 0       ;
;      - registers:regs|s5[14]              ; 1                 ; 0       ;
;      - registers:regs|s5[13]              ; 1                 ; 0       ;
;      - registers:regs|s5[12]              ; 1                 ; 0       ;
;      - registers:regs|s5[11]              ; 1                 ; 0       ;
;      - registers:regs|s5[10]              ; 1                 ; 0       ;
;      - registers:regs|s5[8]               ; 1                 ; 0       ;
;      - registers:regs|s5[7]               ; 1                 ; 0       ;
;      - registers:regs|s5[6]               ; 1                 ; 0       ;
;      - registers:regs|s5[5]               ; 1                 ; 0       ;
;      - registers:regs|s5[4]               ; 1                 ; 0       ;
;      - registers:regs|s5[3]               ; 1                 ; 0       ;
;      - registers:regs|s5[2]               ; 1                 ; 0       ;
;      - registers:regs|s5[0]               ; 1                 ; 0       ;
;      - registers:regs|s5[1]               ; 1                 ; 0       ;
;      - registers:regs|s5[9]               ; 1                 ; 0       ;
;      - registers:regs|s6[15]              ; 1                 ; 0       ;
;      - registers:regs|s6[14]              ; 1                 ; 0       ;
;      - registers:regs|s6[13]              ; 1                 ; 0       ;
;      - registers:regs|s6[12]              ; 1                 ; 0       ;
;      - registers:regs|s6[11]              ; 1                 ; 0       ;
;      - registers:regs|s6[10]              ; 1                 ; 0       ;
;      - registers:regs|s6[9]               ; 1                 ; 0       ;
;      - registers:regs|s6[8]               ; 1                 ; 0       ;
;      - registers:regs|s6[7]               ; 1                 ; 0       ;
;      - registers:regs|s6[6]               ; 1                 ; 0       ;
;      - registers:regs|s6[5]               ; 1                 ; 0       ;
;      - registers:regs|s6[4]               ; 1                 ; 0       ;
;      - registers:regs|s6[3]               ; 1                 ; 0       ;
;      - registers:regs|s6[2]               ; 1                 ; 0       ;
;      - registers:regs|s6[1]               ; 1                 ; 0       ;
;      - registers:regs|s6[0]               ; 1                 ; 0       ;
;      - registers:regs|s7[15]              ; 1                 ; 0       ;
;      - registers:regs|s7[14]              ; 1                 ; 0       ;
;      - registers:regs|s7[13]              ; 1                 ; 0       ;
;      - registers:regs|s7[12]              ; 1                 ; 0       ;
;      - registers:regs|s7[11]              ; 1                 ; 0       ;
;      - registers:regs|s7[10]              ; 1                 ; 0       ;
;      - registers:regs|s7[9]               ; 1                 ; 0       ;
;      - registers:regs|s7[8]               ; 1                 ; 0       ;
;      - registers:regs|s7[7]               ; 1                 ; 0       ;
;      - registers:regs|s7[6]               ; 1                 ; 0       ;
;      - registers:regs|s7[5]               ; 1                 ; 0       ;
;      - registers:regs|s7[4]               ; 1                 ; 0       ;
;      - registers:regs|s7[3]               ; 1                 ; 0       ;
;      - registers:regs|s7[2]               ; 1                 ; 0       ;
;      - registers:regs|s7[1]               ; 1                 ; 0       ;
;      - registers:regs|s7[0]               ; 1                 ; 0       ;
;      - registers:regs|t8[31]              ; 1                 ; 0       ;
;      - registers:regs|t8[30]              ; 1                 ; 0       ;
;      - registers:regs|t8[29]              ; 1                 ; 0       ;
;      - registers:regs|t8[28]              ; 1                 ; 0       ;
;      - registers:regs|t8[27]              ; 1                 ; 0       ;
;      - registers:regs|t8[26]              ; 1                 ; 0       ;
;      - registers:regs|t8[25]              ; 1                 ; 0       ;
;      - registers:regs|t8[24]              ; 1                 ; 0       ;
;      - registers:regs|t8[23]              ; 1                 ; 0       ;
;      - registers:regs|t8[22]              ; 1                 ; 0       ;
;      - registers:regs|t8[21]              ; 1                 ; 0       ;
;      - registers:regs|t8[20]              ; 1                 ; 0       ;
;      - registers:regs|t8[19]              ; 1                 ; 0       ;
;      - registers:regs|t8[18]              ; 1                 ; 0       ;
;      - registers:regs|t8[17]              ; 1                 ; 0       ;
;      - registers:regs|t8[16]              ; 1                 ; 0       ;
;      - registers:regs|t8[15]              ; 1                 ; 0       ;
;      - registers:regs|t8[14]              ; 1                 ; 0       ;
;      - registers:regs|t8[13]              ; 1                 ; 0       ;
;      - registers:regs|t8[12]              ; 1                 ; 0       ;
;      - registers:regs|t8[11]              ; 1                 ; 0       ;
;      - registers:regs|t8[10]              ; 1                 ; 0       ;
;      - registers:regs|t8[9]               ; 1                 ; 0       ;
;      - registers:regs|t8[8]               ; 1                 ; 0       ;
;      - registers:regs|t8[7]               ; 1                 ; 0       ;
;      - registers:regs|t8[6]               ; 1                 ; 0       ;
;      - registers:regs|t8[5]               ; 1                 ; 0       ;
;      - registers:regs|t8[4]               ; 1                 ; 0       ;
;      - registers:regs|t8[3]               ; 1                 ; 0       ;
;      - registers:regs|t8[2]               ; 1                 ; 0       ;
;      - registers:regs|t8[1]               ; 1                 ; 0       ;
;      - registers:regs|t8[0]               ; 1                 ; 0       ;
;      - registers:regs|t9[16]              ; 1                 ; 0       ;
;      - registers:regs|t9[15]              ; 1                 ; 0       ;
;      - registers:regs|t9[14]              ; 1                 ; 0       ;
;      - registers:regs|t9[13]              ; 1                 ; 0       ;
;      - registers:regs|t9[12]              ; 1                 ; 0       ;
;      - registers:regs|t9[11]              ; 1                 ; 0       ;
;      - registers:regs|t9[10]              ; 1                 ; 0       ;
;      - registers:regs|t9[31]              ; 1                 ; 0       ;
;      - registers:regs|t9[8]               ; 1                 ; 0       ;
;      - registers:regs|t9[7]               ; 1                 ; 0       ;
;      - registers:regs|t9[6]               ; 1                 ; 0       ;
;      - registers:regs|t9[5]               ; 1                 ; 0       ;
;      - registers:regs|t9[4]               ; 1                 ; 0       ;
;      - registers:regs|t9[3]               ; 1                 ; 0       ;
;      - registers:regs|t9[2]               ; 1                 ; 0       ;
;      - registers:regs|t9[1]               ; 1                 ; 0       ;
;      - registers:regs|t9[0]               ; 1                 ; 0       ;
;      - registers:regs|t9[30]              ; 1                 ; 0       ;
;      - registers:regs|t9[29]              ; 1                 ; 0       ;
;      - registers:regs|t9[17]              ; 1                 ; 0       ;
;      - registers:regs|t9[28]              ; 1                 ; 0       ;
;      - registers:regs|t9[27]              ; 1                 ; 0       ;
;      - registers:regs|t9[26]              ; 1                 ; 0       ;
;      - registers:regs|t9[25]              ; 1                 ; 0       ;
;      - registers:regs|t9[24]              ; 1                 ; 0       ;
;      - registers:regs|t9[23]              ; 1                 ; 0       ;
;      - registers:regs|t9[22]              ; 1                 ; 0       ;
;      - registers:regs|t9[21]              ; 1                 ; 0       ;
;      - registers:regs|t9[20]              ; 1                 ; 0       ;
;      - registers:regs|t9[19]              ; 1                 ; 0       ;
;      - registers:regs|t9[18]              ; 1                 ; 0       ;
;      - registers:regs|t9[9]               ; 1                 ; 0       ;
;      - registers:regs|gp[15]              ; 1                 ; 0       ;
;      - registers:regs|gp[14]              ; 1                 ; 0       ;
;      - registers:regs|gp[13]              ; 1                 ; 0       ;
;      - registers:regs|gp[12]              ; 1                 ; 0       ;
;      - registers:regs|gp[11]              ; 1                 ; 0       ;
;      - registers:regs|gp[10]              ; 1                 ; 0       ;
;      - registers:regs|gp[9]               ; 1                 ; 0       ;
;      - registers:regs|gp[8]               ; 1                 ; 0       ;
;      - registers:regs|gp[7]               ; 1                 ; 0       ;
;      - registers:regs|gp[6]               ; 1                 ; 0       ;
;      - registers:regs|gp[5]               ; 1                 ; 0       ;
;      - registers:regs|gp[4]               ; 1                 ; 0       ;
;      - registers:regs|gp[3]               ; 1                 ; 0       ;
;      - registers:regs|gp[1]               ; 1                 ; 0       ;
;      - registers:regs|gp[0]               ; 1                 ; 0       ;
;      - registers:regs|gp[2]               ; 1                 ; 0       ;
;      - registers:regs|sp[4]               ; 1                 ; 0       ;
;      - registers:regs|sp[5]               ; 1                 ; 0       ;
;      - registers:regs|sp[6]               ; 1                 ; 0       ;
;      - registers:regs|sp[7]               ; 1                 ; 0       ;
;      - registers:regs|sp[8]               ; 1                 ; 0       ;
;      - registers:regs|sp[9]               ; 1                 ; 0       ;
;      - registers:regs|sp[10]              ; 1                 ; 0       ;
;      - registers:regs|sp[11]              ; 1                 ; 0       ;
;      - registers:regs|sp[0]               ; 1                 ; 0       ;
;      - registers:regs|sp[1]               ; 1                 ; 0       ;
;      - registers:regs|sp[2]               ; 1                 ; 0       ;
;      - registers:regs|sp[3]               ; 1                 ; 0       ;
;      - registers:regs|sp[12]              ; 1                 ; 0       ;
;      - registers:regs|sp[13]              ; 1                 ; 0       ;
;      - registers:regs|sp[14]              ; 1                 ; 0       ;
;      - registers:regs|sp[15]              ; 1                 ; 0       ;
;      - registers:regs|fp[11]              ; 1                 ; 0       ;
;      - registers:regs|fp[12]              ; 1                 ; 0       ;
;      - registers:regs|fp[13]              ; 1                 ; 0       ;
;      - registers:regs|fp[14]              ; 1                 ; 0       ;
;      - registers:regs|fp[15]              ; 1                 ; 0       ;
;      - registers:regs|fp[0]               ; 1                 ; 0       ;
;      - registers:regs|fp[1]               ; 1                 ; 0       ;
;      - registers:regs|fp[2]               ; 1                 ; 0       ;
;      - registers:regs|fp[3]               ; 1                 ; 0       ;
;      - registers:regs|fp[4]               ; 1                 ; 0       ;
;      - registers:regs|fp[5]               ; 1                 ; 0       ;
;      - registers:regs|fp[6]               ; 1                 ; 0       ;
;      - registers:regs|fp[7]               ; 1                 ; 0       ;
;      - registers:regs|fp[8]               ; 1                 ; 0       ;
;      - registers:regs|fp[9]               ; 1                 ; 0       ;
;      - registers:regs|fp[10]              ; 1                 ; 0       ;
;      - registers:regs|ra[10]              ; 1                 ; 0       ;
;      - registers:regs|ra[11]              ; 1                 ; 0       ;
;      - registers:regs|ra[12]              ; 1                 ; 0       ;
;      - registers:regs|ra[13]              ; 1                 ; 0       ;
;      - registers:regs|ra[14]              ; 1                 ; 0       ;
;      - registers:regs|ra[15]              ; 1                 ; 0       ;
;      - registers:regs|ra[0]               ; 1                 ; 0       ;
;      - registers:regs|ra[1]               ; 1                 ; 0       ;
;      - registers:regs|ra[2]               ; 1                 ; 0       ;
;      - registers:regs|ra[3]               ; 1                 ; 0       ;
;      - registers:regs|ra[4]               ; 1                 ; 0       ;
;      - registers:regs|ra[5]               ; 1                 ; 0       ;
;      - registers:regs|ra[6]               ; 1                 ; 0       ;
;      - registers:regs|ra[7]               ; 1                 ; 0       ;
;      - registers:regs|ra[8]               ; 1                 ; 0       ;
;      - registers:regs|ra[9]               ; 1                 ; 0       ;
;      - pc:programCounter|q[7]             ; 1                 ; 0       ;
;      - pc:programCounter|q[6]             ; 1                 ; 0       ;
;      - pc:programCounter|q[5]             ; 1                 ; 0       ;
;      - pc:programCounter|q[4]             ; 1                 ; 0       ;
;      - pc:programCounter|q[3]             ; 1                 ; 0       ;
;      - pc:programCounter|q[2]             ; 1                 ; 0       ;
;      - pc:programCounter|q[9]             ; 1                 ; 0       ;
;      - pc:programCounter|q[8]             ; 1                 ; 0       ;
;      - pc:programCounter|q[22]            ; 1                 ; 0       ;
;      - pc:programCounter|q[21]            ; 1                 ; 0       ;
;      - pc:programCounter|q[20]            ; 1                 ; 0       ;
;      - pc:programCounter|q[19]            ; 1                 ; 0       ;
;      - pc:programCounter|q[18]            ; 1                 ; 0       ;
;      - pc:programCounter|q[17]            ; 1                 ; 0       ;
;      - pc:programCounter|q[16]            ; 1                 ; 0       ;
;      - pc:programCounter|q[15]            ; 1                 ; 0       ;
;      - pc:programCounter|q[14]            ; 1                 ; 0       ;
;      - pc:programCounter|q[13]            ; 1                 ; 0       ;
;      - pc:programCounter|q[12]            ; 1                 ; 0       ;
;      - pc:programCounter|q[11]            ; 1                 ; 0       ;
;      - pc:programCounter|q[23]            ; 1                 ; 0       ;
;      - pc:programCounter|q[24]            ; 1                 ; 0       ;
;      - pc:programCounter|q[10]            ; 1                 ; 0       ;
;      - pc:programCounter|q[25]            ; 1                 ; 0       ;
;      - pc:programCounter|q[26]            ; 1                 ; 0       ;
;      - pc:programCounter|q[27]            ; 1                 ; 0       ;
;      - pc:programCounter|q[28]            ; 1                 ; 0       ;
;      - pc:programCounter|q[29]            ; 1                 ; 0       ;
;      - pc:programCounter|q[30]            ; 1                 ; 0       ;
;      - pc:programCounter|q[31]            ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][5]        ; 1                 ; 0       ;
;      - dataMemory:mem|State               ; 1                 ; 0       ;
;      - pc:programCounter|State            ; 1                 ; 0       ;
;      - registers:regs|State               ; 1                 ; 0       ;
;      - display:displayUnit|ss3[3]~908     ; 1                 ; 0       ;
;      - display:displayUnit|ss3[2]~912     ; 1                 ; 0       ;
;      - display:displayUnit|ss3[1]~916     ; 1                 ; 0       ;
;      - display:displayUnit|ss3[0]~920     ; 1                 ; 0       ;
;      - display:displayUnit|ss2[3]~925     ; 1                 ; 0       ;
;      - display:displayUnit|ss2[2]~929     ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~933     ; 1                 ; 0       ;
;      - display:displayUnit|ss2[0]~937     ; 1                 ; 0       ;
;      - display:displayUnit|ss1[3]~908     ; 1                 ; 0       ;
;      - display:displayUnit|ss1[2]~912     ; 1                 ; 0       ;
;      - display:displayUnit|ss1[1]~916     ; 1                 ; 0       ;
;      - display:displayUnit|ss1[0]~920     ; 1                 ; 0       ;
;      - display:displayUnit|ss0[3]~908     ; 1                 ; 0       ;
;      - display:displayUnit|ss0[2]~912     ; 1                 ; 0       ;
;      - display:displayUnit|ss0[1]~916     ; 1                 ; 0       ;
;      - display:displayUnit|ss0[0]~920     ; 1                 ; 0       ;
;      - display:displayUnit|regToPeek[4]~0 ; 1                 ; 0       ;
;      - display:displayUnit|memToPeek[5]~0 ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~0       ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~1       ; 1                 ; 0       ;
;      - display:displayUnit|regToPeek[0]~1 ; 1                 ; 0       ;
;      - display:displayUnit|regToPeek[1]~2 ; 1                 ; 0       ;
;      - display:displayUnit|memToPeek[6]~1 ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~2       ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~3       ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~4       ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~5       ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~8       ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~9       ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~12      ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~13      ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~14      ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~15      ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~16      ; 1                 ; 0       ;
;      - dataMemory:mem|memory[170][0]~0    ; 1                 ; 0       ;
;      - dataMemory:mem|memory[200][0]~1    ; 1                 ; 0       ;
;      - dataMemory:mem|memory[138][0]~3    ; 1                 ; 0       ;
;      - dataMemory:mem|memory[174][0]~5    ; 1                 ; 0       ;
;      - dataMemory:mem|memory[190][0]~6    ; 1                 ; 0       ;
;      - dataMemory:mem|memory[142][0]~7    ; 1                 ; 0       ;
;      - dataMemory:mem|memory[158][0]~8    ; 1                 ; 0       ;
;      - dataMemory:mem|memory[162][0]~9    ; 1                 ; 0       ;
;      - dataMemory:mem|memory[178][0]~10   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[130][0]~11   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[146][0]~12   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[166][0]~13   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[182][0]~14   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[134][0]~15   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[150][0]~16   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[171][0]~17   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[139][0]~19   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[175][0]~21   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[191][0]~22   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[143][0]~23   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[159][0]~24   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[163][0]~25   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[179][0]~26   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[131][0]~27   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[147][0]~28   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[167][0]~29   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[183][0]~30   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[135][0]~31   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[151][0]~32   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[168][0]~33   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[136][0]~35   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[172][0]~37   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[188][0]~38   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[140][0]~39   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[156][0]~40   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[160][0]~41   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[176][0]~42   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[128][0]~43   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[144][0]~44   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[164][0]~45   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[180][0]~46   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[132][0]~47   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[148][0]~48   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[169][0]~49   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[137][0]~51   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[173][0]~53   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[189][0]~54   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[141][0]~55   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[157][0]~56   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[161][0]~57   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[177][0]~58   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[129][0]~59   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[145][0]~60   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[165][0]~61   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[181][0]~62   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[133][0]~63   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[149][0]~64   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[234][0]~65   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[250][0]~66   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[202][0]~67   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[218][0]~68   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[235][0]~69   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[251][0]~70   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[203][0]~71   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[219][0]~72   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[226][0]~73   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[242][0]~74   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[194][0]~75   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[210][0]~76   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[227][0]~77   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[243][0]~78   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[195][0]~79   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[211][0]~80   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[238][0]~81   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[254][0]~82   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[206][0]~83   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[222][0]~84   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[239][0]~85   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[255][0]~86   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[207][0]~87   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[223][0]~88   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[230][0]~89   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[246][0]~90   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[198][0]~91   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[214][0]~92   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[231][0]~93   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[247][0]~94   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[199][0]~95   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[215][0]~96   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[232][0]~97   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[248][0]~98   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[200][0]~99   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[216][0]~100  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[233][0]~101  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[249][0]~102  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[201][0]~103  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[217][0]~104  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[224][0]~105  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[240][0]~106  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[192][0]~107  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[208][0]~108  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[225][0]~109  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[241][0]~110  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[193][0]~111  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[209][0]~112  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[236][0]~113  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[252][0]~114  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[204][0]~115  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[220][0]~116  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[237][0]~117  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[253][0]~118  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[205][0]~119  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[221][0]~120  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[228][0]~121  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[244][0]~122  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[196][0]~123  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[212][0]~124  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[229][0]~125  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[245][0]~126  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[197][0]~127  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[213][0]~128  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[74][0]~129   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[66][0]~130   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[75][0]~131   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[67][0]~132   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[78][0]~133   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[70][0]~134   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[79][0]~135   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[71][0]~136   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[72][0]~137   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[64][0]~138   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[73][0]~139   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[65][0]~140   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[76][0]~141   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[68][0]~142   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[77][0]~143   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[69][0]~144   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[90][0]~145   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[82][0]~146   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[91][0]~147   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[83][0]~148   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[94][0]~149   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[86][0]~150   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[95][0]~151   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[87][0]~152   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[88][0]~153   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[80][0]~154   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[89][0]~155   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[81][0]~156   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[92][0]~157   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[84][0]~158   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[93][0]~159   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[85][0]~160   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[42][0]~161   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[10][0]~163   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[26][0]~164   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[43][0]~165   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[11][0]~167   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[27][0]~168   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[34][0]~169   ; 1                 ; 0       ;
;      - dataMemory:mem|memory~171          ; 1                 ; 0       ;
;      - dataMemory:mem|memory[2][1]~174    ; 1                 ; 0       ;
;      - dataMemory:mem|memory[35][0]~176   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[3][0]~178    ; 1                 ; 0       ;
;      - dataMemory:mem|memory[46][0]~180   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[14][0]~182   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[47][0]~184   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[15][0]~186   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[38][0]~188   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[6][28]~190   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[39][0]~192   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[7][5]~194    ; 1                 ; 0       ;
;      - dataMemory:mem|memory[40][0]~196   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[56][0]~197   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[8][26]~199   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[41][0]~201   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[57][0]~202   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[9][13]~203   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[32][0]~205   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[0][17]~207   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[33][0]~209   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[1][0]~211    ; 1                 ; 0       ;
;      - dataMemory:mem|memory[44][0]~213   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[12][0]~215   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[45][0]~217   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[13][0]~219   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[36][0]~221   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[4][8]~223    ; 1                 ; 0       ;
;      - dataMemory:mem|memory[37][0]~225   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[5][4]~227    ; 1                 ; 0       ;
;      - dataMemory:mem|memory[114][0]~229  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[115][0]~230  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[112][0]~231  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[113][0]~232  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[118][0]~233  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[119][0]~234  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[116][0]~235  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[117][0]~236  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[106][0]~237  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[98][0]~238   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[107][0]~239  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[99][0]~240   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[110][0]~241  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[102][0]~242  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[111][0]~243  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[103][0]~244  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[104][0]~245  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[96][0]~246   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[105][0]~247  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[97][0]~248   ; 1                 ; 0       ;
;      - dataMemory:mem|memory[108][0]~249  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[100][0]~250  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[109][0]~251  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[101][0]~252  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[124][0]~253  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[125][0]~254  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[122][0]~255  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[123][0]~256  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[120][0]~257  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[121][0]~258  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[126][0]~259  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[127][0]~260  ; 1                 ; 0       ;
;      - registers:regs|t6[16]~0            ; 1                 ; 0       ;
;      - registers:regs|fp[19]~0            ; 1                 ; 0       ;
;      - registers:regs|a2[16]~0            ; 1                 ; 0       ;
;      - registers:regs|s6[16]~0            ; 1                 ; 0       ;
;      - registers:regs|t7[15]~0            ; 1                 ; 0       ;
;      - registers:regs|ra[10]~0            ; 1                 ; 0       ;
;      - registers:regs|a3[16]~0            ; 1                 ; 0       ;
;      - registers:regs|s7[16]~0            ; 1                 ; 0       ;
;      - registers:regs|t4[17]~0            ; 1                 ; 0       ;
;      - registers:regs|gp[16]~0            ; 1                 ; 0       ;
;      - registers:regs|a0[16]~0            ; 1                 ; 0       ;
;      - registers:regs|s4[16]~0            ; 1                 ; 0       ;
;      - registers:regs|t5[16]~0            ; 1                 ; 0       ;
;      - registers:regs|sp[4]~0             ; 1                 ; 0       ;
;      - registers:regs|a1[31]~0            ; 1                 ; 0       ;
;      - registers:regs|s5[15]~0            ; 1                 ; 0       ;
;      - registers:regs|t8[31]~0            ; 1                 ; 0       ;
;      - registers:regs|t9[16]~0            ; 1                 ; 0       ;
;      - registers:regs|s2[16]~0            ; 1                 ; 0       ;
;      - registers:regs|s3[16]~0            ; 1                 ; 0       ;
;      - registers:regs|s0[16]~0            ; 1                 ; 0       ;
;      - registers:regs|s1[31]~0            ; 1                 ; 0       ;
;      - registers:regs|t2[16]~0            ; 1                 ; 0       ;
;      - registers:regs|t3[31]~0            ; 1                 ; 0       ;
;      - registers:regs|t0[16]~0            ; 1                 ; 0       ;
;      - registers:regs|t1[16]~0            ; 1                 ; 0       ;
;      - registers:regs|v0[16]~0            ; 1                 ; 0       ;
;      - registers:regs|v1[17]~0            ; 1                 ; 0       ;
;      - dataMemory:mem|memory~261          ; 1                 ; 0       ;
;      - dataMemory:mem|memory~262          ; 1                 ; 0       ;
;      - dataMemory:mem|memory~263          ; 1                 ; 0       ;
;      - dataMemory:mem|memory~264          ; 1                 ; 0       ;
;      - dataMemory:mem|memory~265          ; 1                 ; 0       ;
;      - dataMemory:mem|memory~267          ; 1                 ; 0       ;
;      - pc:programCounter|q[7]~0           ; 1                 ; 0       ;
;      - dataMemory:mem|memory[303][0]~268  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[301][0]~269  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[302][0]~270  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[300][0]~271  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[367][0]~272  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[365][0]~273  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[366][0]~274  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[364][0]~275  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[271][0]~276  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[269][0]~277  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[270][0]~278  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[268][0]~279  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[335][0]~280  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[333][0]~281  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[334][0]~282  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[332][0]~283  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[319][0]~284  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[317][0]~285  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[318][0]~286  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[316][0]~287  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[383][0]~288  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[381][0]~289  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[382][0]~290  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[380][0]~291  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[287][0]~292  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[285][0]~293  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[286][0]~294  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[284][0]~295  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[351][0]~296  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[349][0]~297  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[350][0]~298  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[348][0]~299  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[295][0]~300  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[293][0]~301  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[294][0]~302  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[292][0]~303  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[359][0]~304  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[357][0]~305  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[358][0]~306  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[356][0]~307  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[263][0]~308  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[261][0]~309  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[262][0]~310  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[260][0]~311  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[327][0]~312  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[325][0]~313  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[326][0]~314  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[324][0]~315  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[311][0]~316  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[309][0]~317  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[310][0]~318  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[308][0]~319  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[375][0]~320  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[373][0]~321  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[374][0]~322  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[372][0]~323  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[279][0]~324  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[277][0]~325  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[278][0]~326  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[276][0]~327  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[343][0]~328  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[341][0]~329  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[342][0]~330  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[340][0]~331  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[256][0]~332  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[257][0]~333  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[258][0]~334  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[259][0]~335  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[264][0]~336  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[265][0]~337  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[266][0]~338  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[267][0]~339  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[272][0]~340  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[280][0]~341  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[273][0]~342  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[281][0]~343  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[274][0]~344  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[282][0]~345  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[275][0]~346  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[283][0]~347  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[288][0]~348  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[289][0]~349  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[290][0]~350  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[291][0]~351  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[296][0]~352  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[297][0]~353  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[298][0]~354  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[299][0]~355  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[304][0]~356  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[312][0]~357  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[305][0]~358  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[313][0]~359  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[306][0]~360  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[314][0]~361  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[307][0]~362  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[315][0]~363  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[320][0]~364  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[321][0]~365  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[322][0]~366  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[323][0]~367  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[328][0]~368  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[329][0]~369  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[330][0]~370  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[331][0]~371  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[336][0]~372  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[344][0]~373  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[337][0]~374  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[345][0]~375  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[338][0]~376  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[346][0]~377  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[339][0]~378  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[347][0]~379  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[352][0]~380  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[353][0]~381  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[354][0]~382  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[355][0]~383  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[360][0]~384  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[361][0]~385  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[362][0]~386  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[363][0]~387  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[368][0]~388  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[376][0]~389  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[369][0]~390  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[377][0]~391  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[370][0]~392  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[378][0]~393  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[371][0]~394  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[379][0]~395  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[384][0]~396  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[385][0]~397  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[386][0]~398  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[387][0]~399  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[388][0]~400  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[389][0]~401  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[390][0]~402  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[391][0]~403  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[392][0]~404  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[393][0]~405  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[394][0]~406  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[395][0]~407  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[396][0]~408  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[397][0]~409  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[398][0]~410  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[399][0]~411  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[400][0]~412  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[404][0]~413  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[408][0]~414  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[412][0]~415  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[401][0]~416  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[405][0]~417  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[409][0]~418  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[413][0]~419  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[402][0]~420  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[406][0]~421  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[410][0]~422  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[414][0]~423  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[403][0]~424  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[407][0]~425  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[411][0]~426  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[415][0]~427  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[416][0]~428  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[417][0]~429  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[418][0]~430  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[419][0]~431  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[420][0]~432  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[421][0]~433  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[422][0]~434  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[423][0]~435  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[424][0]~436  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[425][0]~437  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[426][0]~438  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[427][0]~439  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[428][0]~440  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[429][0]~441  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[430][0]~442  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[431][0]~443  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[432][0]~444  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[436][0]~445  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[440][0]~446  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[444][0]~447  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[433][0]~448  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[437][0]~449  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[441][0]~450  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[445][0]~451  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[434][0]~452  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[438][0]~453  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[442][0]~454  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[446][0]~455  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[435][0]~456  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[439][0]~457  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[443][0]~458  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[447][0]~459  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[448][0]~460  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[452][0]~461  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[456][0]~462  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[460][0]~463  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[449][0]~464  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[453][0]~465  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[457][0]~466  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[461][0]~467  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[450][0]~468  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[454][0]~469  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[458][0]~470  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[462][0]~471  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[451][0]~472  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[455][0]~473  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[459][0]~474  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[463][0]~475  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[464][0]~476  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[465][0]~477  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[466][0]~478  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[467][0]~479  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[468][0]~480  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[469][0]~481  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[470][0]~482  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[471][0]~483  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[472][0]~484  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[473][0]~485  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[474][0]~486  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[475][0]~487  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[476][0]~488  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[477][0]~489  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[478][0]~490  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[479][0]~491  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[480][0]~492  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[484][0]~493  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[488][0]~494  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[492][0]~495  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[481][0]~496  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[485][0]~497  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[489][0]~498  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[493][0]~499  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[482][0]~500  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[486][0]~501  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[490][0]~502  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[494][0]~503  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[483][0]~504  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[487][0]~505  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[491][0]~506  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[495][0]~507  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[496][0]~508  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[497][0]~509  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[498][0]~510  ; 1                 ; 0       ;
;      - dataMemory:mem|memory[499][0]~511  ; 1                 ; 0       ;
;      - buttonShaper:BS|State~5            ; 1                 ; 0       ;
;      - buttonShaper:BS|State~6            ; 1                 ; 0       ;
; switches[4]                               ;                   ;         ;
;      - display:displayUnit|regToPeek[4]~0 ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~4       ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~5       ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~6       ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~10      ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~13      ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~14      ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~15      ; 1                 ; 0       ;
;      - display:displayUnit|ss2[1]~16      ; 1                 ; 0       ;
; switches[5]                               ;                   ;         ;
;      - display:displayUnit|memToPeek[5]~0 ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~6       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~7       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~11      ; 0                 ; 0       ;
; switches[2]                               ;                   ;         ;
;      - display:displayUnit|ss2[1]~0       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~2       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~3       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~4       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~10      ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~12      ; 0                 ; 0       ;
; switches[3]                               ;                   ;         ;
;      - display:displayUnit|ss2[1]~1       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~4       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~5       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~10      ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~13      ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~14      ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~15      ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~16      ; 0                 ; 0       ;
; switches[0]                               ;                   ;         ;
;      - display:displayUnit|regToPeek[0]~1 ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~2       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~10      ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~13      ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~14      ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~15      ; 0                 ; 0       ;
; switches[1]                               ;                   ;         ;
;      - display:displayUnit|regToPeek[1]~2 ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~2       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~3       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~10      ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~13      ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~14      ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~15      ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~16      ; 0                 ; 0       ;
; switches[6]                               ;                   ;         ;
;      - display:displayUnit|memToPeek[6]~1 ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~8       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~11      ; 0                 ; 0       ;
; switches[8]                               ;                   ;         ;
;      - display:displayUnit|ss2[1]~8       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~9       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~11      ; 0                 ; 0       ;
; switches[7]                               ;                   ;         ;
;      - display:displayUnit|ss2[1]~8       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~9       ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~11      ; 0                 ; 0       ;
; switches[9]                               ;                   ;         ;
;      - display:displayUnit|ss3[3]~908     ; 0                 ; 0       ;
;      - display:displayUnit|ss3[2]~912     ; 0                 ; 0       ;
;      - display:displayUnit|ss3[1]~916     ; 0                 ; 0       ;
;      - display:displayUnit|ss3[0]~920     ; 0                 ; 0       ;
;      - display:displayUnit|ss2[3]~925     ; 0                 ; 0       ;
;      - display:displayUnit|ss2[2]~929     ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~933     ; 0                 ; 0       ;
;      - display:displayUnit|ss2[0]~937     ; 0                 ; 0       ;
;      - display:displayUnit|ss1[3]~908     ; 0                 ; 0       ;
;      - display:displayUnit|ss1[2]~912     ; 0                 ; 0       ;
;      - display:displayUnit|ss1[1]~916     ; 0                 ; 0       ;
;      - display:displayUnit|ss1[0]~920     ; 0                 ; 0       ;
;      - display:displayUnit|ss0[3]~908     ; 0                 ; 0       ;
;      - display:displayUnit|ss0[2]~912     ; 0                 ; 0       ;
;      - display:displayUnit|ss0[1]~916     ; 0                 ; 0       ;
;      - display:displayUnit|ss0[0]~920     ; 0                 ; 0       ;
;      - display:displayUnit|ss2[1]~12      ; 0                 ; 0       ;
; Clk                                       ;                   ;         ;
; executeButton                             ;                   ;         ;
;      - buttonShaper:BS|State~5            ; 0                 ; 0       ;
;      - buttonShaper:BS|State~6            ; 0                 ; 0       ;
+-------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                             ;
+-----------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                              ; Location             ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Clk                               ; PIN_M9               ; 16675   ; Clock                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Rst                               ; PIN_U7               ; 1502    ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[0][17]~207  ; LABCELL_X32_Y35_N51  ; 31      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[100][0]~250 ; LABCELL_X41_Y21_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[101][0]~252 ; LABCELL_X41_Y21_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[102][0]~242 ; MLABCELL_X37_Y11_N27 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[103][0]~244 ; LABCELL_X36_Y19_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[104][0]~245 ; LABCELL_X26_Y41_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[105][0]~247 ; LABCELL_X41_Y41_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[106][0]~237 ; LABCELL_X26_Y25_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[107][0]~239 ; LABCELL_X41_Y26_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[108][0]~249 ; LABCELL_X26_Y42_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[109][0]~251 ; LABCELL_X43_Y18_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[10][0]~163  ; LABCELL_X25_Y42_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[110][0]~241 ; LABCELL_X26_Y2_N15   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[111][0]~243 ; LABCELL_X47_Y5_N51   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[112][0]~231 ; MLABCELL_X42_Y35_N33 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[113][0]~232 ; LABCELL_X48_Y33_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[114][0]~229 ; MLABCELL_X34_Y27_N9  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[115][0]~230 ; MLABCELL_X34_Y23_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[116][0]~235 ; LABCELL_X32_Y19_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[117][0]~236 ; MLABCELL_X49_Y8_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[118][0]~233 ; LABCELL_X32_Y19_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[119][0]~234 ; LABCELL_X32_Y19_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[11][0]~167  ; MLABCELL_X45_Y33_N21 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[120][0]~257 ; LABCELL_X29_Y29_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[121][0]~258 ; LABCELL_X36_Y30_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[122][0]~255 ; LABCELL_X26_Y26_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[123][0]~256 ; LABCELL_X35_Y22_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[124][0]~253 ; LABCELL_X41_Y19_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[125][0]~254 ; LABCELL_X43_Y18_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[126][0]~259 ; LABCELL_X24_Y18_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[127][0]~260 ; LABCELL_X31_Y3_N6    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[128][0]~43  ; LABCELL_X35_Y41_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[129][0]~59  ; LABCELL_X31_Y19_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[12][0]~215  ; LABCELL_X43_Y19_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[130][0]~11  ; LABCELL_X29_Y41_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[131][0]~27  ; MLABCELL_X45_Y27_N33 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[132][0]~47  ; LABCELL_X48_Y23_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[133][0]~63  ; LABCELL_X52_Y19_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[134][0]~15  ; LABCELL_X48_Y8_N51   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[135][0]~31  ; LABCELL_X44_Y5_N51   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[136][0]~35  ; LABCELL_X25_Y43_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[137][0]~51  ; LABCELL_X41_Y42_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[138][0]~3   ; LABCELL_X25_Y41_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[139][0]~19  ; LABCELL_X26_Y27_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[13][0]~219  ; LABCELL_X47_Y18_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[140][0]~39  ; LABCELL_X41_Y18_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[141][0]~55  ; LABCELL_X41_Y18_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[142][0]~7   ; LABCELL_X44_Y7_N42   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[143][0]~23  ; LABCELL_X32_Y3_N39   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[144][0]~44  ; MLABCELL_X37_Y35_N54 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[145][0]~60  ; LABCELL_X44_Y35_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[146][0]~12  ; MLABCELL_X28_Y35_N42 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[147][0]~28  ; MLABCELL_X28_Y21_N48 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[148][0]~48  ; LABCELL_X48_Y21_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[149][0]~64  ; MLABCELL_X49_Y21_N51 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[14][0]~182  ; LABCELL_X41_Y8_N12   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[150][0]~16  ; MLABCELL_X28_Y21_N3  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[151][0]~32  ; LABCELL_X43_Y7_N45   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[152][0]~36  ; LABCELL_X29_Y21_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[153][0]~52  ; MLABCELL_X42_Y34_N39 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[154][0]~4   ; LABCELL_X29_Y21_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[155][0]~20  ; LABCELL_X29_Y21_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[156][0]~40  ; LABCELL_X41_Y18_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[157][0]~56  ; LABCELL_X41_Y18_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[158][0]~8   ; LABCELL_X44_Y7_N27   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[159][0]~24  ; LABCELL_X40_Y17_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[15][0]~186  ; MLABCELL_X28_Y4_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[160][0]~41  ; LABCELL_X41_Y35_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[161][0]~57  ; LABCELL_X31_Y21_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[162][0]~9   ; LABCELL_X36_Y19_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[163][0]~25  ; LABCELL_X36_Y19_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[164][0]~45  ; LABCELL_X31_Y21_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[165][0]~61  ; LABCELL_X31_Y21_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[166][0]~13  ; LABCELL_X36_Y19_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[167][0]~29  ; MLABCELL_X42_Y6_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[168][0]~33  ; LABCELL_X26_Y31_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[169][0]~49  ; LABCELL_X40_Y31_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[16][0]~208  ; LABCELL_X36_Y33_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[170][0]~0   ; MLABCELL_X23_Y40_N33 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[171][0]~17  ; LABCELL_X26_Y26_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[172][0]~37  ; MLABCELL_X49_Y33_N27 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[173][0]~53  ; MLABCELL_X45_Y11_N45 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[174][0]~5   ; LABCELL_X48_Y4_N39   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[175][0]~21  ; MLABCELL_X28_Y2_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[176][0]~42  ; LABCELL_X35_Y34_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[177][0]~58  ; LABCELL_X48_Y32_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[178][0]~10  ; LABCELL_X29_Y27_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[179][0]~26  ; MLABCELL_X28_Y21_N0  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[17][0]~212  ; MLABCELL_X37_Y30_N51 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[180][0]~46  ; LABCELL_X35_Y21_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[181][0]~62  ; LABCELL_X52_Y21_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[182][0]~14  ; MLABCELL_X28_Y21_N51 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[183][0]~30  ; LABCELL_X47_Y6_N18   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[184][0]~34  ; LABCELL_X29_Y21_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[185][0]~50  ; LABCELL_X36_Y31_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[186][0]~2   ; LABCELL_X29_Y21_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[187][0]~18  ; LABCELL_X29_Y21_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[188][0]~38  ; LABCELL_X41_Y23_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[189][0]~54  ; LABCELL_X47_Y22_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[18][0]~175  ; LABCELL_X36_Y38_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[190][0]~6   ; MLABCELL_X42_Y8_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[191][0]~22  ; LABCELL_X32_Y7_N36   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[192][0]~107 ; LABCELL_X32_Y38_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[193][0]~111 ; LABCELL_X44_Y29_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[194][0]~75  ; LABCELL_X26_Y39_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[195][0]~79  ; LABCELL_X29_Y25_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[196][0]~123 ; LABCELL_X41_Y25_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[197][0]~127 ; LABCELL_X53_Y17_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[198][0]~91  ; LABCELL_X40_Y17_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[199][0]~95  ; LABCELL_X40_Y17_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[19][0]~179  ; LABCELL_X35_Y25_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[1][0]~211   ; LABCELL_X47_Y32_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[200][0]~99  ; MLABCELL_X28_Y29_N33 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[201][0]~103 ; MLABCELL_X34_Y31_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[202][0]~67  ; LABCELL_X26_Y25_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[203][0]~71  ; LABCELL_X29_Y23_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[204][0]~115 ; LABCELL_X36_Y21_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[205][0]~119 ; LABCELL_X43_Y17_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[206][0]~83  ; LABCELL_X40_Y9_N12   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[207][0]~87  ; LABCELL_X31_Y6_N0    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[208][0]~108 ; MLABCELL_X37_Y36_N54 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[209][0]~112 ; LABCELL_X43_Y33_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[20][0]~224  ; LABCELL_X35_Y17_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[210][0]~76  ; LABCELL_X25_Y22_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[211][0]~80  ; LABCELL_X31_Y24_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[212][0]~124 ; LABCELL_X40_Y23_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[213][0]~128 ; LABCELL_X41_Y18_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[214][0]~92  ; LABCELL_X36_Y12_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[215][0]~96  ; LABCELL_X36_Y9_N42   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[216][0]~100 ; MLABCELL_X28_Y29_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[217][0]~104 ; MLABCELL_X34_Y29_N12 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[218][0]~68  ; LABCELL_X25_Y23_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[219][0]~72  ; LABCELL_X31_Y23_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[21][0]~228  ; LABCELL_X41_Y17_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[220][0]~116 ; LABCELL_X40_Y21_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[221][0]~120 ; LABCELL_X44_Y17_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[222][0]~84  ; LABCELL_X35_Y9_N42   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[223][0]~88  ; MLABCELL_X34_Y17_N39 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[224][0]~105 ; LABCELL_X41_Y21_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[225][0]~109 ; LABCELL_X41_Y21_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[226][0]~73  ; LABCELL_X31_Y41_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[227][0]~77  ; LABCELL_X36_Y19_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[228][0]~121 ; LABCELL_X41_Y21_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[229][0]~125 ; LABCELL_X41_Y21_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[22][0]~191  ; LABCELL_X43_Y13_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[230][0]~89  ; MLABCELL_X37_Y11_N0  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[231][0]~93  ; MLABCELL_X37_Y8_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[232][0]~97  ; LABCELL_X24_Y39_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[233][0]~101 ; LABCELL_X40_Y28_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[234][0]~65  ; LABCELL_X26_Y23_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[235][0]~69  ; LABCELL_X26_Y23_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[236][0]~113 ; LABCELL_X40_Y20_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[237][0]~117 ; LABCELL_X44_Y18_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[238][0]~81  ; MLABCELL_X34_Y9_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[239][0]~85  ; LABCELL_X31_Y6_N42   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[23][0]~195  ; LABCELL_X36_Y5_N12   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[240][0]~106 ; LABCELL_X35_Y34_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[241][0]~110 ; MLABCELL_X42_Y30_N9  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[242][0]~74  ; LABCELL_X29_Y21_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[243][0]~78  ; LABCELL_X36_Y20_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[244][0]~122 ; LABCELL_X35_Y21_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[245][0]~126 ; LABCELL_X35_Y17_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[246][0]~90  ; MLABCELL_X37_Y12_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[247][0]~94  ; LABCELL_X36_Y8_N21   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[248][0]~98  ; LABCELL_X29_Y29_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[249][0]~102 ; LABCELL_X36_Y30_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[24][0]~200  ; LABCELL_X32_Y30_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[250][0]~66  ; MLABCELL_X28_Y25_N0  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[251][0]~70  ; LABCELL_X35_Y22_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[252][0]~114 ; LABCELL_X32_Y21_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[253][0]~118 ; LABCELL_X44_Y17_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[254][0]~82  ; LABCELL_X36_Y15_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[255][0]~86  ; MLABCELL_X34_Y7_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[256][0]~332 ; LABCELL_X10_Y19_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[257][0]~333 ; LABCELL_X12_Y16_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[258][0]~334 ; MLABCELL_X9_Y19_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[259][0]~335 ; MLABCELL_X9_Y19_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[25][0]~204  ; LABCELL_X35_Y31_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[260][0]~311 ; MLABCELL_X9_Y19_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[261][0]~309 ; LABCELL_X10_Y19_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[262][0]~310 ; MLABCELL_X9_Y19_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[263][0]~308 ; MLABCELL_X9_Y19_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[264][0]~336 ; LABCELL_X5_Y21_N24   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[265][0]~337 ; LABCELL_X5_Y23_N51   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[266][0]~338 ; LABCELL_X10_Y19_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[267][0]~339 ; LABCELL_X10_Y19_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[268][0]~279 ; LABCELL_X5_Y21_N51   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[269][0]~277 ; LABCELL_X5_Y25_N18   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[26][0]~164  ; LABCELL_X31_Y42_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[270][0]~278 ; LABCELL_X10_Y19_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[271][0]~276 ; LABCELL_X10_Y19_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[272][0]~340 ; MLABCELL_X23_Y19_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[273][0]~342 ; MLABCELL_X23_Y19_N27 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[274][0]~344 ; MLABCELL_X23_Y19_N33 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[275][0]~346 ; MLABCELL_X23_Y19_N0  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[276][0]~327 ; LABCELL_X14_Y15_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[277][0]~325 ; LABCELL_X14_Y17_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[278][0]~326 ; LABCELL_X14_Y17_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[279][0]~324 ; LABCELL_X10_Y3_N51   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[27][0]~168  ; LABCELL_X39_Y28_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[280][0]~341 ; LABCELL_X20_Y17_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[281][0]~343 ; LABCELL_X20_Y17_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[282][0]~345 ; LABCELL_X14_Y11_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[283][0]~347 ; MLABCELL_X18_Y12_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[284][0]~295 ; LABCELL_X20_Y17_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[285][0]~293 ; LABCELL_X20_Y17_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[286][0]~294 ; LABCELL_X12_Y15_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[287][0]~292 ; LABCELL_X20_Y17_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[288][0]~348 ; LABCELL_X14_Y32_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[289][0]~349 ; LABCELL_X14_Y32_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[28][0]~216  ; LABCELL_X35_Y21_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[290][0]~350 ; LABCELL_X24_Y29_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[291][0]~351 ; LABCELL_X24_Y29_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[292][0]~303 ; LABCELL_X14_Y32_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[293][0]~301 ; LABCELL_X14_Y32_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[294][0]~302 ; LABCELL_X24_Y29_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[295][0]~300 ; LABCELL_X24_Y29_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[296][0]~352 ; MLABCELL_X18_Y32_N12 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[297][0]~353 ; MLABCELL_X18_Y32_N33 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[298][0]~354 ; LABCELL_X20_Y30_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[299][0]~355 ; LABCELL_X24_Y30_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[29][0]~220  ; MLABCELL_X45_Y17_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[2][1]~174   ; MLABCELL_X34_Y23_N51 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[300][0]~271 ; MLABCELL_X18_Y32_N48 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[301][0]~269 ; MLABCELL_X18_Y32_N27 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[302][0]~270 ; MLABCELL_X23_Y31_N54 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[303][0]~268 ; LABCELL_X24_Y30_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[304][0]~356 ; LABCELL_X6_Y10_N51   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[305][0]~358 ; LABCELL_X6_Y9_N27    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[306][0]~360 ; LABCELL_X16_Y8_N21   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[307][0]~362 ; MLABCELL_X13_Y10_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[308][0]~319 ; MLABCELL_X9_Y8_N18   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[309][0]~317 ; LABCELL_X17_Y9_N30   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[30][0]~183  ; LABCELL_X40_Y16_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[310][0]~318 ; LABCELL_X16_Y8_N12   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[311][0]~316 ; MLABCELL_X13_Y9_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[312][0]~357 ; LABCELL_X10_Y6_N51   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[313][0]~359 ; MLABCELL_X13_Y6_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[314][0]~361 ; MLABCELL_X13_Y6_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[315][0]~363 ; LABCELL_X14_Y9_N30   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[316][0]~287 ; LABCELL_X5_Y7_N33    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[317][0]~285 ; LABCELL_X2_Y9_N45    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[318][0]~286 ; LABCELL_X14_Y9_N24   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[319][0]~284 ; LABCELL_X17_Y9_N24   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[31][0]~187  ; MLABCELL_X34_Y5_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[320][0]~364 ; LABCELL_X19_Y19_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[321][0]~365 ; LABCELL_X19_Y19_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[322][0]~366 ; LABCELL_X5_Y19_N24   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[323][0]~367 ; LABCELL_X2_Y19_N54   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[324][0]~315 ; LABCELL_X19_Y19_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[325][0]~313 ; LABCELL_X19_Y19_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[326][0]~314 ; LABCELL_X5_Y19_N57   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[327][0]~312 ; LABCELL_X19_Y19_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[328][0]~368 ; LABCELL_X5_Y17_N48   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[329][0]~369 ; LABCELL_X1_Y19_N24   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[32][0]~205  ; LABCELL_X31_Y35_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[330][0]~370 ; LABCELL_X5_Y16_N6    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[331][0]~371 ; LABCELL_X5_Y17_N42   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[332][0]~283 ; LABCELL_X7_Y21_N27   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[333][0]~281 ; LABCELL_X2_Y23_N57   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[334][0]~282 ; MLABCELL_X9_Y17_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[335][0]~280 ; LABCELL_X7_Y17_N6    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[336][0]~372 ; MLABCELL_X23_Y6_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[337][0]~374 ; MLABCELL_X23_Y6_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[338][0]~376 ; LABCELL_X25_Y7_N3    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[339][0]~378 ; LABCELL_X25_Y7_N12   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[33][0]~209  ; LABCELL_X31_Y21_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[340][0]~331 ; LABCELL_X20_Y7_N48   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[341][0]~329 ; LABCELL_X20_Y7_N21   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[342][0]~330 ; LABCELL_X24_Y3_N9    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[343][0]~328 ; MLABCELL_X9_Y3_N3    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[344][0]~373 ; LABCELL_X20_Y4_N0    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[345][0]~375 ; LABCELL_X20_Y4_N36   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[346][0]~377 ; LABCELL_X24_Y6_N15   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[347][0]~379 ; LABCELL_X24_Y6_N30   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[348][0]~299 ; LABCELL_X20_Y4_N30   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[349][0]~297 ; LABCELL_X20_Y4_N39   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[34][0]~169  ; LABCELL_X40_Y40_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[350][0]~298 ; LABCELL_X20_Y7_N0    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[351][0]~296 ; LABCELL_X20_Y4_N57   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[352][0]~380 ; LABCELL_X24_Y35_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[353][0]~381 ; LABCELL_X19_Y19_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[354][0]~382 ; LABCELL_X19_Y19_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[355][0]~383 ; LABCELL_X19_Y19_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[356][0]~307 ; LABCELL_X19_Y35_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[357][0]~305 ; LABCELL_X19_Y19_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[358][0]~306 ; LABCELL_X19_Y19_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[359][0]~304 ; LABCELL_X19_Y35_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[35][0]~176  ; LABCELL_X36_Y19_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[360][0]~384 ; LABCELL_X16_Y35_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[361][0]~385 ; LABCELL_X17_Y35_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[362][0]~386 ; LABCELL_X24_Y23_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[363][0]~387 ; LABCELL_X17_Y34_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[364][0]~275 ; LABCELL_X21_Y35_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[365][0]~273 ; LABCELL_X20_Y34_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[366][0]~274 ; LABCELL_X21_Y21_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[367][0]~272 ; LABCELL_X20_Y32_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[368][0]~388 ; LABCELL_X25_Y3_N51   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[369][0]~390 ; LABCELL_X17_Y3_N57   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[36][0]~221  ; LABCELL_X44_Y21_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[370][0]~392 ; MLABCELL_X13_Y3_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[371][0]~394 ; LABCELL_X19_Y4_N45   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[372][0]~323 ; LABCELL_X17_Y6_N24   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[373][0]~321 ; MLABCELL_X13_Y3_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[374][0]~322 ; LABCELL_X14_Y3_N36   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[375][0]~320 ; LABCELL_X19_Y4_N12   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[376][0]~389 ; LABCELL_X14_Y5_N51   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[377][0]~391 ; LABCELL_X20_Y4_N54   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[378][0]~393 ; LABCELL_X20_Y4_N33   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[379][0]~395 ; LABCELL_X20_Y4_N9    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[37][0]~225  ; LABCELL_X50_Y21_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[380][0]~291 ; LABCELL_X17_Y4_N51   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[381][0]~289 ; LABCELL_X20_Y4_N6    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[382][0]~290 ; LABCELL_X20_Y4_N3    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[383][0]~288 ; LABCELL_X19_Y4_N42   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[384][0]~396 ; MLABCELL_X9_Y30_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[385][0]~397 ; LABCELL_X7_Y27_N24   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[386][0]~398 ; MLABCELL_X9_Y24_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[387][0]~399 ; MLABCELL_X13_Y19_N54 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[388][0]~400 ; MLABCELL_X4_Y23_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[389][0]~401 ; LABCELL_X7_Y23_N30   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[38][0]~188  ; LABCELL_X36_Y19_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[390][0]~402 ; MLABCELL_X9_Y25_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[391][0]~403 ; MLABCELL_X13_Y19_N42 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[392][0]~404 ; LABCELL_X6_Y21_N9    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[393][0]~405 ; LABCELL_X1_Y25_N39   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[394][0]~406 ; MLABCELL_X9_Y27_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[395][0]~407 ; MLABCELL_X9_Y26_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[396][0]~408 ; LABCELL_X6_Y22_N51   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[397][0]~409 ; LABCELL_X6_Y22_N42   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[398][0]~410 ; LABCELL_X7_Y22_N54   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[399][0]~411 ; LABCELL_X10_Y22_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[39][0]~192  ; MLABCELL_X37_Y5_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[3][0]~178   ; LABCELL_X31_Y23_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[400][0]~412 ; MLABCELL_X23_Y19_N42 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[401][0]~416 ; MLABCELL_X23_Y19_N45 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[402][0]~420 ; MLABCELL_X23_Y19_N39 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[403][0]~424 ; MLABCELL_X23_Y19_N36 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[404][0]~413 ; LABCELL_X14_Y18_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[405][0]~417 ; LABCELL_X14_Y18_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[406][0]~421 ; LABCELL_X14_Y18_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[407][0]~425 ; LABCELL_X14_Y19_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[408][0]~414 ; MLABCELL_X4_Y22_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[409][0]~418 ; LABCELL_X7_Y22_N33   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[40][0]~196  ; LABCELL_X25_Y32_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[410][0]~422 ; MLABCELL_X4_Y32_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[411][0]~426 ; LABCELL_X24_Y19_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[412][0]~415 ; LABCELL_X14_Y22_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[413][0]~419 ; LABCELL_X21_Y22_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[414][0]~423 ; LABCELL_X21_Y22_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[415][0]~427 ; LABCELL_X17_Y19_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[416][0]~428 ; MLABCELL_X13_Y33_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[417][0]~429 ; LABCELL_X14_Y32_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[418][0]~430 ; LABCELL_X24_Y29_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[419][0]~431 ; LABCELL_X24_Y29_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[41][0]~201  ; LABCELL_X26_Y33_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[420][0]~432 ; MLABCELL_X13_Y31_N39 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[421][0]~433 ; LABCELL_X14_Y33_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[422][0]~434 ; LABCELL_X24_Y29_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[423][0]~435 ; LABCELL_X24_Y29_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[424][0]~436 ; MLABCELL_X18_Y32_N30 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[425][0]~437 ; LABCELL_X17_Y32_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[426][0]~438 ; MLABCELL_X23_Y30_N57 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[427][0]~439 ; LABCELL_X24_Y30_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[428][0]~440 ; MLABCELL_X18_Y32_N54 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[429][0]~441 ; MLABCELL_X18_Y32_N57 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[42][0]~161  ; LABCELL_X24_Y23_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[430][0]~442 ; LABCELL_X24_Y30_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[431][0]~443 ; LABCELL_X24_Y30_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[432][0]~444 ; MLABCELL_X4_Y34_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[433][0]~448 ; LABCELL_X21_Y21_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[434][0]~452 ; LABCELL_X2_Y21_N3    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[435][0]~456 ; LABCELL_X19_Y19_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[436][0]~445 ; MLABCELL_X9_Y35_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[437][0]~449 ; LABCELL_X7_Y34_N21   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[438][0]~453 ; LABCELL_X1_Y18_N18   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[439][0]~457 ; LABCELL_X17_Y21_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[43][0]~165  ; LABCELL_X31_Y26_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[440][0]~446 ; MLABCELL_X23_Y21_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[441][0]~450 ; MLABCELL_X4_Y14_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[442][0]~454 ; MLABCELL_X23_Y21_N51 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[443][0]~458 ; LABCELL_X19_Y16_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[444][0]~447 ; MLABCELL_X23_Y21_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[445][0]~451 ; MLABCELL_X23_Y19_N54 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[446][0]~455 ; MLABCELL_X23_Y21_N39 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[447][0]~459 ; LABCELL_X16_Y20_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[448][0]~460 ; LABCELL_X12_Y25_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[449][0]~464 ; MLABCELL_X18_Y26_N48 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[44][0]~213  ; LABCELL_X52_Y24_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[450][0]~468 ; LABCELL_X12_Y27_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[451][0]~472 ; MLABCELL_X18_Y26_N33 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[452][0]~461 ; LABCELL_X5_Y27_N57   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[453][0]~465 ; LABCELL_X16_Y26_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[454][0]~469 ; LABCELL_X10_Y32_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[455][0]~473 ; LABCELL_X17_Y25_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[456][0]~462 ; LABCELL_X25_Y24_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[457][0]~466 ; MLABCELL_X13_Y24_N45 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[458][0]~470 ; LABCELL_X10_Y37_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[459][0]~474 ; LABCELL_X17_Y23_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[45][0]~217  ; MLABCELL_X45_Y16_N9  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[460][0]~463 ; LABCELL_X25_Y24_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[461][0]~467 ; LABCELL_X25_Y24_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[462][0]~471 ; LABCELL_X16_Y23_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[463][0]~475 ; MLABCELL_X18_Y25_N21 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[464][0]~476 ; LABCELL_X25_Y22_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[465][0]~477 ; LABCELL_X25_Y22_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[466][0]~478 ; LABCELL_X25_Y22_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[467][0]~479 ; LABCELL_X25_Y22_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[468][0]~480 ; LABCELL_X26_Y22_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[469][0]~481 ; LABCELL_X26_Y22_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[46][0]~180  ; MLABCELL_X42_Y10_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[470][0]~482 ; LABCELL_X26_Y22_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[471][0]~483 ; LABCELL_X25_Y25_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[472][0]~484 ; LABCELL_X24_Y37_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[473][0]~485 ; LABCELL_X16_Y28_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[474][0]~486 ; LABCELL_X25_Y23_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[475][0]~487 ; LABCELL_X24_Y27_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[476][0]~488 ; LABCELL_X25_Y24_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[477][0]~489 ; LABCELL_X25_Y24_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[478][0]~490 ; MLABCELL_X23_Y27_N51 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[479][0]~491 ; MLABCELL_X23_Y27_N12 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[47][0]~184  ; LABCELL_X29_Y5_N21   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[480][0]~492 ; LABCELL_X25_Y26_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[481][0]~496 ; MLABCELL_X23_Y26_N33 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[482][0]~500 ; LABCELL_X20_Y38_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[483][0]~504 ; MLABCELL_X23_Y26_N42 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[484][0]~493 ; MLABCELL_X9_Y31_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[485][0]~497 ; LABCELL_X6_Y32_N51   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[486][0]~501 ; MLABCELL_X4_Y30_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[487][0]~505 ; LABCELL_X25_Y27_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[488][0]~494 ; LABCELL_X25_Y35_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[489][0]~498 ; LABCELL_X25_Y31_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[48][0]~206  ; MLABCELL_X37_Y39_N33 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[490][0]~502 ; MLABCELL_X23_Y37_N27 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[491][0]~506 ; LABCELL_X25_Y27_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[492][0]~495 ; LABCELL_X25_Y26_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[493][0]~499 ; LABCELL_X24_Y26_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[494][0]~503 ; LABCELL_X24_Y26_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[495][0]~507 ; LABCELL_X24_Y24_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[496][0]~508 ; LABCELL_X29_Y24_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[497][0]~509 ; MLABCELL_X28_Y24_N48 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[498][0]~510 ; LABCELL_X24_Y22_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[499][0]~511 ; LABCELL_X26_Y22_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[49][0]~210  ; LABCELL_X44_Y33_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[4][8]~223   ; LABCELL_X31_Y19_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[50][0]~170  ; MLABCELL_X34_Y24_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[51][0]~177  ; LABCELL_X35_Y21_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[52][0]~222  ; LABCELL_X35_Y17_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[53][0]~226  ; LABCELL_X35_Y17_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[54][0]~189  ; LABCELL_X43_Y13_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[55][0]~193  ; MLABCELL_X37_Y6_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[56][0]~197  ; LABCELL_X31_Y28_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[57][0]~202  ; LABCELL_X36_Y29_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[58][0]~162  ; LABCELL_X31_Y30_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[59][0]~166  ; LABCELL_X36_Y24_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[5][4]~227   ; LABCELL_X47_Y15_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[60][0]~214  ; LABCELL_X39_Y21_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[61][0]~218  ; LABCELL_X35_Y17_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[62][0]~181  ; LABCELL_X40_Y10_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[63][0]~185  ; LABCELL_X36_Y2_N6    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[64][0]~138  ; LABCELL_X29_Y25_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[65][0]~140  ; LABCELL_X29_Y25_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[66][0]~130  ; LABCELL_X25_Y39_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[67][0]~132  ; LABCELL_X29_Y25_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[68][0]~142  ; LABCELL_X39_Y18_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[69][0]~144  ; LABCELL_X43_Y15_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[6][28]~190  ; LABCELL_X44_Y10_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[70][0]~134  ; LABCELL_X40_Y11_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[71][0]~136  ; MLABCELL_X37_Y17_N9  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[72][0]~137  ; LABCELL_X31_Y31_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[73][0]~139  ; LABCELL_X40_Y32_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[74][0]~129  ; MLABCELL_X23_Y43_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[75][0]~131  ; LABCELL_X44_Y30_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[76][0]~141  ; LABCELL_X41_Y19_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[77][0]~143  ; MLABCELL_X49_Y18_N45 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[78][0]~133  ; LABCELL_X41_Y6_N57   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[79][0]~135  ; MLABCELL_X28_Y4_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[7][5]~194   ; MLABCELL_X37_Y6_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[80][0]~154  ; LABCELL_X35_Y35_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[81][0]~156  ; LABCELL_X41_Y28_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[82][0]~146  ; LABCELL_X29_Y21_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[83][0]~148  ; LABCELL_X29_Y21_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[84][0]~158  ; LABCELL_X32_Y19_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[85][0]~160  ; LABCELL_X48_Y19_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[86][0]~150  ; LABCELL_X44_Y8_N57   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[87][0]~152  ; MLABCELL_X42_Y3_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[88][0]~153  ; LABCELL_X25_Y34_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[89][0]~155  ; LABCELL_X36_Y32_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[8][26]~199  ; LABCELL_X26_Y29_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[90][0]~145  ; LABCELL_X24_Y42_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[91][0]~147  ; LABCELL_X44_Y40_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[92][0]~157  ; LABCELL_X44_Y19_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[93][0]~159  ; LABCELL_X48_Y18_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[94][0]~149  ; LABCELL_X41_Y6_N24   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[95][0]~151  ; LABCELL_X44_Y4_N54   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[96][0]~246  ; LABCELL_X41_Y21_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[97][0]~248  ; LABCELL_X41_Y21_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[98][0]~238  ; LABCELL_X36_Y23_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[99][0]~240  ; MLABCELL_X42_Y26_N54 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataMemory:mem|memory[9][13]~203  ; LABCELL_X26_Y29_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; pc:programCounter|q[7]~0          ; LABCELL_X20_Y14_N39  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|a0[16]~0           ; LABCELL_X21_Y3_N12   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|a1[31]~0           ; LABCELL_X21_Y3_N27   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|a2[16]~0           ; LABCELL_X21_Y3_N33   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|a3[16]~0           ; LABCELL_X19_Y9_N15   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|fp[19]~0           ; LABCELL_X21_Y3_N3    ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|gp[16]~0           ; LABCELL_X21_Y3_N21   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|ra[10]~0           ; LABCELL_X21_Y3_N45   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|s0[16]~0           ; LABCELL_X20_Y10_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|s1[31]~0           ; LABCELL_X20_Y10_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|s2[16]~0           ; LABCELL_X20_Y10_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|s3[16]~0           ; LABCELL_X19_Y9_N27   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|s4[16]~0           ; LABCELL_X21_Y3_N30   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|s5[15]~0           ; LABCELL_X21_Y3_N18   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|s6[16]~0           ; LABCELL_X19_Y9_N54   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|s7[16]~0           ; LABCELL_X19_Y9_N0    ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|sp[4]~0            ; LABCELL_X21_Y3_N51   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|t0[16]~0           ; LABCELL_X20_Y10_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|t1[16]~0           ; LABCELL_X20_Y10_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|t2[16]~0           ; LABCELL_X20_Y10_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|t3[31]~0           ; LABCELL_X20_Y10_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|t4[17]~0           ; LABCELL_X21_Y3_N24   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|t5[16]~0           ; LABCELL_X21_Y3_N57   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|t6[16]~0           ; LABCELL_X21_Y3_N36   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|t7[15]~0           ; LABCELL_X21_Y3_N48   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|t8[31]~0           ; LABCELL_X20_Y10_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|t9[16]~0           ; LABCELL_X20_Y10_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|v0[16]~0           ; LABCELL_X20_Y10_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registers:regs|v1[17]~0           ; LABCELL_X20_Y10_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+-----------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Clk  ; PIN_M9   ; 16675   ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------+
; Non-Global High Fan-Out Signals              ;
+------------------------------------+---------+
; Name                               ; Fan-Out ;
+------------------------------------+---------+
; Rst~input                          ; 1502    ;
; alu:alu3|Mux26~5                   ; 1437    ;
; alu:alu3|Mux25~3                   ; 1432    ;
; alu:alu3|Mux29~4                   ; 1431    ;
; alu:alu3|Mux27~5                   ; 1430    ;
; alu:alu3|Mux24~3                   ; 1404    ;
; alu:alu3|Mux30~6                   ; 1389    ;
; alu:alu3|Mux31~9                   ; 1384    ;
; alu:alu3|Mux28~11                  ; 1361    ;
; display:displayUnit|ss2[1]~0       ; 755     ;
; display:displayUnit|regToPeek[0]~1 ; 733     ;
; display:displayUnit|regToPeek[1]~2 ; 704     ;
; display:displayUnit|memToPeek[5]~0 ; 694     ;
; display:displayUnit|regToPeek[4]~0 ; 677     ;
; display:displayUnit|ss2[1]~1       ; 629     ;
; registers:regs|Mux54~5             ; 503     ;
; registers:regs|Mux55~5             ; 503     ;
; registers:regs|Mux52~5             ; 503     ;
; registers:regs|Mux47~5             ; 500     ;
; registers:regs|Mux42~5             ; 500     ;
; registers:regs|Mux43~5             ; 500     ;
; registers:regs|Mux44~5             ; 500     ;
; registers:regs|Mux45~5             ; 500     ;
; registers:regs|Mux46~5             ; 500     ;
; registers:regs|Mux32~6             ; 500     ;
; registers:regs|Mux33~5             ; 500     ;
; registers:regs|Mux35~5             ; 500     ;
; registers:regs|Mux36~5             ; 500     ;
; registers:regs|Mux34~5             ; 500     ;
; registers:regs|Mux37~5             ; 500     ;
; registers:regs|Mux38~5             ; 500     ;
; registers:regs|Mux39~5             ; 500     ;
; registers:regs|Mux40~5             ; 500     ;
; registers:regs|Mux41~5             ; 500     ;
; registers:regs|Mux48~5             ; 500     ;
; registers:regs|Mux49~5             ; 500     ;
; registers:regs|Mux50~5             ; 500     ;
; registers:regs|Mux51~5             ; 500     ;
; registers:regs|Mux53~5             ; 500     ;
; registers:regs|Mux56~5             ; 500     ;
+------------------------------------+---------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 48,852 / 140,056 ( 35 % ) ;
; C12 interconnects            ; 2,990 / 6,048 ( 49 % )    ;
; C2 interconnects             ; 25,712 / 54,648 ( 47 % )  ;
; C4 interconnects             ; 15,130 / 25,920 ( 58 % )  ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 1,042 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Local interconnects          ; 5,675 / 36,960 ( 15 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 2,433 / 5,984 ( 41 % )    ;
; R14/C12 interconnect drivers ; 4,938 / 9,504 ( 52 % )    ;
; R3 interconnects             ; 26,230 / 60,192 ( 44 % )  ;
; R6 interconnects             ; 43,435 / 127,072 ( 34 % ) ;
; Spine clocks                 ; 4 / 120 ( 3 % )           ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 55        ; 0            ; 55        ; 0            ; 0            ; 55        ; 55        ; 0            ; 55        ; 55        ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 55           ; 0         ; 55           ; 55           ; 0         ; 0         ; 55           ; 0         ; 0         ; 55           ; 13           ; 55           ; 55           ; 55           ; 55           ; 13           ; 55           ; 55           ; 55           ; 55           ; 13           ; 55           ; 55           ; 55           ; 55           ; 55           ; 55           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; sevenSegment0[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment0[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment0[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment0[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment0[4]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment0[5]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment0[6]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment1[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment1[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment1[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment1[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment1[4]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment1[5]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment1[6]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment2[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment2[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment2[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment2[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment2[4]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment2[5]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment2[6]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment3[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment3[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment3[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment3[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment3[4]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment3[5]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment3[6]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment4[6]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment5[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment5[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment5[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment5[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment5[4]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment5[5]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment5[6]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment4[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment4[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment4[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment4[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment4[4]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sevenSegment4[5]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switches[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switches[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switches[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switches[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switches[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switches[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switches[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switches[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switches[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switches[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; executeButton      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                         ;
+---------------------------------+---------------------------------+-------------------+
; Source Register                 ; Destination Register            ; Delay Added in ns ;
+---------------------------------+---------------------------------+-------------------+
; buttonShaper:BS|State.State_On1 ; buttonShaper:BS|State.State_Off ; 0.296             ;
; pc:programCounter|q[31]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[30]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[29]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[27]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[28]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[26]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[25]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[24]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[23]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[21]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[22]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[20]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[19]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[18]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[17]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[15]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[14]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[13]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[12]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[11]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[10]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[9]          ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[8]          ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[7]          ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[6]          ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[5]          ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[4]          ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[2]          ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[16]         ; pc:programCounter|q[19]         ; 0.293             ;
; pc:programCounter|q[3]          ; pc:programCounter|q[19]         ; 0.293             ;
; buttonShaper:BS|State.State_Off ; buttonShaper:BS|State.State_On1 ; 0.289             ;
+---------------------------------+---------------------------------+-------------------+
Note: This table only shows the top 32 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "processorDebugger"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Intel FPGA Knowledge Database solution number rd05092012_239
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): Clk~inputCLKENA0 with 16675 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:11
Info (332104): Reading SDC File: 'src/processorDebugger.sdc'
Warning (332174): Ignored filter at processorDebugger.sdc(5): CLOCK2_50 could not be matched with a port File: C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/src/processorDebugger.sdc Line: 5
Warning (332049): Ignored create_clock at processorDebugger.sdc(5): Argument <targets> is an empty collection File: C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/src/processorDebugger.sdc Line: 5
    Info (332050): create_clock -period 20 [get_ports CLOCK2_50] File: C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/src/processorDebugger.sdc Line: 5
Warning (332174): Ignored filter at processorDebugger.sdc(6): CLOCK3_50 could not be matched with a port File: C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/src/processorDebugger.sdc Line: 6
Warning (332049): Ignored create_clock at processorDebugger.sdc(6): Argument <targets> is an empty collection File: C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/src/processorDebugger.sdc Line: 6
    Info (332050): create_clock -period 20 [get_ports CLOCK3_50] File: C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/src/processorDebugger.sdc Line: 6
Warning (332174): Ignored filter at processorDebugger.sdc(7): CLOCK_50 could not be matched with a port File: C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/src/processorDebugger.sdc Line: 7
Warning (332049): Ignored create_clock at processorDebugger.sdc(7): Argument <targets> is an empty collection File: C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/src/processorDebugger.sdc Line: 7
    Info (332050): create_clock -period 20 [get_ports CLOCK_50] File: C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/src/processorDebugger.sdc Line: 7
Warning (332174): Ignored filter at processorDebugger.sdc(8): CLOCK4_50 could not be matched with a port File: C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/src/processorDebugger.sdc Line: 8
Warning (332049): Ignored create_clock at processorDebugger.sdc(8): Argument <targets> is an empty collection File: C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/src/processorDebugger.sdc Line: 8
    Info (332050): create_clock -period 20 [get_ports CLOCK4_50] File: C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/src/processorDebugger.sdc Line: 8
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332144): No user constrained base clocks found in the design
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:03:30
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:33
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 35% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 61% of the available device resources in the region that extends from location X33_Y23 to location X43_Y33
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (170194): Fitter routing operations ending: elapsed time is 00:05:28
Info (11888): Total time spent on timing analysis during the Fitter is 45.65 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:53
Info (144001): Generated suppressed messages file C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/output_files/processorDebugger.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 6225 megabytes
    Info: Processing ended: Wed Apr 22 04:25:48 2020
    Info: Elapsed time: 00:15:54
    Info: Total CPU time (on all processors): 00:27:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/amag0/Desktop/School Docs/ECE 5367/UnpipelinedProcessor/sim/output_files/processorDebugger.fit.smsg.


