<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:19.2019</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0191040</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>정전기 방전 보호 회로 및 이를 포함하는 전자 장치</inventionTitle><inventionTitleEng>ELECTROSTATIC DISCHARGE PROTECTION CIRCUIT AND  ELECTRONIC DEVICE INCLUDING THE SAME</inventionTitleEng><openDate>2024.01.08</openDate><openNumber>10-2024-0002890</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 1/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/60</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 정전기 방전 보호 회로 및 이를 포함하는 전자 장치에 관한 것이다. 일 실시예에 있어서, 전자 장치는, 커넥터 단자부, 집적 회로, PCB 기판 상에서, 커넥터 단자부와 집적 회로를 연결하는 제1 라인을 포함하는 정전기 방전 보호 회로를 포함하되, 정전기 방전 보호 회로는, 제1 라인의 제1 노드에 연결되는 제1 패드, 제1 패드와 이격되어 배치되고, 그라운드 전압 단에 연결되는 제2 패드, 제1 노드 및 제1 노드와 상이한 제1 라인의 제2 노드에 연결되는 제1 저항, 및 제2 노드 및 그라운드 전압 단에 연결되는 제1 커패시터를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 정전기 방전(Electrostatic Discharge; ESD)을 방지하기 위한 전자 장치(100; 200; 500)에 있어서,커넥터 단자부(110; 210; 510);집적 회로(130; 230; 530);PCB(Printed Circuit Board) 기판(300a; 300b; 300c; 300d; 300e; 300f; 300g) 상에서, 상기 커넥터 단자부(110; 210; 510)와 상기 집적 회로(130; 230; 530)를 연결하는 제1 라인을 포함하는 정전기 방전 보호 회로(120; 220; 520)를 포함하되,상기 정전기 방전 보호 회로(120; 220; 520)는:상기 제1 라인의 제1 노드에 연결되는 제1 패드;상기 제1 패드와 이격되어 배치되고, 그라운드 전압 단에 연결되는 제2 패드;상기 제1 노드 및 상기 제1 노드와 상이한 상기 제1 라인의 제2 노드에 연결되는 제1 저항; 및상기 제2 노드 및 상기 그라운드 전압 단에 연결되는 제1 커패시터를 포함하는, 전자 장치(100; 200; 500).</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 정전기 방전 보호 회로(120; 220; 520)는, 상기 커넥터 단자부(110; 210; 510)와 상기 집적 회로(130; 230; 530)를 연결하는 제2 라인을 포함하되,상기 정전기 방전 보호 회로(120; 220; 520)는:상기 제2 라인의 제3 노드 및 상기 그라운드 전압 단에 연결되는 ESD 보호 소자를 더 포함하는, 전자 장치(100; 200; 500).</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 ESD 보호 소자는, TVS(Transient Voltage Suppression) 다이오드 또는 바리스터(Varistor)를 포함하는, 전자 장치(100; 200; 500).</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 제1 노드에 상기 커넥터 단자부(110; 210; 510)가 연결되고,상기 제2 노드에 상기 집적 회로(130; 230; 530)가 연결되고,상기 커넥터 단자부(110; 210; 510)로부터 ESD 펄스가 상기 제1 노드로 유입되고,상기 제2 패드에 연결되는 상기 그라운드 전압 단으로 상기 ESD 펄스가 우회되는, 전자 장치(100; 200; 500).</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 패드와 상기 제2 패드는 사각형 형상, 삼각형 형상, 반원형 형상, 및 반타원형 형상 중 적어도 하나로 상기 PCB 기판 상에 형성되는, 전자 장치(100; 200; 500).</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서,상기 제2 패드는 상기 그라운드 전압 단에 연결된 그라운드 배선인, 전자 장치(100; 200; 500).</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 PCB 기판(300g)은 제1 면(300g_1) 및 제2 면(300g_2)을 포함하는 양면 PCB 기판이고,상기 제1 패드는 상기 제1 면(300g_1)과 상기 제2 면(300g_2)을 연결하는 비아 홀(via hole)에서 상기 제1 면(300g_1) 상에 노출되는 영역에 대응하고,상기 제2 패드는 상기 제1 면(300g_1) 상에 형성되고,상기 제1 저항 및 상기 제1 커패시터는 상기 제2 면(300g_2) 상에 배치되는, 전자 장치(100; 200; 500).</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서,상기 제1 저항은 안티-서지(Anti-Surge) 저항 소자를 포함하는, 전자 장치(100; 200; 500).</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제8항 중 어느 한 항에 있어서,상기 제1 패드와 상기 제2 패드는 스파크 갭(spark gap)을 형성하는, 전자 장치(100; 200; 500).</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항 중 어느 한 항에 있어서,상기 제1 패드와 상기 제2 패드가 이격되는 간격은 10μm 내지 100μm인, 전자 장치(100; 200; 500).</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, Hyo Jeong</engName><name>이효정</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>JO, Cheol Gu</engName><name>조철구</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>JUNG, Su Hyun</engName><name>정수현</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>OH, Jeong Il</engName><name>오정일</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.06.30</priorityApplicationDate><priorityApplicationNumber>1020220080858</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.30</receiptDate><receiptNumber>1-1-2022-1425472-14</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220191040.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9391f206647cd995242bba93ede9bd592fc6363b34851cee1f51bed6f154c7e32b889eb8d71566c1e02453d7832bc5c478c9685822e55732ed</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe1bfdc5bf9d97ec639d75a87e2d08c4c998b549ac7f1e64df46ceb1ffdde12231933e0ee08595caa8dbd37cde938a15697cd41efc0c8716d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>