<h1>Controlador de Sem√°foro Inteligente em VHDL</h1>

<p>
    Este reposit√≥rio cont√©m o c√≥digo fonte VHDL e os arquivos de simula√ß√£o para um 
    Controlador de Sem√°foro Inteligente, desenvolvido como projeto final da disciplina de 
    Laborat√≥rio de Sistemas Digitais por alunos do Curso Engenharia de Sistemas na UFMG.   
</p>

<p><b>Alunos:</b>
  <br>Aurora Cristina Bombassaro, 
  <br>Gustavo de Oliveira Cardoso Rezende, 
  <br>Gustavo Loureiro Muller Netto.</p>

<p>  O sistema controla o fluxo de tr√¢nsito em um cruzamento entre uma via principal e uma via secund√°ria, com suporte para pedestres.
</p>

<hr>

<h2>üìã Sobre o Projeto</h2>

<p>
    O objetivo foi criar um sistema digital robusto capaz de gerenciar o tr√°fego de forma eficiente e segura. 
    O sistema opera com base em sensores de presen√ßa nas vias e um bot√£o de solicita√ß√£o de travessia para pedestres.
    O design foi implementado visando s√≠ntese em FPGA (Field Programmable Gate Array).
</p>

<h2>üöÄ Diferenciais e Funcionalidades</h2>

<ul>
    <li>
        <b>Metodologia RTL (Register Transfer Level):</b> O projeto foi estruturado separando claramente 
        a l√≥gica de controle ("C√©rebro") do caminho de dados ("M√∫sculos").
        <ul>
            <li><b>Controladora (FSM):</b> Gerencia os estados e decis√µes de prioridade.</li>
            <li><b>Datapath:</b> Gerencia temporizadores (contadores), comparadores e decodifica√ß√£o de sa√≠da (LEDs).</li>
        </ul>
    </li>
    <li>
        <b>Preven√ß√£o de Inani√ß√£o (Starvation):</b> Implementa√ß√£o de uma l√≥gica de altern√¢ncia justa (<i>Round-Robin</i>). 
        Um bit de mem√≥ria registra qual via teve o sinal verde por √∫ltimo. Em cen√°rios de tr√°fego intenso 
        (ambos os sensores ativos), o sistema alterna obrigatoriamente entre a via principal e a secund√°ria, 
        garantindo que ningu√©m fique preso no sinal vermelho indefinidamente.
    </li>
    <li>
        <b>Parametriza√ß√£o (Generics):</b> O c√≥digo utiliza <code>GENERIC</code> para definir a frequ√™ncia do clock 
        e os tempos de abertura do sem√°foro, facilitando a adapta√ß√£o para diferentes placas FPGA.
    </li>
</ul>

<h2>üõ†Ô∏è Arquitetura do Sistema</h2>

<h3>M√°quina de Estados (FSM)</h3>
<p>O controlador opera com 5 estados principais:</p>
<ol>
    <li><b>ST_RedRed:</b> Estado de repouso (Vermelho para todos). Espera por sensores ou bot√£o.</li>
    <li><b>ST_GreenRed:</b> Via Principal Verde (15s).</li>
    <li><b>ST_YellowRed:</b> Via Principal Amarela (3s).</li>
    <li><b>ST_RedGreen:</b> Via Secund√°ria/Pedestre Verde (10s).</li>
    <li><b>ST_RedYellow:</b> Via Secund√°ria Amarela (3s).</li>
</ol>

<h2>üíª Tecnologias Utilizadas</h2>

<ul>
    <li><b>Linguagem:</b> VHDL (IEEE 1076)</li>
    <li><b>Simula√ß√£o:</b> GHDL / EDA Playground</li>
    <li><b>Visualiza√ß√£o de Ondas:</b> GTKWave / EPWave</li>
</ul>

<h2>üë• Autores</h2>

<p>
    Projeto desenvolvido por:
</p>
<ul>
    <li>Aurora Cristina Bombassaro</li>
    <li>Gustavo de Oliveira Cardoso Rezende</li>
    <li>Gustavo Loureiro Muller Netto</li>
</ul>
