{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "Design Software" 0 -1 1713595777708 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus Prime " "Running Quartus Prime Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition " "Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition" {  } {  } 0 0 "%1!s!" 0 0 "Design Software" 0 -1 1713595777708 ""} { "Info" "IQEXE_START_BANNER_TIME" "Sat Apr 20 12:19:37 2024 " "Processing started: Sat Apr 20 12:19:37 2024" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "Design Software" 0 -1 1713595777708 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1713595777708 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off home_auto_top_module -c home_auto_top_module " "Command: quartus_map --read_settings_files=on --write_settings_files=off home_auto_top_module -c home_auto_top_module" {  } {  } 0 0 "Command: %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1713595777708 ""}
{ "Warning" "WQCU_PARALLEL_USER_SHOULD_SPECIFY_NUM_PROC" "" "Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance." {  } {  } 0 18236 "Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance." 0 0 "Analysis & Synthesis" 0 -1 1713595778058 ""}
{ "Info" "IQCU_PARALLEL_AUTODETECT_MULTIPLE_PROCESSORS" "4 4 " "Parallel compilation is enabled and will use 4 of the 4 processors detected" {  } {  } 0 20030 "Parallel compilation is enabled and will use %1!i! of the %2!i! processors detected" 0 0 "Analysis & Synthesis" 0 -1 1713595778058 ""}
{ "Info" "IVRFX_L3_VERI_OBJ_DIFF_ONLY_IN_CASE" "Sum sum home_auto_top_module.v(130) " "Verilog HDL Declaration information at home_auto_top_module.v(130): object \"Sum\" differs only in case from object \"sum\" in the same scope" {  } { { "home_auto_top_module.v" "" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 130 0 0 } }  } 0 10281 "Verilog HDL Declaration information at %3!s!: object \"%1!s!\" differs only in case from object \"%2!s!\" in the same scope" 1 0 "Analysis & Synthesis" 0 -1 1713595785714 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "home_auto_top_module.v 11 11 " "Found 11 design units, including 11 entities, in source file home_auto_top_module.v" { { "Info" "ISGN_ENTITY_NAME" "1 home_auto_top_module " "Found entity 1: home_auto_top_module" {  } { { "home_auto_top_module.v" "" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 3 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1713595785714 ""} { "Info" "ISGN_ENTITY_NAME" "2 home_auto_module " "Found entity 2: home_auto_module" {  } { { "home_auto_top_module.v" "" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 15 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1713595785714 ""} { "Info" "ISGN_ENTITY_NAME" "3 pass_word " "Found entity 3: pass_word" {  } { { "home_auto_top_module.v" "" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 61 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1713595785714 ""} { "Info" "ISGN_ENTITY_NAME" "4 set_pass_word " "Found entity 4: set_pass_word" {  } { { "home_auto_top_module.v" "" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 74 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1713595785714 ""} { "Info" "ISGN_ENTITY_NAME" "5 idle_light " "Found entity 5: idle_light" {  } { { "home_auto_top_module.v" "" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 104 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1713595785714 ""} { "Info" "ISGN_ENTITY_NAME" "6 four_bit_substracter " "Found entity 6: four_bit_substracter" {  } { { "home_auto_top_module.v" "" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 110 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1713595785714 ""} { "Info" "ISGN_ENTITY_NAME" "7 full_adder " "Found entity 7: full_adder" {  } { { "home_auto_top_module.v" "" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 128 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1713595785714 ""} { "Info" "ISGN_ENTITY_NAME" "8 light_controller " "Found entity 8: light_controller" {  } { { "home_auto_top_module.v" "" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 139 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1713595785714 ""} { "Info" "ISGN_ENTITY_NAME" "9 AFW_cont " "Found entity 9: AFW_cont" {  } { { "home_auto_top_module.v" "" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 169 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1713595785714 ""} { "Info" "ISGN_ENTITY_NAME" "10 fan_speed_cont " "Found entity 10: fan_speed_cont" {  } { { "home_auto_top_module.v" "" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 213 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1713595785714 ""} { "Info" "ISGN_ENTITY_NAME" "11 idle_temp " "Found entity 11: idle_temp" {  } { { "home_auto_top_module.v" "" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 222 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1713595785714 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1713595785714 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "home_auto_top_module " "Elaborating entity \"home_auto_top_module\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "Analysis & Synthesis" 0 -1 1713595785745 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785760 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785760 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785760 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785776 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785776 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785776 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785792 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785792 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785792 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785807 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785807 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785807 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785807 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785823 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785823 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785839 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785839 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785839 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785854 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785854 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785870 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785870 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785870 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785885 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785885 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785901 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785901 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785917 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785917 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785917 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785932 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785932 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785948 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785948 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785964 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785964 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785979 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785979 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785979 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785995 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595785995 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786010 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786010 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786026 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786026 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786042 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786042 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786057 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786073 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786073 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786089 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786089 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786104 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786104 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786120 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786120 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786135 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786135 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786151 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786167 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786167 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786182 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786198 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786214 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786214 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786229 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786245 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786245 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786260 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786276 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786292 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786292 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786307 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786323 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786339 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786354 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786354 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786370 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786385 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786401 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786417 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786417 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786448 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786448 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786464 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786479 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786495 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786510 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786526 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786542 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786557 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786573 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786573 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786589 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786604 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786620 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786635 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786667 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786682 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786698 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "home_auto_top_module home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0 " "Elaborating entity \"home_auto_top_module\" for hierarchy \"home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\|home_auto_top_module:module0\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1713595786714 ""}
{ "Error" "ESGN_PROJECT_TOO_COMPLEX" "" "Project too complex: hierarchy path is too long" { { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""} { "Error" "ESGN_RECURSION_PATH" "home_auto_top_module home_auto_top_module " "Entity \"home_auto_top_module\" is instantiated by entity \"home_auto_top_module\"" {  } { { "home_auto_top_module.v" "module0" { Text "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/home_auto_top_module.v" 11 0 0 } }  } 0 12052 "Entity \"%1!s!\" is instantiated by entity \"%2!s!\"" 0 0 "Design Software" 0 -1 1713595786729 ""}  } {  } 0 12051 "Project too complex: hierarchy path is too long" 0 0 "Analysis & Synthesis" 0 -1 1713595786729 ""}
{ "Info" "IRDB_WROTE_SUPPRESSED_MSGS" "F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/output_files/home_auto_top_module.map.smsg " "Generated suppressed messages file F:/Verilog_project/small_automation/Sub_componrnt/TOP_module/home_auto_top_module/output_files/home_auto_top_module.map.smsg" {  } {  } 0 144001 "Generated suppressed messages file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1713595786823 ""}
{ "Error" "EQEXE_ERROR_COUNT" "Analysis & Synthesis 102 s 1  Quartus Prime " "Quartus Prime Analysis & Synthesis was unsuccessful. 102 errors, 1 warning" { { "Error" "EQEXE_END_PEAK_VSIZE_MEMORY" "4773 " "Peak virtual memory: 4773 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "Design Software" 0 -1 1713595787745 ""} { "Error" "EQEXE_END_BANNER_TIME" "Sat Apr 20 12:19:47 2024 " "Processing ended: Sat Apr 20 12:19:47 2024" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "Design Software" 0 -1 1713595787745 ""} { "Error" "EQEXE_ELAPSED_TIME" "00:00:10 " "Elapsed time: 00:00:10" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "Design Software" 0 -1 1713595787745 ""} { "Error" "EQEXE_ELAPSED_CPU_TIME" "00:00:14 " "Total CPU time (on all processors): 00:00:14" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "Design Software" 0 -1 1713595787745 ""}  } {  } 0 0 "%6!s! %1!s! was unsuccessful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Analysis & Synthesis" 0 -1 1713595787745 ""}
{ "Error" "EFLOW_ERROR_COUNT" "Full Compilation 104 s 1  " "Quartus Prime Full Compilation was unsuccessful. 104 errors, 1 warning" {  } {  } 0 293001 "Quartus Prime %1!s! was unsuccessful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Analysis & Synthesis" 0 -1 1713595788354 ""}
