Fitter report for NiosII_stratix_1s10_standard
Sun Oct 18 15:01:35 2009
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Interconnect Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Estimated Delay Added for Hold Timing
 37. Advanced Data - General
 38. Advanced Data - Placement Preparation
 39. Advanced Data - Placement
 40. Advanced Data - Routing
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; Fitter Summary                                                          ;
+--------------------------+----------------------------------------------+
; Fitter Status            ; Successful - Sun Oct 18 15:01:35 2009        ;
; Quartus II Version       ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name            ; NiosII_stratix_1s10_standard                 ;
; Top-level Entity Name    ; NiosII_stratix_1s10_standard                 ;
; Family                   ; Stratix                                      ;
; Device                   ; EP1S10F780C6                                 ;
; Timing Models            ; Final                                        ;
; Total logic elements     ; 3,897 / 10,570 ( 37 % )                      ;
; Total pins               ; 174 / 427 ( 41 % )                           ;
; Total virtual pins       ; 2                                            ;
; Total memory bits        ; 571,136 / 920,448 ( 62 % )                   ;
; DSP block 9-bit elements ; 8 / 48 ( 17 % )                              ;
; Total PLLs               ; 1 / 6 ( 17 % )                               ;
; Total DLLs               ; 0 / 2 ( 0 % )                                ;
+--------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1S10F780C6                   ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Perform Register Duplication for Performance                       ; On                             ; Off                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  14.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+---------------+----------------+----------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                    ; Action          ; Operation        ; Reason                                 ; Node Port     ; Node Port Name ; Destination Node                                                                                   ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+---------------+----------------+----------------------------------------------------------------------------------------------------+------------------+-----------------------+
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|be_n_to_the_ext_ram[0]                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; be_n_to_the_ext_ram[0]                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|be_n_to_the_ext_ram[0]                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|be_n_to_the_ext_ram[1]                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; be_n_to_the_ext_ram[1]                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|be_n_to_the_ext_ram[1]                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|be_n_to_the_ext_ram[2]                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; be_n_to_the_ext_ram[2]                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|be_n_to_the_ext_ram[2]                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|be_n_to_the_ext_ram[3]                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; be_n_to_the_ext_ram[3]                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|be_n_to_the_ext_ram[3]                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|byteenablen_to_the_lan91c111[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; byteenablen_to_the_lan91c111[0]                                                                    ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|byteenablen_to_the_lan91c111[0]        ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|byteenablen_to_the_lan91c111[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; byteenablen_to_the_lan91c111[1]                                                                    ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|byteenablen_to_the_lan91c111[1]        ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|byteenablen_to_the_lan91c111[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; byteenablen_to_the_lan91c111[2]                                                                    ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|byteenablen_to_the_lan91c111[2]        ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|byteenablen_to_the_lan91c111[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; byteenablen_to_the_lan91c111[3]                                                                    ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|byteenablen_to_the_lan91c111[3]        ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[31]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_1  ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_1       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[30]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_1       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_2  ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_2       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[29]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_2       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_3  ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_3       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[28]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_3       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_4  ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_4       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[27]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_4       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_5  ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_5       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[26]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_5       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_6  ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_6       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[25]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_6       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_7  ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_7       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[24]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_7       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_8  ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_8       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[23]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_8       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_9  ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_9       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[22]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_9       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_10 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_10      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[21]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_10      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_11 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_11      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[20]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_11      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_12 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_12      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[19]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_12      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_13 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_13      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[18]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_13      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_14 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_14      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[17]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_14      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_15 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_15      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[16]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_15      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_16 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_16      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[15]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_16      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_17 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_17      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[14]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_17      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_18 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_18      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[13]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_18      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_19 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_19      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[12]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_19      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_20 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_20      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[11]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_20      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_21 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_21      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[10]                                                                               ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_21      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_22 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_22      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[9]                                                                                ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_22      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_23 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_23      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[8]                                                                                ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_23      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_24 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_24      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[7]                                                                                ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_24      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_25 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_25      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[6]                                                                                ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_25      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_26 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_26      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[5]                                                                                ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_26      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_27 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_27      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[4]                                                                                ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_27      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_28 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_28      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[3]                                                                                ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_28      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_29 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_29      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[2]                                                                                ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_29      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_30 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_30      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[1]                                                                                ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_30      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_31 ; REGOUT           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_31      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT        ;                ; ext_ram_bus_data[0]                                                                                ; OE               ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[0]                                                                                ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[1]                                                                                ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[2]                                                                                ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[3]                                                                                ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[4]                                                                                ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[5]                                                                                ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[6]                                                                                ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[7]                                                                                ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[8]                                                                                ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[9]                                                                                ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[10]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[11]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[12]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[12]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[13]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[13]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[14]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[14]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[15]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[15]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[16]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[16]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[17]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[17]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[18]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[18]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[19]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[19]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[20]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[20]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[21]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[21]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[22]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[22]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[23]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[23]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[24]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[24]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[25]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[25]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[26]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[26]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[27]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[27]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[28]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[28]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[29]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[29]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[30]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[30]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_outgoing_ext_ram_bus_data[31]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_data[31]                                                                               ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[0]                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[0]                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[1]                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[1]                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[2]                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[2]                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[3]                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[3]                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[4]                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[4]                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[5]                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[5]                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[6]                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[6]                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[7]                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[7]                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[8]                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[8]                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[9]                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[9]                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[10]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[10]                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[11]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[11]                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[12]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[12]                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[13]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[13]                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[14]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[14]                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[15]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[15]                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[16]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[16]                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[17]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[17]                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[18]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[18]                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[19]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[19]                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[20]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[20]                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[21]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[21]                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_address[22]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ext_ram_bus_address[22]                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[0]  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[0]                                                                                ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[1]  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[1]                                                                                ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[2]  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[2]                                                                                ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[3]  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[3]                                                                                ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[4]  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[4]                                                                                ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[5]  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[5]                                                                                ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[6]  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[6]                                                                                ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[7]  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[7]                                                                                ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[8]  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[8]                                                                                ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[9]  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[9]                                                                                ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[10] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[10]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[11] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[11]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[12] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[12]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[13] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[13]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[14] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[14]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[15] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[15]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[16] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[16]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[17] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[17]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[18] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[18]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[19] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[19]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[20] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[20]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[21] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[21]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[22] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[22]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[23] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[23]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[24] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[24]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[25] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[25]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[26] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[26]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[27] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[27]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[28] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[28]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[29] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[29]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[30] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[30]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|internal_incoming_ext_ram_bus_data[31] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; ext_ram_bus_data[31]                                                                               ; COMBOUT          ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ior_n_to_the_lan91c111                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; ior_n_to_the_lan91c111                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ior_n_to_the_lan91c111                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|iow_n_to_the_lan91c111                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; iow_n_to_the_lan91c111                                                                             ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|iow_n_to_the_lan91c111                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|read_n_to_the_ext_flash                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; read_n_to_the_ext_flash                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|read_n_to_the_ext_flash                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|read_n_to_the_ext_ram                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; read_n_to_the_ext_ram                                                                              ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|read_n_to_the_ext_ram                  ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|select_n_to_the_ext_flash              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; select_n_to_the_ext_flash                                                                          ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|select_n_to_the_ext_flash              ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|select_n_to_the_ext_ram                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; select_n_to_the_ext_ram                                                                            ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|select_n_to_the_ext_ram                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|write_n_to_the_ext_flash               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; write_n_to_the_ext_flash                                                                           ; DATAIN           ;                       ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|write_n_to_the_ext_flash               ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; sdram:the_sdram|m_addr[0]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_addr_from_the_sdram[0]                                                                          ; DATAIN           ;                       ;
; sdram:the_sdram|m_addr[1]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_addr_from_the_sdram[1]                                                                          ; DATAIN           ;                       ;
; sdram:the_sdram|m_addr[2]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_addr_from_the_sdram[2]                                                                          ; DATAIN           ;                       ;
; sdram:the_sdram|m_addr[3]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_addr_from_the_sdram[3]                                                                          ; DATAIN           ;                       ;
; sdram:the_sdram|m_addr[4]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_addr_from_the_sdram[4]                                                                          ; DATAIN           ;                       ;
; sdram:the_sdram|m_addr[4]~SLOAD_MUX                                                                     ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT       ;                ;                                                                                                    ;                  ;                       ;
; sdram:the_sdram|m_addr[5]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_addr_from_the_sdram[5]                                                                          ; DATAIN           ;                       ;
; sdram:the_sdram|m_addr[5]~SLOAD_MUX                                                                     ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT       ;                ;                                                                                                    ;                  ;                       ;
; sdram:the_sdram|m_addr[6]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_addr_from_the_sdram[6]                                                                          ; DATAIN           ;                       ;
; sdram:the_sdram|m_addr[7]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_addr_from_the_sdram[7]                                                                          ; DATAIN           ;                       ;
; sdram:the_sdram|m_addr[8]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_addr_from_the_sdram[8]                                                                          ; DATAIN           ;                       ;
; sdram:the_sdram|m_addr[8]~SLOAD_MUX                                                                     ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT       ;                ;                                                                                                    ;                  ;                       ;
; sdram:the_sdram|m_addr[9]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_addr_from_the_sdram[9]                                                                          ; DATAIN           ;                       ;
; sdram:the_sdram|m_addr[9]~SLOAD_MUX                                                                     ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT       ;                ;                                                                                                    ;                  ;                       ;
; sdram:the_sdram|m_addr[10]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_addr_from_the_sdram[10]                                                                         ; DATAIN           ;                       ;
; sdram:the_sdram|m_addr[10]~SLOAD_MUX                                                                    ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT       ;                ;                                                                                                    ;                  ;                       ;
; sdram:the_sdram|m_addr[11]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_addr_from_the_sdram[11]                                                                         ; DATAIN           ;                       ;
; sdram:the_sdram|m_addr[11]~SLOAD_MUX                                                                    ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT       ;                ;                                                                                                    ;                  ;                       ;
; sdram:the_sdram|m_bank[0]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_ba_from_the_sdram[0]                                                                            ; DATAIN           ;                       ;
; sdram:the_sdram|m_bank[1]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_ba_from_the_sdram[1]                                                                            ; DATAIN           ;                       ;
; sdram:the_sdram|m_cmd[0]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_we_n_from_the_sdram                                                                             ; DATAIN           ;                       ;
; sdram:the_sdram|m_cmd[0]                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_cmd[0]~_Duplicate_1                                                              ; REGOUT           ;                       ;
; sdram:the_sdram|m_cmd[0]                                                                                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; sdram:the_sdram|m_cmd[1]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_cas_n_from_the_sdram                                                                            ; DATAIN           ;                       ;
; sdram:the_sdram|m_cmd[1]                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_cmd[1]~_Duplicate_1                                                              ; REGOUT           ;                       ;
; sdram:the_sdram|m_cmd[1]                                                                                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; sdram:the_sdram|m_cmd[2]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_ras_n_from_the_sdram                                                                            ; DATAIN           ;                       ;
; sdram:the_sdram|m_cmd[2]                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_cmd[2]~_Duplicate_1                                                              ; REGOUT           ;                       ;
; sdram:the_sdram|m_cmd[2]                                                                                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; sdram:the_sdram|m_cmd[3]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_cs_n_from_the_sdram                                                                             ; DATAIN           ;                       ;
; sdram:the_sdram|m_cmd[3]                                                                                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; OBSERVABLEOUT ;                ;                                                                                                    ;                  ;                       ;
; sdram:the_sdram|m_data[0]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[0]                                                                     ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[0]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[0]~_Duplicate_1                                                             ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[1]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[1]                                                                     ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[1]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[1]~_Duplicate_1                                                             ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[2]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[2]                                                                     ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[2]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[2]~_Duplicate_1                                                             ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[3]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[3]                                                                     ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[3]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[3]~_Duplicate_1                                                             ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[4]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[4]                                                                     ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[4]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[4]~_Duplicate_1                                                             ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[5]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[5]                                                                     ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[5]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[5]~_Duplicate_1                                                             ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[6]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[6]                                                                     ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[6]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[6]~_Duplicate_1                                                             ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[7]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[7]                                                                     ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[7]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[7]~_Duplicate_1                                                             ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[8]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[8]                                                                     ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[8]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[8]~_Duplicate_1                                                             ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[9]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[9]                                                                     ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[9]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[9]~_Duplicate_1                                                             ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[10]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[10]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[10]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[10]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[11]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[11]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[11]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[11]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[12]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[12]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[12]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[12]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[13]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[13]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[13]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[13]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[14]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[14]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[14]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[14]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[15]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[15]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[15]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[15]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[16]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[16]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[16]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[16]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[17]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[17]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[17]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[17]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[18]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[18]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[18]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[18]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[19]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[19]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[19]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[19]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[20]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[20]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[20]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[20]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[21]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[21]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[21]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[21]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[22]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[22]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[22]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[22]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[23]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[23]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[23]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[23]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[24]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[24]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[24]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[24]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[25]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[25]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[25]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[25]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[26]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[26]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[26]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[26]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[27]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[27]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[27]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[27]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[28]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[28]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[28]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[28]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[29]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[29]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[29]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[29]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[30]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[30]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[30]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[30]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_data[31]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[31]                                                                    ; DATAIN           ;                       ;
; sdram:the_sdram|m_data[31]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; sdram:the_sdram|m_data[31]~_Duplicate_1                                                            ; REGOUT           ;                       ;
; sdram:the_sdram|m_dqm[0]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dqm_from_the_sdram[0]                                                                           ; DATAIN           ;                       ;
; sdram:the_sdram|m_dqm[1]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dqm_from_the_sdram[1]                                                                           ; DATAIN           ;                       ;
; sdram:the_sdram|m_dqm[2]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dqm_from_the_sdram[2]                                                                           ; DATAIN           ;                       ;
; sdram:the_sdram|m_dqm[3]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT        ;                ; zs_dqm_from_the_sdram[3]                                                                           ; DATAIN           ;                       ;
; sdram:the_sdram|za_data[0]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[0]                                                                     ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[1]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[1]                                                                     ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[2]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[2]                                                                     ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[3]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[3]                                                                     ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[4]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[4]                                                                     ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[5]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[5]                                                                     ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[6]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[6]                                                                     ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[7]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[7]                                                                     ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[8]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[8]                                                                     ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[9]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[9]                                                                     ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[10]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[10]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[11]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[11]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[12]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[12]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[13]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[13]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[14]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[14]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[15]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[15]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[16]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[16]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[17]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[17]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[18]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[18]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[19]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[19]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[20]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[20]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[21]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[21]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[22]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[22]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[23]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[23]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[24]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[24]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[25]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[25]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[26]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[26]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[27]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[27]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[28]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[28]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[29]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[29]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[30]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[30]                                                                    ; COMBOUT          ;                       ;
; sdram:the_sdram|za_data[31]                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT        ;                ; zs_dq_to_and_from_the_sdram[31]                                                                    ; COMBOUT          ;                       ;
+---------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+---------------+----------------+----------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 4859 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 4859 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                         ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+
; Partition Name       ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents             ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+
; Top                  ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                      ;
; sld_hub:sld_hub_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; sld_hub:sld_hub_inst ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                   ;
+----------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name       ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------------+---------+-------------------+-------------------------+-------------------+
; Top                  ; 4718    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:sld_hub_inst ; 141     ; 0                 ; N/A                     ; Source File       ;
+----------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/work/standard/NiosII_stratix_1s10_standard.pin.


+-----------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                             ;
+---------------------------------------------+-------------------------------------------------------------+
; Resource                                    ; Usage                                                       ;
+---------------------------------------------+-------------------------------------------------------------+
; Total logic elements                        ; 3,897 / 10,570 ( 37 % )                                     ;
;     -- Combinational with no register       ; 1835                                                        ;
;     -- Register only                        ; 269                                                         ;
;     -- Combinational with a register        ; 1793                                                        ;
;                                             ;                                                             ;
; Logic element usage by number of LUT inputs ;                                                             ;
;     -- 4 input functions                    ; 2040                                                        ;
;     -- 3 input functions                    ; 1119                                                        ;
;     -- 2 input functions                    ; 360                                                         ;
;     -- 1 input functions                    ; 101                                                         ;
;     -- 0 input functions                    ; 8                                                           ;
;                                             ;                                                             ;
; Logic elements by mode                      ;                                                             ;
;     -- normal mode                          ; 3578                                                        ;
;     -- arithmetic mode                      ; 319                                                         ;
;     -- qfbk mode                            ; 451                                                         ;
;     -- register cascade mode                ; 0                                                           ;
;     -- synchronous clear/load mode          ; 811                                                         ;
;     -- asynchronous clear/load mode         ; 1671                                                        ;
;                                             ;                                                             ;
; Total registers                             ; 2,282 / 13,052 ( 17 % )                                     ;
; Total LABs                                  ; 446 / 1,057 ( 42 % )                                        ;
; Logic elements in carry chains              ; 346                                                         ;
; User inserted logic elements                ; 0                                                           ;
; Virtual pins                                ; 2                                                           ;
; I/O pins                                    ; 174 / 427 ( 41 % )                                          ;
;     -- Clock pins                           ; 1 / 16 ( 6 % )                                              ;
; Number of I/O registers                     ; 220                                                         ;
; Global signals                              ; 10                                                          ;
; M512s                                       ; 2 / 94 ( 2 % )                                              ;
; M4Ks                                        ; 13 / 60 ( 22 % )                                            ;
; M-RAMs                                      ; 1 / 1 ( 100 % )                                             ;
; Total memory bits                           ; 571,136 / 920,448 ( 62 % )                                  ;
; Total RAM block bits                        ; 650,880 / 920,448 ( 71 % )                                  ;
; DSP block 9-bit elements                    ; 8 / 48 ( 17 % )                                             ;
; PLLs                                        ; 1 / 6 ( 17 % )                                              ;
; Global clocks                               ; 10 / 16 ( 63 % )                                            ;
; Regional clocks                             ; 0 / 16 ( 0 % )                                              ;
; Fast regional clocks                        ; 0 / 8 ( 0 % )                                               ;
; SERDES transmitters                         ; 0 / 44 ( 0 % )                                              ;
; SERDES receivers                            ; 0 / 44 ( 0 % )                                              ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                                               ;
; Average interconnect usage (total/H/V)      ; 11% / 10% / 14%                                             ;
; Peak interconnect usage (total/H/V)         ; 24% / 21% / 38%                                             ;
; Maximum fan-out node                        ; pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 2053                                                        ;
; Highest non-global fan-out signal           ; cpu:the_cpu|W_stall                                         ;
; Highest non-global fan-out                  ; 511                                                         ;
; Total fan-out                               ; 19356                                                       ;
; Average fan-out                             ; 4.72                                                        ;
+---------------------------------------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                               ;
+---------------------------------------------+----------------------+----------------------+
; Statistic                                   ; Top                  ; sld_hub:sld_hub_inst ;
+---------------------------------------------+----------------------+----------------------+
; Difficulty Clustering Region                ; Low                  ; Low                  ;
;                                             ;                      ;                      ;
; Total logic elements                        ; 3762                 ; 135                  ;
;     -- Combinational with no register       ; 1776                 ; 59                   ;
;     -- Register only                        ; 261                  ; 8                    ;
;     -- Combinational with a register        ; 1725                 ; 68                   ;
;                                             ;                      ;                      ;
; Logic element usage by number of LUT inputs ;                      ;                      ;
;     -- 4 input functions                    ; 0                    ; 0                    ;
;     -- 3 input functions                    ; 0                    ; 0                    ;
;     -- 2 input functions                    ; 0                    ; 0                    ;
;     -- 1 input functions                    ; 0                    ; 0                    ;
;     -- 0 input functions                    ; 0                    ; 0                    ;
;                                             ;                      ;                      ;
; Logic elements by mode                      ;                      ;                      ;
;     -- normal mode                          ; 0                    ; 0                    ;
;     -- arithmetic mode                      ; 0                    ; 0                    ;
;     -- qfbk mode                            ; 0                    ; 0                    ;
;     -- register cascade mode                ; 0                    ; 0                    ;
;     -- synchronous clear/load mode          ; 0                    ; 0                    ;
;     -- asynchronous clear/load mode         ; 0                    ; 0                    ;
;                                             ;                      ;                      ;
; Total registers                             ; 2206 / 5285 ( 41 % ) ; 76 / 5285 ( 1 % )    ;
; Virtual pins                                ; 2                    ; 0                    ;
; I/O pins                                    ; 174                  ; 0                    ;
; DSP block 9-bit elements                    ; 8 / 48 ( 16 % )      ; 0 / 48 ( 0 % )       ;
; Total memory bits                           ; 571136               ; 0                    ;
; Total RAM block bits                        ; 650880               ; 0                    ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )        ;
; PLL                                         ; 1 / 6 ( 16 % )       ; 0 / 6 ( 0 % )        ;
; M512                                        ; 2 / 94 ( 2 % )       ; 0 / 94 ( 0 % )       ;
; M4K                                         ; 13 / 60 ( 21 % )     ; 0 / 60 ( 0 % )       ;
; M-RAM                                       ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )        ;
;                                             ;                      ;                      ;
; Connections                                 ;                      ;                      ;
;     -- Input Connections                    ; 274                  ; 21                   ;
;     -- Registered Input Connections         ; 195                  ; 8                    ;
;     -- Output Connections                   ; 20                   ; 275                  ;
;     -- Registered Output Connections        ; 4                    ; 146                  ;
;                                             ;                      ;                      ;
; Internal Connections                        ;                      ;                      ;
;     -- Total Connections                    ; 19508                ; 870                  ;
;     -- Registered Connections               ; 8667                 ; 493                  ;
;                                             ;                      ;                      ;
; External Connections                        ;                      ;                      ;
;     -- Top                                  ; 0                    ; 294                  ;
;     -- sld_hub:sld_hub_inst                 ; 294                  ; 2                    ;
;                                             ;                      ;                      ;
; Partition Interface                         ;                      ;                      ;
;     -- Input Ports                          ; 49                   ; 22                   ;
;     -- Output Ports                         ; 100                  ; 39                   ;
;     -- Bidir Ports                          ; 73                   ; 0                    ;
;                                             ;                      ;                      ;
; Registered Ports                            ;                      ;                      ;
;     -- Registered Input Ports               ; 0                    ; 8                    ;
;     -- Registered Output Ports              ; 0                    ; 29                   ;
;                                             ;                      ;                      ;
; Port Connectivity                           ;                      ;                      ;
;     -- Input Ports driven by GND            ; 0                    ; 9                    ;
;     -- Output Ports driven by GND           ; 0                    ; 0                    ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                    ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                    ;
;     -- Input Ports with no Source           ; 0                    ; 0                    ;
;     -- Output Ports with no Source          ; 0                    ; 0                    ;
;     -- Input Ports with no Fanout           ; 0                    ; 1                    ;
;     -- Output Ports with no Fanout          ; 0                    ; 25                   ;
+---------------------------------------------+----------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk                          ; K17   ; 3        ; 21           ; 31           ; 2           ; 75                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_port_to_the_button_pio[0] ; W5    ; 6        ; 53           ; 1            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_port_to_the_button_pio[1] ; W6    ; 6        ; 53           ; 1            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_port_to_the_button_pio[2] ; AB2   ; 6        ; 53           ; 1            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_port_to_the_button_pio[3] ; AB1   ; 6        ; 53           ; 1            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; irq_from_the_lan91c111       ; V27   ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset_n                      ; AC9   ; 7        ; 36           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rxd_to_the_uart1             ; Y28   ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name                                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+-------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; ENET_ADS_N                          ; V25   ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ENET_AEN                            ; V28   ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LCD_E_from_the_lcd_display          ; K3    ; 5        ; 53           ; 25           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LCD_RS_from_the_lcd_display         ; M7    ; 5        ; 53           ; 26           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LCD_RW_from_the_lcd_display         ; M8    ; 5        ; 53           ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; be_n_to_the_ext_ram[0]              ; M18   ; 3        ; 3            ; 31           ; 5           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; be_n_to_the_ext_ram[1]              ; F17   ; 3        ; 1            ; 31           ; 1           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; be_n_to_the_ext_ram[2]              ; J18   ; 3        ; 19           ; 31           ; 3           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; be_n_to_the_ext_ram[3]              ; L17   ; 3        ; 21           ; 31           ; 1           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; byteenablen_to_the_lan91c111[0]     ; T22   ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; byteenablen_to_the_lan91c111[1]     ; U26   ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; byteenablen_to_the_lan91c111[2]     ; U25   ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; byteenablen_to_the_lan91c111[3]     ; T19   ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[0]              ; A4    ; 4        ; 52           ; 31           ; 5           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[10]             ; A6    ; 4        ; 48           ; 31           ; 5           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[11]             ; B7    ; 4        ; 48           ; 31           ; 2           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[12]             ; D6    ; 4        ; 48           ; 31           ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[13]             ; A7    ; 4        ; 48           ; 31           ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[14]             ; D7    ; 4        ; 46           ; 31           ; 4           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[15]             ; C6    ; 4        ; 46           ; 31           ; 2           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[16]             ; C7    ; 4        ; 46           ; 31           ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[17]             ; B6    ; 4        ; 48           ; 31           ; 3           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[18]             ; D8    ; 4        ; 46           ; 31           ; 5           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[19]             ; C8    ; 4        ; 46           ; 31           ; 3           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[1]              ; A3    ; 4        ; 52           ; 31           ; 2           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[20]             ; E8    ; 4        ; 46           ; 31           ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[21]             ; D9    ; 4        ; 44           ; 31           ; 5           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[22]             ; B9    ; 4        ; 44           ; 31           ; 2           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[2]              ; B3    ; 4        ; 52           ; 31           ; 3           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[3]              ; B5    ; 4        ; 52           ; 31           ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[4]              ; B4    ; 4        ; 50           ; 31           ; 4           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[5]              ; C4    ; 4        ; 50           ; 31           ; 5           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[6]              ; A5    ; 4        ; 50           ; 31           ; 2           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[7]              ; C5    ; 4        ; 50           ; 31           ; 3           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[8]              ; D5    ; 4        ; 52           ; 31           ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_address[9]              ; E6    ; 4        ; 48           ; 31           ; 4           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ior_n_to_the_lan91c111              ; T23   ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; iow_n_to_the_lan91c111              ; T24   ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_led_pio[0]        ; H27   ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_led_pio[1]        ; H28   ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_led_pio[2]        ; L23   ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_led_pio[3]        ; L24   ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_led_pio[4]        ; J25   ; 2        ; 0            ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_led_pio[5]        ; J26   ; 2        ; 0            ; 27           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_led_pio[6]        ; L20   ; 2        ; 0            ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_led_pio[7]        ; L19   ; 2        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[0]  ; C21   ; 3        ; 7            ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[10] ; B19   ; 3        ; 12           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[11] ; A19   ; 3        ; 17           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[12] ; D18   ; 3        ; 17           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[13] ; C18   ; 3        ; 17           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[14] ; A18   ; 3        ; 19           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[15] ; D19   ; 3        ; 12           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[1]  ; B21   ; 3        ; 9            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[2]  ; A21   ; 3        ; 9            ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[3]  ; C20   ; 3        ; 9            ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[4]  ; A20   ; 3        ; 9            ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[5]  ; B20   ; 3        ; 9            ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[6]  ; B18   ; 3        ; 17           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[7]  ; D21   ; 3        ; 7            ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[8]  ; E19   ; 3        ; 12           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; out_port_from_the_seven_seg_pio[9]  ; C19   ; 3        ; 12           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; pll_e0_out                          ; E15   ; 9        ; 25           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; read_n_to_the_ext_flash             ; F19   ; 3        ; 12           ; 31           ; 4           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; read_n_to_the_ext_ram               ; B26   ; 3        ; 1            ; 31           ; 0           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; select_n_to_the_ext_flash           ; K19   ; 3        ; 19           ; 31           ; 0           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; select_n_to_the_ext_ram             ; B24   ; 3        ; 1            ; 31           ; 5           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; txd_from_the_uart1                  ; U21   ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; write_n_to_the_ext_flash            ; G19   ; 3        ; 12           ; 31           ; 5           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; write_n_to_the_ext_ram              ; C24   ; 3        ; 3            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_addr_from_the_sdram[0]           ; AE4   ; 7        ; 31           ; 0            ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_addr_from_the_sdram[10]          ; Y11   ; 7        ; 50           ; 0            ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_addr_from_the_sdram[11]          ; AB7   ; 7        ; 52           ; 0            ; 4           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_addr_from_the_sdram[1]           ; W12   ; 7        ; 31           ; 0            ; 3           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_addr_from_the_sdram[2]           ; AC11  ; 7        ; 33           ; 0            ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_addr_from_the_sdram[3]           ; W10   ; 7        ; 33           ; 0            ; 3           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_addr_from_the_sdram[4]           ; AA11  ; 7        ; 33           ; 0            ; 2           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_addr_from_the_sdram[5]           ; AC10  ; 7        ; 33           ; 0            ; 5           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_addr_from_the_sdram[6]           ; AB11  ; 7        ; 33           ; 0            ; 4           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_addr_from_the_sdram[7]           ; AC8   ; 7        ; 41           ; 0            ; 5           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_addr_from_the_sdram[8]           ; AB10  ; 7        ; 41           ; 0            ; 4           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_addr_from_the_sdram[9]           ; V11   ; 7        ; 50           ; 0            ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_ba_from_the_sdram[0]             ; AG19  ; 8        ; 12           ; 0            ; 3           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_ba_from_the_sdram[1]             ; AF19  ; 8        ; 12           ; 0            ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_cas_n_from_the_sdram             ; AD18  ; 8        ; 17           ; 0            ; 3           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_cke_from_the_sdram               ; AE18  ; 8        ; 17           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_cs_n_from_the_sdram              ; AG18  ; 8        ; 17           ; 0            ; 4           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dqm_from_the_sdram[0]            ; AE14  ; 7        ; 29           ; 0            ; 2           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dqm_from_the_sdram[1]            ; Y13   ; 7        ; 29           ; 0            ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dqm_from_the_sdram[2]            ; AE7   ; 7        ; 48           ; 0            ; 3           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dqm_from_the_sdram[3]            ; AG10  ; 7        ; 41           ; 0            ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_ras_n_from_the_sdram             ; AH3   ; 7        ; 52           ; 0            ; 0           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_we_n_from_the_sdram              ; AH19  ; 8        ; 17           ; 0            ; 1           ; yes             ; no                     ; yes           ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+-------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name                                            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+-------------------------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; LCD_data_to_and_from_the_lcd_display[0]         ; H3    ; 5        ; 53           ; 29           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LCD_data_to_and_from_the_lcd_display[1]         ; L7    ; 5        ; 53           ; 29           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LCD_data_to_and_from_the_lcd_display[2]         ; L8    ; 5        ; 53           ; 29           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LCD_data_to_and_from_the_lcd_display[3]         ; H2    ; 5        ; 53           ; 28           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LCD_data_to_and_from_the_lcd_display[4]         ; H1    ; 5        ; 53           ; 28           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LCD_data_to_and_from_the_lcd_display[5]         ; L6    ; 5        ; 53           ; 28           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LCD_data_to_and_from_the_lcd_display[6]         ; L5    ; 5        ; 53           ; 28           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LCD_data_to_and_from_the_lcd_display[7]         ; J4    ; 5        ; 53           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; bidir_port_to_and_from_the_reconfig_request_pio ; U2    ; 6        ; 53           ; 11           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[0]                             ; H12   ; 4        ; 33           ; 31           ; 3           ; 0                     ; 11                 ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[10]                            ; A9    ; 4        ; 44           ; 31           ; 1           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[11]                            ; C9    ; 4        ; 44           ; 31           ; 4           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[12]                            ; E10   ; 4        ; 41           ; 31           ; 2           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[13]                            ; A10   ; 4        ; 41           ; 31           ; 3           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[14]                            ; C10   ; 4        ; 41           ; 31           ; 0           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[15]                            ; B10   ; 4        ; 36           ; 31           ; 4           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[16]                            ; A11   ; 4        ; 36           ; 31           ; 5           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[17]                            ; C11   ; 4        ; 36           ; 31           ; 2           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[18]                            ; D11   ; 4        ; 36           ; 31           ; 0           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[19]                            ; B11   ; 4        ; 36           ; 31           ; 1           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[1]                             ; F12   ; 4        ; 33           ; 31           ; 0           ; 0                     ; 11                 ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[20]                            ; D10   ; 4        ; 41           ; 31           ; 1           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[21]                            ; G10   ; 4        ; 41           ; 31           ; 4           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[22]                            ; F10   ; 4        ; 41           ; 31           ; 5           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[23]                            ; H11   ; 4        ; 33           ; 31           ; 4           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[24]                            ; G11   ; 4        ; 33           ; 31           ; 5           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[25]                            ; F8    ; 4        ; 31           ; 31           ; 0           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[26]                            ; J9    ; 4        ; 31           ; 31           ; 1           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[27]                            ; J13   ; 4        ; 29           ; 31           ; 2           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[28]                            ; L13   ; 4        ; 29           ; 31           ; 0           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[29]                            ; M11   ; 4        ; 50           ; 31           ; 1           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[2]                             ; J12   ; 4        ; 33           ; 31           ; 1           ; 0                     ; 11                 ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[30]                            ; L11   ; 4        ; 50           ; 31           ; 0           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[31]                            ; G7    ; 4        ; 52           ; 31           ; 4           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[3]                             ; M12   ; 4        ; 31           ; 31           ; 3           ; 0                     ; 11                 ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[4]                             ; H17   ; 3        ; 19           ; 31           ; 4           ; 0                     ; 11                 ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[5]                             ; K18   ; 3        ; 19           ; 31           ; 5           ; 0                     ; 11                 ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[6]                             ; H18   ; 3        ; 19           ; 31           ; 2           ; 0                     ; 11                 ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[7]                             ; G18   ; 3        ; 17           ; 31           ; 5           ; 0                     ; 11                 ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[8]                             ; B8    ; 4        ; 44           ; 31           ; 3           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ext_ram_bus_data[9]                             ; A8    ; 4        ; 44           ; 31           ; 0           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[0]                  ; AH4   ; 7        ; 52           ; 0            ; 5           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[10]                 ; AH6   ; 7        ; 48           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[11]                 ; AD6   ; 7        ; 48           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[12]                 ; AF7   ; 7        ; 48           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[13]                 ; AH7   ; 7        ; 46           ; 0            ; 4           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[14]                 ; AG7   ; 7        ; 46           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[15]                 ; AF6   ; 7        ; 46           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[16]                 ; AG8   ; 7        ; 46           ; 0            ; 5           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[17]                 ; AF8   ; 7        ; 46           ; 0            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[18]                 ; AD8   ; 7        ; 46           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[19]                 ; AH9   ; 7        ; 44           ; 0            ; 5           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[1]                  ; AE5   ; 7        ; 52           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[20]                 ; AH8   ; 7        ; 44           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[21]                 ; AE9   ; 7        ; 44           ; 0            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[22]                 ; AF9   ; 7        ; 44           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[23]                 ; AG9   ; 7        ; 44           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[24]                 ; AD10  ; 7        ; 41           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[25]                 ; AF10  ; 7        ; 41           ; 0            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[26]                 ; AH10  ; 7        ; 41           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[27]                 ; AE10  ; 7        ; 36           ; 0            ; 4           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[28]                 ; AF11  ; 7        ; 36           ; 0            ; 5           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[29]                 ; AE11  ; 7        ; 36           ; 0            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[2]                  ; AG3   ; 7        ; 52           ; 0            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[30]                 ; AH11  ; 7        ; 36           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[31]                 ; AG11  ; 7        ; 36           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[3]                  ; AG5   ; 7        ; 52           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[4]                  ; AG4   ; 7        ; 50           ; 0            ; 4           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[5]                  ; AF4   ; 7        ; 50           ; 0            ; 5           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[6]                  ; AH5   ; 7        ; 50           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[7]                  ; AF5   ; 7        ; 50           ; 0            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[8]                  ; AE6   ; 7        ; 48           ; 0            ; 4           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; zs_dq_to_and_from_the_sdram[9]                  ; AG6   ; 7        ; 48           ; 0            ; 5           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+-------------------------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 11 / 48 ( 23 % ) ; 3.3V          ; --           ;
; 2        ; 8 / 48 ( 17 % )  ; 3.3V          ; --           ;
; 3        ; 31 / 52 ( 60 % ) ; 3.3V          ; --           ;
; 4        ; 51 / 55 ( 93 % ) ; 3.3V          ; --           ;
; 5        ; 11 / 48 ( 23 % ) ; 3.3V          ; --           ;
; 6        ; 5 / 48 ( 10 % )  ; 3.3V          ; --           ;
; 7        ; 50 / 55 ( 91 % ) ; 3.3V          ; --           ;
; 8        ; 6 / 52 ( 12 % )  ; 3.3V          ; --           ;
; 9        ; 1 / 6 ( 17 % )   ; 3.3V          ; --           ;
; 10       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                            ;
+----------+------------+----------+-------------------------------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; A2       ;            ; 4        ; VCCIO4                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A3       ; 332        ; 4        ; ext_ram_bus_address[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A4       ; 331        ; 4        ; ext_ram_bus_address[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A5       ; 338        ; 4        ; ext_ram_bus_address[6]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A6       ; 344        ; 4        ; ext_ram_bus_address[10]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A7       ; 348        ; 4        ; ext_ram_bus_address[13]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A8       ; 359        ; 4        ; ext_ram_bus_data[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A9       ; 360        ; 4        ; ext_ram_bus_data[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A10      ; 364        ; 4        ; ext_ram_bus_data[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A11      ; 368        ; 4        ; ext_ram_bus_data[16]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A12      ;            ; 4        ; VCCIO4                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A13      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A14      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A15      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A16      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A17      ;            ; 3        ; VCCIO3                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A18      ; 416        ; 3        ; out_port_from_the_seven_seg_pio[14]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A19      ; 421        ; 3        ; out_port_from_the_seven_seg_pio[11]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A20      ; 430        ; 3        ; out_port_from_the_seven_seg_pio[4]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A21      ; 433        ; 3        ; out_port_from_the_seven_seg_pio[2]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A22      ; 438        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A23      ; 443        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A24      ; 450        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A25      ; 452        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A26      ; 457        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A27      ;            ; 3        ; VCCIO3                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AA1      ; 241        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA2      ; 240        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA3      ; 236        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA4      ; 237        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA5      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA6      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA7      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA8      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA9      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA10     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA11     ; 183        ; 7        ; zs_addr_from_the_sdram[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA12     ; 178        ; 7        ; ^VCCSEL                                         ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCG_PLL6                                       ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AA14     ; 163        ; 11       ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA15     ; 162        ; 11       ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA16     ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA17     ; 151        ; 8        ; GND+                                            ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AA18     ; 148        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA19     ; 146        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA20     ; 140        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA21     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA22     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA23     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA24     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA25     ; 92         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA26     ; 93         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA27     ; 89         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA28     ; 88         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB1      ; 233        ; 6        ; in_port_to_the_button_pio[3]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB2      ; 232        ; 6        ; in_port_to_the_button_pio[2]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB3      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB4      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB5      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB6      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB7      ; 229        ; 7        ; zs_addr_from_the_sdram[11]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB8      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB9      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB10     ; 198        ; 7        ; zs_addr_from_the_sdram[8]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB11     ; 185        ; 7        ; zs_addr_from_the_sdram[6]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB12     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB13     ; 172        ; 7        ; ^nCE                                            ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB14     ;            ;          ; GNDG_PLL6                                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB15     ; 157        ; 8        ; ^MSEL2                                          ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB                                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB17     ; 152        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB18     ; 126        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB19     ; 134        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB20     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB22     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB23     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB24     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB25     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB26     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB27     ; 97         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB28     ; 96         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC1      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC2      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC3      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC4      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC5      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC6      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC7      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC8      ; 197        ; 7        ; zs_addr_from_the_sdram[7]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC9      ; 190        ; 7        ; reset_n                                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC10     ; 184        ; 7        ; zs_addr_from_the_sdram[5]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC11     ; 181        ; 7        ; zs_addr_from_the_sdram[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 7        ; ^PORSEL                                         ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC13     ; 173        ; 7        ; ^nCEO                                           ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA                                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AC15     ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC16     ; 155        ; 8        ; ^MSEL0                                          ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC17     ; 153        ; 8        ; GND+                                            ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AC18     ; 154        ; 8        ; PLL_ENA                                         ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC19     ; 136        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC20     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC21     ; 135        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC22     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC23     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC24     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC25     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC26     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC27     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC28     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD1      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD2      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD3      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD4      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD5      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD6      ; 212        ; 7        ; zs_dq_to_and_from_the_sdram[11]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD7      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD8      ; 205        ; 7        ; zs_dq_to_and_from_the_sdram[18]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD9      ; 217        ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD10     ; 196        ; 7        ; zs_dq_to_and_from_the_sdram[24]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD11     ; 186        ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD12     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD13     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD14     ; 170        ; 7        ; GND+                                            ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AD15     ; 167        ; 11       ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD16     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD17     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD18     ; 139        ; 8        ; zs_cas_n_from_the_sdram                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD19     ; 131        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD20     ; 149        ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD21     ; 120        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD22     ; 112        ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD23     ; 109        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD24     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD25     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD26     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD27     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD28     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE1      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE2      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE3      ; 242        ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE4      ; 175        ; 7        ; zs_addr_from_the_sdram[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE5      ; 227        ; 7        ; zs_dq_to_and_from_the_sdram[1]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE6      ; 216        ; 7        ; zs_dq_to_and_from_the_sdram[8]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE7      ; 213        ; 7        ; zs_dqm_from_the_sdram[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE8      ; 204        ; 7        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE9      ; 201        ; 7        ; zs_dq_to_and_from_the_sdram[21]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE10     ; 192        ; 7        ; zs_dq_to_and_from_the_sdram[27]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE11     ; 189        ; 7        ; zs_dq_to_and_from_the_sdram[29]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE12     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE13     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE14     ; 171        ; 7        ; zs_dqm_from_the_sdram[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE15     ; 166        ; 11       ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE16     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE17     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE18     ; 141        ; 8        ; zs_cke_from_the_sdram                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE19     ; 130        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE20     ; 124        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE21     ; 121        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE22     ; 114        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE23     ; 115        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE24     ; 108        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE25     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE26     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE27     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE28     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF1      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF2      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF4      ; 222        ; 7        ; zs_dq_to_and_from_the_sdram[5]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF5      ; 220        ; 7        ; zs_dq_to_and_from_the_sdram[7]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF6      ; 206        ; 7        ; zs_dq_to_and_from_the_sdram[15]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF7      ; 211        ; 7        ; zs_dq_to_and_from_the_sdram[12]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF8      ; 207        ; 7        ; zs_dq_to_and_from_the_sdram[17]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF9      ; 200        ; 7        ; zs_dq_to_and_from_the_sdram[22]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF10     ; 195        ; 7        ; zs_dq_to_and_from_the_sdram[25]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF11     ; 191        ; 7        ; zs_dq_to_and_from_the_sdram[28]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF12     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF13     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF14     ;            ;          ; GNDA_PLL6                                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF15     ; 161        ; 12       ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF16     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF17     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF18     ; 138        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF19     ; 132        ; 8        ; zs_ba_from_the_sdram[1]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF20     ; 119        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF21     ; 123        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF22     ; 116        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF23     ; 111        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF24     ; 105        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF25     ; 104        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF26     ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF27     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF28     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG1      ;            ; 6        ; VCCIO6                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG3      ; 226        ; 7        ; zs_dq_to_and_from_the_sdram[2]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG4      ; 223        ; 7        ; zs_dq_to_and_from_the_sdram[4]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG5      ; 224        ; 7        ; zs_dq_to_and_from_the_sdram[3]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG6      ; 215        ; 7        ; zs_dq_to_and_from_the_sdram[9]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG7      ; 208        ; 7        ; zs_dq_to_and_from_the_sdram[14]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG8      ; 209        ; 7        ; zs_dq_to_and_from_the_sdram[16]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG9      ; 199        ; 7        ; zs_dq_to_and_from_the_sdram[23]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG10     ; 193        ; 7        ; zs_dqm_from_the_sdram[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG11     ; 187        ; 7        ; zs_dq_to_and_from_the_sdram[31]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG12     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG13     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG14     ;            ;          ; VCCA_PLL6                                       ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AG15     ; 160        ; 12       ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG16     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG17     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG18     ; 142        ; 8        ; zs_cs_n_from_the_sdram                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG19     ; 133        ; 8        ; zs_ba_from_the_sdram[0]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG20     ; 125        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG21     ; 122        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG22     ; 118        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG23     ; 107        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG24     ; 106        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG25     ; 102        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG26     ; 100        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG27     ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VCCIO1                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH2      ;            ; 7        ; VCCIO7                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH3      ; 225        ; 7        ; zs_ras_n_from_the_sdram                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH4      ; 228        ; 7        ; zs_dq_to_and_from_the_sdram[0]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH5      ; 221        ; 7        ; zs_dq_to_and_from_the_sdram[6]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH6      ; 214        ; 7        ; zs_dq_to_and_from_the_sdram[10]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH7      ; 210        ; 7        ; zs_dq_to_and_from_the_sdram[13]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH8      ; 202        ; 7        ; zs_dq_to_and_from_the_sdram[20]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH9      ; 203        ; 7        ; zs_dq_to_and_from_the_sdram[19]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH10     ; 194        ; 7        ; zs_dq_to_and_from_the_sdram[26]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH11     ; 188        ; 7        ; zs_dq_to_and_from_the_sdram[30]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH13     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH14     ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH15     ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH16     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH17     ;            ; 8        ; VCCIO8                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH18     ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH19     ; 137        ; 8        ; zs_we_n_from_the_sdram                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH20     ; 129        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH21     ; 127        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH22     ; 117        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH23     ; 113        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH24     ; 110        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH25     ; 103        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH26     ; 101        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH27     ;            ; 8        ; VCCIO8                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B3       ; 333        ; 4        ; ext_ram_bus_address[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B4       ; 336        ; 4        ; ext_ram_bus_address[4]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B5       ; 335        ; 4        ; ext_ram_bus_address[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B6       ; 346        ; 4        ; ext_ram_bus_address[17]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B7       ; 345        ; 4        ; ext_ram_bus_address[11]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B8       ; 358        ; 4        ; ext_ram_bus_data[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B9       ; 357        ; 4        ; ext_ram_bus_address[22]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B10      ; 367        ; 4        ; ext_ram_bus_data[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B11      ; 372        ; 4        ; ext_ram_bus_data[19]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B12      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B13      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B14      ;            ;          ; TEMPDIODEp                                      ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B15      ; 399        ; 10       ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B16      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B17      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B18      ; 420        ; 3        ; out_port_from_the_seven_seg_pio[6]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B19      ; 425        ; 3        ; out_port_from_the_seven_seg_pio[10]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B20      ; 429        ; 3        ; out_port_from_the_seven_seg_pio[5]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B21      ; 434        ; 3        ; out_port_from_the_seven_seg_pio[1]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B22      ; 436        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B23      ; 446        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B24      ; 455        ; 3        ; select_n_to_the_ext_ram                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B25      ; 456        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B26      ; 458        ; 3        ; read_n_to_the_ext_ram                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B27      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B28      ;            ; 2        ; VCCIO2                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; C1       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C2       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C4       ; 337        ; 4        ; ext_ram_bus_address[5]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C5       ; 339        ; 4        ; ext_ram_bus_address[7]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C6       ; 351        ; 4        ; ext_ram_bus_address[15]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C7       ; 353        ; 4        ; ext_ram_bus_address[16]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C8       ; 352        ; 4        ; ext_ram_bus_address[19]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C9       ; 355        ; 4        ; ext_ram_bus_data[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C10      ; 365        ; 4        ; ext_ram_bus_data[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C11      ; 369        ; 4        ; ext_ram_bus_data[17]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C12      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C13      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C14      ;            ;          ; TEMPDIODEn                                      ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C15      ; 398        ; 10       ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C16      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C17      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C18      ; 417        ; 3        ; out_port_from_the_seven_seg_pio[13]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C19      ; 426        ; 3        ; out_port_from_the_seven_seg_pio[9]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C20      ; 431        ; 3        ; out_port_from_the_seven_seg_pio[3]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C21      ; 435        ; 3        ; out_port_from_the_seven_seg_pio[0]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C22      ; 440        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C23      ; 444        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C24      ; 453        ; 3        ; write_n_to_the_ext_ram                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C25      ; 451        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C26      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C27      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C28      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D5       ; 334        ; 4        ; ext_ram_bus_address[8]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D6       ; 347        ; 4        ; ext_ram_bus_address[12]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D7       ; 349        ; 4        ; ext_ram_bus_address[14]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D8       ; 350        ; 4        ; ext_ram_bus_address[18]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D9       ; 356        ; 4        ; ext_ram_bus_address[21]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D10      ; 366        ; 4        ; ext_ram_bus_data[20]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D11      ; 371        ; 4        ; ext_ram_bus_data[18]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D12      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D13      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D14      ;            ;          ; VCCG_PLL5                                       ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; D15      ; 393        ; 9        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D16      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D17      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D18      ; 419        ; 3        ; out_port_from_the_seven_seg_pio[12]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D19      ; 428        ; 3        ; out_port_from_the_seven_seg_pio[15]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D20      ; 432        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D21      ; 437        ; 3        ; out_port_from_the_seven_seg_pio[7]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D22      ; 442        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D23      ; 441        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D24      ; 454        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D25      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D26      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D27      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D28      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E1       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E5       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E6       ; 343        ; 4        ; ext_ram_bus_address[9]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E7       ; 342        ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E8       ; 354        ; 4        ; ext_ram_bus_address[20]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E9       ; 373        ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E10      ; 363        ; 4        ; ext_ram_bus_data[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E11      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E12      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E13      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E14      ;            ;          ; GNDG_PLL5                                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E15      ; 392        ; 9        ; pll_e0_out                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E16      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E17      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E18      ; 410        ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E19      ; 427        ; 3        ; out_port_from_the_seven_seg_pio[8]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E20      ; 447        ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E21      ; 439        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E22      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E23      ; 445        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E24      ; 12         ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E25      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E26      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E27      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E28      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F1       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F3       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F4       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F5       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F6       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F7       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F8       ; 384        ; 4        ; ext_ram_bus_data[25]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F9       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F10      ; 362        ; 4        ; ext_ram_bus_data[22]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F11      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F12      ; 378        ; 4        ; ext_ram_bus_data[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F13      ; 380        ; 4        ; altera_reserved_tms                             ; input  ; 3.3-V LVTTL  ;         ; --         ; Off         ; N               ; no       ; Off          ;
; F14      ;            ;          ; VCCA_PLL5                                       ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA                                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; F16      ; 404        ; 3        ; ^DCLK                                           ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F17      ; 459        ; 3        ; be_n_to_the_ext_ram[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F18      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F19      ; 423        ; 3        ; read_n_to_the_ext_flash                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F20      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F21      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F23      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F24      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F25      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F26      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F27      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F28      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G1       ; 328        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G2       ; 329        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G3       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G5       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G6       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G7       ; 330        ; 4        ; ext_ram_bus_data[31]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G8       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G9       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G10      ; 361        ; 4        ; ext_ram_bus_data[21]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G11      ; 375        ; 4        ; ext_ram_bus_data[24]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G12      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G13      ; 386        ; 4        ; altera_reserved_tdi                             ; input  ; 3.3-V LVTTL  ;         ; --         ; Off         ; N               ; no       ; Off          ;
; G14      ;            ;          ; GNDA_PLL5                                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB                                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; G17      ; 405        ; 3        ; ^CONF_DONE                                      ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G18      ; 418        ; 3        ; ext_ram_bus_data[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G19      ; 424        ; 3        ; write_n_to_the_ext_flash                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G20      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G23      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G24      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G25      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G26      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G27      ; 0          ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G28      ; 1          ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H1       ; 320        ; 5        ; LCD_data_to_and_from_the_lcd_display[4]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H2       ; 321        ; 5        ; LCD_data_to_and_from_the_lcd_display[3]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H3       ; 324        ; 5        ; LCD_data_to_and_from_the_lcd_display[0]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H4       ; 325        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H5       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H7       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H8       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H9       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H10      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H11      ; 374        ; 4        ; ext_ram_bus_data[23]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; H12      ; 377        ; 4        ; ext_ram_bus_data[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; H13      ; 387        ; 4        ; altera_reserved_tdo                             ; output ; 3.3-V LVTTL  ;         ; --         ; Off         ; N               ; no       ; Off          ;
; H14      ; 396        ; 9        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H15      ; 397        ; 9        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H16      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H17      ; 411        ; 3        ; ext_ram_bus_data[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; H18      ; 413        ; 3        ; ext_ram_bus_data[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; H19      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H23      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H24      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H25      ; 5          ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H26      ; 4          ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H27      ; 8          ; 2        ; out_port_from_the_led_pio[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H28      ; 9          ; 2        ; out_port_from_the_led_pio[1]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J1       ; 311        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J2       ; 312        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J3       ; 315        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J4       ; 316        ; 5        ; LCD_data_to_and_from_the_lcd_display[7]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J7       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J9       ; 385        ; 4        ; ext_ram_bus_data[26]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; J10      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J11      ; 370        ; 4        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J12      ; 379        ; 4        ; ext_ram_bus_data[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; J13      ; 388        ; 4        ; ext_ram_bus_data[27]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; J14      ;            ; 4        ; VCCIO4                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J16      ; 401        ; 10       ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J17      ; 407        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J18      ; 414        ; 3        ; be_n_to_the_ext_ram[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; J19      ; 422        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J20      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J23      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J24      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J25      ; 13         ; 2        ; out_port_from_the_led_pio[4]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J26      ; 14         ; 2        ; out_port_from_the_led_pio[5]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J27      ; 17         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J28      ; 18         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K1       ; 303        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K2       ; 304        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K3       ; 308        ; 5        ; LCD_E_from_the_lcd_display                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K4       ; 307        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K5       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K6       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K7       ; 326        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K8       ; 327        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K9       ; 317        ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K10      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K11      ; 376        ; 4        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K12      ; 382        ; 4        ; altera_reserved_tck                             ; input  ; 3.3-V LVTTL  ;         ; --         ; Off         ; N               ; no       ; Off          ;
; K13      ; 389        ; 4        ; GND+                                            ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; K14      ; 394        ; 9        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K15      ; 395        ; 9        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K16      ; 400        ; 10       ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K17      ; 406        ; 3        ; clk                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K18      ; 412        ; 3        ; ext_ram_bus_data[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K19      ; 415        ; 3        ; select_n_to_the_ext_flash                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K20      ; 37         ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K21      ; 2          ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K22      ; 3          ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K23      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K24      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K25      ; 22         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K26      ; 21         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K27      ; 25         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K28      ; 26         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L1       ; 295        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L2       ; 296        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L3       ; 299        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L4       ; 300        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L5       ; 318        ; 5        ; LCD_data_to_and_from_the_lcd_display[6]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L6       ; 319        ; 5        ; LCD_data_to_and_from_the_lcd_display[5]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L7       ; 323        ; 5        ; LCD_data_to_and_from_the_lcd_display[1]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L8       ; 322        ; 5        ; LCD_data_to_and_from_the_lcd_display[2]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L9       ; 314        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L10      ; 313        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L11      ; 340        ; 4        ; ext_ram_bus_data[30]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; L12      ; 381        ; 4        ; altera_reserved_ntrst                           ; input  ; 3.3-V LVTTL  ;         ; --         ; Off         ; N               ; no       ; Off          ;
; L13      ; 390        ; 4        ; ext_ram_bus_data[28]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; L14      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L16      ; 403        ; 3        ; ^nCONFIG                                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L17      ; 409        ; 3        ; be_n_to_the_ext_ram[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; L18      ; 448        ; 3        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L19      ; 16         ; 2        ; out_port_from_the_led_pio[7]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L20      ; 15         ; 2        ; out_port_from_the_led_pio[6]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L21      ; 7          ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L22      ; 6          ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L23      ; 10         ; 2        ; out_port_from_the_led_pio[2]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L24      ; 11         ; 2        ; out_port_from_the_led_pio[3]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L25      ; 29         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L26      ; 30         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L27      ; 33         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L28      ; 34         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M1       ;            ; 5        ; VCCIO5                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; M2       ; 286        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M3       ; 290        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M4       ; 291        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M5       ; 306        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M6       ; 305        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M7       ; 310        ; 5        ; LCD_RS_from_the_lcd_display                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M8       ; 309        ; 5        ; LCD_RW_from_the_lcd_display                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M9       ; 302        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M10      ; 301        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M11      ; 341        ; 4        ; ext_ram_bus_data[29]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; M12      ; 383        ; 4        ; ext_ram_bus_data[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; M13      ; 391        ; 4        ; GND+                                            ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M16      ; 402        ; 3        ; ^nSTATUS                                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M17      ; 408        ; 3        ; GND+                                            ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M18      ; 449        ; 3        ; be_n_to_the_ext_ram[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; M19      ; 28         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M20      ; 27         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M21      ; 20         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M22      ; 19         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M23      ; 24         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M24      ; 23         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M25      ; 38         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M26      ; 39         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M27      ; 42         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; N1       ; 287        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N2       ; 283        ; 5        ; GND+                                            ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N3       ; 298        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N4       ; 297        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N5       ; 288        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N6       ; 289        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N7       ; 293        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N8       ; 294        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N9       ; 285        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N10      ; 284        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N19      ; 45         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N20      ; 44         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N21      ; 41         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N22      ; 40         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N23      ; 36         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N24      ; 35         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N25      ; 32         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N26      ; 31         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N27      ; 46         ; 2        ; GND+                                            ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N28      ; 43         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P2       ; 282        ; 5        ; GND+                                            ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P3       ; 281        ; 5        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P4       ; 280        ; 5        ; GND+                                            ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA_PLL4                                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCA_PLL4                                       ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P7       ;            ;          ; GNDG_PLL4                                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCG_PLL4                                       ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P9       ;            ; 5        ; VCCIO5                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P10      ; 292        ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P11      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P19      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P20      ;            ; 2        ; VCCIO2                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P21      ;            ;          ; VCCG_PLL1                                       ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P22      ;            ;          ; GNDG_PLL1                                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P23      ;            ;          ; VCCA_PLL1                                       ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P24      ;            ;          ; GNDA_PLL1                                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P25      ; 49         ; 2        ; GND+                                            ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P26      ; 48         ; 2        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P27      ; 47         ; 2        ; GND+                                            ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R2       ; 279        ; 6        ; GND+                                            ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R3       ; 276        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R4       ; 277        ; 6        ; GND+                                            ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R5       ;            ;          ; GNDA_PLL3                                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCA_PLL3                                       ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R7       ;            ;          ; GNDG_PLL3                                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCG_PLL3                                       ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R9       ;            ; 6        ; VCCIO6                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R10      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R19      ; 62         ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VCCIO1                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R21      ;            ;          ; VCCG_PLL2                                       ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R22      ;            ;          ; GNDG_PLL2                                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R23      ;            ;          ; VCCA_PLL2                                       ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R24      ;            ;          ; GNDA_PLL2                                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R25      ; 52         ; 1        ; GND+                                            ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R26      ; 53         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R27      ; 50         ; 1        ; GND+                                            ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R28      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T1       ; 275        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T2       ; 278        ; 6        ; GND+                                            ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T3       ; 273        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T4       ; 272        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T5       ; 260        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T6       ; 259        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T7       ; 268        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T8       ; 269        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T9       ; 264        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T10      ; 263        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T11      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T19      ; 60         ; 1        ; byteenablen_to_the_lan91c111[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T20      ; 61         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T21      ; 56         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T22      ; 57         ; 1        ; byteenablen_to_the_lan91c111[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T23      ; 65         ; 1        ; ior_n_to_the_lan91c111                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T24      ; 66         ; 1        ; iow_n_to_the_lan91c111                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T25      ; 70         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T26      ; 69         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T27      ; 51         ; 1        ; GND+                                            ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T28      ; 54         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U1       ;            ; 6        ; VCCIO6                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; U2       ; 274        ; 6        ; bidir_port_to_and_from_the_reconfig_request_pio ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U3       ; 271        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U4       ; 270        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U5       ; 252        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U6       ; 251        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U7       ; 247        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U8       ; 248        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U9       ; 255        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U10      ; 256        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U19      ; 73         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U20      ; 74         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U21      ; 81         ; 1        ; txd_from_the_uart1                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U22      ; 82         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U23      ; 78         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U24      ; 77         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U25      ; 59         ; 1        ; byteenablen_to_the_lan91c111[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U26      ; 58         ; 1        ; byteenablen_to_the_lan91c111[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U27      ; 55         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U28      ;            ; 1        ; VCCIO1                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; V1       ; 265        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V2       ; 266        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V3       ; 262        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V4       ; 261        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V5       ; 239        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V6       ; 238        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V7       ; 235        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V8       ; 234        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V9       ; 243        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V10      ; 244        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V11      ; 218        ; 7        ; zs_addr_from_the_sdram[9]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; V12      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                          ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V18      ; 128        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V19      ; 85         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V20      ; 86         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V21      ; 95         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V22      ; 94         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V23      ; 91         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V24      ; 90         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V25      ; 68         ; 1        ; ENET_ADS_N                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V26      ; 67         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V27      ; 63         ; 1        ; irq_from_the_lan91c111                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V28      ; 64         ; 1        ; ENET_AEN                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W1       ; 258        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W2       ; 257        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W3       ; 254        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W4       ; 253        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W5       ; 230        ; 6        ; in_port_to_the_button_pio[0]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W6       ; 231        ; 6        ; in_port_to_the_button_pio[1]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W7       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W8       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W9       ; 267        ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W10      ; 182        ; 7        ; zs_addr_from_the_sdram[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; W11      ; 180        ; 7        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W12      ; 176        ; 7        ; zs_addr_from_the_sdram[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; W13      ; 168        ; 7        ; GND+                                            ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; W14      ; 165        ; 11       ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W15      ; 164        ; 11       ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W16      ; 159        ; 12       ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W17      ; 156        ; 8        ; ^MSEL1                                          ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W18      ; 145        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W19      ; 144        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W20      ; 87         ;          ; GND                                             ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W21      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W23      ; 98         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W24      ; 99         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W25      ; 76         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W26      ; 75         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W27      ; 72         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W28      ; 71         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y1       ; 250        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y2       ; 249        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y3       ; 246        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y4       ; 245        ; 6        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y5       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y8       ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y9       ; 174        ; 7        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y10      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y11      ; 219        ; 7        ; zs_addr_from_the_sdram[10]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y12      ; 177        ; 7        ; ^nIO_PULLUP                                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y13      ; 169        ; 7        ; zs_dqm_from_the_sdram[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y14      ;            ; 7        ; VCCIO7                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y15      ;            ; 8        ; VCCIO8                                          ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y16      ; 158        ; 12       ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y17      ; 150        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y18      ; 147        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y19      ; 143        ; 8        ; RESERVED_INPUT                                  ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y20      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y21      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y23      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y24      ;            ;          ; NC                                              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y25      ; 84         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y26      ; 83         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y27      ; 80         ; 1        ; RESERVED_INPUT                                  ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y28      ; 79         ; 1        ; rxd_to_the_uart1                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------+
; PLL Summary                                                                               ;
+-------------------------------+-----------------------------------------------------------+
; Name                          ; pll:the_pll|altpllpll:the_pll|altpll:altpll_component|pll ;
+-------------------------------+-----------------------------------------------------------+
; SDC pin name                  ; the_pll|the_pll|altpll_component|pll                      ;
; PLL type                      ; Enhanced                                                  ;
; Scan chain                    ; None                                                      ;
; PLL mode                      ; Normal                                                    ;
; Feedback source               ; --                                                        ;
; Compensate clock              ; clock0                                                    ;
; Compensated input/output pins ; --                                                        ;
; Switchover on loss of clock   ; --                                                        ;
; Switchover counter            ; --                                                        ;
; Primary clock                 ; inclk0                                                    ;
; Input frequency 0             ; 50.0 MHz                                                  ;
; Input frequency 1             ; --                                                        ;
; Nominal PFD frequency         ; 50.0 MHz                                                  ;
; Nominal VCO frequency         ; 500.0 MHz                                                 ;
; Freq min lock                 ; 29.99 MHz                                                 ;
; Freq max lock                 ; 80.0 MHz                                                  ;
; Clock Offset                  ; 0 ps                                                      ;
; M VCO Tap                     ; 6                                                         ;
; M Initial                     ; 2                                                         ;
; M value                       ; 10                                                        ;
; N value                       ; 1                                                         ;
; M counter delay               ; 0 ps                                                      ;
; N counter delay               ; 0 ps                                                      ;
; M2 value                      ; --                                                        ;
; N2 value                      ; --                                                        ;
; SS counter                    ; --                                                        ;
; Downspread                    ; --                                                        ;
; Spread frequency              ; --                                                        ;
; Charge pump current           ; 50 uA                                                     ;
; Loop filter resistance        ; 1.021000 KOhm                                             ;
; Loop filter capacitance       ; 10 pF                                                     ;
; Freq zero                     ; 0.240 MHz                                                 ;
; Bandwidth                     ; 1 MHz                                                     ;
; Freq pole                     ; 15.844 MHz                                                ;
; enable0 counter               ; --                                                        ;
; enable1 counter               ; --                                                        ;
; Real time reconfigurable      ; Off                                                       ;
; Scan chain MIF file           ; --                                                        ;
; Preserve PLL counter order    ; Off                                                       ;
; PLL location                  ; PLL_5                                                     ;
; Inclk0 signal                 ; clk                                                       ;
; Inclk1 signal                 ; --                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                             ;
; Inclk1 signal type            ; --                                                        ;
+-------------------------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------+-----------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------------------+
; Name                                                           ; Output Clock    ; Mult ; Div ; Output Frequency ; Phase Shift    ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+----------------------------------------------------------------+-----------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------------------+
; pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0    ; clock0          ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 10            ; 5/5 Even   ; 2       ; 6       ; the_pll|the_pll|altpll_component|pll|clk[0]    ;
; pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_extclk0 ; External clock0 ; 1    ; 1   ; 50.0 MHz         ; -63 (-3499 ps) ; 0 ps  ; 50/50      ; E0      ; 0 ps          ; 10            ; 5/5 Even   ; 1       ; 0       ; the_pll|the_pll|altpll_component|pll|extclk[0] ;
+----------------------------------------------------------------+-----------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS                     ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 20 pF ; (See 1.5-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class I  ; 20 pF ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                        ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                                                                          ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |NiosII_stratix_1s10_standard                                                                                                     ; 3897 (4)    ; 2062         ; 571136      ; 2     ; 13   ; 1      ; 8            ; 0       ; 0         ; 1         ; 174  ; 2            ; 1835 (4)     ; 269 (0)           ; 1793 (0)         ; 346 (0)         ; 438 (0)    ; |NiosII_stratix_1s10_standard                                                                                                                                                                                                                                ; work         ;
;    |NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0|                                                ; 104 (71)    ; 93           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (1)       ; 44 (38)           ; 49 (32)          ; 0 (0)           ; 6 (0)      ; |NiosII_stratix_1s10_standard|NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0                                                                                                                                                  ; work         ;
;       |NiosII_stratix_1s10_standard_clock_0_edge_to_pulse:read_done_edge_to_pulse|                                                ; 1 (1)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |NiosII_stratix_1s10_standard|NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0|NiosII_stratix_1s10_standard_clock_0_edge_to_pulse:read_done_edge_to_pulse                                                                       ; work         ;
;       |NiosII_stratix_1s10_standard_clock_0_edge_to_pulse:read_request_edge_to_pulse|                                             ; 1 (1)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |NiosII_stratix_1s10_standard|NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0|NiosII_stratix_1s10_standard_clock_0_edge_to_pulse:read_request_edge_to_pulse                                                                    ; work         ;
;       |NiosII_stratix_1s10_standard_clock_0_edge_to_pulse:write_done_edge_to_pulse|                                               ; 1 (1)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |NiosII_stratix_1s10_standard|NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0|NiosII_stratix_1s10_standard_clock_0_edge_to_pulse:write_done_edge_to_pulse                                                                      ; work         ;
;       |NiosII_stratix_1s10_standard_clock_0_edge_to_pulse:write_request_edge_to_pulse|                                            ; 1 (1)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |NiosII_stratix_1s10_standard|NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0|NiosII_stratix_1s10_standard_clock_0_edge_to_pulse:write_request_edge_to_pulse                                                                   ; work         ;
;       |NiosII_stratix_1s10_standard_clock_0_master_FSM:master_FSM|                                                                ; 11 (11)     ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0|NiosII_stratix_1s10_standard_clock_0_master_FSM:master_FSM                                                                                       ; work         ;
;       |NiosII_stratix_1s10_standard_clock_0_slave_FSM:slave_FSM|                                                                  ; 10 (10)     ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 2 (2)      ; |NiosII_stratix_1s10_standard|NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0|NiosII_stratix_1s10_standard_clock_0_slave_FSM:slave_FSM                                                                                         ; work         ;
;       |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                      ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                             ; work         ;
;       |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                      ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                             ; work         ;
;       |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                      ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                             ; work         ;
;       |altera_std_synchronizer:the_altera_std_synchronizer|                                                                       ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0|altera_std_synchronizer:the_altera_std_synchronizer                                                                                              ; work         ;
;    |NiosII_stratix_1s10_standard_clock_0_in_arbitrator:the_NiosII_stratix_1s10_standard_clock_0_in|                               ; 8 (8)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|NiosII_stratix_1s10_standard_clock_0_in_arbitrator:the_NiosII_stratix_1s10_standard_clock_0_in                                                                                                                                 ; work         ;
;    |NiosII_stratix_1s10_standard_reset_clk_domain_synch_module:NiosII_stratix_1s10_standard_reset_clk_domain_synch|               ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|NiosII_stratix_1s10_standard_reset_clk_domain_synch_module:NiosII_stratix_1s10_standard_reset_clk_domain_synch                                                                                                                 ; work         ;
;    |NiosII_stratix_1s10_standard_reset_pll_c0_out_domain_synch_module:NiosII_stratix_1s10_standard_reset_pll_c0_out_domain_synch| ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|NiosII_stratix_1s10_standard_reset_pll_c0_out_domain_synch_module:NiosII_stratix_1s10_standard_reset_pll_c0_out_domain_synch                                                                                                   ; work         ;
;    |button_pio:the_button_pio|                                                                                                    ; 23 (23)     ; 20           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 12 (12)          ; 0 (0)           ; 3 (3)      ; |NiosII_stratix_1s10_standard|button_pio:the_button_pio                                                                                                                                                                                                      ; work         ;
;    |button_pio_s1_arbitrator:the_button_pio_s1|                                                                                   ; 4 (4)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|button_pio_s1_arbitrator:the_button_pio_s1                                                                                                                                                                                     ; work         ;
;    |cpu:the_cpu|                                                                                                                  ; 1587 (1277) ; 891          ; 45824       ; 0     ; 13   ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 696 (571)    ; 90 (45)           ; 801 (661)        ; 158 (116)       ; 89 (81)    ; |NiosII_stratix_1s10_standard|cpu:the_cpu                                                                                                                                                                                                                    ; work         ;
;       |cpu_ic_data_module:cpu_ic_data|                                                                                            ; 0 (0)       ; 0            ; 32768       ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                     ; work         ;
;          |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0            ; 32768       ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                           ; work         ;
;             |altsyncram_nnb1:auto_generated|                                                                                      ; 0 (0)       ; 0            ; 32768       ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_nnb1:auto_generated                                                                                                                            ; work         ;
;       |cpu_ic_tag_module:cpu_ic_tag|                                                                                              ; 0 (0)       ; 0            ; 2816        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                       ; work         ;
;          |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0            ; 2816        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                             ; work         ;
;             |altsyncram_bqf1:auto_generated|                                                                                      ; 0 (0)       ; 0            ; 2816        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bqf1:auto_generated                                                                                                                              ; work         ;
;       |cpu_mult_cell:the_cpu_mult_cell|                                                                                           ; 2 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                    ; work         ;
;          |altmult_add:the_altmult_add|                                                                                            ; 2 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add                                                                                                                                                        ; work         ;
;             |mult_add_1f72:auto_generated|                                                                                        ; 2 (2)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add|mult_add_1f72:auto_generated                                                                                                                           ; work         ;
;       |cpu_nios2_oci:the_cpu_nios2_oci|                                                                                           ; 275 (29)    ; 185          ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 90 (29)      ; 45 (0)            ; 140 (0)          ; 9 (0)           ; 8 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                    ; work         ;
;          |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                                                        ; 142 (0)     ; 95           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (0)       ; 45 (0)            ; 50 (0)           ; 0 (0)           ; 4 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                    ; work         ;
;             |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                                                       ; 52 (48)     ; 49           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 41 (39)           ; 8 (6)            ; 0 (0)           ; 2 (2)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                      ; work         ;
;                |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ; work         ;
;                |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;             |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                                             ; 88 (84)     ; 46           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)      ; 4 (2)             ; 42 (40)          ; 0 (0)           ; 2 (2)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                            ; work         ;
;                |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                              ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ; work         ;
;             |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                                                    ; 2 (2)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                   ; work         ;
;          |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                                          ; 13 (13)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                      ; work         ;
;          |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                        ; work         ;
;          |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                                            ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 2 (2)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                        ; work         ;
;          |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                                                  ; 52 (52)     ; 44           ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 44 (44)          ; 9 (9)           ; 2 (2)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                              ; work         ;
;             |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                                          ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                   ; work         ;
;                |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ; work         ;
;                   |altsyncram_8q62:auto_generated|                                                                                ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_8q62:auto_generated          ; work         ;
;       |cpu_register_bank_a_module:cpu_register_bank_a|                                                                            ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                     ; work         ;
;          |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                           ; work         ;
;             |altsyncram_egf1:auto_generated|                                                                                      ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_egf1:auto_generated                                                                                                            ; work         ;
;       |cpu_register_bank_b_module:cpu_register_bank_b|                                                                            ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                     ; work         ;
;          |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                           ; work         ;
;             |altsyncram_fgf1:auto_generated|                                                                                      ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fgf1:auto_generated                                                                                                            ; work         ;
;       |cpu_test_bench:the_cpu_test_bench|                                                                                         ; 33 (33)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; 33 (33)         ; 0 (0)      ; |NiosII_stratix_1s10_standard|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                  ; work         ;
;    |cpu_data_master_arbitrator:the_cpu_data_master|                                                                               ; 287 (287)   ; 60           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 227 (227)    ; 0 (0)             ; 60 (60)          ; 0 (0)           ; 53 (53)    ; |NiosII_stratix_1s10_standard|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                 ; work         ;
;    |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                                                 ; 128 (128)   ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 97 (97)      ; 0 (0)             ; 31 (31)          ; 0 (0)           ; 30 (30)    ; |NiosII_stratix_1s10_standard|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                   ; work         ;
;    |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                                                   ; 42 (42)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 8 (8)      ; |NiosII_stratix_1s10_standard|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                     ; work         ;
;    |ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|                                                             ; 204 (204)   ; 48           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 156 (156)    ; 2 (2)             ; 46 (46)          ; 12 (12)         ; 23 (23)    ; |NiosII_stratix_1s10_standard|ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave                                                                                                                                                               ; work         ;
;    |high_res_timer:the_high_res_timer|                                                                                            ; 140 (140)   ; 120          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 22 (22)           ; 98 (98)          ; 32 (32)         ; 33 (33)    ; |NiosII_stratix_1s10_standard|high_res_timer:the_high_res_timer                                                                                                                                                                                              ; work         ;
;    |high_res_timer_s1_arbitrator:the_high_res_timer_s1|                                                                           ; 1 (1)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|high_res_timer_s1_arbitrator:the_high_res_timer_s1                                                                                                                                                                             ; work         ;
;    |jtag_uart:the_jtag_uart|                                                                                                      ; 157 (36)    ; 107          ; 1024        ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (23)      ; 18 (0)            ; 89 (13)          ; 51 (15)         ; 8 (1)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart                                                                                                                                                                                                        ; work         ;
;       |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                                             ; 70 (70)     ; 54           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 18 (18)           ; 36 (36)          ; 0 (0)           ; 7 (7)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                          ; work         ;
;       |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                                                 ; 26 (0)      ; 20           ; 512         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 18 (0)          ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                              ; work         ;
;          |scfifo:rfifo|                                                                                                           ; 26 (0)      ; 20           ; 512         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 18 (0)          ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                 ; work         ;
;             |scfifo_cg21:auto_generated|                                                                                          ; 26 (0)      ; 20           ; 512         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 18 (0)          ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cg21:auto_generated                                                                                                                      ; work         ;
;                |a_dpfifo_jm21:dpfifo|                                                                                             ; 26 (0)      ; 20           ; 512         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 18 (0)          ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo                                                                                                 ; work         ;
;                   |a_fefifo_7cf:fifo_state|                                                                                       ; 14 (8)      ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; 6 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|a_fefifo_7cf:fifo_state                                                                         ; work         ;
;                      |cntr_bd7:count_usedw|                                                                                       ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|a_fefifo_7cf:fifo_state|cntr_bd7:count_usedw                                                    ; work         ;
;                   |cntr_vcb:rd_ptr_count|                                                                                         ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|cntr_vcb:rd_ptr_count                                                                           ; work         ;
;                   |cntr_vcb:wr_ptr|                                                                                               ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|cntr_vcb:wr_ptr                                                                                 ; work         ;
;                   |dpram_ga21:FIFOram|                                                                                            ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|dpram_ga21:FIFOram                                                                              ; work         ;
;                      |altsyncram_kml1:altsyncram1|                                                                                ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|dpram_ga21:FIFOram|altsyncram_kml1:altsyncram1                                                  ; work         ;
;       |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                                                 ; 25 (0)      ; 20           ; 512         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 18 (0)          ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                              ; work         ;
;          |scfifo:wfifo|                                                                                                           ; 25 (0)      ; 20           ; 512         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 18 (0)          ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                 ; work         ;
;             |scfifo_cg21:auto_generated|                                                                                          ; 25 (0)      ; 20           ; 512         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 18 (0)          ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cg21:auto_generated                                                                                                                      ; work         ;
;                |a_dpfifo_jm21:dpfifo|                                                                                             ; 25 (0)      ; 20           ; 512         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 18 (0)          ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo                                                                                                 ; work         ;
;                   |a_fefifo_7cf:fifo_state|                                                                                       ; 13 (7)      ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; 6 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|a_fefifo_7cf:fifo_state                                                                         ; work         ;
;                      |cntr_bd7:count_usedw|                                                                                       ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|a_fefifo_7cf:fifo_state|cntr_bd7:count_usedw                                                    ; work         ;
;                   |cntr_vcb:rd_ptr_count|                                                                                         ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|cntr_vcb:rd_ptr_count                                                                           ; work         ;
;                   |cntr_vcb:wr_ptr|                                                                                               ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|cntr_vcb:wr_ptr                                                                                 ; work         ;
;                   |dpram_ga21:FIFOram|                                                                                            ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|dpram_ga21:FIFOram                                                                              ; work         ;
;                      |altsyncram_kml1:altsyncram1|                                                                                ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|dpram_ga21:FIFOram|altsyncram_kml1:altsyncram1                                                  ; work         ;
;    |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                                       ; 1 (1)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                         ; work         ;
;    |lcd_display:the_lcd_display|                                                                                                  ; 3 (3)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|lcd_display:the_lcd_display                                                                                                                                                                                                    ; work         ;
;    |lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|                                                           ; 21 (21)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 7 (7)            ; 6 (6)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave                                                                                                                                                             ; work         ;
;    |led_pio:the_led_pio|                                                                                                          ; 10 (10)     ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 6 (6)      ; |NiosII_stratix_1s10_standard|led_pio:the_led_pio                                                                                                                                                                                                            ; work         ;
;    |led_pio_s1_arbitrator:the_led_pio_s1|                                                                                         ; 1 (1)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|led_pio_s1_arbitrator:the_led_pio_s1                                                                                                                                                                                           ; work         ;
;    |onchip_ram:the_onchip_ram|                                                                                                    ; 1 (1)       ; 0            ; 524288      ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|onchip_ram:the_onchip_ram                                                                                                                                                                                                      ; work         ;
;       |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0            ; 524288      ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|onchip_ram:the_onchip_ram|altsyncram:the_altsyncram                                                                                                                                                                            ; work         ;
;          |altsyncram_s191:auto_generated|                                                                                         ; 0 (0)       ; 0            ; 524288      ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|onchip_ram:the_onchip_ram|altsyncram:the_altsyncram|altsyncram_s191:auto_generated                                                                                                                                             ; work         ;
;    |onchip_ram_s1_arbitrator:the_onchip_ram_s1|                                                                                   ; 48 (48)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|onchip_ram_s1_arbitrator:the_onchip_ram_s1                                                                                                                                                                                     ; work         ;
;    |pll:the_pll|                                                                                                                  ; 25 (25)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 9 (9)            ; 5 (5)           ; 1 (1)      ; |NiosII_stratix_1s10_standard|pll:the_pll                                                                                                                                                                                                                    ; work         ;
;       |altpllpll:the_pll|                                                                                                         ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|pll:the_pll|altpllpll:the_pll                                                                                                                                                                                                  ; work         ;
;          |altpll:altpll_component|                                                                                                ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|pll:the_pll|altpllpll:the_pll|altpll:altpll_component                                                                                                                                                                          ; work         ;
;    |pll_s1_arbitrator:the_pll_s1|                                                                                                 ; 1 (1)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|pll_s1_arbitrator:the_pll_s1                                                                                                                                                                                                   ; work         ;
;    |reconfig_request_pio:the_reconfig_request_pio|                                                                                ; 4 (4)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|reconfig_request_pio:the_reconfig_request_pio                                                                                                                                                                                  ; work         ;
;    |reconfig_request_pio_s1_arbitrator:the_reconfig_request_pio_s1|                                                               ; 2 (2)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|reconfig_request_pio_s1_arbitrator:the_reconfig_request_pio_s1                                                                                                                                                                 ; work         ;
;    |sdram:the_sdram|                                                                                                              ; 548 (417)   ; 272          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 276 (267)    ; 34 (2)            ; 238 (148)        ; 13 (13)         ; 116 (63)   ; |NiosII_stratix_1s10_standard|sdram:the_sdram                                                                                                                                                                                                                ; work         ;
;       |sdram_input_efifo_module:the_sdram_input_efifo_module|                                                                     ; 131 (131)   ; 122          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 32 (32)           ; 90 (90)          ; 0 (0)           ; 53 (53)    ; |NiosII_stratix_1s10_standard|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module                                                                                                                                                          ; work         ;
;    |sdram_s1_arbitrator:the_sdram_s1|                                                                                             ; 100 (47)    ; 46           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (32)      ; 0 (0)             ; 46 (15)          ; 14 (6)          ; 3 (2)      ; |NiosII_stratix_1s10_standard|sdram_s1_arbitrator:the_sdram_s1                                                                                                                                                                                               ; work         ;
;       |rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|                                  ; 26 (26)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 12 (12)          ; 4 (4)           ; 1 (1)      ; |NiosII_stratix_1s10_standard|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1                                                                                                      ; work         ;
;       |rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|                    ; 27 (27)     ; 19           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 19 (19)          ; 4 (4)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1                                                                                        ; work         ;
;    |seven_seg_pio:the_seven_seg_pio|                                                                                              ; 17 (17)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 5 (5)      ; |NiosII_stratix_1s10_standard|seven_seg_pio:the_seven_seg_pio                                                                                                                                                                                                ; work         ;
;    |seven_seg_pio_s1_arbitrator:the_seven_seg_pio_s1|                                                                             ; 1 (1)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|seven_seg_pio_s1_arbitrator:the_seven_seg_pio_s1                                                                                                                                                                               ; work         ;
;    |sld_hub:sld_hub_inst|                                                                                                         ; 135 (93)    ; 76           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 59 (45)      ; 8 (8)             ; 68 (40)          ; 5 (0)           ; 4 (3)      ; |NiosII_stratix_1s10_standard|sld_hub:sld_hub_inst                                                                                                                                                                                                           ; work         ;
;       |sld_rom_sr:hub_info_reg|                                                                                                   ; 22 (22)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 1 (1)      ; |NiosII_stratix_1s10_standard|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                   ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                 ; 20 (20)     ; 19           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                 ; work         ;
;    |sys_clk_timer:the_sys_clk_timer|                                                                                              ; 144 (144)   ; 120          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 17 (17)           ; 103 (103)        ; 32 (32)         ; 30 (30)    ; |NiosII_stratix_1s10_standard|sys_clk_timer:the_sys_clk_timer                                                                                                                                                                                                ; work         ;
;    |sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|                                                                             ; 3 (3)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1                                                                                                                                                                               ; work         ;
;    |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                                       ; 4 (4)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                         ; work         ;
;    |uart1:the_uart1|                                                                                                              ; 132 (0)     ; 92           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (0)       ; 10 (0)            ; 82 (0)           ; 18 (0)          ; 20 (0)     ; |NiosII_stratix_1s10_standard|uart1:the_uart1                                                                                                                                                                                                                ; work         ;
;       |uart1_regs:the_uart1_regs|                                                                                                 ; 41 (41)     ; 29           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 7 (7)             ; 22 (22)          ; 0 (0)           ; 19 (19)    ; |NiosII_stratix_1s10_standard|uart1:the_uart1|uart1_regs:the_uart1_regs                                                                                                                                                                                      ; work         ;
;       |uart1_rx:the_uart1_rx|                                                                                                     ; 56 (54)     ; 37           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 3 (1)             ; 34 (34)          ; 9 (9)           ; 1 (1)      ; |NiosII_stratix_1s10_standard|uart1:the_uart1|uart1_rx:the_uart1_rx                                                                                                                                                                                          ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|uart1:the_uart1|uart1_rx:the_uart1_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                      ; work         ;
;       |uart1_tx:the_uart1_tx|                                                                                                     ; 35 (35)     ; 26           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 26 (26)          ; 9 (9)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|uart1:the_uart1|uart1_tx:the_uart1_tx                                                                                                                                                                                          ; work         ;
;    |uart1_s1_arbitrator:the_uart1_s1|                                                                                             ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |NiosII_stratix_1s10_standard|uart1_s1_arbitrator:the_uart1_s1                                                                                                                                                                                               ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name                                            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+-------------------------------------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; ext_ram_bus_data[0]                             ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[1]                             ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[2]                             ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[3]                             ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[4]                             ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[5]                             ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[6]                             ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[7]                             ; Bidir    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[8]                             ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[9]                             ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[10]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[11]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[12]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[13]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[14]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[15]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[16]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[17]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[18]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[19]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[20]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[21]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[22]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[23]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[24]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[25]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[26]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[27]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[28]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[29]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[30]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_data[31]                            ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; LCD_data_to_and_from_the_lcd_display[0]         ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; LCD_data_to_and_from_the_lcd_display[1]         ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; LCD_data_to_and_from_the_lcd_display[2]         ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; LCD_data_to_and_from_the_lcd_display[3]         ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; LCD_data_to_and_from_the_lcd_display[4]         ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; LCD_data_to_and_from_the_lcd_display[5]         ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; LCD_data_to_and_from_the_lcd_display[6]         ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; LCD_data_to_and_from_the_lcd_display[7]         ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bidir_port_to_and_from_the_reconfig_request_pio ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[0]                  ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[1]                  ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[2]                  ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[3]                  ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[4]                  ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[5]                  ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[6]                  ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[7]                  ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[8]                  ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[9]                  ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[10]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[11]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[12]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[13]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[14]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[15]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[16]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[17]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[18]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[19]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[20]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[21]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[22]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[23]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[24]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[25]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[26]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[27]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[28]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[29]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[30]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; zs_dq_to_and_from_the_sdram[31]                 ; Bidir    ; OFF           ; OFF           ; OFF                   ; ON                      ; --                                     ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; pll_e0_out                                      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; be_n_to_the_ext_ram[0]                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; be_n_to_the_ext_ram[1]                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; be_n_to_the_ext_ram[2]                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; be_n_to_the_ext_ram[3]                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; byteenablen_to_the_lan91c111[0]                 ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; byteenablen_to_the_lan91c111[1]                 ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; byteenablen_to_the_lan91c111[2]                 ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; byteenablen_to_the_lan91c111[3]                 ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[0]                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[1]                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[2]                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[3]                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[4]                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[5]                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[6]                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[7]                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[8]                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[9]                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[10]                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[11]                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[12]                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[13]                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[14]                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[15]                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[16]                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[17]                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[18]                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[19]                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[20]                         ; Output   ; --            ; --            ; --                    ; OFF                     ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[21]                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ext_ram_bus_address[22]                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; ior_n_to_the_lan91c111                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; iow_n_to_the_lan91c111                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; read_n_to_the_ext_flash                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; read_n_to_the_ext_ram                           ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; select_n_to_the_ext_flash                       ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; select_n_to_the_ext_ram                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; write_n_to_the_ext_flash                        ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; write_n_to_the_ext_ram                          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; LCD_E_from_the_lcd_display                      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; LCD_RS_from_the_lcd_display                     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; LCD_RW_from_the_lcd_display                     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_led_pio[0]                    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_led_pio[1]                    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_led_pio[2]                    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_led_pio[3]                    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_led_pio[4]                    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_led_pio[5]                    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_led_pio[6]                    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_led_pio[7]                    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; zs_addr_from_the_sdram[0]                       ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_addr_from_the_sdram[1]                       ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_addr_from_the_sdram[2]                       ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_addr_from_the_sdram[3]                       ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_addr_from_the_sdram[4]                       ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_addr_from_the_sdram[5]                       ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_addr_from_the_sdram[6]                       ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_addr_from_the_sdram[7]                       ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_addr_from_the_sdram[8]                       ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_addr_from_the_sdram[9]                       ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_addr_from_the_sdram[10]                      ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_addr_from_the_sdram[11]                      ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_ba_from_the_sdram[0]                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_ba_from_the_sdram[1]                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_cas_n_from_the_sdram                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_cke_from_the_sdram                           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; zs_cs_n_from_the_sdram                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_dqm_from_the_sdram[0]                        ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_dqm_from_the_sdram[1]                        ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_dqm_from_the_sdram[2]                        ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_dqm_from_the_sdram[3]                        ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; ON                              ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_ras_n_from_the_sdram                         ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; zs_we_n_from_the_sdram                          ; Output   ; --            ; --            ; --                    ; ON                      ; --                                     ; OFF                             ; --                             ; OFF ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[0]              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[1]              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[2]              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[3]              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[4]              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[5]              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[6]              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[7]              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[8]              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[9]              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[10]             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[11]             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[12]             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[13]             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[14]             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out_port_from_the_seven_seg_pio[15]             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; txd_from_the_uart1                              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; clk                                             ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; reset_n                                         ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; irq_from_the_lan91c111                          ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; in_port_to_the_button_pio[3]                    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; in_port_to_the_button_pio[2]                    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; in_port_to_the_button_pio[0]                    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; in_port_to_the_button_pio[1]                    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rxd_to_the_uart1                                ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
+-------------------------------------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                        ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+
; ext_ram_bus_data[0]                                                                                     ;                   ;         ;
; ext_ram_bus_data[1]                                                                                     ;                   ;         ;
; ext_ram_bus_data[2]                                                                                     ;                   ;         ;
; ext_ram_bus_data[3]                                                                                     ;                   ;         ;
; ext_ram_bus_data[4]                                                                                     ;                   ;         ;
; ext_ram_bus_data[5]                                                                                     ;                   ;         ;
; ext_ram_bus_data[6]                                                                                     ;                   ;         ;
; ext_ram_bus_data[7]                                                                                     ;                   ;         ;
; ext_ram_bus_data[8]                                                                                     ;                   ;         ;
; ext_ram_bus_data[9]                                                                                     ;                   ;         ;
; ext_ram_bus_data[10]                                                                                    ;                   ;         ;
; ext_ram_bus_data[11]                                                                                    ;                   ;         ;
; ext_ram_bus_data[12]                                                                                    ;                   ;         ;
; ext_ram_bus_data[13]                                                                                    ;                   ;         ;
; ext_ram_bus_data[14]                                                                                    ;                   ;         ;
; ext_ram_bus_data[15]                                                                                    ;                   ;         ;
; ext_ram_bus_data[16]                                                                                    ;                   ;         ;
; ext_ram_bus_data[17]                                                                                    ;                   ;         ;
; ext_ram_bus_data[18]                                                                                    ;                   ;         ;
; ext_ram_bus_data[19]                                                                                    ;                   ;         ;
; ext_ram_bus_data[20]                                                                                    ;                   ;         ;
; ext_ram_bus_data[21]                                                                                    ;                   ;         ;
; ext_ram_bus_data[22]                                                                                    ;                   ;         ;
; ext_ram_bus_data[23]                                                                                    ;                   ;         ;
; ext_ram_bus_data[24]                                                                                    ;                   ;         ;
; ext_ram_bus_data[25]                                                                                    ;                   ;         ;
; ext_ram_bus_data[26]                                                                                    ;                   ;         ;
; ext_ram_bus_data[27]                                                                                    ;                   ;         ;
; ext_ram_bus_data[28]                                                                                    ;                   ;         ;
; ext_ram_bus_data[29]                                                                                    ;                   ;         ;
; ext_ram_bus_data[30]                                                                                    ;                   ;         ;
; ext_ram_bus_data[31]                                                                                    ;                   ;         ;
; LCD_data_to_and_from_the_lcd_display[0]                                                                 ;                   ;         ;
;      - cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]~1091                  ; 0                 ; ON      ;
; LCD_data_to_and_from_the_lcd_display[1]                                                                 ;                   ;         ;
;      - cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]~1101                  ; 1                 ; ON      ;
; LCD_data_to_and_from_the_lcd_display[2]                                                                 ;                   ;         ;
;      - cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~1082                  ; 1                 ; ON      ;
; LCD_data_to_and_from_the_lcd_display[3]                                                                 ;                   ;         ;
;      - cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]~1072                  ; 1                 ; ON      ;
; LCD_data_to_and_from_the_lcd_display[4]                                                                 ;                   ;         ;
;      - cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]~1056                  ; 0                 ; ON      ;
; LCD_data_to_and_from_the_lcd_display[5]                                                                 ;                   ;         ;
;      - cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~1065                  ; 0                 ; ON      ;
; LCD_data_to_and_from_the_lcd_display[6]                                                                 ;                   ;         ;
;      - cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~1047                  ; 1                 ; ON      ;
; LCD_data_to_and_from_the_lcd_display[7]                                                                 ;                   ;         ;
;      - cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]~932                   ; 1                 ; ON      ;
; bidir_port_to_and_from_the_reconfig_request_pio                                                         ;                   ;         ;
;      - reconfig_request_pio:the_reconfig_request_pio|readdata                                           ; 1                 ; ON      ;
; zs_dq_to_and_from_the_sdram[0]                                                                          ;                   ;         ;
; zs_dq_to_and_from_the_sdram[1]                                                                          ;                   ;         ;
; zs_dq_to_and_from_the_sdram[2]                                                                          ;                   ;         ;
; zs_dq_to_and_from_the_sdram[3]                                                                          ;                   ;         ;
; zs_dq_to_and_from_the_sdram[4]                                                                          ;                   ;         ;
; zs_dq_to_and_from_the_sdram[5]                                                                          ;                   ;         ;
; zs_dq_to_and_from_the_sdram[6]                                                                          ;                   ;         ;
; zs_dq_to_and_from_the_sdram[7]                                                                          ;                   ;         ;
; zs_dq_to_and_from_the_sdram[8]                                                                          ;                   ;         ;
; zs_dq_to_and_from_the_sdram[9]                                                                          ;                   ;         ;
; zs_dq_to_and_from_the_sdram[10]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[11]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[12]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[13]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[14]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[15]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[16]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[17]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[18]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[19]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[20]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[21]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[22]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[23]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[24]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[25]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[26]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[27]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[28]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[29]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[30]                                                                         ;                   ;         ;
; zs_dq_to_and_from_the_sdram[31]                                                                         ;                   ;         ;
; clk                                                                                                     ;                   ;         ;
; reset_n                                                                                                 ;                   ;         ;
;      - reset_n_sources~4                                                                                ; 0                 ; ON      ;
; irq_from_the_lan91c111                                                                                  ;                   ;         ;
;      - ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_irq_from_the_lan91c111       ; 0                 ; ON      ;
; in_port_to_the_button_pio[3]                                                                            ;                   ;         ;
;      - button_pio:the_button_pio|readdata[3]                                                            ; 1                 ; ON      ;
;      - button_pio:the_button_pio|d1_data_in[3]                                                          ; 1                 ; ON      ;
; in_port_to_the_button_pio[2]                                                                            ;                   ;         ;
;      - button_pio:the_button_pio|readdata[2]                                                            ; 1                 ; ON      ;
;      - button_pio:the_button_pio|d1_data_in[2]                                                          ; 1                 ; ON      ;
; in_port_to_the_button_pio[0]                                                                            ;                   ;         ;
;      - button_pio:the_button_pio|readdata[0]                                                            ; 0                 ; ON      ;
;      - button_pio:the_button_pio|d1_data_in[0]                                                          ; 0                 ; ON      ;
; in_port_to_the_button_pio[1]                                                                            ;                   ;         ;
;      - button_pio:the_button_pio|readdata[1]                                                            ; 0                 ; ON      ;
;      - button_pio:the_button_pio|d1_data_in[1]                                                          ; 0                 ; ON      ;
; rxd_to_the_uart1                                                                                        ;                   ;         ;
;      - uart1:the_uart1|uart1_rx:the_uart1_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ; 0                 ; ON      ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                               ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0|process_0~1                                                                                                          ; LC_X51_Y13_N6 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; NiosII_stratix_1s10_standard_reset_clk_domain_synch_module:NiosII_stratix_1s10_standard_reset_clk_domain_synch|data_out                                                                            ; LC_X1_Y13_N2  ; 64      ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ;
; NiosII_stratix_1s10_standard_reset_pll_c0_out_domain_synch_module:NiosII_stratix_1s10_standard_reset_pll_c0_out_domain_synch|data_out                                                              ; LC_X12_Y10_N6 ; 1648    ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ;
; button_pio:the_button_pio|process_1~2                                                                                                                                                              ; LC_X44_Y21_N4 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; clk                                                                                                                                                                                                ; PIN_K17       ; 75      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ;
; cpu:the_cpu|D_ic_fill_starting                                                                                                                                                                     ; LC_X29_Y25_N2 ; 29      ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|D_src1_hazard_M                                                                                                                                                                        ; LC_X9_Y21_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; cpu:the_cpu|D_src2_hazard_M                                                                                                                                                                        ; LC_X18_Y21_N9 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; cpu:the_cpu|E_ctrl_logic                                                                                                                                                                           ; LC_X12_Y22_N1 ; 11      ; Sync. load                 ; no     ; --                   ; --               ;
; cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; LC_X19_Y16_N6 ; 74      ; Sync. load                 ; no     ; --                   ; --               ;
; cpu:the_cpu|E_src2_hazard_M                                                                                                                                                                        ; LC_X17_Y21_N2 ; 40      ; Sync. load                 ; no     ; --                   ; --               ;
; cpu:the_cpu|Equal185~0                                                                                                                                                                             ; LC_X19_Y17_N0 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; cpu:the_cpu|Equal2~0                                                                                                                                                                               ; LC_X25_Y20_N0 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; cpu:the_cpu|M_alu_result[27]~1                                                                                                                                                                     ; LC_X13_Y18_N4 ; 6       ; Sync. clear                ; no     ; --                   ; --               ;
; cpu:the_cpu|M_alu_result[2]                                                                                                                                                                        ; LC_X18_Y14_N1 ; 100     ; Output enable              ; no     ; --                   ; --               ;
; cpu:the_cpu|M_ienable_reg_irq6~0                                                                                                                                                                   ; LC_X22_Y21_N7 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|M_ld_align_sh8                                                                                                                                                                         ; LC_X25_Y20_N8 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; cpu:the_cpu|M_status_reg_pie~2                                                                                                                                                                     ; LC_X25_Y26_N6 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|M_wr_dst_reg                                                                                                                                                                           ; LC_X17_Y21_N1 ; 5       ; Write enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|W_stall                                                                                                                                                                                ; LC_X25_Y21_N0 ; 510     ; Clock enable, Read enable  ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                    ; LC_X36_Y26_N2 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LC_X41_Y22_N4 ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LC_X39_Y18_N5 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LC_X40_Y19_N4 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LC_X40_Y19_N8 ; 33      ; Sync. load                 ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~1 ; LC_X40_Y19_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; LC_X36_Y26_N0 ; 39      ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[12]~78             ; LC_X40_Y25_N8 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[18]~84             ; LC_X39_Y29_N8 ; 18      ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[36]~98             ; LC_X40_Y26_N2 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; LC_X39_Y29_N6 ; 38      ; Sync. load                 ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                   ; LC_X36_Y26_N9 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                          ; LC_X35_Y20_N5 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                            ; LC_X40_Y19_N2 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|internal_MonDReg[0]~97                                                                                           ; LC_X41_Y22_N6 ; 31      ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|module_input6                                                                                                    ; LC_X34_Y20_N1 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                     ; LC_X34_Y22_N7 ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; cpu:the_cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                 ; LC_X32_Y26_N1 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                 ; LC_X33_Y24_N6 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                  ; LC_X35_Y24_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; cpu:the_cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                            ; LC_X28_Y24_N4 ; 6       ; Sync. load                 ; no     ; --                   ; --               ;
; cpu:the_cpu|ic_tag_wraddress[5]~0                                                                                                                                                                  ; LC_X28_Y24_N0 ; 6       ; Sync. clear                ; no     ; --                   ; --               ;
; cpu:the_cpu|ic_tag_wren                                                                                                                                                                            ; LC_X35_Y24_N0 ; 1       ; Write enable               ; no     ; --                   ; --               ;
; cpu_data_master_arbitrator:the_cpu_data_master|process_3~0                                                                                                                                         ; LC_X33_Y25_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; cpu_data_master_arbitrator:the_cpu_data_master|process_4~0                                                                                                                                         ; LC_X33_Y25_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; cpu_data_master_arbitrator:the_cpu_data_master|process_5~0                                                                                                                                         ; LC_X33_Y25_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_2~0                                                                                                                           ; LC_X34_Y22_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_3~0                                                                                                                           ; LC_X34_Y22_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_4~0                                                                                                                           ; LC_X34_Y22_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_counter_enable~2                                                                                              ; LC_X32_Y22_N4 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_winner~3                                                                                                      ; LC_X33_Y23_N3 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|WideOr1                                                                                                                           ; LC_X30_Y27_N2 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|cpu_instruction_master_read_data_valid_ext_flash_s1_shift_register[1]                                                             ; LC_X33_Y26_N2 ; 37      ; Clock enable               ; no     ; --                   ; --               ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~COMB_OUT                                                                                                      ; LC_X30_Y26_N3 ; 32      ; Output enable              ; no     ; --                   ; --               ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_avalon_slave_arb_counter_enable~2                                                                                     ; LC_X30_Y28_N2 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|ext_ram_bus_avalon_slave_arb_winner~2                                                                                             ; LC_X30_Y26_N8 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; high_res_timer:the_high_res_timer|control_wr_strobe                                                                                                                                                ; LC_X45_Y20_N6 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; high_res_timer:the_high_res_timer|period_h_wr_strobe                                                                                                                                               ; LC_X45_Y20_N3 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; high_res_timer:the_high_res_timer|period_l_wr_strobe                                                                                                                                               ; LC_X46_Y15_N8 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; high_res_timer:the_high_res_timer|process_0~0                                                                                                                                                      ; LC_X45_Y20_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; high_res_timer:the_high_res_timer|process_0~1                                                                                                                                                      ; LC_X45_Y20_N9 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; high_res_timer:the_high_res_timer|snap_strobe~0                                                                                                                                                    ; LC_X45_Y14_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                      ; LC_X47_Y27_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~5                                                                                                                 ; LC_X48_Y30_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~70                                                                                                               ; LC_X40_Y30_N5 ; 21      ; Clock enable               ; no     ; --                   ; --               ;
; jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~7                                                                                                              ; LC_X48_Y30_N7 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                    ; LC_X46_Y27_N7 ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; jtag_uart:the_jtag_uart|ien_AF~1                                                                                                                                                                   ; LC_X41_Y18_N1 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|a_fefifo_7cf:fifo_state|_~28                                        ; LC_X40_Y13_N8 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|a_fefifo_7cf:fifo_state|_~28                                        ; LC_X50_Y28_N8 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                    ; LC_X47_Y27_N3 ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; jtag_uart:the_jtag_uart|rvalid~1                                                                                                                                                                   ; LC_X41_Y18_N3 ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                   ; LC_X40_Y14_N4 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; led_pio:the_led_pio|process_0~3                                                                                                                                                                    ; LC_X41_Y21_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; onchip_ram:the_onchip_ram|wren~0                                                                                                                                                                   ; LC_X31_Y22_N4 ; 1       ; Write enable               ; no     ; --                   ; --               ;
; onchip_ram_s1_arbitrator:the_onchip_ram_s1|onchip_ram_s1_arb_counter_enable                                                                                                                        ; LC_X30_Y22_N4 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; onchip_ram_s1_arbitrator:the_onchip_ram_s1|onchip_ram_s1_arb_winner~1                                                                                                                              ; LC_X30_Y23_N3 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0                                                                                                                                        ; PLL_5         ; 1976    ; Clock                      ; yes    ; Global Clock         ; GCLK15           ;
; pll:the_pll|control_reg_en~1                                                                                                                                                                       ; LC_X48_Y17_N4 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; pll:the_pll|count_done                                                                                                                                                                             ; LC_X35_Y11_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; pll:the_pll|not_areset                                                                                                                                                                             ; LC_X1_Y17_N2  ; 7       ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ;
; reconfig_request_pio:the_reconfig_request_pio|data_dir                                                                                                                                             ; LC_X45_Y23_N8 ; 3       ; Output enable              ; no     ; --                   ; --               ;
; reset_n_sources~4                                                                                                                                                                                  ; LC_X35_Y11_N4 ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ;
; sdram:the_sdram|Mux13~2                                                                                                                                                                            ; LC_X19_Y10_N9 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sdram:the_sdram|Mux31~0                                                                                                                                                                            ; LC_X14_Y8_N1  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sdram:the_sdram|active_addr[0]~184                                                                                                                                                                 ; LC_X18_Y9_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; sdram:the_sdram|active_addr[9]~186                                                                                                                                                                 ; LC_X18_Y9_N9  ; 51      ; Clock enable               ; no     ; --                   ; --               ;
; sdram:the_sdram|i_cmd[2]~0                                                                                                                                                                         ; LC_X18_Y8_N5  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sdram:the_sdram|i_refs[0]~0                                                                                                                                                                        ; LC_X19_Y9_N5  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; sdram:the_sdram|i_state[1]                                                                                                                                                                         ; LC_X19_Y8_N9  ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; sdram:the_sdram|m_addr[4]~24                                                                                                                                                                       ; LC_X18_Y6_N9  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sdram:the_sdram|m_addr[6]~21                                                                                                                                                                       ; LC_X18_Y6_N1  ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; sdram:the_sdram|m_dqm[0]~1                                                                                                                                                                         ; LC_X17_Y10_N3 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; sdram:the_sdram|m_state[6]                                                                                                                                                                         ; LC_X12_Y7_N6  ; 31      ; Clock enable               ; no     ; --                   ; --               ;
; sdram:the_sdram|m_state[7]                                                                                                                                                                         ; LC_X14_Y7_N7  ; 34      ; Sync. load                 ; no     ; --                   ; --               ;
; sdram:the_sdram|oe                                                                                                                                                                                 ; LC_X17_Y7_N1  ; 32      ; Output enable              ; no     ; --                   ; --               ;
; sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[36]~61                                                                                                               ; LC_X33_Y11_N5 ; 59      ; Clock enable               ; no     ; --                   ; --               ;
; sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[36]~61                                                                                                               ; LC_X33_Y11_N3 ; 59      ; Clock enable               ; no     ; --                   ; --               ;
; sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_0~1                                                              ; LC_X40_Y12_N4 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_10~1                                                             ; LC_X41_Y11_N0 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_12~3                                                             ; LC_X41_Y11_N5 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_1~3                                                              ; LC_X41_Y11_N8 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_2~1                                                              ; LC_X40_Y12_N9 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_4~1                                                              ; LC_X39_Y11_N2 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_6~1                                                              ; LC_X39_Y11_N4 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_8~1                                                              ; LC_X40_Y11_N8 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|process_15~0                                               ; LC_X40_Y12_N3 ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_counter_enable~2                                                                                                                                     ; LC_X34_Y23_N2 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner~3                                                                                                                                             ; LC_X35_Y23_N8 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; seven_seg_pio:the_seven_seg_pio|process_0~1                                                                                                                                                        ; LC_X41_Y20_N6 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|\inverting_jtag_interface:gen_incremental_comp_flow:hard_inverter_buf_tck                                                                                                     ; LC_X28_Y1_N2  ; 158     ; Clock                      ; yes    ; Global Clock         ; GCLK5            ;
; sld_hub:sld_hub_inst|\inverting_jtag_interface:gen_incremental_comp_flow:hard_inverter_buf_tms                                                                                                     ; LC_X35_Y28_N1 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                       ; LC_X35_Y28_N6 ; 32      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ;
; sld_hub:sld_hub_inst|clr_reg~_wirecell                                                                                                                                                             ; LC_X27_Y1_N2  ; 36      ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|irf_reg[1][0]~73                                                                                                                                                              ; LC_X34_Y30_N3 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|irf_reg[2][0]~79                                                                                                                                                              ; LC_X34_Y30_N5 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|irsr_reg[2]~31                                                                                                                                                                ; LC_X35_Y30_N0 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|node_ena~18                                                                                                                                                                   ; LC_X36_Y29_N8 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~62                                                                                                                                                       ; LC_X40_Y30_N7 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|shadow_irf_reg[2][0]~69                                                                                                                                                       ; LC_X40_Y30_N9 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~30                                                                                                                                         ; LC_X45_Y30_N1 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~30                                                                                                                                    ; LC_X46_Y30_N2 ; 5       ; Sync. clear                ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~31                                                                                                                                    ; LC_X46_Y30_N4 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                            ; LC_X35_Y28_N2 ; 15      ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                           ; LC_X35_Y29_N2 ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                            ; LC_X39_Y29_N3 ; 33      ; Sync. load                 ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                            ; LC_X39_Y29_N0 ; 43      ; Sync. clear                ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                            ; LC_X45_Y30_N2 ; 9       ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~2                                                                                                                                                     ; LC_X35_Y29_N3 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                           ; LC_X40_Y30_N3 ; 26      ; Async. clear               ; no     ; --                   ; --               ;
; sys_clk_timer:the_sys_clk_timer|control_wr_strobe                                                                                                                                                  ; LC_X46_Y14_N2 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sys_clk_timer:the_sys_clk_timer|period_h_wr_strobe                                                                                                                                                 ; LC_X46_Y21_N1 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; sys_clk_timer:the_sys_clk_timer|period_l_wr_strobe                                                                                                                                                 ; LC_X46_Y21_N9 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; sys_clk_timer:the_sys_clk_timer|process_0~0                                                                                                                                                        ; LC_X46_Y14_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; sys_clk_timer:the_sys_clk_timer|process_0~1                                                                                                                                                        ; LC_X46_Y13_N1 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; sys_clk_timer:the_sys_clk_timer|snap_strobe~0                                                                                                                                                      ; LC_X45_Y14_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; uart1:the_uart1|uart1_regs:the_uart1_regs|control_wr_strobe~1                                                                                                                                      ; LC_X46_Y21_N0 ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; uart1:the_uart1|uart1_regs:the_uart1_regs|tx_wr_strobe~0                                                                                                                                           ; LC_X46_Y21_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; uart1:the_uart1|uart1_rx:the_uart1_rx|got_new_char                                                                                                                                                 ; LC_X48_Y22_N1 ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; uart1:the_uart1|uart1_rx:the_uart1_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]~0                                                                                                     ; LC_X50_Y16_N6 ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; uart1:the_uart1|uart1_tx:the_uart1_tx|process_4~0                                                                                                                                                  ; LC_X48_Y23_N4 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; uart1:the_uart1|uart1_tx:the_uart1_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                              ; LC_X47_Y23_N2 ; 9       ; Clock enable               ; no     ; --                   ; --               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                                                                                  ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; NiosII_stratix_1s10_standard_reset_clk_domain_synch_module:NiosII_stratix_1s10_standard_reset_clk_domain_synch|data_out               ; LC_X1_Y13_N2  ; 64      ; Global Clock         ; GCLK2            ;
; NiosII_stratix_1s10_standard_reset_pll_c0_out_domain_synch_module:NiosII_stratix_1s10_standard_reset_pll_c0_out_domain_synch|data_out ; LC_X12_Y10_N6 ; 1648    ; Global Clock         ; GCLK0            ;
; clk                                                                                                                                   ; PIN_K17       ; 75      ; Global Clock         ; GCLK14           ;
; pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0                                                                           ; PLL_5         ; 1976    ; Global Clock         ; GCLK15           ;
; pll:the_pll|not_areset                                                                                                                ; LC_X1_Y17_N2  ; 7       ; Global Clock         ; GCLK1            ;
; reset_n_sources~4                                                                                                                     ; LC_X35_Y11_N4 ; 4       ; Global Clock         ; GCLK8            ;
; sld_hub:sld_hub_inst|\inverting_jtag_interface:gen_incremental_comp_flow:hard_inverter_buf_tck                                        ; LC_X28_Y1_N2  ; 158     ; Global Clock         ; GCLK5            ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                          ; LC_X35_Y28_N6 ; 32      ; Global Clock         ; GCLK13           ;
; sld_hub:sld_hub_inst|clr_reg~_wirecell                                                                                                ; LC_X27_Y1_N2  ; 36      ; Global Clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                               ; LC_X35_Y28_N2 ; 15      ; Global Clock         ; GCLK12           ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; cpu:the_cpu|W_stall                                                                                                                                                                                ; 511     ;
; cpu:the_cpu|M_alu_result[2]                                                                                                                                                                        ; 100     ;
; cpu:the_cpu|M_alu_result[3]                                                                                                                                                                        ; 82      ;
; cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; 74      ;
; sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_requests_sdram_s1~0                                                                                                                               ; 71      ;
; NiosII_stratix_1s10_standard_clock_0_in_arbitrator:the_NiosII_stratix_1s10_standard_clock_0_in|cpu_data_master_requests_NiosII_stratix_1s10_standard_clock_0_in                                    ; 67      ;
; jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu_data_master_requests_jtag_uart_avalon_jtag_slave                                                                        ; 65      ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~1 ; 64      ;
; sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_address                                                                                                                   ; 61      ;
; sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[36]~61                                                                                                               ; 59      ;
; sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[36]~61                                                                                                               ; 59      ;
; cpu:the_cpu|M_alu_result[4]                                                                                                                                                                        ; 59      ;
; cpu:the_cpu|internal_d_write                                                                                                                                                                       ; 56      ;
; cpu:the_cpu|D_iw[21]                                                                                                                                                                               ; 55      ;
; sdram:the_sdram|m_state[1]                                                                                                                                                                         ; 55      ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|cpu_data_master_granted_lan91c111_s1~1                                                                                            ; 55      ;
; sdram:the_sdram|active_addr[9]~186                                                                                                                                                                 ; 51      ;
; sdram:the_sdram|m_state[0]                                                                                                                                                                         ; 51      ;
; sdram:the_sdram|m_state[8]                                                                                                                                                                         ; 50      ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|readdata[15]~0                                                                                                                                         ; 49      ;
; sdram:the_sdram|m_state[4]                                                                                                                                                                         ; 44      ;
; cpu:the_cpu|av_ld_or_div_done                                                                                                                                                                      ; 44      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                            ; 43      ;
; sld_hub:sld_hub_inst|irf_reg[1][1]                                                                                                                                                                 ; 42      ;
; sld_hub:sld_hub_inst|irf_reg[1][0]                                                                                                                                                                 ; 42      ;
; uart1:the_uart1|uart1_regs:the_uart1_regs|Equal1~2                                                                                                                                                 ; 42      ;
; cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_granted_cpu_jtag_debug_module~0                                                                                         ; 42      ;
; cpu:the_cpu|M_ctrl_mul_shift_rot                                                                                                                                                                   ; 41      ;
; sdram_s1_arbitrator:the_sdram_s1|internal_cpu_data_master_granted_sdram_s1~1                                                                                                                       ; 41      ;
; sdram:the_sdram|m_state[2]                                                                                                                                                                         ; 41      ;
; cpu:the_cpu|E_src2_hazard_M                                                                                                                                                                        ; 40      ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; cpu:the_cpu|F_kill~4                                                                                                                                                                               ; 39      ;
; sdram:the_sdram|refresh_request                                                                                                                                                                    ; 39      ;
; sdram:the_sdram|m_state[3]                                                                                                                                                                         ; 39      ;
; cpu:the_cpu|hbreak_enabled                                                                                                                                                                         ; 39      ;
; cpu:the_cpu|E_iw[3]                                                                                                                                                                                ; 38      ;
; cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_qualified_request_cpu_jtag_debug_module~0                                                                        ; 38      ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; 38      ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|cpu_data_master_granted_ext_flash_s1~0                                                                                            ; 38      ;
; cpu:the_cpu|M_alu_result[16]                                                                                                                                                                       ; 38      ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|cpu_instruction_master_read_data_valid_ext_flash_s1_shift_register[1]                                                             ; 37      ;
; cpu:the_cpu|E_wrctl_data_ienable_reg_irq1~0                                                                                                                                                        ; 37      ;
; ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|cpu_data_master_requests_ext_flash_s1                                                                                             ; 37      ;
; cpu:the_cpu|internal_d_read                                                                                                                                                                        ; 37      ;
; cpu:the_cpu|M_pipe_flush_waddr[14]~1                                                                                                                                                               ; 36      ;
; cpu:the_cpu|M_pipe_flush_waddr[14]~0                                                                                                                                                               ; 36      ;
; cpu:the_cpu|F_pc[12]~0                                                                                                                                                                             ; 36      ;
; cpu:the_cpu|M_alu_result[16]~0                                                                                                                                                                     ; 36      ;
; cpu:the_cpu|ic_fill_line[5]                                                                                                                                                                        ; 35      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+---------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                             ; Type  ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF                             ; Location                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+---------------------------------+--------------------------------------------------------------------------------------------------------+
; cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_nnb1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO  ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 0     ; 8    ; 0      ; None                            ; M4K_X37_Y22, M4K_X37_Y24, M4K_X37_Y23, M4K_X15_Y21, M4K_X15_Y23, M4K_X15_Y22, M4K_X37_Y21, M4K_X15_Y24 ;
; cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bqf1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO  ; Simple Dual Port ; Single Clock ; 128          ; 22           ; 128          ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 2816   ; 128                         ; 22                          ; 128                         ; 22                          ; 2816                ; 0     ; 1    ; 0      ; cpu_ic_tag_ram.mif              ; M4K_X37_Y25                                                                                            ;
; cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_8q62:auto_generated|ALTSYNCRAM ; AUTO  ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 0     ; 2    ; 0      ; cpu_ociram_default_contents.mif ; M4K_X37_Y20, M4K_X37_Y19                                                                               ;
; cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_egf1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO  ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0     ; 1    ; 0      ; cpu_rf_ram_a.mif                ; M4K_X15_Y16                                                                                            ;
; cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fgf1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO  ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0     ; 1    ; 0      ; cpu_rf_ram_b.mif                ; M4K_X15_Y17                                                                                            ;
; jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|dpram_ga21:FIFOram|altsyncram_kml1:altsyncram1|ALTSYNCRAM                                         ; AUTO  ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                            ; M512_X49_Y20                                                                                           ;
; jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cg21:auto_generated|a_dpfifo_jm21:dpfifo|dpram_ga21:FIFOram|altsyncram_kml1:altsyncram1|ALTSYNCRAM                                         ; AUTO  ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                            ; M512_X49_Y28                                                                                           ;
; onchip_ram:the_onchip_ram|altsyncram:the_altsyncram|altsyncram_s191:auto_generated|ALTSYNCRAM                                                                                                                                    ; M-RAM ; Single Port      ; Single Clock ; 16384        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 16384                       ; 32                          ; --                          ; --                          ; 524288              ; 0     ; 0    ; 1      ; None                            ; MRAM_X20_Y7                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+---------------------------------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 48                ;
; Simple Multipliers (18-bit)      ; 0           ; 4                   ; 24                ;
; Simple Multipliers (36-bit)      ; 1           ; 1                   ; 6                 ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 12                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 24                ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 12                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 12                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 6                 ;
; DSP Blocks                       ; 1           ; --                  ; 6                 ;
; DSP Block 9-bit Elements         ; 8           ; 8                   ; 48                ;
; Signed Multipliers               ; 1           ; --                  ; --                ;
; Unsigned Multipliers             ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers           ; 0           ; --                  ; --                ;
; Variable Sign Multipliers        ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains  ; 0           ; --                  ; --                ;
+----------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                              ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add|mult_add_1f72:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X11_Y9_N0   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add|mult_add_1f72:auto_generated|mac_mult1 ;                            ; DSPMULT_X10_Y15_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
;    cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add|mult_add_1f72:auto_generated|mac_mult2 ;                            ; DSPMULT_X10_Y13_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
;    cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add|mult_add_1f72:auto_generated|mac_mult3 ;                            ; DSPMULT_X10_Y11_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
;    cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add|mult_add_1f72:auto_generated|mac_mult4 ;                            ; DSPMULT_X10_Y9_N0  ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+-----------------------------+-------------------------+
; Interconnect Resource Type  ; Usage                   ;
+-----------------------------+-------------------------+
; C16 interconnects           ; 297 / 2,286 ( 13 % )    ;
; C4 interconnects            ; 3,305 / 31,320 ( 11 % ) ;
; C8 interconnects            ; 1,131 / 7,272 ( 16 % )  ;
; DIFFIOCLKs                  ; 0 / 16 ( 0 % )          ;
; DQS bus muxes               ; 0 / 56 ( 0 % )          ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )           ;
; DQS-8 I/O buses             ; 0 / 16 ( 0 % )          ;
; Direct links                ; 483 / 44,740 ( 1 % )    ;
; Fast regional clocks        ; 0 / 8 ( 0 % )           ;
; Global clocks               ; 10 / 16 ( 63 % )        ;
; I/O buses                   ; 37 / 208 ( 18 % )       ;
; LUT chains                  ; 157 / 9,513 ( 2 % )     ;
; Local routing interconnects ; 1,937 / 10,570 ( 18 % ) ;
; R24 interconnects           ; 338 / 2,280 ( 15 % )    ;
; R4 interconnects            ; 4,203 / 62,520 ( 7 % )  ;
; R8 interconnects            ; 1,324 / 10,410 ( 13 % ) ;
; Regional clocks             ; 0 / 16 ( 0 % )          ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.74) ; Number of LABs  (Total = 446) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 16                            ;
; 2                                          ; 11                            ;
; 3                                          ; 4                             ;
; 4                                          ; 5                             ;
; 5                                          ; 7                             ;
; 6                                          ; 16                            ;
; 7                                          ; 6                             ;
; 8                                          ; 36                            ;
; 9                                          ; 82                            ;
; 10                                         ; 263                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.15) ; Number of LABs  (Total = 446) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 295                           ;
; 1 Clock                            ; 341                           ;
; 1 Clock enable                     ; 195                           ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 58                            ;
; 2 Async. clears                    ; 10                            ;
; 2 Clock enables                    ; 39                            ;
; 2 Clocks                           ; 14                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.56) ; Number of LABs  (Total = 446) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 9                             ;
; 1                                           ; 11                            ;
; 2                                           ; 10                            ;
; 3                                           ; 3                             ;
; 4                                           ; 5                             ;
; 5                                           ; 7                             ;
; 6                                           ; 14                            ;
; 7                                           ; 9                             ;
; 8                                           ; 25                            ;
; 9                                           ; 71                            ;
; 10                                          ; 165                           ;
; 11                                          ; 32                            ;
; 12                                          ; 31                            ;
; 13                                          ; 11                            ;
; 14                                          ; 15                            ;
; 15                                          ; 14                            ;
; 16                                          ; 6                             ;
; 17                                          ; 1                             ;
; 18                                          ; 3                             ;
; 19                                          ; 2                             ;
; 20                                          ; 2                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.88) ; Number of LABs  (Total = 446) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 9                             ;
; 1                                               ; 29                            ;
; 2                                               ; 33                            ;
; 3                                               ; 38                            ;
; 4                                               ; 46                            ;
; 5                                               ; 63                            ;
; 6                                               ; 53                            ;
; 7                                               ; 42                            ;
; 8                                               ; 42                            ;
; 9                                               ; 26                            ;
; 10                                              ; 43                            ;
; 11                                              ; 7                             ;
; 12                                              ; 5                             ;
; 13                                              ; 0                             ;
; 14                                              ; 2                             ;
; 15                                              ; 2                             ;
; 16                                              ; 1                             ;
; 17                                              ; 2                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.74) ; Number of LABs  (Total = 446) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 9                             ;
; 2                                            ; 4                             ;
; 3                                            ; 3                             ;
; 4                                            ; 8                             ;
; 5                                            ; 6                             ;
; 6                                            ; 13                            ;
; 7                                            ; 10                            ;
; 8                                            ; 17                            ;
; 9                                            ; 20                            ;
; 10                                           ; 20                            ;
; 11                                           ; 18                            ;
; 12                                           ; 13                            ;
; 13                                           ; 23                            ;
; 14                                           ; 23                            ;
; 15                                           ; 34                            ;
; 16                                           ; 23                            ;
; 17                                           ; 26                            ;
; 18                                           ; 34                            ;
; 19                                           ; 37                            ;
; 20                                           ; 26                            ;
; 21                                           ; 30                            ;
; 22                                           ; 11                            ;
; 23                                           ; 22                            ;
; 24                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------+
; Fitter Device Options                                                ;
+----------------------------------------------+-----------------------+
; Option                                       ; Setting               ;
+----------------------------------------------+-----------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                   ;
; Enable INIT_DONE output                      ; Off                   ;
; Configuration scheme                         ; Fast Passive Parallel ;
; Error detection CRC                          ; Off                   ;
; nWS, nRS, nCS, CS                            ; Unreserved            ;
; RDYnBUSY                                     ; Unreserved            ;
; Data[7..1]                                   ; Unreserved            ;
; Data[0]                                      ; Unreserved            ;
; Reserve all unused pins                      ; As input tri-stated   ;
; Base pin-out file on sameframe device        ; Off                   ;
+----------------------------------------------+-----------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                             ;
+--------------------------------------------------------------------------------+----------------------------------+
; Name                                                                           ; Value                            ;
+--------------------------------------------------------------------------------+----------------------------------+
; Mid Wire Use - Fit Attempt 1                                                   ; 11                               ;
; Mid Slack - Fit Attempt 1                                                      ; -1791                            ;
; Internal Atom Count - Fit Attempt 1                                            ; 3899                             ;
; LE/ALM Count - Fit Attempt 1                                                   ; 3899                             ;
; LAB Count - Fit Attempt 1                                                      ; 446                              ;
; Outputs per Lab - Fit Attempt 1                                                ; 5.969                            ;
; Inputs per LAB - Fit Attempt 1                                                 ; 13.430                           ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 1.538                            ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:446                            ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:165;1:181;2:100                ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:162;1:180;2:99;3:5             ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:162;1:180;2:99;3:5             ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:93;1:82;2:195;3:70;4:5;5:1     ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:93;1:82;2:195;3:70;4:5;5:1     ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:434;1:12                       ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:445;1:1                        ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:165;1:229;2:52                 ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:90;1:44;2:300;3:5;4:7          ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:91;1:194;2:161                 ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:446                            ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:91;1:333;2:22                  ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:234;1:212                      ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:52;1:394                       ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:415;1:31                       ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:446                            ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1                    ; 0:1;1:305;2:96;3:27;4:14;5:2;6:1 ;
; LEs in Chains - Fit Attempt 1                                                  ; 346                              ;
; LEs in Long Chains - Fit Attempt 1                                             ; 238                              ;
; LABs with Chains - Fit Attempt 1                                               ; 48                               ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                                ;
; Time - Fit Attempt 1                                                           ; 10                               ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.641                            ;
+--------------------------------------------------------------------------------+----------------------------------+


+-----------------------------------------------+
; Advanced Data - Placement                     ;
+--------------------------------------+--------+
; Name                                 ; Value  ;
+--------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1     ; ff     ;
; Early Wire Use - Fit Attempt 1       ; 5      ;
; Early Slack - Fit Attempt 1          ; 1098   ;
; Auto Fit Point 5 - Fit Attempt 1     ; ff     ;
; Mid Wire Use - Fit Attempt 1         ; 9      ;
; Mid Slack - Fit Attempt 1            ; 1098   ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1     ; ff     ;
; Mid Wire Use - Fit Attempt 1         ; 9      ;
; Mid Slack - Fit Attempt 1            ; 1098   ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Late Wire Use - Fit Attempt 1        ; 10     ;
; Late Slack - Fit Attempt 1           ; 1098   ;
; Auto Fit Point 5 - Fit Attempt 1     ; ff     ;
; Mid Wire Use - Fit Attempt 1         ; 9      ;
; Mid Slack - Fit Attempt 1            ; 1098   ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Peak Regional Wire - Fit Attempt 1   ; 55.813 ;
; Auto Fit Point 7 - Fit Attempt 1     ; ff     ;
; Time - Fit Attempt 1                 ; 24     ;
; Time in fit_fsyn.dll - Fit Attempt 1 ; 14.500 ;
; Time in tsm_tan.dll - Fit Attempt 1  ; 2.906  ;
+--------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; 1939        ;
; Early Wire Use - Fit Attempt 1      ; 12          ;
; Peak Regional Wire - Fit Attempt 1  ; 22          ;
; Mid Slack - Fit Attempt 1           ; 1923        ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 12          ;
; Time - Fit Attempt 1                ; 10          ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 3.219       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Oct 18 15:00:18 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off NiosII_stratix_1s10_standard -c NiosII_stratix_1s10_standard
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP1S10F780C6 for design "NiosII_stratix_1s10_standard"
Info: Implemented Enhanced for PLL "pll:the_pll|altpllpll:the_pll|altpll:altpll_component|pll"
Info: Implementing parameter values for PLL "pll:the_pll|altpllpll:the_pll|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -63 degrees (-3499 ps) for pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_extclk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1S10F780I6 is compatible
    Info: Device EP1S10F780C6ES is compatible
Info: DATA[0] dual-purpose pin not reserved
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Completed User Assigned Global Signals Promotion Operation
Info: Promoted PLL clock signals
    Info: Promoted signal "pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0" to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "clk" to use Global clock in PIN K17
Info: Automatically promoted signal "sld_hub:sld_hub_inst|\inverting_jtag_interface:gen_incremental_comp_flow:hard_inverter_buf_tck" to use Global clock
Info: Automatically promoted some destinations of signal "NiosII_stratix_1s10_standard_reset_pll_c0_out_domain_synch_module:NiosII_stratix_1s10_standard_reset_pll_c0_out_domain_synch|data_out" to use Global clock
    Info: Destination "cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break" may be non-global or may not use global clock
    Info: Destination "sdram:the_sdram|active_cs_n~12" may be non-global or may not use global clock
    Info: Destination "sdram:the_sdram|i_refs[0]~0" may be non-global or may not use global clock
    Info: Destination "cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|internal_resetlatch" may be non-global or may not use global clock
    Info: Destination "sdram:the_sdram|active_cs_n~14" may be non-global or may not use global clock
Info: Automatically promoted signal "NiosII_stratix_1s10_standard_reset_clk_domain_synch_module:NiosII_stratix_1s10_standard_reset_clk_domain_synch|data_out" to use Global clock
Info: Automatically promoted signal "sld_hub:sld_hub_inst|clr_reg~_wirecell" to use Global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|clr_reg" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|clr_reg~_wirecell" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell" may be non-global or may not use global clock
Info: Automatically promoted signal "pll:the_pll|not_areset" to use Global clock
Info: Automatically promoted signal "reset_n_sources~4" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Ignoring invalid fast I/O register assignments
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished register packing
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "CTS[1]" is assigned to location or region, but does not exist in design
    Warning: Node "CTS[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DCD[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DCD[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DSR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DSR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DTR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DTR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_CYCLE_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATACS_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_LCLK" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_LDEV_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_RDYRTN_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_SRDY_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_VLBUS_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_W_R_N" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_RY_BY_N" is assigned to location or region, but does not exist in design
    Warning: Node "INIT_DONE" is assigned to location or region, but does not exist in design
    Warning: Node "PLD_CLKFB" is assigned to location or region, but does not exist in design
    Warning: Node "PLD_CLOCKINPUT[2]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO1_CLKOUT" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO1_IO[16]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO1_IO[19]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO1_IO[22]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO1_IO[23]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO1_IO[28]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO1_IO[40]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_CARDSEL_N" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_CLKOUT" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[0]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[10]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[11]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[12]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[13]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[14]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[15]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[16]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[17]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[18]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[19]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[1]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[20]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[21]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[22]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[23]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[24]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[25]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[26]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[27]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[28]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[29]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[2]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[30]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[31]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[32]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[33]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[34]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[35]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[36]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[37]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[38]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[39]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[3]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[40]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[4]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[5]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[6]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[7]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[8]" is assigned to location or region, but does not exist in design
    Warning: Node "PROTO2_IO[9]" is assigned to location or region, but does not exist in design
    Warning: Node "RI[1]" is assigned to location or region, but does not exist in design
    Warning: Node "RI[2]" is assigned to location or region, but does not exist in design
    Warning: Node "RTS[1]" is assigned to location or region, but does not exist in design
    Warning: Node "RTS[2]" is assigned to location or region, but does not exist in design
    Warning: Node "TR_DEBUGACK" is assigned to location or region, but does not exist in design
    Warning: Node "TR_DEBUGREQ" is assigned to location or region, but does not exist in design
    Warning: Node "ardy_from_the_lan91c111" is assigned to location or region, but does not exist in design
    Warning: Node "cf_addr[0]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_addr[10]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_addr[1]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_addr[2]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_addr[3]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_addr[4]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_addr[5]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_addr[6]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_addr[7]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_addr[8]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_addr[9]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_atasel" is assigned to location or region, but does not exist in design
    Warning: Node "cf_cs_n[0]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_cs_n[1]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[0]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[10]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[11]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[12]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[13]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[14]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[15]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[1]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[2]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[3]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[4]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[5]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[6]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[7]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[8]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_data[9]" is assigned to location or region, but does not exist in design
    Warning: Node "cf_detect" is assigned to location or region, but does not exist in design
    Warning: Node "cf_intrq" is assigned to location or region, but does not exist in design
    Warning: Node "cf_iord_n" is assigned to location or region, but does not exist in design
    Warning: Node "cf_iordy" is assigned to location or region, but does not exist in design
    Warning: Node "cf_iowr_n" is assigned to location or region, but does not exist in design
    Warning: Node "cf_power" is assigned to location or region, but does not exist in design
    Warning: Node "cf_rfu" is assigned to location or region, but does not exist in design
    Warning: Node "cf_we_n" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_clk_from_the_cpu" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[0]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[10]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[11]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[12]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[13]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[14]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[15]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[16]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[17]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[1]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[2]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[3]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[4]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[5]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[6]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[7]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[8]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_offchip_trace_data_from_the_cpu[9]" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_debug_trigout_from_the_cpu" is assigned to location or region, but does not exist in design
    Warning: Node "rxd_to_the_uart2" is assigned to location or region, but does not exist in design
    Warning: Node "txd_from_the_uart2" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:08
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:10
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:10
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register unpacking
Info: Physical synthesis algorithm register unpacking complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:14
Info: Estimated most critical path is register to register delay of 0.703 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X45_Y10_N8; Fanout = 2; REG Node = 'NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0|NiosII_stratix_1s10_standard_clock_0_slave_FSM:slave_FSM|internal_slave_read_request'
    Info: 2: + IC(0.120 ns) + CELL(0.583 ns) = 0.703 ns; Loc. = LC_X45_Y10_N6; Fanout = 1; REG Node = 'NiosII_stratix_1s10_standard_clock_0:the_NiosII_stratix_1s10_standard_clock_0|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1'
    Info: Total cell delay = 0.583 ns ( 82.93 % )
    Info: Total interconnect delay = 0.120 ns ( 17.07 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 10% of the available device resources
    Info: Peak interconnect usage is 22% of the available device resources in the region that extends from location X32_Y10 to location X42_Y20
Info: Fitter routing operations ending: elapsed time is 00:00:10
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 3 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin zs_cke_from_the_sdram has GND driving its datain port
    Info: Pin ENET_ADS_N has GND driving its datain port
    Info: Pin ENET_AEN has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: ext_ram_bus_avalon_slave_arbitrator:the_ext_ram_bus_avalon_slave|d1_in_a_write_cycle~COMB_OUT
        Info: Type bi-directional pin ext_ram_bus_data[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[20] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[19] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[27] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[18] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[26] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[17] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[25] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[16] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[24] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[23] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[31] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[22] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[30] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[21] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[29] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ext_ram_bus_data[28] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: cpu:the_cpu|M_alu_result[2] (inverted)
        Info: Type bi-directional pin LCD_data_to_and_from_the_lcd_display[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin LCD_data_to_and_from_the_lcd_display[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin LCD_data_to_and_from_the_lcd_display[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin LCD_data_to_and_from_the_lcd_display[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin LCD_data_to_and_from_the_lcd_display[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin LCD_data_to_and_from_the_lcd_display[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin LCD_data_to_and_from_the_lcd_display[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin LCD_data_to_and_from_the_lcd_display[5] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: sdram:the_sdram|oe
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[27] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[18] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[26] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[17] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[25] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[16] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[24] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[23] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[31] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[22] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[30] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[21] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[29] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[20] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[28] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin zs_dq_to_and_from_the_sdram[19] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: reconfig_request_pio:the_reconfig_request_pio|data_dir
        Info: Type bi-directional pin bidir_port_to_and_from_the_reconfig_request_pio uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file C:/work/standard/NiosII_stratix_1s10_standard.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 139 warnings
    Info: Peak virtual memory: 254 megabytes
    Info: Processing ended: Sun Oct 18 15:01:43 2009
    Info: Elapsed time: 00:01:25
    Info: Total CPU time (on all processors): 00:01:29


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/work/standard/NiosII_stratix_1s10_standard.fit.smsg.


