

# ğŸš€ VHDL (VHSIC Hardware Description Language) KÄ±lavuzu

VHDL, elektronik sistemlerin, Ã¶zellikle de **ASIC (Application-Specific Integrated Circuit)** ve **FPGA (Field-Programmable Gate Array)** gibi programlanabilir donanÄ±mlarÄ±n davranÄ±ÅŸsal ve yapÄ±sal Ã¶zelliklerini tanÄ±mlamak iÃ§in kullanÄ±lan standartlaÅŸtÄ±rÄ±lmÄ±ÅŸ bir dildir.

-----

## ğŸ¯ Temel Konseptler ve Mimarisi

VHDL'deki bir tasarÄ±m, genellikle iki ana bÃ¶lÃ¼mden oluÅŸur:

### 1\. Entity (VarlÄ±k)

  * Bir devrenin **dÄ±ÅŸ arayÃ¼zÃ¼nÃ¼** (giriÅŸ ve Ã§Ä±kÄ±ÅŸ portlarÄ±nÄ±) tanÄ±mlar.
  * Devrenin **ne yaptÄ±ÄŸÄ±nÄ±** deÄŸil, **neye benzediÄŸini** (pinlerini) belirtir.

### 2\. Architecture (Mimari)

  * Entity tarafÄ±ndan tanÄ±mlanan arayÃ¼zÃ¼n **iÃ§ iÅŸleyiÅŸini** veya **davranÄ±ÅŸÄ±nÄ±** tanÄ±mlar.
  * Bir Entity'nin birden fazla Architecture'Ä± olabilir (Ã¶rneÄŸin, aynÄ± Entity iÃ§in davranÄ±ÅŸsal, veri akÄ±ÅŸÄ± ve yapÄ±sal yaklaÅŸÄ±mlar).

#### 3 Ana Modelleme Stili:

| Stil | TanÄ±m | KullanÄ±m AlanÄ± |
| :--- | :--- | :--- |
| **DavranÄ±ÅŸsal (Behavioral)** | Ä°ÅŸlemleri, sÄ±rasal komutlar ve kontrol yapÄ±larÄ± (`if`, `case`, `loop`) kullanarak yazÄ±lÄ±m diline benzer ÅŸekilde tanÄ±mlar. (Ã–rn: Bir mikroiÅŸlemcinin Ã§alÄ±ÅŸmasÄ±) | YÃ¼ksek seviye soyutlama, test tezgahlarÄ± (Testbenches) |
| **Veri AkÄ±ÅŸÄ± (Dataflow)** | Sinyaller arasÄ±ndaki atamalarÄ± (`<=`) kullanarak mantÄ±ksal denklemleri tanÄ±mlar. TÃ¼m atamalar eÅŸ zamanlÄ±dÄ±r. (Ã–rn: Kombinasyonel mantÄ±k) | Ortadan yÃ¼ksek seviye soyutlama, basit kombinasyonel devreler |
| **YapÄ±sal (Structural)** | Devrenin, daha kÃ¼Ã§Ã¼k alt bileÅŸenlerin (`components`) birbirine nasÄ±l baÄŸlandÄ±ÄŸÄ±nÄ± gÃ¶steren bir netlist (baÄŸlantÄ± listesi) olarak tanÄ±mlanmasÄ±dÄ±r. | DÃ¼ÅŸÃ¼k seviye, fiziksel yerleÅŸime yakÄ±n modelleme |

-----

## ğŸ› ï¸ Temel VHDL ElemanlarÄ±

### A. KÃ¼tÃ¼phaneler ve Paketler

  * **KÃ¼tÃ¼phane (Library):** Ã–nceden derlenmiÅŸ VHDL birimlerinin (Entity, Package) depolandÄ±ÄŸÄ± yerdir. En yaygÄ±n kullanÄ±lanlar:
      * `IEEE`: Standart mantÄ±ksal tipleri ve matematiksel iÅŸlemleri iÃ§erir.
      * `WORK`: Mevcut projenizin birimlerinin derlendiÄŸi kÃ¼tÃ¼phanedir.
  * **Paket (Package):** Fonksiyonlar, prosedÃ¼rler, yeni veri tipleri ve sabitler gibi genel tanÄ±mlamalarÄ± bir araya getirir.

### B. Veri Tipleri

VHDL, sÄ±kÄ± tipleme (strongly-typed) gerektiren bir dildir. En sÄ±k kullanÄ±lan tipler:

| Tip | KÃ¼tÃ¼phane | TanÄ±m |
| :--- | :--- | :--- |
| **BIT / BIT\_VECTOR** | Standart | 0 veya 1. Ã‡ok az kullanÄ±lÄ±r. |
| **STD\_LOGIC / STD\_LOGIC\_VECTOR** | `IEEE.std_logic_1164` | `0`, `1`, `Z` (YÃ¼ksek empedans), `U` (TanÄ±msÄ±z) gibi 9 farklÄ± deÄŸer alabilir. **DonanÄ±m sentezi iÃ§in standarttÄ±r.** |
| **INTEGER** | Standart | TamsayÄ±lar. Sentezleyiciler genellikle sÄ±nÄ±rlÄ± bit geniÅŸliÄŸi atar. |
| **NATURAL / POSITIVE** | Standart | Pozitif tamsayÄ±lar. |
| **BOOLEAN** | Standart | `TRUE` veya `FALSE`. |

### C. Sinyaller ve DeÄŸiÅŸkenler

  * **Sinyal (Signal):** Fiziksel bir kabloyu veya devredeki bir baÄŸlantÄ±yÄ± temsil eder. Atamalar (`<=`) **eÅŸ zamanlÄ±** olarak gerÃ§ekleÅŸir ve bir **gecikme** sonrasÄ±nda yeni deÄŸeri alÄ±r (GerÃ§ek donanÄ±mÄ± taklit eder). **Mimari gÃ¶vdesinde** tanÄ±mlanÄ±r.
  * **DeÄŸiÅŸken (Variable):** Geleneksel programlama dillerindeki deÄŸiÅŸkenlere benzer. Atamalar (`:=`) **anlÄ±k** olarak gerÃ§ekleÅŸir. YalnÄ±zca **Process'lerin** veya **Fonksiyon/ProsedÃ¼rlerin** iÃ§inde tanÄ±mlanabilir.

### D. Process (Ä°ÅŸlem BloÄŸu)

  * VHDL'de **sÄ±rasal mantÄ±ÄŸÄ±** (Sequential Logic) modellemek iÃ§in temel yapÄ±dÄ±r.
  * Bir `PROCESS` bloÄŸu iÃ§indeki tÃ¼m ifadeler sÄ±rasal olarak iÅŸlenir.
  * **Hassasiyet Listesi (Sensitivity List):** Process'in yeniden Ã§alÄ±ÅŸtÄ±rÄ±lmasÄ±nÄ± tetikleyen sinyalleri iÃ§erir (Ã–rn: `PROCESS(CLK, RESET)`).

<!-- end list -->

```vhdl
PROCESS (CLK)
BEGIN
    IF rising_edge(CLK) THEN
        -- CLK'in yÃ¼kselen kenarÄ±nda yapÄ±lacaklar
        Q <= D;
    END IF;
END PROCESS;
```

-----

## ğŸ–¥ï¸ TasarÄ±m AkÄ±ÅŸÄ± (Design Flow)

VHDL, genellikle aÅŸaÄŸÄ±daki adÄ±mlarÄ± iÃ§eren bir donanÄ±m tasarÄ±m akÄ±ÅŸÄ±nda kullanÄ±lÄ±r:

1.  **TasarÄ±m GiriÅŸi (Design Entry):** VHDL kodunun yazÄ±lmasÄ±.
2.  **DoÄŸrulama/SimÃ¼lasyon (Verification/Simulation):** TasarÄ±mÄ±n bir **Test TezgahÄ± (Testbench)** kullanÄ±larak, gerÃ§ek bir donanÄ±m Ã¼zerinde Ã§alÄ±ÅŸtÄ±rÄ±lmadan Ã¶nce iÅŸlevselliÄŸinin kontrol edilmesi.
3.  **Sentez (Synthesis):** VHDL kodunun, hedef donanÄ±mÄ±n (FPGA/ASIC) temel mantÄ±k kapÄ±larÄ±na, flip-flop'lara ve diÄŸer yapÄ± taÅŸlarÄ±na dÃ¶nÃ¼ÅŸtÃ¼rÃ¼lmesi.
4.  **YerleÅŸtirme ve Rota (Place and Route):** SentezlenmiÅŸ mantÄ±ÄŸÄ±n yonga Ã¼zerindeki fiziksel konumlara yerleÅŸtirilmesi ve baÄŸlantÄ±larÄ±n (routing) oluÅŸturulmasÄ±.
5.  **Zamanlama Analizi (Timing Analysis):** Devrenin maksimum Ã§alÄ±ÅŸma frekansÄ± gibi kritik zamanlama gereksinimlerini karÅŸÄ±layÄ±p karÅŸÄ±lamadÄ±ÄŸÄ±nÄ±n kontrol edilmesi.
6.  **Programlama (Programming):** SonuÃ§ dosyasÄ±nÄ±n (Ã¶rneÄŸin, FPGA'e bir `.bit` dosyasÄ±) hedef donanÄ±ma yÃ¼klenmesi.

-----

## ğŸ“ Pratik Ä°puÃ§larÄ±

  * **Sentezlenebilirlik (Synthesizability):** YazdÄ±ÄŸÄ±nÄ±z VHDL kodunun fiziksel bir donanÄ±ma dÃ¶nÃ¼ÅŸtÃ¼rÃ¼lebilir olmasÄ± gerekir. Ã–rneÄŸin, sonsuz dÃ¶ngÃ¼ler veya rastgele gecikmeler genellikle sentezlenemez.
  * **DÄ±ÅŸarÄ±dan Ã‡Ä±karÄ±lan DonanÄ±m:** Sentezleyici, kodunuzdaki her yapÄ±yÄ± (IF, CASE, PROCESS) gerÃ§ek donanÄ±m elemanlarÄ±na (Mux, Flip-Flop, Logic Gates) dÃ¶nÃ¼ÅŸtÃ¼rÃ¼r.
  * **Kombinasyonel MantÄ±k:** EÄŸer bir `PROCESS` bloÄŸundaki hassasiyet listesinde kullanÄ±lan tÃ¼m giriÅŸ sinyallerini iÃ§ermezseniz, sentezleyici **Mandallar (Latches)** oluÅŸturabilir. Ã‡oÄŸu tasarÄ±mda mandallardan kaÃ§Ä±nÄ±lmalÄ±dÄ±r; bu nedenle, kombinasyonel process'lerde **tÃ¼m giriÅŸleri** hassasiyet listesine ekleyin. (VHDL-2008 ve sonrasÄ± iÃ§in `ALL` anahtar kelimesi kullanÄ±labilir.)

-----

## ğŸ“š Kaynaklar ve Ä°leri Okuma

  * **IEEE 1076 StandardÄ±:** VHDL'nin resmi standardÄ±.
  * **EDA (Electronic Design Automation) AraÃ§larÄ±:**
      * **SimÃ¼lasyon:** ModelSim, QuestaSim, GHDL
      * **Sentez ve P\&R (FPGA):** Xilinx Vivado, Intel Quartus Prime