
---------------------------------------------------------------------------------------------------------
【主版本  】V01.04
【修改日期】2015/12/4 13:45:02
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.04
2. 修改了时钟的产生方式，慢速时钟也用dcm产生，这样的话，快速时钟和慢速时钟是对齐的
3. 修改 ad_lvds_serializer ，减少1拍
4. 修改 ad_timing_generate ，同步字位置修改
5. lattice 环境下的pll还没有验证

---------------------------------------------------------------------------------------------------------
【主版本  】V01.03
【修改日期】2015/8/21 14:47:12
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.03
2. ccd信号之前早出现了一拍，现在ccd模块改了，ad也要改，等于是要提前1拍

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02
【修改日期】2015/8/10 15:16:56
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02
2. 重新规划整理了模块，按照9970的手册，整理了2级模块
3. 与ccd模块联合仿真，初步成功

---------------------------------------------------------------------------------------------------------
【主版本  】V01.01
【修改日期】2015/7/29 13:39:20
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.01
2. 修改sync align loc的位置，根据lattice芯片的测试结果，修改同步字的位置

---------------------------------------------------------------------------------------------------------
【主版本  】V01.00
【修改日期】2015/7/16 9:12:42
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.00
2. ad9970 模块
3. 基本功能是串行化

---------------------------------------------------------------------------------------------------------
模块版本号说明
---------------------------------------------------------------------------------------------------------
FPGA 代码 版本号 共16位，共分为2个byte，从高到低分别为 1 2 byte
byte 1 ：发布版本，初始为0x01，内部测试通过，可以增加发布版本
byte 2 ：研发版本，初始为0x00，测试时候使用
