# Lab 00 -  Introducci√≥n a Verilog, Simulaci√≥n y M√°quinas de Estados Finitos (FSM)

En este repositorio se encuentran el dise√±o, implementaci√≥n en c√≥digo Verilog y resultados de simulaci√≥n de los tres ejercicios planteados de maquina de estado. El flujo de dise√±o digital aplicado incluye el planteamiento de la arquitectura (Control + Datapath), y la verificaci√≥n mediante *testbenches* en Verilog y GTKWave.

## üìÅ Estructura del Repositorio

* `/src/`: Contiene los archivos fuente en Verilog (`.v`) de los dise√±os.
* `/sim/`: Contiene los archivos *testbench* (`tb_*.v`) para la simulaci√≥n.
* `/img/`: Contiene los diagramas de bloques y capturas de GTKWave.
* `README.md`: Este informe t√©cnico.

---

## üö¶ Ejercicio 1: FSM de Control ‚Äì Sem√°foro Simple

### 1.1 Planteamiento del Dise√±o
[üìù Nota para ti: Describe aqu√≠ brevemente el dise√±o. Menciona que es una FSM de Moore con 3 estados (S0, S1, S2) y c√≥mo el contador interno maneja los ciclos de reloj para cada luz.]

### 1.2 Diagrama
<img width="892" height="575" alt="image" src="https://github.com/user-attachments/assets/cea9f85e-c723-439a-89d2-3abb5bb6dd54" />


### 1.3 Resultados de Simulaci√≥n
<img width="1174" height="383" alt="image" src="https://github.com/user-attachments/assets/b8cdcb94-8335-44a9-8729-b2af25ae15a1" />


**An√°lisis de la simulaci√≥n:**
[üìù Nota para ti: Explica aqu√≠ qu√© se ve en la imagen. Confirma que el verde dur√≥ 5 ciclos, amarillo 2 y rojo 4. Confirma que solo hay una salida activa a la vez].

---

## ‚ûï Ejercicio 2: FSM con Datapath ‚Äì Acumulador Secuencial

### 2.1 Planteamiento del Dise√±o
[üìù Nota para ti: Describe el sistema. Menciona los estados IDLE, LOAD, ADD, DONE y c√≥mo la Unidad de Control maneja la Ruta de Datos (el registro acumulador). Menciona qu√© variante te toc√≥ (ej. sumar 4 veces)].

### 2.2 Diagrama
<img width="1042" height="601" alt="image" src="https://github.com/user-attachments/assets/72da10a7-b667-4efb-9607-b60ebc58917e" />


### 2.3 Resultados de Simulaci√≥n
<img width="1165" height="338" alt="image" src="https://github.com/user-attachments/assets/a3ff8f3c-f08c-441f-a2da-29ed27f76c30" />


**An√°lisis de la simulaci√≥n:**
[üìù Nota para ti: Explica c√≥mo se ve el pulso de start, c√≥mo el registro 'acc' va incrementando su valor en cada ciclo de reloj, y c√≥mo se activa la se√±al 'done'].

---

## üì° Ejercicio 3: ASM Completa ‚Äì Transmisor Serial S√≠ncrono

### 3.1 Planteamiento del Dise√±o (Descripci√≥n de la ASM)
Se hizo un transmisor de 8 bits pensado en una m√°quina de estado algor√≠tmica ASM. El sistema est√° compuesto por una Unidad de Control que a su vez es una maquina de estados finita, de 5 estados: IDLE, LOAD, BIT_HOLD, SHIFT_NEXt, DONE y un Datapath que incluye un registro de desplazamiento shift_reg, un contador de temporizaci√≥n tick_cnt y un contador de bits bit_count. 

El sistema recibe un byte de entrada lo carga en el registro y lo transmite bit a bit iniciando por el bit menos significativo por la l√≠nea serial tx, controlando la duraci√≥n de cada bit mediante el par√°metro "CLKS_PER_BIT".

### 3.2 Diagrama de Bloques

![Carta ASM Transmisor](./img/asm_transmisor.png)
*(A√±ade aqu√≠ tu diagrama de bloques y/o dibujo de la m√°quina de estados ASM)*

### 3.3 Resultados de Simulaci√≥n y An√°lisis en GTKWave
<img width="1106" height="355" alt="image" src="https://github.com/user-attachments/assets/d4e75110-e09f-42b7-8741-e391a5f19b47" />

<img width="1159" height="393" alt="image" src="https://github.com/user-attachments/assets/515ae851-23fd-4403-9a19-08d69910c630" />

**Explicaci√≥n del funcionamiento observado:**
Se observa el correcto flujo de datos a trav√©s de los estados definidos, al recibir el pulso de start, el sistema sale de IDLE y pasa a transmitir. De acuerdo con los requerimientos t√©cnicos, se conf irma lo siguiente:

1. **Transmisi√≥n correcta de los 8 bits:** Se verifica en la gr√°fica que, tras cargar los datos de prueba 8'hA5 y 8'h3C, el registro de desplazamiento transfiere los valores correctamente a la l√≠nea tx bit a bit.
2. **Duraci√≥n exacta de cada bit:** Se observa que la se√±al tx mantiene su valor durante CLKS_PER_BIT ciclos de reloj. Esto se logra gracias al contador interno tick_cnt, el cual se reinicia apropiadamente al cambiar de bit.
3. **Activaci√≥n correcta de busy:** La se√±al busy se eleva a 1 l√≥gico en el estado LOAD y se mantiene activa sin interrupciones durante toda la transmisi√≥n (estados BIT_HOLD y SHIFT_NEXT), regresando a 0 al terminar.
4. **Activaci√≥n de done por un √∫nico ciclo:** Se comprueba que, al despachar el octavo bit, el sistema transiciona al estado DONE. En este punto, la se√±al done se activa (1) durante un ciclo de reloj antes de que el sistema regrese autom√°ticamente al estado IDLE.
