<DOC>
<DOCNO>
EP-0011540
</DOCNO>
<TEXT>
<DATE>
19800528
</DATE>
<IPC-CLASSIFICATIONS>
<main>H04L-11/20</main> H04L-12/56 
</IPC-CLASSIFICATIONS>
<TITLE>
input-output interface device between a data switcher and a plurality of transmission lines.
</TITLE>
<APPLICANT>
cheminel danielfr<sep>renoulin roger jeanfr<sep>telediffusion fsefr<sep>cheminel, daniel<sep>etablissement public de diffusion dit± "telediffusion de france"<sep>renoulin, roger jean<sep>cheminel, daniellycée de bréquigny avenue de bréquignyf-35100 rennesfr<sep>etablissement public de diffusion dit "télédiffusion de france" 21-27 rue barbèsf-92120 montrougefr <sep>renoulin, roger jean 29, rue rené jean mailleuxthorigné-sur-vilaine f-35510 cessonfr<sep>cheminel, daniel<sep>etablissement public de diffusion dit  "telediffusion de france"<sep>renoulin, roger jean<sep>
</APPLICANT>
<INVENTOR>
cheminel daniel<sep>renoulin roger<sep>thepaut bernard<sep>cheminel, daniel<sep>renoulin, roger<sep>thepaut, bernard<sep>cheminel, daniellycée de bréquigny ave. de bréquignyf-35100 rennesfr<sep>renoulin, roger29, rue jean mailleux thorigné s/vilainef-35510 cessonfr<sep>thepaut, bernard16, chemin françois luzelf-35740 pacefr<sep>cheminel, daniel<sep>renoulin, roger<sep>thepaut, bernard<sep>cheminel, daniellycée de bréquigny ave. de bréquignyf-35100 rennesfr  <sep>renoulin, roger 29, rue jean mailleux thorigné s/vilainef-35510 cessonfr<sep>thepaut, bernard16, chemin françois luzelf-35740 pacefr<sep>
</INVENTOR>
<ABSTRACT>
1.  an input-output interface device connected between a data switching exchange and a plurality of forward and backward data transmission channels, the data being processed in "packet" mode in the data switching exchange and being transmitted arranged in "frames" on the transmission channels, each frame containing one or several packets of data, each packet being composed of a plurality of data bytes, each data transmission channel comprising a data transmission line and a clock transmission line, said device comprising a bit stage that comprises a multiplexer (5) connected from the backward data transmission channels and a demultiplexer (4) connected to the forward data transmission channels (3a. 1-3a. 128), a time base circuit (21) generating an elementary operation cycle, a plurality of bit operation memories (12, 16, 17, 19), each bit operation memory being associated to a logic operator (11, 15, 18, 20) able to perform the logic or arithmetic operation assigned to the associated memory, characterized in that it further comprises a line condition scanner (10) cyclically scanning sequentially the clock transmission lines (3b1-3b. 128 and 3d. 1-3d. 128), the scanner (10) cycle being substantially shorter than the shortest duration of a bit transmitted on said channels (3a. 1-3a. 128 and 3c. 1-3c. 128), each bit operation memory (12, 16, 17, 19) being constituted of as many words as backward and forward channels, word addressing in each bit operation memory as well as adressing of either the multiplexer or the demultiplexer being determined by the said scanner (10) position, any condition change by transition of any clock transmission line causing the scanner (10) to stop which then triggers the said addressing and the operation of the said time base circuit (21) for an elementary operation cycle, each bit operation memory together with its operator performing during said elementary operation cycle the logic or arithmetic operation assigned thereto, and, at the end of said elementary operation cycle, said scanner (10) resuming scanning. 
</ABSTRACT>
<DESCRIPTION>
dispositif d'interface entrée-sortie entre un commutateur de données et une pluralité de voies de transmission la présente invention concerne un dispositif d'interface entréesortie monté entre un commutateur de données et une pluralité de voies de transmission de données entrantes et sortantes, les données étant traitées dans le commutateur de données par "paquets" et étant transmises sur les voies de transmission par "trames", chaque trame contenant un ou plusieurs paquets de données, chaque paquet étant formé d'une pluralité d'octets de données, conformément aux normes de transmission internationales. on rappelle que, dans la technique de la commutation de données on distingue la commutation de "paquets", dans laquelle, chaque paquet comprend, devant les données utiles, une série d'octets formant une "étiquette" qui contient toutes les informations utiles à l'acheminement du paquet, c'est à dire par exemple, la destination, le numéro d'ordre, le format, etc. par ailleurs, on sait grouper, pour les transmettre sur une même voie de transmission, plusieurs paquets pour former une trame. dans une trame, les différents paquets concernent généralement des communications différentes que l'on achemine par la même voie de transmission. en tête et en queue de trame sont ajoutés des octets de synchronisation permettant de reconnaître le début et la fin d'une trame. dans la suite de la description, on suppose que le commutateur de données est capable d'inscrire dans une zone de mémoire à double ports d'entrée et de sortie une séquence de paquets destinés à constituer le contenu utile d'une trame et d'indiquer au dispositif d'interface entrée-sortie toutes les indications concernant la situation de cette zone. on suppose également que le commutateur de données est capable de lire dans une zone de mémoire à double ports d'entrée et de sortie une séquence de paquets extraits d'une trame et inscrits dans cette zone par le dispositif d'interface entrée-sortie, toutes les indications concernant la situation de cette zone ayant été préalablement indiquée par le commutateur au dispositif d'interface. par ailleurs, les voies de transmission sont supposées classiques c'est à dire qu'elles sont bidirectionnelles et comportent deux fils aller, l'un portant les éléments binaires ou ebs utiles et l'autre l'horloge aller, et deux fils retour, l'un portant les ebs utiles et l'autre l'horloge retour. un objet de la présente invention consiste à prévoir un dispositif d'interface entrée-sortie capable de gérer pour chaque voie entrante ou sortante les trames de données. suivant une caractéristique de l'invention, il est prévu un dispositif d'interface entrée-sortie monté entre un commutateur de données et une pluralité de voies de transmission de données entrantes et sortantes, les données étant traitées dans le commutateur de données par "paquets" et étant transmises sur les voies de transmission par "trames", chaque trame contenant un ou plusieurs paquets de données, chaque paquet étant formé d'une pluralite d'octets de données, chaque voie de transmission de données comportant une ligne de transmission de données et une ligne de transmission d'horloge, le dispositif comportant un étage élément binaire qui comprend un explorateur d'état de ligne, un circuit de base de temps engendrant un
</DESCRIPTION>
<CLAIMS>
 revendications       1) bi positif d'interface entrée-sort ;::ont. entre un cc.; ,- a    teur de données et une pluralité   oc    voies de transmission   dc      donnée    entrantes   et    sortantes, les données étant   traitées    dans le commutateur de données par "paquets" et étant transmises sur les voies de   trans..is-      slon    par   "tracs",    cnaque   transe    contenant un cu plusieurs paquets de données, chaque paquet étant   foré    d'une pluralité d'octets de données,  chaque voie de transmission de données   cocii,ortant    une ligne de   transmis      sion    de données et une ligne   de      transn.jssion      horloge,    caractérisé   en    ce qu'il   comporte    un étage   éltr,.ent    binaire qui comprend un   explorateur    d'état de   ligue,    un circuit   de    base de   temps    engendrant un cycle d'opération   élémentaire,    une pluralité oe mémoires, chaque mémoire ét.ant associée à un opérateur logique capable d'exécuter une opération spécifique,  des   multiplexeurs    respectivement reliés aux lignes entrantes de transmission de données et des démultiplexeurs respectivement reliés aux lignes sortantes de transmission de données, ledit explorateur explorant cycliquement successivement les lignes de transmission d'horloge, le cycle de l'explorateur étant sensiblement inférieur à la durée la plus faible d'un élément binaire transmis sur les voies, chaque mémoire étant constituée d'autant de mots que de voies entrantes ou sortantes, les adresses des mots dans chaque mémoire étant liées aux positions que peut prendre ledit explorateur, chaque mémoire, avec son opérateur, effectuant, pendant un cycle d'opération élémentaire, une opération spécifique,  telle que le décalage d'un registre pour entrer un élément binaire provenant d'un multiplexeur adressé par ledit explorateur et relié à la ligne entrante considérée, ou pour sortir un élément binaire vers un démultiplexeur adressé par l'explorateur et relié à la ligne sortante considérée, ou une incrémentation, ou une autre opération relative à un élément binaire reçu d'une ligne entrante ou émis par une ligne sortante et, s'il s'agit du huitième élément binaire d'un octet, relative à cet octet, le changement d'état, par transition positive, d'une ligne de transmission d'horloge provoquant l'arrêt de l'explorateur qui déclenche alors le fonctionnement dudit circuit de base de temps pendant un cycle d'opération   élémentaire,    et l'adressage de la pluralité desdites mémoires,  chaque mémoire avec son opérateur effectuant pendant ledit cycle d'opération élémentaire l'opération spécifique qui lui est attribuée, et à la fin dudit cycle d'opération  élémentaire, ledit explorateur reprenant son exploitation.    2) dispositif   suivant    la revendication 1,   caractérisé    en ce qu'il    comporte un étaye octet; et un processeur 'état'e c c'octets comprenant    des   mémoires    d'opération d'octets, avec   leurs      opérateurs      associés,      c:.-e      mémoire    de séquence d'octets, avec son opérateur   séquenceur,    ledit processeur étant relie à certains opérateurs, au   mo ns,    des   éta,=: :es       d'élément binaire et d'octet far une mémoire d'entrée du type "premier    entré -   premier    sorti" et une mémoire ce sortie   dc    type "boîte a let.- tres", laquelle est   adressée    en lecture, comme les autres   mémoire;      d'opération      d'octets,    par ladite   mémoire      a-e    séquence c'octets   laquelle    est rendue active, par son opérateur séquenceur, au huitième   élément    binaire d'un octet quand elle est adressée par ledit explorateur.    3j dispositif suivant la revendication 1 ou 2, caractérisé en ce qu'une desdites mémoires   ue      l'étage    élément binaire, avec son   cpéra-    teur, effectue le calcul de redondance cyclique,   élément    binaire par élément binaire, à la fois pour les trames reçues et pour les trames   émises.        4) dispositif suivant la revendication 2 ou 3, caractérisé en ce que, dans l'étage octet, une des mémoires d'opérations d'octets, avec son opérateur, assure la transparence à   l'émission    comme à la réception.    5) dispositif suivant l'une des revendications 1 à 4, caractérisé en ce que, dans l'étage élément binaire, une desdites   mémoires,    avec son opérateur, assure la synchronisation octet à   1'érr.ission    et à la réception.  
</CLAIMS>
</TEXT>
</DOC>
