# 231016-1022

## H743以太通信

### 从OSI到TCP/IP

<table>
	<tr>
	    <th>OSI模型</th>
	    <th>TCP/IP协议栈</th>
	    <th>例子</th>  
	</tr >
	<tr >
	    <td>应用层</td>
	    <td rowspan="3">应用层</td>
	    <td rowspan="3">HTTP、FTP、MQTT</td>
	</tr>
	<tr>
        <td>表示层</td>
	</tr>
	<tr>
	    <td>会话层</td>
	</tr>
	<tr>
	    <td>传输层</td>
	    <td>传输层</td>
        <td>TCP、UDP</td>
	</tr>
	<tr>
        <td>网络层</td>
	    <td>网络层</td>
        <td>IP、ICMP、ARP</td>
	</tr>
	<tr>
	    <td>数据链路层</td>
	    <td rowspan="2">网络接口层</td>
        <td rowspan="2">设备驱动及接口卡</td>
	</tr>
	<tr>
	    <td>物理层</td>
	</tr>
</table>

### 网络接口层

本次使用的STM32H743芯片，实现物理层的PHY芯片为LAN8720A，通过RMII与H743连接，数据链路层的MAC内核由H743集成。

下为H743以太网高级框架图：

[![piidmxf.png](https://z1.ax1x.com/2023/10/19/piidmxf.png)](https://imgse.com/i/piidmxf)

#### MII与RMII

##### MII

MAC子层与PHY之间的互联协议。通过参考时钟实现4位宽的发送和接收路径。

[![piiwVw4.png](https://z1.ax1x.com/2023/10/19/piiwVw4.png)](https://imgse.com/i/piiwVw4)

* TX_CLK连续时钟信号，该信号提供进行Tx数据传输的参考时序。速率为10Mbps时标称频率为2.5Mhz；速率为100Mbps时标称为25Mhz。

* RX_CLK连续时钟信号，该信号提供进行Rx数据传输是的参考时序。速率为10Mbps时标称频率为2.5Mhz；速率为100Mbps时标称为25Mhz。

* TX_EN发送使能信号，该信号表示MAC当前针对MII发送半字节。该信号必须与报头的前半字节进行同步（TX_CLK），并在所有待发送的半字节均发送到MII时必须保持同步。

* TXD[3:0]数据发送信号。

  TXD时4个1组的数据信号，MAC子层同步驱动，在TX_EN信号有效时才为有效信号（有效数据）。TXD[0]为最低有效位，TXD[3]为最高有效位。禁止TX_EN时，发送数据不会对PHY产生任何影响。

* CRS载波侦听信号。

  当发送或接收戒指处于非空闲状态时，由PHY使能该信号。发送和接收介质均处于空闲状态时，由PHY禁止该信号。PHY必须确保CS信号在冲突条件下保持有效状态。该信号无需与Tx和Rx时钟保持同步。在全双工模式下，该信号的状态对MAC子层无任何意义。

* COL冲突检测信号。

  检测到介质上存在冲突后，PHY必须立即使能该信号，并且只要存在冲突条件，该信号就必须保持有效状态。该信号无需与Tx和Rx时钟保持同步。在全双工模式下，该信号的状态对MAC子层无任何意义。

* RXD[3:0]数据接收信号

  RXD是4个1组的数据信号，由PHY同步驱动，在RX_DV信号有效时采薇有效信号（有效数据）。RXD[0]为最低有效位，RXD[3]为最高有效位。当RX_EN禁止、RX_ER使能时，特定的RXD[3:0]值用于传输来自PHY的特定信息。

* RX_DV接收数据有效信号

  该信号表示 PHY 当前正针对 MII 接收已恢复并解码的半字节。该信号必须与恢复帧的头半字节进行同步 (RX_CLK)，并且一直保持同步到恢复帧的最后半字节。该信号必须在最后半字节随后的第一个时钟周期之前禁止。为了正确接收帧，RX_DV 信号必须在时间范围上涵盖要接收的帧，其开始时间不得迟于 SFD 字段出现的时间。

* RX_ER接收错误信号

  该信号必须保持一个或多个周期 (RX_CLK)，从而向 MAC 子层指示在帧的某处检测到错误。该错误条件必须通过 RX_DV 的有效情况进行验证。

RX接口信号编码

| RX_DV | RX_ERR | RXD[3:0]   | 说明             |
| ----- | ------ | ---------- | ---------------- |
| 0     | 0      | 0000到1111 | 正常帧间         |
| 0     | 1      | 0000       | 正常帧间         |
| 0     | 1      | 0001到1101 | 保留             |
| 0     | 1      | 1110       | 错误载波检测     |
| 0     | 1      | 1111       | 保留             |
| 1     | 0      | 0000到1111 | 正常数据接收     |
| 1     | 1      | 0000到1111 | 数据接收出现错误 |

#### RMII

MAC子层与PHY之间的互联协议。通过参考时钟实现2位宽的发送和接收路径。不支持1000Mbps的传输速率。

[![piiDrnK.png](https://z1.ax1x.com/2023/10/19/piiDrnK.png)](https://imgse.com/i/piiDrnK)

可以看到RMII模块在MAC子层到PHY之间，每个时钟周期2位宽数据

##### 发送位序

来自 MII 接口的每个半字节都在 RMII 接口上发送，一次发送双位，首先发送位序较低的位（D1 和 D0），再发送位序较高的位（D2 和 D3）。

[![pikV6Y9.png](https://z1.ax1x.com/2023/10/21/pikV6Y9.png)](https://imgse.com/i/pikV6Y9)

##### 接收位序

每个半字节都从接收自 RMII 接口的双位发送到 MII 接口，先接收位序较低的位（D0 和 D1），再接收位序较高的位（D2 和 D3）。

[![pikVBeU.png](https://z1.ax1x.com/2023/10/21/pikVBeU.png)](https://imgse.com/i/pikVBeU)



## GD32E503RCT6 pwm to can bridge & STM32F042K6T6 can switch

所有功能已经实现，等待现场验证。

