### 0.25μm DRAM プロセス工程表（フル版）

#### 分離構造・ウェル形成

| 工程名     | 処理内容                  | 対象領域             | 注入目的                                           | 代表条件                      | 備考                                               |
|------------|---------------------------|----------------------|----------------------------------------------------|-------------------------------|----------------------------------------------------|
| FS-DP      | SiON酸窒化膜堆積          | 全体基板              | LOCOS前界面保護                                     | 200Å @ 700℃                   | 膜質改善目的                                        |
| FSN-DP     | LOCOS用窒化膜              | Field領域            | Field Mask酸化防止                                  | 1500Å @ 750℃                  | LOCOS酸化前工程                                     |
| F-PH       | Fieldフォト（KrF）         | Field領域            | LOCOSパターン形成                                   | 0.35μm                         | Semi-recess対応                                     |
| F-ET       | SIN + SION開口            | Field領域            | LOCOS開口（エッチ）                                 | -                             | 多層保護膜の除去                                   |
| F-OX       | LOCOS酸化                  | Field領域            | Field酸化膜形成                                     | 4500Å @ 1000℃                 | 鳥くちばし抑制構造                                 |
| PRE-OX     | 犠牲酸化膜形成            | チャネル領域         | チャネル保護膜形成                                  | 200Å @ 900℃                   | ゲート酸化前処理                                   |

#### Deep/N/P-Well 注入ステージ（目的別再整理）

| 工程名     | 処理内容                  | 対象領域             | 注入目的                                           | 代表条件                      | 備考                                               |
|------------|---------------------------|----------------------|----------------------------------------------------|-------------------------------|----------------------------------------------------|
| NWLA-PH    | Deep N-Wellフォト         | メモリセル領域       | Deep N-Well定義                                     | 1.5μm                         | α線耐性強化の深打ち領域                            |
| NWLA-ION   | Deep N-Well注入（MV）     | メモリセル領域       | Deep N-Well形成（高耐性）                           | 1e13/cm² @ 1.2 MeV（P）       | セル領域専用                                        |
| NWLB-PH    | N-Wellフォト              | ペリフェラル領域     | N-Well定義                                          | 1.2μm                         | Peripheral PMOS領域用                              |
| NWLB-ION   | N-Well注入（HC）          | ペリフェラル領域     | ① N-Well形成<br>② PMOSチャネルドープ兼用          | 1e13/cm² @ 300 keV（P）       | 2段機能を1工程で集約                                |
| PWL-PH     | P-Wellフォト              | メモリセル・ペリフェラル領域     | P-Well定義                                          | 1.0μm                         | メモリセル/周辺NMOS領域、Field Stopper含む         |
| PWL-ION    | P-Well注入（HC）          | 同上                 | ① P-Well形成<br>② Field Stopper形成<br>③ NMOSチャネルドープ | 1e13/cm² @ 150 keV（B）       | 3段階機能を1工程に統合                              |

#### ゲート構造形成

| 工程名     | 処理内容                  | 厚        | 寸法       | 処理温度 | 備考                            |
|------------|---------------------------|------------|------------|----------|---------------------------------|
| G-OX       | ゲート酸化膜形成          | 80Å        | -          | 800℃     | 高品質熱酸化膜（LPCVD）         |
| PLYA-DP    | ドープポリ堆積            | 2000Å      | -          | 620℃     | ゲートポリ                       |
| WSA-DP     | WSi堆積（CVD）            | 1500Å      | -          | 450℃     | ゲート電極形成                   |
| BRAC-DP    | バリアキャップ堆積        | 800Å       | -          | 400℃     | ゲート絶縁キャップ（SiO₂）       |
| WSA-PH     | ゲートパターンフォト      | -          | 0.25μm     | -        | 高解像度KrF                      |
| WSA-ET     | ゲートエッチング          | -          | -          | RT       | BRAC保持で絶縁性維持             |

#### ビットライン・V1形成

| 工程名     | 処理内容                  | 備考                                            |
|------------|---------------------------|-------------------------------------------------|
| THA-DP     | TEOS堆積（V1下地）         | 4000Å @ 650℃                                     |
| THA-PH     | V1フォト（KrF）            | AR=2、WSA干渉回避パターン                        |
| THA-ET     | V1開口                     | Contact Hole形成                                |
| PLYB-DP    | ドープポリ堆積（BL下地）   | 2500Å @ 620℃                                     |
| WSB-DP     | WSi堆積（BL）              | 1800Å @ 450℃                                     |
| WSB-PH     | ビットラインフォト         | 0.25μm L/S 高密度配線                           |
| WSB-ET     | ビットラインエッチング     | BRAC効果で絶縁維持                              |

#### キャパシタ形成（下部電極～誘電体～上部電極）

| 工程名     | 処理内容                    | 備考                                          |
|------------|-----------------------------|-----------------------------------------------|
| THB-DP     | TEOS堆積（V2下地）           | 6000Å                                          |
| THB-PH     | V2フォト（KrF）              | AR=8 深コンタクト用                           |
| THB-ET     | V2開口エッチング             |                                                |
| PLYC-DP    | ポリSi堆積（厚膜）           | 8000Å @ 620℃ 下部電極                          |
| PLYC-PH    | 下部電極フォト                | 0.25μm                                         |
| PLYC-ET    | 下部電極エッチング            | 残渣＝ショート要因                             |
| PLYC2-DP   | 粗面化処理（容量向上）       | 700℃ 容量1.5〜1.8倍                           |
| SIN-DP     | SiN誘電体堆積（ONO）         | 150Å @ 750℃                                   |
| SIN-OX     | SiN酸化                      | ONO構造形成（800℃）                          |
| PLYD-DP    | 上部電極堆積（Poly）         | 2000Å                                          |
| PLYD-PH    | 上部電極フォト                | 0.3μm ノード絶縁保持                          |
| PLYD-ET    | 上部電極エッチング            | セルプレート形成                              |

#### 配線・層間絶縁・Wプラグ

| 工程名     | 処理内容                    | 備考                                          |
|------------|-----------------------------|-----------------------------------------------|
| F2-DP      | BPSG堆積                     | 1.0μm @ 750℃ セル段差緩和                     |
| F2-ANL     | BPSGリフロー                 | 850℃ 平坦化処理                               |
| CNT-PH     | コンポーネントフォト（KrF）  | ハーフトーンマスク使用 AR=6                   |
| CNT-ET     | Wコンタクト開口              | N+/P+接続                                     |
| TI-SP      | Tiバリアスパッタ             | 300Å LTスパッタ                                |
| LAMP-ANL   | LAMPアニール                 | 400℃ TiN活性化・接合安定化                   |
| CW-DP      | Wプラグ形成（CVD WF6）       | 4000Å                                          |
| CW-ET      | Wエッチバック                | CMPなし                                        |

#### M1/M2配線・パッド・封止

| 工程名     | 処理内容                    | 備考                                          |
|------------|-----------------------------|-----------------------------------------------|
| ALA-SP     | M1スパッタ（Ti/AlCu/TiN）    | 6000Å / 0.4μm L/S                              |
| HL1-DP     | ILD1堆積                     | 7000Å                                          |
| HL-SOG     | SOGコート                    | 5000Å                                          |
| HL2-DP     | ILD2堆積                     | 7000Å                                          |
| HL-PH      | ビアフォト                   | AR=4 M1→M2接続                                 |
| HL-ET      | ビア開口                     |                                                |
| ALB-SP     | M2スパッタ（Ti/AlCu/TiN）    | 6000Å / 0.4μm L/S                              |
| ALB-PH     | M2フォト                     | 0.35μm                                         |
| ALB-ET     | M2エッチング                 |                                                |
| PAD-DP     | パッシベーション膜堆積       | 5000Å SiNまたはPI                              |
| PAD-PH     | パッドフォト                 | 60μm 外部I/O開口                               |
| PAD-ET     | パッド開口エッチング         |                                                |
| AL-SNT     | 水素シンター処理             | 450℃ 金属リーク低減                           |
| POP-PH     | PI塗布フォト                  | 60μm 光PI対応                                  |
| POP-CUR    | PIキュア処理                 | 300℃ 封止膜硬化                               |
| E-TEST     | 電気特性評価                 | TEG測定（RT）                                  |
