<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN"
        "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html>
<head>
<title>Popis èinnosti grafického systému Reality Engine</title>
<meta name="Author" content="Pavel Tisnovsky" />
<meta name="Generator" content="vim" />
<meta http-equiv="content-type" content="text/html; charset=iso-8859-2" />
<style type="text/css">
         body {color:#000000; background:#ffffff;}
         h1  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#c00000; text-align:center; padding-left:1em}
         h2  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#0000c0; padding-left:1em; text-align:left}
         h3  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#c0c0c0; padding-left:1em; text-align:left}
         h4  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#e0e0e0; padding-left:1em; text-align:left}
         a   {font-family: arial, helvetica, sans-serif;}
         li  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ol  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ul  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         p   {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify;}
         pre {background:#e0e0e0}
</style>
</head>

<body>

<h1>Popis èinnosti grafického systému Reality Engine</h1>

<h3>Pavel Ti¹novský</h3>

<p></p>

<h1>Úvodník</h1>

<p>V dne¹ní èásti seriálu o architekturách poèítaèù dokonèíme popis grafického subsystému Reality Engine, s jeho¾ základními charakteristikami jsme se seznámili minule. Øekneme si, jakým zpùsobem jsou vykreslovány trojúhelníky generované modulem Geometry Engine, popí¹eme si zpùsob rasterizace trojúhelníkù na fragmenty i to, jak jsou jednotlivé fragmenty ukládány do framebufferu.</p>



<h2>Obsah</h2>

<p><a href="#k01">1. Popis èinnosti grafického systému Reality Engine</a></p>
<p><a href="#k02">2. Transformace vrcholù a normálových vektorù, odstranìní neviditelných èástí polygonù</a></p>
<p><a href="#k03">3. Zpracování transformovaných polygonù rozlo¾ených na trojúhelníky</a></p>
<p><a href="#k04">4. Rasterizace trojúhelníkù</a></p>
<p><a href="#k05">5. Operace s&nbsp;fragmenty a antialiasing</a></p>
<p><a href="#k06">6. Obsah následující èásti seriálu</a></p>
<p><a href="#k07">7. Literatura</a></p>
<p><a href="#k08">8. Odkazy na Internetu</a></p>



<p><a name="k01"></a></p>
<h2>1. Popis èinnosti grafického systému Reality Engine</h2>

<p>V&nbsp;pøedchozí èásti seriálu o architekturách poèítaèù jsme si øekli,
z&nbsp;jakých modulù se skládá grafický subsystém <i>Reality Engine</i>
pou¾ívaný na nìkterých výkonných poèítaèích firmy <i>SGI</i>. Víme ji¾, ¾e celý
subsystém je sestaven z&nbsp;nìkolika samostatných desek nazvaných <i>geometry
board</i>, <i>raster memory board</i> a <i>display generator board</i>.
V&nbsp;závislosti na tom, jaký výkon pøi zobrazování prostorové grafiky
vy¾aduje u¾ivatel, mù¾e být celý grafický subsystém <i>Reality Engine</i>
sestaven ze tøí, ètyø nebo ¹esti desek (to znamená, ¾e nìkteré desky a tím i
grafické moduly, jsou v&nbsp;systému pou¾ity vícekrát a mohou pracovat
paralelnì). První deska grafického subsystému obsahuje jeden procesor pøíkazù
(<i>Command Processor</i>) a nìkolik blokù, které zpracovávají geometrické
informace (<i>Geometry Engines</i>). Na druhé desce se nachází generátory
fragmentù (<i>Fragment Generators</i>) a pole procesorù urèených pro zpracování
bitmap a finální vykreslování fragmentù do framebufferu s&nbsp;vyu¾itím
antialiasingu (<i>Image Engines</i>). Poslední deska slou¾í pro zpracování
výsledného rastrového obrazu a pro generování video signálu urèeného pro
monitory popø.&nbsp;pro dal¹í vhodná grafická výstupní zaøízení.</p>

<a href="http://i.iinfo.cz/images/371/pc100-3.png"><img src="http://i.iinfo.cz/images/371/pc100-3-prev.png" width="303" height="270" alt="pc100" /></a>
<p><i>Obrázek 1: Funkèní bloky grafického subsystému Reality Engine.</i></p>

<p>V&nbsp;pøedchozí èásti tohoto seriálu jsme se také dozvìdìli, jakou funkci
v&nbsp;grafickém subsystému vykonává procesor pøíkazù (<i>Command
Processor</i>) &ndash; ten slou¾í k&nbsp;postupnému naèítání pøíkazù
z&nbsp;fronty (typu <i>FIFO &ndash; First In, First Out</i>), do ní¾ jsou
pøíkazy pøedávány grafickou knihovnou <i>OpenGL</i>. Ka¾dý pøíkaz je po
zavolání nìjaké výkonné funkce <i>OpenGL</i> pøeveden na sekvenci øídicích kódù
a parametrù, které jsou následnì ulo¾eny do fronty. Procesor pøíkazù nìkteré
pøíkazy doká¾e sdru¾ovat takovým zpùsobem, aby byly provádìny na jednom
<i>Geometry Enginu</i> (viz dal¹í kapitolu) a naopak dlouhou sekvenci vzájemnì
nesouvisejících pøíkazù (popø.&nbsp;i polyèáry èi velké pruhy a trsy
trojúhelníkù) doká¾e korektnì rozlo¾it (distribuovat) mezi nìkolik <i>Geometry
Enginù</i> takovým zpùsobem, aby byly v¹echny dal¹í moduly grafického
subsystému <i>Reality Engine</i> vytí¾eny v&nbsp;co nejvìt¹í míøe rovnomìrnì,
nebo» jen tak lze zajistit paralelní bìh v¹ech grafických algoritmù.</p>

<a href="http://i.iinfo.cz/images/371/pc100-4.jpg"><img src="http://i.iinfo.cz/images/371/pc100-4-prev.jpg" width="247" height="270" alt="pc100" /></a>
<p><i>Obrázek 2: Ètyøi desky, ze kterých se skládá grafický subsystém Reality
Engine. Existuje i ménì výkonná konfigurace se tøemi deskami a naopak
výkonnìj¹í konfigurace obsahující ¹est desek.</i></p>



<p><a name="k02"></a></p>
<h2>2. Transformace vrcholù a normálových vektorù, odstranìní neviditelných èástí polygonù</h2>

<p>Ka¾dý modul <i>Geometry Engine</i> je sestaven z&nbsp;RISCových procesorù
<i>Intel i860XP</i>, které doká¾ou provádìt jak aritmetické operace
s&nbsp;celoèíselnými operandy, tak i s&nbsp;operandy reprezentovanými ve
formátu pohyblivé øádové èárky (<i>floating point</i>), co¾ je i jeden
z&nbsp;dùvodù, proè se firma <i>SGI</i> rozhodla tyto procesory v&nbsp;systému
<i>Reality Engine</i> pou¾ít. Ka¾dý modul <i>Geometry Engine</i> doká¾e
provádìt rùzné transformace souøadnic vrcholù i jejich normálových vektorù na
základì zadaných transformaèních matic, odstranìní odvrácených polygonù,
polygonù le¾ících mimo viditelný prostor atd. Nìkteré výpoèty jsou provádìny
v&nbsp;jednoduché pøesnosti (co¾ odpovídá datovému typu <i>float</i> èi
<i>single</i>), ov¹em dal¹í výpoèty vy¾adují pou¾ití dvojité pøesnosti (datový
typ <i>double</i>). Transformované polygony jsou navíc rozdìleny na
trojúhelníky, které jsou následnì poslány na sbìrnici nazvanou <i>Triangle
Bus</i>.</p>

<img src="http://i.iinfo.cz/images/371/pc100-7.png" width="450" height="441" alt="pc100" />
<p><i>Obrázek 3: Blokové schéma jednoho modulu Geometry Engine. Zde mù¾eme
vidìt, ¾e se tento uzel skládá z&nbsp;procesoru Intel i860XP, pamì»ového èipu a
takté¾ zákaznického obvodu urèeného pro komunikaci s&nbsp;okolními
èipy.</i></p>

<p>První verze algoritmù implementovaných v&nbsp;modulech <i>Geometry
Engine</i> byly napsány v&nbsp;èistém céèku; ve¹kerý vývoj byl provádìn na
systémech s&nbsp;procesory MIPS, ov¹em výsledný kód byl generován pøímo pro
procesory <i>Intel i860XP</i>. Po odladìní a patøièném otestování v¹ech
algoritmù vývojáøi zjistili, které èásti implementovaných algoritmù jsou
provádìny nejèastìji. Následnì byly tyto èásti pøepsány do assembleru (jazyka
symbolických instrukcí/adres) s&nbsp;dùrazem na co nejlep¹í vyu¾ití v¹ech
výpoèetních jednotek, které tyto procesory mají &ndash; kromì klasické
aritmeticko-logické jednotky (<i>ALU</i>) toti¾ tyto procesory obsahovaly i dvì
jednotky urèené pro provádìní operací s&nbsp;operandy v&nbsp;pohyblivé øádové
èárce. Jedná se o <i>FP adder</i> s&nbsp;jeho¾ pomocí bylo mo¾né provádìt
souèty, rozdíly, porovnání a konverze èísel ulo¾ených v&nbsp;systému plovoucí
øádové teèky. Druhá jednotka nazvaná <i>FP multiplier</i> slou¾ila
k&nbsp;souèinu dvou èísel a takté¾ k&nbsp;výpoètu pøevrácené hodnoty. V¹echny
tøi základní jednotky, tj.&nbsp;ALU, FP adder a FP multiplier pracovaly
paralelnì, pøièem¾ paralelismus byl podporován pøímo v&nbsp;instrukèní sadì,
která byla typu <i>VLIW</i> (jedno instrukèní slovo obsahuje bloky bitù,
z&nbsp;nich¾ ka¾dý pøedstavuje instrukci urèenou pro jednu výpoèetní
jednotku).</p>

<img src="http://i.iinfo.cz/images/660/pc93-5.jpg" alt="pc93" height="450" width="450" />
<p><i>Obrázek 4: Mikroprocesor Intel i860.</i></p>



<p><a name="k03"></a></p>
<h2>3. Zpracování transformovaných polygonù rozlo¾ených na trojúhelníky</h2>

<p>Ka¾dý modul <i>Geometry Engine</i> pøi své èinnosti vytváøí sérii
trojúhelníkù s&nbsp;transformovanými vrcholy i normálovými vektory doplnìnými
informací o sklonu trojúhelníkù ve smìru os <i>x</i> a <i>y</i>, které jsou
následnì posílány na <i>Triangle Bus</i>, co¾ je interní sbìrnice grafického
systému Reality Engine, která doká¾e pøená¹et data mezi jakýmkoli <i>Geometry
Enginem</i> a kterýmkoli generátorem fragmentù (<i>Fragment Generator</i>).
Existence jediné sbìrnice, na jejím¾ vstupu je osm èi dvanáct <i>Geometry
Enginù</i> a na výstupu je¹tì vìt¹í mno¾ství generátorù fragmentù, by mohla
znamenat riziko potenciálního vzniku úzkého hrdla celé architektury, proto¾e
v&nbsp;jeden okam¾ik je mo¾né propojit pouze jediný <i>Geometry Engine</i>
s&nbsp;jediným generátorem fragmentù. Tvùrci popisované grafické architektury
se vzniku úzkého hrdla, je¾ by celou architekturu grafického subsystému
znehodnotilo, bránili dvìma zpùsoby &ndash; minimalizací èasu, který je nutný
pro arbitrá¾ sbìrnice (tj.&nbsp;rozhodování, mezi kterými moduly se budou
v&nbsp;daném okam¾iku pøená¹et data a který pøenos dat bude mít pøednost pøed
ostatními pøenosy) a samozøejmì také zvý¹ením vlastní pøenosové rychlosti.</p>

<a href="http://i.iinfo.cz/images/615/pc101-1.png"><img src="http://i.iinfo.cz/images/615/pc101-1-prev.png" alt="pc101" height="153" width="370" /></a>
<p><i>Obrázek 5: Pruh ètyøúhelníkù (quad strip). Jedná se o jeden typ
geometrické entity podporovaný knihovnou OpenGL. Pøed vlastní rasterizací se
pruh ètyøúhelníkù rozlo¾í na samostatné ètyøúhelníky a následnì se ka¾dý
ètyøúhelník rozlo¾í na dvojici trojúhelníkù. Teprve tyto trojúhelníky jsou
distribuovány mezi jednotlivé moduly Geometry Engine.</i></p>

<p>Pøenosová rychlost této interní sbìrnice je tak velká, aby umo¾nila
vykreslení více ne¾ jednoho milionu otexturovaných trojúhelníkù za sekundu pøi
povoleném antialiasingu i zapnutém Z-bufferu (tj.&nbsp;pøi porovnávání
vzdáleností vytváøených fragmentù od pozorovatele s&nbsp;pøípadným vylouèením
tìch fragmentù, které jsou pøekryty jiným, ji¾ døíve vykresleným fragmentem).
Vzhledem k&nbsp;tomu, ¾e osm èi dvanáct <i>Geometry Enginù</i> doká¾e
v&nbsp;ideálním pøípadì, tj.&nbsp;pøi dokonalé distribuci práce mezi v¹echny
moduly, generovat jen pøibli¾nì 500&nbsp;000 a¾ 700&times;000 trojúhelníkù za
sekundu, nedochází zavedením jediné sbìrnice do celé architektury ke vzniku
úzkého hrdla, i kdy¾ se na druhou stranu omezily mo¾nosti dal¹ího roz¹iøování
této architektury o dal¹í moduly <i>Geometry Engine</i> a generátory fragmentù
(k&nbsp;významnìj¹ím kolizím na sbìrnici by do¹lo v&nbsp;pøípadì pou¾ití
pøibli¾nì patnácti modulù <i>Geometry Engine</i>).</p>

<a href="http://i.iinfo.cz/images/371/pc100-6.jpg"><img src="http://i.iinfo.cz/images/371/pc100-6-prev.jpg" width="360" height="270" alt="pc100" /></a>
<p><i>Obrázek 6: První deska obsahující procesor pøíkazù a osm procesorù Intel
860 (Geometry Engine) spolu s&nbsp;dal¹ími obvody zaji¹»ujícími vzájemnou
komunikaci v¹ech èipù.</i></p>



<p><a name="k04"></a></p>
<h2>4. Rasterizace trojúhelníkù</h2>

<p>Ka¾dý trojúhelník, který byl transformován v&nbsp;modulu <i>Geometry
Engine</i>, je následnì pøes vý¹e popsanou sbìrnici <i>Triangle Bus</i> poslán
do pìti, deseti nebo dokonce dvaceti modulù nazvaných <i>Fragment
Generator</i>, v&nbsp;nich¾ je provedena vlastní rasterizace a ulo¾ení
fragmentù do framebufferu. Proces rasterizace se u grafického systému
<i>Reality Engine</i> pøíli¹ neli¹í od operací, které jsou provádìny i na
dne¹ních grafických akcelerátorech &ndash; nejprve se provede prvotní
inicializace fragmentù s&nbsp;vhodnými poèáteèními hodnotami, vytvoøí se
subpixelová bitová maska obsahující pøíznaky, které fragmenty se mají skuteènì
vykreslit (ostatní le¾í mimo rasterizovaný trojúhelník), vypoète se adresa
prvního texelu v&nbsp;texturovací pamìti, popø.&nbsp;se vypoètou parametry
pou¾ívané pro modulaci textur, provede se výpoèet osvìtlení a nakonec se barva
výsledného fragmentu mù¾e modifikovat barvou mlhy (<i>fog</i>) na základì
vzdálenosti fragmentu od pozorovatele nebo se barva smíchá s&nbsp;barvou ji¾
døíve vykresleného fragmentu (<i>blending</i>).</p>

<a href="http://i.iinfo.cz/images/371/pc100-8.jpg"><img src="http://i.iinfo.cz/images/371/pc100-8-prev.jpg" width="360" height="270" alt="pc100" /></a>
<p><i>Obrázek 7: Druhá deska, z&nbsp;ní¾ se skládá grafický subsystém Reality
Engine. Na této desce jsou umístìny generátory fragmentù slou¾ící
k&nbsp;vlastní rasterizaci objektù a takté¾ pole modulù Image Engine(s)
urèených pro provádìní operací nad jednotlivými fragmenty.</i></p>

<p>V¹echny vý¹e zmínìné grafické operace jsou implementovány jako pipeline,
která obsahuje velké mno¾ství øezù (<i>slices</i>), co¾ znamená, ¾e vykreslení
jednoho fragmentu sice mù¾e trvat pomìrnì dlouhou dobu, proto¾e data musí
projít v¹emi øezy pipeline, ov¹em v&nbsp;jednu chvíli se zpracovává vìt¹í
mno¾ství fragmentù (jejich poèet odpovídá poètu øezù), samozøejmì ka¾dý
v&nbsp;jiné èásti vykreslovací (renderovací) pipeline. Vzhledem k&nbsp;tomu, ¾e
je ka¾dý trojúhelník, resp.&nbsp;jeho èást, poslán do 5, 10 èi 20 tìchto
modulù, musí ka¾dý <i>Fragment Generator</i> vykreslit pouze 20% (100/5), 10%
(100/10) èi jen 5% (100/20) fragmentù ka¾dého trojúhelníku, co¾ samozøejmì
pøedstavuje velmi významné urychlení vykreslování. Ka¾dý generátor fragmentù je
implementován pomocí dvou ASIC èipù a osmi pamì»ových modulù DRAM &ndash; viz
té¾ následující obrázek, na kterém je nakresleno blokové schéma jednoho
generátoru fragmentù spolu s&nbsp;jeho vstupními i výstupními èástmi.</p>

<a href="http://i.iinfo.cz/images/615/pc101-2.png"><img src="http://i.iinfo.cz/images/615/pc101-2-prev.png" alt="pc101" height="266" width="370" /></a>
<p><i>Obrázek 8: Blokové schéma jednoho generátoru fragmentù, který je slo¾en
ze dvou èipù ASIC a osmice pamì»ových modulù DRAM.</i></p>



<p><a name="k05"></a></p>
<h2>5. Operace s&nbsp;fragmenty a antialiasing</h2>

<p>Fragmenty vytváøené ve vý¹e popsaných generátorech fragmentù byly následnì
distribuovány mezi ¹estnáct modulù nazvaných <i>Image Engine</i>. Hlavním
úkolem tìchto modulù bylo zajistit operace provádìné na subpixelové úrovni,
proto¾e grafický systém <i>Reality Engine</i> podporoval, jako¾to dobové hi-end
øe¹ení 3D akcelerace, vykreslování s&nbsp;vyu¾itím antialiasingu, které bylo
provádìno supersamplingem, co¾ znamená, ¾e se pro ka¾dý vykreslovaný pixel
generovalo vìt¹í mno¾ství vzorkù, které byly následnì vhodným zpùsobem
zkombinovány ve výslednou barvu pixelu. Ka¾dý modul <i>Image Engine</i> získal
od generátoru fragmentù pomìrnì znaèné mno¾ství informací, pøedev¹ím vzdálenost
støedu fragmentu od pozorovatele, sklon fragmentu v&nbsp;osách <i>x</i> a
<i>y</i> (fragment si mù¾eme pøedstavit jako malý ètvereèek le¾ící na
vykreslovaném trojúhelníku) a takté¾ ji¾ v&nbsp;pøedchozí kapitole zmiòovanou
bitovou masku o rozli¹ení 8&times;8, ve které bylo pomocí hodnoty jednotlivých
bitù (0, 1) urèeno, které èásti fragmentu le¾í uvnitø vykreslované plochy a
které naopak vnì.</p>

<img src="http://i.iinfo.cz/images/615/pc101-3.png" alt="pc101" height="403" width="450" />
<p><i>Obrázek 9: Blokové schéma jednoho modulu Image Engine.</i></p>

<p>Modul <i>Image Engine</i> následnì s&nbsp;vyu¾itím informace o vzdálenosti
støedu fragmentu a jeho sklonu vypoèítal pøesné vzdálenosti v¹ech 8&times;8
subpixelù, provedl porovnání tìchto vzdáleností s&nbsp;údaji ulo¾enými ve
framebufferu (jedna hloubka/vzdálenost pro ka¾dý fragment), aplikoval barvu
vypoètenou generátorem fragmentù na viditelné subpixely a následnì vypoèítal
výslednou barvu fragmentu, která byla posléze ulo¾ena do framebufferu. Ka¾dý
modul <i>Image Engine</i> obsahoval èást framebufferu o kapacitì 256k&times;16
bitù implementovanou pomocí pamì»ových modulù DRAM. Hloubka fragmentù byla
ulo¾ena na 32 bitech, barva ka¾dého fragmentu mohla mít 12 bitù pro ka¾dou
barvovou slo¾ku (red, green, blue), co¾ znamená 36bitovou barvovou hloubku
(6.8&times;10<sup>10</sup> barevných odstínù).</p>

<a href="http://i.iinfo.cz/images/615/pc101-4.jpg"><img src="http://i.iinfo.cz/images/615/pc101-4-prev.jpg" alt="pc101" height="270" width="360" /></a>
<p><i>Obrázek 10: Tøetí deska s&nbsp;èipy zaji¹»ujícími výstup video signálu na
rùzná zobrazovací zaøízení &ndash; monitory atd.</i></p>



<p><a name="k06"></a></p>
<h2>6. Obsah následující èásti seriálu</h2>

<p>V&nbsp;následující èásti seriálu o architekturách poèítaèù na chvíli
odboèíme od popisu grafických systémù pou¾ívaných na hi-end grafických
stanicích. Na základì ¾ádostí ètenáøù se toti¾ budeme zabývat zpùsobem tvorby
grafiky na osmibitových domácích poèítaèích. Vzhledem k&nbsp;tomu, ¾e jsme si
ji¾ nìkteré známé osmibitové domácí poèítaèe (pøedev¹ím osmibitová
<i>Atari</i>, <i>Commodore C64</i> i <i>Sinclair ZX80</i>, <i>Sinclair ZX81</i>
a samozøejmì také <i>ZX Spectrum</i>) v&nbsp;tomto seriálu popsali, zamìøíme se
pøí¹tì pøedev¹ím na ty osmibitové poèítaèe, které byly zkonstruovány
v&nbsp;bývalé ÈSSR i nìkterých okolních zemích. Bude se jednat napøíklad o
chvalnì i nechvalnì známé stroje <i>IQ 151</i>, <i>PMD 85</i> (jeho rùzné
varianty), <i>Ondra</i>, <i>MA«O</i>, <i>Didaktik Alfa</i>, <i>Didaktik
Kompakt</i> èi <i>Didaktik Gama</i>, které byly vìt¹inou osazeny osmibitovým
mikroprocesorem 8080 popø.&nbsp;Z80 (resp.&nbsp;jeho východonìmeckou variantou
U880). Pro nìkteré z&nbsp;tìchto poèítaèù existují i emulátory pro rùzné
operaèní systémy (vèetnì Linuxu), tak¾e pamìtníci si mohou zavzpomínat
napøíklad nad hrou <i>Hlípa</i> na dobu, kdy svìtu vládl Basic a ne C# :-)</p>

<a href="http://i.iinfo.cz/images/615/pc101-5.jpg"><img src="http://i.iinfo.cz/images/615/pc101-5-prev.jpg" alt="pc101" height="203" width="370" /></a>
<p><i>Obrázek 11: Legendární IQ 151, které kromì funkce poèítaèe mohlo
v&nbsp;domácnostech i ¹kolách slou¾it jako elektrický pøímotop.</i></p>



<p><a name="k07"></a></p>
<h2>7. Literatura</h2>

<ol>

<li>
Fuchs, H., Goldfeather, J., Hultquist, J., Spach, S., Austin, J., Brooks, F., Eyles, J., and Poulton, J.,:<br />
<i>&bdquo;Fast Spheres, Shadows, Textures, Transparencies, and Image Enhancements in Pixel-Planes&ldquo;</i><br />
Computer Graphics (SIGGRAPH '85 Conference Proceedings), Vol. 19, No. 3, July, 1985, pp 111-120.
</li>

<li>
Fuchs, H., Poulton, J., Eyles, J., Greer, T., Goldfeather, J., Ellsworth, D., Molnar, S., Turk, G., and Israel, L.,:<br />
<i>&bdquo;A Heterogeneous Multiprocessor Graphics System Using Processor-Enhanced Memories&ldquo;</i><br />
Computer Graphics (Proceedings of SIGGRAPH '89), Vol. 23, No. 3, pp 79-88.
</li>

<li>
Poulton, J.,:<br />
<i>&bdquo;Building Microelectronic Systems in a University Environment&ldquo;</i><br />
Proceedings of the 1991 Conference on Advanced Research in VLSI, (invited presentation) UC-Santa Cruz, March 25-27, 1991, pages 387-400.
</li>

<li>
Andries van Dam, Steven K. Feiner, John F. Hughes:<br />
<i>&bdquo;Computer Graphics: Principles and Practice in C&ldquo;</i><br />
(2nd Edition)
</li>

<li>
Henry Styles and Wayne Luk:<br />
<i>&bdquo;Customising Graphics Applications: Techniques and Programming Interface&ldquo;</i><br />
Department of Computing, Imperial College, London, England
</li>

<li>
Akeley, Kurt:
<i>&bdquo;RealityEngine Graphics&ldquo;</i><br />
Proceedings of SIGGRAPH '93, pp. 109-116.
</li>

</ol>



<p><a name="k08"></a></p>
<h2>8. Odkazy na Internetu</h2>

<ol>

<li>Pixel-Planes Project<br />
<a href="http://www.cs.unc.edu/~pxfl/history.html">http://www.cs.unc.edu/~pxfl/history.html</a>
</li>

<li>Pixel-Plane 5<br />
<a href="http://www.cs.sunysb.edu/~vislab/papers/pvr/rpe/node27.html">http://www.cs.sunysb.edu/~vislab/papers/pvr/rpe/node27.html</a>
</li>

<li>Tiled rendering<br />
<a href="http://en.wikipedia.org/wiki/Tiled_rendering">http://en.wikipedia.org/wiki/Tiled_rendering</a>
</li>

<li>PowerVR<br />
<a href="http://en.wikipedia.org/wiki/PowerVR">http://en.wikipedia.org/wiki/PowerVR</a>
</li>

<li>High-Performance Graphics Architectures: The Pixel-Planes Group<br />
<a href="http://www.cs.unc.edu/~pxfl/pxpl-summary.html">http://www.cs.unc.edu/~pxfl/pxpl-summary.html</a>
</li>

<li>Reality Engine<br />
<a href="http://en.wikipedia.org/wiki/RealityEngine">http://en.wikipedia.org/wiki/RealityEngine</a>
</li>

<li>Geometry pipelines<br />
<a href="http://en.wikipedia.org/wiki/Geometry_Engine">http://en.wikipedia.org/wiki/Geometry_Engine</a>
</li>

<li>SGIstuff : Hardware : Graphics : RealityEngine<br />
<a href="http://old.sgistuff.net/hardware/graphics/reality.php">http://old.sgistuff.net/hardware/graphics/reality.php</a>
</li>

<li>Onyx2 Technical Specification<br />
<a href="http://vintagecomputers.info/onyx2/tech_specs.html">http://vintagecomputers.info/onyx2/tech_specs.html</a>
</li>

<li>Video Technology Magazine &ndash; various graphics resolutions<br />
<a href="http://www.videotechnology.com/0904/formats.html">http://www.videotechnology.com/0904/formats.html</a>
</li>

<li>Ultra XGA (Ultra eXtended Graphics Array)<br />
<a href="http://www.pcmag.com/encyclopedia_term/0,2542,t=UXGA&amp;i=53603,00.asp">http://www.pcmag.com/encyclopedia_term/0,2542,t=UXGA&amp;i=53603,00.asp</a>
</li>

<li>UXGA (Ultra eXtended Graphics Array)<br />
<a href="http://en.wikipedia.org/wiki/UXGA">http://en.wikipedia.org/wiki/UXGA</a>
</li>

<li>WUXGA (Widescreen Ultra eXtended Graphics Array)<br />
<a href="http://en.wikipedia.org/wiki/WUXGA">http://en.wikipedia.org/wiki/WUXGA</a>
</li>

<li>Video Standards (Graphics resolutions)<br />
<a href="http://en.wikipedia.org/wiki/File:Vector_Video_Standards2.svg">http://en.wikipedia.org/wiki/File:Vector_Video_Standards2.svg</a>
</li>

<li>The MIPS R10000 Superscalar Microprocessor (èlánek dostupný èlenùm ACM)<br />
<a href="http://portal.acm.org/citation.cfm?id=623999">http://portal.acm.org/citation.cfm?id=623999</a>
</li>

<li>Glide API<br />
<a href="http://en.wikipedia.org/wiki/Glide_API">http://en.wikipedia.org/wiki/Glide_API</a>
</li>

<li>Scientific Application of OpenGL Vizserver within High Performance Computing<br />
<a href="http://www.ukhec.ac.uk/publications/reports/vizserver_casestudy_dec02.pdf">http://www.ukhec.ac.uk/publications/reports/vizserver_casestudy_dec02.pdf</a>
</li>

<li>Amdahl's law<br />
<a href="http://en.wikipedia.org/wiki/Amdahl%27s_law">http://en.wikipedia.org/wiki/Amdahl%27s_law</a>
</li>

<li>NUMA: Frequently Asked Questions<br />
<a href="http://lse.sourceforge.net/numa/faq/">http://lse.sourceforge.net/numa/faq/</a>
</li>

<li>NUMA (Numa Support in Linux)<br />
<a href="http://oss.sgi.com/projects/numa/">http://oss.sgi.com/projects/numa/</a>
</li>

<li>Symmetric multiprocessing<br />
<a href="http://en.wikipedia.org/wiki/Symmetric_multiprocessing">http://en.wikipedia.org/wiki/Symmetric_multiprocessing</a>
</li>

<li>Non-Uniform Memory Access<br />
<a href="http://en.wikipedia.org/wiki/Non-Uniform_Memory_Access">http://en.wikipedia.org/wiki/Non-Uniform_Memory_Access</a>
</li>

<li>Northbridge (computing)<br />
<a href="http://en.wikipedia.org/wiki/Northbridge_(computing)">http://en.wikipedia.org/wiki/Northbridge_(computing)</a>
</li>

<li>Southbridge (computing)<br />
<a href="http://en.wikipedia.org/wiki/Southbridge_(computing)">http://en.wikipedia.org/wiki/Southbridge_(computing)</a>
</li>

<li>Carrier sense multiple access with collision detection<br />
<a href="http://en.wikipedia.org/wiki/Carrier_sense_multiple_access_with_collision_detection">http://en.wikipedia.org/wiki/Carrier_sense_multiple_access_with_collision_detection</a>
</li>

<li>Intel i740<br />
<a href="http://en.wikipedia.org/wiki/Intel740">http://en.wikipedia.org/wiki/Intel740</a>
</li>

<li>Intel i740 Datasheet<br />
<a href="ftp://download.intel.com/support/graphics/intel740/29061902.pdf">ftp://download.intel.com/support/graphics/intel740/29061902.pdf</a>
</li>

<li>Intel740(TM) Graphics Accelerator P854 Hardware<br />
<a href="ftp://download.intel.com/support/graphics/intel740/29062202.pdf">ftp://download.intel.com/support/graphics/intel740/29062202.pdf</a>
</li>

<li>S3 Savage<br />
<a href="http://en.wikipedia.org/wiki/S3_Savage">http://en.wikipedia.org/wiki/S3_Savage</a>
</li>

<li>Savage (S3)<br />
<a href="http://www.economy-point.org/s/savage-s3.html">http://www.economy-point.org/s/savage-s3.html</a>
</li>

<li>3dfx Interactive<br />
<a href="http://en.wikipedia.org/wiki/3dfx_Voodoo_Graphics">http://en.wikipedia.org/wiki/3dfx_Voodoo_Graphics</a>
</li>

<li>Visualization Tools and Environments for Very Large Data<br />
<a href="http://ditwww.epfl.ch/SIC/SA/publications/SCR00/scr12-page9.html">http://ditwww.epfl.ch/SIC/SA/publications/SCR00/scr12-page9.html</a>
</li>

<li>Intel 860@cpu-collection<br />
<a href="http://www.cpu-collection.de/?l0=co&l1=Intel&l2=i860">http://www.cpu-collection.de/?l0=co&l1=Intel&l2=i860</a>
</li>

<li>S3 Graphics<br />
<a href="http://www.s3graphics.com/en/index.aspx">http://www.s3graphics.com/en/index.aspx</a>
</li>

<li>TSENG ET6000 Performance Page<br />
<a href="http://dani75.tripod.com/TSENG.htm">http://dani75.tripod.com/TSENG.htm</a>
</li>

<li>Tseng Labs Ships ET6000 Advanced Graphics Chip, Announces Additional Manufacturing Sources<br />
<a href="http://www.encyclopedia.com/doc/1G1-18088868.html">http://www.encyclopedia.com/doc/1G1-18088868.html</a>
</li>

<li>CyberMax chooses Tseng Labs' ET6000 Graphics and Video Controller for Max and ProMax Series PCs<br />
<a href="http://findarticles.com/p/articles/mi_m0EIN/is_1996_Oct_9/ai_18754932/">http://findarticles.com/p/articles/mi_m0EIN/is_1996_Oct_9/ai_18754932/</a>
</li>

<li>Intel i860<br />
<a href="http://en.wikipedia.org/wiki/Intel_860">http://en.wikipedia.org/wiki/Intel_860</a>
</li>

<li>Intel i860 64-Bit Microprocessor<br />
<a href="http://www.microprocessor.sscc.ru/i860.html">http://www.microprocessor.sscc.ru/i860.html</a>
</li>

<li>25 Microchips That Shook the World<br />
<a href="http://www.synbio.org.uk/scientific-computing-news/1351.html">http://www.synbio.org.uk/scientific-computing-news/1351.html</a>
</li>

<li>Sprite (computer graphics)<br />
<a href="http://en.wikipedia.org/wiki/Sprite_(computer_graphics)">http://en.wikipedia.org/wiki/Sprite_(computer_graphics)</a>
</li>

<li>Sprite (poèítaèová grafika)<br />
<a href="http://cs.wikipedia.org/wiki/Sprite_(poèítaèová_grafika)">http://cs.wikipedia.org/wiki/Sprite_(poèítaèová_grafika)</a>
</li>

<li>Wikipedia: Video Display Controller<br />
<a href="http://en.wikipedia.org/wiki/Video_Display_Controller">http://en.wikipedia.org/wiki/Video_Display_Controller</a>
</li>

<li>3dfx Voodoo1 PCI<br />
<a href="http://www.v3info.de/english/html/v1.shtml">http://www.v3info.de/english/html/v1.shtml</a>
</li>

<li>Glide 2.2 Programming Guide<br />
<a href="http://www.gamers.org/dEngine/xf3D/glide/glidepgm.htm">http://www.gamers.org/dEngine/xf3D/glide/glidepgm.htm</a>
</li>

<li>OpenGL Vizserver 3.1 Application Transparent Remote Interactive Visualization and Collaboration<br />
<a href="http://subs.emis.de/LNI/Proceedings/Proceedings55/GI-Proceedings.55-20.pdf">http://subs.emis.de/LNI/Proceedings/Proceedings55/GI-Proceedings.55-20.pdf</a>
</li>

</ol>



<p></p><p></p>
<p><small>Autor: <a href="http://www.fit.vutbr.cz/~tisnovpa">Pavel Ti¹novský</a> &nbsp; 2010</small></p>
</body>
</html>

