TimeQuest Timing Analyzer report for parte03
Fri Sep 11 11:48:33 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'LRUMod:LRUModule|inLRU0[0]'
 13. Slow Model Setup: 'LRUMod:LRUModule|lruBit[0]'
 14. Slow Model Hold: 'clock'
 15. Slow Model Hold: 'LRUMod:LRUModule|inLRU0[0]'
 16. Slow Model Hold: 'LRUMod:LRUModule|lruBit[0]'
 17. Slow Model Minimum Pulse Width: 'clock'
 18. Slow Model Minimum Pulse Width: 'LRUMod:LRUModule|inLRU0[0]'
 19. Slow Model Minimum Pulse Width: 'LRUMod:LRUModule|lruBit[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'LRUMod:LRUModule|inLRU0[0]'
 30. Fast Model Setup: 'clock'
 31. Fast Model Setup: 'LRUMod:LRUModule|lruBit[0]'
 32. Fast Model Hold: 'clock'
 33. Fast Model Hold: 'LRUMod:LRUModule|lruBit[0]'
 34. Fast Model Hold: 'LRUMod:LRUModule|inLRU0[0]'
 35. Fast Model Minimum Pulse Width: 'clock'
 36. Fast Model Minimum Pulse Width: 'LRUMod:LRUModule|inLRU0[0]'
 37. Fast Model Minimum Pulse Width: 'LRUMod:LRUModule|lruBit[0]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; parte03                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clock                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                      ;
; LRUMod:LRUModule|inLRU0[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LRUMod:LRUModule|inLRU0[0] } ;
; LRUMod:LRUModule|lruBit[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LRUMod:LRUModule|lruBit[0] } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------+
; Slow Model Fmax Summary                                          ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 148.3 MHz  ; 148.3 MHz       ; clock                      ;      ;
; 663.13 MHz ; 663.13 MHz      ; LRUMod:LRUModule|inLRU0[0] ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clock                      ; -5.743 ; -345.600      ;
; LRUMod:LRUModule|inLRU0[0] ; -5.005 ; -18.917       ;
; LRUMod:LRUModule|lruBit[0] ; -1.181 ; -12.918       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clock                      ; -3.508 ; -17.440       ;
; LRUMod:LRUModule|inLRU0[0] ; -0.500 ; -1.493        ;
; LRUMod:LRUModule|lruBit[0] ; -0.453 ; -4.105        ;
+----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clock                      ; -1.627 ; -178.254      ;
; LRUMod:LRUModule|inLRU0[0] ; 0.500  ; 0.000         ;
; LRUMod:LRUModule|lruBit[0] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                              ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -5.743 ; via0:v0|tag[3]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 6.790      ;
; -5.640 ; via1:v1|tag[2]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 6.687      ;
; -5.617 ; via0:v0|tag[2]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 6.664      ;
; -5.566 ; via0:v0|tag[6]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.013      ; 6.615      ;
; -5.499 ; via1:v1|tag[3]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 6.546      ;
; -5.395 ; via0:v0|tag[5]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.013      ; 6.444      ;
; -5.366 ; via1:v1|tag[1]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 6.413      ;
; -5.360 ; via0:v0|tag[3]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.416      ; 7.812      ;
; -5.258 ; via0:v0|tag[0]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 6.305      ;
; -5.257 ; via1:v1|tag[2]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.416      ; 7.709      ;
; -5.254 ; via1:v1|tag[6]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.013      ; 6.303      ;
; -5.254 ; via0:v0|tag[4]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.013      ; 6.303      ;
; -5.234 ; via0:v0|tag[2]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.416      ; 7.686      ;
; -5.227 ; via1:v1|tag[0]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 6.274      ;
; -5.196 ; via3:v3|tag[0]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 6.234      ;
; -5.183 ; via0:v0|tag[6]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.418      ; 7.637      ;
; -5.175 ; via3:v3|tag[2]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 6.213      ;
; -5.129 ; via1:v1|tag[5]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.013      ; 6.178      ;
; -5.128 ; via0:v0|tag[1]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 6.175      ;
; -5.116 ; via1:v1|tag[3]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.416      ; 7.568      ;
; -5.084 ; via2:v2|tag[0]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.003      ; 6.123      ;
; -5.076 ; via2:v2|tag[6]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.003      ; 6.115      ;
; -5.075 ; via3:v3|tag[5]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 6.113      ;
; -5.045 ; via3:v3|tag[6]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.075      ;
; -5.012 ; via0:v0|tag[5]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.418      ; 7.466      ;
; -4.990 ; via1:v1|tag[4]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.013      ; 6.039      ;
; -4.987 ; via0:v0|tag[3]             ; LRUMod:LRUModule|inLRU2[0] ; clock        ; clock       ; 1.000        ; 1.378      ; 7.401      ;
; -4.987 ; via0:v0|tag[3]             ; LRUMod:LRUModule|inLRU2[1] ; clock        ; clock       ; 1.000        ; 1.378      ; 7.401      ;
; -4.983 ; via1:v1|tag[1]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.416      ; 7.435      ;
; -4.938 ; via2:v2|tag[4]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.003      ; 5.977      ;
; -4.875 ; via0:v0|tag[0]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.416      ; 7.327      ;
; -4.871 ; via1:v1|tag[6]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.418      ; 7.325      ;
; -4.871 ; via0:v0|tag[4]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.418      ; 7.325      ;
; -4.861 ; via0:v0|tag[2]             ; LRUMod:LRUModule|inLRU2[0] ; clock        ; clock       ; 1.000        ; 1.378      ; 7.275      ;
; -4.861 ; via0:v0|tag[2]             ; LRUMod:LRUModule|inLRU2[1] ; clock        ; clock       ; 1.000        ; 1.378      ; 7.275      ;
; -4.859 ; via2:v2|tag[3]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 5.897      ;
; -4.844 ; via1:v1|tag[0]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.416      ; 7.296      ;
; -4.813 ; via3:v3|tag[0]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.407      ; 7.256      ;
; -4.810 ; via0:v0|tag[6]             ; LRUMod:LRUModule|inLRU2[0] ; clock        ; clock       ; 1.000        ; 1.380      ; 7.226      ;
; -4.810 ; via0:v0|tag[6]             ; LRUMod:LRUModule|inLRU2[1] ; clock        ; clock       ; 1.000        ; 1.380      ; 7.226      ;
; -4.803 ; via2:v2|tag[5]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.003      ; 5.842      ;
; -4.792 ; via3:v3|tag[2]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.407      ; 7.235      ;
; -4.770 ; via3:v3|tag[1]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 5.808      ;
; -4.760 ; via2:v2|tag[1]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 5.798      ;
; -4.750 ; via3:v3|tag[4]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 5.788      ;
; -4.747 ; via0:v0|tag[3]             ; via3:v3|valor[6]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.772      ;
; -4.747 ; via0:v0|tag[3]             ; via3:v3|valor[5]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.772      ;
; -4.747 ; via0:v0|tag[3]             ; via3:v3|valor[4]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.772      ;
; -4.747 ; via0:v0|tag[3]             ; via3:v3|valor[3]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.772      ;
; -4.747 ; via0:v0|tag[3]             ; via3:v3|valor[2]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.772      ;
; -4.746 ; via1:v1|tag[5]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.418      ; 7.200      ;
; -4.745 ; via0:v0|tag[1]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.416      ; 7.197      ;
; -4.737 ; via1:v1|tag[2]             ; LRUMod:LRUModule|inLRU2[0] ; clock        ; clock       ; 1.000        ; 1.378      ; 7.151      ;
; -4.737 ; via1:v1|tag[2]             ; LRUMod:LRUModule|inLRU2[1] ; clock        ; clock       ; 1.000        ; 1.378      ; 7.151      ;
; -4.727 ; via3:v3|tag[3]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 5.765      ;
; -4.721 ; via2:v2|tag[2]             ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 5.759      ;
; -4.701 ; via2:v2|tag[0]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.408      ; 7.145      ;
; -4.693 ; via2:v2|tag[6]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.408      ; 7.137      ;
; -4.692 ; via3:v3|tag[5]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.407      ; 7.135      ;
; -4.662 ; via3:v3|tag[6]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.399      ; 7.097      ;
; -4.648 ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; -1.406     ; 4.278      ;
; -4.644 ; via1:v1|tag[2]             ; via3:v3|valor[6]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.669      ;
; -4.644 ; via1:v1|tag[2]             ; via3:v3|valor[5]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.669      ;
; -4.644 ; via1:v1|tag[2]             ; via3:v3|valor[4]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.669      ;
; -4.644 ; via1:v1|tag[2]             ; via3:v3|valor[3]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.669      ;
; -4.644 ; via1:v1|tag[2]             ; via3:v3|valor[2]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.669      ;
; -4.639 ; via0:v0|tag[5]             ; LRUMod:LRUModule|inLRU2[0] ; clock        ; clock       ; 1.000        ; 1.380      ; 7.055      ;
; -4.639 ; via0:v0|tag[5]             ; LRUMod:LRUModule|inLRU2[1] ; clock        ; clock       ; 1.000        ; 1.380      ; 7.055      ;
; -4.621 ; via0:v0|tag[2]             ; via3:v3|valor[6]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.646      ;
; -4.621 ; via0:v0|tag[2]             ; via3:v3|valor[5]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.646      ;
; -4.621 ; via0:v0|tag[2]             ; via3:v3|valor[4]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.646      ;
; -4.621 ; via0:v0|tag[2]             ; via3:v3|valor[3]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.646      ;
; -4.621 ; via0:v0|tag[2]             ; via3:v3|valor[2]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.646      ;
; -4.607 ; via1:v1|tag[4]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.418      ; 7.061      ;
; -4.596 ; via1:v1|tag[3]             ; LRUMod:LRUModule|inLRU2[0] ; clock        ; clock       ; 1.000        ; 1.378      ; 7.010      ;
; -4.596 ; via1:v1|tag[3]             ; LRUMod:LRUModule|inLRU2[1] ; clock        ; clock       ; 1.000        ; 1.378      ; 7.010      ;
; -4.588 ; via0:v0|tag[3]             ; LRUMod:LRUModule|inLRU3[1] ; clock        ; clock       ; 1.000        ; 1.419      ; 7.043      ;
; -4.588 ; via0:v0|tag[3]             ; LRUMod:LRUModule|inLRU1[1] ; clock        ; clock       ; 1.000        ; 1.419      ; 7.043      ;
; -4.570 ; via0:v0|tag[6]             ; via3:v3|valor[6]           ; clock        ; clock       ; 1.000        ; -0.009     ; 5.597      ;
; -4.570 ; via0:v0|tag[6]             ; via3:v3|valor[5]           ; clock        ; clock       ; 1.000        ; -0.009     ; 5.597      ;
; -4.570 ; via0:v0|tag[6]             ; via3:v3|valor[4]           ; clock        ; clock       ; 1.000        ; -0.009     ; 5.597      ;
; -4.570 ; via0:v0|tag[6]             ; via3:v3|valor[3]           ; clock        ; clock       ; 1.000        ; -0.009     ; 5.597      ;
; -4.570 ; via0:v0|tag[6]             ; via3:v3|valor[2]           ; clock        ; clock       ; 1.000        ; -0.009     ; 5.597      ;
; -4.555 ; via2:v2|tag[4]             ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 1.408      ; 6.999      ;
; -4.552 ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; -1.405     ; 4.183      ;
; -4.503 ; via0:v0|tag[3]             ; via1:v1|tag[1]             ; clock        ; clock       ; 1.000        ; 0.000      ; 5.539      ;
; -4.503 ; via0:v0|tag[3]             ; via1:v1|tag[0]             ; clock        ; clock       ; 1.000        ; 0.000      ; 5.539      ;
; -4.503 ; via0:v0|tag[3]             ; via1:v1|tag[2]             ; clock        ; clock       ; 1.000        ; 0.000      ; 5.539      ;
; -4.503 ; via0:v0|tag[3]             ; via1:v1|tag[3]             ; clock        ; clock       ; 1.000        ; 0.000      ; 5.539      ;
; -4.503 ; via0:v0|tag[3]             ; via1:v1|valor[1]           ; clock        ; clock       ; 1.000        ; 0.000      ; 5.539      ;
; -4.503 ; via1:v1|tag[3]             ; via3:v3|valor[6]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.528      ;
; -4.503 ; via1:v1|tag[3]             ; via3:v3|valor[5]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.528      ;
; -4.503 ; via1:v1|tag[3]             ; via3:v3|valor[4]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.528      ;
; -4.503 ; via1:v1|tag[3]             ; via3:v3|valor[3]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.528      ;
; -4.503 ; via1:v1|tag[3]             ; via3:v3|valor[2]           ; clock        ; clock       ; 1.000        ; -0.011     ; 5.528      ;
; -4.502 ; via0:v0|tag[0]             ; LRUMod:LRUModule|inLRU2[0] ; clock        ; clock       ; 1.000        ; 1.378      ; 6.916      ;
; -4.502 ; via0:v0|tag[0]             ; LRUMod:LRUModule|inLRU2[1] ; clock        ; clock       ; 1.000        ; 1.378      ; 6.916      ;
; -4.498 ; via0:v0|tag[4]             ; LRUMod:LRUModule|inLRU2[0] ; clock        ; clock       ; 1.000        ; 1.380      ; 6.914      ;
; -4.498 ; via0:v0|tag[4]             ; LRUMod:LRUModule|inLRU2[1] ; clock        ; clock       ; 1.000        ; 1.380      ; 6.914      ;
; -4.485 ; via1:v1|tag[2]             ; LRUMod:LRUModule|inLRU3[1] ; clock        ; clock       ; 1.000        ; 1.419      ; 6.940      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LRUMod:LRUModule|inLRU0[0]'                                                                                                                      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -5.005 ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.800     ; 2.719      ;
; -4.979 ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.397     ; 3.227      ;
; -4.814 ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.397     ; 3.074      ;
; -4.635 ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.761     ; 2.388      ;
; -4.630 ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.802     ; 2.342      ;
; -4.604 ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.399     ; 2.850      ;
; -4.537 ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.358     ; 2.836      ;
; -4.529 ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.799     ; 2.244      ;
; -4.480 ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.761     ; 2.233      ;
; -4.439 ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.399     ; 2.697      ;
; -4.432 ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.396     ; 2.681      ;
; -4.382 ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.358     ; 2.681      ;
; -4.290 ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.490     ; 2.314      ;
; -4.267 ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.396     ; 2.528      ;
; -4.192 ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.087     ; 2.762      ;
; -4.119 ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[1] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.398     ; 2.377      ;
; -4.109 ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[1] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.399     ; 2.366      ;
; -4.047 ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.802     ; 1.759      ;
; -3.949 ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.399     ; 2.207      ;
; -3.927 ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.358     ; 2.214      ;
; -3.777 ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.358     ; 2.064      ;
; -3.546 ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[1] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.401     ; 1.801      ;
; -0.254 ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; 2.262      ; 2.280      ;
; -0.141 ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; 2.665      ; 2.701      ;
; 0.024  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; 2.665      ; 2.548      ;
; 0.156  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; 2.663      ; 2.413      ;
; 0.246  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 1.000        ; 2.262      ; 2.280      ;
; 0.359  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 1.000        ; 2.665      ; 2.701      ;
; 0.524  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 1.000        ; 2.665      ; 2.548      ;
; 0.656  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 1.000        ; 2.663      ; 2.413      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LRUMod:LRUModule|lruBit[0]'                                                                                                                                       ;
+--------+----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.181 ; via2:v2|valor[5]           ; muxDataRam:muxDataRamModule|dataRam[5]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.885      ; 2.386      ;
; -1.148 ; via2:v2|tag[1]             ; muxDataRam:muxDataRamModule|memWrAddress[1] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.909      ; 2.576      ;
; -1.036 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[5]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.853      ; 2.709      ;
; -1.028 ; via1:v1|tag[4]             ; muxDataRam:muxDataRamModule|memWrAddress[4] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.909      ; 2.455      ;
; -1.027 ; via1:v1|tag[0]             ; muxDataRam:muxDataRamModule|memWrAddress[0] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.907      ; 2.452      ;
; -1.015 ; via1:v1|valor[6]           ; muxDataRam:muxDataRamModule|dataRam[6]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.874      ; 2.435      ;
; -0.989 ; via2:v2|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.914      ; 1.959      ;
; -0.970 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[5]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.855      ; 2.645      ;
; -0.967 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.889      ; 2.874      ;
; -0.949 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[4] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.889      ; 2.856      ;
; -0.948 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[5]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.853      ; 2.621      ;
; -0.897 ; via3:v3|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.900      ; 2.321      ;
; -0.897 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[1]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.890      ; 2.829      ;
; -0.896 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.900      ; 2.815      ;
; -0.848 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[7]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.882      ; 2.286      ;
; -0.834 ; via1:v1|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.904      ; 1.794      ;
; -0.806 ; via3:v3|valor[5]           ; muxDataRam:muxDataRamModule|dataRam[5]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.884      ; 2.010      ;
; -0.797 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.887      ; 2.702      ;
; -0.781 ; via3:v3|tag[1]             ; muxDataRam:muxDataRamModule|memWrAddress[1] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.909      ; 2.209      ;
; -0.779 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[4] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.887      ; 2.684      ;
; -0.774 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[7]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.884      ; 2.214      ;
; -0.762 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[6] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 2.052      ; 2.730      ;
; -0.760 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[7]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.882      ; 2.198      ;
; -0.752 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[2]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.723      ; 2.644      ;
; -0.751 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[4]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.888      ; 2.693      ;
; -0.735 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.898      ; 2.652      ;
; -0.728 ; via2:v2|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.900      ; 2.152      ;
; -0.728 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[2]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.721      ; 2.618      ;
; -0.727 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[1]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.888      ; 2.657      ;
; -0.717 ; via2:v2|tag[4]             ; muxDataRam:muxDataRamModule|memWrAddress[4] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.899      ; 2.134      ;
; -0.714 ; via3:v3|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.910      ; 2.180      ;
; -0.706 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.887      ; 2.611      ;
; -0.700 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[3]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.889      ; 2.636      ;
; -0.693 ; via3:v3|tag[0]             ; muxDataRam:muxDataRamModule|memWrAddress[0] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.898      ; 2.109      ;
; -0.688 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[4] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.887      ; 2.593      ;
; -0.683 ; via1:v1|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.918      ; 2.156      ;
; -0.661 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.891      ; 2.576      ;
; -0.657 ; via2:v2|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.911      ; 2.124      ;
; -0.655 ; via3:v3|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.909      ; 2.119      ;
; -0.647 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.898      ; 2.564      ;
; -0.640 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[2]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.721      ; 2.530      ;
; -0.636 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[1]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.888      ; 2.566      ;
; -0.636 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[6] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 2.050      ; 2.602      ;
; -0.609 ; via0:v0|valor[5]           ; muxDataRam:muxDataRamModule|dataRam[5]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.874      ; 1.803      ;
; -0.603 ; via2:v2|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.909      ; 2.067      ;
; -0.588 ; via1:v1|tag[1]             ; muxDataRam:muxDataRamModule|memWrAddress[1] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.918      ; 2.025      ;
; -0.583 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[5] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.901      ; 2.540      ;
; -0.581 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[4]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.886      ; 2.521      ;
; -0.576 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[3]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.887      ; 2.510      ;
; -0.566 ; via3:v3|tag[4]             ; muxDataRam:muxDataRamModule|memWrAddress[4] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.898      ; 1.982      ;
; -0.554 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.898      ; 2.507      ;
; -0.548 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[6] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 2.050      ; 2.514      ;
; -0.537 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[6]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.852      ; 2.435      ;
; -0.522 ; via2:v2|tag[0]             ; muxDataRam:muxDataRamModule|memWrAddress[0] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.899      ; 1.939      ;
; -0.515 ; via0:v0|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.752      ; 1.936      ;
; -0.512 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.900      ; 2.467      ;
; -0.504 ; via2:v2|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.907      ; 1.953      ;
; -0.493 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.889      ; 2.406      ;
; -0.490 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[4]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.886      ; 2.430      ;
; -0.488 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[3]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.887      ; 2.422      ;
; -0.468 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[6]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.854      ; 2.368      ;
; -0.466 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.898      ; 2.419      ;
; -0.462 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[5] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.899      ; 2.417      ;
; -0.449 ; via0:v0|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.918      ; 1.922      ;
; -0.449 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[6]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.852      ; 2.347      ;
; -0.418 ; via0:v0|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.903      ; 1.377      ;
; -0.405 ; via1:v1|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.753      ; 1.827      ;
; -0.405 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.889      ; 2.318      ;
; -0.398 ; via0:v0|tag[0]             ; muxDataRam:muxDataRamModule|memWrAddress[0] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.907      ; 1.823      ;
; -0.395 ; via0:v0|tag[4]             ; muxDataRam:muxDataRamModule|memWrAddress[4] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.909      ; 1.822      ;
; -0.388 ; via0:v0|valor[6]           ; muxDataRam:muxDataRamModule|dataRam[6]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.873      ; 1.807      ;
; -0.374 ; via2:v2|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.914      ; 1.817      ;
; -0.374 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[5] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.899      ; 2.329      ;
; -0.371 ; via2:v2|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.918      ; 1.843      ;
; -0.358 ; via3:v3|valor[6]           ; muxDataRam:muxDataRamModule|dataRam[6]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.883      ; 1.787      ;
; -0.358 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[0]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.882      ; 2.269      ;
; -0.344 ; via0:v0|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 2.072      ; 1.832      ;
; -0.333 ; via2:v2|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 2.062      ; 1.811      ;
; -0.328 ; via0:v0|tag[1]             ; muxDataRam:muxDataRamModule|memWrAddress[1] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.918      ; 1.765      ;
; -0.297 ; via0:v0|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.921      ; 1.774      ;
; -0.296 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[0]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.884      ; 2.209      ;
; -0.275 ; via2:v2|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.753      ; 1.697      ;
; -0.270 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[0]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.882      ; 2.181      ;
; -0.253 ; via1:v1|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.904      ; 1.686      ;
; -0.221 ; via1:v1|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.918      ; 1.693      ;
; -0.215 ; via2:v2|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.919      ; 1.681      ;
; -0.207 ; via1:v1|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 2.072      ; 1.695      ;
; -0.191 ; via0:v0|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.908      ; 1.641      ;
; -0.127 ; via3:v3|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 2.053      ; 1.596      ;
; -0.106 ; via1:v1|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.919      ; 1.572      ;
; -0.088 ; via0:v0|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.909      ; 1.521      ;
; -0.008 ; via3:v3|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.903      ; 0.967      ;
; 0.066  ; via0:v0|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.903      ; 1.366      ;
; 0.105  ; via0:v0|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.917      ; 1.366      ;
; 0.105  ; via0:v0|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.918      ; 1.360      ;
; 0.167  ; via3:v3|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.907      ; 1.282      ;
; 0.201  ; via1:v1|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.909      ; 1.232      ;
; 0.242  ; via1:v1|valor[5]           ; muxDataRam:muxDataRamModule|dataRam[5]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.885      ; 0.963      ;
; 0.322  ; via3:v3|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.752      ; 1.099      ;
; 0.364  ; via1:v1|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 1.921      ; 1.113      ;
+--------+----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                            ;
+--------+-------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -3.508 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 4.062      ; 1.070      ;
; -3.008 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 4.062      ; 1.070      ;
; -2.515 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 2.656      ; 0.657      ;
; -2.244 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 4.062      ; 2.084      ;
; -2.015 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 2.656      ; 0.657      ;
; -1.744 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 4.062      ; 2.084      ;
; -1.620 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 4.061      ; 2.707      ;
; -1.496 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 4.023      ; 2.793      ;
; -1.496 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 4.023      ; 2.793      ;
; -1.430 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 4.064      ; 2.900      ;
; -1.275 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 4.061      ; 3.302      ;
; -1.243 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 4.064      ; 3.087      ;
; -1.120 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 4.061      ; 2.707      ;
; -1.109 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 3.752      ; 2.909      ;
; -0.996 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 4.023      ; 2.793      ;
; -0.996 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 4.023      ; 2.793      ;
; -0.930 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 4.064      ; 2.900      ;
; -0.846 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.656      ; 2.076      ;
; -0.775 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 4.061      ; 3.302      ;
; -0.743 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 4.064      ; 3.087      ;
; -0.609 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 3.752      ; 2.909      ;
; -0.356 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 3.752      ; 3.912      ;
; -0.346 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.656      ; 2.076      ;
; -0.311 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 4.064      ; 4.269      ;
; -0.311 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 4.064      ; 4.269      ;
; -0.306 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[1]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.645      ; 2.605      ;
; -0.306 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[0]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.645      ; 2.605      ;
; -0.306 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[2]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.645      ; 2.605      ;
; -0.306 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[3]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.645      ; 2.605      ;
; -0.306 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[1]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.645      ; 2.605      ;
; -0.208 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[6]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.643      ; 2.701      ;
; -0.208 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[4]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.643      ; 2.701      ;
; -0.208 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[5]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.643      ; 2.701      ;
; -0.195 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[4]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.634      ; 2.705      ;
; -0.195 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[3]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.634      ; 2.705      ;
; -0.195 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[2]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.634      ; 2.705      ;
; -0.145 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 4.023      ; 4.394      ;
; -0.145 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 4.023      ; 4.394      ;
; -0.071 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[7]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.644      ; 2.839      ;
; -0.071 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[6]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.644      ; 2.839      ;
; -0.071 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[5]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.644      ; 2.839      ;
; -0.071 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[0]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.644      ; 2.839      ;
; 0.144  ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 3.752      ; 3.912      ;
; 0.189  ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 4.064      ; 4.269      ;
; 0.189  ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 4.064      ; 4.269      ;
; 0.194  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[1]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.645      ; 2.605      ;
; 0.194  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[0]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.645      ; 2.605      ;
; 0.194  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[2]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.645      ; 2.605      ;
; 0.194  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[3]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.645      ; 2.605      ;
; 0.194  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[1]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.645      ; 2.605      ;
; 0.292  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[6]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.643      ; 2.701      ;
; 0.292  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[4]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.643      ; 2.701      ;
; 0.292  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[5]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.643      ; 2.701      ;
; 0.305  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[4]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.634      ; 2.705      ;
; 0.305  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[3]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.634      ; 2.705      ;
; 0.305  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[2]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.634      ; 2.705      ;
; 0.355  ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 4.023      ; 4.394      ;
; 0.355  ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 4.023      ; 4.394      ;
; 0.391  ; LRUMod:LRUModule|inLRU3[1]                ; LRUMod:LRUModule|inLRU3[1] ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LRUMod:LRUModule|inLRU2[0]                ; LRUMod:LRUModule|inLRU2[0] ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LRUMod:LRUModule|inLRU2[1]                ; LRUMod:LRUModule|inLRU2[1] ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LRUMod:LRUModule|inLRU0[1]                ; LRUMod:LRUModule|inLRU0[1] ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LRUMod:LRUModule|inLRU3[0]                ; LRUMod:LRUModule|inLRU3[0] ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.429  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[7]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.644      ; 2.839      ;
; 0.429  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[6]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.644      ; 2.839      ;
; 0.429  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[5]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.644      ; 2.839      ;
; 0.429  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[0]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.644      ; 2.839      ;
; 0.528  ; wrenCacheMod:wrenCacheModule|inAddress[6] ; via2:v2|tag[6]             ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.794      ;
; 0.536  ; wrenCacheMod:wrenCacheModule|inAddress[0] ; via2:v2|tag[0]             ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.802      ;
; 0.667  ; wrenCacheMod:wrenCacheModule|inAddress[5] ; via2:v2|tag[5]             ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.933      ;
; 0.853  ; wrenCacheMod:wrenCacheModule|inAddress[4] ; via2:v2|tag[4]             ; clock                      ; clock       ; 0.000        ; 0.000      ; 1.119      ;
; 0.864  ; wrenCacheMod:wrenCacheModule|inAddress[3] ; via3:v3|tag[3]             ; clock                      ; clock       ; 0.000        ; 0.001      ; 1.131      ;
; 0.985  ; wrenCacheMod:wrenCacheModule|inAddress[6] ; via3:v3|tag[6]             ; clock                      ; clock       ; 0.000        ; 0.009      ; 1.260      ;
; 1.150  ; validoMod:validoModule|valido[2]          ; LRUMod:LRUModule|inLRU0[1] ; clock                      ; clock       ; 0.000        ; 1.409      ; 2.825      ;
; 1.232  ; LRUMod:LRUModule|inLRU2[0]                ; LRUMod:LRUModule|inLRU2[1] ; clock                      ; clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.258  ; LRUMod:LRUModule|lruBit[1]                ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.399      ; 2.423      ;
; 1.259  ; wrenCacheMod:wrenCacheModule|inAddress[0] ; via3:v3|tag[0]             ; clock                      ; clock       ; 0.000        ; 0.001      ; 1.526      ;
; 1.340  ; wrenCacheMod:wrenCacheModule|inAddress[1] ; via3:v3|tag[1]             ; clock                      ; clock       ; 0.000        ; -0.001     ; 1.605      ;
; 1.340  ; wrenCacheMod:wrenCacheModule|inAddress[1] ; via2:v2|tag[1]             ; clock                      ; clock       ; 0.000        ; -0.001     ; 1.605      ;
; 1.381  ; wrenCacheMod:wrenCacheModule|inAddress[5] ; via1:v1|tag[5]             ; clock                      ; clock       ; 0.000        ; -0.010     ; 1.637      ;
; 1.382  ; wrenCacheMod:wrenCacheModule|inAddress[5] ; via0:v0|tag[5]             ; clock                      ; clock       ; 0.000        ; -0.010     ; 1.638      ;
; 1.382  ; validoMod:validoModule|valido[2]          ; LRUMod:LRUModule|inLRU2[0] ; clock                      ; clock       ; 0.000        ; 1.370      ; 3.018      ;
; 1.385  ; validoMod:validoModule|valido[2]          ; LRUMod:LRUModule|inLRU2[1] ; clock                      ; clock       ; 0.000        ; 1.370      ; 3.021      ;
; 1.387  ; wrenCacheMod:wrenCacheModule|inAddress[3] ; via2:v2|tag[3]             ; clock                      ; clock       ; 0.000        ; 0.001      ; 1.654      ;
; 1.407  ; wrenCacheMod:wrenCacheModule|inAddress[5] ; via3:v3|tag[5]             ; clock                      ; clock       ; 0.000        ; 0.001      ; 1.674      ;
; 1.484  ; LRUMod:LRUModule|lruBit[3]                ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.397      ; 2.647      ;
; 1.546  ; LRUMod:LRUModule|inLRU3[0]                ; LRUMod:LRUModule|inLRU3[1] ; clock                      ; clock       ; 0.000        ; 0.312      ; 2.124      ;
; 1.614  ; LRUMod:LRUModule|lruBit[1]                ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.398      ; 2.778      ;
; 1.615  ; LRUMod:LRUModule|lruBit[2]                ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.397      ; 2.778      ;
; 1.662  ; wrenCacheMod:wrenCacheModule|inAddress[1] ; via1:v1|tag[1]             ; clock                      ; clock       ; 0.000        ; -0.010     ; 1.918      ;
; 1.665  ; wrenCacheMod:wrenCacheModule|inAddress[1] ; via0:v0|tag[1]             ; clock                      ; clock       ; 0.000        ; -0.010     ; 1.921      ;
; 1.681  ; LRUMod:LRUModule|inLRU2[1]                ; LRUMod:LRUModule|inLRU2[0] ; clock                      ; clock       ; 0.000        ; 0.000      ; 1.947      ;
; 1.684  ; wrenCacheMod:wrenCacheModule|inAddress[0] ; via0:v0|tag[0]             ; clock                      ; clock       ; 0.000        ; -0.008     ; 1.942      ;
; 1.687  ; wrenCacheMod:wrenCacheModule|inAddress[0] ; via1:v1|tag[0]             ; clock                      ; clock       ; 0.000        ; -0.008     ; 1.945      ;
; 1.707  ; wrenCacheMod:wrenCacheModule|inAddress[3] ; via1:v1|tag[3]             ; clock                      ; clock       ; 0.000        ; -0.008     ; 1.965      ;
; 1.709  ; wrenCacheMod:wrenCacheModule|inAddress[3] ; via0:v0|tag[3]             ; clock                      ; clock       ; 0.000        ; -0.008     ; 1.967      ;
; 1.716  ; wrenCacheMod:wrenCacheModule|inAddress[4] ; via0:v0|tag[4]             ; clock                      ; clock       ; 0.000        ; -0.010     ; 1.972      ;
; 1.716  ; wrenCacheMod:wrenCacheModule|inAddress[4] ; via1:v1|tag[4]             ; clock                      ; clock       ; 0.000        ; -0.010     ; 1.972      ;
; 1.738  ; LRUMod:LRUModule|lruBit[1]                ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.360      ; 2.864      ;
; 1.738  ; LRUMod:LRUModule|lruBit[1]                ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.360      ; 2.864      ;
+--------+-------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LRUMod:LRUModule|inLRU0[0]'                                                                                                                       ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.500 ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.000        ; 2.663      ; 2.413      ;
; -0.412 ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.000        ; 2.262      ; 2.100      ;
; -0.367 ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.000        ; 2.665      ; 2.548      ;
; -0.214 ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.000        ; 2.665      ; 2.701      ;
; 0.000  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; 2.663      ; 2.413      ;
; 0.088  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; 2.262      ; 2.100      ;
; 0.133  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; 2.665      ; 2.548      ;
; 0.286  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; 2.665      ; 2.701      ;
; 3.702  ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[1] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.401     ; 1.801      ;
; 3.922  ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.358     ; 2.064      ;
; 3.970  ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.802     ; 1.668      ;
; 4.061  ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.802     ; 1.759      ;
; 4.072  ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.358     ; 2.214      ;
; 4.106  ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.399     ; 2.207      ;
; 4.232  ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.761     ; 1.971      ;
; 4.265  ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[1] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.399     ; 2.366      ;
; 4.275  ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[1] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.398     ; 2.377      ;
; 4.304  ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.490     ; 2.314      ;
; 4.349  ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.087     ; 2.762      ;
; 4.379  ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.799     ; 2.080      ;
; 4.387  ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.761     ; 2.126      ;
; 4.424  ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.396     ; 2.528      ;
; 4.533  ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.800     ; 2.233      ;
; 4.539  ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.358     ; 2.681      ;
; 4.577  ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.396     ; 2.681      ;
; 4.596  ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.399     ; 2.697      ;
; 4.694  ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.358     ; 2.836      ;
; 4.749  ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.399     ; 2.850      ;
; 4.971  ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.397     ; 3.074      ;
; 5.124  ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.397     ; 3.227      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LRUMod:LRUModule|lruBit[0]'                                                                                                                                        ;
+--------+----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.453 ; via3:v3|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.918      ; 0.965      ;
; -0.447 ; via3:v3|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.917      ; 0.970      ;
; -0.441 ; via1:v1|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.908      ; 0.967      ;
; -0.436 ; via3:v3|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.903      ; 0.967      ;
; -0.435 ; via3:v3|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.903      ; 0.968      ;
; -0.422 ; via1:v1|valor[5]           ; muxDataRam:muxDataRamModule|dataRam[5]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.885      ; 0.963      ;
; -0.418 ; via2:v2|valor[6]           ; muxDataRam:muxDataRamModule|dataRam[6]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.884      ; 0.966      ;
; -0.308 ; via1:v1|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.921      ; 1.113      ;
; -0.273 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[6] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 2.050      ; 1.777      ;
; -0.185 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[6] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 2.050      ; 1.865      ;
; -0.177 ; via1:v1|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.909      ; 1.232      ;
; -0.153 ; via3:v3|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.752      ; 1.099      ;
; -0.142 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.898      ; 1.756      ;
; -0.136 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.889      ; 1.753      ;
; -0.131 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[7]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.882      ; 1.751      ;
; -0.125 ; via3:v3|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.907      ; 1.282      ;
; -0.058 ; via0:v0|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.918      ; 1.360      ;
; -0.051 ; via0:v0|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.917      ; 1.366      ;
; -0.051 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.898      ; 1.847      ;
; -0.045 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.889      ; 1.844      ;
; -0.040 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[7]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.882      ; 1.842      ;
; -0.037 ; via0:v0|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.903      ; 1.366      ;
; -0.026 ; via0:v0|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.903      ; 1.377      ;
; 0.043  ; via3:v3|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 2.053      ; 1.596      ;
; 0.064  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[0]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.882      ; 1.946      ;
; 0.104  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[5] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.899      ; 2.003      ;
; 0.112  ; via0:v0|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.909      ; 1.521      ;
; 0.116  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[4] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.887      ; 2.003      ;
; 0.119  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.900      ; 2.019      ;
; 0.123  ; via1:v1|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 2.072      ; 1.695      ;
; 0.125  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.891      ; 2.016      ;
; 0.130  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[7]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.884      ; 2.014      ;
; 0.144  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[4]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.886      ; 2.030      ;
; 0.145  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[3]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.887      ; 2.032      ;
; 0.145  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.887      ; 2.032      ;
; 0.148  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[6]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.852      ; 2.000      ;
; 0.153  ; via1:v1|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.919      ; 1.572      ;
; 0.155  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[0]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.882      ; 2.037      ;
; 0.195  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[5] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.899      ; 2.094      ;
; 0.204  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[4] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.887      ; 2.091      ;
; 0.232  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[4]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.886      ; 2.118      ;
; 0.233  ; via0:v0|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.908      ; 1.641      ;
; 0.233  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.887      ; 2.120      ;
; 0.236  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[3]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.887      ; 2.123      ;
; 0.236  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[6]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.852      ; 2.088      ;
; 0.249  ; via2:v2|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 2.062      ; 1.811      ;
; 0.260  ; via0:v0|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 2.072      ; 1.832      ;
; 0.262  ; via2:v2|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.919      ; 1.681      ;
; 0.275  ; via1:v1|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.918      ; 1.693      ;
; 0.282  ; via1:v1|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.904      ; 1.686      ;
; 0.289  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.898      ; 2.187      ;
; 0.325  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[0]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.884      ; 2.209      ;
; 0.347  ; via0:v0|tag[1]             ; muxDataRam:muxDataRamModule|memWrAddress[1] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.918      ; 1.765      ;
; 0.353  ; via0:v0|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.921      ; 1.774      ;
; 0.365  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[5] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.901      ; 2.266      ;
; 0.377  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.898      ; 2.275      ;
; 0.390  ; via1:v1|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.904      ; 1.794      ;
; 0.394  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[5]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.853      ; 2.247      ;
; 0.403  ; via2:v2|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.914      ; 1.817      ;
; 0.404  ; via3:v3|valor[6]           ; muxDataRam:muxDataRamModule|dataRam[6]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.883      ; 1.787      ;
; 0.406  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[3]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.889      ; 2.295      ;
; 0.410  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[2]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.721      ; 2.131      ;
; 0.413  ; via0:v0|tag[4]             ; muxDataRam:muxDataRamModule|memWrAddress[4] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.909      ; 1.822      ;
; 0.416  ; via0:v0|tag[0]             ; muxDataRam:muxDataRamModule|memWrAddress[0] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.907      ; 1.823      ;
; 0.425  ; via2:v2|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.918      ; 1.843      ;
; 0.429  ; via0:v0|valor[5]           ; muxDataRam:muxDataRamModule|dataRam[5]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.874      ; 1.803      ;
; 0.434  ; via0:v0|valor[6]           ; muxDataRam:muxDataRamModule|dataRam[6]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.873      ; 1.807      ;
; 0.444  ; via2:v2|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.753      ; 1.697      ;
; 0.485  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[5]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.853      ; 2.338      ;
; 0.498  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[2]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.721      ; 2.219      ;
; 0.504  ; via0:v0|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.918      ; 1.922      ;
; 0.514  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[6]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.854      ; 2.368      ;
; 0.540  ; via2:v2|tag[0]             ; muxDataRam:muxDataRamModule|memWrAddress[0] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.899      ; 1.939      ;
; 0.542  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[1]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.888      ; 2.430      ;
; 0.545  ; via2:v2|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.914      ; 1.959      ;
; 0.546  ; via2:v2|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.907      ; 1.953      ;
; 0.567  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.900      ; 2.467      ;
; 0.574  ; via1:v1|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.753      ; 1.827      ;
; 0.584  ; via3:v3|tag[4]             ; muxDataRam:muxDataRamModule|memWrAddress[4] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.898      ; 1.982      ;
; 0.607  ; via1:v1|tag[1]             ; muxDataRam:muxDataRamModule|memWrAddress[1] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.918      ; 2.025      ;
; 0.626  ; via3:v3|valor[5]           ; muxDataRam:muxDataRamModule|dataRam[5]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.884      ; 2.010      ;
; 0.633  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[1]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.888      ; 2.521      ;
; 0.655  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[5]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.855      ; 2.510      ;
; 0.658  ; via2:v2|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.909      ; 2.067      ;
; 0.678  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[6] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 2.052      ; 2.730      ;
; 0.684  ; via0:v0|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.752      ; 1.936      ;
; 0.710  ; via3:v3|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.909      ; 2.119      ;
; 0.711  ; via3:v3|tag[0]             ; muxDataRam:muxDataRamModule|memWrAddress[0] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.898      ; 2.109      ;
; 0.713  ; via2:v2|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.911      ; 2.124      ;
; 0.735  ; via2:v2|tag[4]             ; muxDataRam:muxDataRamModule|memWrAddress[4] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.899      ; 2.134      ;
; 0.738  ; via1:v1|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.918      ; 2.156      ;
; 0.752  ; via2:v2|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.900      ; 2.152      ;
; 0.770  ; via3:v3|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.910      ; 2.180      ;
; 0.800  ; via3:v3|tag[1]             ; muxDataRam:muxDataRamModule|memWrAddress[1] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.909      ; 2.209      ;
; 0.803  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[1]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.890      ; 2.693      ;
; 0.805  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[4]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.888      ; 2.693      ;
; 0.921  ; via3:v3|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 1.900      ; 2.321      ;
; 0.921  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[2]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.723      ; 2.644      ;
; 0.967  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[4] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.889      ; 2.856      ;
; 0.985  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.889      ; 2.874      ;
+--------+----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU0[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU0[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU0[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU0[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU1[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU1[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU1[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU1[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU2[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU2[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU2[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU2[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU3[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU3[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU3[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU3[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; validoMod:validoModule|valido[2]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; validoMod:validoModule|valido[2]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|tag[0]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|tag[0]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|tag[1]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|tag[1]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|tag[2]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|tag[2]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|tag[3]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|tag[3]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|tag[4]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|tag[4]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|tag[5]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|tag[5]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|tag[6]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|tag[6]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|valor[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|valor[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|valor[1]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|valor[1]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|valor[2]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LRUMod:LRUModule|inLRU0[0]'                                                                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUModule|always0~2|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUModule|always0~2|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|always0~2|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|always0~2|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|always0~3|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|always0~3|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUModule|always0~3|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUModule|always0~3|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|inLRU0[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|inLRU0[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[0]|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[0]|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[1]|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[1]|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[2]|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[2]|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[3]|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[3]|datad   ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LRUMod:LRUModule|lruBit[0]'                                                                                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; LRUModule|lruBit[0]|combout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; LRUModule|lruBit[0]|combout                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[1]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[2]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[2]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[3]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[3]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[4]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[4]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[5]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[5]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[6]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[6]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[7]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[7]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[4] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[5] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[6] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[3]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[3]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[4]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[4]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[5]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[5]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[6]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[6]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[7]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[7]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[2]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[2]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[3]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[3]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[4]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[4]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[5]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[5]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[6]|dataa      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[6]|dataa      ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; address[*]      ; clock      ; 10.051 ; 10.051 ; Rise       ; clock           ;
;  address[0]     ; clock      ; 9.996  ; 9.996  ; Rise       ; clock           ;
;  address[1]     ; clock      ; 9.728  ; 9.728  ; Rise       ; clock           ;
;  address[2]     ; clock      ; 10.051 ; 10.051 ; Rise       ; clock           ;
;  address[3]     ; clock      ; 9.965  ; 9.965  ; Rise       ; clock           ;
;  address[4]     ; clock      ; 9.425  ; 9.425  ; Rise       ; clock           ;
;  address[5]     ; clock      ; 9.382  ; 9.382  ; Rise       ; clock           ;
;  address[6]     ; clock      ; 9.683  ; 9.683  ; Rise       ; clock           ;
; dadoEntrada[*]  ; clock      ; 5.205  ; 5.205  ; Rise       ; clock           ;
;  dadoEntrada[0] ; clock      ; 1.362  ; 1.362  ; Rise       ; clock           ;
;  dadoEntrada[1] ; clock      ; 4.520  ; 4.520  ; Rise       ; clock           ;
;  dadoEntrada[2] ; clock      ; 5.015  ; 5.015  ; Rise       ; clock           ;
;  dadoEntrada[3] ; clock      ; 4.714  ; 4.714  ; Rise       ; clock           ;
;  dadoEntrada[4] ; clock      ; 4.839  ; 4.839  ; Rise       ; clock           ;
;  dadoEntrada[5] ; clock      ; 5.122  ; 5.122  ; Rise       ; clock           ;
;  dadoEntrada[6] ; clock      ; 4.962  ; 4.962  ; Rise       ; clock           ;
;  dadoEntrada[7] ; clock      ; 5.205  ; 5.205  ; Rise       ; clock           ;
; wren            ; clock      ; 1.969  ; 1.969  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; address[*]      ; clock      ; -3.275 ; -3.275 ; Rise       ; clock           ;
;  address[0]     ; clock      ; -3.275 ; -3.275 ; Rise       ; clock           ;
;  address[1]     ; clock      ; -3.323 ; -3.323 ; Rise       ; clock           ;
;  address[2]     ; clock      ; -3.299 ; -3.299 ; Rise       ; clock           ;
;  address[3]     ; clock      ; -3.297 ; -3.297 ; Rise       ; clock           ;
;  address[4]     ; clock      ; -3.514 ; -3.514 ; Rise       ; clock           ;
;  address[5]     ; clock      ; -3.326 ; -3.326 ; Rise       ; clock           ;
;  address[6]     ; clock      ; -3.344 ; -3.344 ; Rise       ; clock           ;
; dadoEntrada[*]  ; clock      ; -0.523 ; -0.523 ; Rise       ; clock           ;
;  dadoEntrada[0] ; clock      ; -0.523 ; -0.523 ; Rise       ; clock           ;
;  dadoEntrada[1] ; clock      ; -3.938 ; -3.938 ; Rise       ; clock           ;
;  dadoEntrada[2] ; clock      ; -3.774 ; -3.774 ; Rise       ; clock           ;
;  dadoEntrada[3] ; clock      ; -4.269 ; -4.269 ; Rise       ; clock           ;
;  dadoEntrada[4] ; clock      ; -3.591 ; -3.591 ; Rise       ; clock           ;
;  dadoEntrada[5] ; clock      ; -3.918 ; -3.918 ; Rise       ; clock           ;
;  dadoEntrada[6] ; clock      ; -3.755 ; -3.755 ; Rise       ; clock           ;
;  dadoEntrada[7] ; clock      ; -4.142 ; -4.142 ; Rise       ; clock           ;
; wren            ; clock      ; -0.386 ; -0.386 ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; qCache[*]  ; LRUMod:LRUModule|lruBit[0] ; 9.582 ; 9.582 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[0] ; LRUMod:LRUModule|lruBit[0] ; 8.533 ; 8.533 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[1] ; LRUMod:LRUModule|lruBit[0] ; 8.646 ; 8.646 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[2] ; LRUMod:LRUModule|lruBit[0] ; 8.377 ; 8.377 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[3] ; LRUMod:LRUModule|lruBit[0] ; 8.767 ; 8.767 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[4] ; LRUMod:LRUModule|lruBit[0] ; 8.570 ; 8.570 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[5] ; LRUMod:LRUModule|lruBit[0] ; 9.582 ; 9.582 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[6] ; LRUMod:LRUModule|lruBit[0] ; 8.324 ; 8.324 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[7] ; LRUMod:LRUModule|lruBit[0] ; 8.503 ; 8.503 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; qCache[*]  ; LRUMod:LRUModule|lruBit[0] ; 8.324 ; 8.324 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[0] ; LRUMod:LRUModule|lruBit[0] ; 8.533 ; 8.533 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[1] ; LRUMod:LRUModule|lruBit[0] ; 8.646 ; 8.646 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[2] ; LRUMod:LRUModule|lruBit[0] ; 8.377 ; 8.377 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[3] ; LRUMod:LRUModule|lruBit[0] ; 8.767 ; 8.767 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[4] ; LRUMod:LRUModule|lruBit[0] ; 8.570 ; 8.570 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[5] ; LRUMod:LRUModule|lruBit[0] ; 9.582 ; 9.582 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[6] ; LRUMod:LRUModule|lruBit[0] ; 8.324 ; 8.324 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[7] ; LRUMod:LRUModule|lruBit[0] ; 8.503 ; 8.503 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; LRUMod:LRUModule|inLRU0[0] ; -2.347 ; -8.930        ;
; clock                      ; -2.075 ; -128.601      ;
; LRUMod:LRUModule|lruBit[0] ; -0.409 ; -3.104        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clock                      ; -1.988 ; -17.454       ;
; LRUMod:LRUModule|lruBit[0] ; -0.461 ; -3.979        ;
; LRUMod:LRUModule|inLRU0[0] ; -0.218 ; -0.633        ;
+----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clock                      ; -1.627 ; -178.254      ;
; LRUMod:LRUModule|inLRU0[0] ; 0.500  ; 0.000         ;
; LRUMod:LRUModule|lruBit[0] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LRUMod:LRUModule|inLRU0[0]'                                                                                                                      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.347 ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.032     ; 1.458      ;
; -2.342 ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.222     ; 1.215      ;
; -2.262 ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.032     ; 1.379      ;
; -2.175 ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.031     ; 1.287      ;
; -2.170 ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.221     ; 1.044      ;
; -2.168 ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.194     ; 1.069      ;
; -2.164 ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.220     ; 1.039      ;
; -2.131 ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.004     ; 1.276      ;
; -2.098 ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.194     ; 0.999      ;
; -2.096 ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.030     ; 1.209      ;
; -2.090 ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.031     ; 1.208      ;
; -2.061 ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.004     ; 1.206      ;
; -2.011 ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.030     ; 1.130      ;
; -2.000 ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.026     ; 1.069      ;
; -1.979 ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[1] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.031     ; 1.096      ;
; -1.963 ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -0.836     ; 1.276      ;
; -1.963 ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[1] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.033     ; 1.078      ;
; -1.947 ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.221     ; 0.821      ;
; -1.910 ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.031     ; 1.028      ;
; -1.857 ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.004     ; 0.996      ;
; -1.806 ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.004     ; 0.945      ;
; -1.741 ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[1] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; -1.032     ; 0.857      ;
; 0.181  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; 0.988      ; 1.043      ;
; 0.223  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; 1.178      ; 1.239      ;
; 0.308  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; 1.178      ; 1.160      ;
; 0.366  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.500        ; 1.177      ; 1.100      ;
; 0.681  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 1.000        ; 0.988      ; 1.043      ;
; 0.723  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 1.000        ; 1.178      ; 1.239      ;
; 0.808  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 1.000        ; 1.178      ; 1.160      ;
; 0.866  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 1.000        ; 1.177      ; 1.100      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.075 ; via0:v0|tag[3]                                                                                            ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.010      ; 3.117      ;
; -2.044 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ; via1:v1|valor[7]           ; clock        ; clock       ; 1.000        ; -0.066     ; 3.010      ;
; -2.044 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ; via1:v1|valor[7]           ; clock        ; clock       ; 1.000        ; -0.066     ; 3.010      ;
; -2.044 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ; via1:v1|valor[7]           ; clock        ; clock       ; 1.000        ; -0.066     ; 3.010      ;
; -2.044 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ; via1:v1|valor[7]           ; clock        ; clock       ; 1.000        ; -0.066     ; 3.010      ;
; -2.044 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ; via1:v1|valor[7]           ; clock        ; clock       ; 1.000        ; -0.066     ; 3.010      ;
; -2.044 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ; via1:v1|valor[7]           ; clock        ; clock       ; 1.000        ; -0.066     ; 3.010      ;
; -2.044 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ; via1:v1|valor[7]           ; clock        ; clock       ; 1.000        ; -0.066     ; 3.010      ;
; -2.028 ; via0:v0|tag[2]                                                                                            ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.010      ; 3.070      ;
; -2.013 ; via0:v0|tag[6]                                                                                            ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.012      ; 3.057      ;
; -2.000 ; via1:v1|tag[2]                                                                                            ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.010      ; 3.042      ;
; -1.971 ; via1:v1|tag[3]                                                                                            ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.010      ; 3.013      ;
; -1.965 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ; via3:v3|valor[4]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.922      ;
; -1.965 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ; via3:v3|valor[4]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.922      ;
; -1.965 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ; via3:v3|valor[4]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.922      ;
; -1.965 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ; via3:v3|valor[4]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.922      ;
; -1.965 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ; via3:v3|valor[4]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.922      ;
; -1.965 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ; via3:v3|valor[4]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.922      ;
; -1.965 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ; via3:v3|valor[4]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.922      ;
; -1.964 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ; via0:v0|valor[4]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.921      ;
; -1.964 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ; via0:v0|valor[4]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.921      ;
; -1.964 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ; via0:v0|valor[4]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.921      ;
; -1.964 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ; via0:v0|valor[4]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.921      ;
; -1.964 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ; via0:v0|valor[4]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.921      ;
; -1.964 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ; via0:v0|valor[4]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.921      ;
; -1.964 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ; via0:v0|valor[4]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.921      ;
; -1.960 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ; via3:v3|valor[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.917      ;
; -1.960 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ; via3:v3|valor[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.917      ;
; -1.960 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ; via3:v3|valor[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.917      ;
; -1.960 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ; via3:v3|valor[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.917      ;
; -1.960 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ; via3:v3|valor[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.917      ;
; -1.960 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ; via3:v3|valor[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.917      ;
; -1.960 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ; via3:v3|valor[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.917      ;
; -1.954 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ; via3:v3|valor[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.921      ;
; -1.954 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ; via3:v3|valor[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.921      ;
; -1.954 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ; via3:v3|valor[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.921      ;
; -1.954 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ; via3:v3|valor[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.921      ;
; -1.954 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ; via3:v3|valor[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.921      ;
; -1.954 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ; via3:v3|valor[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.921      ;
; -1.954 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ; via3:v3|valor[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.921      ;
; -1.951 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ; via0:v0|valor[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.918      ;
; -1.951 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ; via0:v0|valor[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.918      ;
; -1.951 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ; via0:v0|valor[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.918      ;
; -1.951 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ; via0:v0|valor[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.918      ;
; -1.951 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ; via0:v0|valor[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.918      ;
; -1.951 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ; via0:v0|valor[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.918      ;
; -1.951 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ; via0:v0|valor[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.918      ;
; -1.944 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ; via3:v3|valor[7]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.911      ;
; -1.944 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ; via3:v3|valor[7]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.911      ;
; -1.944 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ; via3:v3|valor[7]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.911      ;
; -1.944 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ; via3:v3|valor[7]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.911      ;
; -1.944 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ; via3:v3|valor[7]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.911      ;
; -1.944 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ; via3:v3|valor[7]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.911      ;
; -1.944 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ; via3:v3|valor[7]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.911      ;
; -1.943 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ; via1:v1|valor[0]           ; clock        ; clock       ; 1.000        ; -0.066     ; 2.909      ;
; -1.943 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ; via1:v1|valor[0]           ; clock        ; clock       ; 1.000        ; -0.066     ; 2.909      ;
; -1.943 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ; via1:v1|valor[0]           ; clock        ; clock       ; 1.000        ; -0.066     ; 2.909      ;
; -1.943 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ; via1:v1|valor[0]           ; clock        ; clock       ; 1.000        ; -0.066     ; 2.909      ;
; -1.943 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ; via1:v1|valor[0]           ; clock        ; clock       ; 1.000        ; -0.066     ; 2.909      ;
; -1.943 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ; via1:v1|valor[0]           ; clock        ; clock       ; 1.000        ; -0.066     ; 2.909      ;
; -1.943 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ; via1:v1|valor[0]           ; clock        ; clock       ; 1.000        ; -0.066     ; 2.909      ;
; -1.942 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ; via0:v0|valor[7]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.909      ;
; -1.942 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ; via0:v0|valor[7]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.909      ;
; -1.942 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ; via0:v0|valor[7]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.909      ;
; -1.942 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ; via0:v0|valor[7]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.909      ;
; -1.942 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ; via0:v0|valor[7]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.909      ;
; -1.942 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ; via0:v0|valor[7]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.909      ;
; -1.942 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ; via0:v0|valor[7]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.909      ;
; -1.925 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ; via0:v0|valor[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.882      ;
; -1.925 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ; via0:v0|valor[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.882      ;
; -1.925 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ; via0:v0|valor[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.882      ;
; -1.925 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ; via0:v0|valor[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.882      ;
; -1.925 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ; via0:v0|valor[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.882      ;
; -1.925 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ; via0:v0|valor[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.882      ;
; -1.925 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ; via0:v0|valor[2]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.882      ;
; -1.910 ; via0:v0|tag[5]                                                                                            ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.012      ; 2.954      ;
; -1.879 ; via1:v1|tag[1]                                                                                            ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.010      ; 2.921      ;
; -1.865 ; via0:v0|tag[0]                                                                                            ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.010      ; 2.907      ;
; -1.855 ; via0:v0|tag[4]                                                                                            ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.012      ; 2.899      ;
; -1.851 ; via1:v1|tag[0]                                                                                            ; LRUMod:LRUModule|inLRU0[0] ; clock        ; clock       ; 1.000        ; 0.010      ; 2.893      ;
; -1.836 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ; via0:v0|valor[3]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.793      ;
; -1.836 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ; via0:v0|valor[3]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.793      ;
; -1.836 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ; via0:v0|valor[3]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.793      ;
; -1.836 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ; via0:v0|valor[3]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.793      ;
; -1.836 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ; via0:v0|valor[3]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.793      ;
; -1.836 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ; via0:v0|valor[3]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.793      ;
; -1.836 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ; via0:v0|valor[3]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.793      ;
; -1.831 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ; via3:v3|valor[3]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.788      ;
; -1.831 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ; via3:v3|valor[3]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.788      ;
; -1.831 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ; via3:v3|valor[3]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.788      ;
; -1.831 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ; via3:v3|valor[3]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.788      ;
; -1.831 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ; via3:v3|valor[3]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.788      ;
; -1.831 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ; via3:v3|valor[3]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.788      ;
; -1.831 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ; via3:v3|valor[3]           ; clock        ; clock       ; 1.000        ; -0.075     ; 2.788      ;
; -1.830 ; via0:v0|tag[3]                                                                                            ; LRUMod:LRUModule|inLRU1[0] ; clock        ; clock       ; 1.000        ; 0.585      ; 3.447      ;
; -1.828 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ; via0:v0|valor[5]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.795      ;
; -1.828 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ; via0:v0|valor[5]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.795      ;
; -1.828 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ; via0:v0|valor[5]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.795      ;
; -1.828 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ; via0:v0|valor[5]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.795      ;
; -1.828 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ; via0:v0|valor[5]           ; clock        ; clock       ; 1.000        ; -0.065     ; 2.795      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LRUMod:LRUModule|lruBit[0]'                                                                                                                                       ;
+--------+----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.409 ; via2:v2|valor[5]           ; muxDataRam:muxDataRamModule|dataRam[5]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.670      ; 1.089      ;
; -0.381 ; via2:v2|tag[1]             ; muxDataRam:muxDataRamModule|memWrAddress[1] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.681      ; 1.160      ;
; -0.330 ; via1:v1|valor[6]           ; muxDataRam:muxDataRamModule|dataRam[6]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.658      ; 1.096      ;
; -0.330 ; via1:v1|tag[4]             ; muxDataRam:muxDataRamModule|memWrAddress[4] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.683      ; 1.111      ;
; -0.330 ; via1:v1|tag[0]             ; muxDataRam:muxDataRamModule|memWrAddress[0] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.681      ; 1.109      ;
; -0.320 ; via2:v2|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.692      ; 0.897      ;
; -0.274 ; via3:v3|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.676      ; 1.050      ;
; -0.256 ; via1:v1|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.681      ; 0.822      ;
; -0.232 ; via3:v3|valor[5]           ; muxDataRam:muxDataRamModule|dataRam[5]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.668      ; 0.910      ;
; -0.232 ; via3:v3|tag[1]             ; muxDataRam:muxDataRamModule|memWrAddress[1] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.681      ; 1.011      ;
; -0.212 ; via3:v3|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.681      ; 1.005      ;
; -0.209 ; via2:v2|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.676      ; 0.985      ;
; -0.200 ; via2:v2|tag[4]             ; muxDataRam:muxDataRamModule|memWrAddress[4] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.674      ; 0.972      ;
; -0.196 ; via3:v3|tag[0]             ; muxDataRam:muxDataRamModule|memWrAddress[0] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.673      ; 0.967      ;
; -0.185 ; via0:v0|valor[5]           ; muxDataRam:muxDataRamModule|dataRam[5]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.658      ; 0.853      ;
; -0.181 ; via1:v1|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.689      ; 0.981      ;
; -0.176 ; via3:v3|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.681      ; 0.968      ;
; -0.161 ; via2:v2|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.682      ; 0.955      ;
; -0.153 ; via2:v2|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.681      ; 0.945      ;
; -0.143 ; via1:v1|tag[1]             ; muxDataRam:muxDataRamModule|memWrAddress[1] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.689      ; 0.930      ;
; -0.142 ; via3:v3|tag[4]             ; muxDataRam:muxDataRamModule|memWrAddress[4] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.673      ; 0.913      ;
; -0.128 ; via2:v2|tag[0]             ; muxDataRam:muxDataRamModule|memWrAddress[0] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.674      ; 0.900      ;
; -0.098 ; via0:v0|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.680      ; 0.663      ;
; -0.095 ; via2:v2|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.682      ; 0.883      ;
; -0.092 ; via0:v0|valor[6]           ; muxDataRam:muxDataRamModule|dataRam[6]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.657      ; 0.857      ;
; -0.091 ; via0:v0|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.616      ; 0.864      ;
; -0.089 ; via0:v0|tag[0]             ; muxDataRam:muxDataRamModule|memWrAddress[0] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.681      ; 0.868      ;
; -0.085 ; via0:v0|tag[4]             ; muxDataRam:muxDataRamModule|memWrAddress[4] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.683      ; 0.866      ;
; -0.074 ; via0:v0|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.689      ; 0.874      ;
; -0.064 ; via2:v2|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.692      ; 0.858      ;
; -0.051 ; via1:v1|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.618      ; 0.826      ;
; -0.047 ; via0:v0|tag[1]             ; muxDataRam:muxDataRamModule|memWrAddress[1] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.689      ; 0.834      ;
; -0.046 ; via2:v2|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.693      ; 0.850      ;
; -0.041 ; via2:v2|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.760      ; 0.836      ;
; -0.040 ; via3:v3|valor[6]           ; muxDataRam:muxDataRamModule|dataRam[6]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.667      ; 0.815      ;
; -0.022 ; via0:v0|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.769      ; 0.826      ;
; -0.005 ; via2:v2|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.618      ; 0.780      ;
; 0.007  ; via1:v1|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.769      ; 0.797      ;
; 0.012  ; via0:v0|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.691      ; 0.791      ;
; 0.012  ; via0:v0|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.683      ; 0.777      ;
; 0.017  ; via1:v1|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.681      ; 0.766      ;
; 0.032  ; via1:v1|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.693      ; 0.772      ;
; 0.038  ; via2:v2|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.694      ; 0.764      ;
; 0.045  ; via3:v3|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.751      ; 0.741      ;
; 0.052  ; via0:v0|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.684      ; 0.732      ;
; 0.076  ; via3:v3|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.680      ; 0.489      ;
; 0.078  ; via1:v1|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.694      ; 0.724      ;
; 0.126  ; via0:v0|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.680      ; 0.656      ;
; 0.146  ; via0:v0|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.691      ; 0.656      ;
; 0.148  ; via0:v0|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.692      ; 0.652      ;
; 0.191  ; via3:v3|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.682      ; 0.597      ;
; 0.194  ; via1:v1|valor[5]           ; muxDataRam:muxDataRamModule|dataRam[5]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.670      ; 0.486      ;
; 0.219  ; via1:v1|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.684      ; 0.565      ;
; 0.230  ; via3:v3|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.616      ; 0.543      ;
; 0.278  ; via1:v1|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.691      ; 0.525      ;
; 0.289  ; via2:v2|valor[6]           ; muxDataRam:muxDataRamModule|dataRam[6]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.669      ; 0.488      ;
; 0.292  ; via3:v3|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.680      ; 0.490      ;
; 0.300  ; via1:v1|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.683      ; 0.489      ;
; 0.311  ; via3:v3|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.691      ; 0.491      ;
; 0.313  ; via3:v3|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0.500        ; 0.692      ; 0.487      ;
; 0.447  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[5]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.102      ; 1.165      ;
; 0.480  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.127      ; 1.245      ;
; 0.482  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[5]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.103      ; 1.131      ;
; 0.489  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[5]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.102      ; 1.123      ;
; 0.495  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[4] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.127      ; 1.230      ;
; 0.507  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[1]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.129      ; 1.228      ;
; 0.528  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.135      ; 1.205      ;
; 0.530  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[7]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.124      ; 0.979      ;
; 0.544  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.126      ; 1.180      ;
; 0.559  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[4] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.126      ; 1.165      ;
; 0.571  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[1]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.128      ; 1.163      ;
; 0.572  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[7]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.124      ; 0.937      ;
; 0.573  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[7]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.125      ; 0.937      ;
; 0.575  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[2]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.050      ; 1.132      ;
; 0.584  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[2]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.051      ; 1.124      ;
; 0.585  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[4]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.126      ; 1.152      ;
; 0.585  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[6] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.213      ; 1.163      ;
; 0.590  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.126      ; 1.134      ;
; 0.592  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.134      ; 1.140      ;
; 0.605  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[4] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.126      ; 1.119      ;
; 0.608  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[3]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.127      ; 1.127      ;
; 0.617  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[1]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.128      ; 1.117      ;
; 0.617  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[2]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.050      ; 1.090      ;
; 0.624  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.130      ; 1.106      ;
; 0.635  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[6] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.212      ; 1.112      ;
; 0.635  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.134      ; 1.097      ;
; 0.646  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[6]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.101      ; 1.063      ;
; 0.649  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[4]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.125      ; 1.087      ;
; 0.652  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[3]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.126      ; 1.082      ;
; 0.665  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.134      ; 1.080      ;
; 0.674  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[5] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.135      ; 1.073      ;
; 0.677  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[6] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.212      ; 1.070      ;
; 0.688  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.129      ; 1.041      ;
; 0.688  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[6]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.101      ; 1.021      ;
; 0.694  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[3]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.126      ; 1.040      ;
; 0.695  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[4]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.125      ; 1.041      ;
; 0.699  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.135      ; 1.047      ;
; 0.700  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[6]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.102      ; 1.010      ;
; 0.707  ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.134      ; 1.038      ;
; 0.715  ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[5] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 1.000        ; 1.134      ; 1.031      ;
+--------+----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                            ;
+--------+-------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.988 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 2.210      ; 0.515      ;
; -1.559 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 1.633      ; 0.367      ;
; -1.488 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 2.210      ; 0.515      ;
; -1.451 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.210      ; 0.911      ;
; -1.183 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.208      ; 1.177      ;
; -1.129 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.182      ; 1.205      ;
; -1.129 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.182      ; 1.205      ;
; -1.080 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.209      ; 1.281      ;
; -1.059 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.633      ; 0.367      ;
; -1.039 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 2.208      ; 1.462      ;
; -1.004 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.209      ; 1.357      ;
; -0.951 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.210      ; 0.911      ;
; -0.876 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.633      ; 0.909      ;
; -0.855 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 2.014      ; 1.311      ;
; -0.683 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.208      ; 1.177      ;
; -0.629 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.182      ; 1.205      ;
; -0.629 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.182      ; 1.205      ;
; -0.589 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 2.014      ; 1.718      ;
; -0.580 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.209      ; 1.281      ;
; -0.556 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[1]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.623      ; 1.219      ;
; -0.556 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[0]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.623      ; 1.219      ;
; -0.556 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[2]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.623      ; 1.219      ;
; -0.556 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[3]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.623      ; 1.219      ;
; -0.556 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[1]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.623      ; 1.219      ;
; -0.543 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 2.209      ; 1.959      ;
; -0.543 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 2.209      ; 1.959      ;
; -0.539 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 2.208      ; 1.462      ;
; -0.504 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.209      ; 1.357      ;
; -0.502 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[6]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.621      ; 1.271      ;
; -0.502 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[4]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.621      ; 1.271      ;
; -0.502 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[5]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.621      ; 1.271      ;
; -0.479 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[4]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.612      ; 1.285      ;
; -0.479 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[3]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.612      ; 1.285      ;
; -0.479 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[2]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.612      ; 1.285      ;
; -0.455 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 2.182      ; 2.020      ;
; -0.455 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; 0.000        ; 2.182      ; 2.020      ;
; -0.451 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[7]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.622      ; 1.323      ;
; -0.451 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[6]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.622      ; 1.323      ;
; -0.451 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[5]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.622      ; 1.323      ;
; -0.451 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[0]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; 0.000        ; 1.622      ; 1.323      ;
; -0.376 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.633      ; 0.909      ;
; -0.355 ; LRUMod:LRUModule|lruBit[0]                ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 2.014      ; 1.311      ;
; -0.089 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 2.014      ; 1.718      ;
; -0.056 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[1]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.623      ; 1.219      ;
; -0.056 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[0]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.623      ; 1.219      ;
; -0.056 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[2]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.623      ; 1.219      ;
; -0.056 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[3]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.623      ; 1.219      ;
; -0.056 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[1]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.623      ; 1.219      ;
; -0.043 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 2.209      ; 1.959      ;
; -0.043 ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 2.209      ; 1.959      ;
; -0.002 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[6]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.621      ; 1.271      ;
; -0.002 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[4]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.621      ; 1.271      ;
; -0.002 ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|tag[5]             ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.621      ; 1.271      ;
; 0.021  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[4]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.612      ; 1.285      ;
; 0.021  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[3]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.612      ; 1.285      ;
; 0.021  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[2]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.612      ; 1.285      ;
; 0.045  ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 2.182      ; 2.020      ;
; 0.045  ; LRUMod:LRUModule|inLRU0[0]                ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 2.182      ; 2.020      ;
; 0.049  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[7]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.622      ; 1.323      ;
; 0.049  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[6]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.622      ; 1.323      ;
; 0.049  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[5]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.622      ; 1.323      ;
; 0.049  ; LRUMod:LRUModule|lruBit[0]                ; via0:v0|valor[0]           ; LRUMod:LRUModule|lruBit[0] ; clock       ; -0.500       ; 1.622      ; 1.323      ;
; 0.215  ; LRUMod:LRUModule|inLRU3[1]                ; LRUMod:LRUModule|inLRU3[1] ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LRUMod:LRUModule|inLRU2[0]                ; LRUMod:LRUModule|inLRU2[0] ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LRUMod:LRUModule|inLRU2[1]                ; LRUMod:LRUModule|inLRU2[1] ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LRUMod:LRUModule|inLRU0[1]                ; LRUMod:LRUModule|inLRU0[1] ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LRUMod:LRUModule|inLRU3[0]                ; LRUMod:LRUModule|inLRU3[0] ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.262  ; wrenCacheMod:wrenCacheModule|inAddress[6] ; via2:v2|tag[6]             ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.414      ;
; 0.267  ; wrenCacheMod:wrenCacheModule|inAddress[0] ; via2:v2|tag[0]             ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.419      ;
; 0.295  ; wrenCacheMod:wrenCacheModule|inAddress[5] ; via2:v2|tag[5]             ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.447      ;
; 0.372  ; LRUMod:LRUModule|lruBit[1]                ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.033      ; 1.057      ;
; 0.412  ; wrenCacheMod:wrenCacheModule|inAddress[4] ; via2:v2|tag[4]             ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.564      ;
; 0.416  ; wrenCacheMod:wrenCacheModule|inAddress[3] ; via3:v3|tag[3]             ; clock                      ; clock       ; 0.000        ; 0.001      ; 0.569      ;
; 0.457  ; LRUMod:LRUModule|lruBit[3]                ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.032      ; 1.141      ;
; 0.460  ; wrenCacheMod:wrenCacheModule|inAddress[6] ; via3:v3|tag[6]             ; clock                      ; clock       ; 0.000        ; 0.009      ; 0.621      ;
; 0.538  ; LRUMod:LRUModule|lruBit[1]                ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.031      ; 1.221      ;
; 0.541  ; validoMod:validoModule|valido[2]          ; LRUMod:LRUModule|inLRU0[1] ; clock                      ; clock       ; 0.000        ; 0.580      ; 1.273      ;
; 0.551  ; LRUMod:LRUModule|inLRU2[0]                ; LRUMod:LRUModule|inLRU2[1] ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.554  ; LRUMod:LRUModule|lruBit[2]                ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.032      ; 1.238      ;
; 0.579  ; LRUMod:LRUModule|lruBit[3]                ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.031      ; 1.262      ;
; 0.592  ; LRUMod:LRUModule|lruBit[1]                ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.005      ; 1.249      ;
; 0.592  ; LRUMod:LRUModule|lruBit[1]                ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.005      ; 1.249      ;
; 0.598  ; wrenCacheMod:wrenCacheModule|inAddress[0] ; via3:v3|tag[0]             ; clock                      ; clock       ; 0.000        ; 0.001      ; 0.751      ;
; 0.617  ; wrenCacheMod:wrenCacheModule|inAddress[5] ; via1:v1|tag[5]             ; clock                      ; clock       ; 0.000        ; -0.009     ; 0.760      ;
; 0.618  ; wrenCacheMod:wrenCacheModule|inAddress[5] ; via0:v0|tag[5]             ; clock                      ; clock       ; 0.000        ; -0.009     ; 0.761      ;
; 0.628  ; wrenCacheMod:wrenCacheModule|inAddress[3] ; via2:v2|tag[3]             ; clock                      ; clock       ; 0.000        ; 0.001      ; 0.781      ;
; 0.631  ; wrenCacheMod:wrenCacheModule|inAddress[1] ; via3:v3|tag[1]             ; clock                      ; clock       ; 0.000        ; -0.001     ; 0.782      ;
; 0.631  ; wrenCacheMod:wrenCacheModule|inAddress[1] ; via2:v2|tag[1]             ; clock                      ; clock       ; 0.000        ; -0.001     ; 0.782      ;
; 0.641  ; wrenCacheMod:wrenCacheModule|inAddress[5] ; via3:v3|tag[5]             ; clock                      ; clock       ; 0.000        ; 0.001      ; 0.794      ;
; 0.641  ; LRUMod:LRUModule|lruBit[1]                ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.032      ; 1.325      ;
; 0.655  ; LRUMod:LRUModule|inLRU3[0]                ; LRUMod:LRUModule|inLRU3[1] ; clock                      ; clock       ; 0.000        ; 0.195      ; 1.002      ;
; 0.670  ; LRUMod:LRUModule|lruBit[3]                ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.030      ; 1.352      ;
; 0.676  ; LRUMod:LRUModule|lruBit[2]                ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.031      ; 1.359      ;
; 0.677  ; LRUMod:LRUModule|lruBit[3]                ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.004      ; 1.333      ;
; 0.677  ; LRUMod:LRUModule|lruBit[3]                ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.004      ; 1.333      ;
; 0.679  ; validoMod:validoModule|valido[2]          ; LRUMod:LRUModule|inLRU2[0] ; clock                      ; clock       ; 0.000        ; 0.552      ; 1.383      ;
; 0.681  ; validoMod:validoModule|valido[2]          ; LRUMod:LRUModule|inLRU2[1] ; clock                      ; clock       ; 0.000        ; 0.552      ; 1.385      ;
; 0.682  ; LRUMod:LRUModule|lruBit[3]                ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.031      ; 1.365      ;
; 0.717  ; LRUMod:LRUModule|lruBit[1]                ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|inLRU0[0] ; clock       ; -0.500       ; 1.032      ; 1.401      ;
; 0.744  ; LRUMod:LRUModule|inLRU2[1]                ; LRUMod:LRUModule|inLRU2[0] ; clock                      ; clock       ; 0.000        ; 0.000      ; 0.896      ;
+--------+-------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LRUMod:LRUModule|lruBit[0]'                                                                                                                                        ;
+--------+----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.461 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[6] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.212      ; 0.751      ;
; -0.419 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[6] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.212      ; 0.793      ;
; -0.382 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[7]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.124      ; 0.742      ;
; -0.381 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.129      ; 0.748      ;
; -0.381 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.134      ; 0.753      ;
; -0.336 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[7]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.124      ; 0.788      ;
; -0.335 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.129      ; 0.794      ;
; -0.335 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.134      ; 0.799      ;
; -0.300 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[0]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.124      ; 0.824      ;
; -0.280 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[5] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.134      ; 0.854      ;
; -0.272 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[7]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.125      ; 0.853      ;
; -0.271 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.130      ; 0.859      ;
; -0.271 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.135      ; 0.864      ;
; -0.255 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[4] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.126      ; 0.871      ;
; -0.254 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[0]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.124      ; 0.870      ;
; -0.251 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[3]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.126      ; 0.875      ;
; -0.248 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.126      ; 0.878      ;
; -0.247 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[4]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.125      ; 0.878      ;
; -0.246 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[6]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.101      ; 0.855      ;
; -0.234 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[5] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.134      ; 0.900      ;
; -0.213 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[4] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.126      ; 0.913      ;
; -0.206 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.126      ; 0.920      ;
; -0.205 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[3]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.126      ; 0.921      ;
; -0.205 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[4]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.125      ; 0.920      ;
; -0.204 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[6]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.101      ; 0.897      ;
; -0.202 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|memWrAddress[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.134      ; 0.932      ;
; -0.190 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[0]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.125      ; 0.935      ;
; -0.170 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[5] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.135      ; 0.965      ;
; -0.160 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|memWrAddress[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.134      ; 0.974      ;
; -0.141 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[3]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.127      ; 0.986      ;
; -0.130 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[5]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.102      ; 0.972      ;
; -0.125 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[2]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.050      ; 0.925      ;
; -0.092 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[6]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.102      ; 1.010      ;
; -0.090 ; LRUMod:LRUModule|lruBit[2] ; muxDataRam:muxDataRamModule|dataRam[1]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.128      ; 1.038      ;
; -0.088 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.135      ; 1.047      ;
; -0.084 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[5]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.102      ; 1.018      ;
; -0.083 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[2]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.050      ; 0.967      ;
; -0.050 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[6] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.213      ; 1.163      ;
; -0.048 ; LRUMod:LRUModule|lruBit[3] ; muxDataRam:muxDataRamModule|dataRam[1]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.128      ; 1.080      ;
; -0.020 ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[5]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.103      ; 1.083      ;
; 0.020  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[1]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.129      ; 1.149      ;
; 0.026  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[4]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.126      ; 1.152      ;
; 0.073  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|dataRam[2]      ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.051      ; 1.124      ;
; 0.103  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[4] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.127      ; 1.230      ;
; 0.118  ; LRUMod:LRUModule|lruBit[1] ; muxDataRam:muxDataRamModule|memWrAddress[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0.000        ; 1.127      ; 1.245      ;
; 0.295  ; via3:v3|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.692      ; 0.487      ;
; 0.300  ; via3:v3|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.691      ; 0.491      ;
; 0.306  ; via1:v1|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.683      ; 0.489      ;
; 0.309  ; via3:v3|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.680      ; 0.489      ;
; 0.310  ; via3:v3|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.680      ; 0.490      ;
; 0.316  ; via1:v1|valor[5]           ; muxDataRam:muxDataRamModule|dataRam[5]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.670      ; 0.486      ;
; 0.319  ; via2:v2|valor[6]           ; muxDataRam:muxDataRamModule|dataRam[6]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.669      ; 0.488      ;
; 0.334  ; via1:v1|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.691      ; 0.525      ;
; 0.381  ; via1:v1|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.684      ; 0.565      ;
; 0.415  ; via3:v3|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.682      ; 0.597      ;
; 0.427  ; via3:v3|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.616      ; 0.543      ;
; 0.460  ; via0:v0|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.692      ; 0.652      ;
; 0.465  ; via0:v0|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.691      ; 0.656      ;
; 0.476  ; via0:v0|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.680      ; 0.656      ;
; 0.483  ; via0:v0|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.680      ; 0.663      ;
; 0.490  ; via3:v3|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.751      ; 0.741      ;
; 0.528  ; via1:v1|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.769      ; 0.797      ;
; 0.530  ; via1:v1|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.694      ; 0.724      ;
; 0.548  ; via0:v0|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.684      ; 0.732      ;
; 0.557  ; via0:v0|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.769      ; 0.826      ;
; 0.570  ; via2:v2|valor[3]           ; muxDataRam:muxDataRamModule|dataRam[3]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.694      ; 0.764      ;
; 0.576  ; via2:v2|tag[6]             ; muxDataRam:muxDataRamModule|memWrAddress[6] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.760      ; 0.836      ;
; 0.579  ; via1:v1|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.693      ; 0.772      ;
; 0.585  ; via1:v1|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.681      ; 0.766      ;
; 0.594  ; via0:v0|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.683      ; 0.777      ;
; 0.600  ; via0:v0|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.691      ; 0.791      ;
; 0.641  ; via1:v1|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.681      ; 0.822      ;
; 0.645  ; via0:v0|tag[1]             ; muxDataRam:muxDataRamModule|memWrAddress[1] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.689      ; 0.834      ;
; 0.648  ; via3:v3|valor[6]           ; muxDataRam:muxDataRamModule|dataRam[6]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.667      ; 0.815      ;
; 0.657  ; via2:v2|valor[4]           ; muxDataRam:muxDataRamModule|dataRam[4]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.693      ; 0.850      ;
; 0.662  ; via2:v2|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.618      ; 0.780      ;
; 0.666  ; via2:v2|valor[0]           ; muxDataRam:muxDataRamModule|dataRam[0]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.692      ; 0.858      ;
; 0.683  ; via0:v0|tag[4]             ; muxDataRam:muxDataRamModule|memWrAddress[4] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.683      ; 0.866      ;
; 0.685  ; via0:v0|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.689      ; 0.874      ;
; 0.687  ; via0:v0|tag[0]             ; muxDataRam:muxDataRamModule|memWrAddress[0] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.681      ; 0.868      ;
; 0.695  ; via0:v0|valor[5]           ; muxDataRam:muxDataRamModule|dataRam[5]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.658      ; 0.853      ;
; 0.700  ; via0:v0|valor[6]           ; muxDataRam:muxDataRamModule|dataRam[6]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.657      ; 0.857      ;
; 0.701  ; via2:v2|valor[1]           ; muxDataRam:muxDataRamModule|dataRam[1]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.682      ; 0.883      ;
; 0.705  ; via2:v2|valor[7]           ; muxDataRam:muxDataRamModule|dataRam[7]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.692      ; 0.897      ;
; 0.708  ; via1:v1|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.618      ; 0.826      ;
; 0.726  ; via2:v2|tag[0]             ; muxDataRam:muxDataRamModule|memWrAddress[0] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.674      ; 0.900      ;
; 0.740  ; via3:v3|tag[4]             ; muxDataRam:muxDataRamModule|memWrAddress[4] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.673      ; 0.913      ;
; 0.741  ; via1:v1|tag[1]             ; muxDataRam:muxDataRamModule|memWrAddress[1] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.689      ; 0.930      ;
; 0.742  ; via3:v3|valor[5]           ; muxDataRam:muxDataRamModule|dataRam[5]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.668      ; 0.910      ;
; 0.748  ; via0:v0|valor[2]           ; muxDataRam:muxDataRamModule|dataRam[2]      ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.616      ; 0.864      ;
; 0.764  ; via2:v2|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.681      ; 0.945      ;
; 0.773  ; via2:v2|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.682      ; 0.955      ;
; 0.787  ; via3:v3|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.681      ; 0.968      ;
; 0.792  ; via1:v1|tag[2]             ; muxDataRam:muxDataRamModule|memWrAddress[2] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.689      ; 0.981      ;
; 0.794  ; via3:v3|tag[0]             ; muxDataRam:muxDataRamModule|memWrAddress[0] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.673      ; 0.967      ;
; 0.798  ; via2:v2|tag[4]             ; muxDataRam:muxDataRamModule|memWrAddress[4] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.674      ; 0.972      ;
; 0.809  ; via2:v2|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.676      ; 0.985      ;
; 0.824  ; via3:v3|tag[5]             ; muxDataRam:muxDataRamModule|memWrAddress[5] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.681      ; 1.005      ;
; 0.830  ; via3:v3|tag[1]             ; muxDataRam:muxDataRamModule|memWrAddress[1] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.681      ; 1.011      ;
; 0.874  ; via3:v3|tag[3]             ; muxDataRam:muxDataRamModule|memWrAddress[3] ; clock                      ; LRUMod:LRUModule|lruBit[0] ; -0.500       ; 0.676      ; 1.050      ;
+--------+----------------------------+---------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LRUMod:LRUModule|inLRU0[0]'                                                                                                                       ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.218 ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.000        ; 1.177      ; 1.100      ;
; -0.176 ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.000        ; 0.988      ; 0.953      ;
; -0.159 ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.000        ; 1.178      ; 1.160      ;
; -0.080 ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0.000        ; 1.178      ; 1.239      ;
; 0.282  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[1] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; 1.177      ; 1.100      ;
; 0.324  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; 0.988      ; 0.953      ;
; 0.341  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[3] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; 1.178      ; 1.160      ;
; 0.420  ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[2] ; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; 1.178      ; 1.239      ;
; 2.389  ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[1] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.032     ; 0.857      ;
; 2.449  ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.004     ; 0.945      ;
; 2.500  ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.004     ; 0.996      ;
; 2.521  ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.221     ; 0.800      ;
; 2.542  ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.221     ; 0.821      ;
; 2.559  ; LRUMod:LRUModule|inLRU3[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.031     ; 1.028      ;
; 2.593  ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.194     ; 0.899      ;
; 2.595  ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.026     ; 1.069      ;
; 2.611  ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[1] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.033     ; 1.078      ;
; 2.612  ; LRUMod:LRUModule|inLRU3[0] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -0.836     ; 1.276      ;
; 2.627  ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[1] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.031     ; 1.096      ;
; 2.643  ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.220     ; 0.923      ;
; 2.660  ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.030     ; 1.130      ;
; 2.663  ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.194     ; 0.969      ;
; 2.710  ; LRUMod:LRUModule|inLRU2[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.004     ; 1.206      ;
; 2.739  ; LRUMod:LRUModule|inLRU1[0] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.030     ; 1.209      ;
; 2.739  ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.031     ; 1.208      ;
; 2.743  ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[0] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.222     ; 1.021      ;
; 2.780  ; LRUMod:LRUModule|inLRU2[0] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.004     ; 1.276      ;
; 2.818  ; LRUMod:LRUModule|inLRU1[1] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.031     ; 1.287      ;
; 2.911  ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[3] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.032     ; 1.379      ;
; 2.990  ; LRUMod:LRUModule|inLRU0[1] ; LRUMod:LRUModule|lruBit[2] ; clock                      ; LRUMod:LRUModule|inLRU0[0] ; -0.500       ; -1.032     ; 1.458      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_05t1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU0[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU0[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU0[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU0[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU1[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU1[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU1[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU1[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU2[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU2[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU2[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU2[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU3[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU3[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; LRUMod:LRUModule|inLRU3[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; LRUMod:LRUModule|inLRU3[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; validoMod:validoModule|valido[2]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; validoMod:validoModule|valido[2]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|tag[0]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|tag[0]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|tag[1]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|tag[1]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|tag[2]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|tag[2]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|tag[3]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|tag[3]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|tag[4]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|tag[4]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|tag[5]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|tag[5]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|tag[6]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|tag[6]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|valor[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|valor[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|valor[1]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; via0:v0|valor[1]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; via0:v0|valor[2]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LRUMod:LRUModule|inLRU0[0]'                                                                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUMod:LRUModule|lruBit[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUModule|always0~2|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUModule|always0~2|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|always0~2|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|always0~2|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|always0~3|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|always0~3|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUModule|always0~3|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Fall       ; LRUModule|always0~3|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|inLRU0[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|inLRU0[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[0]|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[0]|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[1]|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[1]|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[2]|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[2]|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[3]|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|inLRU0[0] ; Rise       ; LRUModule|lruBit[3]|datad   ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LRUMod:LRUModule|lruBit[0]'                                                                                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; LRUModule|lruBit[0]|combout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; LRUModule|lruBit[0]|combout                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[1]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[2]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[2]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[3]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[3]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[4]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[4]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[5]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[5]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[6]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[6]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[7]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|dataRam[7]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[4] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[5] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[6] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Fall       ; muxDataRam:muxDataRamModule|memWrAddress[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|Mux15~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[3]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[3]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[4]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[4]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[5]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[5]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[6]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[6]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[7]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|dataRam[7]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[2]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[2]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[3]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[3]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[4]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[4]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[5]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[5]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[6]|dataa      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LRUMod:LRUModule|lruBit[0] ; Rise       ; muxDataRamModule|memWrAddress[6]|dataa      ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; address[*]      ; clock      ; 4.900 ; 4.900 ; Rise       ; clock           ;
;  address[0]     ; clock      ; 4.852 ; 4.852 ; Rise       ; clock           ;
;  address[1]     ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  address[2]     ; clock      ; 4.900 ; 4.900 ; Rise       ; clock           ;
;  address[3]     ; clock      ; 4.876 ; 4.876 ; Rise       ; clock           ;
;  address[4]     ; clock      ; 4.644 ; 4.644 ; Rise       ; clock           ;
;  address[5]     ; clock      ; 4.608 ; 4.608 ; Rise       ; clock           ;
;  address[6]     ; clock      ; 4.780 ; 4.780 ; Rise       ; clock           ;
; dadoEntrada[*]  ; clock      ; 2.707 ; 2.707 ; Rise       ; clock           ;
;  dadoEntrada[0] ; clock      ; 0.369 ; 0.369 ; Rise       ; clock           ;
;  dadoEntrada[1] ; clock      ; 2.380 ; 2.380 ; Rise       ; clock           ;
;  dadoEntrada[2] ; clock      ; 2.637 ; 2.637 ; Rise       ; clock           ;
;  dadoEntrada[3] ; clock      ; 2.488 ; 2.488 ; Rise       ; clock           ;
;  dadoEntrada[4] ; clock      ; 2.515 ; 2.515 ; Rise       ; clock           ;
;  dadoEntrada[5] ; clock      ; 2.646 ; 2.646 ; Rise       ; clock           ;
;  dadoEntrada[6] ; clock      ; 2.597 ; 2.597 ; Rise       ; clock           ;
;  dadoEntrada[7] ; clock      ; 2.707 ; 2.707 ; Rise       ; clock           ;
; wren            ; clock      ; 0.652 ; 0.652 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; address[*]      ; clock      ; -1.811 ; -1.811 ; Rise       ; clock           ;
;  address[0]     ; clock      ; -1.811 ; -1.811 ; Rise       ; clock           ;
;  address[1]     ; clock      ; -1.820 ; -1.820 ; Rise       ; clock           ;
;  address[2]     ; clock      ; -1.839 ; -1.839 ; Rise       ; clock           ;
;  address[3]     ; clock      ; -1.813 ; -1.813 ; Rise       ; clock           ;
;  address[4]     ; clock      ; -1.927 ; -1.927 ; Rise       ; clock           ;
;  address[5]     ; clock      ; -1.831 ; -1.831 ; Rise       ; clock           ;
;  address[6]     ; clock      ; -1.847 ; -1.847 ; Rise       ; clock           ;
; dadoEntrada[*]  ; clock      ; 0.054  ; 0.054  ; Rise       ; clock           ;
;  dadoEntrada[0] ; clock      ; 0.054  ; 0.054  ; Rise       ; clock           ;
;  dadoEntrada[1] ; clock      ; -2.074 ; -2.074 ; Rise       ; clock           ;
;  dadoEntrada[2] ; clock      ; -2.048 ; -2.048 ; Rise       ; clock           ;
;  dadoEntrada[3] ; clock      ; -2.269 ; -2.269 ; Rise       ; clock           ;
;  dadoEntrada[4] ; clock      ; -1.924 ; -1.924 ; Rise       ; clock           ;
;  dadoEntrada[5] ; clock      ; -2.077 ; -2.077 ; Rise       ; clock           ;
;  dadoEntrada[6] ; clock      ; -2.027 ; -2.027 ; Rise       ; clock           ;
;  dadoEntrada[7] ; clock      ; -2.190 ; -2.190 ; Rise       ; clock           ;
; wren            ; clock      ; 0.098  ; 0.098  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; qCache[*]  ; LRUMod:LRUModule|lruBit[0] ; 4.817 ; 4.817 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[0] ; LRUMod:LRUModule|lruBit[0] ; 4.430 ; 4.430 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[1] ; LRUMod:LRUModule|lruBit[0] ; 4.414 ; 4.414 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[2] ; LRUMod:LRUModule|lruBit[0] ; 4.263 ; 4.263 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[3] ; LRUMod:LRUModule|lruBit[0] ; 4.494 ; 4.494 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[4] ; LRUMod:LRUModule|lruBit[0] ; 4.358 ; 4.358 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[5] ; LRUMod:LRUModule|lruBit[0] ; 4.817 ; 4.817 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[6] ; LRUMod:LRUModule|lruBit[0] ; 4.267 ; 4.267 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[7] ; LRUMod:LRUModule|lruBit[0] ; 4.334 ; 4.334 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; qCache[*]  ; LRUMod:LRUModule|lruBit[0] ; 4.263 ; 4.263 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[0] ; LRUMod:LRUModule|lruBit[0] ; 4.430 ; 4.430 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[1] ; LRUMod:LRUModule|lruBit[0] ; 4.414 ; 4.414 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[2] ; LRUMod:LRUModule|lruBit[0] ; 4.263 ; 4.263 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[3] ; LRUMod:LRUModule|lruBit[0] ; 4.494 ; 4.494 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[4] ; LRUMod:LRUModule|lruBit[0] ; 4.358 ; 4.358 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[5] ; LRUMod:LRUModule|lruBit[0] ; 4.817 ; 4.817 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[6] ; LRUMod:LRUModule|lruBit[0] ; 4.267 ; 4.267 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[7] ; LRUMod:LRUModule|lruBit[0] ; 4.334 ; 4.334 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -5.743   ; -3.508  ; N/A      ; N/A     ; -1.627              ;
;  LRUMod:LRUModule|inLRU0[0] ; -5.005   ; -0.500  ; N/A      ; N/A     ; 0.500               ;
;  LRUMod:LRUModule|lruBit[0] ; -1.181   ; -0.461  ; N/A      ; N/A     ; 0.500               ;
;  clock                      ; -5.743   ; -3.508  ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS             ; -377.435 ; -23.038 ; 0.0      ; 0.0     ; -178.254            ;
;  LRUMod:LRUModule|inLRU0[0] ; -18.917  ; -1.493  ; N/A      ; N/A     ; 0.000               ;
;  LRUMod:LRUModule|lruBit[0] ; -12.918  ; -4.105  ; N/A      ; N/A     ; 0.000               ;
;  clock                      ; -345.600 ; -17.454 ; N/A      ; N/A     ; -178.254            ;
+-----------------------------+----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; address[*]      ; clock      ; 10.051 ; 10.051 ; Rise       ; clock           ;
;  address[0]     ; clock      ; 9.996  ; 9.996  ; Rise       ; clock           ;
;  address[1]     ; clock      ; 9.728  ; 9.728  ; Rise       ; clock           ;
;  address[2]     ; clock      ; 10.051 ; 10.051 ; Rise       ; clock           ;
;  address[3]     ; clock      ; 9.965  ; 9.965  ; Rise       ; clock           ;
;  address[4]     ; clock      ; 9.425  ; 9.425  ; Rise       ; clock           ;
;  address[5]     ; clock      ; 9.382  ; 9.382  ; Rise       ; clock           ;
;  address[6]     ; clock      ; 9.683  ; 9.683  ; Rise       ; clock           ;
; dadoEntrada[*]  ; clock      ; 5.205  ; 5.205  ; Rise       ; clock           ;
;  dadoEntrada[0] ; clock      ; 1.362  ; 1.362  ; Rise       ; clock           ;
;  dadoEntrada[1] ; clock      ; 4.520  ; 4.520  ; Rise       ; clock           ;
;  dadoEntrada[2] ; clock      ; 5.015  ; 5.015  ; Rise       ; clock           ;
;  dadoEntrada[3] ; clock      ; 4.714  ; 4.714  ; Rise       ; clock           ;
;  dadoEntrada[4] ; clock      ; 4.839  ; 4.839  ; Rise       ; clock           ;
;  dadoEntrada[5] ; clock      ; 5.122  ; 5.122  ; Rise       ; clock           ;
;  dadoEntrada[6] ; clock      ; 4.962  ; 4.962  ; Rise       ; clock           ;
;  dadoEntrada[7] ; clock      ; 5.205  ; 5.205  ; Rise       ; clock           ;
; wren            ; clock      ; 1.969  ; 1.969  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; address[*]      ; clock      ; -1.811 ; -1.811 ; Rise       ; clock           ;
;  address[0]     ; clock      ; -1.811 ; -1.811 ; Rise       ; clock           ;
;  address[1]     ; clock      ; -1.820 ; -1.820 ; Rise       ; clock           ;
;  address[2]     ; clock      ; -1.839 ; -1.839 ; Rise       ; clock           ;
;  address[3]     ; clock      ; -1.813 ; -1.813 ; Rise       ; clock           ;
;  address[4]     ; clock      ; -1.927 ; -1.927 ; Rise       ; clock           ;
;  address[5]     ; clock      ; -1.831 ; -1.831 ; Rise       ; clock           ;
;  address[6]     ; clock      ; -1.847 ; -1.847 ; Rise       ; clock           ;
; dadoEntrada[*]  ; clock      ; 0.054  ; 0.054  ; Rise       ; clock           ;
;  dadoEntrada[0] ; clock      ; 0.054  ; 0.054  ; Rise       ; clock           ;
;  dadoEntrada[1] ; clock      ; -2.074 ; -2.074 ; Rise       ; clock           ;
;  dadoEntrada[2] ; clock      ; -2.048 ; -2.048 ; Rise       ; clock           ;
;  dadoEntrada[3] ; clock      ; -2.269 ; -2.269 ; Rise       ; clock           ;
;  dadoEntrada[4] ; clock      ; -1.924 ; -1.924 ; Rise       ; clock           ;
;  dadoEntrada[5] ; clock      ; -2.077 ; -2.077 ; Rise       ; clock           ;
;  dadoEntrada[6] ; clock      ; -2.027 ; -2.027 ; Rise       ; clock           ;
;  dadoEntrada[7] ; clock      ; -2.190 ; -2.190 ; Rise       ; clock           ;
; wren            ; clock      ; 0.098  ; 0.098  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; qCache[*]  ; LRUMod:LRUModule|lruBit[0] ; 9.582 ; 9.582 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[0] ; LRUMod:LRUModule|lruBit[0] ; 8.533 ; 8.533 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[1] ; LRUMod:LRUModule|lruBit[0] ; 8.646 ; 8.646 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[2] ; LRUMod:LRUModule|lruBit[0] ; 8.377 ; 8.377 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[3] ; LRUMod:LRUModule|lruBit[0] ; 8.767 ; 8.767 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[4] ; LRUMod:LRUModule|lruBit[0] ; 8.570 ; 8.570 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[5] ; LRUMod:LRUModule|lruBit[0] ; 9.582 ; 9.582 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[6] ; LRUMod:LRUModule|lruBit[0] ; 8.324 ; 8.324 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[7] ; LRUMod:LRUModule|lruBit[0] ; 8.503 ; 8.503 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; qCache[*]  ; LRUMod:LRUModule|lruBit[0] ; 4.263 ; 4.263 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[0] ; LRUMod:LRUModule|lruBit[0] ; 4.430 ; 4.430 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[1] ; LRUMod:LRUModule|lruBit[0] ; 4.414 ; 4.414 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[2] ; LRUMod:LRUModule|lruBit[0] ; 4.263 ; 4.263 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[3] ; LRUMod:LRUModule|lruBit[0] ; 4.494 ; 4.494 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[4] ; LRUMod:LRUModule|lruBit[0] ; 4.358 ; 4.358 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[5] ; LRUMod:LRUModule|lruBit[0] ; 4.817 ; 4.817 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[6] ; LRUMod:LRUModule|lruBit[0] ; 4.267 ; 4.267 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
;  qCache[7] ; LRUMod:LRUModule|lruBit[0] ; 4.334 ; 4.334 ; Fall       ; LRUMod:LRUModule|lruBit[0] ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clock                      ; clock                      ; 14455    ; 0        ; 0        ; 0        ;
; LRUMod:LRUModule|inLRU0[0] ; clock                      ; 15       ; 297      ; 0        ; 0        ;
; LRUMod:LRUModule|lruBit[0] ; clock                      ; 95       ; 110      ; 0        ; 0        ;
; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0        ; 0        ; 30       ; 0        ;
; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0        ; 0        ; 6        ; 6        ;
; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0        ; 0        ; 60       ; 0        ;
; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0        ; 0        ; 0        ; 112      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clock                      ; clock                      ; 14455    ; 0        ; 0        ; 0        ;
; LRUMod:LRUModule|inLRU0[0] ; clock                      ; 15       ; 297      ; 0        ; 0        ;
; LRUMod:LRUModule|lruBit[0] ; clock                      ; 95       ; 110      ; 0        ; 0        ;
; clock                      ; LRUMod:LRUModule|inLRU0[0] ; 0        ; 0        ; 30       ; 0        ;
; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|inLRU0[0] ; 0        ; 0        ; 6        ; 6        ;
; clock                      ; LRUMod:LRUModule|lruBit[0] ; 0        ; 0        ; 60       ; 0        ;
; LRUMod:LRUModule|inLRU0[0] ; LRUMod:LRUModule|lruBit[0] ; 0        ; 0        ; 0        ; 112      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 568   ; 568  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File ramlpm2v.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ramlpm2v.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Sep 11 11:48:32 2020
Info: Command: quartus_sta parte03 -c parte03
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'parte03.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name LRUMod:LRUModule|inLRU0[0] LRUMod:LRUModule|inLRU0[0]
    Info (332105): create_clock -period 1.000 -name LRUMod:LRUModule|lruBit[0] LRUMod:LRUModule|lruBit[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: muxDataRamModule|Mux15~0  from: dataa  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.743
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.743      -345.600 clock 
    Info (332119):    -5.005       -18.917 LRUMod:LRUModule|inLRU0[0] 
    Info (332119):    -1.181       -12.918 LRUMod:LRUModule|lruBit[0] 
Info (332146): Worst-case hold slack is -3.508
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.508       -17.440 clock 
    Info (332119):    -0.500        -1.493 LRUMod:LRUModule|inLRU0[0] 
    Info (332119):    -0.453        -4.105 LRUMod:LRUModule|lruBit[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -178.254 clock 
    Info (332119):     0.500         0.000 LRUMod:LRUModule|inLRU0[0] 
    Info (332119):     0.500         0.000 LRUMod:LRUModule|lruBit[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: muxDataRamModule|Mux15~0  from: dataa  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.347
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.347        -8.930 LRUMod:LRUModule|inLRU0[0] 
    Info (332119):    -2.075      -128.601 clock 
    Info (332119):    -0.409        -3.104 LRUMod:LRUModule|lruBit[0] 
Info (332146): Worst-case hold slack is -1.988
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.988       -17.454 clock 
    Info (332119):    -0.461        -3.979 LRUMod:LRUModule|lruBit[0] 
    Info (332119):    -0.218        -0.633 LRUMod:LRUModule|inLRU0[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -178.254 clock 
    Info (332119):     0.500         0.000 LRUMod:LRUModule|inLRU0[0] 
    Info (332119):     0.500         0.000 LRUMod:LRUModule|lruBit[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4551 megabytes
    Info: Processing ended: Fri Sep 11 11:48:33 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


