ENTITY clock IS
    PORT (
	t : in std_logic  ; 
	clk : in std_logic  ; 
	clr : in std_logic  ; 
	pre : in std_logic  ; 
	q : inout std_logic  ; 
	qn : inout std_logic 
    ) ;
END clock ;
