  2
新穎全透明式氧化鋅(ZnO)薄膜電晶體運用於 
高解析度大尺寸平面顯示器之研究 
 
Fabrication and Characterization of High-Resolution Full Transparency 
ZnO Thin Film Transistor for Large Size Flat Plane Display Applications 
計畫編號：NSC 96-2221-E-006-284-MY3 
執行期間：96 年 8 月 1 日至 99 年 7 月 31 日 
計畫主持人：方炎坤 教授  國立成功大學 微電子工程研究所/電機工程系 
(e-mail: ykfang@eembox.ee.ncku.edu.tw) 
 
一、中英文摘要 
本計畫為三年期計畫，擬以雙靶磁控濺
鍍系統製程技術研製氧化鋅 (ZnO) 薄膜，
並以發展可運用於高解析度大尺寸平面顯
示器之 ZnO 薄膜電晶體為標的，共分三年
研究： 
(1)第一年[96.08.01~97.07.31]：以射頻磁控
濺 鍍 法 (radio frequency magnetron 
sputtering)研製高品質 ZnO 薄膜特性與
製程參數的建立。 
(2)第二年[97.08.01~98.07.31]：應用第一階
段研究成果，在 ITO 玻璃基板及矽晶基
板研製創新全透明式氧化鋅薄膜電晶
體。 
(3)第三年[98.08.01~99.07.31]：應用前兩年
研究成果，本計畫更進一步提出具新穎
結構的多閘極全透明式薄膜電晶體
(multi-gate full transparent ZnO TFT)，藉
由減少閘極電阻提高響應速度作為下一
代大面積 TFT-LCD 之用。 
本報告為全程三年計畫中之研究報
告，第一年計畫旨在研製高品質 ZnO 薄膜
特性與製程參數的建立。將氧化鋅薄膜分別
濺鍍於玻璃與矽晶片(p-type(100))基板表面
上，藉由通入氧氣及氬氣進行成長濺鍍，控
制氧氣濃度、射頻功率、基板溫度以探討濺
鍍製程參數對沉積氧化鋅薄膜之表面結構
與電阻率的影響。再經由 XRD、SEM、
α-Step、AFM 、拉曼光譜儀及四點探針等
儀器對薄膜進行分析。本實驗所製備的氧化
鋅薄膜電阻率約在 2x107–105 Ω cm 之間，
可見光穿透率約在 70 %以上。 
第二年計畫旨在研製高品質 ZnO-TFT 
元件特性與製程參數的建立。將氧化鋅薄膜
分別濺鍍於玻璃與矽晶片基板表面上，作為
通道與閘極絕緣層，AZO 作為電極，藉由
通入氧氣及氬氣進行成長濺鍍，控制氧氣濃
度、射頻功率以探討濺鍍製程參數。再經由
XRD、SEM、HP4145、AFM 等儀器對元件
進行分析。本實驗所製備的 ZnO-TFT 特性
最佳的元件特性臨界電壓 Vth=0.8V 、
Ion=4.8x10-4A 於玻璃基板上。 
第三年計畫旨在研製新穎結構的多閘
極全透明式薄膜電晶體。利用氧化鉿(HfO2)
及氧化鋁 (Al2O3)堆疊絕緣層，氧化鋅鎂
(ZnMgO)與氧化鋅(ZnO)兩層作為主動層，
AZO 作為電極，藉由通入氧氣及氬氣進行
成長濺鍍，控制氧氣濃度、射頻功率以探討
濺鍍製程參數。再經由 XRD、SEM、
HP4145、AFM 等儀器對元件進行分析。本
實驗所製備的新穎結構多閘極全透明式薄
膜 電 晶 體 特 性 最 佳 之 元 件 特 性
Ioff=1.91x10-10A、μdrift=2cm2/Vs、最大開關
電流比為 6.86×106 於玻璃基板上。 
 
關鍵字：氧化鋅、射頻磁控濺鍍法、多閘極
全透明式薄膜電晶體 
 
Zinc oxide (ZnO) becomes a promising 
candidate for thin film transistor application, 
for it has many interesting properties, such as 
  4
TFT-LCD技術最成熟，具有可在玻璃基板
上製作大尺寸TFT的優點，但因其電子移
動率僅0.7 cm2/ V-sec [1]，造成電晶體的操
作速度降低。另外，由於非結晶矽長期在
照光下，內部的矽懸鍵(Si dangling bond)
容易在接近非結晶矽的能帶中形成深缺陷
態(deep-defect states)，造成元件的長期穩
定性變差。 
LTPS TFT在矽晶結構排列較a-Si TFT
有 序 ， 其 電 子 移 動 率 可 達 到
200cm2/V-sec，且可提供較大驅動電流。
故利用LTPS技術可使元件做得更小，使整
體TFT元件面積縮小50%以上，並提昇開口
率(aperture ratio)，在相同尺寸下相較於a-Si 
TFT-LCD可以製造出更高的解析度，且能
降低功率之消耗。而LTPS-TFT雖有上述等
優點，但因其大尺寸化等多項技術尚未十
分成熟，晶粒大小不易控制均勻導致良率
不高，且所需製程較為特殊，與a-Si TFT
產品相比成本較高，所以目前仍非市場主
流。 
奈米矽晶TFT的特性則介於上述兩者
之間 [2-8]，在電特性與照光穩定性上，均
較非結晶矽為理想，同時保有低溫製程且
可成長大尺寸的優點 [9-12]。但在TFT的
應用上受限於矽晶粒比薄膜厚度及通道長
度小，使得電子在其中傳導時易被晶界
(grain boundary)的缺陷所補捉，因此侷限
了TFT的傳導速率，其移動率比LTPS TFT
差。但由於此三種方式所製作的薄膜電晶
體皆須使用底部閘極(bottom gate)結構，且
須另加黑色矩陣(black matrix)來保護TFT
的閘極，導致開口率無法符合大面積面板
需求。 
早期研究主要以銦錫氧化物(ITO)作
為透明導電膜來改善，但ITO的主要原料為
有毒性稀有銦金屬，因而吸引許多研究者
開發更多新穎材料取代 [13]。根據研究顯
示其中以氧化鋅(ZnO) 最有發展潛力，且
最被期望能完全代替 ITO作為透明導電
膜，其阻抗值、穿透率及導電性與ITO最為
相近。ZnO是種無毒性、種價格低廉且產
量豐富的直接能隙半導體(Eg=3.35eV)材
料 ， 其 室 溫 下 的 霍 爾 移 動 率 為
200cm2/V-sec。此外，有研究 [13] 以ZnO
作為全透明式TFT的通道材料，使其可以
透光，進而增加其開口率與解析度，且其
載子移動率達到27 cm2/V-sec。但如要應用
於大面積高性能平面顯示器，則其載子移
動率需要達到100 cm2/V-sec以上。而且須
利 用 原 子 層 沉 積 法 (Atomic Layer 
Deposition)來沉積透明閘極介電層，無法
利用與成長ZnO通道相同設備來製作。因
此在 ITO基板上製作透明式ZnO-channel 
TFT時，無法同時連貫完成元件，而讓元
件容易受到外在環境中雜質入侵影響元件
特性。本研究計畫，提出一種新型全透明
式的氧化鋅薄膜電晶體，其中透明通道、
上層透明電極與透明介電層，皆使用ZnO
單一材料，並藉由改變  射頻功率 (RF 
power)、基板溫度、摻雜材料種類、環境
氣體種類與流量、薄膜沉積厚度等製程條
件來建立最佳的製程參數。據文獻報導
ZnO摻雜鋁、鎵、銦可以增加電子導電密
度形成N-type，而摻雜氮可以減少電子的
密度，摻雜氧可以提高透明度 [14]。因此
本計畫同時利用雙靶磁控濺鍍系統製作不
同用途的ZnO薄膜，藉由升高的基板溫度
形成較高mobility的ZnO奈米晶粒，並摻雜
Al形成n-ZnO作為通道層，摻雜氮形成透明
閘極介電層，最後摻雜大量Al形成導電率
極高的透明導電層作為電極用。由於ZnO 
TFT元件皆由sputter設備製作完成，為一具
有高度透明的元件，故不如傳統非晶矽
  6
理，可降低其薄膜電阻率。經熱退火處理後
的薄膜晶粒顆粒大小雖看不出明顯變化，但
其晶簇的排列較為緻密，晶粒邊界較小，薄
膜具有較佳的結晶性及載子移動率，因此降
低薄膜的電阻率。雖然經由退火處理後可降
低其薄膜電阻率，但對元件特性影響不是很
明顯，且需多增加一道個非濺鍍系統的製程
步驟，故無對退火處理再做更進一步討論的
必要。 
圖九為在矽基板上成長 ZnO 薄膜時(仍
使用射頻功率 55W 為例)，所通入 Ar 氣體
有無混合氧氣體的 X 光繞射圖。由圖可發
現當通入氧氣時，(002)位置具有非常高的
繞射峰強度，可能表示氧氣可以幫助 ZnO
薄膜結晶品質變好，有助於氧化鋅在 C 軸
(002)取向順勢成長結晶。由圖十的 SEM 圖
可以看出，通入氧氣會使得表面結晶緻密度
提高，但過多的氧氣會使濺鍍速度變慢，且
濺鍍原子到基板前也易與氧起反應，使得成
長速度變慢。 
圖十一為在矽基板中固定射頻功率為
55W 時，比較摻雜不同 Al 濃度對 ZnO 薄膜
電阻率的影響(以下對於 Al 摻雜的 ZnO 薄
膜，簡稱為 AZO)。當摻雜濃度不同時，隨
著 Al3+摻雜濃度上升，電阻率明顯變小，這
是因為 Al 原子在 ZnO 中主要以置換的方式
取代 Zn 原子，會產生更多的自由電子，增
加 ZnO 的導電率。由圖十二可以看出摻雜
Al 對電阻率的影響遠大於 RF power 對電阻
率的影響。 
比較摻雜不同 Al 濃度的 ZnO 薄膜表面
SEM(圖十三)，明顯看出摻雜 2%Al 的 ZnO
薄膜表面結晶顆粒比沒有摻雜的小，這是由
於 Al3+的半徑較 Zn2+小，所產生的壓縮應力
造成晶粒變小。根據圖十五的拉曼圖顯示，
對照未摻雜 Al 之 ZnO 薄膜，摻雜 2% Al 之
薄膜峰值較為明顯，且曲線走勢也較為平
緩，證實了摻雜 Al 確實有助於 ZnO 薄膜成
長。此外，摻雜 Al 具有另一個優點就是可
以提升薄膜的透光性，其主要原因為 Al 原
子與 O 原子形成 Al2O3，由圖十五的穿透率
量測圖可發現，在波長 500nm 的穿透率都
只有 60%左右，而波長 350nm 的穿透率更
低於 10%，此現象符合 Al2O3 在短波長的穿
透率都會不理想的特性。 
圖十六為利用不同射頻功率分別於矽
基板與玻璃基板濺鍍的 AZO 薄膜電阻率變
化圖。如圖所示，當 AZO 在射頻功率為
60W，Ar 氣體流量為 15sccm 的時候電阻率
最小。隨著射頻功率的上升， ZnO 薄膜電
阻率反而隨之降低，其中更以在矽基板上的
ZnO 薄膜最為明顯。由於當射頻功率增加，
沉積在基板上的鋅也跟著增加，相對於氧化
鋅薄膜的鋅含量增加，導致電阻率下降。藉
由提升射頻濺鍍功率可提升 Ar 的解離率，
增加濺鍍電漿密度進而提升靶材的濺鍍
率。由於功率的提升，濺射粒子的速率會隨
之增加，高能量粒子在薄膜之表面上會有較
高的移動率，將有助於薄膜的成核與成長，
進而提高其結晶性。但當功率過大時，因增
加射頻功率使得薄膜表面特徵受到影響，造
成其結晶顆粒增大，而粗糙度上升。在 Ar
流量方面，隨著 Ar 流量的增加，薄膜電阻
率先隨降低至 Ar 流量超過 15 sccm 突然增
加。由此可之降低流量有助於電阻率的下
降，但是當氣體流量繼續減少的時候，腔室
內氣體分子減少反而會使 Ar 解離產生電漿
減少，沒有足夠的濺射原子在基板上成核成
長，造成晶體結構變差，導致阻值上升。經
測試後成長 AZO 的最佳參數為射頻功率
60W，Ar 氣體流量 15sccm。 
圖十七利用不同射頻功率分別於矽基
板與濺鍍的 ZnO 薄膜電阻率變化圖。如圖
所示，對於沉積 ZnO 薄膜以 Ar=5 sccm、
20sccm、Ar:O2=10:5sccm、Ar:O2=10:10sccm
氣體流量分析觀察 ZnO 電阻率變化可以發
現 Ar=5sccm 氣體流量，電阻率變化的程度
並不明顯，另外以 Ar:O2=10:10sccm 曲線，
  8
10-10A，最大 on-off 電流比為 6.86×106及場
效載子遷移率約為 2 cm2/Vs。 
 
5-2 論文發表 
    預計將實驗結果整理發表於 IEEE 
TRANSACTIONS ON ELECTRON 
DEVICES 、 IEEE ELECTRON DEVICE 
LETTERS 等著名指標性期刊。 
 
六、參考文獻 
[1] Jyh-Jier Ho, Y.K. Fang, K.H. Wu and 
S.C. Huang, M.S. Ju and Jing-Jenn Lin, 
“High-speed Amorphous Silicon 
Germanium Infrared Sensors Prepared 
on Crystalline Silicon Substrates”, IEEE 
Trans. on Electron Devices, Vol.45, 
No.9, pp.2085-2088, Sept. (1998). 
[2] Jyh-Jier Ho, Y.K. Fang, K.H. Wu, and 
C.S. Tsai, “High-gain p-i-n infrared 
photosensors with Bragg reflectors on 
amorphous silicon alloy,” Appl. Phys. 
Lett.,.70 (7), pp.826-828, 17 Feb. 
(1997). 
[3] C.Y. Chen, J.-J. Ho, Y.K. Fang and S.F. 
Chen, “Performance Analysis and 
Development of High-speed pin 
Infrared Sensors Prepared on 
Crystalline Silicon Substrates”, ICOSN 
2001 (SPIE), pp305-310,June (2001). 
[4] S. B. Hwang, Y. K. Fang, K. H. Chen, C. 
R. Liu, J. D. Hwang and M. H. Chou, 
“An a-Si:H/a-Si,Ge:H bulk barrier 
phototransistor with a-SiC:H barrier 
enhancement layer for high-gain IR 
optical detector”, IEEE Trans on 
Electron Devices, Vol 40, No 4, pp.721, 
(1993). 
[5] Y. K. Fang, S. B. Hwang, K. H. Chen, C. 
R. Liu and L. C. Kuo, “A 
metal-amorphous silicon-germanium 
alloy schottky barrier for infrared 
optoelectronic IC on glass substrate 
application”, IEEE Trans on Electron 
Devices, Vol 39, No 6, pp.1350, (1992). 
[6] T.Aoyama, G.Kawachi, N,Konishi, 
Y.Okajima and K.Miyata, 
“Crystallization of LPCVD Silicon 
Films by Low Temperature Annealing”, 
Journal of the Electrochem. Soc., 
vol136, no.4,pp.1169-1173,1989. 
[7] Seong-Min Choe, Jeong-Ah Ahn and 
Ohyum Kim, “ Fabraction of 
Laser-Annealed Poly-TFT by Forming a 
SixGe1-x Thermal Barrier”, IEEE 
Electron Device Letters, Vol.22, No.3, 
March 2001. 
[8] P. Photopoulos, A.G. Nassiopoulou , 
D.N. Kouvatsos , A. Travlos,” Photo- 
and electroluminescence from 
nanocrystalline silicon single and 
multilayer structures”, Materials 
Science and Engineering B69–70 (2000) 
pp.345–349. 
[9] T. Itoh, K. Yamamoto, K. Ushikoshi, 
S. Nonomura , S. Nitta, 
“Characterization and role of hydrogen 
in nc-Si:H”, Journal of Non-Crystalline 
Solids 266-269 (2000) pp.201-205. 
[10] P. Roca i Cabarrocas, ”New approaches 
for the production of nano-, micro-,and 
polycrystalline silicon thin films”, phys. 
stat. sol. (c) 1, No. 5, 1115– 1130 
(2004) 
[11] A. Orpella , C. Voz , J. Puigdollers, D. 
Dosev , M. Fonrodona , D. Soler , J. 
Bertomeu , J.M Asensi , J. Andreu , R. 
Alcubilla, “Stability of hydrogenated 
nanocrystalline silicon thin-film 
transistors”, Thin Solid Films 395 (2001) 
  10
 
圖三. 以不同功率成長之ZnO薄膜的AFM圖。 
 
 
 
 
 
 
 
30 32 34 36 38 40
0
100
200
300
400
500
600
700
800
900
1000
In
te
ns
ity
(a
.u
.)
2Theta(degree)
 55W
 45W
 30W
 
圖四. 以不同功率成長 ZnO 薄膜之 XRD 圖。 
 
 
 
 
 
 
 
 
 
 
 
(a) RF power = 30W 
  Roughness = 2.192 nm 
(b) RF power = 45W 
  Roughness = 2.781nm 
(c) RF power = 55W 
  Roughness = 3.617 nm 
(a) 30W 
(b) 45W 
  12
 
 
 
圖十. 摻入氧氣前後之SEM圖。 
 
0.0 0.5 1.0 1.5 2.0
105
106
107
R
es
is
tiv
ity
 (O
cm
)
Al concentration(%)
 
圖十一. 固定射頻功率 55W時摻入不同Al離子濃度
成長 ZnO 薄膜的電阻率。 
 
30 35 40 45 50 55
0.8
1.2
1.6
2.0
2.4
2.8
3.2
3.6
4.0
4.4
R
es
is
tiv
ity
 (1
05
O
cm
)
RF power(w)
 Al 1%
 Al 2%
 
圖十二. 使用 1%與 2% Al 摻雜時不同射頻功率成長
ZnO 薄膜的影響。 
 
 
 
 
 
圖十三. 摻雜 Al 離子濃度前後 ZnO 薄膜的 SEM 圖
比較.。 
 
 
 
 
(a) only Ar 
(b) Ar+O2 
(a) ZnO no doped
(b) ZnO doped 2% Al 
  14
 
 
圖十八、SiO275nm 在矽基板上之元件架構圖與 IV
特性曲線圖 
 
 
 
 
圖十九、SiO275nm 在玻璃基板上之元件架構圖與 IV
特性曲線圖 
 
  16
 
 
 
圖二十二、SiO2125nm 在矽基板上之元件架構圖與
IV 特性曲線圖 
 
 
 
圖二十三、SiO2125nm 在玻璃基板上之元件架構圖
與 IV 特性曲線圖 
  18
Glass substrate
Gate dielectric HfO2
Channel ZnO
S D
AZO (Al 2%)
Gate AZO (Al 2%)
2
 
 
0 5 10 15 20
0.0
2.0x10-4
4.0x10-4
6.0x10-4
8.0x10-4
 
 
I D
 (A
)
VD (V)
 VG=   0V
 VG=2.5V
 VG=   5V
 VG=7.5V 
 VG= 10V
 
0 5 10 15 20
10-8
10-7
10-6
10-5
10-4
10-3
10-2
 
 
I D
(A
)
VG(V)
VDS = 20 V
On-Off ratio:3.82E+04
IDS
0 5 10 15
4.0x10-3
8.0x10-3
1.2x10-2
1.6x10-2
2.0x10-2
2.4x10-2
2.8x10-2
 
 
I D
1/
2 (A
1/
2 )
VG(V)
Vth= 2.9 V
FET=0.56 cm2/Vs 
SS= 0.712(V/decade)
 
I D
(A
)
 
I D
1/
2 (A
1/
2 )
 
 
圖二十六、單通道單絕緣層 ZnO-TFT 之元件架構圖
與 IV 特性曲線圖 
 
 
Glass substrate
Channel ZnO
S D
AZO (Al 2%)
Al2O3
Gate
dielectric
Gate AZO (Al 2%)
Hf 2
Al2O3
 
0 5 10 15 20
0.0
2.0x10-4
4.0x10-4
6.0x10-4
8.0x10-4
1.0x10-3
 
 
I D
(A
)
VD(V)
 VG=   0V
 VG=2.5V
 VG=   5V
 VG=7.5V
 VG= 10V
 
0 5 10 15 20
10-10
10-9
10-8
10-7
10-6
10-5
10-4
10-3
10-2
 
 
I D
(A
)
VG(V)
VDS = 20 V
On-Off ratio:8.92E+05
IDS
0 5 10 15
0.0
5.0x10-3
1.0x10-2
1.5x10-2
2.0x10-2
2.5x10-2
 
 
I D
1/
2 (A
1/
2 )
VG(V)
Vth =4.71 V
FET=2.26 cm2/Vs 
SS= 0.681(V/decade) 
 
I D
(A
)
 
I D
1/
2 (A
1/
2 )
 
 
圖二十七、單通道堆疊絕緣層 ZnO-TFT 之元件架構
圖與 IV 特性曲線圖 
 
 
 
 
  20
Glass substrate
HfO2
Al2O3
ZnO
ZnMgO
Channel
Gate
dielectric
S D
AZO (Al 2%)
50 nm
50 nm
Gate AZO (Al 2%)
 
0 5 10 15 20
0.0
1.0x10-4
2.0x10-4
3.0x10-4
4.0x10-4
5.0x10-4
 
 
I D
(A
)
VD(V)
 VG=    0V
 VG= 2.5V
 VG=    5V
 VG= 7.5V
 VG=  10V
 
0 5 10 15 20
10-10
10-9
10-8
10-7
10-6
10-5
10-4
10-3
 
 
I D
(A
)
VG(V)
VDS = 20 V
On-Off ratio:4.64E+06
IDS
0 5 10 15
4.0x10-3
8.0x10-3
1.2x10-2
1.6x10-2
2.0x10-2
 
 
I D
1/
2 (A
1/
2 )
V
G
(V)
Vth =5.34 V
FET=1.93 cm2/Vs 
SS= 0.406(V/decade)
 
I D
(A
)
 
I D
1/
2 (A
1/
2 )
 
圖三十、ZnMgO(50nm)/ZnO(50nm)雙通道堆疊絕緣
層之 ZnO-TFT 元件架構圖與 IV 特性曲線圖 
Glass substrate
HfO2
Al2O3
ZnO
ZnMgO
Channel
Gate
dielectric
S D
AZO (Al 2%)
25 nm
75 nm
Gate AZO (Al 2%)
 
0 5 10 15 20
0.0
1.0x10-4
2.0x10-4
3.0x10-4
4.0x10-4
5.0x10-4
 
 
I D
(A
)
VD(V)
VG=    0V
VG= 2.5V
VG=    5V
VG= 7.5V
VG=  10V
 
0 5 10 15 20
10-10
10-9
10-8
10-7
10-6
10-5
10-4
10-3
10-2
 
 
I D
(A
)
VG(V)
VDS = 20 V
On-Off ratio:6.86+06
IDS
0 5 10 15
0.0
5.0x10-3
1.0x10-2
1.5x10-2
2.0x10-2
 
 
I D
1/
2 (A
1/
2 )
V
G
(V)
Vth =5.22 V
FET=1.94 cm2/Vs 
SS= 0.360(V/decade)
 I D
(A
)
 
I D
1/
2 (A
1/
2 )
 
圖三十一、ZnMgO(25nm)/ZnO(75nm)雙通道堆疊絕
緣層之 ZnO-TFT 元件架構圖與 IV 特性曲線圖 
 
 
 
 
 
 
國科會補助計畫衍生研發成果推廣資料表
日期 2010年10月29日
國科會補助計畫
研發成果名稱
發明人
(創作人)
技術說明
技術移轉可行性及
預期效益
技術/產品應用範圍
產業別
計畫名稱:
計畫主持人:
計畫編號: 學門領域:
(中文)
(英文)
成果歸屬機構
(中文)
(英文)
新穎全透明式氧化鋅(ZnO)薄膜電晶體運用於高解析度大尺寸平面顯示器
之研究
方炎坤
96 -2221-E -006 -284 - 固態電子
玻璃基板上成長新穎全透明式雙通道氧化鋅薄膜電晶體的製作
Fabrication of High-Resolution Full Transparency ZnO Double Channel
Thin Film Transistor on Glass Substrate
國立成功大學 方炎坤,林政儀,邱茂為,黃勇傑
本技術以在玻璃基板製作新穎全透明式雙通道氧化鋅薄膜電晶體應用於下一代
大面積TFT-LCD為標的。首先利用雙靶磁控濺鍍系統在玻璃基板表面上成長AZO
透明閘極電極，然後在其上沉積氧化鉿(HfO2)及氧化鋁(Al2O3)堆疊絕緣層。接
著通入氧氣及氬氣進行雙通道成長濺鍍。藉由控制氧氣濃度、射頻功率、基板
溫度沉積成長最低電阻率氧化鋅(ZnO)薄膜及最高電阻率氧化鋅鎂(ZnMgO)薄膜
分別作為下／上通道。最後在其上沉積AZO透明源／汲極電極，完成電晶體製作
製作全透明式薄膜電晶體。
Firstly, AZO thin film is deposited and patterned with radio
frequency double targets magnetron sputtering system (DTMS) on glass
substrate as transparent multi-gate electrode. Next, deposit Hafnium
dioxide (HfO2) and Aluminum oxide (Al2O3) stack as gate dielectric.
Then, controlling the deposition parameters of substrate temperature,
ambient gas, gas flow rate, and RF power grow the lowest resistivity
ZnO and the highest resistivity ZnMgO as bottom and top channel
layer, respectively. Finally, use the same DTMS system to deposit and
pattern AZO thin film through a metal mask as source / drain
electrode, and thus completing the fabrication of TFT.
其他專業、科學及技術服務業
大面積TFT-LCD
可轉移國內知名面板廠，如奇美、友達等
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
