#ifndef __REG_SOC_H__
#define __REG_SOC_H__

// #define TOP_REG_BASE 0x03000000
// #define PINMUX_BASE (TOP_REG_BASE + 0x1000)

// #define TOP_REG_SW_RST_BASE (TOP_REG_BASE + 0x3000)
// #define REG_SOFT_RST2 0x8

// #define GP_REG2 (TOP_REG_BASE + 0x88)
// #define GP_REG3 (TOP_REG_BASE + 0x8C)
// #define GP_REG4 (TOP_REG_BASE + 0x90)
// #define GP_REG5 (TOP_REG_BASE + 0x94)
// #define GP_REG8 (TOP_REG_BASE + 0xA0)

// #define EFUSE_BASE (TOP_REG_BASE + 0x00050000)
// #define EFUSE_SHADOW_REG (EFUSE_BASE + 0x100)

// #define EFUSE_ANALOG0 (EFUSE_SHADOW_REG + 0x18)
// #define EFUSE_ANALOG1 (EFUSE_SHADOW_REG + 0x1C)
// #define EFUSE_ANALOG2 (EFUSE_SHADOW_REG + 0x20)
// #define EFUSE_ANALOG3 (EFUSE_SHADOW_REG + 0x24)
// #define EFUSE_BONDING0 (EFUSE_SHADOW_REG + 0x28)
// #define EFUSE_SLT_TRIM (EFUSE_SHADOW_REG + 0x24)

// #define PLLG6_BASE 0x03002900
// #define top_pll_g6_reg_ddr_ssc_syn_src_en 0x40
// #define top_pll_g6_reg_ddr_ssc_syn_src_en_OFFSET 1
// #define top_pll_g6_reg_ddr_ssc_syn_src_en_MASK 0x2

// #define PWM0_BASE (TOP_REG_BASE + 0x60000)
// #define PWM_HLPERIOD0 0x0
// #define PWM_PERIOD0 0x4
// #define PWM_HLPERIOD1 0x8
// #define PWM_PERIOD1 0xC
// #define PWM_HLPERIOD2 0x10
// #define PWM_PERIOD2 0x14
// #define PWM_HLPERIOD3 0x18
// #define PWM_PERIOD3 0x1C
// #define PWM_START 0x44
#endif /* __REG_SOC_H__ */
