/*
 * BQ79718_Cfg.h
 *
 *  Created on: 2024Äê1ÔÂ6ÈÕ
 *      Author: Administrator
 */

#ifndef SRC_AFESIM_BQ79718_CFG_H_
#define SRC_AFESIM_BQ79718_CFG_H_

#define AFESIM_BQ79718_REG_LIMIT						0x1000
#define AFESIM_BQ79718_VC_NUM							19
#define AFESIM_BQ79718_CB_NUM							19
#define AFESIM_BQ79718_CELL_NUM							18
#define AFESIM_BQ79718_GPIO_NUM							11

#define AFESIM_BQ79718_REG_DEV_CONF1					(0x0002)
#define AFESIM_BQ79718_REG_DEV_CONF2					(0x0003)
#define AFESIM_BQ79718_REG_IDDQ_CONF					(0x001D)


#define AFESIM_BQ79718_REG_COMM_CTRL					(0x0308)

#define AFESIM_BQ79718_REG_ADC_CTRL1					(0x0310)
#define AFESIM_BQ79718_REG_ADC_CTRL2					(0x0311)
#define AFESIM_BQ79718_REG_ADC_CTRL3					(0x0312)
#define AFESIM_BQ79718_REG_ADC_CTRL4					(0x0313)
#define AFESIM_BQ79718_REG_ADC_DATA_RDY					(0x052F)
#define AFESIM_BQ79718_REG_GPIO_CONF1					(0x001E)
#define AFESIM_BQ79718_REG_GPIO_CONF2					(0x001F)
#define AFESIM_BQ79718_REG_GPIO_CONF3					(0x0020)
#define AFESIM_BQ79718_REG_GPIO_CONF4					(0x0021)
#define AFESIM_BQ79718_REG_GPIO_CONF5					(0x0022)
#define AFESIM_BQ79718_REG_GPIO_CONF6					(0x0023)

#define AFESIM_BQ79758_REG_CURRENT_HI					(0x059C)
#define AFESIM_BQ79758_REG_CURRENT_MID					(0x059D)
#define AFESIM_BQ79758_REG_CURRENT_LO					(0x059E)

#define AFESIM_BQ79718_REG_VCELL18_HI					(0x0574)
#define AFESIM_BQ79718_REG_VCELL18_LO					(0x0575)
#define AFESIM_BQ79718_REG_VCELL17_HI					(0x0576)
#define AFESIM_BQ79718_REG_VCELL17_LO					(0x0577)
#define AFESIM_BQ79718_REG_VCELL16_HI					(0x0578)
#define AFESIM_BQ79718_REG_VCELL16_LO					(0x0579)
#define AFESIM_BQ79718_REG_VCELL15_HI					(0x057A)
#define AFESIM_BQ79718_REG_VCELL15_LO					(0x057B)
#define AFESIM_BQ79718_REG_VCELL14_HI					(0x057C)
#define AFESIM_BQ79718_REG_VCELL14_LO					(0x057D)
#define AFESIM_BQ79718_REG_VCELL13_HI					(0x057E)
#define AFESIM_BQ79718_REG_VCELL13_LO					(0x057F)
#define AFESIM_BQ79718_REG_VCELL12_HI					(0x0580)
#define AFESIM_BQ79718_REG_VCELL12_LO					(0x0581)
#define AFESIM_BQ79718_REG_VCELL11_HI					(0x0582)
#define AFESIM_BQ79718_REG_VCELL11_LO					(0x0583)
#define AFESIM_BQ79718_REG_VCELL10_HI					(0x0584)
#define AFESIM_BQ79718_REG_VCELL10_LO					(0x0585)
#define AFESIM_BQ79718_REG_VCELL9_HI					(0x0586)
#define AFESIM_BQ79718_REG_VCELL9_LO					(0x0587)
#define AFESIM_BQ79718_REG_VCELL8_HI					(0x0588)
#define AFESIM_BQ79718_REG_VCELL8_LO					(0x0589)
#define AFESIM_BQ79718_REG_VCELL7_HI					(0x058A)
#define AFESIM_BQ79718_REG_VCELL7_LO					(0x058B)
#define AFESIM_BQ79718_REG_VCELL6_HI					(0x058C)
#define AFESIM_BQ79718_REG_VCELL6_LO					(0x058D)
#define AFESIM_BQ79718_REG_VCELL5_HI					(0x058E)
#define AFESIM_BQ79718_REG_VCELL5_LO					(0x058F)
#define AFESIM_BQ79718_REG_VCELL4_HI					(0x0590)
#define AFESIM_BQ79718_REG_VCELL4_LO					(0x0591)
#define AFESIM_BQ79718_REG_VCELL3_HI					(0x0592)
#define AFESIM_BQ79718_REG_VCELL3_LO					(0x0593)
#define AFESIM_BQ79718_REG_VCELL2_HI					(0x0594)
#define AFESIM_BQ79718_REG_VCELL2_LO					(0x0595)
#define AFESIM_BQ79718_REG_VCELL1_HI					(0x0596)
#define AFESIM_BQ79718_REG_VCELL1_LO					(0x0597)
#define AFESIM_BQ79718_REG_VCELL_ACT_SUM_HI				(0x0598)
#define AFESIM_BQ79718_REG_VCELL_ACT_SUM_LO				(0x0599)

#define AFESIM_BQ79718_REG_GPIO1_HI						(0x05A8)
#define AFESIM_BQ79718_REG_GPIO1_LO						(0x05A9)
#define AFESIM_BQ79718_REG_GPIO2_HI						(0x05AA)
#define AFESIM_BQ79718_REG_GPIO2_LO						(0x05AB)
#define AFESIM_BQ79718_REG_GPIO3_HI						(0x05AC)
#define AFESIM_BQ79718_REG_GPIO3_LO						(0x05AD)
#define AFESIM_BQ79718_REG_GPIO4_HI						(0x05AE)
#define AFESIM_BQ79718_REG_GPIO4_LO						(0x05AF)
#define AFESIM_BQ79718_REG_GPIO5_HI						(0x05B0)
#define AFESIM_BQ79718_REG_GPIO5_LO						(0x05B1)
#define AFESIM_BQ79718_REG_GPIO6_HI						(0x05B2)
#define AFESIM_BQ79718_REG_GPIO6_LO						(0x05B3)
#define AFESIM_BQ79718_REG_GPIO7_HI						(0x05B4)
#define AFESIM_BQ79718_REG_GPIO7_LO						(0x05B5)
#define AFESIM_BQ79718_REG_GPIO8_HI						(0x05B6)
#define AFESIM_BQ79718_REG_GPIO8_LO						(0x05B7)
#define AFESIM_BQ79718_REG_GPIO9_HI						(0x05B8)
#define AFESIM_BQ79718_REG_GPIO9_LO						(0x05B9)
#define AFESIM_BQ79718_REG_GPIO10_HI					(0x05BA)
#define AFESIM_BQ79718_REG_GPIO10_LO					(0x05BB)
#define AFESIM_BQ79718_REG_GPIO11_HI					(0x05BC)
#define AFESIM_BQ79718_REG_GPIO11_LO					(0x05BD)

#define AFESIM_BQ79718_REG_BAT_HI						(0x059A)
#define AFESIM_BQ79718_REG_BAT_LO						(0x059B)

#define AFESIM_BQ79718_REG_DIETEMP1_HI					(0x05F0)
#define AFESIM_BQ79718_REG_DIETEMP1_LO					(0x05F1)
#define AFESIM_BQ79718_REG_DIETEMP2_HI					(0x05F2)
#define AFESIM_BQ79718_REG_DIETEMP2_LO					(0x05F3)

#define AFESIM_BQ79718_REG_CB_CELL18_CTRL				(0x0320)
#define AFESIM_BQ79718_REG_CB_CELL17_CTRL				(0x0321)
#define AFESIM_BQ79718_REG_CB_CELL16_CTRL				(0x0322)
#define AFESIM_BQ79718_REG_CB_CELL15_CTRL				(0x0323)
#define AFESIM_BQ79718_REG_CB_CELL14_CTRL				(0x0324)
#define AFESIM_BQ79718_REG_CB_CELL13_CTRL				(0x0325)
#define AFESIM_BQ79718_REG_CB_CELL12_CTRL				(0x0326)
#define AFESIM_BQ79718_REG_CB_CELL11_CTRL				(0x0327)
#define AFESIM_BQ79718_REG_CB_CELL10_CTRL				(0x0328)
#define AFESIM_BQ79718_REG_CB_CELL9_CTRL				(0x0329)
#define AFESIM_BQ79718_REG_CB_CELL8_CTRL				(0x032A)
#define AFESIM_BQ79718_REG_CB_CELL7_CTRL				(0x032B)
#define AFESIM_BQ79718_REG_CB_CELL6_CTRL				(0x032C)
#define AFESIM_BQ79718_REG_CB_CELL5_CTRL				(0x032D)
#define AFESIM_BQ79718_REG_CB_CELL4_CTRL				(0x032E)
#define AFESIM_BQ79718_REG_CB_CELL3_CTRL				(0x032F)
#define AFESIM_BQ79718_REG_CB_CELL2_CTRL				(0x0330)
#define AFESIM_BQ79718_REG_CB_CELL1_CTRL				(0x0331)

#define AFESIM_BQ79718_REG_BAL_CTRL1					(0x0338)
#define AFESIM_BQ79718_REG_BAL_CTRL2					(0x0339)

#define AFESIM_BQ79718_REG_BAL_STAT						(0x0522)

/* 0x0308 */
typedef struct
{
	union
	{
		uint8 val;
		struct
		{
			uint8 TOP_STACK 	: 1;
			uint8 STACK_DEV 	: 1;	/* ONLY BQ79616*/
		}field;
	}reg;
}AFESIM_BQ79718_REG_COMM_CTRL_RegType;

/* 0x0310 */
typedef struct
{
	union
	{
		uint8 val;
		struct
		{
			uint8 GP_DR 		: 1;
			uint8 CS_DR 		: 2;	/* ONLY BQ79758 */
			uint8 LPF_CS_EN		: 1;	/* ONLY BQ79758 */
			uint8 LPF_VCELL		: 3;	/* ONLY BQ79758 */
			uint8 V_I_SYNC		: 1;	/* ONLY BQ79758 */
		}field;
	}reg;
}AFESIM_BQ79718_REG_ADC_CTRL1_RegType;

/* 0x0311 */
typedef struct
{
	union
	{
		uint8 val;
		struct
		{
			uint8 ADC_GO 		: 1;
			uint8 ADC_MODE 		: 2;
			uint8 LPF_VCELL_EN 	: 1;
			uint8 LPF_VCELL		: 3;
			uint8 FREEZE_EN		: 1;
		}field;
	}reg;
}AFESIM_BQ79718_REG_ADC_CTRL2_RegType;

#endif /* SRC_AFESIM_BQ79718_CFG_H_ */
