Fitter report for test1
Sun Jun 30 19:32:51 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 30 19:32:51 2024       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; test1                                       ;
; Top-level Entity Name              ; MikroP                                      ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C6GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 1,415 / 49,760 ( 3 % )                      ;
;     Total combinational functions  ; 1,335 / 49,760 ( 3 % )                      ;
;     Dedicated logic registers      ; 330 / 49,760 ( < 1 % )                      ;
; Total registers                    ; 330                                         ;
; Total pins                         ; 65 / 360 ( 18 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 2 / 288 ( < 1 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C6GES                      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Maximum processors allowed for parallel compilation                ; All                                   ; All                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.4%      ;
;     Processor 3            ;   9.3%      ;
;     Processor 4            ;   9.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1818 ) ; 0.00 % ( 0 / 1818 )        ; 0.00 % ( 0 / 1818 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1818 ) ; 0.00 % ( 0 / 1818 )        ; 0.00 % ( 0 / 1818 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1802 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/lilpc/Documents/Git/ELF61 - Arq Comp/Lab 8/Eq01-Valid/output_files/test1.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,415 / 49,760 ( 3 % ) ;
;     -- Combinational with no register       ; 1085                   ;
;     -- Register only                        ; 80                     ;
;     -- Combinational with a register        ; 250                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 961                    ;
;     -- 3 input functions                    ; 252                    ;
;     -- <=2 input functions                  ; 122                    ;
;     -- Register only                        ; 80                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1103                   ;
;     -- arithmetic mode                      ; 232                    ;
;                                             ;                        ;
; Total registers*                            ; 330 / 51,509 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 330 / 49,760 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 103 / 3,110 ( 3 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 65 / 360 ( 18 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )        ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 182 ( 0 % )        ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; ADC blocks                                  ; 0 / 2 ( 0 % )          ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 2 / 288 ( < 1 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global signals                              ; 2                      ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1.6% / 1.5% / 1.7%     ;
; Peak interconnect usage (total/H/V)         ; 24.5% / 24.2% / 24.8%  ;
; Maximum fan-out                             ; 306                    ;
; Highest non-global fan-out                  ; 305                    ;
; Total fan-out                               ; 6366                   ;
; Average fan-out                             ; 3.35                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1415 / 49760 ( 3 % )  ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1085                  ; 0                              ;
;     -- Register only                        ; 80                    ; 0                              ;
;     -- Combinational with a register        ; 250                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 961                   ; 0                              ;
;     -- 3 input functions                    ; 252                   ; 0                              ;
;     -- <=2 input functions                  ; 122                   ; 0                              ;
;     -- Register only                        ; 80                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1103                  ; 0                              ;
;     -- arithmetic mode                      ; 232                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 330                   ; 0                              ;
;     -- Dedicated logic registers            ; 330 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 103 / 3110 ( 3 % )    ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 65                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 288 ( < 1 % )     ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 6407                  ; 8                              ;
;     -- Registered Connections               ; 1296                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 13                    ; 0                              ;
;     -- Output Ports                         ; 52                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK_H_HW     ; N14   ; 6        ; 78           ; 29           ; 21           ; 24                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; KEY1_HW      ; A7    ; 7        ; 49           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; RST_HW       ; B8    ; 7        ; 46           ; 54           ; 28           ; 305                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SWITCH_HW[0] ; C10   ; 7        ; 51           ; 54           ; 28           ; 60                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SWITCH_HW[1] ; C11   ; 7        ; 51           ; 54           ; 21           ; 60                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SWITCH_HW[2] ; D12   ; 7        ; 51           ; 54           ; 0            ; 60                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SWITCH_HW[3] ; C12   ; 7        ; 54           ; 54           ; 28           ; 60                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SWITCH_HW[4] ; A12   ; 7        ; 54           ; 54           ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SWITCH_HW[5] ; B12   ; 7        ; 49           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SWITCH_HW[6] ; A13   ; 7        ; 54           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SWITCH_HW[7] ; A14   ; 7        ; 58           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SWITCH_HW[8] ; B14   ; 7        ; 56           ; 54           ; 0            ; 19                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SWITCH_HW[9] ; F15   ; 7        ; 69           ; 54           ; 0            ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0_HW[0] ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_HW[1] ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_HW[2] ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_HW[3] ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_HW[4] ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_HW[5] ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_HW[6] ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_HW[0] ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_HW[1] ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_HW[2] ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_HW[3] ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_HW[4] ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_HW[5] ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_HW[6] ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_HW[0] ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_HW[1] ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_HW[2] ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_HW[3] ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_HW[4] ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_HW[5] ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_HW[6] ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_HW[0] ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_HW[1] ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_HW[2] ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_HW[3] ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_HW[4] ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_HW[5] ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_HW[6] ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4_HW[0] ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4_HW[1] ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4_HW[2] ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4_HW[3] ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4_HW[4] ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4_HW[5] ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4_HW[6] ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5_HW[0] ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5_HW[1] ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5_HW[2] ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5_HW[3] ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5_HW[4] ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5_HW[5] ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5_HW[6] ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_HW[0]  ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_HW[1]  ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_HW[2]  ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_HW[3]  ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_HW[4]  ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_HW[5]  ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_HW[6]  ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_HW[7]  ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_HW[8]  ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_HW[9]  ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 28 / 60 ( 47 % ) ; 2.5V          ; --           ;
; 7        ; 37 / 52 ( 71 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; KEY1_HW                                        ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; LED_HW[0]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LED_HW[1]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LED_HW[2]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LED_HW[8]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SWITCH_HW[4]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SWITCH_HW[6]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SWITCH_HW[7]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; HEX1_HW[4]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; HEX1_HW[5]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; HEX2_HW[1]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; HEX2_HW[3]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RST_HW                                         ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LED_HW[3]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LED_HW[9]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SWITCH_HW[5]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SWITCH_HW[8]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; HEX1_HW[3]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; HEX1_HW[6]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; HEX2_HW[2]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; HEX2_HW[0]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; HEX2_HW[4]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; HEX2_HW[6]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; SWITCH_HW[0]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SWITCH_HW[1]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SWITCH_HW[3]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LED_HW[5]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; HEX0_HW[0]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; HEX0_HW[2]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; HEX0_HW[3]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; HEX0_HW[6]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; HEX1_HW[0]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; HEX3_HW[3]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; HEX3_HW[4]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; HEX2_HW[5]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SWITCH_HW[2]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LED_HW[4]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LED_HW[7]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; HEX0_HW[5]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; HEX1_HW[1]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; HEX3_HW[5]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; LED_HW[6]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; HEX0_HW[1]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; HEX0_HW[4]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; HEX3_HW[6]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; HEX1_HW[2]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; HEX4_HW[2]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; HEX4_HW[1]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; HEX3_HW[2]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; HEX3_HW[1]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SWITCH_HW[9]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; HEX4_HW[0]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; HEX4_HW[5]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; HEX4_HW[6]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; HEX3_HW[0]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; HEX4_HW[4]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; HEX4_HW[3]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; HEX5_HW[0]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; HEX5_HW[1]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; HEX5_HW[2]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; HEX5_HW[4]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; CLK_H_HW                                       ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; HEX5_HW[3]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; HEX5_HW[5]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; HEX5_HW[6]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; KEY1_HW      ; Incomplete set of assignments ;
; SWITCH_HW[5] ; Incomplete set of assignments ;
; SWITCH_HW[6] ; Incomplete set of assignments ;
; SWITCH_HW[7] ; Incomplete set of assignments ;
; LED_HW[0]    ; Incomplete set of assignments ;
; LED_HW[1]    ; Incomplete set of assignments ;
; LED_HW[2]    ; Incomplete set of assignments ;
; LED_HW[3]    ; Incomplete set of assignments ;
; LED_HW[4]    ; Incomplete set of assignments ;
; LED_HW[5]    ; Incomplete set of assignments ;
; LED_HW[6]    ; Incomplete set of assignments ;
; LED_HW[7]    ; Incomplete set of assignments ;
; LED_HW[8]    ; Incomplete set of assignments ;
; LED_HW[9]    ; Incomplete set of assignments ;
; HEX0_HW[0]   ; Incomplete set of assignments ;
; HEX0_HW[1]   ; Incomplete set of assignments ;
; HEX0_HW[2]   ; Incomplete set of assignments ;
; HEX0_HW[3]   ; Incomplete set of assignments ;
; HEX0_HW[4]   ; Incomplete set of assignments ;
; HEX0_HW[5]   ; Incomplete set of assignments ;
; HEX0_HW[6]   ; Incomplete set of assignments ;
; HEX1_HW[0]   ; Incomplete set of assignments ;
; HEX1_HW[1]   ; Incomplete set of assignments ;
; HEX1_HW[2]   ; Incomplete set of assignments ;
; HEX1_HW[3]   ; Incomplete set of assignments ;
; HEX1_HW[4]   ; Incomplete set of assignments ;
; HEX1_HW[5]   ; Incomplete set of assignments ;
; HEX1_HW[6]   ; Incomplete set of assignments ;
; HEX2_HW[0]   ; Incomplete set of assignments ;
; HEX2_HW[1]   ; Incomplete set of assignments ;
; HEX2_HW[2]   ; Incomplete set of assignments ;
; HEX2_HW[3]   ; Incomplete set of assignments ;
; HEX2_HW[4]   ; Incomplete set of assignments ;
; HEX2_HW[5]   ; Incomplete set of assignments ;
; HEX2_HW[6]   ; Incomplete set of assignments ;
; HEX3_HW[0]   ; Incomplete set of assignments ;
; HEX3_HW[1]   ; Incomplete set of assignments ;
; HEX3_HW[2]   ; Incomplete set of assignments ;
; HEX3_HW[3]   ; Incomplete set of assignments ;
; HEX3_HW[4]   ; Incomplete set of assignments ;
; HEX3_HW[5]   ; Incomplete set of assignments ;
; HEX3_HW[6]   ; Incomplete set of assignments ;
; HEX4_HW[0]   ; Incomplete set of assignments ;
; HEX4_HW[1]   ; Incomplete set of assignments ;
; HEX4_HW[2]   ; Incomplete set of assignments ;
; HEX4_HW[3]   ; Incomplete set of assignments ;
; HEX4_HW[4]   ; Incomplete set of assignments ;
; HEX4_HW[5]   ; Incomplete set of assignments ;
; HEX4_HW[6]   ; Incomplete set of assignments ;
; HEX5_HW[0]   ; Incomplete set of assignments ;
; HEX5_HW[1]   ; Incomplete set of assignments ;
; HEX5_HW[2]   ; Incomplete set of assignments ;
; HEX5_HW[3]   ; Incomplete set of assignments ;
; HEX5_HW[4]   ; Incomplete set of assignments ;
; HEX5_HW[5]   ; Incomplete set of assignments ;
; HEX5_HW[6]   ; Incomplete set of assignments ;
; RST_HW       ; Incomplete set of assignments ;
; SWITCH_HW[2] ; Incomplete set of assignments ;
; SWITCH_HW[3] ; Incomplete set of assignments ;
; SWITCH_HW[0] ; Incomplete set of assignments ;
; SWITCH_HW[1] ; Incomplete set of assignments ;
; SWITCH_HW[4] ; Incomplete set of assignments ;
; CLK_H_HW     ; Incomplete set of assignments ;
; SWITCH_HW[9] ; Incomplete set of assignments ;
; SWITCH_HW[8] ; Incomplete set of assignments ;
+--------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                     ; Entity Name         ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |MikroP                                            ; 1415 (9)    ; 330 (8)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 2            ; 0       ; 1         ; 65   ; 0            ; 1085 (1)     ; 80 (0)            ; 250 (8)          ; 0          ; |MikroP                                                                                                                                                                 ; MikroP              ; work         ;
;    |Prime:PRIMEcomp|                               ; 1163 (13)   ; 282 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 881 (13)     ; 63 (0)            ; 219 (18)         ; 0          ; |MikroP|Prime:PRIMEcomp                                                                                                                                                 ; Prime               ; work         ;
;       |ROM_PC_UC:pcall|                            ; 126 (3)     ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (2)       ; 0 (0)             ; 29 (1)           ; 0          ; |MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall                                                                                                                                 ; ROM_PC_UC           ; work         ;
;          |program_counter:pc|                      ; 57 (48)     ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (47)      ; 0 (0)             ; 9 (8)            ; 0          ; |MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc                                                                                                              ; program_counter     ; work         ;
;             |reg16bits:count|                      ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|reg16bits:count                                                                                              ; reg16bits           ; work         ;
;          |rom:r0m|                                 ; 59 (59)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 15 (15)          ; 0          ; |MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|rom:r0m                                                                                                                         ; rom                 ; work         ;
;          |un_controle:uctl|                        ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl                                                                                                                ; un_controle         ; work         ;
;             |maq_estados:mq|                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (2)            ; 0          ; |MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|maq_estados:mq                                                                                                 ; maq_estados         ; work         ;
;                |lpm_divide:Mod0|                   ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|maq_estados:mq|lpm_divide:Mod0                                                                                 ; lpm_divide          ; work         ;
;                   |lpm_divide_4kl:auto_generated|  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|maq_estados:mq|lpm_divide:Mod0|lpm_divide_4kl:auto_generated                                                   ; lpm_divide_4kl      ; work         ;
;                      |sign_div_unsign_3kh:divider| ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|maq_estados:mq|lpm_divide:Mod0|lpm_divide_4kl:auto_generated|sign_div_unsign_3kh:divider                       ; sign_div_unsign_3kh ; work         ;
;                         |alt_u_div_gee:divider|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|maq_estados:mq|lpm_divide:Mod0|lpm_divide_4kl:auto_generated|sign_div_unsign_3kh:divider|alt_u_div_gee:divider ; alt_u_div_gee       ; work         ;
;             |un_atom:jmp|                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |MikroP|Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|un_atom:jmp                                                                                                    ; un_atom             ; work         ;
;       |ULARegs:ulaRg|                              ; 1028 (107)  ; 256 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 771 (107)    ; 63 (0)            ; 194 (75)         ; 0          ; |MikroP|Prime:PRIMEcomp|ULARegs:ulaRg                                                                                                                                   ; ULARegs             ; work         ;
;          |RegFile:Bank|                            ; 513 (513)   ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 257 (257)    ; 63 (63)           ; 193 (193)        ; 0          ; |MikroP|Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank                                                                                                                      ; RegFile             ; work         ;
;          |ULA:ULA0|                                ; 426 (133)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 407 (119)    ; 0 (0)             ; 19 (14)          ; 0          ; |MikroP|Prime:PRIMEcomp|ULARegs:ulaRg|ULA:ULA0                                                                                                                          ; ULA                 ; work         ;
;             |lpm_divide:Div0|                      ; 293 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 288 (0)      ; 0 (0)             ; 5 (0)            ; 0          ; |MikroP|Prime:PRIMEcomp|ULARegs:ulaRg|ULA:ULA0|lpm_divide:Div0                                                                                                          ; lpm_divide          ; work         ;
;                |lpm_divide_bvl:auto_generated|     ; 293 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 288 (0)      ; 0 (0)             ; 5 (0)            ; 0          ; |MikroP|Prime:PRIMEcomp|ULARegs:ulaRg|ULA:ULA0|lpm_divide:Div0|lpm_divide_bvl:auto_generated                                                                            ; lpm_divide_bvl      ; work         ;
;                   |sign_div_unsign_dnh:divider|    ; 293 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 288 (0)      ; 0 (0)             ; 5 (0)            ; 0          ; |MikroP|Prime:PRIMEcomp|ULARegs:ulaRg|ULA:ULA0|lpm_divide:Div0|lpm_divide_bvl:auto_generated|sign_div_unsign_dnh:divider                                                ; sign_div_unsign_dnh ; work         ;
;                      |alt_u_div_4le:divider|       ; 293 (292)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 288 (287)    ; 0 (0)             ; 5 (5)            ; 0          ; |MikroP|Prime:PRIMEcomp|ULARegs:ulaRg|ULA:ULA0|lpm_divide:Div0|lpm_divide_bvl:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_4le:divider                          ; alt_u_div_4le       ; work         ;
;                         |add_sub_t3c:add_sub_0|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |MikroP|Prime:PRIMEcomp|ULARegs:ulaRg|ULA:ULA0|lpm_divide:Div0|lpm_divide_bvl:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_4le:divider|add_sub_t3c:add_sub_0    ; add_sub_t3c         ; work         ;
;             |lpm_mult:Mult0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |MikroP|Prime:PRIMEcomp|ULARegs:ulaRg|ULA:ULA0|lpm_mult:Mult0                                                                                                           ; lpm_mult            ; work         ;
;                |mult_tns:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |MikroP|Prime:PRIMEcomp|ULARegs:ulaRg|ULA:ULA0|lpm_mult:Mult0|mult_tns:auto_generated                                                                                   ; mult_tns            ; work         ;
;    |ramDisp:RAMeDISP|                              ; 243 (70)    ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (30)     ; 17 (17)           ; 23 (23)          ; 0          ; |MikroP|ramDisp:RAMeDISP                                                                                                                                                ; ramDisp             ; work         ;
;       |bin2bcd:conv|                               ; 138 (138)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (138)    ; 0 (0)             ; 0 (0)            ; 0          ; |MikroP|ramDisp:RAMeDISP|bin2bcd:conv                                                                                                                                   ; bin2bcd             ; work         ;
;       |hex_7seg:H0|                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |MikroP|ramDisp:RAMeDISP|hex_7seg:H0                                                                                                                                    ; hex_7seg            ; work         ;
;       |hex_7seg:H1|                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |MikroP|ramDisp:RAMeDISP|hex_7seg:H1                                                                                                                                    ; hex_7seg            ; work         ;
;       |hex_7seg:H2|                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |MikroP|ramDisp:RAMeDISP|hex_7seg:H2                                                                                                                                    ; hex_7seg            ; work         ;
;       |hex_7seg:H3|                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |MikroP|ramDisp:RAMeDISP|hex_7seg:H3                                                                                                                                    ; hex_7seg            ; work         ;
;       |hex_7seg:H4|                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |MikroP|ramDisp:RAMeDISP|hex_7seg:H4                                                                                                                                    ; hex_7seg            ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; KEY1_HW      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SWITCH_HW[5] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SWITCH_HW[6] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SWITCH_HW[7] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LED_HW[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_HW[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_HW[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_HW[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_HW[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_HW[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_HW[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_HW[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_HW[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_HW[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_HW[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_HW[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_HW[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_HW[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_HW[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_HW[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_HW[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_HW[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_HW[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_HW[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_HW[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_HW[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_HW[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_HW[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_HW[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_HW[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_HW[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_HW[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_HW[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_HW[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_HW[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_HW[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_HW[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_HW[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_HW[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_HW[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_HW[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_HW[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4_HW[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4_HW[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4_HW[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4_HW[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4_HW[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4_HW[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4_HW[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5_HW[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5_HW[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5_HW[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5_HW[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5_HW[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5_HW[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5_HW[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RST_HW       ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SWITCH_HW[2] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SWITCH_HW[3] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SWITCH_HW[0] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SWITCH_HW[1] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SWITCH_HW[4] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; CLK_H_HW     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SWITCH_HW[9] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SWITCH_HW[8] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                  ;
+-----------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                               ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------+-------------------+---------+
; KEY1_HW                                                                           ;                   ;         ;
; SWITCH_HW[5]                                                                      ;                   ;         ;
; SWITCH_HW[6]                                                                      ;                   ;         ;
; SWITCH_HW[7]                                                                      ;                   ;         ;
; RST_HW                                                                            ;                   ;         ;
;      - CONT[0]                                                                    ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|clk_div                                                   ; 1                 ; 6       ;
;      - CONT[1]                                                                    ; 1                 ; 6       ;
;      - CONT[2]                                                                    ; 1                 ; 6       ;
;      - CONT[3]                                                                    ; 1                 ; 6       ;
;      - CONT[4]                                                                    ; 1                 ; 6       ;
;      - CONT[5]                                                                    ; 1                 ; 6       ;
;      - CONT[6]                                                                    ; 1                 ; 6       ;
;      - CONT[7]                                                                    ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[6]                                               ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[7]                                               ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[8]                                               ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[9]                                               ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[10]                                              ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[11]                                              ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[12]                                              ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[13]                                              ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[14]                                              ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[15]                                              ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[16]                                              ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[17]                                              ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[18]                                              ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[19]                                              ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[20]                                              ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[21]                                              ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[22]                                              ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[5]                                               ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][15]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][15]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][15]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][15]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][15]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][15]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][15]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][15]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][15]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][15]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][15]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][15]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][15]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][15]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][15]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][15]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][14]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][14]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][14]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][14]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][14]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][14]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][14]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][14]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][14]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][14]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][14]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][14]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][14]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][14]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][14]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][14]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][13]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][13]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][13]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][13]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][13]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][13]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][13]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][13]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][13]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][13]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][13]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][13]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][13]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][13]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][13]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][13]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][12]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][12]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][12]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][12]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][12]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][12]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][12]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][12]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][12]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][12]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][12]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][12]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][12]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][12]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][12]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][12]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][11]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][11]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][11]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][11]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][11]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][11]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][11]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][11]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][11]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][11]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][11]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][11]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][11]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][11]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][11]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][11]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][10]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][10]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][10]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][10]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][10]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][10]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][10]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][10]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][10]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][10]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][10]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][10]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][10]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][10]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][10]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][10]            ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][9]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][9]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][9]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][9]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][9]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][9]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][9]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][9]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][9]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][9]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][9]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][9]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][9]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][9]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][9]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][9]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][8]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][8]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][8]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][8]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][8]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][8]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][8]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][8]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][8]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][8]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][8]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][8]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][8]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][8]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][8]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][8]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][7]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][7]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][7]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][7]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][7]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][7]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][7]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][7]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][7]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][7]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][7]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][7]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][7]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][7]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][7]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][7]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][6]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][6]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][6]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][6]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][6]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][6]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][6]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][6]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][6]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][6]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][6]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][6]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][6]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][6]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][6]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][6]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][5]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][5]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][5]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][5]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][5]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][5]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][5]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][5]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][5]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][5]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][5]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][5]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][5]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][5]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][5]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][5]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][4]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][4]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][4]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][4]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][4]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][4]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][4]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][4]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][4]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][4]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][4]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][4]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][4]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][4]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][4]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][4]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][3]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][3]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][3]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][3]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][3]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][3]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][3]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][3]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][3]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][3]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][3]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][3]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][3]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][3]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][3]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][3]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][2]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][2]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][2]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][2]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][2]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][2]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][2]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][2]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][2]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][2]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][2]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][2]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][2]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][2]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][2]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][2]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][1]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][1]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][1]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][1]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][1]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][1]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][1]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][1]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][1]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][1]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][1]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][1]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][1]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][1]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][1]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][1]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[5][0]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[9][0]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[1][0]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[13][0]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[10][0]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[6][0]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[2][0]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[14][0]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[8][0]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[4][0]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[0][0]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[12][0]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[7][0]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[11][0]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[3][0]              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|conteudo_ram[15][0]             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|maq_estados:mq|state[1]   ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|maq_estados:mq|state[0]   ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[4]                                               ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[3]                                               ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[2]                                               ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[1]                                               ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[0]                                               ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|reg16bits:count|rgst[6] ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|reg16bits:count|rgst[5] ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|reg16bits:count|rgst[0] ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|reg16bits:count|rgst[1] ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|reg16bits:count|rgst[2] ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|reg16bits:count|rgst[4] ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|reg16bits:count|rgst[3] ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|maq_estados:mq|state_s[1] ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|maq_estados:mq|state_s[0] ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|dt_in[6]~4              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|dt_in[5]~7              ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|dt_in[1]~14             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|dt_in[2]~17             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|dt_in[4]~20             ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ROM_PC_UC:pcall|program_counter:pc|dt_in[3]~23             ; 1                 ; 6       ;
; SWITCH_HW[2]                                                                      ;                   ;         ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~1                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~8                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~1                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~5                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~9                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~1                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~5                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~1                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~8                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~9                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~1                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~5                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~1                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~8                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~9                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~1                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~5                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~9                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~1                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~8                         ; 0                 ; 6       ;
; SWITCH_HW[3]                                                                      ;                   ;         ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~3                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~5                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~9                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~3                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~8                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~3                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~8                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~9                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~3                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~5                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~3                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~8                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~9                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~3                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~5                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~3                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~7                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~8                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~9                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~6                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~0                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~2                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~3                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~4                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~5                         ; 0                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~7                         ; 0                 ; 6       ;
; SWITCH_HW[0]                                                                      ;                   ;         ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~9                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~3                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~8                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~3                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~5                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~3                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~8                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~9                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~3                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~5                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~3                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~8                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~9                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~3                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~5                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~3                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~8                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~3                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~5                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~9                         ; 1                 ; 6       ;
; SWITCH_HW[1]                                                                      ;                   ;         ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux32~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~1                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~5                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux33~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux34~9                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~1                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux35~8                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux36~9                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~1                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~5                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux37~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux38~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~1                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux39~8                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux40~9                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~1                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~5                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux41~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux42~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~1                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux43~8                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~6                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux44~9                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~1                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~5                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux45~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~0                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~1                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~2                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~4                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~7                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux46~8                         ; 1                 ; 6       ;
;      - Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Mux47~6                         ; 1                 ; 6       ;
; SWITCH_HW[4]                                                                      ;                   ;         ;
;      - ramDisp:RAMeDISP|conteudo_reg[2]                                           ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[3]                                           ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[4]                                           ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[5]                                           ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[6]                                           ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[7]                                           ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[8]                                           ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[9]                                           ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[10]                                          ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[11]                                          ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[12]                                          ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[13]                                          ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[15]                                          ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[14]                                          ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[1]                                           ; 1                 ; 6       ;
;      - ramDisp:RAMeDISP|conteudo_reg[0]                                           ; 1                 ; 6       ;
; CLK_H_HW                                                                          ;                   ;         ;
; SWITCH_HW[9]                                                                      ;                   ;         ;
;      - ramDisp:RAMeDISP|clk_div                                                   ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[6]                                               ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[7]                                               ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[8]                                               ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[9]                                               ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[10]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[11]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[12]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[13]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[14]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[15]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[16]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[17]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[18]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[19]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[20]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[21]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[22]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[5]                                               ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[4]~55                                            ; 0                 ; 6       ;
; SWITCH_HW[8]                                                                      ;                   ;         ;
;      - ramDisp:RAMeDISP|contador[6]                                               ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[7]                                               ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[8]                                               ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[9]                                               ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[10]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[11]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[12]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[13]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[14]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[15]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[16]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[17]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[18]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[19]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[20]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[21]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[22]                                              ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[5]                                               ; 0                 ; 6       ;
;      - ramDisp:RAMeDISP|contador[4]~55                                            ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLK_H_HW                                                                 ; PIN_N14            ; 24      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Prime:PRIMEcomp|ROM_PC_UC:pcall|un_controle:uctl|maq_estados:mq|state[1] ; FF_X46_Y27_N15     ; 51      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~40                   ; LCCOMB_X43_Y22_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~41                   ; LCCOMB_X42_Y25_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~42                   ; LCCOMB_X42_Y25_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~43                   ; LCCOMB_X43_Y22_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~44                   ; LCCOMB_X43_Y22_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~45                   ; LCCOMB_X42_Y25_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~46                   ; LCCOMB_X42_Y25_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~47                   ; LCCOMB_X42_Y25_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~48                   ; LCCOMB_X42_Y25_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~49                   ; LCCOMB_X43_Y22_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~50                   ; LCCOMB_X42_Y25_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~51                   ; LCCOMB_X43_Y22_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~52                   ; LCCOMB_X49_Y23_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~53                   ; LCCOMB_X49_Y23_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~54                   ; LCCOMB_X49_Y23_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Prime:PRIMEcomp|ULARegs:ulaRg|RegFile:Bank|Decoder0~55                   ; LCCOMB_X49_Y23_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RST_HW                                                                   ; PIN_B8             ; 305     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; SWITCH_HW[4]                                                             ; PIN_A12            ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SWITCH_HW[8]                                                             ; PIN_B14            ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SWITCH_HW[9]                                                             ; PIN_F15            ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ramDisp:RAMeDISP|LessThan0~5                                             ; LCCOMB_X63_Y53_N10 ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ramDisp:RAMeDISP|clk_div                                                 ; FF_X63_Y53_N13     ; 306     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; ramDisp:RAMeDISP|contador[4]~55                                          ; LCCOMB_X63_Y53_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                      ;
+--------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                     ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK_H_HW                 ; PIN_N14        ; 24      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; ramDisp:RAMeDISP|clk_div ; FF_X63_Y53_N13 ; 306     ; 2                                    ; Global Clock         ; GCLK14           ; --                        ;
+--------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Prime:PRIMEcomp|ULARegs:ulaRg|ULA:ULA0|lpm_mult:Mult0|mult_tns:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Prime:PRIMEcomp|ULARegs:ulaRg|ULA:ULA0|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y26_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 2,526 / 148,641 ( 2 % ) ;
; C16 interconnects     ; 42 / 5,382 ( < 1 % )    ;
; C4 interconnects      ; 1,891 / 106,704 ( 2 % ) ;
; Direct links          ; 263 / 148,641 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )         ;
; Local interconnects   ; 691 / 49,760 ( 1 % )    ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 49 / 5,406 ( < 1 % )    ;
; R4 interconnects      ; 2,283 / 147,764 ( 2 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.74) ; Number of LABs  (Total = 103) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 5                             ;
; 3                                           ; 0                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 1                             ;
; 8                                           ; 1                             ;
; 9                                           ; 1                             ;
; 10                                          ; 1                             ;
; 11                                          ; 2                             ;
; 12                                          ; 6                             ;
; 13                                          ; 4                             ;
; 14                                          ; 3                             ;
; 15                                          ; 9                             ;
; 16                                          ; 65                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.78) ; Number of LABs  (Total = 103) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 58                            ;
; 1 Clock                            ; 62                            ;
; 1 Clock enable                     ; 14                            ;
; 1 Sync. clear                      ; 1                             ;
; 1 Sync. load                       ; 5                             ;
; 2 Clock enables                    ; 43                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.63) ; Number of LABs  (Total = 103) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 3                             ;
; 3                                            ; 1                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 5                             ;
; 13                                           ; 0                             ;
; 14                                           ; 3                             ;
; 15                                           ; 11                            ;
; 16                                           ; 22                            ;
; 17                                           ; 4                             ;
; 18                                           ; 6                             ;
; 19                                           ; 5                             ;
; 20                                           ; 4                             ;
; 21                                           ; 8                             ;
; 22                                           ; 1                             ;
; 23                                           ; 3                             ;
; 24                                           ; 2                             ;
; 25                                           ; 4                             ;
; 26                                           ; 5                             ;
; 27                                           ; 2                             ;
; 28                                           ; 0                             ;
; 29                                           ; 2                             ;
; 30                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.89) ; Number of LABs  (Total = 103) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 6                             ;
; 2                                                ; 5                             ;
; 3                                                ; 3                             ;
; 4                                                ; 2                             ;
; 5                                                ; 2                             ;
; 6                                                ; 6                             ;
; 7                                                ; 5                             ;
; 8                                                ; 10                            ;
; 9                                                ; 7                             ;
; 10                                               ; 5                             ;
; 11                                               ; 6                             ;
; 12                                               ; 9                             ;
; 13                                               ; 3                             ;
; 14                                               ; 7                             ;
; 15                                               ; 2                             ;
; 16                                               ; 7                             ;
; 17                                               ; 4                             ;
; 18                                               ; 1                             ;
; 19                                               ; 4                             ;
; 20                                               ; 3                             ;
; 21                                               ; 0                             ;
; 22                                               ; 0                             ;
; 23                                               ; 4                             ;
; 24                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.59) ; Number of LABs  (Total = 103) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 7                             ;
; 7                                            ; 5                             ;
; 8                                            ; 4                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 0                             ;
; 15                                           ; 1                             ;
; 16                                           ; 0                             ;
; 17                                           ; 0                             ;
; 18                                           ; 2                             ;
; 19                                           ; 0                             ;
; 20                                           ; 1                             ;
; 21                                           ; 2                             ;
; 22                                           ; 1                             ;
; 23                                           ; 2                             ;
; 24                                           ; 2                             ;
; 25                                           ; 2                             ;
; 26                                           ; 3                             ;
; 27                                           ; 3                             ;
; 28                                           ; 6                             ;
; 29                                           ; 6                             ;
; 30                                           ; 4                             ;
; 31                                           ; 4                             ;
; 32                                           ; 5                             ;
; 33                                           ; 5                             ;
; 34                                           ; 4                             ;
; 35                                           ; 6                             ;
; 36                                           ; 6                             ;
; 37                                           ; 4                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 65        ; 65        ; 0            ; 0            ; 65        ; 65        ; 0            ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 13           ; 52           ; 0            ; 13           ; 0            ; 0            ; 52           ; 0            ; 65        ; 65        ; 65        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 65           ; 0         ; 0         ; 65           ; 65           ; 0         ; 0         ; 65           ; 65           ; 65           ; 65           ; 65           ; 13           ; 65           ; 65           ; 65           ; 65           ; 52           ; 13           ; 65           ; 52           ; 65           ; 65           ; 13           ; 65           ; 0         ; 0         ; 0         ; 65           ; 65           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; KEY1_HW            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SWITCH_HW[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SWITCH_HW[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SWITCH_HW[7]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED_HW[0]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED_HW[1]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED_HW[2]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED_HW[3]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED_HW[4]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED_HW[5]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED_HW[6]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED_HW[7]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED_HW[8]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED_HW[9]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_HW[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_HW[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_HW[2]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_HW[3]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_HW[4]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_HW[5]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_HW[6]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_HW[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_HW[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_HW[2]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_HW[3]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_HW[4]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_HW[5]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_HW[6]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_HW[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_HW[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_HW[2]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_HW[3]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_HW[4]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_HW[5]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_HW[6]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_HW[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_HW[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_HW[2]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_HW[3]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_HW[4]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_HW[5]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_HW[6]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4_HW[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4_HW[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4_HW[2]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4_HW[3]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4_HW[4]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4_HW[5]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4_HW[6]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5_HW[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5_HW[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5_HW[2]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5_HW[3]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5_HW[4]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5_HW[5]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5_HW[6]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RST_HW             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SWITCH_HW[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SWITCH_HW[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SWITCH_HW[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SWITCH_HW[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SWITCH_HW[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_H_HW           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SWITCH_HW[9]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SWITCH_HW[8]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "test1"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test1.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK_H_HW~input (placed in PIN N14 (CLK2p, DIFFIO_RX_R38p, DIFFOUT_R38p, High_Speed)) File: /home/lilpc/Documents/Git/ELF61 - Arq Comp/Lab 8/Eq01-Valid/MikroP.vhd Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node ramDisp:RAMeDISP|clk_div  File: /home/lilpc/Documents/Git/ELF61 - Arq Comp/Lab 8/Eq01-Valid/RAMDisp16bits.vhd Line: 44
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 0.64 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1867 megabytes
    Info: Processing ended: Sun Jun 30 19:32:51 2024
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:33


