TimeQuest Timing Analyzer report for CAPdiez
Tue Jun 11 17:35:50 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CAPclk'
 13. Slow 1200mV 85C Model Setup: 'PCLK'
 14. Slow 1200mV 85C Model Setup: 'Z_1:DEPHASE|Qd[1]'
 15. Slow 1200mV 85C Model Hold: 'Z_1:DEPHASE|Qd[1]'
 16. Slow 1200mV 85C Model Hold: 'PCLK'
 17. Slow 1200mV 85C Model Hold: 'CAPclk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'PCLK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'CAPclk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'Z_1:DEPHASE|Qd[1]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'CAPclk'
 33. Slow 1200mV 0C Model Setup: 'PCLK'
 34. Slow 1200mV 0C Model Setup: 'Z_1:DEPHASE|Qd[1]'
 35. Slow 1200mV 0C Model Hold: 'Z_1:DEPHASE|Qd[1]'
 36. Slow 1200mV 0C Model Hold: 'PCLK'
 37. Slow 1200mV 0C Model Hold: 'CAPclk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'PCLK'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'CAPclk'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'Z_1:DEPHASE|Qd[1]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'CAPclk'
 52. Fast 1200mV 0C Model Setup: 'PCLK'
 53. Fast 1200mV 0C Model Setup: 'Z_1:DEPHASE|Qd[1]'
 54. Fast 1200mV 0C Model Hold: 'Z_1:DEPHASE|Qd[1]'
 55. Fast 1200mV 0C Model Hold: 'PCLK'
 56. Fast 1200mV 0C Model Hold: 'CAPclk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'PCLK'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'CAPclk'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'Z_1:DEPHASE|Qd[1]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; CAPdiez                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; CAPclk            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CAPclk }            ;
; PCLK              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PCLK }              ;
; Z_1:DEPHASE|Qd[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Z_1:DEPHASE|Qd[1] } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 263.3 MHz  ; 250.0 MHz       ; PCLK       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 354.48 MHz ; 354.48 MHz      ; CAPclk     ;                                                               ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CAPclk            ; -1.821 ; -47.382       ;
; PCLK              ; -1.399 ; -7.120        ;
; Z_1:DEPHASE|Qd[1] ; 0.138  ; 0.000         ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; Z_1:DEPHASE|Qd[1] ; 0.072 ; 0.000         ;
; PCLK              ; 0.358 ; 0.000         ;
; CAPclk            ; 0.399 ; 0.000         ;
+-------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; PCLK              ; -3.000 ; -21.000              ;
; CAPclk            ; -1.000 ; -37.000              ;
; Z_1:DEPHASE|Qd[1] ; -1.000 ; -1.000               ;
+-------------------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CAPclk'                                                                    ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.821 ; v_count[0]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.070     ; 2.746      ;
; -1.821 ; v_count[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.070     ; 2.746      ;
; -1.774 ; RAM_adr[1]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.693      ;
; -1.773 ; h_count[3]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.061     ; 2.707      ;
; -1.773 ; h_count[3]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.061     ; 2.707      ;
; -1.767 ; h_count[0]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.061     ; 2.701      ;
; -1.767 ; h_count[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.061     ; 2.701      ;
; -1.756 ; RAM_adr[1]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.675      ;
; -1.720 ; RAM_adr[1]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.639      ;
; -1.661 ; RAM_adr[2]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.580      ;
; -1.655 ; RAM_adr[3]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.574      ;
; -1.637 ; RAM_adr[3]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.556      ;
; -1.623 ; v_count[0]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.289      ; 2.907      ;
; -1.623 ; v_count[0]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.289      ; 2.907      ;
; -1.623 ; v_count[0]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.289      ; 2.907      ;
; -1.623 ; v_count[0]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.289      ; 2.907      ;
; -1.620 ; v_count[1]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.445     ; 2.170      ;
; -1.613 ; RAM_adr[2]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.532      ;
; -1.607 ; h_count[2]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.061     ; 2.541      ;
; -1.607 ; h_count[2]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.061     ; 2.541      ;
; -1.601 ; RAM_adr[3]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.520      ;
; -1.575 ; h_count[1]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.518      ;
; -1.575 ; h_count[1]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.518      ;
; -1.575 ; h_count[1]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.518      ;
; -1.575 ; h_count[3]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.868      ;
; -1.575 ; h_count[3]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.868      ;
; -1.575 ; h_count[3]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.868      ;
; -1.575 ; h_count[3]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.868      ;
; -1.569 ; h_count[0]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.862      ;
; -1.569 ; h_count[0]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.862      ;
; -1.569 ; h_count[0]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.862      ;
; -1.569 ; h_count[0]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.862      ;
; -1.567 ; h_count[0]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.510      ;
; -1.567 ; h_count[0]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.510      ;
; -1.567 ; h_count[0]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.510      ;
; -1.566 ; RAM_adr[4]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.485      ;
; -1.557 ; RAM_adr[2]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.476      ;
; -1.541 ; RAM_adr[5]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.460      ;
; -1.523 ; RAM_adr[1]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.442      ;
; -1.523 ; RAM_adr[5]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.442      ;
; -1.523 ; h_count[7]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.466      ;
; -1.523 ; h_count[7]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.466      ;
; -1.523 ; h_count[7]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.466      ;
; -1.518 ; RAM_adr[4]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.437      ;
; -1.510 ; v_count[3]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.445     ; 2.060      ;
; -1.509 ; v_count[3]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.445     ; 2.059      ;
; -1.501 ; RAM_adr[8]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.077     ; 2.419      ;
; -1.500 ; v_count[1]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.445     ; 2.050      ;
; -1.487 ; RAM_adr[5]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.406      ;
; -1.485 ; RAM_adr[12] ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.404      ;
; -1.484 ; RAM_adr[12] ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.403      ;
; -1.481 ; v_count[5]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.445     ; 2.031      ;
; -1.479 ; v_count[5]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.445     ; 2.029      ;
; -1.471 ; h_count[1]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.061     ; 2.405      ;
; -1.471 ; h_count[1]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.061     ; 2.405      ;
; -1.464 ; h_count[1]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.053     ; 2.406      ;
; -1.462 ; RAM_adr[4]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.381      ;
; -1.453 ; RAM_adr[8]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.077     ; 2.371      ;
; -1.451 ; h_count[8]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.061     ; 2.385      ;
; -1.451 ; h_count[8]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.061     ; 2.385      ;
; -1.451 ; h_count[8]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.061     ; 2.385      ;
; -1.432 ; v_count[0]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.289      ; 2.716      ;
; -1.432 ; v_count[0]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.289      ; 2.716      ;
; -1.432 ; v_count[0]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.289      ; 2.716      ;
; -1.432 ; v_count[0]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.289      ; 2.716      ;
; -1.432 ; v_count[0]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.289      ; 2.716      ;
; -1.432 ; v_count[0]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.289      ; 2.716      ;
; -1.432 ; v_count[0]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.289      ; 2.716      ;
; -1.432 ; v_count[0]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.289      ; 2.716      ;
; -1.432 ; v_count[0]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.289      ; 2.716      ;
; -1.432 ; v_count[0]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.289      ; 2.716      ;
; -1.429 ; RAM_adr[7]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.348      ;
; -1.415 ; v_count[2]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.445     ; 1.965      ;
; -1.411 ; h_count[1]  ; h_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.053     ; 2.353      ;
; -1.411 ; RAM_adr[7]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.330      ;
; -1.409 ; h_count[2]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.702      ;
; -1.409 ; h_count[2]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.702      ;
; -1.409 ; h_count[2]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.702      ;
; -1.409 ; h_count[2]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.702      ;
; -1.404 ; RAM_adr[3]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.076     ; 2.323      ;
; -1.403 ; RAM_adr[0]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.297      ; 2.695      ;
; -1.400 ; v_count[6]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.445     ; 1.950      ;
; -1.398 ; v_count[6]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.445     ; 1.948      ;
; -1.388 ; h_count[0]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.053     ; 2.330      ;
; -1.384 ; h_count[3]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.677      ;
; -1.384 ; h_count[3]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.677      ;
; -1.384 ; h_count[3]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.677      ;
; -1.384 ; h_count[3]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.677      ;
; -1.384 ; h_count[3]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.677      ;
; -1.384 ; h_count[3]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.677      ;
; -1.384 ; h_count[3]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.677      ;
; -1.384 ; h_count[3]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.677      ;
; -1.384 ; h_count[3]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.677      ;
; -1.384 ; h_count[3]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.677      ;
; -1.383 ; h_count[1]  ; v_count[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.053     ; 2.325      ;
; -1.383 ; RAM_adr[8]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.077     ; 2.301      ;
; -1.379 ; v_count[2]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.445     ; 1.929      ;
; -1.378 ; h_count[0]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.671      ;
; -1.378 ; h_count[0]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.671      ;
; -1.378 ; h_count[0]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.298      ; 2.671      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PCLK'                                                                                  ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.399 ; takeTurn          ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.989      ;
; -1.394 ; takeTurn          ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.984      ;
; -1.391 ; takeTurn          ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.981      ;
; -1.174 ; QinReg[5]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.764      ;
; -1.172 ; QinReg[5]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.762      ;
; -1.169 ; QinReg[5]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.759      ;
; -1.168 ; QaddReg[1]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 2.101      ;
; -1.166 ; QaddReg[1]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 2.099      ;
; -1.164 ; QinReg[1]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.754      ;
; -1.163 ; QaddReg[1]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 2.096      ;
; -1.162 ; QinReg[1]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.752      ;
; -1.159 ; QinReg[1]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.749      ;
; -1.141 ; takeTurn          ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.731      ;
; -1.108 ; QinReg[0]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.698      ;
; -1.106 ; QinReg[0]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.696      ;
; -1.103 ; QinReg[0]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.693      ;
; -1.077 ; takeTurn          ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.667      ;
; -1.069 ; QinReg[6]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.659      ;
; -1.067 ; QinReg[6]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.657      ;
; -1.064 ; QinReg[6]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.654      ;
; -1.029 ; QaddReg[0]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.962      ;
; -1.027 ; QaddReg[2]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.960      ;
; -1.027 ; QaddReg[0]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.960      ;
; -1.025 ; QaddReg[2]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.958      ;
; -1.024 ; QaddReg[0]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.957      ;
; -1.022 ; QaddReg[2]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.955      ;
; -1.021 ; QinReg[4]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.611      ;
; -1.019 ; QinReg[4]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.609      ;
; -1.016 ; QinReg[4]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.606      ;
; -1.001 ; QinReg[2]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.591      ;
; -0.999 ; QinReg[2]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.589      ;
; -0.996 ; QinReg[2]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.586      ;
; -0.839 ; QinReg[5]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.429      ;
; -0.833 ; QaddReg[1]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.766      ;
; -0.831 ; QinReg[0]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.421      ;
; -0.829 ; QinReg[1]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.419      ;
; -0.773 ; QinReg[0]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.363      ;
; -0.752 ; QaddReg[0]        ; QaddReg[1]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.685      ;
; -0.734 ; QinReg[6]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.324      ;
; -0.718 ; QinReg[0]         ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.308      ;
; -0.711 ; QaddReg[3]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.644      ;
; -0.708 ; QaddReg[3]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.641      ;
; -0.694 ; QaddReg[0]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.627      ;
; -0.686 ; QinReg[4]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.276      ;
; -0.686 ; QaddReg[3]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.619      ;
; -0.679 ; QinReg[3]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.269      ;
; -0.676 ; QinReg[3]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.266      ;
; -0.668 ; QaddReg[4]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.601      ;
; -0.665 ; QaddReg[4]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.598      ;
; -0.654 ; QinReg[3]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.244      ;
; -0.589 ; QinReg[7]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.179      ;
; -0.575 ; QinReg[7]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.165      ;
; -0.532 ; QaddReg[2]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.465      ;
; -0.512 ; QaddReg[1]        ; QaddReg[1]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 1.445      ;
; -0.508 ; QinReg[1]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.098      ;
; -0.506 ; QinReg[2]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.096      ;
; -0.429 ; QinReg[7]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.019      ;
; -0.426 ; QinReg[4]         ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.016      ;
; -0.424 ; QinReg[5]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 1.014      ;
; -0.267 ; takeTurn          ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 0.857      ;
; -0.127 ; QinReg[4]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.095      ; 0.717      ;
; 0.245  ; Z_1:DEPHASE|Qd[0] ; Z_1:DEPHASE|Qd[1] ; PCLK         ; PCLK        ; 1.000        ; -0.061     ; 0.689      ;
; 0.246  ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qd[0] ; PCLK         ; PCLK        ; 1.000        ; -0.061     ; 0.688      ;
; 0.274  ; takeTurn          ; takeTurn          ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; QaddReg[0]        ; QaddReg[0]        ; PCLK         ; PCLK        ; 1.000        ; -0.062     ; 0.659      ;
; 0.275  ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qt    ; PCLK         ; PCLK        ; 1.000        ; -0.061     ; 0.659      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Z_1:DEPHASE|Qd[1]'                                                        ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; 0.138 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 0.500        ; 0.725      ; 1.291      ;
; 0.675 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 1.000        ; 0.725      ; 1.254      ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Z_1:DEPHASE|Qd[1]'                                                         ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; 0.072 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 0.000        ; 0.773      ; 1.211      ;
; 0.609 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; -0.500       ; 0.773      ; 1.248      ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PCLK'                                                                                  ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; QaddReg[0]        ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; takeTurn          ; takeTurn          ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qt    ; PCLK         ; PCLK        ; 0.000        ; 0.061      ; 0.580      ;
; 0.375 ; Z_1:DEPHASE|Qd[0] ; Z_1:DEPHASE|Qd[1] ; PCLK         ; PCLK        ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qd[0] ; PCLK         ; PCLK        ; 0.000        ; 0.061      ; 0.593      ;
; 0.709 ; QinReg[4]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 0.606      ;
; 0.861 ; takeTurn          ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 0.758      ;
; 0.896 ; QinReg[5]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 0.793      ;
; 0.905 ; QinReg[4]         ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 0.802      ;
; 0.989 ; QinReg[7]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 0.886      ;
; 0.990 ; QaddReg[1]        ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.209      ;
; 1.010 ; QaddReg[2]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.229      ;
; 1.080 ; QinReg[2]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 0.977      ;
; 1.080 ; QinReg[1]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 0.977      ;
; 1.087 ; QinReg[7]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 0.984      ;
; 1.090 ; QinReg[7]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 0.987      ;
; 1.101 ; QaddReg[3]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.320      ;
; 1.107 ; QaddReg[3]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.326      ;
; 1.114 ; QaddReg[3]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.333      ;
; 1.128 ; takeTurn          ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.025      ;
; 1.129 ; takeTurn          ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.026      ;
; 1.145 ; QaddReg[4]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.364      ;
; 1.150 ; QaddReg[4]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.369      ;
; 1.171 ; QinReg[3]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.068      ;
; 1.177 ; QinReg[3]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.074      ;
; 1.177 ; QaddReg[0]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.396      ;
; 1.184 ; QinReg[3]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.081      ;
; 1.185 ; QinReg[4]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.082      ;
; 1.200 ; QaddReg[0]        ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.419      ;
; 1.221 ; QinReg[6]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.118      ;
; 1.275 ; QinReg[0]         ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.172      ;
; 1.292 ; QaddReg[1]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.511      ;
; 1.327 ; QinReg[0]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.224      ;
; 1.332 ; QinReg[5]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.229      ;
; 1.350 ; QinReg[0]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.247      ;
; 1.360 ; takeTurn          ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.257      ;
; 1.366 ; takeTurn          ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.263      ;
; 1.373 ; takeTurn          ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.270      ;
; 1.382 ; QinReg[1]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.279      ;
; 1.403 ; QaddReg[2]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.622      ;
; 1.407 ; QaddReg[2]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.626      ;
; 1.410 ; QaddReg[2]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.629      ;
; 1.473 ; QinReg[2]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.370      ;
; 1.477 ; QinReg[2]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.374      ;
; 1.480 ; QinReg[2]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.377      ;
; 1.481 ; QaddReg[0]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.700      ;
; 1.485 ; QaddReg[0]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.704      ;
; 1.488 ; QaddReg[0]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.707      ;
; 1.489 ; QinReg[4]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.386      ;
; 1.493 ; QinReg[4]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.390      ;
; 1.496 ; QinReg[4]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.393      ;
; 1.536 ; QinReg[6]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.433      ;
; 1.540 ; QinReg[6]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.437      ;
; 1.543 ; QinReg[6]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.440      ;
; 1.596 ; QaddReg[1]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.815      ;
; 1.600 ; QaddReg[1]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.819      ;
; 1.603 ; QaddReg[1]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.062      ; 1.822      ;
; 1.631 ; QinReg[0]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.528      ;
; 1.635 ; QinReg[0]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.532      ;
; 1.636 ; QinReg[5]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.533      ;
; 1.638 ; QinReg[0]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.535      ;
; 1.640 ; QinReg[5]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.537      ;
; 1.643 ; QinReg[5]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.540      ;
; 1.686 ; QinReg[1]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.583      ;
; 1.690 ; QinReg[1]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.587      ;
; 1.693 ; QinReg[1]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.220      ; 1.590      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CAPclk'                                                                    ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.399 ; h_count[9]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 0.617      ;
; 0.485 ; RAM_adr[6]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.077      ;
; 0.485 ; RAM_adr[0]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.077      ;
; 0.487 ; RAM_adr[0]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.079      ;
; 0.543 ; v_count[4]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.777      ;
; 0.543 ; v_count[3]  ; v_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.777      ;
; 0.547 ; v_count[2]  ; v_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.781      ;
; 0.554 ; RAM_adr[3]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 0.787      ;
; 0.554 ; v_count[1]  ; v_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.788      ;
; 0.555 ; RAM_adr[11] ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 0.788      ;
; 0.555 ; RAM_adr[5]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 0.788      ;
; 0.555 ; RAM_adr[1]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 0.788      ;
; 0.558 ; RAM_adr[9]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; RAM_adr[7]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; RAM_adr[2]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 0.791      ;
; 0.559 ; RAM_adr[12] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 0.792      ;
; 0.560 ; RAM_adr[10] ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; v_count[9]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 0.778      ;
; 0.570 ; RAM_adr[6]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 0.789      ;
; 0.577 ; h_count[3]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 0.795      ;
; 0.577 ; h_count[1]  ; h_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 0.795      ;
; 0.578 ; RAM_adr[4]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 0.811      ;
; 0.579 ; h_count[5]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 0.797      ;
; 0.581 ; h_count[7]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 0.799      ;
; 0.581 ; h_count[2]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 0.799      ;
; 0.582 ; h_count[4]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 0.800      ;
; 0.591 ; RAM_adr[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 0.810      ;
; 0.597 ; RAM_adr[0]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.189      ;
; 0.597 ; RAM_adr[6]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.189      ;
; 0.599 ; RAM_adr[6]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.191      ;
; 0.599 ; RAM_adr[0]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.191      ;
; 0.638 ; v_count[0]  ; v_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.446      ; 1.241      ;
; 0.640 ; v_count[0]  ; v_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.446      ; 1.243      ;
; 0.709 ; RAM_adr[6]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.301      ;
; 0.709 ; RAM_adr[0]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.301      ;
; 0.711 ; RAM_adr[6]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.303      ;
; 0.750 ; v_count[0]  ; v_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.446      ; 1.353      ;
; 0.752 ; v_count[0]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.446      ; 1.355      ;
; 0.818 ; v_count[3]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.052      ;
; 0.821 ; RAM_adr[0]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.413      ;
; 0.829 ; RAM_adr[1]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.062      ;
; 0.829 ; RAM_adr[3]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.062      ;
; 0.829 ; v_count[1]  ; v_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.063      ;
; 0.830 ; RAM_adr[11] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.063      ;
; 0.832 ; RAM_adr[9]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.065      ;
; 0.834 ; v_count[2]  ; v_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.068      ;
; 0.836 ; v_count[2]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.070      ;
; 0.839 ; v_count[6]  ; v_count[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.073      ;
; 0.845 ; RAM_adr[2]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.078      ;
; 0.847 ; RAM_adr[2]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.080      ;
; 0.847 ; RAM_adr[10] ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.080      ;
; 0.849 ; RAM_adr[10] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.082      ;
; 0.851 ; v_count[7]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.069      ;
; 0.851 ; v_count[8]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.069      ;
; 0.851 ; h_count[1]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.069      ;
; 0.852 ; h_count[3]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.070      ;
; 0.856 ; v_count[8]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.074      ;
; 0.865 ; RAM_adr[4]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.098      ;
; 0.868 ; h_count[2]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.086      ;
; 0.869 ; h_count[4]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.087      ;
; 0.870 ; h_count[2]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.088      ;
; 0.872 ; h_count[0]  ; h_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.090      ;
; 0.874 ; h_count[0]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.092      ;
; 0.933 ; RAM_adr[0]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.525      ;
; 0.935 ; RAM_adr[0]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.527      ;
; 0.939 ; RAM_adr[1]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.172      ;
; 0.939 ; RAM_adr[3]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.172      ;
; 0.939 ; v_count[1]  ; v_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.173      ;
; 0.940 ; RAM_adr[5]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.173      ;
; 0.941 ; RAM_adr[1]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.174      ;
; 0.941 ; v_count[1]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.175      ;
; 0.942 ; RAM_adr[7]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.175      ;
; 0.942 ; RAM_adr[9]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.175      ;
; 0.944 ; RAM_adr[7]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.177      ;
; 0.944 ; RAM_adr[9]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.177      ;
; 0.944 ; v_count[7]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.162      ;
; 0.954 ; RAM_adr[15] ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.188      ;
; 0.957 ; RAM_adr[2]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.190      ;
; 0.961 ; h_count[1]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.179      ;
; 0.962 ; h_count[3]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.180      ;
; 0.963 ; h_count[1]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.181      ;
; 0.964 ; h_count[5]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.182      ;
; 0.965 ; h_count[7]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.183      ;
; 0.974 ; v_count[0]  ; v_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.446      ; 1.577      ;
; 0.977 ; RAM_adr[4]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.210      ;
; 0.978 ; v_count[0]  ; v_count[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.446      ; 1.581      ;
; 0.978 ; v_count[5]  ; v_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.212      ;
; 0.980 ; h_count[2]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.198      ;
; 0.981 ; h_count[4]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.199      ;
; 0.984 ; h_count[0]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.202      ;
; 0.986 ; h_count[0]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.204      ;
; 1.023 ; RAM_adr[6]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.436      ; 1.616      ;
; 1.024 ; RAM_adr[8]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.257      ;
; 1.026 ; RAM_adr[8]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.259      ;
; 1.034 ; h_count[6]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.053      ; 1.244      ;
; 1.042 ; h_count[8]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.053      ; 1.252      ;
; 1.045 ; RAM_adr[0]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.637      ;
; 1.047 ; RAM_adr[0]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.435      ; 1.639      ;
; 1.051 ; RAM_adr[1]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.284      ;
; 1.051 ; RAM_adr[3]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.076      ; 1.284      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PCLK'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; takeTurn                   ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[0]                 ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[1]                 ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[2]                 ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[3]                 ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[4]                 ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[5]                 ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[0]                  ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[1]                  ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[2]                  ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[3]                  ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[4]                  ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[5]                  ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[6]                  ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[7]                  ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; takeTurn                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK|combout              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; dPCLK|datad                ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK~clkctrl|inclk[0]     ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK~clkctrl|outclk       ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[0]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[1]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[2]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[3]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[4]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[5]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[0]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[1]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[2]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[3]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[4]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[5]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[6]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[7]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; takeTurn|clk               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|o               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qd[0]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qd[1]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qt|clk             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~inputclkctrl|outclk   ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[0]                  ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[1]                  ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[2]                  ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[3]                  ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[4]                  ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[5]                  ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[6]                  ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[7]                  ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; takeTurn                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|i               ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[0]                 ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[1]                 ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[2]                 ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[3]                 ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[4]                 ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[5]                 ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~inputclkctrl|outclk   ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qd[0]|clk          ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qd[1]|clk          ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qt|clk             ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|o               ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[0]|clk             ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[1]|clk             ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[2]|clk             ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[3]|clk             ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[4]|clk             ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[5]|clk             ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[0]|clk              ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[1]|clk              ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[2]|clk              ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[3]|clk              ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[4]|clk              ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[5]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CAPclk'                                           ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; enawRAMclk  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[9]  ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[1]  ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[2]  ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[3]  ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[4]  ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[5]  ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[6]  ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[10] ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[11] ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[12] ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[1]  ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[2]  ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[3]  ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[4]  ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[5]  ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[7]  ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[9]  ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[13] ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[14] ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[15] ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[8]  ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[0]  ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[6]  ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; enawRAMclk  ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[0]  ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[1]  ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[2]  ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[3]  ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[4]  ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[5]  ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[7]  ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[9]  ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[7]  ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[8]  ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[9]  ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[6]  ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[8]  ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[0]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; enawRAMclk  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[0]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[1]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[2]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[3]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[4]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[5]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[6]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[7]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[8]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[9]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; v_count[0]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; v_count[7]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; v_count[8]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; v_count[9]  ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[0]  ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[6]  ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[10] ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[11] ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[12] ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[13] ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[14] ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[15] ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[1]  ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[2]  ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[3]  ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Z_1:DEPHASE|Qd[1]'                                               ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; DEPHASE|Qd[1]|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; DEPHASE|Qd[1]|q ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk|clk      ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CAPclk     ; 2.239  ; 2.381  ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 0.821  ; 1.211  ; Rise       ; PCLK            ;
;  D_in[0]  ; PCLK       ; -0.693 ; -0.646 ; Rise       ; PCLK            ;
;  D_in[1]  ; PCLK       ; 0.821  ; 1.211  ; Rise       ; PCLK            ;
;  D_in[2]  ; PCLK       ; 0.626  ; 1.048  ; Rise       ; PCLK            ;
;  D_in[3]  ; PCLK       ; 0.629  ; 1.040  ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; -0.473 ; -0.421 ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; 0.499  ; 0.917  ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; 0.655  ; 1.073  ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; 0.613  ; 1.026  ; Rise       ; PCLK            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CAPclk     ; -0.615 ; -0.709 ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 1.035  ; 0.994  ; Rise       ; PCLK            ;
;  D_in[0]  ; PCLK       ; 1.035  ; 0.994  ; Rise       ; PCLK            ;
;  D_in[1]  ; PCLK       ; -0.427 ; -0.807 ; Rise       ; PCLK            ;
;  D_in[2]  ; PCLK       ; -0.234 ; -0.646 ; Rise       ; PCLK            ;
;  D_in[3]  ; PCLK       ; -0.236 ; -0.638 ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; 0.813  ; 0.756  ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; -0.100 ; -0.499 ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; -0.261 ; -0.669 ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; -0.221 ; -0.625 ; Rise       ; PCLK            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 3.314 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 6.857 ; 6.950 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 4.974 ; 4.951 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 5.525 ; 5.490 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 5.547 ; 5.513 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 5.309 ; 5.287 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 5.394 ; 5.364 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 5.551 ; 5.522 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 4.979 ; 4.956 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 5.322 ; 5.303 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 5.531 ; 5.508 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 5.600 ; 5.558 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 5.355 ; 5.331 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 5.595 ; 5.565 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 6.857 ; 6.950 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 5.564 ; 5.541 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 5.592 ; 5.567 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 5.590 ; 5.565 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 6.709 ; 6.779 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 7.817 ; 7.945 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 6.345 ; 6.355 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 7.817 ; 7.945 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 6.335 ; 6.327 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 6.285 ; 6.302 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 3.269 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 4.847 ; 4.823 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 4.847 ; 4.823 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 5.377 ; 5.341 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 5.399 ; 5.364 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 5.169 ; 5.146 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 5.253 ; 5.221 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 5.401 ; 5.371 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 4.853 ; 4.829 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 5.181 ; 5.161 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 5.381 ; 5.357 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 5.450 ; 5.408 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 5.214 ; 5.189 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 5.445 ; 5.414 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 6.707 ; 6.799 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 5.413 ; 5.390 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 5.440 ; 5.414 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 5.439 ; 5.412 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 6.519 ; 3.295 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 6.143 ; 6.158 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 6.202 ; 6.210 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 7.669 ; 7.796 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 6.193 ; 6.184 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 6.143 ; 6.158 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 299.22 MHz ; 250.0 MHz       ; PCLK       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 392.93 MHz ; 392.93 MHz      ; CAPclk     ;                                                               ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CAPclk            ; -1.545 ; -38.771       ;
; PCLK              ; -1.171 ; -5.856        ;
; Z_1:DEPHASE|Qd[1] ; 0.184  ; 0.000         ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; Z_1:DEPHASE|Qd[1] ; 0.061 ; 0.000         ;
; PCLK              ; 0.312 ; 0.000         ;
; CAPclk            ; 0.354 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; PCLK              ; -3.000 ; -21.000             ;
; CAPclk            ; -1.000 ; -37.000             ;
; Z_1:DEPHASE|Qd[1] ; -1.000 ; -1.000              ;
+-------------------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CAPclk'                                                                     ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.545 ; v_count[0]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.063     ; 2.477      ;
; -1.545 ; v_count[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.063     ; 2.477      ;
; -1.505 ; h_count[3]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.055     ; 2.445      ;
; -1.505 ; h_count[3]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.055     ; 2.445      ;
; -1.498 ; h_count[0]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.055     ; 2.438      ;
; -1.498 ; h_count[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.055     ; 2.438      ;
; -1.446 ; RAM_adr[1]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.374      ;
; -1.441 ; RAM_adr[1]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.369      ;
; -1.387 ; RAM_adr[1]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.315      ;
; -1.376 ; v_count[0]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.253      ; 2.624      ;
; -1.376 ; v_count[0]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.253      ; 2.624      ;
; -1.376 ; v_count[0]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.253      ; 2.624      ;
; -1.376 ; v_count[0]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.253      ; 2.624      ;
; -1.362 ; h_count[2]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.055     ; 2.302      ;
; -1.362 ; h_count[2]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.055     ; 2.302      ;
; -1.356 ; RAM_adr[2]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.284      ;
; -1.343 ; RAM_adr[3]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.271      ;
; -1.338 ; RAM_adr[3]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.266      ;
; -1.336 ; h_count[3]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.261      ; 2.592      ;
; -1.336 ; h_count[3]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.261      ; 2.592      ;
; -1.336 ; h_count[3]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.261      ; 2.592      ;
; -1.336 ; h_count[3]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.261      ; 2.592      ;
; -1.329 ; h_count[0]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.261      ; 2.585      ;
; -1.329 ; h_count[0]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.261      ; 2.585      ;
; -1.329 ; h_count[0]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.261      ; 2.585      ;
; -1.329 ; h_count[0]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.261      ; 2.585      ;
; -1.327 ; h_count[1]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.047     ; 2.275      ;
; -1.327 ; h_count[1]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.047     ; 2.275      ;
; -1.327 ; h_count[1]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.047     ; 2.275      ;
; -1.325 ; RAM_adr[2]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.253      ;
; -1.321 ; h_count[0]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.047     ; 2.269      ;
; -1.321 ; h_count[0]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.047     ; 2.269      ;
; -1.321 ; h_count[0]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.047     ; 2.269      ;
; -1.319 ; v_count[1]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.392     ; 1.922      ;
; -1.284 ; RAM_adr[3]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.212      ;
; -1.279 ; h_count[7]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.047     ; 2.227      ;
; -1.279 ; h_count[7]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.047     ; 2.227      ;
; -1.279 ; h_count[7]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.047     ; 2.227      ;
; -1.277 ; RAM_adr[2]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.205      ;
; -1.275 ; RAM_adr[4]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.203      ;
; -1.255 ; v_count[3]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.392     ; 1.858      ;
; -1.255 ; v_count[3]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.392     ; 1.858      ;
; -1.250 ; RAM_adr[12] ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.178      ;
; -1.248 ; RAM_adr[12] ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.176      ;
; -1.246 ; RAM_adr[5]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.174      ;
; -1.244 ; RAM_adr[4]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.172      ;
; -1.241 ; RAM_adr[5]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.169      ;
; -1.239 ; RAM_adr[8]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.068     ; 2.166      ;
; -1.236 ; RAM_adr[1]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.164      ;
; -1.236 ; h_count[1]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.055     ; 2.176      ;
; -1.236 ; h_count[1]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.055     ; 2.176      ;
; -1.208 ; v_count[5]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.392     ; 1.811      ;
; -1.208 ; RAM_adr[8]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.068     ; 2.135      ;
; -1.204 ; v_count[5]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.392     ; 1.807      ;
; -1.198 ; v_count[1]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.392     ; 1.801      ;
; -1.197 ; v_count[0]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.252      ; 2.444      ;
; -1.197 ; v_count[0]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.252      ; 2.444      ;
; -1.197 ; v_count[0]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.252      ; 2.444      ;
; -1.197 ; v_count[0]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.252      ; 2.444      ;
; -1.197 ; v_count[0]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.252      ; 2.444      ;
; -1.197 ; v_count[0]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.252      ; 2.444      ;
; -1.197 ; v_count[0]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.252      ; 2.444      ;
; -1.197 ; v_count[0]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.252      ; 2.444      ;
; -1.197 ; v_count[0]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.252      ; 2.444      ;
; -1.197 ; v_count[0]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.252      ; 2.444      ;
; -1.196 ; RAM_adr[4]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.124      ;
; -1.193 ; h_count[2]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.261      ; 2.449      ;
; -1.193 ; h_count[2]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.261      ; 2.449      ;
; -1.193 ; h_count[2]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.261      ; 2.449      ;
; -1.193 ; h_count[2]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.261      ; 2.449      ;
; -1.193 ; h_count[8]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.055     ; 2.133      ;
; -1.193 ; h_count[8]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.055     ; 2.133      ;
; -1.193 ; h_count[8]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.055     ; 2.133      ;
; -1.187 ; RAM_adr[5]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.115      ;
; -1.177 ; h_count[1]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.048     ; 2.124      ;
; -1.157 ; h_count[3]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.412      ;
; -1.157 ; h_count[3]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.412      ;
; -1.157 ; h_count[3]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.412      ;
; -1.157 ; h_count[3]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.412      ;
; -1.157 ; h_count[3]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.412      ;
; -1.157 ; h_count[3]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.412      ;
; -1.157 ; h_count[3]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.412      ;
; -1.157 ; h_count[3]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.412      ;
; -1.157 ; h_count[3]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.412      ;
; -1.157 ; h_count[3]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.412      ;
; -1.150 ; h_count[0]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.405      ;
; -1.150 ; h_count[0]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.405      ;
; -1.150 ; h_count[0]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.405      ;
; -1.150 ; h_count[0]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.405      ;
; -1.150 ; h_count[0]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.405      ;
; -1.150 ; h_count[0]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.405      ;
; -1.150 ; h_count[0]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.405      ;
; -1.150 ; h_count[0]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.405      ;
; -1.150 ; h_count[0]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.405      ;
; -1.150 ; h_count[0]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.260      ; 2.405      ;
; -1.149 ; h_count[1]  ; h_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.048     ; 2.096      ;
; -1.149 ; RAM_adr[7]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.077      ;
; -1.144 ; RAM_adr[7]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.072      ;
; -1.143 ; v_count[2]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.392     ; 1.746      ;
; -1.141 ; h_count[1]  ; v_count[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.048     ; 2.088      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PCLK'                                                                                   ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.171 ; takeTurn          ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.791      ;
; -1.171 ; takeTurn          ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.791      ;
; -1.166 ; takeTurn          ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.786      ;
; -0.951 ; QinReg[5]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.571      ;
; -0.950 ; QinReg[1]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.570      ;
; -0.946 ; QinReg[5]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.566      ;
; -0.945 ; QinReg[1]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.565      ;
; -0.940 ; QinReg[5]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.560      ;
; -0.940 ; QaddReg[1]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.880      ;
; -0.939 ; QinReg[1]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.559      ;
; -0.935 ; QaddReg[1]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.875      ;
; -0.930 ; takeTurn          ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.550      ;
; -0.929 ; QaddReg[1]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.869      ;
; -0.899 ; QinReg[0]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.519      ;
; -0.894 ; QinReg[0]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.514      ;
; -0.888 ; QinReg[0]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.508      ;
; -0.876 ; takeTurn          ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.496      ;
; -0.862 ; QinReg[6]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.482      ;
; -0.857 ; QinReg[6]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.477      ;
; -0.851 ; QinReg[6]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.471      ;
; -0.819 ; QinReg[4]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.439      ;
; -0.814 ; QinReg[4]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.434      ;
; -0.813 ; QaddReg[0]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.753      ;
; -0.808 ; QinReg[4]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.428      ;
; -0.808 ; QaddReg[2]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.748      ;
; -0.808 ; QaddReg[0]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.748      ;
; -0.803 ; QaddReg[2]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.743      ;
; -0.802 ; QaddReg[0]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.742      ;
; -0.798 ; QinReg[2]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.418      ;
; -0.797 ; QaddReg[2]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.737      ;
; -0.793 ; QinReg[2]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.413      ;
; -0.787 ; QinReg[2]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.407      ;
; -0.651 ; QinReg[5]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.271      ;
; -0.650 ; QinReg[1]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.270      ;
; -0.643 ; QinReg[0]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.263      ;
; -0.640 ; QaddReg[1]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.580      ;
; -0.599 ; QinReg[0]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.219      ;
; -0.557 ; QaddReg[0]        ; QaddReg[1]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.497      ;
; -0.554 ; QinReg[6]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.174      ;
; -0.542 ; QinReg[0]         ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.162      ;
; -0.520 ; QaddReg[3]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.460      ;
; -0.519 ; QinReg[4]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.139      ;
; -0.517 ; QaddReg[3]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.457      ;
; -0.513 ; QaddReg[0]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.453      ;
; -0.504 ; QinReg[3]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.124      ;
; -0.501 ; QinReg[3]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.121      ;
; -0.498 ; QaddReg[3]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.438      ;
; -0.483 ; QaddReg[4]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.423      ;
; -0.482 ; QinReg[3]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.102      ;
; -0.480 ; QaddReg[4]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.420      ;
; -0.421 ; QinReg[7]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.041      ;
; -0.409 ; QinReg[7]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 1.029      ;
; -0.365 ; QaddReg[2]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.305      ;
; -0.356 ; QinReg[1]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 0.976      ;
; -0.355 ; QinReg[2]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 0.975      ;
; -0.346 ; QaddReg[1]        ; QaddReg[1]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 1.286      ;
; -0.283 ; QinReg[7]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 0.903      ;
; -0.282 ; QinReg[4]         ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 0.902      ;
; -0.280 ; QinReg[5]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 0.900      ;
; -0.145 ; takeTurn          ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 0.765      ;
; -0.027 ; QinReg[4]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.125      ; 0.647      ;
; 0.330  ; Z_1:DEPHASE|Qd[0] ; Z_1:DEPHASE|Qd[1] ; PCLK         ; PCLK        ; 1.000        ; -0.054     ; 0.611      ;
; 0.331  ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qd[0] ; PCLK         ; PCLK        ; 1.000        ; -0.054     ; 0.610      ;
; 0.357  ; takeTurn          ; takeTurn          ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; QaddReg[0]        ; QaddReg[0]        ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 0.583      ;
; 0.358  ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qt    ; PCLK         ; PCLK        ; 1.000        ; -0.054     ; 0.583      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Z_1:DEPHASE|Qd[1]'                                                         ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; 0.184 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 0.500        ; 0.658      ; 1.159      ;
; 0.706 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 1.000        ; 0.658      ; 1.137      ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Z_1:DEPHASE|Qd[1]'                                                          ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; 0.061 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 0.000        ; 0.702      ; 1.097      ;
; 0.583 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; -0.500       ; 0.702      ; 1.119      ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PCLK'                                                                                   ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; QaddReg[0]        ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; takeTurn          ; takeTurn          ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qt    ; PCLK         ; PCLK        ; 0.000        ; 0.054      ; 0.519      ;
; 0.340 ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qd[0] ; PCLK         ; PCLK        ; 0.000        ; 0.054      ; 0.538      ;
; 0.341 ; Z_1:DEPHASE|Qd[0] ; Z_1:DEPHASE|Qd[1] ; PCLK         ; PCLK        ; 0.000        ; 0.054      ; 0.539      ;
; 0.644 ; QinReg[4]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.544      ;
; 0.786 ; takeTurn          ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.686      ;
; 0.815 ; QinReg[5]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.715      ;
; 0.825 ; QinReg[4]         ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.725      ;
; 0.885 ; QaddReg[1]        ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.084      ;
; 0.893 ; QinReg[7]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.793      ;
; 0.904 ; QaddReg[2]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.103      ;
; 0.973 ; QinReg[2]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.873      ;
; 0.973 ; QinReg[1]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.873      ;
; 0.988 ; QaddReg[3]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.187      ;
; 0.989 ; QinReg[7]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.889      ;
; 0.994 ; QinReg[7]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.894      ;
; 0.995 ; QaddReg[3]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.194      ;
; 1.001 ; QaddReg[3]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.200      ;
; 1.021 ; takeTurn          ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.921      ;
; 1.022 ; takeTurn          ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.922      ;
; 1.038 ; QaddReg[4]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.237      ;
; 1.049 ; QaddReg[4]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.248      ;
; 1.059 ; QinReg[3]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.959      ;
; 1.063 ; QaddReg[0]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.262      ;
; 1.066 ; QinReg[3]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.966      ;
; 1.072 ; QinReg[3]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.972      ;
; 1.074 ; QinReg[4]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 0.974      ;
; 1.091 ; QaddReg[0]        ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.290      ;
; 1.124 ; QinReg[6]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.024      ;
; 1.162 ; QaddReg[1]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.361      ;
; 1.168 ; QinReg[0]         ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.068      ;
; 1.208 ; QinReg[0]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.108      ;
; 1.216 ; QinReg[5]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.116      ;
; 1.236 ; QinReg[0]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.136      ;
; 1.241 ; takeTurn          ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.141      ;
; 1.248 ; takeTurn          ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.148      ;
; 1.250 ; QinReg[1]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.150      ;
; 1.254 ; takeTurn          ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.154      ;
; 1.263 ; QaddReg[2]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.462      ;
; 1.267 ; QaddReg[2]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.466      ;
; 1.276 ; QaddReg[2]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.475      ;
; 1.332 ; QinReg[2]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.232      ;
; 1.336 ; QinReg[2]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.236      ;
; 1.341 ; QaddReg[0]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.540      ;
; 1.345 ; QinReg[2]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.245      ;
; 1.345 ; QaddReg[0]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.544      ;
; 1.352 ; QinReg[4]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.252      ;
; 1.354 ; QaddReg[0]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.553      ;
; 1.356 ; QinReg[4]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.256      ;
; 1.365 ; QinReg[4]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.265      ;
; 1.407 ; QinReg[6]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.307      ;
; 1.411 ; QinReg[6]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.311      ;
; 1.420 ; QinReg[6]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.320      ;
; 1.440 ; QaddReg[1]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.639      ;
; 1.444 ; QaddReg[1]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.643      ;
; 1.453 ; QaddReg[1]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 1.652      ;
; 1.486 ; QinReg[0]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.386      ;
; 1.490 ; QinReg[0]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.390      ;
; 1.494 ; QinReg[5]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.394      ;
; 1.498 ; QinReg[5]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.398      ;
; 1.499 ; QinReg[0]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.399      ;
; 1.507 ; QinReg[5]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.407      ;
; 1.528 ; QinReg[1]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.428      ;
; 1.532 ; QinReg[1]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.432      ;
; 1.541 ; QinReg[1]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.236      ; 1.441      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CAPclk'                                                                     ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; h_count[9]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 0.553      ;
; 0.433 ; RAM_adr[6]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 0.960      ;
; 0.434 ; RAM_adr[0]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 0.961      ;
; 0.441 ; RAM_adr[0]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 0.968      ;
; 0.488 ; v_count[4]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.069      ; 0.701      ;
; 0.488 ; v_count[3]  ; v_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.069      ; 0.701      ;
; 0.491 ; v_count[2]  ; v_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.069      ; 0.704      ;
; 0.497 ; RAM_adr[3]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.709      ;
; 0.497 ; v_count[1]  ; v_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.069      ; 0.710      ;
; 0.498 ; RAM_adr[11] ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; RAM_adr[5]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.710      ;
; 0.499 ; RAM_adr[1]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.711      ;
; 0.501 ; RAM_adr[9]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.713      ;
; 0.501 ; v_count[9]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.056      ; 0.701      ;
; 0.501 ; RAM_adr[7]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.713      ;
; 0.502 ; RAM_adr[2]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.714      ;
; 0.503 ; RAM_adr[10] ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; RAM_adr[12] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.715      ;
; 0.511 ; RAM_adr[6]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.056      ; 0.711      ;
; 0.517 ; h_count[3]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; h_count[1]  ; h_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; h_count[5]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; RAM_adr[4]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.732      ;
; 0.521 ; h_count[7]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 0.720      ;
; 0.521 ; h_count[4]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 0.720      ;
; 0.521 ; h_count[2]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 0.720      ;
; 0.528 ; RAM_adr[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.056      ; 0.728      ;
; 0.529 ; RAM_adr[6]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 1.056      ;
; 0.530 ; RAM_adr[0]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 1.057      ;
; 0.536 ; RAM_adr[6]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 1.063      ;
; 0.537 ; RAM_adr[0]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 1.064      ;
; 0.582 ; v_count[0]  ; v_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.393      ; 1.119      ;
; 0.589 ; v_count[0]  ; v_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.393      ; 1.126      ;
; 0.625 ; RAM_adr[6]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 1.152      ;
; 0.626 ; RAM_adr[0]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 1.153      ;
; 0.632 ; RAM_adr[6]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 1.159      ;
; 0.678 ; v_count[0]  ; v_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.393      ; 1.215      ;
; 0.685 ; v_count[0]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.393      ; 1.222      ;
; 0.722 ; RAM_adr[0]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 1.249      ;
; 0.732 ; v_count[3]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.069      ; 0.945      ;
; 0.740 ; v_count[2]  ; v_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.069      ; 0.953      ;
; 0.741 ; RAM_adr[3]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.953      ;
; 0.741 ; v_count[1]  ; v_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.069      ; 0.954      ;
; 0.742 ; RAM_adr[11] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.954      ;
; 0.744 ; RAM_adr[1]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.956      ;
; 0.746 ; RAM_adr[9]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.958      ;
; 0.747 ; v_count[2]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.069      ; 0.960      ;
; 0.751 ; RAM_adr[2]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.963      ;
; 0.752 ; RAM_adr[10] ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.964      ;
; 0.753 ; v_count[8]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.056      ; 0.953      ;
; 0.758 ; RAM_adr[2]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.970      ;
; 0.759 ; v_count[6]  ; v_count[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.069      ; 0.972      ;
; 0.759 ; RAM_adr[10] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.971      ;
; 0.761 ; h_count[3]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 0.960      ;
; 0.763 ; h_count[1]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 0.962      ;
; 0.766 ; v_count[7]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.056      ; 0.966      ;
; 0.769 ; RAM_adr[4]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 0.981      ;
; 0.770 ; h_count[2]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 0.969      ;
; 0.770 ; h_count[4]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 0.969      ;
; 0.771 ; v_count[8]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.056      ; 0.971      ;
; 0.773 ; h_count[0]  ; h_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 0.972      ;
; 0.777 ; h_count[2]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 0.976      ;
; 0.780 ; h_count[0]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 0.979      ;
; 0.818 ; RAM_adr[0]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 1.345      ;
; 0.825 ; RAM_adr[0]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 1.352      ;
; 0.830 ; RAM_adr[3]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.042      ;
; 0.830 ; v_count[1]  ; v_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.069      ; 1.043      ;
; 0.831 ; RAM_adr[5]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.043      ;
; 0.832 ; v_count[7]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.056      ; 1.032      ;
; 0.833 ; RAM_adr[1]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.045      ;
; 0.835 ; RAM_adr[7]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.047      ;
; 0.835 ; RAM_adr[9]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.047      ;
; 0.837 ; v_count[1]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.069      ; 1.050      ;
; 0.840 ; RAM_adr[1]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.052      ;
; 0.842 ; RAM_adr[7]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.054      ;
; 0.842 ; RAM_adr[9]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.054      ;
; 0.847 ; RAM_adr[2]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.059      ;
; 0.850 ; h_count[3]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 1.049      ;
; 0.852 ; h_count[5]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 1.051      ;
; 0.852 ; h_count[1]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 1.051      ;
; 0.855 ; h_count[7]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 1.054      ;
; 0.859 ; h_count[1]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 1.058      ;
; 0.865 ; RAM_adr[15] ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.077      ;
; 0.865 ; RAM_adr[4]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.077      ;
; 0.866 ; h_count[2]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 1.065      ;
; 0.866 ; h_count[4]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 1.065      ;
; 0.869 ; h_count[0]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 1.068      ;
; 0.876 ; h_count[0]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 1.075      ;
; 0.880 ; v_count[5]  ; v_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.069      ; 1.093      ;
; 0.883 ; v_count[0]  ; v_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.393      ; 1.420      ;
; 0.889 ; v_count[0]  ; v_count[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.393      ; 1.426      ;
; 0.914 ; RAM_adr[0]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 1.441      ;
; 0.921 ; RAM_adr[0]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.383      ; 1.448      ;
; 0.923 ; RAM_adr[8]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.134      ;
; 0.925 ; h_count[6]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.048      ; 1.117      ;
; 0.926 ; RAM_adr[3]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.138      ;
; 0.927 ; RAM_adr[5]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.139      ;
; 0.929 ; RAM_adr[1]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.141      ;
; 0.931 ; RAM_adr[7]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.068      ; 1.143      ;
; 0.933 ; RAM_adr[8]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.144      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PCLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; takeTurn                   ;
; 0.080  ; 0.296        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[0]                 ;
; 0.080  ; 0.296        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[1]                 ;
; 0.080  ; 0.296        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[2]                 ;
; 0.080  ; 0.296        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[3]                 ;
; 0.080  ; 0.296        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[4]                 ;
; 0.080  ; 0.296        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[5]                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[0]                  ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[1]                  ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[2]                  ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[3]                  ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[4]                  ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[5]                  ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[6]                  ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[7]                  ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; takeTurn                   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK|combout              ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK~clkctrl|inclk[0]     ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK~clkctrl|outclk       ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; dPCLK|datad                ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[0]|clk             ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[1]|clk             ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[2]|clk             ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[3]|clk             ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[4]|clk             ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[5]|clk             ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[0]|clk              ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[1]|clk              ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[2]|clk              ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[3]|clk              ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[4]|clk              ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[5]|clk              ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[6]|clk              ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[7]|clk              ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; takeTurn|clk               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|o               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qd[0]|clk          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qd[1]|clk          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qt|clk             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~inputclkctrl|outclk   ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; 0.477  ; 0.693        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[0]                  ;
; 0.477  ; 0.693        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[1]                  ;
; 0.477  ; 0.693        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[2]                  ;
; 0.477  ; 0.693        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[3]                  ;
; 0.477  ; 0.693        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[4]                  ;
; 0.477  ; 0.693        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[5]                  ;
; 0.477  ; 0.693        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[6]                  ;
; 0.477  ; 0.693        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[7]                  ;
; 0.477  ; 0.693        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; takeTurn                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|i               ;
; 0.519  ; 0.703        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[0]                 ;
; 0.519  ; 0.703        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[1]                 ;
; 0.519  ; 0.703        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[2]                 ;
; 0.519  ; 0.703        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[3]                 ;
; 0.519  ; 0.703        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[4]                 ;
; 0.519  ; 0.703        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[5]                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~inputclkctrl|outclk   ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qd[0]|clk          ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qd[1]|clk          ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qt|clk             ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|o               ;
; 0.679  ; 0.679        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[0]|clk             ;
; 0.679  ; 0.679        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[1]|clk             ;
; 0.679  ; 0.679        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[2]|clk             ;
; 0.679  ; 0.679        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[3]|clk             ;
; 0.679  ; 0.679        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[4]|clk             ;
; 0.679  ; 0.679        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[5]|clk             ;
; 0.679  ; 0.679        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[0]|clk              ;
; 0.679  ; 0.679        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[1]|clk              ;
; 0.679  ; 0.679        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[2]|clk              ;
; 0.679  ; 0.679        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[3]|clk              ;
; 0.679  ; 0.679        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[4]|clk              ;
; 0.679  ; 0.679        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[5]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CAPclk'                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; enawRAMclk  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[9]  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[1]  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[2]  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[3]  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[4]  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[5]  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[6]  ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[0]  ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[6]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; enawRAMclk  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[0]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[1]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[2]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[3]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[4]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[5]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[6]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[7]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[8]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[9]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[0]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[7]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[8]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[9]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[10] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[11] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[12] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[13] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[14] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[15] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[1]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[2]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[3]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[4]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[5]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[7]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[8]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[9]  ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[10] ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[11] ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[12] ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[1]  ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[2]  ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[3]  ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[4]  ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[5]  ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[7]  ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[9]  ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[6]  ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[8]  ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; v_count[0]  ;
; 0.339  ; 0.523        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[0]  ;
; 0.339  ; 0.523        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[13] ;
; 0.339  ; 0.523        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[14] ;
; 0.339  ; 0.523        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[15] ;
; 0.339  ; 0.523        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[6]  ;
; 0.339  ; 0.523        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[8]  ;
; 0.339  ; 0.523        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; enawRAMclk  ;
; 0.339  ; 0.523        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[0]  ;
; 0.339  ; 0.523        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[1]  ;
; 0.339  ; 0.523        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[2]  ;
; 0.339  ; 0.523        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[3]  ;
; 0.339  ; 0.523        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[4]  ;
; 0.339  ; 0.523        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[5]  ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Z_1:DEPHASE|Qd[1]'                                                ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; DEPHASE|Qd[1]|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; DEPHASE|Qd[1]|q ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk|clk      ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CAPclk     ; 2.113  ; 2.307  ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 0.667  ; 0.991  ; Rise       ; PCLK            ;
;  D_in[0]  ; PCLK       ; -0.604 ; -0.495 ; Rise       ; PCLK            ;
;  D_in[1]  ; PCLK       ; 0.667  ; 0.991  ; Rise       ; PCLK            ;
;  D_in[2]  ; PCLK       ; 0.476  ; 0.840  ; Rise       ; PCLK            ;
;  D_in[3]  ; PCLK       ; 0.476  ; 0.831  ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; -0.394 ; -0.286 ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; 0.369  ; 0.710  ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; 0.503  ; 0.861  ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; 0.469  ; 0.819  ; Rise       ; PCLK            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CAPclk     ; -0.652 ; -0.797 ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 0.911  ; 0.806  ; Rise       ; PCLK            ;
;  D_in[0]  ; PCLK       ; 0.911  ; 0.806  ; Rise       ; PCLK            ;
;  D_in[1]  ; PCLK       ; -0.320 ; -0.636 ; Rise       ; PCLK            ;
;  D_in[2]  ; PCLK       ; -0.131 ; -0.486 ; Rise       ; PCLK            ;
;  D_in[3]  ; PCLK       ; -0.131 ; -0.478 ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; 0.699  ; 0.589  ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; -0.018 ; -0.346 ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; -0.157 ; -0.506 ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; -0.125 ; -0.467 ; Rise       ; PCLK            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 3.227 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 6.496 ; 6.553 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 4.670 ; 4.625 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 5.167 ; 5.108 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 5.182 ; 5.119 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 4.961 ; 4.916 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 5.041 ; 4.987 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 5.192 ; 5.127 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 4.675 ; 4.631 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 4.970 ; 4.930 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 5.170 ; 5.109 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 5.234 ; 5.161 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 5.003 ; 4.956 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 5.226 ; 5.167 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 6.496 ; 6.553 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 5.201 ; 5.143 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 5.229 ; 5.174 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 5.223 ; 5.159 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 6.293 ; 6.276 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 7.490 ; 7.588 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 6.013 ; 5.993 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 7.490 ; 7.588 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 6.000 ; 5.986 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 5.954 ; 5.940 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 3.186 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 4.558 ; 4.512 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 4.558 ; 4.512 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 5.035 ; 4.976 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 5.050 ; 4.988 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 4.836 ; 4.792 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 4.915 ; 4.861 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 5.058 ; 4.994 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 4.563 ; 4.519 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 4.845 ; 4.804 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 5.037 ; 4.977 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 5.100 ; 5.028 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 4.878 ; 4.830 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 5.093 ; 5.034 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 6.362 ; 6.419 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 5.068 ; 5.010 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 5.094 ; 5.039 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 5.089 ; 5.025 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 6.121 ; 3.176 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 5.827 ; 5.811 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 5.884 ; 5.863 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 7.356 ; 7.454 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 5.872 ; 5.856 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 5.827 ; 5.811 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CAPclk            ; -0.579 ; -10.713       ;
; PCLK              ; -0.290 ; -1.124        ;
; Z_1:DEPHASE|Qd[1] ; 0.311  ; 0.000         ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; Z_1:DEPHASE|Qd[1] ; 0.011 ; 0.000         ;
; PCLK              ; 0.188 ; 0.000         ;
; CAPclk            ; 0.207 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; PCLK              ; -3.000 ; -21.957             ;
; CAPclk            ; -1.000 ; -37.000             ;
; Z_1:DEPHASE|Qd[1] ; -1.000 ; -1.000              ;
+-------------------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CAPclk'                                                                     ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.579 ; v_count[0]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.044     ; 1.522      ;
; -0.579 ; v_count[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.044     ; 1.522      ;
; -0.576 ; RAM_adr[1]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.517      ;
; -0.562 ; RAM_adr[1]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.503      ;
; -0.549 ; RAM_adr[1]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.490      ;
; -0.542 ; h_count[3]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.038     ; 1.491      ;
; -0.542 ; h_count[3]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.038     ; 1.491      ;
; -0.540 ; h_count[0]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.038     ; 1.489      ;
; -0.540 ; h_count[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.038     ; 1.489      ;
; -0.505 ; RAM_adr[3]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.446      ;
; -0.495 ; RAM_adr[2]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.436      ;
; -0.491 ; RAM_adr[3]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.432      ;
; -0.481 ; v_count[1]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.264     ; 1.204      ;
; -0.478 ; RAM_adr[3]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.419      ;
; -0.468 ; RAM_adr[2]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.409      ;
; -0.450 ; v_count[0]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.168      ; 1.605      ;
; -0.450 ; v_count[0]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.168      ; 1.605      ;
; -0.450 ; v_count[0]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.168      ; 1.605      ;
; -0.450 ; v_count[0]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.168      ; 1.605      ;
; -0.447 ; RAM_adr[2]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.388      ;
; -0.446 ; h_count[2]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.038     ; 1.395      ;
; -0.446 ; h_count[2]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.038     ; 1.395      ;
; -0.440 ; RAM_adr[4]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.381      ;
; -0.438 ; RAM_adr[5]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.379      ;
; -0.424 ; RAM_adr[5]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.365      ;
; -0.421 ; h_count[1]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.032     ; 1.376      ;
; -0.421 ; h_count[1]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.032     ; 1.376      ;
; -0.421 ; h_count[1]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.032     ; 1.376      ;
; -0.420 ; RAM_adr[1]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.361      ;
; -0.418 ; v_count[1]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.264     ; 1.141      ;
; -0.414 ; h_count[0]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.032     ; 1.369      ;
; -0.414 ; h_count[0]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.032     ; 1.369      ;
; -0.414 ; h_count[0]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.032     ; 1.369      ;
; -0.413 ; RAM_adr[4]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.354      ;
; -0.411 ; RAM_adr[5]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.352      ;
; -0.410 ; v_count[3]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.264     ; 1.133      ;
; -0.401 ; v_count[5]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.264     ; 1.124      ;
; -0.397 ; h_count[3]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.174      ; 1.558      ;
; -0.397 ; h_count[3]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.174      ; 1.558      ;
; -0.397 ; h_count[3]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.174      ; 1.558      ;
; -0.397 ; h_count[3]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.174      ; 1.558      ;
; -0.397 ; v_count[5]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.264     ; 1.120      ;
; -0.395 ; h_count[0]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.174      ; 1.556      ;
; -0.395 ; h_count[0]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.174      ; 1.556      ;
; -0.395 ; h_count[0]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.174      ; 1.556      ;
; -0.395 ; h_count[0]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.174      ; 1.556      ;
; -0.394 ; h_count[7]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.032     ; 1.349      ;
; -0.394 ; h_count[7]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.032     ; 1.349      ;
; -0.394 ; h_count[7]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.032     ; 1.349      ;
; -0.392 ; RAM_adr[12] ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.333      ;
; -0.390 ; RAM_adr[4]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.331      ;
; -0.388 ; h_count[1]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.033     ; 1.342      ;
; -0.387 ; RAM_adr[12] ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.328      ;
; -0.385 ; v_count[3]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.264     ; 1.108      ;
; -0.383 ; RAM_adr[8]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.047     ; 1.323      ;
; -0.373 ; RAM_adr[7]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.314      ;
; -0.373 ; h_count[1]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.038     ; 1.322      ;
; -0.373 ; h_count[1]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.038     ; 1.322      ;
; -0.372 ; h_count[8]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.038     ; 1.321      ;
; -0.372 ; h_count[8]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.038     ; 1.321      ;
; -0.372 ; h_count[8]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.038     ; 1.321      ;
; -0.364 ; h_count[1]  ; h_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.033     ; 1.318      ;
; -0.364 ; v_count[2]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.264     ; 1.087      ;
; -0.359 ; RAM_adr[7]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.300      ;
; -0.358 ; v_count[6]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.264     ; 1.081      ;
; -0.356 ; RAM_adr[8]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.047     ; 1.296      ;
; -0.354 ; v_count[6]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.264     ; 1.077      ;
; -0.352 ; v_count[0]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.167      ; 1.506      ;
; -0.352 ; v_count[0]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.167      ; 1.506      ;
; -0.352 ; v_count[0]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.167      ; 1.506      ;
; -0.352 ; v_count[0]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.167      ; 1.506      ;
; -0.352 ; v_count[0]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.167      ; 1.506      ;
; -0.352 ; v_count[0]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.167      ; 1.506      ;
; -0.352 ; v_count[0]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.167      ; 1.506      ;
; -0.352 ; v_count[0]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.167      ; 1.506      ;
; -0.352 ; v_count[0]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.167      ; 1.506      ;
; -0.352 ; v_count[0]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.167      ; 1.506      ;
; -0.349 ; RAM_adr[3]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.290      ;
; -0.347 ; h_count[0]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.033     ; 1.301      ;
; -0.346 ; RAM_adr[7]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.287      ;
; -0.344 ; RAM_adr[8]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.047     ; 1.284      ;
; -0.343 ; RAM_adr[0]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.173      ; 1.503      ;
; -0.334 ; v_count[2]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.264     ; 1.057      ;
; -0.327 ; h_count[1]  ; v_count[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.033     ; 1.281      ;
; -0.323 ; h_count[0]  ; h_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.033     ; 1.277      ;
; -0.320 ; h_count[0]  ; v_count[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.033     ; 1.274      ;
; -0.318 ; h_count[3]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.033     ; 1.272      ;
; -0.316 ; v_count[1]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.264     ; 1.039      ;
; -0.316 ; RAM_adr[0]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.173      ; 1.476      ;
; -0.310 ; h_count[6]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.044     ; 1.253      ;
; -0.310 ; h_count[6]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.044     ; 1.253      ;
; -0.308 ; v_count[0]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.038     ; 1.257      ;
; -0.306 ; RAM_adr[9]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.247      ;
; -0.305 ; RAM_adr[2]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.246      ;
; -0.304 ; h_count[3]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.173      ; 1.464      ;
; -0.304 ; h_count[3]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.173      ; 1.464      ;
; -0.304 ; h_count[3]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.173      ; 1.464      ;
; -0.304 ; h_count[3]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.173      ; 1.464      ;
; -0.304 ; h_count[3]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.173      ; 1.464      ;
; -0.304 ; h_count[3]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.173      ; 1.464      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PCLK'                                                                                   ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.290 ; takeTurn          ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 1.084      ;
; -0.285 ; takeTurn          ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 1.079      ;
; -0.279 ; takeTurn          ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 1.073      ;
; -0.205 ; QaddReg[1]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 1.157      ;
; -0.204 ; QaddReg[1]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 1.156      ;
; -0.200 ; QaddReg[1]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 1.152      ;
; -0.185 ; QinReg[5]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.979      ;
; -0.184 ; QinReg[5]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.978      ;
; -0.180 ; QinReg[5]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.974      ;
; -0.173 ; QinReg[1]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.967      ;
; -0.172 ; QinReg[1]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.966      ;
; -0.168 ; QinReg[1]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.962      ;
; -0.152 ; takeTurn          ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.946      ;
; -0.141 ; QinReg[0]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.935      ;
; -0.140 ; QinReg[0]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.934      ;
; -0.136 ; QinReg[0]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.930      ;
; -0.133 ; QinReg[6]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.927      ;
; -0.133 ; QaddReg[2]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 1.085      ;
; -0.132 ; QinReg[6]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.926      ;
; -0.132 ; QaddReg[2]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 1.084      ;
; -0.129 ; QaddReg[0]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 1.081      ;
; -0.128 ; QinReg[6]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.922      ;
; -0.128 ; QaddReg[0]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 1.080      ;
; -0.128 ; QaddReg[2]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 1.080      ;
; -0.124 ; QaddReg[0]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 1.076      ;
; -0.118 ; takeTurn          ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.912      ;
; -0.093 ; QinReg[4]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.887      ;
; -0.092 ; QinReg[4]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.886      ;
; -0.089 ; QinReg[2]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.883      ;
; -0.088 ; QinReg[4]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.882      ;
; -0.088 ; QinReg[2]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.882      ;
; -0.084 ; QinReg[2]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.878      ;
; -0.017 ; QaddReg[1]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 0.969      ;
; 0.003  ; QinReg[5]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.791      ;
; 0.006  ; QinReg[0]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.788      ;
; 0.015  ; QinReg[1]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.779      ;
; 0.018  ; QaddReg[0]        ; QaddReg[1]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 0.934      ;
; 0.041  ; QaddReg[3]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 0.911      ;
; 0.045  ; QaddReg[3]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 0.907      ;
; 0.047  ; QinReg[0]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.747      ;
; 0.053  ; QaddReg[3]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 0.899      ;
; 0.054  ; QinReg[6]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.740      ;
; 0.059  ; QaddReg[0]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 0.893      ;
; 0.061  ; QinReg[0]         ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.733      ;
; 0.066  ; QaddReg[4]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 0.886      ;
; 0.068  ; QaddReg[4]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 0.884      ;
; 0.089  ; QinReg[3]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.705      ;
; 0.093  ; QinReg[3]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.701      ;
; 0.095  ; QinReg[4]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.699      ;
; 0.101  ; QinReg[3]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.693      ;
; 0.139  ; QinReg[7]         ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.655      ;
; 0.145  ; QinReg[7]         ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.649      ;
; 0.148  ; QaddReg[2]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 0.804      ;
; 0.161  ; QaddReg[1]        ; QaddReg[1]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 0.791      ;
; 0.192  ; QinReg[2]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.602      ;
; 0.193  ; QinReg[1]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.601      ;
; 0.229  ; QinReg[7]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.565      ;
; 0.235  ; QinReg[4]         ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.559      ;
; 0.240  ; QinReg[5]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.554      ;
; 0.324  ; takeTurn          ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.470      ;
; 0.405  ; QinReg[4]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.389      ;
; 0.579  ; Z_1:DEPHASE|Qd[0] ; Z_1:DEPHASE|Qd[1] ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 0.373      ;
; 0.580  ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qd[0] ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 0.372      ;
; 0.591  ; takeTurn          ; takeTurn          ; PCLK         ; PCLK        ; 1.000        ; -0.037     ; 0.359      ;
; 0.593  ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qt    ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; QaddReg[0]        ; QaddReg[0]        ; PCLK         ; PCLK        ; 1.000        ; -0.035     ; 0.359      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Z_1:DEPHASE|Qd[1]'                                                         ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; 0.311 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 0.500        ; 0.403      ; 0.694      ;
; 0.842 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 1.000        ; 0.403      ; 0.663      ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Z_1:DEPHASE|Qd[1]'                                                          ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; 0.011 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 0.000        ; 0.431      ; 0.641      ;
; 0.540 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; -0.500       ; 0.431      ; 0.670      ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PCLK'                                                                                   ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; QaddReg[0]        ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.307      ;
; 0.193 ; takeTurn          ; takeTurn          ; PCLK         ; PCLK        ; 0.000        ; 0.037      ; 0.314      ;
; 0.195 ; Z_1:DEPHASE|Qd[0] ; Z_1:DEPHASE|Qd[1] ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qt    ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qd[0] ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.314      ;
; 0.339 ; QinReg[4]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.323      ;
; 0.415 ; takeTurn          ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.399      ;
; 0.444 ; QinReg[5]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.428      ;
; 0.446 ; QinReg[4]         ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.430      ;
; 0.482 ; QinReg[7]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.466      ;
; 0.532 ; QaddReg[1]        ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.651      ;
; 0.534 ; QinReg[7]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.518      ;
; 0.538 ; QinReg[2]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.522      ;
; 0.538 ; QinReg[1]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.522      ;
; 0.539 ; QinReg[7]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.523      ;
; 0.544 ; QaddReg[2]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.663      ;
; 0.563 ; takeTurn          ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.547      ;
; 0.565 ; takeTurn          ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.549      ;
; 0.590 ; QinReg[3]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.574      ;
; 0.591 ; QinReg[3]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.575      ;
; 0.594 ; QinReg[4]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.578      ;
; 0.596 ; QinReg[3]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.580      ;
; 0.598 ; QaddReg[3]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.717      ;
; 0.599 ; QaddReg[3]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.718      ;
; 0.604 ; QaddReg[3]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.723      ;
; 0.607 ; QinReg[6]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.591      ;
; 0.610 ; QaddReg[4]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.729      ;
; 0.613 ; QaddReg[4]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.732      ;
; 0.623 ; QaddReg[0]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.742      ;
; 0.633 ; QinReg[0]         ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.617      ;
; 0.639 ; QaddReg[0]        ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.758      ;
; 0.662 ; QinReg[0]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.646      ;
; 0.668 ; QinReg[5]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.652      ;
; 0.678 ; QinReg[0]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.662      ;
; 0.687 ; takeTurn          ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.671      ;
; 0.688 ; takeTurn          ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.672      ;
; 0.690 ; QaddReg[1]        ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.809      ;
; 0.693 ; takeTurn          ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.677      ;
; 0.696 ; QinReg[1]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.680      ;
; 0.747 ; QinReg[2]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.731      ;
; 0.751 ; QinReg[2]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.735      ;
; 0.751 ; QinReg[2]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.735      ;
; 0.753 ; QaddReg[2]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.872      ;
; 0.755 ; QinReg[4]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.739      ;
; 0.757 ; QaddReg[2]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.876      ;
; 0.757 ; QaddReg[2]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.876      ;
; 0.759 ; QinReg[4]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.743      ;
; 0.759 ; QinReg[4]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.743      ;
; 0.773 ; QinReg[6]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.757      ;
; 0.777 ; QinReg[6]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.761      ;
; 0.777 ; QinReg[6]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.761      ;
; 0.784 ; QaddReg[0]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.903      ;
; 0.788 ; QaddReg[0]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.907      ;
; 0.788 ; QaddReg[0]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.907      ;
; 0.823 ; QinReg[0]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.807      ;
; 0.827 ; QinReg[0]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.811      ;
; 0.827 ; QinReg[0]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.811      ;
; 0.829 ; QinReg[5]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.813      ;
; 0.833 ; QinReg[5]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.817      ;
; 0.833 ; QinReg[5]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.817      ;
; 0.851 ; QaddReg[1]        ; QaddReg[4]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.970      ;
; 0.855 ; QaddReg[1]        ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.974      ;
; 0.855 ; QaddReg[1]        ; QaddReg[5]        ; PCLK         ; PCLK        ; 0.000        ; 0.035      ; 0.974      ;
; 0.857 ; QinReg[1]         ; QaddReg[4]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.841      ;
; 0.861 ; QinReg[1]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.845      ;
; 0.861 ; QinReg[1]         ; QaddReg[5]        ; PCLK         ; PCLK        ; -0.500       ; 0.380      ; 0.845      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CAPclk'                                                                     ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.207 ; h_count[9]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.329      ;
; 0.241 ; RAM_adr[0]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.258      ; 0.583      ;
; 0.242 ; RAM_adr[6]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.258      ; 0.584      ;
; 0.244 ; RAM_adr[0]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.258      ; 0.586      ;
; 0.288 ; v_count[4]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.419      ;
; 0.288 ; v_count[3]  ; v_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.419      ;
; 0.290 ; v_count[2]  ; v_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.421      ;
; 0.293 ; RAM_adr[3]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.424      ;
; 0.294 ; RAM_adr[11] ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; RAM_adr[5]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; v_count[1]  ; v_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; RAM_adr[1]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.425      ;
; 0.295 ; RAM_adr[9]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; RAM_adr[7]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; RAM_adr[2]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.426      ;
; 0.296 ; RAM_adr[10] ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; RAM_adr[12] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.427      ;
; 0.297 ; v_count[9]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.419      ;
; 0.303 ; RAM_adr[6]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.039      ; 0.426      ;
; 0.307 ; h_count[3]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.429      ;
; 0.307 ; h_count[1]  ; h_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.429      ;
; 0.307 ; RAM_adr[0]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.258      ; 0.649      ;
; 0.308 ; RAM_adr[4]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.439      ;
; 0.308 ; h_count[5]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.430      ;
; 0.308 ; RAM_adr[6]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.258      ; 0.650      ;
; 0.309 ; h_count[7]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.431      ;
; 0.309 ; h_count[2]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.431      ;
; 0.310 ; h_count[4]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.432      ;
; 0.310 ; RAM_adr[0]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.258      ; 0.652      ;
; 0.311 ; RAM_adr[6]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.258      ; 0.653      ;
; 0.313 ; RAM_adr[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.039      ; 0.436      ;
; 0.319 ; v_count[0]  ; v_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.265      ; 0.668      ;
; 0.322 ; v_count[0]  ; v_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.265      ; 0.671      ;
; 0.373 ; RAM_adr[0]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.258      ; 0.715      ;
; 0.374 ; RAM_adr[6]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.258      ; 0.716      ;
; 0.377 ; RAM_adr[6]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.258      ; 0.719      ;
; 0.385 ; v_count[0]  ; v_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.265      ; 0.734      ;
; 0.388 ; v_count[0]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.265      ; 0.737      ;
; 0.437 ; v_count[3]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.568      ;
; 0.439 ; RAM_adr[0]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.258      ; 0.781      ;
; 0.442 ; v_count[6]  ; v_count[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.573      ;
; 0.442 ; RAM_adr[3]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.573      ;
; 0.443 ; RAM_adr[1]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.574      ;
; 0.443 ; v_count[1]  ; v_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.574      ;
; 0.443 ; RAM_adr[11] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.574      ;
; 0.444 ; RAM_adr[9]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.575      ;
; 0.448 ; v_count[7]  ; v_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.570      ;
; 0.448 ; v_count[2]  ; v_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.579      ;
; 0.451 ; v_count[8]  ; v_count[8]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.573      ;
; 0.451 ; v_count[2]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.582      ;
; 0.453 ; RAM_adr[2]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.584      ;
; 0.454 ; RAM_adr[10] ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.585      ;
; 0.456 ; h_count[1]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.578      ;
; 0.456 ; h_count[3]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.578      ;
; 0.456 ; RAM_adr[2]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.587      ;
; 0.457 ; v_count[8]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.579      ;
; 0.457 ; RAM_adr[10] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.588      ;
; 0.466 ; RAM_adr[4]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.597      ;
; 0.467 ; h_count[2]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.589      ;
; 0.468 ; h_count[4]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.590      ;
; 0.470 ; h_count[2]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.592      ;
; 0.471 ; h_count[0]  ; h_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.593      ;
; 0.474 ; h_count[0]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.596      ;
; 0.490 ; RAM_adr[15] ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.621      ;
; 0.505 ; RAM_adr[0]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.258      ; 0.847      ;
; 0.505 ; RAM_adr[3]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.636      ;
; 0.506 ; RAM_adr[1]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.637      ;
; 0.506 ; v_count[1]  ; v_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.637      ;
; 0.506 ; RAM_adr[5]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.637      ;
; 0.507 ; v_count[0]  ; v_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.265      ; 0.856      ;
; 0.507 ; RAM_adr[7]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.638      ;
; 0.507 ; RAM_adr[9]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.638      ;
; 0.508 ; RAM_adr[0]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.258      ; 0.850      ;
; 0.508 ; v_count[7]  ; v_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.630      ;
; 0.509 ; RAM_adr[1]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.640      ;
; 0.509 ; v_count[1]  ; v_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.640      ;
; 0.510 ; RAM_adr[7]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.641      ;
; 0.510 ; RAM_adr[9]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.641      ;
; 0.511 ; v_count[5]  ; v_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.642      ;
; 0.513 ; v_count[0]  ; v_count[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.265      ; 0.862      ;
; 0.519 ; RAM_adr[2]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.650      ;
; 0.519 ; h_count[1]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.641      ;
; 0.519 ; h_count[3]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.641      ;
; 0.520 ; h_count[5]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.642      ;
; 0.521 ; h_count[7]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.643      ;
; 0.522 ; h_count[1]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.644      ;
; 0.525 ; RAM_adr[6]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.259      ; 0.868      ;
; 0.532 ; RAM_adr[4]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.663      ;
; 0.533 ; h_count[2]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.655      ;
; 0.534 ; h_count[4]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.656      ;
; 0.537 ; h_count[0]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.659      ;
; 0.540 ; h_count[0]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.662      ;
; 0.542 ; RAM_adr[8]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.046      ; 0.672      ;
; 0.545 ; RAM_adr[8]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.046      ; 0.675      ;
; 0.556 ; h_count[6]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.033      ; 0.673      ;
; 0.561 ; h_count[8]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.033      ; 0.678      ;
; 0.571 ; RAM_adr[0]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.258      ; 0.913      ;
; 0.571 ; RAM_adr[3]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.702      ;
; 0.572 ; RAM_adr[1]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.703      ;
; 0.572 ; RAM_adr[5]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.703      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PCLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; takeTurn                   ;
; -0.078 ; 0.138        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[0]                 ;
; -0.078 ; 0.138        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[1]                 ;
; -0.078 ; 0.138        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[2]                 ;
; -0.078 ; 0.138        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[3]                 ;
; -0.078 ; 0.138        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[4]                 ;
; -0.078 ; 0.138        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[5]                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[0]                  ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[1]                  ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[2]                  ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[3]                  ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[4]                  ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[5]                  ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[6]                  ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[7]                  ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; takeTurn                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|o               ;
; 0.119  ; 0.119        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK|combout              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qd[0]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qd[1]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qt|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; dPCLK|datad                ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~inputclkctrl|outclk   ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK~clkctrl|inclk[0]     ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK~clkctrl|outclk       ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[0]|clk             ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[1]|clk             ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[2]|clk             ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[3]|clk             ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[4]|clk             ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[5]|clk             ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[0]|clk              ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[1]|clk              ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[2]|clk              ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[3]|clk              ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[4]|clk              ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[5]|clk              ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[6]|clk              ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[7]|clk              ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; takeTurn|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|i               ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[0]                  ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[1]                  ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[2]                  ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[3]                  ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[4]                  ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[5]                  ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[6]                  ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[7]                  ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; takeTurn                   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; 0.677  ; 0.861        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[0]                 ;
; 0.677  ; 0.861        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[1]                 ;
; 0.677  ; 0.861        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[2]                 ;
; 0.677  ; 0.861        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[3]                 ;
; 0.677  ; 0.861        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[4]                 ;
; 0.677  ; 0.861        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[5]                 ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[0]|clk             ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[1]|clk             ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[2]|clk             ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[3]|clk             ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[4]|clk             ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[5]|clk             ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[0]|clk              ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[1]|clk              ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[2]|clk              ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[3]|clk              ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[4]|clk              ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[5]|clk              ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[6]|clk              ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[7]|clk              ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; takeTurn|clk               ;
; 0.866  ; 0.866        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; dPCLK~clkctrl|inclk[0]     ;
; 0.866  ; 0.866        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; dPCLK~clkctrl|outclk       ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~inputclkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CAPclk'                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; enawRAMclk  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[9]  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[1]  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[2]  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[3]  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[4]  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[5]  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[6]  ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[10] ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[11] ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[12] ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[13] ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[14] ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[15] ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[1]  ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[2]  ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[3]  ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[4]  ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[5]  ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[7]  ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[8]  ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[9]  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[0]  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[6]  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; enawRAMclk  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[0]  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[1]  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[2]  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[3]  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[4]  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[5]  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[6]  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[7]  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[8]  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[9]  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[0]  ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[7]  ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[8]  ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[9]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[0]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[6]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; enawRAMclk  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[0]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[1]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[2]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[3]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[4]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[5]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[6]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[7]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[8]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[9]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; v_count[0]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; v_count[7]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; v_count[8]  ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; v_count[9]  ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[10] ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[11] ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[12] ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[1]  ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[2]  ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[3]  ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[4]  ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[5]  ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[7]  ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Z_1:DEPHASE|Qd[1]'                                                ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; DEPHASE|Qd[1]|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; DEPHASE|Qd[1]|q ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk|clk      ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CAPclk     ; 1.268  ; 1.532  ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 0.424  ; 0.989  ; Rise       ; PCLK            ;
;  D_in[0]  ; PCLK       ; -0.379 ; -0.121 ; Rise       ; PCLK            ;
;  D_in[1]  ; PCLK       ; 0.424  ; 0.989  ; Rise       ; PCLK            ;
;  D_in[2]  ; PCLK       ; 0.314  ; 0.883  ; Rise       ; PCLK            ;
;  D_in[3]  ; PCLK       ; 0.318  ; 0.877  ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; -0.258 ; -0.020 ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; 0.257  ; 0.832  ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; 0.327  ; 0.897  ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; 0.320  ; 0.878  ; Rise       ; PCLK            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CAPclk     ; -0.354 ; -0.615 ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 0.572  ; 0.315  ; Rise       ; PCLK            ;
;  D_in[0]  ; PCLK       ; 0.572  ; 0.315  ; Rise       ; PCLK            ;
;  D_in[1]  ; PCLK       ; -0.201 ; -0.760 ; Rise       ; PCLK            ;
;  D_in[2]  ; PCLK       ; -0.095 ; -0.655 ; Rise       ; PCLK            ;
;  D_in[3]  ; PCLK       ; -0.098 ; -0.650 ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; 0.451  ; 0.207  ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; -0.035 ; -0.595 ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; -0.107 ; -0.669 ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; -0.101 ; -0.651 ; Rise       ; PCLK            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 2.040 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 4.246 ; 4.399 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 2.982 ; 3.015 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 3.284 ; 3.327 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 3.313 ; 3.348 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 3.168 ; 3.201 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 3.231 ; 3.262 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 3.300 ; 3.349 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 2.990 ; 3.023 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 3.176 ; 3.210 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 3.291 ; 3.340 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 3.336 ; 3.375 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 3.196 ; 3.230 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 3.335 ; 3.378 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 4.246 ; 4.399 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 3.319 ; 3.369 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 3.328 ; 3.379 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 3.324 ; 3.374 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 3.986 ; 4.127 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 5.037 ; 5.219 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 4.028 ; 4.071 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 5.037 ; 5.219 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 4.026 ; 4.072 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 3.984 ; 4.029 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 2.016 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 2.908 ; 2.940 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 2.908 ; 2.940 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 3.198 ; 3.239 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 3.227 ; 3.260 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 3.086 ; 3.117 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 3.148 ; 3.177 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 3.213 ; 3.260 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 2.917 ; 2.947 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 3.093 ; 3.126 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 3.204 ; 3.251 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 3.249 ; 3.286 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 3.113 ; 3.146 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 3.248 ; 3.289 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 4.159 ; 4.309 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 3.232 ; 3.280 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 3.240 ; 3.289 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 3.237 ; 3.284 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 3.877 ; 2.072 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 3.903 ; 3.946 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 3.946 ; 3.987 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 4.953 ; 5.133 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 3.945 ; 3.989 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 3.903 ; 3.946 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+--------------------+---------+-------+----------+---------+---------------------+
; Clock              ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack   ; -1.821  ; 0.011 ; N/A      ; N/A     ; -3.000              ;
;  CAPclk            ; -1.821  ; 0.207 ; N/A      ; N/A     ; -1.000              ;
;  PCLK              ; -1.399  ; 0.188 ; N/A      ; N/A     ; -3.000              ;
;  Z_1:DEPHASE|Qd[1] ; 0.138   ; 0.011 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS    ; -54.502 ; 0.0   ; 0.0      ; 0.0     ; -59.957             ;
;  CAPclk            ; -47.382 ; 0.000 ; N/A      ; N/A     ; -37.000             ;
;  PCLK              ; -7.120  ; 0.000 ; N/A      ; N/A     ; -21.957             ;
;  Z_1:DEPHASE|Qd[1] ; 0.000   ; 0.000 ; N/A      ; N/A     ; -1.000              ;
+--------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CAPclk     ; 2.239  ; 2.381  ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 0.821  ; 1.211  ; Rise       ; PCLK            ;
;  D_in[0]  ; PCLK       ; -0.379 ; -0.121 ; Rise       ; PCLK            ;
;  D_in[1]  ; PCLK       ; 0.821  ; 1.211  ; Rise       ; PCLK            ;
;  D_in[2]  ; PCLK       ; 0.626  ; 1.048  ; Rise       ; PCLK            ;
;  D_in[3]  ; PCLK       ; 0.629  ; 1.040  ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; -0.258 ; -0.020 ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; 0.499  ; 0.917  ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; 0.655  ; 1.073  ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; 0.613  ; 1.026  ; Rise       ; PCLK            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CAPclk     ; -0.354 ; -0.615 ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 1.035  ; 0.994  ; Rise       ; PCLK            ;
;  D_in[0]  ; PCLK       ; 1.035  ; 0.994  ; Rise       ; PCLK            ;
;  D_in[1]  ; PCLK       ; -0.201 ; -0.636 ; Rise       ; PCLK            ;
;  D_in[2]  ; PCLK       ; -0.095 ; -0.486 ; Rise       ; PCLK            ;
;  D_in[3]  ; PCLK       ; -0.098 ; -0.478 ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; 0.813  ; 0.756  ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; -0.018 ; -0.346 ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; -0.107 ; -0.506 ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; -0.101 ; -0.467 ; Rise       ; PCLK            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 3.314 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 6.857 ; 6.950 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 4.974 ; 4.951 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 5.525 ; 5.490 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 5.547 ; 5.513 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 5.309 ; 5.287 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 5.394 ; 5.364 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 5.551 ; 5.522 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 4.979 ; 4.956 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 5.322 ; 5.303 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 5.531 ; 5.508 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 5.600 ; 5.558 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 5.355 ; 5.331 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 5.595 ; 5.565 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 6.857 ; 6.950 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 5.564 ; 5.541 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 5.592 ; 5.567 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 5.590 ; 5.565 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 6.709 ; 6.779 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 7.817 ; 7.945 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 6.345 ; 6.355 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 7.817 ; 7.945 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 6.335 ; 6.327 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 6.285 ; 6.302 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 2.016 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 2.908 ; 2.940 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 2.908 ; 2.940 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 3.198 ; 3.239 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 3.227 ; 3.260 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 3.086 ; 3.117 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 3.148 ; 3.177 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 3.213 ; 3.260 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 2.917 ; 2.947 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 3.093 ; 3.126 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 3.204 ; 3.251 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 3.249 ; 3.286 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 3.113 ; 3.146 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 3.248 ; 3.289 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 4.159 ; 4.309 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 3.232 ; 3.280 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 3.240 ; 3.289 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 3.237 ; 3.284 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 3.877 ; 2.072 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 3.903 ; 3.946 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 3.946 ; 3.987 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 4.953 ; 5.133 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 3.945 ; 3.989 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 3.903 ; 3.946 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; D_out[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_out[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_out[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_out[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outCLK        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; HREF                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; D_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; RAMadr[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; outCLK        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; D_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; RAMadr[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outCLK        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------+
; Setup Transfers                                                            ;
+------------+-------------------+----------+----------+----------+----------+
; From Clock ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------+----------+----------+----------+----------+
; CAPclk     ; CAPclk            ; 0        ; 0        ; 0        ; 683      ;
; PCLK       ; PCLK              ; 4        ; 0        ; 56       ; 20       ;
; CAPclk     ; Z_1:DEPHASE|Qd[1] ; 1        ; 1        ; 0        ; 0        ;
+------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------+
; Hold Transfers                                                             ;
+------------+-------------------+----------+----------+----------+----------+
; From Clock ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------+----------+----------+----------+----------+
; CAPclk     ; CAPclk            ; 0        ; 0        ; 0        ; 683      ;
; PCLK       ; PCLK              ; 4        ; 0        ; 56       ; 20       ;
; CAPclk     ; Z_1:DEPHASE|Qd[1] ; 1        ; 1        ; 0        ; 0        ;
+------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 64    ; 64   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Jun 11 17:35:48 2024
Info: Command: quartus_sta CAPdiez -c CAPdiez
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CAPdiez.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CAPclk CAPclk
    Info (332105): create_clock -period 1.000 -name Z_1:DEPHASE|Qd[1] Z_1:DEPHASE|Qd[1]
    Info (332105): create_clock -period 1.000 -name PCLK PCLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.821
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.821             -47.382 CAPclk 
    Info (332119):    -1.399              -7.120 PCLK 
    Info (332119):     0.138               0.000 Z_1:DEPHASE|Qd[1] 
Info (332146): Worst-case hold slack is 0.072
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.072               0.000 Z_1:DEPHASE|Qd[1] 
    Info (332119):     0.358               0.000 PCLK 
    Info (332119):     0.399               0.000 CAPclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.000 PCLK 
    Info (332119):    -1.000             -37.000 CAPclk 
    Info (332119):    -1.000              -1.000 Z_1:DEPHASE|Qd[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.545
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.545             -38.771 CAPclk 
    Info (332119):    -1.171              -5.856 PCLK 
    Info (332119):     0.184               0.000 Z_1:DEPHASE|Qd[1] 
Info (332146): Worst-case hold slack is 0.061
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.061               0.000 Z_1:DEPHASE|Qd[1] 
    Info (332119):     0.312               0.000 PCLK 
    Info (332119):     0.354               0.000 CAPclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.000 PCLK 
    Info (332119):    -1.000             -37.000 CAPclk 
    Info (332119):    -1.000              -1.000 Z_1:DEPHASE|Qd[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.579
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.579             -10.713 CAPclk 
    Info (332119):    -0.290              -1.124 PCLK 
    Info (332119):     0.311               0.000 Z_1:DEPHASE|Qd[1] 
Info (332146): Worst-case hold slack is 0.011
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.011               0.000 Z_1:DEPHASE|Qd[1] 
    Info (332119):     0.188               0.000 PCLK 
    Info (332119):     0.207               0.000 CAPclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.957 PCLK 
    Info (332119):    -1.000             -37.000 CAPclk 
    Info (332119):    -1.000              -1.000 Z_1:DEPHASE|Qd[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4675 megabytes
    Info: Processing ended: Tue Jun 11 17:35:50 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


