# Uso del PLL IP-CORE #

- Para este ejercicio se confguró un bloque *Clocking wizard*, este permite generar un reloj interno de 10mHz a partir de un reloj externo de 100Mhz.

__Diagrama de bloques del módulo__

</br>

![Diagrama de bloques de todo el sistema](/images/EJ1_DIAGRAM.png)

__Testbench del módulo__
</br>


![Diagrama de bloques de todo el sistema](/images/EJ1_TB.png)
