
Slave1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000962  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000008ee  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000c  00800100  00800100  00000962  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000962  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000994  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000138  00000000  00000000  000009d4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001396  00000000  00000000  00000b0c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000b3f  00000000  00000000  00001ea2  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000bef  00000000  00000000  000029e1  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000022c  00000000  00000000  000035d0  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000072c  00000000  00000000  000037fc  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000004fe  00000000  00000000  00003f28  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000d8  00000000  00000000  00004426  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3b 00 	jmp	0x76	; 0x76 <__ctors_end>
   4:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
   8:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
   c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  10:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  14:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  18:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  1c:	0c 94 7e 02 	jmp	0x4fc	; 0x4fc <__vector_7>
  20:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  24:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  28:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  2c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  30:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  34:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  38:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  3c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  40:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  44:	0c 94 6f 02 	jmp	0x4de	; 0x4de <__vector_17>
  48:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  4c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  50:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  54:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  58:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  5c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  60:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  64:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  68:	ec 02       	muls	r30, r28
  6a:	f3 02       	muls	r31, r19
  6c:	fa 02       	muls	r31, r26
  6e:	04 03       	mulsu	r16, r20
  70:	0e 03       	fmul	r16, r22
  72:	18 03       	fmul	r17, r16
  74:	22 03       	mulsu	r18, r18

00000076 <__ctors_end>:
  76:	11 24       	eor	r1, r1
  78:	1f be       	out	0x3f, r1	; 63
  7a:	cf ef       	ldi	r28, 0xFF	; 255
  7c:	d8 e0       	ldi	r29, 0x08	; 8
  7e:	de bf       	out	0x3e, r29	; 62
  80:	cd bf       	out	0x3d, r28	; 61

00000082 <__do_clear_bss>:
  82:	21 e0       	ldi	r18, 0x01	; 1
  84:	a0 e0       	ldi	r26, 0x00	; 0
  86:	b1 e0       	ldi	r27, 0x01	; 1
  88:	01 c0       	rjmp	.+2      	; 0x8c <.do_clear_bss_start>

0000008a <.do_clear_bss_loop>:
  8a:	1d 92       	st	X+, r1

0000008c <.do_clear_bss_start>:
  8c:	ac 30       	cpi	r26, 0x0C	; 12
  8e:	b2 07       	cpc	r27, r18
  90:	e1 f7       	brne	.-8      	; 0x8a <.do_clear_bss_loop>
  92:	0e 94 c4 01 	call	0x388	; 0x388 <main>
  96:	0c 94 75 04 	jmp	0x8ea	; 0x8ea <_exit>

0000009a <__bad_interrupt>:
  9a:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000009e <Escribir_Reg>:


#define ADDR_WRITE  ((DIRECCION_SENSOR << 1) | 0)
#define ADDR_READ   ((DIRECCION_SENSOR << 1) | 1)

void Escribir_Reg(uint8_t reg, uint8_t valor) {
  9e:	cf 93       	push	r28
  a0:	df 93       	push	r29
  a2:	d8 2f       	mov	r29, r24
  a4:	c6 2f       	mov	r28, r22
	I2C_Master_Start();
  a6:	0e 94 44 01 	call	0x288	; 0x288 <I2C_Master_Start>
	I2C_Master_Write(ADDR_WRITE);
  aa:	82 e5       	ldi	r24, 0x52	; 82
  ac:	0e 94 6a 01 	call	0x2d4	; 0x2d4 <I2C_Master_Write>
	I2C_Master_Write(COMANDO_BIT | reg);
  b0:	8d 2f       	mov	r24, r29
  b2:	80 68       	ori	r24, 0x80	; 128
  b4:	0e 94 6a 01 	call	0x2d4	; 0x2d4 <I2C_Master_Write>
	I2C_Master_Write(valor);
  b8:	8c 2f       	mov	r24, r28
  ba:	0e 94 6a 01 	call	0x2d4	; 0x2d4 <I2C_Master_Write>
	I2C_Master_Stop();
  be:	0e 94 62 01 	call	0x2c4	; 0x2c4 <I2C_Master_Stop>
}
  c2:	df 91       	pop	r29
  c4:	cf 91       	pop	r28
  c6:	08 95       	ret

000000c8 <Iniciar_Sensor>:

void Iniciar_Sensor(tiempo_t t, ganancia_t g) {
  c8:	cf 93       	push	r28
  ca:	df 93       	push	r29
  cc:	d8 2f       	mov	r29, r24
  ce:	c6 2f       	mov	r28, r22

	Escribir_Reg(REG_ENABLE, CMD_ENCENDER);
  d0:	61 e0       	ldi	r22, 0x01	; 1
  d2:	80 e0       	ldi	r24, 0x00	; 0
  d4:	0e 94 4f 00 	call	0x9e	; 0x9e <Escribir_Reg>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  d8:	8f ed       	ldi	r24, 0xDF	; 223
  da:	9e e2       	ldi	r25, 0x2E	; 46
  dc:	01 97       	sbiw	r24, 0x01	; 1
  de:	f1 f7       	brne	.-4      	; 0xdc <Iniciar_Sensor+0x14>
  e0:	00 c0       	rjmp	.+0      	; 0xe2 <Iniciar_Sensor+0x1a>
  e2:	00 00       	nop
	_delay_ms(3);
	

	Escribir_Reg(REG_ENABLE, CMD_ENCENDER | CMD_ACTIVAR_ADC);
  e4:	63 e0       	ldi	r22, 0x03	; 3
  e6:	80 e0       	ldi	r24, 0x00	; 0
  e8:	0e 94 4f 00 	call	0x9e	; 0x9e <Escribir_Reg>
	

	Escribir_Reg(REG_TIEMPO, t);
  ec:	6d 2f       	mov	r22, r29
  ee:	81 e0       	ldi	r24, 0x01	; 1
  f0:	0e 94 4f 00 	call	0x9e	; 0x9e <Escribir_Reg>
	Escribir_Reg(REG_CONTROL, g);
  f4:	6c 2f       	mov	r22, r28
  f6:	8f e0       	ldi	r24, 0x0F	; 15
  f8:	0e 94 4f 00 	call	0x9e	; 0x9e <Escribir_Reg>
}
  fc:	df 91       	pop	r29
  fe:	cf 91       	pop	r28
 100:	08 95       	ret

00000102 <Leer_Sensor>:


void Leer_Sensor(DatosColor *d) {
 102:	0f 93       	push	r16
 104:	1f 93       	push	r17
 106:	cf 93       	push	r28
 108:	df 93       	push	r29
 10a:	00 d0       	rcall	.+0      	; 0x10c <Leer_Sensor+0xa>
 10c:	cd b7       	in	r28, 0x3d	; 61
 10e:	de b7       	in	r29, 0x3e	; 62
 110:	8c 01       	movw	r16, r24
	uint8_t bajo, alto;

	I2C_Master_Start();
 112:	0e 94 44 01 	call	0x288	; 0x288 <I2C_Master_Start>
	I2C_Master_Write(ADDR_WRITE);
 116:	82 e5       	ldi	r24, 0x52	; 82
 118:	0e 94 6a 01 	call	0x2d4	; 0x2d4 <I2C_Master_Write>
	I2C_Master_Write(COMANDO_BIT | REG_DATOS); 
 11c:	84 e9       	ldi	r24, 0x94	; 148
 11e:	0e 94 6a 01 	call	0x2d4	; 0x2d4 <I2C_Master_Write>
	
	I2C_Master_RepeatedStart();
 122:	0e 94 53 01 	call	0x2a6	; 0x2a6 <I2C_Master_RepeatedStart>
	I2C_Master_Write(ADDR_READ);
 126:	83 e5       	ldi	r24, 0x53	; 83
 128:	0e 94 6a 01 	call	0x2d4	; 0x2d4 <I2C_Master_Write>

	I2C_Master_Read(&bajo, 1);
 12c:	61 e0       	ldi	r22, 0x01	; 1
 12e:	ce 01       	movw	r24, r28
 130:	01 96       	adiw	r24, 0x01	; 1
 132:	0e 94 7e 01 	call	0x2fc	; 0x2fc <I2C_Master_Read>
	I2C_Master_Read(&alto, 1);
 136:	61 e0       	ldi	r22, 0x01	; 1
 138:	ce 01       	movw	r24, r28
 13a:	02 96       	adiw	r24, 0x02	; 2
 13c:	0e 94 7e 01 	call	0x2fc	; 0x2fc <I2C_Master_Read>
	d->c = (uint16_t)(alto << 8) | bajo;
 140:	80 e0       	ldi	r24, 0x00	; 0
 142:	9a 81       	ldd	r25, Y+2	; 0x02
 144:	29 81       	ldd	r18, Y+1	; 0x01
 146:	82 2b       	or	r24, r18
 148:	f8 01       	movw	r30, r16
 14a:	97 83       	std	Z+7, r25	; 0x07
 14c:	86 83       	std	Z+6, r24	; 0x06

	//LEER ROJO
	I2C_Master_Read(&bajo, 1);
 14e:	61 e0       	ldi	r22, 0x01	; 1
 150:	ce 01       	movw	r24, r28
 152:	01 96       	adiw	r24, 0x01	; 1
 154:	0e 94 7e 01 	call	0x2fc	; 0x2fc <I2C_Master_Read>
	I2C_Master_Read(&alto, 1);
 158:	61 e0       	ldi	r22, 0x01	; 1
 15a:	ce 01       	movw	r24, r28
 15c:	02 96       	adiw	r24, 0x02	; 2
 15e:	0e 94 7e 01 	call	0x2fc	; 0x2fc <I2C_Master_Read>
	d->r = (uint16_t)(alto << 8) | bajo;
 162:	80 e0       	ldi	r24, 0x00	; 0
 164:	9a 81       	ldd	r25, Y+2	; 0x02
 166:	29 81       	ldd	r18, Y+1	; 0x01
 168:	82 2b       	or	r24, r18
 16a:	f8 01       	movw	r30, r16
 16c:	91 83       	std	Z+1, r25	; 0x01
 16e:	80 83       	st	Z, r24

	//LEER VERDE
	I2C_Master_Read(&bajo, 1);
 170:	61 e0       	ldi	r22, 0x01	; 1
 172:	ce 01       	movw	r24, r28
 174:	01 96       	adiw	r24, 0x01	; 1
 176:	0e 94 7e 01 	call	0x2fc	; 0x2fc <I2C_Master_Read>
	I2C_Master_Read(&alto, 1);
 17a:	61 e0       	ldi	r22, 0x01	; 1
 17c:	ce 01       	movw	r24, r28
 17e:	02 96       	adiw	r24, 0x02	; 2
 180:	0e 94 7e 01 	call	0x2fc	; 0x2fc <I2C_Master_Read>
	d->g = (uint16_t)(alto << 8) | bajo;
 184:	80 e0       	ldi	r24, 0x00	; 0
 186:	9a 81       	ldd	r25, Y+2	; 0x02
 188:	29 81       	ldd	r18, Y+1	; 0x01
 18a:	82 2b       	or	r24, r18
 18c:	f8 01       	movw	r30, r16
 18e:	93 83       	std	Z+3, r25	; 0x03
 190:	82 83       	std	Z+2, r24	; 0x02

	//LEER AZUL
	I2C_Master_Read(&bajo, 1);
 192:	61 e0       	ldi	r22, 0x01	; 1
 194:	ce 01       	movw	r24, r28
 196:	01 96       	adiw	r24, 0x01	; 1
 198:	0e 94 7e 01 	call	0x2fc	; 0x2fc <I2C_Master_Read>
	I2C_Master_Read(&alto, 0);
 19c:	60 e0       	ldi	r22, 0x00	; 0
 19e:	ce 01       	movw	r24, r28
 1a0:	02 96       	adiw	r24, 0x02	; 2
 1a2:	0e 94 7e 01 	call	0x2fc	; 0x2fc <I2C_Master_Read>
	d->b = (uint16_t)(alto << 8) | bajo;
 1a6:	80 e0       	ldi	r24, 0x00	; 0
 1a8:	9a 81       	ldd	r25, Y+2	; 0x02
 1aa:	29 81       	ldd	r18, Y+1	; 0x01
 1ac:	82 2b       	or	r24, r18
 1ae:	f8 01       	movw	r30, r16
 1b0:	95 83       	std	Z+5, r25	; 0x05
 1b2:	84 83       	std	Z+4, r24	; 0x04

	I2C_Master_Stop();
 1b4:	0e 94 62 01 	call	0x2c4	; 0x2c4 <I2C_Master_Stop>
 1b8:	0f 90       	pop	r0
 1ba:	0f 90       	pop	r0
 1bc:	df 91       	pop	r29
 1be:	cf 91       	pop	r28
 1c0:	1f 91       	pop	r17
 1c2:	0f 91       	pop	r16
 1c4:	08 95       	ret

000001c6 <I2C_Master_Init>:


#include "I2C_LIB.h"


void I2C_Master_Init(unsigned long SCL_Clock, uint8_t Prescaler){
 1c6:	0f 93       	push	r16
 1c8:	1f 93       	push	r17
 1ca:	cf 93       	push	r28
 1cc:	8b 01       	movw	r16, r22
 1ce:	9c 01       	movw	r18, r24
 1d0:	c4 2f       	mov	r28, r20

	DDRC &= ~((1<<DDC4)|(1<<DDC5));
 1d2:	87 b1       	in	r24, 0x07	; 7
 1d4:	8f 7c       	andi	r24, 0xCF	; 207
 1d6:	87 b9       	out	0x07, r24	; 7
	

	TWSR &= ~((1<<TWPS1)|(1<<TWPS0));
 1d8:	e9 eb       	ldi	r30, 0xB9	; 185
 1da:	f0 e0       	ldi	r31, 0x00	; 0
 1dc:	80 81       	ld	r24, Z
 1de:	8c 7f       	andi	r24, 0xFC	; 252
 1e0:	80 83       	st	Z, r24
	
	switch(Prescaler){
 1e2:	44 30       	cpi	r20, 0x04	; 4
 1e4:	79 f0       	breq	.+30     	; 0x204 <I2C_Master_Init+0x3e>
 1e6:	18 f4       	brcc	.+6      	; 0x1ee <I2C_Master_Init+0x28>
 1e8:	41 30       	cpi	r20, 0x01	; 1
 1ea:	31 f0       	breq	.+12     	; 0x1f8 <I2C_Master_Init+0x32>
 1ec:	23 c0       	rjmp	.+70     	; 0x234 <I2C_Master_Init+0x6e>
 1ee:	40 31       	cpi	r20, 0x10	; 16
 1f0:	91 f0       	breq	.+36     	; 0x216 <I2C_Master_Init+0x50>
 1f2:	40 34       	cpi	r20, 0x40	; 64
 1f4:	c9 f0       	breq	.+50     	; 0x228 <I2C_Master_Init+0x62>
 1f6:	1e c0       	rjmp	.+60     	; 0x234 <I2C_Master_Init+0x6e>
		case 1:
		
		TWSR &= ~((1<<TWPS1)|(1<<TWPS0));
 1f8:	e9 eb       	ldi	r30, 0xB9	; 185
 1fa:	f0 e0       	ldi	r31, 0x00	; 0
 1fc:	80 81       	ld	r24, Z
 1fe:	8c 7f       	andi	r24, 0xFC	; 252
 200:	80 83       	st	Z, r24
		break;
 202:	1e c0       	rjmp	.+60     	; 0x240 <I2C_Master_Init+0x7a>
		case 4:
		TWSR &= ~(1<<TWPS1);
 204:	e9 eb       	ldi	r30, 0xB9	; 185
 206:	f0 e0       	ldi	r31, 0x00	; 0
 208:	80 81       	ld	r24, Z
 20a:	8d 7f       	andi	r24, 0xFD	; 253
 20c:	80 83       	st	Z, r24
		TWSR |= (1<<TWPS0);
 20e:	80 81       	ld	r24, Z
 210:	81 60       	ori	r24, 0x01	; 1
 212:	80 83       	st	Z, r24
		break;
 214:	15 c0       	rjmp	.+42     	; 0x240 <I2C_Master_Init+0x7a>
		case 16:
		TWSR &= ~(1<<TWPS0);
 216:	e9 eb       	ldi	r30, 0xB9	; 185
 218:	f0 e0       	ldi	r31, 0x00	; 0
 21a:	80 81       	ld	r24, Z
 21c:	8e 7f       	andi	r24, 0xFE	; 254
 21e:	80 83       	st	Z, r24
		TWSR |= (1<<TWPS1);
 220:	80 81       	ld	r24, Z
 222:	82 60       	ori	r24, 0x02	; 2
 224:	80 83       	st	Z, r24
		break;
 226:	0c c0       	rjmp	.+24     	; 0x240 <I2C_Master_Init+0x7a>
		case 64:
		TWSR |= (1<<TWPS1)|(1<<TWPS0);
 228:	e9 eb       	ldi	r30, 0xB9	; 185
 22a:	f0 e0       	ldi	r31, 0x00	; 0
 22c:	80 81       	ld	r24, Z
 22e:	83 60       	ori	r24, 0x03	; 3
 230:	80 83       	st	Z, r24
		break;
 232:	06 c0       	rjmp	.+12     	; 0x240 <I2C_Master_Init+0x7a>
		default:
		TWSR &= ~((1<<TWPS1)|(1<<TWPS0));
 234:	e9 eb       	ldi	r30, 0xB9	; 185
 236:	f0 e0       	ldi	r31, 0x00	; 0
 238:	80 81       	ld	r24, Z
 23a:	8c 7f       	andi	r24, 0xFC	; 252
 23c:	80 83       	st	Z, r24
		Prescaler = 1;
 23e:	c1 e0       	ldi	r28, 0x01	; 1
		break;
	}
	

	TWBR = ((F_CPU/SCL_Clock)-16)/(2*Prescaler);
 240:	60 e0       	ldi	r22, 0x00	; 0
 242:	74 e2       	ldi	r23, 0x24	; 36
 244:	84 ef       	ldi	r24, 0xF4	; 244
 246:	90 e0       	ldi	r25, 0x00	; 0
 248:	a9 01       	movw	r20, r18
 24a:	98 01       	movw	r18, r16
 24c:	0e 94 4d 04 	call	0x89a	; 0x89a <__udivmodsi4>
 250:	ca 01       	movw	r24, r20
 252:	b9 01       	movw	r22, r18
 254:	60 51       	subi	r22, 0x10	; 16
 256:	71 09       	sbc	r23, r1
 258:	81 09       	sbc	r24, r1
 25a:	91 09       	sbc	r25, r1
 25c:	4c 2f       	mov	r20, r28
 25e:	50 e0       	ldi	r21, 0x00	; 0
 260:	9a 01       	movw	r18, r20
 262:	22 0f       	add	r18, r18
 264:	33 1f       	adc	r19, r19
 266:	03 2e       	mov	r0, r19
 268:	00 0c       	add	r0, r0
 26a:	44 0b       	sbc	r20, r20
 26c:	55 0b       	sbc	r21, r21
 26e:	0e 94 4d 04 	call	0x89a	; 0x89a <__udivmodsi4>
 272:	20 93 b8 00 	sts	0x00B8, r18	; 0x8000b8 <__TEXT_REGION_LENGTH__+0x7f80b8>

	TWCR |= (1<<TWEN);
 276:	ec eb       	ldi	r30, 0xBC	; 188
 278:	f0 e0       	ldi	r31, 0x00	; 0
 27a:	80 81       	ld	r24, Z
 27c:	84 60       	ori	r24, 0x04	; 4
 27e:	80 83       	st	Z, r24
}
 280:	cf 91       	pop	r28
 282:	1f 91       	pop	r17
 284:	0f 91       	pop	r16
 286:	08 95       	ret

00000288 <I2C_Master_Start>:

uint8_t I2C_Master_Start(void){

	TWCR = (1<<TWINT)|(1<<TWSTA)|(1<<TWEN);
 288:	84 ea       	ldi	r24, 0xA4	; 164
 28a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	

	while (!(TWCR & (1<<TWINT)));
 28e:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 292:	88 23       	and	r24, r24
 294:	e4 f7       	brge	.-8      	; 0x28e <I2C_Master_Start+0x6>
	
	return ((TWSR & 0xF8) == 0x08);
 296:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 29a:	98 7f       	andi	r25, 0xF8	; 248
 29c:	81 e0       	ldi	r24, 0x01	; 1
 29e:	98 30       	cpi	r25, 0x08	; 8
 2a0:	09 f0       	breq	.+2      	; 0x2a4 <I2C_Master_Start+0x1c>
 2a2:	80 e0       	ldi	r24, 0x00	; 0
}
 2a4:	08 95       	ret

000002a6 <I2C_Master_RepeatedStart>:

uint8_t I2C_Master_RepeatedStart(void){

	TWCR = (1<<TWINT)|(1<<TWSTA)|(1<<TWEN);
 2a6:	84 ea       	ldi	r24, 0xA4	; 164
 2a8:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	while (!(TWCR & (1<<TWINT)));
 2ac:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 2b0:	88 23       	and	r24, r24
 2b2:	e4 f7       	brge	.-8      	; 0x2ac <I2C_Master_RepeatedStart+0x6>

	return ((TWSR & 0xF8) == 0x10);
 2b4:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 2b8:	98 7f       	andi	r25, 0xF8	; 248
 2ba:	81 e0       	ldi	r24, 0x01	; 1
 2bc:	90 31       	cpi	r25, 0x10	; 16
 2be:	09 f0       	breq	.+2      	; 0x2c2 <I2C_Master_RepeatedStart+0x1c>
 2c0:	80 e0       	ldi	r24, 0x00	; 0
}
 2c2:	08 95       	ret

000002c4 <I2C_Master_Stop>:

void I2C_Master_Stop(void){
	TWCR = (1<<TWEN)|(1<<TWINT)|(1<<TWSTO);
 2c4:	84 e9       	ldi	r24, 0x94	; 148
 2c6:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	while(TWCR & (1<<TWSTO));
 2ca:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 2ce:	84 fd       	sbrc	r24, 4
 2d0:	fc cf       	rjmp	.-8      	; 0x2ca <I2C_Master_Stop+0x6>
}
 2d2:	08 95       	ret

000002d4 <I2C_Master_Write>:

uint8_t I2C_Master_Write(uint8_t dato){
	uint8_t estado;
	
	TWDR = dato;
 2d4:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
	TWCR = (1<<TWEN)|(1<<TWINT);
 2d8:	84 e8       	ldi	r24, 0x84	; 132
 2da:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	
	while (!(TWCR & (1<<TWINT)));
 2de:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 2e2:	88 23       	and	r24, r24
 2e4:	e4 f7       	brge	.-8      	; 0x2de <I2C_Master_Write+0xa>
	
	estado = TWSR & 0xF8;
 2e6:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 2ea:	88 7f       	andi	r24, 0xF8	; 248
	

	if (estado == 0x18 || estado == 0x28) {
 2ec:	88 31       	cpi	r24, 0x18	; 24
 2ee:	21 f0       	breq	.+8      	; 0x2f8 <I2C_Master_Write+0x24>
 2f0:	88 32       	cpi	r24, 0x28	; 40
 2f2:	19 f4       	brne	.+6      	; 0x2fa <I2C_Master_Write+0x26>
		return 1;
 2f4:	81 e0       	ldi	r24, 0x01	; 1
 2f6:	08 95       	ret
 2f8:	81 e0       	ldi	r24, 0x01	; 1
		} else {
		return estado;
	}
}
 2fa:	08 95       	ret

000002fc <I2C_Master_Read>:


uint8_t I2C_Master_Read(uint8_t *buffer, uint8_t ack){
 2fc:	fc 01       	movw	r30, r24
	uint8_t estado;
	
	if (ack) {
 2fe:	66 23       	and	r22, r22
 300:	21 f0       	breq	.+8      	; 0x30a <I2C_Master_Read+0xe>

		TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA);
 302:	84 ec       	ldi	r24, 0xC4	; 196
 304:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 308:	03 c0       	rjmp	.+6      	; 0x310 <I2C_Master_Read+0x14>
		} else {

		TWCR = (1<<TWINT)|(1<<TWEN);
 30a:	84 e8       	ldi	r24, 0x84	; 132
 30c:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	}
	
	while (!(TWCR & (1<<TWINT)));
 310:	90 91 bc 00 	lds	r25, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 314:	99 23       	and	r25, r25
 316:	e4 f7       	brge	.-8      	; 0x310 <I2C_Master_Read+0x14>
	
	estado = TWSR & 0xF8;
 318:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 31c:	98 7f       	andi	r25, 0xF8	; 248
	

	if (ack && estado != 0x50)
 31e:	66 23       	and	r22, r22
 320:	11 f0       	breq	.+4      	; 0x326 <I2C_Master_Read+0x2a>
 322:	90 35       	cpi	r25, 0x50	; 80
 324:	49 f4       	brne	.+18     	; 0x338 <I2C_Master_Read+0x3c>
	return 0;
	if (!ack && estado != 0x58)
 326:	61 11       	cpse	r22, r1
 328:	02 c0       	rjmp	.+4      	; 0x32e <I2C_Master_Read+0x32>
 32a:	98 35       	cpi	r25, 0x58	; 88
 32c:	39 f4       	brne	.+14     	; 0x33c <I2C_Master_Read+0x40>
	return 0;
	
	*buffer = TWDR;
 32e:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 332:	80 83       	st	Z, r24
	return 1;
 334:	81 e0       	ldi	r24, 0x01	; 1
 336:	08 95       	ret
	
	estado = TWSR & 0xF8;
	

	if (ack && estado != 0x50)
	return 0;
 338:	80 e0       	ldi	r24, 0x00	; 0
 33a:	08 95       	ret
	if (!ack && estado != 0x58)
	return 0;
 33c:	80 e0       	ldi	r24, 0x00	; 0
	
	*buffer = TWDR;
	return 1;
}
 33e:	08 95       	ret

00000340 <setup>:
DatosColor c;

volatile char COLOR_DETECTADO = 0;

void setup(){
	DDRD |= (1 << PIN_ROJO) | (1 << PIN_AZUL) | (1 << PIN_DEBUG);
 340:	8a b1       	in	r24, 0x0a	; 10
 342:	84 63       	ori	r24, 0x34	; 52
 344:	8a b9       	out	0x0a, r24	; 10
	PORTD &= ~((1 << PIN_ROJO) | (1 << PIN_AZUL) | (1 << PIN_DEBUG));
 346:	8b b1       	in	r24, 0x0b	; 11
 348:	8b 7c       	andi	r24, 0xCB	; 203
 34a:	8b b9       	out	0x0b, r24	; 11
	
	SPI_INIT(SPI_SLAVE, DATA_MSB, CLOCK_LOW, FIRST_EDGE);
 34c:	20 e0       	ldi	r18, 0x00	; 0
 34e:	40 e0       	ldi	r20, 0x00	; 0
 350:	60 e0       	ldi	r22, 0x00	; 0
 352:	80 e4       	ldi	r24, 0x40	; 64
 354:	0e 94 bd 02 	call	0x57a	; 0x57a <SPI_INIT>
	SPCR |= (1 << SPIE);
 358:	8c b5       	in	r24, 0x2c	; 44
 35a:	80 68       	ori	r24, 0x80	; 128
 35c:	8c bd       	out	0x2c, r24	; 44
	
	update_DutyCycle1(1000);
 35e:	88 ee       	ldi	r24, 0xE8	; 232
 360:	93 e0       	ldi	r25, 0x03	; 3
 362:	0e 94 a9 02 	call	0x552	; 0x552 <update_DutyCycle1>
	
	I2C_Master_Init(100000, 1);
 366:	41 e0       	ldi	r20, 0x01	; 1
 368:	60 ea       	ldi	r22, 0xA0	; 160
 36a:	76 e8       	ldi	r23, 0x86	; 134
 36c:	81 e0       	ldi	r24, 0x01	; 1
 36e:	90 e0       	ldi	r25, 0x00	; 0
 370:	0e 94 e3 00 	call	0x1c6	; 0x1c6 <I2C_Master_Init>
	Iniciar_Sensor(TIEMPO_50MS, GANANCIA_4X);
 374:	61 e0       	ldi	r22, 0x01	; 1
 376:	8b ee       	ldi	r24, 0xEB	; 235
 378:	0e 94 64 00 	call	0xc8	; 0xc8 <Iniciar_Sensor>
	PWM1_Init();
 37c:	0e 94 99 02 	call	0x532	; 0x532 <PWM1_Init>
	PWM2_Init();
 380:	0e 94 ae 02 	call	0x55c	; 0x55c <PWM2_Init>
	sei();
 384:	78 94       	sei
 386:	08 95       	ret

00000388 <main>:
}

int main(void) {
	setup();
 388:	0e 94 a0 01 	call	0x340	; 0x340 <setup>
	while (1) {
		Leer_Sensor(&c);
 38c:	84 e0       	ldi	r24, 0x04	; 4
 38e:	91 e0       	ldi	r25, 0x01	; 1
 390:	0e 94 81 00 	call	0x102	; 0x102 <Leer_Sensor>

		PORTD ^= (1 << PIN_DEBUG);
 394:	9b b1       	in	r25, 0x0b	; 11
 396:	80 e2       	ldi	r24, 0x20	; 32
 398:	89 27       	eor	r24, r25
 39a:	8b b9       	out	0x0b, r24	; 11
		PORTD &= ~((1 << PIN_ROJO) | (1 << PIN_AZUL));
 39c:	8b b1       	in	r24, 0x0b	; 11
 39e:	8b 7e       	andi	r24, 0xEB	; 235
 3a0:	8b b9       	out	0x0b, r24	; 11
		
		if (c.c > 30) {
 3a2:	80 91 0a 01 	lds	r24, 0x010A	; 0x80010a <c+0x6>
 3a6:	90 91 0b 01 	lds	r25, 0x010B	; 0x80010b <c+0x7>
 3aa:	4f 97       	sbiw	r24, 0x1f	; 31
 3ac:	08 f4       	brcc	.+2      	; 0x3b0 <main+0x28>
 3ae:	8d c0       	rjmp	.+282    	; 0x4ca <__EEPROM_REGION_LENGTH__+0xca>
			if ( ((uint32_t)c.b * 3 > (c.r + c.g) * 1.2) && (c.b > 50) ) {
 3b0:	04 e0       	ldi	r16, 0x04	; 4
 3b2:	11 e0       	ldi	r17, 0x01	; 1
 3b4:	f8 01       	movw	r30, r16
 3b6:	c4 81       	ldd	r28, Z+4	; 0x04
 3b8:	d5 81       	ldd	r29, Z+5	; 0x05
 3ba:	ce 01       	movw	r24, r28
 3bc:	a0 e0       	ldi	r26, 0x00	; 0
 3be:	b0 e0       	ldi	r27, 0x00	; 0
 3c0:	ac 01       	movw	r20, r24
 3c2:	bd 01       	movw	r22, r26
 3c4:	44 0f       	add	r20, r20
 3c6:	55 1f       	adc	r21, r21
 3c8:	66 1f       	adc	r22, r22
 3ca:	77 1f       	adc	r23, r23
 3cc:	6a 01       	movw	r12, r20
 3ce:	7b 01       	movw	r14, r22
 3d0:	c8 0e       	add	r12, r24
 3d2:	d9 1e       	adc	r13, r25
 3d4:	ea 1e       	adc	r14, r26
 3d6:	fb 1e       	adc	r15, r27
 3d8:	c7 01       	movw	r24, r14
 3da:	b6 01       	movw	r22, r12
 3dc:	0e 94 29 03 	call	0x652	; 0x652 <__floatunsisf>
 3e0:	4b 01       	movw	r8, r22
 3e2:	5c 01       	movw	r10, r24
 3e4:	f8 01       	movw	r30, r16
 3e6:	e0 80       	ld	r14, Z
 3e8:	f1 80       	ldd	r15, Z+1	; 0x01
 3ea:	02 81       	ldd	r16, Z+2	; 0x02
 3ec:	13 81       	ldd	r17, Z+3	; 0x03
 3ee:	b7 01       	movw	r22, r14
 3f0:	60 0f       	add	r22, r16
 3f2:	71 1f       	adc	r23, r17
 3f4:	80 e0       	ldi	r24, 0x00	; 0
 3f6:	90 e0       	ldi	r25, 0x00	; 0
 3f8:	0e 94 29 03 	call	0x652	; 0x652 <__floatunsisf>
 3fc:	2a e9       	ldi	r18, 0x9A	; 154
 3fe:	39 e9       	ldi	r19, 0x99	; 153
 400:	49 e9       	ldi	r20, 0x99	; 153
 402:	5f e3       	ldi	r21, 0x3F	; 63
 404:	0e 94 6b 03 	call	0x6d6	; 0x6d6 <__mulsf3>
 408:	9b 01       	movw	r18, r22
 40a:	ac 01       	movw	r20, r24
 40c:	c5 01       	movw	r24, r10
 40e:	b4 01       	movw	r22, r8
 410:	0e 94 66 03 	call	0x6cc	; 0x6cc <__gesf2>
 414:	18 16       	cp	r1, r24
 416:	a4 f4       	brge	.+40     	; 0x440 <__EEPROM_REGION_LENGTH__+0x40>
 418:	c3 33       	cpi	r28, 0x33	; 51
 41a:	d1 05       	cpc	r29, r1
 41c:	88 f0       	brcs	.+34     	; 0x440 <__EEPROM_REGION_LENGTH__+0x40>
				PORTD |= (1 << PIN_AZUL);
 41e:	8b b1       	in	r24, 0x0b	; 11
 420:	80 61       	ori	r24, 0x10	; 16
 422:	8b b9       	out	0x0b, r24	; 11
				COLOR_DETECTADO = '1';
 424:	81 e3       	ldi	r24, 0x31	; 49
 426:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
				update_DutyCycle1(1500);
 42a:	8c ed       	ldi	r24, 0xDC	; 220
 42c:	95 e0       	ldi	r25, 0x05	; 5
 42e:	0e 94 a9 02 	call	0x552	; 0x552 <update_DutyCycle1>
				STEPPER = 550 ;
 432:	86 e2       	ldi	r24, 0x26	; 38
 434:	92 e0       	ldi	r25, 0x02	; 2
 436:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <STEPPER+0x1>
 43a:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <STEPPER>
 43e:	45 c0       	rjmp	.+138    	; 0x4ca <__EEPROM_REGION_LENGTH__+0xca>
			}
			else if ( (c.r > c.g * 3.5) && (c.r > c.b * 1.8) ) {
 440:	b7 01       	movw	r22, r14
 442:	80 e0       	ldi	r24, 0x00	; 0
 444:	90 e0       	ldi	r25, 0x00	; 0
 446:	0e 94 29 03 	call	0x652	; 0x652 <__floatunsisf>
 44a:	6b 01       	movw	r12, r22
 44c:	7c 01       	movw	r14, r24
 44e:	b8 01       	movw	r22, r16
 450:	80 e0       	ldi	r24, 0x00	; 0
 452:	90 e0       	ldi	r25, 0x00	; 0
 454:	0e 94 29 03 	call	0x652	; 0x652 <__floatunsisf>
 458:	20 e0       	ldi	r18, 0x00	; 0
 45a:	30 e0       	ldi	r19, 0x00	; 0
 45c:	40 e6       	ldi	r20, 0x60	; 96
 45e:	50 e4       	ldi	r21, 0x40	; 64
 460:	0e 94 6b 03 	call	0x6d6	; 0x6d6 <__mulsf3>
 464:	9b 01       	movw	r18, r22
 466:	ac 01       	movw	r20, r24
 468:	c7 01       	movw	r24, r14
 46a:	b6 01       	movw	r22, r12
 46c:	0e 94 66 03 	call	0x6cc	; 0x6cc <__gesf2>
 470:	18 16       	cp	r1, r24
 472:	24 f5       	brge	.+72     	; 0x4bc <__EEPROM_REGION_LENGTH__+0xbc>
 474:	be 01       	movw	r22, r28
 476:	80 e0       	ldi	r24, 0x00	; 0
 478:	90 e0       	ldi	r25, 0x00	; 0
 47a:	0e 94 29 03 	call	0x652	; 0x652 <__floatunsisf>
 47e:	26 e6       	ldi	r18, 0x66	; 102
 480:	36 e6       	ldi	r19, 0x66	; 102
 482:	46 ee       	ldi	r20, 0xE6	; 230
 484:	5f e3       	ldi	r21, 0x3F	; 63
 486:	0e 94 6b 03 	call	0x6d6	; 0x6d6 <__mulsf3>
 48a:	9b 01       	movw	r18, r22
 48c:	ac 01       	movw	r20, r24
 48e:	c7 01       	movw	r24, r14
 490:	b6 01       	movw	r22, r12
 492:	0e 94 66 03 	call	0x6cc	; 0x6cc <__gesf2>
 496:	18 16       	cp	r1, r24
 498:	8c f4       	brge	.+34     	; 0x4bc <__EEPROM_REGION_LENGTH__+0xbc>
				PORTD |= (1 << PIN_ROJO);
 49a:	8b b1       	in	r24, 0x0b	; 11
 49c:	84 60       	ori	r24, 0x04	; 4
 49e:	8b b9       	out	0x0b, r24	; 11
				COLOR_DETECTADO = '2';
 4a0:	82 e3       	ldi	r24, 0x32	; 50
 4a2:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
				update_DutyCycle1(1500);
 4a6:	8c ed       	ldi	r24, 0xDC	; 220
 4a8:	95 e0       	ldi	r25, 0x05	; 5
 4aa:	0e 94 a9 02 	call	0x552	; 0x552 <update_DutyCycle1>
				STEPPER = 1000;
 4ae:	88 ee       	ldi	r24, 0xE8	; 232
 4b0:	93 e0       	ldi	r25, 0x03	; 3
 4b2:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <STEPPER+0x1>
 4b6:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <STEPPER>
 4ba:	07 c0       	rjmp	.+14     	; 0x4ca <__EEPROM_REGION_LENGTH__+0xca>
			}
			else 
			{
				COLOR_DETECTADO = '0';
 4bc:	80 e3       	ldi	r24, 0x30	; 48
 4be:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
				update_DutyCycle1(800);
 4c2:	80 e2       	ldi	r24, 0x20	; 32
 4c4:	93 e0       	ldi	r25, 0x03	; 3
 4c6:	0e 94 a9 02 	call	0x552	; 0x552 <update_DutyCycle1>
 4ca:	ff ef       	ldi	r31, 0xFF	; 255
 4cc:	21 ee       	ldi	r18, 0xE1	; 225
 4ce:	84 e0       	ldi	r24, 0x04	; 4
 4d0:	f1 50       	subi	r31, 0x01	; 1
 4d2:	20 40       	sbci	r18, 0x00	; 0
 4d4:	80 40       	sbci	r24, 0x00	; 0
 4d6:	e1 f7       	brne	.-8      	; 0x4d0 <__EEPROM_REGION_LENGTH__+0xd0>
 4d8:	00 c0       	rjmp	.+0      	; 0x4da <__EEPROM_REGION_LENGTH__+0xda>
 4da:	00 00       	nop
 4dc:	57 cf       	rjmp	.-338    	; 0x38c <main+0x4>

000004de <__vector_17>:
		
		_delay_ms(100);
	}
}

ISR(SPI_STC_vect){
 4de:	1f 92       	push	r1
 4e0:	0f 92       	push	r0
 4e2:	0f b6       	in	r0, 0x3f	; 63
 4e4:	0f 92       	push	r0
 4e6:	11 24       	eor	r1, r1
 4e8:	8f 93       	push	r24

	SPDR = COLOR_DETECTADO;
 4ea:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 4ee:	8e bd       	out	0x2e, r24	; 46
	
}
 4f0:	8f 91       	pop	r24
 4f2:	0f 90       	pop	r0
 4f4:	0f be       	out	0x3f, r0	; 63
 4f6:	0f 90       	pop	r0
 4f8:	1f 90       	pop	r1
 4fa:	18 95       	reti

000004fc <__vector_7>:

ISR(TIMER2_COMPA_vect)
{
 4fc:	1f 92       	push	r1
 4fe:	0f 92       	push	r0
 500:	0f b6       	in	r0, 0x3f	; 63
 502:	0f 92       	push	r0
 504:	11 24       	eor	r1, r1
 506:	8f 93       	push	r24
	pulso = ((pulso + 1) & 0x01);
 508:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <pulso>
 50c:	8f 5f       	subi	r24, 0xFF	; 255
 50e:	81 70       	andi	r24, 0x01	; 1
 510:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <pulso>
	if (pulso)
 514:	88 23       	and	r24, r24
 516:	21 f0       	breq	.+8      	; 0x520 <__vector_7+0x24>
	{
		PORTB |= (1<<PORTB0);
 518:	85 b1       	in	r24, 0x05	; 5
 51a:	81 60       	ori	r24, 0x01	; 1
 51c:	85 b9       	out	0x05, r24	; 5
 51e:	03 c0       	rjmp	.+6      	; 0x526 <__vector_7+0x2a>
	}
	else
	{
		PORTB &= ~(1<<PORTB0);
 520:	85 b1       	in	r24, 0x05	; 5
 522:	8e 7f       	andi	r24, 0xFE	; 254
 524:	85 b9       	out	0x05, r24	; 5
	}
}
 526:	8f 91       	pop	r24
 528:	0f 90       	pop	r0
 52a:	0f be       	out	0x3f, r0	; 63
 52c:	0f 90       	pop	r0
 52e:	1f 90       	pop	r1
 530:	18 95       	reti

00000532 <PWM1_Init>:

#include "PWM1.h"

void PWM1_Init(void) {
	// PB1 (OC1A) como salida (Arduino D9)
	DDRB |= (1 << PINB1);
 532:	84 b1       	in	r24, 0x04	; 4
 534:	82 60       	ori	r24, 0x02	; 2
 536:	84 b9       	out	0x04, r24	; 4
	
	// Modo Fast PWM con ICR1 como TOP (Modo 14)
	TCCR1A = (1 << COM1A1) | (1 << WGM11); // Clear OC1A on compare match, set at BOTTOM (non-inverting)
 538:	82 e8       	ldi	r24, 0x82	; 130
 53a:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = (1 << WGM13) | (1 << CS11); // Prescaler 8
 53e:	82 e1       	ldi	r24, 0x12	; 18
 540:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	
	ICR1 = 20000;
 544:	80 e2       	ldi	r24, 0x20	; 32
 546:	9e e4       	ldi	r25, 0x4E	; 78
 548:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 54c:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 550:	08 95       	ret

00000552 <update_DutyCycle1>:
}

// Establece el ancho de pulso en ticks del Timer1
void update_DutyCycle1(uint16_t dutyCycle) {
	OCR1A = dutyCycle;
 552:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 556:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 55a:	08 95       	ret

0000055c <PWM2_Init>:

#include "PWM2.h"

void PWM2_Init(void)
{
	DDRB |= (1<<PINB0);
 55c:	84 b1       	in	r24, 0x04	; 4
 55e:	81 60       	ori	r24, 0x01	; 1
 560:	84 b9       	out	0x04, r24	; 4
	TCCR2A = (1<<WGM21);
 562:	82 e0       	ldi	r24, 0x02	; 2
 564:	80 93 b0 00 	sts	0x00B0, r24	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7f80b0>
	TCCR2B = (1<<CS22)|(1<<CS21);
 568:	96 e0       	ldi	r25, 0x06	; 6
 56a:	90 93 b1 00 	sts	0x00B1, r25	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7f80b1>
	OCR2A = 250;
 56e:	9a ef       	ldi	r25, 0xFA	; 250
 570:	90 93 b3 00 	sts	0x00B3, r25	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
	TIMSK2 = (1<<OCIE0A);
 574:	80 93 70 00 	sts	0x0070, r24	; 0x800070 <__TEXT_REGION_LENGTH__+0x7f8070>
 578:	08 95       	ret

0000057a <SPI_INIT>:



void SPI_INIT(SPI_TYPE type, SPI_ORDER dataOrder, CLOCK_POLARITY clockPolarity, CLOCK_PHASE clockPhase){
	
	if(type &(1<<MSTR))
 57a:	e8 2f       	mov	r30, r24
 57c:	e0 71       	andi	r30, 0x10	; 16
 57e:	f0 e0       	ldi	r31, 0x00	; 0
 580:	30 97       	sbiw	r30, 0x00	; 0
 582:	51 f0       	breq	.+20     	; 0x598 <SPI_INIT+0x1e>
	{
	 SPI_DDR |= (1<<SPI_MOSI)|(1<<SPI_SCK)|(1<<SPI_SS);
 584:	94 b1       	in	r25, 0x04	; 4
 586:	9c 62       	ori	r25, 0x2C	; 44
 588:	94 b9       	out	0x04, r25	; 4
	 
	 SPI_DDR &= ~(1<<SPI_MISO);
 58a:	94 b1       	in	r25, 0x04	; 4
 58c:	9f 7e       	andi	r25, 0xEF	; 239
 58e:	94 b9       	out	0x04, r25	; 4
	 
	 SPI_PORT |= (1<<SPI_SS);
 590:	95 b1       	in	r25, 0x05	; 5
 592:	94 60       	ori	r25, 0x04	; 4
 594:	95 b9       	out	0x05, r25	; 5
 596:	06 c0       	rjmp	.+12     	; 0x5a4 <SPI_INIT+0x2a>
	}
	else
	{
		SPI_DDR |= (1<<SPI_MISO);
 598:	94 b1       	in	r25, 0x04	; 4
 59a:	90 61       	ori	r25, 0x10	; 16
 59c:	94 b9       	out	0x04, r25	; 4
		
		SPI_DDR &= ~((1<<SPI_MOSI)|(1<<SPI_SCK)|(1<<SPI_SS));
 59e:	94 b1       	in	r25, 0x04	; 4
 5a0:	93 7d       	andi	r25, 0xD3	; 211
 5a2:	94 b9       	out	0x04, r25	; 4
	}
	
	SPCR = (1<<SPE)|(1<<SPIE)|dataOrder|clockPolarity|clockPhase;
 5a4:	46 2b       	or	r20, r22
 5a6:	24 2b       	or	r18, r20
 5a8:	20 6c       	ori	r18, 0xC0	; 192
 5aa:	2c bd       	out	0x2c, r18	; 44
	
	if(type &(1<<MSTR))
 5ac:	ef 2b       	or	r30, r31
 5ae:	21 f0       	breq	.+8      	; 0x5b8 <SPI_INIT+0x3e>
	{
	SPCR |= (1<<MSTR);
 5b0:	9c b5       	in	r25, 0x2c	; 44
 5b2:	90 61       	ori	r25, 0x10	; 16
 5b4:	9c bd       	out	0x2c, r25	; 44
 5b6:	03 c0       	rjmp	.+6      	; 0x5be <SPI_INIT+0x44>
	}
	else
	{
		SPCR &= ~(1<<MSTR);
 5b8:	9c b5       	in	r25, 0x2c	; 44
 5ba:	9f 7e       	andi	r25, 0xEF	; 239
 5bc:	9c bd       	out	0x2c, r25	; 44
	}
	
	uint8_t V_TEMP = type & 0b00000111;
 5be:	e8 2f       	mov	r30, r24
 5c0:	e7 70       	andi	r30, 0x07	; 7
	switch(V_TEMP) {
 5c2:	8e 2f       	mov	r24, r30
 5c4:	90 e0       	ldi	r25, 0x00	; 0
 5c6:	87 30       	cpi	r24, 0x07	; 7
 5c8:	91 05       	cpc	r25, r1
 5ca:	08 f0       	brcs	.+2      	; 0x5ce <SPI_INIT+0x54>
 5cc:	41 c0       	rjmp	.+130    	; 0x650 <SPI_INIT+0xd6>
 5ce:	fc 01       	movw	r30, r24
 5d0:	ec 5c       	subi	r30, 0xCC	; 204
 5d2:	ff 4f       	sbci	r31, 0xFF	; 255
 5d4:	0c 94 6f 04 	jmp	0x8de	; 0x8de <__tablejump2__>
		// DIV2
		case 0: 
			SPCR &= ~((1<<SPR1)|(1<<SPR0)); 
 5d8:	8c b5       	in	r24, 0x2c	; 44
 5da:	8c 7f       	andi	r24, 0xFC	; 252
 5dc:	8c bd       	out	0x2c, r24	; 44
			SPSR |= (1<<SPI2X);            
 5de:	8d b5       	in	r24, 0x2d	; 45
 5e0:	81 60       	ori	r24, 0x01	; 1
 5e2:	8d bd       	out	0x2d, r24	; 45
		break;
 5e4:	08 95       	ret
		// DIV4
		case 1: 
			SPCR &= ~((1<<SPR1)|(1<<SPR0));
 5e6:	8c b5       	in	r24, 0x2c	; 44
 5e8:	8c 7f       	andi	r24, 0xFC	; 252
 5ea:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1<<SPI2X);         
 5ec:	8d b5       	in	r24, 0x2d	; 45
 5ee:	8e 7f       	andi	r24, 0xFE	; 254
 5f0:	8d bd       	out	0x2d, r24	; 45
		break;
 5f2:	08 95       	ret
		// DIV8
		case 2: 
			SPCR |= (1<<SPR0);
 5f4:	8c b5       	in	r24, 0x2c	; 44
 5f6:	81 60       	ori	r24, 0x01	; 1
 5f8:	8c bd       	out	0x2c, r24	; 44
			SPCR &= ~(1<<SPR1);
 5fa:	8c b5       	in	r24, 0x2c	; 44
 5fc:	8d 7f       	andi	r24, 0xFD	; 253
 5fe:	8c bd       	out	0x2c, r24	; 44
			SPSR |= (1<<SPI2X);            
 600:	8d b5       	in	r24, 0x2d	; 45
 602:	81 60       	ori	r24, 0x01	; 1
 604:	8d bd       	out	0x2d, r24	; 45
		break;
 606:	08 95       	ret
		 // DIV16
		case 3:
			SPCR |= (1<<SPR0);
 608:	8c b5       	in	r24, 0x2c	; 44
 60a:	81 60       	ori	r24, 0x01	; 1
 60c:	8c bd       	out	0x2c, r24	; 44
			SPCR &= ~(1<<SPR1);
 60e:	8c b5       	in	r24, 0x2c	; 44
 610:	8d 7f       	andi	r24, 0xFD	; 253
 612:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1<<SPI2X);           
 614:	8d b5       	in	r24, 0x2d	; 45
 616:	8e 7f       	andi	r24, 0xFE	; 254
 618:	8d bd       	out	0x2d, r24	; 45
		break;
 61a:	08 95       	ret
		// DIV32
		case 4: 
			SPCR &= ~(1<<SPR0);
 61c:	8c b5       	in	r24, 0x2c	; 44
 61e:	8e 7f       	andi	r24, 0xFE	; 254
 620:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 622:	8c b5       	in	r24, 0x2c	; 44
 624:	82 60       	ori	r24, 0x02	; 2
 626:	8c bd       	out	0x2c, r24	; 44
			SPSR |= (1<<SPI2X);             
 628:	8d b5       	in	r24, 0x2d	; 45
 62a:	81 60       	ori	r24, 0x01	; 1
 62c:	8d bd       	out	0x2d, r24	; 45
		break;
 62e:	08 95       	ret
		 // DIV64
		case 5:
			SPCR &= ~(1<<SPR0);
 630:	8c b5       	in	r24, 0x2c	; 44
 632:	8e 7f       	andi	r24, 0xFE	; 254
 634:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 636:	8c b5       	in	r24, 0x2c	; 44
 638:	82 60       	ori	r24, 0x02	; 2
 63a:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1<<SPI2X);            
 63c:	8d b5       	in	r24, 0x2d	; 45
 63e:	8e 7f       	andi	r24, 0xFE	; 254
 640:	8d bd       	out	0x2d, r24	; 45
		break;
 642:	08 95       	ret
		// DIV128
		case 6: 
			SPCR |= (1<<SPR0)|(1<<SPR1);
 644:	8c b5       	in	r24, 0x2c	; 44
 646:	83 60       	ori	r24, 0x03	; 3
 648:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1<<SPI2X);            
 64a:	8d b5       	in	r24, 0x2d	; 45
 64c:	8e 7f       	andi	r24, 0xFE	; 254
 64e:	8d bd       	out	0x2d, r24	; 45
 650:	08 95       	ret

00000652 <__floatunsisf>:
 652:	e8 94       	clt
 654:	09 c0       	rjmp	.+18     	; 0x668 <__floatsisf+0x12>

00000656 <__floatsisf>:
 656:	97 fb       	bst	r25, 7
 658:	3e f4       	brtc	.+14     	; 0x668 <__floatsisf+0x12>
 65a:	90 95       	com	r25
 65c:	80 95       	com	r24
 65e:	70 95       	com	r23
 660:	61 95       	neg	r22
 662:	7f 4f       	sbci	r23, 0xFF	; 255
 664:	8f 4f       	sbci	r24, 0xFF	; 255
 666:	9f 4f       	sbci	r25, 0xFF	; 255
 668:	99 23       	and	r25, r25
 66a:	a9 f0       	breq	.+42     	; 0x696 <__floatsisf+0x40>
 66c:	f9 2f       	mov	r31, r25
 66e:	96 e9       	ldi	r25, 0x96	; 150
 670:	bb 27       	eor	r27, r27
 672:	93 95       	inc	r25
 674:	f6 95       	lsr	r31
 676:	87 95       	ror	r24
 678:	77 95       	ror	r23
 67a:	67 95       	ror	r22
 67c:	b7 95       	ror	r27
 67e:	f1 11       	cpse	r31, r1
 680:	f8 cf       	rjmp	.-16     	; 0x672 <__floatsisf+0x1c>
 682:	fa f4       	brpl	.+62     	; 0x6c2 <__floatsisf+0x6c>
 684:	bb 0f       	add	r27, r27
 686:	11 f4       	brne	.+4      	; 0x68c <__floatsisf+0x36>
 688:	60 ff       	sbrs	r22, 0
 68a:	1b c0       	rjmp	.+54     	; 0x6c2 <__floatsisf+0x6c>
 68c:	6f 5f       	subi	r22, 0xFF	; 255
 68e:	7f 4f       	sbci	r23, 0xFF	; 255
 690:	8f 4f       	sbci	r24, 0xFF	; 255
 692:	9f 4f       	sbci	r25, 0xFF	; 255
 694:	16 c0       	rjmp	.+44     	; 0x6c2 <__floatsisf+0x6c>
 696:	88 23       	and	r24, r24
 698:	11 f0       	breq	.+4      	; 0x69e <__floatsisf+0x48>
 69a:	96 e9       	ldi	r25, 0x96	; 150
 69c:	11 c0       	rjmp	.+34     	; 0x6c0 <__floatsisf+0x6a>
 69e:	77 23       	and	r23, r23
 6a0:	21 f0       	breq	.+8      	; 0x6aa <__floatsisf+0x54>
 6a2:	9e e8       	ldi	r25, 0x8E	; 142
 6a4:	87 2f       	mov	r24, r23
 6a6:	76 2f       	mov	r23, r22
 6a8:	05 c0       	rjmp	.+10     	; 0x6b4 <__floatsisf+0x5e>
 6aa:	66 23       	and	r22, r22
 6ac:	71 f0       	breq	.+28     	; 0x6ca <__floatsisf+0x74>
 6ae:	96 e8       	ldi	r25, 0x86	; 134
 6b0:	86 2f       	mov	r24, r22
 6b2:	70 e0       	ldi	r23, 0x00	; 0
 6b4:	60 e0       	ldi	r22, 0x00	; 0
 6b6:	2a f0       	brmi	.+10     	; 0x6c2 <__floatsisf+0x6c>
 6b8:	9a 95       	dec	r25
 6ba:	66 0f       	add	r22, r22
 6bc:	77 1f       	adc	r23, r23
 6be:	88 1f       	adc	r24, r24
 6c0:	da f7       	brpl	.-10     	; 0x6b8 <__floatsisf+0x62>
 6c2:	88 0f       	add	r24, r24
 6c4:	96 95       	lsr	r25
 6c6:	87 95       	ror	r24
 6c8:	97 f9       	bld	r25, 7
 6ca:	08 95       	ret

000006cc <__gesf2>:
 6cc:	0e 94 d8 03 	call	0x7b0	; 0x7b0 <__fp_cmp>
 6d0:	08 f4       	brcc	.+2      	; 0x6d4 <__gesf2+0x8>
 6d2:	8f ef       	ldi	r24, 0xFF	; 255
 6d4:	08 95       	ret

000006d6 <__mulsf3>:
 6d6:	0e 94 7e 03 	call	0x6fc	; 0x6fc <__mulsf3x>
 6da:	0c 94 13 04 	jmp	0x826	; 0x826 <__fp_round>
 6de:	0e 94 05 04 	call	0x80a	; 0x80a <__fp_pscA>
 6e2:	38 f0       	brcs	.+14     	; 0x6f2 <__mulsf3+0x1c>
 6e4:	0e 94 0c 04 	call	0x818	; 0x818 <__fp_pscB>
 6e8:	20 f0       	brcs	.+8      	; 0x6f2 <__mulsf3+0x1c>
 6ea:	95 23       	and	r25, r21
 6ec:	11 f0       	breq	.+4      	; 0x6f2 <__mulsf3+0x1c>
 6ee:	0c 94 fc 03 	jmp	0x7f8	; 0x7f8 <__fp_inf>
 6f2:	0c 94 02 04 	jmp	0x804	; 0x804 <__fp_nan>
 6f6:	11 24       	eor	r1, r1
 6f8:	0c 94 47 04 	jmp	0x88e	; 0x88e <__fp_szero>

000006fc <__mulsf3x>:
 6fc:	0e 94 24 04 	call	0x848	; 0x848 <__fp_split3>
 700:	70 f3       	brcs	.-36     	; 0x6de <__mulsf3+0x8>

00000702 <__mulsf3_pse>:
 702:	95 9f       	mul	r25, r21
 704:	c1 f3       	breq	.-16     	; 0x6f6 <__mulsf3+0x20>
 706:	95 0f       	add	r25, r21
 708:	50 e0       	ldi	r21, 0x00	; 0
 70a:	55 1f       	adc	r21, r21
 70c:	62 9f       	mul	r22, r18
 70e:	f0 01       	movw	r30, r0
 710:	72 9f       	mul	r23, r18
 712:	bb 27       	eor	r27, r27
 714:	f0 0d       	add	r31, r0
 716:	b1 1d       	adc	r27, r1
 718:	63 9f       	mul	r22, r19
 71a:	aa 27       	eor	r26, r26
 71c:	f0 0d       	add	r31, r0
 71e:	b1 1d       	adc	r27, r1
 720:	aa 1f       	adc	r26, r26
 722:	64 9f       	mul	r22, r20
 724:	66 27       	eor	r22, r22
 726:	b0 0d       	add	r27, r0
 728:	a1 1d       	adc	r26, r1
 72a:	66 1f       	adc	r22, r22
 72c:	82 9f       	mul	r24, r18
 72e:	22 27       	eor	r18, r18
 730:	b0 0d       	add	r27, r0
 732:	a1 1d       	adc	r26, r1
 734:	62 1f       	adc	r22, r18
 736:	73 9f       	mul	r23, r19
 738:	b0 0d       	add	r27, r0
 73a:	a1 1d       	adc	r26, r1
 73c:	62 1f       	adc	r22, r18
 73e:	83 9f       	mul	r24, r19
 740:	a0 0d       	add	r26, r0
 742:	61 1d       	adc	r22, r1
 744:	22 1f       	adc	r18, r18
 746:	74 9f       	mul	r23, r20
 748:	33 27       	eor	r19, r19
 74a:	a0 0d       	add	r26, r0
 74c:	61 1d       	adc	r22, r1
 74e:	23 1f       	adc	r18, r19
 750:	84 9f       	mul	r24, r20
 752:	60 0d       	add	r22, r0
 754:	21 1d       	adc	r18, r1
 756:	82 2f       	mov	r24, r18
 758:	76 2f       	mov	r23, r22
 75a:	6a 2f       	mov	r22, r26
 75c:	11 24       	eor	r1, r1
 75e:	9f 57       	subi	r25, 0x7F	; 127
 760:	50 40       	sbci	r21, 0x00	; 0
 762:	9a f0       	brmi	.+38     	; 0x78a <__mulsf3_pse+0x88>
 764:	f1 f0       	breq	.+60     	; 0x7a2 <__mulsf3_pse+0xa0>
 766:	88 23       	and	r24, r24
 768:	4a f0       	brmi	.+18     	; 0x77c <__mulsf3_pse+0x7a>
 76a:	ee 0f       	add	r30, r30
 76c:	ff 1f       	adc	r31, r31
 76e:	bb 1f       	adc	r27, r27
 770:	66 1f       	adc	r22, r22
 772:	77 1f       	adc	r23, r23
 774:	88 1f       	adc	r24, r24
 776:	91 50       	subi	r25, 0x01	; 1
 778:	50 40       	sbci	r21, 0x00	; 0
 77a:	a9 f7       	brne	.-22     	; 0x766 <__mulsf3_pse+0x64>
 77c:	9e 3f       	cpi	r25, 0xFE	; 254
 77e:	51 05       	cpc	r21, r1
 780:	80 f0       	brcs	.+32     	; 0x7a2 <__mulsf3_pse+0xa0>
 782:	0c 94 fc 03 	jmp	0x7f8	; 0x7f8 <__fp_inf>
 786:	0c 94 47 04 	jmp	0x88e	; 0x88e <__fp_szero>
 78a:	5f 3f       	cpi	r21, 0xFF	; 255
 78c:	e4 f3       	brlt	.-8      	; 0x786 <__mulsf3_pse+0x84>
 78e:	98 3e       	cpi	r25, 0xE8	; 232
 790:	d4 f3       	brlt	.-12     	; 0x786 <__mulsf3_pse+0x84>
 792:	86 95       	lsr	r24
 794:	77 95       	ror	r23
 796:	67 95       	ror	r22
 798:	b7 95       	ror	r27
 79a:	f7 95       	ror	r31
 79c:	e7 95       	ror	r30
 79e:	9f 5f       	subi	r25, 0xFF	; 255
 7a0:	c1 f7       	brne	.-16     	; 0x792 <__mulsf3_pse+0x90>
 7a2:	fe 2b       	or	r31, r30
 7a4:	88 0f       	add	r24, r24
 7a6:	91 1d       	adc	r25, r1
 7a8:	96 95       	lsr	r25
 7aa:	87 95       	ror	r24
 7ac:	97 f9       	bld	r25, 7
 7ae:	08 95       	ret

000007b0 <__fp_cmp>:
 7b0:	99 0f       	add	r25, r25
 7b2:	00 08       	sbc	r0, r0
 7b4:	55 0f       	add	r21, r21
 7b6:	aa 0b       	sbc	r26, r26
 7b8:	e0 e8       	ldi	r30, 0x80	; 128
 7ba:	fe ef       	ldi	r31, 0xFE	; 254
 7bc:	16 16       	cp	r1, r22
 7be:	17 06       	cpc	r1, r23
 7c0:	e8 07       	cpc	r30, r24
 7c2:	f9 07       	cpc	r31, r25
 7c4:	c0 f0       	brcs	.+48     	; 0x7f6 <__fp_cmp+0x46>
 7c6:	12 16       	cp	r1, r18
 7c8:	13 06       	cpc	r1, r19
 7ca:	e4 07       	cpc	r30, r20
 7cc:	f5 07       	cpc	r31, r21
 7ce:	98 f0       	brcs	.+38     	; 0x7f6 <__fp_cmp+0x46>
 7d0:	62 1b       	sub	r22, r18
 7d2:	73 0b       	sbc	r23, r19
 7d4:	84 0b       	sbc	r24, r20
 7d6:	95 0b       	sbc	r25, r21
 7d8:	39 f4       	brne	.+14     	; 0x7e8 <__fp_cmp+0x38>
 7da:	0a 26       	eor	r0, r26
 7dc:	61 f0       	breq	.+24     	; 0x7f6 <__fp_cmp+0x46>
 7de:	23 2b       	or	r18, r19
 7e0:	24 2b       	or	r18, r20
 7e2:	25 2b       	or	r18, r21
 7e4:	21 f4       	brne	.+8      	; 0x7ee <__fp_cmp+0x3e>
 7e6:	08 95       	ret
 7e8:	0a 26       	eor	r0, r26
 7ea:	09 f4       	brne	.+2      	; 0x7ee <__fp_cmp+0x3e>
 7ec:	a1 40       	sbci	r26, 0x01	; 1
 7ee:	a6 95       	lsr	r26
 7f0:	8f ef       	ldi	r24, 0xFF	; 255
 7f2:	81 1d       	adc	r24, r1
 7f4:	81 1d       	adc	r24, r1
 7f6:	08 95       	ret

000007f8 <__fp_inf>:
 7f8:	97 f9       	bld	r25, 7
 7fa:	9f 67       	ori	r25, 0x7F	; 127
 7fc:	80 e8       	ldi	r24, 0x80	; 128
 7fe:	70 e0       	ldi	r23, 0x00	; 0
 800:	60 e0       	ldi	r22, 0x00	; 0
 802:	08 95       	ret

00000804 <__fp_nan>:
 804:	9f ef       	ldi	r25, 0xFF	; 255
 806:	80 ec       	ldi	r24, 0xC0	; 192
 808:	08 95       	ret

0000080a <__fp_pscA>:
 80a:	00 24       	eor	r0, r0
 80c:	0a 94       	dec	r0
 80e:	16 16       	cp	r1, r22
 810:	17 06       	cpc	r1, r23
 812:	18 06       	cpc	r1, r24
 814:	09 06       	cpc	r0, r25
 816:	08 95       	ret

00000818 <__fp_pscB>:
 818:	00 24       	eor	r0, r0
 81a:	0a 94       	dec	r0
 81c:	12 16       	cp	r1, r18
 81e:	13 06       	cpc	r1, r19
 820:	14 06       	cpc	r1, r20
 822:	05 06       	cpc	r0, r21
 824:	08 95       	ret

00000826 <__fp_round>:
 826:	09 2e       	mov	r0, r25
 828:	03 94       	inc	r0
 82a:	00 0c       	add	r0, r0
 82c:	11 f4       	brne	.+4      	; 0x832 <__fp_round+0xc>
 82e:	88 23       	and	r24, r24
 830:	52 f0       	brmi	.+20     	; 0x846 <__fp_round+0x20>
 832:	bb 0f       	add	r27, r27
 834:	40 f4       	brcc	.+16     	; 0x846 <__fp_round+0x20>
 836:	bf 2b       	or	r27, r31
 838:	11 f4       	brne	.+4      	; 0x83e <__fp_round+0x18>
 83a:	60 ff       	sbrs	r22, 0
 83c:	04 c0       	rjmp	.+8      	; 0x846 <__fp_round+0x20>
 83e:	6f 5f       	subi	r22, 0xFF	; 255
 840:	7f 4f       	sbci	r23, 0xFF	; 255
 842:	8f 4f       	sbci	r24, 0xFF	; 255
 844:	9f 4f       	sbci	r25, 0xFF	; 255
 846:	08 95       	ret

00000848 <__fp_split3>:
 848:	57 fd       	sbrc	r21, 7
 84a:	90 58       	subi	r25, 0x80	; 128
 84c:	44 0f       	add	r20, r20
 84e:	55 1f       	adc	r21, r21
 850:	59 f0       	breq	.+22     	; 0x868 <__fp_splitA+0x10>
 852:	5f 3f       	cpi	r21, 0xFF	; 255
 854:	71 f0       	breq	.+28     	; 0x872 <__fp_splitA+0x1a>
 856:	47 95       	ror	r20

00000858 <__fp_splitA>:
 858:	88 0f       	add	r24, r24
 85a:	97 fb       	bst	r25, 7
 85c:	99 1f       	adc	r25, r25
 85e:	61 f0       	breq	.+24     	; 0x878 <__fp_splitA+0x20>
 860:	9f 3f       	cpi	r25, 0xFF	; 255
 862:	79 f0       	breq	.+30     	; 0x882 <__fp_splitA+0x2a>
 864:	87 95       	ror	r24
 866:	08 95       	ret
 868:	12 16       	cp	r1, r18
 86a:	13 06       	cpc	r1, r19
 86c:	14 06       	cpc	r1, r20
 86e:	55 1f       	adc	r21, r21
 870:	f2 cf       	rjmp	.-28     	; 0x856 <__fp_split3+0xe>
 872:	46 95       	lsr	r20
 874:	f1 df       	rcall	.-30     	; 0x858 <__fp_splitA>
 876:	08 c0       	rjmp	.+16     	; 0x888 <__fp_splitA+0x30>
 878:	16 16       	cp	r1, r22
 87a:	17 06       	cpc	r1, r23
 87c:	18 06       	cpc	r1, r24
 87e:	99 1f       	adc	r25, r25
 880:	f1 cf       	rjmp	.-30     	; 0x864 <__fp_splitA+0xc>
 882:	86 95       	lsr	r24
 884:	71 05       	cpc	r23, r1
 886:	61 05       	cpc	r22, r1
 888:	08 94       	sec
 88a:	08 95       	ret

0000088c <__fp_zero>:
 88c:	e8 94       	clt

0000088e <__fp_szero>:
 88e:	bb 27       	eor	r27, r27
 890:	66 27       	eor	r22, r22
 892:	77 27       	eor	r23, r23
 894:	cb 01       	movw	r24, r22
 896:	97 f9       	bld	r25, 7
 898:	08 95       	ret

0000089a <__udivmodsi4>:
 89a:	a1 e2       	ldi	r26, 0x21	; 33
 89c:	1a 2e       	mov	r1, r26
 89e:	aa 1b       	sub	r26, r26
 8a0:	bb 1b       	sub	r27, r27
 8a2:	fd 01       	movw	r30, r26
 8a4:	0d c0       	rjmp	.+26     	; 0x8c0 <__udivmodsi4_ep>

000008a6 <__udivmodsi4_loop>:
 8a6:	aa 1f       	adc	r26, r26
 8a8:	bb 1f       	adc	r27, r27
 8aa:	ee 1f       	adc	r30, r30
 8ac:	ff 1f       	adc	r31, r31
 8ae:	a2 17       	cp	r26, r18
 8b0:	b3 07       	cpc	r27, r19
 8b2:	e4 07       	cpc	r30, r20
 8b4:	f5 07       	cpc	r31, r21
 8b6:	20 f0       	brcs	.+8      	; 0x8c0 <__udivmodsi4_ep>
 8b8:	a2 1b       	sub	r26, r18
 8ba:	b3 0b       	sbc	r27, r19
 8bc:	e4 0b       	sbc	r30, r20
 8be:	f5 0b       	sbc	r31, r21

000008c0 <__udivmodsi4_ep>:
 8c0:	66 1f       	adc	r22, r22
 8c2:	77 1f       	adc	r23, r23
 8c4:	88 1f       	adc	r24, r24
 8c6:	99 1f       	adc	r25, r25
 8c8:	1a 94       	dec	r1
 8ca:	69 f7       	brne	.-38     	; 0x8a6 <__udivmodsi4_loop>
 8cc:	60 95       	com	r22
 8ce:	70 95       	com	r23
 8d0:	80 95       	com	r24
 8d2:	90 95       	com	r25
 8d4:	9b 01       	movw	r18, r22
 8d6:	ac 01       	movw	r20, r24
 8d8:	bd 01       	movw	r22, r26
 8da:	cf 01       	movw	r24, r30
 8dc:	08 95       	ret

000008de <__tablejump2__>:
 8de:	ee 0f       	add	r30, r30
 8e0:	ff 1f       	adc	r31, r31
 8e2:	05 90       	lpm	r0, Z+
 8e4:	f4 91       	lpm	r31, Z
 8e6:	e0 2d       	mov	r30, r0
 8e8:	09 94       	ijmp

000008ea <_exit>:
 8ea:	f8 94       	cli

000008ec <__stop_program>:
 8ec:	ff cf       	rjmp	.-2      	; 0x8ec <__stop_program>
