**同步电路的设计**   
同步电路的时序收敛问题：需要考虑触发器的建立时间(setup time)、触发器的保持时间(hold time);
同步电路设计的优缺点:   
优点：EDA工具可以保证电路系统的时序收敛，有效避免了电路设计中的竞争冒险行为；    
由于触发器只在时钟边缘才改变取值，极大限度的见笑了整个电路受毛刺和噪声影响的可能。   
缺点：时钟的偏斜(clock skew)及功耗的问题，这个问题的原因是时钟经过的路径不同所带来的影响。解决的办法是时钟树综合。   
**全异步电路设计**   
特点是电路中的数据传输可以发生在任何时候，电路中没有一个全局或局部的控制时钟。但是可能带来竞争冒险现象。    
异步电路设计的基本原理   
1、自定时方法   
需要这样一套技术来解决异步电路中可能碰到的时序问题。    
2、握手协议    
自同步方法的实现离不开握手协议的支持，否则会出现竞争现象。常用的握手协议是二相位握手协议和四相位握手协议。   
异步电路设计的优缺点    
优点：模块化设计突出、对信号的延迟不敏感、没有时钟偏斜问题、有潜在的高性能特性、好的电磁兼容性、低功耗特性。    
缺点：设计复杂，奴前缺少相应的EDA工具的支持。    
**异步信号与同步电路交互的问题及其解决办法**    
SOC设计中只用一个全局同步的时钟来设计是不经济的。如果强行让所有的设备或模块工作在同一个时钟频率下，为了满足   
设备或模块的速度而使系统不得不工作在较低的频率下，显然降低了系统的性能。    
交互问题：   
1、亚稳态现象   
通常把两个彼此不同频率的时钟或两个彼此上升沿不对齐的时钟成为彼此异步时钟。   
异步信号直接接入触发器输入端的时候不但可能传输一个错误的逻辑信号，更有可能使触发器进入亚稳态并将其传播下去，造成    
严重的系统错误，同时会造成非常大的系统功耗损失。    
解决方法    
在发生错误的触发器后再加一个触发器构成同步器，即在一定延时后使得亚稳态消失。需要注意的是如果系统的工作频率过高，系统    
中发生亚稳态现象的可能性就会增大，必须通过增加同步触发器的级数进而延长等待时间的方法来解决，代价是异步信号的交互会变慢。    
2、异步时钟信号交互的问题   
(1)快时钟同步慢时钟域下的异步控制信号    
在设计中加一些简单的逻辑使同步后的控制信号有效时间为一个周期。   
(2)慢时钟同步快时钟域下的异步控制信号    
握手机制来解决：    
第一种方法是在快速时钟域里对此控制信号加入反馈保持逻辑，直到异步时钟接收方确认已经收到此有效控制信号后，才使控制信号失效。第二种方法也是使快时钟变慢。  

**先入先出队列(FIFO)**    
FIFO的结构与原理：   
FIFO实现同步的而过程为，写者需要发送待同步数据到读者时，首先检查，发现FIFO满信号为无效时，就将数据写到FIFO中，等到满信号为有效时，写着停止写动作，   
等待满信号再次无效时，写者恢复，将待同步的数据写入FIFO。读者的原理同理。    
数据同步的两种方法：握手机制和FIFO机制。    

**SOC设计中的时钟规划策略**   
首先尽可能使用同步设计：    
1、对于同步电路，逻辑综合和时钟树综合等EDA工具能够发挥更大的作用，可以使用静态时序分析工具来分析单时钟同步设计的时序收敛问题；   
2、可测性设计(DFT)的插入工作得到最大的简化。   
其次，注意同步电路设计的缺陷:   
1、噪声问题；   
2、时钟树上的功耗很大。    
如果必须采用不同的时钟，需要注意一些问题。   





