1011_0001_0000_1011 // LLB $R1 11
1011_0010_1111_1011 // LLB $R2 -5
0000_0011_0001_0010 // ADD $R3 $R1 $R2 // R3 <= 6 
0010_0100_0001_0011 // SUB $R4 $R1 $R3 // R4 <= 5
// Start Dummy line separator
1101_0000_0001_0000 // Call 16 // PC  <= 21
1100_111_0_0001_1101 // B 111 29 // branch to halt
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
// End Dummy line separator
1011_0101_0000_1011 // LLB $R5 0x0B    // R5 <= B
1010_0101_1000_0000 // LHB $R5 0x80    // R5 <= -(2^15) + 11
0010_0110_0001_0101 // SUB $R6 $R1 $R5 // R6 <= 2^15 - 1
// Start Dummy line separator
1100_110_0_0000_0110 // B 110 6 
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
0000_0000_0000_0000
// End Dummy line separator
1001_0001_0011_1111 // SW $R1 $R3 -1   // MEM[5] <= 11
1000_0111_0011_1111 // LW $R7 $R3 -1   // R7 <= 11 <= MEM[5] 
1110_0000_1111_0000 // Ret $R15
//
1111_0000_0000_0000	// halt instruction
1100_111_1_1111_1110 // B 111 -2