# 第三章

### 存储器层次结构（局部性原理）

主存包括：CPU、高速缓存（独立硬件设备）、主存储器（独立硬件设备）、硬盘缓存（独立硬件设备）

![image.png](https://fynotefile.oss-cn-zhangjiakou.aliyuncs.com/fynote/fyfile/58551/1939899444036108288/ce44a2d7bd1c492287187e136389639c.png)

CPU可以直接操作高速缓存和主存储器

RAM：随机存储器：只有通电才可以存数据（易失）

ROM：只读存储器（目前即可读也可写）   ——可移动存储设备   在没有通电的情况下，也可以存储数据，但速度偏低

s：静态

D：动态

SD：同步

NV：非不稳定

CPU不能自己操作辅存，他们有自己的驱动器：IO设备

缓存：为了缓冲CPU和主存间速度不匹配问题

![image.png](https://fynotefile.oss-cn-zhangjiakou.aliyuncs.com/fynote/fyfile/58551/1939899444036108288/4422d35e222c4dc186161940506c7168.png)

虚拟内存：从逻辑上补充内存容量的存储器系统

时间局部性：操作完的数据，短时间内有一次使用

空间局部性：操作完一段代码后，紧接着执行下一段代码

CPU会优先访问高速缓存，短时内会访问便加到高速缓存中，减少主存访问次数

## 3.1 存储器的分类

### 1. 主存储器模型

1. 数据总线
2. 地址总线
3. 控制总线：0101是由电路决定，底层是**存储元**（1-2毫秒便把电流耗完了）
   DROM很容易漏电
   蓝紫色线是控制线（在上面加电压决定是否导通）
   虚线为开头
   红色为数据线

数据总线是双向的

存储周期是单个操作的时间

有时地址总线可能比数据总线还要宽

一般数据总线和存储字节一样长

存储器总线宽度是数据总线——一次取出的数据量

![image.png](https://fynotefile.oss-cn-zhangjiakou.aliyuncs.com/fynote/fyfile/58551/1939899444036108288/862bf2fa899b4dcd9f5a7da1e99df798.png)

CPU要读数据，读取的是某个地址的数据，逻辑地址会转化为物理地址，每一行都是一个独立的存储单元，地址总线是单向的（从CPU到主存），位宽越多，存储效率越高，地址越多，容量越多

存储单元数量决定了可寻址最大范围，如果安装主存容量，超过了最大容量，系统识别不了

大数据Handoop每秒处理P级别，自己的电脑是T或G级别，目前国内的电脑又EB级别

**注意**：安装容量<=最大容量

![image.png](https://fynotefile.oss-cn-zhangjiakou.aliyuncs.com/fynote/fyfile/58551/1939899444036108288/e8e4f7c863114947b98ffd8cf090e3b4.png)

存储单元中取出来的字，是存储字

## 3.2 半导体随机存储器

![image.png](https://fynotefile.oss-cn-zhangjiakou.aliyuncs.com/fynote/fyfile/58551/1939899444036108288/9dc8861a4e994e4c9cb57cbd342f3652.png)

非易失性：补足了动态RAM的断电易失，RAM每个电容存储电荷极小

SRAM集成度低，发热高，触发器不会跑电，但电容易跑电，因此他的体积不宜太大

![image.png](https://fynotefile.oss-cn-zhangjiakou.aliyuncs.com/fynote/fyfile/58551/1939899444036108288/39208788850c4998afb14a0adf4817f8.png)

每个存储单元补电会花费很长时间(死时间——死趋较长)

刷新时间和存储时间是相当的，存储时间增加一倍，吞吐量变减少一倍

存储单元和存储字包含了大量的存储元

WR：写与读

RE：刷新

大量的地址总线的存在，减少了存储元的集成度

### 3.只读存储器

![image.png](https://fynotefile.oss-cn-zhangjiakou.aliyuncs.com/fynote/fyfile/58551/1939899444036108288/a28df2ec4a2c4de0b5722376a9e6dc51.png)

### 4.Flash存储器

![image.png](https://fynotefile.oss-cn-zhangjiakou.aliyuncs.com/fynote/fyfile/58551/1939899444036108288/359654eb014d40089d0e48c51f5ddcd4.png)

多个字节的存储单元会合成一个缓存行

![image.png](https://fynotefile.oss-cn-zhangjiakou.aliyuncs.com/fynote/fyfile/58551/1939899444036108288/7589ba3472694527ab906d1e0835319b.png)

![image.png](https://fynotefile.oss-cn-zhangjiakou.aliyuncs.com/fynote/fyfile/58551/1939899444036108288/8b3bad227ed54da68001fc2fa054720e.png)

主存可以任意放在Cache中，且全部缓存行都可以相连

主存容量是缓存行的整数倍

目录表（存的是二进制）：他的有效位（判断当前缓存行是否被调用）

由主存块地址去找缓存块地址（有多少缓存行便有多少结构）

CPU访问高速缓存，要先访问地址（主存中的地址），每个字节都有自己的地址

CPU要访问哪个地址，要先计算在哪个字块号（当前地址/64  再求余）

无符号右移>>>高位补0

Cache是真正放数据的位置，不同的映射方式有不同的目录表（标识Cache） 都是高速缓存一部分

![image.png](https://fynotefile.oss-cn-zhangjiakou.aliyuncs.com/fynote/fyfile/58551/1939899444036108288/a1112c42e0f34f0e91d29521bc4322d7.png)

他页需要目录表来计算分区地址，由原来的缓存块地址映像到主存区地址

通过移位操作来拿区号，块号和块内地址

给电容补电：刷新  0认为无电流   1 认为有电流

每个存储元都认为是比特位，存储体由存储单元组成，存储体由存储单元反馈形成存储字，存储元存0，让电流导通

![image.png](https://fynotefile.oss-cn-zhangjiakou.aliyuncs.com/fynote/fyfile/58551/1939899444036108288/b950a3026db34cd6a278a9a822acb487.png)

![image.png](https://fynotefile.oss-cn-zhangjiakou.aliyuncs.com/fynote/fyfile/58551/1939899444036108288/92f6f771364e4512a0f69e61f39b1c02.png)

先拿出组号与块号

对应条目=组号*组大小+块号    ——来判断数据在缓冲区中是否存在

优点：块冲突概率低，块利用率大幅提高，块失效率降低
缺点：实现难度和造价要比直接映像方式高

替换机构部件，使用的是组相联映像

![image.png](https://fynotefile.oss-cn-zhangjiakou.aliyuncs.com/fynote/fyfile/58551/1939899444036108288/f7f3c7cfd0ae46ac94ef23770de470e5.png)

## 3.3 主存储器与CPU的连接

### 1.连接原理

### 2.主存容量的扩展

### 3.存储芯片的地址分配和片选

### 4.存储器与CPU的连接

## 3.4 双口RAM和多模块存储器

### 1.双端口RAM

### 2.多模块存储器

## 3.5 高速缓冲存储器

### 1.Cache的基本工作原理

### 2.Cache和主存之间的映射方式

### 3.Cache中主存块的替换算法

### 4.Cache写策略

## 3.7 虚拟存储器

### 1.虚拟存储器的基本概念

### 2.页式虚拟存储器

### 3.段式虚拟存储器

### 4.段页式虚拟存储器

### 5.TLB(快表)
