Fitter report for vm1
Sat Mar 14 23:39:53 2015
Quartus II 64-Bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Sat Mar 14 23:39:53 2015     ;
; Quartus II 64-Bit Version          ; 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name                      ; vm1                                       ;
; Top-level Entity Name              ; de0                                       ;
; Family                             ; Cyclone III                               ;
; Device                             ; EP3C16F484C6                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 2,460 / 15,408 ( 16 % )                   ;
;     Total combinational functions  ; 2,448 / 15,408 ( 16 % )                   ;
;     Dedicated logic registers      ; 77 / 15,408 ( < 1 % )                     ;
; Total registers                    ; 77                                        ;
; Total pins                         ; 252 / 347 ( 73 % )                        ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Optimize Hold Timing                                                       ; Off                                   ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.96        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  10.5%      ;
+----------------------------+-------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+---------------------+------------------------+
; Pin Name            ; Reason                 ;
+---------------------+------------------------+
; de0_uart_txd        ; Missing drive strength ;
; de0_uart_cts        ; Missing drive strength ;
; de0_dram_addr[0]    ; Missing drive strength ;
; de0_dram_addr[1]    ; Missing drive strength ;
; de0_dram_addr[2]    ; Missing drive strength ;
; de0_dram_addr[3]    ; Missing drive strength ;
; de0_dram_addr[4]    ; Missing drive strength ;
; de0_dram_addr[5]    ; Missing drive strength ;
; de0_dram_addr[6]    ; Missing drive strength ;
; de0_dram_addr[7]    ; Missing drive strength ;
; de0_dram_addr[8]    ; Missing drive strength ;
; de0_dram_addr[9]    ; Missing drive strength ;
; de0_dram_addr[10]   ; Missing drive strength ;
; de0_dram_addr[11]   ; Missing drive strength ;
; de0_dram_addr[12]   ; Missing drive strength ;
; de0_dram_ldqm       ; Missing drive strength ;
; de0_dram_udqm       ; Missing drive strength ;
; de0_dram_we_n       ; Missing drive strength ;
; de0_dram_cas_n      ; Missing drive strength ;
; de0_dram_ras_n      ; Missing drive strength ;
; de0_dram_cs_n       ; Missing drive strength ;
; de0_dram_ba[0]      ; Missing drive strength ;
; de0_dram_ba[1]      ; Missing drive strength ;
; de0_dram_clk        ; Missing drive strength ;
; de0_dram_cke        ; Missing drive strength ;
; de0_fl_addr[0]      ; Missing drive strength ;
; de0_fl_addr[1]      ; Missing drive strength ;
; de0_fl_addr[2]      ; Missing drive strength ;
; de0_fl_addr[3]      ; Missing drive strength ;
; de0_fl_addr[4]      ; Missing drive strength ;
; de0_fl_addr[5]      ; Missing drive strength ;
; de0_fl_addr[6]      ; Missing drive strength ;
; de0_fl_addr[7]      ; Missing drive strength ;
; de0_fl_addr[8]      ; Missing drive strength ;
; de0_fl_addr[9]      ; Missing drive strength ;
; de0_fl_addr[10]     ; Missing drive strength ;
; de0_fl_addr[11]     ; Missing drive strength ;
; de0_fl_addr[12]     ; Missing drive strength ;
; de0_fl_addr[13]     ; Missing drive strength ;
; de0_fl_addr[14]     ; Missing drive strength ;
; de0_fl_addr[15]     ; Missing drive strength ;
; de0_fl_addr[16]     ; Missing drive strength ;
; de0_fl_addr[17]     ; Missing drive strength ;
; de0_fl_addr[18]     ; Missing drive strength ;
; de0_fl_addr[19]     ; Missing drive strength ;
; de0_fl_addr[20]     ; Missing drive strength ;
; de0_fl_addr[21]     ; Missing drive strength ;
; de0_fl_we_n         ; Missing drive strength ;
; de0_fl_rst_n        ; Missing drive strength ;
; de0_fl_oe_n         ; Missing drive strength ;
; de0_fl_ce_n         ; Missing drive strength ;
; de0_fl_wp_n         ; Missing drive strength ;
; de0_fl_byte_n       ; Missing drive strength ;
; de0_lcd_blig        ; Missing drive strength ;
; de0_lcd_rw          ; Missing drive strength ;
; de0_lcd_en          ; Missing drive strength ;
; de0_lcd_rs          ; Missing drive strength ;
; de0_sd_clk          ; Missing drive strength ;
; de0_vga_hs          ; Missing drive strength ;
; de0_vga_vs          ; Missing drive strength ;
; de0_vga_r[0]        ; Missing drive strength ;
; de0_vga_r[1]        ; Missing drive strength ;
; de0_vga_r[2]        ; Missing drive strength ;
; de0_vga_r[3]        ; Missing drive strength ;
; de0_vga_g[0]        ; Missing drive strength ;
; de0_vga_g[1]        ; Missing drive strength ;
; de0_vga_g[2]        ; Missing drive strength ;
; de0_vga_g[3]        ; Missing drive strength ;
; de0_vga_b[0]        ; Missing drive strength ;
; de0_vga_b[1]        ; Missing drive strength ;
; de0_vga_b[2]        ; Missing drive strength ;
; de0_vga_b[3]        ; Missing drive strength ;
; de0_gpio0_clkout[0] ; Missing drive strength ;
; de0_gpio0_clkout[1] ; Missing drive strength ;
; de0_gpio1_clkout[0] ; Missing drive strength ;
; de0_gpio1_clkout[1] ; Missing drive strength ;
; de0_dram_dq[0]      ; Missing drive strength ;
; de0_dram_dq[1]      ; Missing drive strength ;
; de0_dram_dq[2]      ; Missing drive strength ;
; de0_dram_dq[3]      ; Missing drive strength ;
; de0_dram_dq[4]      ; Missing drive strength ;
; de0_dram_dq[5]      ; Missing drive strength ;
; de0_dram_dq[6]      ; Missing drive strength ;
; de0_dram_dq[7]      ; Missing drive strength ;
; de0_dram_dq[8]      ; Missing drive strength ;
; de0_dram_dq[9]      ; Missing drive strength ;
; de0_dram_dq[10]     ; Missing drive strength ;
; de0_dram_dq[11]     ; Missing drive strength ;
; de0_dram_dq[12]     ; Missing drive strength ;
; de0_dram_dq[13]     ; Missing drive strength ;
; de0_dram_dq[14]     ; Missing drive strength ;
; de0_dram_dq[15]     ; Missing drive strength ;
; de0_fl_dq[0]        ; Missing drive strength ;
; de0_fl_dq[1]        ; Missing drive strength ;
; de0_fl_dq[2]        ; Missing drive strength ;
; de0_fl_dq[3]        ; Missing drive strength ;
; de0_fl_dq[4]        ; Missing drive strength ;
; de0_fl_dq[5]        ; Missing drive strength ;
; de0_fl_dq[6]        ; Missing drive strength ;
; de0_fl_dq[7]        ; Missing drive strength ;
; de0_fl_dq[8]        ; Missing drive strength ;
; de0_fl_dq[9]        ; Missing drive strength ;
; de0_fl_dq[10]       ; Missing drive strength ;
; de0_fl_dq[11]       ; Missing drive strength ;
; de0_fl_dq[12]       ; Missing drive strength ;
; de0_fl_dq[13]       ; Missing drive strength ;
; de0_fl_dq[14]       ; Missing drive strength ;
; de0_fl_dq[15]       ; Missing drive strength ;
; de0_lcd_data[0]     ; Missing drive strength ;
; de0_lcd_data[1]     ; Missing drive strength ;
; de0_lcd_data[2]     ; Missing drive strength ;
; de0_lcd_data[3]     ; Missing drive strength ;
; de0_lcd_data[4]     ; Missing drive strength ;
; de0_lcd_data[5]     ; Missing drive strength ;
; de0_lcd_data[6]     ; Missing drive strength ;
; de0_lcd_data[7]     ; Missing drive strength ;
; de0_sd_dat0         ; Missing drive strength ;
; de0_sd_dat3         ; Missing drive strength ;
; de0_sd_cmd          ; Missing drive strength ;
; de0_ps2_kbdat       ; Missing drive strength ;
; de0_ps2_kbclk       ; Missing drive strength ;
; de0_ps2_msdat       ; Missing drive strength ;
; de0_ps2_msclk       ; Missing drive strength ;
; de0_gpio0_d[0]      ; Missing drive strength ;
; de0_gpio0_d[1]      ; Missing drive strength ;
; de0_gpio0_d[2]      ; Missing drive strength ;
; de0_gpio0_d[3]      ; Missing drive strength ;
; de0_gpio0_d[4]      ; Missing drive strength ;
; de0_gpio0_d[5]      ; Missing drive strength ;
; de0_gpio0_d[6]      ; Missing drive strength ;
; de0_gpio0_d[7]      ; Missing drive strength ;
; de0_gpio0_d[8]      ; Missing drive strength ;
; de0_gpio0_d[9]      ; Missing drive strength ;
; de0_gpio0_d[10]     ; Missing drive strength ;
; de0_gpio0_d[11]     ; Missing drive strength ;
; de0_gpio0_d[12]     ; Missing drive strength ;
; de0_gpio0_d[13]     ; Missing drive strength ;
; de0_gpio0_d[14]     ; Missing drive strength ;
; de0_gpio0_d[15]     ; Missing drive strength ;
; de0_gpio0_d[16]     ; Missing drive strength ;
; de0_gpio0_d[17]     ; Missing drive strength ;
; de0_gpio0_d[18]     ; Missing drive strength ;
; de0_gpio0_d[19]     ; Missing drive strength ;
; de0_gpio0_d[20]     ; Missing drive strength ;
; de0_gpio0_d[21]     ; Missing drive strength ;
; de0_gpio0_d[22]     ; Missing drive strength ;
; de0_gpio0_d[23]     ; Missing drive strength ;
; de0_gpio0_d[24]     ; Missing drive strength ;
; de0_gpio0_d[25]     ; Missing drive strength ;
; de0_gpio0_d[26]     ; Missing drive strength ;
; de0_gpio0_d[27]     ; Missing drive strength ;
; de0_gpio0_d[28]     ; Missing drive strength ;
; de0_gpio0_d[29]     ; Missing drive strength ;
; de0_gpio0_d[30]     ; Missing drive strength ;
; de0_gpio0_d[31]     ; Missing drive strength ;
; de0_gpio1_d[0]      ; Missing drive strength ;
; de0_gpio1_d[1]      ; Missing drive strength ;
; de0_gpio1_d[2]      ; Missing drive strength ;
; de0_gpio1_d[3]      ; Missing drive strength ;
; de0_gpio1_d[4]      ; Missing drive strength ;
; de0_gpio1_d[5]      ; Missing drive strength ;
; de0_gpio1_d[6]      ; Missing drive strength ;
; de0_gpio1_d[7]      ; Missing drive strength ;
; de0_gpio1_d[8]      ; Missing drive strength ;
; de0_gpio1_d[9]      ; Missing drive strength ;
; de0_gpio1_d[10]     ; Missing drive strength ;
; de0_gpio1_d[11]     ; Missing drive strength ;
; de0_gpio1_d[12]     ; Missing drive strength ;
; de0_gpio1_d[13]     ; Missing drive strength ;
; de0_gpio1_d[14]     ; Missing drive strength ;
; de0_gpio1_d[15]     ; Missing drive strength ;
; de0_gpio1_d[16]     ; Missing drive strength ;
; de0_gpio1_d[17]     ; Missing drive strength ;
; de0_gpio1_d[18]     ; Missing drive strength ;
; de0_gpio1_d[19]     ; Missing drive strength ;
; de0_gpio1_d[20]     ; Missing drive strength ;
; de0_gpio1_d[21]     ; Missing drive strength ;
; de0_gpio1_d[22]     ; Missing drive strength ;
; de0_gpio1_d[23]     ; Missing drive strength ;
; de0_gpio1_d[24]     ; Missing drive strength ;
; de0_gpio1_d[25]     ; Missing drive strength ;
; de0_gpio1_d[26]     ; Missing drive strength ;
; de0_gpio1_d[27]     ; Missing drive strength ;
; de0_gpio1_d[28]     ; Missing drive strength ;
; de0_gpio1_d[29]     ; Missing drive strength ;
; de0_gpio1_d[30]     ; Missing drive strength ;
; de0_gpio1_d[31]     ; Missing drive strength ;
+---------------------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3169 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3169 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3161    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/V/Desktop/FPGA/1801VM1_verilog_model/vm1_rev10a/Model/output_files/vm1.pin.


+-----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                               ;
+---------------------------------------------+-------------------------------+
; Resource                                    ; Usage                         ;
+---------------------------------------------+-------------------------------+
; Total logic elements                        ; 2,460 / 15,408 ( 16 % )       ;
;     -- Combinational with no register       ; 2383                          ;
;     -- Register only                        ; 12                            ;
;     -- Combinational with a register        ; 65                            ;
;                                             ;                               ;
; Logic element usage by number of LUT inputs ;                               ;
;     -- 4 input functions                    ; 1439                          ;
;     -- 3 input functions                    ; 851                           ;
;     -- <=2 input functions                  ; 158                           ;
;     -- Register only                        ; 12                            ;
;                                             ;                               ;
; Logic elements by mode                      ;                               ;
;     -- normal mode                          ; 2420                          ;
;     -- arithmetic mode                      ; 28                            ;
;                                             ;                               ;
; Total registers*                            ; 77 / 17,068 ( < 1 % )         ;
;     -- Dedicated logic registers            ; 77 / 15,408 ( < 1 % )         ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )             ;
;                                             ;                               ;
; Total LABs:  partially or completely used   ; 177 / 963 ( 18 % )            ;
; User inserted logic elements                ; 0                             ;
; Virtual pins                                ; 0                             ;
; I/O pins                                    ; 252 / 347 ( 73 % )            ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )                ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                 ;
; Global signals                              ; 20                            ;
; M9Ks                                        ; 0 / 56 ( 0 % )                ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )           ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )           ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )               ;
; PLLs                                        ; 0 / 4 ( 0 % )                 ;
; Global clocks                               ; 20 / 20 ( 100 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )                 ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                 ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                 ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                 ;
; Average interconnect usage (total/H/V)      ; 5% / 4% / 6%                  ;
; Peak interconnect usage (total/H/V)         ; 31% / 26% / 37%               ;
; Maximum fan-out node                        ; de0_clock_50~inputclkctrl     ;
; Maximum fan-out                             ; 89                            ;
; Highest non-global fan-out signal           ; vm1:cpu|vm1_qbus:core|plr[28] ;
; Highest non-global fan-out                  ; 73                            ;
; Total fan-out                               ; 9349                          ;
; Average fan-out                             ; 2.94                          ;
+---------------------------------------------+-------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2460 / 15408 ( 15 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 2383                  ; 0                              ;
;     -- Register only                        ; 12                    ; 0                              ;
;     -- Combinational with a register        ; 65                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1439                  ; 0                              ;
;     -- 3 input functions                    ; 851                   ; 0                              ;
;     -- <=2 input functions                  ; 158                   ; 0                              ;
;     -- Register only                        ; 12                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2420                  ; 0                              ;
;     -- arithmetic mode                      ; 28                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 77                    ; 0                              ;
;     -- Dedicated logic registers            ; 77 / 15408 ( < 1 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 177 / 963 ( 18 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 252                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 20 / 24 ( 83 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 111                   ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 111                   ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 9345                  ; 4                              ;
;     -- Registered Connections               ; 250                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 222                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 23                    ; 0                              ;
;     -- Output Ports                         ; 118                   ; 0                              ;
;     -- Bidir Ports                          ; 111                   ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; de0_button[0]      ; H2    ; 1        ; 0            ; 21           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_button[1]      ; G3    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_button[2]      ; F1    ; 1        ; 0            ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_clock_50       ; G21   ; 6        ; 41           ; 15           ; 0            ; 125                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_clock_50_2     ; B12   ; 7        ; 19           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_fl_rb          ; M7    ; 2        ; 0            ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_gpio0_clkin[0] ; AB12  ; 4        ; 21           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_gpio0_clkin[1] ; AA12  ; 4        ; 21           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_gpio1_clkin[0] ; AB11  ; 3        ; 21           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_gpio1_clkin[1] ; AA11  ; 3        ; 21           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_sd_wp_n        ; W20   ; 5        ; 41           ; 3            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_sw[0]          ; J6    ; 1        ; 0            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_sw[1]          ; H5    ; 1        ; 0            ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_sw[2]          ; H6    ; 1        ; 0            ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_sw[3]          ; G4    ; 1        ; 0            ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_sw[4]          ; G5    ; 1        ; 0            ; 27           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_sw[5]          ; J7    ; 1        ; 0            ; 22           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_sw[6]          ; H7    ; 1        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_sw[7]          ; E3    ; 1        ; 0            ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_sw[8]          ; E4    ; 1        ; 0            ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_sw[9]          ; D2    ; 1        ; 0            ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_uart_rts       ; V22   ; 5        ; 41           ; 7            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; de0_uart_rxd       ; U22   ; 5        ; 41           ; 8            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; de0_dram_addr[0]    ; C4    ; 8        ; 1            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_addr[10]   ; B4    ; 8        ; 5            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_addr[11]   ; A7    ; 8        ; 11           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_addr[12]   ; C8    ; 8        ; 9            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_addr[1]    ; A3    ; 8        ; 3            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_addr[2]    ; B3    ; 8        ; 3            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_addr[3]    ; C3    ; 8        ; 3            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_addr[4]    ; A5    ; 8        ; 7            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_addr[5]    ; C6    ; 8        ; 5            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_addr[6]    ; B6    ; 8        ; 11           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_addr[7]    ; A6    ; 8        ; 11           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_addr[8]    ; C7    ; 8        ; 9            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_addr[9]    ; B7    ; 8        ; 11           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_ba[0]      ; B5    ; 8        ; 7            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_ba[1]      ; A4    ; 8        ; 5            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_cas_n      ; G8    ; 8        ; 5            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_cke        ; E6    ; 8        ; 1            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_clk        ; E5    ; 8        ; 1            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_cs_n       ; G7    ; 8        ; 1            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_ldqm       ; E7    ; 8        ; 3            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_ras_n      ; F7    ; 8        ; 1            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_udqm       ; B8    ; 8        ; 14           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_dram_we_n       ; D6    ; 8        ; 3            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[0]      ; P7    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[10]     ; N1    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[11]     ; M3    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[12]     ; M2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[13]     ; M1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[14]     ; L7    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[15]     ; L6    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[16]     ; AA2   ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[17]     ; M5    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[18]     ; M6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[19]     ; P1    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[1]      ; P5    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[20]     ; P3    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[21]     ; R2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[2]      ; P6    ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[3]      ; N7    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[4]      ; N5    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[5]      ; N6    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[6]      ; M8    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[7]      ; M4    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[8]      ; P2    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_addr[9]      ; N2    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_byte_n       ; AA1   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_ce_n         ; N8    ; 2        ; 0            ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_oe_n         ; R6    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_rst_n        ; R1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_we_n         ; P4    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_fl_wp_n         ; T3    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_gpio0_clkout[0] ; AB3   ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_gpio0_clkout[1] ; AA3   ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_gpio1_clkout[0] ; R16   ; 4        ; 37           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_gpio1_clkout[1] ; T16   ; 4        ; 37           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex0[0]         ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex0[1]         ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex0[2]         ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex0[3]         ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex0[4]         ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex0[5]         ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex0[6]         ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex0[7]         ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex1[0]         ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex1[1]         ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex1[2]         ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex1[3]         ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex1[4]         ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex1[5]         ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex1[6]         ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex1[7]         ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex2[0]         ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex2[1]         ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex2[2]         ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex2[3]         ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex2[4]         ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex2[5]         ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex2[6]         ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex2[7]         ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex3[0]         ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex3[1]         ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex3[2]         ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex3[3]         ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex3[4]         ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex3[5]         ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex3[6]         ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_hex3[7]         ; G16   ; 7        ; 39           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_lcd_blig        ; F21   ; 6        ; 41           ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_lcd_en          ; E21   ; 6        ; 41           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_lcd_rs          ; F22   ; 6        ; 41           ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_lcd_rw          ; E22   ; 6        ; 41           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_led[0]          ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_led[1]          ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_led[2]          ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_led[3]          ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_led[4]          ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_led[5]          ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_led[6]          ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_led[7]          ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_led[8]          ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_led[9]          ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_sd_clk          ; Y21   ; 5        ; 41           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_uart_cts        ; V21   ; 5        ; 41           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_uart_txd        ; U21   ; 5        ; 41           ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_vga_b[0]        ; K22   ; 6        ; 41           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_vga_b[1]        ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_vga_b[2]        ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_vga_b[3]        ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_vga_g[0]        ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_vga_g[1]        ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_vga_g[2]        ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_vga_g[3]        ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_vga_hs          ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_vga_r[0]        ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_vga_r[1]        ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_vga_r[2]        ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_vga_r[3]        ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; de0_vga_vs          ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                            ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------------+---------------------+
; de0_dram_dq[0]  ; D10   ; 8        ; 16           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[10] ; A9    ; 8        ; 16           ; 29           ; 28           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[11] ; C10   ; 8        ; 14           ; 29           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[12] ; B10   ; 8        ; 16           ; 29           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[13] ; A10   ; 8        ; 16           ; 29           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[14] ; E10   ; 8        ; 16           ; 29           ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[15] ; F10   ; 8        ; 7            ; 29           ; 28           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[1]  ; G10   ; 8        ; 9            ; 29           ; 14           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[2]  ; H10   ; 8        ; 9            ; 29           ; 28           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[3]  ; E9    ; 8        ; 11           ; 29           ; 28           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[4]  ; F9    ; 8        ; 7            ; 29           ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[5]  ; G9    ; 8        ; 9            ; 29           ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[6]  ; H9    ; 8        ; 7            ; 29           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[7]  ; F8    ; 8        ; 5            ; 29           ; 21           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[8]  ; A8    ; 8        ; 14           ; 29           ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_dram_dq[9]  ; B9    ; 8        ; 14           ; 29           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ad_ena~0 (inverted)   ; -                   ;
; de0_fl_dq[0]    ; R7    ; 2        ; 0            ; 2            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[10]   ; T4    ; 2        ; 0            ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[11]   ; U2    ; 2        ; 0            ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[12]   ; V1    ; 2        ; 0            ; 8            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[13]   ; V4    ; 2        ; 0            ; 5            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[14]   ; W2    ; 2        ; 0            ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[15]   ; Y2    ; 2        ; 0            ; 6            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[1]    ; P8    ; 2        ; 0            ; 2            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[2]    ; R8    ; 2        ; 0            ; 2            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[3]    ; U1    ; 2        ; 0            ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[4]    ; V2    ; 2        ; 0            ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[5]    ; V3    ; 2        ; 0            ; 4            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[6]    ; W1    ; 2        ; 0            ; 7            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[7]    ; Y1    ; 2        ; 0            ; 6            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[8]    ; T5    ; 2        ; 0            ; 3            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_fl_dq[9]    ; T7    ; 2        ; 0            ; 2            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[0]  ; AB16  ; 4        ; 28           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_init_out (inverted)   ; -                   ;
; de0_gpio0_d[10] ; AB8   ; 3        ; 16           ; 0            ; 21           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_sync_ena (inverted)   ; -                   ;
; de0_gpio0_d[11] ; AA8   ; 3        ; 16           ; 0            ; 28           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_rply_out~1 (inverted) ; -                   ;
; de0_gpio0_d[12] ; AB5   ; 3        ; 9            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[13] ; AA5   ; 3        ; 9            ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[14] ; AB4   ; 3        ; 7            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[15] ; AA4   ; 3        ; 7            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ctrl_ena (inverted)   ; -                   ;
; de0_gpio0_d[16] ; V14   ; 4        ; 30           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[17] ; U14   ; 4        ; 39           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|sel_16                    ; -                   ;
; de0_gpio0_d[18] ; Y13   ; 4        ; 26           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|sel_14                    ; -                   ;
; de0_gpio0_d[19] ; W13   ; 4        ; 26           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_bsy (inverted)        ; -                   ;
; de0_gpio0_d[1]  ; AA16  ; 4        ; 28           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[20] ; U13   ; 4        ; 30           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[21] ; V12   ; 4        ; 23           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[22] ; R10   ; 3        ; 1            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[23] ; V11   ; 3        ; 19           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[24] ; Y10   ; 3        ; 19           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[25] ; W10   ; 3        ; 19           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[26] ; T8    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[27] ; V8    ; 3        ; 11           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[28] ; W7    ; 3        ; 9            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[29] ; W6    ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[2]  ; AA15  ; 4        ; 26           ; 0            ; 14           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[30] ; V5    ; 3        ; 3            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[31] ; U7    ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[3]  ; AB15  ; 4        ; 26           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[4]  ; AA14  ; 4        ; 23           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[5]  ; AB14  ; 4        ; 23           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[6]  ; AB13  ; 4        ; 23           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio0_d[7]  ; AA13  ; 4        ; 23           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ctrl_ena (inverted)   ; -                   ;
; de0_gpio0_d[8]  ; AB10  ; 3        ; 21           ; 0            ; 28           ; 20                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ctrl_ena (inverted)   ; -                   ;
; de0_gpio0_d[9]  ; AA10  ; 3        ; 19           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; vm1:cpu|vm1_qbus:core|pin_ctrl_ena (inverted)   ; -                   ;
; de0_gpio1_d[0]  ; AA20  ; 4        ; 37           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[10] ; U15   ; 4        ; 39           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[11] ; T15   ; 4        ; 32           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[12] ; W15   ; 4        ; 32           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[13] ; V15   ; 4        ; 32           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[14] ; AB9   ; 3        ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[15] ; AA9   ; 3        ; 16           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[16] ; AA7   ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[17] ; AB7   ; 3        ; 11           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[18] ; T14   ; 4        ; 32           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[19] ; R14   ; 4        ; 39           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[1]  ; AB20  ; 4        ; 37           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[20] ; U12   ; 4        ; 26           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[21] ; T12   ; 4        ; 28           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[22] ; R11   ; 3        ; 3            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[23] ; R12   ; 3        ; 5            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[24] ; U10   ; 3        ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[25] ; T10   ; 3        ; 14           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[26] ; U9    ; 3        ; 9            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[27] ; T9    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[28] ; Y7    ; 3        ; 9            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[29] ; U8    ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[2]  ; AA19  ; 4        ; 35           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[30] ; V6    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[31] ; V7    ; 3        ; 7            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[3]  ; AB19  ; 4        ; 35           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[4]  ; AB18  ; 4        ; 32           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[5]  ; AA18  ; 4        ; 35           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[6]  ; AA17  ; 4        ; 28           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[7]  ; AB17  ; 4        ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[8]  ; Y17   ; 4        ; 35           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_gpio1_d[9]  ; W17   ; 4        ; 35           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_lcd_data[0] ; D22   ; 6        ; 41           ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_lcd_data[1] ; D21   ; 6        ; 41           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_lcd_data[2] ; C22   ; 6        ; 41           ; 26           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_lcd_data[3] ; C21   ; 6        ; 41           ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_lcd_data[4] ; B22   ; 6        ; 41           ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_lcd_data[5] ; B21   ; 6        ; 41           ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_lcd_data[6] ; D20   ; 6        ; 41           ; 27           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_lcd_data[7] ; C20   ; 6        ; 41           ; 27           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_ps2_kbclk   ; P22   ; 5        ; 41           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_ps2_kbdat   ; P21   ; 5        ; 41           ; 12           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_ps2_msclk   ; R21   ; 5        ; 41           ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_ps2_msdat   ; R22   ; 5        ; 41           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_sd_cmd      ; Y22   ; 5        ; 41           ; 3            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_sd_dat0     ; AA22  ; 5        ; 41           ; 2            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
; de0_sd_dat3     ; W21   ; 5        ; 41           ; 5            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                               ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                       ; Use as regular IO        ; de0_sw[8]               ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO        ; de0_vga_vs              ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                   ; Use as regular IO        ; de0_vga_hs              ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; de0_vga_b[0]            ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO        ; de0_vga_b[1]            ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R9n, nWE                          ; Use as regular IO        ; de0_lcd_rw              ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R9p, nOE                          ; Use as regular IO        ; de0_lcd_en              ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R3n, PADD22                       ; Use as regular IO        ; de0_lcd_data[4]         ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R3p, PADD21                       ; Use as regular IO        ; de0_lcd_data[5]         ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; de0_lcd_data[7]         ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                       ; Use as regular IO        ; de0_hex3[0]             ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO        ; de0_hex2[4]             ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; de0_hex2[5]             ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; de0_hex1[5]             ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; de0_hex0[6]             ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO        ; de0_hex1[6]             ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; de0_hex1[7]             ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; de0_hex1[2]             ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; de0_hex0[7]             ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO        ; de0_hex1[3]             ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO        ; de0_hex1[4]             ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; de0_hex1[0]             ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; de0_hex1[1]             ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO        ; de0_hex0[0]             ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO        ; de0_hex0[1]             ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO        ; de0_dram_dq[12]         ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; de0_dram_dq[10]         ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; de0_dram_dq[9]          ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; de0_dram_dq[8]          ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; de0_dram_udqm           ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; de0_dram_addr[11]       ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; de0_dram_addr[9]        ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; de0_dram_addr[7]        ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO        ; de0_dram_addr[6]        ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; de0_dram_addr[12]       ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO        ; de0_dram_addr[8]        ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO        ; de0_dram_addr[4]        ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; de0_dram_dq[15]         ; Dual Purpose Pin          ;
; C6       ; DATA7                                    ; Use as regular IO        ; de0_dram_addr[5]        ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; de0_dram_addr[10]       ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; de0_dram_dq[7]          ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; de0_dram_addr[1]        ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; de0_dram_addr[2]        ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; de0_dram_addr[0]        ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 27 / 33 ( 82 % ) ; 3.3V          ; --           ;
; 2        ; 45 / 48 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 36 / 46 ( 78 % ) ; 3.3V          ; --           ;
; 4        ; 36 / 41 ( 88 % ) ; 3.3V          ; --           ;
; 5        ; 13 / 46 ( 28 % ) ; 3.3V          ; --           ;
; 6        ; 27 / 43 ( 63 % ) ; 3.3V          ; --           ;
; 7        ; 33 / 47 ( 70 % ) ; 3.3V          ; --           ;
; 8        ; 39 / 43 ( 91 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; de0_dram_addr[1]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 350        ; 8        ; de0_dram_ba[1]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 345        ; 8        ; de0_dram_addr[4]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 336        ; 8        ; de0_dram_addr[7]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 334        ; 8        ; de0_dram_addr[11]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 332        ; 8        ; de0_dram_dq[8]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 328        ; 8        ; de0_dram_dq[10]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 326        ; 8        ; de0_dram_dq[13]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; de0_hex1[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; de0_hex1[3]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; de0_hex1[6]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; de0_hex2[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; de0_hex2[4]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; de0_hex2[7]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; de0_hex3[2]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; de0_fl_byte_n                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 75         ; 2        ; de0_fl_addr[16]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 102        ; 3        ; de0_gpio0_clkout[1]                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 106        ; 3        ; de0_gpio0_d[15]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; de0_gpio0_d[13]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; de0_gpio1_d[16]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 123        ; 3        ; de0_gpio0_d[11]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; de0_gpio1_d[15]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; de0_gpio0_d[9]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; de0_gpio1_clkin[1]                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 136        ; 4        ; de0_gpio0_clkin[1]                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 138        ; 4        ; de0_gpio0_d[7]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; de0_gpio0_d[4]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; de0_gpio0_d[2]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; de0_gpio0_d[1]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; de0_gpio1_d[6]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; de0_gpio1_d[5]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 164        ; 4        ; de0_gpio1_d[2]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 169        ; 4        ; de0_gpio1_d[0]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; de0_sd_dat0                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; de0_gpio0_clkout[0]                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 107        ; 3        ; de0_gpio0_d[14]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; de0_gpio0_d[12]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; de0_gpio1_d[17]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; de0_gpio0_d[10]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; de0_gpio1_d[14]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; de0_gpio0_d[8]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; de0_gpio1_clkin[0]                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 137        ; 4        ; de0_gpio0_clkin[0]                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 139        ; 4        ; de0_gpio0_d[6]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; de0_gpio0_d[5]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; de0_gpio0_d[3]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; de0_gpio0_d[0]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; de0_gpio1_d[7]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; de0_gpio1_d[4]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 165        ; 4        ; de0_gpio1_d[3]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 170        ; 4        ; de0_gpio1_d[1]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; de0_led[9]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; de0_led[8]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; de0_dram_addr[2]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 351        ; 8        ; de0_dram_addr[10]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 346        ; 8        ; de0_dram_ba[0]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 337        ; 8        ; de0_dram_addr[6]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 335        ; 8        ; de0_dram_addr[9]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 333        ; 8        ; de0_dram_udqm                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 329        ; 8        ; de0_dram_dq[9]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 327        ; 8        ; de0_dram_dq[12]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; de0_clock_50_2                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 315        ; 7        ; de0_hex1[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; de0_hex1[4]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; de0_hex1[7]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; de0_hex2[2]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; de0_hex2[5]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; de0_hex3[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; de0_hex3[3]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; de0_lcd_data[5]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 268        ; 6        ; de0_lcd_data[4]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; de0_led[6]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; de0_led[7]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; de0_dram_addr[3]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 359        ; 8        ; de0_dram_addr[0]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; de0_dram_addr[5]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 340        ; 8        ; de0_dram_addr[8]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 339        ; 8        ; de0_dram_addr[12]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; de0_dram_dq[11]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; de0_hex1[2]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; de0_hex3[4]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; de0_lcd_data[7]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 267        ; 6        ; de0_lcd_data[3]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 266        ; 6        ; de0_lcd_data[2]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; de0_sw[9]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; de0_dram_we_n                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; de0_dram_dq[0]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; de0_hex0[7]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; de0_hex2[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; de0_hex3[5]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; de0_lcd_data[6]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 261        ; 6        ; de0_lcd_data[1]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 260        ; 6        ; de0_lcd_data[0]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 14         ; 1        ; de0_led[5]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; de0_sw[7]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; de0_sw[8]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; de0_dram_clk                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 362        ; 8        ; de0_dram_cke                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 357        ; 8        ; de0_dram_ldqm                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; de0_dram_dq[3]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 325        ; 8        ; de0_dram_dq[14]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 317        ; 7        ; de0_hex0[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; de0_hex1[5]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; de0_hex2[3]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; de0_lcd_en                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 255        ; 6        ; de0_lcd_rw                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 16         ; 1        ; de0_button[2]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; de0_led[4]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; de0_dram_ras_n                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 352        ; 8        ; de0_dram_dq[7]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 347        ; 8        ; de0_dram_dq[4]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 348        ; 8        ; de0_dram_dq[15]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 318        ; 7        ; de0_hex0[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; de0_hex0[5]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; de0_hex0[6]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; de0_hex2[6]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; de0_hex3[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; de0_lcd_blig                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 250        ; 6        ; de0_lcd_rs                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; de0_button[1]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; de0_sw[3]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; de0_sw[4]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; de0_dram_cs_n                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 353        ; 8        ; de0_dram_cas_n                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 342        ; 8        ; de0_dram_dq[5]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 341        ; 8        ; de0_dram_dq[1]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; de0_hex0[4]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; de0_hex3[6]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; de0_hex3[7]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; de0_clock_50                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; de0_led[3]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; de0_button[0]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; de0_sw[1]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; de0_sw[2]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; de0_sw[6]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; de0_dram_dq[6]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H10      ; 343        ; 8        ; de0_dram_dq[2]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; de0_hex0[2]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; de0_hex0[3]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; de0_vga_r[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; de0_vga_r[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; de0_vga_r[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; de0_vga_r[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; de0_vga_g[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; de0_led[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; de0_led[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; de0_led[2]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; de0_sw[0]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; de0_sw[5]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; de0_vga_g[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; de0_vga_g[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; de0_vga_b[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; de0_vga_g[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; de0_vga_b[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; de0_vga_b[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; de0_vga_b[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; de0_fl_addr[15]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 50         ; 2        ; de0_fl_addr[14]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; de0_vga_hs                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; de0_vga_vs                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; de0_fl_addr[13]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 44         ; 2        ; de0_fl_addr[12]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 47         ; 2        ; de0_fl_addr[11]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 46         ; 2        ; de0_fl_addr[7]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 51         ; 2        ; de0_fl_addr[17]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 43         ; 2        ; de0_fl_addr[18]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 65         ; 2        ; de0_fl_rb                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 66         ; 2        ; de0_fl_addr[6]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; de0_fl_addr[10]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 48         ; 2        ; de0_fl_addr[9]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; de0_fl_addr[4]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 64         ; 2        ; de0_fl_addr[5]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 73         ; 2        ; de0_fl_addr[3]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 67         ; 2        ; de0_fl_ce_n                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; de0_fl_addr[19]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 2        ; de0_fl_addr[8]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 58         ; 2        ; de0_fl_addr[20]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 57         ; 2        ; de0_fl_we_n                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 63         ; 2        ; de0_fl_addr[1]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 79         ; 2        ; de0_fl_addr[2]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 74         ; 2        ; de0_fl_addr[0]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ; 86         ; 2        ; de0_fl_dq[1]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 211        ; 5        ; de0_ps2_kbdat                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 210        ; 5        ; de0_ps2_kbclk                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 55         ; 2        ; de0_fl_rst_n                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 54         ; 2        ; de0_fl_addr[21]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; de0_fl_oe_n                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 84         ; 2        ; de0_fl_dq[0]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 87         ; 2        ; de0_fl_dq[2]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; de0_gpio0_d[22]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 97         ; 3        ; de0_gpio1_d[22]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 98         ; 3        ; de0_gpio1_d[23]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; de0_gpio1_d[19]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; de0_gpio1_clkout[0]                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; de0_ps2_msclk                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 206        ; 5        ; de0_ps2_msdat                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; de0_fl_wp_n                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 81         ; 2        ; de0_fl_dq[10]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 82         ; 2        ; de0_fl_dq[8]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; de0_fl_dq[9]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 89         ; 3        ; de0_gpio0_d[26]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 91         ; 3        ; de0_gpio1_d[27]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 121        ; 3        ; de0_gpio1_d[25]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; de0_gpio1_d[21]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; de0_gpio1_d[18]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 161        ; 4        ; de0_gpio1_d[11]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 171        ; 4        ; de0_gpio1_clkout[1]                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; de0_fl_dq[3]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 59         ; 2        ; de0_fl_dq[11]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; de0_gpio0_d[31]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 95         ; 3        ; de0_gpio1_d[29]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 112        ; 3        ; de0_gpio1_d[26]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 122        ; 3        ; de0_gpio1_d[24]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; de0_gpio1_d[20]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 156        ; 4        ; de0_gpio0_d[20]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 174        ; 4        ; de0_gpio0_d[17]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 173        ; 4        ; de0_gpio1_d[10]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; de0_uart_txd                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 201        ; 5        ; de0_uart_rxd                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 62         ; 2        ; de0_fl_dq[12]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 61         ; 2        ; de0_fl_dq[4]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 78         ; 2        ; de0_fl_dq[5]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 77         ; 2        ; de0_fl_dq[13]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 93         ; 3        ; de0_gpio0_d[30]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; de0_gpio1_d[30]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 105        ; 3        ; de0_gpio1_d[31]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 113        ; 3        ; de0_gpio0_d[27]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; de0_gpio0_d[23]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 142        ; 4        ; de0_gpio0_d[21]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; de0_gpio0_d[16]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 4        ; de0_gpio1_d[13]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; de0_uart_cts                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 198        ; 5        ; de0_uart_rts                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 69         ; 2        ; de0_fl_dq[6]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 68         ; 2        ; de0_fl_dq[14]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; de0_gpio0_d[29]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 110        ; 3        ; de0_gpio0_d[28]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; de0_gpio0_d[25]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; de0_gpio0_d[19]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; de0_gpio1_d[12]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; de0_gpio1_d[9]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; de0_sd_wp_n                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 191        ; 5        ; de0_sd_dat3                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; de0_fl_dq[7]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 70         ; 2        ; de0_fl_dq[15]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; de0_gpio1_d[28]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; de0_gpio0_d[24]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; de0_gpio0_d[18]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; de0_gpio1_d[8]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; de0_sd_clk                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 185        ; 5        ; de0_sd_cmd                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                        ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------+--------------+
; Compilation Hierarchy Node    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                           ; Library Name ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------+--------------+
; |de0                          ; 2460 (0)    ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 252  ; 0            ; 2383 (0)     ; 12 (0)            ; 65 (0)           ; |de0                                          ;              ;
;    |vm1:cpu|                  ; 2460 (0)    ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2383 (0)     ; 12 (0)            ; 65 (0)           ; |de0|vm1:cpu                                  ;              ;
;       |vm1_qbus:core|         ; 2460 (1724) ; 77 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2383 (1707)  ; 12 (6)            ; 65 (13)          ; |de0|vm1:cpu|vm1_qbus:core                    ;              ;
;          |vm1_pli:pli_matrix| ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; |de0|vm1:cpu|vm1_qbus:core|vm1_pli:pli_matrix ;              ;
;          |vm1_plm:plm_matrix| ; 584 (584)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 584 (584)    ; 0 (0)             ; 0 (0)            ; |de0|vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix ;              ;
;          |vm1_timer:timer|    ; 111 (111)   ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 6 (6)             ; 54 (54)          ; |de0|vm1:cpu|vm1_qbus:core|vm1_timer:timer    ;              ;
;          |vm1_vgen:vgen|      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |de0|vm1:cpu|vm1_qbus:core|vm1_vgen:vgen      ;              ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; de0_clock_50_2      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_button[0]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_button[1]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_button[2]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_sw[0]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_sw[1]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_sw[2]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_sw[3]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_sw[4]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_sw[5]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_sw[6]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_sw[7]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_sw[8]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_sw[9]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex0[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex0[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex0[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex0[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex0[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex0[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex0[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex0[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex1[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex1[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex1[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex1[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex1[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex1[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex1[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex1[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex2[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex2[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex2[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex2[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex2[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex2[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex2[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex2[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex3[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex3[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex3[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex3[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex3[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex3[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex3[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_hex3[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_led[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_led[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_led[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_led[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_led[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_led[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_led[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_led[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_led[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_led[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_uart_txd        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_uart_rxd        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_uart_cts        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_uart_rts        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_addr[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_addr[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_addr[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_addr[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_addr[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_addr[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_addr[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_addr[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_addr[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_addr[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_addr[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_addr[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_addr[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_ldqm       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_udqm       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_we_n       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_cas_n      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_ras_n      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_cs_n       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_ba[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_ba[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_clk        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_cke        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[13]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[14]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[15]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[16]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[17]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[18]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[19]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[20]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_addr[21]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_we_n         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_rst_n        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_oe_n         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_ce_n         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_wp_n         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_byte_n       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_rb           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_lcd_blig        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_lcd_rw          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_lcd_en          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_lcd_rs          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_sd_clk          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_sd_wp_n         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_vga_hs          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_vga_vs          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_vga_r[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_vga_r[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_vga_r[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_vga_r[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_vga_g[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_vga_g[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_vga_g[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_vga_g[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_vga_b[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_vga_b[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_vga_b[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_vga_b[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_clkin[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_clkin[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_clkout[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_clkout[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_clkin[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_clkin[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_clkout[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_clkout[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; de0_dram_dq[0]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; de0_dram_dq[1]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; de0_dram_dq[2]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_dram_dq[3]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_dram_dq[4]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; de0_dram_dq[5]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_dram_dq[6]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_dram_dq[7]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_dram_dq[8]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; de0_dram_dq[9]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_dram_dq[10]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_dram_dq[11]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; de0_dram_dq[12]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; de0_dram_dq[13]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; de0_dram_dq[14]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_dram_dq[15]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; de0_fl_dq[0]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[1]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[2]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[3]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[4]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[5]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[6]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[7]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[8]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[9]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[10]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[11]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[12]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[13]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[14]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_fl_dq[15]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_lcd_data[0]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_lcd_data[1]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_lcd_data[2]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_lcd_data[3]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_lcd_data[4]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_lcd_data[5]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_lcd_data[6]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_lcd_data[7]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_sd_dat0         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_sd_dat3         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_sd_cmd          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_ps2_kbdat       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_ps2_kbclk       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_ps2_msdat       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_ps2_msclk       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[0]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[1]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[2]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[3]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; de0_gpio0_d[4]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[5]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; de0_gpio0_d[6]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[7]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[8]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[9]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[10]     ; Bidir    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; de0_gpio0_d[11]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[12]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; de0_gpio0_d[13]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; de0_gpio0_d[14]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[15]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[16]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; de0_gpio0_d[17]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[18]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[19]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[20]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[21]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[22]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[23]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[24]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[25]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[26]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[27]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[28]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[29]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[30]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio0_d[31]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[0]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[1]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[2]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[3]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[4]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[5]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[6]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[7]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[8]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[9]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[10]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[11]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[12]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[13]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[14]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[15]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[16]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[17]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[18]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[19]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[20]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[21]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[22]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[23]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[24]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[25]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[26]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[27]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[28]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[29]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[30]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_gpio1_d[31]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; de0_clock_50        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                           ;
+------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------+-------------------+---------+
; de0_clock_50_2                                             ;                   ;         ;
; de0_button[0]                                              ;                   ;         ;
; de0_button[1]                                              ;                   ;         ;
; de0_button[2]                                              ;                   ;         ;
; de0_sw[0]                                                  ;                   ;         ;
; de0_sw[1]                                                  ;                   ;         ;
; de0_sw[2]                                                  ;                   ;         ;
; de0_sw[3]                                                  ;                   ;         ;
; de0_sw[4]                                                  ;                   ;         ;
; de0_sw[5]                                                  ;                   ;         ;
; de0_sw[6]                                                  ;                   ;         ;
; de0_sw[7]                                                  ;                   ;         ;
; de0_sw[8]                                                  ;                   ;         ;
; de0_sw[9]                                                  ;                   ;         ;
; de0_uart_rxd                                               ;                   ;         ;
; de0_uart_rts                                               ;                   ;         ;
; de0_fl_rb                                                  ;                   ;         ;
; de0_sd_wp_n                                                ;                   ;         ;
; de0_gpio0_clkin[0]                                         ;                   ;         ;
; de0_gpio0_clkin[1]                                         ;                   ;         ;
; de0_gpio1_clkin[0]                                         ;                   ;         ;
; de0_gpio1_clkin[1]                                         ;                   ;         ;
; de0_dram_dq[0]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[0]~21                       ; 1                 ; 6       ;
; de0_dram_dq[1]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[1]~27                       ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~0                     ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~1                     ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~2                     ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~3                     ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~4                     ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~5                     ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~6                     ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~7                     ; 1                 ; 6       ;
; de0_dram_dq[2]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[2]~36                       ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~0                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~1                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~2                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~3                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~4                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~5                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~6                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~7                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_limit~4   ; 0                 ; 6       ;
; de0_dram_dq[3]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[3]~42                       ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~0                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~1                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~2                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~3                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~4                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~5                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~6                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|Equal12~7                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_limit~6   ; 0                 ; 6       ;
; de0_dram_dq[4]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[4]~48                       ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|sel177x~2                     ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_limit~8   ; 1                 ; 6       ;
; de0_dram_dq[5]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[5]~54                       ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|sel177x~2                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_limit~10  ; 0                 ; 6       ;
; de0_dram_dq[6]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[6]~60                       ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|sel177x~2                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_limit~12  ; 0                 ; 6       ;
; de0_dram_dq[7]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[7]~66                       ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|sel177x~2                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_limit~14  ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_csr~3     ; 0                 ; 6       ;
; de0_dram_dq[8]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[8]~70                       ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|sel177x~1                     ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_limit~16  ; 1                 ; 6       ;
; de0_dram_dq[9]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[9]~74                       ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|sel177x~1                     ; 0                 ; 6       ;
; de0_dram_dq[10]                                            ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[10]~83                      ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|sel177x~1                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d[10]~116                     ; 0                 ; 6       ;
; de0_dram_dq[11]                                            ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[11]~88                      ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|sel177x~1                     ; 1                 ; 6       ;
; de0_dram_dq[12]                                            ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[12]~94                      ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|sel177x~0                     ; 1                 ; 6       ;
; de0_dram_dq[13]                                            ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[13]~100                     ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|sel177x~0                     ; 1                 ; 6       ;
; de0_dram_dq[14]                                            ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[14]~107                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|sel177x~0                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d[14]~119                     ; 0                 ; 6       ;
; de0_dram_dq[15]                                            ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|d[15]~112                     ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|sel177x~0                     ; 1                 ; 6       ;
; de0_fl_dq[0]                                               ;                   ;         ;
; de0_fl_dq[1]                                               ;                   ;         ;
; de0_fl_dq[2]                                               ;                   ;         ;
; de0_fl_dq[3]                                               ;                   ;         ;
; de0_fl_dq[4]                                               ;                   ;         ;
; de0_fl_dq[5]                                               ;                   ;         ;
; de0_fl_dq[6]                                               ;                   ;         ;
; de0_fl_dq[7]                                               ;                   ;         ;
; de0_fl_dq[8]                                               ;                   ;         ;
; de0_fl_dq[9]                                               ;                   ;         ;
; de0_fl_dq[10]                                              ;                   ;         ;
; de0_fl_dq[11]                                              ;                   ;         ;
; de0_fl_dq[12]                                              ;                   ;         ;
; de0_fl_dq[13]                                              ;                   ;         ;
; de0_fl_dq[14]                                              ;                   ;         ;
; de0_fl_dq[15]                                              ;                   ;         ;
; de0_lcd_data[0]                                            ;                   ;         ;
; de0_lcd_data[1]                                            ;                   ;         ;
; de0_lcd_data[2]                                            ;                   ;         ;
; de0_lcd_data[3]                                            ;                   ;         ;
; de0_lcd_data[4]                                            ;                   ;         ;
; de0_lcd_data[5]                                            ;                   ;         ;
; de0_lcd_data[6]                                            ;                   ;         ;
; de0_lcd_data[7]                                            ;                   ;         ;
; de0_sd_dat0                                                ;                   ;         ;
; de0_sd_dat3                                                ;                   ;         ;
; de0_sd_cmd                                                 ;                   ;         ;
; de0_ps2_kbdat                                              ;                   ;         ;
; de0_ps2_kbclk                                              ;                   ;         ;
; de0_ps2_msdat                                              ;                   ;         ;
; de0_ps2_msclk                                              ;                   ;         ;
; de0_gpio0_d[0]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|comb~10                       ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|comb~18                       ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|comb~19                       ; 0                 ; 6       ;
; de0_gpio0_d[1]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|sim_reset                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|pin_init_out                  ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|comb~10                       ; 0                 ; 6       ;
; de0_gpio0_d[2]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|sim_reset                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|pin_init_out                  ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|comb~11                       ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|rq~0                          ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|rq~1                          ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|aclo                          ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|acok                          ; 0                 ; 6       ;
; de0_gpio0_d[3]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|rq[14]                        ; 1                 ; 6       ;
; de0_gpio0_d[4]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|rq~2                          ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|irq2                          ; 0                 ; 6       ;
; de0_gpio0_d[5]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|rq~3                          ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|irq3                          ; 1                 ; 6       ;
; de0_gpio0_d[6]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|rq[8]                         ; 0                 ; 6       ;
; de0_gpio0_d[7]                                             ;                   ;         ;
; de0_gpio0_d[8]                                             ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|ad_rd~0                       ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|ad_rd~1                       ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d~15                          ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|sel_in                        ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|comb~6                        ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|comb~7                        ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|comb~8                        ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d~25                          ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d[7]~49                       ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d[9]~72                       ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d[10]~78                      ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d[11]~86                      ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d[12]~92                      ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d[13]~98                      ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d[14]~103                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d[15]~110                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|pin_rply_out~1                ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d[1]~121                      ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d[15]~122                     ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|d[8]~123                      ; 0                 ; 6       ;
; de0_gpio0_d[9]                                             ;                   ;         ;
; de0_gpio0_d[10]                                            ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|qbus_nosr_h~0                 ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|sel_xx                        ; 1                 ; 0       ;
;      - vm1:cpu|vm1_qbus:core|sel_16                        ; 1                 ; 0       ;
;      - vm1:cpu|vm1_qbus:core|sel_14                        ; 1                 ; 0       ;
;      - vm1:cpu|vm1_qbus:core|sel_00                        ; 1                 ; 0       ;
;      - vm1:cpu|vm1_qbus:core|sel_04                        ; 1                 ; 0       ;
;      - vm1:cpu|vm1_qbus:core|sel_02                        ; 1                 ; 0       ;
;      - vm1:cpu|vm1_qbus:core|sel_12                        ; 1                 ; 0       ;
;      - vm1:cpu|vm1_qbus:core|sel_10                        ; 1                 ; 0       ;
;      - vm1:cpu|vm1_qbus:core|sel_06                        ; 1                 ; 0       ;
; de0_gpio0_d[11]                                            ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|rply_ack~0                    ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|pin_rply_out~0                ; 0                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|qbus_nosr_h~0                 ; 0                 ; 6       ;
; de0_gpio0_d[12]                                            ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|pin_dmgo                      ; 1                 ; 6       ;
;      - vm1:cpu|vm1_qbus:core|qbus_free~0                   ; 1                 ; 6       ;
; de0_gpio0_d[13]                                            ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|qbus_free~0                   ; 1                 ; 6       ;
; de0_gpio0_d[14]                                            ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|dmgi_in_l                     ; 0                 ; 6       ;
; de0_gpio0_d[15]                                            ;                   ;         ;
; de0_gpio0_d[16]                                            ;                   ;         ;
;      - vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_edge[0]~0 ; 1                 ; 6       ;
; de0_gpio0_d[17]                                            ;                   ;         ;
; de0_gpio0_d[18]                                            ;                   ;         ;
; de0_gpio0_d[19]                                            ;                   ;         ;
; de0_gpio0_d[20]                                            ;                   ;         ;
; de0_gpio0_d[21]                                            ;                   ;         ;
; de0_gpio0_d[22]                                            ;                   ;         ;
; de0_gpio0_d[23]                                            ;                   ;         ;
; de0_gpio0_d[24]                                            ;                   ;         ;
; de0_gpio0_d[25]                                            ;                   ;         ;
; de0_gpio0_d[26]                                            ;                   ;         ;
; de0_gpio0_d[27]                                            ;                   ;         ;
; de0_gpio0_d[28]                                            ;                   ;         ;
; de0_gpio0_d[29]                                            ;                   ;         ;
; de0_gpio0_d[30]                                            ;                   ;         ;
; de0_gpio0_d[31]                                            ;                   ;         ;
; de0_gpio1_d[0]                                             ;                   ;         ;
; de0_gpio1_d[1]                                             ;                   ;         ;
; de0_gpio1_d[2]                                             ;                   ;         ;
; de0_gpio1_d[3]                                             ;                   ;         ;
; de0_gpio1_d[4]                                             ;                   ;         ;
; de0_gpio1_d[5]                                             ;                   ;         ;
; de0_gpio1_d[6]                                             ;                   ;         ;
; de0_gpio1_d[7]                                             ;                   ;         ;
; de0_gpio1_d[8]                                             ;                   ;         ;
; de0_gpio1_d[9]                                             ;                   ;         ;
; de0_gpio1_d[10]                                            ;                   ;         ;
; de0_gpio1_d[11]                                            ;                   ;         ;
; de0_gpio1_d[12]                                            ;                   ;         ;
; de0_gpio1_d[13]                                            ;                   ;         ;
; de0_gpio1_d[14]                                            ;                   ;         ;
; de0_gpio1_d[15]                                            ;                   ;         ;
; de0_gpio1_d[16]                                            ;                   ;         ;
; de0_gpio1_d[17]                                            ;                   ;         ;
; de0_gpio1_d[18]                                            ;                   ;         ;
; de0_gpio1_d[19]                                            ;                   ;         ;
; de0_gpio1_d[20]                                            ;                   ;         ;
; de0_gpio1_d[21]                                            ;                   ;         ;
; de0_gpio1_d[22]                                            ;                   ;         ;
; de0_gpio1_d[23]                                            ;                   ;         ;
; de0_gpio1_d[24]                                            ;                   ;         ;
; de0_gpio1_d[25]                                            ;                   ;         ;
; de0_gpio1_d[26]                                            ;                   ;         ;
; de0_gpio1_d[27]                                            ;                   ;         ;
; de0_gpio1_d[28]                                            ;                   ;         ;
; de0_gpio1_d[29]                                            ;                   ;         ;
; de0_gpio1_d[30]                                            ;                   ;         ;
; de0_gpio1_d[31]                                            ;                   ;         ;
; de0_clock_50                                               ;                   ;         ;
+------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                  ;
+-------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; de0_clock_50                                          ; PIN_G21            ; 89      ; Clock, Latch enable        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; de0_clock_50                                          ; PIN_G21            ; 37      ; Clock, Latch enable        ; no     ; --                   ; --               ; --                        ;
; de0_gpio0_d[10]                                       ; PIN_AB8            ; 10      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|WideAnd0                        ; LCCOMB_X27_Y15_N2  ; 10      ; Clock enable, Latch enable ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|alu_nrdy~1                      ; LCCOMB_X26_Y13_N18 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|alu_u                           ; LCCOMB_X28_Y17_N4  ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; vm1:cpu|vm1_qbus:core|always26~0                      ; LCCOMB_X17_Y13_N28 ; 3       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|always27~0                      ; LCCOMB_X17_Y13_N16 ; 7       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|always54~0                      ; LCCOMB_X29_Y14_N18 ; 4       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|always54~1                      ; LCCOMB_X29_Y14_N24 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|always56~4                      ; LCCOMB_X28_Y17_N16 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|always56~5                      ; LCCOMB_X23_Y17_N10 ; 6       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|au_astb~4                       ; LCCOMB_X26_Y14_N20 ; 5       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|au_astb~4                       ; LCCOMB_X26_Y14_N20 ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; vm1:cpu|vm1_qbus:core|axy[0]~1                        ; LCCOMB_X26_Y17_N8  ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; vm1:cpu|vm1_qbus:core|comb~11                         ; LCCOMB_X24_Y10_N20 ; 60      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|comb~12                         ; LCCOMB_X21_Y16_N16 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|exc_err7                        ; LCCOMB_X26_Y15_N16 ; 3       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|exc_uop                         ; LCCOMB_X26_Y13_N24 ; 7       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|fsel[0]~9                       ; LCCOMB_X28_Y16_N2  ; 4       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[0][0]~47                    ; LCCOMB_X28_Y17_N24 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[0][8]~34                    ; LCCOMB_X28_Y18_N2  ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[10][0]~50                   ; LCCOMB_X27_Y17_N14 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[10][8]~38                   ; LCCOMB_X28_Y18_N12 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[11][0]~45                   ; LCCOMB_X27_Y17_N18 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[11][8]~32                   ; LCCOMB_X28_Y18_N18 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[12][0]~48                   ; LCCOMB_X28_Y17_N12 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[12][8]~35                   ; LCCOMB_X28_Y17_N6  ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[13][0]~43                   ; LCCOMB_X28_Y17_N28 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[13][8]~30                   ; LCCOMB_X28_Y21_N18 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[1][0]~42                    ; LCCOMB_X29_Y17_N24 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[1][8]~28                    ; LCCOMB_X29_Y19_N24 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[2][0]~25                    ; LCCOMB_X32_Y17_N28 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[2][8]~37                    ; LCCOMB_X31_Y17_N20 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[3][0]~24                    ; LCCOMB_X31_Y17_N28 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[3][8]~29                    ; LCCOMB_X29_Y18_N24 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[4][0]~49                    ; LCCOMB_X32_Y16_N16 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[4][8]~36                    ; LCCOMB_X29_Y20_N0  ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[5][0]~44                    ; LCCOMB_X29_Y17_N28 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[5][8]~31                    ; LCCOMB_X29_Y21_N18 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[6][0]~46                    ; LCCOMB_X33_Y17_N28 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[6][8]~33                    ; LCCOMB_X31_Y19_N28 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[7][0]~41                    ; LCCOMB_X29_Y15_N6  ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[7][8]~27                    ; LCCOMB_X28_Y18_N10 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[8][0]~51                    ; LCCOMB_X29_Y16_N20 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[8][8]~39                    ; LCCOMB_X28_Y19_N20 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[9][0]~40                    ; LCCOMB_X29_Y15_N10 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[9][8]~26                    ; LCCOMB_X28_Y20_N0  ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|init_out[0]~0                   ; LCCOMB_X27_Y14_N28 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|ir_seq~0                        ; LCCOMB_X27_Y12_N4  ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; vm1:cpu|vm1_qbus:core|ir_stb2                         ; LCCOMB_X24_Y13_N6  ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; vm1:cpu|vm1_qbus:core|mj[12]~15                       ; LCCOMB_X23_Y13_N18 ; 7       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|oxy[0]~1                        ; LCCOMB_X26_Y17_N4  ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; vm1:cpu|vm1_qbus:core|pin_ad_ena~0                    ; LCCOMB_X19_Y16_N30 ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|pin_ctrl_ena                    ; LCCOMB_X21_Y12_N30 ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|pin_sync_ena                    ; LCCOMB_X20_Y12_N4  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|pli_ena                         ; LCCOMB_X24_Y13_N22 ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; vm1:cpu|vm1_qbus:core|pli_stb                         ; LCCOMB_X24_Y13_N28 ; 12      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|plm_ena                         ; LCCOMB_X27_Y13_N18 ; 25      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|plm_ena                         ; LCCOMB_X27_Y13_N18 ; 11      ; Latch enable               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; vm1:cpu|vm1_qbus:core|plm_ena_hl                      ; FF_X29_Y14_N7      ; 6       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|plm_stb                         ; LCCOMB_X26_Y13_N10 ; 6       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|plm_stb                         ; LCCOMB_X26_Y13_N10 ; 31      ; Latch enable               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; vm1:cpu|vm1_qbus:core|psw[0]~1                        ; LCCOMB_X28_Y14_N10 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|psw[1]~3                        ; LCCOMB_X28_Y14_N28 ; 3       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|qbus_tena                       ; LCCOMB_X23_Y14_N6  ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|qreg[0]~30                      ; LCCOMB_X20_Y14_N16 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|qreg[8]~31                      ; LCCOMB_X23_Y14_N20 ; 8       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|reg_csr0_h~0                    ; LCCOMB_X23_Y15_N26 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|sop_up                          ; LCCOMB_X40_Y15_N18 ; 22      ; Latch enable               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; vm1:cpu|vm1_qbus:core|sync_stb~0                      ; LCCOMB_X20_Y15_N0  ; 23      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|uplr_stb                        ; LCCOMB_X26_Y12_N20 ; 7       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|ustb2                           ; LCCOMB_X28_Y17_N20 ; 68      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|ustb~3                          ; LCCOMB_X27_Y14_N16 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|Equal0~2        ; LCCOMB_X19_Y15_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[0]~21 ; LCCOMB_X21_Y17_N26 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_limit[14]~2 ; LCCOMB_X17_Y17_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_tclk4       ; FF_X19_Y15_N13     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                     ;
+-------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; de0_clock_50                        ; PIN_G21            ; 89      ; 16                                   ; Global Clock         ; GCLK9            ; --                        ;
; vm1:cpu|vm1_qbus:core|alu_u         ; LCCOMB_X28_Y17_N4  ; 32      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; vm1:cpu|vm1_qbus:core|au_astb~4     ; LCCOMB_X26_Y14_N20 ; 16      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; vm1:cpu|vm1_qbus:core|axy[0]~1      ; LCCOMB_X26_Y17_N8  ; 16      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[0][0]~47  ; LCCOMB_X28_Y17_N24 ; 8       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[0][8]~34  ; LCCOMB_X28_Y18_N2  ; 8       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[10][0]~50 ; LCCOMB_X27_Y17_N14 ; 8       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[10][8]~38 ; LCCOMB_X28_Y18_N12 ; 8       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[11][0]~45 ; LCCOMB_X27_Y17_N18 ; 8       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[11][8]~32 ; LCCOMB_X28_Y18_N18 ; 8       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[12][0]~48 ; LCCOMB_X28_Y17_N12 ; 8       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[12][8]~35 ; LCCOMB_X28_Y17_N6  ; 8       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; vm1:cpu|vm1_qbus:core|gpr[13][0]~43 ; LCCOMB_X28_Y17_N28 ; 8       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; vm1:cpu|vm1_qbus:core|ir_seq~0      ; LCCOMB_X27_Y12_N4  ; 16      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; vm1:cpu|vm1_qbus:core|ir_stb2       ; LCCOMB_X24_Y13_N6  ; 16      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; vm1:cpu|vm1_qbus:core|oxy[0]~1      ; LCCOMB_X26_Y17_N4  ; 16      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; vm1:cpu|vm1_qbus:core|pli_ena       ; LCCOMB_X24_Y13_N22 ; 16      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; vm1:cpu|vm1_qbus:core|plm_ena       ; LCCOMB_X27_Y13_N18 ; 11      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; vm1:cpu|vm1_qbus:core|plm_stb       ; LCCOMB_X26_Y13_N10 ; 31      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; vm1:cpu|vm1_qbus:core|sop_up        ; LCCOMB_X40_Y15_N18 ; 22      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
+-------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                 ;
+-------------------------------------------------------+---------+
; Name                                                  ; Fan-Out ;
+-------------------------------------------------------+---------+
; vm1:cpu|vm1_qbus:core|plr[28]                         ; 73      ;
; vm1:cpu|vm1_qbus:core|ustb2                           ; 68      ;
; vm1:cpu|vm1_qbus:core|x~4                             ; 64      ;
; vm1:cpu|vm1_qbus:core|x~3                             ; 64      ;
; vm1:cpu|vm1_qbus:core|x~2                             ; 64      ;
; vm1:cpu|vm1_qbus:core|ma[1]                           ; 60      ;
; vm1:cpu|vm1_qbus:core|comb~11                         ; 60      ;
; vm1:cpu|vm1_qbus:core|ma[0]                           ; 59      ;
; vm1:cpu|vm1_qbus:core|ma[2]                           ; 59      ;
; vm1:cpu|vm1_qbus:core|plr[27]                         ; 58      ;
; vm1:cpu|vm1_qbus:core|rs[0]~15                        ; 57      ;
; vm1:cpu|vm1_qbus:core|x~1                             ; 57      ;
; vm1:cpu|vm1_qbus:core|ma[3]                           ; 49      ;
; vm1:cpu|vm1_qbus:core|ma[6]                           ; 48      ;
; vm1:cpu|vm1_qbus:core|ma[4]                           ; 47      ;
; vm1:cpu|vm1_qbus:core|au_rsx0                         ; 46      ;
; vm1:cpu|vm1_qbus:core|ir[7]                           ; 44      ;
; vm1:cpu|vm1_qbus:core|rs[6]~11                        ; 43      ;
; vm1:cpu|vm1_qbus:core|alu_s                           ; 42      ;
; vm1:cpu|vm1_qbus:core|ma[5]                           ; 41      ;
; vm1:cpu|vm1_qbus:core|plr[13]                         ; 39      ;
; vm1:cpu|vm1_qbus:core|ir[11]                          ; 38      ;
; vm1:cpu|vm1_qbus:core|ir[10]                          ; 37      ;
; de0_clock_50~input                                    ; 36      ;
; vm1:cpu|vm1_qbus:core|ir[8]                           ; 35      ;
; vm1:cpu|vm1_qbus:core|ir[6]                           ; 33      ;
; vm1:cpu|vm1_qbus:core|ir[15]                          ; 33      ;
; vm1:cpu|vm1_qbus:core|alu_nrdy                        ; 33      ;
; vm1:cpu|vm1_qbus:core|alu_u                           ; 33      ;
; vm1:cpu|vm1_qbus:core|ir[9]                           ; 32      ;
; vm1:cpu|vm1_qbus:core|ustb1_h                         ; 32      ;
; vm1:cpu|vm1_qbus:core|y~276                           ; 32      ;
; vm1:cpu|vm1_qbus:core|au_rsy0~0                       ; 32      ;
; vm1:cpu|vm1_qbus:core|alu_x                           ; 32      ;
; vm1:cpu|vm1_qbus:core|Selector3~2                     ; 32      ;
; vm1:cpu|vm1_qbus:core|au_ta0                          ; 31      ;
; vm1:cpu|vm1_qbus:core|rs[4]~2                         ; 31      ;
; vm1:cpu|vm1_qbus:core|ma[14]                          ; 29      ;
; vm1:cpu|vm1_qbus:core|ir[3]                           ; 28      ;
; vm1:cpu|vm1_qbus:core|ir[13]                          ; 27      ;
; vm1:cpu|vm1_qbus:core|plr18r                          ; 27      ;
; vm1:cpu|vm1_qbus:core|sel_xx                          ; 27      ;
; vm1:cpu|vm1_qbus:core|ir[5]                           ; 26      ;
; vm1:cpu|vm1_qbus:core|ad_rd~2                         ; 26      ;
; vm1:cpu|vm1_qbus:core|sim_reset                       ; 26      ;
; vm1:cpu|vm1_qbus:core|rs[2]~8                         ; 25      ;
; vm1:cpu|vm1_qbus:core|ma[12]                          ; 24      ;
; vm1:cpu|vm1_qbus:core|plm_ena                         ; 24      ;
; vm1:cpu|vm1_qbus:core|plr[11]                         ; 24      ;
; vm1:cpu|vm1_qbus:core|rs[3]~6                         ; 24      ;
; vm1:cpu|vm1_qbus:core|plr33r                          ; 23      ;
; vm1:cpu|vm1_qbus:core|plr[25]                         ; 23      ;
; vm1:cpu|vm1_qbus:core|plr[26]                         ; 23      ;
; vm1:cpu|vm1_qbus:core|sync_stb~0                      ; 23      ;
; vm1:cpu|vm1_qbus:core|ir[2]                           ; 22      ;
; vm1:cpu|vm1_qbus:core|sel_06                          ; 21      ;
; vm1:cpu|vm1_qbus:core|rs[1]~13                        ; 21      ;
; vm1:cpu|vm1_qbus:core|au_qrdd                         ; 21      ;
; de0_gpio0_d[8]~input                                  ; 20      ;
; vm1:cpu|vm1_qbus:core|ir[0]                           ; 20      ;
; vm1:cpu|vm1_qbus:core|ir[4]                           ; 20      ;
; vm1:cpu|vm1_qbus:core|ma[13]                          ; 19      ;
; vm1:cpu|vm1_qbus:core|au_csely~0                      ; 19      ;
; vm1:cpu|vm1_qbus:core|ir[14]                          ; 18      ;
; vm1:cpu|vm1_qbus:core|plr[14]                         ; 18      ;
; vm1:cpu|vm1_qbus:core|alu_e                           ; 18      ;
; vm1:cpu|vm1_qbus:core|au_pswx~0                       ; 18      ;
; vm1:cpu|vm1_qbus:core|au_qsx~0                        ; 18      ;
; vm1:cpu|vm1_qbus:core|x[15]~133                       ; 17      ;
; vm1:cpu|vm1_qbus:core|x[14]~125                       ; 17      ;
; vm1:cpu|vm1_qbus:core|x[13]~117                       ; 17      ;
; vm1:cpu|vm1_qbus:core|x[11]~100                       ; 17      ;
; vm1:cpu|vm1_qbus:core|x[10]~91                        ; 17      ;
; vm1:cpu|vm1_qbus:core|comb~13                         ; 17      ;
; vm1:cpu|vm1_qbus:core|d~18                            ; 17      ;
; vm1:cpu|vm1_qbus:core|mj_res                          ; 17      ;
; vm1:cpu|vm1_qbus:core|ir[12]                          ; 16      ;
; vm1:cpu|vm1_qbus:core|always58~2                      ; 16      ;
; vm1:cpu|vm1_qbus:core|vm1_vgen:vgen|value~2           ; 16      ;
; vm1:cpu|vm1_qbus:core|au_qsy                          ; 16      ;
; vm1:cpu|vm1_qbus:core|au_is0~0                        ; 16      ;
; vm1:cpu|vm1_qbus:core|alu_b~0                         ; 16      ;
; vm1:cpu|vm1_qbus:core|alu_d                           ; 16      ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor140~0 ; 16      ;
; vm1:cpu|vm1_qbus:core|x[12]~109                       ; 16      ;
; vm1:cpu|vm1_qbus:core|x[8]~75                         ; 16      ;
; vm1:cpu|vm1_qbus:core|x[7]~67                         ; 16      ;
; vm1:cpu|vm1_qbus:core|x[6]~60                         ; 16      ;
; vm1:cpu|vm1_qbus:core|x[5]~52                         ; 16      ;
; vm1:cpu|vm1_qbus:core|x[4]~44                         ; 16      ;
; vm1:cpu|vm1_qbus:core|x[3]~36                         ; 16      ;
; vm1:cpu|vm1_qbus:core|x[2]~28                         ; 16      ;
; vm1:cpu|vm1_qbus:core|x[1]~20                         ; 16      ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[0]~21 ; 16      ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|always1~1       ; 16      ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_limit[14]~2 ; 16      ;
; vm1:cpu|vm1_qbus:core|x[0]~12                         ; 16      ;
; vm1:cpu|vm1_qbus:core|Selector3~3                     ; 16      ;
; vm1:cpu|vm1_qbus:core|Selector3~1                     ; 16      ;
; vm1:cpu|vm1_qbus:core|Selector3~0                     ; 16      ;
; vm1:cpu|vm1_qbus:core|pin_ad_ena~0                    ; 16      ;
; vm1:cpu|vm1_qbus:core|ir[1]                           ; 15      ;
; vm1:cpu|vm1_qbus:core|din_out                         ; 15      ;
; vm1:cpu|vm1_qbus:core|au_pswy                         ; 15      ;
; vm1:cpu|vm1_qbus:core|x[9]~82                         ; 15      ;
; vm1:cpu|vm1_qbus:core|x[0]~10                         ; 15      ;
; vm1:cpu|vm1_qbus:core|rs[5]~4                         ; 15      ;
; vm1:cpu|vm1_qbus:core|d~25                            ; 15      ;
; vm1:cpu|vm1_qbus:core|comb~7                          ; 15      ;
; vm1:cpu|vm1_qbus:core|comb~6                          ; 15      ;
; vm1:cpu|vm1_qbus:core|vsel[3]                         ; 14      ;
; vm1:cpu|vm1_qbus:core|x[8]~137                        ; 13      ;
; vm1:cpu|vm1_qbus:core|rq[1]                           ; 12      ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor236~1 ; 12      ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor21~1  ; 12      ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor17~0  ; 12      ;
; vm1:cpu|vm1_qbus:core|pli_stb                         ; 12      ;
; vm1:cpu|vm1_qbus:core|d[7]~49                         ; 12      ;
; vm1:cpu|vm1_qbus:core|ustb1_hl                        ; 11      ;
; vm1:cpu|vm1_qbus:core|sel_10                          ; 11      ;
; vm1:cpu|vm1_qbus:core|vsel[0]                         ; 11      ;
; vm1:cpu|vm1_qbus:core|vsel[1]                         ; 11      ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[20]~21    ; 11      ;
; vm1:cpu|vm1_qbus:core|au_alsh~0                       ; 11      ;
; de0_gpio0_d[10]~input                                 ; 10      ;
; de0_dram_dq[3]~input                                  ; 10      ;
; de0_dram_dq[2]~input                                  ; 10      ;
; vm1:cpu|vm1_qbus:core|plr[16]                         ; 10      ;
; vm1:cpu|vm1_qbus:core|plr[30]                         ; 10      ;
; vm1:cpu|vm1_qbus:core|vsel[2]                         ; 10      ;
; vm1:cpu|vm1_qbus:core|abtos[2]                        ; 10      ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor64~0  ; 10      ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor36~0  ; 10      ;
; vm1:cpu|vm1_qbus:core|comb~12                         ; 10      ;
; vm1:cpu|vm1_qbus:core|WideAnd0                        ; 10      ;
; vm1:cpu|vm1_qbus:core|plm1x_hl                        ; 10      ;
; de0_dram_dq[1]~input                                  ; 9       ;
; vm1:cpu|vm1_qbus:core|plr[17]                         ; 9       ;
; vm1:cpu|vm1_qbus:core|plr[31]                         ; 9       ;
; vm1:cpu|vm1_qbus:core|plr[32]                         ; 9       ;
; vm1:cpu|vm1_qbus:core|rq[18]                          ; 9       ;
; vm1:cpu|vm1_qbus:core|sel_02                          ; 9       ;
; vm1:cpu|vm1_qbus:core|qbus_win                        ; 9       ;
; vm1:cpu|vm1_qbus:core|sync_out_h                      ; 9       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor154~0 ; 9       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor236~0 ; 9       ;
; vm1:cpu|vm1_qbus:core|always60~0                      ; 9       ;
; vm1:cpu|vm1_qbus:core|sel177x~3                       ; 9       ;
; vm1:cpu|vm1_qbus:core|qreg[0]~6                       ; 9       ;
; vm1:cpu|vm1_qbus:core|rs_ena                          ; 9       ;
; vm1:cpu|vm1_qbus:core|abtos[1]                        ; 9       ;
; vm1:cpu|vm1_qbus:core|ma[10]                          ; 8       ;
; vm1:cpu|vm1_qbus:core|psw[0]                          ; 8       ;
; vm1:cpu|vm1_qbus:core|plr[21]                         ; 8       ;
; vm1:cpu|vm1_qbus:core|pli_lat                         ; 8       ;
; vm1:cpu|vm1_qbus:core|rq[9]                           ; 8       ;
; vm1:cpu|vm1_qbus:core|plrt[6]                         ; 8       ;
; vm1:cpu|vm1_qbus:core|plr[8]                          ; 8       ;
; vm1:cpu|vm1_qbus:core|plr[7]                          ; 8       ;
; vm1:cpu|vm1_qbus:core|sync_out                        ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[8][0]~51                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[4][0]~49                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[6][0]~46                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[5][0]~44                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[1][0]~42                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[7][0]~41                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[9][0]~40                    ; 8       ;
; vm1:cpu|vm1_qbus:core|always56~4                      ; 8       ;
; vm1:cpu|vm1_qbus:core|qreg[8]~31                      ; 8       ;
; vm1:cpu|vm1_qbus:core|qreg[0]~30                      ; 8       ;
; vm1:cpu|vm1_qbus:core|au_csely                        ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[8][8]~39                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[2][8]~37                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[4][8]~36                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[6][8]~33                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[5][8]~31                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[13][8]~30                   ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[3][8]~29                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[1][8]~28                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[7][8]~27                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[9][8]~26                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[2][0]~25                    ; 8       ;
; vm1:cpu|vm1_qbus:core|gpr[3][0]~24                    ; 8       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor138~2 ; 8       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[20]~32    ; 8       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor80~0  ; 8       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor106~0 ; 8       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor21~0  ; 8       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor100~0 ; 8       ;
; vm1:cpu|vm1_qbus:core|qreg[0]~4                       ; 8       ;
; vm1:cpu|vm1_qbus:core|rs_ena1                         ; 8       ;
; vm1:cpu|vm1_qbus:core|comb~8                          ; 8       ;
; vm1:cpu|vm1_qbus:core|Equal36~0                       ; 8       ;
; de0_gpio0_d[2]~input                                  ; 7       ;
; vm1:cpu|vm1_qbus:core|plr[4]                          ; 7       ;
; vm1:cpu|vm1_qbus:core|psw_mj                          ; 7       ;
; vm1:cpu|vm1_qbus:core|plm[3]                          ; 7       ;
; vm1:cpu|vm1_qbus:core|plm[2]                          ; 7       ;
; vm1:cpu|vm1_qbus:core|plm[1]                          ; 7       ;
; vm1:cpu|vm1_qbus:core|plr[22]                         ; 7       ;
; vm1:cpu|vm1_qbus:core|pli_ena_h                       ; 7       ;
; vm1:cpu|vm1_qbus:core|rq[16]                          ; 7       ;
; vm1:cpu|vm1_qbus:core|dout_out                        ; 7       ;
; vm1:cpu|vm1_qbus:core|ustb1                           ; 7       ;
; vm1:cpu|vm1_qbus:core|qbus_win_h                      ; 7       ;
; vm1:cpu|vm1_qbus:core|exc_uop                         ; 7       ;
; vm1:cpu|vm1_qbus:core|dout_out_l                      ; 7       ;
; vm1:cpu|vm1_qbus:core|mj[12]~15                       ; 7       ;
; vm1:cpu|vm1_qbus:core|au_vsely                        ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|Equal0~2        ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor17~1  ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor184   ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor152   ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor7~1   ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[20]~69    ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[6]~51     ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor100~1 ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor7~0   ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor219~0 ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor84~2  ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[27]~19    ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor231~0 ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor212   ; 7       ;
; vm1:cpu|vm1_qbus:core|always27~1                      ; 7       ;
; vm1:cpu|vm1_qbus:core|always27~0                      ; 7       ;
; vm1:cpu|vm1_qbus:core|vm1_pli:pli_matrix|p[10]~0      ; 7       ;
; vm1:cpu|vm1_qbus:core|d[9]~75                         ; 7       ;
; vm1:cpu|vm1_qbus:core|d[1]~29                         ; 7       ;
; vm1:cpu|vm1_qbus:core|qrd[1]~1                        ; 7       ;
; vm1:cpu|vm1_qbus:core|uplr_stb                        ; 7       ;
; vm1:cpu|vm1_qbus:core|abort                           ; 7       ;
; vm1:cpu|vm1_qbus:core|ma[9]                           ; 6       ;
; vm1:cpu|vm1_qbus:core|oxy[15]                         ; 6       ;
; vm1:cpu|vm1_qbus:core|axy[15]                         ; 6       ;
; vm1:cpu|vm1_qbus:core|rq[8]                           ; 6       ;
; vm1:cpu|vm1_qbus:core|rq[2]                           ; 6       ;
; vm1:cpu|vm1_qbus:core|rq[13]                          ; 6       ;
; vm1:cpu|vm1_qbus:core|rq[15]                          ; 6       ;
; vm1:cpu|vm1_qbus:core|qreg[6]                         ; 6       ;
; vm1:cpu|vm1_qbus:core|qreg[2]                         ; 6       ;
; vm1:cpu|vm1_qbus:core|sel_12                          ; 6       ;
; vm1:cpu|vm1_qbus:core|qreg[0]                         ; 6       ;
; vm1:cpu|vm1_qbus:core|iak_flag                        ; 6       ;
; vm1:cpu|vm1_qbus:core|ctrl_oe                         ; 6       ;
; vm1:cpu|vm1_qbus:core|always56~5                      ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor207   ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor167   ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor92    ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor217   ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor89    ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor181   ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor228   ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor89~0  ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[20]~33    ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor194   ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor22~0  ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor175   ; 6       ;
; vm1:cpu|vm1_qbus:core|alu~28                          ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_tclk4       ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_vgen:vgen|value~0           ; 6       ;
; vm1:cpu|vm1_qbus:core|au_pswy~1                       ; 6       ;
; vm1:cpu|vm1_qbus:core|qbus_tena                       ; 6       ;
; vm1:cpu|vm1_qbus:core|d[2]~36                         ; 6       ;
; vm1:cpu|vm1_qbus:core|d[0]~22                         ; 6       ;
; vm1:cpu|vm1_qbus:core|sel_in                          ; 6       ;
; vm1:cpu|vm1_qbus:core|au_astb~3                       ; 6       ;
; vm1:cpu|vm1_qbus:core|plm_ena_hl                      ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[15]   ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[14]   ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[13]   ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[12]   ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[11]   ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[10]   ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[9]    ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[8]    ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[7]    ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[6]    ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[5]    ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[4]    ; 6       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[3]    ; 6       ;
; vm1:cpu|vm1_qbus:core|tplm[3]                         ; 5       ;
; vm1:cpu|vm1_qbus:core|ma[8]                           ; 5       ;
; vm1:cpu|vm1_qbus:core|plir[3]                         ; 5       ;
; vm1:cpu|vm1_qbus:core|plm_stb                         ; 5       ;
; vm1:cpu|vm1_qbus:core|oxy[7]                          ; 5       ;
; vm1:cpu|vm1_qbus:core|axy[7]                          ; 5       ;
; vm1:cpu|vm1_qbus:core|psw[4]                          ; 5       ;
; vm1:cpu|vm1_qbus:core|plr[20]                         ; 5       ;
; vm1:cpu|vm1_qbus:core|rq[17]                          ; 5       ;
; vm1:cpu|vm1_qbus:core|rq[4]                           ; 5       ;
; vm1:cpu|vm1_qbus:core|rq[14]                          ; 5       ;
; vm1:cpu|vm1_qbus:core|rq[0]                           ; 5       ;
; vm1:cpu|vm1_qbus:core|rq[11]                          ; 5       ;
; vm1:cpu|vm1_qbus:core|rq[12]                          ; 5       ;
; vm1:cpu|vm1_qbus:core|qreg[14]                        ; 5       ;
; vm1:cpu|vm1_qbus:core|qreg[10]                        ; 5       ;
; vm1:cpu|vm1_qbus:core|qreg[9]                         ; 5       ;
; vm1:cpu|vm1_qbus:core|qreg[8]                         ; 5       ;
; vm1:cpu|vm1_qbus:core|qreg[7]                         ; 5       ;
; vm1:cpu|vm1_qbus:core|qreg[5]                         ; 5       ;
; vm1:cpu|vm1_qbus:core|qreg[4]                         ; 5       ;
; vm1:cpu|vm1_qbus:core|qreg[3]                         ; 5       ;
; vm1:cpu|vm1_qbus:core|tplm[2]                         ; 5       ;
; vm1:cpu|vm1_qbus:core|qreg[1]                         ; 5       ;
; vm1:cpu|vm1_qbus:core|sel_04                          ; 5       ;
; vm1:cpu|vm1_qbus:core|sync_ena                        ; 5       ;
; vm1:cpu|vm1_qbus:core|plr[23]                         ; 5       ;
; vm1:cpu|vm1_qbus:core|init_out[0]                     ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor82    ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor241   ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor97    ; 5       ;
; vm1:cpu|vm1_qbus:core|y~189                           ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_vgen:vgen|value~4           ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_vgen:vgen|value~1           ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor86    ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor245~0 ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor70    ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor200   ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor137   ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor98~0  ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor213   ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor244   ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor140~1 ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor81    ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor210   ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor124   ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor173   ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[0]~49     ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor182~0 ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[20]~44    ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[20]~38    ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor65~1  ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor106   ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[23]~20    ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector0                       ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector1                       ; 5       ;
; vm1:cpu|vm1_qbus:core|c[14]~13                        ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector2                       ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector3                       ; 5       ;
; vm1:cpu|vm1_qbus:core|x[12]~101                       ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector4                       ; 5       ;
; vm1:cpu|vm1_qbus:core|x~96                            ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector5                       ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector6                       ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector7                       ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector8                       ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector9                       ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector10                      ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector11                      ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector12                      ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector13                      ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector14                      ; 5       ;
; vm1:cpu|vm1_qbus:core|Selector15                      ; 5       ;
; vm1:cpu|vm1_qbus:core|alu_s~0                         ; 5       ;
; vm1:cpu|vm1_qbus:core|rs[1]~12                        ; 5       ;
; vm1:cpu|vm1_qbus:core|alu~11                          ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_pli:pli_matrix|p[15]        ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_pli:pli_matrix|p[20]~7      ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_pli:pli_matrix|p~3          ; 5       ;
; vm1:cpu|vm1_qbus:core|d[15]~114                       ; 5       ;
; vm1:cpu|vm1_qbus:core|d[13]~102                       ; 5       ;
; vm1:cpu|vm1_qbus:core|d[12]~96                        ; 5       ;
; vm1:cpu|vm1_qbus:core|d[11]~90                        ; 5       ;
; vm1:cpu|vm1_qbus:core|d[9]~77                         ; 5       ;
; vm1:cpu|vm1_qbus:core|d[6]~60                         ; 5       ;
; vm1:cpu|vm1_qbus:core|d[4]~48                         ; 5       ;
; vm1:cpu|vm1_qbus:core|d[3]~42                         ; 5       ;
; vm1:cpu|vm1_qbus:core|always16~0                      ; 5       ;
; vm1:cpu|vm1_qbus:core|oe_clr                          ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[2]    ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[1]    ; 5       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_count[0]    ; 5       ;
; vm1:cpu|vm1_qbus:core|qbus_timer[5]                   ; 5       ;
; vm1:cpu|vm1_qbus:core|qbus_timer[4]                   ; 5       ;
; de0_dram_dq[7]~input                                  ; 4       ;
; vm1:cpu|vm1_qbus:core|t5843                           ; 4       ;
; vm1:cpu|vm1_qbus:core|ir_seq[1]                       ; 4       ;
; vm1:cpu|vm1_qbus:core|ma[7]                           ; 4       ;
; vm1:cpu|vm1_qbus:core|plir[2]                         ; 4       ;
; vm1:cpu|vm1_qbus:core|plir[1]                         ; 4       ;
; vm1:cpu|vm1_qbus:core|ma[11]                          ; 4       ;
; vm1:cpu|vm1_qbus:core|oxy[12]                         ; 4       ;
; vm1:cpu|vm1_qbus:core|psw[11]                         ; 4       ;
; vm1:cpu|vm1_qbus:core|oxy[11]                         ; 4       ;
; vm1:cpu|vm1_qbus:core|axy[11]                         ; 4       ;
; vm1:cpu|vm1_qbus:core|psw[10]                         ; 4       ;
; vm1:cpu|vm1_qbus:core|oxy[8]                          ; 4       ;
; vm1:cpu|vm1_qbus:core|psw[7]                          ; 4       ;
; vm1:cpu|vm1_qbus:core|oxy[4]                          ; 4       ;
; vm1:cpu|vm1_qbus:core|psw[3]                          ; 4       ;
; vm1:cpu|vm1_qbus:core|oxy[3]                          ; 4       ;
; vm1:cpu|vm1_qbus:core|axy[3]                          ; 4       ;
; vm1:cpu|vm1_qbus:core|psw[2]                          ; 4       ;
; vm1:cpu|vm1_qbus:core|psw[1]                          ; 4       ;
; vm1:cpu|vm1_qbus:core|oxy[1]                          ; 4       ;
; vm1:cpu|vm1_qbus:core|oxy[0]                          ; 4       ;
; vm1:cpu|vm1_qbus:core|axy[0]                          ; 4       ;
; vm1:cpu|vm1_qbus:core|rq[10]                          ; 4       ;
; vm1:cpu|vm1_qbus:core|rq[3]                           ; 4       ;
; vm1:cpu|vm1_qbus:core|plm[12]                         ; 4       ;
; vm1:cpu|vm1_qbus:core|plm[13]                         ; 4       ;
; vm1:cpu|vm1_qbus:core|plm[11]                         ; 4       ;
; vm1:cpu|vm1_qbus:core|qreg[15]                        ; 4       ;
; vm1:cpu|vm1_qbus:core|qreg[13]                        ; 4       ;
; vm1:cpu|vm1_qbus:core|qreg[12]                        ; 4       ;
; vm1:cpu|vm1_qbus:core|qreg[11]                        ; 4       ;
; vm1:cpu|vm1_qbus:core|reg_csr[0]                      ; 4       ;
; vm1:cpu|vm1_qbus:core|sel_00                          ; 4       ;
; vm1:cpu|vm1_qbus:core|plrt[8]                         ; 4       ;
; vm1:cpu|vm1_qbus:core|oe_clr_h                        ; 4       ;
; vm1:cpu|vm1_qbus:core|qbus_seq[2]                     ; 4       ;
; vm1:cpu|vm1_qbus:core|ustb_h                          ; 4       ;
; vm1:cpu|vm1_qbus:core|rply_ack[3]                     ; 4       ;
; vm1:cpu|vm1_qbus:core|din_out_l                       ; 4       ;
; vm1:cpu|vm1_qbus:core|dmr_req                         ; 4       ;
; vm1:cpu|vm1_qbus:core|qbus_own                        ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor226   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor138   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor220~2 ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor163   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor232~2 ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor247~6 ; 4       ;
; vm1:cpu|vm1_qbus:core|alu~48                          ; 4       ;
; vm1:cpu|vm1_qbus:core|au_astb~4                       ; 4       ;
; vm1:cpu|vm1_qbus:core|always54~0                      ; 4       ;
; vm1:cpu|vm1_qbus:core|fsel[0]~9                       ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor110   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[24]~266   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_pre[0]      ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[0]~227    ; 4       ;
; vm1:cpu|vm1_qbus:core|rs[1]~16                        ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor119   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor243   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor80    ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor186   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[4]~113    ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor78~0  ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor74~0  ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor86~0  ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor110~1 ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor121   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor142   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor225   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor68    ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor67~0  ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor135   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[29]~54    ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[0]~50     ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor156   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor129   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor151   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor34~0  ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor143   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[15]~39    ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[5]~35     ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor225~0 ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor148   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor147~0 ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor189   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor54~1  ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor141   ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor155   ; 4       ;
; vm1:cpu|vm1_qbus:core|alu_e~1                         ; 4       ;
; vm1:cpu|vm1_qbus:core|f[15]~15                        ; 4       ;
; vm1:cpu|vm1_qbus:core|f[13]~13                        ; 4       ;
; vm1:cpu|vm1_qbus:core|f[12]~12                        ; 4       ;
; vm1:cpu|vm1_qbus:core|x[9]~83                         ; 4       ;
; vm1:cpu|vm1_qbus:core|alu~31                          ; 4       ;
; vm1:cpu|vm1_qbus:core|f[10]~10                        ; 4       ;
; vm1:cpu|vm1_qbus:core|f[9]~9                          ; 4       ;
; vm1:cpu|vm1_qbus:core|f[8]~8                          ; 4       ;
; vm1:cpu|vm1_qbus:core|f[7]~7                          ; 4       ;
; vm1:cpu|vm1_qbus:core|c[6]~6                          ; 4       ;
; vm1:cpu|vm1_qbus:core|f[6]~6                          ; 4       ;
; vm1:cpu|vm1_qbus:core|f[5]~5                          ; 4       ;
; vm1:cpu|vm1_qbus:core|f[4]~4                          ; 4       ;
; vm1:cpu|vm1_qbus:core|f[3]~3                          ; 4       ;
; vm1:cpu|vm1_qbus:core|f[2]~2                          ; 4       ;
; vm1:cpu|vm1_qbus:core|f[1]~1                          ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_pli:pli_matrix|p[14]~6      ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_pli:pli_matrix|p[9]~5       ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_pli:pli_matrix|p[0]~1       ; 4       ;
; vm1:cpu|vm1_qbus:core|pin_ctrl_ena                    ; 4       ;
; vm1:cpu|vm1_qbus:core|d[14]~108                       ; 4       ;
; vm1:cpu|vm1_qbus:core|d[10]~84                        ; 4       ;
; vm1:cpu|vm1_qbus:core|d[8]~70                         ; 4       ;
; vm1:cpu|vm1_qbus:core|d[7]~66                         ; 4       ;
; vm1:cpu|vm1_qbus:core|d[5]~54                         ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_csr[4]      ; 4       ;
; vm1:cpu|vm1_qbus:core|au_mhl1~1                       ; 4       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_csr[1]      ; 4       ;
; vm1:cpu|vm1_qbus:core|WideAnd0~0                      ; 4       ;
; vm1:cpu|vm1_qbus:core|qbus_done~1                     ; 4       ;
; de0_gpio0_d[11]~input                                 ; 3       ;
; de0_gpio0_d[1]~input                                  ; 3       ;
; de0_gpio0_d[0]~input                                  ; 3       ;
; de0_dram_dq[14]~input                                 ; 3       ;
; de0_dram_dq[10]~input                                 ; 3       ;
; de0_dram_dq[8]~input                                  ; 3       ;
; de0_dram_dq[6]~input                                  ; 3       ;
; de0_dram_dq[5]~input                                  ; 3       ;
; de0_dram_dq[4]~input                                  ; 3       ;
; vm1:cpu|vm1_qbus:core|ir_seq[0]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|tplm[1]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|ir_stb2                         ; 3       ;
; vm1:cpu|vm1_qbus:core|sop_out[1]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[15]                        ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[15]                        ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[14]                        ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[14]                        ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[13]                        ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[13]                        ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[12]                        ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[12]                        ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[11]                        ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[11]                        ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[10]                        ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[10]                        ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[9]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[9]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[8]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[8]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[7]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[7]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[6]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[6]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[5]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[5]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[4]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[4]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|fsel[3]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[3]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[3]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|fsel[2]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[2]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[2]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|fsel[1]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[1]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[1]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|yreg[0]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|xreg[0]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|fsel[0]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|sop_out[0]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][15]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][15]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][15]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][15]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][15]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][15]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][15]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|psw[15]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][14]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][14]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][14]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][14]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][14]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][14]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][14]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|psw[14]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][13]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][13]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][13]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][13]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][13]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][13]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][13]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|oxy[14]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|axy[14]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|psw[13]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][12]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][12]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][12]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][12]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][12]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][12]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][12]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|psw[12]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|oxy[13]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|axy[13]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|axy[12]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][11]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][11]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][11]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][11]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][11]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][11]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][11]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][10]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][10]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][10]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][10]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][10]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][10]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][10]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|oxy[10]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|axy[10]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][9]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][9]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][9]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][9]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][9]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][9]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][9]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][8]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][8]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][8]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][8]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][8]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][8]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][8]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|oxy[9]                          ; 3       ;
; vm1:cpu|vm1_qbus:core|axy[9]                          ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][7]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][7]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][7]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][7]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][7]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][7]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][7]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|axy[8]                          ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][6]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][6]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][6]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][6]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][6]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][6]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][6]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|psw[6]                          ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][5]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][5]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][5]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][5]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][5]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][5]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][5]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|oxy[6]                          ; 3       ;
; vm1:cpu|vm1_qbus:core|axy[6]                          ; 3       ;
; vm1:cpu|vm1_qbus:core|psw[5]                          ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][4]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][4]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][4]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][4]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][4]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][4]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][4]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|oxy[5]                          ; 3       ;
; vm1:cpu|vm1_qbus:core|axy[5]                          ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][3]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][3]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][3]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][3]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][3]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][3]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][3]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|axy[4]                          ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][2]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][2]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][2]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][2]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][2]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][2]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][2]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][1]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][1]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][1]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][1]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][1]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][1]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][1]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|oxy[2]                          ; 3       ;
; vm1:cpu|vm1_qbus:core|axy[2]                          ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[11][0]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[5][0]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[13][0]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[3][0]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[1][0]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[7][0]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|gpr[9][0]                       ; 3       ;
; vm1:cpu|vm1_qbus:core|axy[1]                          ; 3       ;
; vm1:cpu|vm1_qbus:core|ustb                            ; 3       ;
; vm1:cpu|vm1_qbus:core|rply_s2                         ; 3       ;
; vm1:cpu|vm1_qbus:core|areg[14]                        ; 3       ;
; vm1:cpu|vm1_qbus:core|areg[10]                        ; 3       ;
; vm1:cpu|vm1_qbus:core|reg_err[7]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|reg_err[4]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|reg_csr[2]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|reg_csr[1]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|reg_err[1]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|reg_err[0]                      ; 3       ;
; vm1:cpu|vm1_qbus:core|sel_14                          ; 3       ;
; vm1:cpu|vm1_qbus:core|sel_16                          ; 3       ;
; vm1:cpu|vm1_qbus:core|areg[0]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|qbus_seq[1]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|plr[10]                         ; 3       ;
; vm1:cpu|vm1_qbus:core|rply_ack[1]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|dout_req                        ; 3       ;
; vm1:cpu|vm1_qbus:core|qbus_gnt_l                      ; 3       ;
; vm1:cpu|vm1_qbus:core|rply_ack[0]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|qbus_flag                       ; 3       ;
; vm1:cpu|vm1_qbus:core|rply_ack[2]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[29]~373   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor84    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor145   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor144   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor157   ; 3       ;
; vm1:cpu|vm1_qbus:core|mj[13]~8                        ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_vgen:vgen|value~6           ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[19]~306   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_vgen:vgen|value~3           ; 3       ;
; vm1:cpu|vm1_qbus:core|au_pswy~2                       ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[31]~273   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[20]~247   ; 3       ;
; vm1:cpu|vm1_qbus:core|always36~0                      ; 3       ;
; vm1:cpu|vm1_qbus:core|psw[1]~3                        ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_div[0]      ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor41~0  ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor211   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[9]~206    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor136   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[16]~189   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor169   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[15]~182   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[22]~181   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor75    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[0]~158    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[24]~154   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[5]~149    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[16]~144   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[0]~141    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor73    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor120   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[28]~136   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor230   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[28]~116   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor78    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor176   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor199   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[22]~106   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor204   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[20]~99    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[11]~90    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor238   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[14]~84    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor202   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor160   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[31]~80    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor171   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor166~0 ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor134~0 ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor62    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor59~0  ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[23]~59    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor133   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor127   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor131~0 ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor18~0  ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[3]~48     ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor99    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[11]~43    ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[2]~41     ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor116   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor116~0 ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor214~0 ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|pl[2]~37     ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor240~0 ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor150~1 ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor150~0 ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor158   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor183   ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor54~2  ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_plm:plm_matrix|WideNor229   ; 3       ;
; vm1:cpu|vm1_qbus:core|x[15]~127                       ; 3       ;
; vm1:cpu|vm1_qbus:core|x[14]~119                       ; 3       ;
; vm1:cpu|vm1_qbus:core|x[13]~111                       ; 3       ;
; vm1:cpu|vm1_qbus:core|f[14]~14                        ; 3       ;
; vm1:cpu|vm1_qbus:core|x[10]~85                        ; 3       ;
; vm1:cpu|vm1_qbus:core|f[11]~11                        ; 3       ;
; vm1:cpu|vm1_qbus:core|c[10]~9                         ; 3       ;
; vm1:cpu|vm1_qbus:core|x[8]~68                         ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_intrq[1]~0  ; 3       ;
; vm1:cpu|vm1_qbus:core|cpred[8]~0                      ; 3       ;
; vm1:cpu|vm1_qbus:core|alu~23                          ; 3       ;
; vm1:cpu|vm1_qbus:core|alu~21                          ; 3       ;
; vm1:cpu|vm1_qbus:core|alu~19                          ; 3       ;
; vm1:cpu|vm1_qbus:core|x[3]~30                         ; 3       ;
; vm1:cpu|vm1_qbus:core|x[2]~22                         ; 3       ;
; vm1:cpu|vm1_qbus:core|c[2]~2                          ; 3       ;
; vm1:cpu|vm1_qbus:core|x[1]~14                         ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_zero~8      ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_edge[1]     ; 3       ;
; vm1:cpu|vm1_qbus:core|exc_err7                        ; 3       ;
; vm1:cpu|vm1_qbus:core|always26~1                      ; 3       ;
; vm1:cpu|vm1_qbus:core|always26~0                      ; 3       ;
; vm1:cpu|vm1_qbus:core|x~9                             ; 3       ;
; vm1:cpu|vm1_qbus:core|Equal31~0                       ; 3       ;
; vm1:cpu|vm1_qbus:core|rs[0]~1                         ; 3       ;
; vm1:cpu|vm1_qbus:core|fsel[0]~6                       ; 3       ;
; vm1:cpu|vm1_qbus:core|f[0]~0                          ; 3       ;
; vm1:cpu|vm1_qbus:core|au_pswy~0                       ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_pli:pli_matrix|p[2]~4       ; 3       ;
; vm1:cpu|vm1_qbus:core|vsel[1]~0                       ; 3       ;
; vm1:cpu|vm1_qbus:core|pin_init_out                    ; 3       ;
; vm1:cpu|vm1_qbus:core|d[7]~65                         ; 3       ;
; vm1:cpu|vm1_qbus:core|d[7]~63                         ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_csr[6]      ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_csr[5]      ; 3       ;
; vm1:cpu|vm1_qbus:core|au_mhl1~0                       ; 3       ;
; vm1:cpu|vm1_qbus:core|d[0]~21                         ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_csr[0]      ; 3       ;
; vm1:cpu|vm1_qbus:core|d~15                            ; 3       ;
; vm1:cpu|vm1_qbus:core|ustb~0                          ; 3       ;
; vm1:cpu|vm1_qbus:core|qbus_timer[0]                   ; 3       ;
; vm1:cpu|vm1_qbus:core|dout_start~0                    ; 3       ;
; vm1:cpu|vm1_qbus:core|init_out[2]                     ; 3       ;
; vm1:cpu|vm1_qbus:core|vm1_timer:timer|tve_pre[1]      ; 3       ;
; de0_gpio0_d[12]~input                                 ; 2       ;
; de0_gpio0_d[5]~input                                  ; 2       ;
; de0_gpio0_d[4]~input                                  ; 2       ;
; de0_dram_dq[15]~input                                 ; 2       ;
; de0_dram_dq[13]~input                                 ; 2       ;
; de0_dram_dq[12]~input                                 ; 2       ;
; de0_dram_dq[11]~input                                 ; 2       ;
; de0_dram_dq[9]~input                                  ; 2       ;
; vm1:cpu|vm1_qbus:core|mj_stb2                         ; 2       ;
; vm1:cpu|vm1_qbus:core|tplmz[3]                        ; 2       ;
; vm1:cpu|vm1_qbus:core|tplmz[1]                        ; 2       ;
; vm1:cpu|vm1_qbus:core|reg_csr0_h                      ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[4]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[7]                           ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[8]                           ; 2       ;
; vm1:cpu|vm1_qbus:core|mj_stb1                         ; 2       ;
; vm1:cpu|vm1_qbus:core|ir_set                          ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[5]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[24]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[0]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[9]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[15]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[29]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|ir_stop                         ; 2       ;
; vm1:cpu|vm1_qbus:core|alu_nrdy_h                      ; 2       ;
; vm1:cpu|vm1_qbus:core|mj_res_h                        ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[19]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[6]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[33]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[18]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[10]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[9]                           ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[1]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[0]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[11]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[4]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[5]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[3]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[8]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[12]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[14]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[13]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[14]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[13]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[12]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[7]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[6]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[15]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[9]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[11]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[10]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|ira[2]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[5]                           ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[1]                           ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[6]                           ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[4]                           ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[3]                           ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[0]                           ; 2       ;
; vm1:cpu|vm1_qbus:core|sop_out[2]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|sop_out[3]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|mj[2]                           ; 2       ;
; vm1:cpu|vm1_qbus:core|rply_s1                         ; 2       ;
; vm1:cpu|vm1_qbus:core|psw_stb                         ; 2       ;
; vm1:cpu|vm1_qbus:core|plr[6]                          ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[17]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[16]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|psw_stbc                        ; 2       ;
; vm1:cpu|vm1_qbus:core|plr[33]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[31]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[32]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[30]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|qbus_rmw                        ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[20]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[22]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|plr[18]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|plm[21]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|ivto                            ; 2       ;
; vm1:cpu|vm1_qbus:core|pli_stb_h                       ; 2       ;
; vm1:cpu|vm1_qbus:core|pli_req                         ; 2       ;
; vm1:cpu|vm1_qbus:core|irq3                            ; 2       ;
; vm1:cpu|vm1_qbus:core|irq2                            ; 2       ;
; vm1:cpu|vm1_qbus:core|acok                            ; 2       ;
; vm1:cpu|vm1_qbus:core|oat                             ; 2       ;
; vm1:cpu|vm1_qbus:core|uop                             ; 2       ;
; vm1:cpu|vm1_qbus:core|plir[0]                         ; 2       ;
; vm1:cpu|vm1_qbus:core|aclo                            ; 2       ;
; vm1:cpu|vm1_qbus:core|pli_ena                         ; 2       ;
; vm1:cpu|vm1_qbus:core|start_irq                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[8][15]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[10][15]                     ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[2][15]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[4][15]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[12][15]                     ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[0][15]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[6][15]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[8][14]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[10][14]                     ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[2][14]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[4][14]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[12][14]                     ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[0][14]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[6][14]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[8][13]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[10][13]                     ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[2][13]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[4][13]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[12][13]                     ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[0][13]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[6][13]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[8][12]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[10][12]                     ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[2][12]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[4][12]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[12][12]                     ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[0][12]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[6][12]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[8][11]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[10][11]                     ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[2][11]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[4][11]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[12][11]                     ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[0][11]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[6][11]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[8][10]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[10][10]                     ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[2][10]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[4][10]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[12][10]                     ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[0][10]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[6][10]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[8][9]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[10][9]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[2][9]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[4][9]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[12][9]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[0][9]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[6][9]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[8][8]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[10][8]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[2][8]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[4][8]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[12][8]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[0][8]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[6][8]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[8][7]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[10][7]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[2][7]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[4][7]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[12][7]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[0][7]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[6][7]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[8][6]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[10][6]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[2][6]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[4][6]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[12][6]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[0][6]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[6][6]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[8][5]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[10][5]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[2][5]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[4][5]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[12][5]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[0][5]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[6][5]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[8][4]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[10][4]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[2][4]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[4][4]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[12][4]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[0][4]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[6][4]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[8][3]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[10][3]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[2][3]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[4][3]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[12][3]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[0][3]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[6][3]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[8][2]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[10][2]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[2][2]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[4][2]                       ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[12][2]                      ; 2       ;
; vm1:cpu|vm1_qbus:core|gpr[0][2]                       ; 2       ;
+-------------------------------------------------------+---------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 3,762 / 47,787 ( 8 % )  ;
; C16 interconnects          ; 66 / 1,804 ( 4 % )      ;
; C4 interconnects           ; 1,947 / 31,272 ( 6 % )  ;
; Direct links               ; 461 / 47,787 ( < 1 % )  ;
; Global clocks              ; 20 / 20 ( 100 % )       ;
; Local interconnects        ; 1,523 / 15,408 ( 10 % ) ;
; R24 interconnects          ; 37 / 1,775 ( 2 % )      ;
; R4 interconnects           ; 1,972 / 41,310 ( 5 % )  ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.90) ; Number of LABs  (Total = 177) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 4                             ;
; 3                                           ; 1                             ;
; 4                                           ; 3                             ;
; 5                                           ; 1                             ;
; 6                                           ; 0                             ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 0                             ;
; 10                                          ; 2                             ;
; 11                                          ; 4                             ;
; 12                                          ; 6                             ;
; 13                                          ; 10                            ;
; 14                                          ; 12                            ;
; 15                                          ; 28                            ;
; 16                                          ; 96                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.22) ; Number of LABs  (Total = 177) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 13                            ;
; 1 Clock                            ; 18                            ;
; 1 Clock enable                     ; 5                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.32) ; Number of LABs  (Total = 177) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 4                             ;
; 3                                            ; 1                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 3                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 5                             ;
; 13                                           ; 10                            ;
; 14                                           ; 11                            ;
; 15                                           ; 25                            ;
; 16                                           ; 83                            ;
; 17                                           ; 8                             ;
; 18                                           ; 2                             ;
; 19                                           ; 2                             ;
; 20                                           ; 1                             ;
; 21                                           ; 1                             ;
; 22                                           ; 2                             ;
; 23                                           ; 0                             ;
; 24                                           ; 0                             ;
; 25                                           ; 0                             ;
; 26                                           ; 0                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.64) ; Number of LABs  (Total = 177) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 8                             ;
; 2                                               ; 7                             ;
; 3                                               ; 6                             ;
; 4                                               ; 5                             ;
; 5                                               ; 11                            ;
; 6                                               ; 8                             ;
; 7                                               ; 15                            ;
; 8                                               ; 20                            ;
; 9                                               ; 17                            ;
; 10                                              ; 23                            ;
; 11                                              ; 18                            ;
; 12                                              ; 15                            ;
; 13                                              ; 8                             ;
; 14                                              ; 8                             ;
; 15                                              ; 3                             ;
; 16                                              ; 5                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.54) ; Number of LABs  (Total = 177) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 5                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 0                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 4                             ;
; 12                                           ; 4                             ;
; 13                                           ; 5                             ;
; 14                                           ; 12                            ;
; 15                                           ; 13                            ;
; 16                                           ; 4                             ;
; 17                                           ; 10                            ;
; 18                                           ; 6                             ;
; 19                                           ; 8                             ;
; 20                                           ; 8                             ;
; 21                                           ; 8                             ;
; 22                                           ; 8                             ;
; 23                                           ; 8                             ;
; 24                                           ; 12                            ;
; 25                                           ; 7                             ;
; 26                                           ; 6                             ;
; 27                                           ; 5                             ;
; 28                                           ; 6                             ;
; 29                                           ; 2                             ;
; 30                                           ; 6                             ;
; 31                                           ; 6                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 252       ; 0            ; 252       ; 0            ; 0            ; 252       ; 252       ; 0            ; 252       ; 252       ; 42           ; 0            ; 0            ; 0            ; 134          ; 42           ; 0            ; 134          ; 0            ; 0            ; 156          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 252       ; 0            ; 0            ;
; Total Unchecked     ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 0         ; 252          ; 0         ; 252          ; 252          ; 0         ; 0         ; 252          ; 0         ; 0         ; 210          ; 252          ; 252          ; 252          ; 118          ; 210          ; 252          ; 118          ; 252          ; 252          ; 96           ; 252          ; 252          ; 252          ; 252          ; 252          ; 252          ; 0         ; 252          ; 252          ;
; Total Fail          ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; de0_clock_50_2      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_button[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_button[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_button[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sw[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sw[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sw[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sw[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sw[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sw[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sw[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sw[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sw[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sw[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex0[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex0[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex0[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex0[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex0[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex0[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex0[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex0[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex1[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex1[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex1[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex1[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex1[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex1[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex1[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex1[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex2[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex2[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex2[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex2[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex2[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex2[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex2[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex2[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex3[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex3[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex3[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex3[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex3[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex3[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex3[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_hex3[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_led[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_led[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_led[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_led[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_led[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_led[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_led[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_led[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_led[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_led[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_uart_txd        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_uart_rxd        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_uart_cts        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_uart_rts        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_addr[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_addr[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_addr[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_addr[3]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_addr[4]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_addr[5]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_addr[6]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_addr[7]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_addr[8]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_addr[9]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_addr[10]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_addr[11]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_addr[12]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_ldqm       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_udqm       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_we_n       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_cas_n      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_ras_n      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_cs_n       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_ba[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_ba[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_clk        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_cke        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[16]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[17]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[18]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[19]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[20]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_addr[21]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_we_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_rst_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_oe_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_ce_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_wp_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_byte_n       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_rb           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_lcd_blig        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_lcd_rw          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_lcd_en          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_lcd_rs          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sd_clk          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sd_wp_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_vga_hs          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_vga_vs          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_vga_r[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_vga_r[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_vga_r[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_vga_r[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_vga_g[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_vga_g[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_vga_g[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_vga_g[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_vga_b[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_vga_b[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_vga_b[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_vga_b[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_clkin[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_clkin[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_clkout[0] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_clkout[1] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_clkin[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_clkin[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_clkout[0] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_clkout[1] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_dram_dq[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_fl_dq[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_lcd_data[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_lcd_data[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_lcd_data[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_lcd_data[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_lcd_data[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_lcd_data[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_lcd_data[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_lcd_data[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sd_dat0         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sd_dat3         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_sd_cmd          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_ps2_kbdat       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_ps2_kbclk       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_ps2_msdat       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_ps2_msclk       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[16]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[17]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[18]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[19]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[20]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[21]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[22]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[23]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[24]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[25]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[26]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[27]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[28]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[29]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[30]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio0_d[31]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[16]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[17]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[18]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[19]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[20]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[21]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[22]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[23]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[24]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[25]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[26]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[27]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[28]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[29]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[30]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_gpio1_d[31]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_clock_50        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary               ;
+------------------+----------------------+-------------------+
; Source Clock(s)  ; Destination Clock(s) ; Delay Added in ns ;
+------------------+----------------------+-------------------+
; I/O,de0_clock_50 ; de0_clock_50         ; 3.0               ;
+------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                            ;
+-----------------------------------+----------------------------------+-------------------+
; Source Register                   ; Destination Register             ; Delay Added in ns ;
+-----------------------------------+----------------------------------+-------------------+
; de0_clock_50                      ; vm1:cpu|vm1_qbus:core|reg_csr0_h ; 8.261             ;
; vm1:cpu|vm1_qbus:core|init_out[0] ; vm1:cpu|vm1_qbus:core|reg_csr0_h ; 5.367             ;
; vm1:cpu|vm1_qbus:core|init_out[2] ; vm1:cpu|vm1_qbus:core|reg_csr0_h ; 5.367             ;
; de0_gpio0_d[2]                    ; vm1:cpu|vm1_qbus:core|reg_csr0_h ; 5.367             ;
; de0_gpio0_d[1]                    ; vm1:cpu|vm1_qbus:core|reg_csr0_h ; 5.367             ;
+-----------------------------------+----------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Sat Mar 14 23:39:18 2015
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off vm1 -c vm1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP3C16F484C6 for design "vm1"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (171002): Current optimization assignments may cause the Fitter to introduce hold timing violations on connections clocked by global signals
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "cpu|core|din_out|combout" is a latch
    Warning (335094): Node "cpu|core|dout_out|combout" is a latch
    Warning (335094): Node "cpu|core|oe_set_h|combout" is a latch
    Warning (335094): Node "cpu|core|sync_out_h|combout" is a latch
    Warning (335094): Node "cpu|core|plrt[8]|combout" is a latch
    Warning (335094): Node "cpu|core|sync_ena|combout" is a latch
    Warning (335094): Node "cpu|core|din_out_l|combout" is a latch
    Warning (335094): Node "cpu|core|rply_ack[3]|combout" is a latch
    Warning (335094): Node "cpu|core|qbus_flag|combout" is a latch
    Warning (335094): Node "cpu|core|dout_req|combout" is a latch
    Warning (335094): Node "cpu|core|rply_ack[1]|combout" is a latch
    Warning (335094): Node "cpu|core|dout_out_l|combout" is a latch
    Warning (335094): Node "cpu|core|sync_out|combout" is a latch
    Warning (335094): Node "cpu|core|plrtz[8]|combout" is a latch
    Warning (335094): Node "cpu|core|init_out[0]|combout" is a latch
    Warning (335094): Node "cpu|core|rply_ack[2]|combout" is a latch
    Warning (335094): Node "cpu|core|abtos[2]|combout" is a latch
    Warning (335094): Node "cpu|core|rply_ack[0]|combout" is a latch
    Warning (335094): Node "cpu|core|qbus_gnt_l|combout" is a latch
    Warning (335094): Node "cpu|core|iak_flag|combout" is a latch
    Warning (335094): Node "cpu|core|qbus_own|combout" is a latch
    Warning (335094): Node "cpu|core|dmr_req|combout" is a latch
    Warning (335094): Node "cpu|core|qbus_win_h|combout" is a latch
    Warning (335094): Node "cpu|core|plr[8]|combout" is a latch
    Warning (335094): Node "cpu|core|qbus_seq[2]|combout" is a latch
    Warning (335094): Node "cpu|core|oe_clr_h|combout" is a latch
    Warning (335094): Node "cpu|core|plr[23]|combout" is a latch
    Warning (335094): Node "cpu|core|qbus_win|combout" is a latch
    Warning (335094): Node "cpu|core|plm[8]|combout" is a latch
    Warning (335094): Node "cpu|core|plm_ena|combout" is a latch
    Warning (335094): Node "cpu|core|plr[7]|combout" is a latch
    Warning (335094): Node "cpu|core|qbus_seq[1]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[23]|combout" is a latch
    Warning (335094): Node "cpu|core|plr[10]|combout" is a latch
    Warning (335094): Node "cpu|core|exc_uop|combout" is a latch
    Warning (335094): Node "cpu|core|plrt[7]|combout" is a latch
    Warning (335094): Node "cpu|core|ctrl_oe|combout" is a latch
    Warning (335094): Node "cpu|core|qbus_free_h|combout" is a latch
    Warning (335094): Node "cpu|core|qbus_nosr_h|combout" is a latch
    Warning (335094): Node "cpu|core|plr[27]|combout" is a latch
    Warning (335094): Node "cpu|core|plr[28]|combout" is a latch
    Warning (335094): Node "cpu|core|dmr_req_l|combout" is a latch
    Warning (335094): Node "cpu|core|plm_stb|combout" is a latch
    Warning (335094): Node "cpu|core|plm[7]|combout" is a latch
    Warning (335094): Node "cpu|core|qbus_seq[0]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[10]|combout" is a latch
    Warning (335094): Node "cpu|core|plrtz[7]|combout" is a latch
    Warning (335094): Node "cpu|core|plr[26]|combout" is a latch
    Warning (335094): Node "cpu|core|plr[25]|combout" is a latch
    Warning (335094): Node "cpu|core|plr[11]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[27]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[28]|combout" is a latch
    Warning (335094): Node "cpu|core|alu_nrdy|combout" is a latch
    Warning (335094): Node "cpu|core|sop_out[0]|combout" is a latch
    Warning (335094): Node "cpu|core|ustb_h|combout" is a latch
    Warning (335094): Node "cpu|core|plr[13]|combout" is a latch
    Warning (335094): Node "cpu|core|ustb1|combout" is a latch
    Warning (335094): Node "cpu|core|plr[14]|combout" is a latch
    Warning (335094): Node "cpu|core|ustb1_h|combout" is a latch
    Warning (335094): Node "cpu|core|plm[11]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[13]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[12]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[26]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[25]|combout" is a latch
    Warning (335094): Node "cpu|core|vsel[1]|combout" is a latch
    Warning (335094): Node "cpu|core|vsel[3]|combout" is a latch
    Warning (335094): Node "cpu|core|vsel[0]|combout" is a latch
    Warning (335094): Node "cpu|core|vsel[2]|combout" is a latch
    Warning (335094): Node "cpu|core|sop_out[3]|combout" is a latch
    Warning (335094): Node "cpu|core|sop_out[1]|combout" is a latch
    Warning (335094): Node "cpu|core|sop_out[2]|combout" is a latch
    Warning (335094): Node "cpu|core|ustb|combout" is a latch
    Warning (335094): Node "cpu|core|plm[14]|combout" is a latch
    Warning (335094): Node "cpu|core|ma[2]|combout" is a latch
    Warning (335094): Node "cpu|core|ma[5]|combout" is a latch
    Warning (335094): Node "cpu|core|ma[1]|combout" is a latch
    Warning (335094): Node "cpu|core|ma[9]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[4]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[2]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[3]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[5]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[15]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[9]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[10]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[11]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[7]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[14]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[0]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[1]|combout" is a latch
    Warning (335094): Node "cpu|core|ma[3]|combout" is a latch
    Warning (335094): Node "cpu|core|plr[21]|combout" is a latch
    Warning (335094): Node "cpu|core|pli_ena_h|combout" is a latch
    Warning (335094): Node "cpu|core|pli_lat|combout" is a latch
    Warning (335094): Node "cpu|core|plr[22]|combout" is a latch
    Warning (335094): Node "cpu|core|plr[20]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[6]|combout" is a latch
    Warning (335094): Node "cpu|core|ma[6]|combout" is a latch
    Warning (335094): Node "cpu|core|mj[2]|combout" is a latch
    Warning (335094): Node "cpu|core|ma[14]|combout" is a latch
    Warning (335094): Node "cpu|core|mj[5]|combout" is a latch
    Warning (335094): Node "cpu|core|mj[1]|combout" is a latch
    Warning (335094): Node "cpu|core|ma[4]|combout" is a latch
    Warning (335094): Node "cpu|core|ma[0]|combout" is a latch
    Warning (335094): Node "cpu|core|mj[9]|combout" is a latch
    Warning (335094): Node "cpu|core|ira[4]|combout" is a latch
    Warning (335094): Node "cpu|core|ir_stb2|combout" is a latch
    Warning (335094): Node "cpu|core|ira[2]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[12]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[13]|combout" is a latch
    Warning (335094): Node "cpu|core|ira[3]|combout" is a latch
    Warning (335094): Node "cpu|core|ma[12]|combout" is a latch
    Warning (335094): Node "cpu|core|ir[8]|combout" is a latch
    Warning (335094): Node "cpu|core|ira[5]|combout" is a latch
    Warning (335094): Node "cpu|core|ira[15]|combout" is a latch
    Warning (335094): Node "cpu|core|ma[13]|combout" is a latch
    Warning (335094): Node "cpu|core|ira[9]|combout" is a latch
    Warning (335094): Node "cpu|core|ira[10]|combout" is a latch
    Warning (335094): Node "cpu|core|ira[11]|combout" is a latch
    Warning (335094): Node "cpu|core|ira[7]|combout" is a latch
    Warning (335094): Node "cpu|core|ira[14]|combout" is a latch
    Warning (335094): Node "cpu|core|ira[0]|combout" is a latch
    Warning (335094): Node "cpu|core|ira[1]|combout" is a latch
    Warning (335094): Node "cpu|core|mj[3]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[1]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[13]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[21]|combout" is a latch
    Warning (335094): Node "cpu|core|pli_ena|combout" is a latch
    Warning (335094): Node "cpu|core|plr18r|combout" is a latch
    Warning (335094): Node "cpu|core|rq[3]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[9]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[15]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[12]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[16]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[22]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[18]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[8]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[0]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[2]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[20]|combout" is a latch
    Warning (335094): Node "cpu|core|ira[6]|combout" is a latch
    Warning (335094): Node "cpu|core|mj[6]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[19]|combout" is a latch
    Warning (335094): Node "cpu|core|mj[14]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[5]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[24]|combout" is a latch
    Warning (335094): Node "cpu|core|mj[4]|combout" is a latch
    Warning (335094): Node "cpu|core|mj[0]|combout" is a latch
    Warning (335094): Node "cpu|core|fsel[2]|combout" is a latch
    Warning (335094): Node "cpu|core|ir_set|combout" is a latch
    Warning (335094): Node "cpu|core|ira[12]|combout" is a latch
    Warning (335094): Node "cpu|core|ira[13]|combout" is a latch
    Warning (335094): Node "cpu|core|mj[12]|combout" is a latch
    Warning (335094): Node "cpu|core|ira[8]|combout" is a latch
    Warning (335094): Node "cpu|core|mj_res_h|combout" is a latch
    Warning (335094): Node "cpu|core|alu_nrdy_h|combout" is a latch
    Warning (335094): Node "cpu|core|plr[4]|combout" is a latch
    Warning (335094): Node "cpu|core|ir_stop|combout" is a latch
    Warning (335094): Node "cpu|core|mj[13]|combout" is a latch
    Warning (335094): Node "cpu|core|qbus_rmw|combout" is a latch
    Warning (335094): Node "cpu|core|tplm[2]|combout" is a latch
    Warning (335094): Node "cpu|core|ma[11]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[15]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[11]|combout" is a latch
    Warning (335094): Node "cpu|core|plir[0]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[10]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[17]|combout" is a latch
    Warning (335094): Node "cpu|core|pli_stb_h|combout" is a latch
    Warning (335094): Node "cpu|core|pli_req|combout" is a latch
    Warning (335094): Node "cpu|core|plr[18]|combout" is a latch
    Warning (335094): Node "cpu|core|uop|combout" is a latch
    Warning (335094): Node "cpu|core|oat|combout" is a latch
    Warning (335094): Node "cpu|core|psw[4]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[4]|combout" is a latch
    Warning (335094): Node "cpu|core|rq[14]|combout" is a latch
    Warning (335094): Node "cpu|core|psw[10]|combout" is a latch
    Warning (335094): Node "cpu|core|psw[11]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[0]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[9]|combout" is a latch
    Warning (335094): Node "cpu|core|ustb1_hl|combout" is a latch
    Warning (335094): Node "cpu|core|mj_stb1|combout" is a latch
    Warning (335094): Node "cpu|core|tplm[1]|combout" is a latch
    Warning (335094): Node "cpu|core|tplm[3]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[4]|combout" is a latch
    Warning (335094): Node "cpu|core|mj[11]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[1]|combout" is a latch
    Warning (335094): Node "cpu|core|acok|combout" is a latch
    Warning (335094): Node "cpu|core|ivto|combout" is a latch
    Warning (335094): Node "cpu|core|plm[18]|combout" is a latch
    Warning (335094): Node "cpu|core|irq2|combout" is a latch
    Warning (335094): Node "cpu|core|psw[7]|combout" is a latch
    Warning (335094): Node "cpu|core|irq3|combout" is a latch
    Warning (335094): Node "cpu|core|ma[10]|combout" is a latch
    Warning (335094): Node "cpu|core|psw_mj|combout" is a latch
    Warning (335094): Node "cpu|core|psw[2]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[4]|combout" is a latch
    Warning (335094): Node "cpu|core|sel_xx|combout" is a latch
    Warning (335094): Node "cpu|core|plm[1]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[2]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[3]|combout" is a latch
    Warning (335094): Node "cpu|core|ir_seq[1]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[2]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[3]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[5]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[15]|combout" is a latch
    Warning (335094): Node "cpu|core|au_ta0|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[15]|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[7]|combout" is a latch
    Warning (335094): Node "cpu|core|reg_csr0_h|combout" is a latch
    Warning (335094): Node "cpu|core|plr[16]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[9]|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[9]|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[1]|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[2]|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[10]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[10]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[11]|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[11]|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[3]|combout" is a latch
    Warning (335094): Node "cpu|core|tplmz[2]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[7]|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[6]|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[14]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[14]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[0]|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[0]|combout" is a latch
    Warning (335094): Node "cpu|core|plrt[6]|combout" is a latch
    Warning (335094): Node "cpu|core|aclo|combout" is a latch
    Warning (335094): Node "cpu|core|plir[3]|combout" is a latch
    Warning (335094): Node "cpu|core|mj[10]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[6]|combout" is a latch
    Warning (335094): Node "cpu|core|t5843|combout" is a latch
    Warning (335094): Node "cpu|core|sel_02|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[4]|combout" is a latch
    Warning (335094): Node "cpu|core|sel_12|combout" is a latch
    Warning (335094): Node "cpu|core|sel_10|combout" is a latch
    Warning (335094): Node "cpu|core|sel_06|combout" is a latch
    Warning (335094): Node "cpu|core|sel_16|combout" is a latch
    Warning (335094): Node "cpu|core|sel_14|combout" is a latch
    Warning (335094): Node "cpu|core|tplmz[1]|combout" is a latch
    Warning (335094): Node "cpu|core|tplmz[3]|combout" is a latch
    Warning (335094): Node "cpu|core|ir_seq[0]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[12]|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[12]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[13]|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[13]|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[5]|combout" is a latch
    Warning (335094): Node "cpu|core|plr[17]|combout" is a latch
    Warning (335094): Node "cpu|core|areg[8]|combout" is a latch
    Warning (335094): Node "cpu|core|sel_04|combout" is a latch
    Warning (335094): Node "cpu|core|sel_00|combout" is a latch
    Warning (335094): Node "cpu|core|plm[16]|combout" is a latch
    Warning (335094): Node "cpu|core|plrtz[6]|combout" is a latch
    Warning (335094): Node "cpu|core|exc_dbl[0]|combout" is a latch
    Warning (335094): Node "cpu|core|plir[1]|combout" is a latch
    Warning (335094): Node "cpu|core|plir[2]|combout" is a latch
    Warning (335094): Node "cpu|core|plr33r|combout" is a latch
    Warning (335094): Node "cpu|core|fsel[3]|combout" is a latch
    Warning (335094): Node "cpu|core|reg_err[6]|combout" is a latch
    Warning (335094): Node "cpu|core|psw_stb|combout" is a latch
    Warning (335094): Node "cpu|core|plm[17]|combout" is a latch
    Warning (335094): Node "cpu|core|qreg[8]|combout" is a latch
    Warning (335094): Node "cpu|core|reg_csr[1]|combout" is a latch
    Warning (335094): Node "cpu|core|plr[6]|combout" is a latch
    Warning (335094): Node "cpu|core|psw[1]|combout" is a latch
    Warning (335094): Node "cpu|core|exc_dbl[3]|combout" is a latch
    Warning (335094): Node "cpu|core|exc_dbl[1]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[4]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[4]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][4]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][4]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][4]|combout" is a latch
    Warning (335094): Node "cpu|core|plr[33]|combout" is a latch
    Warning (335094): Node "cpu|core|plr[30]|combout" is a latch
    Warning (335094): Node "cpu|core|plr[32]|combout" is a latch
    Warning (335094): Node "cpu|core|plr[31]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][10]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][10]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][10]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][11]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[12]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[12]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[15]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[15]|combout" is a latch
    Warning (335094): Node "cpu|core|psw[3]|combout" is a latch
    Warning (335094): Node "cpu|core|psw[5]|combout" is a latch
    Warning (335094): Node "cpu|core|psw[15]|combout" is a latch
    Warning (335094): Node "cpu|core|psw[14]|combout" is a latch
    Warning (335094): Node "cpu|core|psw[0]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[6]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[1]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[1]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][1]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][1]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][1]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[3]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][4]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][4]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[33]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[30]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[32]|combout" is a latch
    Warning (335094): Node "cpu|core|plm[31]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[6]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[6]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][7]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][7]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][7]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[8]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[7]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[7]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[9]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[9]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[10]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[10]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[11]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[11]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][10]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][10]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][11]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][11]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][11]|combout" is a latch
    Warning (335094): Node "cpu|core|ma[7]|combout" is a latch
    Warning (335094): Node "cpu|core|ma[8]|combout" is a latch
    Warning (335094): Node "cpu|core|psw[6]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[14]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][2]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][2]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][2]|combout" is a latch
    Warning (335094): Node "cpu|core|psw[13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][15]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][15]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][15]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][9]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][9]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][0]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][0]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][0]|combout" is a latch
    Warning (335094): Node "cpu|core|fsel[1]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[0]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[0]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][1]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][1]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[4]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[4]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[2]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[2]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[5]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][4]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][4]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][4]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][4]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][4]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][7]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][7]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[8]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][10]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][10]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][10]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][10]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][10]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][11]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][11]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][11]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][11]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[12]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[12]|combout" is a latch
    Warning (335094): Node "cpu|core|mj[7]|combout" is a latch
    Warning (335094): Node "cpu|core|mj[8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][6]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][6]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][6]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[15]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[15]|combout" is a latch
    Warning (335094): Node "cpu|core|oxy[13]|combout" is a latch
    Warning (335094): Node "cpu|core|axy[13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][2]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][2]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][12]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][12]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[11][8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][15]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][15]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][9]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][9]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][14]|combout" is a latch
    Warning (335094): Node "cpu|core|fsel[0]|combout" is a latch
    Warning (335094): Node "cpu|core|psw_stbc|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][0]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][0]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[1]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[1]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][1]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][1]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][1]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][1]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][1]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[3]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][4]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][4]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][4]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][4]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[6]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[6]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][7]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][7]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][7]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][7]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][7]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[7]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[7]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[9]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[9]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[10]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[10]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[11]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[11]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][10]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][10]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][10]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][10]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][11]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][11]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][11]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][11]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][6]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][6]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[14]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][2]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][2]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][2]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][2]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][2]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[6][12]|combout" is a latch
    Warning (335094): Node "cpu|core|psw[12]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][12]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[9][13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[7][8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][15]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][15]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][15]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][15]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][15]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][9]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][9]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][9]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][0]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][0]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][0]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][0]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][0]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[0]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[0]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][1]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][1]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][1]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][1]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[2]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[2]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[5]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][7]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][7]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][7]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][7]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][11]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][11]|combout" is a latch
    Warning (335094): Node "cpu|core|mj_stb2|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][6]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][6]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][6]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][6]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][6]|combout" is a latch
    Warning (335094): Node "cpu|core|yreg[13]|combout" is a latch
    Warning (335094): Node "cpu|core|xreg[13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][2]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][2]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][2]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][2]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[0][12]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][12]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][12]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][3]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[5][8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][5]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][15]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][15]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][15]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][15]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][9]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][9]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][9]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][9]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][9]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][14]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][0]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][0]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][0]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][0]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][6]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][6]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][6]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][6]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[12][12]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[10][12]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[8][12]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][12]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][12]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[1][13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][13]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[3][8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[13][8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][8]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][9]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][9]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[4][12]|combout" is a latch
    Warning (335094): Node "cpu|core|gpr[2][12]|combout" is a latch
    Warning (335094): Node "cpu|core|rply_s2|combout" is a latch
    Warning (335094): Node "cpu|core|start_irq|combout" is a latch
    Warning (335094): Node "cpu|core|rply_s1|combout" is a latch
    Warning (335094): Node "cpu|core|dmgi_in_l|combout" is a latch
Info (332104): Reading SDC File: 'vm1.sdc'
Info (332151): Clock uncertainty calculation is delayed until the next update_timing_netlist call
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "cpu|core|plm[29]|combout"
    Warning (332126): Node "cpu|core|plm[29]~0|datac"
    Warning (332126): Node "cpu|core|plm[29]~0|combout"
    Warning (332126): Node "cpu|core|plm[29]|datab"
Warning (332125): Found combinational loop of 13 nodes
    Warning (332126): Node "cpu|core|d[1]~29|combout"
    Warning (332126): Node "cpu|core|reg_err[1]~1|datab"
    Warning (332126): Node "cpu|core|reg_err[1]~1|combout"
    Warning (332126): Node "cpu|core|reg_err[1]|datab"
    Warning (332126): Node "cpu|core|reg_err[1]|combout"
    Warning (332126): Node "cpu|core|reg_err[1]~1|datac"
    Warning (332126): Node "cpu|core|d[1]~26|datac"
    Warning (332126): Node "cpu|core|d[1]~26|combout"
    Warning (332126): Node "cpu|core|d[1]~121|datad"
    Warning (332126): Node "cpu|core|d[1]~121|combout"
    Warning (332126): Node "cpu|core|d[1]~27|datad"
    Warning (332126): Node "cpu|core|d[1]~27|combout"
    Warning (332126): Node "cpu|core|d[1]~29|datac"
Warning (332125): Found combinational loop of 19 nodes
    Warning (332126): Node "cpu|core|d[0]~22|combout"
    Warning (332126): Node "cpu|core|reg_csr[0]~0|datab"
    Warning (332126): Node "cpu|core|reg_csr[0]~0|combout"
    Warning (332126): Node "cpu|core|reg_csr[0]|datab"
    Warning (332126): Node "cpu|core|reg_csr[0]|combout"
    Warning (332126): Node "cpu|core|reg_csr[0]~0|datac"
    Warning (332126): Node "cpu|core|d[0]~17|datab"
    Warning (332126): Node "cpu|core|d[0]~17|combout"
    Warning (332126): Node "cpu|core|d[0]~21|datac"
    Warning (332126): Node "cpu|core|d[0]~21|combout"
    Warning (332126): Node "cpu|core|d[0]~22|datad"
    Warning (332126): Node "cpu|core|reg_err[0]~0|datab"
    Warning (332126): Node "cpu|core|reg_err[0]~0|combout"
    Warning (332126): Node "cpu|core|reg_err[0]|datab"
    Warning (332126): Node "cpu|core|reg_err[0]|combout"
    Warning (332126): Node "cpu|core|d[0]~16|datab"
    Warning (332126): Node "cpu|core|d[0]~16|combout"
    Warning (332126): Node "cpu|core|d[0]~17|datac"
    Warning (332126): Node "cpu|core|reg_err[0]~0|datac"
Warning (332125): Found combinational loop of 11 nodes
    Warning (332126): Node "cpu|core|d[7]~66|combout"
    Warning (332126): Node "cpu|core|reg_err[7]~5|datab"
    Warning (332126): Node "cpu|core|reg_err[7]~5|combout"
    Warning (332126): Node "cpu|core|reg_err[7]|datab"
    Warning (332126): Node "cpu|core|reg_err[7]|combout"
    Warning (332126): Node "cpu|core|reg_err[7]~5|datac"
    Warning (332126): Node "cpu|core|d[7]~61|datab"
    Warning (332126): Node "cpu|core|d[7]~61|combout"
    Warning (332126): Node "cpu|core|d[7]~63|datac"
    Warning (332126): Node "cpu|core|d[7]~63|combout"
    Warning (332126): Node "cpu|core|d[7]~66|dataa"
Warning (332125): Found combinational loop of 11 nodes
    Warning (332126): Node "cpu|core|d[3]~42|combout"
    Warning (332126): Node "cpu|core|reg_err[3]~3|datab"
    Warning (332126): Node "cpu|core|reg_err[3]~3|combout"
    Warning (332126): Node "cpu|core|reg_err[3]|datab"
    Warning (332126): Node "cpu|core|reg_err[3]|combout"
    Warning (332126): Node "cpu|core|reg_err[3]~3|datac"
    Warning (332126): Node "cpu|core|d[3]~37|datab"
    Warning (332126): Node "cpu|core|d[3]~37|combout"
    Warning (332126): Node "cpu|core|d[3]~39|datac"
    Warning (332126): Node "cpu|core|d[3]~39|combout"
    Warning (332126): Node "cpu|core|d[3]~42|dataa"
Warning (332125): Found combinational loop of 19 nodes
    Warning (332126): Node "cpu|core|d[2]~36|combout"
    Warning (332126): Node "cpu|core|reg_err[2]~2|datab"
    Warning (332126): Node "cpu|core|reg_err[2]~2|combout"
    Warning (332126): Node "cpu|core|reg_err[2]|datab"
    Warning (332126): Node "cpu|core|reg_err[2]|combout"
    Warning (332126): Node "cpu|core|reg_err[2]~2|datac"
    Warning (332126): Node "cpu|core|d[2]~30|datad"
    Warning (332126): Node "cpu|core|d[2]~30|combout"
    Warning (332126): Node "cpu|core|d[2]~31|datac"
    Warning (332126): Node "cpu|core|d[2]~31|combout"
    Warning (332126): Node "cpu|core|d[2]~33|datac"
    Warning (332126): Node "cpu|core|d[2]~33|combout"
    Warning (332126): Node "cpu|core|d[2]~36|dataa"
    Warning (332126): Node "cpu|core|reg_csr[2]~1|datab"
    Warning (332126): Node "cpu|core|reg_csr[2]~1|combout"
    Warning (332126): Node "cpu|core|reg_csr[2]|datab"
    Warning (332126): Node "cpu|core|reg_csr[2]|combout"
    Warning (332126): Node "cpu|core|d[2]~31|datab"
    Warning (332126): Node "cpu|core|reg_csr[2]~1|datac"
Warning (332125): Found combinational loop of 11 nodes
    Warning (332126): Node "cpu|core|d[4]~48|combout"
    Warning (332126): Node "cpu|core|reg_err[4]~4|datab"
    Warning (332126): Node "cpu|core|reg_err[4]~4|combout"
    Warning (332126): Node "cpu|core|reg_err[4]|datab"
    Warning (332126): Node "cpu|core|reg_err[4]|combout"
    Warning (332126): Node "cpu|core|reg_err[4]~4|datac"
    Warning (332126): Node "cpu|core|d[4]~43|datab"
    Warning (332126): Node "cpu|core|d[4]~43|combout"
    Warning (332126): Node "cpu|core|d[4]~45|datac"
    Warning (332126): Node "cpu|core|d[4]~45|combout"
    Warning (332126): Node "cpu|core|d[4]~48|dataa"
Warning (332060): Node: de0_gpio0_d[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|plm1x_hl was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|plm_ena was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|plm_stb was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|alu_nrdy was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|sop_out[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|ir_stb2 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|mj_stb1 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|tplm[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|pli_ena was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|pli_ena_h was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|plm_ena_hl was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: de0_gpio0_d[10] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|qbus_win was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|exc_uop was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|din_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|qbus_timer[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|plr[13] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vm1:cpu|vm1_qbus:core|mj_stb2 was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
Info (176353): Automatically promoted node de0_clock_50~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|qbus_timer[1]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|qbus_timer[2]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|qbus_timer[3]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|qbus_timer[4]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|qbus_timer[5]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|init_out[2]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|abtos[1]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|plm1x_hl
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|qbus_timer[0]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|plm_ena_hl
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|alu_u 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|au_rsx0
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|axy[0]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|oxy[0]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|axy[1]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|oxy[1]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|axy[2]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|oxy[2]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|axy[3]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|oxy[3]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|axy[4]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|plm_stb 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|plm[11]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|plm[13]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|plm[12]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|plm_stb
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|sop_out[0]
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|sop_up 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|plm_stb
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|au_astb~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|always14~0
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|dmr_req
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|qbus_seq[1]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|qbus_seq[0]
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|axy[0]~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|ir_seq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|ir_stb2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|sop_out~1
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|ir_stb2
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|t5843
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|oxy[0]~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|pli_ena 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|pli_ena_h
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|pli_ena
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|plm_ena 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|plm_ena_hl
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|exc_uop~0
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|always26~1
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|always2~0
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|pli_req~0
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|ir_seq~2
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|plm1x~0
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|alu_nrdy~0
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|plr[23]
        Info (176357): Destination node vm1:cpu|vm1_qbus:core|plr[10]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|gpr[0][0]~47 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|gpr[0][8]~34 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|gpr[10][0]~50 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|gpr[10][8]~38 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|gpr[11][0]~45 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|gpr[11][8]~32 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|gpr[12][0]~48 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|gpr[12][8]~35 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node vm1:cpu|vm1_qbus:core|gpr[13][0]~43 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (169177): 134 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin de0_clock_50_2 uses I/O standard 3.3-V LVTTL at B12
    Info (169178): Pin de0_button[0] uses I/O standard 3.3-V LVTTL at H2
    Info (169178): Pin de0_button[1] uses I/O standard 3.3-V LVTTL at G3
    Info (169178): Pin de0_button[2] uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin de0_sw[0] uses I/O standard 3.3-V LVTTL at J6
    Info (169178): Pin de0_sw[1] uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin de0_sw[2] uses I/O standard 3.3-V LVTTL at H6
    Info (169178): Pin de0_sw[3] uses I/O standard 3.3-V LVTTL at G4
    Info (169178): Pin de0_sw[4] uses I/O standard 3.3-V LVTTL at G5
    Info (169178): Pin de0_sw[5] uses I/O standard 3.3-V LVTTL at J7
    Info (169178): Pin de0_sw[6] uses I/O standard 3.3-V LVTTL at H7
    Info (169178): Pin de0_sw[7] uses I/O standard 3.3-V LVTTL at E3
    Info (169178): Pin de0_sw[8] uses I/O standard 3.3-V LVTTL at E4
    Info (169178): Pin de0_sw[9] uses I/O standard 3.3-V LVTTL at D2
    Info (169178): Pin de0_uart_rxd uses I/O standard 3.3-V LVTTL at U22
    Info (169178): Pin de0_uart_rts uses I/O standard 3.3-V LVTTL at V22
    Info (169178): Pin de0_fl_rb uses I/O standard 3.3-V LVTTL at M7
    Info (169178): Pin de0_sd_wp_n uses I/O standard 3.3-V LVTTL at W20
    Info (169178): Pin de0_gpio0_clkin[0] uses I/O standard 3.3-V LVTTL at AB12
    Info (169178): Pin de0_gpio0_clkin[1] uses I/O standard 3.3-V LVTTL at AA12
    Info (169178): Pin de0_gpio1_clkin[0] uses I/O standard 3.3-V LVTTL at AB11
    Info (169178): Pin de0_gpio1_clkin[1] uses I/O standard 3.3-V LVTTL at AA11
    Info (169178): Pin de0_dram_dq[0] uses I/O standard 3.3-V LVTTL at D10
    Info (169178): Pin de0_dram_dq[1] uses I/O standard 3.3-V LVTTL at G10
    Info (169178): Pin de0_dram_dq[2] uses I/O standard 3.3-V LVTTL at H10
    Info (169178): Pin de0_dram_dq[3] uses I/O standard 3.3-V LVTTL at E9
    Info (169178): Pin de0_dram_dq[4] uses I/O standard 3.3-V LVTTL at F9
    Info (169178): Pin de0_dram_dq[5] uses I/O standard 3.3-V LVTTL at G9
    Info (169178): Pin de0_dram_dq[6] uses I/O standard 3.3-V LVTTL at H9
    Info (169178): Pin de0_dram_dq[7] uses I/O standard 3.3-V LVTTL at F8
    Info (169178): Pin de0_dram_dq[8] uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin de0_dram_dq[9] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin de0_dram_dq[10] uses I/O standard 3.3-V LVTTL at A9
    Info (169178): Pin de0_dram_dq[11] uses I/O standard 3.3-V LVTTL at C10
    Info (169178): Pin de0_dram_dq[12] uses I/O standard 3.3-V LVTTL at B10
    Info (169178): Pin de0_dram_dq[13] uses I/O standard 3.3-V LVTTL at A10
    Info (169178): Pin de0_dram_dq[14] uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin de0_dram_dq[15] uses I/O standard 3.3-V LVTTL at F10
    Info (169178): Pin de0_fl_dq[0] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin de0_fl_dq[1] uses I/O standard 3.3-V LVTTL at P8
    Info (169178): Pin de0_fl_dq[2] uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin de0_fl_dq[3] uses I/O standard 3.3-V LVTTL at U1
    Info (169178): Pin de0_fl_dq[4] uses I/O standard 3.3-V LVTTL at V2
    Info (169178): Pin de0_fl_dq[5] uses I/O standard 3.3-V LVTTL at V3
    Info (169178): Pin de0_fl_dq[6] uses I/O standard 3.3-V LVTTL at W1
    Info (169178): Pin de0_fl_dq[7] uses I/O standard 3.3-V LVTTL at Y1
    Info (169178): Pin de0_fl_dq[8] uses I/O standard 3.3-V LVTTL at T5
    Info (169178): Pin de0_fl_dq[9] uses I/O standard 3.3-V LVTTL at T7
    Info (169178): Pin de0_fl_dq[10] uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin de0_fl_dq[11] uses I/O standard 3.3-V LVTTL at U2
    Info (169178): Pin de0_fl_dq[12] uses I/O standard 3.3-V LVTTL at V1
    Info (169178): Pin de0_fl_dq[13] uses I/O standard 3.3-V LVTTL at V4
    Info (169178): Pin de0_fl_dq[14] uses I/O standard 3.3-V LVTTL at W2
    Info (169178): Pin de0_fl_dq[15] uses I/O standard 3.3-V LVTTL at Y2
    Info (169178): Pin de0_lcd_data[0] uses I/O standard 3.3-V LVTTL at D22
    Info (169178): Pin de0_lcd_data[1] uses I/O standard 3.3-V LVTTL at D21
    Info (169178): Pin de0_lcd_data[2] uses I/O standard 3.3-V LVTTL at C22
    Info (169178): Pin de0_lcd_data[3] uses I/O standard 3.3-V LVTTL at C21
    Info (169178): Pin de0_lcd_data[4] uses I/O standard 3.3-V LVTTL at B22
    Info (169178): Pin de0_lcd_data[5] uses I/O standard 3.3-V LVTTL at B21
    Info (169178): Pin de0_lcd_data[6] uses I/O standard 3.3-V LVTTL at D20
    Info (169178): Pin de0_lcd_data[7] uses I/O standard 3.3-V LVTTL at C20
    Info (169178): Pin de0_sd_dat0 uses I/O standard 3.3-V LVTTL at AA22
    Info (169178): Pin de0_sd_dat3 uses I/O standard 3.3-V LVTTL at W21
    Info (169178): Pin de0_sd_cmd uses I/O standard 3.3-V LVTTL at Y22
    Info (169178): Pin de0_ps2_kbdat uses I/O standard 3.3-V LVTTL at P21
    Info (169178): Pin de0_ps2_kbclk uses I/O standard 3.3-V LVTTL at P22
    Info (169178): Pin de0_ps2_msdat uses I/O standard 3.3-V LVTTL at R22
    Info (169178): Pin de0_ps2_msclk uses I/O standard 3.3-V LVTTL at R21
    Info (169178): Pin de0_gpio0_d[0] uses I/O standard 3.3-V LVTTL at AB16
    Info (169178): Pin de0_gpio0_d[1] uses I/O standard 3.3-V LVTTL at AA16
    Info (169178): Pin de0_gpio0_d[2] uses I/O standard 3.3-V LVTTL at AA15
    Info (169178): Pin de0_gpio0_d[3] uses I/O standard 3.3-V LVTTL at AB15
    Info (169178): Pin de0_gpio0_d[4] uses I/O standard 3.3-V LVTTL at AA14
    Info (169178): Pin de0_gpio0_d[5] uses I/O standard 3.3-V LVTTL at AB14
    Info (169178): Pin de0_gpio0_d[6] uses I/O standard 3.3-V LVTTL at AB13
    Info (169178): Pin de0_gpio0_d[7] uses I/O standard 3.3-V LVTTL at AA13
    Info (169178): Pin de0_gpio0_d[8] uses I/O standard 3.3-V LVTTL at AB10
    Info (169178): Pin de0_gpio0_d[9] uses I/O standard 3.3-V LVTTL at AA10
    Info (169178): Pin de0_gpio0_d[10] uses I/O standard 3.3-V LVTTL at AB8
    Info (169178): Pin de0_gpio0_d[11] uses I/O standard 3.3-V LVTTL at AA8
    Info (169178): Pin de0_gpio0_d[12] uses I/O standard 3.3-V LVTTL at AB5
    Info (169178): Pin de0_gpio0_d[13] uses I/O standard 3.3-V LVTTL at AA5
    Info (169178): Pin de0_gpio0_d[14] uses I/O standard 3.3-V LVTTL at AB4
    Info (169178): Pin de0_gpio0_d[15] uses I/O standard 3.3-V LVTTL at AA4
    Info (169178): Pin de0_gpio0_d[16] uses I/O standard 3.3-V LVTTL at V14
    Info (169178): Pin de0_gpio0_d[17] uses I/O standard 3.3-V LVTTL at U14
    Info (169178): Pin de0_gpio0_d[18] uses I/O standard 3.3-V LVTTL at Y13
    Info (169178): Pin de0_gpio0_d[19] uses I/O standard 3.3-V LVTTL at W13
    Info (169178): Pin de0_gpio0_d[20] uses I/O standard 3.3-V LVTTL at U13
    Info (169178): Pin de0_gpio0_d[21] uses I/O standard 3.3-V LVTTL at V12
    Info (169178): Pin de0_gpio0_d[22] uses I/O standard 3.3-V LVTTL at R10
    Info (169178): Pin de0_gpio0_d[23] uses I/O standard 3.3-V LVTTL at V11
    Info (169178): Pin de0_gpio0_d[24] uses I/O standard 3.3-V LVTTL at Y10
    Info (169178): Pin de0_gpio0_d[25] uses I/O standard 3.3-V LVTTL at W10
    Info (169178): Pin de0_gpio0_d[26] uses I/O standard 3.3-V LVTTL at T8
    Info (169178): Pin de0_gpio0_d[27] uses I/O standard 3.3-V LVTTL at V8
    Info (169178): Pin de0_gpio0_d[28] uses I/O standard 3.3-V LVTTL at W7
    Info (169178): Pin de0_gpio0_d[29] uses I/O standard 3.3-V LVTTL at W6
    Info (169178): Pin de0_gpio0_d[30] uses I/O standard 3.3-V LVTTL at V5
    Info (169178): Pin de0_gpio0_d[31] uses I/O standard 3.3-V LVTTL at U7
    Info (169178): Pin de0_gpio1_d[0] uses I/O standard 3.3-V LVTTL at AA20
    Info (169178): Pin de0_gpio1_d[1] uses I/O standard 3.3-V LVTTL at AB20
    Info (169178): Pin de0_gpio1_d[2] uses I/O standard 3.3-V LVTTL at AA19
    Info (169178): Pin de0_gpio1_d[3] uses I/O standard 3.3-V LVTTL at AB19
    Info (169178): Pin de0_gpio1_d[4] uses I/O standard 3.3-V LVTTL at AB18
    Info (169178): Pin de0_gpio1_d[5] uses I/O standard 3.3-V LVTTL at AA18
    Info (169178): Pin de0_gpio1_d[6] uses I/O standard 3.3-V LVTTL at AA17
    Info (169178): Pin de0_gpio1_d[7] uses I/O standard 3.3-V LVTTL at AB17
    Info (169178): Pin de0_gpio1_d[8] uses I/O standard 3.3-V LVTTL at Y17
    Info (169178): Pin de0_gpio1_d[9] uses I/O standard 3.3-V LVTTL at W17
    Info (169178): Pin de0_gpio1_d[10] uses I/O standard 3.3-V LVTTL at U15
    Info (169178): Pin de0_gpio1_d[11] uses I/O standard 3.3-V LVTTL at T15
    Info (169178): Pin de0_gpio1_d[12] uses I/O standard 3.3-V LVTTL at W15
    Info (169178): Pin de0_gpio1_d[13] uses I/O standard 3.3-V LVTTL at V15
    Info (169178): Pin de0_gpio1_d[14] uses I/O standard 3.3-V LVTTL at AB9
    Info (169178): Pin de0_gpio1_d[15] uses I/O standard 3.3-V LVTTL at AA9
    Info (169178): Pin de0_gpio1_d[16] uses I/O standard 3.3-V LVTTL at AA7
    Info (169178): Pin de0_gpio1_d[17] uses I/O standard 3.3-V LVTTL at AB7
    Info (169178): Pin de0_gpio1_d[18] uses I/O standard 3.3-V LVTTL at T14
    Info (169178): Pin de0_gpio1_d[19] uses I/O standard 3.3-V LVTTL at R14
    Info (169178): Pin de0_gpio1_d[20] uses I/O standard 3.3-V LVTTL at U12
    Info (169178): Pin de0_gpio1_d[21] uses I/O standard 3.3-V LVTTL at T12
    Info (169178): Pin de0_gpio1_d[22] uses I/O standard 3.3-V LVTTL at R11
    Info (169178): Pin de0_gpio1_d[23] uses I/O standard 3.3-V LVTTL at R12
    Info (169178): Pin de0_gpio1_d[24] uses I/O standard 3.3-V LVTTL at U10
    Info (169178): Pin de0_gpio1_d[25] uses I/O standard 3.3-V LVTTL at T10
    Info (169178): Pin de0_gpio1_d[26] uses I/O standard 3.3-V LVTTL at U9
    Info (169178): Pin de0_gpio1_d[27] uses I/O standard 3.3-V LVTTL at T9
    Info (169178): Pin de0_gpio1_d[28] uses I/O standard 3.3-V LVTTL at Y7
    Info (169178): Pin de0_gpio1_d[29] uses I/O standard 3.3-V LVTTL at U8
    Info (169178): Pin de0_gpio1_d[30] uses I/O standard 3.3-V LVTTL at V6
    Info (169178): Pin de0_gpio1_d[31] uses I/O standard 3.3-V LVTTL at V7
    Info (169178): Pin de0_clock_50 uses I/O standard 3.3-V LVTTL at G21
Warning (169064): Following 85 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin de0_fl_dq[0] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[1] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[2] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[3] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[4] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[5] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[6] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[7] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[8] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[9] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[10] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[11] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[12] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[13] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[14] has a permanently disabled output enable
    Info (169065): Pin de0_fl_dq[15] has a permanently disabled output enable
    Info (169065): Pin de0_lcd_data[0] has a permanently disabled output enable
    Info (169065): Pin de0_lcd_data[1] has a permanently disabled output enable
    Info (169065): Pin de0_lcd_data[2] has a permanently disabled output enable
    Info (169065): Pin de0_lcd_data[3] has a permanently disabled output enable
    Info (169065): Pin de0_lcd_data[4] has a permanently disabled output enable
    Info (169065): Pin de0_lcd_data[5] has a permanently disabled output enable
    Info (169065): Pin de0_lcd_data[6] has a permanently disabled output enable
    Info (169065): Pin de0_lcd_data[7] has a permanently disabled output enable
    Info (169065): Pin de0_sd_dat0 has a permanently disabled output enable
    Info (169065): Pin de0_sd_dat3 has a permanently disabled output enable
    Info (169065): Pin de0_sd_cmd has a permanently disabled output enable
    Info (169065): Pin de0_ps2_kbdat has a permanently disabled output enable
    Info (169065): Pin de0_ps2_kbclk has a permanently disabled output enable
    Info (169065): Pin de0_ps2_msdat has a permanently disabled output enable
    Info (169065): Pin de0_ps2_msclk has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[1] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[2] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[3] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[4] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[5] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[6] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[12] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[13] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[14] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[16] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[20] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[21] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[22] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[23] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[24] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[25] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[26] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[27] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[28] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[29] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[30] has a permanently disabled output enable
    Info (169065): Pin de0_gpio0_d[31] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[0] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[1] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[2] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[3] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[4] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[5] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[6] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[7] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[8] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[9] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[10] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[11] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[12] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[13] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[14] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[15] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[16] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[17] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[18] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[19] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[20] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[21] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[22] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[23] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[24] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[25] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[26] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[27] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[28] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[29] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[30] has a permanently disabled output enable
    Info (169065): Pin de0_gpio1_d[31] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/V/Desktop/FPGA/1801VM1_verilog_model/vm1_rev10a/Model/output_files/vm1.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 702 warnings
    Info: Peak virtual memory: 615 megabytes
    Info: Processing ended: Sat Mar 14 23:39:54 2015
    Info: Elapsed time: 00:00:36
    Info: Total CPU time (on all processors): 00:00:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/V/Desktop/FPGA/1801VM1_verilog_model/vm1_rev10a/Model/output_files/vm1.fit.smsg.


