
- title: Fleet: A Framework for Massively Parallel Streaming on FPGAs
- authors: James Thomas, Pat Hanrahan, Matei Zaharia

```
@inproceedings{10.1145/3373376.3378495,
author = {Thomas, James and Hanrahan, Pat and Zaharia, Matei},
title = {Fleet: A Framework for Massively Parallel Streaming on FPGAs},
year = {2020},
isbn = {9781450371025},
publisher = {Association for Computing Machinery},
address = {New York, NY, USA},
url = {https://doi.org/10.1145/3373376.3378495},
doi = {10.1145/3373376.3378495},
booktitle = {Proceedings of the Twenty-Fifth International Conference on Architectural Support for Programming Languages and Operating Systems},
pages = {639–651},
numpages = {13},
keywords = {hdls, identical processors, streaming, fpgas},
location = {Lausanne, Switzerland},
series = {ASPLOS '20}
}
```

## 概要

- FPGA向け並列ストリーミングモデルのFleetを提案
  - パージング，圧縮，機械学習
- ユーザは入力トークンに対して連続的に処理するRTLを記述する
  - 並列ユニットを書くより楽
- 6つのアプリで，コード行数が同じ程度のまま，CPUより400倍，GPUより9倍の電力あたり性能を達成
- JSON parsing, integer compression, fitting hundreds of Fleet processing units
  - JSONパーザ，整数列圧縮，決定木，Smith-Waterman，Regex，Bloomフィルタ

## 動機/先行研究との比較

- SparkやMapReduceではユーザは入力を処理する逐次処理コードを書いてシステムが並列化する．
- FPGAではそういうフレームワークはない．

## 提案手法のキモ

- ChiselのエクステンションとしてScalaなDSLとして実装
- https://github.com/jjthomas/Fleet.
- ユニットの実装はこんな感じ

```
unit Identity ( inputTokenSize =8 , outputTokenSize =8)
{
  if (! stream_finished ) emit ( input )
}
```

- ready-valid IOはシステムが生成する
- ユニットは，データのリードステージとライトステージのパイプラインで構成される

## 議論

- CPU/GPUとの比較
- メモリシステム性能
- HLSとの比較
  - Mmeory controller performance
  - Processing Unit Performance

## 関連研究
- Spatial[16]は近いけど，single-stream parallelism用なので違う
- Rigel[14]やOptimus[15]はユーザが並列性を考えないといけない
- UAP[12]，UDP[13]は命令セットが固定
- The Imagine family of stream processors[7]はグラフィクス/マリチメディア向けVLIWアーキテクチャ

## その他メモ

- 出力側(Reduce側)のハンドリングはどう取り扱ってるんだろう
