# üìò M√≥dulo 02: Dise√±o Digital con VHDL

```
::METADATA::
tipo: indice-modulo
modulo: 02-Diseno-Digital-con-VHDL
prefijo: VHDL
subtemas: 7
actualizado: 2026-01-03
::END::
```

## Descripci√≥n del M√≥dulo

Este m√≥dulo introduce el lenguaje de descripci√≥n de hardware **VHDL** (VHSIC Hardware Description Language) para la implementaci√≥n de sistemas digitales. Cubre desde la sintaxis b√°sica hasta el dise√±o de m√°quinas de estado finito y t√©cnicas de s√≠ntesis.

---

## üó∫Ô∏è Mapa de Subtemas

```mermaid
graph LR
    A[01-introduccion-vhdl] --> B[02-entidades-arquitecturas]
    B --> C[03-tipos-datos]
    C --> D[04-sentencias-concurrentes]
    C --> E[05-sentencias-secuenciales]
    D --> F[06-maquinas-estados]
    E --> F
    F --> G[07-sintesis-simulacion]
    G --> H[M√≥dulo MCU]
    
    style A fill:#e8f5e9
    style B fill:#e8f5e9
    style C fill:#c8e6c9
    style D fill:#a5d6a7
    style E fill:#a5d6a7
    style F fill:#81c784
    style G fill:#66bb6a
```

---

## üìö √çndice de Subtemas

| # | Subtema | Descripci√≥n | Dificultad | Estado |
|---|---------|-------------|:----------:|:------:|
| 01 | [Introducci√≥n a VHDL](02-01-introduccion-vhdl/VHDL-01-Intro.md) | Historia, flujo de dise√±o, herramientas | ‚≠ê | üîÑ |
| 02 | [Entidades y Arquitecturas](02-02-entidades-arquitecturas/VHDL-02-Intro.md) | Estructura b√°sica, puertos, modos | ‚≠ê | üîÑ |
| 03 | [Tipos de Datos](02-03-tipos-datos/VHDL-03-Intro.md) | std_logic, vectores, enteros, enumerados | ‚≠ê‚≠ê | üîÑ |
| 04 | [Sentencias Concurrentes](02-04-sentencias-concurrentes/VHDL-04-Intro.md) | Asignaciones, when-else, with-select, generate | ‚≠ê‚≠ê | üîÑ |
| 05 | [Sentencias Secuenciales](02-05-sentencias-secuenciales/VHDL-05-Intro.md) | process, if-then-else, case, loops | ‚≠ê‚≠ê | üîÑ |
| 06 | [M√°quinas de Estados](02-06-maquinas-estados/VHDL-06-Intro.md) | FSM Moore, Mealy, codificaci√≥n | ‚≠ê‚≠ê‚≠ê | üîÑ |
| 07 | [S√≠ntesis y Simulaci√≥n](02-07-sintesis-simulacion/VHDL-07-Intro.md) | Testbenches, constraints, timing | ‚≠ê‚≠ê‚≠ê | üîÑ |

### Leyenda
- ‚≠ê B√°sico | ‚≠ê‚≠ê Intermedio | ‚≠ê‚≠ê‚≠ê Avanzado
- ‚úÖ Completo | üîÑ En desarrollo | ‚ùå Pendiente

---

## üéØ Objetivos de Aprendizaje del M√≥dulo

Al completar este m√≥dulo, el estudiante ser√° capaz de:

1. **Comprender** la sintaxis y sem√°ntica del lenguaje VHDL
2. **Dise√±ar** entidades con puertos de entrada/salida apropiados
3. **Implementar** circuitos combinacionales usando sentencias concurrentes
4. **Desarrollar** circuitos secuenciales usando procesos
5. **Modelar** m√°quinas de estados finitos (FSM)
6. **Crear** testbenches para verificaci√≥n funcional
7. **Sintetizar** dise√±os para FPGAs

---

## üìã Prerrequisitos

- ‚úÖ Completar **M√≥dulo 01: Dise√±o Digital** (especialmente 01-07)
- Conocimientos de l√≥gica combinacional y secuencial
- Familiaridad con diagramas de tiempo
- Acceso a herramienta de simulaci√≥n VHDL (GHDL, ModelSim, o Vivado)

---

## ‚è±Ô∏è Tiempo Estimado

| Subtema | Teor√≠a | Pr√°ctica | Total |
|---------|:------:|:--------:|:-----:|
| 01 - Introducci√≥n a VHDL | 1h | 2h | 3h |
| 02 - Entidades y Arquitecturas | 2h | 3h | 5h |
| 03 - Tipos de Datos | 2h | 3h | 5h |
| 04 - Sentencias Concurrentes | 2h | 4h | 6h |
| 05 - Sentencias Secuenciales | 3h | 5h | 8h |
| 06 - M√°quinas de Estados | 3h | 5h | 8h |
| 07 - S√≠ntesis y Simulaci√≥n | 2h | 4h | 6h |
| **TOTAL** | **15h** | **26h** | **41h** |

---

## üìñ Referencias Bibliogr√°ficas

Las referencias completas se encuentran en [00-META/bibliografia-general.md](../00-META/bibliografia-general.md).

| ID | Referencia | Uso Principal |
|----|------------|---------------|
| VHDL-REF-01 | Ashenden, 2008 | Texto principal |
| VHDL-REF-02 | Pedroni, 2010 | Ejemplos pr√°cticos |
| VHDL-REF-04 | IEEE 1076-2019 | Referencia oficial |
| VHDL-REF-05 | Chu, 2008 | Prototipos FPGA |

---

## üîó Navegaci√≥n

| ‚¨ÖÔ∏è Anterior | üè† Inicio | ‚û°Ô∏è Siguiente |
|:-----------:|:---------:|:------------:|
| [M√≥dulo DD](../01-Diseno-Digital/00-Index.md) | [README](../README.md) | [M√≥dulo MCU](../03-Microcontroladores/00-Index.md) |

---

## üìÅ Estructura del M√≥dulo

```
02-Diseno-Digital-con-VHDL/
‚îú‚îÄ‚îÄ 00-Index.md                      ‚Üê Este archivo
‚îú‚îÄ‚îÄ 02-01-introduccion-vhdl/
‚îÇ   ‚îú‚îÄ‚îÄ manifest.json
‚îÇ   ‚îú‚îÄ‚îÄ VHDL-01-Intro.md
‚îÇ   ‚îú‚îÄ‚îÄ VHDL-01-Resumen-Formulas.md
‚îÇ   ‚îú‚îÄ‚îÄ VHDL-01-directives.md
‚îÇ   ‚îú‚îÄ‚îÄ theory/
‚îÇ   ‚îú‚îÄ‚îÄ methods/
‚îÇ   ‚îú‚îÄ‚îÄ problems/
‚îÇ   ‚îú‚îÄ‚îÄ solutions/
‚îÇ   ‚îú‚îÄ‚îÄ applications/
‚îÇ   ‚îî‚îÄ‚îÄ media/
‚îú‚îÄ‚îÄ 02-02-entidades-arquitecturas/
‚îÇ   ‚îî‚îÄ‚îÄ ...
‚îî‚îÄ‚îÄ ... (7 subtemas)
```

---

## üí° Consejos para el Estudio

1. **Practica constantemente:** VHDL se aprende escribiendo c√≥digo
2. **Simula todo:** Usa testbenches antes de sintetizar
3. **Piensa en hardware:** VHDL describe circuitos, no programas
4. **Consulta la referencia IEEE:** Para casos de sintaxis avanzada

---

> **Nota para IA:** Al trabajar en este m√≥dulo, verificar que el c√≥digo VHDL sea sintetizable y seguir las convenciones definidas en `VHDL-XX-directives.md`.
