Timing Analyzer report for A2
Tue Oct 08 23:27:40 2024
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; A2                                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processors 3-14        ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
; rst        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 165.15 MHz ; 165.15 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.083 ; -259.605           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.401 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 0.103 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.177 ; -5.660               ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -107.085                         ;
; rst   ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                           ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -5.083 ; SW_prev[2]~9          ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.320     ; 5.241      ;
; -5.083 ; SW_prev[2]~9          ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.320     ; 5.241      ;
; -5.083 ; SW_prev[2]~9          ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.320     ; 5.241      ;
; -5.083 ; SW_prev[2]~9          ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.320     ; 5.241      ;
; -5.081 ; SW_prev[2]~9          ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.321     ; 5.238      ;
; -5.055 ; SW_prev[3]~_emulated  ; SW_prev[17]~_emulated ; clk          ; clk         ; 1.000        ; -0.083     ; 5.970      ;
; -5.055 ; SW_prev[3]~_emulated  ; SW_prev[9]~_emulated  ; clk          ; clk         ; 1.000        ; -0.083     ; 5.970      ;
; -5.055 ; SW_prev[3]~_emulated  ; SW_prev[8]~_emulated  ; clk          ; clk         ; 1.000        ; -0.083     ; 5.970      ;
; -5.055 ; SW_prev[3]~_emulated  ; SW_prev[5]~_emulated  ; clk          ; clk         ; 1.000        ; -0.083     ; 5.970      ;
; -5.053 ; SW_prev[3]~_emulated  ; SW_prev[11]~_emulated ; clk          ; clk         ; 1.000        ; -0.084     ; 5.967      ;
; -5.048 ; SW_prev[2]~9          ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.317     ; 5.209      ;
; -5.048 ; SW_prev[2]~9          ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.317     ; 5.209      ;
; -5.045 ; SW_prev[3]~13         ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.320     ; 5.203      ;
; -5.045 ; SW_prev[3]~13         ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.320     ; 5.203      ;
; -5.045 ; SW_prev[3]~13         ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.320     ; 5.203      ;
; -5.045 ; SW_prev[3]~13         ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.320     ; 5.203      ;
; -5.043 ; SW_prev[3]~13         ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.321     ; 5.200      ;
; -5.040 ; SW_prev[1]~5          ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.315     ; 5.203      ;
; -5.032 ; SW_prev[1]~_emulated  ; SW_prev[11]~_emulated ; clk          ; clk         ; 1.000        ; -0.084     ; 5.946      ;
; -5.028 ; SW_prev[1]~5          ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.314     ; 5.192      ;
; -5.028 ; SW_prev[1]~5          ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.314     ; 5.192      ;
; -5.028 ; SW_prev[1]~5          ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.314     ; 5.192      ;
; -5.028 ; SW_prev[1]~5          ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.314     ; 5.192      ;
; -5.026 ; SW_prev[1]~_emulated  ; SW_prev[17]~_emulated ; clk          ; clk         ; 1.000        ; -0.083     ; 5.941      ;
; -5.026 ; SW_prev[1]~_emulated  ; SW_prev[9]~_emulated  ; clk          ; clk         ; 1.000        ; -0.083     ; 5.941      ;
; -5.026 ; SW_prev[1]~_emulated  ; SW_prev[8]~_emulated  ; clk          ; clk         ; 1.000        ; -0.083     ; 5.941      ;
; -5.026 ; SW_prev[1]~_emulated  ; SW_prev[5]~_emulated  ; clk          ; clk         ; 1.000        ; -0.083     ; 5.941      ;
; -5.020 ; SW_prev[3]~_emulated  ; SW_prev[12]~_emulated ; clk          ; clk         ; 1.000        ; -0.080     ; 5.938      ;
; -5.020 ; SW_prev[3]~_emulated  ; SW_prev[2]~_emulated  ; clk          ; clk         ; 1.000        ; -0.080     ; 5.938      ;
; -5.010 ; SW_prev[3]~13         ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.317     ; 5.171      ;
; -5.010 ; SW_prev[3]~13         ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.317     ; 5.171      ;
; -4.996 ; SW_prev[0]~1          ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.317     ; 5.157      ;
; -4.996 ; SW_prev[0]~1          ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.317     ; 5.157      ;
; -4.996 ; SW_prev[0]~1          ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.317     ; 5.157      ;
; -4.996 ; SW_prev[0]~1          ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.317     ; 5.157      ;
; -4.994 ; SW_prev[0]~1          ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.318     ; 5.154      ;
; -4.993 ; SW_prev[1]~5          ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.311     ; 5.160      ;
; -4.993 ; SW_prev[1]~5          ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.311     ; 5.160      ;
; -4.991 ; SW_prev[1]~_emulated  ; SW_prev[12]~_emulated ; clk          ; clk         ; 1.000        ; -0.080     ; 5.909      ;
; -4.991 ; SW_prev[1]~_emulated  ; SW_prev[2]~_emulated  ; clk          ; clk         ; 1.000        ; -0.080     ; 5.909      ;
; -4.967 ; SW_prev[0]~_emulated  ; SW_prev[17]~_emulated ; clk          ; clk         ; 1.000        ; -0.083     ; 5.882      ;
; -4.967 ; SW_prev[0]~_emulated  ; SW_prev[9]~_emulated  ; clk          ; clk         ; 1.000        ; -0.083     ; 5.882      ;
; -4.967 ; SW_prev[0]~_emulated  ; SW_prev[8]~_emulated  ; clk          ; clk         ; 1.000        ; -0.083     ; 5.882      ;
; -4.967 ; SW_prev[0]~_emulated  ; SW_prev[5]~_emulated  ; clk          ; clk         ; 1.000        ; -0.083     ; 5.882      ;
; -4.965 ; SW_prev[0]~_emulated  ; SW_prev[11]~_emulated ; clk          ; clk         ; 1.000        ; -0.084     ; 5.879      ;
; -4.961 ; SW_prev[0]~1          ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.314     ; 5.125      ;
; -4.961 ; SW_prev[0]~1          ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.314     ; 5.125      ;
; -4.932 ; SW_prev[0]~_emulated  ; SW_prev[12]~_emulated ; clk          ; clk         ; 1.000        ; -0.080     ; 5.850      ;
; -4.932 ; SW_prev[0]~_emulated  ; SW_prev[2]~_emulated  ; clk          ; clk         ; 1.000        ; -0.080     ; 5.850      ;
; -4.878 ; SW_prev[2]~9          ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; -0.318     ; 5.038      ;
; -4.878 ; SW_prev[2]~9          ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; -0.318     ; 5.038      ;
; -4.850 ; SW_prev[3]~_emulated  ; SW_prev[13]~_emulated ; clk          ; clk         ; 1.000        ; -0.081     ; 5.767      ;
; -4.850 ; SW_prev[3]~_emulated  ; SW_prev[6]~_emulated  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.767      ;
; -4.840 ; SW_prev[3]~13         ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; -0.318     ; 5.000      ;
; -4.840 ; SW_prev[3]~13         ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; -0.318     ; 5.000      ;
; -4.823 ; SW_prev[1]~5          ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; -0.312     ; 4.989      ;
; -4.823 ; SW_prev[1]~5          ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; -0.312     ; 4.989      ;
; -4.821 ; SW_prev[1]~_emulated  ; SW_prev[13]~_emulated ; clk          ; clk         ; 1.000        ; -0.081     ; 5.738      ;
; -4.821 ; SW_prev[1]~_emulated  ; SW_prev[6]~_emulated  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.738      ;
; -4.791 ; SW_prev[0]~1          ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; -0.315     ; 4.954      ;
; -4.791 ; SW_prev[0]~1          ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; -0.315     ; 4.954      ;
; -4.787 ; SW_prev[12]~49        ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.320     ; 4.945      ;
; -4.773 ; SW_prev[12]~49        ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.319     ; 4.932      ;
; -4.773 ; SW_prev[12]~49        ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.319     ; 4.932      ;
; -4.773 ; SW_prev[12]~49        ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.319     ; 4.932      ;
; -4.773 ; SW_prev[12]~49        ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.319     ; 4.932      ;
; -4.762 ; SW_prev[0]~_emulated  ; SW_prev[13]~_emulated ; clk          ; clk         ; 1.000        ; -0.081     ; 5.679      ;
; -4.762 ; SW_prev[0]~_emulated  ; SW_prev[6]~_emulated  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.679      ;
; -4.742 ; SW_prev[15]~_emulated ; SW_prev[11]~_emulated ; clk          ; clk         ; 1.000        ; -0.084     ; 5.656      ;
; -4.739 ; SW_prev[2]~_emulated  ; SW_prev[17]~_emulated ; clk          ; clk         ; 1.000        ; -0.084     ; 5.653      ;
; -4.739 ; SW_prev[2]~_emulated  ; SW_prev[9]~_emulated  ; clk          ; clk         ; 1.000        ; -0.084     ; 5.653      ;
; -4.739 ; SW_prev[2]~_emulated  ; SW_prev[8]~_emulated  ; clk          ; clk         ; 1.000        ; -0.084     ; 5.653      ;
; -4.739 ; SW_prev[2]~_emulated  ; SW_prev[5]~_emulated  ; clk          ; clk         ; 1.000        ; -0.084     ; 5.653      ;
; -4.737 ; SW_prev[2]~_emulated  ; SW_prev[11]~_emulated ; clk          ; clk         ; 1.000        ; -0.085     ; 5.650      ;
; -4.735 ; SW_prev[12]~49        ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.316     ; 4.897      ;
; -4.735 ; SW_prev[12]~49        ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.316     ; 4.897      ;
; -4.728 ; SW_prev[15]~_emulated ; SW_prev[17]~_emulated ; clk          ; clk         ; 1.000        ; -0.083     ; 5.643      ;
; -4.728 ; SW_prev[15]~_emulated ; SW_prev[9]~_emulated  ; clk          ; clk         ; 1.000        ; -0.083     ; 5.643      ;
; -4.728 ; SW_prev[15]~_emulated ; SW_prev[8]~_emulated  ; clk          ; clk         ; 1.000        ; -0.083     ; 5.643      ;
; -4.728 ; SW_prev[15]~_emulated ; SW_prev[5]~_emulated  ; clk          ; clk         ; 1.000        ; -0.083     ; 5.643      ;
; -4.728 ; SW_prev[11]~45        ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.105     ; 5.101      ;
; -4.714 ; SW_prev[11]~45        ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.104     ; 5.088      ;
; -4.714 ; SW_prev[11]~45        ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.104     ; 5.088      ;
; -4.714 ; SW_prev[11]~45        ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.104     ; 5.088      ;
; -4.714 ; SW_prev[11]~45        ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.104     ; 5.088      ;
; -4.706 ; SW_prev[5]~21         ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.146     ; 5.038      ;
; -4.706 ; SW_prev[5]~21         ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.146     ; 5.038      ;
; -4.706 ; SW_prev[5]~21         ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.146     ; 5.038      ;
; -4.706 ; SW_prev[5]~21         ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.146     ; 5.038      ;
; -4.705 ; SW_prev[2]~9          ; SW_prev[16]~_emulated ; rst          ; clk         ; 0.500        ; -0.319     ; 4.864      ;
; -4.705 ; SW_prev[2]~9          ; SW_prev[10]~_emulated ; rst          ; clk         ; 0.500        ; -0.319     ; 4.864      ;
; -4.705 ; SW_prev[2]~9          ; SW_prev[14]~_emulated ; rst          ; clk         ; 0.500        ; -0.319     ; 4.864      ;
; -4.705 ; SW_prev[2]~9          ; SW_prev[15]~_emulated ; rst          ; clk         ; 0.500        ; -0.319     ; 4.864      ;
; -4.705 ; SW_prev[2]~9          ; SW_prev[4]~_emulated  ; rst          ; clk         ; 0.500        ; -0.319     ; 4.864      ;
; -4.705 ; SW_prev[2]~9          ; SW_prev[0]~_emulated  ; rst          ; clk         ; 0.500        ; -0.319     ; 4.864      ;
; -4.705 ; SW_prev[2]~9          ; SW_prev[1]~_emulated  ; rst          ; clk         ; 0.500        ; -0.319     ; 4.864      ;
; -4.705 ; SW_prev[2]~9          ; SW_prev[3]~_emulated  ; rst          ; clk         ; 0.500        ; -0.319     ; 4.864      ;
; -4.705 ; SW_prev[2]~9          ; SW_prev[7]~_emulated  ; rst          ; clk         ; 0.500        ; -0.319     ; 4.864      ;
; -4.704 ; SW_prev[2]~_emulated  ; SW_prev[12]~_emulated ; clk          ; clk         ; 1.000        ; -0.081     ; 5.621      ;
; -4.704 ; SW_prev[2]~_emulated  ; SW_prev[2]~_emulated  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.621      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; index[1]                               ; index[1]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; index[3]                               ; index[3]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; index[2]                               ; index[2]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; index[4]                               ; index[4]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; uart_tx:uart_instance|bit_n[0]         ; uart_tx:uart_instance|bit_n[0]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; uart_tx:uart_instance|bit_n[1]         ; uart_tx:uart_instance|bit_n[1]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|current_state[0] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.406 ; index[0]                               ; index[0]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.674      ;
; 0.486 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[21]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.754      ;
; 0.607 ; SW_prev[4]~17                          ; SW_prev[4]~_emulated                   ; rst          ; clk         ; -0.500       ; 0.091      ; 0.424      ;
; 0.638 ; SW_prev[17]~69                         ; SW_prev[17]~_emulated                  ; rst          ; clk         ; -0.500       ; 0.060      ; 0.424      ;
; 0.641 ; SW_prev[8]~33                          ; SW_prev[8]~_emulated                   ; rst          ; clk         ; -0.500       ; 0.058      ; 0.425      ;
; 0.689 ; index[3]                               ; index[4]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.957      ;
; 0.716 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[23]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.984      ;
; 0.716 ; index[0]                               ; index[1]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.984      ;
; 0.741 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[21]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.009      ;
; 0.783 ; index[0]                               ; data_tx[2]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.051      ;
; 0.803 ; SW_prev[13]~53                         ; SW_prev[13]~_emulated                  ; rst          ; clk         ; -0.500       ; 0.060      ; 0.589      ;
; 0.847 ; SW_prev[10]~41                         ; SW_prev[10]~_emulated                  ; rst          ; clk         ; -0.500       ; 0.088      ; 0.661      ;
; 0.941 ; uart_tx:uart_instance|bit_n[0]         ; uart_tx:uart_instance|bit_n[2]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.209      ;
; 0.948 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[22]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.215      ;
; 0.954 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[6]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.219      ;
; 0.955 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[29]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.220      ;
; 0.956 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[7]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.221      ;
; 0.957 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[24]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.222      ;
; 0.957 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[8]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.222      ;
; 0.959 ; SW_prev[14]~57                         ; SW_prev[14]~_emulated                  ; rst          ; clk         ; -0.500       ; 0.060      ; 0.745      ;
; 0.982 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[12]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.248      ;
; 0.983 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[16]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.249      ;
; 0.984 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[13]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.250      ;
; 0.997 ; SW_prev[11]~45                         ; SW_prev[11]~_emulated                  ; rst          ; clk         ; -0.500       ; 0.100      ; 0.823      ;
; 1.012 ; SW_prev[9]~37                          ; SW_prev[9]~_emulated                   ; rst          ; clk         ; -0.500       ; 0.059      ; 0.797      ;
; 1.016 ; uart_tx:uart_instance|bit_n[0]         ; uart_tx:uart_instance|bit_n[1]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.284      ;
; 1.025 ; uart_tx:uart_instance|bit_n[2]         ; uart_tx:uart_instance|bit_n[2]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.293      ;
; 1.035 ; SW_prev[5]~21                          ; SW_prev[5]~_emulated                   ; rst          ; clk         ; -0.500       ; 0.060      ; 0.821      ;
; 1.040 ; SW_prev[6]~25                          ; SW_prev[6]~_emulated                   ; rst          ; clk         ; -0.500       ; 0.058      ; 0.824      ;
; 1.047 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[23]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.315      ;
; 1.057 ; uart_tx:uart_instance|bit_n[1]         ; uart_tx:uart_instance|bit_n[2]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.325      ;
; 1.060 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|current_state[1] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.328      ;
; 1.068 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[28]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.333      ;
; 1.069 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[5]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.334      ;
; 1.070 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[30]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.335      ;
; 1.071 ; index[1]                               ; index[2]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.339      ;
; 1.072 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[25]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.337      ;
; 1.073 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[31]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.338      ;
; 1.074 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[27]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.339      ;
; 1.074 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[26]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.339      ;
; 1.092 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[20]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.358      ;
; 1.093 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[19]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.359      ;
; 1.094 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[11]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.360      ;
; 1.094 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[10]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.360      ;
; 1.097 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[17]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.363      ;
; 1.100 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[14]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.366      ;
; 1.100 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[9]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; uart_tx:uart_instance|cycle_count[31]  ; uart_tx:uart_instance|cycle_count[31]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[18]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[15]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.367      ;
; 1.110 ; SW_prev[7]~29                          ; SW_prev[7]~_emulated                   ; rst          ; clk         ; -0.500       ; 0.057      ; 0.893      ;
; 1.115 ; index[0]                               ; data_tx[6]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.381      ;
; 1.133 ; index[3]                               ; index[0]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.141 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[23]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.145 ; rst                                    ; uart_tx:uart_instance|data_tx_temp[6]  ; rst          ; clk         ; 0.000        ; 3.107      ; 4.478      ;
; 1.147 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.414      ;
; 1.149 ; uart_tx:uart_instance|bit_n[1]         ; uart_tx:uart_instance|current_state[2] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.168 ; SW_prev[16]~65                         ; SW_prev[16]~_emulated                  ; rst          ; clk         ; -0.500       ; 0.060      ; 0.954      ;
; 1.172 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[22]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.439      ;
; 1.181 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[21]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.449      ;
; 1.186 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|current_state[0] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.454      ;
; 1.193 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.460      ;
; 1.200 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[20]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.466      ;
; 1.201 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[19]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.467      ;
; 1.203 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[11]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.469      ;
; 1.203 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[10]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.469      ;
; 1.207 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[17]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.473      ;
; 1.209 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[22]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.476      ;
; 1.210 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[14]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.476      ;
; 1.210 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[9]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.476      ;
; 1.210 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[9]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.476      ;
; 1.210 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[18]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.476      ;
; 1.210 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[15]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.476      ;
; 1.211 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[10]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.477      ;
; 1.211 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[17]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.477      ;
; 1.211 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[14]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.477      ;
; 1.212 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[20]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.478      ;
; 1.212 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[19]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.478      ;
; 1.212 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[11]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.478      ;
; 1.212 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[15]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.478      ;
; 1.213 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[18]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.479      ;
; 1.219 ; index[0]                               ; index[2]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.487      ;
; 1.220 ; index[2]                               ; index[0]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.488      ;
; 1.233 ; SW_prev[2]~9                           ; SW_prev[2]~_emulated                   ; rst          ; clk         ; -0.500       ; -0.105     ; 0.854      ;
; 1.239 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[13]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.505      ;
; 1.240 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[13]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.506      ;
; 1.241 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[16]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.507      ;
; 1.243 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[16]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.509      ;
; 1.243 ; rst                                    ; uart_tx:uart_instance|data_tx_temp[1]  ; rst          ; clk         ; 0.000        ; 3.107      ; 4.576      ;
; 1.245 ; rst                                    ; uart_tx:uart_instance|data_tx_temp[2]  ; rst          ; clk         ; 0.000        ; 3.107      ; 4.578      ;
; 1.246 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[12]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.512      ;
; 1.249 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[12]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.515      ;
; 1.259 ; SW_prev[15]~61                         ; SW_prev[15]~_emulated                  ; rst          ; clk         ; -0.500       ; 0.060      ; 1.045      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                           ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.103 ; rst       ; ready_trigger         ; rst          ; clk         ; 0.500        ; 2.994      ; 3.369      ;
; 0.103 ; rst       ; index[0]              ; rst          ; clk         ; 0.500        ; 2.993      ; 3.368      ;
; 0.103 ; rst       ; index[2]              ; rst          ; clk         ; 0.500        ; 2.993      ; 3.368      ;
; 0.103 ; rst       ; index[3]              ; rst          ; clk         ; 0.500        ; 2.993      ; 3.368      ;
; 0.103 ; rst       ; index[4]              ; rst          ; clk         ; 0.500        ; 2.993      ; 3.368      ;
; 0.103 ; rst       ; index[1]              ; rst          ; clk         ; 0.500        ; 2.993      ; 3.368      ;
; 0.103 ; rst       ; data_tx[6]            ; rst          ; clk         ; 0.500        ; 2.991      ; 3.366      ;
; 0.103 ; rst       ; data_tx[4]            ; rst          ; clk         ; 0.500        ; 2.990      ; 3.365      ;
; 0.103 ; rst       ; data_tx[2]            ; rst          ; clk         ; 0.500        ; 2.993      ; 3.368      ;
; 0.103 ; rst       ; data_tx[0]            ; rst          ; clk         ; 0.500        ; 2.991      ; 3.366      ;
; 0.103 ; rst       ; data_tx[3]            ; rst          ; clk         ; 0.500        ; 2.993      ; 3.368      ;
; 0.104 ; rst       ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; 2.994      ; 3.368      ;
; 0.104 ; rst       ; SW_prev[16]~_emulated ; rst          ; clk         ; 0.500        ; 2.995      ; 3.369      ;
; 0.104 ; rst       ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; 2.994      ; 3.368      ;
; 0.104 ; rst       ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; 2.994      ; 3.368      ;
; 0.104 ; rst       ; SW_prev[10]~_emulated ; rst          ; clk         ; 0.500        ; 2.995      ; 3.369      ;
; 0.104 ; rst       ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; 2.993      ; 3.367      ;
; 0.104 ; rst       ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; 2.996      ; 3.370      ;
; 0.104 ; rst       ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; 2.997      ; 3.371      ;
; 0.104 ; rst       ; SW_prev[14]~_emulated ; rst          ; clk         ; 0.500        ; 2.995      ; 3.369      ;
; 0.104 ; rst       ; SW_prev[15]~_emulated ; rst          ; clk         ; 0.500        ; 2.995      ; 3.369      ;
; 0.104 ; rst       ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; 2.994      ; 3.368      ;
; 0.104 ; rst       ; SW_prev[4]~_emulated  ; rst          ; clk         ; 0.500        ; 2.995      ; 3.369      ;
; 0.104 ; rst       ; SW_prev[0]~_emulated  ; rst          ; clk         ; 0.500        ; 2.995      ; 3.369      ;
; 0.104 ; rst       ; SW_prev[1]~_emulated  ; rst          ; clk         ; 0.500        ; 2.995      ; 3.369      ;
; 0.104 ; rst       ; SW_prev[3]~_emulated  ; rst          ; clk         ; 0.500        ; 2.995      ; 3.369      ;
; 0.104 ; rst       ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; 2.997      ; 3.371      ;
; 0.104 ; rst       ; SW_prev[7]~_emulated  ; rst          ; clk         ; 0.500        ; 2.995      ; 3.369      ;
; 0.104 ; rst       ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; 2.996      ; 3.370      ;
; 0.104 ; rst       ; sending               ; rst          ; clk         ; 0.500        ; 2.991      ; 3.365      ;
; 0.104 ; rst       ; data_tx[5]            ; rst          ; clk         ; 0.500        ; 2.991      ; 3.365      ;
; 0.104 ; rst       ; data_tx[1]            ; rst          ; clk         ; 0.500        ; 2.992      ; 3.366      ;
; 0.704 ; rst       ; SW_prev[17]~_emulated ; rst          ; clk         ; 1.000        ; 2.994      ; 3.268      ;
; 0.704 ; rst       ; SW_prev[16]~_emulated ; rst          ; clk         ; 1.000        ; 2.995      ; 3.269      ;
; 0.704 ; rst       ; SW_prev[9]~_emulated  ; rst          ; clk         ; 1.000        ; 2.994      ; 3.268      ;
; 0.704 ; rst       ; SW_prev[8]~_emulated  ; rst          ; clk         ; 1.000        ; 2.994      ; 3.268      ;
; 0.704 ; rst       ; SW_prev[10]~_emulated ; rst          ; clk         ; 1.000        ; 2.995      ; 3.269      ;
; 0.704 ; rst       ; SW_prev[11]~_emulated ; rst          ; clk         ; 1.000        ; 2.993      ; 3.267      ;
; 0.704 ; rst       ; SW_prev[13]~_emulated ; rst          ; clk         ; 1.000        ; 2.996      ; 3.270      ;
; 0.704 ; rst       ; SW_prev[14]~_emulated ; rst          ; clk         ; 1.000        ; 2.995      ; 3.269      ;
; 0.704 ; rst       ; SW_prev[15]~_emulated ; rst          ; clk         ; 1.000        ; 2.995      ; 3.269      ;
; 0.704 ; rst       ; SW_prev[5]~_emulated  ; rst          ; clk         ; 1.000        ; 2.994      ; 3.268      ;
; 0.704 ; rst       ; SW_prev[4]~_emulated  ; rst          ; clk         ; 1.000        ; 2.995      ; 3.269      ;
; 0.704 ; rst       ; SW_prev[0]~_emulated  ; rst          ; clk         ; 1.000        ; 2.995      ; 3.269      ;
; 0.704 ; rst       ; SW_prev[1]~_emulated  ; rst          ; clk         ; 1.000        ; 2.995      ; 3.269      ;
; 0.704 ; rst       ; SW_prev[3]~_emulated  ; rst          ; clk         ; 1.000        ; 2.995      ; 3.269      ;
; 0.704 ; rst       ; SW_prev[7]~_emulated  ; rst          ; clk         ; 1.000        ; 2.995      ; 3.269      ;
; 0.704 ; rst       ; SW_prev[6]~_emulated  ; rst          ; clk         ; 1.000        ; 2.996      ; 3.270      ;
; 0.704 ; rst       ; ready_trigger         ; rst          ; clk         ; 1.000        ; 2.994      ; 3.268      ;
; 0.704 ; rst       ; index[0]              ; rst          ; clk         ; 1.000        ; 2.993      ; 3.267      ;
; 0.704 ; rst       ; index[2]              ; rst          ; clk         ; 1.000        ; 2.993      ; 3.267      ;
; 0.704 ; rst       ; index[3]              ; rst          ; clk         ; 1.000        ; 2.993      ; 3.267      ;
; 0.704 ; rst       ; index[4]              ; rst          ; clk         ; 1.000        ; 2.993      ; 3.267      ;
; 0.704 ; rst       ; index[1]              ; rst          ; clk         ; 1.000        ; 2.993      ; 3.267      ;
; 0.704 ; rst       ; sending               ; rst          ; clk         ; 1.000        ; 2.991      ; 3.265      ;
; 0.704 ; rst       ; data_tx[6]            ; rst          ; clk         ; 1.000        ; 2.991      ; 3.265      ;
; 0.704 ; rst       ; data_tx[5]            ; rst          ; clk         ; 1.000        ; 2.991      ; 3.265      ;
; 0.704 ; rst       ; data_tx[2]            ; rst          ; clk         ; 1.000        ; 2.993      ; 3.267      ;
; 0.704 ; rst       ; data_tx[1]            ; rst          ; clk         ; 1.000        ; 2.992      ; 3.266      ;
; 0.704 ; rst       ; data_tx[0]            ; rst          ; clk         ; 1.000        ; 2.991      ; 3.265      ;
; 0.704 ; rst       ; data_tx[3]            ; rst          ; clk         ; 1.000        ; 2.993      ; 3.267      ;
; 0.705 ; rst       ; SW_prev[12]~_emulated ; rst          ; clk         ; 1.000        ; 2.997      ; 3.270      ;
; 0.705 ; rst       ; SW_prev[2]~_emulated  ; rst          ; clk         ; 1.000        ; 2.997      ; 3.270      ;
; 0.705 ; rst       ; data_tx[4]            ; rst          ; clk         ; 1.000        ; 2.990      ; 3.263      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                             ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.177 ; rst       ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.000        ; 3.108      ; 3.157      ;
; -0.177 ; rst       ; SW_prev[16]~_emulated ; rst          ; clk         ; 0.000        ; 3.109      ; 3.158      ;
; -0.177 ; rst       ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.000        ; 3.108      ; 3.157      ;
; -0.177 ; rst       ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.000        ; 3.108      ; 3.157      ;
; -0.177 ; rst       ; SW_prev[10]~_emulated ; rst          ; clk         ; 0.000        ; 3.109      ; 3.158      ;
; -0.177 ; rst       ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.000        ; 3.110      ; 3.159      ;
; -0.177 ; rst       ; SW_prev[14]~_emulated ; rst          ; clk         ; 0.000        ; 3.109      ; 3.158      ;
; -0.177 ; rst       ; SW_prev[15]~_emulated ; rst          ; clk         ; 0.000        ; 3.109      ; 3.158      ;
; -0.177 ; rst       ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.000        ; 3.108      ; 3.157      ;
; -0.177 ; rst       ; SW_prev[4]~_emulated  ; rst          ; clk         ; 0.000        ; 3.109      ; 3.158      ;
; -0.177 ; rst       ; SW_prev[0]~_emulated  ; rst          ; clk         ; 0.000        ; 3.109      ; 3.158      ;
; -0.177 ; rst       ; SW_prev[1]~_emulated  ; rst          ; clk         ; 0.000        ; 3.109      ; 3.158      ;
; -0.177 ; rst       ; SW_prev[3]~_emulated  ; rst          ; clk         ; 0.000        ; 3.109      ; 3.158      ;
; -0.177 ; rst       ; SW_prev[7]~_emulated  ; rst          ; clk         ; 0.000        ; 3.109      ; 3.158      ;
; -0.177 ; rst       ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.000        ; 3.110      ; 3.159      ;
; -0.177 ; rst       ; ready_trigger         ; rst          ; clk         ; 0.000        ; 3.108      ; 3.157      ;
; -0.177 ; rst       ; index[0]              ; rst          ; clk         ; 0.000        ; 3.107      ; 3.156      ;
; -0.177 ; rst       ; index[2]              ; rst          ; clk         ; 0.000        ; 3.107      ; 3.156      ;
; -0.177 ; rst       ; index[3]              ; rst          ; clk         ; 0.000        ; 3.107      ; 3.156      ;
; -0.177 ; rst       ; index[4]              ; rst          ; clk         ; 0.000        ; 3.107      ; 3.156      ;
; -0.177 ; rst       ; index[1]              ; rst          ; clk         ; 0.000        ; 3.107      ; 3.156      ;
; -0.177 ; rst       ; sending               ; rst          ; clk         ; 0.000        ; 3.105      ; 3.154      ;
; -0.177 ; rst       ; data_tx[6]            ; rst          ; clk         ; 0.000        ; 3.105      ; 3.154      ;
; -0.177 ; rst       ; data_tx[5]            ; rst          ; clk         ; 0.000        ; 3.105      ; 3.154      ;
; -0.177 ; rst       ; data_tx[2]            ; rst          ; clk         ; 0.000        ; 3.107      ; 3.156      ;
; -0.177 ; rst       ; data_tx[1]            ; rst          ; clk         ; 0.000        ; 3.106      ; 3.155      ;
; -0.177 ; rst       ; data_tx[0]            ; rst          ; clk         ; 0.000        ; 3.105      ; 3.154      ;
; -0.177 ; rst       ; data_tx[3]            ; rst          ; clk         ; 0.000        ; 3.107      ; 3.156      ;
; -0.176 ; rst       ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.000        ; 3.107      ; 3.157      ;
; -0.176 ; rst       ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.000        ; 3.110      ; 3.160      ;
; -0.176 ; rst       ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.000        ; 3.110      ; 3.160      ;
; -0.176 ; rst       ; data_tx[4]            ; rst          ; clk         ; 0.000        ; 3.103      ; 3.153      ;
; 0.421  ; rst       ; SW_prev[16]~_emulated ; rst          ; clk         ; -0.500       ; 3.109      ; 3.256      ;
; 0.421  ; rst       ; SW_prev[10]~_emulated ; rst          ; clk         ; -0.500       ; 3.109      ; 3.256      ;
; 0.421  ; rst       ; SW_prev[13]~_emulated ; rst          ; clk         ; -0.500       ; 3.110      ; 3.257      ;
; 0.421  ; rst       ; SW_prev[14]~_emulated ; rst          ; clk         ; -0.500       ; 3.109      ; 3.256      ;
; 0.421  ; rst       ; SW_prev[15]~_emulated ; rst          ; clk         ; -0.500       ; 3.109      ; 3.256      ;
; 0.421  ; rst       ; SW_prev[4]~_emulated  ; rst          ; clk         ; -0.500       ; 3.109      ; 3.256      ;
; 0.421  ; rst       ; SW_prev[0]~_emulated  ; rst          ; clk         ; -0.500       ; 3.109      ; 3.256      ;
; 0.421  ; rst       ; SW_prev[1]~_emulated  ; rst          ; clk         ; -0.500       ; 3.109      ; 3.256      ;
; 0.421  ; rst       ; SW_prev[3]~_emulated  ; rst          ; clk         ; -0.500       ; 3.109      ; 3.256      ;
; 0.421  ; rst       ; SW_prev[7]~_emulated  ; rst          ; clk         ; -0.500       ; 3.109      ; 3.256      ;
; 0.421  ; rst       ; SW_prev[6]~_emulated  ; rst          ; clk         ; -0.500       ; 3.110      ; 3.257      ;
; 0.421  ; rst       ; data_tx[1]            ; rst          ; clk         ; -0.500       ; 3.106      ; 3.253      ;
; 0.422  ; rst       ; SW_prev[17]~_emulated ; rst          ; clk         ; -0.500       ; 3.108      ; 3.256      ;
; 0.422  ; rst       ; SW_prev[9]~_emulated  ; rst          ; clk         ; -0.500       ; 3.108      ; 3.256      ;
; 0.422  ; rst       ; SW_prev[8]~_emulated  ; rst          ; clk         ; -0.500       ; 3.108      ; 3.256      ;
; 0.422  ; rst       ; SW_prev[11]~_emulated ; rst          ; clk         ; -0.500       ; 3.107      ; 3.255      ;
; 0.422  ; rst       ; SW_prev[12]~_emulated ; rst          ; clk         ; -0.500       ; 3.110      ; 3.258      ;
; 0.422  ; rst       ; SW_prev[5]~_emulated  ; rst          ; clk         ; -0.500       ; 3.108      ; 3.256      ;
; 0.422  ; rst       ; SW_prev[2]~_emulated  ; rst          ; clk         ; -0.500       ; 3.110      ; 3.258      ;
; 0.422  ; rst       ; ready_trigger         ; rst          ; clk         ; -0.500       ; 3.108      ; 3.256      ;
; 0.422  ; rst       ; sending               ; rst          ; clk         ; -0.500       ; 3.105      ; 3.253      ;
; 0.422  ; rst       ; data_tx[5]            ; rst          ; clk         ; -0.500       ; 3.105      ; 3.253      ;
; 0.423  ; rst       ; index[0]              ; rst          ; clk         ; -0.500       ; 3.107      ; 3.256      ;
; 0.423  ; rst       ; index[2]              ; rst          ; clk         ; -0.500       ; 3.107      ; 3.256      ;
; 0.423  ; rst       ; index[3]              ; rst          ; clk         ; -0.500       ; 3.107      ; 3.256      ;
; 0.423  ; rst       ; index[4]              ; rst          ; clk         ; -0.500       ; 3.107      ; 3.256      ;
; 0.423  ; rst       ; index[1]              ; rst          ; clk         ; -0.500       ; 3.107      ; 3.256      ;
; 0.423  ; rst       ; data_tx[6]            ; rst          ; clk         ; -0.500       ; 3.105      ; 3.254      ;
; 0.423  ; rst       ; data_tx[4]            ; rst          ; clk         ; -0.500       ; 3.103      ; 3.252      ;
; 0.423  ; rst       ; data_tx[2]            ; rst          ; clk         ; -0.500       ; 3.107      ; 3.256      ;
; 0.423  ; rst       ; data_tx[0]            ; rst          ; clk         ; -0.500       ; 3.105      ; 3.254      ;
; 0.423  ; rst       ; data_tx[3]            ; rst          ; clk         ; -0.500       ; 3.107      ; 3.256      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 176.93 MHz ; 176.93 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.652 ; -232.318          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.160 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.176 ; -5.630              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -107.085                        ;
; rst   ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -4.652 ; SW_prev[3]~_emulated  ; SW_prev[17]~_emulated ; clk          ; clk         ; 1.000        ; -0.074     ; 5.577      ;
; -4.652 ; SW_prev[3]~_emulated  ; SW_prev[9]~_emulated  ; clk          ; clk         ; 1.000        ; -0.074     ; 5.577      ;
; -4.652 ; SW_prev[3]~_emulated  ; SW_prev[8]~_emulated  ; clk          ; clk         ; 1.000        ; -0.074     ; 5.577      ;
; -4.652 ; SW_prev[3]~_emulated  ; SW_prev[5]~_emulated  ; clk          ; clk         ; 1.000        ; -0.074     ; 5.577      ;
; -4.651 ; SW_prev[3]~_emulated  ; SW_prev[11]~_emulated ; clk          ; clk         ; 1.000        ; -0.074     ; 5.576      ;
; -4.649 ; SW_prev[2]~9          ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.260     ; 4.868      ;
; -4.649 ; SW_prev[2]~9          ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.260     ; 4.868      ;
; -4.649 ; SW_prev[2]~9          ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.260     ; 4.868      ;
; -4.649 ; SW_prev[2]~9          ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.260     ; 4.868      ;
; -4.648 ; SW_prev[2]~9          ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.260     ; 4.867      ;
; -4.624 ; SW_prev[3]~13         ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.260     ; 4.843      ;
; -4.624 ; SW_prev[3]~13         ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.260     ; 4.843      ;
; -4.624 ; SW_prev[3]~13         ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.260     ; 4.843      ;
; -4.624 ; SW_prev[3]~13         ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.260     ; 4.843      ;
; -4.623 ; SW_prev[3]~13         ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.260     ; 4.842      ;
; -4.618 ; SW_prev[3]~_emulated  ; SW_prev[12]~_emulated ; clk          ; clk         ; 1.000        ; -0.071     ; 5.546      ;
; -4.618 ; SW_prev[3]~_emulated  ; SW_prev[2]~_emulated  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.546      ;
; -4.615 ; SW_prev[2]~9          ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.257     ; 4.837      ;
; -4.615 ; SW_prev[2]~9          ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.257     ; 4.837      ;
; -4.595 ; SW_prev[1]~_emulated  ; SW_prev[17]~_emulated ; clk          ; clk         ; 1.000        ; -0.074     ; 5.520      ;
; -4.595 ; SW_prev[1]~_emulated  ; SW_prev[9]~_emulated  ; clk          ; clk         ; 1.000        ; -0.074     ; 5.520      ;
; -4.595 ; SW_prev[1]~_emulated  ; SW_prev[8]~_emulated  ; clk          ; clk         ; 1.000        ; -0.074     ; 5.520      ;
; -4.595 ; SW_prev[1]~_emulated  ; SW_prev[5]~_emulated  ; clk          ; clk         ; 1.000        ; -0.074     ; 5.520      ;
; -4.594 ; SW_prev[1]~_emulated  ; SW_prev[11]~_emulated ; clk          ; clk         ; 1.000        ; -0.074     ; 5.519      ;
; -4.590 ; SW_prev[3]~13         ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.257     ; 4.812      ;
; -4.590 ; SW_prev[3]~13         ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.257     ; 4.812      ;
; -4.588 ; SW_prev[1]~5          ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.254     ; 4.813      ;
; -4.588 ; SW_prev[1]~5          ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.254     ; 4.813      ;
; -4.588 ; SW_prev[1]~5          ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.254     ; 4.813      ;
; -4.588 ; SW_prev[1]~5          ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.254     ; 4.813      ;
; -4.587 ; SW_prev[1]~5          ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.254     ; 4.812      ;
; -4.568 ; SW_prev[0]~1          ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.257     ; 4.790      ;
; -4.568 ; SW_prev[0]~1          ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.257     ; 4.790      ;
; -4.568 ; SW_prev[0]~1          ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.257     ; 4.790      ;
; -4.568 ; SW_prev[0]~1          ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.257     ; 4.790      ;
; -4.567 ; SW_prev[0]~1          ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.257     ; 4.789      ;
; -4.561 ; SW_prev[1]~_emulated  ; SW_prev[12]~_emulated ; clk          ; clk         ; 1.000        ; -0.071     ; 5.489      ;
; -4.561 ; SW_prev[1]~_emulated  ; SW_prev[2]~_emulated  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.489      ;
; -4.558 ; SW_prev[0]~_emulated  ; SW_prev[17]~_emulated ; clk          ; clk         ; 1.000        ; -0.074     ; 5.483      ;
; -4.558 ; SW_prev[0]~_emulated  ; SW_prev[9]~_emulated  ; clk          ; clk         ; 1.000        ; -0.074     ; 5.483      ;
; -4.558 ; SW_prev[0]~_emulated  ; SW_prev[8]~_emulated  ; clk          ; clk         ; 1.000        ; -0.074     ; 5.483      ;
; -4.558 ; SW_prev[0]~_emulated  ; SW_prev[5]~_emulated  ; clk          ; clk         ; 1.000        ; -0.074     ; 5.483      ;
; -4.557 ; SW_prev[0]~_emulated  ; SW_prev[11]~_emulated ; clk          ; clk         ; 1.000        ; -0.074     ; 5.482      ;
; -4.554 ; SW_prev[1]~5          ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.251     ; 4.782      ;
; -4.554 ; SW_prev[1]~5          ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.251     ; 4.782      ;
; -4.534 ; SW_prev[0]~1          ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.254     ; 4.759      ;
; -4.534 ; SW_prev[0]~1          ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.254     ; 4.759      ;
; -4.524 ; SW_prev[0]~_emulated  ; SW_prev[12]~_emulated ; clk          ; clk         ; 1.000        ; -0.071     ; 5.452      ;
; -4.524 ; SW_prev[0]~_emulated  ; SW_prev[2]~_emulated  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.452      ;
; -4.469 ; SW_prev[3]~_emulated  ; SW_prev[13]~_emulated ; clk          ; clk         ; 1.000        ; -0.072     ; 5.396      ;
; -4.469 ; SW_prev[3]~_emulated  ; SW_prev[6]~_emulated  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.396      ;
; -4.466 ; SW_prev[2]~9          ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; -0.258     ; 4.687      ;
; -4.466 ; SW_prev[2]~9          ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; -0.258     ; 4.687      ;
; -4.441 ; SW_prev[3]~13         ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; -0.258     ; 4.662      ;
; -4.441 ; SW_prev[3]~13         ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; -0.258     ; 4.662      ;
; -4.412 ; SW_prev[1]~_emulated  ; SW_prev[13]~_emulated ; clk          ; clk         ; 1.000        ; -0.072     ; 5.339      ;
; -4.412 ; SW_prev[1]~_emulated  ; SW_prev[6]~_emulated  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.339      ;
; -4.405 ; SW_prev[1]~5          ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; -0.252     ; 4.632      ;
; -4.405 ; SW_prev[1]~5          ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; -0.252     ; 4.632      ;
; -4.385 ; SW_prev[0]~1          ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; -0.255     ; 4.609      ;
; -4.385 ; SW_prev[0]~1          ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; -0.255     ; 4.609      ;
; -4.375 ; SW_prev[0]~_emulated  ; SW_prev[13]~_emulated ; clk          ; clk         ; 1.000        ; -0.072     ; 5.302      ;
; -4.375 ; SW_prev[0]~_emulated  ; SW_prev[6]~_emulated  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.302      ;
; -4.324 ; SW_prev[12]~49        ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.259     ; 4.544      ;
; -4.324 ; SW_prev[12]~49        ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.259     ; 4.544      ;
; -4.324 ; SW_prev[12]~49        ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.259     ; 4.544      ;
; -4.324 ; SW_prev[12]~49        ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.259     ; 4.544      ;
; -4.323 ; SW_prev[2]~_emulated  ; SW_prev[17]~_emulated ; clk          ; clk         ; 1.000        ; -0.076     ; 5.246      ;
; -4.323 ; SW_prev[2]~_emulated  ; SW_prev[9]~_emulated  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.246      ;
; -4.323 ; SW_prev[2]~_emulated  ; SW_prev[8]~_emulated  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.246      ;
; -4.323 ; SW_prev[2]~_emulated  ; SW_prev[5]~_emulated  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.246      ;
; -4.323 ; SW_prev[12]~49        ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.259     ; 4.543      ;
; -4.322 ; SW_prev[3]~_emulated  ; SW_prev[16]~_emulated ; clk          ; clk         ; 1.000        ; -0.073     ; 5.248      ;
; -4.322 ; SW_prev[3]~_emulated  ; SW_prev[10]~_emulated ; clk          ; clk         ; 1.000        ; -0.073     ; 5.248      ;
; -4.322 ; SW_prev[3]~_emulated  ; SW_prev[14]~_emulated ; clk          ; clk         ; 1.000        ; -0.073     ; 5.248      ;
; -4.322 ; SW_prev[3]~_emulated  ; SW_prev[15]~_emulated ; clk          ; clk         ; 1.000        ; -0.073     ; 5.248      ;
; -4.322 ; SW_prev[3]~_emulated  ; SW_prev[4]~_emulated  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.248      ;
; -4.322 ; SW_prev[3]~_emulated  ; SW_prev[0]~_emulated  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.248      ;
; -4.322 ; SW_prev[3]~_emulated  ; SW_prev[1]~_emulated  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.248      ;
; -4.322 ; SW_prev[3]~_emulated  ; SW_prev[3]~_emulated  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.248      ;
; -4.322 ; SW_prev[3]~_emulated  ; SW_prev[7]~_emulated  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.248      ;
; -4.322 ; SW_prev[2]~_emulated  ; SW_prev[11]~_emulated ; clk          ; clk         ; 1.000        ; -0.076     ; 5.245      ;
; -4.319 ; SW_prev[2]~9          ; SW_prev[16]~_emulated ; rst          ; clk         ; 0.500        ; -0.259     ; 4.539      ;
; -4.319 ; SW_prev[2]~9          ; SW_prev[10]~_emulated ; rst          ; clk         ; 0.500        ; -0.259     ; 4.539      ;
; -4.319 ; SW_prev[2]~9          ; SW_prev[14]~_emulated ; rst          ; clk         ; 0.500        ; -0.259     ; 4.539      ;
; -4.319 ; SW_prev[2]~9          ; SW_prev[15]~_emulated ; rst          ; clk         ; 0.500        ; -0.259     ; 4.539      ;
; -4.319 ; SW_prev[2]~9          ; SW_prev[4]~_emulated  ; rst          ; clk         ; 0.500        ; -0.259     ; 4.539      ;
; -4.319 ; SW_prev[2]~9          ; SW_prev[0]~_emulated  ; rst          ; clk         ; 0.500        ; -0.259     ; 4.539      ;
; -4.319 ; SW_prev[2]~9          ; SW_prev[1]~_emulated  ; rst          ; clk         ; 0.500        ; -0.259     ; 4.539      ;
; -4.319 ; SW_prev[2]~9          ; SW_prev[3]~_emulated  ; rst          ; clk         ; 0.500        ; -0.259     ; 4.539      ;
; -4.319 ; SW_prev[2]~9          ; SW_prev[7]~_emulated  ; rst          ; clk         ; 0.500        ; -0.259     ; 4.539      ;
; -4.306 ; SW_prev[5]~21         ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.102     ; 4.683      ;
; -4.306 ; SW_prev[5]~21         ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.102     ; 4.683      ;
; -4.306 ; SW_prev[5]~21         ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.102     ; 4.683      ;
; -4.306 ; SW_prev[5]~21         ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.102     ; 4.683      ;
; -4.305 ; SW_prev[5]~21         ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.102     ; 4.682      ;
; -4.304 ; SW_prev[15]~_emulated ; SW_prev[17]~_emulated ; clk          ; clk         ; 1.000        ; -0.074     ; 5.229      ;
; -4.304 ; SW_prev[15]~_emulated ; SW_prev[9]~_emulated  ; clk          ; clk         ; 1.000        ; -0.074     ; 5.229      ;
; -4.304 ; SW_prev[15]~_emulated ; SW_prev[8]~_emulated  ; clk          ; clk         ; 1.000        ; -0.074     ; 5.229      ;
; -4.304 ; SW_prev[15]~_emulated ; SW_prev[5]~_emulated  ; clk          ; clk         ; 1.000        ; -0.074     ; 5.229      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; index[1]                               ; index[1]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; index[3]                               ; index[3]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; index[2]                               ; index[2]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; index[4]                               ; index[4]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:uart_instance|bit_n[0]         ; uart_tx:uart_instance|bit_n[0]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:uart_instance|bit_n[1]         ; uart_tx:uart_instance|bit_n[1]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|current_state[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; index[0]                               ; index[0]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.608      ;
; 0.447 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[21]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.691      ;
; 0.565 ; SW_prev[4]~17                          ; SW_prev[4]~_emulated                   ; rst          ; clk         ; -0.500       ; 0.107      ; 0.383      ;
; 0.590 ; SW_prev[17]~69                         ; SW_prev[17]~_emulated                  ; rst          ; clk         ; -0.500       ; 0.081      ; 0.382      ;
; 0.593 ; SW_prev[8]~33                          ; SW_prev[8]~_emulated                   ; rst          ; clk         ; -0.500       ; 0.079      ; 0.383      ;
; 0.629 ; index[3]                               ; index[4]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.873      ;
; 0.653 ; index[0]                               ; index[1]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.897      ;
; 0.654 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[23]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.898      ;
; 0.680 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[21]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.924      ;
; 0.713 ; index[0]                               ; data_tx[2]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.728 ; SW_prev[13]~53                         ; SW_prev[13]~_emulated                  ; rst          ; clk         ; -0.500       ; 0.080      ; 0.519      ;
; 0.790 ; SW_prev[10]~41                         ; SW_prev[10]~_emulated                  ; rst          ; clk         ; -0.500       ; 0.104      ; 0.605      ;
; 0.857 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[6]   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.098      ;
; 0.858 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[29]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.099      ;
; 0.860 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[7]   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.101      ;
; 0.861 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[24]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.102      ;
; 0.861 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[8]   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.102      ;
; 0.864 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[22]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.107      ;
; 0.868 ; uart_tx:uart_instance|bit_n[0]         ; uart_tx:uart_instance|bit_n[2]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.112      ;
; 0.879 ; SW_prev[14]~57                         ; SW_prev[14]~_emulated                  ; rst          ; clk         ; -0.500       ; 0.080      ; 0.670      ;
; 0.900 ; SW_prev[11]~45                         ; SW_prev[11]~_emulated                  ; rst          ; clk         ; -0.500       ; 0.116      ; 0.727      ;
; 0.908 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[12]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.151      ;
; 0.909 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[16]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.152      ;
; 0.909 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[13]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.152      ;
; 0.914 ; SW_prev[9]~37                          ; SW_prev[9]~_emulated                   ; rst          ; clk         ; -0.500       ; 0.080      ; 0.705      ;
; 0.926 ; uart_tx:uart_instance|bit_n[0]         ; uart_tx:uart_instance|bit_n[1]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.170      ;
; 0.942 ; uart_tx:uart_instance|bit_n[2]         ; uart_tx:uart_instance|bit_n[2]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.186      ;
; 0.946 ; SW_prev[6]~25                          ; SW_prev[6]~_emulated                   ; rst          ; clk         ; -0.500       ; 0.078      ; 0.735      ;
; 0.959 ; SW_prev[5]~21                          ; SW_prev[5]~_emulated                   ; rst          ; clk         ; -0.500       ; 0.081      ; 0.751      ;
; 0.964 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[23]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.208      ;
; 0.970 ; uart_tx:uart_instance|bit_n[1]         ; uart_tx:uart_instance|bit_n[2]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.214      ;
; 0.974 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|current_state[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.218      ;
; 0.982 ; index[1]                               ; index[2]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.226      ;
; 0.985 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[28]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.226      ;
; 0.986 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[30]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.227      ;
; 0.986 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[5]   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.227      ;
; 0.989 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[25]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.230      ;
; 0.990 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[31]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.231      ;
; 0.990 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[26]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.231      ;
; 0.991 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[27]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.232      ;
; 1.003 ; index[0]                               ; data_tx[6]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.246      ;
; 1.004 ; uart_tx:uart_instance|cycle_count[31]  ; uart_tx:uart_instance|cycle_count[31]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.248      ;
; 1.015 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[20]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.257      ;
; 1.015 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[19]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.257      ;
; 1.017 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[11]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.259      ;
; 1.017 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[10]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.259      ;
; 1.017 ; rst                                    ; uart_tx:uart_instance|data_tx_temp[6]  ; rst          ; clk         ; 0.000        ; 2.824      ; 4.052      ;
; 1.017 ; SW_prev[7]~29                          ; SW_prev[7]~_emulated                   ; rst          ; clk         ; -0.500       ; 0.076      ; 0.804      ;
; 1.020 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[17]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.262      ;
; 1.022 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[9]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.264      ;
; 1.023 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[14]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.265      ;
; 1.024 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[18]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.266      ;
; 1.024 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[15]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.266      ;
; 1.032 ; index[3]                               ; index[0]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.276      ;
; 1.045 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[22]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.289      ;
; 1.049 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[23]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.292      ;
; 1.053 ; uart_tx:uart_instance|bit_n[1]         ; uart_tx:uart_instance|current_state[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.061 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.305      ;
; 1.064 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|current_state[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.307      ;
; 1.064 ; SW_prev[16]~65                         ; SW_prev[16]~_emulated                  ; rst          ; clk         ; -0.500       ; 0.080      ; 0.855      ;
; 1.082 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[21]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.325      ;
; 1.101 ; index[2]                               ; index[0]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.345      ;
; 1.103 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[22]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.347      ;
; 1.105 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.349      ;
; 1.105 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[20]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.348      ;
; 1.106 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[19]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.349      ;
; 1.108 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[11]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.351      ;
; 1.108 ; rst                                    ; uart_tx:uart_instance|data_tx_temp[2]  ; rst          ; clk         ; 0.000        ; 2.824      ; 4.143      ;
; 1.109 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[10]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.352      ;
; 1.113 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[17]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.356      ;
; 1.114 ; index[0]                               ; index[2]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.358      ;
; 1.117 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[9]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.360      ;
; 1.117 ; rst                                    ; uart_tx:uart_instance|data_tx_temp[1]  ; rst          ; clk         ; 0.000        ; 2.824      ; 4.152      ;
; 1.118 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[14]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.361      ;
; 1.118 ; SW_prev[2]~9                           ; SW_prev[2]~_emulated                   ; rst          ; clk         ; -0.500       ; -0.068     ; 0.761      ;
; 1.119 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[15]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.362      ;
; 1.120 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[18]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.363      ;
; 1.127 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[9]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.370      ;
; 1.127 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[14]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.370      ;
; 1.127 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[18]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.370      ;
; 1.127 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[15]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.370      ;
; 1.128 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[17]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.371      ;
; 1.129 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[20]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.372      ;
; 1.129 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[19]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.372      ;
; 1.129 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[11]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.372      ;
; 1.129 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[10]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.372      ;
; 1.136 ; SW_prev[15]~61                         ; SW_prev[15]~_emulated                  ; rst          ; clk         ; -0.500       ; 0.080      ; 0.927      ;
; 1.139 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[13]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.382      ;
; 1.142 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[16]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.385      ;
; 1.142 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[13]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.384      ;
; 1.144 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[16]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.386      ;
; 1.149 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[12]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.391      ;
; 1.149 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[12]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.392      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                            ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.160 ; rst       ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; 2.722      ; 3.041      ;
; 0.160 ; rst       ; SW_prev[16]~_emulated ; rst          ; clk         ; 0.500        ; 2.723      ; 3.042      ;
; 0.160 ; rst       ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; 2.722      ; 3.041      ;
; 0.160 ; rst       ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; 2.722      ; 3.041      ;
; 0.160 ; rst       ; SW_prev[10]~_emulated ; rst          ; clk         ; 0.500        ; 2.723      ; 3.042      ;
; 0.160 ; rst       ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; 2.722      ; 3.041      ;
; 0.160 ; rst       ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; 2.724      ; 3.043      ;
; 0.160 ; rst       ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; 2.725      ; 3.044      ;
; 0.160 ; rst       ; SW_prev[14]~_emulated ; rst          ; clk         ; 0.500        ; 2.723      ; 3.042      ;
; 0.160 ; rst       ; SW_prev[15]~_emulated ; rst          ; clk         ; 0.500        ; 2.723      ; 3.042      ;
; 0.160 ; rst       ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; 2.722      ; 3.041      ;
; 0.160 ; rst       ; SW_prev[4]~_emulated  ; rst          ; clk         ; 0.500        ; 2.723      ; 3.042      ;
; 0.160 ; rst       ; SW_prev[0]~_emulated  ; rst          ; clk         ; 0.500        ; 2.723      ; 3.042      ;
; 0.160 ; rst       ; SW_prev[1]~_emulated  ; rst          ; clk         ; 0.500        ; 2.723      ; 3.042      ;
; 0.160 ; rst       ; SW_prev[3]~_emulated  ; rst          ; clk         ; 0.500        ; 2.723      ; 3.042      ;
; 0.160 ; rst       ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; 2.725      ; 3.044      ;
; 0.160 ; rst       ; SW_prev[7]~_emulated  ; rst          ; clk         ; 0.500        ; 2.723      ; 3.042      ;
; 0.160 ; rst       ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; 2.724      ; 3.043      ;
; 0.160 ; rst       ; ready_trigger         ; rst          ; clk         ; 0.500        ; 2.723      ; 3.042      ;
; 0.160 ; rst       ; index[0]              ; rst          ; clk         ; 0.500        ; 2.722      ; 3.041      ;
; 0.160 ; rst       ; index[2]              ; rst          ; clk         ; 0.500        ; 2.722      ; 3.041      ;
; 0.160 ; rst       ; index[3]              ; rst          ; clk         ; 0.500        ; 2.722      ; 3.041      ;
; 0.160 ; rst       ; index[4]              ; rst          ; clk         ; 0.500        ; 2.722      ; 3.041      ;
; 0.160 ; rst       ; index[1]              ; rst          ; clk         ; 0.500        ; 2.722      ; 3.041      ;
; 0.160 ; rst       ; data_tx[6]            ; rst          ; clk         ; 0.500        ; 2.721      ; 3.040      ;
; 0.160 ; rst       ; data_tx[4]            ; rst          ; clk         ; 0.500        ; 2.719      ; 3.038      ;
; 0.160 ; rst       ; data_tx[2]            ; rst          ; clk         ; 0.500        ; 2.722      ; 3.041      ;
; 0.160 ; rst       ; data_tx[0]            ; rst          ; clk         ; 0.500        ; 2.721      ; 3.040      ;
; 0.160 ; rst       ; data_tx[3]            ; rst          ; clk         ; 0.500        ; 2.722      ; 3.041      ;
; 0.161 ; rst       ; sending               ; rst          ; clk         ; 0.500        ; 2.720      ; 3.038      ;
; 0.161 ; rst       ; data_tx[5]            ; rst          ; clk         ; 0.500        ; 2.720      ; 3.038      ;
; 0.161 ; rst       ; data_tx[1]            ; rst          ; clk         ; 0.500        ; 2.721      ; 3.039      ;
; 0.744 ; rst       ; SW_prev[17]~_emulated ; rst          ; clk         ; 1.000        ; 2.722      ; 2.957      ;
; 0.744 ; rst       ; SW_prev[9]~_emulated  ; rst          ; clk         ; 1.000        ; 2.722      ; 2.957      ;
; 0.744 ; rst       ; SW_prev[8]~_emulated  ; rst          ; clk         ; 1.000        ; 2.722      ; 2.957      ;
; 0.744 ; rst       ; SW_prev[5]~_emulated  ; rst          ; clk         ; 1.000        ; 2.722      ; 2.957      ;
; 0.745 ; rst       ; SW_prev[16]~_emulated ; rst          ; clk         ; 1.000        ; 2.723      ; 2.957      ;
; 0.745 ; rst       ; SW_prev[10]~_emulated ; rst          ; clk         ; 1.000        ; 2.723      ; 2.957      ;
; 0.745 ; rst       ; SW_prev[11]~_emulated ; rst          ; clk         ; 1.000        ; 2.722      ; 2.956      ;
; 0.745 ; rst       ; SW_prev[13]~_emulated ; rst          ; clk         ; 1.000        ; 2.724      ; 2.958      ;
; 0.745 ; rst       ; SW_prev[12]~_emulated ; rst          ; clk         ; 1.000        ; 2.725      ; 2.959      ;
; 0.745 ; rst       ; SW_prev[14]~_emulated ; rst          ; clk         ; 1.000        ; 2.723      ; 2.957      ;
; 0.745 ; rst       ; SW_prev[15]~_emulated ; rst          ; clk         ; 1.000        ; 2.723      ; 2.957      ;
; 0.745 ; rst       ; SW_prev[4]~_emulated  ; rst          ; clk         ; 1.000        ; 2.723      ; 2.957      ;
; 0.745 ; rst       ; SW_prev[0]~_emulated  ; rst          ; clk         ; 1.000        ; 2.723      ; 2.957      ;
; 0.745 ; rst       ; SW_prev[1]~_emulated  ; rst          ; clk         ; 1.000        ; 2.723      ; 2.957      ;
; 0.745 ; rst       ; SW_prev[3]~_emulated  ; rst          ; clk         ; 1.000        ; 2.723      ; 2.957      ;
; 0.745 ; rst       ; SW_prev[2]~_emulated  ; rst          ; clk         ; 1.000        ; 2.725      ; 2.959      ;
; 0.745 ; rst       ; SW_prev[7]~_emulated  ; rst          ; clk         ; 1.000        ; 2.723      ; 2.957      ;
; 0.745 ; rst       ; SW_prev[6]~_emulated  ; rst          ; clk         ; 1.000        ; 2.724      ; 2.958      ;
; 0.745 ; rst       ; ready_trigger         ; rst          ; clk         ; 1.000        ; 2.723      ; 2.957      ;
; 0.745 ; rst       ; index[0]              ; rst          ; clk         ; 1.000        ; 2.722      ; 2.956      ;
; 0.745 ; rst       ; index[2]              ; rst          ; clk         ; 1.000        ; 2.722      ; 2.956      ;
; 0.745 ; rst       ; index[3]              ; rst          ; clk         ; 1.000        ; 2.722      ; 2.956      ;
; 0.745 ; rst       ; index[4]              ; rst          ; clk         ; 1.000        ; 2.722      ; 2.956      ;
; 0.745 ; rst       ; index[1]              ; rst          ; clk         ; 1.000        ; 2.722      ; 2.956      ;
; 0.745 ; rst       ; data_tx[6]            ; rst          ; clk         ; 1.000        ; 2.721      ; 2.955      ;
; 0.745 ; rst       ; data_tx[4]            ; rst          ; clk         ; 1.000        ; 2.719      ; 2.953      ;
; 0.745 ; rst       ; data_tx[2]            ; rst          ; clk         ; 1.000        ; 2.722      ; 2.956      ;
; 0.745 ; rst       ; data_tx[1]            ; rst          ; clk         ; 1.000        ; 2.721      ; 2.955      ;
; 0.745 ; rst       ; data_tx[0]            ; rst          ; clk         ; 1.000        ; 2.721      ; 2.955      ;
; 0.745 ; rst       ; data_tx[3]            ; rst          ; clk         ; 1.000        ; 2.722      ; 2.956      ;
; 0.746 ; rst       ; sending               ; rst          ; clk         ; 1.000        ; 2.720      ; 2.953      ;
; 0.746 ; rst       ; data_tx[5]            ; rst          ; clk         ; 1.000        ; 2.720      ; 2.953      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                              ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.176 ; rst       ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.000        ; 2.824      ; 2.859      ;
; -0.176 ; rst       ; SW_prev[16]~_emulated ; rst          ; clk         ; 0.000        ; 2.824      ; 2.859      ;
; -0.176 ; rst       ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.000        ; 2.824      ; 2.859      ;
; -0.176 ; rst       ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.000        ; 2.824      ; 2.859      ;
; -0.176 ; rst       ; SW_prev[10]~_emulated ; rst          ; clk         ; 0.000        ; 2.824      ; 2.859      ;
; -0.176 ; rst       ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.000        ; 2.823      ; 2.858      ;
; -0.176 ; rst       ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.000        ; 2.825      ; 2.860      ;
; -0.176 ; rst       ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.000        ; 2.826      ; 2.861      ;
; -0.176 ; rst       ; SW_prev[14]~_emulated ; rst          ; clk         ; 0.000        ; 2.824      ; 2.859      ;
; -0.176 ; rst       ; SW_prev[15]~_emulated ; rst          ; clk         ; 0.000        ; 2.824      ; 2.859      ;
; -0.176 ; rst       ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.000        ; 2.824      ; 2.859      ;
; -0.176 ; rst       ; SW_prev[4]~_emulated  ; rst          ; clk         ; 0.000        ; 2.824      ; 2.859      ;
; -0.176 ; rst       ; SW_prev[0]~_emulated  ; rst          ; clk         ; 0.000        ; 2.824      ; 2.859      ;
; -0.176 ; rst       ; SW_prev[1]~_emulated  ; rst          ; clk         ; 0.000        ; 2.824      ; 2.859      ;
; -0.176 ; rst       ; SW_prev[3]~_emulated  ; rst          ; clk         ; 0.000        ; 2.824      ; 2.859      ;
; -0.176 ; rst       ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.000        ; 2.826      ; 2.861      ;
; -0.176 ; rst       ; SW_prev[7]~_emulated  ; rst          ; clk         ; 0.000        ; 2.824      ; 2.859      ;
; -0.176 ; rst       ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.000        ; 2.825      ; 2.860      ;
; -0.176 ; rst       ; ready_trigger         ; rst          ; clk         ; 0.000        ; 2.824      ; 2.859      ;
; -0.176 ; rst       ; index[0]              ; rst          ; clk         ; 0.000        ; 2.823      ; 2.858      ;
; -0.176 ; rst       ; index[2]              ; rst          ; clk         ; 0.000        ; 2.823      ; 2.858      ;
; -0.176 ; rst       ; index[3]              ; rst          ; clk         ; 0.000        ; 2.823      ; 2.858      ;
; -0.176 ; rst       ; index[4]              ; rst          ; clk         ; 0.000        ; 2.823      ; 2.858      ;
; -0.176 ; rst       ; index[1]              ; rst          ; clk         ; 0.000        ; 2.823      ; 2.858      ;
; -0.176 ; rst       ; data_tx[6]            ; rst          ; clk         ; 0.000        ; 2.822      ; 2.857      ;
; -0.176 ; rst       ; data_tx[4]            ; rst          ; clk         ; 0.000        ; 2.820      ; 2.855      ;
; -0.176 ; rst       ; data_tx[2]            ; rst          ; clk         ; 0.000        ; 2.823      ; 2.858      ;
; -0.176 ; rst       ; data_tx[1]            ; rst          ; clk         ; 0.000        ; 2.822      ; 2.857      ;
; -0.176 ; rst       ; data_tx[0]            ; rst          ; clk         ; 0.000        ; 2.822      ; 2.857      ;
; -0.176 ; rst       ; data_tx[3]            ; rst          ; clk         ; 0.000        ; 2.823      ; 2.858      ;
; -0.175 ; rst       ; sending               ; rst          ; clk         ; 0.000        ; 2.820      ; 2.856      ;
; -0.175 ; rst       ; data_tx[5]            ; rst          ; clk         ; 0.000        ; 2.820      ; 2.856      ;
; 0.405  ; rst       ; data_tx[1]            ; rst          ; clk         ; -0.500       ; 2.822      ; 2.938      ;
; 0.406  ; rst       ; SW_prev[17]~_emulated ; rst          ; clk         ; -0.500       ; 2.824      ; 2.941      ;
; 0.406  ; rst       ; SW_prev[16]~_emulated ; rst          ; clk         ; -0.500       ; 2.824      ; 2.941      ;
; 0.406  ; rst       ; SW_prev[9]~_emulated  ; rst          ; clk         ; -0.500       ; 2.824      ; 2.941      ;
; 0.406  ; rst       ; SW_prev[8]~_emulated  ; rst          ; clk         ; -0.500       ; 2.824      ; 2.941      ;
; 0.406  ; rst       ; SW_prev[10]~_emulated ; rst          ; clk         ; -0.500       ; 2.824      ; 2.941      ;
; 0.406  ; rst       ; SW_prev[11]~_emulated ; rst          ; clk         ; -0.500       ; 2.823      ; 2.940      ;
; 0.406  ; rst       ; SW_prev[13]~_emulated ; rst          ; clk         ; -0.500       ; 2.825      ; 2.942      ;
; 0.406  ; rst       ; SW_prev[12]~_emulated ; rst          ; clk         ; -0.500       ; 2.826      ; 2.943      ;
; 0.406  ; rst       ; SW_prev[14]~_emulated ; rst          ; clk         ; -0.500       ; 2.824      ; 2.941      ;
; 0.406  ; rst       ; SW_prev[15]~_emulated ; rst          ; clk         ; -0.500       ; 2.824      ; 2.941      ;
; 0.406  ; rst       ; SW_prev[5]~_emulated  ; rst          ; clk         ; -0.500       ; 2.824      ; 2.941      ;
; 0.406  ; rst       ; SW_prev[4]~_emulated  ; rst          ; clk         ; -0.500       ; 2.824      ; 2.941      ;
; 0.406  ; rst       ; SW_prev[0]~_emulated  ; rst          ; clk         ; -0.500       ; 2.824      ; 2.941      ;
; 0.406  ; rst       ; SW_prev[1]~_emulated  ; rst          ; clk         ; -0.500       ; 2.824      ; 2.941      ;
; 0.406  ; rst       ; SW_prev[3]~_emulated  ; rst          ; clk         ; -0.500       ; 2.824      ; 2.941      ;
; 0.406  ; rst       ; SW_prev[2]~_emulated  ; rst          ; clk         ; -0.500       ; 2.826      ; 2.943      ;
; 0.406  ; rst       ; SW_prev[7]~_emulated  ; rst          ; clk         ; -0.500       ; 2.824      ; 2.941      ;
; 0.406  ; rst       ; SW_prev[6]~_emulated  ; rst          ; clk         ; -0.500       ; 2.825      ; 2.942      ;
; 0.406  ; rst       ; ready_trigger         ; rst          ; clk         ; -0.500       ; 2.824      ; 2.941      ;
; 0.406  ; rst       ; data_tx[6]            ; rst          ; clk         ; -0.500       ; 2.822      ; 2.939      ;
; 0.406  ; rst       ; data_tx[4]            ; rst          ; clk         ; -0.500       ; 2.820      ; 2.937      ;
; 0.406  ; rst       ; data_tx[0]            ; rst          ; clk         ; -0.500       ; 2.822      ; 2.939      ;
; 0.407  ; rst       ; index[0]              ; rst          ; clk         ; -0.500       ; 2.823      ; 2.941      ;
; 0.407  ; rst       ; index[2]              ; rst          ; clk         ; -0.500       ; 2.823      ; 2.941      ;
; 0.407  ; rst       ; index[3]              ; rst          ; clk         ; -0.500       ; 2.823      ; 2.941      ;
; 0.407  ; rst       ; index[4]              ; rst          ; clk         ; -0.500       ; 2.823      ; 2.941      ;
; 0.407  ; rst       ; index[1]              ; rst          ; clk         ; -0.500       ; 2.823      ; 2.941      ;
; 0.407  ; rst       ; sending               ; rst          ; clk         ; -0.500       ; 2.820      ; 2.938      ;
; 0.407  ; rst       ; data_tx[5]            ; rst          ; clk         ; -0.500       ; 2.820      ; 2.938      ;
; 0.407  ; rst       ; data_tx[2]            ; rst          ; clk         ; -0.500       ; 2.823      ; 2.941      ;
; 0.407  ; rst       ; data_tx[3]            ; rst          ; clk         ; -0.500       ; 2.823      ; 2.941      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.597 ; -103.912          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.062 ; -1.953               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.105 ; -3.349              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -88.900                         ;
; rst   ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                     ;
+--------+----------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.597 ; SW_prev[2]~9   ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.507     ; 2.557      ;
; -2.594 ; SW_prev[2]~9   ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.507     ; 2.554      ;
; -2.594 ; SW_prev[2]~9   ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.554      ;
; -2.594 ; SW_prev[2]~9   ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.554      ;
; -2.594 ; SW_prev[2]~9   ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.554      ;
; -2.587 ; SW_prev[1]~5   ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.501     ; 2.553      ;
; -2.584 ; SW_prev[1]~5   ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.501     ; 2.550      ;
; -2.584 ; SW_prev[1]~5   ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.501     ; 2.550      ;
; -2.584 ; SW_prev[1]~5   ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.501     ; 2.550      ;
; -2.584 ; SW_prev[1]~5   ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.501     ; 2.550      ;
; -2.574 ; SW_prev[2]~9   ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.506     ; 2.535      ;
; -2.574 ; SW_prev[2]~9   ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.506     ; 2.535      ;
; -2.564 ; SW_prev[1]~5   ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.500     ; 2.531      ;
; -2.564 ; SW_prev[1]~5   ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.500     ; 2.531      ;
; -2.551 ; SW_prev[3]~13  ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.507     ; 2.511      ;
; -2.548 ; SW_prev[3]~13  ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.507     ; 2.508      ;
; -2.548 ; SW_prev[3]~13  ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.508      ;
; -2.548 ; SW_prev[3]~13  ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.508      ;
; -2.548 ; SW_prev[3]~13  ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.508      ;
; -2.538 ; SW_prev[0]~1   ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.504     ; 2.501      ;
; -2.535 ; SW_prev[0]~1   ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.504     ; 2.498      ;
; -2.535 ; SW_prev[0]~1   ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.504     ; 2.498      ;
; -2.535 ; SW_prev[0]~1   ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.504     ; 2.498      ;
; -2.535 ; SW_prev[0]~1   ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.504     ; 2.498      ;
; -2.528 ; SW_prev[3]~13  ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.506     ; 2.489      ;
; -2.528 ; SW_prev[3]~13  ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.506     ; 2.489      ;
; -2.515 ; SW_prev[0]~1   ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.503     ; 2.479      ;
; -2.515 ; SW_prev[0]~1   ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.503     ; 2.479      ;
; -2.491 ; SW_prev[2]~9   ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; -0.506     ; 2.452      ;
; -2.491 ; SW_prev[2]~9   ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; -0.506     ; 2.452      ;
; -2.481 ; SW_prev[1]~5   ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; -0.500     ; 2.448      ;
; -2.481 ; SW_prev[1]~5   ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; -0.500     ; 2.448      ;
; -2.445 ; SW_prev[3]~13  ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; -0.506     ; 2.406      ;
; -2.445 ; SW_prev[3]~13  ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; -0.506     ; 2.406      ;
; -2.432 ; SW_prev[0]~1   ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; -0.503     ; 2.396      ;
; -2.432 ; SW_prev[0]~1   ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; -0.503     ; 2.396      ;
; -2.426 ; SW_prev[12]~49 ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.506     ; 2.387      ;
; -2.423 ; SW_prev[12]~49 ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.506     ; 2.384      ;
; -2.423 ; SW_prev[12]~49 ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.506     ; 2.384      ;
; -2.423 ; SW_prev[12]~49 ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.506     ; 2.384      ;
; -2.423 ; SW_prev[12]~49 ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.506     ; 2.384      ;
; -2.410 ; SW_prev[2]~9   ; SW_prev[16]~_emulated ; rst          ; clk         ; 0.500        ; -0.507     ; 2.370      ;
; -2.410 ; SW_prev[2]~9   ; SW_prev[10]~_emulated ; rst          ; clk         ; 0.500        ; -0.507     ; 2.370      ;
; -2.410 ; SW_prev[2]~9   ; SW_prev[14]~_emulated ; rst          ; clk         ; 0.500        ; -0.507     ; 2.370      ;
; -2.410 ; SW_prev[2]~9   ; SW_prev[15]~_emulated ; rst          ; clk         ; 0.500        ; -0.507     ; 2.370      ;
; -2.410 ; SW_prev[2]~9   ; SW_prev[4]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.370      ;
; -2.410 ; SW_prev[2]~9   ; SW_prev[0]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.370      ;
; -2.410 ; SW_prev[2]~9   ; SW_prev[1]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.370      ;
; -2.410 ; SW_prev[2]~9   ; SW_prev[3]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.370      ;
; -2.410 ; SW_prev[2]~9   ; SW_prev[7]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.370      ;
; -2.403 ; SW_prev[12]~49 ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.505     ; 2.365      ;
; -2.403 ; SW_prev[12]~49 ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.505     ; 2.365      ;
; -2.400 ; SW_prev[1]~5   ; SW_prev[16]~_emulated ; rst          ; clk         ; 0.500        ; -0.501     ; 2.366      ;
; -2.400 ; SW_prev[1]~5   ; SW_prev[10]~_emulated ; rst          ; clk         ; 0.500        ; -0.501     ; 2.366      ;
; -2.400 ; SW_prev[1]~5   ; SW_prev[14]~_emulated ; rst          ; clk         ; 0.500        ; -0.501     ; 2.366      ;
; -2.400 ; SW_prev[1]~5   ; SW_prev[15]~_emulated ; rst          ; clk         ; 0.500        ; -0.501     ; 2.366      ;
; -2.400 ; SW_prev[1]~5   ; SW_prev[4]~_emulated  ; rst          ; clk         ; 0.500        ; -0.501     ; 2.366      ;
; -2.400 ; SW_prev[1]~5   ; SW_prev[0]~_emulated  ; rst          ; clk         ; 0.500        ; -0.501     ; 2.366      ;
; -2.400 ; SW_prev[1]~5   ; SW_prev[1]~_emulated  ; rst          ; clk         ; 0.500        ; -0.501     ; 2.366      ;
; -2.400 ; SW_prev[1]~5   ; SW_prev[3]~_emulated  ; rst          ; clk         ; 0.500        ; -0.501     ; 2.366      ;
; -2.400 ; SW_prev[1]~5   ; SW_prev[7]~_emulated  ; rst          ; clk         ; 0.500        ; -0.501     ; 2.366      ;
; -2.374 ; SW_prev[5]~21  ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.423     ; 2.418      ;
; -2.371 ; SW_prev[5]~21  ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.423     ; 2.415      ;
; -2.371 ; SW_prev[5]~21  ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.423     ; 2.415      ;
; -2.371 ; SW_prev[5]~21  ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.423     ; 2.415      ;
; -2.371 ; SW_prev[5]~21  ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.423     ; 2.415      ;
; -2.370 ; SW_prev[10]~41 ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.409     ; 2.428      ;
; -2.368 ; SW_prev[6]~25  ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.427     ; 2.408      ;
; -2.367 ; SW_prev[10]~41 ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.409     ; 2.425      ;
; -2.367 ; SW_prev[10]~41 ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.409     ; 2.425      ;
; -2.367 ; SW_prev[10]~41 ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.409     ; 2.425      ;
; -2.367 ; SW_prev[10]~41 ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.409     ; 2.425      ;
; -2.365 ; SW_prev[6]~25  ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.427     ; 2.405      ;
; -2.365 ; SW_prev[6]~25  ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.427     ; 2.405      ;
; -2.365 ; SW_prev[6]~25  ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.427     ; 2.405      ;
; -2.365 ; SW_prev[6]~25  ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.427     ; 2.405      ;
; -2.364 ; SW_prev[3]~13  ; SW_prev[16]~_emulated ; rst          ; clk         ; 0.500        ; -0.507     ; 2.324      ;
; -2.364 ; SW_prev[3]~13  ; SW_prev[10]~_emulated ; rst          ; clk         ; 0.500        ; -0.507     ; 2.324      ;
; -2.364 ; SW_prev[3]~13  ; SW_prev[14]~_emulated ; rst          ; clk         ; 0.500        ; -0.507     ; 2.324      ;
; -2.364 ; SW_prev[3]~13  ; SW_prev[15]~_emulated ; rst          ; clk         ; 0.500        ; -0.507     ; 2.324      ;
; -2.364 ; SW_prev[3]~13  ; SW_prev[4]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.324      ;
; -2.364 ; SW_prev[3]~13  ; SW_prev[0]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.324      ;
; -2.364 ; SW_prev[3]~13  ; SW_prev[1]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.324      ;
; -2.364 ; SW_prev[3]~13  ; SW_prev[3]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.324      ;
; -2.364 ; SW_prev[3]~13  ; SW_prev[7]~_emulated  ; rst          ; clk         ; 0.500        ; -0.507     ; 2.324      ;
; -2.360 ; SW_prev[11]~45 ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; -0.401     ; 2.426      ;
; -2.357 ; SW_prev[11]~45 ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; -0.401     ; 2.423      ;
; -2.357 ; SW_prev[11]~45 ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; -0.401     ; 2.423      ;
; -2.357 ; SW_prev[11]~45 ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; -0.401     ; 2.423      ;
; -2.357 ; SW_prev[11]~45 ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; -0.401     ; 2.423      ;
; -2.351 ; SW_prev[5]~21  ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; -0.422     ; 2.396      ;
; -2.351 ; SW_prev[5]~21  ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; -0.422     ; 2.396      ;
; -2.351 ; SW_prev[0]~1   ; SW_prev[16]~_emulated ; rst          ; clk         ; 0.500        ; -0.504     ; 2.314      ;
; -2.351 ; SW_prev[0]~1   ; SW_prev[10]~_emulated ; rst          ; clk         ; 0.500        ; -0.504     ; 2.314      ;
; -2.351 ; SW_prev[0]~1   ; SW_prev[14]~_emulated ; rst          ; clk         ; 0.500        ; -0.504     ; 2.314      ;
; -2.351 ; SW_prev[0]~1   ; SW_prev[15]~_emulated ; rst          ; clk         ; 0.500        ; -0.504     ; 2.314      ;
; -2.351 ; SW_prev[0]~1   ; SW_prev[4]~_emulated  ; rst          ; clk         ; 0.500        ; -0.504     ; 2.314      ;
; -2.351 ; SW_prev[0]~1   ; SW_prev[0]~_emulated  ; rst          ; clk         ; 0.500        ; -0.504     ; 2.314      ;
; -2.351 ; SW_prev[0]~1   ; SW_prev[1]~_emulated  ; rst          ; clk         ; 0.500        ; -0.504     ; 2.314      ;
; -2.351 ; SW_prev[0]~1   ; SW_prev[3]~_emulated  ; rst          ; clk         ; 0.500        ; -0.504     ; 2.314      ;
+--------+----------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; index[1]                               ; index[1]                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; index[3]                               ; index[3]                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; index[2]                               ; index[2]                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; index[4]                               ; index[4]                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; uart_tx:uart_instance|bit_n[0]         ; uart_tx:uart_instance|bit_n[0]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; uart_tx:uart_instance|bit_n[1]         ; uart_tx:uart_instance|bit_n[1]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|current_state[0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; index[0]                               ; index[0]                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.314      ;
; 0.218 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[21]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.345      ;
; 0.315 ; index[3]                               ; index[4]                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.442      ;
; 0.328 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[23]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.455      ;
; 0.334 ; index[0]                               ; index[1]                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.461      ;
; 0.340 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[21]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.467      ;
; 0.361 ; index[0]                               ; data_tx[2]                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.488      ;
; 0.422 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[6]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.547      ;
; 0.422 ; uart_tx:uart_instance|bit_n[0]         ; uart_tx:uart_instance|bit_n[2]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.549      ;
; 0.423 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[29]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.548      ;
; 0.423 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[22]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.549      ;
; 0.424 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[7]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.549      ;
; 0.425 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[8]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.550      ;
; 0.426 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[24]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.551      ;
; 0.445 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[12]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.571      ;
; 0.446 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[16]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.572      ;
; 0.446 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[13]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.572      ;
; 0.460 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[23]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.587      ;
; 0.464 ; uart_tx:uart_instance|bit_n[2]         ; uart_tx:uart_instance|bit_n[2]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.591      ;
; 0.465 ; uart_tx:uart_instance|bit_n[0]         ; uart_tx:uart_instance|bit_n[1]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.592      ;
; 0.478 ; uart_tx:uart_instance|bit_n[1]         ; uart_tx:uart_instance|bit_n[2]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.605      ;
; 0.479 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[28]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.604      ;
; 0.480 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[5]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.605      ;
; 0.480 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|current_state[1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.607      ;
; 0.481 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[30]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.606      ;
; 0.483 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[25]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.608      ;
; 0.484 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[31]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.609      ;
; 0.485 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[27]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.610      ;
; 0.485 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[26]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.610      ;
; 0.488 ; index[1]                               ; index[2]                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.615      ;
; 0.492 ; uart_tx:uart_instance|cycle_count[31]  ; uart_tx:uart_instance|cycle_count[31]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.618      ;
; 0.498 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[20]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.624      ;
; 0.499 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[19]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.625      ;
; 0.500 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[11]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.626      ;
; 0.501 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.627      ;
; 0.503 ; index[0]                               ; data_tx[6]                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.629      ;
; 0.504 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[17]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[3]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.632      ;
; 0.507 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[15]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[14]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[18]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.634      ;
; 0.519 ; index[3]                               ; index[0]                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.646      ;
; 0.520 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[23]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.647      ;
; 0.523 ; uart_tx:uart_instance|bit_n[1]         ; uart_tx:uart_instance|current_state[2] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.650      ;
; 0.523 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.649      ;
; 0.525 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[22]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.651      ;
; 0.531 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|current_state[0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.658      ;
; 0.540 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[21]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.667      ;
; 0.543 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[20]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.669      ;
; 0.544 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[19]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.670      ;
; 0.546 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[11]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.672      ;
; 0.546 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.672      ;
; 0.548 ; rst                                    ; uart_tx:uart_instance|data_tx_temp[6]  ; rst          ; clk         ; 0.000        ; 1.671      ; 2.343      ;
; 0.550 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[17]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.676      ;
; 0.552 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[18]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.678      ;
; 0.553 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.679      ;
; 0.553 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[15]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.679      ;
; 0.553 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[14]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.679      ;
; 0.554 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[17]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.680      ;
; 0.554 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.680      ;
; 0.554 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[14]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.680      ;
; 0.555 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[20]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.681      ;
; 0.555 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[19]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.681      ;
; 0.555 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[11]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.681      ;
; 0.555 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.681      ;
; 0.555 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[15]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.681      ;
; 0.556 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[22]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.682      ;
; 0.556 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[18]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.682      ;
; 0.559 ; rst                                    ; SW_changed                             ; rst          ; clk         ; 0.000        ; 1.672      ; 2.355      ;
; 0.562 ; index[0]                               ; index[2]                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.689      ;
; 0.563 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[13]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.689      ;
; 0.566 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[16]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.692      ;
; 0.571 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[13]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.697      ;
; 0.572 ; uart_tx:uart_instance|current_state[0] ; uart_tx:uart_instance|cycle_count[12]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.698      ;
; 0.573 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[16]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.699      ;
; 0.576 ; rst                                    ; uart_tx:uart_instance|data_tx_temp[1]  ; rst          ; clk         ; 0.000        ; 1.671      ; 2.371      ;
; 0.577 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|cycle_count[12]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.703      ;
; 0.582 ; index[2]                               ; index[0]                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.709      ;
; 0.586 ; uart_tx:uart_instance|cycle_count[9]   ; uart_tx:uart_instance|cycle_count[9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.712      ;
; 0.589 ; uart_tx:uart_instance|cycle_count[15]  ; uart_tx:uart_instance|cycle_count[15]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.715      ;
; 0.589 ; index[4]                               ; index[0]                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.716      ;
; 0.589 ; uart_tx:uart_instance|bit_n[0]         ; uart_tx:uart_instance|current_state[2] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.716      ;
; 0.596 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|bit_n[2]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.723      ;
; 0.600 ; uart_tx:uart_instance|cycle_count[25]  ; uart_tx:uart_instance|cycle_count[25]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.726      ;
; 0.601 ; uart_tx:uart_instance|cycle_count[11]  ; uart_tx:uart_instance|cycle_count[11]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.727      ;
; 0.602 ; uart_tx:uart_instance|cycle_count[26]  ; uart_tx:uart_instance|cycle_count[26]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.728      ;
; 0.605 ; ready_trigger                          ; sending                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.728      ;
; 0.606 ; rst                                    ; uart_tx:uart_instance|data_tx_temp[2]  ; rst          ; clk         ; 0.000        ; 1.671      ; 2.401      ;
; 0.607 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|current_state[2] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.734      ;
; 0.612 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|cycle_count[2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.738      ;
; 0.612 ; uart_tx:uart_instance|current_state[1] ; uart_tx:uart_instance|current_state[1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.739      ;
; 0.613 ; uart_tx:uart_instance|current_state[2] ; uart_tx:uart_instance|bit_n[1]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.740      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                             ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.062 ; rst       ; sending               ; rst          ; clk         ; 0.500        ; 1.606      ; 2.135      ;
; -0.062 ; rst       ; data_tx[5]            ; rst          ; clk         ; 0.500        ; 1.606      ; 2.135      ;
; -0.061 ; rst       ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.500        ; 1.609      ; 2.137      ;
; -0.061 ; rst       ; SW_prev[16]~_emulated ; rst          ; clk         ; 0.500        ; 1.609      ; 2.137      ;
; -0.061 ; rst       ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.500        ; 1.609      ; 2.137      ;
; -0.061 ; rst       ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.500        ; 1.609      ; 2.137      ;
; -0.061 ; rst       ; SW_prev[10]~_emulated ; rst          ; clk         ; 0.500        ; 1.609      ; 2.137      ;
; -0.061 ; rst       ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.500        ; 1.610      ; 2.138      ;
; -0.061 ; rst       ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.500        ; 1.610      ; 2.138      ;
; -0.061 ; rst       ; SW_prev[14]~_emulated ; rst          ; clk         ; 0.500        ; 1.609      ; 2.137      ;
; -0.061 ; rst       ; SW_prev[15]~_emulated ; rst          ; clk         ; 0.500        ; 1.609      ; 2.137      ;
; -0.061 ; rst       ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.500        ; 1.609      ; 2.137      ;
; -0.061 ; rst       ; SW_prev[4]~_emulated  ; rst          ; clk         ; 0.500        ; 1.609      ; 2.137      ;
; -0.061 ; rst       ; SW_prev[0]~_emulated  ; rst          ; clk         ; 0.500        ; 1.609      ; 2.137      ;
; -0.061 ; rst       ; SW_prev[1]~_emulated  ; rst          ; clk         ; 0.500        ; 1.609      ; 2.137      ;
; -0.061 ; rst       ; SW_prev[3]~_emulated  ; rst          ; clk         ; 0.500        ; 1.609      ; 2.137      ;
; -0.061 ; rst       ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.500        ; 1.610      ; 2.138      ;
; -0.061 ; rst       ; SW_prev[7]~_emulated  ; rst          ; clk         ; 0.500        ; 1.609      ; 2.137      ;
; -0.061 ; rst       ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.500        ; 1.610      ; 2.138      ;
; -0.061 ; rst       ; ready_trigger         ; rst          ; clk         ; 0.500        ; 1.609      ; 2.137      ;
; -0.061 ; rst       ; index[0]              ; rst          ; clk         ; 0.500        ; 1.608      ; 2.136      ;
; -0.061 ; rst       ; index[2]              ; rst          ; clk         ; 0.500        ; 1.608      ; 2.136      ;
; -0.061 ; rst       ; index[3]              ; rst          ; clk         ; 0.500        ; 1.608      ; 2.136      ;
; -0.061 ; rst       ; index[4]              ; rst          ; clk         ; 0.500        ; 1.608      ; 2.136      ;
; -0.061 ; rst       ; index[1]              ; rst          ; clk         ; 0.500        ; 1.608      ; 2.136      ;
; -0.061 ; rst       ; data_tx[6]            ; rst          ; clk         ; 0.500        ; 1.607      ; 2.135      ;
; -0.061 ; rst       ; data_tx[4]            ; rst          ; clk         ; 0.500        ; 1.607      ; 2.135      ;
; -0.061 ; rst       ; data_tx[2]            ; rst          ; clk         ; 0.500        ; 1.608      ; 2.136      ;
; -0.061 ; rst       ; data_tx[1]            ; rst          ; clk         ; 0.500        ; 1.607      ; 2.135      ;
; -0.061 ; rst       ; data_tx[0]            ; rst          ; clk         ; 0.500        ; 1.607      ; 2.135      ;
; -0.061 ; rst       ; data_tx[3]            ; rst          ; clk         ; 0.500        ; 1.608      ; 2.136      ;
; -0.060 ; rst       ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.500        ; 1.609      ; 2.136      ;
; 0.824  ; rst       ; SW_prev[16]~_emulated ; rst          ; clk         ; 1.000        ; 1.609      ; 1.752      ;
; 0.824  ; rst       ; SW_prev[10]~_emulated ; rst          ; clk         ; 1.000        ; 1.609      ; 1.752      ;
; 0.824  ; rst       ; SW_prev[12]~_emulated ; rst          ; clk         ; 1.000        ; 1.610      ; 1.753      ;
; 0.824  ; rst       ; SW_prev[14]~_emulated ; rst          ; clk         ; 1.000        ; 1.609      ; 1.752      ;
; 0.824  ; rst       ; SW_prev[15]~_emulated ; rst          ; clk         ; 1.000        ; 1.609      ; 1.752      ;
; 0.824  ; rst       ; SW_prev[4]~_emulated  ; rst          ; clk         ; 1.000        ; 1.609      ; 1.752      ;
; 0.824  ; rst       ; SW_prev[0]~_emulated  ; rst          ; clk         ; 1.000        ; 1.609      ; 1.752      ;
; 0.824  ; rst       ; SW_prev[1]~_emulated  ; rst          ; clk         ; 1.000        ; 1.609      ; 1.752      ;
; 0.824  ; rst       ; SW_prev[3]~_emulated  ; rst          ; clk         ; 1.000        ; 1.609      ; 1.752      ;
; 0.824  ; rst       ; SW_prev[2]~_emulated  ; rst          ; clk         ; 1.000        ; 1.610      ; 1.753      ;
; 0.824  ; rst       ; SW_prev[7]~_emulated  ; rst          ; clk         ; 1.000        ; 1.609      ; 1.752      ;
; 0.824  ; rst       ; ready_trigger         ; rst          ; clk         ; 1.000        ; 1.609      ; 1.752      ;
; 0.824  ; rst       ; index[0]              ; rst          ; clk         ; 1.000        ; 1.608      ; 1.751      ;
; 0.824  ; rst       ; index[2]              ; rst          ; clk         ; 1.000        ; 1.608      ; 1.751      ;
; 0.824  ; rst       ; index[3]              ; rst          ; clk         ; 1.000        ; 1.608      ; 1.751      ;
; 0.824  ; rst       ; index[4]              ; rst          ; clk         ; 1.000        ; 1.608      ; 1.751      ;
; 0.824  ; rst       ; index[1]              ; rst          ; clk         ; 1.000        ; 1.608      ; 1.751      ;
; 0.824  ; rst       ; data_tx[6]            ; rst          ; clk         ; 1.000        ; 1.607      ; 1.750      ;
; 0.824  ; rst       ; data_tx[2]            ; rst          ; clk         ; 1.000        ; 1.608      ; 1.751      ;
; 0.824  ; rst       ; data_tx[0]            ; rst          ; clk         ; 1.000        ; 1.607      ; 1.750      ;
; 0.824  ; rst       ; data_tx[3]            ; rst          ; clk         ; 1.000        ; 1.608      ; 1.751      ;
; 0.825  ; rst       ; SW_prev[17]~_emulated ; rst          ; clk         ; 1.000        ; 1.609      ; 1.751      ;
; 0.825  ; rst       ; SW_prev[9]~_emulated  ; rst          ; clk         ; 1.000        ; 1.609      ; 1.751      ;
; 0.825  ; rst       ; SW_prev[8]~_emulated  ; rst          ; clk         ; 1.000        ; 1.609      ; 1.751      ;
; 0.825  ; rst       ; SW_prev[11]~_emulated ; rst          ; clk         ; 1.000        ; 1.609      ; 1.751      ;
; 0.825  ; rst       ; SW_prev[13]~_emulated ; rst          ; clk         ; 1.000        ; 1.610      ; 1.752      ;
; 0.825  ; rst       ; SW_prev[5]~_emulated  ; rst          ; clk         ; 1.000        ; 1.609      ; 1.751      ;
; 0.825  ; rst       ; SW_prev[6]~_emulated  ; rst          ; clk         ; 1.000        ; 1.610      ; 1.752      ;
; 0.825  ; rst       ; sending               ; rst          ; clk         ; 1.000        ; 1.606      ; 1.748      ;
; 0.825  ; rst       ; data_tx[4]            ; rst          ; clk         ; 1.000        ; 1.607      ; 1.749      ;
; 0.825  ; rst       ; data_tx[5]            ; rst          ; clk         ; 1.000        ; 1.606      ; 1.748      ;
; 0.825  ; rst       ; data_tx[1]            ; rst          ; clk         ; 1.000        ; 1.607      ; 1.749      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                              ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.105 ; rst       ; SW_prev[16]~_emulated ; rst          ; clk         ; 0.000        ; 1.672      ; 1.691      ;
; -0.105 ; rst       ; SW_prev[10]~_emulated ; rst          ; clk         ; 0.000        ; 1.672      ; 1.691      ;
; -0.105 ; rst       ; SW_prev[12]~_emulated ; rst          ; clk         ; 0.000        ; 1.673      ; 1.692      ;
; -0.105 ; rst       ; SW_prev[14]~_emulated ; rst          ; clk         ; 0.000        ; 1.672      ; 1.691      ;
; -0.105 ; rst       ; SW_prev[15]~_emulated ; rst          ; clk         ; 0.000        ; 1.672      ; 1.691      ;
; -0.105 ; rst       ; SW_prev[4]~_emulated  ; rst          ; clk         ; 0.000        ; 1.672      ; 1.691      ;
; -0.105 ; rst       ; SW_prev[0]~_emulated  ; rst          ; clk         ; 0.000        ; 1.672      ; 1.691      ;
; -0.105 ; rst       ; SW_prev[1]~_emulated  ; rst          ; clk         ; 0.000        ; 1.672      ; 1.691      ;
; -0.105 ; rst       ; SW_prev[3]~_emulated  ; rst          ; clk         ; 0.000        ; 1.672      ; 1.691      ;
; -0.105 ; rst       ; SW_prev[2]~_emulated  ; rst          ; clk         ; 0.000        ; 1.673      ; 1.692      ;
; -0.105 ; rst       ; SW_prev[7]~_emulated  ; rst          ; clk         ; 0.000        ; 1.672      ; 1.691      ;
; -0.105 ; rst       ; ready_trigger         ; rst          ; clk         ; 0.000        ; 1.672      ; 1.691      ;
; -0.105 ; rst       ; index[0]              ; rst          ; clk         ; 0.000        ; 1.671      ; 1.690      ;
; -0.105 ; rst       ; index[2]              ; rst          ; clk         ; 0.000        ; 1.671      ; 1.690      ;
; -0.105 ; rst       ; index[3]              ; rst          ; clk         ; 0.000        ; 1.671      ; 1.690      ;
; -0.105 ; rst       ; index[4]              ; rst          ; clk         ; 0.000        ; 1.671      ; 1.690      ;
; -0.105 ; rst       ; index[1]              ; rst          ; clk         ; 0.000        ; 1.671      ; 1.690      ;
; -0.105 ; rst       ; data_tx[6]            ; rst          ; clk         ; 0.000        ; 1.670      ; 1.689      ;
; -0.105 ; rst       ; data_tx[2]            ; rst          ; clk         ; 0.000        ; 1.671      ; 1.690      ;
; -0.105 ; rst       ; data_tx[0]            ; rst          ; clk         ; 0.000        ; 1.670      ; 1.689      ;
; -0.105 ; rst       ; data_tx[3]            ; rst          ; clk         ; 0.000        ; 1.671      ; 1.690      ;
; -0.104 ; rst       ; SW_prev[17]~_emulated ; rst          ; clk         ; 0.000        ; 1.671      ; 1.691      ;
; -0.104 ; rst       ; SW_prev[9]~_emulated  ; rst          ; clk         ; 0.000        ; 1.671      ; 1.691      ;
; -0.104 ; rst       ; SW_prev[8]~_emulated  ; rst          ; clk         ; 0.000        ; 1.671      ; 1.691      ;
; -0.104 ; rst       ; SW_prev[11]~_emulated ; rst          ; clk         ; 0.000        ; 1.671      ; 1.691      ;
; -0.104 ; rst       ; SW_prev[13]~_emulated ; rst          ; clk         ; 0.000        ; 1.672      ; 1.692      ;
; -0.104 ; rst       ; SW_prev[5]~_emulated  ; rst          ; clk         ; 0.000        ; 1.671      ; 1.691      ;
; -0.104 ; rst       ; SW_prev[6]~_emulated  ; rst          ; clk         ; 0.000        ; 1.672      ; 1.692      ;
; -0.104 ; rst       ; sending               ; rst          ; clk         ; 0.000        ; 1.668      ; 1.688      ;
; -0.104 ; rst       ; data_tx[4]            ; rst          ; clk         ; 0.000        ; 1.669      ; 1.689      ;
; -0.104 ; rst       ; data_tx[5]            ; rst          ; clk         ; 0.000        ; 1.668      ; 1.688      ;
; -0.104 ; rst       ; data_tx[1]            ; rst          ; clk         ; 0.000        ; 1.669      ; 1.689      ;
; 0.776  ; rst       ; SW_prev[16]~_emulated ; rst          ; clk         ; -0.500       ; 1.672      ; 2.072      ;
; 0.776  ; rst       ; SW_prev[10]~_emulated ; rst          ; clk         ; -0.500       ; 1.672      ; 2.072      ;
; 0.776  ; rst       ; SW_prev[12]~_emulated ; rst          ; clk         ; -0.500       ; 1.673      ; 2.073      ;
; 0.776  ; rst       ; SW_prev[14]~_emulated ; rst          ; clk         ; -0.500       ; 1.672      ; 2.072      ;
; 0.776  ; rst       ; SW_prev[15]~_emulated ; rst          ; clk         ; -0.500       ; 1.672      ; 2.072      ;
; 0.776  ; rst       ; SW_prev[4]~_emulated  ; rst          ; clk         ; -0.500       ; 1.672      ; 2.072      ;
; 0.776  ; rst       ; SW_prev[0]~_emulated  ; rst          ; clk         ; -0.500       ; 1.672      ; 2.072      ;
; 0.776  ; rst       ; SW_prev[1]~_emulated  ; rst          ; clk         ; -0.500       ; 1.672      ; 2.072      ;
; 0.776  ; rst       ; SW_prev[3]~_emulated  ; rst          ; clk         ; -0.500       ; 1.672      ; 2.072      ;
; 0.776  ; rst       ; SW_prev[2]~_emulated  ; rst          ; clk         ; -0.500       ; 1.673      ; 2.073      ;
; 0.776  ; rst       ; SW_prev[7]~_emulated  ; rst          ; clk         ; -0.500       ; 1.672      ; 2.072      ;
; 0.776  ; rst       ; ready_trigger         ; rst          ; clk         ; -0.500       ; 1.672      ; 2.072      ;
; 0.776  ; rst       ; index[0]              ; rst          ; clk         ; -0.500       ; 1.671      ; 2.071      ;
; 0.776  ; rst       ; index[2]              ; rst          ; clk         ; -0.500       ; 1.671      ; 2.071      ;
; 0.776  ; rst       ; index[3]              ; rst          ; clk         ; -0.500       ; 1.671      ; 2.071      ;
; 0.776  ; rst       ; index[4]              ; rst          ; clk         ; -0.500       ; 1.671      ; 2.071      ;
; 0.776  ; rst       ; index[1]              ; rst          ; clk         ; -0.500       ; 1.671      ; 2.071      ;
; 0.776  ; rst       ; data_tx[2]            ; rst          ; clk         ; -0.500       ; 1.671      ; 2.071      ;
; 0.776  ; rst       ; data_tx[3]            ; rst          ; clk         ; -0.500       ; 1.671      ; 2.071      ;
; 0.777  ; rst       ; SW_prev[17]~_emulated ; rst          ; clk         ; -0.500       ; 1.671      ; 2.072      ;
; 0.777  ; rst       ; SW_prev[9]~_emulated  ; rst          ; clk         ; -0.500       ; 1.671      ; 2.072      ;
; 0.777  ; rst       ; SW_prev[8]~_emulated  ; rst          ; clk         ; -0.500       ; 1.671      ; 2.072      ;
; 0.777  ; rst       ; SW_prev[11]~_emulated ; rst          ; clk         ; -0.500       ; 1.671      ; 2.072      ;
; 0.777  ; rst       ; SW_prev[13]~_emulated ; rst          ; clk         ; -0.500       ; 1.672      ; 2.073      ;
; 0.777  ; rst       ; SW_prev[5]~_emulated  ; rst          ; clk         ; -0.500       ; 1.671      ; 2.072      ;
; 0.777  ; rst       ; SW_prev[6]~_emulated  ; rst          ; clk         ; -0.500       ; 1.672      ; 2.073      ;
; 0.777  ; rst       ; data_tx[6]            ; rst          ; clk         ; -0.500       ; 1.670      ; 2.071      ;
; 0.777  ; rst       ; data_tx[4]            ; rst          ; clk         ; -0.500       ; 1.669      ; 2.070      ;
; 0.777  ; rst       ; data_tx[1]            ; rst          ; clk         ; -0.500       ; 1.669      ; 2.070      ;
; 0.777  ; rst       ; data_tx[0]            ; rst          ; clk         ; -0.500       ; 1.670      ; 2.071      ;
; 0.778  ; rst       ; sending               ; rst          ; clk         ; -0.500       ; 1.668      ; 2.070      ;
; 0.778  ; rst       ; data_tx[5]            ; rst          ; clk         ; -0.500       ; 1.668      ; 2.070      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.083   ; 0.180 ; -0.062   ; -0.177  ; -3.000              ;
;  clk             ; -5.083   ; 0.180 ; -0.062   ; -0.177  ; -3.000              ;
;  rst             ; N/A      ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -259.605 ; 0.0   ; -1.953   ; -5.66   ; -110.085            ;
;  clk             ; -259.605 ; 0.000 ; -1.953   ; -5.660  ; -107.085            ;
;  rst             ; N/A      ; N/A   ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_out      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; valid                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; neg_l                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; neg_r                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; uart_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; uart_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; uart_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1908     ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 398      ; 758      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1908     ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 398      ; 758      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 32       ; 32       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 32       ; 32       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 404   ; 404  ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
; rst    ; rst   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; neg_l      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; neg_r      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valid      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_out    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; neg_l      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; neg_r      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valid      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_out    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Tue Oct 08 23:27:39 2024
Info: Command: quartus_sta A2 -c A2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 18 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'A2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rst rst
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.083
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.083            -259.605 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332146): Worst-case recovery slack is 0.103
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.103               0.000 clk 
Info (332146): Worst-case removal slack is -0.177
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.177              -5.660 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -107.085 clk 
    Info (332119):    -3.000              -3.000 rst 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.652
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.652            -232.318 clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 clk 
Info (332146): Worst-case recovery slack is 0.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.160               0.000 clk 
Info (332146): Worst-case removal slack is -0.176
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.176              -5.630 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -107.085 clk 
    Info (332119):    -3.000              -3.000 rst 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.597
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.597            -103.912 clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
Info (332146): Worst-case recovery slack is -0.062
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.062              -1.953 clk 
Info (332146): Worst-case removal slack is -0.105
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.105              -3.349 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -88.900 clk 
    Info (332119):    -3.000              -3.000 rst 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4970 megabytes
    Info: Processing ended: Tue Oct 08 23:27:40 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


