// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module SRAMTemplate_175(
  input          clock,
  input          reset,
  output         io_r_req_ready,
  input          io_r_req_valid,
  input  [8:0]   io_r_req_bits_setIdx,
  output         io_r_resp_data_0_dirty,
  output [1:0]   io_r_resp_data_0_state,
  output         io_r_resp_data_0_clients,
  output [1:0]   io_r_resp_data_0_alias,
  output         io_r_resp_data_0_prefetch,
  output [2:0]   io_r_resp_data_0_prefetchSrc,
  output         io_r_resp_data_0_accessed,
  output         io_r_resp_data_0_tagErr,
  output         io_r_resp_data_0_dataErr,
  output         io_r_resp_data_1_dirty,
  output [1:0]   io_r_resp_data_1_state,
  output         io_r_resp_data_1_clients,
  output [1:0]   io_r_resp_data_1_alias,
  output         io_r_resp_data_1_prefetch,
  output [2:0]   io_r_resp_data_1_prefetchSrc,
  output         io_r_resp_data_1_accessed,
  output         io_r_resp_data_1_tagErr,
  output         io_r_resp_data_1_dataErr,
  output         io_r_resp_data_2_dirty,
  output [1:0]   io_r_resp_data_2_state,
  output         io_r_resp_data_2_clients,
  output [1:0]   io_r_resp_data_2_alias,
  output         io_r_resp_data_2_prefetch,
  output [2:0]   io_r_resp_data_2_prefetchSrc,
  output         io_r_resp_data_2_accessed,
  output         io_r_resp_data_2_tagErr,
  output         io_r_resp_data_2_dataErr,
  output         io_r_resp_data_3_dirty,
  output [1:0]   io_r_resp_data_3_state,
  output         io_r_resp_data_3_clients,
  output [1:0]   io_r_resp_data_3_alias,
  output         io_r_resp_data_3_prefetch,
  output [2:0]   io_r_resp_data_3_prefetchSrc,
  output         io_r_resp_data_3_accessed,
  output         io_r_resp_data_3_tagErr,
  output         io_r_resp_data_3_dataErr,
  output         io_r_resp_data_4_dirty,
  output [1:0]   io_r_resp_data_4_state,
  output         io_r_resp_data_4_clients,
  output [1:0]   io_r_resp_data_4_alias,
  output         io_r_resp_data_4_prefetch,
  output [2:0]   io_r_resp_data_4_prefetchSrc,
  output         io_r_resp_data_4_accessed,
  output         io_r_resp_data_4_tagErr,
  output         io_r_resp_data_4_dataErr,
  output         io_r_resp_data_5_dirty,
  output [1:0]   io_r_resp_data_5_state,
  output         io_r_resp_data_5_clients,
  output [1:0]   io_r_resp_data_5_alias,
  output         io_r_resp_data_5_prefetch,
  output [2:0]   io_r_resp_data_5_prefetchSrc,
  output         io_r_resp_data_5_accessed,
  output         io_r_resp_data_5_tagErr,
  output         io_r_resp_data_5_dataErr,
  output         io_r_resp_data_6_dirty,
  output [1:0]   io_r_resp_data_6_state,
  output         io_r_resp_data_6_clients,
  output [1:0]   io_r_resp_data_6_alias,
  output         io_r_resp_data_6_prefetch,
  output [2:0]   io_r_resp_data_6_prefetchSrc,
  output         io_r_resp_data_6_accessed,
  output         io_r_resp_data_6_tagErr,
  output         io_r_resp_data_6_dataErr,
  output         io_r_resp_data_7_dirty,
  output [1:0]   io_r_resp_data_7_state,
  output         io_r_resp_data_7_clients,
  output [1:0]   io_r_resp_data_7_alias,
  output         io_r_resp_data_7_prefetch,
  output [2:0]   io_r_resp_data_7_prefetchSrc,
  output         io_r_resp_data_7_accessed,
  output         io_r_resp_data_7_tagErr,
  output         io_r_resp_data_7_dataErr,
  output         io_w_req_ready,
  input          io_w_req_valid,
  input  [8:0]   io_w_req_bits_setIdx,
  input          io_w_req_bits_data_0_dirty,
  input  [1:0]   io_w_req_bits_data_0_state,
  input          io_w_req_bits_data_0_clients,
  input  [1:0]   io_w_req_bits_data_0_alias,
  input          io_w_req_bits_data_0_prefetch,
  input  [2:0]   io_w_req_bits_data_0_prefetchSrc,
  input          io_w_req_bits_data_0_accessed,
  input          io_w_req_bits_data_0_tagErr,
  input          io_w_req_bits_data_0_dataErr,
  input          io_w_req_bits_data_1_dirty,
  input  [1:0]   io_w_req_bits_data_1_state,
  input          io_w_req_bits_data_1_clients,
  input  [1:0]   io_w_req_bits_data_1_alias,
  input          io_w_req_bits_data_1_prefetch,
  input  [2:0]   io_w_req_bits_data_1_prefetchSrc,
  input          io_w_req_bits_data_1_accessed,
  input          io_w_req_bits_data_1_tagErr,
  input          io_w_req_bits_data_1_dataErr,
  input          io_w_req_bits_data_2_dirty,
  input  [1:0]   io_w_req_bits_data_2_state,
  input          io_w_req_bits_data_2_clients,
  input  [1:0]   io_w_req_bits_data_2_alias,
  input          io_w_req_bits_data_2_prefetch,
  input  [2:0]   io_w_req_bits_data_2_prefetchSrc,
  input          io_w_req_bits_data_2_accessed,
  input          io_w_req_bits_data_2_tagErr,
  input          io_w_req_bits_data_2_dataErr,
  input          io_w_req_bits_data_3_dirty,
  input  [1:0]   io_w_req_bits_data_3_state,
  input          io_w_req_bits_data_3_clients,
  input  [1:0]   io_w_req_bits_data_3_alias,
  input          io_w_req_bits_data_3_prefetch,
  input  [2:0]   io_w_req_bits_data_3_prefetchSrc,
  input          io_w_req_bits_data_3_accessed,
  input          io_w_req_bits_data_3_tagErr,
  input          io_w_req_bits_data_3_dataErr,
  input          io_w_req_bits_data_4_dirty,
  input  [1:0]   io_w_req_bits_data_4_state,
  input          io_w_req_bits_data_4_clients,
  input  [1:0]   io_w_req_bits_data_4_alias,
  input          io_w_req_bits_data_4_prefetch,
  input  [2:0]   io_w_req_bits_data_4_prefetchSrc,
  input          io_w_req_bits_data_4_accessed,
  input          io_w_req_bits_data_4_tagErr,
  input          io_w_req_bits_data_4_dataErr,
  input          io_w_req_bits_data_5_dirty,
  input  [1:0]   io_w_req_bits_data_5_state,
  input          io_w_req_bits_data_5_clients,
  input  [1:0]   io_w_req_bits_data_5_alias,
  input          io_w_req_bits_data_5_prefetch,
  input  [2:0]   io_w_req_bits_data_5_prefetchSrc,
  input          io_w_req_bits_data_5_accessed,
  input          io_w_req_bits_data_5_tagErr,
  input          io_w_req_bits_data_5_dataErr,
  input          io_w_req_bits_data_6_dirty,
  input  [1:0]   io_w_req_bits_data_6_state,
  input          io_w_req_bits_data_6_clients,
  input  [1:0]   io_w_req_bits_data_6_alias,
  input          io_w_req_bits_data_6_prefetch,
  input  [2:0]   io_w_req_bits_data_6_prefetchSrc,
  input          io_w_req_bits_data_6_accessed,
  input          io_w_req_bits_data_6_tagErr,
  input          io_w_req_bits_data_6_dataErr,
  input          io_w_req_bits_data_7_dirty,
  input  [1:0]   io_w_req_bits_data_7_state,
  input          io_w_req_bits_data_7_clients,
  input  [1:0]   io_w_req_bits_data_7_alias,
  input          io_w_req_bits_data_7_prefetch,
  input  [2:0]   io_w_req_bits_data_7_prefetchSrc,
  input          io_w_req_bits_data_7_accessed,
  input          io_w_req_bits_data_7_tagErr,
  input          io_w_req_bits_data_7_dataErr,
  input  [7:0]   io_w_req_bits_waymask,
  input          io_broadcast_ram_hold,
  input          io_broadcast_ram_bypass,
  input          io_broadcast_ram_bp_clken,
  input          io_broadcast_ram_aux_clk,
  input          io_broadcast_ram_aux_ckbp,
  input          io_broadcast_ram_mcp_hold,
  input  [63:0]  io_broadcast_ram_ctl,
  input          io_broadcast_cgen,
  input  [9:0]   boreChildrenBd_bore_addr,
  input  [9:0]   boreChildrenBd_bore_addr_rd,
  input  [103:0] boreChildrenBd_bore_wdata,
  input  [7:0]   boreChildrenBd_bore_wmask,
  input          boreChildrenBd_bore_re,
  input          boreChildrenBd_bore_we,
  output [103:0] boreChildrenBd_bore_rdata,
  input          boreChildrenBd_bore_ack,
  input          boreChildrenBd_bore_selectedOH,
  input  [5:0]   boreChildrenBd_bore_array
);

  wire [103:0] _array_RW0_rdata;
  wire [9:0]   mbistBd_addr = boreChildrenBd_bore_addr;
  wire [9:0]   mbistBd_addr_rd = boreChildrenBd_bore_addr_rd;
  wire [103:0] mbistBd_wdata = boreChildrenBd_bore_wdata;
  wire [7:0]   mbistBd_wmask = boreChildrenBd_bore_wmask;
  wire         mbistBd_re = boreChildrenBd_bore_re;
  wire         mbistBd_we = boreChildrenBd_bore_we;
  wire         mbistBd_ack = boreChildrenBd_bore_ack;
  wire         mbistBd_selectedOH = boreChildrenBd_bore_selectedOH;
  wire [5:0]   mbistBd_array = boreChildrenBd_bore_array;
  wire         rckEn = mbistBd_ack ? mbistBd_re : ~io_w_req_valid & io_r_req_valid;
  wire         finalRamWen =
    (mbistBd_ack ? mbistBd_we : io_w_req_valid) & ~io_broadcast_ram_hold;
  reg          respReg;
  reg  [103:0] rdataReg;
  wire [103:0] mbistBd_rdata = rdataReg;
  always @(posedge clock or posedge reset) begin
    if (reset)
      respReg <= 1'h0;
    else
      respReg <= rckEn;
  end // always @(posedge, posedge)
  always @(posedge clock) begin
    if (respReg)
      rdataReg <= _array_RW0_rdata;
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:23];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [4:0] i = 5'h0; i < 5'h18; i += 5'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        respReg = _RANDOM[5'h4][3];
        rdataReg =
          {_RANDOM[5'h14][31:4], _RANDOM[5'h15], _RANDOM[5'h16], _RANDOM[5'h17][11:0]};
      `endif // RANDOMIZE_REG_INIT
      if (reset)
        respReg = 1'h0;
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  sram_array_1p512x104m13s1h0l1b_l2_meta array (
    .mbist_dft_ram_bypass   (io_broadcast_ram_bypass),
    .mbist_dft_ram_bp_clken (io_broadcast_ram_bp_clken),
    .RW0_clk                (clock),
    .RW0_addr
      (mbistBd_ack
         ? mbistBd_addr_rd[8:0]
         : finalRamWen ? io_w_req_bits_setIdx : io_r_req_bits_setIdx),
    .RW0_en                 (finalRamWen | rckEn),
    .RW0_wmode              (finalRamWen),
    .RW0_wmask
      (mbistBd_ack ? {8{mbistBd_selectedOH}} & mbistBd_wmask : io_w_req_bits_waymask),
    .RW0_wdata
      (mbistBd_ack
         ? mbistBd_wdata
         : {io_w_req_bits_data_7_dirty,
            io_w_req_bits_data_7_state,
            io_w_req_bits_data_7_clients,
            io_w_req_bits_data_7_alias,
            io_w_req_bits_data_7_prefetch,
            io_w_req_bits_data_7_prefetchSrc,
            io_w_req_bits_data_7_accessed,
            io_w_req_bits_data_7_tagErr,
            io_w_req_bits_data_7_dataErr,
            io_w_req_bits_data_6_dirty,
            io_w_req_bits_data_6_state,
            io_w_req_bits_data_6_clients,
            io_w_req_bits_data_6_alias,
            io_w_req_bits_data_6_prefetch,
            io_w_req_bits_data_6_prefetchSrc,
            io_w_req_bits_data_6_accessed,
            io_w_req_bits_data_6_tagErr,
            io_w_req_bits_data_6_dataErr,
            io_w_req_bits_data_5_dirty,
            io_w_req_bits_data_5_state,
            io_w_req_bits_data_5_clients,
            io_w_req_bits_data_5_alias,
            io_w_req_bits_data_5_prefetch,
            io_w_req_bits_data_5_prefetchSrc,
            io_w_req_bits_data_5_accessed,
            io_w_req_bits_data_5_tagErr,
            io_w_req_bits_data_5_dataErr,
            io_w_req_bits_data_4_dirty,
            io_w_req_bits_data_4_state,
            io_w_req_bits_data_4_clients,
            io_w_req_bits_data_4_alias,
            io_w_req_bits_data_4_prefetch,
            io_w_req_bits_data_4_prefetchSrc,
            io_w_req_bits_data_4_accessed,
            io_w_req_bits_data_4_tagErr,
            io_w_req_bits_data_4_dataErr,
            io_w_req_bits_data_3_dirty,
            io_w_req_bits_data_3_state,
            io_w_req_bits_data_3_clients,
            io_w_req_bits_data_3_alias,
            io_w_req_bits_data_3_prefetch,
            io_w_req_bits_data_3_prefetchSrc,
            io_w_req_bits_data_3_accessed,
            io_w_req_bits_data_3_tagErr,
            io_w_req_bits_data_3_dataErr,
            io_w_req_bits_data_2_dirty,
            io_w_req_bits_data_2_state,
            io_w_req_bits_data_2_clients,
            io_w_req_bits_data_2_alias,
            io_w_req_bits_data_2_prefetch,
            io_w_req_bits_data_2_prefetchSrc,
            io_w_req_bits_data_2_accessed,
            io_w_req_bits_data_2_tagErr,
            io_w_req_bits_data_2_dataErr,
            io_w_req_bits_data_1_dirty,
            io_w_req_bits_data_1_state,
            io_w_req_bits_data_1_clients,
            io_w_req_bits_data_1_alias,
            io_w_req_bits_data_1_prefetch,
            io_w_req_bits_data_1_prefetchSrc,
            io_w_req_bits_data_1_accessed,
            io_w_req_bits_data_1_tagErr,
            io_w_req_bits_data_1_dataErr,
            io_w_req_bits_data_0_dirty,
            io_w_req_bits_data_0_state,
            io_w_req_bits_data_0_clients,
            io_w_req_bits_data_0_alias,
            io_w_req_bits_data_0_prefetch,
            io_w_req_bits_data_0_prefetchSrc,
            io_w_req_bits_data_0_accessed,
            io_w_req_bits_data_0_tagErr,
            io_w_req_bits_data_0_dataErr}),
    .RW0_rdata              (_array_RW0_rdata)
  );
  assign io_r_req_ready = ~io_w_req_valid;
  assign io_r_resp_data_0_dirty = _array_RW0_rdata[12];
  assign io_r_resp_data_0_state = _array_RW0_rdata[11:10];
  assign io_r_resp_data_0_clients = _array_RW0_rdata[9];
  assign io_r_resp_data_0_alias = _array_RW0_rdata[8:7];
  assign io_r_resp_data_0_prefetch = _array_RW0_rdata[6];
  assign io_r_resp_data_0_prefetchSrc = _array_RW0_rdata[5:3];
  assign io_r_resp_data_0_accessed = _array_RW0_rdata[2];
  assign io_r_resp_data_0_tagErr = _array_RW0_rdata[1];
  assign io_r_resp_data_0_dataErr = _array_RW0_rdata[0];
  assign io_r_resp_data_1_dirty = _array_RW0_rdata[25];
  assign io_r_resp_data_1_state = _array_RW0_rdata[24:23];
  assign io_r_resp_data_1_clients = _array_RW0_rdata[22];
  assign io_r_resp_data_1_alias = _array_RW0_rdata[21:20];
  assign io_r_resp_data_1_prefetch = _array_RW0_rdata[19];
  assign io_r_resp_data_1_prefetchSrc = _array_RW0_rdata[18:16];
  assign io_r_resp_data_1_accessed = _array_RW0_rdata[15];
  assign io_r_resp_data_1_tagErr = _array_RW0_rdata[14];
  assign io_r_resp_data_1_dataErr = _array_RW0_rdata[13];
  assign io_r_resp_data_2_dirty = _array_RW0_rdata[38];
  assign io_r_resp_data_2_state = _array_RW0_rdata[37:36];
  assign io_r_resp_data_2_clients = _array_RW0_rdata[35];
  assign io_r_resp_data_2_alias = _array_RW0_rdata[34:33];
  assign io_r_resp_data_2_prefetch = _array_RW0_rdata[32];
  assign io_r_resp_data_2_prefetchSrc = _array_RW0_rdata[31:29];
  assign io_r_resp_data_2_accessed = _array_RW0_rdata[28];
  assign io_r_resp_data_2_tagErr = _array_RW0_rdata[27];
  assign io_r_resp_data_2_dataErr = _array_RW0_rdata[26];
  assign io_r_resp_data_3_dirty = _array_RW0_rdata[51];
  assign io_r_resp_data_3_state = _array_RW0_rdata[50:49];
  assign io_r_resp_data_3_clients = _array_RW0_rdata[48];
  assign io_r_resp_data_3_alias = _array_RW0_rdata[47:46];
  assign io_r_resp_data_3_prefetch = _array_RW0_rdata[45];
  assign io_r_resp_data_3_prefetchSrc = _array_RW0_rdata[44:42];
  assign io_r_resp_data_3_accessed = _array_RW0_rdata[41];
  assign io_r_resp_data_3_tagErr = _array_RW0_rdata[40];
  assign io_r_resp_data_3_dataErr = _array_RW0_rdata[39];
  assign io_r_resp_data_4_dirty = _array_RW0_rdata[64];
  assign io_r_resp_data_4_state = _array_RW0_rdata[63:62];
  assign io_r_resp_data_4_clients = _array_RW0_rdata[61];
  assign io_r_resp_data_4_alias = _array_RW0_rdata[60:59];
  assign io_r_resp_data_4_prefetch = _array_RW0_rdata[58];
  assign io_r_resp_data_4_prefetchSrc = _array_RW0_rdata[57:55];
  assign io_r_resp_data_4_accessed = _array_RW0_rdata[54];
  assign io_r_resp_data_4_tagErr = _array_RW0_rdata[53];
  assign io_r_resp_data_4_dataErr = _array_RW0_rdata[52];
  assign io_r_resp_data_5_dirty = _array_RW0_rdata[77];
  assign io_r_resp_data_5_state = _array_RW0_rdata[76:75];
  assign io_r_resp_data_5_clients = _array_RW0_rdata[74];
  assign io_r_resp_data_5_alias = _array_RW0_rdata[73:72];
  assign io_r_resp_data_5_prefetch = _array_RW0_rdata[71];
  assign io_r_resp_data_5_prefetchSrc = _array_RW0_rdata[70:68];
  assign io_r_resp_data_5_accessed = _array_RW0_rdata[67];
  assign io_r_resp_data_5_tagErr = _array_RW0_rdata[66];
  assign io_r_resp_data_5_dataErr = _array_RW0_rdata[65];
  assign io_r_resp_data_6_dirty = _array_RW0_rdata[90];
  assign io_r_resp_data_6_state = _array_RW0_rdata[89:88];
  assign io_r_resp_data_6_clients = _array_RW0_rdata[87];
  assign io_r_resp_data_6_alias = _array_RW0_rdata[86:85];
  assign io_r_resp_data_6_prefetch = _array_RW0_rdata[84];
  assign io_r_resp_data_6_prefetchSrc = _array_RW0_rdata[83:81];
  assign io_r_resp_data_6_accessed = _array_RW0_rdata[80];
  assign io_r_resp_data_6_tagErr = _array_RW0_rdata[79];
  assign io_r_resp_data_6_dataErr = _array_RW0_rdata[78];
  assign io_r_resp_data_7_dirty = _array_RW0_rdata[103];
  assign io_r_resp_data_7_state = _array_RW0_rdata[102:101];
  assign io_r_resp_data_7_clients = _array_RW0_rdata[100];
  assign io_r_resp_data_7_alias = _array_RW0_rdata[99:98];
  assign io_r_resp_data_7_prefetch = _array_RW0_rdata[97];
  assign io_r_resp_data_7_prefetchSrc = _array_RW0_rdata[96:94];
  assign io_r_resp_data_7_accessed = _array_RW0_rdata[93];
  assign io_r_resp_data_7_tagErr = _array_RW0_rdata[92];
  assign io_r_resp_data_7_dataErr = _array_RW0_rdata[91];
  assign io_w_req_ready = 1'h1;
  assign boreChildrenBd_bore_rdata = mbistBd_rdata;
endmodule

