TimeQuest Timing Analyzer report for led
Mon Jan 11 13:14:33 2016
Quartus II 64-Bit Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Hold: 'CLK'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Slow 1200mV 85C Model Metastability Report
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLK'
 24. Slow 1200mV 0C Model Hold: 'CLK'
 25. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 0C Model Metastability Report
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'CLK'
 35. Fast 1200mV 0C Model Hold: 'CLK'
 36. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast 1200mV 0C Model Metastability Report
 40. Multicorner Timing Analysis Summary
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Board Trace Model Assignments
 44. Input Transition Times
 45. Signal Integrity Metrics (Slow 1200mv 0c Model)
 46. Signal Integrity Metrics (Slow 1200mv 85c Model)
 47. Signal Integrity Metrics (Fast 1200mv 0c Model)
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; led                                                              ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE6F17C8                                                      ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 185.7 MHz ; 185.7 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -4.385 ; -74.478            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.667 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -43.149                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                   ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -4.385 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.293      ;
; -4.303 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.223      ;
; -4.234 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.142      ;
; -4.217 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.125      ;
; -4.217 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.125      ;
; -4.180 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.100      ;
; -4.148 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.056      ;
; -4.135 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.055      ;
; -4.135 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.055      ;
; -4.123 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.031      ;
; -4.066 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.974      ;
; -4.066 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.974      ;
; -4.060 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.968      ;
; -4.034 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.942      ;
; -3.980 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.888      ;
; -3.980 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.888      ;
; -3.955 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.863      ;
; -3.955 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.863      ;
; -3.947 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.867      ;
; -3.947 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.867      ;
; -3.937 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.857      ;
; -3.892 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.800      ;
; -3.892 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.800      ;
; -3.866 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.774      ;
; -3.866 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.774      ;
; -3.741 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.673      ;
; -3.724 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.656      ;
; -3.689 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.609      ;
; -3.689 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.609      ;
; -3.670 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.578      ;
; -3.649 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.557      ;
; -3.632 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.563      ;
; -3.622 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.554      ;
; -3.590 ; led0_module:U1|Count1[11] ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.521      ;
; -3.567 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.486      ;
; -3.553 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.484      ;
; -3.543 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 4.450      ;
; -3.538 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.446      ;
; -3.502 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.410      ;
; -3.502 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.410      ;
; -3.485 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.416      ;
; -3.481 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.389      ;
; -3.481 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.389      ;
; -3.472 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 4.379      ;
; -3.451 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.382      ;
; -3.440 ; led0_module:U1|Count1[9]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.371      ;
; -3.436 ; led0_module:U1|Count1[8]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.367      ;
; -3.420 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.352      ;
; -3.416 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.335      ;
; -3.407 ; led0_module:U1|Count1[5]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.325      ;
; -3.403 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.335      ;
; -3.389 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 4.296      ;
; -3.375 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.094     ; 4.282      ;
; -3.375 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.094     ; 4.282      ;
; -3.370 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.278      ;
; -3.370 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.278      ;
; -3.370 ; led0_module:U1|Count1[4]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.288      ;
; -3.366 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 4.273      ;
; -3.355 ; led0_module:U1|Count1[11] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.287      ;
; -3.353 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.284      ;
; -3.350 ; led0_module:U1|Count1[15] ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.269      ;
; -3.342 ; led0_module:U1|Count1[15] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.262      ;
; -3.330 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.249      ;
; -3.329 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.248      ;
; -3.327 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 4.234      ;
; -3.305 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.224      ;
; -3.301 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.233      ;
; -3.242 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.161      ;
; -3.229 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.148      ;
; -3.228 ; led0_module:U1|Count1[7]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.146      ;
; -3.227 ; led0_module:U1|Count1[12] ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.146      ;
; -3.223 ; led0_module:U1|Count1[11] ; led1_module:U2|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.155      ;
; -3.223 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 4.130      ;
; -3.221 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.094     ; 4.128      ;
; -3.221 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.094     ; 4.128      ;
; -3.216 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.135      ;
; -3.210 ; led0_module:U1|Count1[15] ; led1_module:U2|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.130      ;
; -3.207 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 4.114      ;
; -3.195 ; led0_module:U1|Count1[15] ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.115      ;
; -3.187 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.094     ; 4.094      ;
; -3.185 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.106      ;
; -3.179 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.099      ;
; -3.178 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.097      ;
; -3.177 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.097      ;
; -3.162 ; led0_module:U1|Count1[6]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.080      ;
; -3.152 ; led0_module:U1|Count1[9]  ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.084      ;
; -3.146 ; led0_module:U1|Count1[9]  ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.078      ;
; -3.133 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.052      ;
; -3.121 ; led0_module:U1|Count1[12] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.041      ;
; -3.120 ; led0_module:U1|Count1[19] ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.039      ;
; -3.110 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.041      ;
; -3.103 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.036      ;
; -3.092 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.011      ;
; -3.089 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 3.996      ;
; -3.086 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.005      ;
; -3.084 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.015      ;
; -3.081 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.094     ; 3.988      ;
; -3.079 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 3.986      ;
; -3.076 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.094     ; 3.983      ;
; -3.067 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.986      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                   ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.667 ; led0_module:U1|Count1[22] ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.961      ;
; 0.744 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.038      ;
; 0.747 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.761 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[15] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.056      ;
; 0.771 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.065      ;
; 0.772 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.066      ;
; 0.773 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.066      ;
; 0.786 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.079      ;
; 1.099 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.392      ;
; 1.107 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.401      ;
; 1.116 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.123 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.417      ;
; 1.123 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.417      ;
; 1.133 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.425      ;
; 1.133 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.427      ;
; 1.134 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.427      ;
; 1.151 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.444      ;
; 1.160 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.454      ;
; 1.203 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.496      ;
; 1.230 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.523      ;
; 1.230 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.523      ;
; 1.239 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.532      ;
; 1.246 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[15] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.540      ;
; 1.247 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.541      ;
; 1.247 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.541      ;
; 1.247 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.255 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.549      ;
; 1.256 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.550      ;
; 1.256 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.549      ;
; 1.263 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[15] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.557      ;
; 1.264 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.556      ;
; 1.272 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.566      ;
; 1.272 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.566      ;
; 1.274 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.567      ;
; 1.280 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.573      ;
; 1.300 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.593      ;
; 1.317 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.611      ;
; 1.343 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.636      ;
; 1.343 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.636      ;
; 1.370 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.663      ;
; 1.370 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.663      ;
; 1.372 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.665      ;
; 1.386 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.680      ;
; 1.387 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.681      ;
; 1.387 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.680      ;
; 1.388 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.681      ;
; 1.396 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.690      ;
; 1.396 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.689      ;
; 1.403 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.697      ;
; 1.403 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.697      ;
; 1.404 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[15] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.696      ;
; 1.413 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.705      ;
; 1.418 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.711      ;
; 1.421 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.713      ;
; 1.423 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.716      ;
; 1.428 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.721      ;
; 1.441 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.733      ;
; 1.442 ; led0_module:U1|Count1[18] ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.735      ;
; 1.463 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.756      ;
; 1.510 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.803      ;
; 1.512 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.805      ;
; 1.519 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.812      ;
; 1.520 ; led0_module:U1|Count1[21] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.814      ;
; 1.527 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.821      ;
; 1.527 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.820      ;
; 1.535 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.829      ;
; 1.537 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.829      ;
; 1.537 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.830      ;
; 1.544 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.836      ;
; 1.552 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.844      ;
; 1.552 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.846      ;
; 1.564 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.856      ;
; 1.572 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.864      ;
; 1.604 ; led0_module:U1|Count1[22] ; led1_module:U2|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.898      ;
; 1.604 ; led0_module:U1|Count1[22] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.898      ;
; 1.605 ; led0_module:U1|Count1[21] ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.899      ;
; 1.606 ; led0_module:U1|Count1[14] ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.900      ;
; 1.623 ; led0_module:U1|Count1[21] ; led1_module:U2|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.917      ;
; 1.626 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.920      ;
; 1.632 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.925      ;
; 1.640 ; led0_module:U1|Count1[22] ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.934      ;
; 1.642 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.936      ;
; 1.659 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.952      ;
; 1.660 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.952      ;
; 1.662 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.956      ;
; 1.666 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.960      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|rLED_Out   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led1_module:U2|rLED_Out   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led2_module:U3|rLED_Out   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led3_module:U4|rLED_Out   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[0]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[10] ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[14] ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[18] ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[1]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[2]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[3]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[4]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[5]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[6]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[7]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[12] ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[13] ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[15] ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[16] ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[17] ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[19] ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[20] ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[21] ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[22] ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|rLED_Out   ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led1_module:U2|rLED_Out   ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led2_module:U3|rLED_Out   ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led3_module:U4|rLED_Out   ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[11] ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[8]  ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[9]  ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[11] ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[8]  ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[9]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[12] ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[13] ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[15] ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[16] ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[17] ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[19] ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[20] ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[21] ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[22] ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|rLED_Out   ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led1_module:U2|rLED_Out   ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led2_module:U3|rLED_Out   ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led3_module:U4|rLED_Out   ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[14] ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[18] ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[0]  ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[10] ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[1]  ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[2]  ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[3]  ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[4]  ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[5]  ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[6]  ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[7]  ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[0]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[10]|clk         ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[1]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[2]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[3]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[4]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[5]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[6]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[7]|clk          ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[14]|clk         ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[18]|clk         ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[12]|clk         ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[13]|clk         ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[15]|clk         ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[16]|clk         ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[17]|clk         ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[19]|clk         ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[20]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 8.345 ; 7.989 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 8.345 ; 7.989 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 7.908 ; 7.693 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 7.290 ; 7.169 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 7.953 ; 7.670 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 7.035 ; 6.915 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 8.046 ; 7.700 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 7.628 ; 7.417 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 7.035 ; 6.915 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 7.667 ; 7.391 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 196.35 MHz ; 196.35 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.093 ; -67.707           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.618 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -43.149                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -4.093 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 5.008      ;
; -4.075 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.004      ;
; -3.936 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.851      ;
; -3.936 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.851      ;
; -3.918 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.847      ;
; -3.918 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.847      ;
; -3.901 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.830      ;
; -3.890 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.805      ;
; -3.882 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.797      ;
; -3.824 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.739      ;
; -3.781 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.696      ;
; -3.742 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.657      ;
; -3.735 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.664      ;
; -3.735 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.664      ;
; -3.733 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.648      ;
; -3.733 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.648      ;
; -3.725 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.640      ;
; -3.725 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.640      ;
; -3.682 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.611      ;
; -3.667 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.582      ;
; -3.667 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.582      ;
; -3.624 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.539      ;
; -3.624 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.539      ;
; -3.585 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.500      ;
; -3.585 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.500      ;
; -3.505 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.434      ;
; -3.505 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.434      ;
; -3.457 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.372      ;
; -3.440 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.385      ;
; -3.356 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.271      ;
; -3.306 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.235      ;
; -3.300 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.215      ;
; -3.300 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.215      ;
; -3.288 ; led0_module:U1|Count1[11] ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.231      ;
; -3.288 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.231      ;
; -3.283 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.228      ;
; -3.256 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.199      ;
; -3.251 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 4.163      ;
; -3.251 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.166      ;
; -3.199 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.114      ;
; -3.199 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.114      ;
; -3.192 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.137      ;
; -3.161 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.106      ;
; -3.150 ; led0_module:U1|Count1[11] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.095      ;
; -3.149 ; led0_module:U1|Count1[9]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.092      ;
; -3.141 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 4.053      ;
; -3.136 ; led0_module:U1|Count1[15] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.067      ;
; -3.127 ; led0_module:U1|Count1[8]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.070      ;
; -3.123 ; led0_module:U1|Count1[5]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.049      ;
; -3.114 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 4.026      ;
; -3.105 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.048      ;
; -3.103 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.032      ;
; -3.095 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.024      ;
; -3.095 ; led0_module:U1|Count1[4]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.021      ;
; -3.094 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.090     ; 4.006      ;
; -3.094 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.009      ;
; -3.094 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.090     ; 4.006      ;
; -3.094 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.009      ;
; -3.091 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.020      ;
; -3.073 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.016      ;
; -3.070 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.013      ;
; -3.067 ; led0_module:U1|Count1[15] ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.996      ;
; -3.037 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.966      ;
; -3.022 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 3.934      ;
; -3.018 ; led0_module:U1|Count1[11] ; led1_module:U2|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.963      ;
; -3.016 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 3.928      ;
; -3.004 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.949      ;
; -3.004 ; led0_module:U1|Count1[15] ; led1_module:U2|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.935      ;
; -2.994 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.923      ;
; -2.985 ; led0_module:U1|Count1[15] ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.916      ;
; -2.976 ; led0_module:U1|Count1[7]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.902      ;
; -2.957 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.090     ; 3.869      ;
; -2.957 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.090     ; 3.869      ;
; -2.955 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.884      ;
; -2.954 ; led0_module:U1|Count1[12] ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.883      ;
; -2.944 ; led0_module:U1|Count1[9]  ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.889      ;
; -2.932 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.863      ;
; -2.932 ; led0_module:U1|Count1[9]  ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.877      ;
; -2.930 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.861      ;
; -2.924 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.856      ;
; -2.914 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.859      ;
; -2.911 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 3.823      ;
; -2.911 ; led0_module:U1|Count1[6]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.837      ;
; -2.908 ; led0_module:U1|Count1[12] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.839      ;
; -2.906 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.852      ;
; -2.898 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 3.810      ;
; -2.892 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.090     ; 3.804      ;
; -2.888 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.817      ;
; -2.880 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.809      ;
; -2.875 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.818      ;
; -2.874 ; led0_module:U1|Count1[19] ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.803      ;
; -2.833 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.761      ;
; -2.822 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.751      ;
; -2.817 ; led0_module:U1|Count1[11] ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.762      ;
; -2.816 ; led0_module:U1|Count1[8]  ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.761      ;
; -2.802 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 3.714      ;
; -2.783 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 3.695      ;
; -2.779 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.708      ;
; -2.776 ; led0_module:U1|Count1[12] ; led1_module:U2|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.707      ;
; -2.773 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.090     ; 3.685      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                    ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.618 ; led0_module:U1|Count1[22] ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.886      ;
; 0.692 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.960      ;
; 0.694 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.962      ;
; 0.697 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.965      ;
; 0.705 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.707 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[15] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.709 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.715 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.983      ;
; 0.717 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.985      ;
; 0.719 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.987      ;
; 0.729 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.997      ;
; 1.014 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.284      ;
; 1.018 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.286      ;
; 1.026 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.030 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.299      ;
; 1.031 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.300      ;
; 1.036 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.304      ;
; 1.038 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.306      ;
; 1.042 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.307      ;
; 1.052 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.320      ;
; 1.076 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.344      ;
; 1.108 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.376      ;
; 1.110 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.378      ;
; 1.115 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.383      ;
; 1.125 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[15] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.393      ;
; 1.126 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.394      ;
; 1.127 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.395      ;
; 1.136 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.404      ;
; 1.137 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.405      ;
; 1.138 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.406      ;
; 1.149 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.414      ;
; 1.149 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[15] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.417      ;
; 1.152 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.420      ;
; 1.153 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.421      ;
; 1.158 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.426      ;
; 1.163 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.431      ;
; 1.165 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.433      ;
; 1.175 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.443      ;
; 1.190 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.458      ;
; 1.230 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.498      ;
; 1.232 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.500      ;
; 1.237 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.505      ;
; 1.242 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.510      ;
; 1.242 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.510      ;
; 1.243 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.511      ;
; 1.247 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.515      ;
; 1.251 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.519      ;
; 1.259 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.527      ;
; 1.260 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.528      ;
; 1.270 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.538      ;
; 1.271 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[15] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.536      ;
; 1.271 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.539      ;
; 1.275 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.543      ;
; 1.275 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.543      ;
; 1.286 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.551      ;
; 1.295 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.563      ;
; 1.300 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.565      ;
; 1.301 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.569      ;
; 1.315 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.580      ;
; 1.317 ; led0_module:U1|Count1[18] ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.585      ;
; 1.331 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.599      ;
; 1.337 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.605      ;
; 1.347 ; led0_module:U1|Count1[21] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.617      ;
; 1.354 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.622      ;
; 1.370 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.638      ;
; 1.381 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.649      ;
; 1.384 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.652      ;
; 1.386 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.654      ;
; 1.393 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.658      ;
; 1.394 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.659      ;
; 1.397 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.665      ;
; 1.397 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.665      ;
; 1.400 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.665      ;
; 1.409 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.677      ;
; 1.420 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.685      ;
; 1.421 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.686      ;
; 1.424 ; led0_module:U1|Count1[22] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.694      ;
; 1.428 ; led0_module:U1|Count1[22] ; led1_module:U2|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.698      ;
; 1.429 ; led0_module:U1|Count1[21] ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.699      ;
; 1.446 ; led0_module:U1|Count1[21] ; led1_module:U2|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.716      ;
; 1.460 ; led0_module:U1|Count1[22] ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.730      ;
; 1.471 ; led0_module:U1|Count1[14] ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.740      ;
; 1.475 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.743      ;
; 1.480 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.748      ;
; 1.489 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.757      ;
; 1.491 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.759      ;
; 1.495 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.760      ;
; 1.497 ; led0_module:U1|Count1[14] ; led0_module:U1|Count1[15] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.763      ;
; 1.502 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.770      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|rLED_Out   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led1_module:U2|rLED_Out   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led2_module:U3|rLED_Out   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; led3_module:U4|rLED_Out   ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[11] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[8]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[9]  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[0]  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[10] ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[12] ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[13] ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[14] ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[15] ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[16] ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[17] ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[18] ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[19] ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[1]  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[20] ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[21] ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[22] ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[2]  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[3]  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[4]  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[5]  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[6]  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[7]  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|rLED_Out   ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led1_module:U2|rLED_Out   ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led2_module:U3|rLED_Out   ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led3_module:U4|rLED_Out   ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[14] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[18] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led1_module:U2|rLED_Out   ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led2_module:U3|rLED_Out   ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led3_module:U4|rLED_Out   ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[0]  ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[10] ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[12] ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[13] ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[15] ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[16] ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[17] ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[19] ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[1]  ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[20] ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[21] ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[22] ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[2]  ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[3]  ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[4]  ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[5]  ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[6]  ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[7]  ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|rLED_Out   ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[11] ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[8]  ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[9]  ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[11]|clk         ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[8]|clk          ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[9]|clk          ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[0]|clk          ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[10]|clk         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[12]|clk         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[13]|clk         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[15]|clk         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[16]|clk         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[17]|clk         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[19]|clk         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[1]|clk          ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[20]|clk         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[21]|clk         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[22]|clk         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[2]|clk          ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[3]|clk          ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[4]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 7.668 ; 7.159 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 7.668 ; 7.159 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 7.251 ; 6.900 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 6.649 ; 6.429 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 7.361 ; 6.939 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 6.398 ; 6.182 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 7.376 ; 6.883 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 6.977 ; 6.634 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 6.398 ; 6.182 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 7.079 ; 6.670 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.376 ; -18.148           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.273 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -37.980                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.376 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.327      ;
; -1.310 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.251      ;
; -1.302 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.253      ;
; -1.285 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.236      ;
; -1.284 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.235      ;
; -1.273 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.214      ;
; -1.244 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.195      ;
; -1.237 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.178      ;
; -1.219 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.160      ;
; -1.218 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.159      ;
; -1.213 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.154      ;
; -1.211 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.162      ;
; -1.210 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.161      ;
; -1.182 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.123      ;
; -1.181 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.122      ;
; -1.170 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.111      ;
; -1.158 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.099      ;
; -1.146 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.087      ;
; -1.145 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.086      ;
; -1.140 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 2.103      ;
; -1.122 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.063      ;
; -1.121 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.062      ;
; -1.115 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 2.078      ;
; -1.087 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 2.050      ;
; -1.086 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 2.046      ;
; -1.080 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.031      ;
; -1.079 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.030      ;
; -1.079 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.020      ;
; -1.078 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.019      ;
; -1.067 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.008      ;
; -1.066 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.007      ;
; -1.061 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 2.021      ;
; -1.058 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.999      ;
; -1.033 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.993      ;
; -1.012 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.953      ;
; -0.994 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 1.957      ;
; -0.979 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.939      ;
; -0.969 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 1.932      ;
; -0.967 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.908      ;
; -0.966 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.907      ;
; -0.961 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.898      ;
; -0.961 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.902      ;
; -0.959 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.896      ;
; -0.956 ; led0_module:U1|Count1[11] ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.916      ;
; -0.950 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.887      ;
; -0.941 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 1.904      ;
; -0.926 ; led0_module:U1|Count1[11] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.024     ; 1.889      ;
; -0.921 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.862      ;
; -0.920 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.861      ;
; -0.913 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.863      ;
; -0.905 ; led0_module:U1|Count1[8]  ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.865      ;
; -0.897 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.834      ;
; -0.887 ; led0_module:U1|Count1[8]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.847      ;
; -0.886 ; led0_module:U1|Count1[9]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.846      ;
; -0.885 ; led0_module:U1|Count1[15] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.838      ;
; -0.884 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.821      ;
; -0.882 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.842      ;
; -0.881 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.818      ;
; -0.876 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.826      ;
; -0.870 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.811      ;
; -0.869 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.810      ;
; -0.868 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.805      ;
; -0.867 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.804      ;
; -0.863 ; led0_module:U1|Count1[9]  ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.024     ; 1.826      ;
; -0.857 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.806      ;
; -0.847 ; led0_module:U1|Count1[11] ; led1_module:U2|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.024     ; 1.810      ;
; -0.847 ; led0_module:U1|Count1[15] ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.800      ;
; -0.846 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.796      ;
; -0.837 ; led0_module:U1|Count1[9]  ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.024     ; 1.800      ;
; -0.834 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.771      ;
; -0.831 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.768      ;
; -0.829 ; led0_module:U1|Count1[5]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.775      ;
; -0.828 ; led0_module:U1|Count1[11] ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 1.000        ; -0.023     ; 1.792      ;
; -0.824 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.761      ;
; -0.820 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.757      ;
; -0.816 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.766      ;
; -0.814 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.763      ;
; -0.813 ; led0_module:U1|Count1[4]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.759      ;
; -0.811 ; led0_module:U1|Count1[15] ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.761      ;
; -0.806 ; led0_module:U1|Count1[15] ; led1_module:U2|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.759      ;
; -0.803 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.753      ;
; -0.796 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.733      ;
; -0.795 ; led0_module:U1|Count1[11] ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.024     ; 1.758      ;
; -0.794 ; led0_module:U1|Count1[12] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.747      ;
; -0.793 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.730      ;
; -0.793 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[18] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.742      ;
; -0.792 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.729      ;
; -0.786 ; led0_module:U1|Count1[8]  ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.024     ; 1.749      ;
; -0.779 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.739      ;
; -0.775 ; led0_module:U1|Count1[9]  ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.735      ;
; -0.774 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.724      ;
; -0.770 ; led0_module:U1|Count1[18] ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 1.708      ;
; -0.769 ; led0_module:U1|Count1[8]  ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.024     ; 1.732      ;
; -0.767 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.704      ;
; -0.767 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 1.704      ;
; -0.766 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.716      ;
; -0.764 ; led0_module:U1|Count1[7]  ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.710      ;
; -0.762 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.716      ;
; -0.761 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.711      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                    ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.273 ; led0_module:U1|Count1[22] ; led0_module:U1|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.394      ;
; 0.297 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.419      ;
; 0.303 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[15] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.309 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.432      ;
; 0.316 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.437      ;
; 0.446 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.567      ;
; 0.454 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.581      ;
; 0.463 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.467 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.585      ;
; 0.469 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.590      ;
; 0.478 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.599      ;
; 0.490 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.611      ;
; 0.509 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.630      ;
; 0.512 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.633      ;
; 0.516 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[15] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; led0_module:U1|Count1[19] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.640      ;
; 0.522 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.644      ;
; 0.526 ; led0_module:U1|Count1[22] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.647      ;
; 0.526 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.647      ;
; 0.529 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[15] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.650      ;
; 0.531 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.648      ;
; 0.532 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.654      ;
; 0.544 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.665      ;
; 0.545 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.666      ;
; 0.547 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.668      ;
; 0.571 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.692      ;
; 0.574 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.695      ;
; 0.575 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.696      ;
; 0.581 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.702      ;
; 0.582 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.703      ;
; 0.586 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.707      ;
; 0.588 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.709      ;
; 0.589 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.710      ;
; 0.595 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.716      ;
; 0.595 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.716      ;
; 0.597 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[15] ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.714      ;
; 0.600 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.717      ;
; 0.601 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.718      ;
; 0.602 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.723      ;
; 0.611 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.732      ;
; 0.617 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.734      ;
; 0.620 ; led0_module:U1|Count1[18] ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.740      ;
; 0.631 ; led0_module:U1|Count1[21] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.754      ;
; 0.631 ; led0_module:U1|Count1[14] ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.753      ;
; 0.635 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.756      ;
; 0.641 ; led0_module:U1|Count1[1]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.762      ;
; 0.644 ; led0_module:U1|Count1[3]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.765      ;
; 0.647 ; led0_module:U1|Count1[22] ; led2_module:U3|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.770      ;
; 0.649 ; led0_module:U1|Count1[15] ; led0_module:U1|Count1[21] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.770      ;
; 0.651 ; led0_module:U1|Count1[13] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.772      ;
; 0.654 ; led0_module:U1|Count1[22] ; led1_module:U2|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.777      ;
; 0.655 ; led0_module:U1|Count1[0]  ; led0_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.776      ;
; 0.656 ; led0_module:U1|Count1[5]  ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.773      ;
; 0.657 ; led0_module:U1|Count1[2]  ; led0_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.778      ;
; 0.658 ; led0_module:U1|Count1[21] ; led1_module:U2|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.781      ;
; 0.659 ; led0_module:U1|Count1[21] ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.782      ;
; 0.663 ; led0_module:U1|Count1[10] ; led0_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.780      ;
; 0.664 ; led0_module:U1|Count1[7]  ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.781      ;
; 0.664 ; led0_module:U1|Count1[12] ; led0_module:U1|Count1[20] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.785      ;
; 0.668 ; led0_module:U1|Count1[17] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.789      ;
; 0.670 ; led0_module:U1|Count1[21] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.791      ;
; 0.672 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[12] ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.789      ;
; 0.673 ; led0_module:U1|Count1[22] ; led3_module:U4|rLED_Out   ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.796      ;
; 0.680 ; led0_module:U1|Count1[6]  ; led0_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.797      ;
; 0.681 ; led0_module:U1|Count1[16] ; led0_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.802      ;
; 0.683 ; led0_module:U1|Count1[20] ; led0_module:U1|Count1[22] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.804      ;
; 0.699 ; led0_module:U1|Count1[14] ; led0_module:U1|Count1[15] ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.817      ;
; 0.699 ; led0_module:U1|Count1[4]  ; led0_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.820      ;
; 0.700 ; led0_module:U1|Count1[14] ; led0_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.822      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|Count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led0_module:U1|rLED_Out   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led1_module:U2|rLED_Out   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led2_module:U3|rLED_Out   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; led3_module:U4|rLED_Out   ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[11] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[8]  ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[9]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[12] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[13] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[15] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[16] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[17] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[19] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[20] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[21] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[22] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|rLED_Out   ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[0]  ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[10] ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[14] ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[18] ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[1]  ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[2]  ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[3]  ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[4]  ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[5]  ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[6]  ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led0_module:U1|Count1[7]  ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led1_module:U2|rLED_Out   ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led2_module:U3|rLED_Out   ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; led3_module:U4|rLED_Out   ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[11]|clk         ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[8]|clk          ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[9]|clk          ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[12]|clk         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[13]|clk         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[15]|clk         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[16]|clk         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[17]|clk         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[19]|clk         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[20]|clk         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[21]|clk         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[22]|clk         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|rLED_Out|clk           ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[0]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[10]|clk         ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[14]|clk         ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[18]|clk         ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[1]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[2]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[3]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[4]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[5]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[6]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count1[7]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U2|rLED_Out|clk           ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U3|rLED_Out|clk           ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U4|rLED_Out|clk           ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o               ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0] ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i               ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[0]  ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[10] ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[14] ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[18] ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[1]  ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[2]  ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[3]  ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[4]  ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[5]  ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[6]  ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led0_module:U1|Count1[7]  ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led1_module:U2|rLED_Out   ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; led2_module:U3|rLED_Out   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 3.826 ; 3.868 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 3.826 ; 3.868 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 3.676 ; 3.726 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 3.421 ; 3.448 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 3.669 ; 3.733 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 3.313 ; 3.336 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 3.701 ; 3.738 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 3.558 ; 3.603 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 3.313 ; 3.336 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 3.550 ; 3.609 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.385  ; 0.273 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -4.385  ; 0.273 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -74.478 ; 0.0   ; 0.0      ; 0.0     ; -43.149             ;
;  CLK             ; -74.478 ; 0.000 ; N/A      ; N/A     ; -43.149             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 8.345 ; 7.989 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 8.345 ; 7.989 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 7.908 ; 7.693 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 7.290 ; 7.169 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 7.953 ; 7.670 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_Out[*]  ; CLK        ; 3.313 ; 3.336 ; Rise       ; CLK             ;
;  LED_Out[0] ; CLK        ; 3.701 ; 3.738 ; Rise       ; CLK             ;
;  LED_Out[1] ; CLK        ; 3.558 ; 3.603 ; Rise       ; CLK             ;
;  LED_Out[2] ; CLK        ; 3.313 ; 3.336 ; Rise       ; CLK             ;
;  LED_Out[3] ; CLK        ; 3.550 ; 3.609 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin        ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED_Out[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------+
; Input Transition Times                                  ;
+------+--------------+-----------------+-----------------+
; Pin  ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------+--------------+-----------------+-----------------+
; CLK  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RSTn ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_Out[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LED_Out[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LED_Out[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LED_Out[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_Out[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LED_Out[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LED_Out[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LED_Out[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_Out[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED_Out[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED_Out[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED_Out[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 623      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 623      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Jan 11 13:14:28 2016
Info: Command: quartus_sta led -c led
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'led.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLK CLK
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.385
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.385       -74.478 CLK 
Info: Worst-case hold slack is 0.667
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.667         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -43.149 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.093
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.093       -67.707 CLK 
Info: Worst-case hold slack is 0.618
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.618         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -43.149 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.376
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.376       -18.148 CLK 
Info: Worst-case hold slack is 0.273
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.273         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -37.980 CLK 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 410 megabytes
    Info: Processing ended: Mon Jan 11 13:14:33 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


