-makelib xcelium_lib/xpm -sv \
  "C:/Apps/Xilinx/Vivado/2022.1/data/ip/xpm/xpm_cdc/hdl/xpm_cdc.sv" \
  "C:/Apps/Xilinx/Vivado/2022.1/data/ip/xpm/xpm_memory/hdl/xpm_memory.sv" \
-endlib
-makelib xcelium_lib/xpm \
  "C:/Apps/Xilinx/Vivado/2022.1/data/ip/xpm/xpm_VCOMP.vhd" \
-endlib
-makelib xcelium_lib/xil_defaultlib \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pipe_eq.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pipe_drp.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pipe_rate.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pipe_reset.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pipe_sync.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_gtp_pipe_rate.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_gtp_pipe_drp.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_gtp_pipe_reset.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pipe_user.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pipe_wrapper.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_qpll_drp.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_qpll_reset.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_qpll_wrapper.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_rxeq_scan.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pcie_top.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_core_top.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_axi_basic_rx_null_gen.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_axi_basic_rx_pipeline.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_axi_basic_rx.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_axi_basic_top.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_axi_basic_tx_pipeline.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_axi_basic_tx_thrtl_ctl.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_axi_basic_tx.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pcie_7x.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pcie_bram_7x.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pcie_bram_top_7x.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pcie_brams_7x.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pcie_pipe_lane.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pcie_pipe_misc.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pcie_pipe_pipeline.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_gt_top.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_gt_common.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_gtp_cpllpd_ovrd.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_gtx_cpllpd_ovrd.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_gt_rx_valid_filter_7x.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_gt_wrapper.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/source/vc707_pcie_ep_pcie2_top.v" \
  "../../../../vc707_pcie_ep_ex.gen/sources_1/ip/vc707_pcie_ep/sim/vc707_pcie_ep.v" \
-endlib
-makelib xcelium_lib/xil_defaultlib \
  glbl.v
-endlib

