## 1. 实验内容

按键按下时开始计时，按键释放时停止计时，根据整个按下的时间长度不同，执行不同的操作

如果按下时间在1S以内，让1个LED灯闪烁5次以后停下来

如果按下时间在1s~2s,让一个LED灯闪烁10 次后停下来

如果按下时间超过2s，让4个LED灯闪烁20次然后停下来



## 2. 实验所用技术

端口设计

控制信号   

层次化调用

```verilog
@(posedge clk or module_name.inside_signal)
@(posedge clk or module_name.sub_module_name.inside_signal)
```

参数化设计

```verilog
module xxx();
	parameter para = xxxx
//在使用的模块内部使用.的方式修改引用模块的参数
defparam xxx.para = yyyy
//在模块例化是传入蚕食
xxxx
#(
    .xxxx = (yyyy)
)xxxx
 
```

## 3. 实验遇到的困难及解决办法

如何确定按键时间长短

如何控制led灯闪烁相应的次数，如何知道led闪烁结束

时间超过两秒，计数器定义位宽？如何控制计数器的计数状态，比如设定的计数器溢出



## 4. 实验所学到的知识

