# 电++：集成电路原理与设计

## 目录

-   [第1章：绪论](#第1章绪论)
-   [第2章：集成电路制作工艺](#第2章集成电路制作工艺)
    -   [集成电路加工过程的三种基本操作](#集成电路加工过程的三种基本操作)
    -   [MOS管的结构](#MOS管的结构)
    -   [MOS管类型](#MOS管类型)
    -   [制作一个n阱CMOS反相器](#制作一个n阱CMOS反相器)
    -   [闩锁效应](#闩锁效应)
    -   [CMOS版图设计规则](#CMOS版图设计规则)
    -   [浅沟槽隔离](#浅沟槽隔离)
    -   [逆向掺杂](#逆向掺杂)
    -   [环绕掺杂](#环绕掺杂)
    -   [新型栅结构](#新型栅结构)
    -   [SDE](#SDE)
    -   [自对准硅化物结构](#自对准硅化物结构)
    -   [铜互连、低K介质、镶嵌](#铜互连低K介质镶嵌)
    -   [先进纳米CMOS工艺总结](#先进纳米CMOS工艺总结)
-   [第3章：集成电路中的器件及模型](#第3章集成电路中的器件及模型)
    -   [长沟道MOS器件模型](#长沟道MOS器件模型)
        -   [导电因子](#导电因子)
        -   [阈值电压](#阈值电压)
            -   [决定因素与计算](#决定因素与计算)
            -   [测量](#测量)
        -   [转移特性](#转移特性)
            -   [简单电流方程的修正](#简单电流方程的修正)
            -   [完整电流方程](#完整电流方程)
        -   [亚阈值电流](#亚阈值电流)
            -   [导通电压](#导通电压)
            -   [亚阈值斜率](#亚阈值斜率)
        -   [瞬态特性](#瞬态特性)
            -   [本征电容](#本征电容)
-   [第4章：数字集成电路的基本单元电路](#第4章数字集成电路的基本单元电路)
    -   [CMOS反相器](#CMOS反相器)
        -   [静态特性](#静态特性)
            -   [VTC](#VTC)
            -   [器件参数对VTC的影响](#器件参数对VTC的影响)
            -   [直流噪声容限](#直流噪声容限)
            -   [可恢复逻辑性](#可恢复逻辑性)
        -   [动态特性](#动态特性)
            -   [上升/下降时间](#上升下降时间)
            -   [传输延迟时间](#传输延迟时间)
            -   [负载电容](#负载电容)
            -   [环形振荡器](#环形振荡器)
            -   [CMOS反相器设计](#CMOS反相器设计)
    -   [CMOS与非门](#CMOS与非门)
        -   [静态特性](#静态特性)
        -   [动态特性](#动态特性)
    -   [CMOS或非门](#CMOS或非门)
    -   [其它逻辑门](#其它逻辑门)
        -   [复杂逻辑与级联](#复杂逻辑与级联)
        -   [异或门和同或门](#异或门和同或门)
        -   [传输门](#传输门)

北京大学出版社2022年第2版

2023暑期只看非“ \*”章节

①本书对物理细节的关注远胜另两者，可见其重点主要在于器件；②煞笔北大出版社你TM不把书印成正方形的会死是吧

0708

# 第1章：绪论

MOS管相比于双极型具有**低功耗、低电流、简结构、小面积、易隔离**的优点，CMOS具有**高密度、低功耗**的优点，目前已占据IC总产值的85%以上。

**主频、超频和睿频**：**主频**是指CPU运行时的基本时钟频率，而睿频和超频则是CPU在工作负载较高时，自动或手动提高时钟频率的功能。 具体来说，**睿频**是英特尔公司推出的一项技术，可以**自动**调整CPU的主频，以提高性能。 **超频**是指**手动**调整CPU时钟频率，使其超过官方规格的最高主频。 超频可以显著提高CPU的性能，但也可能导致稳定性问题和故障。 特点方面，主频是CPU的标称时钟频率，通常作为CPU性能的主要参考指标。 睿频是一种自动加速技术，它可以在工作负载较高时提高CPU频率，以提高性能，但它的范围和稳定性都受到CPU制造商的限制。

**摩尔定律**：IC集成度每18个月翻一番，（Masaki Yoshio）存储器集成度3年4倍增长，逻辑电路集成度5年10倍增长。

集成度的提高主要是三个方面的贡献：**特征尺寸缩小**（3年30%）；**芯片面积增大**（3年1.5倍）；**器件和电路结构的改进**。

**CE定律**（恒定电场等比例缩小定律）：由于MOS管是场效应器件，若缩小尺寸时保持内部场不变，则器件性能就不会退化。

**CV定律**（恒定电压等比例缩小定律）：功耗增大；内部场强增大→载流子漂移速度饱和→限制驱动电流

**QCE定律**（准恒定电场等比例缩小定律）：是介于CV和CE之间的一个优化等比例缩小定律，分为高性能方案和低功耗方案

表中1<ε<α

![](f4LY82PSW844eDF401HDR4JD_edit_123332481346128_4bFk.jpg)

**为什么要追求特征尺寸的缩小？**

——遵循摩尔定律，提高集成度；

——降低体积、功耗、成本；

——提高速度、性价比，使产品更具竞争力。

参考：

![](image_mxtPg7GLuR.png)

0714

# 第2章：集成电路制作工艺

硅单晶片：wafer

芯片：chip/die&#x20;

#### **集成电路加工过程的三种基本操作**

（1）**形成某种材料的薄膜**

（2）**在各种材料的薄膜上形成所需图形**（光刻和刻蚀：甩胶→曝光→显影→刻蚀→去胶）

甩胶：在材料表面形成一层光刻胶层，胶层、氧化层、硅层是层层交叠的

曝光：将光刻胶层置于掩模之下，暴露于紫外光下，表面性质将依胶的性质改变：正胶覆盖之处越曝越少，负胶覆盖之处越曝越紧

显影：如果用的是负胶，需通过物理或化学方法把没曝光的胶去掉，这样就留下了曝光后坚固聚合的那部分，就是我们想要的图案

刻蚀：去除去掉胶而暴露在外的区域的氧化层

去胶：最后去除残留在硅片上的所有光刻胶，图案转移即告完成

![](767BE253165A30843403F6F92A152A8F_kkHz68Ejrw.jpg)

（3）**通过掺杂改变材料电阻率或杂质类型**（扩散or离子注入）

通过离子注入实现掺杂（以改变杂质类型、数量和分布从而改变材料导电性能）在常温进行，但之后需高温退火/快速热退火

0725

![](2PXNeHSDK86SJSa7Yb3fRt0A_6IBjAdlQdV.jpg)

使用正胶，将使光刻胶层留下被遮挡的部分；使用负胶，将留下未遮挡的部分

#### MOS管的结构

![](qq_pic_merged_1690255639157_-v00QqpX_D.jpg)

![](yP1ULVy3042gaUU6QfaLBVVN_sORvvqJCeo.jpg)

左斜线为氧化层

有源区：MOS管的源/漏/沟道区的统称

场区：有源区以外的区

![](5dM2M3XEbAWQNAL5TQXUDEXd_aRtUJXzOJR.jpg)

由于杂质的横向扩散，源、漏同沟道区总有重叠，实际沟道长度L=L\_G-2L\_D

由于场氧化层在体硅有源区边缘形成鸟嘴（bird beak），实际沟宽W=W\_A-2W\_D

#### MOS管类型

![](N1XFrMU09NA4PNeCQTrT8NKd_rAxJdE1Zlt.jpg)

实际上很少用耗尽型

#### 制作一个n阱CMOS反相器

![](e7J9hALSFeF39eB85CR7LeU9_cm8GDAns8Z.jpg)

![](eT1g2Q9RTYy5S2J0hQYg1QRB_U8I9uEWQMs.jpg)

(a)**形成n阱**：首先氧化，然后光刻、刻蚀，在蚀去的部分注磷，以形成n阱，注入后实行退火以激活杂质并使其达到一定浓度分布

(b)**场区注入**：场区要走金属线，当金属线电位较高时可能导致场氧化层下的体硅中形成不期望的n沟道（寄生沟道），故向p型硅衬底注硼以提高其表面掺杂浓度，从而提高反型形成的阈值电压，防止场反型

(c)**场区氧化**：首先形成一薄SiO\_2缓冲氧化层，以减小非氧化区域氮化硅与体硅之间的应力，再用氮化硅覆盖非氧化区域进行保护。氧化区域与非氧化的区域厚度差形成台阶，为减小台阶对硅表面不平整度的影响，采用LOCOS工艺，在非覆盖区域内消耗一定厚度的硅。氧气由氮化硅边缘向场区侵蚀形成鸟嘴，可在缓冲氧化层上覆一薄层多晶硅作缓冲。

氧化完毕后，若p型硅衬底掺杂浓度低而n阱掺杂浓度高，为使NMOS、PMOS**阈值电压匹配**，在NMOS沟道区以及n阱内注硼，这样就使p硅掺杂浓度上升而n阱杂质浓度下降（反掺杂，磷被硼结合掉了一部分），从而二者阈值电压的绝对值差不多。此轮注入之前可先生成一氧化薄层作缓冲以降低离子注入对硅片表面的影响，注入完毕后再去除。若n阱掺杂浓度合适，则n阱不需注硼

(d)**形成硅栅**：严格控制栅氧层的生长，再用CVD淀积多晶硅作为栅极，一般通过注磷或砷降其方块电阻，再光刻成形。硅栅工艺因先制作硅栅再形成源、漏减少了栅极与源/漏的覆盖，从而减小了寄生电容，称为自对准工艺

(e)\~(f)**形成源、漏**：本n阱CMOS工艺使用一块掩模版即可，先用负胶刻蚀出n+区，然后注入砷（或磷，也可一起注入），形成NMOS的源、漏及PMOSn阱引出端（接V\_DD）,再用正胶刻蚀出p+区，注入硼以形成PMOS的源、漏及NMOS的p硅欧姆接触区（接地）。PMOS的硅栅因有氧化层保护，不会对n+硅栅掺杂造成补偿。注入完毕后可同时行RTA以防止杂质高温下再扩散对器件性能的影响

(g)**开引线孔**（接触孔）：在整片上淀积厚氧化层（保证绝缘且减小连线寄生电容），用光刻、刻蚀保留引出端

(h)**形成互连线**：在整片上淀积金属，金属会与引线孔相连，再由光刻、刻蚀形成连线图形

(i)**保护**：用磷硅玻璃或氮化硅形成钝化膜，再光刻露出引出端（压焊点）以便封装时链接管脚

#### 闩锁效应

![](image_AmkkP2vLYB.png)

![](r6TKPCC0UPDfaUUCUd1UBJgD_8HEJYPO5Mm.jpg)

当V\_out低于V\_SS（即地）或高于V\_DD时，由等效电路可知，Q3/Q4导通将引发Q2/Q1导通，Q1、Q2其一导通必经正反馈耦合使另一管也导通并持续放大电流，另一方面V\_DD和V\_SS之间将被闩锁在低电压（V\_CES+V\_BE）和大电流的状态，十分不利

消除办法主要包括：

减小R\_W、R\_S（如适当提高阱、体掺杂浓度，版图设计中合理安排n阱与V\_DD、p硅与地相接）；

降低寄生BJT的β，如适当增加阱区深度以增大基区宽度；

衬底不接地而加负压，需要另用一个电源；

在阱与V\_DD、阱与体、体与地之间加保护环，削弱两种BJT间耦合；

外延双阱工艺：用外延衬底，如在比阱深几微米的p-外延层下加p+衬底，使寄生PNP管的I\_C主要进入p+而非寄生NPN管的基极.外延双阱工艺还可降低α辐射影响；

用SOI工艺是最有效途径。

![](498JtA2g1rAQUYbHS07W0r31_15-eOiAkBH.jpg)

#### CMOS版图设计规则

三种尺寸限制：

（1）最小线宽：各层图形的最小尺寸

（2）最小间距：同层图形的最小间距

（3）套刻间距：不同层图形间的自对准容差

两种规则形式：

（1）微米规则：以固定长度给出尺寸

（2）λ规则：以λ为最小单位给出尺寸（由于比例缩小后各参数并非都是线性变化，因而如今nmCMOS不能简单套用）

![](NPFT0aKPT26SPV08TXJtJfyA_ptPrnaBtTM.jpg)

0726

#### 浅沟槽隔离

用CVD淀积二氧化硅而不是热氧化

LOCOS缺点：场区氧化后与有源区仍存在台阶；有源区面积减小；场氧化层占面积大；高温氧化带来热应力损伤硅片

浅沟槽隔离优点：场区占用面积小；纵横比大；侧面陡峭且无鸟嘴

![](gWAR3NHP2hQ6K9TC2dLfAWT8_Q84pXYf2-N.jpg)

#### 逆向掺杂

表面低掺杂或不掺杂——抑制深亚微米/纳米工艺杂质原子数的随机涨落造成的阈值电压起伏

提高体内次表面区掺杂浓度——抑制短沟道效应防止穿通

逆向掺杂是先在p阱下部和沟道表面形成高掺杂层，再生长硅外延层于表面上，自硅外延层形成栅极.，亦称delta沟道技术或纵向沟道工程

![](r006eFEKXeBFd1H6teAXCSHC_pMAy9aLS4q.jpg)

#### 环绕掺杂

又称横向沟道工程，在源/漏区旁边形成局部的衬底高掺杂区，抑制源、漏PN结耗尽层扩展，减小短沟道效应；还可调节沟道区电场，实现载流子速度过冲，提高驱动和抗热载流子效应能力。主要采用halo和pocket结构，可用大角度注入As、Sb（PMOS）或B、In（NMOS）

![](N8Cg6FKLYYNC0B2PeErMbYdS_0URRot7OvU.jpg)

#### 新型栅结构

NMOS/PMOS分别采用n+/p+硅栅使阈值电压绝对值基本相当

栅氧层过薄易致隧穿电流大，为此可选用高介电常数的介质（高K介质）

多晶硅加栅压时近栅氧层的一面有能带弯曲和耗尽层分布，即增加了有效栅氧层厚度（从而降低有效栅电容），为此可以金属栅代替

#### SDE

目的：抑制短沟道效应带来的阈值电压下降和截止态电流上升

先在沟道两端注入低能离子（如NMOS 5keV）形成浅的源、漏区，再在栅极两侧形成侧墙后进行常规源、漏注入

![](qq_pic_merged_1690341939264_u2G4ccOe26.jpg)

适当减小SDE区深度以降低短沟道效应和该区与栅的覆盖（但不能太小使得薄层电阻过大）；增大SDE区杂质分布梯度（陡度：\[降低]浓度变化一个数量级对应距离）以改善性能

纳米技术宜采用新掺杂技术如等离子浸掺杂、投射式气体浸激光掺杂

#### 自对准硅化物结构

目的：减小寄生电阻（多晶硅线条、源/漏区）

制作好栅、源、漏以后，栅极两侧形成氧化硅/氮化硅侧墙，然后淀积难熔金属（钛、钨、钴等）与硅反应形成硅化物，硅化物淀积在电极上且被侧墙隔离。硅化物本身较小，覆在电极上相当于与寄生/接触电阻并联

#### 铜互连、低K介质、镶嵌

优点：显著减小连线寄生电阻从而降低延迟；减小上层连线尺寸，增加连线密度从而减小层数，降低工艺周期和成本；抗电迁移性能好，（因而）熔点低，载流大，可靠性好

问题：铜易扩散入硅，造成污染，故不能用常规淀积和干法刻蚀工艺

**镶嵌技术**（大马士革，damascene）

在需铜连线的地方刻蚀出沟槽，淀积钽/氮化钽作为势垒层材料（既防止铜扩散，又保证良好电学接触），PVD淀积一薄的铜籽晶层提供电镀初始电流，向沟槽内电镀填充铜，用CMP平整化（保留沟槽铜，去掉外面的），最后覆盖氮化硅完全包裹铜线

![](eUA4EY6WYgSKM16LJ0eB051A_jj10r_NLso.jpg)

Si-O基多孔材料等低K介质与铜结合可用于减小RC延迟从而提速；双镶嵌技术同时形成通孔和铜互连的金属淀积以加快工艺流程

#### 先进纳米CMOS工艺总结

——p-/p+外延硅片

——浅沟槽隔离

——SSR形成铟和砷沟道掺杂

——高质量超薄栅氧层/原子层淀积形成高K介质（氧化铪HfO\_2、氧化铝）

——高K介质与金属栅结合

——SDE（超低能量预非晶化离子注入和火花式快速热退火实现）

——硅化物自对准结构

——铜互连/低K介质代替传统的铝互连/二氧化硅介质，双镶嵌工艺形成通孔和铜互连

0824

# 第3章：集成电路中的器件及模型

## 长沟道MOS器件模型

### 导电因子

K=WK'/2L（对应《模拟电路设计：分立与集成》中的k/2），其中本征导电因子K'=μ\_eff\*C\_ox（对应《模拟电路设计：分立与集成》中的k'）

导电因子的测量依据是饱和区电流方程，变形为sqrt(I\_D)=sqrt(K) \*(V\_GS-V\_T)。令MOSFET工作于二极管状态（注意V\_SB未必为0），由实测的sqrt(I\_D)-V\_GS曲线即可测出K

### 阈值电压

首先，这屁书讲何为强反型了么？其次，平带电压又是啥？

#### 决定因素与计算

外加栅压分为三部分：

①平带电压V\_FB=功函数差φ\_MS-Q\_ox/C\_ox，即无栅压时用于抵消\[功函数差与氧化层电荷导致的]能带弯曲的电压，阈值电压去除了V\_FB的部分称为本征阈值；

②栅氧层压降V\_ox=-Q\_Bm/C\_ox（Q\_Bm=sqrt(2ε\_0\*ε\_si\*q\*N\_x\*(2φ\_F)),x='A'取负值，='N'取正值，为半导体强反型时表面耗尽层电荷面密度，C\_ox=ε\_0\*ε\_si/t\_ox为单位面积栅氧层电容）；

③半导体表面势φ\_s=2\*φ\_F（φ\_F为费米势），可参阅《模拟电路设计：分立与集成》

V\_T影响因素包括:

①栅极材料：影响功函数差；

②栅氧层的质量和厚度；

③衬底掺杂浓度：影响本征阈值

离子注入可通过调节沟道区表面掺杂浓度来调节阈值电压，小剂量浅注入引起的|ΔV\_T|=q\*N\_I/C\_ox，符号依p/n性而定

若计入源-衬电压影响（**体效应**），则需修正Q\_Bm相关项，可参阅《模拟电路设计：分立与集成》

![](KHWVX7PfPHdYTWCA8661VCdb_4x-GQzJKuh.jpg)

#### 测量

**固定电流法**：在固定漏-源电压下，测量当宽长比=1（或L固定，W取该工艺下的单位栅宽）时漏电流达到某一小值（比如10^-7A）的栅源电压

### 转移特性

分析所用的近似条件：①GCA；②强反型；③忽略少子电流（达到强反型以后沟道中反型载流子为多子，进行漂移运动）；④表面迁移率μ\_eff为常数，取体内迁移率μ\_B的一半；④不考虑反型载流子的纵向分布

推导：先近似认为沿沟道电荷分布Q\_B(y)不变，均为Q\_Bm。微分+积分的办法，参见《模拟电路设计：分立与集成》中的分析，与此书等同（k用本书β代替；过驱动电压即本书漏饱和电压V\_Dsat）

![](qq_pic_merged_1692886605957_Ww4m06AalI.jpg)

该式即由线性区电流方程I\_D=β \*\[(V\_GS-V\_T)\*V\_ DS-(1/2)\*V\_DS^2]得到，此方程取V\_DS=V\_DS(sat)=V\_GS-V\_T即得饱和区电流方程

#### 简单电流方程的修正

修正：现在考虑沿沟道分布的漏电压降V\_c(y)对耗尽层电荷分布的影响

![](SYUteDtX2CQEMMFC75W9MBCH_SSpPvPjreB.jpg)

0825

#### 完整电流方程

不是很懂

简单电流方程对沿沟道方向耗尽层电荷（体电荷）的处理不够精确，算出电流值偏高，且随V\_DS增大越发明显

![](Q3DYh158LEKHy0FY2SF8LAP0_cR1w_vjrae.jpg)

![](2023-08-25_09-52-16_214_kdmM3enM7f.jpg)

★例3.1-2③

### 亚阈值电流

弱反型状态下亚阈值电流构成MOSFET截止态的泄漏电流

亚阈值区反型子是少子，以扩散运动为主，扩散电流构成亚阈值电流的主要组分

![](TP6P76KCe7QEDdVUB4XN89d9_v-J_baydWT.jpg)

(3.1-45)E\_s是由类似于电容场强的表达式得来

(3.1-48)式不懂，留个坑

(3.1-51)式为(3.1-49)(3.1-50)并利用γ=sqrt(2\*ε\_0\*ε\_si\*q\*N\_A)/C\_ox，解一个关于φ\_s的一元二次方程

由(3.1-47)，知亚阈值电流的特点：①指数变化；②V\_DS>3V\_t时，长沟道器件的亚阈值电流基本趋0且受V\_DS影响很小；③与温度强相关。如果考虑衬偏效应，则用φ\_s-V\_BS代替φ\_s

![](K7X77Mg96Hg8BX4W7H2Y9A6X_BluD3Jb-EO.jpg)

![](ghKKSd94R49BBHf0KdP26rK2_zCwgn05brn.jpg)

#### 导通电压

是亚阈值区与强反型区的界限，即界定适用的模型是哪个，使得sqrt(I\_D)-V\_GS曲线在模型下连续

V\_on=V\_T+n\*V\_t，n就是1+C\_D/C\_ox

亚阈值电流用V\_on表示，可写为I\_D=I\_on exp((V\_GS-V\_on)/(n\*V\_t))

#### 亚阈值斜率

由亚阈值电流表达式得亚阈值斜率S=dV\_GS/d(lgI\_D)=n\*V\_t \*(ln10)，其最小值为V\_t(ln10)≈60mV/dec。S和V\_BS（也就是C\_D）、C\_ox、温度、衬底掺杂浓度都有关系

![](X93CPXh2e0E0FAVF9FP42C8M_zuDUHIzY7h.jpg)

### 瞬态特性

由本征电容和寄生电容引起

![](d7XQ0bWSSFHPSQ3CUCJ8ECFK(1)_oxKZBj3u6r.jpg)

#### 本征电容

因沟道区（本征工作区）电荷变化而引起。MOS管中本征电容是分布电容，一般分析中将其等效作一个集总电容

0907
![[K7RHMARYXVPD8QNbff81T0KC.jpg]]
核心在于此图
![[MDXXLRTU5HQEVeXTAeV33Mgf.jpg]]
当MOS截止时。。。。P77写的**如同狗屎**，真他妈不知道这写书的王八在放什么屁，真想刨了它，从哪儿抄来的屁话

定性理解吧，反正书上所写也如同狗屎
![[2023-09-07_23-09-06_479.jpg]]

0803

# 第4章：数字集成电路的基本单元电路

## CMOS反相器

V\_SB=0，避免衬偏效应，同时使PN结反偏或零偏，减少寄生效应

### 静态特性

#### VTC

![](TTUrgRSW1F1UK4Ag5dE4VJUX_8TYqYV-u1d.jpg)

左下和右上的两个区并无CMOS中对应状态

我们已经知道MOS管的电流方程

![](image_Q2hoq-b9AM.png)

将电流公式表示成对称形式以体现源极和漏极的对称性：I\_D=K(W/L)\[(V\_G-V\_t-V\_S)^2-(V\_G-V\_t-V\_D)^2]【本书中形式为I\_D=K\[(V\_G-V\_t-V\_S)^2-(V\_G-V\_t-V\_D)^2]，K因子包含了宽长比，K'因子才是不含宽长比的】

V\_tp为负值

(1)区内I\_D=I\_DP=K\_p\[(V\_in-V\_tp-V\_DD)^2-(V\_in-V\_tp-V\_out)^2]=0，解得V\_out=V\_DD；

(2)区内I\_DN=I\_DP→K\_n(V\_in-V\_tn)^2=K\_p\[(V\_in-V\_tp-V\_DD)^2-(V\_in-V\_tp-V\_out)^2]，得V\_out=(V\_in-V\_tp)+sqrt\[(V\_in-V\_tp-V\_DD)^2-K\_r(V\_in-V\_tn)^2]，其中K\_r=K\_n/K\_p称为反相器的比例因子，通常取决于管的宽长比

(3)区内I\_DN=I\_DP→K\_n(V\_in-V\_tn)^2=K\_p(V\_in-V\_tp-V\_DD)^2，其解即为阈值电压，V\_it=V\_in=\[V\_tn+sqrt(1/K\_r) \*(V\_DD+V\_tp)]/(1+sqrt(1/K\_r))，此时导通电流达最大值，I\_peak=I\_DN=I\_DP=K\_n \*(V\_it-V\_tn)^2=K\_p \*\[V\_it-(V\_DD-V\_tp)]^2

(4)(5)两区作对偶的分析即可，(4)区V\_out=(V\_in-V\_tn)-sqrt\[(V\_in-V\_tp-V\_DD)^2-(1/K\_r) \*(V\_in-V\_tn-V\_DD)^2]

实际由于二级效应影响，其VTC在(1)(5)区也是曲线

#### 器件参数对VTC的影响

![](VgAX80R3452VByVhydf9S8a5_ln8VruSf09.jpg)

#### 直流噪声容限

（1）由极限输出电平定义

同课上所学，关门电平V\_off即使输出达V\_OH(min)的输入，开门电平V\_on即使输出达V\_OL(max)的输入

（2）由逻辑阈值点定义

V\_NLM=V\_it；V\_NHM=V\_DD-V\_it，通常取小值作为最大直流噪声容限

#### 可恢复逻辑性

就是使偏离理想电平的部分被恢复信号质量而抹去——抗干扰能力

![](hgMdPHMrAN3N1dU8D9La9hQP__7KOAxiNdi.jpg)

### 动态特性

#### 上升/下降时间

上升/下降时间均定义为（0.1\~0.9）时间。**理想阶跃输入下**：

①上升时间：输入由1阶跃到0后，PMOS管由饱和区进入线性区，电源通过PMOS管向负载电容充电，饱和区、线性区分别对应两个电流值

τ\_r=C\_L/(K\_P\*V\_DD)，α\_P=-V\_TP/V\_DD

![](2023-08-03_14-27-43_763_zvck0vQXM3.jpg)

②下降时间：τ\_f=C\_L/(K\_N\*V\_DD)，α\_N=V\_TN/V\_DD，将上式τ\_r和α\_P替换即可得下降时间的

**非阶跃输入下**，在输入信号的上升/下降沿期间，认为PMOS、NMOS都是饱和导通的

![](2023-08-03_15-35-49_298_rcgAYiVr1j.jpg)

也即《CMOS数字集成电路设计》所述

#### 传输延迟时间

用上升延迟时间和下降延迟时间的**平均值**描述

理想阶跃输入下，用前述分析上升/下降时间的方法，把u\_1取0，u\_2取0.5，即得上升时间；类似可得下降时间

![](TN2HFSVf49F2NEFtEQbKf661_ksMJC0Rwhy.jpg)

![](6NNKUCELFEb241aUe6PPMeJU_PAbumzS1x5.jpg)

（为什么平均导通电流是最大饱和的一半？）

\*注：深亚微米、纳米不符合上述关系

#### 负载电容

等于栅-漏覆盖电容（C^'\_GDN/P，较小，可忽略）、漏-体结电容C\_DBN/P（和栅电容差不多大）、互连线寄生电容C\_l（以长连线为明显）、下级输入电容（和扇出系数N有关）之和

![](KdCt4MYeHYSU8tAhTJeeHChf_VHCz-QeGWy.jpg)

![](B0CALa2rSLTVAF9FEDX9EfCY_ERVuFCXUOv.jpg)

#### 环形振荡器

可用于测传输延迟时间

p165两反相器并联→①输入电容加倍，前级延迟加倍；②同时参与下级充放电，本级延迟减半

0814

#### CMOS反相器设计

全对称结构中V\_TN=-V\_TP，K\_N=K\_P。长沟道器件电子迁移率是空穴2倍，故可令W\_P=2W\_N。如此则阈值电压V\_it=V\_DD/2；噪声容限也为V\_DD/2，即取到最大值；上升/下降时间相等

输入信号较差则考虑噪声容限，负载电容较大则考虑速度要求，减小面积则可取L\_N=L\_P=λ（工艺最小多晶硅线宽），W\_N=W\_P=W\_A（最小有源区宽度，可约取为λ）

## CMOS与非门

### 静态特性

以二输入与非门为例，上拉部分等效为K\_Peff=2K\_P，下拉部分等效为K\_Neff=K\_N/2，取K\_reff=K\_Neff/K\_Peff，则可代入反相器阈值电压表达式，设V\_TN=-V\_TP，仍有当K\_reff=1时V\_it=V\_DD/2

当某一输入固定时，另一输入对应一个传输特性，A定B变、A变B定、AB同变三种传输特性彼此之间不同（因K\_xeff不同及衬偏效应等影响），近似时可认为是相同的。n输入与非门对应于一族传输特性曲线，其噪声容限需以传输特性曲线族的边界为依据，即V\_NLM=V\_1，V\_NHM=V\_DD-V\_n。当高低电平噪声容限相等时直流特性最佳（此时可求得K\_r=n^1.5），同样地，阈值电平也依赖于门通断的个数等

### 动态特性

上升/下降时间均按最坏情况考虑，故K\_Peff=K\_P，K\_Neff=K\_N/n，代替反相器相应表达式中的K\_P、K\_n，使之相等则K\_r=n

负载电容的C\_DBP项（PMOS漏区PN结电容）扩大为n倍，下级电路输入电容C\_in需考虑扇出

![](KreKPbV9NLFXXfCMJPfPDe6A_2NE-zgGKNF.jpg)

![](4ddMQMNyHKVYLT6PBYYyW2FL_FhBm8__cYg.jpg)

中间节点电容近似分析可忽略，负载较大时输出节点的结电容也可忽略

## CMOS或非门

以二输入或非门为例，设V\_TN=-V\_TP，有当K\_reff=1（即K\_r=1/4）时V\_it=V\_DD/2，直流噪声容限最大（即静态特性最佳）时K\_r=n^-1.5，动态特性最佳（上升/下降时间相等）时K\_r=1/n

> \*与非门输入尽可能多连1，或非门输入尽可能多连0时，它们分别有最大上升和下降时间。此时对剩余的输入端，它们都相当于反相器

CMOS与非门比或非门更省面积，这是由于电子的迁移率大于空穴的

![](RybBLEdS2ybX2r89DRfgWQJ9_m8lfiNxesM.jpg)

## 其它逻辑门

### 复杂逻辑与级联

复杂逻辑门：PDN和PUN分而治之求K\_xeff

AOI：与或非门；OAI：或与非门

过多CMOS器件串联会使动态特性退化，故而大扇出逻辑门一般需分级实现

一个逻辑门的延迟时间t\_d≈α\*F\_I^2+β\*F\_O，受扇入影响更大，因：等效导电因子K\_xeff下降，电流减小；且并联到输出的漏PN结电容增加；增加的串联MOS使因中间结点电容导致的延迟增加

### 异或门和同或门

实现方法：①直接PDN+PUN实现（含类H桥结构）；②基于与（非）、或（非）门；③基于传输门

### 传输门

NMOS型TG，传输高电平时输入端是漏极，输出端是源极，输出电平有阈值损；传输低电平时，输入端是源极，输出端是漏极，可无损

CMOS型TG可解决单极MOS型TG的阈值损。控制信号V\_c=1时开门，V\_c=0时关门

![](gyBg6434dXSUNtAAt2CNRCfW_Ws9trUqr7L.jpg)

左：传送高电平；右：传送低电平。随传入电压（在它所属的边沿）变化，总是有一个管始终导通，由饱和区转向线性区；另一个管则由线性区转为截止

&#x20;&#x20;
