{
  "design": {
    "design_info": {
      "boundary_crc": "0x9110C3A2A9A68DC4",
      "device": "xc7z010clg400-1",
      "name": "design_ARM",
      "synth_flow_mode": "Hierarchical",
      "tool_version": "2018.3",
      "validated": "true"
    },
    "design_tree": {
      "ARM_0": ""
    },
    "ports": {
      "MEM_SRAM_ADDR_0": {
        "direction": "O",
        "left": "17",
        "right": "0"
      },
      "MEM_SRAM_CE_N_0": {
        "direction": "O",
        "left": "0",
        "right": "0"
      },
      "MEM_SRAM_DQ_0": {
        "direction": "IO",
        "left": "15",
        "right": "0"
      },
      "MEM_SRAM_LB_N_0": {
        "direction": "O",
        "left": "0",
        "right": "0"
      },
      "MEM_SRAM_OE_N_0": {
        "direction": "O",
        "left": "0",
        "right": "0"
      },
      "MEM_SRAM_UB_N_0": {
        "direction": "O",
        "left": "0",
        "right": "0"
      },
      "MEM_SRAM_WE_N_0": {
        "direction": "O",
        "left": "0",
        "right": "0"
      },
      "clk_0": {
        "type": "clk",
        "direction": "I",
        "parameters": {
          "ASSOCIATED_RESET": {
            "value": "rst_0",
            "value_src": "default"
          },
          "CLK_DOMAIN": {
            "value": "design_ARM_clk_0",
            "value_src": "default"
          },
          "FREQ_HZ": {
            "value": "100000000",
            "value_src": "default"
          },
          "INSERT_VIP": {
            "value": "0",
            "value_src": "default"
          },
          "PHASE": {
            "value": "0.000",
            "value_src": "default"
          }
        }
      },
      "forwardENIn_0": {
        "direction": "I"
      },
      "rst_0": {
        "type": "rst",
        "direction": "I",
        "parameters": {
          "INSERT_VIP": {
            "value": "0",
            "value_src": "default"
          },
          "POLARITY": {
            "value": "ACTIVE_LOW",
            "value_src": "default"
          }
        }
      }
    },
    "components": {
      "ARM_0": {
        "vlnv": "xilinx.com:module_ref:ARM:1.0",
        "xci_name": "design_ARM_ARM_0_0",
        "reference_info": {
          "ref_type": "hdl",
          "ref_name": "ARM",
          "boundary_crc": "0x0"
        },
        "ports": {
          "clk": {
            "type": "clk",
            "direction": "I",
            "parameters": {
              "ASSOCIATED_RESET": {
                "value": "rst",
                "value_src": "constant"
              },
              "CLK_DOMAIN": {
                "value": "design_ARM_clk_0",
                "value_src": "default_prop"
              }
            }
          },
          "rst": {
            "type": "rst",
            "direction": "I"
          },
          "forwardENIn": {
            "direction": "I"
          },
          "MEM_SRAM_DQ": {
            "direction": "IO",
            "left": "15",
            "right": "0"
          },
          "MEM_SRAM_ADDR": {
            "direction": "O",
            "left": "17",
            "right": "0"
          },
          "MEM_SRAM_UB_N": {
            "direction": "O",
            "left": "0",
            "right": "0"
          },
          "MEM_SRAM_LB_N": {
            "direction": "O",
            "left": "0",
            "right": "0"
          },
          "MEM_SRAM_WE_N": {
            "direction": "O",
            "left": "0",
            "right": "0"
          },
          "MEM_SRAM_CE_N": {
            "direction": "O",
            "left": "0",
            "right": "0"
          },
          "MEM_SRAM_OE_N": {
            "direction": "O",
            "left": "0",
            "right": "0"
          }
        }
      }
    },
    "nets": {
      "ARM_0_MEM_SRAM_ADDR": {
        "ports": [
          "ARM_0/MEM_SRAM_ADDR",
          "MEM_SRAM_ADDR_0"
        ]
      },
      "ARM_0_MEM_SRAM_CE_N": {
        "ports": [
          "ARM_0/MEM_SRAM_CE_N",
          "MEM_SRAM_CE_N_0"
        ]
      },
      "Net": {
        "ports": [
          "MEM_SRAM_DQ_0",
          "ARM_0/MEM_SRAM_DQ"
        ]
      },
      "ARM_0_MEM_SRAM_LB_N": {
        "ports": [
          "ARM_0/MEM_SRAM_LB_N",
          "MEM_SRAM_LB_N_0"
        ]
      },
      "ARM_0_MEM_SRAM_OE_N": {
        "ports": [
          "ARM_0/MEM_SRAM_OE_N",
          "MEM_SRAM_OE_N_0"
        ]
      },
      "ARM_0_MEM_SRAM_UB_N": {
        "ports": [
          "ARM_0/MEM_SRAM_UB_N",
          "MEM_SRAM_UB_N_0"
        ]
      },
      "ARM_0_MEM_SRAM_WE_N": {
        "ports": [
          "ARM_0/MEM_SRAM_WE_N",
          "MEM_SRAM_WE_N_0"
        ]
      },
      "clk_0_1": {
        "ports": [
          "clk_0",
          "ARM_0/clk"
        ]
      },
      "forwardENIn_0_1": {
        "ports": [
          "forwardENIn_0",
          "ARM_0/forwardENIn"
        ]
      },
      "rst_0_1": {
        "ports": [
          "rst_0",
          "ARM_0/rst"
        ]
      }
    }
  }
}