module dec24(a, b, d0, d1, d2, d3);
input a,b;
output d0,d1,d2,d3;
assign d0=(~a&~b);
assign d1=(~a&b);
assign d2=(a&~b);
assign d3=(a&b);
endmodule

module dec24tb;
reg a,b;
wire d0,d1,d2,d3;
dec24 dut(a, b, d0, d1, d2, d3);
initial
begin
$monitor(“a=%b, b=%b, do=%b, d1=%b, d2=%b, d3=%b”, a, b, do, d1, d2, d3);
a=0; b=0;
#10 a=0; b=1;
#10 a=1; b=0;
#10 a=1; b=1;
#10 $stop;
end
endmodule
