+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst12                                                                                           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst8                                                                                            ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10                                                                                           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst11                                                                                           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7                                                                                            ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst9                                                                                            ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|reset_blk_inst|sync_rst_vesa_inst                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|reset_blk_inst|sync_rst_sys_inst                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|reset_blk_inst|sync_rst_sdram_inst                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|reset_blk_inst|rst_deb_inst                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|reset_blk_inst                                                                              ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|clk_blk_inst|pll_inst                                                                       ; 1     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|clk_blk_inst                                                                                ; 1     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst                                                                                             ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|wbs_reg_inst                                                              ; 28    ; 0              ; 2            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|\zoom_reg_generate:0:gen_reg_dbg_inst                                     ; 18    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|\zoom_reg_generate:1:gen_reg_dbg_inst                                     ; 18    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|\y_start_reg_generate:0:gen_reg_dbg_inst                                  ; 18    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|\y_start_reg_generate:1:gen_reg_dbg_inst                                  ; 18    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|\x_start_reg_generate:0:gen_reg_dbg_inst                                  ; 18    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|\x_start_reg_generate:1:gen_reg_dbg_inst                                  ; 18    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|\sin_reg_generate:0:gen_reg_dbg_inst                                      ; 18    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|\sin_reg_generate:1:gen_reg_dbg_inst                                      ; 18    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|\cos_reg_generate:0:gen_reg_dbg_inst                                      ; 18    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|\cos_reg_generate:1:gen_reg_dbg_inst                                      ; 18    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|gen_reg_type_inst                                                         ; 18    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|bilinear_inst                                                             ; 49    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|addr_calc_inst                                                            ; 98    ; 69             ; 0            ; 69             ; 109    ; 69              ; 69            ; 69              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|img_man_manager_inst|wb_ram_inst|\power_sign_dec:ram_gen:0:RAM_inst       ; 32    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|img_man_manager_inst|wb_ram_inst                                          ; 32    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst|img_man_manager_inst                                                      ; 97    ; 0              ; 23           ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|img_man_top_inst                                                                           ; 57    ; 1              ; 15           ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|tx_path_inst|tx_wbm_inst                                                                   ; 35    ; 13             ; 0            ; 13             ; 44     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|tx_path_inst|wbs_reg_inst                                                                  ; 27    ; 0              ; 2            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|tx_path_inst|\rd_burst_reg_generate:0:gen_rd_burst_reg_inst                                ; 17    ; 9              ; 0            ; 9              ; 10     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|tx_path_inst|\rd_burst_reg_generate:1:gen_rd_burst_reg_inst                                ; 17    ; 9              ; 0            ; 9              ; 10     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|tx_path_inst|gen_reg_addr_reg_inst                                                         ; 17    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|tx_path_inst|gen_dbg_cmd_reg_inst                                                          ; 17    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|tx_path_inst|gen_reg_type_inst                                                             ; 17    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|tx_path_inst|fifo_inst1                                                                    ; 13    ; 8              ; 0            ; 8              ; 18     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|tx_path_inst|ram_inst1                                                                     ; 32    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|tx_path_inst|checksum_inst_enc                                                             ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|tx_path_inst|mp_enc1                                                                       ; 54    ; 23             ; 0            ; 23             ; 38     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|tx_path_inst|uart_tx_c                                                                     ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|tx_path_inst                                                                               ; 45    ; 1              ; 16           ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|rx_path_inst|checksum_inst_dec                                                             ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|rx_path_inst|ram_inst1                                                                     ; 32    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|rx_path_inst|mp_dec1                                                                       ; 20    ; 12             ; 0            ; 12             ; 71     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|rx_path_inst|uart_rx_c                                                                     ; 3     ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|rx_path_inst                                                                               ; 14    ; 1              ; 8            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|sdr_ctrl                                                                                   ; 52    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|wbs_reg_inst                                                                ; 27    ; 2              ; 2            ; 2              ; 24     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|gen_reg_lower_frame_inst                                                    ; 17    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|gen_reg_upper_frame_inst                                                    ; 17    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|gen_reg_type_inst                                                           ; 17    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|synth_pic_gen_inst                                                          ; 5     ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|vesa_gen_ctrl_inst                                                          ; 69    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|sc_fifo_inst                                                                ; 13    ; 17             ; 0            ; 17             ; 27     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb             ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb             ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb            ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb            ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb            ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb            ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb           ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb           ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe28              ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|ws_dgrp                        ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|ws_bwp                         ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|ws_brp                         ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wraclr                         ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe22              ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rs_dgwp                        ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdaclr                         ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|fifo_ram|altsyncram14|mux19    ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|fifo_ram|altsyncram14|mux18    ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|fifo_ram|altsyncram14|decode_b ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|fifo_ram|altsyncram14|decode17 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|fifo_ram|altsyncram14|decode16 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|fifo_ram|altsyncram14          ; 50    ; 9              ; 0            ; 9              ; 8      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|fifo_ram                       ; 40    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrptr_gp                       ; 3     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrptr_g1p                      ; 3     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdptr_g1p                      ; 3     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin               ; 14    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin               ; 14    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated                                ; 13    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|dc_fifo_inst                                                                ; 13    ; 13             ; 0            ; 13             ; 23     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst|pixel_mng_inst                                                              ; 28    ; 10             ; 8            ; 10             ; 25     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|disp_ctrl_inst                                                                             ; 48    ; 7              ; 16           ; 7              ; 75     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|wbs_reg_inst                                                                  ; 27    ; 0              ; 2            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|\dbg_reg_generate:0:gen_reg_dbg_inst                                          ; 17    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|\dbg_reg_generate:1:gen_reg_dbg_inst                                          ; 17    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|\dbg_reg_generate:2:gen_reg_dbg_inst                                          ; 17    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|gen_reg_type_inst                                                             ; 17    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|mem_ctrl_rd_inst|wbm_inst                                                     ; 79    ; 1              ; 7            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|mem_ctrl_rd_inst|wbs_inst                                                     ; 66    ; 0              ; 1            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|mem_ctrl_rd_inst|ram1_inst|altsyncram_component|auto_generated|altsyncram1    ; 48    ; 9              ; 0            ; 9              ; 8      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|mem_ctrl_rd_inst|ram1_inst|altsyncram_component|auto_generated                ; 38    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|mem_ctrl_rd_inst|ram1_inst                                                    ; 38    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|mem_ctrl_rd_inst                                                              ; 93    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|arbiter_inst                                                                  ; 105   ; 0              ; 0            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|mem_ctrl_wr_inst|wbm_inst                                                     ; 63    ; 1              ; 6            ; 1              ; 77     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|mem_ctrl_wr_inst|wbs_inst                                                     ; 63    ; 0              ; 1            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|mem_ctrl_wr_inst|ram1_inst|altsyncram_component|auto_generated|altsyncram1    ; 48    ; 17             ; 0            ; 17             ; 16     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|mem_ctrl_wr_inst|ram1_inst|altsyncram_component|auto_generated                ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|mem_ctrl_wr_inst|ram1_inst                                                    ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst|mem_ctrl_wr_inst                                                              ; 69    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|mem_mng_inst                                                                               ; 78    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|intercon_x_inst                                                                            ; 54    ; 10             ; 0            ; 10             ; 75     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|intercon_y_inst                                                                            ; 109   ; 27             ; 0            ; 27             ; 66     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|intercon_z_inst                                                                            ; 142   ; 0              ; 0            ; 0              ; 162    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6                                                                                            ; 7     ; 4              ; 0            ; 4              ; 91     ; 4               ; 4             ; 4               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
