<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:25:46.2546</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.12</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0048054</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>기판 없이 SiP 모듈을 형성하는 반도체 디바이스 및 그 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF FORMING SIP MODULE ABSENT SUBSTRATE</inventionTitleEng><openDate>2023.11.09</openDate><openNumber>10-2023-0154748</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.11.05</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 99/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/29</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 희생 기판 및 희생 기판 위에 배치된 전기 컴포넌트를 갖는다. 희생 기판 내에 범프 스톱 층이 형성된다. 전기 컴포넌트의 범프 또는 단자의 적어도 일부는 범프 스톱 층과 접촉하기 위해 희생 기판 내에 매립된다. 인캡슐런트는 전기 컴포넌트와 희생 기판 위에 증착된다. 인캡슐런트를 통해 그리고 부분적으로 희생 기판 내로 채널이 형성된다. 상기 희생 기판은 제거되어서 전기 컴포넌트의 범프 또는 단자가 인캡슐런트로부터 밖으로 연장되도록 한다, 반도체 디바이스의 두께는 인캡슐런트와 인캡슐런트로부터 밖으로 연장된 범프의 두께에 의해 결정된다. 인캡슐런트의 일부가 제거되어 반도체 디바이스의 두께를 줄일 수 있다. 도전성 페이스트는 인캡슐런트로부터 밖으로 연장되는 범프 또는 단자 위에 증착될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판을 제공하는 단계;전기 컴포넌트의 단자가 기판에 적어도 부분적으로 매립된 상태로 기판 위에 전기 컴포넌트를 배치하는 단계;전기 컴포넌트 및 기판 위에 인캡슐런트를 증착하는 단계; 그리고기판을 제거하고 전기 컴포넌트의 단자가 인캡슐런트에 노출되도록 하는 단계를 포함하는, 반도체 디바이스 제조 방법. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 기판 내에 스톱 층을 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 스톱 층을 형성하는 단계는: 기판 위에 스톱 층을 형성하는 단계; 그리고스톱 층 및 기판 위에 침투 가능한 층을 형성하는 단계를 포함하는, 반도체 디바이스 제조 방법. </claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 인캡슐런트를 통해 그리고 부분적으로 기판 내로 채널을 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>5. 기판을 제공하는 단계;기판 위에 전기 컴포넌트를 배치하는 단계;전기 컴포넌트 및 기판 위에 인캡슐런트를 증착하는 단계; 그리고기판을 제거하여 전기 컴포넌트의 단자가 인캡슐런트로부터 연장되도록 하는 단계를 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 기판 내에 스톱 층을 형성하는 단계를 더욱 포함하는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 스톱 층을 형성하는 단계가: 기판 위에 스톱 층을 형성하는 단계; 그리고스톱 층 및 기판 위에 침투 가능한 층을 형성하는 단계를 포함하는, 반도체 디바이스의 제조 방법. </claim></claimInfo><claimInfo><claim>8. 제5항에 있어서, 인캡슐런트를 통해 그리고 부분적으로 기판 내로 채널을 형성하는 단계를 더욱 포함하는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>9. 제5항에 있어서, 상기 반도체 디바이스의 두께는 상기 인캡슐런트 및 상기 인캡슐런트로부터 밖으로 연장된 단자의 두께에 의해 결정되는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>10. 제5항에 있어서, 인캡슐런트의 일부를 제거하는 단계를 더욱 포함하는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>11. 전기 컴포넌트; 그리고상기 전기 컴포넌트 위에 증착된 인캡슐런트를 포함하고, 상기 전기 컴포넌트의 단자는 상기 인캡슐런트로부터 밖으로 연장되고 상기 반도체 디바이스의 두께는 상기 인캡슐런트의 두께 및 상기 인캡슐런트로부터 노출된 단자에 의해 결정되는, 반도체 디바이스. </claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 인캡슐런트는 복수의 전기 컴포넌트 위에 증착되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 인캡슐런트를 관통하여 형성되는 채널을 더욱 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 상기 단자 위에 증착되는 도전성 페이스트를 더욱 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 상기 전기 컴포넌트는 반도체 다이 또는 이산 개별 반도체 디바이스를 포함하는, 반도체 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>인천광역시 중구...</address><code> </code><country> </country><engName>KWON, JiEun</engName><name>권 지은</name></inventorInfo><inventorInfo><address>인천광역시 중구...</address><code> </code><country> </country><engName>MOON, JiSik</engName><name>문 지식</name></inventorInfo><inventorInfo><address>인천광역시 남동구...</address><code> </code><country> </country><engName>LEE, KiCheol</engName><name>이 기철</name></inventorInfo><inventorInfo><address>인천광역시 중구...</address><code> </code><country> </country><engName>LIM, BoLee</engName><name>임 보리</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.05.02</priorityApplicationDate><priorityApplicationNumber>17/661,747</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.04.12</receiptDate><receiptNumber>1-1-2023-0410806-20</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2023.04.19</receiptDate><receiptNumber>9-1-2023-9004917-29</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.11.05</receiptDate><receiptNumber>1-1-2025-1233730-00</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.11.05</receiptDate><receiptNumber>1-1-2025-1233747-75</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230048054.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9330798aa02956556c677e1ac0451f2c4b36f4894f13c6c5060170b46c22595755622253ca9f7aae78bcbc0131d9c52830114f6c557c0f1745</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb8820f4ad7259a738fe316ce30467e78707823f549aa5b9b2edc98434554b97d25dcd8206a5455ae83222d8666d54b281e4d37348001b26a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>