TimeQuest Timing Analyzer report for vga_with_hw_test_image
Mon Sep 23 09:01:31 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; vga_with_hw_test_image                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Mon Sep 23 09:01:29 2019 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 134.73 MHz ; 134.73 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 12.578 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.404 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.701 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                              ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 12.578 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.339      ;
; 12.578 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.339      ;
; 12.578 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.339      ;
; 12.578 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.339      ;
; 12.651 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.076     ; 7.271      ;
; 12.771 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.146      ;
; 12.771 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.146      ;
; 12.771 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.146      ;
; 12.771 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.146      ;
; 12.844 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.076     ; 7.078      ;
; 12.903 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.014      ;
; 12.903 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.014      ;
; 12.903 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.014      ;
; 12.903 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.014      ;
; 12.976 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.076     ; 6.946      ;
; 12.998 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.921      ;
; 12.998 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.921      ;
; 12.998 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.079     ; 6.921      ;
; 12.998 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.079     ; 6.921      ;
; 12.998 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.921      ;
; 12.998 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.921      ;
; 12.998 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.921      ;
; 13.019 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.898      ;
; 13.019 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.898      ;
; 13.019 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.898      ;
; 13.019 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.898      ;
; 13.092 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.076     ; 6.830      ;
; 13.143 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.769      ;
; 13.143 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.769      ;
; 13.143 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.769      ;
; 13.143 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.769      ;
; 13.153 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.759      ;
; 13.153 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.759      ;
; 13.153 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.759      ;
; 13.153 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.759      ;
; 13.191 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.728      ;
; 13.191 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.728      ;
; 13.191 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.079     ; 6.728      ;
; 13.191 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.079     ; 6.728      ;
; 13.191 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.728      ;
; 13.191 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.728      ;
; 13.191 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.728      ;
; 13.206 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.706      ;
; 13.206 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.706      ;
; 13.206 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.706      ;
; 13.206 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.706      ;
; 13.217 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 6.700      ;
; 13.227 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 6.690      ;
; 13.234 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.685      ;
; 13.234 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.685      ;
; 13.234 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.685      ;
; 13.234 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.685      ;
; 13.280 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 6.637      ;
; 13.307 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.074     ; 6.617      ;
; 13.323 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.596      ;
; 13.323 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.596      ;
; 13.323 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.079     ; 6.596      ;
; 13.323 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.079     ; 6.596      ;
; 13.323 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.596      ;
; 13.323 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.596      ;
; 13.323 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.596      ;
; 13.334 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.578      ;
; 13.334 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.578      ;
; 13.334 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.578      ;
; 13.334 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.578      ;
; 13.338 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.574      ;
; 13.338 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.574      ;
; 13.338 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.574      ;
; 13.338 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.574      ;
; 13.360 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.559      ;
; 13.360 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.559      ;
; 13.360 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.559      ;
; 13.360 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.559      ;
; 13.408 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 6.509      ;
; 13.412 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 6.505      ;
; 13.434 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.074     ; 6.490      ;
; 13.436 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.476      ;
; 13.436 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.476      ;
; 13.436 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.476      ;
; 13.436 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.476      ;
; 13.439 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.480      ;
; 13.439 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.480      ;
; 13.439 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.079     ; 6.480      ;
; 13.439 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.079     ; 6.480      ;
; 13.439 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.480      ;
; 13.439 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.480      ;
; 13.439 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.480      ;
; 13.497 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.415      ;
; 13.497 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.415      ;
; 13.497 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.415      ;
; 13.497 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.415      ;
; 13.510 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 6.407      ;
; 13.564 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.084     ; 6.350      ;
; 13.564 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.084     ; 6.350      ;
; 13.564 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.084     ; 6.350      ;
; 13.564 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.084     ; 6.350      ;
; 13.564 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.084     ; 6.350      ;
; 13.564 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.084     ; 6.350      ;
; 13.564 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.084     ; 6.350      ;
; 13.571 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.081     ; 6.346      ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.916 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.181      ;
; 0.917 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.182      ;
; 0.918 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.183      ;
; 0.918 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.183      ;
; 0.921 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.186      ;
; 0.966 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 1.023 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.288      ;
; 1.034 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.299      ;
; 1.035 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.300      ;
; 1.036 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.301      ;
; 1.036 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.301      ;
; 1.039 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.304      ;
; 1.085 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.350      ;
; 1.101 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.366      ;
; 1.114 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.379      ;
; 1.134 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.399      ;
; 1.135 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.400      ;
; 1.136 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.401      ;
; 1.136 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.401      ;
; 1.139 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.404      ;
; 1.140 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.405      ;
; 1.141 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.406      ;
; 1.160 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.425      ;
; 1.162 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.427      ;
; 1.166 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.431      ;
; 1.166 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.431      ;
; 1.166 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.431      ;
; 1.167 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.432      ;
; 1.209 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.476      ;
; 1.236 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.077      ; 1.499      ;
; 1.247 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.514      ;
; 1.250 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.515      ;
; 1.251 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.516      ;
; 1.254 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.521      ;
; 1.254 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.521      ;
; 1.270 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.535      ;
; 1.278 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.543      ;
; 1.280 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.545      ;
; 1.284 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
; 1.284 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
; 1.284 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
; 1.285 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.550      ;
; 1.287 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.554      ;
; 1.296 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.563      ;
; 1.308 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.573      ;
; 1.310 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.575      ;
; 1.313 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.578      ;
; 1.320 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.585      ;
; 1.325 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.590      ;
; 1.348 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.077      ; 1.611      ;
; 1.354 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.077      ; 1.617      ;
; 1.357 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.624      ;
; 1.364 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.631      ;
; 1.364 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.631      ;
; 1.377 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.642      ;
; 1.378 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.643      ;
; 1.380 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.645      ;
; 1.384 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.649      ;
; 1.384 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.649      ;
; 1.385 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.650      ;
; 1.385 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.650      ;
; 1.387 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.645      ;
; 1.389 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.647      ;
; 1.389 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.647      ;
; 1.389 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.647      ;
; 1.389 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.654      ;
; 1.390 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.648      ;
; 1.405 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.672      ;
; 1.409 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.676      ;
; 1.412 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.677      ;
; 1.414 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.679      ;
; 1.414 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.681      ;
; 1.415 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.680      ;
; 1.418 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.683      ;
; 1.420 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.685      ;
; 1.423 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.688      ;
; 1.452 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.717      ;
; 1.493 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.758      ;
; 1.495 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.760      ;
; 1.496 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.761      ;
; 1.505 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.763      ;
; 1.507 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.765      ;
; 1.507 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.765      ;
; 1.507 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.765      ;
; 1.508 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.766      ;
; 1.512 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.779      ;
; 1.512 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.777      ;
; 1.514 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.781      ;
; 1.515 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.780      ;
; 1.517 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.782      ;
; 1.518 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.783      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 147.51 MHz ; 147.51 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 13.221 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.680 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 13.221 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.705      ;
; 13.221 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.705      ;
; 13.221 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.705      ;
; 13.221 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.705      ;
; 13.311 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.070     ; 6.618      ;
; 13.388 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.538      ;
; 13.388 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.538      ;
; 13.388 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.538      ;
; 13.388 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.538      ;
; 13.478 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.070     ; 6.451      ;
; 13.498 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.428      ;
; 13.498 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.428      ;
; 13.498 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.428      ;
; 13.498 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.428      ;
; 13.588 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.070     ; 6.341      ;
; 13.595 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.332      ;
; 13.595 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.332      ;
; 13.595 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.332      ;
; 13.595 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.332      ;
; 13.595 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.332      ;
; 13.595 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.332      ;
; 13.595 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.332      ;
; 13.609 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.317      ;
; 13.609 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.317      ;
; 13.609 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.317      ;
; 13.609 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.317      ;
; 13.699 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.070     ; 6.230      ;
; 13.744 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.179      ;
; 13.744 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.179      ;
; 13.744 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.179      ;
; 13.744 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.179      ;
; 13.746 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.177      ;
; 13.746 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.177      ;
; 13.746 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.177      ;
; 13.746 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.177      ;
; 13.762 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.165      ;
; 13.762 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.165      ;
; 13.762 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.165      ;
; 13.762 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.165      ;
; 13.762 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.165      ;
; 13.762 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.165      ;
; 13.762 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.165      ;
; 13.778 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.145      ;
; 13.778 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.145      ;
; 13.778 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.145      ;
; 13.778 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.145      ;
; 13.836 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.071     ; 6.092      ;
; 13.836 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.071     ; 6.092      ;
; 13.836 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.071     ; 6.092      ;
; 13.836 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.071     ; 6.092      ;
; 13.872 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.055      ;
; 13.872 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.055      ;
; 13.872 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.055      ;
; 13.872 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.055      ;
; 13.872 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.055      ;
; 13.872 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.055      ;
; 13.872 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.072     ; 6.055      ;
; 13.877 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.073     ; 6.049      ;
; 13.879 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.073     ; 6.047      ;
; 13.911 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.073     ; 6.015      ;
; 13.917 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.006      ;
; 13.917 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.006      ;
; 13.917 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.006      ;
; 13.917 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.006      ;
; 13.921 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.002      ;
; 13.921 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.002      ;
; 13.921 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.002      ;
; 13.921 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.002      ;
; 13.926 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.068     ; 6.005      ;
; 13.942 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.986      ;
; 13.942 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.986      ;
; 13.942 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.986      ;
; 13.942 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.986      ;
; 13.983 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.944      ;
; 13.983 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.944      ;
; 13.983 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.072     ; 5.944      ;
; 13.983 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.072     ; 5.944      ;
; 13.983 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.944      ;
; 13.983 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.944      ;
; 13.983 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.944      ;
; 14.004 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.919      ;
; 14.004 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.919      ;
; 14.004 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.919      ;
; 14.004 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.919      ;
; 14.042 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.068     ; 5.889      ;
; 14.048 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.073     ; 5.878      ;
; 14.052 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.073     ; 5.874      ;
; 14.056 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.867      ;
; 14.056 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.867      ;
; 14.056 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.867      ;
; 14.056 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.867      ;
; 14.135 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.073     ; 5.791      ;
; 14.161 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.075     ; 5.763      ;
; 14.161 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.075     ; 5.763      ;
; 14.161 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.075     ; 5.763      ;
; 14.161 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.075     ; 5.763      ;
; 14.161 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.075     ; 5.763      ;
; 14.161 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.075     ; 5.763      ;
; 14.161 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.075     ; 5.763      ;
; 14.165 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.762      ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.833 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.075      ;
; 0.834 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.076      ;
; 0.835 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.077      ;
; 0.836 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.078      ;
; 0.838 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.080      ;
; 0.894 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.138      ;
; 0.929 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.171      ;
; 0.938 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.180      ;
; 0.939 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.181      ;
; 0.940 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.182      ;
; 0.941 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.183      ;
; 0.943 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.185      ;
; 0.973 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.215      ;
; 0.989 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.231      ;
; 1.001 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.243      ;
; 1.019 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.261      ;
; 1.020 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.262      ;
; 1.031 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.273      ;
; 1.032 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.274      ;
; 1.033 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.275      ;
; 1.034 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.276      ;
; 1.036 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.278      ;
; 1.060 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.302      ;
; 1.062 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.304      ;
; 1.066 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.308      ;
; 1.066 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.308      ;
; 1.066 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.308      ;
; 1.067 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.309      ;
; 1.074 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.317      ;
; 1.115 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.359      ;
; 1.121 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.365      ;
; 1.122 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.366      ;
; 1.122 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.364      ;
; 1.123 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.365      ;
; 1.141 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.381      ;
; 1.165 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.407      ;
; 1.167 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.409      ;
; 1.167 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.409      ;
; 1.169 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.411      ;
; 1.171 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.413      ;
; 1.171 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.413      ;
; 1.171 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.413      ;
; 1.172 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.414      ;
; 1.173 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.415      ;
; 1.173 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.415      ;
; 1.175 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.189 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.433      ;
; 1.194 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.436      ;
; 1.195 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.437      ;
; 1.218 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.462      ;
; 1.224 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.468      ;
; 1.225 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.469      ;
; 1.226 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.466      ;
; 1.236 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.478      ;
; 1.239 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.481      ;
; 1.246 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.488      ;
; 1.246 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.486      ;
; 1.258 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.500      ;
; 1.260 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.502      ;
; 1.264 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.506      ;
; 1.264 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.506      ;
; 1.265 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.507      ;
; 1.266 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.509      ;
; 1.269 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.510      ;
; 1.270 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.512      ;
; 1.272 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.514      ;
; 1.276 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.518      ;
; 1.284 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.521      ;
; 1.287 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.528      ;
; 1.287 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.524      ;
; 1.287 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.524      ;
; 1.287 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.524      ;
; 1.287 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.066      ; 1.524      ;
; 1.297 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.541      ;
; 1.303 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.545      ;
; 1.303 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.547      ;
; 1.304 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.546      ;
; 1.348 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.592      ;
; 1.348 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.590      ;
; 1.349 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.591      ;
; 1.366 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.608      ;
; 1.367 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.608      ;
; 1.367 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.609      ;
; 1.368 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.610      ;
; 1.369 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.611      ;
; 1.369 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.611      ;
; 1.371 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.613      ;
; 1.384 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.626      ;
; 1.385 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.629      ;
; 1.389 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.631      ;
; 1.389 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.626      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.427 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.215 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 16.427 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.518      ;
; 16.427 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.518      ;
; 16.427 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.518      ;
; 16.427 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.518      ;
; 16.446 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.038     ; 3.503      ;
; 16.530 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.415      ;
; 16.530 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.415      ;
; 16.530 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.415      ;
; 16.530 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.415      ;
; 16.549 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.038     ; 3.400      ;
; 16.605 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.340      ;
; 16.605 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.340      ;
; 16.605 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.340      ;
; 16.605 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.340      ;
; 16.620 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.321      ;
; 16.620 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.321      ;
; 16.620 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.321      ;
; 16.620 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.321      ;
; 16.624 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.038     ; 3.325      ;
; 16.629 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.312      ;
; 16.629 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.312      ;
; 16.629 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.312      ;
; 16.629 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.312      ;
; 16.639 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.306      ;
; 16.648 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.297      ;
; 16.656 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.290      ;
; 16.656 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.290      ;
; 16.656 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.041     ; 3.290      ;
; 16.656 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.041     ; 3.290      ;
; 16.656 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.290      ;
; 16.656 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.290      ;
; 16.656 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.290      ;
; 16.656 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.289      ;
; 16.656 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.289      ;
; 16.656 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.289      ;
; 16.656 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.289      ;
; 16.656 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.285      ;
; 16.656 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.285      ;
; 16.656 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.285      ;
; 16.656 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.285      ;
; 16.675 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.038     ; 3.274      ;
; 16.675 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.270      ;
; 16.710 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.231      ;
; 16.710 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.231      ;
; 16.710 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.231      ;
; 16.710 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.231      ;
; 16.713 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.228      ;
; 16.713 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.228      ;
; 16.713 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.228      ;
; 16.713 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.228      ;
; 16.717 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.230      ;
; 16.717 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.230      ;
; 16.717 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.230      ;
; 16.717 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.230      ;
; 16.729 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.216      ;
; 16.732 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.213      ;
; 16.736 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.036     ; 3.215      ;
; 16.759 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.187      ;
; 16.759 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.187      ;
; 16.759 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.041     ; 3.187      ;
; 16.759 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.041     ; 3.187      ;
; 16.759 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.187      ;
; 16.759 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.187      ;
; 16.759 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.187      ;
; 16.766 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.175      ;
; 16.766 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.175      ;
; 16.766 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.175      ;
; 16.766 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.175      ;
; 16.770 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.177      ;
; 16.770 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.177      ;
; 16.770 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.177      ;
; 16.770 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.177      ;
; 16.785 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.160      ;
; 16.789 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.036     ; 3.162      ;
; 16.805 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.136      ;
; 16.805 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.136      ;
; 16.805 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.136      ;
; 16.805 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.136      ;
; 16.820 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.048     ; 3.119      ;
; 16.820 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.048     ; 3.119      ;
; 16.820 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.048     ; 3.119      ;
; 16.820 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.048     ; 3.119      ;
; 16.823 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.123      ;
; 16.823 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.123      ;
; 16.823 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.041     ; 3.123      ;
; 16.823 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.041     ; 3.123      ;
; 16.823 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.123      ;
; 16.823 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.123      ;
; 16.823 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.123      ;
; 16.824 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 3.121      ;
; 16.839 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.044     ; 3.104      ;
; 16.849 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.045     ; 3.093      ;
; 16.849 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.045     ; 3.093      ;
; 16.849 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.045     ; 3.093      ;
; 16.849 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.045     ; 3.093      ;
; 16.849 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.045     ; 3.093      ;
; 16.849 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.045     ; 3.093      ;
; 16.849 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.045     ; 3.093      ;
; 16.855 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.086      ;
; 16.855 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.046     ; 3.086      ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.427 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.552      ;
; 0.428 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.553      ;
; 0.429 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.554      ;
; 0.430 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.555      ;
; 0.433 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.558      ;
; 0.435 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.562      ;
; 0.473 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.598      ;
; 0.480 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.604      ;
; 0.481 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.606      ;
; 0.482 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.607      ;
; 0.483 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.608      ;
; 0.484 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.609      ;
; 0.487 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.612      ;
; 0.489 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.613      ;
; 0.495 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.619      ;
; 0.529 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.654      ;
; 0.530 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.655      ;
; 0.531 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.656      ;
; 0.532 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.657      ;
; 0.535 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.660      ;
; 0.537 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.662      ;
; 0.538 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.663      ;
; 0.542 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.667      ;
; 0.542 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.667      ;
; 0.543 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.668      ;
; 0.543 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.667      ;
; 0.544 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.669      ;
; 0.545 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.669      ;
; 0.556 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.682      ;
; 0.561 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.684      ;
; 0.573 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.697      ;
; 0.579 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.706      ;
; 0.584 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.711      ;
; 0.591 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.716      ;
; 0.591 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.715      ;
; 0.592 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.717      ;
; 0.593 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.717      ;
; 0.596 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.721      ;
; 0.596 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.721      ;
; 0.597 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.722      ;
; 0.598 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.723      ;
; 0.603 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.728      ;
; 0.610 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.734      ;
; 0.610 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.735      ;
; 0.611 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.737      ;
; 0.612 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.737      ;
; 0.613 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.736      ;
; 0.615 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.738      ;
; 0.617 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.742      ;
; 0.618 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.744      ;
; 0.618 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.744      ;
; 0.619 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.743      ;
; 0.620 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.744      ;
; 0.623 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.747      ;
; 0.633 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.757      ;
; 0.633 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.760      ;
; 0.636 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.760      ;
; 0.638 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.764      ;
; 0.638 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.762      ;
; 0.638 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.765      ;
; 0.639 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.764      ;
; 0.640 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.765      ;
; 0.644 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.769      ;
; 0.645 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.770      ;
; 0.646 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.771      ;
; 0.648 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.767      ;
; 0.651 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.770      ;
; 0.651 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.770      ;
; 0.651 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.770      ;
; 0.652 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.771      ;
; 0.661 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.786      ;
; 0.661 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.787      ;
; 0.667 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.791      ;
; 0.668 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.794      ;
; 0.668 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.794      ;
; 0.668 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.792      ;
; 0.671 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.795      ;
; 0.672 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.796      ;
; 0.672 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.797      ;
; 0.672 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.797      ;
; 0.673 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.798      ;
; 0.686 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.813      ;
; 0.697 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.821      ;
; 0.702 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.821      ;
; 0.704 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.828      ;
; 0.705 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.824      ;
; 0.706 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.830      ;
; 0.706 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.825      ;
; 0.713 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.837      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 12.578 ; 0.183 ; N/A      ; N/A     ; 9.215               ;
;  clk             ; 12.578 ; 0.183 ; N/A      ; N/A     ; 9.215               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5794     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5794     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 531   ; 531  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Mon Sep 23 09:01:28 2019
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 12.578
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.578               0.000 clk 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.701
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.701               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 13.221
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.221               0.000 clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.680
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.680               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 16.427
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.427               0.000 clk 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.215
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.215               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 693 megabytes
    Info: Processing ended: Mon Sep 23 09:01:31 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


