41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 787 395 0
wadr_0
20 654 414 721 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 547 395 0
adr2_1
20 546 414 613 395 0
adr2_0
20 366 414 433 395 0
adr1_0
20 300 414 367 395 0
adr1_1
19 166 108 233 89 0
reg0_2
19 154 84 221 65 0
reg0_3
19 190 156 257 137 0
reg0_0
19 178 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 322 108 389 89 0
reg1_2
19 310 84 377 65 0
reg1_3
19 346 156 413 137 0
reg1_0
19 334 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 478 108 545 89 0
reg2_2
19 466 84 533 65 0
reg2_3
19 502 156 569 137 0
reg2_0
19 490 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 634 108 701 89 0
reg3_2
19 622 84 689 65 0
reg3_3
19 658 156 725 137 0
reg3_0
19 646 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 640 264 707 245 0
alu_2
19 628 240 695 221 0
alu_3
19 664 312 731 293 0
alu_0
19 652 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 133 395 0
sel
20 60 210 127 191 0
clear
20 150 510 217 491 0
kpad_3
20 138 534 205 515 0
kpad_2
20 132 558 199 539 0
kpad_1
20 120 582 187 563 0
kpad_0
19 328 264 395 245 0
in1_2
19 316 240 383 221 0
in1_3
19 352 312 419 293 0
in1_0
19 340 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 106 10 0 \NUL
Truong, Kevin
22 12 54 72 34 0 \NUL
ktruon13
19 166 264 233 245 0
kpad_2
19 154 240 221 221 0
kpad_3
19 190 312 257 293 0
kpad_0
19 178 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 127 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 484 264 551 245 0
in2_2
19 472 240 539 221 0
in2_3
19 508 312 575 293 0
in2_0
19 496 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 52 167 61 200
1 58 371 67 404
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 52 263 61 284
1 210 74 259 74
1 222 98 259 80
1 234 122 259 86
1 246 146 259 92
1 366 74 415 74
1 378 98 415 80
1 390 122 415 86
1 402 146 415 92
1 522 74 571 74
1 534 98 571 80
1 546 122 571 86
1 558 146 571 92
1 678 74 727 74
1 690 98 727 80
1 702 122 727 86
1 714 146 727 92
1 210 230 259 230
1 222 254 259 236
1 234 278 259 242
1 246 302 259 248
1 372 230 421 230
1 384 254 421 236
1 396 278 421 242
1 408 302 421 248
1 528 230 577 230
1 540 254 577 236
1 552 278 577 242
1 564 302 577 248
1 684 230 733 230
1 696 254 733 236
1 708 278 733 242
1 720 302 733 248
38 2
19 221 114 288 95 0
clear
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 106 10 0 \NUL
Truong, Kevin
22 12 54 72 34 0 \NUL
ktruon13
22 12 102 149 82 0 \NUL
CSE 12, Spring 2021
19 231 182 290 163 0
wadr_1
19 231 204 290 185 0
wadr_0
19 231 229 290 210 0
update
31 368 209 417 124 0 4
5 300 244 349 195 0
20 452 143 511 124 0
clk3
20 451 164 510 145 0
clk2
20 452 187 511 168 0
clk1
20 452 208 511 189 0
clk0
5 288 129 337 80 0
20 344 114 403 95 0
clr
19 30 163 89 144 0
kpad_3
20 160 157 219 138 0
data3
31 102 193 151 108 0 2
14 42 214 91 165
19 30 187 89 168 0
sel
19 21 261 80 242 0
kpad_2
20 164 255 223 236 0
data2
31 103 291 152 206 0 2
14 40 311 89 262
19 20 285 79 266 0
sel
19 21 352 80 333 0
kpad_1
20 163 346 222 327 0
data1
31 104 382 153 297 0 2
14 41 406 90 357
19 21 375 80 356 0
sel
19 15 451 74 432 0
kpad_0
20 163 445 222 426 0
data0
31 102 481 151 396 0 2
14 34 503 83 454
19 15 475 74 456 0
sel
19 30 142 89 123 0
alu_3
19 16 240 75 221 0
alu_2
19 21 332 80 313 0
alu_1
19 16 426 75 407 0
alu_0
22 14 532 195 512 0 \NUL
Store Select/Keypad Switch
22 296 265 477 245 0 \NUL
Write Register Select Logic
1 287 172 369 187
1 287 194 369 193
1 287 219 301 219
1 346 219 369 205
1 453 133 414 151
1 452 154 414 157
1 414 163 453 177
1 414 169 453 198
1 345 104 334 104
1 277 104 289 104
1 103 153 86 153
1 148 147 161 147
1 103 189 88 189
1 103 177 86 177
1 104 251 77 251
1 149 245 165 245
1 104 287 86 286
1 104 275 76 275
1 105 342 77 342
1 150 336 164 336
1 105 378 87 381
1 105 366 77 365
1 103 441 71 441
1 148 435 164 435
1 103 477 80 478
1 103 465 71 465
1 103 147 86 132
1 104 245 72 230
1 105 336 77 322
1 103 435 72 416
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 106 10 0 \NUL
Truong, Kevin
22 12 54 72 34 0 \NUL
ktruon13
22 12 102 149 82 0 \NUL
CSE 12, Spring 2021
24 86 198 135 126 1 1 1
15 47 153 96 104
19 17 179 76 160 0
clk3
19 15 156 74 137 0
data3
19 17 204 76 185 0
clr
20 143 157 202 138 0
reg3_3
24 87 299 136 227 1 1 1
15 48 254 97 205
19 18 280 77 261 0
clk3
19 16 257 75 238 0
data2
19 18 305 77 286 0
clr
20 144 258 203 239 0
reg3_2
24 87 400 136 328 1 1 1
15 48 355 97 306
19 18 381 77 362 0
clk3
19 16 358 75 339 0
data1
19 18 406 77 387 0
clr
20 142 358 201 339 0
reg3_1
24 87 502 136 430 1 1 1
15 48 457 97 408
19 18 483 77 464 0
clk3
19 16 460 75 441 0
data0
19 18 508 77 489 0
clr
20 144 461 203 442 0
reg3_0
24 277 197 326 125 1 1 1
15 238 152 287 103
19 208 178 267 159 0
clk2
19 206 155 265 136 0
data3
19 208 203 267 184 0
clr
20 334 156 393 137 0
reg2_3
24 278 298 327 226 1 1 1
15 239 253 288 204
19 209 279 268 260 0
clk2
19 207 256 266 237 0
data2
19 209 304 268 285 0
clr
20 333 256 392 237 0
reg2_2
24 278 399 327 327 1 1 1
15 239 354 288 305
19 209 380 268 361 0
clk2
19 207 357 266 338 0
data1
19 209 405 268 386 0
clr
20 333 357 392 338 0
reg2_1
24 278 501 327 429 1 1 1
15 239 456 288 407
19 209 482 268 463 0
clk2
19 207 459 266 440 0
data0
19 209 507 268 488 0
clr
20 335 460 394 441 0
reg2_0
24 463 196 512 124 1 1 1
15 424 151 473 102
19 394 177 453 158 0
clk1
19 392 154 451 135 0
data3
19 394 202 453 183 0
clr
20 520 155 579 136 0
reg1_3
24 464 297 513 225 1 1 1
15 425 252 474 203
19 395 278 454 259 0
clk1
19 393 255 452 236 0
data2
19 395 303 454 284 0
clr
20 521 256 580 237 0
reg1_2
24 464 398 513 326 1 1 1
15 425 353 474 304
19 395 379 454 360 0
clk1
19 393 356 452 337 0
data1
19 395 404 454 385 0
clr
20 519 356 578 337 0
reg1_1
24 464 500 513 428 1 1 1
15 425 455 474 406
19 395 481 454 462 0
clk1
19 393 458 452 439 0
data0
19 395 506 454 487 0
clr
20 519 458 578 439 0
reg1_0
24 653 197 702 125 1 1 1
15 614 152 663 103
19 584 178 643 159 0
clk0
19 582 155 641 136 0
data3
19 584 203 643 184 0
clr
20 710 156 769 137 0
reg0_3
24 654 298 703 226 1 1 1
15 615 253 664 204
19 585 279 644 260 0
clk0
19 583 256 642 237 0
data2
19 585 304 644 285 0
clr
20 711 257 770 238 0
reg0_2
24 654 399 703 327 1 1 1
15 615 354 664 305
19 585 380 644 361 0
clk0
19 583 357 642 338 0
data1
19 585 405 644 386 0
clr
20 709 357 768 338 0
reg0_1
24 654 501 703 429 1 1 1
15 615 456 664 407
19 585 482 644 463 0
clk0
19 583 459 642 440 0
data0
19 585 507 644 488 0
clr
20 710 459 769 440 0
reg0_0
22 639 532 710 512 0 \NUL
Register 0
22 425 538 496 518 0 \NUL
Register 1
22 213 540 284 520 0 \NUL
Register 2
22 30 540 101 520 0 \NUL
Register 3
22 101 569 695 549 0 \NUL
Write Address Selects which register to store the value from the StoreSelect/Keypad Switch
1 93 128 100 128
1 71 146 87 146
1 73 169 87 164
1 73 194 100 194
1 132 146 144 147
1 94 229 101 229
1 72 247 88 247
1 74 270 88 265
1 74 295 101 295
1 133 247 145 248
1 94 330 101 330
1 72 348 88 348
1 74 371 88 366
1 74 396 101 396
1 133 348 143 348
1 94 432 101 432
1 72 450 88 450
1 74 473 88 468
1 74 498 101 498
1 133 450 145 451
1 284 127 291 127
1 262 145 278 145
1 264 168 278 163
1 264 193 291 193
1 323 145 335 146
1 285 228 292 228
1 263 246 279 246
1 265 269 279 264
1 265 294 292 294
1 324 246 334 246
1 285 329 292 329
1 263 347 279 347
1 265 370 279 365
1 265 395 292 395
1 324 347 334 347
1 285 431 292 431
1 263 449 279 449
1 265 472 279 467
1 265 497 292 497
1 324 449 336 450
1 470 126 477 126
1 448 144 464 144
1 450 167 464 162
1 450 192 477 192
1 509 144 521 145
1 471 227 478 227
1 449 245 465 245
1 451 268 465 263
1 451 293 478 293
1 510 245 522 246
1 471 328 478 328
1 449 346 465 346
1 451 369 465 364
1 451 394 478 394
1 510 346 520 346
1 471 430 478 430
1 449 448 465 448
1 451 471 465 466
1 451 496 478 496
1 510 448 520 448
1 660 127 667 127
1 638 145 654 145
1 640 168 654 163
1 640 193 667 193
1 699 145 711 146
1 661 228 668 228
1 639 246 655 246
1 641 269 655 264
1 641 294 668 294
1 700 246 712 247
1 661 329 668 329
1 639 347 655 347
1 641 370 655 365
1 641 395 668 395
1 700 347 710 347
1 661 431 668 431
1 639 449 655 449
1 641 472 655 467
1 641 497 668 497
1 700 449 711 449
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 106 10 0 \NUL
Truong, Kevin
22 12 54 72 34 0 \NUL
ktruon13
22 12 102 149 82 0 \NUL
CSE 12, Spring 2021
19 66 456 133 437 0
reg2_0
19 106 431 173 412 0
reg3_0
19 83 497 150 478 0
reg0_0
19 19 477 86 458 0
reg1_0
19 80 309 147 290 0
reg2_1
19 109 284 176 265 0
reg3_1
19 55 355 122 336 0
reg0_1
19 56 333 123 314 0
reg1_1
19 96 170 163 151 0
reg2_2
19 118 148 185 129 0
reg3_2
19 96 215 163 196 0
reg0_2
19 81 193 148 174 0
reg1_2
19 250 47 317 28 0
reg2_3
19 262 25 329 6 0
reg3_3
19 249 92 316 73 0
reg0_3
19 244 69 311 50 0
reg1_3
31 324 116 373 31 0 1
19 172 104 231 85 0
adr1_1
19 234 118 293 99 0
adr1_0
14 272 137 321 88
20 379 80 438 61 0
in1_3
31 178 239 227 154 0 1
19 26 227 85 208 0
adr1_1
19 88 241 147 222 0
adr1_0
14 126 260 175 211
20 239 203 298 184 0
in1_2
31 171 385 220 300 0 1
19 14 375 73 356 0
adr1_1
19 81 387 140 368 0
adr1_0
14 119 406 168 357
20 226 349 285 330 0
in1_1
31 164 521 213 436 0 1
19 12 509 71 490 0
adr1_1
19 74 523 133 504 0
adr1_0
14 111 542 160 493
20 219 485 278 466 0
in1_0
22 332 177 758 157 0 \NUL
Read address 1 will select which register to output for ALU input1
1 228 94 325 94
1 290 108 325 100
1 318 112 325 112
1 370 70 380 70
1 82 217 179 217
1 144 231 179 223
1 172 235 179 235
1 224 193 240 193
1 70 365 172 363
1 137 377 172 369
1 165 381 172 381
1 217 339 227 339
1 68 499 165 499
1 130 513 165 505
1 157 517 165 517
1 210 475 220 475
1 318 15 325 58
1 306 37 325 64
1 300 59 325 70
1 305 82 325 76
1 165 274 172 327
1 136 299 172 333
1 112 323 172 339
1 111 345 172 345
1 174 138 179 181
1 152 160 179 187
1 137 183 179 193
1 152 205 179 199
1 162 421 165 463
1 122 446 165 469
1 75 467 165 475
1 139 487 165 481
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 106 10 0 \NUL
Truong, Kevin
22 12 54 72 34 0 \NUL
ktruon13
22 12 102 149 82 0 \NUL
CSE 12, Spring 2021
19 202 467 269 448 0
reg2_0
19 242 442 309 423 0
reg3_0
19 219 508 286 489 0
reg0_0
19 155 488 222 469 0
reg1_0
19 216 320 283 301 0
reg2_1
19 245 295 312 276 0
reg3_1
19 191 366 258 347 0
reg0_1
19 192 344 259 325 0
reg1_1
19 232 181 299 162 0
reg2_2
19 254 159 321 140 0
reg3_2
19 232 226 299 207 0
reg0_2
19 217 204 284 185 0
reg1_2
19 250 47 317 28 0
reg2_3
19 262 25 329 6 0
reg3_3
19 249 92 316 73 0
reg0_3
19 244 69 311 50 0
reg1_3
31 324 116 373 31 0 1
19 172 104 231 85 0
adr2_1
19 234 118 293 99 0
adr2_0
14 272 137 321 88
20 379 80 438 61 0
in2_3
31 314 250 363 165 0 1
19 162 238 221 219 0
adr2_1
19 224 252 283 233 0
adr2_0
14 262 271 311 222
20 375 214 434 195 0
in2_2
31 307 396 356 311 0 1
19 150 386 209 367 0
adr2_1
19 217 398 276 379 0
adr2_0
14 255 417 304 368
20 362 360 421 341 0
in2_1
31 300 532 349 447 0 1
19 148 520 207 501 0
adr2_1
19 210 534 269 515 0
adr2_0
14 247 553 296 504
20 355 496 414 477 0
in2_0
22 332 285 758 265 0 \NUL
Read address 2 will select which register to output for ALU input2
1 228 94 325 94
1 290 108 325 100
1 318 112 325 112
1 370 70 380 70
1 218 228 315 228
1 280 242 315 234
1 308 246 315 246
1 360 204 376 204
1 206 376 308 374
1 273 388 308 380
1 301 392 308 392
1 353 350 363 350
1 204 510 301 510
1 266 524 301 516
1 293 528 301 528
1 346 486 356 486
1 318 15 325 58
1 306 37 325 64
1 300 59 325 70
1 305 82 325 76
1 301 285 308 338
1 272 310 308 344
1 248 334 308 350
1 247 356 308 356
1 310 149 315 192
1 288 171 315 198
1 273 194 315 204
1 288 216 315 210
1 298 432 301 474
1 258 457 301 480
1 211 478 301 486
1 275 498 301 492
38 6
31 158 157 207 72 0 1
31 159 419 208 334 0 1
31 439 160 488 75 0 1
31 536 388 585 303 0 1
14 474 409 523 360
14 374 189 423 140
14 92 179 141 130
14 94 454 143 405
19 455 276 514 257 0
in1_0
19 422 343 481 324 0
in1_3
19 443 299 502 280 0
in1_1
19 434 321 493 302 0
in1_2
19 365 73 424 54 0
in1_0
19 380 50 439 31 0
in1_3
19 352 95 411 76 0
in1_1
19 337 117 396 98 0
in1_2
19 76 106 135 87 0
in1_0
19 81 85 140 66 0
in1_3
19 96 43 155 24 0
in1_1
19 88 64 147 45 0
in1_2
19 82 361 141 342 0
in1_0
19 89 338 148 319 0
in1_3
19 73 382 132 363 0
in1_1
19 95 316 154 297 0
in1_2
19 22 148 81 129 0
in2_1
19 18 174 77 155 0
in2_0
19 307 146 366 127 0
in2_1
19 303 172 362 153 0
in2_0
19 357 368 416 349 0
in2_1
19 353 394 412 375 0
in2_0
19 21 411 80 392 0
in2_1
19 17 437 76 418 0
in2_0
20 217 121 284 102 0
alu_0
20 502 123 569 104 0
alu_2
20 219 382 286 363 0
alu_1
20 595 352 662 333 0
alu_3
22 98 225 556 205 0 \NUL
Implemented ALU will rotate ALU input 1, by the number of ALU input 2
22 98 249 290 229 0 \NUL
Bitwise Left Circular Rotation
1 160 415 140 429
1 159 153 138 154
1 440 156 420 164
1 537 384 520 384
1 537 330 511 266
1 537 348 478 333
1 537 336 499 289
1 537 342 490 311
1 440 108 421 63
1 440 102 436 40
1 440 114 408 85
1 440 120 393 107
1 159 117 132 96
1 159 111 137 75
1 159 99 152 33
1 159 105 144 54
1 160 373 138 351
1 160 367 145 328
1 160 379 129 372
1 160 361 151 306
1 159 135 78 138
1 159 141 74 164
1 160 397 77 401
1 160 403 73 427
1 440 138 363 136
1 440 144 359 162
1 537 366 413 358
1 537 372 409 384
1 218 111 204 111
1 503 113 485 114
1 220 372 205 373
1 596 342 582 342
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
