-- EASICS generated file
-- command : ariadne test.ari
-- input : test.ari
-- input : a_ent.vhd
-- input : b_ent.vhd

library ieee;
use ieee.std_logic_1164.all;

entity test is
  port (
        pint : out std_logic;
        pin : out   std_logic;
        clk : out   std_logic;
        reset : out   std_logic
       );
end test;
