module sync_tb;

// parameter define
parameter CYCLE 	= 25;		// 25ns
parameter HALF_CYCLE 	= CYCLE/2;	// 25ns/2 
parameter DELAY = 100;

reg	I_RSTN, I_CLK, I_START_EN, I_CLR_EN;
wire	O_START_EN, O_CLR_EN;

sync sync(
	.I_START_EN  (I_START_EN),
	.I_CLR_EN    (I_CLR_EN),      
	.I_CLK	(I_CLK),
	.I_RSTN	(I_RSTN),
	.O_START_EN (O_START_EN),
	.O_CLR_EN   (O_CLR_EN)      
	);

always #(HALF_CYCLE) begin	
	I_CLK = ~I_CLK;
end

initial begin
	#DELAY
	I_RSTN = 0;
	I_CLK=0;
        I_START_EN=0;
        I_CLR_EN=0;
   	#10
	I_RSTN = 1;
        #1
        I_START_EN = 1;
        #5
	I_START_EN = 0;
        I_CLR_EN =1;
        #10
        I_START_EN =1;
        #10
        I_START_EN = 0;
        I_CLR_EN =0;
        #100
        I_START_EN = 1;
        #100
	I_START_EN = 0;
        I_CLR_EN =1;
        #100
        I_START_EN =1;
        #100
        I_START_EN = 0;
        I_CLR_EN =0;
   
    	#(100*CYCLE) $finish;
end

endmodule
