/****************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on              Thu Feb 20 15:33:52 2014
 *                 Full Compile MD5 Checksum 1766fea499add5f6ee91330ef96d35c5
 *                   (minus title and desc)
 *                 MD5 Checksum              4c358fb5b94802f03aec82d8df2c9afa
 *
 * Compiled with:  RDB Utility               combo_header.pl
 *                 RDB Parser                3.0
 *                 unknown                   unknown
 *                 Perl Interpreter          5.008008
 *                 Operating System          linux
 *
 *
 ***************************************************************************/



/****************************************************************************
 ***************************************************************************/

#ifndef BCHP_SDS_CL_0_H__
#define BCHP_SDS_CL_0_H__

/***************************************************************************
 *SDS_CL_0 - SDS Carrier Loop Register Set
 ***************************************************************************/
#define BCHP_SDS_CL_0_CLCTL1                     0x04000180 /* Carrier Loop Control 1 (Formerly, CLQCFD,CLPDCTL,CLCTL) */
#define BCHP_SDS_CL_0_CLCTL2                     0x04000184 /* Carrier Loop Control 2 (Formerly, CLOON,CLSTS,CLMISC2,CLMISC) */
#define BCHP_SDS_CL_0_FLLC                       0x04000188 /* Set 1 front carrier loop linear coefficient and scaling values */
#define BCHP_SDS_CL_0_FLLC1                      0x0400018c /* Set 2 front carrier loop linear coefficient and scaling values */
#define BCHP_SDS_CL_0_FLIC                       0x04000190 /* Set 1 front carrier loop integrator coefficient and scaling values */
#define BCHP_SDS_CL_0_FLIC1                      0x04000194 /* Set 2 front carrier loop integrator coefficient and scaling values */
#define BCHP_SDS_CL_0_FLSW                       0x04000198 /* Front carrier loop sweep rate */
#define BCHP_SDS_CL_0_FLI                        0x0400019c /* Front carrier loop integrator value */
#define BCHP_SDS_CL_0_FLIF                       0x040001a0 /* Front carrier loop IF frequency control word */
#define BCHP_SDS_CL_0_FLPA                       0x040001a4 /* Front carrier loop phase accumulator value */
#define BCHP_SDS_CL_0_FLTD                       0x040001a8 /* Front carrier loop frequency detector threshold */
#define BCHP_SDS_CL_0_PEEST                      0x040001ac /* Back carrier loop phase error estimator output */
#define BCHP_SDS_CL_0_PLTD                       0x040001b0 /* Back carrier loop frequency detector threshold */
#define BCHP_SDS_CL_0_PLC                        0x040001b4 /* 1st set of back carrier loop linear and integrator coefficients and scaling values */
#define BCHP_SDS_CL_0_PLC1                       0x040001b8 /* 2nd set of back carrier loop linear and integrator coefficients and scaling values */
#define BCHP_SDS_CL_0_PLSW                       0x040001bc /* Back carrier loop sweep rate */
#define BCHP_SDS_CL_0_PLI                        0x040001c0 /* Back carrier loop integrator value */
#define BCHP_SDS_CL_0_PLPA                       0x040001c4 /* Back carrier loop phase accumulator value */
#define BCHP_SDS_CL_0_CRBFD                      0x040001c8 /* Carrier loop QAM/8PSK phase detector threshold */
#define BCHP_SDS_CL_0_CLHT                       0x040001cc /* Carrier loop lock high threshold value */
#define BCHP_SDS_CL_0_CLLT                       0x040001d0 /* Carrier loop lock low threshold value */
#define BCHP_SDS_CL_0_CLLA                       0x040001d4 /* Carrier loop lock accumulator value */
#define BCHP_SDS_CL_0_CLCT                       0x040001d8 /* Carrier loop lock control */
#define BCHP_SDS_CL_0_CLFFCTL                    0x040001dc /* Fine Frequency Mixer Control */
#define BCHP_SDS_CL_0_FFLPA                      0x040001e0 /* Fine frequency adjustment phase accumulator */
#define BCHP_SDS_CL_0_CLFBCTL                    0x040001e4 /* Forward Backward Loop Control (Formerly, CLFBCTL2,CLFBCTL) */
#define BCHP_SDS_CL_0_FBLC                       0x040001e8 /* Forward Backward Loop Filter Coefficient */
#define BCHP_SDS_CL_0_FBLI                       0x040001ec /* Forward Backward Loop Filter Integrator */
#define BCHP_SDS_CL_0_FBPA                       0x040001f0 /* Forward Backward Loop Phase Accumulator */
#define BCHP_SDS_CL_0_CLDAFECTL                  0x040001f4 /* DAFE Loop Control */
#define BCHP_SDS_CL_0_DAFELI                     0x040001f8 /* DAFE Loop Filter Integrator */
#define BCHP_SDS_CL_0_DAFEINT                    0x040001fc /* DAFE Loop Filter Integrator */

/***************************************************************************
 *CLCTL1 - Carrier Loop Control 1 (Formerly, CLQCFD,CLPDCTL,CLCTL)
 ***************************************************************************/
/* SDS_CL_0 :: CLCTL1 :: peest_alpha [31:28] */
#define BCHP_SDS_CL_0_CLCTL1_peest_alpha_MASK                      0xf0000000
#define BCHP_SDS_CL_0_CLCTL1_peest_alpha_SHIFT                     28
#define BCHP_SDS_CL_0_CLCTL1_peest_alpha_DEFAULT                   0x00000000

/* SDS_CL_0 :: CLCTL1 :: cl_en_rcvr_if [27:27] */
#define BCHP_SDS_CL_0_CLCTL1_cl_en_rcvr_if_MASK                    0x08000000
#define BCHP_SDS_CL_0_CLCTL1_cl_en_rcvr_if_SHIFT                   27
#define BCHP_SDS_CL_0_CLCTL1_cl_en_rcvr_if_DEFAULT                 0x00000001

/* SDS_CL_0 :: CLCTL1 :: cl_en_rcvr_hp [26:26] */
#define BCHP_SDS_CL_0_CLCTL1_cl_en_rcvr_hp_MASK                    0x04000000
#define BCHP_SDS_CL_0_CLCTL1_cl_en_rcvr_hp_SHIFT                   26
#define BCHP_SDS_CL_0_CLCTL1_cl_en_rcvr_hp_DEFAULT                 0x00000001

/* SDS_CL_0 :: CLCTL1 :: peest_frz [25:25] */
#define BCHP_SDS_CL_0_CLCTL1_peest_frz_MASK                        0x02000000
#define BCHP_SDS_CL_0_CLCTL1_peest_frz_SHIFT                       25
#define BCHP_SDS_CL_0_CLCTL1_peest_frz_DEFAULT                     0x00000001

/* SDS_CL_0 :: CLCTL1 :: peest_rst [24:24] */
#define BCHP_SDS_CL_0_CLCTL1_peest_rst_MASK                        0x01000000
#define BCHP_SDS_CL_0_CLCTL1_peest_rst_SHIFT                       24
#define BCHP_SDS_CL_0_CLCTL1_peest_rst_DEFAULT                     0x00000000

/* SDS_CL_0 :: CLCTL1 :: fenfd [23:23] */
#define BCHP_SDS_CL_0_CLCTL1_fenfd_MASK                            0x00800000
#define BCHP_SDS_CL_0_CLCTL1_fenfd_SHIFT                           23
#define BCHP_SDS_CL_0_CLCTL1_fenfd_DEFAULT                         0x00000000

/* SDS_CL_0 :: CLCTL1 :: benfd [22:22] */
#define BCHP_SDS_CL_0_CLCTL1_benfd_MASK                            0x00400000
#define BCHP_SDS_CL_0_CLCTL1_benfd_SHIFT                           22
#define BCHP_SDS_CL_0_CLCTL1_benfd_DEFAULT                         0x00000000

/* SDS_CL_0 :: CLCTL1 :: fcsctl [21:21] */
#define BCHP_SDS_CL_0_CLCTL1_fcsctl_MASK                           0x00200000
#define BCHP_SDS_CL_0_CLCTL1_fcsctl_SHIFT                          21
#define BCHP_SDS_CL_0_CLCTL1_fcsctl_DEFAULT                        0x00000000

/* SDS_CL_0 :: CLCTL1 :: bcsctl [20:20] */
#define BCHP_SDS_CL_0_CLCTL1_bcsctl_MASK                           0x00100000
#define BCHP_SDS_CL_0_CLCTL1_bcsctl_SHIFT                          20
#define BCHP_SDS_CL_0_CLCTL1_bcsctl_DEFAULT                        0x00000000

/* SDS_CL_0 :: CLCTL1 :: cl_en_rcvr_lf [19:19] */
#define BCHP_SDS_CL_0_CLCTL1_cl_en_rcvr_lf_MASK                    0x00080000
#define BCHP_SDS_CL_0_CLCTL1_cl_en_rcvr_lf_SHIFT                   19
#define BCHP_SDS_CL_0_CLCTL1_cl_en_rcvr_lf_DEFAULT                 0x00000001

/* SDS_CL_0 :: CLCTL1 :: cl_en_chan_if [18:18] */
#define BCHP_SDS_CL_0_CLCTL1_cl_en_chan_if_MASK                    0x00040000
#define BCHP_SDS_CL_0_CLCTL1_cl_en_chan_if_SHIFT                   18
#define BCHP_SDS_CL_0_CLCTL1_cl_en_chan_if_DEFAULT                 0x00000000

/* SDS_CL_0 :: CLCTL1 :: cl_en_chan_hp [17:17] */
#define BCHP_SDS_CL_0_CLCTL1_cl_en_chan_hp_MASK                    0x00020000
#define BCHP_SDS_CL_0_CLCTL1_cl_en_chan_hp_SHIFT                   17
#define BCHP_SDS_CL_0_CLCTL1_cl_en_chan_hp_DEFAULT                 0x00000000

/* SDS_CL_0 :: CLCTL1 :: cl_en_chan_lf [16:16] */
#define BCHP_SDS_CL_0_CLCTL1_cl_en_chan_lf_MASK                    0x00010000
#define BCHP_SDS_CL_0_CLCTL1_cl_en_chan_lf_SHIFT                   16
#define BCHP_SDS_CL_0_CLCTL1_cl_en_chan_lf_DEFAULT                 0x00000000

/* SDS_CL_0 :: CLCTL1 :: updqam [15:15] */
#define BCHP_SDS_CL_0_CLCTL1_updqam_MASK                           0x00008000
#define BCHP_SDS_CL_0_CLCTL1_updqam_SHIFT                          15
#define BCHP_SDS_CL_0_CLCTL1_updqam_DEFAULT                        0x00000000

/* SDS_CL_0 :: CLCTL1 :: updqam1 [14:14] */
#define BCHP_SDS_CL_0_CLCTL1_updqam1_MASK                          0x00004000
#define BCHP_SDS_CL_0_CLCTL1_updqam1_SHIFT                         14
#define BCHP_SDS_CL_0_CLCTL1_updqam1_DEFAULT                       0x00000000

/* SDS_CL_0 :: CLCTL1 :: reserved_for_eco0 [13:13] */
#define BCHP_SDS_CL_0_CLCTL1_reserved_for_eco0_MASK                0x00002000
#define BCHP_SDS_CL_0_CLCTL1_reserved_for_eco0_SHIFT               13
#define BCHP_SDS_CL_0_CLCTL1_reserved_for_eco0_DEFAULT             0x00000000

/* SDS_CL_0 :: CLCTL1 :: flfsel [12:12] */
#define BCHP_SDS_CL_0_CLCTL1_flfsel_MASK                           0x00001000
#define BCHP_SDS_CL_0_CLCTL1_flfsel_SHIFT                          12
#define BCHP_SDS_CL_0_CLCTL1_flfsel_DEFAULT                        0x00000000

/* SDS_CL_0 :: CLCTL1 :: updqamff [11:11] */
#define BCHP_SDS_CL_0_CLCTL1_updqamff_MASK                         0x00000800
#define BCHP_SDS_CL_0_CLCTL1_updqamff_SHIFT                        11
#define BCHP_SDS_CL_0_CLCTL1_updqamff_DEFAULT                      0x00000000

/* SDS_CL_0 :: CLCTL1 :: ufcf1 [10:10] */
#define BCHP_SDS_CL_0_CLCTL1_ufcf1_MASK                            0x00000400
#define BCHP_SDS_CL_0_CLCTL1_ufcf1_SHIFT                           10
#define BCHP_SDS_CL_0_CLCTL1_ufcf1_DEFAULT                         0x00000000

/* SDS_CL_0 :: CLCTL1 :: front_in_sel [09:09] */
#define BCHP_SDS_CL_0_CLCTL1_front_in_sel_MASK                     0x00000200
#define BCHP_SDS_CL_0_CLCTL1_front_in_sel_SHIFT                    9
#define BCHP_SDS_CL_0_CLCTL1_front_in_sel_DEFAULT                  0x00000000

/* SDS_CL_0 :: CLCTL1 :: back_in_sel [08:08] */
#define BCHP_SDS_CL_0_CLCTL1_back_in_sel_MASK                      0x00000100
#define BCHP_SDS_CL_0_CLCTL1_back_in_sel_SHIFT                     8
#define BCHP_SDS_CL_0_CLCTL1_back_in_sel_DEFAULT                   0x00000000

/* SDS_CL_0 :: CLCTL1 :: cl_en_tuner_hp [07:07] */
#define BCHP_SDS_CL_0_CLCTL1_cl_en_tuner_hp_MASK                   0x00000080
#define BCHP_SDS_CL_0_CLCTL1_cl_en_tuner_hp_SHIFT                  7
#define BCHP_SDS_CL_0_CLCTL1_cl_en_tuner_hp_DEFAULT                0x00000000

/* SDS_CL_0 :: CLCTL1 :: derbyp [06:06] */
#define BCHP_SDS_CL_0_CLCTL1_derbyp_MASK                           0x00000040
#define BCHP_SDS_CL_0_CLCTL1_derbyp_SHIFT                          6
#define BCHP_SDS_CL_0_CLCTL1_derbyp_DEFAULT                        0x00000001

/* SDS_CL_0 :: CLCTL1 :: cl_en_tuner_if [05:05] */
#define BCHP_SDS_CL_0_CLCTL1_cl_en_tuner_if_MASK                   0x00000020
#define BCHP_SDS_CL_0_CLCTL1_cl_en_tuner_if_SHIFT                  5
#define BCHP_SDS_CL_0_CLCTL1_cl_en_tuner_if_DEFAULT                0x00000000

/* SDS_CL_0 :: CLCTL1 :: clen [04:04] */
#define BCHP_SDS_CL_0_CLCTL1_clen_MASK                             0x00000010
#define BCHP_SDS_CL_0_CLCTL1_clen_SHIFT                            4
#define BCHP_SDS_CL_0_CLCTL1_clen_DEFAULT                          0x00000000

/* SDS_CL_0 :: CLCTL1 :: zero_ctl [03:02] */
#define BCHP_SDS_CL_0_CLCTL1_zero_ctl_MASK                         0x0000000c
#define BCHP_SDS_CL_0_CLCTL1_zero_ctl_SHIFT                        2
#define BCHP_SDS_CL_0_CLCTL1_zero_ctl_DEFAULT                      0x00000003

/* SDS_CL_0 :: CLCTL1 :: clp_rst [01:01] */
#define BCHP_SDS_CL_0_CLCTL1_clp_rst_MASK                          0x00000002
#define BCHP_SDS_CL_0_CLCTL1_clp_rst_SHIFT                         1
#define BCHP_SDS_CL_0_CLCTL1_clp_rst_DEFAULT                       0x00000000

/* SDS_CL_0 :: CLCTL1 :: clf_rst [00:00] */
#define BCHP_SDS_CL_0_CLCTL1_clf_rst_MASK                          0x00000001
#define BCHP_SDS_CL_0_CLCTL1_clf_rst_SHIFT                         0
#define BCHP_SDS_CL_0_CLCTL1_clf_rst_DEFAULT                       0x00000000

/***************************************************************************
 *CLCTL2 - Carrier Loop Control 2 (Formerly, CLOON,CLSTS,CLMISC2,CLMISC)
 ***************************************************************************/
/* SDS_CL_0 :: CLCTL2 :: clf_coeff1_ext [31:31] */
#define BCHP_SDS_CL_0_CLCTL2_clf_coeff1_ext_MASK                   0x80000000
#define BCHP_SDS_CL_0_CLCTL2_clf_coeff1_ext_SHIFT                  31
#define BCHP_SDS_CL_0_CLCTL2_clf_coeff1_ext_DEFAULT                0x00000000

/* SDS_CL_0 :: CLCTL2 :: clf_pd_ext [30:30] */
#define BCHP_SDS_CL_0_CLCTL2_clf_pd_ext_MASK                       0x40000000
#define BCHP_SDS_CL_0_CLCTL2_clf_pd_ext_SHIFT                      30
#define BCHP_SDS_CL_0_CLCTL2_clf_pd_ext_DEFAULT                    0x00000000

/* SDS_CL_0 :: CLCTL2 :: clf_int_ext [29:29] */
#define BCHP_SDS_CL_0_CLCTL2_clf_int_ext_MASK                      0x20000000
#define BCHP_SDS_CL_0_CLCTL2_clf_int_ext_SHIFT                     29
#define BCHP_SDS_CL_0_CLCTL2_clf_int_ext_DEFAULT                   0x00000000

/* SDS_CL_0 :: CLCTL2 :: clf_lin_ext [28:28] */
#define BCHP_SDS_CL_0_CLCTL2_clf_lin_ext_MASK                      0x10000000
#define BCHP_SDS_CL_0_CLCTL2_clf_lin_ext_SHIFT                     28
#define BCHP_SDS_CL_0_CLCTL2_clf_lin_ext_DEFAULT                   0x00000000

/* SDS_CL_0 :: CLCTL2 :: clb_coeff1_ext [27:27] */
#define BCHP_SDS_CL_0_CLCTL2_clb_coeff1_ext_MASK                   0x08000000
#define BCHP_SDS_CL_0_CLCTL2_clb_coeff1_ext_SHIFT                  27
#define BCHP_SDS_CL_0_CLCTL2_clb_coeff1_ext_DEFAULT                0x00000000

/* SDS_CL_0 :: CLCTL2 :: clb_pd_ext [26:26] */
#define BCHP_SDS_CL_0_CLCTL2_clb_pd_ext_MASK                       0x04000000
#define BCHP_SDS_CL_0_CLCTL2_clb_pd_ext_SHIFT                      26
#define BCHP_SDS_CL_0_CLCTL2_clb_pd_ext_DEFAULT                    0x00000000

/* SDS_CL_0 :: CLCTL2 :: clb_int_ext [25:25] */
#define BCHP_SDS_CL_0_CLCTL2_clb_int_ext_MASK                      0x02000000
#define BCHP_SDS_CL_0_CLCTL2_clb_int_ext_SHIFT                     25
#define BCHP_SDS_CL_0_CLCTL2_clb_int_ext_DEFAULT                   0x00000000

/* SDS_CL_0 :: CLCTL2 :: clb_lin_ext [24:24] */
#define BCHP_SDS_CL_0_CLCTL2_clb_lin_ext_MASK                      0x01000000
#define BCHP_SDS_CL_0_CLCTL2_clb_lin_ext_SHIFT                     24
#define BCHP_SDS_CL_0_CLCTL2_clb_lin_ext_DEFAULT                   0x00000000

/* SDS_CL_0 :: CLCTL2 :: clcktc [23:22] */
#define BCHP_SDS_CL_0_CLCTL2_clcktc_MASK                           0x00c00000
#define BCHP_SDS_CL_0_CLCTL2_clcktc_SHIFT                          22
#define BCHP_SDS_CL_0_CLCTL2_clcktc_DEFAULT                        0x00000000

/* SDS_CL_0 :: CLCTL2 :: stsf [21:20] */
#define BCHP_SDS_CL_0_CLCTL2_stsf_MASK                             0x00300000
#define BCHP_SDS_CL_0_CLCTL2_stsf_SHIFT                            20
#define BCHP_SDS_CL_0_CLCTL2_stsf_DEFAULT                          0x00000000

/* SDS_CL_0 :: CLCTL2 :: stsb [19:18] */
#define BCHP_SDS_CL_0_CLCTL2_stsb_MASK                             0x000c0000
#define BCHP_SDS_CL_0_CLCTL2_stsb_SHIFT                            18
#define BCHP_SDS_CL_0_CLCTL2_stsb_DEFAULT                          0x00000000

/* SDS_CL_0 :: CLCTL2 :: ustsf [17:17] */
#define BCHP_SDS_CL_0_CLCTL2_ustsf_MASK                            0x00020000
#define BCHP_SDS_CL_0_CLCTL2_ustsf_SHIFT                           17
#define BCHP_SDS_CL_0_CLCTL2_ustsf_DEFAULT                         0x00000000

/* SDS_CL_0 :: CLCTL2 :: ustsb [16:16] */
#define BCHP_SDS_CL_0_CLCTL2_ustsb_MASK                            0x00010000
#define BCHP_SDS_CL_0_CLCTL2_ustsb_SHIFT                           16
#define BCHP_SDS_CL_0_CLCTL2_ustsb_DEFAULT                         0x00000000

/* SDS_CL_0 :: CLCTL2 :: uclmod [15:15] */
#define BCHP_SDS_CL_0_CLCTL2_uclmod_MASK                           0x00008000
#define BCHP_SDS_CL_0_CLCTL2_uclmod_SHIFT                          15
#define BCHP_SDS_CL_0_CLCTL2_uclmod_DEFAULT                        0x00000000

/* SDS_CL_0 :: CLCTL2 :: dzerctl [14:13] */
#define BCHP_SDS_CL_0_CLCTL2_dzerctl_MASK                          0x00006000
#define BCHP_SDS_CL_0_CLCTL2_dzerctl_SHIFT                         13
#define BCHP_SDS_CL_0_CLCTL2_dzerctl_DEFAULT                       0x00000000

/* SDS_CL_0 :: CLCTL2 :: clenb [12:12] */
#define BCHP_SDS_CL_0_CLCTL2_clenb_MASK                            0x00001000
#define BCHP_SDS_CL_0_CLCTL2_clenb_SHIFT                           12
#define BCHP_SDS_CL_0_CLCTL2_clenb_DEFAULT                         0x00000000

/* SDS_CL_0 :: CLCTL2 :: leakctl [11:09] */
#define BCHP_SDS_CL_0_CLCTL2_leakctl_MASK                          0x00000e00
#define BCHP_SDS_CL_0_CLCTL2_leakctl_SHIFT                         9
#define BCHP_SDS_CL_0_CLCTL2_leakctl_DEFAULT                       0x00000000

/* SDS_CL_0 :: CLCTL2 :: reserved_for_eco0 [08:08] */
#define BCHP_SDS_CL_0_CLCTL2_reserved_for_eco0_MASK                0x00000100
#define BCHP_SDS_CL_0_CLCTL2_reserved_for_eco0_SHIFT               8
#define BCHP_SDS_CL_0_CLCTL2_reserved_for_eco0_DEFAULT             0x00000000

/* SDS_CL_0 :: CLCTL2 :: lfbyp3 [07:07] */
#define BCHP_SDS_CL_0_CLCTL2_lfbyp3_MASK                           0x00000080
#define BCHP_SDS_CL_0_CLCTL2_lfbyp3_SHIFT                          7
#define BCHP_SDS_CL_0_CLCTL2_lfbyp3_DEFAULT                        0x00000000

/* SDS_CL_0 :: CLCTL2 :: lfbyp2 [06:06] */
#define BCHP_SDS_CL_0_CLCTL2_lfbyp2_MASK                           0x00000040
#define BCHP_SDS_CL_0_CLCTL2_lfbyp2_SHIFT                          6
#define BCHP_SDS_CL_0_CLCTL2_lfbyp2_DEFAULT                        0x00000000

/* SDS_CL_0 :: CLCTL2 :: lfbyp1 [05:05] */
#define BCHP_SDS_CL_0_CLCTL2_lfbyp1_MASK                           0x00000020
#define BCHP_SDS_CL_0_CLCTL2_lfbyp1_SHIFT                          5
#define BCHP_SDS_CL_0_CLCTL2_lfbyp1_DEFAULT                        0x00000000

/* SDS_CL_0 :: CLCTL2 :: oqpsk [04:04] */
#define BCHP_SDS_CL_0_CLCTL2_oqpsk_MASK                            0x00000010
#define BCHP_SDS_CL_0_CLCTL2_oqpsk_SHIFT                           4
#define BCHP_SDS_CL_0_CLCTL2_oqpsk_DEFAULT                         0x00000000

/* SDS_CL_0 :: CLCTL2 :: bpsk [03:03] */
#define BCHP_SDS_CL_0_CLCTL2_bpsk_MASK                             0x00000008
#define BCHP_SDS_CL_0_CLCTL2_bpsk_SHIFT                            3
#define BCHP_SDS_CL_0_CLCTL2_bpsk_DEFAULT                          0x00000000

/* SDS_CL_0 :: CLCTL2 :: fclfrz [02:02] */
#define BCHP_SDS_CL_0_CLCTL2_fclfrz_MASK                           0x00000004
#define BCHP_SDS_CL_0_CLCTL2_fclfrz_SHIFT                          2
#define BCHP_SDS_CL_0_CLCTL2_fclfrz_DEFAULT                        0x00000001

/* SDS_CL_0 :: CLCTL2 :: pclfrz [01:01] */
#define BCHP_SDS_CL_0_CLCTL2_pclfrz_MASK                           0x00000002
#define BCHP_SDS_CL_0_CLCTL2_pclfrz_SHIFT                          1
#define BCHP_SDS_CL_0_CLCTL2_pclfrz_DEFAULT                        0x00000001

/* SDS_CL_0 :: CLCTL2 :: ocfrz [00:00] */
#define BCHP_SDS_CL_0_CLCTL2_ocfrz_MASK                            0x00000001
#define BCHP_SDS_CL_0_CLCTL2_ocfrz_SHIFT                           0
#define BCHP_SDS_CL_0_CLCTL2_ocfrz_DEFAULT                         0x00000000

/***************************************************************************
 *FLLC - Set 1 front carrier loop linear coefficient and scaling values
 ***************************************************************************/
/* SDS_CL_0 :: FLLC :: reserved0 [31:30] */
#define BCHP_SDS_CL_0_FLLC_reserved0_MASK                          0xc0000000
#define BCHP_SDS_CL_0_FLLC_reserved0_SHIFT                         30

/* SDS_CL_0 :: FLLC :: clf_lin_coeff0 [29:16] */
#define BCHP_SDS_CL_0_FLLC_clf_lin_coeff0_MASK                     0x3fff0000
#define BCHP_SDS_CL_0_FLLC_clf_lin_coeff0_SHIFT                    16
#define BCHP_SDS_CL_0_FLLC_clf_lin_coeff0_DEFAULT                  0x00000000

/* SDS_CL_0 :: FLLC :: reserved1 [15:11] */
#define BCHP_SDS_CL_0_FLLC_reserved1_MASK                          0x0000f800
#define BCHP_SDS_CL_0_FLLC_reserved1_SHIFT                         11

/* SDS_CL_0 :: FLLC :: clf_lin_shift0 [10:08] */
#define BCHP_SDS_CL_0_FLLC_clf_lin_shift0_MASK                     0x00000700
#define BCHP_SDS_CL_0_FLLC_clf_lin_shift0_SHIFT                    8
#define BCHP_SDS_CL_0_FLLC_clf_lin_shift0_DEFAULT                  0x00000001

/* SDS_CL_0 :: FLLC :: reserved2 [07:00] */
#define BCHP_SDS_CL_0_FLLC_reserved2_MASK                          0x000000ff
#define BCHP_SDS_CL_0_FLLC_reserved2_SHIFT                         0

/***************************************************************************
 *FLLC1 - Set 2 front carrier loop linear coefficient and scaling values
 ***************************************************************************/
/* SDS_CL_0 :: FLLC1 :: reserved0 [31:30] */
#define BCHP_SDS_CL_0_FLLC1_reserved0_MASK                         0xc0000000
#define BCHP_SDS_CL_0_FLLC1_reserved0_SHIFT                        30

/* SDS_CL_0 :: FLLC1 :: clf_lin_coeff1 [29:16] */
#define BCHP_SDS_CL_0_FLLC1_clf_lin_coeff1_MASK                    0x3fff0000
#define BCHP_SDS_CL_0_FLLC1_clf_lin_coeff1_SHIFT                   16
#define BCHP_SDS_CL_0_FLLC1_clf_lin_coeff1_DEFAULT                 0x00000000

/* SDS_CL_0 :: FLLC1 :: reserved1 [15:11] */
#define BCHP_SDS_CL_0_FLLC1_reserved1_MASK                         0x0000f800
#define BCHP_SDS_CL_0_FLLC1_reserved1_SHIFT                        11

/* SDS_CL_0 :: FLLC1 :: clf_lin_shift1 [10:08] */
#define BCHP_SDS_CL_0_FLLC1_clf_lin_shift1_MASK                    0x00000700
#define BCHP_SDS_CL_0_FLLC1_clf_lin_shift1_SHIFT                   8
#define BCHP_SDS_CL_0_FLLC1_clf_lin_shift1_DEFAULT                 0x00000001

/* SDS_CL_0 :: FLLC1 :: reserved2 [07:00] */
#define BCHP_SDS_CL_0_FLLC1_reserved2_MASK                         0x000000ff
#define BCHP_SDS_CL_0_FLLC1_reserved2_SHIFT                        0

/***************************************************************************
 *FLIC - Set 1 front carrier loop integrator coefficient and scaling values
 ***************************************************************************/
/* SDS_CL_0 :: FLIC :: clf_int_coeff0 [31:16] */
#define BCHP_SDS_CL_0_FLIC_clf_int_coeff0_MASK                     0xffff0000
#define BCHP_SDS_CL_0_FLIC_clf_int_coeff0_SHIFT                    16
#define BCHP_SDS_CL_0_FLIC_clf_int_coeff0_DEFAULT                  0x00000000

/* SDS_CL_0 :: FLIC :: reserved0 [15:12] */
#define BCHP_SDS_CL_0_FLIC_reserved0_MASK                          0x0000f000
#define BCHP_SDS_CL_0_FLIC_reserved0_SHIFT                         12

/* SDS_CL_0 :: FLIC :: clf_int_scale0 [11:08] */
#define BCHP_SDS_CL_0_FLIC_clf_int_scale0_MASK                     0x00000f00
#define BCHP_SDS_CL_0_FLIC_clf_int_scale0_SHIFT                    8
#define BCHP_SDS_CL_0_FLIC_clf_int_scale0_DEFAULT                  0x00000002

/* SDS_CL_0 :: FLIC :: reserved1 [07:00] */
#define BCHP_SDS_CL_0_FLIC_reserved1_MASK                          0x000000ff
#define BCHP_SDS_CL_0_FLIC_reserved1_SHIFT                         0

/***************************************************************************
 *FLIC1 - Set 2 front carrier loop integrator coefficient and scaling values
 ***************************************************************************/
/* SDS_CL_0 :: FLIC1 :: clf_int_coeff1 [31:16] */
#define BCHP_SDS_CL_0_FLIC1_clf_int_coeff1_MASK                    0xffff0000
#define BCHP_SDS_CL_0_FLIC1_clf_int_coeff1_SHIFT                   16
#define BCHP_SDS_CL_0_FLIC1_clf_int_coeff1_DEFAULT                 0x00000000

/* SDS_CL_0 :: FLIC1 :: reserved0 [15:12] */
#define BCHP_SDS_CL_0_FLIC1_reserved0_MASK                         0x0000f000
#define BCHP_SDS_CL_0_FLIC1_reserved0_SHIFT                        12

/* SDS_CL_0 :: FLIC1 :: clf_int_scale1 [11:08] */
#define BCHP_SDS_CL_0_FLIC1_clf_int_scale1_MASK                    0x00000f00
#define BCHP_SDS_CL_0_FLIC1_clf_int_scale1_SHIFT                   8
#define BCHP_SDS_CL_0_FLIC1_clf_int_scale1_DEFAULT                 0x00000002

/* SDS_CL_0 :: FLIC1 :: reserved1 [07:00] */
#define BCHP_SDS_CL_0_FLIC1_reserved1_MASK                         0x000000ff
#define BCHP_SDS_CL_0_FLIC1_reserved1_SHIFT                        0

/***************************************************************************
 *FLSW - Front carrier loop sweep rate
 ***************************************************************************/
/* SDS_CL_0 :: FLSW :: clf_sweep [31:16] */
#define BCHP_SDS_CL_0_FLSW_clf_sweep_MASK                          0xffff0000
#define BCHP_SDS_CL_0_FLSW_clf_sweep_SHIFT                         16
#define BCHP_SDS_CL_0_FLSW_clf_sweep_DEFAULT                       0x00000000

/* SDS_CL_0 :: FLSW :: clf_int_sat [15:08] */
#define BCHP_SDS_CL_0_FLSW_clf_int_sat_MASK                        0x0000ff00
#define BCHP_SDS_CL_0_FLSW_clf_int_sat_SHIFT                       8
#define BCHP_SDS_CL_0_FLSW_clf_int_sat_DEFAULT                     0x0000007f

/* SDS_CL_0 :: FLSW :: clf_hp_sat [07:00] */
#define BCHP_SDS_CL_0_FLSW_clf_hp_sat_MASK                         0x000000ff
#define BCHP_SDS_CL_0_FLSW_clf_hp_sat_SHIFT                        0
#define BCHP_SDS_CL_0_FLSW_clf_hp_sat_DEFAULT                      0x0000007f

/***************************************************************************
 *FLI - Front carrier loop integrator value
 ***************************************************************************/
/* SDS_CL_0 :: FLI :: clf_int [31:00] */
#define BCHP_SDS_CL_0_FLI_clf_int_MASK                             0xffffffff
#define BCHP_SDS_CL_0_FLI_clf_int_SHIFT                            0
#define BCHP_SDS_CL_0_FLI_clf_int_DEFAULT                          0x00000000

/***************************************************************************
 *FLIF - Front carrier loop IF frequency control word
 ***************************************************************************/
/* SDS_CL_0 :: FLIF :: reserved0 [31:28] */
#define BCHP_SDS_CL_0_FLIF_reserved0_MASK                          0xf0000000
#define BCHP_SDS_CL_0_FLIF_reserved0_SHIFT                         28

/* SDS_CL_0 :: FLIF :: clf_if_freq [27:08] */
#define BCHP_SDS_CL_0_FLIF_clf_if_freq_MASK                        0x0fffff00
#define BCHP_SDS_CL_0_FLIF_clf_if_freq_SHIFT                       8
#define BCHP_SDS_CL_0_FLIF_clf_if_freq_DEFAULT                     0x00000000

/* SDS_CL_0 :: FLIF :: reserved1 [07:00] */
#define BCHP_SDS_CL_0_FLIF_reserved1_MASK                          0x000000ff
#define BCHP_SDS_CL_0_FLIF_reserved1_SHIFT                         0

/***************************************************************************
 *FLPA - Front carrier loop phase accumulator value
 ***************************************************************************/
/* SDS_CL_0 :: FLPA :: reserved0 [31:28] */
#define BCHP_SDS_CL_0_FLPA_reserved0_MASK                          0xf0000000
#define BCHP_SDS_CL_0_FLPA_reserved0_SHIFT                         28

/* SDS_CL_0 :: FLPA :: clf_pa [27:00] */
#define BCHP_SDS_CL_0_FLPA_clf_pa_MASK                             0x0fffffff
#define BCHP_SDS_CL_0_FLPA_clf_pa_SHIFT                            0
#define BCHP_SDS_CL_0_FLPA_clf_pa_DEFAULT                          0x00000000

/***************************************************************************
 *FLTD - Front carrier loop frequency detector threshold
 ***************************************************************************/
/* SDS_CL_0 :: FLTD :: clf_thresh [31:24] */
#define BCHP_SDS_CL_0_FLTD_clf_thresh_MASK                         0xff000000
#define BCHP_SDS_CL_0_FLTD_clf_thresh_SHIFT                        24
#define BCHP_SDS_CL_0_FLTD_clf_thresh_DEFAULT                      0x00000000

/* SDS_CL_0 :: FLTD :: reserved0 [23:00] */
#define BCHP_SDS_CL_0_FLTD_reserved0_MASK                          0x00ffffff
#define BCHP_SDS_CL_0_FLTD_reserved0_SHIFT                         0

/***************************************************************************
 *PEEST - Back carrier loop phase error estimator output
 ***************************************************************************/
/* SDS_CL_0 :: PEEST :: pe_est [31:00] */
#define BCHP_SDS_CL_0_PEEST_pe_est_MASK                            0xffffffff
#define BCHP_SDS_CL_0_PEEST_pe_est_SHIFT                           0
#define BCHP_SDS_CL_0_PEEST_pe_est_DEFAULT                         0x00000000

/***************************************************************************
 *PLTD - Back carrier loop frequency detector threshold
 ***************************************************************************/
/* SDS_CL_0 :: PLTD :: clb_thresh [31:24] */
#define BCHP_SDS_CL_0_PLTD_clb_thresh_MASK                         0xff000000
#define BCHP_SDS_CL_0_PLTD_clb_thresh_SHIFT                        24
#define BCHP_SDS_CL_0_PLTD_clb_thresh_DEFAULT                      0x00000000

/* SDS_CL_0 :: PLTD :: reserved0 [23:00] */
#define BCHP_SDS_CL_0_PLTD_reserved0_MASK                          0x00ffffff
#define BCHP_SDS_CL_0_PLTD_reserved0_SHIFT                         0

/***************************************************************************
 *PLC - 1st set of back carrier loop linear and integrator coefficients and scaling values
 ***************************************************************************/
/* SDS_CL_0 :: PLC :: reserved0 [31:28] */
#define BCHP_SDS_CL_0_PLC_reserved0_MASK                           0xf0000000
#define BCHP_SDS_CL_0_PLC_reserved0_SHIFT                          28

/* SDS_CL_0 :: PLC :: clb_int_scale0 [27:24] */
#define BCHP_SDS_CL_0_PLC_clb_int_scale0_MASK                      0x0f000000
#define BCHP_SDS_CL_0_PLC_clb_int_scale0_SHIFT                     24
#define BCHP_SDS_CL_0_PLC_clb_int_scale0_DEFAULT                   0x00000000

/* SDS_CL_0 :: PLC :: reserved1 [23:22] */
#define BCHP_SDS_CL_0_PLC_reserved1_MASK                           0x00c00000
#define BCHP_SDS_CL_0_PLC_reserved1_SHIFT                          22

/* SDS_CL_0 :: PLC :: clb_int_coeff0 [21:16] */
#define BCHP_SDS_CL_0_PLC_clb_int_coeff0_MASK                      0x003f0000
#define BCHP_SDS_CL_0_PLC_clb_int_coeff0_SHIFT                     16
#define BCHP_SDS_CL_0_PLC_clb_int_coeff0_DEFAULT                   0x00000000

/* SDS_CL_0 :: PLC :: reserved2 [15:11] */
#define BCHP_SDS_CL_0_PLC_reserved2_MASK                           0x0000f800
#define BCHP_SDS_CL_0_PLC_reserved2_SHIFT                          11

/* SDS_CL_0 :: PLC :: clb_lin_scale0 [10:08] */
#define BCHP_SDS_CL_0_PLC_clb_lin_scale0_MASK                      0x00000700
#define BCHP_SDS_CL_0_PLC_clb_lin_scale0_SHIFT                     8
#define BCHP_SDS_CL_0_PLC_clb_lin_scale0_DEFAULT                   0x00000000

/* SDS_CL_0 :: PLC :: reserved3 [07:06] */
#define BCHP_SDS_CL_0_PLC_reserved3_MASK                           0x000000c0
#define BCHP_SDS_CL_0_PLC_reserved3_SHIFT                          6

/* SDS_CL_0 :: PLC :: clb_lin_coeff0 [05:00] */
#define BCHP_SDS_CL_0_PLC_clb_lin_coeff0_MASK                      0x0000003f
#define BCHP_SDS_CL_0_PLC_clb_lin_coeff0_SHIFT                     0
#define BCHP_SDS_CL_0_PLC_clb_lin_coeff0_DEFAULT                   0x00000000

/***************************************************************************
 *PLC1 - 2nd set of back carrier loop linear and integrator coefficients and scaling values
 ***************************************************************************/
/* SDS_CL_0 :: PLC1 :: reserved0 [31:28] */
#define BCHP_SDS_CL_0_PLC1_reserved0_MASK                          0xf0000000
#define BCHP_SDS_CL_0_PLC1_reserved0_SHIFT                         28

/* SDS_CL_0 :: PLC1 :: clb_int_scale1 [27:24] */
#define BCHP_SDS_CL_0_PLC1_clb_int_scale1_MASK                     0x0f000000
#define BCHP_SDS_CL_0_PLC1_clb_int_scale1_SHIFT                    24
#define BCHP_SDS_CL_0_PLC1_clb_int_scale1_DEFAULT                  0x00000000

/* SDS_CL_0 :: PLC1 :: reserved1 [23:22] */
#define BCHP_SDS_CL_0_PLC1_reserved1_MASK                          0x00c00000
#define BCHP_SDS_CL_0_PLC1_reserved1_SHIFT                         22

/* SDS_CL_0 :: PLC1 :: clb_int_coeff1 [21:16] */
#define BCHP_SDS_CL_0_PLC1_clb_int_coeff1_MASK                     0x003f0000
#define BCHP_SDS_CL_0_PLC1_clb_int_coeff1_SHIFT                    16
#define BCHP_SDS_CL_0_PLC1_clb_int_coeff1_DEFAULT                  0x00000000

/* SDS_CL_0 :: PLC1 :: reserved2 [15:11] */
#define BCHP_SDS_CL_0_PLC1_reserved2_MASK                          0x0000f800
#define BCHP_SDS_CL_0_PLC1_reserved2_SHIFT                         11

/* SDS_CL_0 :: PLC1 :: clb_lin_scale1 [10:08] */
#define BCHP_SDS_CL_0_PLC1_clb_lin_scale1_MASK                     0x00000700
#define BCHP_SDS_CL_0_PLC1_clb_lin_scale1_SHIFT                    8
#define BCHP_SDS_CL_0_PLC1_clb_lin_scale1_DEFAULT                  0x00000000

/* SDS_CL_0 :: PLC1 :: reserved3 [07:06] */
#define BCHP_SDS_CL_0_PLC1_reserved3_MASK                          0x000000c0
#define BCHP_SDS_CL_0_PLC1_reserved3_SHIFT                         6

/* SDS_CL_0 :: PLC1 :: clb_lin_coeff1 [05:00] */
#define BCHP_SDS_CL_0_PLC1_clb_lin_coeff1_MASK                     0x0000003f
#define BCHP_SDS_CL_0_PLC1_clb_lin_coeff1_SHIFT                    0
#define BCHP_SDS_CL_0_PLC1_clb_lin_coeff1_DEFAULT                  0x00000000

/***************************************************************************
 *PLSW - Back carrier loop sweep rate
 ***************************************************************************/
/* SDS_CL_0 :: PLSW :: reserved0 [31:30] */
#define BCHP_SDS_CL_0_PLSW_reserved0_MASK                          0xc0000000
#define BCHP_SDS_CL_0_PLSW_reserved0_SHIFT                         30

/* SDS_CL_0 :: PLSW :: clb_sweep [29:00] */
#define BCHP_SDS_CL_0_PLSW_clb_sweep_MASK                          0x3fffffff
#define BCHP_SDS_CL_0_PLSW_clb_sweep_SHIFT                         0
#define BCHP_SDS_CL_0_PLSW_clb_sweep_DEFAULT                       0x00000000

/***************************************************************************
 *PLI - Back carrier loop integrator value
 ***************************************************************************/
/* SDS_CL_0 :: PLI :: clf_int [31:00] */
#define BCHP_SDS_CL_0_PLI_clf_int_MASK                             0xffffffff
#define BCHP_SDS_CL_0_PLI_clf_int_SHIFT                            0
#define BCHP_SDS_CL_0_PLI_clf_int_DEFAULT                          0x00000000

/***************************************************************************
 *PLPA - Back carrier loop phase accumulator value
 ***************************************************************************/
/* SDS_CL_0 :: PLPA :: reserved0 [31:26] */
#define BCHP_SDS_CL_0_PLPA_reserved0_MASK                          0xfc000000
#define BCHP_SDS_CL_0_PLPA_reserved0_SHIFT                         26

/* SDS_CL_0 :: PLPA :: clb_pa [25:00] */
#define BCHP_SDS_CL_0_PLPA_clb_pa_MASK                             0x03ffffff
#define BCHP_SDS_CL_0_PLPA_clb_pa_SHIFT                            0
#define BCHP_SDS_CL_0_PLPA_clb_pa_DEFAULT                          0x00000000

/***************************************************************************
 *CRBFD - Carrier loop QAM/8PSK phase detector threshold
 ***************************************************************************/
/* SDS_CL_0 :: CRBFD :: freq_en [31:31] */
#define BCHP_SDS_CL_0_CRBFD_freq_en_MASK                           0x80000000
#define BCHP_SDS_CL_0_CRBFD_freq_en_SHIFT                          31
#define BCHP_SDS_CL_0_CRBFD_freq_en_DEFAULT                        0x00000000

/* SDS_CL_0 :: CRBFD :: oon_en [30:30] */
#define BCHP_SDS_CL_0_CRBFD_oon_en_MASK                            0x40000000
#define BCHP_SDS_CL_0_CRBFD_oon_en_SHIFT                           30
#define BCHP_SDS_CL_0_CRBFD_oon_en_DEFAULT                         0x00000000

/* SDS_CL_0 :: CRBFD :: reserved0 [29:26] */
#define BCHP_SDS_CL_0_CRBFD_reserved0_MASK                         0x3c000000
#define BCHP_SDS_CL_0_CRBFD_reserved0_SHIFT                        26

/* SDS_CL_0 :: CRBFD :: freq_thresh [25:16] */
#define BCHP_SDS_CL_0_CRBFD_freq_thresh_MASK                       0x03ff0000
#define BCHP_SDS_CL_0_CRBFD_freq_thresh_SHIFT                      16
#define BCHP_SDS_CL_0_CRBFD_freq_thresh_DEFAULT                    0x00000000

/* SDS_CL_0 :: CRBFD :: reserved1 [15:00] */
#define BCHP_SDS_CL_0_CRBFD_reserved1_MASK                         0x0000ffff
#define BCHP_SDS_CL_0_CRBFD_reserved1_SHIFT                        0

/***************************************************************************
 *CLHT - Carrier loop lock high threshold value
 ***************************************************************************/
/* SDS_CL_0 :: CLHT :: reserved0 [31:28] */
#define BCHP_SDS_CL_0_CLHT_reserved0_MASK                          0xf0000000
#define BCHP_SDS_CL_0_CLHT_reserved0_SHIFT                         28

/* SDS_CL_0 :: CLHT :: cl_lock_thrh [27:08] */
#define BCHP_SDS_CL_0_CLHT_cl_lock_thrh_MASK                       0x0fffff00
#define BCHP_SDS_CL_0_CLHT_cl_lock_thrh_SHIFT                      8
#define BCHP_SDS_CL_0_CLHT_cl_lock_thrh_DEFAULT                    0x00020000

/* SDS_CL_0 :: CLHT :: reserved1 [07:00] */
#define BCHP_SDS_CL_0_CLHT_reserved1_MASK                          0x000000ff
#define BCHP_SDS_CL_0_CLHT_reserved1_SHIFT                         0

/***************************************************************************
 *CLLT - Carrier loop lock low threshold value
 ***************************************************************************/
/* SDS_CL_0 :: CLLT :: reserved0 [31:28] */
#define BCHP_SDS_CL_0_CLLT_reserved0_MASK                          0xf0000000
#define BCHP_SDS_CL_0_CLLT_reserved0_SHIFT                         28

/* SDS_CL_0 :: CLLT :: cl_lock_thrl [27:08] */
#define BCHP_SDS_CL_0_CLLT_cl_lock_thrl_MASK                       0x0fffff00
#define BCHP_SDS_CL_0_CLLT_cl_lock_thrl_SHIFT                      8
#define BCHP_SDS_CL_0_CLLT_cl_lock_thrl_DEFAULT                    0x00010000

/* SDS_CL_0 :: CLLT :: reserved1 [07:00] */
#define BCHP_SDS_CL_0_CLLT_reserved1_MASK                          0x000000ff
#define BCHP_SDS_CL_0_CLLT_reserved1_SHIFT                         0

/***************************************************************************
 *CLLA - Carrier loop lock accumulator value
 ***************************************************************************/
/* SDS_CL_0 :: CLLA :: cl_lock_accum [31:08] */
#define BCHP_SDS_CL_0_CLLA_cl_lock_accum_MASK                      0xffffff00
#define BCHP_SDS_CL_0_CLLA_cl_lock_accum_SHIFT                     8
#define BCHP_SDS_CL_0_CLLA_cl_lock_accum_DEFAULT                   0x00000000

/* SDS_CL_0 :: CLLA :: reserved0 [07:00] */
#define BCHP_SDS_CL_0_CLLA_reserved0_MASK                          0x000000ff
#define BCHP_SDS_CL_0_CLLA_reserved0_SHIFT                         0

/***************************************************************************
 *CLCT - Carrier loop lock control
 ***************************************************************************/
/* SDS_CL_0 :: CLCT :: cl_lock_cnten [31:31] */
#define BCHP_SDS_CL_0_CLCT_cl_lock_cnten_MASK                      0x80000000
#define BCHP_SDS_CL_0_CLCT_cl_lock_cnten_SHIFT                     31
#define BCHP_SDS_CL_0_CLCT_cl_lock_cnten_DEFAULT                   0x00000000

/* SDS_CL_0 :: CLCT :: cl_lock_cnt [30:16] */
#define BCHP_SDS_CL_0_CLCT_cl_lock_cnt_MASK                        0x7fff0000
#define BCHP_SDS_CL_0_CLCT_cl_lock_cnt_SHIFT                       16
#define BCHP_SDS_CL_0_CLCT_cl_lock_cnt_DEFAULT                     0x00002000

/* SDS_CL_0 :: CLCT :: reserved0 [15:13] */
#define BCHP_SDS_CL_0_CLCT_reserved0_MASK                          0x0000e000
#define BCHP_SDS_CL_0_CLCT_reserved0_SHIFT                         13

/* SDS_CL_0 :: CLCT :: cl_lock_sften [12:12] */
#define BCHP_SDS_CL_0_CLCT_cl_lock_sften_MASK                      0x00001000
#define BCHP_SDS_CL_0_CLCT_cl_lock_sften_SHIFT                     12
#define BCHP_SDS_CL_0_CLCT_cl_lock_sften_DEFAULT                   0x00000000

/* SDS_CL_0 :: CLCT :: cl_lock_sft [11:08] */
#define BCHP_SDS_CL_0_CLCT_cl_lock_sft_MASK                        0x00000f00
#define BCHP_SDS_CL_0_CLCT_cl_lock_sft_SHIFT                       8
#define BCHP_SDS_CL_0_CLCT_cl_lock_sft_DEFAULT                     0x00000000

/* SDS_CL_0 :: CLCT :: reserved1 [07:00] */
#define BCHP_SDS_CL_0_CLCT_reserved1_MASK                          0x000000ff
#define BCHP_SDS_CL_0_CLCT_reserved1_SHIFT                         0

/***************************************************************************
 *CLFFCTL - Fine Frequency Mixer Control
 ***************************************************************************/
/* SDS_CL_0 :: CLFFCTL :: reserved0 [31:08] */
#define BCHP_SDS_CL_0_CLFFCTL_reserved0_MASK                       0xffffff00
#define BCHP_SDS_CL_0_CLFFCTL_reserved0_SHIFT                      8

/* SDS_CL_0 :: CLFFCTL :: reserved_for_eco1 [07:02] */
#define BCHP_SDS_CL_0_CLFFCTL_reserved_for_eco1_MASK               0x000000fc
#define BCHP_SDS_CL_0_CLFFCTL_reserved_for_eco1_SHIFT              2
#define BCHP_SDS_CL_0_CLFFCTL_reserved_for_eco1_DEFAULT            0x00000000

/* SDS_CL_0 :: CLFFCTL :: fine_mix_byp [01:01] */
#define BCHP_SDS_CL_0_CLFFCTL_fine_mix_byp_MASK                    0x00000002
#define BCHP_SDS_CL_0_CLFFCTL_fine_mix_byp_SHIFT                   1
#define BCHP_SDS_CL_0_CLFFCTL_fine_mix_byp_DEFAULT                 0x00000000

/* SDS_CL_0 :: CLFFCTL :: clffsrst [00:00] */
#define BCHP_SDS_CL_0_CLFFCTL_clffsrst_MASK                        0x00000001
#define BCHP_SDS_CL_0_CLFFCTL_clffsrst_SHIFT                       0
#define BCHP_SDS_CL_0_CLFFCTL_clffsrst_DEFAULT                     0x00000000

/***************************************************************************
 *FFLPA - Fine frequency adjustment phase accumulator
 ***************************************************************************/
/* SDS_CL_0 :: FFLPA :: fflpa [31:08] */
#define BCHP_SDS_CL_0_FFLPA_fflpa_MASK                             0xffffff00
#define BCHP_SDS_CL_0_FFLPA_fflpa_SHIFT                            8
#define BCHP_SDS_CL_0_FFLPA_fflpa_DEFAULT                          0x00000000

/* SDS_CL_0 :: FFLPA :: reserved0 [07:00] */
#define BCHP_SDS_CL_0_FFLPA_reserved0_MASK                         0x000000ff
#define BCHP_SDS_CL_0_FFLPA_reserved0_SHIFT                        0

/***************************************************************************
 *CLFBCTL - Forward Backward Loop Control (Formerly, CLFBCTL2,CLFBCTL)
 ***************************************************************************/
/* SDS_CL_0 :: CLFBCTL :: fb_last_phase_delta [31:16] */
#define BCHP_SDS_CL_0_CLFBCTL_fb_last_phase_delta_MASK             0xffff0000
#define BCHP_SDS_CL_0_CLFBCTL_fb_last_phase_delta_SHIFT            16
#define BCHP_SDS_CL_0_CLFBCTL_fb_last_phase_delta_DEFAULT          0x00002c67

/* SDS_CL_0 :: CLFBCTL :: reserved_for_eco0 [15:08] */
#define BCHP_SDS_CL_0_CLFBCTL_reserved_for_eco0_MASK               0x0000ff00
#define BCHP_SDS_CL_0_CLFBCTL_reserved_for_eco0_SHIFT              8
#define BCHP_SDS_CL_0_CLFBCTL_reserved_for_eco0_DEFAULT            0x00000000

/* SDS_CL_0 :: CLFBCTL :: fb_err_mode [07:06] */
#define BCHP_SDS_CL_0_CLFBCTL_fb_err_mode_MASK                     0x000000c0
#define BCHP_SDS_CL_0_CLFBCTL_fb_err_mode_SHIFT                    6
#define BCHP_SDS_CL_0_CLFBCTL_fb_err_mode_DEFAULT                  0x00000000

/* SDS_CL_0 :: CLFBCTL :: fw_rst_mode [05:05] */
#define BCHP_SDS_CL_0_CLFBCTL_fw_rst_mode_MASK                     0x00000020
#define BCHP_SDS_CL_0_CLFBCTL_fw_rst_mode_SHIFT                    5
#define BCHP_SDS_CL_0_CLFBCTL_fw_rst_mode_DEFAULT                  0x00000000

/* SDS_CL_0 :: CLFBCTL :: bw_rst_mode [04:04] */
#define BCHP_SDS_CL_0_CLFBCTL_bw_rst_mode_MASK                     0x00000010
#define BCHP_SDS_CL_0_CLFBCTL_bw_rst_mode_SHIFT                    4
#define BCHP_SDS_CL_0_CLFBCTL_bw_rst_mode_DEFAULT                  0x00000000

/* SDS_CL_0 :: CLFBCTL :: fb_mode [03:03] */
#define BCHP_SDS_CL_0_CLFBCTL_fb_mode_MASK                         0x00000008
#define BCHP_SDS_CL_0_CLFBCTL_fb_mode_SHIFT                        3
#define BCHP_SDS_CL_0_CLFBCTL_fb_mode_DEFAULT                      0x00000000

/* SDS_CL_0 :: CLFBCTL :: fbloop_en [02:02] */
#define BCHP_SDS_CL_0_CLFBCTL_fbloop_en_MASK                       0x00000004
#define BCHP_SDS_CL_0_CLFBCTL_fbloop_en_SHIFT                      2
#define BCHP_SDS_CL_0_CLFBCTL_fbloop_en_DEFAULT                    0x00000000

/* SDS_CL_0 :: CLFBCTL :: fbloop_frz [01:01] */
#define BCHP_SDS_CL_0_CLFBCTL_fbloop_frz_MASK                      0x00000002
#define BCHP_SDS_CL_0_CLFBCTL_fbloop_frz_SHIFT                     1
#define BCHP_SDS_CL_0_CLFBCTL_fbloop_frz_DEFAULT                   0x00000001

/* SDS_CL_0 :: CLFBCTL :: fbloop_rst [00:00] */
#define BCHP_SDS_CL_0_CLFBCTL_fbloop_rst_MASK                      0x00000001
#define BCHP_SDS_CL_0_CLFBCTL_fbloop_rst_SHIFT                     0
#define BCHP_SDS_CL_0_CLFBCTL_fbloop_rst_DEFAULT                   0x00000000

/***************************************************************************
 *FBLC - Forward Backward Loop Filter Coefficient
 ***************************************************************************/
/* SDS_CL_0 :: FBLC :: reserved0 [31:28] */
#define BCHP_SDS_CL_0_FBLC_reserved0_MASK                          0xf0000000
#define BCHP_SDS_CL_0_FBLC_reserved0_SHIFT                         28

/* SDS_CL_0 :: FBLC :: fb_int_shift [27:24] */
#define BCHP_SDS_CL_0_FBLC_fb_int_shift_MASK                       0x0f000000
#define BCHP_SDS_CL_0_FBLC_fb_int_shift_SHIFT                      24
#define BCHP_SDS_CL_0_FBLC_fb_int_shift_DEFAULT                    0x00000000

/* SDS_CL_0 :: FBLC :: reserved1 [23:22] */
#define BCHP_SDS_CL_0_FBLC_reserved1_MASK                          0x00c00000
#define BCHP_SDS_CL_0_FBLC_reserved1_SHIFT                         22

/* SDS_CL_0 :: FBLC :: fb_int_coeff [21:16] */
#define BCHP_SDS_CL_0_FBLC_fb_int_coeff_MASK                       0x003f0000
#define BCHP_SDS_CL_0_FBLC_fb_int_coeff_SHIFT                      16
#define BCHP_SDS_CL_0_FBLC_fb_int_coeff_DEFAULT                    0x00000000

/* SDS_CL_0 :: FBLC :: reserved2 [15:11] */
#define BCHP_SDS_CL_0_FBLC_reserved2_MASK                          0x0000f800
#define BCHP_SDS_CL_0_FBLC_reserved2_SHIFT                         11

/* SDS_CL_0 :: FBLC :: fb_lin_shift [10:08] */
#define BCHP_SDS_CL_0_FBLC_fb_lin_shift_MASK                       0x00000700
#define BCHP_SDS_CL_0_FBLC_fb_lin_shift_SHIFT                      8
#define BCHP_SDS_CL_0_FBLC_fb_lin_shift_DEFAULT                    0x00000000

/* SDS_CL_0 :: FBLC :: reserved3 [07:06] */
#define BCHP_SDS_CL_0_FBLC_reserved3_MASK                          0x000000c0
#define BCHP_SDS_CL_0_FBLC_reserved3_SHIFT                         6

/* SDS_CL_0 :: FBLC :: fb_lin_coeff [05:00] */
#define BCHP_SDS_CL_0_FBLC_fb_lin_coeff_MASK                       0x0000003f
#define BCHP_SDS_CL_0_FBLC_fb_lin_coeff_SHIFT                      0
#define BCHP_SDS_CL_0_FBLC_fb_lin_coeff_DEFAULT                    0x00000000

/***************************************************************************
 *FBLI - Forward Backward Loop Filter Integrator
 ***************************************************************************/
/* SDS_CL_0 :: FBLI :: fbli [31:00] */
#define BCHP_SDS_CL_0_FBLI_fbli_MASK                               0xffffffff
#define BCHP_SDS_CL_0_FBLI_fbli_SHIFT                              0
#define BCHP_SDS_CL_0_FBLI_fbli_DEFAULT                            0x00000000

/***************************************************************************
 *FBPA - Forward Backward Loop Phase Accumulator
 ***************************************************************************/
/* SDS_CL_0 :: FBPA :: reserved0 [31:26] */
#define BCHP_SDS_CL_0_FBPA_reserved0_MASK                          0xfc000000
#define BCHP_SDS_CL_0_FBPA_reserved0_SHIFT                         26

/* SDS_CL_0 :: FBPA :: fbpa [25:00] */
#define BCHP_SDS_CL_0_FBPA_fbpa_MASK                               0x03ffffff
#define BCHP_SDS_CL_0_FBPA_fbpa_SHIFT                              0
#define BCHP_SDS_CL_0_FBPA_fbpa_DEFAULT                            0x00000000

/***************************************************************************
 *CLDAFECTL - DAFE Loop Control
 ***************************************************************************/
/* SDS_CL_0 :: CLDAFECTL :: reserved0 [31:24] */
#define BCHP_SDS_CL_0_CLDAFECTL_reserved0_MASK                     0xff000000
#define BCHP_SDS_CL_0_CLDAFECTL_reserved0_SHIFT                    24

/* SDS_CL_0 :: CLDAFECTL :: reserved_for_eco1 [23:19] */
#define BCHP_SDS_CL_0_CLDAFECTL_reserved_for_eco1_MASK             0x00f80000
#define BCHP_SDS_CL_0_CLDAFECTL_reserved_for_eco1_SHIFT            19
#define BCHP_SDS_CL_0_CLDAFECTL_reserved_for_eco1_DEFAULT          0x00000000

/* SDS_CL_0 :: CLDAFECTL :: dafe_int_bypass [18:18] */
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_int_bypass_MASK               0x00040000
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_int_bypass_SHIFT              18
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_int_bypass_DEFAULT            0x00000000

/* SDS_CL_0 :: CLDAFECTL :: dafe_lin_bypass [17:17] */
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_lin_bypass_MASK               0x00020000
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_lin_bypass_SHIFT              17
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_lin_bypass_DEFAULT            0x00000000

/* SDS_CL_0 :: CLDAFECTL :: dafe_leak_bypass [16:16] */
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_leak_bypass_MASK              0x00010000
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_leak_bypass_SHIFT             16
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_leak_bypass_DEFAULT           0x00000001

/* SDS_CL_0 :: CLDAFECTL :: dafe_leak [15:08] */
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_leak_MASK                     0x0000ff00
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_leak_SHIFT                    8
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_leak_DEFAULT                  0x00000000

/* SDS_CL_0 :: CLDAFECTL :: dafe_int_scale [07:04] */
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_int_scale_MASK                0x000000f0
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_int_scale_SHIFT               4
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_int_scale_DEFAULT             0x00000000

/* SDS_CL_0 :: CLDAFECTL :: dafe_lin_scale [03:01] */
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_lin_scale_MASK                0x0000000e
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_lin_scale_SHIFT               1
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_lin_scale_DEFAULT             0x00000000

/* SDS_CL_0 :: CLDAFECTL :: dafe_rst [00:00] */
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_rst_MASK                      0x00000001
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_rst_SHIFT                     0
#define BCHP_SDS_CL_0_CLDAFECTL_dafe_rst_DEFAULT                   0x00000001

/***************************************************************************
 *DAFELI - DAFE Loop Filter Integrator
 ***************************************************************************/
/* SDS_CL_0 :: DAFELI :: dafeli [31:00] */
#define BCHP_SDS_CL_0_DAFELI_dafeli_MASK                           0xffffffff
#define BCHP_SDS_CL_0_DAFELI_dafeli_SHIFT                          0
#define BCHP_SDS_CL_0_DAFELI_dafeli_DEFAULT                        0x00000000

/***************************************************************************
 *DAFEINT - DAFE Loop Filter Integrator
 ***************************************************************************/
/* SDS_CL_0 :: DAFEINT :: dafeint [31:00] */
#define BCHP_SDS_CL_0_DAFEINT_dafeint_MASK                         0xffffffff
#define BCHP_SDS_CL_0_DAFEINT_dafeint_SHIFT                        0
#define BCHP_SDS_CL_0_DAFEINT_dafeint_DEFAULT                      0x00000000

#endif /* #ifndef BCHP_SDS_CL_0_H__ */

/* End of File */
