TimeQuest Timing Analyzer report for multiplier
Tue Nov 10 04:01:10 2020
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'bc:bloco_controle|state.S3'
 12. Slow Model Setup: 'bc:bloco_controle|state.S1'
 13. Slow Model Setup: 'bc:bloco_controle|state.S0'
 14. Slow Model Setup: 'clk'
 15. Slow Model Hold: 'clk'
 16. Slow Model Hold: 'bc:bloco_controle|state.S3'
 17. Slow Model Hold: 'bc:bloco_controle|state.S1'
 18. Slow Model Hold: 'bc:bloco_controle|state.S0'
 19. Slow Model Recovery: 'clk'
 20. Slow Model Removal: 'clk'
 21. Slow Model Minimum Pulse Width: 'clk'
 22. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 23. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 24. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'bc:bloco_controle|state.S3'
 35. Fast Model Setup: 'bc:bloco_controle|state.S1'
 36. Fast Model Setup: 'bc:bloco_controle|state.S0'
 37. Fast Model Setup: 'clk'
 38. Fast Model Hold: 'clk'
 39. Fast Model Hold: 'bc:bloco_controle|state.S3'
 40. Fast Model Hold: 'bc:bloco_controle|state.S1'
 41. Fast Model Hold: 'bc:bloco_controle|state.S0'
 42. Fast Model Recovery: 'clk'
 43. Fast Model Removal: 'clk'
 44. Fast Model Minimum Pulse Width: 'clk'
 45. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 46. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 47. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; multiplier                                         ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; bc:bloco_controle|state.S0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S0 } ;
; bc:bloco_controle|state.S1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S1 } ;
; bc:bloco_controle|state.S3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S3 } ;
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 308.17 MHz ; 308.17 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S3 ; -3.970 ; -7.754        ;
; bc:bloco_controle|state.S1 ; -3.578 ; -3.793        ;
; bc:bloco_controle|state.S0 ; -3.347 ; -3.347        ;
; clk                        ; -2.245 ; -32.528       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.376 ; -22.301       ;
; bc:bloco_controle|state.S3 ; -0.642 ; -0.642        ;
; bc:bloco_controle|state.S1 ; -0.413 ; -0.413        ;
; bc:bloco_controle|state.S0 ; 3.394  ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.933 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.163 ; -1.304        ;
+-------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -31.380       ;
; bc:bloco_controle|state.S0 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S1 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S3 ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S3'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.970 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -2.641     ; 1.161      ;
; -3.784 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -2.693     ; 0.719      ;
; -0.733 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 1.160      ; 1.475      ;
; -0.233 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 1.160      ; 1.475      ;
; 0.275  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 1.555      ; 1.163      ;
; 0.775  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 1.555      ; 1.163      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S1'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.578 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 1.000        ; -2.487     ; 0.719      ;
; -0.215 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.500        ; 1.036      ; 0.873      ;
; 0.285  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1.000        ; 1.036      ; 0.873      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S0'                                                                                                      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; -3.347 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 1.000        ; -2.632     ; 0.762      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                  ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.245 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.281      ;
; -2.155 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.191      ;
; -2.135 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.171      ;
; -2.132 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.168      ;
; -2.094 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.130      ;
; -2.084 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.120      ;
; -2.072 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.108      ;
; -2.067 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.103      ;
; -2.042 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.078      ;
; -2.027 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.063      ;
; -2.021 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.057      ;
; -2.000 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.036      ;
; -1.998 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.034      ;
; -1.985 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.021      ;
; -1.981 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.017      ;
; -1.971 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.007      ;
; -1.957 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.993      ;
; -1.939 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.975      ;
; -1.937 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.973      ;
; -1.931 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.967      ;
; -1.917 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.953      ;
; -1.897 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.933      ;
; -1.885 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.921      ;
; -1.876 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.912      ;
; -1.870 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.906      ;
; -1.868 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.904      ;
; -1.868 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.904      ;
; -1.867 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.903      ;
; -1.866 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.902      ;
; -1.860 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.896      ;
; -1.854 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.890      ;
; -1.849 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.885      ;
; -1.848 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.884      ;
; -1.837 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.873      ;
; -1.837 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.873      ;
; -1.807 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.843      ;
; -1.806 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.842      ;
; -1.796 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.832      ;
; -1.784 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.820      ;
; -1.780 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.816      ;
; -1.774 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.810      ;
; -1.767 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.803      ;
; -1.763 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.799      ;
; -1.757 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.793      ;
; -1.753 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.789      ;
; -1.710 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.746      ;
; -1.705 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.741      ;
; -1.697 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.733      ;
; -1.693 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.729      ;
; -1.675 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.711      ;
; -1.666 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.702      ;
; -1.644 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.680      ;
; -1.641 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.677      ;
; -1.634 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.670      ;
; -1.633 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.669      ;
; -1.619 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.655      ;
; -1.619 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.655      ;
; -1.615 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.651      ;
; -1.601 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.637      ;
; -1.598 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.634      ;
; -1.595 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.631      ;
; -1.563 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.599      ;
; -1.554 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.590      ;
; -1.549 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.585      ;
; -1.544 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.580      ;
; -1.544 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.580      ;
; -1.534 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.570      ;
; -1.532 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.568      ;
; -1.532 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.568      ;
; -1.528 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.564      ;
; -1.527 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.563      ;
; -1.524 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.560      ;
; -1.520 ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; 0.001      ; 2.557      ;
; -1.492 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.528      ;
; -1.484 ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; 0.001      ; 2.521      ;
; -1.483 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.519      ;
; -1.473 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.509      ;
; -1.473 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.509      ;
; -1.466 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.502      ;
; -1.463 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.499      ;
; -1.461 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.497      ;
; -1.458 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.494      ;
; -1.452 ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; 0.001      ; 2.489      ;
; -1.445 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.481      ;
; -1.445 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.481      ;
; -1.443 ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; 0.001      ; 2.480      ;
; -1.441 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.477      ;
; -1.439 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.475      ;
; -1.424 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.460      ;
; -1.423 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.459      ;
; -1.422 ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; 0.001      ; 2.459      ;
; -1.421 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.457      ;
; -1.421 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.457      ;
; -1.417 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.453      ;
; -1.412 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.448      ;
; -1.402 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.438      ;
; -1.402 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.438      ;
; -1.396 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.432      ;
; -1.390 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.426      ;
; -1.388 ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; 0.001      ; 2.425      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                 ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -3.376 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 3.801      ; 0.941      ;
; -2.876 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 3.801      ; 0.941      ;
; -2.544 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 2.685      ; 0.657      ;
; -2.469 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 3.801      ; 1.848      ;
; -2.178 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 2.685      ; 1.023      ;
; -2.044 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 2.685      ; 0.657      ;
; -1.969 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 3.801      ; 1.848      ;
; -1.678 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 2.685      ; 1.023      ;
; -0.591 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.648      ; 1.323      ;
; -0.591 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.648      ; 1.323      ;
; -0.591 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.648      ; 1.323      ;
; -0.591 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.648      ; 1.323      ;
; -0.591 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.648      ; 1.323      ;
; -0.591 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.648      ; 1.323      ;
; -0.591 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.648      ; 1.323      ;
; -0.591 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.648      ; 1.323      ;
; -0.534 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 0.861      ;
; -0.534 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 0.861      ;
; -0.489 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 0.906      ;
; -0.489 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 0.906      ;
; -0.489 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 0.906      ;
; -0.489 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 0.906      ;
; -0.489 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 0.906      ;
; -0.489 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 0.906      ;
; -0.489 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 0.906      ;
; -0.489 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 0.906      ;
; -0.420 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 0.975      ;
; -0.419 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 0.976      ;
; -0.327 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 1.068      ;
; -0.326 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 1.069      ;
; -0.326 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 1.069      ;
; -0.238 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 1.604      ;
; -0.237 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 1.605      ;
; -0.216 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 1.626      ;
; -0.208 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 1.187      ;
; -0.191 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 1.651      ;
; -0.048 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 1.794      ;
; -0.032 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 1.604      ;
; -0.031 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 1.605      ;
; -0.010 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 1.626      ;
; 0.015  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 1.651      ;
; 0.114  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.524      ; 1.904      ;
; 0.114  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.524      ; 1.904      ;
; 0.114  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.524      ; 1.904      ;
; 0.114  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.524      ; 1.904      ;
; 0.156  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 1.998      ;
; 0.158  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 1.794      ;
; 0.300  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 2.142      ;
; 0.310  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 2.152      ;
; 0.322  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.524      ; 2.112      ;
; 0.322  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.524      ; 2.112      ;
; 0.322  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.524      ; 2.112      ;
; 0.322  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.524      ; 2.112      ;
; 0.324  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 2.166      ;
; 0.338  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 2.180      ;
; 0.345  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 2.187      ;
; 0.345  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 2.187      ;
; 0.352  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 2.194      ;
; 0.362  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 1.998      ;
; 0.379  ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 1.762      ;
; 0.462  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 2.304      ;
; 0.474  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 2.316      ;
; 0.477  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.576      ; 2.319      ;
; 0.506  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 2.142      ;
; 0.508  ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 1.891      ;
; 0.516  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 2.152      ;
; 0.530  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 2.166      ;
; 0.533  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 1.916      ;
; 0.544  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 2.180      ;
; 0.551  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 2.187      ;
; 0.551  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 2.187      ;
; 0.558  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 2.194      ;
; 0.570  ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 1.953      ;
; 0.664  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.668  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 2.304      ;
; 0.680  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 2.316      ;
; 0.683  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 2.319      ;
; 0.725  ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 2.108      ;
; 0.734  ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 2.117      ;
; 0.787  ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 2.170      ;
; 0.889  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 2.272      ;
; 0.941  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 2.324      ;
; 1.027  ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 2.410      ;
; 1.045  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 2.428      ;
; 1.079  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 2.462      ;
; 1.100  ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 2.483      ;
; 1.109  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 2.492      ;
; 1.141  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 2.524      ;
; 1.177  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 1.117      ; 2.560      ;
; 1.268  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.389  ; bo:four_bit|registrador:regA|q[7]   ; bo:four_bit|registrador_r:regP|q[7] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.655      ;
; 1.492  ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 1.759      ;
; 1.532  ; bo:four_bit|registrador_r:regP|q[7] ; bo:four_bit|registrador_r:regP|q[7] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.798      ;
; 1.538  ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.804      ;
; 1.587  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.853      ;
; 1.597  ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador_r:regP|q[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.605  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.871      ;
; 1.610  ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.876      ;
; 1.621  ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 1.888      ;
; 1.646  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 1.913      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S3'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.642 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 1.555      ; 1.163      ;
; -0.142 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 1.555      ; 1.163      ;
; 0.065  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 1.160      ; 1.475      ;
; 0.565  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 1.160      ; 1.475      ;
; 3.412  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -2.693     ; 0.719      ;
; 3.802  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -2.641     ; 1.161      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S1'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.413 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.000        ; 1.036      ; 0.873      ;
; 0.087  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; -0.500       ; 1.036      ; 0.873      ;
; 3.206  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 0.000        ; -2.487     ; 0.719      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S0'                                                                                                      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; 3.394 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 0.000        ; -2.632     ; 0.762      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                              ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.933 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.129      ; 1.232      ;
; 0.933 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.129      ; 1.232      ;
; 0.933 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.129      ; 1.232      ;
; 0.933 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.129      ; 1.232      ;
; 0.933 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.129      ; 1.232      ;
; 0.933 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.129      ; 1.232      ;
; 0.933 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.129      ; 1.232      ;
; 0.933 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.129      ; 1.232      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.163 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 1.232      ;
; -0.163 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 1.232      ;
; -0.163 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 1.232      ;
; -0.163 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 1.232      ;
; -0.163 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 1.232      ;
; -0.163 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 1.232      ;
; -0.163 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 1.232      ;
; -0.163 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.129      ; 1.232      ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datab     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datab     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 3.898 ; 3.898 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 3.135 ; 3.135 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 3.632 ; 3.632 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 3.898 ; 3.898 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 3.127 ; 3.127 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 3.189 ; 3.189 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 3.425 ; 3.425 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 3.417 ; 3.417 ; Rise       ; clk             ;
; b[*]      ; clk        ; 5.538 ; 5.538 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.545 ; 2.545 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 2.170 ; 2.170 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 5.538 ; 5.538 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 5.499 ; 5.499 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 5.431 ; 5.431 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 5.356 ; 5.356 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 5.306 ; 5.306 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 5.075 ; 5.075 ; Rise       ; clk             ;
; inicio    ; clk        ; 3.175 ; 3.175 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -2.897 ; -2.897 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -2.905 ; -2.905 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -3.402 ; -3.402 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -3.668 ; -3.668 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -2.897 ; -2.897 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -2.959 ; -2.959 ; Rise       ; clk             ;
;  a[5]     ; clk        ; -3.652 ; -3.652 ; Rise       ; clk             ;
;  a[6]     ; clk        ; -3.195 ; -3.195 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -3.187 ; -3.187 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.203  ; 0.203  ; Rise       ; clk             ;
;  b[0]     ; clk        ; -0.072 ; -0.072 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.203  ; 0.203  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -3.287 ; -3.287 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -3.319 ; -3.319 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -3.278 ; -3.278 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -3.117 ; -3.117 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -3.130 ; -3.130 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -3.306 ; -3.306 ; Rise       ; clk             ;
; inicio    ; clk        ; -2.941 ; -2.941 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.799 ; 4.799 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 6.897 ; 6.897 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 6.812 ; 6.812 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 6.573 ; 6.573 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 6.364 ; 6.364 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 6.568 ; 6.568 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 6.344 ; 6.344 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 6.791 ; 6.791 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 6.897 ; 6.897 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 6.599 ; 6.599 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.799 ; 4.799 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 6.344 ; 6.344 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 6.812 ; 6.812 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 6.573 ; 6.573 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 6.364 ; 6.364 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 6.568 ; 6.568 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 6.344 ; 6.344 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 6.791 ; 6.791 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 6.897 ; 6.897 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 6.599 ; 6.599 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S3 ; -1.587 ; -3.098        ;
; bc:bloco_controle|state.S1 ; -1.427 ; -1.427        ;
; bc:bloco_controle|state.S0 ; -1.310 ; -1.310        ;
; clk                        ; -0.436 ; -3.904        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.872 ; -22.379       ;
; bc:bloco_controle|state.S3 ; -0.283 ; -0.283        ;
; bc:bloco_controle|state.S1 ; -0.161 ; -0.161        ;
; bc:bloco_controle|state.S0 ; 1.916  ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.334 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.454 ; -3.632        ;
+-------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -31.380       ;
; bc:bloco_controle|state.S0 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S1 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S3 ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S3'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.587 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -1.548     ; 0.552      ;
; -1.511 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -1.575     ; 0.360      ;
; -0.019 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.516      ; 0.689      ;
; 0.417  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.693      ; 0.551      ;
; 0.481  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.516      ; 0.689      ;
; 0.917  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.693      ; 0.551      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S1'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.427 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 1.000        ; -1.491     ; 0.360      ;
; 0.191  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.500        ; 0.453      ; 0.433      ;
; 0.691  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1.000        ; 0.453      ; 0.433      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S0'                                                                                                      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; -1.310 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 1.000        ; -1.533     ; 0.383      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                  ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.436 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.468      ;
; -0.400 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.432      ;
; -0.360 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.392      ;
; -0.359 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.391      ;
; -0.358 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.390      ;
; -0.356 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.388      ;
; -0.346 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.378      ;
; -0.330 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.362      ;
; -0.329 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.361      ;
; -0.326 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.358      ;
; -0.324 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.356      ;
; -0.324 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.356      ;
; -0.316 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.313 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.345      ;
; -0.311 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.343      ;
; -0.295 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.327      ;
; -0.294 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.326      ;
; -0.284 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.316      ;
; -0.282 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.314      ;
; -0.280 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.312      ;
; -0.274 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.306      ;
; -0.259 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.291      ;
; -0.253 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.285      ;
; -0.252 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.284      ;
; -0.250 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.282      ;
; -0.248 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.280      ;
; -0.248 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.280      ;
; -0.248 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.280      ;
; -0.242 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.274      ;
; -0.240 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.272      ;
; -0.238 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.270      ;
; -0.238 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.270      ;
; -0.237 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.269      ;
; -0.236 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.268      ;
; -0.226 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.258      ;
; -0.218 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.250      ;
; -0.217 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.249      ;
; -0.215 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.247      ;
; -0.207 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.239      ;
; -0.205 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.237      ;
; -0.205 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.237      ;
; -0.204 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.236      ;
; -0.201 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.233      ;
; -0.195 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.227      ;
; -0.193 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.225      ;
; -0.187 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.219      ;
; -0.183 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.215      ;
; -0.175 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.207      ;
; -0.172 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.204      ;
; -0.170 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.202      ;
; -0.166 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.198      ;
; -0.165 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.197      ;
; -0.165 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.197      ;
; -0.161 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.193      ;
; -0.151 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.183      ;
; -0.146 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.178      ;
; -0.142 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.174      ;
; -0.131 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.163      ;
; -0.130 ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; 0.001      ; 1.163      ;
; -0.130 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.162      ;
; -0.125 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.157      ;
; -0.124 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.156      ;
; -0.123 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.155      ;
; -0.121 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.153      ;
; -0.121 ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; 0.001      ; 1.154      ;
; -0.118 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.150      ;
; -0.113 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.145      ;
; -0.111 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.143      ;
; -0.110 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.142      ;
; -0.109 ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; 0.001      ; 1.142      ;
; -0.107 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.139      ;
; -0.105 ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.103 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.135      ;
; -0.101 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.133      ;
; -0.100 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.132      ;
; -0.096 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.128      ;
; -0.095 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.127      ;
; -0.095 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.127      ;
; -0.094 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.126      ;
; -0.091 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.123      ;
; -0.091 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.123      ;
; -0.089 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.121      ;
; -0.089 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.121      ;
; -0.088 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.120      ;
; -0.086 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.118      ;
; -0.086 ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; 0.001      ; 1.119      ;
; -0.081 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.113      ;
; -0.081 ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; 0.001      ; 1.114      ;
; -0.078 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.110      ;
; -0.076 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.108      ;
; -0.076 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.108      ;
; -0.067 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.099      ;
; -0.061 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.093      ;
; -0.060 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.092      ;
; -0.060 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.092      ;
; -0.057 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.089      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                 ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.872 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 2.064      ; 0.485      ;
; -1.587 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.661      ; 0.367      ;
; -1.480 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 2.064      ; 0.877      ;
; -1.437 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.661      ; 0.517      ;
; -1.372 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 2.064      ; 0.485      ;
; -1.087 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.661      ; 0.367      ;
; -0.980 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 2.064      ; 0.877      ;
; -0.937 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.661      ; 0.517      ;
; -0.746 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.373      ;
; -0.745 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.374      ;
; -0.689 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.207      ; 0.670      ;
; -0.689 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.207      ; 0.670      ;
; -0.689 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.207      ; 0.670      ;
; -0.689 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.207      ; 0.670      ;
; -0.689 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.207      ; 0.670      ;
; -0.689 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.207      ; 0.670      ;
; -0.689 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.207      ; 0.670      ;
; -0.689 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.207      ; 0.670      ;
; -0.677 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.442      ;
; -0.677 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.442      ;
; -0.657 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.462      ;
; -0.655 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.464      ;
; -0.654 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.465      ;
; -0.637 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.968      ; 0.483      ;
; -0.637 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.968      ; 0.483      ;
; -0.637 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.968      ; 0.483      ;
; -0.637 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.968      ; 0.483      ;
; -0.637 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.968      ; 0.483      ;
; -0.637 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.968      ; 0.483      ;
; -0.637 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.968      ; 0.483      ;
; -0.637 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.968      ; 0.483      ;
; -0.624 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 0.699      ;
; -0.622 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 0.701      ;
; -0.608 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 0.715      ;
; -0.603 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 0.720      ;
; -0.584 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.535      ;
; -0.542 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 0.781      ;
; -0.540 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 0.699      ;
; -0.538 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 0.701      ;
; -0.524 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 0.715      ;
; -0.519 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 0.720      ;
; -0.458 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 0.865      ;
; -0.458 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 0.781      ;
; -0.389 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 0.934      ;
; -0.383 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 0.940      ;
; -0.383 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 0.940      ;
; -0.378 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 0.945      ;
; -0.376 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 0.947      ;
; -0.374 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 0.865      ;
; -0.373 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 0.950      ;
; -0.363 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 0.960      ;
; -0.354 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.144      ; 0.942      ;
; -0.354 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.144      ; 0.942      ;
; -0.354 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.144      ; 0.942      ;
; -0.354 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.144      ; 0.942      ;
; -0.340 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 0.983      ;
; -0.309 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 1.014      ;
; -0.305 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 0.934      ;
; -0.299 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.171      ; 1.024      ;
; -0.299 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 0.940      ;
; -0.299 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 0.940      ;
; -0.294 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 0.945      ;
; -0.292 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 0.947      ;
; -0.289 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 0.950      ;
; -0.279 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 0.960      ;
; -0.264 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.144      ; 1.032      ;
; -0.264 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.144      ; 1.032      ;
; -0.264 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.144      ; 1.032      ;
; -0.264 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.144      ; 1.032      ;
; -0.256 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 0.983      ;
; -0.225 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 1.014      ;
; -0.215 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.087      ; 1.024      ;
; 0.272  ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.403      ; 0.827      ;
; 0.296  ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.403      ; 0.851      ;
; 0.325  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.334  ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.404      ; 0.890      ;
; 0.350  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.403      ; 0.905      ;
; 0.400  ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.404      ; 0.956      ;
; 0.419  ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.403      ; 0.974      ;
; 0.439  ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.403      ; 0.994      ;
; 0.484  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.403      ; 1.039      ;
; 0.517  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.403      ; 1.072      ;
; 0.531  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.404      ; 1.087      ;
; 0.560  ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.404      ; 1.116      ;
; 0.565  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.404      ; 1.121      ;
; 0.584  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.403      ; 1.139      ;
; 0.588  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.588  ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.404      ; 1.144      ;
; 0.600  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.404      ; 1.156      ;
; 0.609  ; bo:four_bit|registrador:regA|q[7]   ; bo:four_bit|registrador_r:regP|q[7] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.609  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.404      ; 1.165      ;
; 0.673  ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.679  ; bo:four_bit|registrador_r:regP|q[7] ; bo:four_bit|registrador_r:regP|q[7] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.685  ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.697  ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.849      ;
; 0.700  ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador_r:regP|q[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.852      ;
; 0.706  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.858      ;
; 0.706  ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.858      ;
; 0.735  ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 0.888      ;
; 0.736  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.403     ; 0.485      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S3'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.283 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.693      ; 0.551      ;
; 0.032  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.516      ; 0.689      ;
; 0.217  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.693      ; 0.551      ;
; 0.532  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.516      ; 0.689      ;
; 1.935  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -1.575     ; 0.360      ;
; 2.100  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -1.548     ; 0.552      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S1'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.161 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.000        ; 0.453      ; 0.433      ;
; 0.339  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; -0.500       ; 0.453      ; 0.433      ;
; 1.851  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 0.000        ; -1.491     ; 0.360      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S0'                                                                                                      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; 1.916 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 0.000        ; -1.533     ; 0.383      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                              ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 1.334 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.967      ; 0.665      ;
; 1.334 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.967      ; 0.665      ;
; 1.334 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.967      ; 0.665      ;
; 1.334 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.967      ; 0.665      ;
; 1.334 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.967      ; 0.665      ;
; 1.334 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.967      ; 0.665      ;
; 1.334 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.967      ; 0.665      ;
; 1.334 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.967      ; 0.665      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.454 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.665      ;
; -0.454 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.665      ;
; -0.454 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.665      ;
; -0.454 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.665      ;
; -0.454 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.665      ;
; -0.454 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.665      ;
; -0.454 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.665      ;
; -0.454 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.967      ; 0.665      ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datab     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datab     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 2.040 ; 2.040 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 1.686 ; 1.686 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 1.904 ; 1.904 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 2.040 ; 2.040 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 1.677 ; 1.677 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 1.719 ; 1.719 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 2.023 ; 2.023 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 1.806 ; 1.806 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 1.811 ; 1.811 ; Rise       ; clk             ;
; b[*]      ; clk        ; 2.726 ; 2.726 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.811 ; 0.811 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.621 ; 0.621 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 2.726 ; 2.726 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 2.724 ; 2.724 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 2.666 ; 2.666 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 2.637 ; 2.637 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 2.608 ; 2.608 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 2.541 ; 2.541 ; Rise       ; clk             ;
; inicio    ; clk        ; 1.715 ; 1.715 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.557 ; -1.557 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.566 ; -1.566 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.920 ; -1.920 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.557 ; -1.557 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -1.599 ; -1.599 ; Rise       ; clk             ;
;  a[5]     ; clk        ; -1.903 ; -1.903 ; Rise       ; clk             ;
;  a[6]     ; clk        ; -1.686 ; -1.686 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -1.691 ; -1.691 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.398  ; 0.398  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.268  ; 0.268  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.398  ; 0.398  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -1.766 ; -1.766 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.786 ; -1.786 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -1.759 ; -1.759 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -1.705 ; -1.705 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -1.705 ; -1.705 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -1.782 ; -1.782 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.591 ; -1.591 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.442 ; 2.442 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.904 ; 3.904 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.848 ; 3.848 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.735 ; 3.735 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.649 ; 3.649 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.728 ; 3.728 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 3.626 ; 3.626 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 3.827 ; 3.827 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 3.904 ; 3.904 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 3.755 ; 3.755 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.442 ; 2.442 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.626 ; 3.626 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.848 ; 3.848 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.735 ; 3.735 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.649 ; 3.649 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.728 ; 3.728 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 3.626 ; 3.626 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 3.827 ; 3.827 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 3.904 ; 3.904 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 3.755 ; 3.755 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+---------+---------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -3.970  ; -3.376  ; 0.933    ; -0.454  ; -1.380              ;
;  bc:bloco_controle|state.S0 ; -3.347  ; 1.916   ; N/A      ; N/A     ; 0.500               ;
;  bc:bloco_controle|state.S1 ; -3.578  ; -0.413  ; N/A      ; N/A     ; 0.500               ;
;  bc:bloco_controle|state.S3 ; -3.970  ; -0.642  ; N/A      ; N/A     ; 0.500               ;
;  clk                        ; -2.245  ; -3.376  ; 0.933    ; -0.454  ; -1.380              ;
; Design-wide TNS             ; -47.422 ; -23.356 ; 0.0      ; -3.632  ; -31.38              ;
;  bc:bloco_controle|state.S0 ; -3.347  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S1 ; -3.793  ; -0.413  ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S3 ; -7.754  ; -0.642  ; N/A      ; N/A     ; 0.000               ;
;  clk                        ; -32.528 ; -22.379 ; 0.000    ; -3.632  ; -31.380             ;
+-----------------------------+---------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 3.898 ; 3.898 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 3.135 ; 3.135 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 3.632 ; 3.632 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 3.898 ; 3.898 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 3.127 ; 3.127 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 3.189 ; 3.189 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 3.425 ; 3.425 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 3.417 ; 3.417 ; Rise       ; clk             ;
; b[*]      ; clk        ; 5.538 ; 5.538 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.545 ; 2.545 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 2.170 ; 2.170 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 5.538 ; 5.538 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 5.499 ; 5.499 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 5.431 ; 5.431 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 5.356 ; 5.356 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 5.306 ; 5.306 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 5.075 ; 5.075 ; Rise       ; clk             ;
; inicio    ; clk        ; 3.175 ; 3.175 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.557 ; -1.557 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.566 ; -1.566 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.920 ; -1.920 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.557 ; -1.557 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -1.599 ; -1.599 ; Rise       ; clk             ;
;  a[5]     ; clk        ; -1.903 ; -1.903 ; Rise       ; clk             ;
;  a[6]     ; clk        ; -1.686 ; -1.686 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -1.691 ; -1.691 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.398  ; 0.398  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.268  ; 0.268  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.398  ; 0.398  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -1.766 ; -1.766 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.786 ; -1.786 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -1.759 ; -1.759 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -1.705 ; -1.705 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -1.705 ; -1.705 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -1.782 ; -1.782 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.591 ; -1.591 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.799 ; 4.799 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 6.897 ; 6.897 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 6.812 ; 6.812 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 6.573 ; 6.573 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 6.364 ; 6.364 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 6.568 ; 6.568 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 6.344 ; 6.344 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 6.791 ; 6.791 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 6.897 ; 6.897 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 6.599 ; 6.599 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.442 ; 2.442 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.626 ; 3.626 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.848 ; 3.848 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.735 ; 3.735 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.649 ; 3.649 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.728 ; 3.728 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 3.626 ; 3.626 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 3.827 ; 3.827 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 3.904 ; 3.904 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 3.755 ; 3.755 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; bc:bloco_controle|state.S0 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S1 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 2        ; 2        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S3 ; 2        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S0 ; clk                        ; 2        ; 2        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; clk                        ; 169      ; 1        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; clk                        ; 185      ; 1        ; 0        ; 0        ;
; clk                        ; clk                        ; 180      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; bc:bloco_controle|state.S0 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S1 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 2        ; 2        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S3 ; 2        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S0 ; clk                        ; 2        ; 2        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; clk                        ; 169      ; 1        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; clk                        ; 185      ; 1        ; 0        ; 0        ;
; clk                        ; clk                        ; 180      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; bc:bloco_controle|state.S3 ; clk      ; 8        ; 0        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; bc:bloco_controle|state.S3 ; clk      ; 8        ; 0        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 96    ; 96   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Nov 10 04:01:08 2020
Info: Command: quartus_sta multiplier -c multiplier
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S3 bc:bloco_controle|state.S3
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S1 bc:bloco_controle|state.S1
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S0 bc:bloco_controle|state.S0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.970
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.970        -7.754 bc:bloco_controle|state.S3 
    Info (332119):    -3.578        -3.793 bc:bloco_controle|state.S1 
    Info (332119):    -3.347        -3.347 bc:bloco_controle|state.S0 
    Info (332119):    -2.245       -32.528 clk 
Info (332146): Worst-case hold slack is -3.376
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.376       -22.301 clk 
    Info (332119):    -0.642        -0.642 bc:bloco_controle|state.S3 
    Info (332119):    -0.413        -0.413 bc:bloco_controle|state.S1 
    Info (332119):     3.394         0.000 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 0.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.933         0.000 clk 
Info (332146): Worst-case removal slack is -0.163
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.163        -1.304 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -31.380 clk 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S0 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.587
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.587        -3.098 bc:bloco_controle|state.S3 
    Info (332119):    -1.427        -1.427 bc:bloco_controle|state.S1 
    Info (332119):    -1.310        -1.310 bc:bloco_controle|state.S0 
    Info (332119):    -0.436        -3.904 clk 
Info (332146): Worst-case hold slack is -1.872
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.872       -22.379 clk 
    Info (332119):    -0.283        -0.283 bc:bloco_controle|state.S3 
    Info (332119):    -0.161        -0.161 bc:bloco_controle|state.S1 
    Info (332119):     1.916         0.000 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 1.334
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.334         0.000 clk 
Info (332146): Worst-case removal slack is -0.454
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.454        -3.632 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -31.380 clk 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S0 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4541 megabytes
    Info: Processing ended: Tue Nov 10 04:01:10 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


