1.不论是atpg，bs还是mtr都是为了测试电路是否存在缺陷，区别是其测试的对象不同。
2.带SCAN的reg，相当于加了SDI和SE两个pin，以及一个mux。
3.当芯片处于调试状态时，边界扫描寄存器可以将芯片和外围的输入/输出隔离开来。通过边界扫描寄存器单元，可以实现对芯片输入／输出信号的观察和控制。对于芯片的输入引脚，可以通过与之相连的边界扫描寄存器单元把信号(数据)加载到该引脚中去；对于芯片的
  输出引脚，也可以通过与之相连的边界扫描寄存器“捕获”该引脚上的输出信号。在正常的运行状态下，边界扫描寄存器对芯片来说是透明的，所以正常的运行不会受到任何影响。这样，边界扫描寄存器提供了一 种便捷的方式用于观测和控制所需调试的芯片。另外，芯
  片输入/输出引脚上的边界扫描(移位)寄存器单元可以相互连接起来，任芯片的周围形成一个边界扫描链 (Boundary-Scan Chain)。边界扫描链可以串行地输入和输出，通过相应的时钟信号和控制信号，就可以方便地观察和控制处在调试状态下的芯片。——相当于一个
  移位寄存器。
  这句话好像说明了边界扫描寄存器的作用：捕获输出信号上的引脚。但是对于输入引脚，应该是把输入引脚的值load进边界扫描寄存器中吧。
4.Boundary Scan就是边界扫描，是由Joint Test action Group起草的规范，最初是为了解决板级芯片之间的互联测试的问题，实现方法就是在芯片内部的每个I/O上面加上一个Boundary Scan cell 用于控制和观测每个I/O的状态，然后把每个I/O的bscell串连起来
  交由TAP控制器控制。TAP控制器按照 IEEE1149.1 规范通过5个I/O 串行与外界通讯。虽然Boundary Scan是为了解决板级芯片互联的测试而设计的，但是也可以用来进行芯片自身 I/O 的测试，比如 VIH/VIL, VOH/VOL,  highz, I/O漏电等等的测试，IEEE1149.1 
  规范比较实用于纯数字电路的I/O测试，后来为了解决一些高速差分接口的测试，增加了IEEE1149.6 规范，通过在原有协议的基础上增加了两条指令pulse 和transition 来测试差分信号。关于Boundary Scan的部分，三家EDA公司的DFT tool的manual都有详细的介
  绍，关于1149.6 AC jtag的部分，大部分的串行接口IP都会支持，可以找相关部分参考研究。关于 AC jtag部分，由于在芯片设计和板级设计上都有一些特殊考虑，挑战会较大一些。
5.MBIST需要复用IO作为JTAG的通道来控制MBSIT Ctrl。BSCAN是用于测试所有IO电气功能是否正常，通常也是需要复用IO作为JTAG通道控制BSCAN CTRL。MBSIT Ctrl和BSCAN ctrl一般是工具生成的。
6.在tessent软件插入memory bist和boundary scan都可以在rtl级进行，且这样的流程可以让DC综合优化更加方便和简化，即综合的迭代次数更少。但插入memory bist和boundary scan也可以在综合后的netlist进行，然后insert scan chain，因为insert scan 
  chain必须在netlist进行，综合后才会映射到带有scan的D触发器，且insert scan chain的软件DFT compiler集成在Design Compiler中，方便insert scan chain后的再综合。
7.The boundary-scan test architecture provides a means to test interconnects between integrated circuits on a board without using physical test probes. It adds a boundary-scan cell that includes a multiplexer and latches
  to each pin on the device. 
8.DC指的是慢速测试，频率几十兆或几兆，测的是固定故障SAF；AC指的是实速测试，高频测试，测的是跳变故障或路径延时故障。两者相同的地方，shift时都按照低频来；不同之处在于capture过程，DC用的低频，AC用的高频，并且频率跟实际芯片功能频率相同，所以名字
  叫实速测试。

