v {xschem version=3.4.6RC file_version=1.2
}
G {}
K {}
V {}
S {}
E {}
N 120 -360 160 -360 {
lab=In[0]}
N 320 -390 360 -390 {
lab=VDD}
N 320 -320 360 -320 {
lab=VSS}
N 240 -300 240 -280 {
lab=S[0]B}
N 200 -280 240 -280 {
lab=S[0]B}
N 470 -740 470 -700 {
lab=VDD}
N 410 -740 470 -740 {
lab=VDD}
N 330 -620 390 -620 {
lab=S[0]}
N 610 -620 670 -620 {
lab=S[0]B}
N 470 -540 470 -500 {
lab=VSS}
N 420 -500 470 -500 {
lab=VSS}
N 240 -450 240 -440 {
lab=S[0]}
N 200 -450 240 -450 {
lab=S[0]}
N 240 -310 240 -300 {
lab=S[0]B}
N 320 -360 360 -360 {
lab=R0[0]}
N 550 -340 590 -340 {
lab=R0[0]}
N 750 -370 790 -370 {
lab=VDD}
N 750 -300 790 -300 {
lab=VSS}
N 670 -280 670 -260 {
lab=S[1]B}
N 630 -260 670 -260 {
lab=S[1]B}
N 670 -430 670 -420 {
lab=S[1]}
N 630 -430 670 -430 {
lab=S[1]}
N 670 -290 670 -280 {
lab=S[1]B}
N 750 -340 790 -340 {
lab=R1[0]}
N 900 -730 900 -690 {
lab=VDD}
N 840 -730 900 -730 {
lab=VDD}
N 760 -610 820 -610 {
lab=S[1]}
N 1040 -610 1100 -610 {
lab=S[1]B}
N 900 -530 900 -490 {
lab=VSS}
N 850 -490 900 -490 {
lab=VSS}
N 920 -340 960 -340 {
lab=R1[0]}
N 1120 -370 1160 -370 {
lab=VDD}
N 1120 -300 1160 -300 {
lab=VSS}
N 1040 -280 1040 -260 {
lab=S[2]B}
N 1000 -260 1040 -260 {
lab=S[2]B}
N 1040 -430 1040 -420 {
lab=S[2]}
N 1000 -430 1040 -430 {
lab=S[2]}
N 1040 -290 1040 -280 {
lab=S[2]B}
N 1120 -340 1160 -340 {
lab=R3[0]}
N 1330 -730 1330 -690 {
lab=VDD}
N 1270 -730 1330 -730 {
lab=VDD}
N 1190 -610 1250 -610 {
lab=S[2]}
N 1470 -610 1530 -610 {
lab=S[2]B}
N 1330 -530 1330 -490 {
lab=VSS}
N 1280 -490 1330 -490 {
lab=VSS}
N 1760 -730 1760 -690 {
lab=VDD}
N 1700 -730 1760 -730 {
lab=VDD}
N 1620 -610 1680 -610 {
lab=S[3]}
N 1900 -610 1960 -610 {
lab=S[3]B}
N 1760 -530 1760 -490 {
lab=VSS}
N 1710 -490 1760 -490 {
lab=VSS}
N 1360 -340 1400 -340 {
lab=R3[0]}
N 1560 -370 1600 -370 {
lab=VDD}
N 1560 -300 1600 -300 {
lab=VSS}
N 1480 -280 1480 -260 {
lab=S[3]B}
N 1440 -260 1480 -260 {
lab=S[3]B}
N 1480 -430 1480 -420 {
lab=S[3]}
N 1440 -430 1480 -430 {
lab=S[3]}
N 1480 -290 1480 -280 {
lab=S[3]B}
N 1560 -340 1600 -340 {
lab=Out}
N 130 -70 170 -70 {
lab=In[1]}
N 330 -100 370 -100 {
lab=VDD}
N 330 -30 370 -30 {
lab=VSS}
N 250 -10 250 10 {
lab=S[0]}
N 210 10 250 10 {
lab=S[0]}
N 250 -160 250 -150 {
lab=S[0]B}
N 210 -160 250 -160 {
lab=S[0]B}
N 250 -20 250 -10 {
lab=S[0]}
N 330 -70 370 -70 {
lab=R0[0]}
N 560 -50 600 -50 {
lab=R0[1]}
N 760 -80 800 -80 {
lab=VDD}
N 760 -10 800 -10 {
lab=VSS}
N 680 10 680 30 {
lab=S[1]}
N 640 30 680 30 {
lab=S[1]}
N 680 -140 680 -130 {
lab=S[1]B}
N 640 -140 680 -140 {
lab=S[1]B}
N 680 0 680 10 {
lab=S[1]}
N 760 -50 800 -50 {
lab=R1[0]}
N 930 -50 970 -50 {
lab=R1[1]}
N 1130 -80 1170 -80 {
lab=VDD}
N 1130 -10 1170 -10 {
lab=VSS}
N 1050 10 1050 30 {
lab=S[2]}
N 1010 30 1050 30 {
lab=S[2]}
N 1050 -140 1050 -130 {
lab=S[2]B}
N 1010 -140 1050 -140 {
lab=S[2]B}
N 1050 0 1050 10 {
lab=S[2]}
N 1130 -50 1170 -50 {
lab=R3[0]}
N 1370 -50 1410 -50 {
lab=R3[1]}
N 1570 -80 1610 -80 {
lab=VDD}
N 1570 -10 1610 -10 {
lab=VSS}
N 1490 10 1490 30 {
lab=S[3]}
N 1450 30 1490 30 {
lab=S[3]}
N 1490 -140 1490 -130 {
lab=S[3]B}
N 1450 -140 1490 -140 {
lab=S[3]B}
N 1490 0 1490 10 {
lab=S[3]}
N 1570 -50 1610 -50 {
lab=Out}
N 130 190 170 190 {
lab=In[2]}
N 330 160 370 160 {
lab=VDD}
N 330 230 370 230 {
lab=VSS}
N 250 250 250 270 {
lab=S[0]B}
N 210 270 250 270 {
lab=S[0]B}
N 250 100 250 110 {
lab=S[0]}
N 210 100 250 100 {
lab=S[0]}
N 250 240 250 250 {
lab=S[0]B}
N 330 190 370 190 {
lab=R0[1]}
N 560 210 600 210 {
lab=R0[2]}
N 760 180 800 180 {
lab=VDD}
N 760 250 800 250 {
lab=VSS}
N 680 270 680 290 {
lab=S[1]B}
N 640 290 680 290 {
lab=S[1]B}
N 680 120 680 130 {
lab=S[1]}
N 640 120 680 120 {
lab=S[1]}
N 680 260 680 270 {
lab=S[1]B}
N 760 210 800 210 {
lab=R1[1]}
N 930 210 970 210 {
lab=R1[2]}
N 1130 180 1170 180 {
lab=VDD}
N 1130 250 1170 250 {
lab=VSS}
N 1050 270 1050 290 {
lab=S[2]B}
N 1010 290 1050 290 {
lab=S[2]B}
N 1050 120 1050 130 {
lab=S[2]}
N 1010 120 1050 120 {
lab=S[2]}
N 1050 260 1050 270 {
lab=S[2]B}
N 1130 210 1170 210 {
lab=R3[1]}
N 140 470 180 470 {
lab=In[3]}
N 340 440 380 440 {
lab=VDD}
N 340 510 380 510 {
lab=VSS}
N 260 530 260 550 {
lab=S[0]}
N 220 550 260 550 {
lab=S[0]}
N 260 380 260 390 {
lab=S[0]B}
N 220 380 260 380 {
lab=S[0]B}
N 260 520 260 530 {
lab=S[0]}
N 340 470 380 470 {
lab=R0[1]}
N 570 490 610 490 {
lab=R0[3]}
N 770 460 810 460 {
lab=VDD}
N 770 530 810 530 {
lab=VSS}
N 690 550 690 570 {
lab=S[1]}
N 650 570 690 570 {
lab=S[1]}
N 690 400 690 410 {
lab=S[1]B}
N 650 400 690 400 {
lab=S[1]B}
N 690 540 690 550 {
lab=S[1]}
N 770 490 810 490 {
lab=R1[1]}
N 140 750 180 750 {
lab=In[4]}
N 340 720 380 720 {
lab=VDD}
N 340 790 380 790 {
lab=VSS}
N 260 810 260 830 {
lab=S[0]B}
N 220 830 260 830 {
lab=S[0]B}
N 260 660 260 670 {
lab=S[0]}
N 220 660 260 660 {
lab=S[0]}
N 260 800 260 810 {
lab=S[0]B}
N 340 750 380 750 {
lab=R0[2]}
N 570 770 610 770 {
lab=R0[4]}
N 770 740 810 740 {
lab=VDD}
N 770 810 810 810 {
lab=VSS}
N 690 830 690 850 {
lab=S[1]B}
N 650 850 690 850 {
lab=S[1]B}
N 690 680 690 690 {
lab=S[1]}
N 650 680 690 680 {
lab=S[1]}
N 690 820 690 830 {
lab=S[1]B}
N 770 770 810 770 {
lab=R1[2]}
N 150 1040 190 1040 {
lab=In[5]}
N 350 1010 390 1010 {
lab=VDD}
N 350 1080 390 1080 {
lab=VSS}
N 270 1100 270 1120 {
lab=S[0]}
N 230 1120 270 1120 {
lab=S[0]}
N 270 950 270 960 {
lab=S[0]B}
N 230 950 270 950 {
lab=S[0]B}
N 270 1090 270 1100 {
lab=S[0]}
N 350 1040 390 1040 {
lab=R0[2]}
N 580 1060 620 1060 {
lab=R0[5]}
N 780 1030 820 1030 {
lab=VDD}
N 780 1100 820 1100 {
lab=VSS}
N 700 1120 700 1140 {
lab=S[1]}
N 660 1140 700 1140 {
lab=S[1]}
N 700 970 700 980 {
lab=S[1]B}
N 660 970 700 970 {
lab=S[1]B}
N 700 1110 700 1120 {
lab=S[1]}
N 780 1060 820 1060 {
lab=R1[2]}
N 150 1300 190 1300 {
lab=In[6]}
N 350 1270 390 1270 {
lab=VDD}
N 350 1340 390 1340 {
lab=VSS}
N 270 1360 270 1380 {
lab=S[0]B}
N 230 1380 270 1380 {
lab=S[0]B}
N 270 1210 270 1220 {
lab=S[0]}
N 230 1210 270 1210 {
lab=S[0]}
N 270 1350 270 1360 {
lab=S[0]B}
N 350 1300 390 1300 {
lab=R0[3]}
N 160 1580 200 1580 {
lab=In[7]}
N 360 1550 400 1550 {
lab=VDD}
N 360 1620 400 1620 {
lab=VSS}
N 280 1640 280 1660 {
lab=S[0]}
N 240 1660 280 1660 {
lab=S[0]}
N 280 1490 280 1500 {
lab=S[0]B}
N 240 1490 280 1490 {
lab=S[0]B}
N 280 1630 280 1640 {
lab=S[0]}
N 360 1580 400 1580 {
lab=R0[3]}
N 160 1850 200 1850 {
lab=In[8]}
N 360 1820 400 1820 {
lab=VDD}
N 360 1890 400 1890 {
lab=VSS}
N 280 1910 280 1930 {
lab=S[0]B}
N 240 1930 280 1930 {
lab=S[0]B}
N 280 1760 280 1770 {
lab=S[0]}
N 240 1760 280 1760 {
lab=S[0]}
N 280 1900 280 1910 {
lab=S[0]B}
N 360 1850 400 1850 {
lab=R0[4]}
N 170 2140 210 2140 {
lab=In[9]}
N 370 2110 410 2110 {
lab=VDD}
N 370 2180 410 2180 {
lab=VSS}
N 290 2200 290 2220 {
lab=S[0]}
N 250 2220 290 2220 {
lab=S[0]}
N 290 2050 290 2060 {
lab=S[0]B}
N 250 2050 290 2050 {
lab=S[0]B}
N 290 2190 290 2200 {
lab=S[0]}
N 170 2400 210 2400 {
lab=In[10]}
N 370 2370 410 2370 {
lab=VDD}
N 370 2440 410 2440 {
lab=VSS}
N 290 2460 290 2480 {
lab=S[0]B}
N 250 2480 290 2480 {
lab=S[0]B}
N 290 2310 290 2320 {
lab=S[0]}
N 250 2310 290 2310 {
lab=S[0]}
N 290 2450 290 2460 {
lab=S[0]B}
N 370 2400 410 2400 {
lab=R0[5]}
N 180 2680 220 2680 {
lab=In[11]}
N 380 2650 420 2650 {
lab=VDD}
N 380 2720 420 2720 {
lab=VSS}
N 300 2740 300 2760 {
lab=S[0]}
N 260 2760 300 2760 {
lab=S[0]}
N 300 2590 300 2600 {
lab=S[0]B}
N 260 2590 300 2590 {
lab=S[0]B}
N 300 2730 300 2740 {
lab=S[0]}
N 380 2680 420 2680 {
lab=R0[5]}
N 400 2140 410 2140 {
lab=R0[4]}
N 380 2140 400 2140 {
lab=R0[4]}
N 370 2140 380 2140 {
lab=R0[4]}
C {iopin.sym} 20 -410 2 0 {name=p1 lab=VDD}
C {iopin.sym} 20 -390 2 0 {name=p2 lab=VSS}
C {iopin.sym} 20 -370 2 0 {name=p3 lab=In[0:15]}
C {iopin.sym} 20 -350 2 0 {name=p4 lab=Out}
C {iopin.sym} 20 -330 2 0 {name=p5 lab=S[0:3]}
C {MUX_TG.sym} 230 -220 0 0 {name=X[0]
}
C {lab_wire.sym} 120 -360 0 0 {name=p6 sig_type=std_logic lab=In[0]}
C {lab_wire.sym} 360 -390 2 0 {name=p7 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 360 -320 2 0 {name=p8 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 360 -360 2 0 {name=p9 sig_type=std_logic lab=R0[0]}
C {lab_wire.sym} 200 -450 0 0 {name=p10 sig_type=std_logic lab=S[0]}
C {lab_wire.sym} 200 -280 0 0 {name=p11 sig_type=std_logic lab=S[0]B}
C {inverter.sym} 470 -620 0 0 {name=x1}
C {lab_wire.sym} 420 -500 0 0 {name=p12 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 410 -740 0 0 {name=p13 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 330 -620 0 0 {name=p14 sig_type=std_logic lab=S[0]}
C {lab_wire.sym} 670 -620 2 0 {name=p15 sig_type=std_logic lab=S[0]B}
C {MUX_TG.sym} 660 -200 0 0 {name=X[13]
}
C {lab_wire.sym} 550 -340 0 0 {name=p16 sig_type=std_logic lab=R0[0]}
C {lab_wire.sym} 790 -370 2 0 {name=p17 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 790 -300 2 0 {name=p18 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 790 -340 2 0 {name=p19 sig_type=std_logic lab=R1[0]}
C {lab_wire.sym} 630 -430 0 0 {name=p20 sig_type=std_logic lab=S[1]}
C {lab_wire.sym} 630 -260 0 0 {name=p21 sig_type=std_logic lab=S[1]B}
C {inverter.sym} 900 -610 0 0 {name=x2}
C {lab_wire.sym} 850 -490 0 0 {name=p22 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 840 -730 0 0 {name=p23 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 760 -610 0 0 {name=p24 sig_type=std_logic lab=S[1]}
C {lab_wire.sym} 1100 -610 2 0 {name=p25 sig_type=std_logic lab=S[1]B}
C {MUX_TG.sym} 1030 -200 0 0 {name=X[19]
}
C {lab_wire.sym} 920 -340 0 0 {name=p26 sig_type=std_logic lab=R1[0]}
C {lab_wire.sym} 1160 -370 2 0 {name=p27 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1160 -300 2 0 {name=p28 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1160 -340 2 0 {name=p29 sig_type=std_logic lab=R3[0]}
C {lab_wire.sym} 1000 -430 0 0 {name=p30 sig_type=std_logic lab=S[2]}
C {lab_wire.sym} 1000 -260 0 0 {name=p31 sig_type=std_logic lab=S[2]B}
C {inverter.sym} 1330 -610 0 0 {name=x3}
C {lab_wire.sym} 1280 -490 0 0 {name=p32 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1270 -730 0 0 {name=p33 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1190 -610 0 0 {name=p34 sig_type=std_logic lab=S[2]}
C {lab_wire.sym} 1530 -610 2 0 {name=p35 sig_type=std_logic lab=S[2]B}
C {inverter.sym} 1760 -610 0 0 {name=x4}
C {lab_wire.sym} 1710 -490 0 0 {name=p36 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1700 -730 0 0 {name=p37 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1620 -610 0 0 {name=p38 sig_type=std_logic lab=S[3]}
C {lab_wire.sym} 1960 -610 2 0 {name=p39 sig_type=std_logic lab=S[3]B}
C {MUX_TG.sym} 1470 -200 0 0 {name=X[22]
}
C {lab_wire.sym} 1360 -340 0 0 {name=p40 sig_type=std_logic lab=R3[0]}
C {lab_wire.sym} 1600 -370 2 0 {name=p41 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1600 -300 2 0 {name=p42 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1600 -340 2 0 {name=p43 sig_type=std_logic lab=Out}
C {lab_wire.sym} 1440 -430 0 0 {name=p44 sig_type=std_logic lab=S[3]}
C {lab_wire.sym} 1440 -260 0 0 {name=p45 sig_type=std_logic lab=S[3]B}
C {MUX_TG.sym} 240 70 0 0 {name=X[1]
}
C {lab_wire.sym} 130 -70 0 0 {name=p46 sig_type=std_logic lab=In[1]}
C {lab_wire.sym} 370 -100 2 0 {name=p47 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 370 -30 2 0 {name=p48 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 370 -70 2 0 {name=p49 sig_type=std_logic lab=R0[0]}
C {lab_wire.sym} 210 -160 0 0 {name=p50 sig_type=std_logic lab=S[0]B}
C {lab_wire.sym} 210 10 0 0 {name=p51 sig_type=std_logic lab=S[0]}
C {MUX_TG.sym} 670 90 0 0 {name=X[14]
}
C {lab_wire.sym} 560 -50 0 0 {name=p52 sig_type=std_logic lab=R0[1]}
C {lab_wire.sym} 800 -80 2 0 {name=p53 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 800 -10 2 0 {name=p54 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 800 -50 2 0 {name=p55 sig_type=std_logic lab=R1[0]}
C {lab_wire.sym} 640 -140 0 0 {name=p56 sig_type=std_logic lab=S[1]B}
C {lab_wire.sym} 640 30 0 0 {name=p57 sig_type=std_logic lab=S[1]}
C {MUX_TG.sym} 1040 90 0 0 {name=X[20]
}
C {lab_wire.sym} 930 -50 0 0 {name=p58 sig_type=std_logic lab=R1[1]}
C {lab_wire.sym} 1170 -80 2 0 {name=p59 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1170 -10 2 0 {name=p60 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1170 -50 2 0 {name=p61 sig_type=std_logic lab=R3[0]}
C {lab_wire.sym} 1010 -140 0 0 {name=p62 sig_type=std_logic lab=S[2]B}
C {lab_wire.sym} 1010 30 0 0 {name=p63 sig_type=std_logic lab=S[2]}
C {MUX_TG.sym} 1480 90 0 0 {name=X[23]
}
C {lab_wire.sym} 1370 -50 0 0 {name=p64 sig_type=std_logic lab=R3[1]}
C {lab_wire.sym} 1610 -80 2 0 {name=p65 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1610 -10 2 0 {name=p66 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1610 -50 2 0 {name=p67 sig_type=std_logic lab=Out}
C {lab_wire.sym} 1450 -140 0 0 {name=p68 sig_type=std_logic lab=S[3]B}
C {lab_wire.sym} 1450 30 0 0 {name=p69 sig_type=std_logic lab=S[3]}
C {MUX_TG.sym} 240 330 0 0 {name=X[2]
}
C {lab_wire.sym} 130 190 0 0 {name=p70 sig_type=std_logic lab=In[2]}
C {lab_wire.sym} 370 160 2 0 {name=p71 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 370 230 2 0 {name=p72 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 370 190 2 0 {name=p73 sig_type=std_logic lab=R0[1]}
C {lab_wire.sym} 210 100 0 0 {name=p74 sig_type=std_logic lab=S[0]}
C {lab_wire.sym} 210 270 0 0 {name=p75 sig_type=std_logic lab=S[0]B}
C {MUX_TG.sym} 670 350 0 0 {name=X[15]
}
C {lab_wire.sym} 560 210 0 0 {name=p76 sig_type=std_logic lab=R0[2]}
C {lab_wire.sym} 800 180 2 0 {name=p77 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 800 250 2 0 {name=p78 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 800 210 2 0 {name=p79 sig_type=std_logic lab=R1[1]}
C {lab_wire.sym} 640 120 0 0 {name=p80 sig_type=std_logic lab=S[1]}
C {lab_wire.sym} 640 290 0 0 {name=p81 sig_type=std_logic lab=S[1]B}
C {MUX_TG.sym} 1040 350 0 0 {name=X[21]
}
C {lab_wire.sym} 930 210 0 0 {name=p82 sig_type=std_logic lab=R1[2]}
C {lab_wire.sym} 1170 180 2 0 {name=p83 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1170 250 2 0 {name=p84 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1170 210 2 0 {name=p85 sig_type=std_logic lab=R3[1]}
C {lab_wire.sym} 1010 120 0 0 {name=p86 sig_type=std_logic lab=S[2]}
C {lab_wire.sym} 1010 290 0 0 {name=p87 sig_type=std_logic lab=S[2]B}
C {MUX_TG.sym} 250 610 0 0 {name=X[3]
}
C {lab_wire.sym} 140 470 0 0 {name=p88 sig_type=std_logic lab=In[3]}
C {lab_wire.sym} 380 440 2 0 {name=p89 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 380 510 2 0 {name=p90 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 380 470 2 0 {name=p91 sig_type=std_logic lab=R0[1]}
C {lab_wire.sym} 220 380 0 0 {name=p92 sig_type=std_logic lab=S[0]B}
C {lab_wire.sym} 220 550 0 0 {name=p93 sig_type=std_logic lab=S[0]}
C {MUX_TG.sym} 680 630 0 0 {name=X[16]
}
C {lab_wire.sym} 570 490 0 0 {name=p94 sig_type=std_logic lab=R0[3]}
C {lab_wire.sym} 810 460 2 0 {name=p95 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 810 530 2 0 {name=p96 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 810 490 2 0 {name=p97 sig_type=std_logic lab=R1[1]}
C {lab_wire.sym} 650 400 0 0 {name=p98 sig_type=std_logic lab=S[1]B}
C {lab_wire.sym} 650 570 0 0 {name=p99 sig_type=std_logic lab=S[1]}
C {MUX_TG.sym} 250 890 0 0 {name=X[4]
}
C {lab_wire.sym} 140 750 0 0 {name=p106 sig_type=std_logic lab=In[4]}
C {lab_wire.sym} 380 720 2 0 {name=p107 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 380 790 2 0 {name=p108 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 380 750 2 0 {name=p109 sig_type=std_logic lab=R0[2]}
C {lab_wire.sym} 220 660 0 0 {name=p110 sig_type=std_logic lab=S[0]}
C {lab_wire.sym} 220 830 0 0 {name=p111 sig_type=std_logic lab=S[0]B}
C {MUX_TG.sym} 680 910 0 0 {name=X[17]
}
C {lab_wire.sym} 570 770 0 0 {name=p112 sig_type=std_logic lab=R0[4]}
C {lab_wire.sym} 810 740 2 0 {name=p113 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 810 810 2 0 {name=p114 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 810 770 2 0 {name=p115 sig_type=std_logic lab=R1[2]}
C {lab_wire.sym} 650 680 0 0 {name=p116 sig_type=std_logic lab=S[1]}
C {lab_wire.sym} 650 850 0 0 {name=p117 sig_type=std_logic lab=S[1]B}
C {MUX_TG.sym} 260 1180 0 0 {name=X[5]
}
C {lab_wire.sym} 150 1040 0 0 {name=p118 sig_type=std_logic lab=In[5]}
C {lab_wire.sym} 390 1010 2 0 {name=p119 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 390 1080 2 0 {name=p120 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 390 1040 2 0 {name=p121 sig_type=std_logic lab=R0[2]}
C {lab_wire.sym} 230 950 0 0 {name=p122 sig_type=std_logic lab=S[0]B}
C {lab_wire.sym} 230 1120 0 0 {name=p123 sig_type=std_logic lab=S[0]}
C {MUX_TG.sym} 690 1200 0 0 {name=X[18]
}
C {lab_wire.sym} 580 1060 0 0 {name=p124 sig_type=std_logic lab=R0[5]}
C {lab_wire.sym} 820 1030 2 0 {name=p125 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 820 1100 2 0 {name=p126 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 820 1060 2 0 {name=p127 sig_type=std_logic lab=R1[2]}
C {lab_wire.sym} 660 970 0 0 {name=p128 sig_type=std_logic lab=S[1]B}
C {lab_wire.sym} 660 1140 0 0 {name=p129 sig_type=std_logic lab=S[1]}
C {MUX_TG.sym} 260 1440 0 0 {name=X[6]
}
C {lab_wire.sym} 150 1300 0 0 {name=p130 sig_type=std_logic lab=In[6]}
C {lab_wire.sym} 390 1270 2 0 {name=p131 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 390 1340 2 0 {name=p132 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 390 1300 2 0 {name=p133 sig_type=std_logic lab=R0[3]}
C {lab_wire.sym} 230 1210 0 0 {name=p134 sig_type=std_logic lab=S[0]}
C {lab_wire.sym} 230 1380 0 0 {name=p135 sig_type=std_logic lab=S[0]B}
C {MUX_TG.sym} 270 1720 0 0 {name=X[7]
}
C {lab_wire.sym} 160 1580 0 0 {name=p142 sig_type=std_logic lab=In[7]}
C {lab_wire.sym} 400 1550 2 0 {name=p143 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 400 1620 2 0 {name=p144 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 400 1580 2 0 {name=p145 sig_type=std_logic lab=R0[3]}
C {lab_wire.sym} 240 1490 0 0 {name=p146 sig_type=std_logic lab=S[0]B}
C {lab_wire.sym} 240 1660 0 0 {name=p147 sig_type=std_logic lab=S[0]}
C {MUX_TG.sym} 270 1990 0 0 {name=X[8]
}
C {lab_wire.sym} 160 1850 0 0 {name=p154 sig_type=std_logic lab=In[8]}
C {lab_wire.sym} 400 1820 2 0 {name=p155 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 400 1890 2 0 {name=p156 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 400 1850 2 0 {name=p157 sig_type=std_logic lab=R0[4]}
C {lab_wire.sym} 240 1760 0 0 {name=p158 sig_type=std_logic lab=S[0]}
C {lab_wire.sym} 240 1930 0 0 {name=p159 sig_type=std_logic lab=S[0]B}
C {MUX_TG.sym} 280 2280 0 0 {name=X[9]
}
C {lab_wire.sym} 170 2140 0 0 {name=p160 sig_type=std_logic lab=In[9]}
C {lab_wire.sym} 410 2110 2 0 {name=p161 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 410 2180 2 0 {name=p162 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 410 2140 2 0 {name=p163 sig_type=std_logic lab=R0[4]}
C {lab_wire.sym} 250 2050 0 0 {name=p164 sig_type=std_logic lab=S[0]B}
C {lab_wire.sym} 250 2220 0 0 {name=p165 sig_type=std_logic lab=S[0]}
C {MUX_TG.sym} 280 2540 0 0 {name=X[10]
}
C {lab_wire.sym} 170 2400 0 0 {name=p166 sig_type=std_logic lab=In[10]}
C {lab_wire.sym} 410 2370 2 0 {name=p167 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 410 2440 2 0 {name=p168 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 410 2400 2 0 {name=p169 sig_type=std_logic lab=R0[5]}
C {lab_wire.sym} 250 2310 0 0 {name=p170 sig_type=std_logic lab=S[0]}
C {lab_wire.sym} 250 2480 0 0 {name=p171 sig_type=std_logic lab=S[0]B}
C {MUX_TG.sym} 290 2820 0 0 {name=X[11]
}
C {lab_wire.sym} 180 2680 0 0 {name=p172 sig_type=std_logic lab=In[11]}
C {lab_wire.sym} 420 2650 2 0 {name=p173 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 420 2720 2 0 {name=p174 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 420 2680 2 0 {name=p175 sig_type=std_logic lab=R0[5]}
C {lab_wire.sym} 260 2590 0 0 {name=p176 sig_type=std_logic lab=S[0]B}
C {lab_wire.sym} 260 2760 0 0 {name=p177 sig_type=std_logic lab=S[0]}
