============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  12:44:10 pm
  Module:                 dsc_serial_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

         Instance           Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------
dsc_serial_mul_synth          352       1356         0        1356    <none> (D) 
  TOP                         352       1356         0        1356    <none> (D) 
    stoch2bin                 124        559         0         559    <none> (D) 
      inc_add_23_27_1          24        113         0         113    <none> (D) 
    genblk1[2].genblk1.sng     76        266         0         266    <none> (D) 
      ctr                      43        194         0         194    <none> (D) 
    genblk1[1].genblk1.sng     75        263         0         263    <none> (D) 
      ctr                      42        192         0         192    <none> (D) 
    genblk1[0].genblk1.sng     75        263         0         263    <none> (D) 
      ctr                      42        192         0         192    <none> (D) 

 (D) = wireload is default in technology library
