TimeQuest Timing Analyzer report for TEI_GRUPO17
Wed Jul 30 21:07:14 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'CLK'
 33. Slow 1200mV 0C Model Hold: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'CLK'
 52. Fast 1200mV 0C Model Hold: 'CLK'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Slow Corner Signal Integrity Metrics
 75. Fast Corner Signal Integrity Metrics
 76. Setup Transfers
 77. Hold Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 204.92 MHz ; 204.92 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -3.880 ; -121.532           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -48.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.880 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.288      ; 5.163      ;
; -3.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.288      ; 5.152      ;
; -3.665 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.948      ;
; -3.654 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.937      ;
; -3.598 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.881      ;
; -3.573 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.856      ;
; -3.562 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.845      ;
; -3.529 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.812      ;
; -3.512 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.795      ;
; -3.499 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.779      ;
; -3.488 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.768      ;
; -3.468 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.750      ;
; -3.383 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.666      ;
; -3.378 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.659      ;
; -3.358 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.639      ;
; -3.351 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.632      ;
; -3.314 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.597      ;
; -3.312 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.594      ;
; -3.297 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.580      ;
; -3.291 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.574      ;
; -3.240 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.523      ;
; -3.222 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.505      ;
; -3.217 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.497      ;
; -3.208 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; CLK          ; CLK         ; 1.000        ; -0.429     ; 3.774      ;
; -3.205 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.488      ;
; -3.192 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; CLK          ; CLK         ; 1.000        ; -0.429     ; 3.758      ;
; -3.190 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.472      ;
; -3.188 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.470      ;
; -3.186 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.466      ;
; -3.184 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.466      ;
; -3.179 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.461      ;
; -3.175 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.455      ;
; -3.158 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; CLK          ; CLK         ; 1.000        ; -0.429     ; 3.724      ;
; -3.149 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.429      ;
; -3.148 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.428      ;
; -3.147 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.080      ;
; -3.147 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.427      ;
; -3.138 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.418      ;
; -3.136 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.069      ;
; -3.136 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.416      ;
; -3.131 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.411      ;
; -3.101 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.382      ;
; -3.099 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.381      ;
; -3.098 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.379      ;
; -3.094 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.376      ;
; -3.078 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.359      ;
; -3.071 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.352      ;
; -3.054 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.336      ;
; -3.049 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.332      ;
; -3.047 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.328      ;
; -3.032 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.314      ;
; -3.025 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.308      ;
; -3.019 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.301      ;
; -3.002 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.284      ;
; -2.966 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.247      ;
; -2.964 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.245      ;
; -2.958 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.891      ;
; -2.954 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.236      ;
; -2.949 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.230      ;
; -2.947 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.229      ;
; -2.947 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.880      ;
; -2.944 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.225      ;
; -2.942 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.223      ;
; -2.942 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.224      ;
; -2.936 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; CLK          ; CLK         ; 1.000        ; -0.428     ; 3.503      ;
; -2.936 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; CLK          ; CLK         ; 1.000        ; -0.428     ; 3.503      ;
; -2.936 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; CLK          ; CLK         ; 1.000        ; -0.428     ; 3.503      ;
; -2.936 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; CLK          ; CLK         ; 1.000        ; -0.428     ; 3.503      ;
; -2.934 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 1.000        ; -0.428     ; 3.501      ;
; -2.934 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 1.000        ; -0.428     ; 3.501      ;
; -2.934 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 1.000        ; -0.428     ; 3.501      ;
; -2.934 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 1.000        ; -0.428     ; 3.501      ;
; -2.933 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.216      ;
; -2.921 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; CLK          ; CLK         ; 1.000        ; -0.429     ; 3.487      ;
; -2.910 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.192      ;
; -2.904 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.184      ;
; -2.903 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.185      ;
; -2.898 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.180      ;
; -2.879 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.161      ;
; -2.876 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.158      ;
; -2.872 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.154      ;
; -2.867 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.147      ;
; -2.867 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.149      ;
; -2.865 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.798      ;
; -2.865 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.145      ;
; -2.859 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.139      ;
; -2.857 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.139      ;
; -2.845 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.127      ;
; -2.839 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.771      ;
; -2.835 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.115      ;
; -2.834 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.117      ;
; -2.828 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.760      ;
; -2.819 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.101      ;
; -2.818 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.098      ;
; -2.798 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.078      ;
; -2.796 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.729      ;
; -2.796 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.076      ;
; -2.795 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.287      ; 4.077      ;
; -2.793 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.076      ;
; -2.782 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.699      ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.699 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.920      ;
; 0.799 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.034      ;
; 0.846 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.081      ;
; 0.848 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.083      ;
; 0.860 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.095      ;
; 0.866 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.087      ;
; 0.875 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.110      ;
; 0.893 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.128      ;
; 0.961 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.544      ;
; 0.981 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.202      ;
; 0.985 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.220      ;
; 1.010 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.231      ;
; 1.055 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.273      ;
; 1.145 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.380      ;
; 1.153 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.371      ;
; 1.162 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.747      ;
; 1.168 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.751      ;
; 1.214 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.446      ;
; 1.229 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.812      ;
; 1.231 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.814      ;
; 1.231 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.815      ;
; 1.253 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.838      ;
; 1.263 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.848      ;
; 1.299 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.883      ;
; 1.312 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.897      ;
; 1.361 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.593      ;
; 1.367 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.952      ;
; 1.416 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.001      ;
; 1.424 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.009      ;
; 1.432 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.017      ;
; 1.438 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.670      ;
; 1.455 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.687      ;
; 1.457 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.689      ;
; 1.459 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.691      ;
; 1.461 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.693      ;
; 1.478 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.063      ;
; 1.481 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.066      ;
; 1.506 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.738      ;
; 1.540 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.760      ;
; 1.554 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.139      ;
; 1.564 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.786      ;
; 1.570 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.790      ;
; 1.574 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.159      ;
; 1.586 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.171      ;
; 1.594 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.178      ;
; 1.598 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.184      ;
; 1.601 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.822      ;
; 1.606 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.824      ;
; 1.607 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.825      ;
; 1.613 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.198      ;
; 1.621 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.206      ;
; 1.630 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.215      ;
; 1.632 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.854      ;
; 1.639 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.861      ;
; 1.664 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.249      ;
; 1.665 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.250      ;
; 1.668 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.254      ;
; 1.697 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.282      ;
; 1.704 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.289      ;
; 1.705 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.927      ;
; 1.716 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.936      ;
; 1.722 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.307      ;
; 1.727 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.962      ;
; 1.742 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.974      ;
; 1.763 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.998      ;
; 1.766 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.351      ;
; 1.772 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.994      ;
; 1.788 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.023      ;
; 1.813 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.398      ;
; 1.819 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.404      ;
; 1.824 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.059      ;
; 1.830 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.065      ;
; 1.837 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.059      ;
; 1.849 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.434      ;
; 1.852 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.072      ;
; 1.856 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.441      ;
; 1.871 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.091      ;
; 1.871 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.456      ;
; 1.873 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.108      ;
; 1.874 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.096      ;
; 1.874 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.106      ;
; 1.877 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.099      ;
; 1.886 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.121      ;
; 1.888 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.126      ;
; 1.893 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.113      ;
; 1.893 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.479      ;
; 1.895 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.130      ;
; 1.903 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.488      ;
; 1.916 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.501      ;
; 1.945 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.167      ;
; 1.958 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.196      ;
; 1.962 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.286     ; 1.833      ;
; 1.962 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.547      ;
; 1.970 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.555      ;
; 1.978 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.563      ;
; 1.979 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.564      ;
; 1.979 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.201      ;
; 1.979 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.201      ;
; 1.980 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.202      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst1|clk                                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst2|clk                                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst|clk                                                     ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst10|inst4|clk                                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst11|inst4|clk                                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst8|inst4|clk                                                     ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst9|inst4|clk                                                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst5|inst4|clk                                                          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst10|inst4|clk                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.259 ; 2.683 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 5.504 ; 5.897 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.000 ; 5.431 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.504 ; 5.897 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.933 ; 5.348 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.441 ; 4.849 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.146 ; 4.559 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.975 ; 4.435 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.569 ; 4.972 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.132 ; 4.554 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.443 ; 4.885 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.973 ; 4.420 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.651 ; 5.012 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.721 ; 5.146 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.142 ; 3.546 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.509 ; 3.933 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.716 ; 1.759 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.568 ; 1.788 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.514 ; 1.940 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 3.296 ; 3.721 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 3.289 ; 3.710 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 3.296 ; 3.721 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.906 ; 3.344 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.637 ; -2.035 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.973 ; -1.391 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.349 ; -1.762 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.356 ; -1.776 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.155 ; -1.556 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.350 ; -1.769 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.358 ; -1.771 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.656 ; -2.085 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.385 ; -1.759 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.542 ; -1.950 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.204 ; -1.627 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -1.279 ; -1.719 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.531 ; -1.922 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.973 ; -1.391 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.608 ; -2.989 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.613 ; -2.036 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -0.200 ; -0.346 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.746 ; -0.896 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.163 ; -1.566 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.455 ; -1.865 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.626 ; -2.029 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.674 ; -2.087 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.455 ; -1.865 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 8.048 ; 7.944 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.688 ; 7.559 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.799 ; 7.759 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.908 ; 7.777 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.708 ; 7.573 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.689 ; 7.554 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.718 ; 7.598 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 8.048 ; 7.944 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.972 ; 7.848 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 7.399 ; 7.288 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.905 ; 7.768 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.631 ; 7.520 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.851 ; 7.715 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.469 ; 6.551 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.379 ; 6.313 ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 9.584 ; 9.464 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 7.827 ; 7.645 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.377 ; 5.412 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.787 ; 5.789 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.487 ; 5.510 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.404 ; 5.412 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.377 ; 5.422 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.828 ; 5.841 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.838 ; 5.839 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.644 ; 5.755 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.410 ; 5.447 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.672 ; 5.715 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.223 ; 6.248 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.889 ; 5.932 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.689 ; 5.758 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.067 ; 6.001 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.046 ; 6.085 ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 6.527 ; 6.479 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 7.339 ; 7.194 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+-------------+-------+--------+--------+--------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF     ;
+------------+-------------+-------+--------+--------+--------+
; DATA[0]    ; FINDET      ; 9.581 ; 9.641  ; 10.143 ; 9.941  ;
; DATA[1]    ; FINDET      ; 9.947 ; 10.145 ; 10.609 ; 10.312 ;
; DATA[2]    ; FINDET      ; 9.445 ; 9.574  ; 10.060 ; 9.793  ;
; DATA[3]    ; FINDET      ; 8.958 ; 9.082  ; 9.561  ; 9.324  ;
; DATA[4]    ; FINDET      ; 8.504 ; 8.787  ; 9.271  ; 8.876  ;
; DATA[5]    ; FINDET      ; 8.687 ; 8.481  ; 8.969  ; 9.076  ;
; DATA[6]    ; FINDET      ; 9.281 ; 9.182  ; 9.684  ; 9.595  ;
; DATA[7]    ; FINDET      ; 8.832 ; 8.773  ; 9.266  ; 9.183  ;
; DATA[8]    ; FINDET      ; 9.078 ; 9.084  ; 9.526  ; 9.526  ;
; DATA[9]    ; FINDET      ; 8.680 ; 8.614  ; 9.126  ; 9.061  ;
; DATA[10]   ; FINDET      ; 9.363 ; 9.243  ; 9.715  ; 9.653  ;
; DATA[11]   ; FINDET      ; 9.433 ; 9.274  ; 9.832  ; 9.787  ;
+------------+-------------+-------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+-------------+-------+-------+--------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR     ; FF    ;
+------------+-------------+-------+-------+--------+-------+
; DATA[0]    ; FINDET      ; 9.294 ; 9.327 ; 9.839  ; 9.650 ;
; DATA[1]    ; FINDET      ; 9.579 ; 9.777 ; 10.227 ; 9.940 ;
; DATA[2]    ; FINDET      ; 9.101 ; 9.226 ; 9.678  ; 9.446 ;
; DATA[3]    ; FINDET      ; 8.635 ; 8.752 ; 9.242  ; 8.996 ;
; DATA[4]    ; FINDET      ; 8.258 ; 8.471 ; 8.922  ; 8.626 ;
; DATA[5]    ; FINDET      ; 8.372 ; 8.238 ; 8.715  ; 8.767 ;
; DATA[6]    ; FINDET      ; 8.761 ; 7.955 ; 8.390  ; 9.097 ;
; DATA[7]    ; FINDET      ; 8.491 ; 7.630 ; 8.095  ; 8.848 ;
; DATA[8]    ; FINDET      ; 8.527 ; 8.533 ; 8.979  ; 8.958 ;
; DATA[9]    ; FINDET      ; 8.192 ; 7.959 ; 8.345  ; 8.629 ;
; DATA[10]   ; FINDET      ; 8.524 ; 8.113 ; 8.488  ; 8.931 ;
; DATA[11]   ; FINDET      ; 8.628 ; 8.044 ; 8.461  ; 9.066 ;
+------------+-------------+-------+-------+--------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.482 ; 6.482 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.482 ; 6.482 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.894 ; 6.894 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.874 ; 6.874 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.665 ; 6.665 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.675 ; 6.675 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.940 ; 6.940 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.529 ; 6.529 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.482 ; 6.482 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.884 ; 6.884 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.874 ; 6.874 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.519 ; 6.519 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.940 ; 6.940 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.889 ; 5.889 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.889 ; 5.889 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.286 ; 6.286 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.266 ; 6.266 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.065 ; 6.065 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.075 ; 6.075 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.329 ; 6.329 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.933 ; 5.933 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.889 ; 5.889 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.276 ; 6.276 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.266 ; 6.266 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.923 ; 5.923 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.329 ; 6.329 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.460     ; 6.551     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.460     ; 6.551     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.857     ; 6.948     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.837     ; 6.928     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.627     ; 6.718     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.637     ; 6.728     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.909     ; 7.000     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.519     ; 6.608     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.460     ; 6.551     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.847     ; 6.938     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.837     ; 6.928     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.509     ; 6.598     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.909     ; 7.000     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.923     ; 5.931     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.923     ; 5.931     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.304     ; 6.312     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.284     ; 6.292     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.083     ; 6.091     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.093     ; 6.101     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.353     ; 6.361     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.976     ; 5.988     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.923     ; 5.931     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.294     ; 6.302     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.284     ; 6.292     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.966     ; 5.978     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.353     ; 6.361     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 228.99 MHz ; 228.99 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.367 ; -104.824          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -48.000                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.367 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.632      ;
; -3.357 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.622      ;
; -3.158 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.423      ;
; -3.148 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.413      ;
; -3.116 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.381      ;
; -3.085 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.350      ;
; -3.075 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.340      ;
; -3.052 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.317      ;
; -3.038 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.303      ;
; -3.016 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.269      ; 4.280      ;
; -3.015 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.276      ;
; -3.005 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.266      ;
; -2.908 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.171      ;
; -2.907 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.172      ;
; -2.899 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.162      ;
; -2.886 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.149      ;
; -2.865 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.269      ; 4.129      ;
; -2.843 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.108      ;
; -2.834 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.099      ;
; -2.829 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.094      ;
; -2.799 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.064      ;
; -2.776 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.042      ;
; -2.770 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.035      ;
; -2.768 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; CLK          ; CLK         ; 1.000        ; -0.396     ; 3.367      ;
; -2.764 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.025      ;
; -2.762 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.028      ;
; -2.758 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; CLK          ; CLK         ; 1.000        ; -0.396     ; 3.357      ;
; -2.756 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.270      ; 4.021      ;
; -2.744 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.269      ; 4.008      ;
; -2.733 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.996      ;
; -2.732 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.993      ;
; -2.722 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; CLK          ; CLK         ; 1.000        ; -0.396     ; 3.321      ;
; -2.722 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.986      ;
; -2.722 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.983      ;
; -2.700 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.961      ;
; -2.698 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.959      ;
; -2.697 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.958      ;
; -2.696 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.636      ;
; -2.688 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.949      ;
; -2.687 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.948      ;
; -2.686 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.947      ;
; -2.686 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.626      ;
; -2.655 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.919      ;
; -2.655 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.919      ;
; -2.642 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.908      ;
; -2.624 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.887      ;
; -2.623 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.270      ; 3.888      ;
; -2.617 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.881      ;
; -2.617 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.880      ;
; -2.606 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.869      ;
; -2.599 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.862      ;
; -2.590 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.270      ; 3.855      ;
; -2.587 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.850      ;
; -2.587 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.851      ;
; -2.577 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.841      ;
; -2.572 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.835      ;
; -2.567 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.833      ;
; -2.563 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 1.000        ; -0.397     ; 3.161      ;
; -2.563 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 1.000        ; -0.397     ; 3.161      ;
; -2.563 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 1.000        ; -0.397     ; 3.161      ;
; -2.563 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 1.000        ; -0.397     ; 3.161      ;
; -2.553 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.819      ;
; -2.551 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.815      ;
; -2.548 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.814      ;
; -2.534 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; CLK          ; CLK         ; 1.000        ; -0.395     ; 3.134      ;
; -2.534 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; CLK          ; CLK         ; 1.000        ; -0.395     ; 3.134      ;
; -2.534 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; CLK          ; CLK         ; 1.000        ; -0.395     ; 3.134      ;
; -2.534 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; CLK          ; CLK         ; 1.000        ; -0.395     ; 3.134      ;
; -2.528 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.468      ;
; -2.518 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.458      ;
; -2.517 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.270      ; 3.782      ;
; -2.517 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.780      ;
; -2.516 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; CLK          ; CLK         ; 1.000        ; -0.396     ; 3.115      ;
; -2.512 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.778      ;
; -2.508 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.771      ;
; -2.500 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.763      ;
; -2.496 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.762      ;
; -2.494 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.760      ;
; -2.481 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.742      ;
; -2.480 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.744      ;
; -2.480 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.746      ;
; -2.473 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.737      ;
; -2.447 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.708      ;
; -2.447 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.708      ;
; -2.446 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.707      ;
; -2.445 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.370      ;
; -2.445 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.385      ;
; -2.442 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.708      ;
; -2.436 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.375      ;
; -2.434 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.697      ;
; -2.426 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.689      ;
; -2.426 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.365      ;
; -2.417 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.678      ;
; -2.414 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.270      ; 3.679      ;
; -2.411 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.675      ;
; -2.405 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; CLK          ; CLK         ; 1.000        ; -0.395     ; 3.005      ;
; -2.405 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; CLK          ; CLK         ; 1.000        ; -0.395     ; 3.005      ;
; -2.405 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; CLK          ; CLK         ; 1.000        ; -0.395     ; 3.005      ;
; -2.405 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; CLK          ; CLK         ; 1.000        ; -0.395     ; 3.005      ;
; -2.403 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.664      ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.625 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.826      ;
; 0.712 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.926      ;
; 0.760 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.974      ;
; 0.764 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.978      ;
; 0.777 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.991      ;
; 0.784 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.985      ;
; 0.789 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.003      ;
; 0.820 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.034      ;
; 0.873 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.409      ;
; 0.886 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.087      ;
; 0.903 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.117      ;
; 0.921 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.122      ;
; 0.971 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.171      ;
; 1.030 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.244      ;
; 1.044 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.585      ;
; 1.056 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.592      ;
; 1.063 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.263      ;
; 1.104 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.644      ;
; 1.105 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.315      ;
; 1.105 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.641      ;
; 1.108 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.644      ;
; 1.123 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.664      ;
; 1.137 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.678      ;
; 1.163 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.703      ;
; 1.189 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.730      ;
; 1.214 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.755      ;
; 1.232 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.442      ;
; 1.280 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.821      ;
; 1.282 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.823      ;
; 1.283 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.824      ;
; 1.309 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.519      ;
; 1.319 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.529      ;
; 1.321 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.531      ;
; 1.324 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.534      ;
; 1.326 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.536      ;
; 1.336 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.877      ;
; 1.339 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.880      ;
; 1.370 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.580      ;
; 1.398 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.937      ;
; 1.406 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.606      ;
; 1.406 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.608      ;
; 1.411 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.952      ;
; 1.419 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.619      ;
; 1.427 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.968      ;
; 1.432 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.972      ;
; 1.440 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.980      ;
; 1.440 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.979      ;
; 1.454 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.993      ;
; 1.458 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.660      ;
; 1.458 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.658      ;
; 1.460 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.999      ;
; 1.461 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.661      ;
; 1.469 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.670      ;
; 1.481 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.397      ; 2.022      ;
; 1.495 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.396      ; 2.035      ;
; 1.502 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.041      ;
; 1.504 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 2.045      ;
; 1.513 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.715      ;
; 1.535 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.749      ;
; 1.547 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.747      ;
; 1.547 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.086      ;
; 1.551 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.753      ;
; 1.559 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 2.100      ;
; 1.572 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.397      ; 2.113      ;
; 1.596 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.806      ;
; 1.607 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.821      ;
; 1.608 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.810      ;
; 1.628 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.842      ;
; 1.646 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.397      ; 2.187      ;
; 1.648 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.862      ;
; 1.652 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 2.193      ;
; 1.664 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.878      ;
; 1.664 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.866      ;
; 1.666 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.397      ; 2.207      ;
; 1.667 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.206      ;
; 1.678 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.217      ;
; 1.687 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.901      ;
; 1.693 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.895      ;
; 1.698 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.898      ;
; 1.706 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.920      ;
; 1.709 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.396      ; 2.249      ;
; 1.709 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.248      ;
; 1.712 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.922      ;
; 1.718 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.918      ;
; 1.719 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.258      ;
; 1.724 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.942      ;
; 1.726 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.928      ;
; 1.733 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.947      ;
; 1.735 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.937      ;
; 1.741 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.941      ;
; 1.774 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.313      ;
; 1.779 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.997      ;
; 1.783 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.270     ; 1.657      ;
; 1.788 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.327      ;
; 1.789 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.991      ;
; 1.794 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.397      ; 2.335      ;
; 1.797 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 2.338      ;
; 1.799 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.058      ; 2.001      ;
; 1.809 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.023      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst10|inst4|clk                                                    ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst11|inst4|clk                                                    ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst8|inst4|clk                                                     ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst9|inst4|clk                                                     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst1|clk                                                    ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst2|clk                                                    ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst|clk                                                     ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst5|inst4|clk                                                          ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst10|inst4|clk                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.946 ; 2.272 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 4.895 ; 5.155 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.437 ; 4.740 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.895 ; 5.155 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.372 ; 4.666 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.925 ; 4.219 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.659 ; 3.964 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.491 ; 3.868 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.037 ; 4.340 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.630 ; 3.985 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.903 ; 4.250 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.487 ; 3.863 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.112 ; 4.395 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.170 ; 4.503 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 2.758 ; 3.087 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.080 ; 3.416 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.544 ; 1.666 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.428 ; 1.644 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.284 ; 1.620 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 2.914 ; 3.215 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.908 ; 3.215 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 2.914 ; 3.213 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.552 ; 2.869 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.398 ; -1.697 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.783 ; -1.137 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.135 ; -1.479 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.140 ; -1.497 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.962 ; -1.293 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.133 ; -1.485 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.137 ; -1.491 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.415 ; -1.771 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.178 ; -1.479 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.312 ; -1.649 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.007 ; -1.353 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -1.062 ; -1.430 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.308 ; -1.630 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.783 ; -1.137 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.286 ; -2.588 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.358 ; -1.712 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -0.186 ; -0.386 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.683 ; -0.842 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.973 ; -1.295 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.225 ; -1.565 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.373 ; -1.722 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.431 ; -1.771 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.225 ; -1.565 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 7.492 ; 7.431 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.155 ; 7.083 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.300 ; 7.210 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.366 ; 7.271 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.171 ; 7.089 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.149 ; 7.076 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.202 ; 7.127 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.492 ; 7.431 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.393 ; 7.361 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.887 ; 6.822 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.358 ; 7.269 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.100 ; 7.038 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.299 ; 7.248 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.077 ; 6.126 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.000 ; 5.947 ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 8.881 ; 8.716 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 7.401 ; 7.253 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.098 ; 5.097 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.492 ; 5.427 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.201 ; 5.194 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.143 ; 5.097 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.098 ; 5.101 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.519 ; 5.473 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.542 ; 5.484 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.344 ; 5.410 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.129 ; 5.125 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.372 ; 5.365 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.893 ; 5.839 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.568 ; 5.555 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.395 ; 5.420 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 5.724 ; 5.655 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.718 ; 5.735 ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 6.157 ; 6.076 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.973 ; 6.870 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; FINDET      ; 8.795 ; 8.871 ; 9.264 ; 9.112 ;
; DATA[1]    ; FINDET      ; 9.124 ; 9.329 ; 9.679 ; 9.444 ;
; DATA[2]    ; FINDET      ; 8.688 ; 8.806 ; 9.190 ; 8.961 ;
; DATA[3]    ; FINDET      ; 8.245 ; 8.359 ; 8.743 ; 8.537 ;
; DATA[4]    ; FINDET      ; 7.836 ; 8.093 ; 8.488 ; 8.135 ;
; DATA[5]    ; FINDET      ; 8.015 ; 7.805 ; 8.233 ; 8.302 ;
; DATA[6]    ; FINDET      ; 8.561 ; 8.438 ; 8.864 ; 8.753 ;
; DATA[7]    ; FINDET      ; 8.146 ; 8.064 ; 8.509 ; 8.398 ;
; DATA[8]    ; FINDET      ; 8.384 ; 8.337 ; 8.737 ; 8.684 ;
; DATA[9]    ; FINDET      ; 8.011 ; 7.904 ; 8.387 ; 8.287 ;
; DATA[10]   ; FINDET      ; 8.636 ; 8.491 ; 8.919 ; 8.822 ;
; DATA[11]   ; FINDET      ; 8.694 ; 8.514 ; 9.013 ; 8.937 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; FINDET      ; 8.549 ; 8.590 ; 9.004 ; 8.855 ;
; DATA[1]    ; FINDET      ; 8.809 ; 9.001 ; 9.350 ; 9.113 ;
; DATA[2]    ; FINDET      ; 8.390 ; 8.496 ; 8.859 ; 8.652 ;
; DATA[3]    ; FINDET      ; 7.965 ; 8.066 ; 8.467 ; 8.245 ;
; DATA[4]    ; FINDET      ; 7.624 ; 7.812 ; 8.183 ; 7.916 ;
; DATA[5]    ; FINDET      ; 7.742 ; 7.592 ; 8.011 ; 8.029 ;
; DATA[6]    ; FINDET      ; 8.095 ; 7.339 ; 7.703 ; 8.310 ;
; DATA[7]    ; FINDET      ; 7.841 ; 7.043 ; 7.448 ; 8.098 ;
; DATA[8]    ; FINDET      ; 7.867 ; 7.853 ; 8.252 ; 8.209 ;
; DATA[9]    ; FINDET      ; 7.594 ; 7.307 ; 7.700 ; 7.880 ;
; DATA[10]   ; FINDET      ; 7.887 ; 7.454 ; 7.833 ; 8.160 ;
; DATA[11]   ; FINDET      ; 7.982 ; 7.392 ; 7.808 ; 8.274 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.030 ; 6.032 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.030 ; 6.032 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.416 ; 6.418 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.396 ; 6.398 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.205 ; 6.207 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.215 ; 6.217 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.461 ; 6.463 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.075 ; 6.077 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.030 ; 6.032 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.406 ; 6.408 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.396 ; 6.398 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.065 ; 6.067 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.461 ; 6.463 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.295 ; 5.295 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.295 ; 5.295 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.666 ; 5.666 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.646 ; 5.646 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.463 ; 5.463 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.473 ; 5.473 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.709 ; 5.709 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.341 ; 5.341 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.295 ; 5.295 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.656 ; 5.656 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.646 ; 5.646 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.331 ; 5.331 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.709 ; 5.709 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.069     ; 6.069     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.069     ; 6.069     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.424     ; 6.424     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.404     ; 6.404     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.216     ; 6.216     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.226     ; 6.226     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.475     ; 6.475     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.138     ; 6.138     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.069     ; 6.069     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.414     ; 6.414     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.404     ; 6.404     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.128     ; 6.128     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.475     ; 6.475     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.287     ; 5.388     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.287     ; 5.388     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.629     ; 5.730     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.609     ; 5.710     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.428     ; 5.529     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.438     ; 5.539     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.677     ; 5.778     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.356     ; 5.447     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.287     ; 5.388     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.619     ; 5.720     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.609     ; 5.710     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.346     ; 5.437     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.677     ; 5.778     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.691 ; -49.885           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -50.905                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.691 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.835      ;
; -1.689 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.833      ;
; -1.577 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.721      ;
; -1.575 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.719      ;
; -1.533 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.677      ;
; -1.520 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.660      ;
; -1.519 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.663      ;
; -1.518 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.658      ;
; -1.517 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.661      ;
; -1.502 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; CLK          ; CLK         ; 1.000        ; -0.237     ; 2.252      ;
; -1.500 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.644      ;
; -1.493 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; CLK          ; CLK         ; 1.000        ; -0.237     ; 2.243      ;
; -1.491 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.635      ;
; -1.489 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.631      ;
; -1.471 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; CLK          ; CLK         ; 1.000        ; -0.237     ; 2.221      ;
; -1.419 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.563      ;
; -1.416 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.558      ;
; -1.410 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.552      ;
; -1.404 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.546      ;
; -1.395 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.537      ;
; -1.386 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.530      ;
; -1.382 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.525      ;
; -1.381 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.524      ;
; -1.377 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.521      ;
; -1.362 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.502      ;
; -1.361 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.505      ;
; -1.355 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.497      ;
; -1.353 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.493      ;
; -1.351 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.491      ;
; -1.335 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; CLK          ; CLK         ; 1.000        ; -0.237     ; 2.085      ;
; -1.335 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.475      ;
; -1.333 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.477      ;
; -1.333 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.473      ;
; -1.332 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.472      ;
; -1.330 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.470      ;
; -1.329 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.469      ;
; -1.328 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.472      ;
; -1.327 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.469      ;
; -1.326 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.469      ;
; -1.320 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.460      ;
; -1.319 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.463      ;
; -1.317 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.270      ;
; -1.315 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.268      ;
; -1.300 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; CLK          ; CLK         ; 1.000        ; -0.235     ; 2.052      ;
; -1.300 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4        ; CLK          ; CLK         ; 1.000        ; -0.235     ; 2.052      ;
; -1.300 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; CLK          ; CLK         ; 1.000        ; -0.235     ; 2.052      ;
; -1.300 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; CLK          ; CLK         ; 1.000        ; -0.235     ; 2.052      ;
; -1.282 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.424      ;
; -1.277 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.419      ;
; -1.276 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.418      ;
; -1.274 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.416      ;
; -1.270 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.412      ;
; -1.269 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.411      ;
; -1.261 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.403      ;
; -1.259 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 1.000        ; -0.237     ; 2.009      ;
; -1.259 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 1.000        ; -0.237     ; 2.009      ;
; -1.259 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 1.000        ; -0.237     ; 2.009      ;
; -1.259 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 1.000        ; -0.237     ; 2.009      ;
; -1.251 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.394      ;
; -1.241 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.384      ;
; -1.240 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.383      ;
; -1.236 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.378      ;
; -1.233 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.377      ;
; -1.229 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.371      ;
; -1.224 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.366      ;
; -1.221 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.172      ;
; -1.219 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.361      ;
; -1.219 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.363      ;
; -1.219 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.170      ;
; -1.210 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.163      ;
; -1.208 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4        ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.161      ;
; -1.206 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.349      ;
; -1.205 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.348      ;
; -1.205 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.348      ;
; -1.202 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.345      ;
; -1.196 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.338      ;
; -1.195 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.335      ;
; -1.193 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.335      ;
; -1.185 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.328      ;
; -1.184 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.326      ;
; -1.180 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.322      ;
; -1.177 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.317      ;
; -1.175 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.317      ;
; -1.174 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.314      ;
; -1.172 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.314      ;
; -1.171 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.313      ;
; -1.169 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.311      ;
; -1.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.302      ;
; -1.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.302      ;
; -1.161 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.305      ;
; -1.159 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4        ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.112      ;
; -1.153 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.293      ;
; -1.152 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.295      ;
; -1.150 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.293      ;
; -1.144 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.284      ;
; -1.143 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.285      ;
; -1.141 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.281      ;
; -1.135 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.275      ;
; -1.133 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.275      ;
; -1.132 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.884      ;
+--------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.369 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.489      ;
; 0.425 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.554      ;
; 0.450 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.578      ;
; 0.457 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.586      ;
; 0.459 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.588      ;
; 0.460 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.580      ;
; 0.466 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.595      ;
; 0.473 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.601      ;
; 0.507 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.825      ;
; 0.520 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.649      ;
; 0.529 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.649      ;
; 0.535 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.655      ;
; 0.560 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.679      ;
; 0.611 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.740      ;
; 0.611 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.929      ;
; 0.612 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.731      ;
; 0.619 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.940      ;
; 0.643 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.961      ;
; 0.646 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.964      ;
; 0.650 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.970      ;
; 0.658 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.979      ;
; 0.658 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.783      ;
; 0.666 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.987      ;
; 0.688 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.009      ;
; 0.689 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.009      ;
; 0.725 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.046      ;
; 0.738 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.863      ;
; 0.747 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.068      ;
; 0.756 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.077      ;
; 0.763 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.084      ;
; 0.777 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.902      ;
; 0.783 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.104      ;
; 0.785 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.106      ;
; 0.786 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.911      ;
; 0.789 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.914      ;
; 0.789 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.914      ;
; 0.789 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.914      ;
; 0.812 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.932      ;
; 0.818 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.943      ;
; 0.826 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.948      ;
; 0.826 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.147      ;
; 0.828 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.149      ;
; 0.828 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.148      ;
; 0.829 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.949      ;
; 0.832 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.951      ;
; 0.833 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.952      ;
; 0.840 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.161      ;
; 0.847 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.167      ;
; 0.854 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.974      ;
; 0.860 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.180      ;
; 0.860 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.982      ;
; 0.863 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.985      ;
; 0.867 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.188      ;
; 0.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.190      ;
; 0.873 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.193      ;
; 0.876 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.196      ;
; 0.886 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.206      ;
; 0.897 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.019      ;
; 0.901 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.222      ;
; 0.908 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.229      ;
; 0.916 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.036      ;
; 0.921 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.241      ;
; 0.933 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.055      ;
; 0.935 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.063      ;
; 0.947 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.268      ;
; 0.950 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.078      ;
; 0.953 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.081      ;
; 0.956 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.084      ;
; 0.960 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.281      ;
; 0.963 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.091      ;
; 0.967 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.092      ;
; 0.970 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.092      ;
; 0.976 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.104      ;
; 0.982 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.104      ;
; 0.983 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.303      ;
; 0.984 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.305      ;
; 0.984 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.304      ;
; 0.985 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.107      ;
; 0.990 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.118      ;
; 0.991 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.312      ;
; 0.995 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.115      ;
; 0.997 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.317      ;
; 0.998 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.319      ;
; 0.999 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.119      ;
; 1.000 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.120      ;
; 1.004 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.133      ;
; 1.005 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.137      ;
; 1.020 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.142      ;
; 1.022 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.342      ;
; 1.029 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.349      ;
; 1.034 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.354      ;
; 1.036 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.356      ;
; 1.037 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.358      ;
; 1.037 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.355      ;
; 1.038 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.160      ;
; 1.039 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.357      ;
; 1.042 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.167      ;
; 1.044 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.166      ;
; 1.046 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.168      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst1|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst2|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst|clk                                                     ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst10|inst4|clk                                                    ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst11|inst4|clk                                                    ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst8|inst4|clk                                                     ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst9|inst4|clk                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst1|inst4|clk                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst2|inst4|clk                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.246 ; 1.858 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 2.994 ; 3.650 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 2.715 ; 3.348 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 2.994 ; 3.650 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 2.675 ; 3.320 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 2.419 ; 3.030 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 2.267 ; 2.874 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 2.203 ; 2.832 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 2.478 ; 3.094 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 2.271 ; 2.872 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 2.503 ; 3.091 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 2.201 ; 2.791 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 2.558 ; 3.119 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 2.632 ; 3.198 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 1.735 ; 2.365 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.965 ; 2.645 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.000 ; 1.185 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.846 ; 1.259 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 0.856 ; 1.418 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 1.817 ; 2.483 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 1.809 ; 2.483 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 1.817 ; 2.477 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 1.598 ; 2.226 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -0.903 ; -1.498 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.561 ; -1.133 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.759 ; -1.321 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.774 ; -1.350 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.661 ; -1.220 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.758 ; -1.324 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.769 ; -1.332 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.942 ; -1.530 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.772 ; -1.334 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.862 ; -1.435 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.698 ; -1.296 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.726 ; -1.326 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.847 ; -1.410 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.561 ; -1.133 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.439 ; -2.027 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.913 ; -1.509 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -0.161 ; -0.427 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.400 ; -0.767 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.655 ; -1.205 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.823 ; -1.393 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.925 ; -1.503 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -0.951 ; -1.542 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.823 ; -1.393 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.726 ; 4.629 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.519 ; 4.371 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.532 ; 4.629 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.639 ; 4.505 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.525 ; 4.377 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.518 ; 4.369 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.545 ; 4.462 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.726 ; 4.622 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.676 ; 4.516 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.332 ; 4.349 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.641 ; 4.499 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.451 ; 4.479 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.595 ; 4.539 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.745 ; 3.920 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.761 ; 3.757 ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 5.492 ; 5.522 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 4.830 ; 4.617 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.138 ; 3.231 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.345 ; 3.448 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.212 ; 3.304 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.150 ; 3.236 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.138 ; 3.231 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.383 ; 3.498 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.398 ; 3.498 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.305 ; 3.448 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.159 ; 3.245 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.299 ; 3.420 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.601 ; 3.736 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.415 ; 3.537 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.329 ; 3.463 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.578 ; 3.562 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.523 ; 3.665 ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 3.812 ; 3.829 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 4.549 ; 4.379 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; FINDET      ; 5.506 ; 5.558 ; 6.170 ; 6.060 ;
; DATA[1]    ; FINDET      ; 5.716 ; 5.837 ; 6.472 ; 6.297 ;
; DATA[2]    ; FINDET      ; 5.420 ; 5.518 ; 6.142 ; 6.015 ;
; DATA[3]    ; FINDET      ; 5.155 ; 5.262 ; 5.852 ; 5.760 ;
; DATA[4]    ; FINDET      ; 4.912 ; 5.110 ; 5.696 ; 5.516 ;
; DATA[5]    ; FINDET      ; 5.025 ; 4.971 ; 5.551 ; 5.675 ;
; DATA[6]    ; FINDET      ; 5.300 ; 5.316 ; 5.916 ; 5.934 ;
; DATA[7]    ; FINDET      ; 5.087 ; 5.114 ; 5.676 ; 5.715 ;
; DATA[8]    ; FINDET      ; 5.220 ; 5.346 ; 5.821 ; 5.934 ;
; DATA[9]    ; FINDET      ; 5.023 ; 5.038 ; 5.613 ; 5.630 ;
; DATA[10]   ; FINDET      ; 5.380 ; 5.360 ; 5.934 ; 5.962 ;
; DATA[11]   ; FINDET      ; 5.454 ; 5.405 ; 6.020 ; 6.041 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; FINDET      ; 5.349 ; 5.384 ; 6.003 ; 5.896 ;
; DATA[1]    ; FINDET      ; 5.511 ; 5.631 ; 6.259 ; 6.083 ;
; DATA[2]    ; FINDET      ; 5.230 ; 5.324 ; 5.930 ; 5.812 ;
; DATA[3]    ; FINDET      ; 4.975 ; 5.078 ; 5.678 ; 5.566 ;
; DATA[4]    ; FINDET      ; 4.775 ; 4.933 ; 5.502 ; 5.373 ;
; DATA[5]    ; FINDET      ; 4.847 ; 4.835 ; 5.407 ; 5.496 ;
; DATA[6]    ; FINDET      ; 5.013 ; 4.661 ; 5.205 ; 5.661 ;
; DATA[7]    ; FINDET      ; 4.893 ; 4.497 ; 5.045 ; 5.518 ;
; DATA[8]    ; FINDET      ; 4.964 ; 4.991 ; 5.549 ; 5.559 ;
; DATA[9]    ; FINDET      ; 4.713 ; 4.729 ; 5.156 ; 5.400 ;
; DATA[10]   ; FINDET      ; 4.883 ; 4.788 ; 5.220 ; 5.601 ;
; DATA[11]   ; FINDET      ; 4.969 ; 4.779 ; 5.220 ; 5.695 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.505 ; 4.502 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.505 ; 4.502 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.734 ; 4.731 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.714 ; 4.711 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.599 ; 4.596 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.609 ; 4.606 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.758 ; 4.755 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.551 ; 4.547 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.505 ; 4.502 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.724 ; 4.721 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.714 ; 4.711 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.541 ; 4.537 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.758 ; 4.755 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.450 ; 3.450 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.450 ; 3.450 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.670 ; 3.670 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.650 ; 3.650 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.540 ; 3.540 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.550 ; 3.550 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.694 ; 3.694 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.492 ; 3.492 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.450 ; 3.450 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.660 ; 3.660 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.650 ; 3.650 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.482 ; 3.482 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.694 ; 3.694 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.646     ; 4.646     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.646     ; 4.646     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.883     ; 4.883     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.863     ; 4.863     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.749     ; 4.749     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.759     ; 4.759     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.937     ; 4.937     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.702     ; 4.702     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.646     ; 4.646     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.873     ; 4.873     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.863     ; 4.863     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.692     ; 4.692     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.937     ; 4.937     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.546     ; 3.612     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.546     ; 3.612     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.775     ; 3.841     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.755     ; 3.821     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.646     ; 3.712     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.656     ; 3.722     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.826     ; 3.892     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.598     ; 3.656     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.546     ; 3.612     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.765     ; 3.831     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.755     ; 3.821     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.588     ; 3.646     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.826     ; 3.892     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.880   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -3.880   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -121.532 ; 0.0   ; 0.0      ; 0.0     ; -50.905             ;
;  CLK             ; -121.532 ; 0.000 ; N/A      ; N/A     ; -50.905             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.259 ; 2.683 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 5.504 ; 5.897 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.000 ; 5.431 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.504 ; 5.897 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.933 ; 5.348 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.441 ; 4.849 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.146 ; 4.559 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.975 ; 4.435 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.569 ; 4.972 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.132 ; 4.554 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.443 ; 4.885 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.973 ; 4.420 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.651 ; 5.012 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.721 ; 5.146 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.142 ; 3.546 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.509 ; 3.933 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.716 ; 1.759 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.568 ; 1.788 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.514 ; 1.940 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 3.296 ; 3.721 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 3.289 ; 3.710 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 3.296 ; 3.721 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.906 ; 3.344 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -0.903 ; -1.498 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.561 ; -1.133 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.759 ; -1.321 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.774 ; -1.350 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.661 ; -1.220 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.758 ; -1.324 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.769 ; -1.332 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.942 ; -1.530 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.772 ; -1.334 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.862 ; -1.435 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.698 ; -1.296 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.726 ; -1.326 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.847 ; -1.410 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.561 ; -1.133 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.439 ; -2.027 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.913 ; -1.509 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -0.161 ; -0.346 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.400 ; -0.767 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.655 ; -1.205 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.823 ; -1.393 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.925 ; -1.503 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -0.951 ; -1.542 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.823 ; -1.393 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 8.048 ; 7.944 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.688 ; 7.559 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.799 ; 7.759 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.908 ; 7.777 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.708 ; 7.573 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.689 ; 7.554 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.718 ; 7.598 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 8.048 ; 7.944 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.972 ; 7.848 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 7.399 ; 7.288 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.905 ; 7.768 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.631 ; 7.520 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.851 ; 7.715 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.469 ; 6.551 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.379 ; 6.313 ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 9.584 ; 9.464 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 7.827 ; 7.645 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.138 ; 3.231 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.345 ; 3.448 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.212 ; 3.304 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.150 ; 3.236 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.138 ; 3.231 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.383 ; 3.498 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.398 ; 3.498 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.305 ; 3.448 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.159 ; 3.245 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.299 ; 3.420 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.601 ; 3.736 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.415 ; 3.537 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.329 ; 3.463 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.578 ; 3.562 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.523 ; 3.665 ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 3.812 ; 3.829 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 4.549 ; 4.379 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+-------------+-------+--------+--------+--------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF     ;
+------------+-------------+-------+--------+--------+--------+
; DATA[0]    ; FINDET      ; 9.581 ; 9.641  ; 10.143 ; 9.941  ;
; DATA[1]    ; FINDET      ; 9.947 ; 10.145 ; 10.609 ; 10.312 ;
; DATA[2]    ; FINDET      ; 9.445 ; 9.574  ; 10.060 ; 9.793  ;
; DATA[3]    ; FINDET      ; 8.958 ; 9.082  ; 9.561  ; 9.324  ;
; DATA[4]    ; FINDET      ; 8.504 ; 8.787  ; 9.271  ; 8.876  ;
; DATA[5]    ; FINDET      ; 8.687 ; 8.481  ; 8.969  ; 9.076  ;
; DATA[6]    ; FINDET      ; 9.281 ; 9.182  ; 9.684  ; 9.595  ;
; DATA[7]    ; FINDET      ; 8.832 ; 8.773  ; 9.266  ; 9.183  ;
; DATA[8]    ; FINDET      ; 9.078 ; 9.084  ; 9.526  ; 9.526  ;
; DATA[9]    ; FINDET      ; 8.680 ; 8.614  ; 9.126  ; 9.061  ;
; DATA[10]   ; FINDET      ; 9.363 ; 9.243  ; 9.715  ; 9.653  ;
; DATA[11]   ; FINDET      ; 9.433 ; 9.274  ; 9.832  ; 9.787  ;
+------------+-------------+-------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; FINDET      ; 5.349 ; 5.384 ; 6.003 ; 5.896 ;
; DATA[1]    ; FINDET      ; 5.511 ; 5.631 ; 6.259 ; 6.083 ;
; DATA[2]    ; FINDET      ; 5.230 ; 5.324 ; 5.930 ; 5.812 ;
; DATA[3]    ; FINDET      ; 4.975 ; 5.078 ; 5.678 ; 5.566 ;
; DATA[4]    ; FINDET      ; 4.775 ; 4.933 ; 5.502 ; 5.373 ;
; DATA[5]    ; FINDET      ; 4.847 ; 4.835 ; 5.407 ; 5.496 ;
; DATA[6]    ; FINDET      ; 5.013 ; 4.661 ; 5.205 ; 5.661 ;
; DATA[7]    ; FINDET      ; 4.893 ; 4.497 ; 5.045 ; 5.518 ;
; DATA[8]    ; FINDET      ; 4.964 ; 4.991 ; 5.549 ; 5.559 ;
; DATA[9]    ; FINDET      ; 4.713 ; 4.729 ; 5.156 ; 5.400 ;
; DATA[10]   ; FINDET      ; 4.883 ; 4.788 ; 5.220 ; 5.601 ;
; DATA[11]   ; FINDET      ; 4.969 ; 4.779 ; 5.220 ; 5.695 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ERROR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIN           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PAUSA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FINDET        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DATA[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; START                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RECARGAR                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CONTINUAR               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_F                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UP_DOWN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; FINDET        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; FINDET        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1141     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1141     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 143   ; 143  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 125   ; 125  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jul 30 21:07:13 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.880
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.880            -121.532 CLK 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.367
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.367            -104.824 CLK 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.691
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.691             -49.885 CLK 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.905 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4620 megabytes
    Info: Processing ended: Wed Jul 30 21:07:14 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


