autoidx 0

module \top
  wire input 1 \clk
  wire input 1 \rx
  wire width 1 \wire2

  cell $eq $cell3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \rx
    connect \B 1'0
    connect \Y \wire2
  end

  wire width 1 \wire4
  connect \wire4 \wire2 [0]
  wire width 1 \wire5

  cell $logic_not $cell6
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \Y \wire5
  end

  wire width 18 \wire7
  wire width 2 \wire9

  cell $eq $cell10
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'00
    connect \Y \wire9
  end

  wire width 1 \wire11
  connect \wire11 \wire9 [0]
  wire width 2 \wire12

  cell $eq $cell13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'01
    connect \Y \wire12
  end

  wire width 1 \wire14
  connect \wire14 \wire12 [0]
  wire width 2 \wire15

  cell $eq $cell16
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'10
    connect \Y \wire15
  end

  wire width 1 \wire17
  connect \wire17 \wire15 [0]
  wire width 16 \wire18

  cell $eq $cell19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 16'0000000100111000
    connect \Y \wire18
  end

  wire width 1 \wire20
  connect \wire20 \wire18 [0]
  wire width 1 \wire21

  cell $logic_and $cell22
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire20
    connect \B \wire14
    connect \Y \wire21
  end

  wire width 16 \wire23

  cell $eq $cell24
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 16'0000001001110000
    connect \Y \wire23
  end

  wire width 1 \wire25
  connect \wire25 \wire23 [0]
  wire width 1 \wire26

  cell $logic_and $cell27
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire25
    connect \B \wire17
    connect \Y \wire26
  end

  wire width 3 \wire28
  wire width 3 \wire30

  cell $eq $cell31
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 3'111
    connect \Y \wire30
  end

  wire width 1 \wire32
  connect \wire32 \wire30 [0]
  wire width 3 \wire33

  cell $add $cell34
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 1'1
    connect \Y \wire33
  end

  wire width 3 \wire35

  cell $mux $cell36
    parameter \WIDTH 3
    connect \A \wire33
    connect \B 3'000
    connect \S \wire32
    connect \Y \wire35
  end

  wire width 3 \wire37

  cell $mux $cell38
    parameter \WIDTH 3
    connect \A \wire28
    connect \B \wire35
    connect \S { \wire26 \rx } [1:1]
    connect \Y \wire37
  end


  process $proc29
    


    sync posedge \clk
      update \wire28 \wire37
  end

  wire width 3 \wire39

  cell $eq $cell40
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 3'111
    connect \Y \wire39
  end

  wire width 1 \wire41
  connect \wire41 \wire39 [0]
  wire width 8 \wire42
  wire width 8 \wire44

  cell $and $cell45
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A { \wire42 [0:0] \wire42 [7:7] \wire42 [6:6] \wire42 [5:5] \wire42 [4:4] \wire42 [3:3] \wire42 [2:2] \wire42 [1:1] }
    connect \B 8'01111111
    connect \Y \wire44
  end

  wire width 8 \wire46

  cell $or $cell47
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A { { \wire26 \rx } [0:0] 7'0000000 }
    connect \B \wire44
    connect \Y \wire46
  end

  wire width 8 \wire48

  cell $mux $cell49
    parameter \WIDTH 8
    connect \A \wire42
    connect \B \wire46
    connect \S { \wire26 \rx } [1:1]
    connect \Y \wire48
  end


  process $proc43
    


    sync posedge \clk
      update \wire42 \wire48
  end

  wire width 1 \wire50
  wire width 1 \wire52

  cell $logic_and $cell53
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire41
    connect \B { \wire26 \rx } [1:1]
    connect \Y \wire52
  end


  process $proc51
    


    sync posedge \clk
      update \wire50 \wire52
  end

  wire width 1 \wire54

  cell $logic_and $cell55
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire11
    connect \Y \wire54
  end

  wire width 1 \wire56

  cell $logic_and $cell57
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire21
    connect \Y \wire56
  end

  wire width 1 \wire58

  cell $logic_and $cell59
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire50 \wire42 } [8:8]
    connect \B \wire17
    connect \Y \wire58
  end

  wire width 1 \wire60

  cell $logic_and $cell61
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire5
    connect \B \wire21
    connect \Y \wire60
  end

  wire width 2 \wire62

  cell $eq $cell63
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'11
    connect \Y \wire62
  end

  wire width 1 \wire64
  connect \wire64 \wire62 [0]
  wire width 1 \wire65

  cell $logic_and $cell66
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire25
    connect \B \wire64
    connect \Y \wire65
  end

  wire width 1 \wire67

  cell $logic_or $cell68
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire60
    connect \B \wire65
    connect \Y \wire67
  end

  wire width 2 \wire69

  cell $mux $cell70
    parameter \WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'00
    connect \S \wire67
    connect \Y \wire69
  end

  wire width 2 \wire71

  cell $mux $cell72
    parameter \WIDTH 2
    connect \A \wire69
    connect \B 2'11
    connect \S \wire58
    connect \Y \wire71
  end

  wire width 2 \wire73

  cell $mux $cell74
    parameter \WIDTH 2
    connect \A \wire71
    connect \B 2'10
    connect \S \wire56
    connect \Y \wire73
  end

  wire width 2 \wire75

  cell $mux $cell76
    parameter \WIDTH 2
    connect \A \wire73
    connect \B 2'01
    connect \S \wire54
    connect \Y \wire75
  end

  wire width 1 \wire77

  cell $logic_or $cell78
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire11
    connect \B \wire21
    connect \Y \wire77
  end

  wire width 1 \wire79

  cell $logic_or $cell80
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire77
    connect \B \wire25
    connect \Y \wire79
  end

  wire width 16 \wire81

  cell $add $cell82
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 1'1
    connect \Y \wire81
  end

  wire width 16 \wire83

  cell $mux $cell84
    parameter \WIDTH 16
    connect \A \wire81
    connect \B 16'0000000000000000
    connect \S \wire79
    connect \Y \wire83
  end


  process $proc8
    


    sync posedge \clk
      update \wire7 { \wire83 \wire75 }
  end

  wire width 2 \wire85
  wire width 2 \wire87

  cell $eq $cell88
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire85
    connect \B 2'10
    connect \Y \wire87
  end

  wire width 1 \wire89
  connect \wire89 \wire87 [0]
  wire width 2 \wire90

  cell $add $cell91
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 2
    connect \A \wire85
    connect \B 1'1
    connect \Y \wire90
  end

  wire width 2 \wire92

  cell $mux $cell93
    parameter \WIDTH 2
    connect \A \wire90
    connect \B \wire85
    connect \S \wire89
    connect \Y \wire92
  end


  process $proc86
    


    sync posedge \clk
      update \wire85 \wire92
  end

  wire width 2 \wire94

  cell $eq $cell95
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire85
    connect \B 2'00
    connect \Y \wire94
  end

  wire width 1 \wire96
  connect \wire96 \wire94 [0]
  wire width 2 \wire97

  cell $eq $cell98
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire85
    connect \B 2'01
    connect \Y \wire97
  end

  wire width 1 \wire99
  connect \wire99 \wire97 [0]
  wire width 9 \wire100

  cell $eq $cell101
    parameter \A_SIGNED 0
    parameter \A_WIDTH 9
    parameter \B_SIGNED 0
    parameter \B_WIDTH 9
    parameter \Y_WIDTH 9
    connect \A { \wire50 \wire42 }
    connect \B 9'101110010
    connect \Y \wire100
  end

  wire width 1 \wire102
  connect \wire102 \wire100 [0]
  wire width 9 \wire103

  cell $eq $cell104
    parameter \A_SIGNED 0
    parameter \A_WIDTH 9
    parameter \B_SIGNED 0
    parameter \B_WIDTH 9
    parameter \Y_WIDTH 9
    connect \A { \wire50 \wire42 }
    connect \B 9'101100111
    connect \Y \wire103
  end

  wire width 1 \wire105
  connect \wire105 \wire103 [0]
  wire width 9 \wire106

  cell $eq $cell107
    parameter \A_SIGNED 0
    parameter \A_WIDTH 9
    parameter \B_SIGNED 0
    parameter \B_WIDTH 9
    parameter \Y_WIDTH 9
    connect \A { \wire50 \wire42 }
    connect \B 9'101100010
    connect \Y \wire106
  end

  wire width 1 \wire108
  connect \wire108 \wire106 [0]
  wire width 40 \wire109

  cell $mux $cell110
    parameter \WIDTH 40
    connect \A 40'0000000000000000000000000000000000000000
    connect \B 40'1100010000000010010000000001001111111111
    connect \S \wire108
    connect \Y \wire109
  end

  wire width 40 \wire111

  cell $mux $cell112
    parameter \WIDTH 40
    connect \A \wire109
    connect \B 40'1100010000000010010111111111001100000000
    connect \S \wire105
    connect \Y \wire111
  end

  wire width 40 \wire113

  cell $mux $cell114
    parameter \WIDTH 40
    connect \A \wire111
    connect \B 40'1100011111111110010000000001001100000000
    connect \S \wire102
    connect \Y \wire113
  end

  wire width 43 \wire115
  wire width 1 \wire117

  cell $eq $cell118
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire115 [42:42]
    connect \B 1'0
    connect \Y \wire117
  end

  wire width 1 \wire119
  connect \wire119 \wire117 [0]
  wire width 1 \wire120

  cell $eq $cell121
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire115 [42:42]
    connect \B 1'1
    connect \Y \wire120
  end

  wire width 1 \wire122
  connect \wire122 \wire120 [0]
  wire width 2 \wire123

  cell $eq $cell124
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire115 [41:40]
    connect \B 2'10
    connect \Y \wire123
  end

  wire width 1 \wire125
  connect \wire125 \wire123 [0]
  wire width 1 \wire126

  cell $logic_and $cell127
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire122
    connect \B \wire125
    connect \Y \wire126
  end

  wire width 1 \wire128

  cell $logic_and $cell129
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire119
    connect \B \wire113 [39:39]
    connect \Y \wire128
  end

  wire width 1 \wire130

  cell $mux $cell131
    parameter \WIDTH 1
    connect \A \wire115 [42:42]
    connect \B 1'1
    connect \S \wire128
    connect \Y \wire130
  end

  wire width 1 \wire132

  cell $mux $cell133
    parameter \WIDTH 1
    connect \A \wire130
    connect \B 1'0
    connect \S \wire126
    connect \Y \wire132
  end

  wire width 2 \wire134

  cell $eq $cell135
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire115 [41:40]
    connect \B 2'10
    connect \Y \wire134
  end

  wire width 1 \wire136
  connect \wire136 \wire134 [0]
  wire width 1 \wire137

  cell $logic_or $cell138
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire128
    connect \B \wire136
    connect \Y \wire137
  end

  wire width 2 \wire139

  cell $add $cell140
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 2
    connect \A \wire115 [41:40]
    connect \B 1'1
    connect \Y \wire139
  end

  wire width 2 \wire141

  cell $mux $cell142
    parameter \WIDTH 2
    connect \A \wire139
    connect \B 2'00
    connect \S \wire137
    connect \Y \wire141
  end

  wire width 1 \wire143

  cell $eq $cell144
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire115 [42:42]
    connect \B 1'0
    connect \Y \wire143
  end

  wire width 1 \wire145
  connect \wire145 \wire143 [0]
  wire width 40 \wire146

  cell $mux $cell147
    parameter \WIDTH 40
    connect \A { 1'1 \wire115 [39:0] [38:0] [12:0] \wire115 [39:0] [38:0] [38:26] \wire115 [39:0] [38:0] [25:13] }
    connect \B \wire113
    connect \S \wire145
    connect \Y \wire146
  end

  wire width 40 \wire148

  cell $mux $cell149
    parameter \WIDTH 40
    connect \A \wire146
    connect \B 40'0000000000000000000000000000000000000000
    connect \S \wire126
    connect \Y \wire148
  end


  process $proc116
    


    sync posedge \clk
      update \wire115 { \wire132 \wire141 \wire148 }
  end

  wire width 1 \wire150

  cell $logic_and $cell151
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire122 \wire115 [39:0] [12:0] } [13:13]
    connect \B { \wire122 \wire115 [39:0] [12:0] } [12:0] [12:12]
    connect \Y \wire150
  end

  wire width 13 \wire152

  cell $mux $cell153
    parameter \WIDTH 13
    connect \A { \wire150 { \wire122 \wire115 [39:0] [12:0] } [12:0] [11:0] }
    connect \B 13'1000111111111
    connect \S \wire99
    connect \Y \wire152
  end

  wire width 13 \wire154

  cell $mux $cell155
    parameter \WIDTH 13
    connect \A \wire152
    connect \B 13'1100010000000
    connect \S \wire96
    connect \Y \wire154
  end

  wire width 1 \wire156
  wire width 1 \wire157
  wire width 1 \wire158
  wire width 1 \wire159
  attribute \module_not_derived 1
  cell \SB_LEDDA_IP \SB_LEDDA_IP_INST
    connect \LEDDCS 1'1
    connect \LEDDCLK \clk
    connect \LEDDDAT7 \wire154 [11:0] [7:0] [7:7]
    connect \LEDDDAT6 \wire154 [11:0] [7:0] [6:6]
    connect \LEDDDAT5 \wire154 [11:0] [7:0] [5:5]
    connect \LEDDDAT4 \wire154 [11:0] [7:0] [4:4]
    connect \LEDDDAT3 \wire154 [11:0] [7:0] [3:3]
    connect \LEDDDAT2 \wire154 [11:0] [7:0] [2:2]
    connect \LEDDDAT1 \wire154 [11:0] [7:0] [1:1]
    connect \LEDDDAT0 \wire154 [11:0] [7:0] [0:0]
    connect \LEDDADDR3 \wire154 [11:0] [11:8] [3:3]
    connect \LEDDADDR2 \wire154 [11:0] [11:8] [2:2]
    connect \LEDDADDR1 \wire154 [11:0] [11:8] [1:1]
    connect \LEDDADDR0 \wire154 [11:0] [11:8] [0:0]
    connect \LEDDDEN \wire154 [12:12]
    connect \LEDDEXE 1'1
    connect \PWMOUT0 \wire156
    connect \PWMOUT1 \wire157
    connect \PWMOUT2 \wire158
    connect \LEDDON \wire159
  end

  wire width 1 \wire160
  wire width 1 \wire161
  wire width 1 \wire162
  attribute \module_not_derived 1
  cell \SB_RGBA_DRV \RGBA_DRIVER
    parameter \CURRENT_MODE "0b1"
    parameter \RGB0_CURRENT "0b111111"
    parameter \RGB1_CURRENT "0b111111"
    parameter \RGB2_CURRENT "0b111111"
    connect \CURREN 1'1
    connect \RGB0 \wire160
    connect \RGB0PWM { \wire156 \wire157 \wire158 \wire159 } [3:1] [2:2]
    connect \RGB1 \wire161
    connect \RGB1PWM { \wire156 \wire157 \wire158 \wire159 } [3:1] [1:1]
    connect \RGB2 \wire162
    connect \RGB2PWM { \wire156 \wire157 \wire158 \wire159 } [3:1] [0:0]
    connect \RGBLEDEN 1'1
  end

  wire output 163 \red
  connect \red \wire160
  wire output 164 \green
  connect \green \wire161
  wire output 165 \blue
  connect \blue \wire162
end
