Copyright 1986-2016 Xilinx, Inc. All Rights Reserved.
--------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2016.2 (win64) Build 1577090 Thu Jun  2 16:32:40 MDT 2016
| Date         : Tue May 02 14:18:58 2017
| Host         : DANIEL running 64-bit major release  (build 9200)
| Command      : report_control_sets -verbose -file super_top_level_control_sets_placed.rpt
| Design       : super_top_level
| Device       : xc7a35t
--------------------------------------------------------------------------------------------

Control Set Information

Table of Contents
-----------------
1. Summary
2. Flip-Flop Distribution
3. Detailed Control Set Information

1. Summary
----------

+----------------------------------------------------------+-------+
|                          Status                          | Count |
+----------------------------------------------------------+-------+
| Number of unique control sets                            |    22 |
| Unused register locations in slices containing registers |    45 |
+----------------------------------------------------------+-------+


2. Flip-Flop Distribution
-------------------------

+--------------+-----------------------+------------------------+-----------------+--------------+
| Clock Enable | Synchronous Set/Reset | Asynchronous Set/Reset | Total Registers | Total Slices |
+--------------+-----------------------+------------------------+-----------------+--------------+
| No           | No                    | No                     |              64 |           30 |
| No           | No                    | Yes                    |               0 |            0 |
| No           | Yes                   | No                     |              16 |            4 |
| Yes          | No                    | No                     |             136 |           52 |
| Yes          | No                    | Yes                    |               0 |            0 |
| Yes          | Yes                   | No                     |               3 |            1 |
+--------------+-----------------------+------------------------+-----------------+--------------+


3. Detailed Control Set Information
-----------------------------------

+-------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------------------------------+------------------+----------------+
|                            Clock Signal                           |                       Enable Signal                       |                    Set/Reset Signal                   | Slice Load Count | Bel Load Count |
+-------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------------------------------+------------------+----------------+
|  Unidade_controladora/Bloco_de_Controle/RF_W_addr_reg[1]_i_1_n_0  |                                                           |                                                       |                1 |              2 |
|  clk_IBUF_BUFG                                                    |                                                           |                                                       |                1 |              2 |
|  Unidade_controladora/Bloco_de_Controle/ALU_s_reg[3]_i_1_n_0      |                                                           |                                                       |                2 |              3 |
|  Unidade_controladora/Bloco_de_Controle/D_addr_reg[7]_i_1_n_0     |                                                           |                                                       |                1 |              3 |
|  Unidade_controladora/Bloco_de_Controle/RF_Rp_addr_reg[3]_i_2_n_0 |                                                           |                                                       |                1 |              3 |
|  Unidade_controladora/Bloco_de_Controle/RF_Rq_addr_reg[3]_i_1_n_0 |                                                           |                                                       |                1 |              3 |
|  clk_m_IBUF_BUFG                                                  | Unidade_controladora/Bloco_de_Controle/counter_reg[2]     | Unidade_controladora/Bloco_de_Controle/counter_reg[0] |                1 |              3 |
|  decoder_7seg/clk_div                                             |                                                           |                                                       |                2 |              4 |
|  clk_m_IBUF_BUFG                                                  |                                                           |                                                       |                2 |              4 |
|  Unidade_controladora/Bloco_de_Controle/E[0]                      |                                                           |                                                       |                5 |              8 |
|  clk_m_IBUF_BUFG                                                  | Unidade_controladora/Bloco_de_Controle/E[0]               |                                                       |                3 |              8 |
|  clk_IBUF_BUFG                                                    |                                                           | decoder_7seg/clk_div_0                                |                4 |             16 |
| ~clk_m_IBUF_BUFG                                                  | Unidade_controladora/Bloco_de_Controle/R_data_reg[0]      |                                                       |               10 |             16 |
| ~clk_m_IBUF_BUFG                                                  | Unidade_controladora/Bloco_de_Controle/mem_reg[0][0][0]   |                                                       |                5 |             16 |
| ~clk_m_IBUF_BUFG                                                  | Unidade_controladora/Bloco_de_Controle/mem_reg[1][0][0]   |                                                       |                4 |             16 |
| ~clk_m_IBUF_BUFG                                                  | Unidade_controladora/Bloco_de_Controle/mem_reg[252][0][0] |                                                       |                6 |             16 |
| ~clk_m_IBUF_BUFG                                                  | Unidade_controladora/Bloco_de_Controle/mem_reg[253][0][0] |                                                       |                7 |             16 |
| ~clk_m_IBUF_BUFG                                                  | Unidade_controladora/Bloco_de_Controle/mem_reg[254][0][0] |                                                       |                6 |             16 |
| ~clk_m_IBUF_BUFG                                                  | Unidade_controladora/Bloco_de_Controle/mem_reg[2][0][0]   |                                                       |                5 |             16 |
| ~clk_m_IBUF_BUFG                                                  | Unidade_controladora/Bloco_de_Controle/mem_reg[3][0][0]   |                                                       |                6 |             16 |
| ~clk_m_IBUF_BUFG                                                  |                                                           |                                                       |               14 |             32 |
|  clk_m_IBUF_BUFG                                                  | Unidade_controladora/Bloco_de_Controle/RF_W_wr            |                                                       |                6 |             48 |
+-------------------------------------------------------------------+-----------------------------------------------------------+-------------------------------------------------------+------------------+----------------+


