标题title
一种施密特触发器
摘要abst
本发明公开一种施密特触发器，涉及电子电路技术领域，用于在输入脉冲的逻辑高电平与施密特触发器的供电电压不相同时，仍然确保施密特触发器可以正常传输输入信号。所述施密特触发器，包括依次电连接的偏置电路、驱动电路、整形电路以及输出电路，其中：偏置电路用于向驱动电路提供目标偏置电流和目标偏置电压；驱动电路用于当输入信号的逻辑电平电压大于或等于预设阈值电压且小于供电电压时，在目标偏置电流和目标偏置电压的作用下，驱动整形电路导通；整形电路用于对输入信号的波形进行整形处理后，输出整形信号；输出电路用于对整形信号进行反相处理后，输出目标整形信号。
权利要求书clms
1.一种施密特触发器，其特征在于，包括依次电连接的偏置电路、驱动电路、整形电路以及输出电路，其中：所述偏置电路用于向所述驱动电路提供目标偏置电流和目标偏置电压；所述驱动电路用于当输入信号的逻辑电平电压大于或等于预设阈值电压且小于供电电压时，在所述目标偏置电流和所述目标偏置电压的作用下，驱动所述整形电路导通；所述整形电路用于对所述输入信号的波形进行整形处理后，输出整形信号；所述输出电路用于对所述整形信号进行反相处理后，输出目标整形信号。2.根据权利要求1所述的施密特触发器，其特征在于，所述整形电路包括电连接的第一电平整形模块和第二电平整形模块，其中：所述第一电平整形模块的控制端通过所述驱动电路与所述第二电平整形模块的控制端电连接，所述第二电平整形模块的控制端用于接收所述输入信号；所述第一电平整形模块用于在所述输入信号的逻辑电平电压为低电平电压时，在所述驱动电路的作用下，对所述输入信号的波形进行整形处理，向所述输出电路输出所述整形信号；所述第二电平整形模块用于在所述输入信号的逻辑电平大于或等于所述预设阈值电压且小于所述供电电压时，在所述驱动电路的作用下，对所述输入信号的波形进行整形处理，向所述输出电路输出所述整形信号。3.根据权利要求2所述的施密特触发器，其特征在于，所述第一电平整形模块包括：第一P型晶体管、第二P型晶体管以及第三P型晶体管，其中：所述第一P型晶体管的栅极以及所述第二P型晶体管的栅极均与所述驱动电路电连接，所述第一P型晶体管的源极与电源电压端电连接，所述第一P型晶体管的漏极与所述第二P型晶体管的源极均与所述第三P型晶体管的源极电连接，所述第三P型晶体管的漏极接地，所述第三P型晶体管的栅极与所述第二P型晶体管的漏极均与所述第二电平整形模块电连接。4.根据权利要求2所述的施密特触发器，其特征在于，所述第二电平整形模块包括：第一N型晶体管、第二N型晶体管、第三N型晶体管、第四N型晶体管以及第四P型晶体管，其中：所述第一N型晶体管的栅极和所述第二N型晶体管的栅极均用于接收所述输入信号，所述第一N型晶体管的漏极以及所述第三N型晶体管的栅极均与所述第一电平整形模块电连接，第一N型晶体管的源极与所述第二N型晶体管的漏极均与所述第三N型晶体管的源极电连接，所述第二N型晶体管的源极接地；所述第三N型晶体管的漏极与所述第四N型晶体管的源极电连接，所述第四N型晶体管的漏极与所述第四P型晶体管的漏极电连接，所述第四P型晶体管的源极与电源电压端电连接，所述第四N型晶体管的栅极与所述偏置电路的电压输出端电连接，所述第四P型晶体管的栅极接地。5.根据权利要求1所述的施密特触发器，其特征在于，所述偏置电路包括电连接的偏置电流生成模块以及偏置电压生成模块，其中：所述偏置电流生成模块的输出端与所述驱动电路的第一端电连接，用于向所述驱动电路提供所述目标偏置电流；所述偏置电压生成模块的输出端与所述驱动电路的第一控制端电连接，用于向所述驱动电路提供所述目标偏置电压，以在所述输入信号的逻辑电平电压大于或等于所述预设阈值电压且小于所述供电电压的情况下，控制所述驱动电路在第二控制端的作用下关断。6.根据权利要求5所述的施密特触发器，其特征在于，所述偏置电流生成模块包括：第五P型晶体管、第六P型晶体管、第七P型晶体管和第八P型晶体管，其中：所述第五P型晶体管的源极、所述第六P型晶体管的源极、所述第七P型晶体管的源极和所述第八P型晶体管的源极均与电源电压端电连接，所述第五P型晶体管的栅极、所述第六P型晶体管的栅极、所述第七P型晶体管的栅极以及所述第八P型晶体管的栅极均与所述偏置电压生成模块电连接，所述第五P型晶体管的漏极、所述第六P型晶体管的漏极以及所述第七P型晶体管的漏极分别与所述偏置电压生成模块中的晶体管对应电连接，所述第八P型晶体管的漏极与所述驱动电路电连接。7.根据权利要求6所述的施密特触发器，其特征在于，所述偏置电压生成模块包括：第五N型晶体管、第六N型晶体管、第九P型晶体管、第一电阻以及第二电阻，其中：所述第五N型晶体管的漏极与所述第五P型晶体管的漏极电连接，所述第五N型晶体管的栅极、所述第六N型晶体管的漏极和所述第九P型晶体管的漏极均与所述第七P型晶体管的漏极电连接，所述第五N型晶体管的源极和所述第六N型晶体管的栅极均通过所述第一电阻接地，所述第九P型晶体管的栅极通过所述第二电阻接地，所述第九P型晶体管的源极与所述电源电压端电连接，所述第六N型晶体管的源极接地。8.根据权利要求2所述的施密特触发器，其特征在于，所述驱动电路包括电连接的第一驱动模块和第二驱动模块，其中：所述第一驱动模块的控制端与所述输出电路电连接，所述第一驱动模块的第一端通过所述偏置电路与电源电压端电连接，所述第一驱动模块的第二端分别与所述第二驱动模块的第一端以及所述第一电平整形模块的控制端电连接，所述第一驱动模块用于当所述输入信号的逻辑电平电压为低电平电压时，驱动所述第一电平整形模块对所述输入信号的波形进行整形处理，向所述输出电路输出所述整形信号；所述第二驱动模块的控制端与所述偏置电路的电压输出端电连接，所述第二驱动模块的第二端用于接收所述输入信号，所述第二驱动模块用于在所述输入信号的逻辑电平大于或等于所述预设阈值电压且小于所述供电电压时，驱动所述第二电平整形模块，对所述输入信号的波形进行整形处理，向所述输出电路输出所述整形信号。9.根据权利要求8所述的施密特触发器，其特征在于，所述第一驱动模块包括第十P型晶体管，所述第二驱动模块包括第七N型晶体管。10.根据权利要求1所述的施密特触发器，其特征在于，所述输出电路包括反相器，所述反相器的输入端与所述整形电路的输出端电连接，所述反相器的输出端用于输出所述目标整形信号。
说明书desc
技术领域本发明涉及电子电路技术领域，尤其涉及一种施密特触发器。背景技术施密特触发器广泛应用于芯片的数字输入端口中，用来将外部输入至芯片内部的数字信号进行整形并抑制尖峰噪声，经过施密特触发器输出的经过整形的信号，其逻辑高电平与施密特触发器的供电电压相同。在一般的使用场景中，只需保证输入脉冲的逻辑高电平与施密特触发器的供电电压相同，施密特触发器就可以正确传输输入信号。但当输入脉冲的逻辑高电平与施密特触发器的供电电压不相同时，施密特触发器在传输逻辑高电平的过程中，会导致无法正确传输输入信号，从而影响电路在信号处理方面的准确性和可靠性。基于此，如何在输入脉冲的逻辑高电平与施密特触发器的供电电压不相同时，仍然确保施密特触发器可以正常传输输入信号，就成为了亟需解决的问题。发明内容本发明的目的在于提供一种施密特触发器，用于在输入脉冲的逻辑高电平与施密特触发器的供电电压不相同时，仍然确保施密特触发器可以正常传输输入信号。为了实现上述目的，本发明提供一种施密特触发器，包括依次电连接的偏置电路、驱动电路、整形电路以及输出电路，其中：偏置电路用于向驱动电路提供目标偏置电流和目标偏置电压；驱动电路用于当输入信号的逻辑电平电压大于或等于预设阈值电压且小于供电电压时，在目标偏置电流和目标偏置电压的作用下，驱动整形电路导通；整形电路用于对输入信号的波形进行整形处理后，输出整形信号；输出电路用于对整形信号进行反相处理后，输出目标整形信号。与现有技术相比，本发明提供的施密特触发器中，偏置电路可以向驱动电路提供目标偏置电流和目标偏置电压，从而在输入信号的逻辑电平电压大于或等于预设阈值电压且小于供电电压时，使得驱动电路可以驱动整形电路导通，从而对输入信号的波形进行整形处理后，输出整形信号，输出电路对整形信号进行反相处理后，输出目标整形信号。基于此，在本发明提供的施密特触发器中，由于偏置电路和驱动电路的存在，当输入信号的逻辑电平电压小于供电电压时，施密特触发器仍然可以准确识别输入信号，并对输入信号的波形进行整形处理，从而能够正常传输输入信号中的有效信息，提高了施密特触发器的准确性和可靠性。附图说明此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：图1为现有技术中提供的一种施密特触发器的电路示意图；图2~图2为现有技术中的施密特触发器的传输信号示意图；图3为本发明实施例中提供的一种施密特触发器的电路示意图；图4为本发明实施例中的施密特触发器的传输信号示意图。附图标记：1-偏置电路，2-驱动电路，3-整形电路，4-输出电路，31-第一电平整形模块， 32-第二电平整形模块，11-偏置电流生成模块， 12-偏置电压生成模块，21-第一驱动模块， 22-第二驱动模块。具体实施方式为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项”或其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b或c中的至少一项，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。目前，施密特触发器广泛应用于芯片的数字输入端口中，用来将外部输入至芯片内部的数字信号进行整形并抑制尖峰噪声等。对于现有的施密特触发器而言，其输出的经过整形的信号的逻辑高电平VOUTH与施密特触发器的供电电压VDD相同。常见的施密特触发器在互补金属氧化物半导体工艺中的一般电路结构如图1所示，施密特触发器的主体结构由晶体管PM1’、晶体管PM2’、晶体管PM3’、晶体管NM1’、晶体管NM2’以及晶体管NM3’构成。当输入信号VIN为梯形冲击脉冲，且输入信号VIN的逻辑高电平VINH与施密特触发器的供电电压VDD相等时，其输出信号VOUT’经过整形的高电平为VDD、低电平为GND的矩形脉冲。在一般的使用场景中，若输入信号VIN的逻辑高电平VINH与施密特触发器的供电电压VDD相等，施密特触发器就可以正确传输输入信号VIN，如图2所示。然而在部分特殊的使用场景中，输入信号VIN的逻辑高电平VINH与施密特触发器的供电电压VDD可能并不相等。假设施密特触发器的逻辑高电平的阈值VTH=0.7*VDD，当VINH＜0.7*VDD时，施密特触发器将不能正确传输输入信号VIN，如图2所示，当输入信号VIN为梯形冲击脉冲，且输入信号VIN的逻辑高电平VINH小于施密特触发器的逻辑高电平的阈值VTH时，施密特触发器无法识别输入信号VIN，使得其输出信号VOUT’变成了低电平为GND的错误信号，无法正常传输输入信号VIN中的有效信息。为了解决上述问题，如图3所示，本发明实施例提供一种施密特触发器，包括依次电连接的偏置电路1、驱动电路2、整形电路3以及输出电路4，其中：偏置电路1用于向驱动电路2提供目标偏置电流I2和目标偏置电压V2；驱动电路2用于当输入信号VIN的逻辑电平电压大于或等于预设阈值电压且小于供电电压时，在目标偏置电流I2和目标偏置电压V2的作用下，驱动整形电路3导通；整形电路3用于对输入信号VIN的波形进行整形处理后，输出整形信号；输出电路4用于对整形信号进行反相处理后，输出目标整形信号VOUT。通过上述施密特触发器的具体结构可知，偏置电路1可以向驱动电路2提供目标偏置电流I2和目标偏置电压V2，从而在输入信号VIN的逻辑电平电压大于或等于预设阈值电压且小于供电电压时，使得驱动电路2可以驱动整形电路3导通，从而对输入信号VIN的波形进行整形处理后，输出整形信号，输出电路4对整形信号进行反相处理后，输出目标整形信号VOUT。基于此，在本发明实施例提供的施密特触发器中，由于偏置电路1和驱动电路2的存在，当输入信号VIN的逻辑电平电压小于供电电压时，施密特触发器仍然可以准确识别输入信号VIN，并对输入信号VIN的波形进行整形处理，从而能够正常传输输入信号VIN中的有效信息，提高了施密特触发器的准确性和可靠性。在本申请中，上述输出电路4包括反相器，反相器的输入端与整形电路3的输出端电连接，反相器的输出端用于输出目标整形信号VOUT。基于此，输出电路4可以对整形电路3输出的整形信号进行反相处理，从而输出经过整形的目标整形信号VOUT。在一种可能的实现方式中，如图3所示，整形电路3包括电连接的第一电平整形模块31和第二电平整形模块32。第一电平整形模块31的控制端通过驱动电路2与第二电平整形模块32的控制端电连接，第二电平整形模块32的控制端用于接收输入信号VIN。第一电平整形模块31用于在输入信号VIN的逻辑电平电压为低电平电压时，在驱动电路2的作用下，对输入信号VIN的波形进行整形处理，向输出电路4输出整形信号。第二电平整形模块32用于在输入信号VIN的逻辑电平大于或等于预设阈值电压且小于供电电压时，在驱动电路2的作用下，对输入信号VIN的波形进行整形处理，向输出电路4输出整形信号。基于此，当输入信号VIN的逻辑电平为低电平时，在驱动电路2的作用下，第一电平整形模块31导通，从而对低电平的输入信号VIN进行整形处理，可以向输出电路4输出电平为GND的整形信号。当输入信号VIN的逻辑电平电压大于或等于预设阈值电压且小于供电电压时，在驱动电路2的作用下，第二电平整形模块32导通，从而对高电平的输入信号VIN进行整形处理，可以向输出电路4输出电平为VDD的整形信号。在一些实施例中，第一电平整形模块31包括：第一P型晶体管PM1、第二P型晶体管PM2以及第三P型晶体管PM3。第一P型晶体管PM1的栅极以及第二P型晶体管PM2的栅极均与驱动电路2电连接，第一P型晶体管PM1的源极与电源电压端电连接，第一P型晶体管PM1的漏极与第二P型晶体管PM2的源极均与第三P型晶体管PM3的源极电连接，第三P型晶体管PM3的漏极接地，第三P型晶体管PM3的栅极与第二P型晶体管PM2的漏极均与第二电平整形模块32电连接。在一些实施例中，如图3所示，第二电平整形模块32包括：第一N型晶体管NM1、第二N型晶体管NM2、第三N型晶体管NM3、第四N型晶体管NM4以及第四P型晶体管PM4。第一N型晶体管NM1的栅极和第二N型晶体管NM2的栅极均用于接收输入信号VIN，第一N型晶体管NM1的漏极以及第三N型晶体管NM3的栅极均与第一电平整形模块31电连接，第一N型晶体管NM1的源极与第二N型晶体管NM2的漏极均与第三N型晶体管NM3的源极电连接，第二N型晶体管NM2的源极接地。第三N型晶体管NM3的漏极与第四N型晶体管NM4的源极电连接，第四N型晶体管NM4的漏极与第四P型晶体管PM4的漏极电连接，第四P型晶体管PM4的源极与电源电压端电连接，第四N型晶体管NM4的栅极与偏置电路1的电压输出端电连接，第四P型晶体管PM4的栅极接地。具体的，驱动电路2的第一控制端与输出电路4的输入端电连接，驱动电路2的第二控制端用于接收目标偏置电压V2。当输入信号VIN=0时，驱动电路2与输入信号VIN的接收端相接的节点相当于接地，驱动电路2在目标偏置电压V2的作用下，通过第二控制端导通，从而使得第一P型晶体管PM1的栅极以及第二P型晶体管PM2的栅极电压均被拉低至低电平，也即V3=0，第一P型晶体管PM1和第二P型晶体管PM2均导通，从而使得第一电平整形模块31完成对输入信号VIN的整形处理，向输出电路4输出电平为VDD的整形信号。应理解，上述预设阈值电压应该至少大于第一N型晶体管NM1和第二N型晶体管NM2的阈值电压VTH≈0.7V，且目标偏置电压V2与输入信号VIN之间的差值应该避免驱动电路2的第二控制端导通。如此，当输入信号VIN的逻辑电平电压大于或等于预设阈值电压且小于供电电压VDD时，输入信号VIN的逻辑电平需要在使得驱动电路2的第二控制端关断的情况下，驱动第二电平整形模块32导通，从而使得第二电平整形模块32可以对高电平的输入信号VIN进行整形处理，向输出电路4输出电平为0的整形信号。在一种可能的实现方式中，如图3所示，偏置电路1包括电连接的偏置电流生成模块11以及偏置电压生成模块12。偏置电流生成模块11的输出端与驱动电路2的第一端电连接，用于向驱动电路2提供目标偏置电流I2。偏置电压生成模块12的输出端与驱动电路2的第一控制端电连接，用于向驱动电路2提供目标偏置电压V2，以在输入信号VIN的逻辑电平电压大于或等于预设阈值电压且小于供电电压的情况下，控制驱动电路2在第二控制端的作用下关断。在一些实施例中，如图3所示，偏置电流生成模块11包括：第五P型晶体管PM5、第六P型晶体管PM6、第七P型晶体管PM7和第八P型晶体管PM8。第五P型晶体管PM5的源极、第六P型晶体管PM6的源极、第七P型晶体管PM7的源极和第八P型晶体管PM8的源极均与电源电压端电连接，第五P型晶体管PM5的栅极、第六P型晶体管PM6的栅极、第七P型晶体管PM7的栅极以及第八P型晶体管PM8的栅极均与偏置电压生成模块12电连接，第五P型晶体管PM5的漏极、第六P型晶体管PM6的漏极以及第七P型晶体管PM7的漏极分别与偏置电压生成模块12中的晶体管对应电连接，第八P型晶体管PM8的漏极与驱动电路2电连接。在一些实施例中，如图3所示，偏置电压生成模块12包括：第五N型晶体管NM5、第六N型晶体管NM6、第九P型晶体管PM9、第一电阻R1以及第二电阻R2。第五N型晶体管NM5的漏极与第五P型晶体管PM5的漏极电连接，第五N型晶体管NM5的栅极、第六N型晶体管NM6的漏极和第九P型晶体管PM9的漏极均与第七P型晶体管PM7的漏极电连接，第五N型晶体管NM5的源极和第六N型晶体管NM6的栅极均通过第一电阻R1接地，第九P型晶体管PM9的栅极通过第二电阻R2接地，第九P型晶体管PM9的源极与电源电压端VDD电连接，第六N型晶体管NM6的源极接地。在实际工作中，第五P型晶体管PM5、第六P型晶体管PM6、第七P型晶体管PM7和第八P型晶体管PM8构成的电流镜模块，将产生的固定偏置电流I1镜像为目标偏置电流I2。第五N型晶体管NM5、第六N型晶体管NM6和第九P型晶体管PM9会生成固定的目标偏置电压V2。可以理解的是，当NMOS管的源极接地时，其栅源电压VGS与其阈值电压VTH是相等的，例如VGS=VTH=0.7V。在第六晶体管NM6的源极和第五晶体管NM5的源极都接地的情况下，该偏置电压V2等于第六晶体管NM6和第五晶体管NM5的栅源电压之和，也即V2＝V1+VGS,NM5=VGS,NM5+VGS,NM6，在电路正常工作时，第六晶体管NM6和第五晶体管NM5的栅源电压VGS约等于其阈值电压VTH≈0.7V，即V2=VTH,NM5+VTH,NM6≈1.4V。在实际应用中，I1= V1/R1，其中，I1是经过第一电阻R1的电流，V1是第六N型晶体管NM6NM6的栅极电压，也可以认为是第一电阻R1两端的电压。可以理解的是，当R1的电阻值达到MΩ的量级时，I1的电流值仅在nA的量级。由第五P型晶体管PM5、第六P型晶体管PM6、第七P型晶体管PM7和第八P型晶体管PM8构成的电流镜将I1以一定比例镜像为目标偏置电流I2。当I1的电流值仅在nA量级时，I2也为nA量级，从而实现了施密特触发器的低功耗。如图3所示，驱动电路2包括电连接的第一驱动模块21和第二驱动模块22。第一驱动模块21的控制端与输出电路4电连接，第一驱动模块21的第一端通过偏置电路1与电源电压端电连接，第一驱动模块21的第二端分别与第二驱动模块22的第一端以及第一电平整形模块31的控制端电连接，第一驱动模块21用于当输入信号VIN的逻辑电平电压为低电平电压时，驱动第一电平整形模块31对输入信号VIN的波形进行整形处理，向输出电路4输出整形信号。第二驱动模块22的控制端与偏置电路1的电压输出端电连接，第二驱动模块22的第二端用于接收输入信号VIN，第二驱动模块22用于在输入信号VIN的逻辑电平大于或等于预设阈值电压且小于供电电压时，驱动第二电平整形模块32，对输入信号VIN的波形进行整形处理，向输出电路4输出整形信号。在上述实施例中，第一驱动模块21包括第十P型晶体管PM10，第二驱动模块22包括第七N型晶体管NM7。基于此，上述预设阈值电压应该满足可以使得第一N型晶体管NM1和第二N型晶体管NM2导通，且使得第七N型晶体管NM7关断，即预设阈值电压应该大于或等于第一N型晶体管NM1的阈值电压VTH,NM1≈0.7V和第二N型晶体管NM2的阈值电压VTH,NM2≈0.7V，同时目标偏置电压V2预设阈值电压之差应该至少小于第七N型晶体管NM7的阈值电压VTH,NM7≈0.7V，因此，预设阈值电压应该大于0.7V。在实际应用中，考虑到工艺变化等因素，为了使第七N型晶体管NM7能够彻底关断，可以预留一倍的裕量，使得预设阈值电压大于或等于1.4V。此时该电路仍有很广的应用场景，在某些应用中，供电电压VDD通常为3.3V或5V，当输入信号VIN的逻辑高电平VINH等于1.4V时，现有的施密特触发器并不能正确传输该输入信号VIN，而本发明实施例提供的施密特触发器仍旧可以正确传输该输入信号VIN。下面将结合图3和图4，详细说明本发明实施例提供的施密特触发器对输入信号VIN的整形过程。当输入信号VIN为逻辑低电平VIN=0时，第一N型晶体管NM1和第二N型晶体管NM2关断，目标偏置电压V2和输入信号VIN之间的电压差约等于1.4V大于第七N型晶体管NM7的阈值电压VTH,NM7，第七N型晶体管NM7导通，第十P型晶体管PM10的漏极电压和第七N型晶体管NM7的漏极电压V3被下拉至0，第一P型晶体管PM1和第二P型晶体管PM2导通，第二P型晶体管PM2的漏极电压V4被上拉至VDD，再经过后续反相器，输出的目标整形信号VOUT=0，完成了当输入信号VIN为低电平时的正确传输。当输入信号VIN的逻辑高电平VINH满足1.4V≤VINH≤VDD时，第一N型晶体管NM1和第二N型晶体管NM2导通，目标偏置电压V2和输入信号VIN之间的电压差约等于0V小于第七N型晶体管NM7的阈值电压VTH,NM7，第七N型晶体管NM7关断，第十P型晶体管PM10的漏极电压和第七N型晶体管NM7的漏极电压V3被上拉至VDD，第一P型晶体管PM1和第二P型晶体管PM2关断，第二P型晶体管PM2的漏极电压V4被下拉至0，再经过后续反相器，输出的目标整形信号VOUT=VDD，完成了当输入信号VIN大于或等于预设阈值电压且小于供电电压VDD时的正确传输，将输入信号VIN的逻辑高电平VINH搬移转换至VDD。由此可知，本发明实施例提供的施密特触发器可以实现电压转换的功能，并且可以极低的额外功耗为代价，在保留施密特触发器原本功能的基础上，允许输入信号VIN的逻辑高电平VINH处于1.4V≤VINH≤VDD区间时，能够实现对于输入信号VIN的正常传输，并不需要输入信号VIN的逻辑高电平VINH必须等于供电电压VDD，极大拓宽了施密特触发器可接受的输入信号VIN的电压范围。尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
