1.6. Показанная ниже схема (см. task 1_6.PNG) управляется следующим блоком initial:

logic A,B;
initial begin
	A=0;
	B=1;
	#15 A=1;
	B=0;
	#15 $finish;
end

Нарисуйте временную диаграмму этой схемы, начиная с момента 0 и до установления стационарных значений всех сигналов.