<?xml version="1" encoding="UTF-8"?>
<!DOCTYPE gowin-fpga-project>
<Project>
    <Template>FPGA</Template>
    <Version>5</Version>
    <Device name="GW1NR-9C" pn="GW1NR-LV9QN88PC6/I5">gw1nr9c-004</Device>
    <FileList>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_aligner.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_alu.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_bufreg.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_bufreg2.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_compdec.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_csr.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_ctrl.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_decode.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_immdec.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_mem_if.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_rf_if.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_rf_top.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_rf_ram.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_rf_ram_if.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_state.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/serv/serv_top.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/vexriscv/VexRiscv_Plus.v" type="file.verilog" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/alpus_riscv_cpu.vhd" type="file.vhdl" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/alpus_riscv_cpu_example.vhd" type="file.vhdl" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/alpus_wb32_pkg.vhd" type="file.vhdl" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/alpus_wb_gpio.vhd" type="file.vhdl" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/baremetal/firmware_mem_pkg.vhd" type="file.vhdl" enable="1"/>
        <File path="Z:/proj/alpus/alpus_riscv_cpu/config_pkg_tang_nano_9k.vhd" type="file.vhdl" enable="1"/>
        <File path="src/alpus_riscv_cpu.cst" type="file.cst" enable="1"/>
        <File path="src/alpus_riscv_cpu.sdc" type="file.sdc" enable="1"/>
    </FileList>
</Project>
