- Unidad E/S -> proporciona método de comunicación entre sistema y usuario
- Motivos de no conexión directa CPU - periféricos:
	- Variedad de periféricos
	- Velocidad lenta
	- Formatos datos diferentes
- Funciones E/S
	- Comunicación con CPU y memoria -> buses
	- Comunicación con periféricos
- Técnicas de interacción de E/S y sistema
	- E/S controlada por programa
	- E/S controlada por IRQs (interrupciones)
	- Acceso directo a memoria (DMA)
## 3.1 Dispositivos externos
- Categorías
	- Adaptados al usuario
	- Adaptados a la máquina
	- De comunicación
	- De interacción con el medio externo
## 3.2 Controlador de E/S
### 3.2.1 Funciones del controlador de E/S
- Control y temporización
- Comunicación con la CPU
	- Requerimientos
		- Decodificación de la orden
		- Datos
		- Información sobre el estado
		- Reconocimiento de la información
- Comunicación con el dispositivo externo
- Almacén temporal de datos
- Detección de errores
### 3.2.2 Estructura del controlador de E/S
diagrama p. 137
### 3.2.3 Estructura del sistema de E/S
- Modos de interconexión E/S <-> CPU
	- E/S aislada
		- Buses independientes
		- Bus común pero lineas de control separadas
	- E/S localizada en memoria
		- Bus único
## 3.3 E/S controlada por programa
- Programa de sondeo
### 3.3.1 Órdenes de E/S
- de control
- de comprobación
- de lectura
- de escritura
### 3.3.2 Instrucciones de E/S
- Localizada en memoria -> mismas instrucciones que acceso a memoria
- Aislada
	- Instrucciones específicas
		- IN
		- OUT
### 3.3.3 Ejemplo: transferencia de E/S controlada por programa en el 68000
## 3.4 E/S controlada por interrupciones
- Inconvenientes E/S por programa
	- Pérdida de tiempo en bucle de espera
	- Algunos programas no permiten estar en bucle
	- Si hay varios periféricos -> muchos problemas
- Interrupción -> elimina bucles de espera
	- Cuando periférico preparado -> fuerza interrupción en CPU para atender a E/S, una vez transferido CPU continua con tarea interrumpida
	- Linea de petición de interrupción PI
- Tratamiento de una interrupción
### 3.4.1 Clasificación de las interrupciones
- Origen
	- Externa
	- Interna
- Nº lineas
	- 1 linea
	- múltiples
- Control de la CPU sobre la IRQ
	- Enmascarables
	- No enmascarables
- Identificación de fuente de la interrupción
	- Múltiples lineas
	- Encuesta
	- Vectorizadas
- Gestión de la prioridad
	- Por software
	- Por hardware
- Niveles de interrupción
	- Nivel único
	- Multinivel
### 3.4.2 Origen de las interrupciones
- Externas
	- Generada por periférico
	- Fallo alimentación
	- Señal de reloj
	- Acceso a memoria no permitido
	- Sistemas multiprocesadores
- Internas
	- Desbordamiento de la ALU
	- Código operación desconocido
	- Interrupción de rastreo
	- Interrupción de programa
### 3.4.3 Número de líneas de interrupción
- Varias lineas
- Única linea para varios periféricos
### 3.4.4 Control de la CPU sobre la interrupción
- Enmascaramiento individual -> Registro máscara de IRQs
- Enmascaramiento por nivel
### 3.4.5 Identificación de la fuente de la interrupción y gestión de su prioridad
- mediante encuesta -> única linea y cuando hay IRQ se encuesta a los periféricos
- mediante encadenamiento 
	- encuesta por hardware
	- interrupciones vectorizadas
- mediante hardware paralelo
	- usa registro de interrupción + reg máscara
### 3.4.6 Niveles de interrupción
- nivel único -> no se atiende 2ª interrupción hasta acabar 1ª
- multinivel -> anidamiento -> si 2ª interrupción tiene más prioridad, se interrumpe 1ª 
### 3.4.7 Controlador de interrupciones
- Ampliar nº de lineas y encargarse de la gestión
- Funciones
	- Identificar la fuente de la interrupción
	- Establecer las prioridades de cada periférico
	- Activar / desactivar IRQs
	- Enviar información a la CPU sobre la petición de interrupción y el periférico a atender
- Modos
	- Anidadas
	- En rotación
	- Enmascarables
### 3.4.8 Ejemplos de controladores de interrupciones
### 3.4.9 Estructura de interrupciones del 68000
## 3.5 Acceso directo a memoria (DMA)
- Desventajas E/S por IRQ
	- Transferencia de datos limitada por velocidad CPU
	- CPU gestiona E/S -> pérdida de rendimiento
- Grandes transferencias de datos -> DMA
### 3.5.1 Controlador de DMA
- Transfiere sin pasar por CPU el dato entre periférico y memoria
- CPU participa solo al principio y final de la transmisión
- Inicio transmisión -> información enviada
	- Tipo operación: lectura / escritura
	- Dirección del periférico
	- Posición inicial de la memoria
	- Nº palabras a leer o escribir
### 3.5.2 Transferencia de datos mediante DMA
- Modos de transferencia
	- Por ráfagas
	- Robo de ciclos
	- Transparente
- Pasos transferencia
	- CPU carga en DMA
		- Dirección memoria
		- Dirección periférico
		- Nº palabras
	- DMA activa linea petición y espera que CPU libere el bus
	- DMA transfiere datos
	- Espera próxima liberación
	- Cuando contador palabras = 0 abandona transmisión
### 3.5.3 Configuración del DMA
- Conexión DMA
	- Bus único con DMA conectado
	- Bus único con DMA integrado
	- Controlador DMA conectado a bus E/S
## 3.6 Procesador de E/S (PE/S)
- Microcontrolador ejecuta las instrucciones, lo que libera más a la CPU
### 3.6.1 Características de los PE/S
### 3.6.2 Clasificación de los PE/S
- Canal selector
- Canal multiplexor