<h3 align=center>Verilog-doc</h3>

---

<h4 align=center>About</h4>
由于verilog的中文社区发展不太好,高质量的文档资料较少,此项目用于翻译整理verilog的各种资料,帮助大家学习.  


<h4 align=center>HDLBits</h4>
部分题目来自加拿大多伦多大学,我在进行翻译并整理题解,该题目大多为基础电路的实现,因此对初学者是坡度较缓的练习题.我不太希望把这些题目交给老师,他们会把这些东西强塞给学生,而不会细细品味数字逻辑的魅力.  

因此我们开发了一个Verilog的在线IDE,希望真正想学的朋友前去体验.  
我们唯一的目的是传播知识,给想学verilog的朋友以较好的体验.  


<h4 align=center>License</h4>
本项目使用**GPL 2.0**证书

---  

<h5 align=center>USTB806</h5>
