# 多路选择器

!!! tip "请注意"
    从本次实验开始，要求必须画原理图的部分会**特别说明**，其他实验均可直接使用 Verilog 完成。

## 实验背景

### 多路选择器

多路选择器（Multiplexer，简称 MUX）是组合逻辑部件，用于在多个输入信号中选择一个进行输出。它有多个数据输入端，一组选择信号以及一个数据输出端。

<img src="../pic/multiplexer.png">

以 4-1 多路选择器为例，数据输入端口 `D0, D1, D2, D3`，选择信号 `S0, S1`，数据输出端口 `Y`。当 `S1S0` 分别为 `0, 1, 2, 3` 时，数据输出端口将分别输出 `D0, D1, D2, D3` 的值。

### 时钟分频

时钟分频可从一个时钟源获得多个不同频率的时钟信号，一些常见的硬件时钟分频方法：

* 二分频：将输入时钟信号的频率减半。可以通过一个触发器实现，每个上升沿（或下降沿）产生一个输出时钟脉冲。
* N 分频：将输入时钟信号的频率除以 N。可以通过计数器和用于重置的逻辑电路实现，计数器在每次时钟周期递增直到 N-1，重置归零并产生一个输出时钟脉冲。
* 锁相环(Phase-Locked Loop, PLL)：可以通过比较输入时钟信号和内部参考时钟信号的相位差来控制输出时钟信号的频率。

## 多路选择器的实现


