// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC
// Version: 2019.1
// Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _cnn_HH_
#define _cnn_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "dense_1.h"
#include "conv_2.h"
#include "conv_1.h"
#include "dense_out.h"
#include "max_pool_2.h"
#include "max_pool_1.h"
#include "flat.h"
#include "cnn_fadd_32ns_32nbkb.h"
#include "cnn_fmul_32ns_32ncud.h"
#include "cnn_fcmp_32ns_32ndEe.h"
#include "cnn_conv_1_out.h"
#include "cnn_max_pool_1_oubhl.h"
#include "cnn_conv_2_out.h"
#include "cnn_max_pool_2_out.h"
#include "cnn_flat_array_0.h"
#include "cnn_dense_2_weights.h"
#include "cnn_dense_2_bias.h"
#include "cnn_dense_2_out.h"
#include "cnn_conv_1_input.h"
#include "cnn_CRTL_BUS_s_axi.h"

namespace ap_rtl {

template<unsigned int C_S_AXI_CRTL_BUS_ADDR_WIDTH = 4,
         unsigned int C_S_AXI_CRTL_BUS_DATA_WIDTH = 32>
struct cnn : public sc_module {
    // Port declarations 34
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst_n;
    sc_out< sc_lv<32> > cnn_input_Addr_A;
    sc_out< sc_logic > cnn_input_EN_A;
    sc_out< sc_lv<4> > cnn_input_WEN_A;
    sc_out< sc_lv<32> > cnn_input_Din_A;
    sc_in< sc_lv<32> > cnn_input_Dout_A;
    sc_out< sc_logic > cnn_input_Clk_A;
    sc_out< sc_logic > cnn_input_Rst_A;
    sc_out< sc_lv<32> > prediction_Addr_A;
    sc_out< sc_logic > prediction_EN_A;
    sc_out< sc_lv<4> > prediction_WEN_A;
    sc_out< sc_lv<32> > prediction_Din_A;
    sc_in< sc_lv<32> > prediction_Dout_A;
    sc_out< sc_logic > prediction_Clk_A;
    sc_out< sc_logic > prediction_Rst_A;
    sc_in< sc_logic > s_axi_CRTL_BUS_AWVALID;
    sc_out< sc_logic > s_axi_CRTL_BUS_AWREADY;
    sc_in< sc_uint<C_S_AXI_CRTL_BUS_ADDR_WIDTH> > s_axi_CRTL_BUS_AWADDR;
    sc_in< sc_logic > s_axi_CRTL_BUS_WVALID;
    sc_out< sc_logic > s_axi_CRTL_BUS_WREADY;
    sc_in< sc_uint<C_S_AXI_CRTL_BUS_DATA_WIDTH> > s_axi_CRTL_BUS_WDATA;
    sc_in< sc_uint<C_S_AXI_CRTL_BUS_DATA_WIDTH/8> > s_axi_CRTL_BUS_WSTRB;
    sc_in< sc_logic > s_axi_CRTL_BUS_ARVALID;
    sc_out< sc_logic > s_axi_CRTL_BUS_ARREADY;
    sc_in< sc_uint<C_S_AXI_CRTL_BUS_ADDR_WIDTH> > s_axi_CRTL_BUS_ARADDR;
    sc_out< sc_logic > s_axi_CRTL_BUS_RVALID;
    sc_in< sc_logic > s_axi_CRTL_BUS_RREADY;
    sc_out< sc_uint<C_S_AXI_CRTL_BUS_DATA_WIDTH> > s_axi_CRTL_BUS_RDATA;
    sc_out< sc_lv<2> > s_axi_CRTL_BUS_RRESP;
    sc_out< sc_logic > s_axi_CRTL_BUS_BVALID;
    sc_in< sc_logic > s_axi_CRTL_BUS_BREADY;
    sc_out< sc_lv<2> > s_axi_CRTL_BUS_BRESP;
    sc_out< sc_logic > interrupt;
    sc_signal< sc_logic > ap_var_for_const0;
    sc_signal< sc_lv<32> > ap_var_for_const1;
    sc_signal< sc_lv<5> > ap_var_for_const2;


    // Module declarations
    cnn(sc_module_name name);
    SC_HAS_PROCESS(cnn);

    ~cnn();

    sc_trace_file* mVcdFile;

    ofstream mHdltvinHandle;
    ofstream mHdltvoutHandle;
    cnn_conv_1_out* conv_1_out_U;
    cnn_max_pool_1_oubhl* max_pool_1_out_0_U;
    cnn_max_pool_1_oubhl* max_pool_1_out_1_U;
    cnn_max_pool_1_oubhl* max_pool_1_out_2_U;
    cnn_max_pool_1_oubhl* max_pool_1_out_3_U;
    cnn_max_pool_1_oubhl* max_pool_1_out_4_U;
    cnn_max_pool_1_oubhl* max_pool_1_out_5_U;
    cnn_conv_2_out* conv_2_out_U;
    cnn_max_pool_2_out* max_pool_2_out_U;
    cnn_flat_array_0* flat_array_0_U;
    cnn_flat_array_0* flat_array_1_U;
    cnn_flat_array_0* flat_array_2_U;
    cnn_flat_array_0* flat_array_3_U;
    cnn_flat_array_0* flat_array_4_U;
    cnn_flat_array_0* flat_array_5_U;
    cnn_flat_array_0* flat_array_6_U;
    cnn_flat_array_0* flat_array_7_U;
    cnn_flat_array_0* flat_array_8_U;
    cnn_flat_array_0* flat_array_9_U;
    cnn_flat_array_0* flat_array_10_U;
    cnn_flat_array_0* flat_array_11_U;
    cnn_flat_array_0* flat_array_12_U;
    cnn_flat_array_0* flat_array_13_U;
    cnn_flat_array_0* flat_array_14_U;
    cnn_flat_array_0* flat_array_15_U;
    cnn_flat_array_0* flat_array_16_U;
    cnn_flat_array_0* flat_array_17_U;
    cnn_flat_array_0* flat_array_18_U;
    cnn_flat_array_0* flat_array_19_U;
    cnn_flat_array_0* flat_array_20_U;
    cnn_flat_array_0* flat_array_21_U;
    cnn_flat_array_0* flat_array_22_U;
    cnn_flat_array_0* flat_array_23_U;
    cnn_flat_array_0* flat_array_24_U;
    cnn_flat_array_0* flat_array_25_U;
    cnn_flat_array_0* flat_array_26_U;
    cnn_flat_array_0* flat_array_27_U;
    cnn_flat_array_0* flat_array_28_U;
    cnn_flat_array_0* flat_array_29_U;
    cnn_flat_array_0* flat_array_30_U;
    cnn_flat_array_0* flat_array_31_U;
    cnn_flat_array_0* flat_array_32_U;
    cnn_flat_array_0* flat_array_33_U;
    cnn_flat_array_0* flat_array_34_U;
    cnn_flat_array_0* flat_array_35_U;
    cnn_flat_array_0* flat_array_36_U;
    cnn_flat_array_0* flat_array_37_U;
    cnn_flat_array_0* flat_array_38_U;
    cnn_flat_array_0* flat_array_39_U;
    cnn_flat_array_0* flat_array_40_U;
    cnn_flat_array_0* flat_array_41_U;
    cnn_flat_array_0* flat_array_42_U;
    cnn_flat_array_0* flat_array_43_U;
    cnn_flat_array_0* flat_array_44_U;
    cnn_flat_array_0* flat_array_45_U;
    cnn_flat_array_0* flat_array_46_U;
    cnn_flat_array_0* flat_array_47_U;
    cnn_flat_array_0* flat_array_48_U;
    cnn_flat_array_0* flat_array_49_U;
    cnn_dense_2_weights* dense_2_weights_U;
    cnn_dense_2_bias* dense_2_bias_U;
    cnn_dense_2_out* dense_2_out_U;
    cnn_CRTL_BUS_s_axi<C_S_AXI_CRTL_BUS_ADDR_WIDTH,C_S_AXI_CRTL_BUS_DATA_WIDTH>* cnn_CRTL_BUS_s_axi_U;
    cnn_conv_1_input* conv_1_input_U;
    dense_1* grp_dense_1_fu_812;
    conv_2* grp_conv_2_fu_970;
    conv_1* grp_conv_1_fu_1098;
    dense_out* grp_dense_out_fu_1105;
    max_pool_2* grp_max_pool_2_fu_1117;
    max_pool_1* grp_max_pool_1_fu_1125;
    flat* grp_flat_fu_1143;
    cnn_fadd_32ns_32nbkb<1,4,32,32,32>* cnn_fadd_32ns_32nbkb_U351;
    cnn_fmul_32ns_32ncud<1,2,32,32,32>* cnn_fmul_32ns_32ncud_U352;
    cnn_fcmp_32ns_32ndEe<1,2,32,32,1>* cnn_fcmp_32ns_32ndEe_U353;
    sc_signal< sc_logic > ap_rst_n_inv;
    sc_signal< sc_logic > ap_start;
    sc_signal< sc_logic > ap_done;
    sc_signal< sc_logic > ap_idle;
    sc_signal< sc_lv<20> > ap_CS_fsm;
    sc_signal< sc_logic > ap_CS_fsm_state1;
    sc_signal< sc_logic > ap_ready;
    sc_signal< sc_lv<12> > conv_1_out_address0;
    sc_signal< sc_logic > conv_1_out_ce0;
    sc_signal< sc_logic > conv_1_out_we0;
    sc_signal< sc_lv<32> > conv_1_out_q0;
    sc_signal< sc_lv<12> > conv_1_out_address1;
    sc_signal< sc_logic > conv_1_out_ce1;
    sc_signal< sc_logic > conv_1_out_we1;
    sc_signal< sc_lv<32> > conv_1_out_q1;
    sc_signal< sc_lv<8> > max_pool_1_out_0_address0;
    sc_signal< sc_logic > max_pool_1_out_0_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_we0;
    sc_signal< sc_lv<32> > max_pool_1_out_0_q0;
    sc_signal< sc_logic > max_pool_1_out_0_ce1;
    sc_signal< sc_lv<32> > max_pool_1_out_0_q1;
    sc_signal< sc_lv<8> > max_pool_1_out_1_address0;
    sc_signal< sc_logic > max_pool_1_out_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_we0;
    sc_signal< sc_lv<32> > max_pool_1_out_1_q0;
    sc_signal< sc_logic > max_pool_1_out_1_ce1;
    sc_signal< sc_lv<32> > max_pool_1_out_1_q1;
    sc_signal< sc_lv<8> > max_pool_1_out_2_address0;
    sc_signal< sc_logic > max_pool_1_out_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_we0;
    sc_signal< sc_lv<32> > max_pool_1_out_2_q0;
    sc_signal< sc_logic > max_pool_1_out_2_ce1;
    sc_signal< sc_lv<32> > max_pool_1_out_2_q1;
    sc_signal< sc_lv<8> > max_pool_1_out_3_address0;
    sc_signal< sc_logic > max_pool_1_out_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_3_we0;
    sc_signal< sc_lv<32> > max_pool_1_out_3_q0;
    sc_signal< sc_logic > max_pool_1_out_3_ce1;
    sc_signal< sc_lv<32> > max_pool_1_out_3_q1;
    sc_signal< sc_lv<8> > max_pool_1_out_4_address0;
    sc_signal< sc_logic > max_pool_1_out_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_4_we0;
    sc_signal< sc_lv<32> > max_pool_1_out_4_q0;
    sc_signal< sc_logic > max_pool_1_out_4_ce1;
    sc_signal< sc_lv<32> > max_pool_1_out_4_q1;
    sc_signal< sc_lv<8> > max_pool_1_out_5_address0;
    sc_signal< sc_logic > max_pool_1_out_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_5_we0;
    sc_signal< sc_lv<32> > max_pool_1_out_5_q0;
    sc_signal< sc_logic > max_pool_1_out_5_ce1;
    sc_signal< sc_lv<32> > max_pool_1_out_5_q1;
    sc_signal< sc_lv<11> > conv_2_out_address0;
    sc_signal< sc_logic > conv_2_out_ce0;
    sc_signal< sc_logic > conv_2_out_we0;
    sc_signal< sc_lv<32> > conv_2_out_q0;
    sc_signal< sc_logic > conv_2_out_ce1;
    sc_signal< sc_lv<32> > conv_2_out_q1;
    sc_signal< sc_lv<9> > max_pool_2_out_address0;
    sc_signal< sc_logic > max_pool_2_out_ce0;
    sc_signal< sc_logic > max_pool_2_out_we0;
    sc_signal< sc_lv<32> > max_pool_2_out_q0;
    sc_signal< sc_lv<3> > flat_array_0_address0;
    sc_signal< sc_logic > flat_array_0_ce0;
    sc_signal< sc_logic > flat_array_0_we0;
    sc_signal< sc_lv<32> > flat_array_0_q0;
    sc_signal< sc_logic > flat_array_0_ce1;
    sc_signal< sc_lv<32> > flat_array_0_q1;
    sc_signal< sc_lv<3> > flat_array_1_address0;
    sc_signal< sc_logic > flat_array_1_ce0;
    sc_signal< sc_logic > flat_array_1_we0;
    sc_signal< sc_lv<32> > flat_array_1_q0;
    sc_signal< sc_logic > flat_array_1_ce1;
    sc_signal< sc_lv<32> > flat_array_1_q1;
    sc_signal< sc_lv<3> > flat_array_2_address0;
    sc_signal< sc_logic > flat_array_2_ce0;
    sc_signal< sc_logic > flat_array_2_we0;
    sc_signal< sc_lv<32> > flat_array_2_q0;
    sc_signal< sc_logic > flat_array_2_ce1;
    sc_signal< sc_lv<32> > flat_array_2_q1;
    sc_signal< sc_lv<3> > flat_array_3_address0;
    sc_signal< sc_logic > flat_array_3_ce0;
    sc_signal< sc_logic > flat_array_3_we0;
    sc_signal< sc_lv<32> > flat_array_3_q0;
    sc_signal< sc_logic > flat_array_3_ce1;
    sc_signal< sc_lv<32> > flat_array_3_q1;
    sc_signal< sc_lv<3> > flat_array_4_address0;
    sc_signal< sc_logic > flat_array_4_ce0;
    sc_signal< sc_logic > flat_array_4_we0;
    sc_signal< sc_lv<32> > flat_array_4_q0;
    sc_signal< sc_logic > flat_array_4_ce1;
    sc_signal< sc_lv<32> > flat_array_4_q1;
    sc_signal< sc_lv<3> > flat_array_5_address0;
    sc_signal< sc_logic > flat_array_5_ce0;
    sc_signal< sc_logic > flat_array_5_we0;
    sc_signal< sc_lv<32> > flat_array_5_q0;
    sc_signal< sc_logic > flat_array_5_ce1;
    sc_signal< sc_lv<32> > flat_array_5_q1;
    sc_signal< sc_lv<3> > flat_array_6_address0;
    sc_signal< sc_logic > flat_array_6_ce0;
    sc_signal< sc_logic > flat_array_6_we0;
    sc_signal< sc_lv<32> > flat_array_6_q0;
    sc_signal< sc_logic > flat_array_6_ce1;
    sc_signal< sc_lv<32> > flat_array_6_q1;
    sc_signal< sc_lv<3> > flat_array_7_address0;
    sc_signal< sc_logic > flat_array_7_ce0;
    sc_signal< sc_logic > flat_array_7_we0;
    sc_signal< sc_lv<32> > flat_array_7_q0;
    sc_signal< sc_logic > flat_array_7_ce1;
    sc_signal< sc_lv<32> > flat_array_7_q1;
    sc_signal< sc_lv<3> > flat_array_8_address0;
    sc_signal< sc_logic > flat_array_8_ce0;
    sc_signal< sc_logic > flat_array_8_we0;
    sc_signal< sc_lv<32> > flat_array_8_q0;
    sc_signal< sc_logic > flat_array_8_ce1;
    sc_signal< sc_lv<32> > flat_array_8_q1;
    sc_signal< sc_lv<3> > flat_array_9_address0;
    sc_signal< sc_logic > flat_array_9_ce0;
    sc_signal< sc_logic > flat_array_9_we0;
    sc_signal< sc_lv<32> > flat_array_9_q0;
    sc_signal< sc_logic > flat_array_9_ce1;
    sc_signal< sc_lv<32> > flat_array_9_q1;
    sc_signal< sc_lv<3> > flat_array_10_address0;
    sc_signal< sc_logic > flat_array_10_ce0;
    sc_signal< sc_logic > flat_array_10_we0;
    sc_signal< sc_lv<32> > flat_array_10_q0;
    sc_signal< sc_logic > flat_array_10_ce1;
    sc_signal< sc_lv<32> > flat_array_10_q1;
    sc_signal< sc_lv<3> > flat_array_11_address0;
    sc_signal< sc_logic > flat_array_11_ce0;
    sc_signal< sc_logic > flat_array_11_we0;
    sc_signal< sc_lv<32> > flat_array_11_q0;
    sc_signal< sc_logic > flat_array_11_ce1;
    sc_signal< sc_lv<32> > flat_array_11_q1;
    sc_signal< sc_lv<3> > flat_array_12_address0;
    sc_signal< sc_logic > flat_array_12_ce0;
    sc_signal< sc_logic > flat_array_12_we0;
    sc_signal< sc_lv<32> > flat_array_12_q0;
    sc_signal< sc_logic > flat_array_12_ce1;
    sc_signal< sc_lv<32> > flat_array_12_q1;
    sc_signal< sc_lv<3> > flat_array_13_address0;
    sc_signal< sc_logic > flat_array_13_ce0;
    sc_signal< sc_logic > flat_array_13_we0;
    sc_signal< sc_lv<32> > flat_array_13_q0;
    sc_signal< sc_logic > flat_array_13_ce1;
    sc_signal< sc_lv<32> > flat_array_13_q1;
    sc_signal< sc_lv<3> > flat_array_14_address0;
    sc_signal< sc_logic > flat_array_14_ce0;
    sc_signal< sc_logic > flat_array_14_we0;
    sc_signal< sc_lv<32> > flat_array_14_q0;
    sc_signal< sc_logic > flat_array_14_ce1;
    sc_signal< sc_lv<32> > flat_array_14_q1;
    sc_signal< sc_lv<3> > flat_array_15_address0;
    sc_signal< sc_logic > flat_array_15_ce0;
    sc_signal< sc_logic > flat_array_15_we0;
    sc_signal< sc_lv<32> > flat_array_15_q0;
    sc_signal< sc_logic > flat_array_15_ce1;
    sc_signal< sc_lv<32> > flat_array_15_q1;
    sc_signal< sc_lv<3> > flat_array_16_address0;
    sc_signal< sc_logic > flat_array_16_ce0;
    sc_signal< sc_logic > flat_array_16_we0;
    sc_signal< sc_lv<32> > flat_array_16_q0;
    sc_signal< sc_logic > flat_array_16_ce1;
    sc_signal< sc_lv<32> > flat_array_16_q1;
    sc_signal< sc_lv<3> > flat_array_17_address0;
    sc_signal< sc_logic > flat_array_17_ce0;
    sc_signal< sc_logic > flat_array_17_we0;
    sc_signal< sc_lv<32> > flat_array_17_q0;
    sc_signal< sc_logic > flat_array_17_ce1;
    sc_signal< sc_lv<32> > flat_array_17_q1;
    sc_signal< sc_lv<3> > flat_array_18_address0;
    sc_signal< sc_logic > flat_array_18_ce0;
    sc_signal< sc_logic > flat_array_18_we0;
    sc_signal< sc_lv<32> > flat_array_18_q0;
    sc_signal< sc_logic > flat_array_18_ce1;
    sc_signal< sc_lv<32> > flat_array_18_q1;
    sc_signal< sc_lv<3> > flat_array_19_address0;
    sc_signal< sc_logic > flat_array_19_ce0;
    sc_signal< sc_logic > flat_array_19_we0;
    sc_signal< sc_lv<32> > flat_array_19_q0;
    sc_signal< sc_logic > flat_array_19_ce1;
    sc_signal< sc_lv<32> > flat_array_19_q1;
    sc_signal< sc_lv<3> > flat_array_20_address0;
    sc_signal< sc_logic > flat_array_20_ce0;
    sc_signal< sc_logic > flat_array_20_we0;
    sc_signal< sc_lv<32> > flat_array_20_q0;
    sc_signal< sc_logic > flat_array_20_ce1;
    sc_signal< sc_lv<32> > flat_array_20_q1;
    sc_signal< sc_lv<3> > flat_array_21_address0;
    sc_signal< sc_logic > flat_array_21_ce0;
    sc_signal< sc_logic > flat_array_21_we0;
    sc_signal< sc_lv<32> > flat_array_21_q0;
    sc_signal< sc_logic > flat_array_21_ce1;
    sc_signal< sc_lv<32> > flat_array_21_q1;
    sc_signal< sc_lv<3> > flat_array_22_address0;
    sc_signal< sc_logic > flat_array_22_ce0;
    sc_signal< sc_logic > flat_array_22_we0;
    sc_signal< sc_lv<32> > flat_array_22_q0;
    sc_signal< sc_logic > flat_array_22_ce1;
    sc_signal< sc_lv<32> > flat_array_22_q1;
    sc_signal< sc_lv<3> > flat_array_23_address0;
    sc_signal< sc_logic > flat_array_23_ce0;
    sc_signal< sc_logic > flat_array_23_we0;
    sc_signal< sc_lv<32> > flat_array_23_q0;
    sc_signal< sc_logic > flat_array_23_ce1;
    sc_signal< sc_lv<32> > flat_array_23_q1;
    sc_signal< sc_lv<3> > flat_array_24_address0;
    sc_signal< sc_logic > flat_array_24_ce0;
    sc_signal< sc_logic > flat_array_24_we0;
    sc_signal< sc_lv<32> > flat_array_24_q0;
    sc_signal< sc_logic > flat_array_24_ce1;
    sc_signal< sc_lv<32> > flat_array_24_q1;
    sc_signal< sc_lv<3> > flat_array_25_address0;
    sc_signal< sc_logic > flat_array_25_ce0;
    sc_signal< sc_logic > flat_array_25_we0;
    sc_signal< sc_lv<32> > flat_array_25_q0;
    sc_signal< sc_logic > flat_array_25_ce1;
    sc_signal< sc_lv<32> > flat_array_25_q1;
    sc_signal< sc_lv<3> > flat_array_26_address0;
    sc_signal< sc_logic > flat_array_26_ce0;
    sc_signal< sc_logic > flat_array_26_we0;
    sc_signal< sc_lv<32> > flat_array_26_q0;
    sc_signal< sc_logic > flat_array_26_ce1;
    sc_signal< sc_lv<32> > flat_array_26_q1;
    sc_signal< sc_lv<3> > flat_array_27_address0;
    sc_signal< sc_logic > flat_array_27_ce0;
    sc_signal< sc_logic > flat_array_27_we0;
    sc_signal< sc_lv<32> > flat_array_27_q0;
    sc_signal< sc_logic > flat_array_27_ce1;
    sc_signal< sc_lv<32> > flat_array_27_q1;
    sc_signal< sc_lv<3> > flat_array_28_address0;
    sc_signal< sc_logic > flat_array_28_ce0;
    sc_signal< sc_logic > flat_array_28_we0;
    sc_signal< sc_lv<32> > flat_array_28_q0;
    sc_signal< sc_logic > flat_array_28_ce1;
    sc_signal< sc_lv<32> > flat_array_28_q1;
    sc_signal< sc_lv<3> > flat_array_29_address0;
    sc_signal< sc_logic > flat_array_29_ce0;
    sc_signal< sc_logic > flat_array_29_we0;
    sc_signal< sc_lv<32> > flat_array_29_q0;
    sc_signal< sc_logic > flat_array_29_ce1;
    sc_signal< sc_lv<32> > flat_array_29_q1;
    sc_signal< sc_lv<3> > flat_array_30_address0;
    sc_signal< sc_logic > flat_array_30_ce0;
    sc_signal< sc_logic > flat_array_30_we0;
    sc_signal< sc_lv<32> > flat_array_30_q0;
    sc_signal< sc_logic > flat_array_30_ce1;
    sc_signal< sc_lv<32> > flat_array_30_q1;
    sc_signal< sc_lv<3> > flat_array_31_address0;
    sc_signal< sc_logic > flat_array_31_ce0;
    sc_signal< sc_logic > flat_array_31_we0;
    sc_signal< sc_lv<32> > flat_array_31_q0;
    sc_signal< sc_logic > flat_array_31_ce1;
    sc_signal< sc_lv<32> > flat_array_31_q1;
    sc_signal< sc_lv<3> > flat_array_32_address0;
    sc_signal< sc_logic > flat_array_32_ce0;
    sc_signal< sc_logic > flat_array_32_we0;
    sc_signal< sc_lv<32> > flat_array_32_q0;
    sc_signal< sc_logic > flat_array_32_ce1;
    sc_signal< sc_lv<32> > flat_array_32_q1;
    sc_signal< sc_lv<3> > flat_array_33_address0;
    sc_signal< sc_logic > flat_array_33_ce0;
    sc_signal< sc_logic > flat_array_33_we0;
    sc_signal< sc_lv<32> > flat_array_33_q0;
    sc_signal< sc_logic > flat_array_33_ce1;
    sc_signal< sc_lv<32> > flat_array_33_q1;
    sc_signal< sc_lv<3> > flat_array_34_address0;
    sc_signal< sc_logic > flat_array_34_ce0;
    sc_signal< sc_logic > flat_array_34_we0;
    sc_signal< sc_lv<32> > flat_array_34_q0;
    sc_signal< sc_logic > flat_array_34_ce1;
    sc_signal< sc_lv<32> > flat_array_34_q1;
    sc_signal< sc_lv<3> > flat_array_35_address0;
    sc_signal< sc_logic > flat_array_35_ce0;
    sc_signal< sc_logic > flat_array_35_we0;
    sc_signal< sc_lv<32> > flat_array_35_q0;
    sc_signal< sc_logic > flat_array_35_ce1;
    sc_signal< sc_lv<32> > flat_array_35_q1;
    sc_signal< sc_lv<3> > flat_array_36_address0;
    sc_signal< sc_logic > flat_array_36_ce0;
    sc_signal< sc_logic > flat_array_36_we0;
    sc_signal< sc_lv<32> > flat_array_36_q0;
    sc_signal< sc_logic > flat_array_36_ce1;
    sc_signal< sc_lv<32> > flat_array_36_q1;
    sc_signal< sc_lv<3> > flat_array_37_address0;
    sc_signal< sc_logic > flat_array_37_ce0;
    sc_signal< sc_logic > flat_array_37_we0;
    sc_signal< sc_lv<32> > flat_array_37_q0;
    sc_signal< sc_logic > flat_array_37_ce1;
    sc_signal< sc_lv<32> > flat_array_37_q1;
    sc_signal< sc_lv<3> > flat_array_38_address0;
    sc_signal< sc_logic > flat_array_38_ce0;
    sc_signal< sc_logic > flat_array_38_we0;
    sc_signal< sc_lv<32> > flat_array_38_q0;
    sc_signal< sc_logic > flat_array_38_ce1;
    sc_signal< sc_lv<32> > flat_array_38_q1;
    sc_signal< sc_lv<3> > flat_array_39_address0;
    sc_signal< sc_logic > flat_array_39_ce0;
    sc_signal< sc_logic > flat_array_39_we0;
    sc_signal< sc_lv<32> > flat_array_39_q0;
    sc_signal< sc_logic > flat_array_39_ce1;
    sc_signal< sc_lv<32> > flat_array_39_q1;
    sc_signal< sc_lv<3> > flat_array_40_address0;
    sc_signal< sc_logic > flat_array_40_ce0;
    sc_signal< sc_logic > flat_array_40_we0;
    sc_signal< sc_lv<32> > flat_array_40_q0;
    sc_signal< sc_logic > flat_array_40_ce1;
    sc_signal< sc_lv<32> > flat_array_40_q1;
    sc_signal< sc_lv<3> > flat_array_41_address0;
    sc_signal< sc_logic > flat_array_41_ce0;
    sc_signal< sc_logic > flat_array_41_we0;
    sc_signal< sc_lv<32> > flat_array_41_q0;
    sc_signal< sc_logic > flat_array_41_ce1;
    sc_signal< sc_lv<32> > flat_array_41_q1;
    sc_signal< sc_lv<3> > flat_array_42_address0;
    sc_signal< sc_logic > flat_array_42_ce0;
    sc_signal< sc_logic > flat_array_42_we0;
    sc_signal< sc_lv<32> > flat_array_42_q0;
    sc_signal< sc_logic > flat_array_42_ce1;
    sc_signal< sc_lv<32> > flat_array_42_q1;
    sc_signal< sc_lv<3> > flat_array_43_address0;
    sc_signal< sc_logic > flat_array_43_ce0;
    sc_signal< sc_logic > flat_array_43_we0;
    sc_signal< sc_lv<32> > flat_array_43_q0;
    sc_signal< sc_logic > flat_array_43_ce1;
    sc_signal< sc_lv<32> > flat_array_43_q1;
    sc_signal< sc_lv<3> > flat_array_44_address0;
    sc_signal< sc_logic > flat_array_44_ce0;
    sc_signal< sc_logic > flat_array_44_we0;
    sc_signal< sc_lv<32> > flat_array_44_q0;
    sc_signal< sc_logic > flat_array_44_ce1;
    sc_signal< sc_lv<32> > flat_array_44_q1;
    sc_signal< sc_lv<3> > flat_array_45_address0;
    sc_signal< sc_logic > flat_array_45_ce0;
    sc_signal< sc_logic > flat_array_45_we0;
    sc_signal< sc_lv<32> > flat_array_45_q0;
    sc_signal< sc_logic > flat_array_45_ce1;
    sc_signal< sc_lv<32> > flat_array_45_q1;
    sc_signal< sc_lv<3> > flat_array_46_address0;
    sc_signal< sc_logic > flat_array_46_ce0;
    sc_signal< sc_logic > flat_array_46_we0;
    sc_signal< sc_lv<32> > flat_array_46_q0;
    sc_signal< sc_logic > flat_array_46_ce1;
    sc_signal< sc_lv<32> > flat_array_46_q1;
    sc_signal< sc_lv<3> > flat_array_47_address0;
    sc_signal< sc_logic > flat_array_47_ce0;
    sc_signal< sc_logic > flat_array_47_we0;
    sc_signal< sc_lv<32> > flat_array_47_q0;
    sc_signal< sc_logic > flat_array_47_ce1;
    sc_signal< sc_lv<32> > flat_array_47_q1;
    sc_signal< sc_lv<3> > flat_array_48_address0;
    sc_signal< sc_logic > flat_array_48_ce0;
    sc_signal< sc_logic > flat_array_48_we0;
    sc_signal< sc_lv<32> > flat_array_48_q0;
    sc_signal< sc_logic > flat_array_48_ce1;
    sc_signal< sc_lv<32> > flat_array_48_q1;
    sc_signal< sc_lv<3> > flat_array_49_address0;
    sc_signal< sc_logic > flat_array_49_ce0;
    sc_signal< sc_logic > flat_array_49_we0;
    sc_signal< sc_lv<32> > flat_array_49_q0;
    sc_signal< sc_logic > flat_array_49_ce1;
    sc_signal< sc_lv<32> > flat_array_49_q1;
    sc_signal< sc_lv<32> > dense_1_out_0;
    sc_signal< sc_lv<32> > dense_1_out_1;
    sc_signal< sc_lv<32> > dense_1_out_2;
    sc_signal< sc_lv<32> > dense_1_out_3;
    sc_signal< sc_lv<32> > dense_1_out_4;
    sc_signal< sc_lv<32> > dense_1_out_5;
    sc_signal< sc_lv<32> > dense_1_out_6;
    sc_signal< sc_lv<32> > dense_1_out_7;
    sc_signal< sc_lv<32> > dense_1_out_8;
    sc_signal< sc_lv<32> > dense_1_out_9;
    sc_signal< sc_lv<32> > dense_1_out_10;
    sc_signal< sc_lv<32> > dense_1_out_11;
    sc_signal< sc_lv<32> > dense_1_out_12;
    sc_signal< sc_lv<32> > dense_1_out_13;
    sc_signal< sc_lv<32> > dense_1_out_14;
    sc_signal< sc_lv<32> > dense_1_out_15;
    sc_signal< sc_lv<32> > dense_1_out_16;
    sc_signal< sc_lv<32> > dense_1_out_17;
    sc_signal< sc_lv<32> > dense_1_out_18;
    sc_signal< sc_lv<32> > dense_1_out_19;
    sc_signal< sc_lv<32> > dense_1_out_20;
    sc_signal< sc_lv<32> > dense_1_out_21;
    sc_signal< sc_lv<32> > dense_1_out_22;
    sc_signal< sc_lv<32> > dense_1_out_23;
    sc_signal< sc_lv<32> > dense_1_out_24;
    sc_signal< sc_lv<32> > dense_1_out_25;
    sc_signal< sc_lv<32> > dense_1_out_26;
    sc_signal< sc_lv<32> > dense_1_out_27;
    sc_signal< sc_lv<32> > dense_1_out_28;
    sc_signal< sc_lv<32> > dense_1_out_29;
    sc_signal< sc_lv<32> > dense_1_out_30;
    sc_signal< sc_lv<32> > dense_1_out_31;
    sc_signal< sc_lv<32> > dense_1_out_32;
    sc_signal< sc_lv<32> > dense_1_out_33;
    sc_signal< sc_lv<32> > dense_1_out_34;
    sc_signal< sc_lv<32> > dense_1_out_35;
    sc_signal< sc_lv<32> > dense_1_out_36;
    sc_signal< sc_lv<32> > dense_1_out_37;
    sc_signal< sc_lv<32> > dense_1_out_38;
    sc_signal< sc_lv<32> > dense_1_out_39;
    sc_signal< sc_lv<32> > dense_1_out_40;
    sc_signal< sc_lv<32> > dense_1_out_41;
    sc_signal< sc_lv<32> > dense_1_out_42;
    sc_signal< sc_lv<32> > dense_1_out_43;
    sc_signal< sc_lv<32> > dense_1_out_44;
    sc_signal< sc_lv<32> > dense_1_out_45;
    sc_signal< sc_lv<32> > dense_1_out_46;
    sc_signal< sc_lv<32> > dense_1_out_47;
    sc_signal< sc_lv<32> > dense_1_out_48;
    sc_signal< sc_lv<32> > dense_1_out_49;
    sc_signal< sc_lv<11> > dense_2_weights_address0;
    sc_signal< sc_logic > dense_2_weights_ce0;
    sc_signal< sc_lv<32> > dense_2_weights_q0;
    sc_signal< sc_lv<5> > dense_2_bias_address0;
    sc_signal< sc_logic > dense_2_bias_ce0;
    sc_signal< sc_lv<32> > dense_2_bias_q0;
    sc_signal< sc_lv<5> > dense_2_out_address0;
    sc_signal< sc_logic > dense_2_out_ce0;
    sc_signal< sc_logic > dense_2_out_we0;
    sc_signal< sc_lv<32> > dense_2_out_d0;
    sc_signal< sc_lv<32> > dense_2_out_q0;
    sc_signal< sc_lv<11> > indvar_flatten_reg_661;
    sc_signal< sc_lv<5> > i_0_i_reg_672;
    sc_signal< sc_lv<32> > sum_0_i_reg_683;
    sc_signal< sc_lv<6> > j_0_i_reg_695;
    sc_signal< sc_lv<5> > i_fu_1272_p2;
    sc_signal< sc_lv<5> > i_reg_2259;
    sc_signal< sc_logic > ap_CS_fsm_state2;
    sc_signal< sc_lv<10> > ix_in_fu_1278_p2;
    sc_signal< sc_lv<10> > ix_in_reg_2264;
    sc_signal< sc_lv<1> > icmp_ln23_fu_1266_p2;
    sc_signal< sc_lv<11> > sub_ln27_fu_1308_p2;
    sc_signal< sc_lv<11> > sub_ln27_reg_2269;
    sc_signal< sc_lv<5> > j_fu_1320_p2;
    sc_signal< sc_lv<5> > j_reg_2277;
    sc_signal< sc_logic > ap_CS_fsm_state3;
    sc_signal< sc_lv<1> > icmp_ln25_fu_1314_p2;
    sc_signal< sc_lv<11> > add_ln27_fu_1335_p2;
    sc_signal< sc_lv<11> > add_ln27_reg_2287;
    sc_signal< sc_lv<10> > add_ln28_fu_1340_p2;
    sc_signal< sc_lv<10> > add_ln28_reg_2292;
    sc_signal< sc_logic > ap_CS_fsm_state14;
    sc_signal< sc_lv<32> > dense_1_out_0_ret_reg_2547;
    sc_signal< sc_logic > ap_CS_fsm_state15;
    sc_signal< sc_logic > grp_dense_1_fu_812_ap_ready;
    sc_signal< sc_logic > grp_dense_1_fu_812_ap_done;
    sc_signal< sc_lv<32> > dense_1_out_1_ret_reg_2552;
    sc_signal< sc_lv<32> > dense_1_out_2_ret_reg_2557;
    sc_signal< sc_lv<32> > dense_1_out_3_ret_reg_2562;
    sc_signal< sc_lv<32> > dense_1_out_4_ret_reg_2567;
    sc_signal< sc_lv<32> > dense_1_out_5_ret_reg_2572;
    sc_signal< sc_lv<32> > dense_1_out_6_ret_reg_2577;
    sc_signal< sc_lv<32> > dense_1_out_7_ret_reg_2582;
    sc_signal< sc_lv<32> > dense_1_out_8_ret_reg_2587;
    sc_signal< sc_lv<32> > dense_1_out_9_ret_reg_2592;
    sc_signal< sc_lv<32> > dense_1_out_10_ret_reg_2597;
    sc_signal< sc_lv<32> > dense_1_out_11_ret_reg_2602;
    sc_signal< sc_lv<32> > dense_1_out_12_ret_reg_2607;
    sc_signal< sc_lv<32> > dense_1_out_13_ret_reg_2612;
    sc_signal< sc_lv<32> > dense_1_out_14_ret_reg_2617;
    sc_signal< sc_lv<32> > dense_1_out_15_ret_reg_2622;
    sc_signal< sc_lv<32> > dense_1_out_16_ret_reg_2627;
    sc_signal< sc_lv<32> > dense_1_out_17_ret_reg_2632;
    sc_signal< sc_lv<32> > dense_1_out_18_ret_reg_2637;
    sc_signal< sc_lv<32> > dense_1_out_19_ret_reg_2642;
    sc_signal< sc_lv<32> > dense_1_out_20_ret_reg_2647;
    sc_signal< sc_lv<32> > dense_1_out_21_ret_reg_2652;
    sc_signal< sc_lv<32> > dense_1_out_22_ret_reg_2657;
    sc_signal< sc_lv<32> > dense_1_out_23_ret_reg_2662;
    sc_signal< sc_lv<32> > dense_1_out_24_ret_reg_2667;
    sc_signal< sc_lv<32> > dense_1_out_25_ret_reg_2672;
    sc_signal< sc_lv<32> > dense_1_out_26_ret_reg_2677;
    sc_signal< sc_lv<32> > dense_1_out_27_ret_reg_2682;
    sc_signal< sc_lv<32> > dense_1_out_28_ret_reg_2687;
    sc_signal< sc_lv<32> > dense_1_out_29_ret_reg_2692;
    sc_signal< sc_lv<32> > dense_1_out_30_ret_reg_2697;
    sc_signal< sc_lv<32> > dense_1_out_31_ret_reg_2702;
    sc_signal< sc_lv<32> > dense_1_out_32_ret_reg_2707;
    sc_signal< sc_lv<32> > dense_1_out_33_ret_reg_2712;
    sc_signal< sc_lv<32> > dense_1_out_34_ret_reg_2717;
    sc_signal< sc_lv<32> > dense_1_out_35_ret_reg_2722;
    sc_signal< sc_lv<32> > dense_1_out_36_ret_reg_2727;
    sc_signal< sc_lv<32> > dense_1_out_37_ret_reg_2732;
    sc_signal< sc_lv<32> > dense_1_out_38_ret_reg_2737;
    sc_signal< sc_lv<32> > dense_1_out_39_ret_reg_2742;
    sc_signal< sc_lv<32> > dense_1_out_40_ret_reg_2747;
    sc_signal< sc_lv<32> > dense_1_out_41_ret_reg_2752;
    sc_signal< sc_lv<32> > dense_1_out_42_ret_reg_2757;
    sc_signal< sc_lv<32> > dense_1_out_43_ret_reg_2762;
    sc_signal< sc_lv<32> > dense_1_out_44_ret_reg_2767;
    sc_signal< sc_lv<32> > dense_1_out_45_ret_reg_2772;
    sc_signal< sc_lv<32> > dense_1_out_46_ret_reg_2777;
    sc_signal< sc_lv<32> > dense_1_out_47_ret_reg_2782;
    sc_signal< sc_lv<32> > dense_1_out_48_ret_reg_2787;
    sc_signal< sc_lv<32> > dense_1_out_49_ret_reg_2792;
    sc_signal< sc_lv<1> > icmp_ln9_fu_2100_p2;
    sc_signal< sc_lv<1> > icmp_ln9_reg_2797;
    sc_signal< sc_logic > ap_CS_fsm_pp0_stage0;
    sc_signal< bool > ap_block_state16_pp0_stage0_iter0;
    sc_signal< bool > ap_block_state19_pp0_stage0_iter1;
    sc_signal< bool > ap_block_state22_pp0_stage0_iter2;
    sc_signal< bool > ap_block_state25_pp0_stage0_iter3;
    sc_signal< bool > ap_block_pp0_stage0_11001;
    sc_signal< sc_lv<1> > icmp_ln9_reg_2797_pp0_iter1_reg;
    sc_signal< sc_lv<11> > add_ln9_fu_2106_p2;
    sc_signal< sc_lv<11> > add_ln9_reg_2801;
    sc_signal< sc_logic > ap_enable_reg_pp0_iter0;
    sc_signal< sc_lv<1> > icmp_ln13_fu_2118_p2;
    sc_signal< sc_lv<1> > icmp_ln13_reg_2806;
    sc_signal< sc_lv<6> > select_ln14_1_fu_2124_p3;
    sc_signal< sc_lv<6> > select_ln14_1_reg_2811;
    sc_signal< sc_lv<5> > select_ln14_2_fu_2132_p3;
    sc_signal< sc_lv<5> > select_ln14_2_reg_2816;
    sc_signal< sc_lv<5> > select_ln14_2_reg_2816_pp0_iter1_reg;
    sc_signal< sc_logic > ap_CS_fsm_pp0_stage1;
    sc_signal< bool > ap_block_state17_pp0_stage1_iter0;
    sc_signal< bool > ap_block_state20_pp0_stage1_iter1;
    sc_signal< bool > ap_block_state23_pp0_stage1_iter2;
    sc_signal< bool > ap_block_state26_pp0_stage1_iter3;
    sc_signal< bool > ap_block_pp0_stage1_11001;
    sc_signal< sc_lv<32> > grp_fu_1254_p2;
    sc_signal< sc_lv<32> > tmp_7_i_reg_2832;
    sc_signal< sc_logic > ap_CS_fsm_pp0_stage2;
    sc_signal< bool > ap_block_state18_pp0_stage2_iter0;
    sc_signal< bool > ap_block_state21_pp0_stage2_iter1;
    sc_signal< bool > ap_block_state24_pp0_stage2_iter2;
    sc_signal< bool > ap_block_state27_pp0_stage2_iter3;
    sc_signal< bool > ap_block_pp0_stage2_11001;
    sc_signal< sc_lv<6> > j_1_fu_2185_p2;
    sc_signal< sc_lv<6> > j_1_reg_2837;
    sc_signal< sc_lv<32> > select_ln14_fu_2190_p3;
    sc_signal< sc_lv<1> > icmp_ln13_1_fu_2198_p2;
    sc_signal< sc_lv<1> > icmp_ln13_1_reg_2848;
    sc_signal< sc_lv<1> > icmp_ln13_1_reg_2848_pp0_iter2_reg;
    sc_signal< sc_lv<1> > icmp_ln13_1_reg_2848_pp0_iter3_reg;
    sc_signal< sc_lv<64> > zext_ln14_fu_2203_p1;
    sc_signal< sc_lv<64> > zext_ln14_reg_2852;
    sc_signal< sc_lv<64> > zext_ln14_reg_2852_pp0_iter3_reg;
    sc_signal< sc_lv<32> > grp_fu_1249_p2;
    sc_signal< sc_lv<32> > sum_reg_2857;
    sc_signal< sc_logic > ap_enable_reg_pp0_iter2;
    sc_signal< sc_lv<32> > tmp_i_reg_2873;
    sc_signal< sc_logic > ap_enable_reg_pp0_iter3;
    sc_signal< bool > ap_block_pp0_stage0_subdone;
    sc_signal< sc_logic > ap_condition_pp0_exit_iter0_state16;
    sc_signal< sc_logic > ap_enable_reg_pp0_iter1;
    sc_signal< bool > ap_block_pp0_stage2_subdone;
    sc_signal< sc_lv<10> > conv_1_input_address0;
    sc_signal< sc_logic > conv_1_input_ce0;
    sc_signal< sc_logic > conv_1_input_we0;
    sc_signal< sc_lv<32> > conv_1_input_q0;
    sc_signal< sc_logic > conv_1_input_ce1;
    sc_signal< sc_lv<32> > conv_1_input_q1;
    sc_signal< sc_logic > grp_dense_1_fu_812_ap_start;
    sc_signal< sc_logic > grp_dense_1_fu_812_ap_idle;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_0_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_0_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_0_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_0_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_1_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_1_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_1_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_1_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_2_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_2_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_2_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_2_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_3_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_3_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_3_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_3_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_4_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_4_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_4_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_4_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_5_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_5_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_5_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_5_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_6_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_6_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_6_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_6_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_7_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_7_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_7_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_7_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_8_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_8_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_8_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_8_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_9_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_9_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_9_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_9_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_10_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_10_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_10_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_10_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_11_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_11_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_11_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_11_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_12_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_12_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_12_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_12_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_13_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_13_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_13_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_13_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_14_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_14_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_14_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_14_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_15_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_15_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_15_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_15_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_16_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_16_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_16_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_16_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_17_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_17_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_17_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_17_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_18_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_18_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_18_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_18_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_19_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_19_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_19_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_19_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_20_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_20_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_20_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_20_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_21_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_21_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_21_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_21_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_22_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_22_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_22_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_22_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_23_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_23_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_23_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_23_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_24_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_24_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_24_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_24_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_25_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_25_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_25_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_25_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_26_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_26_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_26_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_26_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_27_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_27_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_27_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_27_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_28_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_28_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_28_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_28_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_29_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_29_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_29_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_29_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_30_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_30_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_30_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_30_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_31_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_31_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_31_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_31_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_32_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_32_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_32_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_32_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_33_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_33_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_33_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_33_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_34_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_34_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_34_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_34_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_35_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_35_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_35_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_35_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_36_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_36_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_36_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_36_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_37_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_37_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_37_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_37_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_38_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_38_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_38_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_38_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_39_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_39_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_39_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_39_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_40_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_40_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_40_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_40_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_41_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_41_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_41_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_41_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_42_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_42_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_42_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_42_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_43_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_43_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_43_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_43_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_44_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_44_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_44_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_44_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_45_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_45_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_45_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_45_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_46_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_46_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_46_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_46_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_47_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_47_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_47_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_47_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_48_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_48_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_48_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_48_ce1;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_49_address0;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_49_ce0;
    sc_signal< sc_lv<3> > grp_dense_1_fu_812_flat_array_49_address1;
    sc_signal< sc_logic > grp_dense_1_fu_812_flat_array_49_ce1;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_0;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_1;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_2;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_3;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_4;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_5;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_6;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_7;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_8;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_9;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_10;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_11;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_12;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_13;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_14;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_15;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_16;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_17;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_18;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_19;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_20;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_21;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_22;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_23;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_24;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_25;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_26;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_27;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_28;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_29;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_30;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_31;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_32;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_33;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_34;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_35;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_36;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_37;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_38;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_39;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_40;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_41;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_42;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_43;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_44;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_45;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_46;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_47;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_48;
    sc_signal< sc_lv<32> > grp_dense_1_fu_812_ap_return_49;
    sc_signal< sc_logic > grp_conv_2_fu_970_ap_start;
    sc_signal< sc_logic > grp_conv_2_fu_970_ap_done;
    sc_signal< sc_logic > grp_conv_2_fu_970_ap_idle;
    sc_signal< sc_logic > grp_conv_2_fu_970_ap_ready;
    sc_signal< sc_lv<11> > grp_conv_2_fu_970_conv_out_address0;
    sc_signal< sc_logic > grp_conv_2_fu_970_conv_out_ce0;
    sc_signal< sc_logic > grp_conv_2_fu_970_conv_out_we0;
    sc_signal< sc_lv<32> > grp_conv_2_fu_970_conv_out_d0;
    sc_signal< sc_lv<8> > grp_conv_2_fu_970_max_pool_1_out_0_address0;
    sc_signal< sc_logic > grp_conv_2_fu_970_max_pool_1_out_0_ce0;
    sc_signal< sc_lv<8> > grp_conv_2_fu_970_max_pool_1_out_0_address1;
    sc_signal< sc_logic > grp_conv_2_fu_970_max_pool_1_out_0_ce1;
    sc_signal< sc_lv<8> > grp_conv_2_fu_970_max_pool_1_out_1_address0;
    sc_signal< sc_logic > grp_conv_2_fu_970_max_pool_1_out_1_ce0;
    sc_signal< sc_lv<8> > grp_conv_2_fu_970_max_pool_1_out_1_address1;
    sc_signal< sc_logic > grp_conv_2_fu_970_max_pool_1_out_1_ce1;
    sc_signal< sc_lv<8> > grp_conv_2_fu_970_max_pool_1_out_2_address0;
    sc_signal< sc_logic > grp_conv_2_fu_970_max_pool_1_out_2_ce0;
    sc_signal< sc_lv<8> > grp_conv_2_fu_970_max_pool_1_out_2_address1;
    sc_signal< sc_logic > grp_conv_2_fu_970_max_pool_1_out_2_ce1;
    sc_signal< sc_lv<8> > grp_conv_2_fu_970_max_pool_1_out_3_address0;
    sc_signal< sc_logic > grp_conv_2_fu_970_max_pool_1_out_3_ce0;
    sc_signal< sc_lv<8> > grp_conv_2_fu_970_max_pool_1_out_3_address1;
    sc_signal< sc_logic > grp_conv_2_fu_970_max_pool_1_out_3_ce1;
    sc_signal< sc_lv<8> > grp_conv_2_fu_970_max_pool_1_out_4_address0;
    sc_signal< sc_logic > grp_conv_2_fu_970_max_pool_1_out_4_ce0;
    sc_signal< sc_lv<8> > grp_conv_2_fu_970_max_pool_1_out_4_address1;
    sc_signal< sc_logic > grp_conv_2_fu_970_max_pool_1_out_4_ce1;
    sc_signal< sc_lv<8> > grp_conv_2_fu_970_max_pool_1_out_5_address0;
    sc_signal< sc_logic > grp_conv_2_fu_970_max_pool_1_out_5_ce0;
    sc_signal< sc_lv<8> > grp_conv_2_fu_970_max_pool_1_out_5_address1;
    sc_signal< sc_logic > grp_conv_2_fu_970_max_pool_1_out_5_ce1;
    sc_signal< sc_logic > grp_conv_1_fu_1098_ap_start;
    sc_signal< sc_logic > grp_conv_1_fu_1098_ap_done;
    sc_signal< sc_logic > grp_conv_1_fu_1098_ap_idle;
    sc_signal< sc_logic > grp_conv_1_fu_1098_ap_ready;
    sc_signal< sc_lv<10> > grp_conv_1_fu_1098_input_r_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1098_input_r_ce0;
    sc_signal< sc_lv<10> > grp_conv_1_fu_1098_input_r_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1098_input_r_ce1;
    sc_signal< sc_lv<12> > grp_conv_1_fu_1098_conv_1_out_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1098_conv_1_out_ce0;
    sc_signal< sc_logic > grp_conv_1_fu_1098_conv_1_out_we0;
    sc_signal< sc_lv<32> > grp_conv_1_fu_1098_conv_1_out_d0;
    sc_signal< sc_lv<12> > grp_conv_1_fu_1098_conv_1_out_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1098_conv_1_out_ce1;
    sc_signal< sc_logic > grp_conv_1_fu_1098_conv_1_out_we1;
    sc_signal< sc_lv<32> > grp_conv_1_fu_1098_conv_1_out_d1;
    sc_signal< sc_logic > grp_dense_out_fu_1105_ap_start;
    sc_signal< sc_logic > grp_dense_out_fu_1105_ap_done;
    sc_signal< sc_logic > grp_dense_out_fu_1105_ap_idle;
    sc_signal< sc_logic > grp_dense_out_fu_1105_ap_ready;
    sc_signal< sc_lv<32> > grp_dense_out_fu_1105_prediction_Addr_A;
    sc_signal< sc_logic > grp_dense_out_fu_1105_prediction_EN_A;
    sc_signal< sc_lv<4> > grp_dense_out_fu_1105_prediction_WEN_A;
    sc_signal< sc_lv<32> > grp_dense_out_fu_1105_prediction_Din_A;
    sc_signal< sc_lv<5> > grp_dense_out_fu_1105_dense_2_out_address0;
    sc_signal< sc_logic > grp_dense_out_fu_1105_dense_2_out_ce0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1117_ap_start;
    sc_signal< sc_logic > grp_max_pool_2_fu_1117_ap_done;
    sc_signal< sc_logic > grp_max_pool_2_fu_1117_ap_idle;
    sc_signal< sc_logic > grp_max_pool_2_fu_1117_ap_ready;
    sc_signal< sc_lv<9> > grp_max_pool_2_fu_1117_max_pool_2_out_address0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1117_max_pool_2_out_ce0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1117_max_pool_2_out_we0;
    sc_signal< sc_lv<32> > grp_max_pool_2_fu_1117_max_pool_2_out_d0;
    sc_signal< sc_lv<11> > grp_max_pool_2_fu_1117_conv_2_out_address0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1117_conv_2_out_ce0;
    sc_signal< sc_lv<11> > grp_max_pool_2_fu_1117_conv_2_out_address1;
    sc_signal< sc_logic > grp_max_pool_2_fu_1117_conv_2_out_ce1;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_ap_start;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_ap_done;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_ap_idle;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_ap_ready;
    sc_signal< sc_lv<12> > grp_max_pool_1_fu_1125_conv_out_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_conv_out_ce0;
    sc_signal< sc_lv<12> > grp_max_pool_1_fu_1125_conv_out_address1;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_conv_out_ce1;
    sc_signal< sc_lv<8> > grp_max_pool_1_fu_1125_max_pool_out_0_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_max_pool_out_0_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_max_pool_out_0_we0;
    sc_signal< sc_lv<32> > grp_max_pool_1_fu_1125_max_pool_out_0_d0;
    sc_signal< sc_lv<8> > grp_max_pool_1_fu_1125_max_pool_out_1_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_max_pool_out_1_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_max_pool_out_1_we0;
    sc_signal< sc_lv<32> > grp_max_pool_1_fu_1125_max_pool_out_1_d0;
    sc_signal< sc_lv<8> > grp_max_pool_1_fu_1125_max_pool_out_2_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_max_pool_out_2_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_max_pool_out_2_we0;
    sc_signal< sc_lv<32> > grp_max_pool_1_fu_1125_max_pool_out_2_d0;
    sc_signal< sc_lv<8> > grp_max_pool_1_fu_1125_max_pool_out_3_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_max_pool_out_3_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_max_pool_out_3_we0;
    sc_signal< sc_lv<32> > grp_max_pool_1_fu_1125_max_pool_out_3_d0;
    sc_signal< sc_lv<8> > grp_max_pool_1_fu_1125_max_pool_out_4_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_max_pool_out_4_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_max_pool_out_4_we0;
    sc_signal< sc_lv<32> > grp_max_pool_1_fu_1125_max_pool_out_4_d0;
    sc_signal< sc_lv<8> > grp_max_pool_1_fu_1125_max_pool_out_5_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_max_pool_out_5_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_max_pool_out_5_we0;
    sc_signal< sc_lv<32> > grp_max_pool_1_fu_1125_max_pool_out_5_d0;
    sc_signal< sc_logic > grp_flat_fu_1143_ap_start;
    sc_signal< sc_logic > grp_flat_fu_1143_ap_done;
    sc_signal< sc_logic > grp_flat_fu_1143_ap_idle;
    sc_signal< sc_logic > grp_flat_fu_1143_ap_ready;
    sc_signal< sc_lv<9> > grp_flat_fu_1143_max_pool_out_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_max_pool_out_ce0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_0_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_0_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_0_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_0_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_1_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_1_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_1_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_1_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_2_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_2_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_2_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_2_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_3_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_3_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_3_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_3_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_4_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_4_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_4_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_4_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_5_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_5_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_5_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_5_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_6_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_6_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_6_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_6_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_7_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_7_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_7_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_7_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_8_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_8_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_8_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_8_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_9_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_9_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_9_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_9_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_10_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_10_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_10_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_10_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_11_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_11_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_11_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_11_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_12_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_12_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_12_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_12_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_13_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_13_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_13_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_13_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_14_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_14_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_14_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_14_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_15_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_15_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_15_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_15_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_16_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_16_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_16_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_16_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_17_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_17_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_17_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_17_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_18_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_18_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_18_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_18_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_19_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_19_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_19_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_19_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_20_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_20_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_20_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_20_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_21_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_21_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_21_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_21_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_22_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_22_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_22_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_22_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_23_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_23_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_23_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_23_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_24_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_24_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_24_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_24_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_25_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_25_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_25_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_25_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_26_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_26_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_26_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_26_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_27_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_27_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_27_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_27_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_28_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_28_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_28_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_28_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_29_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_29_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_29_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_29_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_30_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_30_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_30_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_30_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_31_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_31_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_31_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_31_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_32_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_32_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_32_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_32_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_33_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_33_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_33_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_33_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_34_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_34_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_34_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_34_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_35_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_35_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_35_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_35_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_36_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_36_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_36_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_36_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_37_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_37_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_37_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_37_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_38_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_38_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_38_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_38_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_39_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_39_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_39_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_39_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_40_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_40_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_40_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_40_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_41_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_41_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_41_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_41_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_42_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_42_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_42_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_42_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_43_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_43_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_43_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_43_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_44_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_44_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_44_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_44_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_45_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_45_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_45_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_45_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_46_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_46_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_46_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_46_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_47_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_47_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_47_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_47_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_48_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_48_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_48_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_48_d0;
    sc_signal< sc_lv<3> > grp_flat_fu_1143_flat_array_49_address0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_49_ce0;
    sc_signal< sc_logic > grp_flat_fu_1143_flat_array_49_we0;
    sc_signal< sc_lv<32> > grp_flat_fu_1143_flat_array_49_d0;
    sc_signal< sc_lv<10> > ix_in_0_reg_617;
    sc_signal< sc_lv<5> > i_0_reg_629;
    sc_signal< sc_lv<10> > ix_in_1_reg_640;
    sc_signal< sc_logic > ap_CS_fsm_state4;
    sc_signal< sc_lv<5> > j_0_reg_650;
    sc_signal< sc_lv<11> > ap_phi_mux_indvar_flatten_phi_fu_665_p4;
    sc_signal< bool > ap_block_pp0_stage0;
    sc_signal< sc_lv<5> > ap_phi_mux_i_0_i_phi_fu_676_p4;
    sc_signal< sc_lv<32> > ap_phi_mux_sum_0_i_phi_fu_687_p4;
    sc_signal< sc_lv<6> > ap_phi_mux_j_0_i_phi_fu_699_p4;
    sc_signal< sc_lv<32> > ap_phi_reg_pp0_iter0_UnifiedRetVal_i_reg_706;
    sc_signal< sc_logic > grp_dense_1_fu_812_ap_start_reg;
    sc_signal< sc_logic > grp_conv_2_fu_970_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state8;
    sc_signal< sc_logic > ap_CS_fsm_state9;
    sc_signal< sc_logic > grp_conv_1_fu_1098_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state5;
    sc_signal< sc_logic > grp_dense_out_fu_1105_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state28;
    sc_signal< sc_logic > ap_CS_fsm_state29;
    sc_signal< sc_logic > grp_max_pool_2_fu_1117_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state10;
    sc_signal< sc_logic > ap_CS_fsm_state11;
    sc_signal< sc_logic > grp_max_pool_1_fu_1125_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state6;
    sc_signal< sc_logic > ap_CS_fsm_state7;
    sc_signal< sc_logic > grp_flat_fu_1143_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state12;
    sc_signal< sc_logic > ap_CS_fsm_state13;
    sc_signal< sc_lv<64> > zext_ln27_1_fu_1326_p1;
    sc_signal< sc_lv<64> > sext_ln27_fu_1346_p1;
    sc_signal< sc_lv<64> > sext_ln14_fu_2180_p1;
    sc_signal< bool > ap_block_pp0_stage2;
    sc_signal< sc_lv<32> > cnn_input_Addr_A_orig;
    sc_signal< sc_lv<32> > grp_fu_1249_p0;
    sc_signal< sc_lv<32> > grp_fu_1249_p1;
    sc_signal< bool > ap_block_pp0_stage1;
    sc_signal< sc_lv<10> > tmp_57_fu_1284_p3;
    sc_signal< sc_lv<7> > tmp_58_fu_1296_p3;
    sc_signal< sc_lv<11> > zext_ln27_fu_1292_p1;
    sc_signal< sc_lv<11> > zext_ln27_2_fu_1304_p1;
    sc_signal< sc_lv<11> > zext_ln27_3_fu_1331_p1;
    sc_signal< sc_lv<5> > i_1_fu_2112_p2;
    sc_signal< sc_lv<11> > tmp_59_fu_2144_p3;
    sc_signal< sc_lv<7> > tmp_60_fu_2156_p3;
    sc_signal< sc_lv<12> > zext_ln14_113_fu_2152_p1;
    sc_signal< sc_lv<12> > zext_ln14_114_fu_2164_p1;
    sc_signal< sc_lv<12> > sub_ln14_fu_2168_p2;
    sc_signal< sc_lv<12> > zext_ln13_fu_2140_p1;
    sc_signal< sc_lv<12> > add_ln14_fu_2174_p2;
    sc_signal< sc_lv<32> > bitcast_ln19_fu_2207_p1;
    sc_signal< sc_lv<8> > tmp_fu_2210_p4;
    sc_signal< sc_lv<23> > trunc_ln19_fu_2220_p1;
    sc_signal< sc_lv<1> > icmp_ln19_2_fu_2230_p2;
    sc_signal< sc_lv<1> > icmp_ln19_fu_2224_p2;
    sc_signal< sc_lv<1> > or_ln19_fu_2236_p2;
    sc_signal< sc_lv<1> > grp_fu_1260_p2;
    sc_signal< sc_lv<1> > and_ln19_fu_2242_p2;
    sc_signal< bool > ap_block_pp0_stage1_00001;
    sc_signal< sc_lv<20> > ap_NS_fsm;
    sc_signal< bool > ap_block_pp0_stage1_subdone;
    sc_signal< sc_logic > ap_idle_pp0;
    sc_signal< sc_logic > ap_enable_pp0;
    sc_signal< bool > ap_condition_2322;
    sc_signal< bool > ap_condition_1165;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<20> ap_ST_fsm_state1;
    static const sc_lv<20> ap_ST_fsm_state2;
    static const sc_lv<20> ap_ST_fsm_state3;
    static const sc_lv<20> ap_ST_fsm_state4;
    static const sc_lv<20> ap_ST_fsm_state5;
    static const sc_lv<20> ap_ST_fsm_state6;
    static const sc_lv<20> ap_ST_fsm_state7;
    static const sc_lv<20> ap_ST_fsm_state8;
    static const sc_lv<20> ap_ST_fsm_state9;
    static const sc_lv<20> ap_ST_fsm_state10;
    static const sc_lv<20> ap_ST_fsm_state11;
    static const sc_lv<20> ap_ST_fsm_state12;
    static const sc_lv<20> ap_ST_fsm_state13;
    static const sc_lv<20> ap_ST_fsm_state14;
    static const sc_lv<20> ap_ST_fsm_state15;
    static const sc_lv<20> ap_ST_fsm_pp0_stage0;
    static const sc_lv<20> ap_ST_fsm_pp0_stage1;
    static const sc_lv<20> ap_ST_fsm_pp0_stage2;
    static const sc_lv<20> ap_ST_fsm_state28;
    static const sc_lv<20> ap_ST_fsm_state29;
    static const sc_lv<32> ap_const_lv32_0;
    static const bool ap_const_boolean_1;
    static const int C_S_AXI_DATA_WIDTH;
    static const sc_lv<32> ap_const_lv32_1;
    static const sc_lv<1> ap_const_lv1_0;
    static const sc_lv<32> ap_const_lv32_2;
    static const sc_lv<32> ap_const_lv32_D;
    static const sc_lv<32> ap_const_lv32_E;
    static const sc_lv<32> ap_const_lv32_F;
    static const bool ap_const_boolean_0;
    static const sc_lv<32> ap_const_lv32_10;
    static const sc_lv<32> ap_const_lv32_11;
    static const sc_lv<1> ap_const_lv1_1;
    static const sc_lv<10> ap_const_lv10_0;
    static const sc_lv<5> ap_const_lv5_0;
    static const sc_lv<32> ap_const_lv32_3;
    static const sc_lv<11> ap_const_lv11_0;
    static const sc_lv<6> ap_const_lv6_0;
    static const sc_lv<6> ap_const_lv6_1;
    static const sc_lv<6> ap_const_lv6_2;
    static const sc_lv<6> ap_const_lv6_3;
    static const sc_lv<6> ap_const_lv6_4;
    static const sc_lv<6> ap_const_lv6_5;
    static const sc_lv<6> ap_const_lv6_6;
    static const sc_lv<6> ap_const_lv6_7;
    static const sc_lv<6> ap_const_lv6_8;
    static const sc_lv<6> ap_const_lv6_9;
    static const sc_lv<6> ap_const_lv6_A;
    static const sc_lv<6> ap_const_lv6_B;
    static const sc_lv<6> ap_const_lv6_C;
    static const sc_lv<6> ap_const_lv6_D;
    static const sc_lv<6> ap_const_lv6_E;
    static const sc_lv<6> ap_const_lv6_F;
    static const sc_lv<6> ap_const_lv6_10;
    static const sc_lv<6> ap_const_lv6_11;
    static const sc_lv<6> ap_const_lv6_12;
    static const sc_lv<6> ap_const_lv6_13;
    static const sc_lv<6> ap_const_lv6_14;
    static const sc_lv<6> ap_const_lv6_15;
    static const sc_lv<6> ap_const_lv6_16;
    static const sc_lv<6> ap_const_lv6_17;
    static const sc_lv<6> ap_const_lv6_18;
    static const sc_lv<6> ap_const_lv6_19;
    static const sc_lv<6> ap_const_lv6_1A;
    static const sc_lv<6> ap_const_lv6_1B;
    static const sc_lv<6> ap_const_lv6_1C;
    static const sc_lv<6> ap_const_lv6_1D;
    static const sc_lv<6> ap_const_lv6_1E;
    static const sc_lv<6> ap_const_lv6_1F;
    static const sc_lv<6> ap_const_lv6_20;
    static const sc_lv<6> ap_const_lv6_21;
    static const sc_lv<6> ap_const_lv6_22;
    static const sc_lv<6> ap_const_lv6_23;
    static const sc_lv<6> ap_const_lv6_24;
    static const sc_lv<6> ap_const_lv6_25;
    static const sc_lv<6> ap_const_lv6_26;
    static const sc_lv<6> ap_const_lv6_27;
    static const sc_lv<6> ap_const_lv6_28;
    static const sc_lv<6> ap_const_lv6_29;
    static const sc_lv<6> ap_const_lv6_2A;
    static const sc_lv<6> ap_const_lv6_2B;
    static const sc_lv<6> ap_const_lv6_2C;
    static const sc_lv<6> ap_const_lv6_2D;
    static const sc_lv<6> ap_const_lv6_2E;
    static const sc_lv<6> ap_const_lv6_2F;
    static const sc_lv<6> ap_const_lv6_30;
    static const sc_lv<6> ap_const_lv6_3F;
    static const sc_lv<6> ap_const_lv6_3E;
    static const sc_lv<6> ap_const_lv6_3D;
    static const sc_lv<6> ap_const_lv6_3C;
    static const sc_lv<6> ap_const_lv6_3B;
    static const sc_lv<6> ap_const_lv6_3A;
    static const sc_lv<6> ap_const_lv6_39;
    static const sc_lv<6> ap_const_lv6_38;
    static const sc_lv<6> ap_const_lv6_37;
    static const sc_lv<6> ap_const_lv6_36;
    static const sc_lv<6> ap_const_lv6_35;
    static const sc_lv<6> ap_const_lv6_34;
    static const sc_lv<6> ap_const_lv6_33;
    static const sc_lv<6> ap_const_lv6_32;
    static const sc_lv<6> ap_const_lv6_31;
    static const sc_lv<32> ap_const_lv32_7;
    static const sc_lv<32> ap_const_lv32_8;
    static const sc_lv<32> ap_const_lv32_4;
    static const sc_lv<32> ap_const_lv32_12;
    static const sc_lv<32> ap_const_lv32_13;
    static const sc_lv<32> ap_const_lv32_9;
    static const sc_lv<32> ap_const_lv32_A;
    static const sc_lv<32> ap_const_lv32_5;
    static const sc_lv<32> ap_const_lv32_6;
    static const sc_lv<32> ap_const_lv32_B;
    static const sc_lv<32> ap_const_lv32_C;
    static const sc_lv<5> ap_const_lv5_1C;
    static const sc_lv<5> ap_const_lv5_1;
    static const sc_lv<10> ap_const_lv10_1C;
    static const sc_lv<2> ap_const_lv2_0;
    static const sc_lv<10> ap_const_lv10_1;
    static const sc_lv<11> ap_const_lv11_5DC;
    static const sc_lv<11> ap_const_lv11_1;
    static const sc_lv<32> ap_const_lv32_17;
    static const sc_lv<32> ap_const_lv32_1E;
    static const sc_lv<8> ap_const_lv8_FF;
    static const sc_lv<23> ap_const_lv23_0;
    static const sc_lv<5> ap_const_lv5_4;
    static const sc_lv<4> ap_const_lv4_0;
    // Thread declarations
    void thread_ap_var_for_const0();
    void thread_ap_var_for_const1();
    void thread_ap_var_for_const2();
    void thread_ap_clk_no_reset_();
    void thread_add_ln14_fu_2174_p2();
    void thread_add_ln27_fu_1335_p2();
    void thread_add_ln28_fu_1340_p2();
    void thread_add_ln9_fu_2106_p2();
    void thread_and_ln19_fu_2242_p2();
    void thread_ap_CS_fsm_pp0_stage0();
    void thread_ap_CS_fsm_pp0_stage1();
    void thread_ap_CS_fsm_pp0_stage2();
    void thread_ap_CS_fsm_state1();
    void thread_ap_CS_fsm_state10();
    void thread_ap_CS_fsm_state11();
    void thread_ap_CS_fsm_state12();
    void thread_ap_CS_fsm_state13();
    void thread_ap_CS_fsm_state14();
    void thread_ap_CS_fsm_state15();
    void thread_ap_CS_fsm_state2();
    void thread_ap_CS_fsm_state28();
    void thread_ap_CS_fsm_state29();
    void thread_ap_CS_fsm_state3();
    void thread_ap_CS_fsm_state4();
    void thread_ap_CS_fsm_state5();
    void thread_ap_CS_fsm_state6();
    void thread_ap_CS_fsm_state7();
    void thread_ap_CS_fsm_state8();
    void thread_ap_CS_fsm_state9();
    void thread_ap_block_pp0_stage0();
    void thread_ap_block_pp0_stage0_11001();
    void thread_ap_block_pp0_stage0_subdone();
    void thread_ap_block_pp0_stage1();
    void thread_ap_block_pp0_stage1_00001();
    void thread_ap_block_pp0_stage1_11001();
    void thread_ap_block_pp0_stage1_subdone();
    void thread_ap_block_pp0_stage2();
    void thread_ap_block_pp0_stage2_11001();
    void thread_ap_block_pp0_stage2_subdone();
    void thread_ap_block_state16_pp0_stage0_iter0();
    void thread_ap_block_state17_pp0_stage1_iter0();
    void thread_ap_block_state18_pp0_stage2_iter0();
    void thread_ap_block_state19_pp0_stage0_iter1();
    void thread_ap_block_state20_pp0_stage1_iter1();
    void thread_ap_block_state21_pp0_stage2_iter1();
    void thread_ap_block_state22_pp0_stage0_iter2();
    void thread_ap_block_state23_pp0_stage1_iter2();
    void thread_ap_block_state24_pp0_stage2_iter2();
    void thread_ap_block_state25_pp0_stage0_iter3();
    void thread_ap_block_state26_pp0_stage1_iter3();
    void thread_ap_block_state27_pp0_stage2_iter3();
    void thread_ap_condition_1165();
    void thread_ap_condition_2322();
    void thread_ap_condition_pp0_exit_iter0_state16();
    void thread_ap_done();
    void thread_ap_enable_pp0();
    void thread_ap_idle();
    void thread_ap_idle_pp0();
    void thread_ap_phi_mux_i_0_i_phi_fu_676_p4();
    void thread_ap_phi_mux_indvar_flatten_phi_fu_665_p4();
    void thread_ap_phi_mux_j_0_i_phi_fu_699_p4();
    void thread_ap_phi_mux_sum_0_i_phi_fu_687_p4();
    void thread_ap_ready();
    void thread_ap_rst_n_inv();
    void thread_bitcast_ln19_fu_2207_p1();
    void thread_cnn_input_Addr_A();
    void thread_cnn_input_Addr_A_orig();
    void thread_cnn_input_Clk_A();
    void thread_cnn_input_Din_A();
    void thread_cnn_input_EN_A();
    void thread_cnn_input_Rst_A();
    void thread_cnn_input_WEN_A();
    void thread_conv_1_input_address0();
    void thread_conv_1_input_ce0();
    void thread_conv_1_input_ce1();
    void thread_conv_1_input_we0();
    void thread_conv_1_out_address0();
    void thread_conv_1_out_address1();
    void thread_conv_1_out_ce0();
    void thread_conv_1_out_ce1();
    void thread_conv_1_out_we0();
    void thread_conv_1_out_we1();
    void thread_conv_2_out_address0();
    void thread_conv_2_out_ce0();
    void thread_conv_2_out_ce1();
    void thread_conv_2_out_we0();
    void thread_dense_2_bias_address0();
    void thread_dense_2_bias_ce0();
    void thread_dense_2_out_address0();
    void thread_dense_2_out_ce0();
    void thread_dense_2_out_d0();
    void thread_dense_2_out_we0();
    void thread_dense_2_weights_address0();
    void thread_dense_2_weights_ce0();
    void thread_flat_array_0_address0();
    void thread_flat_array_0_ce0();
    void thread_flat_array_0_ce1();
    void thread_flat_array_0_we0();
    void thread_flat_array_10_address0();
    void thread_flat_array_10_ce0();
    void thread_flat_array_10_ce1();
    void thread_flat_array_10_we0();
    void thread_flat_array_11_address0();
    void thread_flat_array_11_ce0();
    void thread_flat_array_11_ce1();
    void thread_flat_array_11_we0();
    void thread_flat_array_12_address0();
    void thread_flat_array_12_ce0();
    void thread_flat_array_12_ce1();
    void thread_flat_array_12_we0();
    void thread_flat_array_13_address0();
    void thread_flat_array_13_ce0();
    void thread_flat_array_13_ce1();
    void thread_flat_array_13_we0();
    void thread_flat_array_14_address0();
    void thread_flat_array_14_ce0();
    void thread_flat_array_14_ce1();
    void thread_flat_array_14_we0();
    void thread_flat_array_15_address0();
    void thread_flat_array_15_ce0();
    void thread_flat_array_15_ce1();
    void thread_flat_array_15_we0();
    void thread_flat_array_16_address0();
    void thread_flat_array_16_ce0();
    void thread_flat_array_16_ce1();
    void thread_flat_array_16_we0();
    void thread_flat_array_17_address0();
    void thread_flat_array_17_ce0();
    void thread_flat_array_17_ce1();
    void thread_flat_array_17_we0();
    void thread_flat_array_18_address0();
    void thread_flat_array_18_ce0();
    void thread_flat_array_18_ce1();
    void thread_flat_array_18_we0();
    void thread_flat_array_19_address0();
    void thread_flat_array_19_ce0();
    void thread_flat_array_19_ce1();
    void thread_flat_array_19_we0();
    void thread_flat_array_1_address0();
    void thread_flat_array_1_ce0();
    void thread_flat_array_1_ce1();
    void thread_flat_array_1_we0();
    void thread_flat_array_20_address0();
    void thread_flat_array_20_ce0();
    void thread_flat_array_20_ce1();
    void thread_flat_array_20_we0();
    void thread_flat_array_21_address0();
    void thread_flat_array_21_ce0();
    void thread_flat_array_21_ce1();
    void thread_flat_array_21_we0();
    void thread_flat_array_22_address0();
    void thread_flat_array_22_ce0();
    void thread_flat_array_22_ce1();
    void thread_flat_array_22_we0();
    void thread_flat_array_23_address0();
    void thread_flat_array_23_ce0();
    void thread_flat_array_23_ce1();
    void thread_flat_array_23_we0();
    void thread_flat_array_24_address0();
    void thread_flat_array_24_ce0();
    void thread_flat_array_24_ce1();
    void thread_flat_array_24_we0();
    void thread_flat_array_25_address0();
    void thread_flat_array_25_ce0();
    void thread_flat_array_25_ce1();
    void thread_flat_array_25_we0();
    void thread_flat_array_26_address0();
    void thread_flat_array_26_ce0();
    void thread_flat_array_26_ce1();
    void thread_flat_array_26_we0();
    void thread_flat_array_27_address0();
    void thread_flat_array_27_ce0();
    void thread_flat_array_27_ce1();
    void thread_flat_array_27_we0();
    void thread_flat_array_28_address0();
    void thread_flat_array_28_ce0();
    void thread_flat_array_28_ce1();
    void thread_flat_array_28_we0();
    void thread_flat_array_29_address0();
    void thread_flat_array_29_ce0();
    void thread_flat_array_29_ce1();
    void thread_flat_array_29_we0();
    void thread_flat_array_2_address0();
    void thread_flat_array_2_ce0();
    void thread_flat_array_2_ce1();
    void thread_flat_array_2_we0();
    void thread_flat_array_30_address0();
    void thread_flat_array_30_ce0();
    void thread_flat_array_30_ce1();
    void thread_flat_array_30_we0();
    void thread_flat_array_31_address0();
    void thread_flat_array_31_ce0();
    void thread_flat_array_31_ce1();
    void thread_flat_array_31_we0();
    void thread_flat_array_32_address0();
    void thread_flat_array_32_ce0();
    void thread_flat_array_32_ce1();
    void thread_flat_array_32_we0();
    void thread_flat_array_33_address0();
    void thread_flat_array_33_ce0();
    void thread_flat_array_33_ce1();
    void thread_flat_array_33_we0();
    void thread_flat_array_34_address0();
    void thread_flat_array_34_ce0();
    void thread_flat_array_34_ce1();
    void thread_flat_array_34_we0();
    void thread_flat_array_35_address0();
    void thread_flat_array_35_ce0();
    void thread_flat_array_35_ce1();
    void thread_flat_array_35_we0();
    void thread_flat_array_36_address0();
    void thread_flat_array_36_ce0();
    void thread_flat_array_36_ce1();
    void thread_flat_array_36_we0();
    void thread_flat_array_37_address0();
    void thread_flat_array_37_ce0();
    void thread_flat_array_37_ce1();
    void thread_flat_array_37_we0();
    void thread_flat_array_38_address0();
    void thread_flat_array_38_ce0();
    void thread_flat_array_38_ce1();
    void thread_flat_array_38_we0();
    void thread_flat_array_39_address0();
    void thread_flat_array_39_ce0();
    void thread_flat_array_39_ce1();
    void thread_flat_array_39_we0();
    void thread_flat_array_3_address0();
    void thread_flat_array_3_ce0();
    void thread_flat_array_3_ce1();
    void thread_flat_array_3_we0();
    void thread_flat_array_40_address0();
    void thread_flat_array_40_ce0();
    void thread_flat_array_40_ce1();
    void thread_flat_array_40_we0();
    void thread_flat_array_41_address0();
    void thread_flat_array_41_ce0();
    void thread_flat_array_41_ce1();
    void thread_flat_array_41_we0();
    void thread_flat_array_42_address0();
    void thread_flat_array_42_ce0();
    void thread_flat_array_42_ce1();
    void thread_flat_array_42_we0();
    void thread_flat_array_43_address0();
    void thread_flat_array_43_ce0();
    void thread_flat_array_43_ce1();
    void thread_flat_array_43_we0();
    void thread_flat_array_44_address0();
    void thread_flat_array_44_ce0();
    void thread_flat_array_44_ce1();
    void thread_flat_array_44_we0();
    void thread_flat_array_45_address0();
    void thread_flat_array_45_ce0();
    void thread_flat_array_45_ce1();
    void thread_flat_array_45_we0();
    void thread_flat_array_46_address0();
    void thread_flat_array_46_ce0();
    void thread_flat_array_46_ce1();
    void thread_flat_array_46_we0();
    void thread_flat_array_47_address0();
    void thread_flat_array_47_ce0();
    void thread_flat_array_47_ce1();
    void thread_flat_array_47_we0();
    void thread_flat_array_48_address0();
    void thread_flat_array_48_ce0();
    void thread_flat_array_48_ce1();
    void thread_flat_array_48_we0();
    void thread_flat_array_49_address0();
    void thread_flat_array_49_ce0();
    void thread_flat_array_49_ce1();
    void thread_flat_array_49_we0();
    void thread_flat_array_4_address0();
    void thread_flat_array_4_ce0();
    void thread_flat_array_4_ce1();
    void thread_flat_array_4_we0();
    void thread_flat_array_5_address0();
    void thread_flat_array_5_ce0();
    void thread_flat_array_5_ce1();
    void thread_flat_array_5_we0();
    void thread_flat_array_6_address0();
    void thread_flat_array_6_ce0();
    void thread_flat_array_6_ce1();
    void thread_flat_array_6_we0();
    void thread_flat_array_7_address0();
    void thread_flat_array_7_ce0();
    void thread_flat_array_7_ce1();
    void thread_flat_array_7_we0();
    void thread_flat_array_8_address0();
    void thread_flat_array_8_ce0();
    void thread_flat_array_8_ce1();
    void thread_flat_array_8_we0();
    void thread_flat_array_9_address0();
    void thread_flat_array_9_ce0();
    void thread_flat_array_9_ce1();
    void thread_flat_array_9_we0();
    void thread_grp_conv_1_fu_1098_ap_start();
    void thread_grp_conv_2_fu_970_ap_start();
    void thread_grp_dense_1_fu_812_ap_start();
    void thread_grp_dense_out_fu_1105_ap_start();
    void thread_grp_flat_fu_1143_ap_start();
    void thread_grp_fu_1249_p0();
    void thread_grp_fu_1249_p1();
    void thread_grp_max_pool_1_fu_1125_ap_start();
    void thread_grp_max_pool_2_fu_1117_ap_start();
    void thread_i_1_fu_2112_p2();
    void thread_i_fu_1272_p2();
    void thread_icmp_ln13_1_fu_2198_p2();
    void thread_icmp_ln13_fu_2118_p2();
    void thread_icmp_ln19_2_fu_2230_p2();
    void thread_icmp_ln19_fu_2224_p2();
    void thread_icmp_ln23_fu_1266_p2();
    void thread_icmp_ln25_fu_1314_p2();
    void thread_icmp_ln9_fu_2100_p2();
    void thread_ix_in_fu_1278_p2();
    void thread_j_1_fu_2185_p2();
    void thread_j_fu_1320_p2();
    void thread_max_pool_1_out_0_address0();
    void thread_max_pool_1_out_0_ce0();
    void thread_max_pool_1_out_0_ce1();
    void thread_max_pool_1_out_0_we0();
    void thread_max_pool_1_out_1_address0();
    void thread_max_pool_1_out_1_ce0();
    void thread_max_pool_1_out_1_ce1();
    void thread_max_pool_1_out_1_we0();
    void thread_max_pool_1_out_2_address0();
    void thread_max_pool_1_out_2_ce0();
    void thread_max_pool_1_out_2_ce1();
    void thread_max_pool_1_out_2_we0();
    void thread_max_pool_1_out_3_address0();
    void thread_max_pool_1_out_3_ce0();
    void thread_max_pool_1_out_3_ce1();
    void thread_max_pool_1_out_3_we0();
    void thread_max_pool_1_out_4_address0();
    void thread_max_pool_1_out_4_ce0();
    void thread_max_pool_1_out_4_ce1();
    void thread_max_pool_1_out_4_we0();
    void thread_max_pool_1_out_5_address0();
    void thread_max_pool_1_out_5_ce0();
    void thread_max_pool_1_out_5_ce1();
    void thread_max_pool_1_out_5_we0();
    void thread_max_pool_2_out_address0();
    void thread_max_pool_2_out_ce0();
    void thread_max_pool_2_out_we0();
    void thread_or_ln19_fu_2236_p2();
    void thread_prediction_Addr_A();
    void thread_prediction_Clk_A();
    void thread_prediction_Din_A();
    void thread_prediction_EN_A();
    void thread_prediction_Rst_A();
    void thread_prediction_WEN_A();
    void thread_select_ln14_1_fu_2124_p3();
    void thread_select_ln14_2_fu_2132_p3();
    void thread_select_ln14_fu_2190_p3();
    void thread_sext_ln14_fu_2180_p1();
    void thread_sext_ln27_fu_1346_p1();
    void thread_sub_ln14_fu_2168_p2();
    void thread_sub_ln27_fu_1308_p2();
    void thread_tmp_57_fu_1284_p3();
    void thread_tmp_58_fu_1296_p3();
    void thread_tmp_59_fu_2144_p3();
    void thread_tmp_60_fu_2156_p3();
    void thread_tmp_fu_2210_p4();
    void thread_trunc_ln19_fu_2220_p1();
    void thread_zext_ln13_fu_2140_p1();
    void thread_zext_ln14_113_fu_2152_p1();
    void thread_zext_ln14_114_fu_2164_p1();
    void thread_zext_ln14_fu_2203_p1();
    void thread_zext_ln27_1_fu_1326_p1();
    void thread_zext_ln27_2_fu_1304_p1();
    void thread_zext_ln27_3_fu_1331_p1();
    void thread_zext_ln27_fu_1292_p1();
    void thread_ap_NS_fsm();
    void thread_hdltv_gen();
};

}

using namespace ap_rtl;

#endif
