<stg><name>MPI_Recv.1.2221</name>


<trans_list>

<trans id="684" from="1" to="12">
<condition id="405">
<or_exp></or_exp>
</condition>
</trans>

<trans id="685" from="1" to="19">
<condition id="406">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="686" from="1" to="2">
<condition id="408">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="701" from="1" to="5">
<condition id="425">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="798" from="2" to="3">
<condition id="529">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="799" from="3" to="4">
<condition id="530">
<or_exp><and_exp><literal name="icmp" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="800" from="3" to="2">
<condition id="531">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="699" from="4" to="19">
<condition id="423">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="702" from="5" to="6">
<condition id="426">
<or_exp><and_exp><literal name="tmp_71" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="717" from="5" to="12">
<condition id="444">
<or_exp><and_exp><literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="704" from="6" to="7">
<condition id="428">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="705" from="6" to="8">
<condition id="429">
<or_exp><and_exp><literal name="tmp_73" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="707" from="7" to="8">
<condition id="431">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="709" from="8" to="9">
<condition id="433">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_76" val="1"/>
<literal name="tmp_79" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="710" from="8" to="5">
<condition id="435">
<or_exp><and_exp><literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="tmp_76" val="0"/>
</and_exp><and_exp><literal name="tmp_79" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="712" from="9" to="10">
<condition id="438">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="713" from="10" to="11">
<condition id="439">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="716" from="10" to="19">
<condition id="443">
<or_exp><and_exp><literal name="tmp_90" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="715" from="11" to="10">
<condition id="442">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="718" from="12" to="12">
<condition id="446">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="719" from="12" to="13">
<condition id="447">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="757" from="12" to="25">
<condition id="487">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="795" from="12" to="19">
<condition id="527">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="721" from="13" to="14">
<condition id="449">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="739" from="13" to="20">
<condition id="468">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="756" from="13" to="19">
<condition id="486">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="723" from="14" to="15">
<condition id="451">
<or_exp><and_exp><literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="724" from="14" to="19">
<condition id="452">
<or_exp><and_exp><literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="726" from="15" to="16">
<condition id="454">
<or_exp><and_exp><literal name="tmp_143" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="727" from="15" to="19">
<condition id="455">
<or_exp><and_exp><literal name="tmp_143" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="729" from="16" to="17">
<condition id="457">
<or_exp><and_exp><literal name="float_clr2snd_array_36" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="730" from="16" to="19">
<condition id="458">
<or_exp><and_exp><literal name="float_clr2snd_array_36" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="732" from="17" to="18">
<condition id="460">
<or_exp><and_exp><literal name="tmp_150" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="733" from="17" to="19">
<condition id="461">
<or_exp><and_exp><literal name="tmp_150" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="735" from="18" to="19">
<condition id="463">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="737" from="19" to="13">
<condition id="466">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_131" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_136" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_143" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_142" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="float_clr2snd_array_36" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_146" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_150" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_149" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_153" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_152" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_154" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="775" from="19" to="25">
<condition id="506">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="tmp_121" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_127" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="tmp_126" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="int_request_array_PK_6" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="tmp_141" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="tmp_144" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="tmp_147" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_151" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="741" from="20" to="19">
<condition id="471">
<or_exp><and_exp><literal name="tmp_131" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="742" from="20" to="21">
<condition id="470">
<or_exp><and_exp><literal name="tmp_131" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="744" from="21" to="19">
<condition id="474">
<or_exp><and_exp><literal name="tmp_136" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="745" from="21" to="22">
<condition id="473">
<or_exp><and_exp><literal name="tmp_136" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="747" from="22" to="19">
<condition id="477">
<or_exp><and_exp><literal name="tmp_142" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="748" from="22" to="23">
<condition id="476">
<or_exp><and_exp><literal name="tmp_142" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="750" from="23" to="19">
<condition id="480">
<or_exp><and_exp><literal name="tmp_146" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="751" from="23" to="24">
<condition id="479">
<or_exp><and_exp><literal name="tmp_146" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="753" from="24" to="19">
<condition id="482">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="759" from="25" to="26">
<condition id="489">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="777" from="25" to="31">
<condition id="508">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="794" from="25" to="19">
<condition id="526">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="761" from="26" to="19">
<condition id="492">
<or_exp><and_exp><literal name="tmp_127" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="762" from="26" to="27">
<condition id="491">
<or_exp><and_exp><literal name="tmp_127" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="764" from="27" to="19">
<condition id="495">
<or_exp><and_exp><literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="765" from="27" to="28">
<condition id="494">
<or_exp><and_exp><literal name="tmp_135" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="767" from="28" to="19">
<condition id="498">
<or_exp><and_exp><literal name="int_clr2snd_array_PK_6" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="768" from="28" to="29">
<condition id="497">
<or_exp><and_exp><literal name="int_clr2snd_array_PK_6" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="770" from="29" to="19">
<condition id="501">
<or_exp><and_exp><literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="771" from="29" to="30">
<condition id="500">
<or_exp><and_exp><literal name="tmp_145" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="773" from="30" to="19">
<condition id="503">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="779" from="31" to="19">
<condition id="511">
<or_exp><and_exp><literal name="tmp_121" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="780" from="31" to="32">
<condition id="510">
<or_exp><and_exp><literal name="tmp_121" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="782" from="32" to="19">
<condition id="514">
<or_exp><and_exp><literal name="tmp_126" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="783" from="32" to="33">
<condition id="513">
<or_exp><and_exp><literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="785" from="33" to="19">
<condition id="516">
<or_exp><and_exp><literal name="int_request_array_PK_6" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="786" from="33" to="34">
<condition id="517">
<or_exp><and_exp><literal name="int_request_array_PK_6" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="788" from="34" to="19">
<condition id="520">
<or_exp><and_exp><literal name="tmp_141" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="789" from="34" to="35">
<condition id="519">
<or_exp><and_exp><literal name="tmp_141" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="791" from="35" to="19">
<condition id="522">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="41" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
codeRepl:0  %p_read_2 = call float @_ssdm_op_Read.ap_auto.float(float %p_read3)

]]></Node>
<StgValue><ssdm name="p_read_2"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="42" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
codeRepl:1  %p_read_3 = call float @_ssdm_op_Read.ap_auto.float(float %p_read2)

]]></Node>
<StgValue><ssdm name="p_read_3"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="43" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
codeRepl:2  %p_read_4 = call float @_ssdm_op_Read.ap_auto.float(float %p_read1)

]]></Node>
<StgValue><ssdm name="p_read_4"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="44" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
codeRepl:3  %p_read11 = call float @_ssdm_op_Read.ap_auto.float(float %p_read)

]]></Node>
<StgValue><ssdm name="p_read11"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="45" bw="0" op_0_bw="0" op_1_bw="144" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
codeRepl:4  call void (...)* @_ssdm_op_SpecInterface(i144* @stream_in_V, [5 x i8]* @p_str10, i32 0, i32 0, [5 x i8]* @p_str11, i32 0, i32 0, [1 x i8]* @p_str8, [1 x i8]* @p_str8, [1 x i8]* @p_str8, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str8, [1 x i8]* @p_str8)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="46" bw="0" op_0_bw="0" op_1_bw="144" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
codeRepl:5  call void (...)* @_ssdm_op_SpecInterface(i144* @stream_out_V, [5 x i8]* @p_str10, i32 0, i32 0, [5 x i8]* @p_str11, i32 0, i32 0, [1 x i8]* @p_str8, [1 x i8]* @p_str8, [1 x i8]* @p_str8, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str8, [1 x i8]* @p_str8)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="47" bw="2" op_0_bw="2">
<![CDATA[
codeRepl:6  %state_1_load = load i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name="state_1_load"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="48" bw="8" op_0_bw="8">
<![CDATA[
codeRepl:7  %pkt_out_dest_V = load i8* @envlp_SRC_V_1, align 1

]]></Node>
<StgValue><ssdm name="pkt_out_dest_V"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="49" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0" op_8_bw="2" op_9_bw="0">
<![CDATA[
codeRepl:8  switch i2 %state_1_load, label %._crit_edge17 [
    i2 0, label %.preheader632.preheader
    i2 1, label %47
    i2 -2, label %.preheader622.preheader
    i2 -1, label %68
  ]

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 0, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="16" op_0_bw="8">
<![CDATA[
:1  %error_DEST_V = zext i8 %pkt_out_dest_V to i16

]]></Node>
<StgValue><ssdm name="error_DEST_V"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="16" op_0_bw="16">
<![CDATA[
:2  %id_in_V_load_4 = load i16* @id_in_V, align 2

]]></Node>
<StgValue><ssdm name="id_in_V_load_4"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="8" op_0_bw="16">
<![CDATA[
:3  %error_SRC_V = trunc i16 %id_in_V_load_4 to i8

]]></Node>
<StgValue><ssdm name="error_SRC_V"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="64" op_0_bw="64" op_1_bw="4" op_2_bw="4" op_3_bw="8" op_4_bw="24" op_5_bw="8" op_6_bw="16">
<![CDATA[
:4  %p_Result_7 = call i64 @_ssdm_op_BitConcatenate.i64.i4.i4.i8.i24.i8.i16(i4 undef, i4 undef, i8 undef, i24 5, i8 %error_SRC_V, i16 %error_DEST_V)

]]></Node>
<StgValue><ssdm name="p_Result_7"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="137" op_0_bw="137" op_1_bw="137" op_2_bw="64" op_3_bw="32" op_4_bw="32">
<![CDATA[
:5  %tmp_4 = call i137 @llvm.part.set.i137.i64(i137 undef, i64 %p_Result_7, i32 0, i32 63)

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="137" op_0_bw="137" op_1_bw="137" op_2_bw="8" op_3_bw="32" op_4_bw="32">
<![CDATA[
:6  %tmp_4_3 = call i137 @llvm.part.set.i137.i8(i137 %tmp_4, i8 -1, i32 64, i32 71)

]]></Node>
<StgValue><ssdm name="tmp_4_3"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="57" op_0_bw="57" op_1_bw="8" op_2_bw="8" op_3_bw="41">
<![CDATA[
:7  %tmp_32 = call i57 @_ssdm_op_BitConcatenate.i57.i8.i8.i41(i8 %pkt_out_dest_V, i8 %error_SRC_V, i41 -1099511627775)

]]></Node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="137" op_0_bw="137" op_1_bw="137" op_2_bw="57" op_3_bw="32" op_4_bw="32">
<![CDATA[
:8  %tmp_4_4 = call i137 @_ssdm_op_PartSet.i137.i137.i57.i32.i32(i137 %tmp_4_3, i57 %tmp_32, i32 80, i32 136)

]]></Node>
<StgValue><ssdm name="tmp_4_4"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="144" op_0_bw="137">
<![CDATA[
:9  %tmp_4_cast = zext i137 %tmp_4_4 to i144

]]></Node>
<StgValue><ssdm name="tmp_4_cast"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="0" op_0_bw="0" op_1_bw="144" op_2_bw="144">
<![CDATA[
:10  call void @_ssdm_op_Write.axis.volatile.i144P(i144* @stream_out_V, i144 %tmp_4_cast)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="0" op_0_bw="0">
<![CDATA[
:11  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="32" op_0_bw="32">
<![CDATA[
.preheader622.preheader:0  %buf3 = alloca float

]]></Node>
<StgValue><ssdm name="buf3"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="1" op_0_bw="32">
<![CDATA[
.preheader622.preheader:1  %write_flag = alloca i1

]]></Node>
<StgValue><ssdm name="write_flag"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="32">
<![CDATA[
.preheader622.preheader:2  %write_flag1 = alloca i1

]]></Node>
<StgValue><ssdm name="write_flag1"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="32" op_0_bw="32">
<![CDATA[
.preheader622.preheader:3  %buf2 = alloca float

]]></Node>
<StgValue><ssdm name="buf2"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="32" op_0_bw="32">
<![CDATA[
.preheader622.preheader:4  %buf = alloca float

]]></Node>
<StgValue><ssdm name="buf"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="1" op_0_bw="32">
<![CDATA[
.preheader622.preheader:5  %write_flag8 = alloca i1

]]></Node>
<StgValue><ssdm name="write_flag8"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="32" op_0_bw="32">
<![CDATA[
.preheader622.preheader:6  %buf4 = alloca float

]]></Node>
<StgValue><ssdm name="buf4"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="1" op_0_bw="32">
<![CDATA[
.preheader622.preheader:7  %write_flag4 = alloca i1

]]></Node>
<StgValue><ssdm name="write_flag4"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader622.preheader:8  store i1 false, i1* %write_flag4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader622.preheader:9  store i1 false, i1* %write_flag8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader622.preheader:10  store i1 false, i1* %write_flag1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader622.preheader:11  store i1 false, i1* %write_flag

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="0" op_0_bw="0">
<![CDATA[
.preheader622.preheader:12  br label %.preheader622

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="16" op_0_bw="8">
<![CDATA[
:0  %clr2snd_DEST_V = zext i8 %pkt_out_dest_V to i16

]]></Node>
<StgValue><ssdm name="clr2snd_DEST_V"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="16" op_0_bw="16">
<![CDATA[
:1  %envlp_DEST_V_load = load i16* @envlp_DEST_V, align 2

]]></Node>
<StgValue><ssdm name="envlp_DEST_V_load"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="346" bw="8" op_0_bw="16">
<![CDATA[
:2  %clr2snd_SRC_V = trunc i16 %envlp_DEST_V_load to i8

]]></Node>
<StgValue><ssdm name="clr2snd_SRC_V"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="16" op_0_bw="16">
<![CDATA[
:3  %clr2snd_MSG_SIZE_V = load i16* @envlp_MSG_SIZE_V_1, align 2

]]></Node>
<StgValue><ssdm name="clr2snd_MSG_SIZE_V"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="64" op_0_bw="64" op_1_bw="4" op_2_bw="4" op_3_bw="8" op_4_bw="16" op_5_bw="8" op_6_bw="8" op_7_bw="16">
<![CDATA[
:4  %p_Result_s = call i64 @_ssdm_op_BitConcatenate.i64.i4.i4.i8.i16.i8.i8.i16(i4 undef, i4 undef, i8 undef, i16 %clr2snd_MSG_SIZE_V, i8 1, i8 %clr2snd_SRC_V, i16 %clr2snd_DEST_V)

]]></Node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="16" op_0_bw="16">
<![CDATA[
:5  %id_in_V_load_3 = load i16* @id_in_V, align 2

]]></Node>
<StgValue><ssdm name="id_in_V_load_3"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="350" bw="8" op_0_bw="16">
<![CDATA[
:6  %pkt_out_id_V = trunc i16 %id_in_V_load_3 to i8

]]></Node>
<StgValue><ssdm name="pkt_out_id_V"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="351" bw="137" op_0_bw="137" op_1_bw="137" op_2_bw="64" op_3_bw="32" op_4_bw="32">
<![CDATA[
:7  %tmp_2147 = call i137 @llvm.part.set.i137.i64(i137 undef, i64 %p_Result_s, i32 0, i32 63)

]]></Node>
<StgValue><ssdm name="tmp_2147"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="137" op_0_bw="137" op_1_bw="137" op_2_bw="8" op_3_bw="32" op_4_bw="32">
<![CDATA[
:8  %tmp_2147_3 = call i137 @llvm.part.set.i137.i8(i137 %tmp_2147, i8 -1, i32 64, i32 71)

]]></Node>
<StgValue><ssdm name="tmp_2147_3"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="57" op_0_bw="57" op_1_bw="8" op_2_bw="8" op_3_bw="41">
<![CDATA[
:9  %tmp = call i57 @_ssdm_op_BitConcatenate.i57.i8.i8.i41(i8 %pkt_out_dest_V, i8 %pkt_out_id_V, i41 -1099511627775)

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="137" op_0_bw="137" op_1_bw="137" op_2_bw="57" op_3_bw="32" op_4_bw="32">
<![CDATA[
:10  %tmp_2147_4 = call i137 @_ssdm_op_PartSet.i137.i137.i57.i32.i32(i137 %tmp_2147_3, i57 %tmp, i32 80, i32 136)

]]></Node>
<StgValue><ssdm name="tmp_2147_4"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="355" bw="144" op_0_bw="137">
<![CDATA[
:11  %tmp_2147_cast = zext i137 %tmp_2147_4 to i144

]]></Node>
<StgValue><ssdm name="tmp_2147_cast"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="356" bw="0" op_0_bw="0" op_1_bw="144" op_2_bw="144">
<![CDATA[
:12  call void @_ssdm_op_Write.axis.volatile.i144P(i144* @stream_out_V, i144 %tmp_2147_cast)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="357" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:13  store i2 -2, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="358" bw="0" op_0_bw="0">
<![CDATA[
:14  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="203">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="360" bw="32" op_0_bw="32">
<![CDATA[
.preheader632.preheader:0  %float_req_num_load = load i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name="float_req_num_load"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="203">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="361" bw="16" op_0_bw="16">
<![CDATA[
.preheader632.preheader:1  %id_in_V_load = load i16* @id_in_V, align 2

]]></Node>
<StgValue><ssdm name="id_in_V_load"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="203">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="362" bw="0" op_0_bw="0">
<![CDATA[
.preheader632.preheader:2  br label %.preheader632

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="88" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="78" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
.preheader622:0  %i7 = phi i32 [ %i_9, %66 ], [ 0, %.preheader622.preheader ]

]]></Node>
<StgValue><ssdm name="i7"/></StgValue>
</operation>

<operation id="89" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="87" bw="30" op_0_bw="30" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
.preheader622:9  %tmp_158 = call i30 @_ssdm_op_PartSelect.i30.i32.i32.i32(i32 %i7, i32 2, i32 31)

]]></Node>
<StgValue><ssdm name="tmp_158"/></StgValue>
</operation>

<operation id="90" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="88" bw="1" op_0_bw="30" op_1_bw="30">
<![CDATA[
.preheader622:10  %icmp = icmp slt i30 %tmp_158, 1

]]></Node>
<StgValue><ssdm name="icmp"/></StgValue>
</operation>

<operation id="91" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:0  %tmp_33 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str9)

]]></Node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="92" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
:1  call void (...)* @_ssdm_op_SpecPipeline(i32 -1, i32 1, i32 1, i32 0, [1 x i8]* @p_str8) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="93" st_id="2" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="1" op_0_bw="1" op_1_bw="144" op_2_bw="32">
<![CDATA[
:2  %tmp_34 = call i1 @_ssdm_op_NbReadReq.axis.i144P(i144* @stream_in_V, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="94" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_34, label %49, label %65

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="95" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="204">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %i_6 = add nsw i32 %i7, -2

]]></Node>
<StgValue><ssdm name="i_6"/></StgValue>
</operation>

<operation id="96" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="204">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="97" st_id="2" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="144" op_0_bw="144" op_1_bw="144">
<![CDATA[
:0  %stream_in_V_read_3 = call i144 @_ssdm_op_Read.axis.volatile.i144P(i144* @stream_in_V)

]]></Node>
<StgValue><ssdm name="stream_in_V_read_3"/></StgValue>
</operation>

<operation id="98" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %recv_data_keep_V = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_3, i32 64, i32 71)

]]></Node>
<StgValue><ssdm name="recv_data_keep_V"/></StgValue>
</operation>

<operation id="99" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %recv_data_dest_V = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_3, i32 129, i32 136)

]]></Node>
<StgValue><ssdm name="recv_data_dest_V"/></StgValue>
</operation>

<operation id="100" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="4" op_0_bw="4" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %p_Result_s_131 = call i4 @_ssdm_op_PartSelect.i4.i144.i32.i32(i144 %stream_in_V_read_3, i32 84, i32 87)

]]></Node>
<StgValue><ssdm name="p_Result_s_131"/></StgValue>
</operation>

<operation id="101" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:4  %tmp_84 = icmp eq i4 %p_Result_s_131, 1

]]></Node>
<StgValue><ssdm name="tmp_84"/></StgValue>
</operation>

<operation id="102" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_84, label %50, label %52

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="103" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="205">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_89 = icmp eq i4 %p_Result_s_131, 0

]]></Node>
<StgValue><ssdm name="tmp_89"/></StgValue>
</operation>

<operation id="104" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="205">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_89, label %53, label %._crit_edge52

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="105" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="4" op_0_bw="4" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_4 = call i4 @_ssdm_op_PartSelect.i4.i144.i32.i32(i144 %stream_in_V_read_3, i32 80, i32 83)

]]></Node>
<StgValue><ssdm name="p_Result_4"/></StgValue>
</operation>

<operation id="106" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:1  %tmp_95 = icmp eq i4 %p_Result_4, 0

]]></Node>
<StgValue><ssdm name="tmp_95"/></StgValue>
</operation>

<operation id="107" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_95, label %54, label %59

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="108" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_101 = icmp eq i4 %p_Result_4, 1

]]></Node>
<StgValue><ssdm name="tmp_101"/></StgValue>
</operation>

<operation id="109" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_101, label %60, label %._crit_edge52

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="110" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="16" op_0_bw="8">
<![CDATA[
:0  %temp_diff_src_or_typ_29 = zext i8 %recv_data_dest_V to i16

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_29"/></StgValue>
</operation>

<operation id="111" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %temp_diff_src_or_typ_30 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_3, i32 16, i32 23)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_30"/></StgValue>
</operation>

<operation id="112" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %temp_diff_src_or_typ_31 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_3, i32 24, i32 31)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_31"/></StgValue>
</operation>

<operation id="113" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="16" op_0_bw="16" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %temp_diff_src_or_typ_32 = call i16 @_ssdm_op_PartSelect.i16.i144.i32.i32(i144 %stream_in_V_read_3, i32 32, i32 47)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_32"/></StgValue>
</operation>

<operation id="114" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %temp_diff_src_or_typ_33 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_3, i32 48, i32 55)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_33"/></StgValue>
</operation>

<operation id="115" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="4" op_0_bw="4" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %temp_diff_src_or_typ_34 = call i4 @_ssdm_op_PartSelect.i4.i144.i32.i32(i144 %stream_in_V_read_3, i32 60, i32 63)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_34"/></StgValue>
</operation>

<operation id="116" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:6  %tmp_109 = icmp eq i8 %temp_diff_src_or_typ_31, 0

]]></Node>
<StgValue><ssdm name="tmp_109"/></StgValue>
</operation>

<operation id="117" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %tmp_109, label %61, label %62

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="118" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_115 = icmp eq i8 %temp_diff_src_or_typ_31, 1

]]></Node>
<StgValue><ssdm name="tmp_115"/></StgValue>
</operation>

<operation id="119" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_115, label %63, label %._crit_edge55

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="120" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="32" op_0_bw="32">
<![CDATA[
:0  %float_clr_num_load = load i32* @float_clr_num, align 4

]]></Node>
<StgValue><ssdm name="float_clr_num_load"/></StgValue>
</operation>

<operation id="121" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="64" op_0_bw="32">
<![CDATA[
:1  %tmp_118 = sext i32 %float_clr_num_load to i64

]]></Node>
<StgValue><ssdm name="tmp_118"/></StgValue>
</operation>

<operation id="122" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %float_clr2snd_array_49 = getelementptr [512 x i16]* @float_clr2snd_array_1, i64 0, i64 %tmp_118

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_49"/></StgValue>
</operation>

<operation id="123" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:3  store i16 %temp_diff_src_or_typ_29, i16* %float_clr2snd_array_49, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="124" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %float_clr2snd_array_50 = getelementptr [512 x i8]* @float_clr2snd_array_5, i64 0, i64 %tmp_118

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_50"/></StgValue>
</operation>

<operation id="125" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:5  store i8 %temp_diff_src_or_typ_30, i8* %float_clr2snd_array_50, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="126" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %float_clr2snd_array_51 = getelementptr [512 x i1]* @float_clr2snd_array_4, i64 0, i64 %tmp_118

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_51"/></StgValue>
</operation>

<operation id="127" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:7  store i1 true, i1* %float_clr2snd_array_51, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="128" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8  %float_clr2snd_array_52 = getelementptr [512 x i16]* @float_clr2snd_array_3, i64 0, i64 %tmp_118

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_52"/></StgValue>
</operation>

<operation id="129" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:9  store i16 %temp_diff_src_or_typ_32, i16* %float_clr2snd_array_52, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="130" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:10  %float_clr2snd_array_53 = getelementptr [512 x i8]* @float_clr2snd_array_s, i64 0, i64 %tmp_118

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_53"/></StgValue>
</operation>

<operation id="131" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:11  store i8 %temp_diff_src_or_typ_33, i8* %float_clr2snd_array_53, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="132" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:12  %float_clr2snd_array_54 = getelementptr [512 x i4]* @float_clr2snd_array_6, i64 0, i64 %tmp_118

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_54"/></StgValue>
</operation>

<operation id="133" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:13  store i4 %temp_diff_src_or_typ_34, i4* %float_clr2snd_array_54, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="134" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  %tmp_119 = add nsw i32 %float_clr_num_load, 1

]]></Node>
<StgValue><ssdm name="tmp_119"/></StgValue>
</operation>

<operation id="135" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:15  store i32 %tmp_119, i32* @float_clr_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="136" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
<literal name="tmp_115" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="0" op_0_bw="0">
<![CDATA[
:16  br label %._crit_edge55

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="137" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="211">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge55:0  br label %64

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="138" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="32" op_0_bw="32">
<![CDATA[
:0  %float_req_num_load_2 = load i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name="float_req_num_load_2"/></StgValue>
</operation>

<operation id="139" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="64" op_0_bw="32">
<![CDATA[
:1  %tmp_113 = sext i32 %float_req_num_load_2 to i64

]]></Node>
<StgValue><ssdm name="tmp_113"/></StgValue>
</operation>

<operation id="140" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %float_request_array_108 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_113

]]></Node>
<StgValue><ssdm name="float_request_array_108"/></StgValue>
</operation>

<operation id="141" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:3  store i16 %temp_diff_src_or_typ_29, i16* %float_request_array_108, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="142" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %float_request_array_109 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_113

]]></Node>
<StgValue><ssdm name="float_request_array_109"/></StgValue>
</operation>

<operation id="143" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:5  store i8 %temp_diff_src_or_typ_30, i8* %float_request_array_109, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="144" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %float_request_array_110 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_113

]]></Node>
<StgValue><ssdm name="float_request_array_110"/></StgValue>
</operation>

<operation id="145" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:7  store i8 0, i8* %float_request_array_110, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="146" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8  %float_request_array_111 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_113

]]></Node>
<StgValue><ssdm name="float_request_array_111"/></StgValue>
</operation>

<operation id="147" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:9  store i16 %temp_diff_src_or_typ_32, i16* %float_request_array_111, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="148" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:10  %float_request_array_112 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_113

]]></Node>
<StgValue><ssdm name="float_request_array_112"/></StgValue>
</operation>

<operation id="149" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:11  store i8 %temp_diff_src_or_typ_33, i8* %float_request_array_112, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="150" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:12  %float_request_array_113 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_113

]]></Node>
<StgValue><ssdm name="float_request_array_113"/></StgValue>
</operation>

<operation id="151" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:13  store i4 %temp_diff_src_or_typ_34, i4* %float_request_array_113, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="152" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  %tmp_114 = add nsw i32 %float_req_num_load_2, 1

]]></Node>
<StgValue><ssdm name="tmp_114"/></StgValue>
</operation>

<operation id="153" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:15  store i32 %tmp_114, i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="154" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
<literal name="tmp_109" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="0" op_0_bw="0">
<![CDATA[
:16  br label %64

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="155" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="213">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %i_8 = add nsw i32 %i7, -2

]]></Node>
<StgValue><ssdm name="i_8"/></StgValue>
</operation>

<operation id="156" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="213">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %66

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="157" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="16" op_0_bw="8">
<![CDATA[
:0  %temp_diff_src_or_typ_23 = zext i8 %recv_data_dest_V to i16

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_23"/></StgValue>
</operation>

<operation id="158" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %temp_diff_src_or_typ_24 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_3, i32 16, i32 23)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_24"/></StgValue>
</operation>

<operation id="159" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %temp_diff_src_or_typ_25 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_3, i32 24, i32 31)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_25"/></StgValue>
</operation>

<operation id="160" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="16" op_0_bw="16" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %temp_diff_src_or_typ_26 = call i16 @_ssdm_op_PartSelect.i16.i144.i32.i32(i144 %stream_in_V_read_3, i32 32, i32 47)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_26"/></StgValue>
</operation>

<operation id="161" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %temp_diff_src_or_typ_27 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_3, i32 48, i32 55)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_27"/></StgValue>
</operation>

<operation id="162" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="4" op_0_bw="4" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %temp_diff_src_or_typ_28 = call i4 @_ssdm_op_PartSelect.i4.i144.i32.i32(i144 %stream_in_V_read_3, i32 60, i32 63)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_28"/></StgValue>
</operation>

<operation id="163" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:6  %tmp_100 = icmp eq i8 %temp_diff_src_or_typ_25, 0

]]></Node>
<StgValue><ssdm name="tmp_100"/></StgValue>
</operation>

<operation id="164" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %tmp_100, label %55, label %56

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="165" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="215">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_108 = icmp eq i8 %temp_diff_src_or_typ_25, 1

]]></Node>
<StgValue><ssdm name="tmp_108"/></StgValue>
</operation>

<operation id="166" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="215">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_108, label %57, label %._crit_edge53

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="167" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="32" op_0_bw="32">
<![CDATA[
:0  %int_clr_num_load = load i32* @int_clr_num, align 4

]]></Node>
<StgValue><ssdm name="int_clr_num_load"/></StgValue>
</operation>

<operation id="168" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="64" op_0_bw="32">
<![CDATA[
:1  %tmp_111 = sext i32 %int_clr_num_load to i64

]]></Node>
<StgValue><ssdm name="tmp_111"/></StgValue>
</operation>

<operation id="169" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %int_clr2snd_array_DE_8 = getelementptr [512 x i16]* @int_clr2snd_array_DE, i64 0, i64 %tmp_111

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_8"/></StgValue>
</operation>

<operation id="170" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:3  store i16 %temp_diff_src_or_typ_23, i16* %int_clr2snd_array_DE_8, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="171" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %int_clr2snd_array_SR_8 = getelementptr [512 x i8]* @int_clr2snd_array_SR, i64 0, i64 %tmp_111

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_8"/></StgValue>
</operation>

<operation id="172" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:5  store i8 %temp_diff_src_or_typ_24, i8* %int_clr2snd_array_SR_8, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="173" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %int_clr2snd_array_PK_8 = getelementptr [512 x i1]* @int_clr2snd_array_PK, i64 0, i64 %tmp_111

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_8"/></StgValue>
</operation>

<operation id="174" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:7  store i1 true, i1* %int_clr2snd_array_PK_8, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="175" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8  %int_clr2snd_array_MS_8 = getelementptr [512 x i16]* @int_clr2snd_array_MS, i64 0, i64 %tmp_111

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_8"/></StgValue>
</operation>

<operation id="176" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:9  store i16 %temp_diff_src_or_typ_26, i16* %int_clr2snd_array_MS_8, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="177" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:10  %int_clr2snd_array_TA_8 = getelementptr [512 x i8]* @int_clr2snd_array_TA, i64 0, i64 %tmp_111

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_8"/></StgValue>
</operation>

<operation id="178" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:11  store i8 %temp_diff_src_or_typ_27, i8* %int_clr2snd_array_TA_8, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="179" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:12  %int_clr2snd_array_DA_8 = getelementptr [512 x i4]* @int_clr2snd_array_DA, i64 0, i64 %tmp_111

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_8"/></StgValue>
</operation>

<operation id="180" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:13  store i4 %temp_diff_src_or_typ_28, i4* %int_clr2snd_array_DA_8, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="181" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  %tmp_112 = add nsw i32 %int_clr_num_load, 1

]]></Node>
<StgValue><ssdm name="tmp_112"/></StgValue>
</operation>

<operation id="182" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:15  store i32 %tmp_112, i32* @int_clr_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="183" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
<literal name="tmp_108" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="0" op_0_bw="0">
<![CDATA[
:16  br label %._crit_edge53

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="184" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="217">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge53:0  br label %58

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="185" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="32" op_0_bw="32">
<![CDATA[
:0  %int_req_num_load = load i32* @int_req_num, align 4

]]></Node>
<StgValue><ssdm name="int_req_num_load"/></StgValue>
</operation>

<operation id="186" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="64" op_0_bw="32">
<![CDATA[
:1  %tmp_106 = sext i32 %int_req_num_load to i64

]]></Node>
<StgValue><ssdm name="tmp_106"/></StgValue>
</operation>

<operation id="187" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %int_request_array_DE_8 = getelementptr [512 x i16]* @int_request_array_DE, i64 0, i64 %tmp_106

]]></Node>
<StgValue><ssdm name="int_request_array_DE_8"/></StgValue>
</operation>

<operation id="188" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:3  store i16 %temp_diff_src_or_typ_23, i16* %int_request_array_DE_8, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="189" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %int_request_array_SR_8 = getelementptr [512 x i8]* @int_request_array_SR, i64 0, i64 %tmp_106

]]></Node>
<StgValue><ssdm name="int_request_array_SR_8"/></StgValue>
</operation>

<operation id="190" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:5  store i8 %temp_diff_src_or_typ_24, i8* %int_request_array_SR_8, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="191" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %int_request_array_PK_8 = getelementptr [512 x i1]* @int_request_array_PK, i64 0, i64 %tmp_106

]]></Node>
<StgValue><ssdm name="int_request_array_PK_8"/></StgValue>
</operation>

<operation id="192" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:7  store i1 false, i1* %int_request_array_PK_8, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="193" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8  %int_request_array_MS_8 = getelementptr [512 x i16]* @int_request_array_MS, i64 0, i64 %tmp_106

]]></Node>
<StgValue><ssdm name="int_request_array_MS_8"/></StgValue>
</operation>

<operation id="194" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:9  store i16 %temp_diff_src_or_typ_26, i16* %int_request_array_MS_8, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="195" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:10  %int_request_array_TA_8 = getelementptr [512 x i8]* @int_request_array_TA, i64 0, i64 %tmp_106

]]></Node>
<StgValue><ssdm name="int_request_array_TA_8"/></StgValue>
</operation>

<operation id="196" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:11  store i8 %temp_diff_src_or_typ_27, i8* %int_request_array_TA_8, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="197" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="215" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:12  %int_request_array_DA_9 = getelementptr [512 x i4]* @int_request_array_DA, i64 0, i64 %tmp_106

]]></Node>
<StgValue><ssdm name="int_request_array_DA_9"/></StgValue>
</operation>

<operation id="198" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:13  store i4 %temp_diff_src_or_typ_28, i4* %int_request_array_DA_9, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="199" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="217" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  %tmp_107 = add nsw i32 %int_req_num_load, 1

]]></Node>
<StgValue><ssdm name="tmp_107"/></StgValue>
</operation>

<operation id="200" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:15  store i32 %tmp_107, i32* @int_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="201" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="0" op_0_bw="0">
<![CDATA[
:16  br label %58

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="202" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %i_7 = add nsw i32 %i7, -2

]]></Node>
<StgValue><ssdm name="i_7"/></StgValue>
</operation>

<operation id="203" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %66

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="204" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="220">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_88 = icmp eq i8 %recv_data_keep_V, -1

]]></Node>
<StgValue><ssdm name="tmp_88"/></StgValue>
</operation>

<operation id="205" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="220">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_88, label %.preheader621.0_ifconv, label %51

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="206" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_94 = icmp eq i8 %recv_data_keep_V, 15

]]></Node>
<StgValue><ssdm name="tmp_94"/></StgValue>
</operation>

<operation id="207" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="32" op_0_bw="144">
<![CDATA[
.preheader.0_ifconv:0  %tmp_163 = trunc i144 %stream_in_V_read_3 to i32

]]></Node>
<StgValue><ssdm name="tmp_163"/></StgValue>
</operation>

<operation id="208" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.0_ifconv:24  %i = add nsw i32 -1, %i7

]]></Node>
<StgValue><ssdm name="i"/></StgValue>
</operation>

<operation id="209" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="0" op_0_bw="0">
<![CDATA[
.preheader.0_ifconv:33  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="210" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="265" bw="32" op_0_bw="144">
<![CDATA[
.preheader621.0_ifconv:0  %tmp_161 = trunc i144 %stream_in_V_read_3 to i32

]]></Node>
<StgValue><ssdm name="tmp_161"/></StgValue>
</operation>

<operation id="211" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="32" op_0_bw="32" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
.preheader621.0_ifconv:24  %p_Result_72_1 = call i32 @_ssdm_op_PartSelect.i32.i144.i32.i32(i144 %stream_in_V_read_3, i32 32, i32 63)

]]></Node>
<StgValue><ssdm name="p_Result_72_1"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="212" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="79" bw="32" op_0_bw="32">
<![CDATA[
.preheader622:1  %buf3_load = load float* %buf3

]]></Node>
<StgValue><ssdm name="buf3_load"/></StgValue>
</operation>

<operation id="213" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="80" bw="1" op_0_bw="1">
<![CDATA[
.preheader622:2  %write_flag_load = load i1* %write_flag

]]></Node>
<StgValue><ssdm name="write_flag_load"/></StgValue>
</operation>

<operation id="214" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="81" bw="1" op_0_bw="1">
<![CDATA[
.preheader622:3  %write_flag1_load = load i1* %write_flag1

]]></Node>
<StgValue><ssdm name="write_flag1_load"/></StgValue>
</operation>

<operation id="215" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="82" bw="32" op_0_bw="32">
<![CDATA[
.preheader622:4  %buf2_load = load float* %buf2

]]></Node>
<StgValue><ssdm name="buf2_load"/></StgValue>
</operation>

<operation id="216" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="83" bw="32" op_0_bw="32">
<![CDATA[
.preheader622:5  %buf_load = load float* %buf

]]></Node>
<StgValue><ssdm name="buf_load"/></StgValue>
</operation>

<operation id="217" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="84" bw="1" op_0_bw="1">
<![CDATA[
.preheader622:6  %write_flag8_load = load i1* %write_flag8

]]></Node>
<StgValue><ssdm name="write_flag8_load"/></StgValue>
</operation>

<operation id="218" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="85" bw="32" op_0_bw="32">
<![CDATA[
.preheader622:7  %buf4_load = load float* %buf4

]]></Node>
<StgValue><ssdm name="buf4_load"/></StgValue>
</operation>

<operation id="219" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="86" bw="1" op_0_bw="1">
<![CDATA[
.preheader622:8  %write_flag4_load = load i1* %write_flag4

]]></Node>
<StgValue><ssdm name="write_flag4_load"/></StgValue>
</operation>

<operation id="220" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="89" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader622:11  br i1 %icmp, label %48, label %67

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="221" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_89" val="0"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="0"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge52:0  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="222" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="221">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="228" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_94, label %.preheader.0_ifconv, label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="223" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="32" op_0_bw="32">
<![CDATA[
.preheader.0_ifconv:1  %tmp_105 = bitcast i32 %tmp_163 to float

]]></Node>
<StgValue><ssdm name="tmp_105"/></StgValue>
</operation>

<operation id="224" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="2" op_0_bw="32">
<![CDATA[
.preheader.0_ifconv:2  %tmp_164 = trunc i32 %i7 to i2

]]></Node>
<StgValue><ssdm name="tmp_164"/></StgValue>
</operation>

<operation id="225" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
.preheader.0_ifconv:3  %sel_tmp9 = icmp eq i2 %tmp_164, 1

]]></Node>
<StgValue><ssdm name="sel_tmp9"/></StgValue>
</operation>

<operation id="226" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0_ifconv:4  %write_flag4_1 = or i1 %write_flag4_load, %sel_tmp9

]]></Node>
<StgValue><ssdm name="write_flag4_1"/></StgValue>
</operation>

<operation id="227" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader.0_ifconv:5  %sel_tmp10 = select i1 %sel_tmp9, float %tmp_105, float %buf4_load

]]></Node>
<StgValue><ssdm name="sel_tmp10"/></StgValue>
</operation>

<operation id="228" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
.preheader.0_ifconv:6  %sel_tmp11 = icmp eq i2 %tmp_164, 0

]]></Node>
<StgValue><ssdm name="sel_tmp11"/></StgValue>
</operation>

<operation id="229" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader.0_ifconv:7  %buf16_1 = select i1 %sel_tmp11, float %buf4_load, float %sel_tmp10

]]></Node>
<StgValue><ssdm name="buf16_1"/></StgValue>
</operation>

<operation id="230" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
.preheader.0_ifconv:8  %sel_tmp12 = icmp eq i2 %tmp_164, -2

]]></Node>
<StgValue><ssdm name="sel_tmp12"/></StgValue>
</operation>

<operation id="231" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0_ifconv:9  %write_flag8_1 = or i1 %write_flag8_load, %sel_tmp12

]]></Node>
<StgValue><ssdm name="write_flag8_1"/></StgValue>
</operation>

<operation id="232" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader.0_ifconv:10  %buf_1 = select i1 %sel_tmp11, float %tmp_105, float %buf_load

]]></Node>
<StgValue><ssdm name="buf_1"/></StgValue>
</operation>

<operation id="233" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader.0_ifconv:11  %sel_tmp13 = select i1 %sel_tmp12, float %tmp_105, float %buf2_load

]]></Node>
<StgValue><ssdm name="sel_tmp13"/></StgValue>
</operation>

<operation id="234" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader.0_ifconv:12  %sel_tmp14 = select i1 %sel_tmp9, float %buf2_load, float %sel_tmp13

]]></Node>
<StgValue><ssdm name="sel_tmp14"/></StgValue>
</operation>

<operation id="235" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader.0_ifconv:13  %buf2_1 = select i1 %sel_tmp11, float %buf2_load, float %sel_tmp14

]]></Node>
<StgValue><ssdm name="buf2_1"/></StgValue>
</operation>

<operation id="236" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
.preheader.0_ifconv:14  %not_sel_tmp3 = icmp ne i2 %tmp_164, -2

]]></Node>
<StgValue><ssdm name="not_sel_tmp3"/></StgValue>
</operation>

<operation id="237" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
.preheader.0_ifconv:15  %not_sel_tmp4 = icmp ne i2 %tmp_164, 1

]]></Node>
<StgValue><ssdm name="not_sel_tmp4"/></StgValue>
</operation>

<operation id="238" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
.preheader.0_ifconv:16  %not_sel_tmp5 = icmp ne i2 %tmp_164, 0

]]></Node>
<StgValue><ssdm name="not_sel_tmp5"/></StgValue>
</operation>

<operation id="239" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0_ifconv:17  %tmp37 = and i1 %not_sel_tmp4, %not_sel_tmp5

]]></Node>
<StgValue><ssdm name="tmp37"/></StgValue>
</operation>

<operation id="240" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0_ifconv:18  %sel_tmp15 = and i1 %tmp37, %not_sel_tmp3

]]></Node>
<StgValue><ssdm name="sel_tmp15"/></StgValue>
</operation>

<operation id="241" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0_ifconv:19  %write_flag11_1 = or i1 %write_flag1_load, %sel_tmp15

]]></Node>
<StgValue><ssdm name="write_flag11_1"/></StgValue>
</operation>

<operation id="242" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0_ifconv:20  %write_flag_1 = or i1 %sel_tmp11, %write_flag_load

]]></Node>
<StgValue><ssdm name="write_flag_1"/></StgValue>
</operation>

<operation id="243" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader.0_ifconv:21  %sel_tmp16 = select i1 %sel_tmp12, float %buf3_load, float %tmp_105

]]></Node>
<StgValue><ssdm name="sel_tmp16"/></StgValue>
</operation>

<operation id="244" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader.0_ifconv:22  %sel_tmp17 = select i1 %sel_tmp9, float %buf3_load, float %sel_tmp16

]]></Node>
<StgValue><ssdm name="sel_tmp17"/></StgValue>
</operation>

<operation id="245" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader.0_ifconv:23  %buf3_1 = select i1 %sel_tmp11, float %buf3_load, float %sel_tmp17

]]></Node>
<StgValue><ssdm name="buf3_1"/></StgValue>
</operation>

<operation id="246" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0_ifconv:25  store i1 %write_flag4_1, i1* %write_flag4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="247" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.0_ifconv:26  store float %buf16_1, float* %buf4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="248" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0_ifconv:27  store i1 %write_flag8_1, i1* %write_flag8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="249" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.0_ifconv:28  store float %buf_1, float* %buf

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="250" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.0_ifconv:29  store float %buf2_1, float* %buf2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="251" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0_ifconv:30  store i1 %write_flag11_1, i1* %write_flag1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="252" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0_ifconv:31  store i1 %write_flag_1, i1* %write_flag

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="253" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="0"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.0_ifconv:32  store float %buf3_1, float* %buf3

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="254" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="32" op_0_bw="32">
<![CDATA[
.preheader621.0_ifconv:1  %tmp_104 = bitcast i32 %tmp_161 to float

]]></Node>
<StgValue><ssdm name="tmp_104"/></StgValue>
</operation>

<operation id="255" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="2" op_0_bw="32">
<![CDATA[
.preheader621.0_ifconv:2  %tmp_162 = trunc i32 %i7 to i2

]]></Node>
<StgValue><ssdm name="tmp_162"/></StgValue>
</operation>

<operation id="256" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
.preheader621.0_ifconv:3  %sel_tmp = icmp eq i2 %tmp_162, 1

]]></Node>
<StgValue><ssdm name="sel_tmp"/></StgValue>
</operation>

<operation id="257" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader621.0_ifconv:4  %write_flag4_2 = or i1 %write_flag4_load, %sel_tmp

]]></Node>
<StgValue><ssdm name="write_flag4_2"/></StgValue>
</operation>

<operation id="258" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader621.0_ifconv:5  %sel_tmp1 = select i1 %sel_tmp, float %tmp_104, float %buf4_load

]]></Node>
<StgValue><ssdm name="sel_tmp1"/></StgValue>
</operation>

<operation id="259" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
.preheader621.0_ifconv:6  %sel_tmp2 = icmp eq i2 %tmp_162, 0

]]></Node>
<StgValue><ssdm name="sel_tmp2"/></StgValue>
</operation>

<operation id="260" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader621.0_ifconv:7  %buf16_2 = select i1 %sel_tmp2, float %buf4_load, float %sel_tmp1

]]></Node>
<StgValue><ssdm name="buf16_2"/></StgValue>
</operation>

<operation id="261" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
.preheader621.0_ifconv:8  %sel_tmp3 = icmp eq i2 %tmp_162, -2

]]></Node>
<StgValue><ssdm name="sel_tmp3"/></StgValue>
</operation>

<operation id="262" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader621.0_ifconv:9  %write_flag8_2 = or i1 %write_flag8_load, %sel_tmp3

]]></Node>
<StgValue><ssdm name="write_flag8_2"/></StgValue>
</operation>

<operation id="263" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader621.0_ifconv:10  %buf_2 = select i1 %sel_tmp2, float %tmp_104, float %buf_load

]]></Node>
<StgValue><ssdm name="buf_2"/></StgValue>
</operation>

<operation id="264" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader621.0_ifconv:11  %sel_tmp4 = select i1 %sel_tmp3, float %tmp_104, float %buf2_load

]]></Node>
<StgValue><ssdm name="sel_tmp4"/></StgValue>
</operation>

<operation id="265" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader621.0_ifconv:12  %sel_tmp5 = select i1 %sel_tmp, float %buf2_load, float %sel_tmp4

]]></Node>
<StgValue><ssdm name="sel_tmp5"/></StgValue>
</operation>

<operation id="266" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader621.0_ifconv:13  %buf2_2 = select i1 %sel_tmp2, float %buf2_load, float %sel_tmp5

]]></Node>
<StgValue><ssdm name="buf2_2"/></StgValue>
</operation>

<operation id="267" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
.preheader621.0_ifconv:14  %not_sel_tmp = icmp ne i2 %tmp_162, -2

]]></Node>
<StgValue><ssdm name="not_sel_tmp"/></StgValue>
</operation>

<operation id="268" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
.preheader621.0_ifconv:15  %not_sel_tmp1 = icmp ne i2 %tmp_162, 1

]]></Node>
<StgValue><ssdm name="not_sel_tmp1"/></StgValue>
</operation>

<operation id="269" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
.preheader621.0_ifconv:16  %not_sel_tmp2 = icmp ne i2 %tmp_162, 0

]]></Node>
<StgValue><ssdm name="not_sel_tmp2"/></StgValue>
</operation>

<operation id="270" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader621.0_ifconv:17  %tmp36 = and i1 %not_sel_tmp1, %not_sel_tmp2

]]></Node>
<StgValue><ssdm name="tmp36"/></StgValue>
</operation>

<operation id="271" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader621.0_ifconv:18  %sel_tmp6 = and i1 %tmp36, %not_sel_tmp

]]></Node>
<StgValue><ssdm name="sel_tmp6"/></StgValue>
</operation>

<operation id="272" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader621.0_ifconv:19  %write_flag11_2 = or i1 %write_flag1_load, %sel_tmp6

]]></Node>
<StgValue><ssdm name="write_flag11_2"/></StgValue>
</operation>

<operation id="273" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader621.0_ifconv:20  %write_flag_2 = or i1 %sel_tmp2, %write_flag_load

]]></Node>
<StgValue><ssdm name="write_flag_2"/></StgValue>
</operation>

<operation id="274" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader621.0_ifconv:21  %sel_tmp7 = select i1 %sel_tmp3, float %buf3_load, float %tmp_104

]]></Node>
<StgValue><ssdm name="sel_tmp7"/></StgValue>
</operation>

<operation id="275" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader621.0_ifconv:22  %sel_tmp8 = select i1 %sel_tmp, float %buf3_load, float %sel_tmp7

]]></Node>
<StgValue><ssdm name="sel_tmp8"/></StgValue>
</operation>

<operation id="276" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader621.0_ifconv:23  %buf3_2 = select i1 %sel_tmp2, float %buf3_load, float %sel_tmp8

]]></Node>
<StgValue><ssdm name="buf3_2"/></StgValue>
</operation>

<operation id="277" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="32" op_0_bw="32">
<![CDATA[
.preheader621.0_ifconv:25  %tmp_105_1 = bitcast i32 %p_Result_72_1 to float

]]></Node>
<StgValue><ssdm name="tmp_105_1"/></StgValue>
</operation>

<operation id="278" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
.preheader621.0_ifconv:26  switch i2 %tmp_162, label %branch3 [
    i2 -1, label %.preheader621.0_ifconv..loopexit_crit_edge
    i2 0, label %branch1
    i2 1, label %branch2
  ]

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="279" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
branch2:0  store i1 %write_flag4_2, i1* %write_flag4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="280" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
branch2:1  store float %buf16_2, float* %buf4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="281" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
branch2:2  store i1 true, i1* %write_flag8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="282" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
branch2:3  store float %buf_2, float* %buf

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="283" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
branch2:4  store float %tmp_105_1, float* %buf2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="284" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="298" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
branch2:5  store i1 %write_flag11_2, i1* %write_flag1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="285" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="299" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
branch2:6  store i1 %write_flag_2, i1* %write_flag

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="286" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="300" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
branch2:7  store float %buf3_2, float* %buf3

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="287" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="301" bw="0" op_0_bw="0">
<![CDATA[
branch2:8  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="288" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="303" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
branch1:0  store i1 true, i1* %write_flag4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="289" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="304" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
branch1:1  store float %tmp_105_1, float* %buf4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="290" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="305" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
branch1:2  store i1 %write_flag8_2, i1* %write_flag8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="291" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="306" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
branch1:3  store float %buf_2, float* %buf

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="292" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="307" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
branch1:4  store float %buf2_2, float* %buf2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="293" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
branch1:5  store i1 %write_flag11_2, i1* %write_flag1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="294" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="309" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
branch1:6  store i1 %write_flag_2, i1* %write_flag

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="295" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="310" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
branch1:7  store float %buf3_2, float* %buf3

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="296" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="311" bw="0" op_0_bw="0">
<![CDATA[
branch1:8  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="297" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="313" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader621.0_ifconv..loopexit_crit_edge:0  store i1 %write_flag4_2, i1* %write_flag4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="298" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="314" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader621.0_ifconv..loopexit_crit_edge:1  store float %buf16_2, float* %buf4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="299" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="315" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader621.0_ifconv..loopexit_crit_edge:2  store i1 %write_flag8_2, i1* %write_flag8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="300" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="316" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader621.0_ifconv..loopexit_crit_edge:3  store float %tmp_105_1, float* %buf

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="301" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="317" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader621.0_ifconv..loopexit_crit_edge:4  store float %buf2_2, float* %buf2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="302" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader621.0_ifconv..loopexit_crit_edge:5  store i1 %write_flag11_2, i1* %write_flag1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="303" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader621.0_ifconv..loopexit_crit_edge:6  store i1 true, i1* %write_flag

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="304" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader621.0_ifconv..loopexit_crit_edge:7  store float %buf3_2, float* %buf3

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="305" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="321" bw="0" op_0_bw="0">
<![CDATA[
.preheader621.0_ifconv..loopexit_crit_edge:8  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="306" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="323" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
branch3:0  store i1 %write_flag4_2, i1* %write_flag4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="307" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
branch3:1  store float %buf16_2, float* %buf4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="308" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="325" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
branch3:2  store i1 %write_flag8_2, i1* %write_flag8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="309" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
branch3:3  store float %buf_2, float* %buf

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="310" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
branch3:4  store float %buf2_2, float* %buf2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="311" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
branch3:5  store i1 true, i1* %write_flag1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="312" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
branch3:6  store i1 %write_flag_2, i1* %write_flag

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="313" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
branch3:7  store float %tmp_105_1, float* %buf3

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="314" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="1"/>
<literal name="tmp_84" val="1"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_162" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="331" bw="0" op_0_bw="0">
<![CDATA[
branch3:8  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="315" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="224">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="0"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_84" val="1"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_89" val="0"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0">
<![CDATA[
.loopexit:0  %i7_4 = phi i32 [ %i, %.preheader.0_ifconv ], [ %i7, %51 ], [ %i7, %._crit_edge52 ], [ %i_6, %65 ], [ %i7, %branch3 ], [ %i7, %branch2 ], [ %i7, %branch1 ], [ %i7, %.preheader621.0_ifconv..loopexit_crit_edge ]

]]></Node>
<StgValue><ssdm name="i7_4"/></StgValue>
</operation>

<operation id="316" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="224">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="0"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_84" val="1"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_89" val="0"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
.loopexit:1  %empty = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str9, i32 %tmp_33)

]]></Node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="317" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="224">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_34" val="0"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_84" val="1"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_89" val="0"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_95" val="0"/>
<literal name="tmp_101" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="0" op_0_bw="0">
<![CDATA[
.loopexit:2  br label %66

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="318" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="225">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:0  %i7_5 = phi i32 [ %i7_4, %.loopexit ], [ %i_7, %58 ], [ %i_8, %64 ]

]]></Node>
<StgValue><ssdm name="i7_5"/></StgValue>
</operation>

<operation id="319" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="225">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="338" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %i_9 = add nsw i32 %i7_5, 2

]]></Node>
<StgValue><ssdm name="i_9"/></StgValue>
</operation>

<operation id="320" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="225">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %.preheader622

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="321" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="341" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 -1, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="322" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="226">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="342" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="323" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="364" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader632:0  %j = phi i31 [ %i_5, %._crit_edge18 ], [ 0, %.preheader632.preheader ]

]]></Node>
<StgValue><ssdm name="j"/></StgValue>
</operation>

<operation id="324" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="365" bw="32" op_0_bw="31">
<![CDATA[
.preheader632:1  %j_cast = zext i31 %j to i32

]]></Node>
<StgValue><ssdm name="j_cast"/></StgValue>
</operation>

<operation id="325" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="366" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader632:2  %tmp_71 = icmp slt i32 %j_cast, %float_req_num_load

]]></Node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="326" st_id="5" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="367" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader632:3  %i_5 = add i31 %j, 1

]]></Node>
<StgValue><ssdm name="i_5"/></StgValue>
</operation>

<operation id="327" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="368" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader632:4  br i1 %tmp_71, label %0, label %6

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="328" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="229">
<or_exp><and_exp><literal name="tmp_71" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="370" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_72 = zext i31 %j to i64

]]></Node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="329" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="229">
<or_exp><and_exp><literal name="tmp_71" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="371" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_request_array_61 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_72

]]></Node>
<StgValue><ssdm name="float_request_array_61"/></StgValue>
</operation>

<operation id="330" st_id="5" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="229">
<or_exp><and_exp><literal name="tmp_71" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="372" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_request_array_62 = load i8* %float_request_array_61, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_62"/></StgValue>
</operation>

<operation id="331" st_id="5" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="144" op_0_bw="144" op_1_bw="144">
<![CDATA[
:0  %stream_in_V_read = call i144 @_ssdm_op_Read.axis.volatile.i144P(i144* @stream_in_V)

]]></Node>
<StgValue><ssdm name="stream_in_V_read"/></StgValue>
</operation>

<operation id="332" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="438" bw="1" op_0_bw="1" op_1_bw="144" op_2_bw="32">
<![CDATA[
:1  %tmp_159 = call i1 @_ssdm_op_BitSelect.i1.i144.i32(i144 %stream_in_V_read, i32 120)

]]></Node>
<StgValue><ssdm name="tmp_159"/></StgValue>
</operation>

<operation id="333" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %recv_pkt_dest_V = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read, i32 129, i32 136)

]]></Node>
<StgValue><ssdm name="recv_pkt_dest_V"/></StgValue>
</operation>

<operation id="334" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %7

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="335" st_id="6" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="231">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="372" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_request_array_62 = load i8* %float_request_array_61, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_62"/></StgValue>
</operation>

<operation id="336" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="231">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="373" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_73 = icmp eq i8 %float_request_array_62, 0

]]></Node>
<StgValue><ssdm name="tmp_73"/></StgValue>
</operation>

<operation id="337" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="231">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="374" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_73, label %1, label %._crit_edge18

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="338" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="233">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="376" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_63 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_72

]]></Node>
<StgValue><ssdm name="float_request_array_63"/></StgValue>
</operation>

<operation id="339" st_id="6" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="233">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="377" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_64 = load i16* %float_request_array_63, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_64"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="340" st_id="7" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="234">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="377" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_64 = load i16* %float_request_array_63, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_64"/></StgValue>
</operation>

<operation id="341" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="234">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="378" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_76 = icmp eq i16 %float_request_array_64, %id_in_V_load

]]></Node>
<StgValue><ssdm name="tmp_76"/></StgValue>
</operation>

<operation id="342" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="234">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="379" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_76, label %2, label %._crit_edge18

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="343" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="236">
<or_exp><and_exp><literal name="tmp_76" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="381" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_65 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_72

]]></Node>
<StgValue><ssdm name="float_request_array_65"/></StgValue>
</operation>

<operation id="344" st_id="7" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="236">
<or_exp><and_exp><literal name="tmp_76" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="382" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_66 = load i8* %float_request_array_65, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_66"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="345" st_id="8" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_76" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="382" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_66 = load i8* %float_request_array_65, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_66"/></StgValue>
</operation>

<operation id="346" st_id="8" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_76" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="383" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_79 = icmp eq i8 %float_request_array_66, 0

]]></Node>
<StgValue><ssdm name="tmp_79"/></StgValue>
</operation>

<operation id="347" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_76" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="384" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_79, label %3, label %._crit_edge18

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="348" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="241">
<or_exp><and_exp><literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="tmp_76" val="0"/>
</and_exp><and_exp><literal name="tmp_79" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="386" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge18:0  br label %.preheader632

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="349" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="243">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_76" val="1"/>
<literal name="tmp_79" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="388" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  store i16 %id_in_V_load, i16* @envlp_DEST_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="350" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="243">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_76" val="1"/>
<literal name="tmp_79" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="389" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  store i8 0, i8* @envlp_SRC_V_1, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="351" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="243">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_76" val="1"/>
<literal name="tmp_79" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %float_request_array_67 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_72

]]></Node>
<StgValue><ssdm name="float_request_array_67"/></StgValue>
</operation>

<operation id="352" st_id="8" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="243">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_76" val="1"/>
<literal name="tmp_79" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="391" bw="16" op_0_bw="9">
<![CDATA[
:3  %float_request_array_68 = load i16* %float_request_array_67, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_68"/></StgValue>
</operation>

<operation id="353" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="243">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_76" val="1"/>
<literal name="tmp_79" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="393" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:5  store i2 1, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="354" st_id="9" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="391" bw="16" op_0_bw="9">
<![CDATA[
:3  %float_request_array_68 = load i16* %float_request_array_67, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_68"/></StgValue>
</operation>

<operation id="355" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="392" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:4  store i16 %float_request_array_68, i16* @envlp_MSG_SIZE_V_1, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="356" st_id="9" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="394" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:6  %tmp_86 = add nsw i32 %float_req_num_load, -1

]]></Node>
<StgValue><ssdm name="tmp_86"/></StgValue>
</operation>

<operation id="357" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="395" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7  store i32 %tmp_86, i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="358" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="396" bw="0" op_0_bw="0">
<![CDATA[
:8  br label %4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="359" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="398" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:0  %j1 = phi i32 [ %j_cast, %3 ], [ %j_2, %5 ]

]]></Node>
<StgValue><ssdm name="j1"/></StgValue>
</operation>

<operation id="360" st_id="10" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="399" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %tmp_90 = icmp slt i32 %j1, %tmp_86

]]></Node>
<StgValue><ssdm name="tmp_90"/></StgValue>
</operation>

<operation id="361" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="400" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_90, label %5, label %.loopexit624.loopexit22

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="362" st_id="10" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="403" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %j_2 = add nsw i32 %j1, 1

]]></Node>
<StgValue><ssdm name="j_2"/></StgValue>
</operation>

<operation id="363" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="404" bw="64" op_0_bw="32">
<![CDATA[
:2  %tmp_98 = sext i32 %j_2 to i64

]]></Node>
<StgValue><ssdm name="tmp_98"/></StgValue>
</operation>

<operation id="364" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="405" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %float_request_array_69 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_98

]]></Node>
<StgValue><ssdm name="float_request_array_69"/></StgValue>
</operation>

<operation id="365" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="406" bw="16" op_0_bw="9">
<![CDATA[
:4  %float_request_array_70 = load i16* %float_request_array_69, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_70"/></StgValue>
</operation>

<operation id="366" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %float_request_array_72 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_98

]]></Node>
<StgValue><ssdm name="float_request_array_72"/></StgValue>
</operation>

<operation id="367" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="8" op_0_bw="9">
<![CDATA[
:8  %float_request_array_73 = load i8* %float_request_array_72, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_73"/></StgValue>
</operation>

<operation id="368" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %float_request_array_75 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_98

]]></Node>
<StgValue><ssdm name="float_request_array_75"/></StgValue>
</operation>

<operation id="369" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="8" op_0_bw="9">
<![CDATA[
:12  %float_request_array_76 = load i8* %float_request_array_75, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_76"/></StgValue>
</operation>

<operation id="370" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:15  %float_request_array_78 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_98

]]></Node>
<StgValue><ssdm name="float_request_array_78"/></StgValue>
</operation>

<operation id="371" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="16" op_0_bw="9">
<![CDATA[
:16  %float_request_array_79 = load i16* %float_request_array_78, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_79"/></StgValue>
</operation>

<operation id="372" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:19  %float_request_array_81 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_98

]]></Node>
<StgValue><ssdm name="float_request_array_81"/></StgValue>
</operation>

<operation id="373" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="422" bw="8" op_0_bw="9">
<![CDATA[
:20  %float_request_array_82 = load i8* %float_request_array_81, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_82"/></StgValue>
</operation>

<operation id="374" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:23  %float_request_array_84 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_98

]]></Node>
<StgValue><ssdm name="float_request_array_84"/></StgValue>
</operation>

<operation id="375" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="426" bw="4" op_0_bw="9">
<![CDATA[
:24  %float_request_array_85 = load i4* %float_request_array_84, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_85"/></StgValue>
</operation>

<operation id="376" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:27  %float_request_array_87 = getelementptr [512 x i4]* @float_request_array_6, i64 0, i64 %tmp_98

]]></Node>
<StgValue><ssdm name="float_request_array_87"/></StgValue>
</operation>

<operation id="377" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="4" op_0_bw="9">
<![CDATA[
:28  %float_request_array_88 = load i4* %float_request_array_87, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_88"/></StgValue>
</operation>

<operation id="378" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="249">
<or_exp><and_exp><literal name="tmp_90" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit22:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="379" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="402" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_96 = sext i32 %j1 to i64

]]></Node>
<StgValue><ssdm name="tmp_96"/></StgValue>
</operation>

<operation id="380" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="406" bw="16" op_0_bw="9">
<![CDATA[
:4  %float_request_array_70 = load i16* %float_request_array_69, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_70"/></StgValue>
</operation>

<operation id="381" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="407" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %float_request_array_71 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_96

]]></Node>
<StgValue><ssdm name="float_request_array_71"/></StgValue>
</operation>

<operation id="382" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="408" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:6  store i16 %float_request_array_70, i16* %float_request_array_71, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="383" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="410" bw="8" op_0_bw="9">
<![CDATA[
:8  %float_request_array_73 = load i8* %float_request_array_72, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_73"/></StgValue>
</operation>

<operation id="384" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="411" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %float_request_array_74 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_96

]]></Node>
<StgValue><ssdm name="float_request_array_74"/></StgValue>
</operation>

<operation id="385" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="412" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %float_request_array_73, i8* %float_request_array_74, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="386" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="414" bw="8" op_0_bw="9">
<![CDATA[
:12  %float_request_array_76 = load i8* %float_request_array_75, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_76"/></StgValue>
</operation>

<operation id="387" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="415" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:13  %float_request_array_77 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_96

]]></Node>
<StgValue><ssdm name="float_request_array_77"/></StgValue>
</operation>

<operation id="388" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="416" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:14  store i8 %float_request_array_76, i8* %float_request_array_77, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="389" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="418" bw="16" op_0_bw="9">
<![CDATA[
:16  %float_request_array_79 = load i16* %float_request_array_78, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_79"/></StgValue>
</operation>

<operation id="390" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="419" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:17  %float_request_array_80 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_96

]]></Node>
<StgValue><ssdm name="float_request_array_80"/></StgValue>
</operation>

<operation id="391" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="420" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:18  store i16 %float_request_array_79, i16* %float_request_array_80, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="392" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="422" bw="8" op_0_bw="9">
<![CDATA[
:20  %float_request_array_82 = load i8* %float_request_array_81, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_82"/></StgValue>
</operation>

<operation id="393" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="423" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:21  %float_request_array_83 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_96

]]></Node>
<StgValue><ssdm name="float_request_array_83"/></StgValue>
</operation>

<operation id="394" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="424" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:22  store i8 %float_request_array_82, i8* %float_request_array_83, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="395" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="426" bw="4" op_0_bw="9">
<![CDATA[
:24  %float_request_array_85 = load i4* %float_request_array_84, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_85"/></StgValue>
</operation>

<operation id="396" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="427" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:25  %float_request_array_86 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_96

]]></Node>
<StgValue><ssdm name="float_request_array_86"/></StgValue>
</operation>

<operation id="397" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="428" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:26  store i4 %float_request_array_85, i4* %float_request_array_86, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="398" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="430" bw="4" op_0_bw="9">
<![CDATA[
:28  %float_request_array_88 = load i4* %float_request_array_87, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_88"/></StgValue>
</operation>

<operation id="399" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="431" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:29  %float_request_array_89 = getelementptr [512 x i4]* @float_request_array_6, i64 0, i64 %tmp_96

]]></Node>
<StgValue><ssdm name="float_request_array_89"/></StgValue>
</operation>

<operation id="400" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="432" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:30  store i4 %float_request_array_88, i4* %float_request_array_89, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="401" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="433" bw="0" op_0_bw="0">
<![CDATA[
:31  br label %4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="402" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="251">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
:0  %last_V = phi i1 [ %tmp_159, %6 ], [ %tmp_160, %8 ]

]]></Node>
<StgValue><ssdm name="last_V"/></StgValue>
</operation>

<operation id="403" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="251">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %last_V, label %9, label %8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="404" st_id="12" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="253">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="144" op_0_bw="144" op_1_bw="144">
<![CDATA[
:0  %stream_in_V_read_4 = call i144 @_ssdm_op_Read.axis.volatile.i144P(i144* @stream_in_V)

]]></Node>
<StgValue><ssdm name="stream_in_V_read_4"/></StgValue>
</operation>

<operation id="405" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="253">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="1" op_0_bw="1" op_1_bw="144" op_2_bw="32">
<![CDATA[
:1  %tmp_160 = call i1 @_ssdm_op_BitSelect.i1.i144.i32(i144 %stream_in_V_read_4, i32 120)

]]></Node>
<StgValue><ssdm name="tmp_160"/></StgValue>
</operation>

<operation id="406" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="253">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %7

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="407" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="449" bw="16" op_0_bw="8">
<![CDATA[
:0  %temp_diff_src_or_typ = zext i8 %recv_pkt_dest_V to i16

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ"/></StgValue>
</operation>

<operation id="408" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %temp_diff_src_or_typ_18 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read, i32 16, i32 23)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_18"/></StgValue>
</operation>

<operation id="409" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %temp_diff_src_or_typ_19 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read, i32 24, i32 31)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_19"/></StgValue>
</operation>

<operation id="410" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="16" op_0_bw="16" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %temp_diff_src_or_typ_20 = call i16 @_ssdm_op_PartSelect.i16.i144.i32.i32(i144 %stream_in_V_read, i32 32, i32 47)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_20"/></StgValue>
</operation>

<operation id="411" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %temp_diff_src_or_typ_21 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read, i32 48, i32 55)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_21"/></StgValue>
</operation>

<operation id="412" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="4" op_0_bw="4" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %temp_diff_src_or_typ_22 = call i4 @_ssdm_op_PartSelect.i4.i144.i32.i32(i144 %stream_in_V_read, i32 60, i32 63)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_22"/></StgValue>
</operation>

<operation id="413" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="455" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:6  store i16 %temp_diff_src_or_typ, i16* @envlp_DEST_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="414" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:7  store i8 %temp_diff_src_or_typ_18, i8* @envlp_SRC_V_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="415" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_20, i16* @envlp_MSG_SIZE_V_1, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="416" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:9  %tmp_81 = icmp eq i8 %temp_diff_src_or_typ_19, 0

]]></Node>
<StgValue><ssdm name="tmp_81"/></StgValue>
</operation>

<operation id="417" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="459" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:10  %tmp_87 = icmp eq i16 %temp_diff_src_or_typ, %id_in_V_load

]]></Node>
<StgValue><ssdm name="tmp_87"/></StgValue>
</operation>

<operation id="418" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:11  %tmp_92 = icmp eq i8 %temp_diff_src_or_typ_18, 0

]]></Node>
<StgValue><ssdm name="tmp_92"/></StgValue>
</operation>

<operation id="419" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:12  %tmp35 = and i1 %tmp_87, %tmp_92

]]></Node>
<StgValue><ssdm name="tmp35"/></StgValue>
</operation>

<operation id="420" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:13  %or_cond1 = and i1 %tmp35, %tmp_81

]]></Node>
<StgValue><ssdm name="or_cond1"/></StgValue>
</operation>

<operation id="421" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:14  br i1 %or_cond1, label %10, label %._crit_edge21

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="422" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="255">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="465" bw="4" op_0_bw="4" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge21:0  %p_Result_5 = call i4 @_ssdm_op_PartSelect.i4.i144.i32.i32(i144 %stream_in_V_read, i32 84, i32 87)

]]></Node>
<StgValue><ssdm name="p_Result_5"/></StgValue>
</operation>

<operation id="423" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="255">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge21:1  %tmp_93 = icmp eq i4 %p_Result_5, 0

]]></Node>
<StgValue><ssdm name="tmp_93"/></StgValue>
</operation>

<operation id="424" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="255">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge21:2  br i1 %tmp_93, label %11, label %._crit_edge24

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="425" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="256">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="469" bw="4" op_0_bw="4" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_6 = call i4 @_ssdm_op_PartSelect.i4.i144.i32.i32(i144 %stream_in_V_read, i32 80, i32 83)

]]></Node>
<StgValue><ssdm name="p_Result_6"/></StgValue>
</operation>

<operation id="426" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="256">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="470" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:1  %tmp_99 = icmp eq i4 %p_Result_6, 0

]]></Node>
<StgValue><ssdm name="tmp_99"/></StgValue>
</operation>

<operation id="427" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="256">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="471" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_99, label %12, label %29

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="428" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="257">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_103 = icmp eq i4 %p_Result_6, 1

]]></Node>
<StgValue><ssdm name="tmp_103"/></StgValue>
</operation>

<operation id="429" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="257">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="474" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_103, label %30, label %._crit_edge24

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="430" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="258">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge24:0  br label %._crit_edge17

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="431" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="260">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="478" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_81, label %.preheader625.preheader, label %38

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="432" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="261">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="480" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_117 = icmp eq i8 %temp_diff_src_or_typ_19, 1

]]></Node>
<StgValue><ssdm name="tmp_117"/></StgValue>
</operation>

<operation id="433" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="261">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="481" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_117, label %.preheader623.preheader, label %._crit_edge45

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="434" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="262">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="483" bw="32" op_0_bw="32">
<![CDATA[
.preheader623.preheader:0  %float_clr_num_load_1 = load i32* @float_clr_num, align 4

]]></Node>
<StgValue><ssdm name="float_clr_num_load_1"/></StgValue>
</operation>

<operation id="435" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="262">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="0" op_0_bw="0">
<![CDATA[
.preheader623.preheader:1  br label %.preheader623

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="436" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="263">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="0" op_0_bw="0">
<![CDATA[
.preheader625.preheader:0  br label %.preheader625

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="437" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="265">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="607" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_81, label %.preheader629.preheader, label %20

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="438" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="266">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_110 = icmp eq i8 %temp_diff_src_or_typ_19, 1

]]></Node>
<StgValue><ssdm name="tmp_110"/></StgValue>
</operation>

<operation id="439" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="266">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="610" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_110, label %.preheader627.preheader, label %._crit_edge31

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="440" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="267">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="612" bw="32" op_0_bw="32">
<![CDATA[
.preheader627.preheader:0  %int_clr_num_load_1 = load i32* @int_clr_num, align 4

]]></Node>
<StgValue><ssdm name="int_clr_num_load_1"/></StgValue>
</operation>

<operation id="441" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="267">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="613" bw="0" op_0_bw="0">
<![CDATA[
.preheader627.preheader:1  br label %.preheader627

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="442" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="268">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="674" bw="32" op_0_bw="32">
<![CDATA[
.preheader629.preheader:0  %int_req_num_load_1 = load i32* @int_req_num, align 4

]]></Node>
<StgValue><ssdm name="int_req_num_load_1"/></StgValue>
</operation>

<operation id="443" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="268">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="675" bw="0" op_0_bw="0">
<![CDATA[
.preheader629.preheader:1  br label %.preheader629

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="444" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="270">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="736" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 1, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="445" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="270">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="737" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="446" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="271">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="739" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge17:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="447" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="272">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="486" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader623:0  %i5 = phi i31 [ %i_11, %._crit_edge46 ], [ 0, %.preheader623.preheader ]

]]></Node>
<StgValue><ssdm name="i5"/></StgValue>
</operation>

<operation id="448" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="272">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="487" bw="32" op_0_bw="31">
<![CDATA[
.preheader623:1  %i5_cast = zext i31 %i5 to i32

]]></Node>
<StgValue><ssdm name="i5_cast"/></StgValue>
</operation>

<operation id="449" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="272">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader623:2  %tmp_134 = icmp slt i32 %i5_cast, %float_clr_num_load_1

]]></Node>
<StgValue><ssdm name="tmp_134"/></StgValue>
</operation>

<operation id="450" st_id="13" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="272">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="489" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader623:3  %i_11 = add i31 %i5, 1

]]></Node>
<StgValue><ssdm name="i_11"/></StgValue>
</operation>

<operation id="451" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="272">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="490" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader623:4  br i1 %tmp_134, label %39, label %45

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="452" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="274">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="492" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_137 = zext i31 %i5 to i64

]]></Node>
<StgValue><ssdm name="tmp_137"/></StgValue>
</operation>

<operation id="453" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="274">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="493" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_clr2snd_array_31 = getelementptr [512 x i8]* @float_clr2snd_array_5, i64 0, i64 %tmp_137

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_31"/></StgValue>
</operation>

<operation id="454" st_id="13" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="274">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="494" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_clr2snd_array_32 = load i8* %float_clr2snd_array_31, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_32"/></StgValue>
</operation>

<operation id="455" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="526" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_139 = sext i32 %float_clr_num_load_1 to i64

]]></Node>
<StgValue><ssdm name="tmp_139"/></StgValue>
</operation>

<operation id="456" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="527" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_clr2snd_array_43 = getelementptr [512 x i16]* @float_clr2snd_array_1, i64 0, i64 %tmp_139

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_43"/></StgValue>
</operation>

<operation id="457" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:2  store i16 %temp_diff_src_or_typ, i16* %float_clr2snd_array_43, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="458" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="529" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %float_clr2snd_array_44 = getelementptr [512 x i8]* @float_clr2snd_array_5, i64 0, i64 %tmp_139

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_44"/></StgValue>
</operation>

<operation id="459" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="530" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:4  store i8 %temp_diff_src_or_typ_18, i8* %float_clr2snd_array_44, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="460" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="531" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %float_clr2snd_array_45 = getelementptr [512 x i1]* @float_clr2snd_array_4, i64 0, i64 %tmp_139

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_45"/></StgValue>
</operation>

<operation id="461" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="532" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:6  store i1 true, i1* %float_clr2snd_array_45, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="462" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="533" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %float_clr2snd_array_46 = getelementptr [512 x i16]* @float_clr2snd_array_3, i64 0, i64 %tmp_139

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_46"/></StgValue>
</operation>

<operation id="463" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="534" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_20, i16* %float_clr2snd_array_46, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="464" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="535" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %float_clr2snd_array_47 = getelementptr [512 x i8]* @float_clr2snd_array_s, i64 0, i64 %tmp_139

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_47"/></StgValue>
</operation>

<operation id="465" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="536" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %temp_diff_src_or_typ_21, i8* %float_clr2snd_array_47, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="466" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="537" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %float_clr2snd_array_48 = getelementptr [512 x i4]* @float_clr2snd_array_6, i64 0, i64 %tmp_139

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_48"/></StgValue>
</operation>

<operation id="467" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="538" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:12  store i4 %temp_diff_src_or_typ_22, i4* %float_clr2snd_array_48, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="468" st_id="13" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:13  %tmp_140 = add nsw i32 %float_clr_num_load_1, 1

]]></Node>
<StgValue><ssdm name="tmp_140"/></StgValue>
</operation>

<operation id="469" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="540" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  store i32 %tmp_140, i32* @float_clr_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="470" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="275">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="541" bw="0" op_0_bw="0">
<![CDATA[
:15  br label %._crit_edge45

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="471" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="276">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="543" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge45:0  br label %46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="472" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="277">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="547" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader625:0  %i4 = phi i31 [ %i_10, %._crit_edge39 ], [ 0, %.preheader625.preheader ]

]]></Node>
<StgValue><ssdm name="i4"/></StgValue>
</operation>

<operation id="473" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="277">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="548" bw="32" op_0_bw="31">
<![CDATA[
.preheader625:1  %i4_cast = zext i31 %i4 to i32

]]></Node>
<StgValue><ssdm name="i4_cast"/></StgValue>
</operation>

<operation id="474" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="277">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="549" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader625:2  %tmp_125 = icmp slt i32 %i4_cast, %float_req_num_load

]]></Node>
<StgValue><ssdm name="tmp_125"/></StgValue>
</operation>

<operation id="475" st_id="13" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="277">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="550" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader625:3  %i_10 = add i31 %i4, 1

]]></Node>
<StgValue><ssdm name="i_10"/></StgValue>
</operation>

<operation id="476" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="277">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="551" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader625:4  br i1 %tmp_125, label %31, label %37

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="477" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="279">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_130 = zext i31 %i4 to i64

]]></Node>
<StgValue><ssdm name="tmp_130"/></StgValue>
</operation>

<operation id="478" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="279">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="554" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_request_array_90 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_130

]]></Node>
<StgValue><ssdm name="float_request_array_90"/></StgValue>
</operation>

<operation id="479" st_id="13" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="279">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="555" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_request_array_91 = load i8* %float_request_array_90, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_91"/></StgValue>
</operation>

<operation id="480" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_132 = sext i32 %float_req_num_load to i64

]]></Node>
<StgValue><ssdm name="tmp_132"/></StgValue>
</operation>

<operation id="481" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_request_array_102 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_132

]]></Node>
<StgValue><ssdm name="float_request_array_102"/></StgValue>
</operation>

<operation id="482" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="590" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:2  store i16 %temp_diff_src_or_typ, i16* %float_request_array_102, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="483" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="591" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %float_request_array_103 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_132

]]></Node>
<StgValue><ssdm name="float_request_array_103"/></StgValue>
</operation>

<operation id="484" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="592" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:4  store i8 %temp_diff_src_or_typ_18, i8* %float_request_array_103, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="485" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="593" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %float_request_array_104 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_132

]]></Node>
<StgValue><ssdm name="float_request_array_104"/></StgValue>
</operation>

<operation id="486" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="594" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:6  store i8 0, i8* %float_request_array_104, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="487" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="595" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %float_request_array_105 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_132

]]></Node>
<StgValue><ssdm name="float_request_array_105"/></StgValue>
</operation>

<operation id="488" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="596" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_20, i16* %float_request_array_105, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="489" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="597" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %float_request_array_106 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_132

]]></Node>
<StgValue><ssdm name="float_request_array_106"/></StgValue>
</operation>

<operation id="490" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="598" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %temp_diff_src_or_typ_21, i8* %float_request_array_106, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="491" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="599" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %float_request_array_107 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_132

]]></Node>
<StgValue><ssdm name="float_request_array_107"/></StgValue>
</operation>

<operation id="492" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:12  store i4 %temp_diff_src_or_typ_22, i4* %float_request_array_107, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="493" st_id="13" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:13  %tmp_133 = add nsw i32 %float_req_num_load, 1

]]></Node>
<StgValue><ssdm name="tmp_133"/></StgValue>
</operation>

<operation id="494" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="602" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  store i32 %tmp_133, i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="495" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="280">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="603" bw="0" op_0_bw="0">
<![CDATA[
:15  br label %46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="496" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="281">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="605" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="497" st_id="14" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="282">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="494" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_clr2snd_array_32 = load i8* %float_clr2snd_array_31, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_32"/></StgValue>
</operation>

<operation id="498" st_id="14" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="282">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="495" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_138 = icmp eq i8 %float_clr2snd_array_32, %temp_diff_src_or_typ_18

]]></Node>
<StgValue><ssdm name="tmp_138"/></StgValue>
</operation>

<operation id="499" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="282">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="496" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_138, label %40, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="500" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="284">
<or_exp><and_exp><literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="498" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_33 = getelementptr [512 x i16]* @float_clr2snd_array_1, i64 0, i64 %tmp_137

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_33"/></StgValue>
</operation>

<operation id="501" st_id="14" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="284">
<or_exp><and_exp><literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="499" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_34 = load i16* %float_clr2snd_array_33, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_34"/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="502" st_id="15" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="285">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="499" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_34 = load i16* %float_clr2snd_array_33, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_34"/></StgValue>
</operation>

<operation id="503" st_id="15" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="285">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="500" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_143 = icmp eq i16 %float_clr2snd_array_34, %temp_diff_src_or_typ

]]></Node>
<StgValue><ssdm name="tmp_143"/></StgValue>
</operation>

<operation id="504" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="285">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="501" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_143, label %41, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="505" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="287">
<or_exp><and_exp><literal name="tmp_143" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="503" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_35 = getelementptr [512 x i1]* @float_clr2snd_array_4, i64 0, i64 %tmp_137

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_35"/></StgValue>
</operation>

<operation id="506" st_id="15" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="287">
<or_exp><and_exp><literal name="tmp_143" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="504" bw="1" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_36 = load i1* %float_clr2snd_array_35, align 1

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_36"/></StgValue>
</operation>
</state>

<state id="16" st_id="16">

<operation id="507" st_id="16" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="288">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="504" bw="1" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_36 = load i1* %float_clr2snd_array_35, align 1

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_36"/></StgValue>
</operation>

<operation id="508" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="288">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="505" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %float_clr2snd_array_36, label %42, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="509" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="290">
<or_exp><and_exp><literal name="float_clr2snd_array_36" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="507" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_37 = getelementptr [512 x i16]* @float_clr2snd_array_3, i64 0, i64 %tmp_137

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_37"/></StgValue>
</operation>

<operation id="510" st_id="16" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="290">
<or_exp><and_exp><literal name="float_clr2snd_array_36" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="508" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_38 = load i16* %float_clr2snd_array_37, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_38"/></StgValue>
</operation>
</state>

<state id="17" st_id="17">

<operation id="511" st_id="17" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="291">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="508" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_38 = load i16* %float_clr2snd_array_37, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_38"/></StgValue>
</operation>

<operation id="512" st_id="17" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="291">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="509" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_150 = icmp eq i16 %float_clr2snd_array_38, %temp_diff_src_or_typ_20

]]></Node>
<StgValue><ssdm name="tmp_150"/></StgValue>
</operation>

<operation id="513" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="291">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="510" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_150, label %43, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="514" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="293">
<or_exp><and_exp><literal name="tmp_150" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="512" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_39 = getelementptr [512 x i8]* @float_clr2snd_array_s, i64 0, i64 %tmp_137

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_39"/></StgValue>
</operation>

<operation id="515" st_id="17" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="293">
<or_exp><and_exp><literal name="tmp_150" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="513" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_40 = load i8* %float_clr2snd_array_39, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_40"/></StgValue>
</operation>
</state>

<state id="18" st_id="18">

<operation id="516" st_id="18" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="294">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="513" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_40 = load i8* %float_clr2snd_array_39, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_40"/></StgValue>
</operation>

<operation id="517" st_id="18" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="294">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="514" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_153 = icmp eq i8 %float_clr2snd_array_40, %temp_diff_src_or_typ_21

]]></Node>
<StgValue><ssdm name="tmp_153"/></StgValue>
</operation>

<operation id="518" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="294">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="515" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_153, label %44, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="519" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="296">
<or_exp><and_exp><literal name="tmp_153" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_41 = getelementptr [512 x i4]* @float_clr2snd_array_6, i64 0, i64 %tmp_137

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_41"/></StgValue>
</operation>

<operation id="520" st_id="18" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="296">
<or_exp><and_exp><literal name="tmp_153" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="518" bw="4" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_42 = load i4* %float_clr2snd_array_41, align 1

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_42"/></StgValue>
</operation>
</state>

<state id="19" st_id="19">

<operation id="521" st_id="19" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="297">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="518" bw="4" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_42 = load i4* %float_clr2snd_array_41, align 1

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_42"/></StgValue>
</operation>

<operation id="522" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="297">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="519" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %tmp_154 = icmp eq i4 %float_clr2snd_array_42, %temp_diff_src_or_typ_22

]]></Node>
<StgValue><ssdm name="tmp_154"/></StgValue>
</operation>

<operation id="523" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="297">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="520" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_154, label %.loopexit624.loopexit, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="524" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="304">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_143" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="float_clr2snd_array_36" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_150" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_153" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_154" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="522" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge46:0  br label %.preheader623

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="525" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="306">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="524" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="526" st_id="19" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="312">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="4" op_0_bw="9">
<![CDATA[
:1  %float_request_array_101 = load i4* %float_request_array_100, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_101"/></StgValue>
</operation>

<operation id="527" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="312">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="581" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %tmp_152 = icmp eq i4 %float_request_array_101, %temp_diff_src_or_typ_22

]]></Node>
<StgValue><ssdm name="tmp_152"/></StgValue>
</operation>

<operation id="528" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="312">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="582" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_152, label %.loopexit624.loopexit19, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="529" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="319">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_131" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_136" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_142" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_146" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_149" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_152" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="584" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge39:0  br label %.preheader625

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="530" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="321">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="586" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit19:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="531" st_id="19" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="647" bw="4" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_DA_6 = load i4* %int_clr2snd_array_DA_5, align 1

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_6"/></StgValue>
</operation>

<operation id="532" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="648" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %tmp_151 = icmp eq i4 %int_clr2snd_array_DA_6, %temp_diff_src_or_typ_22

]]></Node>
<StgValue><ssdm name="tmp_151"/></StgValue>
</operation>

<operation id="533" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="649" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_151, label %.loopexit624.loopexit20, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="534" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="335">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_127" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_151" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="651" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge32:0  br label %.preheader627

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="535" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="337">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="653" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit20:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="536" st_id="19" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="344">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="709" bw="4" op_0_bw="9">
<![CDATA[
:1  %int_request_array_DA_7 = load i4* %int_request_array_DA_6, align 1

]]></Node>
<StgValue><ssdm name="int_request_array_DA_7"/></StgValue>
</operation>

<operation id="537" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="344">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="710" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %tmp_147 = icmp eq i4 %int_request_array_DA_7, %temp_diff_src_or_typ_22

]]></Node>
<StgValue><ssdm name="tmp_147"/></StgValue>
</operation>

<operation id="538" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="344">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="711" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_147, label %.loopexit624.loopexit21, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="539" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="346">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="713" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit21:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="540" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="353">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="tmp_121" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="tmp_126" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="int_request_array_PK_6" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="tmp_141" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="tmp_144" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
<literal name="tmp_147" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="715" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge25:0  br label %.preheader629

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="541" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="741" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
.loopexit624:0  %write_flag4_6 = phi i1 [ false, %._crit_edge17 ], [ false, %68 ], [ %write_flag4_load, %67 ], [ false, %47 ], [ false, %10 ], [ false, %28 ], [ false, %46 ], [ false, %.loopexit624.loopexit ], [ false, %.loopexit624.loopexit19 ], [ false, %.loopexit624.loopexit20 ], [ false, %.loopexit624.loopexit21 ], [ false, %.loopexit624.loopexit22 ]

]]></Node>
<StgValue><ssdm name="write_flag4_6"/></StgValue>
</operation>

<operation id="542" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="742" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
.loopexit624:1  %buf16_6 = phi float [ undef, %._crit_edge17 ], [ undef, %68 ], [ %buf4_load, %67 ], [ undef, %47 ], [ undef, %10 ], [ undef, %28 ], [ undef, %46 ], [ undef, %.loopexit624.loopexit ], [ undef, %.loopexit624.loopexit19 ], [ undef, %.loopexit624.loopexit20 ], [ undef, %.loopexit624.loopexit21 ], [ undef, %.loopexit624.loopexit22 ]

]]></Node>
<StgValue><ssdm name="buf16_6"/></StgValue>
</operation>

<operation id="543" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="743" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
.loopexit624:2  %write_flag8_6 = phi i1 [ false, %._crit_edge17 ], [ false, %68 ], [ %write_flag8_load, %67 ], [ false, %47 ], [ false, %10 ], [ false, %28 ], [ false, %46 ], [ false, %.loopexit624.loopexit ], [ false, %.loopexit624.loopexit19 ], [ false, %.loopexit624.loopexit20 ], [ false, %.loopexit624.loopexit21 ], [ false, %.loopexit624.loopexit22 ]

]]></Node>
<StgValue><ssdm name="write_flag8_6"/></StgValue>
</operation>

<operation id="544" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="744" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
.loopexit624:3  %buf_6 = phi float [ undef, %._crit_edge17 ], [ undef, %68 ], [ %buf_load, %67 ], [ undef, %47 ], [ undef, %10 ], [ undef, %28 ], [ undef, %46 ], [ undef, %.loopexit624.loopexit ], [ undef, %.loopexit624.loopexit19 ], [ undef, %.loopexit624.loopexit20 ], [ undef, %.loopexit624.loopexit21 ], [ undef, %.loopexit624.loopexit22 ]

]]></Node>
<StgValue><ssdm name="buf_6"/></StgValue>
</operation>

<operation id="545" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="745" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
.loopexit624:4  %buf2_6 = phi float [ undef, %._crit_edge17 ], [ undef, %68 ], [ %buf2_load, %67 ], [ undef, %47 ], [ undef, %10 ], [ undef, %28 ], [ undef, %46 ], [ undef, %.loopexit624.loopexit ], [ undef, %.loopexit624.loopexit19 ], [ undef, %.loopexit624.loopexit20 ], [ undef, %.loopexit624.loopexit21 ], [ undef, %.loopexit624.loopexit22 ]

]]></Node>
<StgValue><ssdm name="buf2_6"/></StgValue>
</operation>

<operation id="546" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="746" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
.loopexit624:5  %write_flag11_6 = phi i1 [ false, %._crit_edge17 ], [ false, %68 ], [ %write_flag1_load, %67 ], [ false, %47 ], [ false, %10 ], [ false, %28 ], [ false, %46 ], [ false, %.loopexit624.loopexit ], [ false, %.loopexit624.loopexit19 ], [ false, %.loopexit624.loopexit20 ], [ false, %.loopexit624.loopexit21 ], [ false, %.loopexit624.loopexit22 ]

]]></Node>
<StgValue><ssdm name="write_flag11_6"/></StgValue>
</operation>

<operation id="547" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="747" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
.loopexit624:6  %write_flag_6 = phi i1 [ false, %._crit_edge17 ], [ false, %68 ], [ %write_flag_load, %67 ], [ false, %47 ], [ false, %10 ], [ false, %28 ], [ false, %46 ], [ false, %.loopexit624.loopexit ], [ false, %.loopexit624.loopexit19 ], [ false, %.loopexit624.loopexit20 ], [ false, %.loopexit624.loopexit21 ], [ false, %.loopexit624.loopexit22 ]

]]></Node>
<StgValue><ssdm name="write_flag_6"/></StgValue>
</operation>

<operation id="548" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="748" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
.loopexit624:7  %buf3_6 = phi float [ undef, %._crit_edge17 ], [ undef, %68 ], [ %buf3_load, %67 ], [ undef, %47 ], [ undef, %10 ], [ undef, %28 ], [ undef, %46 ], [ undef, %.loopexit624.loopexit ], [ undef, %.loopexit624.loopexit19 ], [ undef, %.loopexit624.loopexit20 ], [ undef, %.loopexit624.loopexit21 ], [ undef, %.loopexit624.loopexit22 ]

]]></Node>
<StgValue><ssdm name="buf3_6"/></StgValue>
</operation>

<operation id="549" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="749" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
.loopexit624:8  %p_s = phi i1 [ false, %._crit_edge17 ], [ true, %68 ], [ false, %67 ], [ false, %47 ], [ false, %10 ], [ false, %28 ], [ false, %46 ], [ false, %.loopexit624.loopexit ], [ false, %.loopexit624.loopexit19 ], [ false, %.loopexit624.loopexit20 ], [ false, %.loopexit624.loopexit21 ], [ false, %.loopexit624.loopexit22 ]

]]></Node>
<StgValue><ssdm name="p_s"/></StgValue>
</operation>

<operation id="550" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="750" bw="32" op_0_bw="1">
<![CDATA[
.loopexit624:9  %p_cast = zext i1 %p_s to i32

]]></Node>
<StgValue><ssdm name="p_cast"/></StgValue>
</operation>

<operation id="551" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="751" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.loopexit624:10  %mrv_sel = select i1 %write_flag_6, float %buf_6, float %p_read11

]]></Node>
<StgValue><ssdm name="mrv_sel"/></StgValue>
</operation>

<operation id="552" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="752" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.loopexit624:11  %mrv_sel1 = select i1 %write_flag4_6, float %buf16_6, float %p_read_4

]]></Node>
<StgValue><ssdm name="mrv_sel1"/></StgValue>
</operation>

<operation id="553" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="753" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.loopexit624:12  %mrv_sel2 = select i1 %write_flag8_6, float %buf2_6, float %p_read_3

]]></Node>
<StgValue><ssdm name="mrv_sel2"/></StgValue>
</operation>

<operation id="554" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="754" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.loopexit624:13  %mrv_sel3 = select i1 %write_flag11_6, float %buf3_6, float %p_read_2

]]></Node>
<StgValue><ssdm name="mrv_sel3"/></StgValue>
</operation>

<operation id="555" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="755" bw="160" op_0_bw="160" op_1_bw="32">
<![CDATA[
.loopexit624:14  %mrv = insertvalue { i32, float, float, float, float } undef, i32 %p_cast, 0

]]></Node>
<StgValue><ssdm name="mrv"/></StgValue>
</operation>

<operation id="556" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="756" bw="160" op_0_bw="160" op_1_bw="32">
<![CDATA[
.loopexit624:15  %mrv_1 = insertvalue { i32, float, float, float, float } %mrv, float %mrv_sel, 1

]]></Node>
<StgValue><ssdm name="mrv_1"/></StgValue>
</operation>

<operation id="557" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="757" bw="160" op_0_bw="160" op_1_bw="32">
<![CDATA[
.loopexit624:16  %mrv_2 = insertvalue { i32, float, float, float, float } %mrv_1, float %mrv_sel1, 2

]]></Node>
<StgValue><ssdm name="mrv_2"/></StgValue>
</operation>

<operation id="558" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="758" bw="160" op_0_bw="160" op_1_bw="32">
<![CDATA[
.loopexit624:17  %mrv_3 = insertvalue { i32, float, float, float, float } %mrv_2, float %mrv_sel2, 3

]]></Node>
<StgValue><ssdm name="mrv_3"/></StgValue>
</operation>

<operation id="559" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="759" bw="160" op_0_bw="160" op_1_bw="32">
<![CDATA[
.loopexit624:18  %mrv_4 = insertvalue { i32, float, float, float, float } %mrv_3, float %mrv_sel3, 4

]]></Node>
<StgValue><ssdm name="mrv_4"/></StgValue>
</operation>

<operation id="560" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_71" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_103" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_117" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_121" val="1"/>
<literal name="tmp_126" val="1"/>
<literal name="int_request_array_PK_6" val="0"/>
<literal name="tmp_141" val="1"/>
<literal name="tmp_144" val="1"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_136" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_146" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="tmp_152" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="1"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_127" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="int_clr2snd_array_PK_6" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_151" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_81" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_143" val="1"/>
<literal name="float_clr2snd_array_36" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="760" bw="0" op_0_bw="160">
<![CDATA[
.loopexit624:19  ret { i32, float, float, float, float } %mrv_4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="20" st_id="20">

<operation id="561" st_id="20" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="367">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="555" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_request_array_91 = load i8* %float_request_array_90, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_91"/></StgValue>
</operation>

<operation id="562" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="367">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="556" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_131 = icmp eq i8 %float_request_array_91, %temp_diff_src_or_typ_18

]]></Node>
<StgValue><ssdm name="tmp_131"/></StgValue>
</operation>

<operation id="563" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="367">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="557" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_131, label %32, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="564" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="tmp_131" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_92 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_130

]]></Node>
<StgValue><ssdm name="float_request_array_92"/></StgValue>
</operation>

<operation id="565" st_id="20" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="tmp_131" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="560" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_93 = load i16* %float_request_array_92, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_93"/></StgValue>
</operation>
</state>

<state id="21" st_id="21">

<operation id="566" st_id="21" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="369">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="560" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_93 = load i16* %float_request_array_92, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_93"/></StgValue>
</operation>

<operation id="567" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="369">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="561" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_136 = icmp eq i16 %float_request_array_93, %temp_diff_src_or_typ

]]></Node>
<StgValue><ssdm name="tmp_136"/></StgValue>
</operation>

<operation id="568" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="369">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="562" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_136, label %33, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="569" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="370">
<or_exp><and_exp><literal name="tmp_136" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="564" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_94 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_130

]]></Node>
<StgValue><ssdm name="float_request_array_94"/></StgValue>
</operation>

<operation id="570" st_id="21" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="370">
<or_exp><and_exp><literal name="tmp_136" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="565" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_95 = load i8* %float_request_array_94, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_95"/></StgValue>
</operation>
</state>

<state id="22" st_id="22">

<operation id="571" st_id="22" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="371">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="565" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_95 = load i8* %float_request_array_94, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_95"/></StgValue>
</operation>

<operation id="572" st_id="22" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="371">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="566" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_142 = icmp eq i8 %float_request_array_95, 0

]]></Node>
<StgValue><ssdm name="tmp_142"/></StgValue>
</operation>

<operation id="573" st_id="22" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="371">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="567" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_142, label %34, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="574" st_id="22" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="372">
<or_exp><and_exp><literal name="tmp_142" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_96 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_130

]]></Node>
<StgValue><ssdm name="float_request_array_96"/></StgValue>
</operation>

<operation id="575" st_id="22" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="372">
<or_exp><and_exp><literal name="tmp_142" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="570" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_97 = load i16* %float_request_array_96, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_97"/></StgValue>
</operation>
</state>

<state id="23" st_id="23">

<operation id="576" st_id="23" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="373">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="570" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_97 = load i16* %float_request_array_96, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_97"/></StgValue>
</operation>

<operation id="577" st_id="23" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="373">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="571" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_146 = icmp eq i16 %float_request_array_97, %temp_diff_src_or_typ_20

]]></Node>
<StgValue><ssdm name="tmp_146"/></StgValue>
</operation>

<operation id="578" st_id="23" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="373">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="572" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_146, label %35, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="579" st_id="23" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="374">
<or_exp><and_exp><literal name="tmp_146" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="574" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_98 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_130

]]></Node>
<StgValue><ssdm name="float_request_array_98"/></StgValue>
</operation>

<operation id="580" st_id="23" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="374">
<or_exp><and_exp><literal name="tmp_146" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="575" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_99 = load i8* %float_request_array_98, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_99"/></StgValue>
</operation>
</state>

<state id="24" st_id="24">

<operation id="581" st_id="24" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="375">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="575" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_99 = load i8* %float_request_array_98, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_99"/></StgValue>
</operation>

<operation id="582" st_id="24" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="375">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="576" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_149 = icmp eq i8 %float_request_array_99, %temp_diff_src_or_typ_21

]]></Node>
<StgValue><ssdm name="tmp_149"/></StgValue>
</operation>

<operation id="583" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="375">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="577" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_149, label %36, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="584" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="376">
<or_exp><and_exp><literal name="tmp_149" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="579" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_100 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_130

]]></Node>
<StgValue><ssdm name="float_request_array_100"/></StgValue>
</operation>

<operation id="585" st_id="24" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="376">
<or_exp><and_exp><literal name="tmp_149" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="4" op_0_bw="9">
<![CDATA[
:1  %float_request_array_101 = load i4* %float_request_array_100, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_101"/></StgValue>
</operation>
</state>

<state id="25" st_id="25">

<operation id="586" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="615" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader627:0  %i2 = phi i31 [ %i_4, %._crit_edge32 ], [ 0, %.preheader627.preheader ]

]]></Node>
<StgValue><ssdm name="i2"/></StgValue>
</operation>

<operation id="587" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="616" bw="32" op_0_bw="31">
<![CDATA[
.preheader627:1  %i2_cast = zext i31 %i2 to i32

]]></Node>
<StgValue><ssdm name="i2_cast"/></StgValue>
</operation>

<operation id="588" st_id="25" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="617" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader627:2  %tmp_124 = icmp slt i32 %i2_cast, %int_clr_num_load_1

]]></Node>
<StgValue><ssdm name="tmp_124"/></StgValue>
</operation>

<operation id="589" st_id="25" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="618" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader627:3  %i_4 = add i31 %i2, 1

]]></Node>
<StgValue><ssdm name="i_4"/></StgValue>
</operation>

<operation id="590" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="619" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader627:4  br i1 %tmp_124, label %21, label %27

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="591" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="378">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="621" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_s = zext i31 %i2 to i64

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="592" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="378">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %int_clr2snd_array_SR_5 = getelementptr [512 x i8]* @int_clr2snd_array_SR, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_5"/></StgValue>
</operation>

<operation id="593" st_id="25" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="378">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="623" bw="8" op_0_bw="9">
<![CDATA[
:2  %int_clr2snd_array_SR_6 = load i8* %int_clr2snd_array_SR_5, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_6"/></StgValue>
</operation>

<operation id="594" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="655" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_128 = sext i32 %int_clr_num_load_1 to i64

]]></Node>
<StgValue><ssdm name="tmp_128"/></StgValue>
</operation>

<operation id="595" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="656" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %int_clr2snd_array_DE_7 = getelementptr [512 x i16]* @int_clr2snd_array_DE, i64 0, i64 %tmp_128

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_7"/></StgValue>
</operation>

<operation id="596" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="657" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:2  store i16 %temp_diff_src_or_typ, i16* %int_clr2snd_array_DE_7, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="597" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="658" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %int_clr2snd_array_SR_7 = getelementptr [512 x i8]* @int_clr2snd_array_SR, i64 0, i64 %tmp_128

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_7"/></StgValue>
</operation>

<operation id="598" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="659" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:4  store i8 %temp_diff_src_or_typ_18, i8* %int_clr2snd_array_SR_7, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="599" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="660" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %int_clr2snd_array_PK_7 = getelementptr [512 x i1]* @int_clr2snd_array_PK, i64 0, i64 %tmp_128

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_7"/></StgValue>
</operation>

<operation id="600" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="661" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:6  store i1 true, i1* %int_clr2snd_array_PK_7, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="601" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="662" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %int_clr2snd_array_MS_7 = getelementptr [512 x i16]* @int_clr2snd_array_MS, i64 0, i64 %tmp_128

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_7"/></StgValue>
</operation>

<operation id="602" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="663" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_20, i16* %int_clr2snd_array_MS_7, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="603" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="664" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %int_clr2snd_array_TA_7 = getelementptr [512 x i8]* @int_clr2snd_array_TA, i64 0, i64 %tmp_128

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_7"/></StgValue>
</operation>

<operation id="604" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="665" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %temp_diff_src_or_typ_21, i8* %int_clr2snd_array_TA_7, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="605" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="666" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %int_clr2snd_array_DA_7 = getelementptr [512 x i4]* @int_clr2snd_array_DA, i64 0, i64 %tmp_128

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_7"/></StgValue>
</operation>

<operation id="606" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="667" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:12  store i4 %temp_diff_src_or_typ_22, i4* %int_clr2snd_array_DA_7, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="607" st_id="25" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="668" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:13  %tmp_129 = add nsw i32 %int_clr_num_load_1, 1

]]></Node>
<StgValue><ssdm name="tmp_129"/></StgValue>
</operation>

<operation id="608" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="669" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  store i32 %tmp_129, i32* @int_clr_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="609" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="1"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="670" bw="0" op_0_bw="0">
<![CDATA[
:15  br label %._crit_edge31

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="610" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="380">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="672" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge31:0  br label %28

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="611" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="381">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="677" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader629:0  %i1 = phi i31 [ %i_12, %._crit_edge25 ], [ 0, %.preheader629.preheader ]

]]></Node>
<StgValue><ssdm name="i1"/></StgValue>
</operation>

<operation id="612" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="381">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="678" bw="32" op_0_bw="31">
<![CDATA[
.preheader629:1  %i1_cast = zext i31 %i1 to i32

]]></Node>
<StgValue><ssdm name="i1_cast"/></StgValue>
</operation>

<operation id="613" st_id="25" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="381">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="679" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader629:2  %tmp_116 = icmp slt i32 %i1_cast, %int_req_num_load_1

]]></Node>
<StgValue><ssdm name="tmp_116"/></StgValue>
</operation>

<operation id="614" st_id="25" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="381">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="680" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader629:3  %i_12 = add i31 %i1, 1

]]></Node>
<StgValue><ssdm name="i_12"/></StgValue>
</operation>

<operation id="615" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="381">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="681" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader629:4  br i1 %tmp_116, label %13, label %19

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="616" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="382">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="683" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_120 = zext i31 %i1 to i64

]]></Node>
<StgValue><ssdm name="tmp_120"/></StgValue>
</operation>

<operation id="617" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="382">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="684" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %int_request_array_SR_5 = getelementptr [512 x i8]* @int_request_array_SR, i64 0, i64 %tmp_120

]]></Node>
<StgValue><ssdm name="int_request_array_SR_5"/></StgValue>
</operation>

<operation id="618" st_id="25" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="382">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="685" bw="8" op_0_bw="9">
<![CDATA[
:2  %int_request_array_SR_6 = load i8* %int_request_array_SR_5, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_SR_6"/></StgValue>
</operation>

<operation id="619" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="717" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_122 = sext i32 %int_req_num_load_1 to i64

]]></Node>
<StgValue><ssdm name="tmp_122"/></StgValue>
</operation>

<operation id="620" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="718" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %int_request_array_DE_7 = getelementptr [512 x i16]* @int_request_array_DE, i64 0, i64 %tmp_122

]]></Node>
<StgValue><ssdm name="int_request_array_DE_7"/></StgValue>
</operation>

<operation id="621" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="719" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:2  store i16 %temp_diff_src_or_typ, i16* %int_request_array_DE_7, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="622" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="720" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %int_request_array_SR_7 = getelementptr [512 x i8]* @int_request_array_SR, i64 0, i64 %tmp_122

]]></Node>
<StgValue><ssdm name="int_request_array_SR_7"/></StgValue>
</operation>

<operation id="623" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="721" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:4  store i8 %temp_diff_src_or_typ_18, i8* %int_request_array_SR_7, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="624" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="722" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %int_request_array_PK_7 = getelementptr [512 x i1]* @int_request_array_PK, i64 0, i64 %tmp_122

]]></Node>
<StgValue><ssdm name="int_request_array_PK_7"/></StgValue>
</operation>

<operation id="625" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="723" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:6  store i1 false, i1* %int_request_array_PK_7, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="626" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="724" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %int_request_array_MS_7 = getelementptr [512 x i16]* @int_request_array_MS, i64 0, i64 %tmp_122

]]></Node>
<StgValue><ssdm name="int_request_array_MS_7"/></StgValue>
</operation>

<operation id="627" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="725" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_20, i16* %int_request_array_MS_7, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="628" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="726" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %int_request_array_TA_7 = getelementptr [512 x i8]* @int_request_array_TA, i64 0, i64 %tmp_122

]]></Node>
<StgValue><ssdm name="int_request_array_TA_7"/></StgValue>
</operation>

<operation id="629" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="727" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %temp_diff_src_or_typ_21, i8* %int_request_array_TA_7, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="630" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="728" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %int_request_array_DA_8 = getelementptr [512 x i4]* @int_request_array_DA, i64 0, i64 %tmp_122

]]></Node>
<StgValue><ssdm name="int_request_array_DA_8"/></StgValue>
</operation>

<operation id="631" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="729" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:12  store i4 %temp_diff_src_or_typ_22, i4* %int_request_array_DA_8, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="632" st_id="25" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="730" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:13  %tmp_123 = add nsw i32 %int_req_num_load_1, 1

]]></Node>
<StgValue><ssdm name="tmp_123"/></StgValue>
</operation>

<operation id="633" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="731" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  store i32 %tmp_123, i32* @int_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="634" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="732" bw="0" op_0_bw="0">
<![CDATA[
:15  br label %28

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="635" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="384">
<or_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="tmp_81" val="1"/>
<literal name="tmp_116" val="0"/>
</and_exp><and_exp><literal name="tmp_81" val="0"/>
<literal name="tmp_124" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="734" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="26" st_id="26">

<operation id="636" st_id="26" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="385">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="623" bw="8" op_0_bw="9">
<![CDATA[
:2  %int_clr2snd_array_SR_6 = load i8* %int_clr2snd_array_SR_5, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_6"/></StgValue>
</operation>

<operation id="637" st_id="26" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="385">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="624" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_127 = icmp eq i8 %int_clr2snd_array_SR_6, %temp_diff_src_or_typ_18

]]></Node>
<StgValue><ssdm name="tmp_127"/></StgValue>
</operation>

<operation id="638" st_id="26" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="385">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="625" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_127, label %22, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="639" st_id="26" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="386">
<or_exp><and_exp><literal name="tmp_127" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="627" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_DE_5 = getelementptr [512 x i16]* @int_clr2snd_array_DE, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_5"/></StgValue>
</operation>

<operation id="640" st_id="26" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="386">
<or_exp><and_exp><literal name="tmp_127" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="628" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_DE_6 = load i16* %int_clr2snd_array_DE_5, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_6"/></StgValue>
</operation>
</state>

<state id="27" st_id="27">

<operation id="641" st_id="27" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="387">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="628" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_DE_6 = load i16* %int_clr2snd_array_DE_5, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_6"/></StgValue>
</operation>

<operation id="642" st_id="27" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="387">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="629" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_135 = icmp eq i16 %int_clr2snd_array_DE_6, %temp_diff_src_or_typ

]]></Node>
<StgValue><ssdm name="tmp_135"/></StgValue>
</operation>

<operation id="643" st_id="27" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="387">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="630" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_135, label %23, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="644" st_id="27" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="tmp_135" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="632" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_PK_5 = getelementptr [512 x i1]* @int_clr2snd_array_PK, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_5"/></StgValue>
</operation>

<operation id="645" st_id="27" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="tmp_135" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="633" bw="1" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_PK_6 = load i1* %int_clr2snd_array_PK_5, align 1

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_6"/></StgValue>
</operation>
</state>

<state id="28" st_id="28">

<operation id="646" st_id="28" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="389">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="633" bw="1" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_PK_6 = load i1* %int_clr2snd_array_PK_5, align 1

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_6"/></StgValue>
</operation>

<operation id="647" st_id="28" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="389">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="634" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %int_clr2snd_array_PK_6, label %24, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="648" st_id="28" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="390">
<or_exp><and_exp><literal name="int_clr2snd_array_PK_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="636" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_MS_5 = getelementptr [512 x i16]* @int_clr2snd_array_MS, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_5"/></StgValue>
</operation>

<operation id="649" st_id="28" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="390">
<or_exp><and_exp><literal name="int_clr2snd_array_PK_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="637" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_MS_6 = load i16* %int_clr2snd_array_MS_5, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_6"/></StgValue>
</operation>
</state>

<state id="29" st_id="29">

<operation id="650" st_id="29" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="391">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="637" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_MS_6 = load i16* %int_clr2snd_array_MS_5, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_6"/></StgValue>
</operation>

<operation id="651" st_id="29" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="391">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="638" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_145 = icmp eq i16 %int_clr2snd_array_MS_6, %temp_diff_src_or_typ_20

]]></Node>
<StgValue><ssdm name="tmp_145"/></StgValue>
</operation>

<operation id="652" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="391">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="639" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_145, label %25, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="653" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="tmp_145" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="641" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_TA_5 = getelementptr [512 x i8]* @int_clr2snd_array_TA, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_5"/></StgValue>
</operation>

<operation id="654" st_id="29" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="tmp_145" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="642" bw="8" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_TA_6 = load i8* %int_clr2snd_array_TA_5, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_6"/></StgValue>
</operation>
</state>

<state id="30" st_id="30">

<operation id="655" st_id="30" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="642" bw="8" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_TA_6 = load i8* %int_clr2snd_array_TA_5, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_6"/></StgValue>
</operation>

<operation id="656" st_id="30" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="643" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_148 = icmp eq i8 %int_clr2snd_array_TA_6, %temp_diff_src_or_typ_21

]]></Node>
<StgValue><ssdm name="tmp_148"/></StgValue>
</operation>

<operation id="657" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="644" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_148, label %26, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="658" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="tmp_148" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="646" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_DA_5 = getelementptr [512 x i4]* @int_clr2snd_array_DA, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_5"/></StgValue>
</operation>

<operation id="659" st_id="30" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="tmp_148" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="647" bw="4" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_DA_6 = load i4* %int_clr2snd_array_DA_5, align 1

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_6"/></StgValue>
</operation>
</state>

<state id="31" st_id="31">

<operation id="660" st_id="31" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="395">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="685" bw="8" op_0_bw="9">
<![CDATA[
:2  %int_request_array_SR_6 = load i8* %int_request_array_SR_5, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_SR_6"/></StgValue>
</operation>

<operation id="661" st_id="31" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="395">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="686" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_121 = icmp eq i8 %int_request_array_SR_6, %temp_diff_src_or_typ_18

]]></Node>
<StgValue><ssdm name="tmp_121"/></StgValue>
</operation>

<operation id="662" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="395">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="687" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_121, label %14, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="663" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="tmp_121" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="689" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_DE_5 = getelementptr [512 x i16]* @int_request_array_DE, i64 0, i64 %tmp_120

]]></Node>
<StgValue><ssdm name="int_request_array_DE_5"/></StgValue>
</operation>

<operation id="664" st_id="31" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="tmp_121" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="690" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_request_array_DE_6 = load i16* %int_request_array_DE_5, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_DE_6"/></StgValue>
</operation>
</state>

<state id="32" st_id="32">

<operation id="665" st_id="32" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="397">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="690" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_request_array_DE_6 = load i16* %int_request_array_DE_5, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_DE_6"/></StgValue>
</operation>

<operation id="666" st_id="32" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="397">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="691" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_126 = icmp eq i16 %int_request_array_DE_6, %temp_diff_src_or_typ

]]></Node>
<StgValue><ssdm name="tmp_126"/></StgValue>
</operation>

<operation id="667" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="397">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="692" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_126, label %15, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="668" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="398">
<or_exp><and_exp><literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="694" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_PK_5 = getelementptr [512 x i1]* @int_request_array_PK, i64 0, i64 %tmp_120

]]></Node>
<StgValue><ssdm name="int_request_array_PK_5"/></StgValue>
</operation>

<operation id="669" st_id="32" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="398">
<or_exp><and_exp><literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="695" bw="1" op_0_bw="9">
<![CDATA[
:1  %int_request_array_PK_6 = load i1* %int_request_array_PK_5, align 1

]]></Node>
<StgValue><ssdm name="int_request_array_PK_6"/></StgValue>
</operation>
</state>

<state id="33" st_id="33">

<operation id="670" st_id="33" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="399">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="695" bw="1" op_0_bw="9">
<![CDATA[
:1  %int_request_array_PK_6 = load i1* %int_request_array_PK_5, align 1

]]></Node>
<StgValue><ssdm name="int_request_array_PK_6"/></StgValue>
</operation>

<operation id="671" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="399">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="696" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %int_request_array_PK_6, label %._crit_edge25, label %16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="672" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="400">
<or_exp><and_exp><literal name="int_request_array_PK_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="698" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_MS_5 = getelementptr [512 x i16]* @int_request_array_MS, i64 0, i64 %tmp_120

]]></Node>
<StgValue><ssdm name="int_request_array_MS_5"/></StgValue>
</operation>

<operation id="673" st_id="33" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="400">
<or_exp><and_exp><literal name="int_request_array_PK_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="699" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_request_array_MS_6 = load i16* %int_request_array_MS_5, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_MS_6"/></StgValue>
</operation>
</state>

<state id="34" st_id="34">

<operation id="674" st_id="34" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="401">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="699" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_request_array_MS_6 = load i16* %int_request_array_MS_5, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_MS_6"/></StgValue>
</operation>

<operation id="675" st_id="34" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="401">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="700" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_141 = icmp eq i16 %int_request_array_MS_6, %temp_diff_src_or_typ_20

]]></Node>
<StgValue><ssdm name="tmp_141"/></StgValue>
</operation>

<operation id="676" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="401">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="701" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_141, label %17, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="677" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="402">
<or_exp><and_exp><literal name="tmp_141" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="703" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_TA_5 = getelementptr [512 x i8]* @int_request_array_TA, i64 0, i64 %tmp_120

]]></Node>
<StgValue><ssdm name="int_request_array_TA_5"/></StgValue>
</operation>

<operation id="678" st_id="34" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="402">
<or_exp><and_exp><literal name="tmp_141" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="704" bw="8" op_0_bw="9">
<![CDATA[
:1  %int_request_array_TA_6 = load i8* %int_request_array_TA_5, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_TA_6"/></StgValue>
</operation>
</state>

<state id="35" st_id="35">

<operation id="679" st_id="35" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="403">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="704" bw="8" op_0_bw="9">
<![CDATA[
:1  %int_request_array_TA_6 = load i8* %int_request_array_TA_5, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_TA_6"/></StgValue>
</operation>

<operation id="680" st_id="35" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="403">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="705" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_144 = icmp eq i8 %int_request_array_TA_6, %temp_diff_src_or_typ_21

]]></Node>
<StgValue><ssdm name="tmp_144"/></StgValue>
</operation>

<operation id="681" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="403">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="706" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_144, label %18, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="682" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="404">
<or_exp><and_exp><literal name="tmp_144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="708" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_DA_6 = getelementptr [512 x i4]* @int_request_array_DA, i64 0, i64 %tmp_120

]]></Node>
<StgValue><ssdm name="int_request_array_DA_6"/></StgValue>
</operation>

<operation id="683" st_id="35" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="404">
<or_exp><and_exp><literal name="tmp_144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="709" bw="4" op_0_bw="9">
<![CDATA[
:1  %int_request_array_DA_7 = load i4* %int_request_array_DA_6, align 1

]]></Node>
<StgValue><ssdm name="int_request_array_DA_7"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
