# **并行硬件和并行软件**

注:该部分目前只包括《并行程序涉及导论》的2.1，2.2.1，2.3.1，2.3.3

## **冯诺依曼结构**
- 冯诺依曼结构包括主存、中央处理单元(CPU)处理器或核，以及主存和CPU之间的互连结构

- ### **主存**
> 主存中有许多区域，每个区域都可以存储指令和数据。每个区域都有一个地址，可以通过这个地址来访问相应的区域及区域中存储的数据和指令。

- ### **中央处理单元(Central Processing Unit)**
> 中央处理单元分为控制单元和算数逻辑单元(Arithmetic Logic Unit, ALU)。控制单元负责决定该执行程序中的哪些指令，而ALU负责执行指令。CPU中的数据和程序执行时的状态信息存储在特殊的快速存储介质中，即寄存器，叫做程序计数器，用来存放下一条指令的地址。

- ### **互连结构**
> 指令和数据通过CPU和主存之间的互连结构进行传输。这种互连结构通常是总线，总线中包括一组并行的线以及控制这些线的硬件。

#### 冯诺依曼结构(表格形式)

| | 冯诺依曼结构 | |
|-|:-----------:|-|
|主存|中央处理单元|互连结构|

> 注:数据或指令从主存传送到CPU时，我们称数据或指令从内存中取出或者读出。当数据或指令从CPU传送到主存中时，我们称数据或指令写入或者存入内存中。
