# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 12
attribute \dynports 1
attribute \cells_not_processed 1
attribute \src "dut.sv:2.1-28.10"
module \function_case
  parameter \WIDTH 8
  attribute \src "dut.sv:26.18-26.27"
  wire width 8 $0\func_case$func$dut.sv:26$1.$result[7:0]$4
  attribute \src "dut.sv:26.18-26.27"
  wire width 8 $0\func_case$func$dut.sv:26$2.$result[7:0]$5
  attribute \src "dut.sv:26.18-26.27"
  wire width 2 $0\func_case$func$dut.sv:26$2.sel[1:0]$7
  attribute \src "dut.sv:26.18-26.27"
  wire width 8 $0\func_case$func$dut.sv:26$2.x[7:0]$6
  attribute \src "dut.sv:26.18-26.27"
  wire width 8 $1\func_case$func$dut.sv:26$2.$result[7:0]$8
  attribute \src "dut.sv:17.36-17.42"
  wire width 8 $shl$dut.sv:17$9_Y
  attribute \src "dut.sv:18.36-18.42"
  wire width 8 $shl$dut.sv:18$10_Y
  attribute \src "dut.sv:19.36-19.42"
  wire width 8 $shl$dut.sv:19$11_Y
  attribute \src "dut.sv:11.35-11.35"
  wire width 8 \func_case$func$dut.sv:26$1.$result
  attribute \nosync 1
  attribute \src "dut.sv:11.35-11.35"
  wire width 8 \func_case$func$dut.sv:26$2.$result
  attribute \nosync 1
  attribute \src "dut.sv:13.21-13.24"
  wire width 2 \func_case$func$dut.sv:26$2.sel
  attribute \nosync 1
  attribute \src "dut.sv:12.27-12.28"
  wire width 8 \func_case$func$dut.sv:26$2.x
  attribute \src "dut.sv:7.30-7.33"
  wire width 8 output 3 \out
  attribute \src "dut.sv:6.24-6.27"
  wire width 2 input 2 \sel
  attribute \src "dut.sv:5.30-5.31"
  wire width 8 input 1 \x
  attribute \src "dut.sv:17.36-17.42"
  cell $shl $shl$dut.sv:17$9
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 8
    connect \A \x
    connect \B 1
    connect \Y $shl$dut.sv:17$9_Y
  end
  attribute \src "dut.sv:18.36-18.42"
  cell $shl $shl$dut.sv:18$10
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 8
    connect \A \x
    connect \B 2
    connect \Y $shl$dut.sv:18$10_Y
  end
  attribute \src "dut.sv:19.36-19.42"
  cell $shl $shl$dut.sv:19$11
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 8
    connect \A \x
    connect \B 3
    connect \Y $shl$dut.sv:19$11_Y
  end
  attribute \src "dut.sv:26.18-26.27"
  process $proc$dut.sv:26$3
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_case$func$dut.sv:26$2.x[7:0]$6 \x
    assign $0\func_case$func$dut.sv:26$2.sel[1:0]$7 \sel
    assign $0\func_case$func$dut.sv:26$2.$result[7:0]$5 $1\func_case$func$dut.sv:26$2.$result[7:0]$8
    assign $0\func_case$func$dut.sv:26$1.$result[7:0]$4 $1\func_case$func$dut.sv:26$2.$result[7:0]$8
    attribute \src "dut.sv:15.13-21.20"
    switch \sel
      attribute \src "dut.sv:15.23-15.23"
      case 2'00
        assign { } { }
        assign $1\func_case$func$dut.sv:26$2.$result[7:0]$8 \x
      attribute \src "dut.sv:16.38-16.38"
      case 2'01
        assign { } { }
        assign $1\func_case$func$dut.sv:26$2.$result[7:0]$8 $shl$dut.sv:17$9_Y
      attribute \src "dut.sv:17.43-17.43"
      case 2'10
        assign { } { }
        assign $1\func_case$func$dut.sv:26$2.$result[7:0]$8 $shl$dut.sv:18$10_Y
      attribute \src "dut.sv:18.43-18.43"
      case 2'11
        assign { } { }
        assign $1\func_case$func$dut.sv:26$2.$result[7:0]$8 $shl$dut.sv:19$11_Y
      attribute \src "dut.sv:19.43-19.43"
      case 
        assign { } { }
        assign $1\func_case$func$dut.sv:26$2.$result[7:0]$8 8'00000000
    end
    sync always
      update \func_case$func$dut.sv:26$1.$result $0\func_case$func$dut.sv:26$1.$result[7:0]$4
      update \func_case$func$dut.sv:26$2.$result 8'x
      update \func_case$func$dut.sv:26$2.x 8'x
      update \func_case$func$dut.sv:26$2.sel 2'x
  end
  connect \out \func_case$func$dut.sv:26$1.$result
end
