TimeQuest Timing Analyzer report for vga_module
Wed Nov 14 11:56:34 2018
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Setup: 'CLK'
 30. Slow 1200mV 0C Model Hold: 'CLK'
 31. Slow 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 45. Fast 1200mV 0C Model Setup: 'CLK'
 46. Fast 1200mV 0C Model Hold: 'CLK'
 47. Fast 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; vga_module                                                       ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE15F17C8                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; CLK                                            ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { CLK }                                            ;
; U1|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 25.000 ; 40.0 MHz  ; 0.000 ; 12.500 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; CLK    ; U1|altpll_component|auto_generated|pll1|inclk[0] ; { U1|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 197.16 MHz ; 197.16 MHz      ; U1|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 203.17 MHz ; 203.17 MHz      ; CLK                                            ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.547  ; 0.000         ;
; CLK                                            ; 15.078 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; CLK                                            ; 0.455 ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.510 ; 0.000         ;
+------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLK                                            ; 9.761  ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[0] ; 12.199 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                 ;
+--------+----------------------------+------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.547  ; delay_module:anjian1|Temp  ; vga_control_module:U3|rgb[0] ; CLK                                            ; U1|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.820     ; 1.584      ;
; 1.210  ; delay_module:anjian1|Temp  ; vga_control_module:U3|rgb[2] ; CLK                                            ; U1|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.820     ; 0.921      ;
; 19.928 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.995      ;
; 19.932 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.991      ;
; 20.032 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.891      ;
; 20.032 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.891      ;
; 20.042 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.881      ;
; 20.062 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.861      ;
; 20.074 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.849      ;
; 20.078 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.845      ;
; 20.164 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.759      ;
; 20.178 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.745      ;
; 20.178 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.745      ;
; 20.183 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.740      ;
; 20.188 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.735      ;
; 20.192 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.731      ;
; 20.193 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.730      ;
; 20.208 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.715      ;
; 20.213 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.710      ;
; 20.220 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.703      ;
; 20.222 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.701      ;
; 20.224 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.699      ;
; 20.250 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.673      ;
; 20.280 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.643      ;
; 20.310 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.613      ;
; 20.324 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.599      ;
; 20.324 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.599      ;
; 20.329 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.594      ;
; 20.334 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.589      ;
; 20.338 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.585      ;
; 20.339 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.584      ;
; 20.354 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.569      ;
; 20.359 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.564      ;
; 20.366 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.557      ;
; 20.368 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.555      ;
; 20.370 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.553      ;
; 20.396 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.527      ;
; 20.426 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.497      ;
; 20.442 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.481      ;
; 20.443 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.480      ;
; 20.456 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.467      ;
; 20.470 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.453      ;
; 20.470 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.453      ;
; 20.472 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.451      ;
; 20.473 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.450      ;
; 20.475 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.448      ;
; 20.480 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.443      ;
; 20.484 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.439      ;
; 20.485 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.438      ;
; 20.500 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.423      ;
; 20.505 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.418      ;
; 20.509 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.414      ;
; 20.512 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.411      ;
; 20.514 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.409      ;
; 20.516 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.407      ;
; 20.539 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.384      ;
; 20.542 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.381      ;
; 20.572 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.351      ;
; 20.588 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.335      ;
; 20.589 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.334      ;
; 20.602 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.321      ;
; 20.616 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.307      ;
; 20.616 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.307      ;
; 20.618 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.305      ;
; 20.619 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.304      ;
; 20.621 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.302      ;
; 20.626 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.297      ;
; 20.630 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.293      ;
; 20.631 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.292      ;
; 20.646 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.277      ;
; 20.651 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.272      ;
; 20.655 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.268      ;
; 20.660 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.263      ;
; 20.685 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.238      ;
; 20.688 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.235      ;
; 20.715 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.208      ;
; 20.718 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.205      ;
; 20.734 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.189      ;
; 20.735 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.188      ;
; 20.745 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.178      ;
; 20.748 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.175      ;
; 20.764 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.159      ;
; 20.765 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.158      ;
; 20.767 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.156      ;
; 20.776 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.147      ;
; 20.777 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.146      ;
; 20.797 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.126      ;
; 20.801 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.122      ;
; 20.806 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.117      ;
; 20.831 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.092      ;
; 20.834 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.089      ;
; 20.861 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.062      ;
; 20.864 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.059      ;
; 20.880 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.043      ;
; 20.881 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.042      ;
; 20.891 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.032      ;
; 20.910 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.013      ;
; 20.911 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 4.012      ;
; 20.947 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 3.976      ;
; 20.977 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.078     ; 3.946      ;
+--------+----------------------------+------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                               ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.078 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.844      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.116 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.806      ;
; 15.250 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count_MS[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 4.673      ;
; 15.250 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 4.673      ;
; 15.250 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 4.673      ;
; 15.250 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count_MS[0] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 4.673      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.283 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.639      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.310 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.612      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.312 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.610      ;
; 15.322 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count_MS[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 4.601      ;
; 15.322 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 4.601      ;
; 15.322 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 4.601      ;
; 15.322 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count_MS[0] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 4.601      ;
; 15.471 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count_MS[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 4.452      ;
; 15.471 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 4.452      ;
; 15.471 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 4.452      ;
; 15.471 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count_MS[0] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 4.452      ;
; 15.512 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.410      ;
; 15.512 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.410      ;
; 15.512 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.410      ;
; 15.512 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.410      ;
; 15.512 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.410      ;
; 15.512 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.410      ;
; 15.512 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.410      ;
; 15.512 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.079     ; 4.410      ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.455 ; delay_module:anjian1|isCount     ; delay_module:anjian1|isCount     ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; delay_module:anjian1|i.00        ; delay_module:anjian1|i.00        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; delay_module:anjian1|Count_MS[1] ; delay_module:anjian1|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; delay_module:anjian1|Count_MS[2] ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; detect_module:anjian|isEn        ; detect_module:anjian|isEn        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; delay_module:anjian1|Temp        ; delay_module:anjian1|Temp        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; delay_module:anjian1|rPin_Out    ; delay_module:anjian1|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Count_MS[0] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.758      ;
; 0.467 ; detect_module:anjian|Count1[0]   ; detect_module:anjian|Count1[0]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.758      ;
; 0.511 ; detect_module:anjian|Count1[12]  ; detect_module:anjian|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.802      ;
; 0.525 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.816      ;
; 0.526 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.817      ;
; 0.763 ; delay_module:anjian1|Count1[3]   ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.054      ;
; 0.764 ; delay_module:anjian1|Count1[13]  ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; delay_module:anjian1|Count1[11]  ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; delay_module:anjian1|Count1[1]   ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; delay_module:anjian1|Count1[5]   ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; detect_module:anjian|Count1[6]   ; detect_module:anjian|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; detect_module:anjian|Count1[2]   ; detect_module:anjian|Count1[2]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; delay_module:anjian1|Count1[15]  ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; detect_module:anjian|Count1[4]   ; detect_module:anjian|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.056      ;
; 0.766 ; delay_module:anjian1|Count1[9]   ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; delay_module:anjian1|Count1[7]   ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; delay_module:anjian1|Count1[2]   ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; delay_module:anjian1|Count1[6]   ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; detect_module:anjian|Count1[5]   ; detect_module:anjian|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; detect_module:anjian|Count1[10]  ; detect_module:anjian|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; detect_module:anjian|Count1[8]   ; detect_module:anjian|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; detect_module:anjian|Count1[3]   ; detect_module:anjian|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; delay_module:anjian1|Count_MS[1] ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.057      ;
; 0.767 ; delay_module:anjian1|Count1[14]  ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; delay_module:anjian1|Count1[4]   ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; detect_module:anjian|Count1[11]  ; detect_module:anjian|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; delay_module:anjian1|i.00        ; delay_module:anjian1|isCount     ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; delay_module:anjian1|Count1[12]  ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; delay_module:anjian1|Count1[8]   ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; delay_module:anjian1|Count1[10]  ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; detect_module:anjian|Count1[7]   ; detect_module:anjian|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; detect_module:anjian|Count1[9]   ; detect_module:anjian|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.059      ;
; 0.788 ; delay_module:anjian1|Count1[0]   ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.079      ;
; 0.793 ; delay_module:anjian1|i.00        ; delay_module:anjian1|i.01        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.084      ;
; 0.804 ; delay_module:anjian1|i.01        ; delay_module:anjian1|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.095      ;
; 0.821 ; delay_module:anjian1|i.01        ; delay_module:anjian1|Temp        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.112      ;
; 0.834 ; delay_module:anjian1|i.00        ; delay_module:anjian1|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.125      ;
; 0.894 ; delay_module:anjian1|Count_MS[2] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.185      ;
; 0.935 ; detect_module:anjian|H2L_F1      ; detect_module:anjian|H2L_F2      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.226      ;
; 1.011 ; detect_module:anjian|Count1[1]   ; detect_module:anjian|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.302      ;
; 1.014 ; detect_module:anjian|Count1[0]   ; detect_module:anjian|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.304      ;
; 1.118 ; delay_module:anjian1|Count1[1]   ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; detect_module:anjian|Count1[2]   ; detect_module:anjian|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; delay_module:anjian1|Count1[3]   ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.409      ;
; 1.119 ; delay_module:anjian1|Count1[5]   ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; detect_module:anjian|Count1[4]   ; detect_module:anjian|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; delay_module:anjian1|Count1[13]  ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; delay_module:anjian1|Count1[11]  ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; detect_module:anjian|Count1[6]   ; detect_module:anjian|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.410      ;
; 1.120 ; detect_module:anjian|Count1[10]  ; detect_module:anjian|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.411      ;
; 1.120 ; delay_module:anjian1|Count1[7]   ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.411      ;
; 1.120 ; delay_module:anjian1|Count1[9]   ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.411      ;
; 1.120 ; detect_module:anjian|Count1[8]   ; detect_module:anjian|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.411      ;
; 1.126 ; delay_module:anjian1|Count1[0]   ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.417      ;
; 1.127 ; delay_module:anjian1|Count1[2]   ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; detect_module:anjian|Count1[5]   ; detect_module:anjian|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; detect_module:anjian|Count1[3]   ; detect_module:anjian|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; delay_module:anjian1|Count1[6]   ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.418      ;
; 1.128 ; detect_module:anjian|Count1[11]  ; detect_module:anjian|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.419      ;
; 1.128 ; delay_module:anjian1|Count1[4]   ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.419      ;
; 1.128 ; delay_module:anjian1|Count1[14]  ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.419      ;
; 1.129 ; delay_module:anjian1|Count1[12]  ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.420      ;
; 1.129 ; delay_module:anjian1|Count1[10]  ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.420      ;
; 1.129 ; delay_module:anjian1|Count1[8]   ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.420      ;
; 1.129 ; detect_module:anjian|Count1[9]   ; detect_module:anjian|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.420      ;
; 1.129 ; detect_module:anjian|Count1[7]   ; detect_module:anjian|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.420      ;
; 1.134 ; detect_module:anjian|L2H_F2      ; delay_module:anjian1|i.00        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.425      ;
; 1.135 ; delay_module:anjian1|Count1[0]   ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.426      ;
; 1.136 ; delay_module:anjian1|Count1[2]   ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; detect_module:anjian|Count1[3]   ; detect_module:anjian|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; detect_module:anjian|Count1[5]   ; detect_module:anjian|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; delay_module:anjian1|Count1[6]   ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.427      ;
; 1.137 ; delay_module:anjian1|Count1[4]   ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.428      ;
; 1.138 ; delay_module:anjian1|Count1[12]  ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.429      ;
; 1.138 ; delay_module:anjian1|Count1[10]  ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.429      ;
; 1.138 ; detect_module:anjian|Count1[9]   ; detect_module:anjian|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.429      ;
; 1.138 ; delay_module:anjian1|Count1[8]   ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.429      ;
; 1.138 ; detect_module:anjian|Count1[7]   ; detect_module:anjian|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.429      ;
; 1.143 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|i.00        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.434      ;
; 1.146 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|isCount     ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.437      ;
; 1.148 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Temp        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.439      ;
; 1.148 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.439      ;
; 1.167 ; delay_module:anjian1|Count_MS[3] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.458      ;
; 1.208 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.499      ;
; 1.249 ; delay_module:anjian1|Count1[1]   ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.540      ;
; 1.249 ; detect_module:anjian|Count1[2]   ; detect_module:anjian|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.540      ;
; 1.249 ; delay_module:anjian1|Count1[3]   ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.540      ;
; 1.250 ; detect_module:anjian|Count1[4]   ; detect_module:anjian|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.541      ;
; 1.250 ; delay_module:anjian1|Count1[5]   ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.541      ;
; 1.250 ; delay_module:anjian1|Count1[13]  ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.541      ;
; 1.250 ; delay_module:anjian1|Count1[11]  ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.541      ;
; 1.250 ; detect_module:anjian|Count1[6]   ; detect_module:anjian|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.541      ;
; 1.251 ; detect_module:anjian|Count1[10]  ; detect_module:anjian|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.542      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                               ;
+-------+----------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.510 ; sync_module:U2|Count_V[10] ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.801      ;
; 0.754 ; sync_module:U2|Count_V[7]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.045      ;
; 0.758 ; sync_module:U2|Count_V[8]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.049      ;
; 0.763 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.054      ;
; 0.764 ; sync_module:U2|Count_V[9]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.056      ;
; 0.766 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.767 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.770 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.061      ;
; 0.774 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.065      ;
; 0.776 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.067      ;
; 0.782 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.073      ;
; 0.783 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.074      ;
; 0.784 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[0]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.075      ;
; 0.951 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.242      ;
; 0.952 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_H[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.243      ;
; 1.109 ; sync_module:U2|Count_V[7]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.400      ;
; 1.118 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.409      ;
; 1.119 ; sync_module:U2|Count_V[9]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; sync_module:U2|Count_V[8]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.120 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.411      ;
; 1.125 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.416      ;
; 1.127 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.418      ;
; 1.128 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.419      ;
; 1.128 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.419      ;
; 1.128 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.419      ;
; 1.128 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.419      ;
; 1.128 ; sync_module:U2|Count_V[8]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.419      ;
; 1.136 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.427      ;
; 1.137 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.428      ;
; 1.137 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.428      ;
; 1.137 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.428      ;
; 1.143 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.434      ;
; 1.144 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.435      ;
; 1.145 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.436      ;
; 1.146 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.437      ;
; 1.152 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.443      ;
; 1.153 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.444      ;
; 1.199 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_H[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.490      ;
; 1.240 ; sync_module:U2|Count_V[7]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.531      ;
; 1.249 ; sync_module:U2|Count_V[7]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.540      ;
; 1.249 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.540      ;
; 1.250 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.541      ;
; 1.250 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.541      ;
; 1.251 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.542      ;
; 1.256 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.547      ;
; 1.258 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.549      ;
; 1.259 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.550      ;
; 1.259 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.550      ;
; 1.260 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.551      ;
; 1.265 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.556      ;
; 1.267 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.558      ;
; 1.268 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.559      ;
; 1.268 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.559      ;
; 1.276 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.567      ;
; 1.276 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.567      ;
; 1.277 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.568      ;
; 1.277 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.568      ;
; 1.283 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.574      ;
; 1.284 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.575      ;
; 1.285 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.576      ;
; 1.286 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.577      ;
; 1.292 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.583      ;
; 1.293 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.584      ;
; 1.306 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.597      ;
; 1.307 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.598      ;
; 1.321 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.612      ;
; 1.350 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[0]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.641      ;
; 1.389 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.680      ;
; 1.390 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.681      ;
; 1.391 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.682      ;
; 1.398 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.689      ;
; 1.399 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.690      ;
; 1.400 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.691      ;
; 1.405 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.696      ;
; 1.407 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.698      ;
; 1.408 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.699      ;
; 1.408 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.699      ;
; 1.416 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.707      ;
; 1.417 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.708      ;
; 1.423 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.714      ;
; 1.424 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.715      ;
; 1.425 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.716      ;
; 1.432 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.723      ;
; 1.433 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.724      ;
; 1.434 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.725      ;
; 1.446 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.737      ;
; 1.461 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.752      ;
; 1.510 ; sync_module:U2|Count_H[5]  ; sync_module:U2|isReady     ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.802      ;
; 1.529 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.820      ;
; 1.530 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.821      ;
; 1.536 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.827      ;
; 1.538 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.829      ;
; 1.539 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.830      ;
+-------+----------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[0]                         ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[1]                         ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[2]                         ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[3]                         ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[10]                          ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[11]                          ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[12]                          ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[1]                           ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[2]                           ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[3]                           ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[4]                           ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[5]                           ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[6]                           ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[7]                           ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[8]                           ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[9]                           ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[0]                           ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[10]                          ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[11]                          ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[12]                          ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[13]                          ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[14]                          ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[15]                          ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[1]                           ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[2]                           ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[3]                           ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[4]                           ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[5]                           ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[6]                           ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[7]                           ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[8]                           ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[9]                           ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Temp                                ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|i.00                                ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|i.01                                ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|isCount                             ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|rPin_Out                            ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[0]                           ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|H2L_F1                              ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|H2L_F2                              ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|L2H_F1                              ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|L2H_F2                              ;
; 9.762 ; 9.950        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|isEn                                ;
; 9.829 ; 10.049       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[0]                           ;
; 9.829 ; 10.049       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|H2L_F1                              ;
; 9.829 ; 10.049       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|H2L_F2                              ;
; 9.829 ; 10.049       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|L2H_F1                              ;
; 9.829 ; 10.049       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|isEn                                ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[0]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[10]                          ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[11]                          ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[12]                          ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[13]                          ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[14]                          ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[15]                          ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[1]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[2]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[3]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[4]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[5]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[6]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[7]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[8]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[9]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[0]                         ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[1]                         ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[2]                         ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[3]                         ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Temp                                ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|i.00                                ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|i.01                                ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|isCount                             ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|rPin_Out                            ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[10]                          ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[11]                          ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[12]                          ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[1]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[2]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[3]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[4]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[5]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[6]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[7]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[8]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[9]                           ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|L2H_F2                              ;
; 9.856 ; 9.856        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.856 ; 9.856        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.891 ; 9.891        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                              ;
; 9.901 ; 9.901        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[0]|clk                                    ;
; 9.901 ; 9.901        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[10]|clk                                   ;
; 9.901 ; 9.901        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[11]|clk                                   ;
; 9.901 ; 9.901        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[12]|clk                                   ;
; 9.901 ; 9.901        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[13]|clk                                   ;
; 9.901 ; 9.901        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[14]|clk                                   ;
; 9.901 ; 9.901        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[15]|clk                                   ;
; 9.901 ; 9.901        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[1]|clk                                    ;
; 9.901 ; 9.901        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[2]|clk                                    ;
; 9.901 ; 9.901        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[3]|clk                                    ;
; 9.901 ; 9.901        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[4]|clk                                    ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 12.199 ; 12.419       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[0]                                            ;
; 12.199 ; 12.419       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[10]                                           ;
; 12.199 ; 12.419       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[1]                                            ;
; 12.199 ; 12.419       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[2]                                            ;
; 12.199 ; 12.419       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[3]                                            ;
; 12.199 ; 12.419       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[4]                                            ;
; 12.199 ; 12.419       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[5]                                            ;
; 12.199 ; 12.419       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[6]                                            ;
; 12.199 ; 12.419       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[7]                                            ;
; 12.199 ; 12.419       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[8]                                            ;
; 12.199 ; 12.419       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[9]                                            ;
; 12.200 ; 12.420       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[0]                                            ;
; 12.200 ; 12.420       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[10]                                           ;
; 12.200 ; 12.420       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[1]                                            ;
; 12.200 ; 12.420       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[2]                                            ;
; 12.200 ; 12.420       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[3]                                            ;
; 12.200 ; 12.420       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[4]                                            ;
; 12.200 ; 12.420       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[5]                                            ;
; 12.200 ; 12.420       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[6]                                            ;
; 12.200 ; 12.420       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[7]                                            ;
; 12.200 ; 12.420       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[8]                                            ;
; 12.200 ; 12.420       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[9]                                            ;
; 12.200 ; 12.420       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|isReady                                               ;
; 12.200 ; 12.420       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_control_module:U3|rgb[0]                                         ;
; 12.200 ; 12.420       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_control_module:U3|rgb[2]                                         ;
; 12.390 ; 12.578       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|isReady                                               ;
; 12.390 ; 12.578       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_control_module:U3|rgb[0]                                         ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[0]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[10]                                           ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[1]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[2]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[3]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[4]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[5]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[6]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[7]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[8]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[9]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[0]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[10]                                           ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[1]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[2]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[3]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[4]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[5]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[6]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[7]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[8]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[9]                                            ;
; 12.391 ; 12.579       ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_control_module:U3|rgb[2]                                         ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[0]|clk                                                    ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[10]|clk                                                   ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[1]|clk                                                    ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[2]|clk                                                    ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[3]|clk                                                    ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[4]|clk                                                    ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[5]|clk                                                    ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[6]|clk                                                    ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[7]|clk                                                    ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[8]|clk                                                    ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[9]|clk                                                    ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[0]|clk                                                    ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[10]|clk                                                   ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[1]|clk                                                    ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[2]|clk                                                    ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[3]|clk                                                    ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[4]|clk                                                    ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[5]|clk                                                    ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[6]|clk                                                    ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[7]|clk                                                    ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[8]|clk                                                    ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[9]|clk                                                    ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|isReady|clk                                                       ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U3|rgb[0]|clk                                                        ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U3|rgb[2]|clk                                                        ;
; 12.530 ; 12.530       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|isReady|clk                                                       ;
; 12.530 ; 12.530       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U3|rgb[0]|clk                                                        ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[0]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[10]|clk                                                   ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[1]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[2]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[3]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[4]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[5]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[6]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[7]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[8]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[9]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[0]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[10]|clk                                                   ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[1]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[2]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[3]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[4]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[5]|clk                                                    ;
; 12.531 ; 12.531       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[6]|clk                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Pin_In[*]  ; CLK        ; 0.358 ; 0.484 ; Rise       ; CLK             ;
;  Pin_In[0] ; CLK        ; 0.358 ; 0.484 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+------------+------------+-------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+-------+--------+------------+-----------------+
; Pin_In[*]  ; CLK        ; 0.063 ; -0.056 ; Rise       ; CLK             ;
;  Pin_In[0] ; CLK        ; 0.063 ; -0.056 ; Rise       ; CLK             ;
+------------+------------+-------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Pin_Out[*]  ; CLK        ; 10.105 ; 9.722  ; Rise       ; CLK                                            ;
;  Pin_Out[0] ; CLK        ; 10.105 ; 9.722  ; Rise       ; CLK                                            ;
; Blue_Sig    ; CLK        ; 6.869  ; 6.502  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC_Sig   ; CLK        ; 8.779  ; 8.407  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; Red_Sig     ; CLK        ; 8.526  ; 7.937  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC_Sig   ; CLK        ; 10.373 ; 10.134 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Pin_Out[*]  ; CLK        ; 9.747 ; 9.371 ; Rise       ; CLK                                            ;
;  Pin_Out[0] ; CLK        ; 9.747 ; 9.371 ; Rise       ; CLK                                            ;
; Blue_Sig    ; CLK        ; 6.113 ; 5.694 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC_Sig   ; CLK        ; 6.249 ; 5.862 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; Red_Sig     ; CLK        ; 7.630 ; 7.160 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC_Sig   ; CLK        ; 7.840 ; 7.254 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                    ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 215.29 MHz ; 215.29 MHz      ; CLK                                            ;      ;
; 216.22 MHz ; 216.22 MHz      ; U1|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U1|altpll_component|auto_generated|pll1|clk[0] ; 1.003  ; 0.000         ;
; CLK                                            ; 15.355 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; CLK                                            ; 0.403 ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.471 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLK                                            ; 9.772  ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[0] ; 12.199 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                  ;
+--------+----------------------------+------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 1.003  ; delay_module:anjian1|Temp  ; vga_control_module:U3|rgb[0] ; CLK                                            ; U1|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.446     ; 1.503      ;
; 1.669  ; delay_module:anjian1|Temp  ; vga_control_module:U3|rgb[2] ; CLK                                            ; U1|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.446     ; 0.837      ;
; 20.375 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.558      ;
; 20.382 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.551      ;
; 20.461 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.472      ;
; 20.463 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.470      ;
; 20.500 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.433      ;
; 20.501 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.432      ;
; 20.502 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.431      ;
; 20.508 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.425      ;
; 20.513 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.420      ;
; 20.552 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.381      ;
; 20.568 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.365      ;
; 20.587 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.346      ;
; 20.589 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.344      ;
; 20.607 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.326      ;
; 20.608 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.325      ;
; 20.626 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.307      ;
; 20.627 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.306      ;
; 20.628 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.305      ;
; 20.634 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.299      ;
; 20.639 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.294      ;
; 20.647 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.286      ;
; 20.654 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.279      ;
; 20.678 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.255      ;
; 20.693 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.240      ;
; 20.694 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.239      ;
; 20.713 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.220      ;
; 20.715 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.218      ;
; 20.733 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.200      ;
; 20.734 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.199      ;
; 20.752 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.181      ;
; 20.753 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.180      ;
; 20.754 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.179      ;
; 20.760 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.173      ;
; 20.765 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.168      ;
; 20.773 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.160      ;
; 20.780 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.153      ;
; 20.804 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.129      ;
; 20.819 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.114      ;
; 20.820 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.113      ;
; 20.823 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.110      ;
; 20.827 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.106      ;
; 20.839 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.094      ;
; 20.841 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.092      ;
; 20.859 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.074      ;
; 20.860 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.073      ;
; 20.862 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.071      ;
; 20.866 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.067      ;
; 20.878 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.055      ;
; 20.879 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.054      ;
; 20.880 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.053      ;
; 20.886 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.047      ;
; 20.886 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.047      ;
; 20.891 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.042      ;
; 20.899 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.034      ;
; 20.906 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.027      ;
; 20.925 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.008      ;
; 20.930 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 4.003      ;
; 20.945 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.988      ;
; 20.946 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.987      ;
; 20.949 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.984      ;
; 20.953 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.980      ;
; 20.965 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.968      ;
; 20.967 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.966      ;
; 20.985 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.948      ;
; 20.986 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.947      ;
; 20.988 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.945      ;
; 20.992 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.941      ;
; 21.004 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.929      ;
; 21.006 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.927      ;
; 21.012 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.921      ;
; 21.017 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.916      ;
; 21.020 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.913      ;
; 21.025 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.908      ;
; 21.032 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.901      ;
; 21.051 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.882      ;
; 21.056 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.877      ;
; 21.059 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.874      ;
; 21.071 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.862      ;
; 21.072 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.861      ;
; 21.075 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.858      ;
; 21.079 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.854      ;
; 21.111 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.822      ;
; 21.112 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.821      ;
; 21.114 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.819      ;
; 21.118 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.815      ;
; 21.138 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.795      ;
; 21.146 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.787      ;
; 21.151 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.782      ;
; 21.158 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.775      ;
; 21.177 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.756      ;
; 21.185 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.748      ;
; 21.197 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.736      ;
; 21.201 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.732      ;
; 21.205 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.728      ;
; 21.240 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.693      ;
; 21.244 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.689      ;
; 21.264 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.669      ;
; 21.272 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.069     ; 3.661      ;
+--------+----------------------------+------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.355 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.576      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.422 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.509      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.519 ; delay_module:anjian1|Count1[3] ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.412      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.535 ; delay_module:anjian1|Count1[6] ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.396      ;
; 15.581 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count_MS[1] ; CLK          ; CLK         ; 20.000       ; -0.069     ; 4.352      ;
; 15.581 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 20.000       ; -0.069     ; 4.352      ;
; 15.581 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 20.000       ; -0.069     ; 4.352      ;
; 15.581 ; delay_module:anjian1|Count1[2] ; delay_module:anjian1|Count_MS[0] ; CLK          ; CLK         ; 20.000       ; -0.069     ; 4.352      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.596 ; delay_module:anjian1|Count1[4] ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.335      ;
; 15.606 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count_MS[1] ; CLK          ; CLK         ; 20.000       ; -0.069     ; 4.327      ;
; 15.606 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 20.000       ; -0.069     ; 4.327      ;
; 15.606 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 20.000       ; -0.069     ; 4.327      ;
; 15.606 ; delay_module:anjian1|Count1[5] ; delay_module:anjian1|Count_MS[0] ; CLK          ; CLK         ; 20.000       ; -0.069     ; 4.327      ;
; 15.726 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.205      ;
; 15.726 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.205      ;
; 15.726 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.205      ;
; 15.726 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.205      ;
; 15.726 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.205      ;
; 15.726 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.205      ;
; 15.726 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.205      ;
; 15.726 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.205      ;
; 15.726 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.205      ;
; 15.726 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.205      ;
; 15.726 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.205      ;
; 15.726 ; delay_module:anjian1|Count1[1] ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.071     ; 4.205      ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; delay_module:anjian1|isCount     ; delay_module:anjian1|isCount     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; delay_module:anjian1|i.00        ; delay_module:anjian1|i.00        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; delay_module:anjian1|Count_MS[1] ; delay_module:anjian1|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; delay_module:anjian1|Count_MS[2] ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; delay_module:anjian1|Temp        ; delay_module:anjian1|Temp        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; delay_module:anjian1|rPin_Out    ; delay_module:anjian1|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; detect_module:anjian|isEn        ; detect_module:anjian|isEn        ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.418 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Count_MS[0] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.684      ;
; 0.419 ; detect_module:anjian|Count1[0]   ; detect_module:anjian|Count1[0]   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.684      ;
; 0.471 ; detect_module:anjian|Count1[12]  ; detect_module:anjian|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.737      ;
; 0.484 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.750      ;
; 0.485 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.751      ;
; 0.707 ; delay_module:anjian1|Count1[13]  ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; delay_module:anjian1|Count1[5]   ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; delay_module:anjian1|Count1[3]   ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.973      ;
; 0.708 ; delay_module:anjian1|Count1[11]  ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; delay_module:anjian1|Count1[1]   ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; detect_module:anjian|Count1[6]   ; detect_module:anjian|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.974      ;
; 0.709 ; delay_module:anjian1|Count1[15]  ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; delay_module:anjian1|Count1[6]   ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; detect_module:anjian|Count1[5]   ; detect_module:anjian|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; detect_module:anjian|Count1[3]   ; detect_module:anjian|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; detect_module:anjian|Count1[2]   ; detect_module:anjian|Count1[2]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.975      ;
; 0.710 ; delay_module:anjian1|Count1[9]   ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; delay_module:anjian1|Count1[7]   ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; detect_module:anjian|Count1[4]   ; detect_module:anjian|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; detect_module:anjian|Count1[11]  ; detect_module:anjian|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; delay_module:anjian1|Count_MS[1] ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.976      ;
; 0.711 ; detect_module:anjian|Count1[10]  ; detect_module:anjian|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; detect_module:anjian|Count1[8]   ; detect_module:anjian|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.977      ;
; 0.712 ; delay_module:anjian1|Count1[2]   ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.978      ;
; 0.713 ; delay_module:anjian1|Count1[14]  ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; delay_module:anjian1|Count1[12]  ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; delay_module:anjian1|Count1[10]  ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; delay_module:anjian1|Count1[4]   ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.979      ;
; 0.714 ; delay_module:anjian1|Count1[8]   ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.980      ;
; 0.714 ; detect_module:anjian|Count1[7]   ; detect_module:anjian|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.980      ;
; 0.714 ; detect_module:anjian|Count1[9]   ; detect_module:anjian|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.980      ;
; 0.717 ; delay_module:anjian1|i.00        ; delay_module:anjian1|isCount     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.983      ;
; 0.735 ; delay_module:anjian1|Count1[0]   ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.001      ;
; 0.745 ; delay_module:anjian1|i.00        ; delay_module:anjian1|i.01        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.011      ;
; 0.748 ; delay_module:anjian1|i.01        ; delay_module:anjian1|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.014      ;
; 0.763 ; delay_module:anjian1|i.01        ; delay_module:anjian1|Temp        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.029      ;
; 0.776 ; delay_module:anjian1|i.00        ; delay_module:anjian1|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.042      ;
; 0.816 ; delay_module:anjian1|Count_MS[2] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.082      ;
; 0.860 ; detect_module:anjian|H2L_F1      ; detect_module:anjian|H2L_F2      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.125      ;
; 0.897 ; detect_module:anjian|Count1[1]   ; detect_module:anjian|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.163      ;
; 0.903 ; detect_module:anjian|Count1[0]   ; detect_module:anjian|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.168      ;
; 1.013 ; detect_module:anjian|L2H_F2      ; delay_module:anjian1|i.00        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.279      ;
; 1.021 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|i.00        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.287      ;
; 1.024 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|isCount     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.290      ;
; 1.026 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.292      ;
; 1.028 ; detect_module:anjian|Count1[5]   ; detect_module:anjian|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.294      ;
; 1.028 ; delay_module:anjian1|Count1[6]   ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.294      ;
; 1.028 ; detect_module:anjian|Count1[3]   ; detect_module:anjian|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.294      ;
; 1.029 ; detect_module:anjian|Count1[11]  ; detect_module:anjian|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; delay_module:anjian1|Count1[0]   ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; delay_module:anjian1|Count1[5]   ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; delay_module:anjian1|Count1[13]  ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; delay_module:anjian1|Count1[3]   ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.295      ;
; 1.030 ; delay_module:anjian1|Count1[4]   ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; delay_module:anjian1|Count1[2]   ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; delay_module:anjian1|Count1[11]  ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; detect_module:anjian|Count1[6]   ; detect_module:anjian|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.296      ;
; 1.031 ; delay_module:anjian1|Count1[12]  ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.297      ;
; 1.031 ; delay_module:anjian1|Count1[10]  ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.297      ;
; 1.031 ; delay_module:anjian1|Count1[14]  ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.297      ;
; 1.032 ; delay_module:anjian1|Count1[8]   ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.298      ;
; 1.032 ; detect_module:anjian|Count1[9]   ; detect_module:anjian|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.298      ;
; 1.032 ; detect_module:anjian|Count1[7]   ; detect_module:anjian|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.298      ;
; 1.032 ; delay_module:anjian1|Count1[1]   ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.298      ;
; 1.033 ; detect_module:anjian|Count1[2]   ; detect_module:anjian|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.299      ;
; 1.034 ; detect_module:anjian|Count1[4]   ; detect_module:anjian|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.300      ;
; 1.034 ; delay_module:anjian1|Count1[9]   ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.300      ;
; 1.034 ; delay_module:anjian1|Count1[7]   ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.300      ;
; 1.035 ; detect_module:anjian|Count1[10]  ; detect_module:anjian|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.301      ;
; 1.035 ; detect_module:anjian|Count1[8]   ; detect_module:anjian|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.301      ;
; 1.043 ; detect_module:anjian|Count1[5]   ; detect_module:anjian|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.309      ;
; 1.043 ; detect_module:anjian|Count1[3]   ; detect_module:anjian|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.309      ;
; 1.043 ; delay_module:anjian1|Count1[6]   ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.309      ;
; 1.045 ; delay_module:anjian1|Count1[0]   ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.311      ;
; 1.046 ; delay_module:anjian1|Count1[2]   ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.312      ;
; 1.047 ; delay_module:anjian1|Count1[4]   ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.313      ;
; 1.047 ; delay_module:anjian1|Count1[12]  ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.313      ;
; 1.047 ; delay_module:anjian1|Count1[10]  ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.313      ;
; 1.048 ; delay_module:anjian1|Count1[8]   ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.314      ;
; 1.048 ; detect_module:anjian|Count1[9]   ; detect_module:anjian|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.314      ;
; 1.048 ; detect_module:anjian|Count1[7]   ; detect_module:anjian|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.314      ;
; 1.049 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Temp        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.315      ;
; 1.087 ; delay_module:anjian1|Count_MS[3] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.353      ;
; 1.101 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.367      ;
; 1.122 ; delay_module:anjian1|Count1[3]   ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.388      ;
; 1.123 ; delay_module:anjian1|Count1[11]  ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.389      ;
; 1.123 ; delay_module:anjian1|Count1[13]  ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.389      ;
; 1.123 ; detect_module:anjian|Count1[6]   ; detect_module:anjian|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.389      ;
; 1.123 ; delay_module:anjian1|Count1[5]   ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.389      ;
; 1.127 ; delay_module:anjian1|Count1[1]   ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.393      ;
; 1.128 ; detect_module:anjian|Count1[2]   ; detect_module:anjian|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.394      ;
; 1.129 ; delay_module:anjian1|Count1[9]   ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.395      ;
; 1.129 ; detect_module:anjian|Count1[4]   ; detect_module:anjian|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.395      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                ;
+-------+----------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.471 ; sync_module:U2|Count_V[10] ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.736      ;
; 0.702 ; sync_module:U2|Count_V[7]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.967      ;
; 0.705 ; sync_module:U2|Count_V[8]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.970      ;
; 0.707 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.973      ;
; 0.709 ; sync_module:U2|Count_V[9]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.974      ;
; 0.710 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.976      ;
; 0.712 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.977      ;
; 0.712 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.978      ;
; 0.713 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.979      ;
; 0.714 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.980      ;
; 0.719 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.984      ;
; 0.721 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.986      ;
; 0.724 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.989      ;
; 0.731 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.996      ;
; 0.736 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[0]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.001      ;
; 0.857 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_H[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.123      ;
; 0.861 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.127      ;
; 1.024 ; sync_module:U2|Count_V[7]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.289      ;
; 1.024 ; sync_module:U2|Count_V[8]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.289      ;
; 1.030 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.296      ;
; 1.031 ; sync_module:U2|Count_V[9]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.297      ;
; 1.031 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.297      ;
; 1.034 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.300      ;
; 1.034 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.300      ;
; 1.036 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.302      ;
; 1.036 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.301      ;
; 1.036 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.301      ;
; 1.036 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.301      ;
; 1.037 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.303      ;
; 1.039 ; sync_module:U2|Count_V[8]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.304      ;
; 1.040 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.305      ;
; 1.043 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.308      ;
; 1.043 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.308      ;
; 1.046 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.312      ;
; 1.047 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.313      ;
; 1.050 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.315      ;
; 1.051 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.316      ;
; 1.052 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.318      ;
; 1.055 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.320      ;
; 1.058 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.323      ;
; 1.065 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.330      ;
; 1.094 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_H[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.360      ;
; 1.122 ; sync_module:U2|Count_V[7]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.387      ;
; 1.129 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.395      ;
; 1.129 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.395      ;
; 1.131 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.396      ;
; 1.133 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.399      ;
; 1.140 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.405      ;
; 1.141 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.406      ;
; 1.146 ; sync_module:U2|Count_V[7]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.411      ;
; 1.153 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.419      ;
; 1.156 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.422      ;
; 1.158 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.424      ;
; 1.158 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.423      ;
; 1.158 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.423      ;
; 1.158 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.423      ;
; 1.159 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.425      ;
; 1.162 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.427      ;
; 1.165 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.430      ;
; 1.165 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.430      ;
; 1.168 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.434      ;
; 1.172 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.437      ;
; 1.173 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.438      ;
; 1.174 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.440      ;
; 1.177 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.442      ;
; 1.180 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.445      ;
; 1.187 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.452      ;
; 1.220 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.486      ;
; 1.226 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.492      ;
; 1.236 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.502      ;
; 1.246 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[0]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.512      ;
; 1.251 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.517      ;
; 1.253 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.518      ;
; 1.262 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.527      ;
; 1.263 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.528      ;
; 1.274 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.540      ;
; 1.279 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.545      ;
; 1.280 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.546      ;
; 1.280 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.545      ;
; 1.280 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.545      ;
; 1.280 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.545      ;
; 1.287 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.552      ;
; 1.287 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.552      ;
; 1.290 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.556      ;
; 1.294 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.559      ;
; 1.295 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.560      ;
; 1.296 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.562      ;
; 1.302 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.567      ;
; 1.309 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.574      ;
; 1.348 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.614      ;
; 1.358 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.624      ;
; 1.366 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.632      ;
; 1.374 ; sync_module:U2|Count_H[5]  ; sync_module:U2|isReady     ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.642      ;
; 1.377 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.643      ;
; 1.384 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.649      ;
; 1.385 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.650      ;
; 1.396 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.662      ;
+-------+----------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                          ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[0]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[10]                          ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[11]                          ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[12]                          ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[13]                          ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[14]                          ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[15]                          ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[1]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[2]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[3]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[4]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[5]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[6]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[7]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[8]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[9]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[0]                         ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[1]                         ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[2]                         ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[3]                         ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[0]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[10]                          ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[11]                          ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[12]                          ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[1]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[2]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[3]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[4]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[5]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[6]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[7]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[8]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[9]                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|isEn                                ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Temp                                ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|i.00                                ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|i.01                                ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|isCount                             ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|rPin_Out                            ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|H2L_F1                              ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|H2L_F2                              ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|L2H_F1                              ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|L2H_F2                              ;
; 9.824 ; 10.040       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[0]                         ;
; 9.824 ; 10.040       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[1]                         ;
; 9.824 ; 10.040       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[2]                         ;
; 9.824 ; 10.040       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[3]                         ;
; 9.824 ; 10.040       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Temp                                ;
; 9.824 ; 10.040       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|i.00                                ;
; 9.824 ; 10.040       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|i.01                                ;
; 9.824 ; 10.040       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|isCount                             ;
; 9.824 ; 10.040       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|rPin_Out                            ;
; 9.824 ; 10.040       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|L2H_F2                              ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[0]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[10]                          ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[11]                          ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[12]                          ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[13]                          ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[14]                          ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[15]                          ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[1]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[2]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[3]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[4]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[5]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[6]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[7]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[8]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Count1[9]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[10]                          ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[11]                          ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[12]                          ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[1]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[2]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[3]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[4]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[5]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[6]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[7]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[8]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[9]                           ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|H2L_F1                              ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|H2L_F2                              ;
; 9.825 ; 10.041       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|L2H_F1                              ;
; 9.826 ; 10.042       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[0]                           ;
; 9.826 ; 10.042       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|isEn                                ;
; 9.854 ; 9.854        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.854 ; 9.854        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.904 ; 9.904        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                              ;
; 9.904 ; 9.904        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|Count1[0]|clk                                     ;
; 9.904 ; 9.904        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|isEn|clk                                          ;
; 9.905 ; 9.905        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[0]|clk                                    ;
; 9.905 ; 9.905        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[10]|clk                                   ;
; 9.905 ; 9.905        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[11]|clk                                   ;
; 9.905 ; 9.905        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[12]|clk                                   ;
; 9.905 ; 9.905        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[13]|clk                                   ;
; 9.905 ; 9.905        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[14]|clk                                   ;
; 9.905 ; 9.905        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[15]|clk                                   ;
; 9.905 ; 9.905        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[1]|clk                                    ;
; 9.905 ; 9.905        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[2]|clk                                    ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 12.199 ; 12.415       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|isReady                                               ;
; 12.199 ; 12.415       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_control_module:U3|rgb[0]                                         ;
; 12.199 ; 12.415       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_control_module:U3|rgb[2]                                         ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[0]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[10]                                           ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[1]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[2]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[3]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[4]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[5]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[6]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[7]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[8]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[9]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[0]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[10]                                           ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[1]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[2]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[3]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[4]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[5]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[6]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[7]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[8]                                            ;
; 12.200 ; 12.416       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[9]                                            ;
; 12.396 ; 12.580       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[0]                                            ;
; 12.396 ; 12.580       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[10]                                           ;
; 12.396 ; 12.580       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[1]                                            ;
; 12.396 ; 12.580       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[2]                                            ;
; 12.396 ; 12.580       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[3]                                            ;
; 12.396 ; 12.580       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[4]                                            ;
; 12.396 ; 12.580       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[5]                                            ;
; 12.396 ; 12.580       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[6]                                            ;
; 12.396 ; 12.580       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[7]                                            ;
; 12.396 ; 12.580       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[8]                                            ;
; 12.396 ; 12.580       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[9]                                            ;
; 12.396 ; 12.580       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|isReady                                               ;
; 12.396 ; 12.580       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_control_module:U3|rgb[0]                                         ;
; 12.397 ; 12.581       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[0]                                            ;
; 12.397 ; 12.581       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[10]                                           ;
; 12.397 ; 12.581       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[1]                                            ;
; 12.397 ; 12.581       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[2]                                            ;
; 12.397 ; 12.581       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[3]                                            ;
; 12.397 ; 12.581       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[4]                                            ;
; 12.397 ; 12.581       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[5]                                            ;
; 12.397 ; 12.581       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[6]                                            ;
; 12.397 ; 12.581       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[7]                                            ;
; 12.397 ; 12.581       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[8]                                            ;
; 12.397 ; 12.581       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[9]                                            ;
; 12.397 ; 12.581       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_control_module:U3|rgb[2]                                         ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 12.468 ; 12.468       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|isReady|clk                                                       ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U3|rgb[0]|clk                                                        ;
; 12.469 ; 12.469       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U3|rgb[2]|clk                                                        ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[0]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[10]|clk                                                   ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[1]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[2]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[3]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[4]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[5]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[6]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[7]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[8]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[9]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[0]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[10]|clk                                                   ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[1]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[2]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[3]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[4]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[5]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[6]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[7]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[8]|clk                                                    ;
; 12.470 ; 12.470       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[9]|clk                                                    ;
; 12.529 ; 12.529       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[0]|clk                                                    ;
; 12.529 ; 12.529       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[10]|clk                                                   ;
; 12.529 ; 12.529       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[1]|clk                                                    ;
; 12.529 ; 12.529       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[2]|clk                                                    ;
; 12.529 ; 12.529       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[3]|clk                                                    ;
; 12.529 ; 12.529       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[4]|clk                                                    ;
; 12.529 ; 12.529       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[5]|clk                                                    ;
; 12.529 ; 12.529       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[6]|clk                                                    ;
; 12.529 ; 12.529       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[7]|clk                                                    ;
; 12.529 ; 12.529       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[8]|clk                                                    ;
; 12.529 ; 12.529       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[9]|clk                                                    ;
; 12.529 ; 12.529       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|isReady|clk                                                       ;
; 12.529 ; 12.529       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U3|rgb[0]|clk                                                        ;
; 12.530 ; 12.530       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[0]|clk                                                    ;
; 12.530 ; 12.530       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[10]|clk                                                   ;
; 12.530 ; 12.530       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[1]|clk                                                    ;
; 12.530 ; 12.530       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[2]|clk                                                    ;
; 12.530 ; 12.530       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[3]|clk                                                    ;
; 12.530 ; 12.530       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[4]|clk                                                    ;
; 12.530 ; 12.530       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[5]|clk                                                    ;
; 12.530 ; 12.530       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[6]|clk                                                    ;
; 12.530 ; 12.530       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[7]|clk                                                    ;
; 12.530 ; 12.530       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[8]|clk                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Pin_In[*]  ; CLK        ; 0.328 ; 0.580 ; Rise       ; CLK             ;
;  Pin_In[0] ; CLK        ; 0.328 ; 0.580 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+------------+------------+-------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+-------+--------+------------+-----------------+
; Pin_In[*]  ; CLK        ; 0.058 ; -0.183 ; Rise       ; CLK             ;
;  Pin_In[0] ; CLK        ; 0.058 ; -0.183 ; Rise       ; CLK             ;
+------------+------------+-------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Pin_Out[*]  ; CLK        ; 9.401 ; 8.772 ; Rise       ; CLK                                            ;
;  Pin_Out[0] ; CLK        ; 9.401 ; 8.772 ; Rise       ; CLK                                            ;
; Blue_Sig    ; CLK        ; 6.545 ; 5.938 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC_Sig   ; CLK        ; 8.302 ; 7.671 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; Red_Sig     ; CLK        ; 7.882 ; 7.072 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC_Sig   ; CLK        ; 9.762 ; 9.384 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Pin_Out[*]  ; CLK        ; 9.050 ; 8.438 ; Rise       ; CLK                                            ;
;  Pin_Out[0] ; CLK        ; 9.050 ; 8.438 ; Rise       ; CLK                                            ;
; Blue_Sig    ; CLK        ; 5.826 ; 5.199 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC_Sig   ; CLK        ; 5.971 ; 5.354 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; Red_Sig     ; CLK        ; 7.016 ; 6.370 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC_Sig   ; CLK        ; 7.545 ; 6.594 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U1|altpll_component|auto_generated|pll1|clk[0] ; 2.865  ; 0.000         ;
; CLK                                            ; 17.927 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; CLK                                            ; 0.187 ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.204 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLK                                            ; 9.275  ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[0] ; 12.284 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                  ;
+--------+----------------------------+------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 2.865  ; delay_module:anjian1|Temp  ; vga_control_module:U3|rgb[0] ; CLK                                            ; U1|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.412     ; 0.660      ;
; 3.144  ; delay_module:anjian1|Temp  ; vga_control_module:U3|rgb[2] ; CLK                                            ; U1|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.412     ; 0.381      ;
; 22.829 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.123      ;
; 22.845 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.107      ;
; 22.867 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.085      ;
; 22.874 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.078      ;
; 22.878 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.074      ;
; 22.895 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.057      ;
; 22.897 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.055      ;
; 22.913 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.039      ;
; 22.923 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.029      ;
; 22.926 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.026      ;
; 22.935 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.017      ;
; 22.941 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.011      ;
; 22.942 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.010      ;
; 22.945 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.007      ;
; 22.946 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 2.006      ;
; 22.954 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.998      ;
; 22.963 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.989      ;
; 22.965 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.987      ;
; 22.969 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.983      ;
; 22.981 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.971      ;
; 22.982 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.970      ;
; 22.990 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.962      ;
; 22.991 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.961      ;
; 22.994 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.958      ;
; 23.003 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.949      ;
; 23.009 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.943      ;
; 23.010 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.942      ;
; 23.013 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.939      ;
; 23.014 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.938      ;
; 23.022 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.930      ;
; 23.031 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.921      ;
; 23.033 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.919      ;
; 23.037 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.915      ;
; 23.049 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.903      ;
; 23.050 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.902      ;
; 23.058 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.894      ;
; 23.059 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.893      ;
; 23.062 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.890      ;
; 23.062 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.890      ;
; 23.065 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.887      ;
; 23.066 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.886      ;
; 23.069 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.883      ;
; 23.071 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.881      ;
; 23.077 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.875      ;
; 23.078 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.874      ;
; 23.081 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.871      ;
; 23.082 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.870      ;
; 23.084 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.868      ;
; 23.088 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.864      ;
; 23.090 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.862      ;
; 23.099 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.853      ;
; 23.101 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.851      ;
; 23.105 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.847      ;
; 23.117 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.835      ;
; 23.118 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.834      ;
; 23.120 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_V[10]   ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.832      ;
; 23.126 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.826      ;
; 23.127 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.825      ;
; 23.130 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.822      ;
; 23.130 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.822      ;
; 23.133 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.819      ;
; 23.134 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.818      ;
; 23.137 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.815      ;
; 23.139 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.813      ;
; 23.145 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.807      ;
; 23.146 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.806      ;
; 23.149 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.803      ;
; 23.150 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.802      ;
; 23.152 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.800      ;
; 23.156 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.796      ;
; 23.158 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.794      ;
; 23.167 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.785      ;
; 23.173 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.779      ;
; 23.184 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_V[9]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.768      ;
; 23.186 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.766      ;
; 23.188 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_V[8]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.764      ;
; 23.194 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.758      ;
; 23.195 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.757      ;
; 23.198 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.754      ;
; 23.198 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.754      ;
; 23.201 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.751      ;
; 23.202 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.750      ;
; 23.205 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.747      ;
; 23.213 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.739      ;
; 23.217 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.735      ;
; 23.220 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.732      ;
; 23.224 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[5]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.728      ;
; 23.226 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.726      ;
; 23.241 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[2]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.711      ;
; 23.252 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_V[7]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.700      ;
; 23.254 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.698      ;
; 23.256 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_V[6]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.696      ;
; 23.262 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_V[1]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.690      ;
; 23.266 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.686      ;
; 23.269 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.683      ;
; 23.270 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.682      ;
; 23.273 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_V[3]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.679      ;
; 23.288 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_V[4]    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.035     ; 1.664      ;
+--------+----------------------------+------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                 ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.927 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.024      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.961 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.990      ;
; 17.985 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count_MS[1] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 1.968      ;
; 17.985 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 1.968      ;
; 17.985 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 1.968      ;
; 17.985 ; delay_module:anjian1|Count1[2]  ; delay_module:anjian1|Count_MS[0] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 1.968      ;
; 18.010 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count_MS[1] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 1.943      ;
; 18.010 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 1.943      ;
; 18.010 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 1.943      ;
; 18.010 ; delay_module:anjian1|Count1[5]  ; delay_module:anjian1|Count_MS[0] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 1.943      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.026 ; delay_module:anjian1|Count1[6]  ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.925      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.032 ; delay_module:anjian1|Count1[3]  ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.919      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.055 ; delay_module:anjian1|Count1[4]  ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.896      ;
; 18.084 ; delay_module:anjian1|Count1[14] ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.867      ;
; 18.084 ; delay_module:anjian1|Count1[14] ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.867      ;
; 18.084 ; delay_module:anjian1|Count1[14] ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.867      ;
; 18.084 ; delay_module:anjian1|Count1[14] ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.867      ;
; 18.084 ; delay_module:anjian1|Count1[14] ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.867      ;
; 18.084 ; delay_module:anjian1|Count1[14] ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.867      ;
; 18.084 ; delay_module:anjian1|Count1[14] ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.867      ;
; 18.084 ; delay_module:anjian1|Count1[14] ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.867      ;
; 18.084 ; delay_module:anjian1|Count1[14] ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.867      ;
; 18.084 ; delay_module:anjian1|Count1[14] ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.867      ;
; 18.084 ; delay_module:anjian1|Count1[14] ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.867      ;
; 18.084 ; delay_module:anjian1|Count1[14] ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 20.000       ; -0.036     ; 1.867      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; detect_module:anjian|isEn        ; detect_module:anjian|isEn        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; delay_module:anjian1|isCount     ; delay_module:anjian1|isCount     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay_module:anjian1|i.00        ; delay_module:anjian1|i.00        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay_module:anjian1|Count_MS[1] ; delay_module:anjian1|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay_module:anjian1|Count_MS[2] ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay_module:anjian1|Temp        ; delay_module:anjian1|Temp        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay_module:anjian1|rPin_Out    ; delay_module:anjian1|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; detect_module:anjian|Count1[0]   ; detect_module:anjian|Count1[0]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Count_MS[0] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.314      ;
; 0.206 ; detect_module:anjian|Count1[12]  ; detect_module:anjian|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.325      ;
; 0.212 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.331      ;
; 0.214 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.333      ;
; 0.304 ; delay_module:anjian1|Count1[15]  ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; delay_module:anjian1|Count1[13]  ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; delay_module:anjian1|Count1[11]  ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; delay_module:anjian1|Count1[1]   ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; delay_module:anjian1|Count1[5]   ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; delay_module:anjian1|Count1[3]   ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; delay_module:anjian1|Count1[9]   ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; delay_module:anjian1|Count1[7]   ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; delay_module:anjian1|Count1[6]   ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; detect_module:anjian|Count1[6]   ; detect_module:anjian|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; delay_module:anjian1|Count_MS[1] ; delay_module:anjian1|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; delay_module:anjian1|Count1[14]  ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; delay_module:anjian1|Count1[8]   ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; delay_module:anjian1|Count1[2]   ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; delay_module:anjian1|Count1[4]   ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; detect_module:anjian|Count1[5]   ; detect_module:anjian|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; detect_module:anjian|Count1[4]   ; detect_module:anjian|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; detect_module:anjian|Count1[8]   ; detect_module:anjian|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; detect_module:anjian|Count1[11]  ; detect_module:anjian|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; detect_module:anjian|Count1[3]   ; detect_module:anjian|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; detect_module:anjian|Count1[2]   ; detect_module:anjian|Count1[2]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; delay_module:anjian1|Count1[12]  ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; delay_module:anjian1|Count1[10]  ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; detect_module:anjian|Count1[7]   ; detect_module:anjian|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; detect_module:anjian|Count1[10]  ; detect_module:anjian|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; detect_module:anjian|Count1[9]   ; detect_module:anjian|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.428      ;
; 0.312 ; delay_module:anjian1|i.00        ; delay_module:anjian1|isCount     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.431      ;
; 0.317 ; delay_module:anjian1|Count1[0]   ; delay_module:anjian1|Count1[0]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.437      ;
; 0.325 ; delay_module:anjian1|i.00        ; delay_module:anjian1|i.01        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.444      ;
; 0.326 ; delay_module:anjian1|i.01        ; delay_module:anjian1|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.445      ;
; 0.335 ; delay_module:anjian1|i.01        ; delay_module:anjian1|Temp        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.454      ;
; 0.342 ; delay_module:anjian1|i.00        ; delay_module:anjian1|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.461      ;
; 0.348 ; detect_module:anjian|H2L_F1      ; detect_module:anjian|H2L_F2      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.468      ;
; 0.362 ; delay_module:anjian1|Count_MS[2] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.481      ;
; 0.396 ; detect_module:anjian|Count1[1]   ; detect_module:anjian|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.515      ;
; 0.399 ; detect_module:anjian|Count1[0]   ; detect_module:anjian|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.518      ;
; 0.442 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|i.00        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.561      ;
; 0.445 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|isCount     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.564      ;
; 0.446 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.565      ;
; 0.447 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Temp        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.566      ;
; 0.454 ; delay_module:anjian1|Count1[5]   ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; delay_module:anjian1|Count1[13]  ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; delay_module:anjian1|Count1[1]   ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; delay_module:anjian1|Count1[3]   ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; delay_module:anjian1|Count1[11]  ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; delay_module:anjian1|Count1[7]   ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; delay_module:anjian1|Count1[9]   ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; detect_module:anjian|Count1[6]   ; detect_module:anjian|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; detect_module:anjian|Count1[4]   ; detect_module:anjian|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; detect_module:anjian|Count1[2]   ; detect_module:anjian|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; detect_module:anjian|Count1[8]   ; detect_module:anjian|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; detect_module:anjian|Count1[10]  ; detect_module:anjian|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.576      ;
; 0.459 ; detect_module:anjian|L2H_F2      ; delay_module:anjian1|i.00        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; delay_module:anjian1|Count_MS[3] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.579      ;
; 0.464 ; delay_module:anjian1|Count1[0]   ; delay_module:anjian1|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; delay_module:anjian1|Count1[6]   ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; detect_module:anjian|Count1[11]  ; detect_module:anjian|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; delay_module:anjian1|Count1[14]  ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; delay_module:anjian1|Count1[4]   ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; delay_module:anjian1|Count1[2]   ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; delay_module:anjian1|Count1[8]   ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; detect_module:anjian|Count1[5]   ; detect_module:anjian|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; detect_module:anjian|Count1[3]   ; detect_module:anjian|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; delay_module:anjian1|Count1[12]  ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; delay_module:anjian1|Count1[10]  ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; detect_module:anjian|Count1[7]   ; detect_module:anjian|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; detect_module:anjian|Count1[9]   ; detect_module:anjian|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; delay_module:anjian1|Count1[0]   ; delay_module:anjian1|Count1[2]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; delay_module:anjian1|Count1[6]   ; delay_module:anjian1|Count1[8]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; delay_module:anjian1|Count1[4]   ; delay_module:anjian1|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; delay_module:anjian1|Count1[2]   ; delay_module:anjian1|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; delay_module:anjian1|Count1[8]   ; delay_module:anjian1|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; detect_module:anjian|Count1[5]   ; detect_module:anjian|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; detect_module:anjian|Count1[3]   ; detect_module:anjian|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; delay_module:anjian1|Count1[12]  ; delay_module:anjian1|Count1[14]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; delay_module:anjian1|Count1[10]  ; delay_module:anjian1|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; detect_module:anjian|Count1[7]   ; detect_module:anjian|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; detect_module:anjian|Count1[9]   ; detect_module:anjian|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.589      ;
; 0.479 ; delay_module:anjian1|Count_MS[0] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.598      ;
; 0.493 ; detect_module:anjian|L2H_F1      ; detect_module:anjian|L2H_F2      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.612      ;
; 0.493 ; delay_module:anjian1|Count_MS[1] ; delay_module:anjian1|Count_MS[3] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.612      ;
; 0.517 ; delay_module:anjian1|Count1[5]   ; delay_module:anjian1|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; delay_module:anjian1|Count1[13]  ; delay_module:anjian1|Count1[15]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; delay_module:anjian1|Count1[3]   ; delay_module:anjian1|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; delay_module:anjian1|Count1[1]   ; delay_module:anjian1|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; delay_module:anjian1|Count1[11]  ; delay_module:anjian1|Count1[13]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; delay_module:anjian1|Count1[7]   ; delay_module:anjian1|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; delay_module:anjian1|Count1[9]   ; delay_module:anjian1|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                ;
+-------+----------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.204 ; sync_module:U2|Count_V[10] ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.324      ;
; 0.303 ; sync_module:U2|Count_V[7]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; sync_module:U2|Count_V[8]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.423      ;
; 0.305 ; sync_module:U2|Count_V[9]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sync_module:U2|Count_H[9]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.429      ;
; 0.311 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.314 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.434      ;
; 0.315 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[0]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.367 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_H[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.486      ;
; 0.370 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.489      ;
; 0.452 ; sync_module:U2|Count_V[7]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.572      ;
; 0.454 ; sync_module:U2|Count_V[9]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.576      ;
; 0.458 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; sync_module:U2|Count_V[8]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; sync_module:U2|Count_V[8]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.466 ; sync_module:U2|Count_H[8]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.585      ;
; 0.468 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.588      ;
; 0.471 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.591      ;
; 0.472 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.474 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.594      ;
; 0.475 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.594      ;
; 0.475 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.595      ;
; 0.477 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.597      ;
; 0.484 ; sync_module:U2|Count_H[10] ; sync_module:U2|Count_H[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.603      ;
; 0.515 ; sync_module:U2|Count_V[7]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.635      ;
; 0.518 ; sync_module:U2|Count_V[7]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; sync_module:U2|Count_H[7]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.638      ;
; 0.520 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.639      ;
; 0.520 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.639      ;
; 0.521 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.641      ;
; 0.523 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.642      ;
; 0.523 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.644      ;
; 0.526 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.646      ;
; 0.531 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.650      ;
; 0.532 ; sync_module:U2|Count_H[6]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.651      ;
; 0.534 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.654      ;
; 0.537 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.657      ;
; 0.538 ; sync_module:U2|Count_V[6]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.658      ;
; 0.538 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.657      ;
; 0.538 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.658      ;
; 0.540 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.660      ;
; 0.541 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.660      ;
; 0.541 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.661      ;
; 0.543 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.663      ;
; 0.549 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[0]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.668      ;
; 0.582 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.701      ;
; 0.584 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.704      ;
; 0.586 ; sync_module:U2|Count_H[5]  ; sync_module:U2|Count_H[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.705      ;
; 0.587 ; sync_module:U2|Count_V[5]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.707      ;
; 0.589 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.709      ;
; 0.590 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.710      ;
; 0.591 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.710      ;
; 0.592 ; sync_module:U2|Count_V[3]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.712      ;
; 0.594 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.713      ;
; 0.597 ; sync_module:U2|Count_H[4]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.716      ;
; 0.598 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.717      ;
; 0.600 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[5]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.720      ;
; 0.601 ; sync_module:U2|Count_H[2]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.720      ;
; 0.603 ; sync_module:U2|Count_V[0]  ; sync_module:U2|Count_V[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.723      ;
; 0.604 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.724      ;
; 0.606 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.726      ;
; 0.607 ; sync_module:U2|Count_H[0]  ; sync_module:U2|Count_H[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.726      ;
; 0.607 ; sync_module:U2|Count_V[2]  ; sync_module:U2|Count_V[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.727      ;
; 0.609 ; sync_module:U2|Count_V[4]  ; sync_module:U2|Count_V[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.729      ;
; 0.613 ; sync_module:U2|Count_H[5]  ; sync_module:U2|isReady     ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.733      ;
; 0.619 ; sync_module:U2|Count_H[6]  ; sync_module:U2|isReady     ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.739      ;
; 0.645 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.764      ;
; 0.648 ; sync_module:U2|Count_H[3]  ; sync_module:U2|Count_H[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.767      ;
; 0.653 ; sync_module:U2|Count_V[1]  ; sync_module:U2|Count_V[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.773      ;
; 0.654 ; sync_module:U2|Count_H[1]  ; sync_module:U2|Count_H[7]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.773      ;
+-------+----------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[0]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[10]                          ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[11]                          ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[12]                          ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[13]                          ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[14]                          ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[15]                          ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[1]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[2]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[3]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[4]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[5]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[6]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[7]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[8]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count1[9]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[0]                         ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[1]                         ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[2]                         ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Count_MS[3]                         ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|Temp                                ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|i.00                                ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|i.01                                ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|isCount                             ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay_module:anjian1|rPin_Out                            ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[0]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[10]                          ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[11]                          ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[12]                          ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[1]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[2]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[3]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[4]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[5]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[6]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[7]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[8]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|Count1[9]                           ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|H2L_F1                              ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|H2L_F2                              ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|L2H_F1                              ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|L2H_F2                              ;
; 9.275  ; 9.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; detect_module:anjian|isEn                                ;
; 9.418  ; 9.418        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.418  ; 9.418        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.449  ; 9.449        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                              ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[0]|clk                                    ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[10]|clk                                   ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[11]|clk                                   ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[12]|clk                                   ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[13]|clk                                   ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[14]|clk                                   ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[15]|clk                                   ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[1]|clk                                    ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[2]|clk                                    ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[3]|clk                                    ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[4]|clk                                    ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[5]|clk                                    ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[6]|clk                                    ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[7]|clk                                    ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[8]|clk                                    ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count1[9]|clk                                    ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count_MS[0]|clk                                  ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count_MS[1]|clk                                  ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count_MS[2]|clk                                  ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Count_MS[3]|clk                                  ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|Count1[0]|clk                                     ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|H2L_F1|clk                                        ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|H2L_F2|clk                                        ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|L2H_F1|clk                                        ;
; 9.454  ; 9.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|isEn|clk                                          ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|Temp|clk                                         ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|i.00|clk                                         ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|i.01|clk                                         ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|isCount|clk                                      ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian1|rPin_Out|clk                                     ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|Count1[10]|clk                                    ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|Count1[11]|clk                                    ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|Count1[12]|clk                                    ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|Count1[1]|clk                                     ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|Count1[2]|clk                                     ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|Count1[3]|clk                                     ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|Count1[4]|clk                                     ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|Count1[5]|clk                                     ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|Count1[6]|clk                                     ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|Count1[7]|clk                                     ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|Count1[8]|clk                                     ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|Count1[9]|clk                                     ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; anjian|L2H_F2|clk                                        ;
; 9.460  ; 9.460        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.463  ; 9.463        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                ;
; 9.463  ; 9.463        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                              ;
; 10.323 ; 10.539       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|Temp                                ;
; 10.323 ; 10.539       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|i.00                                ;
; 10.323 ; 10.539       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|i.01                                ;
; 10.323 ; 10.539       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|isCount                             ;
; 10.323 ; 10.539       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay_module:anjian1|rPin_Out                            ;
; 10.323 ; 10.539       ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; detect_module:anjian|Count1[10]                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 12.284 ; 12.500       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[0]                                            ;
; 12.284 ; 12.500       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[10]                                           ;
; 12.284 ; 12.500       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[1]                                            ;
; 12.284 ; 12.500       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[2]                                            ;
; 12.284 ; 12.500       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[3]                                            ;
; 12.284 ; 12.500       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[4]                                            ;
; 12.284 ; 12.500       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[5]                                            ;
; 12.284 ; 12.500       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[6]                                            ;
; 12.284 ; 12.500       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[7]                                            ;
; 12.284 ; 12.500       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[8]                                            ;
; 12.284 ; 12.500       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[9]                                            ;
; 12.284 ; 12.500       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_control_module:U3|rgb[2]                                         ;
; 12.285 ; 12.501       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[0]                                            ;
; 12.285 ; 12.501       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[10]                                           ;
; 12.285 ; 12.501       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[1]                                            ;
; 12.285 ; 12.501       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[2]                                            ;
; 12.285 ; 12.501       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[3]                                            ;
; 12.285 ; 12.501       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[4]                                            ;
; 12.285 ; 12.501       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[5]                                            ;
; 12.285 ; 12.501       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[6]                                            ;
; 12.285 ; 12.501       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[7]                                            ;
; 12.285 ; 12.501       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[8]                                            ;
; 12.285 ; 12.501       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[9]                                            ;
; 12.285 ; 12.501       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|isReady                                               ;
; 12.285 ; 12.501       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_control_module:U3|rgb[0]                                         ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[0]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[10]                                           ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[1]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[2]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[3]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[4]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[5]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[6]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[7]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[8]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_H[9]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[0]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[10]                                           ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[1]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[2]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[3]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[4]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[5]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[6]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[7]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[8]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|Count_V[9]                                            ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:U2|isReady                                               ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_control_module:U3|rgb[0]                                         ;
; 12.313 ; 12.497       ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_control_module:U3|rgb[2]                                         ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[0]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[10]|clk                                                   ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[1]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[2]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[3]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[4]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[5]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[6]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[7]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[8]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[9]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[0]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[10]|clk                                                   ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[1]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[2]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[3]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[4]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[5]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[6]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[7]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[8]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[9]|clk                                                    ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|isReady|clk                                                       ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U3|rgb[0]|clk                                                        ;
; 12.493 ; 12.493       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U3|rgb[2]|clk                                                        ;
; 12.498 ; 12.498       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 12.498 ; 12.498       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 12.502 ; 12.502       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 12.502 ; 12.502       ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 12.506 ; 12.506       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[0]|clk                                                    ;
; 12.506 ; 12.506       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[10]|clk                                                   ;
; 12.506 ; 12.506       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[1]|clk                                                    ;
; 12.506 ; 12.506       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[2]|clk                                                    ;
; 12.506 ; 12.506       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[3]|clk                                                    ;
; 12.506 ; 12.506       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[4]|clk                                                    ;
; 12.506 ; 12.506       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[5]|clk                                                    ;
; 12.506 ; 12.506       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[6]|clk                                                    ;
; 12.506 ; 12.506       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[7]|clk                                                    ;
; 12.506 ; 12.506       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[8]|clk                                                    ;
; 12.506 ; 12.506       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_H[9]|clk                                                    ;
; 12.506 ; 12.506       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U3|rgb[2]|clk                                                        ;
; 12.507 ; 12.507       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[0]|clk                                                    ;
; 12.507 ; 12.507       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[10]|clk                                                   ;
; 12.507 ; 12.507       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[1]|clk                                                    ;
; 12.507 ; 12.507       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[2]|clk                                                    ;
; 12.507 ; 12.507       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[3]|clk                                                    ;
; 12.507 ; 12.507       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[4]|clk                                                    ;
; 12.507 ; 12.507       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[5]|clk                                                    ;
; 12.507 ; 12.507       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[6]|clk                                                    ;
; 12.507 ; 12.507       ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U2|Count_V[7]|clk                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Pin_In[*]  ; CLK        ; 0.238 ; 0.641 ; Rise       ; CLK             ;
;  Pin_In[0] ; CLK        ; 0.238 ; 0.641 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Pin_In[*]  ; CLK        ; -0.050 ; -0.462 ; Rise       ; CLK             ;
;  Pin_In[0] ; CLK        ; -0.050 ; -0.462 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Pin_Out[*]  ; CLK        ; 4.645 ; 4.804 ; Rise       ; CLK                                            ;
;  Pin_Out[0] ; CLK        ; 4.645 ; 4.804 ; Rise       ; CLK                                            ;
; Blue_Sig    ; CLK        ; 3.011 ; 3.078 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC_Sig   ; CLK        ; 3.790 ; 3.879 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; Red_Sig     ; CLK        ; 4.298 ; 4.166 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC_Sig   ; CLK        ; 4.580 ; 4.583 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Pin_Out[*]  ; CLK        ; 4.492 ; 4.641 ; Rise       ; CLK                                            ;
;  Pin_Out[0] ; CLK        ; 4.492 ; 4.641 ; Rise       ; CLK                                            ;
; Blue_Sig    ; CLK        ; 2.666 ; 2.696 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC_Sig   ; CLK        ; 2.694 ; 2.769 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; Red_Sig     ; CLK        ; 3.921 ; 3.780 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC_Sig   ; CLK        ; 3.351 ; 3.476 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 0.547  ; 0.187 ; N/A      ; N/A     ; 9.275               ;
;  CLK                                            ; 15.078 ; 0.187 ; N/A      ; N/A     ; 9.275               ;
;  U1|altpll_component|auto_generated|pll1|clk[0] ; 0.547  ; 0.204 ; N/A      ; N/A     ; 12.199              ;
; Design-wide TNS                                 ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK                                            ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Pin_In[*]  ; CLK        ; 0.358 ; 0.641 ; Rise       ; CLK             ;
;  Pin_In[0] ; CLK        ; 0.358 ; 0.641 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+------------+------------+-------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+-------+--------+------------+-----------------+
; Pin_In[*]  ; CLK        ; 0.063 ; -0.056 ; Rise       ; CLK             ;
;  Pin_In[0] ; CLK        ; 0.063 ; -0.056 ; Rise       ; CLK             ;
+------------+------------+-------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Pin_Out[*]  ; CLK        ; 10.105 ; 9.722  ; Rise       ; CLK                                            ;
;  Pin_Out[0] ; CLK        ; 10.105 ; 9.722  ; Rise       ; CLK                                            ;
; Blue_Sig    ; CLK        ; 6.869  ; 6.502  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC_Sig   ; CLK        ; 8.779  ; 8.407  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; Red_Sig     ; CLK        ; 8.526  ; 7.937  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC_Sig   ; CLK        ; 10.373 ; 10.134 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Pin_Out[*]  ; CLK        ; 4.492 ; 4.641 ; Rise       ; CLK                                            ;
;  Pin_Out[0] ; CLK        ; 4.492 ; 4.641 ; Rise       ; CLK                                            ;
; Blue_Sig    ; CLK        ; 2.666 ; 2.696 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC_Sig   ; CLK        ; 2.694 ; 2.769 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; Red_Sig     ; CLK        ; 3.921 ; 3.780 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC_Sig   ; CLK        ; 3.351 ; 3.476 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VSYNC_Sig     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HSYNC_Sig     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Red_Sig       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Green_Sig     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Blue_Sig      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Pin_Out[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Pin_Out[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Pin_Out[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Pin_Out[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Pin_In[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Pin_In[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Pin_In[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RSTn                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Pin_In[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VSYNC_Sig     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; HSYNC_Sig     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; Red_Sig       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; Green_Sig     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; Blue_Sig      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; Pin_Out[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; Pin_Out[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; Pin_Out[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; Pin_Out[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.09 V              ; -0.00842 V          ; 0.277 V                              ; 0.268 V                              ; 5.24e-09 s                  ; 3.95e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.09 V             ; -0.00842 V         ; 0.277 V                             ; 0.268 V                             ; 5.24e-09 s                 ; 3.95e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.63e-09 V                   ; 3.17 V              ; -0.0329 V           ; 0.146 V                              ; 0.09 V                               ; 4.42e-10 s                  ; 4e-10 s                     ; No                         ; Yes                        ; 3.08 V                      ; 3.63e-09 V                  ; 3.17 V             ; -0.0329 V          ; 0.146 V                             ; 0.09 V                              ; 4.42e-10 s                 ; 4e-10 s                    ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VSYNC_Sig     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; HSYNC_Sig     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; Red_Sig       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; Green_Sig     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; Blue_Sig      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; Pin_Out[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; Pin_Out[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; Pin_Out[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; Pin_Out[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.08 V              ; -0.00375 V          ; 0.284 V                              ; 0.246 V                              ; 6.17e-09 s                  ; 4.91e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.08 V             ; -0.00375 V         ; 0.284 V                             ; 0.246 V                             ; 6.17e-09 s                 ; 4.91e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0433 V           ; 0.178 V                              ; 0.075 V                              ; 4.81e-10 s                  ; 4.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0433 V          ; 0.178 V                             ; 0.075 V                             ; 4.81e-10 s                 ; 4.67e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VSYNC_Sig     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; HSYNC_Sig     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; Red_Sig       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; Green_Sig     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; Blue_Sig      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; Pin_Out[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; Pin_Out[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; Pin_Out[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; Pin_Out[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.48 V              ; -0.0129 V           ; 0.351 V                              ; 0.278 V                              ; 4.12e-09 s                  ; 3.46e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.48 V             ; -0.0129 V          ; 0.351 V                             ; 0.278 V                             ; 4.12e-09 s                 ; 3.46e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.59e-08 V                   ; 3.58 V              ; -0.0696 V           ; 0.234 V                              ; 0.094 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.59e-08 V                  ; 3.58 V             ; -0.0696 V          ; 0.234 V                             ; 0.094 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; CLK                                            ; CLK                                            ; 894      ; 0        ; 0        ; 0        ;
; CLK                                            ; U1|altpll_component|auto_generated|pll1|clk[0] ; 2        ; 0        ; 0        ; 0        ;
; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 447      ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; CLK                                            ; CLK                                            ; 894      ; 0        ; 0        ; 0        ;
; CLK                                            ; U1|altpll_component|auto_generated|pll1|clk[0] ; 2        ; 0        ; 0        ; 0        ;
; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 447      ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 70    ; 70   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 27    ; 27   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Nov 14 11:56:31 2018
Info: Command: quartus_sta vga_module -c vga_module
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'vga_module.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 20.000 -waveform {0.000 10.000} -name CLK CLK
    Info: create_generated_clock -source {U1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {U1|altpll_component|auto_generated|pll1|clk[0]} {U1|altpll_component|auto_generated|pll1|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Info: Worst-case setup slack is 0.547
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.547         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    15.078         0.000 CLK 
Info: Worst-case hold slack is 0.455
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.455         0.000 CLK 
    Info:     0.510         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 9.761
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.761         0.000 CLK 
    Info:    12.199         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Worst-case setup slack is 1.003
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.003         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    15.355         0.000 CLK 
Info: Worst-case hold slack is 0.403
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.403         0.000 CLK 
    Info:     0.471         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 9.772
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.772         0.000 CLK 
    Info:    12.199         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {U1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Worst-case setup slack is 2.865
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.865         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    17.927         0.000 CLK 
Info: Worst-case hold slack is 0.187
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.187         0.000 CLK 
    Info:     0.204         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 9.275
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.275         0.000 CLK 
    Info:    12.284         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 282 megabytes
    Info: Processing ended: Wed Nov 14 11:56:34 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


