<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:02:58.258</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.10.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2020-7033053</applicationNumber><claimCount>14</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>네트워크 온칩 데이터 처리 방법 및 장치</inventionTitle><inventionTitleEng>NETWORK-ON-CHIP DATA PROCESSING METHOD AND DEVICE</inventionTitleEng><openDate>2020.12.14</openDate><openNumber>10-2020-0139829</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2020.11.17</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2020.11.17</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020207034126</familyApplicationNumber></familyInfo><familyInfo><familyApplicationNumber>1020207034133</familyApplicationNumber></familyInfo><familyInfo><familyApplicationNumber>1020207034138</familyApplicationNumber></familyInfo><familyInfo><familyApplicationNumber>1020207034145</familyApplicationNumber></familyInfo><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 출원은 네트워크 온칩 처리 시스템에 적용되는 네트워크 온칩 데이터 처리 방법에 관한 것이며, 상기 네트워크 온칩 처리 시스템은 기계 학습 계산을 수행하고, 저장 장치 및 계산 장치를 포함한다. 상기 방법은, 상기 네트워크 온칩 처리 시스템의 제1 계산 장치를 통해 상기 네트워크 온칩 처리 시스템의 저장 장치에 액세스하여 제1 연산 데이터를 획득하는 단계; 상기 제1 계산 장치를 통해 상기 제1 연산 데이터에 대해 연산하여 제1 연산 결과를 얻는 단계; 및 상기 제1 연산 결과를 상기 네트워크 온칩 처리 시스템의 제2 계산 장치로 송신하는 단계를 포함한다. 상기 방법은 연산 오버헤드를 줄이고, 데이터의 판독/기록 효율을 향상시킬 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2020.04.23</internationOpenDate><internationOpenNumber>WO2020078470</internationOpenNumber><internationalApplicationDate>2019.10.18</internationalApplicationDate><internationalApplicationNumber>PCT/CN2019/111977</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 동일한 칩 위에 설치된 저장 장치 및 복수의 계산 장치를 포함하고, 적어도 하나 이상의 계산 장치는 상기 저장 장치에 연결되며 적어도 두개 이상의 계산 장치는 서로 연결되어 있는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>2. 청구항 1에 있어서,상기 복수의 계산 장치 중 임의의 두 계산 장치는 직접적으로 연결되어 있는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>3. 청구항 1에 있어서,상기 복수의 계산 장치는 제1 계산 장치 및 복수의 제2 계산 장치를 포함하고, 상기 제1 계산 장치는 상기 저장 장치에 연결되고, 상기 복수의 제2 계산 장치 중 적어도 하나 이상의 제2 계산 장치는 상기 제1 계산 장치에 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>4. 청구항 3에 있어서,상기 복수의 제2 계산 장치 중 적어도 두개 이상의 제2 계산 장치는 서로 연결되되, 상기 제1 계산 장치를 통해 상기 저장 장치에 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>5. 청구항 3에 있어서,상기 복수의 제2 계산 장치 중 임의의 두 제2 계산 장치는 상기 제1 계산 장치에 직접적으로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>6. 청구항 1에 있어서,상기 복수의 계산 장치 중 각각의 계산 장치는 모두 상기 저장 장치에 연결되고, 적어도 두개 이상의 계산 장치는 서로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>7. 청구항 1에 있어서,상기 계산 장치는 기계 학습 계산을 수행하며, 연산 유닛 및 컨트롤러 유닛을 포함하고, 상기 연산 유닛은 하나의 마스트 처리회로 및 복수의 슬레이브 처리회로를 포함하고,상기 컨트롤러 유닛은 입력 데이터 및 계산 명령을 획득하며,상기 컨트롤러 유닛은 추가로 상기 계산 명령을 분석하여 복수의 연산 명령을 얻고 상기 복수의 연산 명령 및 상기 입력 데이터를 상기 마스트 처리회로로 송신하며,상기 마스트 처리회로는 상기 입력 데이터에 대해 프리오더 처리를 수행하고 상기 복수의 슬레이브 처리회로와 데이터 및 연산 명령을 전송하며,상기 복수의 슬레이브 처리회로는 상기 마스트 처리회로로부터 전송된 데이터 및 연산 명령에 의해 중간 연산을 병행 수행하여 복수의 중간 결과를 얻으며, 복수의 중간 결과를 상기 마스트 처리회로로 전송하며,상기 마스트 처리회로는 상기 복수의 중간 결과에 대해 후속 처리를 수행하여 상기 계산 명령의 계산 결과를 얻는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>8. 청구항 7에 있어서,상기 컨트롤러 유닛은 명령 저장 유닛, 명령 저장 유닛 및 저장 큐 유닛을 포함하고;상기 명령 저장 유닛은 상기 인공 신경망과 관련있는 계산 명령을 저장하며;상기 명령 처리 유닛은 상기 계산 명령을 분석하여 복수의 연산 명령을 얻으며;상기 저장 큐 유닛은 명령 큐를 저장하며, 상기 명령 큐는 상기 명령 큐의 선후 순서에 따라 수행하고자 하는 복수의 연산 명령 또는 계산 명령을 포함하는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>9. 청구항 1 내지 청구항 8 중 어느 한 항에 따른 상기 네트워크 온칩 처리 시스템을 포함하는 것을 특징으로 하는 기계 학습 칩.</claim></claimInfo><claimInfo><claim>10. 신경망 연산 장치에 있어서,하나 또는 복수의 청구항 1 내지 청구항 8 중 어느 한 항의 상기 계산 장치를 포함하고, 처리 장치로부터 피연산 입력 데이터 및 제어 정보를 획득하고 기계 학습 연산을 수행하여 입력/출력 인터페이스를 통해 수행 결과를 상기 처리 장치에 전달하며;상기 신경망 연산 장치가 복수의 상기 계산 장치를 포함할 경우, 복수의 상기 계산 장치는 서로 연결되어 데이터를 전송하며;여기서, 복수의 상기 계산 장치는 기계 학습 연산을 서포트하도록 PCI 버스(peripheral component interconnect bus)를 통해 인터커넥트되어 데이터를 전송하며; 복수의 상기 계산 장치의 인터커넥트 방식은 여러 가지 인터커넥트 토폴로지(interconnection topology)를 포함하는 것을 특징으로 하는 신경망 연산 장치.</claim></claimInfo><claimInfo><claim>11. 청구항 10에 따른 신경망 연산 장치, 처리 장치 및 범용 인터케넥트 인터페이스를 포함하고,상기 신경망 연산 장치와 상기 처리 장치는 상호 작용하여 공동으로 사용자의 컴퓨팅 동작을 완성하는 것을 특징으로 하는 통합 처리 장치.</claim></claimInfo><claimInfo><claim>12. 청구항 11에 있어서,상기 신경망 연산 장치 및 상기 처리 장치에 각각 연결되어 상기 신경망 연산 장치 및 상기 처리 장치의 데이터를 저장하는 저장 장치를 더 포함하는 것을 특징으로 하는 통합 처리 장치.</claim></claimInfo><claimInfo><claim>13. 청구항 9에 따른 상기 기계 학습 칩을 포함하는 것을 특징으로 하는 전자장치.</claim></claimInfo><claimInfo><claim>14. 메모리 장치, 인터페이스 장치, 제어 장치 및 청구항 9에 따른 기계 학습 칩을 포함하고,여기서, 상기 기계 학습 칩은 상기 메모리 장치, 상기 제어 장치 및 상기 인터페이스 장치에 각각 연결되며,상기 메모리 장치는 데이터를 저장하며，상기 인터페이스 장치는 상기 기계 학습 칩과 외부 장치 사이의 데이터 전송을 구현하는데 사용되며,상기 제어 장치는 상기 기계 학습 칩의 상태를 모니터링하는 것을 특징으로 하는 보드 카드.</claim></claimInfo><claimInfo><claim>15. 청구항14에 있어서,상기 메모리 장치는 복수 그룹의 저장 유닛을 포함하고, 각 그룹의 상기 저장 유닛은 버스를 통해 상기 기계 학습 칩에 연결되며, 상기 저장 유닛은 동기식 동적 랜덤 액세스 메모리(synchronous DRAM) 또는 더블 데이터 레이트(DDR) 동기식 동적 랜덤 액세스 메모리를 포함하고상기 기계 학습 칩은, 각각의 상기 저장 유닛의 데이터 전송 및 데이터 저장을 제어하는 더블 데이터 레이트 제어기를 포함하고,상기 인터페이스 장치는 표준 고속 직렬 확장 버스 인터페이스(serial expansion bus interface)를 포함하는 것을 특징으로 하는 보드 카드.</claim></claimInfo><claimInfo><claim>16. 저장 장치, 복수의 계산 장치, 제1 인터커넥트 장치 및 제2 인터커넥트 장치를 포함하고, 적어도 하나 이상의 계산 장치가 상기 제1 인터커넥트 장치를 통해 상기 저장 장치와 연결되고, 상기 복수의 계산 장치들은 상기 제2 인터커넥트 장치를 통해 서로 연결되는 것을 특징으로 하는 신경망 칩.</claim></claimInfo><claimInfo><claim>17. 기계 학습 계산을 수행하는 네트워크 온칩 데이터 처리 방법으로서, 제1 계산 장치를 통해 저장 장치에 액세스하여 제1 연산 데이터를 획득하는 단계;상기 제1 계산 장치를 통해 상기 제1 연산 데이터에 대해 연산하여 제1 연산 결과를 얻는 단계; 및상기 제1 연산 결과를 제2 계산 장치로 송신하는 단계를 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>18. 청구항 17에 있어서,상기 제2 계산 장치를 통해 상기 저장 장치에 액세스하여 제2 연산 데이터를 획득하는 단계를 더 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>19. 청구항 18에 있어서,상기 제2 계산 장치를 통해 상기 제2 연산 데이터와 상기 제1 연산 결과에 대해 연산하여 제2 연산 결과를 얻는 단계를 더 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>20. 동일한 칩 위에 설치된 저장 장치 및 복수의 계산 장치 그룹을 포함하고, 각각의 계산 장치 그룹은 복수의 계산 장치를 포함하고, 상기 복수의 계산 장치 그룹 중 적어도 하나 이상의 계산 장치 그룹은 상기 저장 장치에 연결되며, 적어도 두개 이상의 계산 장치 그룹은 서로 연결되어 있는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>21. 청구항 20에 있어서,상기 복수의 계산 장치 그룹 중 임의의 두개 계산 장치 그룹은 직접적으로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>22. 청구항 20에 있어서,각각의 상기 계산 장치 그룹은 다른 상기 계산 장치 그룹 중의 적어도 하나 이상의 계산 장치에 연결되는 적어도 하나 이상의 계산 장치를 포함하는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>23. 청구항 22에 있어서,상기 복수의 계산 장치 그룹은 상기 복수의 계산 장치 그룹 내의 임의의 하나의 계산 장치를 통해 서로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>24. 청구항 20에 있어서,각각의 상기 계산 장치 그룹 중 적어도 하나 이상의 계산 장치는 상기 저장 장치에 연결되고, 적어도 두개 이상의 계산 장치는 서로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>25. 청구항 24에 있어서,각각의 상기 계산 장치 그룹 중 임의의 두 계산 장치는 직접적으로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템. </claim></claimInfo><claimInfo><claim>26. 청구항 24에 있어서,각각의 상기 계산 장치 그룹은 제1 계산 장치 및 복수의 제2 계산 장치를 포함하고, 상기 제1 계산 장치는 상기 저장 장치에 연결되고 상기 복수의 제2 계산 장치 중 적어도 하나 이상의 제2 계산 장치는 상기 제1 계산 장치에 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>27. 청구항 26에 있어서,각각의 상기 계산 장치 그룹에서 복수의 제2 계산 장치 중 적어도 두개 이상의 제2 계산 장치는 서로 연결되고, 상기 제1 계산 장치를 통해 상기 저장 장치에 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>28. 청구항 26에 있어서,각각의 상기 계산 장치 그룹에서 복수의 제2 계산 장치 중 임의의 두개 제2 계산 장치는 상기 제1 계산 장치에 직접적으로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>29. 청구항 24에 있어서,각각의 상기 계산 장치 그룹에서 복수의 계산 장치 중 각각의 계산 장치는 모두 상기 저장 장치에 연결되고, 적어도 두개 이상의 계산 장치는 서로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>30. 청구항 20에 있어서,상기 복수의 계산 장치 그룹은 메인 계산 장치 그룹 및 복수의 서브 계산 장치 그룹을 포함하고, 상기 메인 계산 장치 그룹은 상기 저장 장치에 연결되고, 상기 복수의 서브 계산 장치 그룹 중 적어도 하나 이상의 서브 계산 장치 그룹은 상기 메인 계산 장치 그룹에 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>31. 청구항 30에 있어서,상기 복수의 서브 계산 장치 그룹 중 적어도 두개 이상의 서브 계산 장치 그룹은, 서로 연결되고 상기 메인 계산 장치 그룹을 통해 상기 저장 장치에 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>32. 청구항 30에 있어서,상기 복수의 서브 계산 장치 그룹 중 임의의 두 서브 계산 장치 그룹은 상기 메인 계산 장치 그룹에 직접적으로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>33. 청구항 20에 있어서,상기 복수의 계산 장치 그룹 중 각각의 계산 장치 그룹은 상기 저장 장치에 연결되고, 적어도 두개 이상의 계산 장치 그룹은 서로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>34. 복수의 제1 계산 장치를 포함하는 제1 계산 장치 그룹을 통해 저장 장치에 액세스하여 제1 연산 데이터를 획득하는 단계;상기 제1 계산 장치 그룹을 통해 상기 제1 연산 데이터에 대해 연산하여 제1 연산 결과를 얻는 단계; 및상기 제1 연산 결과를 제2 계산 장치 그룹으로 송신하는 단계를 포함하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>35. 청구항 34에 있어서,복수의 제2 계산 장치를 포함하는 상기 제2 계산 장치 그룹을 통해 상기 저장 장치에 액세스하여 제2 연산 데이터를 획득하는 단계를 더 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>36. 청구항 35에 있어서,상기 제2 계산 장치 그룹을 통해 상기 제2 연산 데이터와 상기 제1 연산 결과에 대해 연산하여 제2 연산 결과를 얻는 단계를 더 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법. </claim></claimInfo><claimInfo><claim>37. 청구항 36에 있어서,상기 제2 계산 장치 그룹을 통해 상기 제2 연산 데이터와 상기 제1 연산 결과에 대해 연산하여 제2 연산 결과를 얻는 단계는, 상기 복수의 제2 계산 장치 사이에서 상기 제2 연산 데이터와 상기 제1 연산 결과를 연산하고 포워딩하여 상기 제2 연산 결과를 얻는 단계를 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>38. 동일한 칩 위에 설치되고 서로 연결된 복수의 네트워크 온칩 처리 모듈을 포함하고, 각각의 네트워크 온칩 처리 모듈은 적어도 하나 이상의 저장 장치 및 복수의 계산 장치를 포함하고, 각각의 네트워크 온칩 처리 모듈에서 적어도 하나 이상의 계산 장치가 상기 네트워크 온칩 처리 모듈 내부의 적어도 하나 이상의 저장 장치에 연결되고, 상기 복수의 계산 장치 중 적어도 두개 이상의 계산 장치는 서로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>39. 청구항 38에 있어서,각각의 네트워크 온칩 처리 모듈 중 복수의 계산 장치는 제1 계산 장치 및 복수의 제2 계산 장치를 포함하고 상기 제1 계산 장치는 상기 네트워크 온칩 처리 모듈 내부의 적어도 하나 이상의 저장 장치에 연결되고 상기 복수의 제2 계산 장치 중 적어도 하나 이상의 제2 계산 장치는 상기 제1 계산 장치에 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>40. 청구항 39에 있어서,각각의 네트워크 온칩 처리 모듈 중 적어도 두개 이상의 제2 계산 장치는, 서로 연결되고 상기 제1 계산 장치를 통해 상기 네트워크 온칩 처리 모듈 내부의 적어도 하나 이상의 저장 장치에 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>41. 청구항 39에 있어서,각각의 네트워크 온칩 처리 모듈 중 임의의 두 제2 계산 장치는 상기 제1 계산 장치에 직접적으로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>42. 청구항 38에 있어서,각각의 네트워크 온칩 처리 모듈 중 각각의 계산 장치는 모두 상기 네트워크 온칩 처리 모듈 내부의 적어도 하나 이상의 저장 장치에 연결되고, 적어도 두개 이상의 계산 장치는 서로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>43. 청구항 42에 있어서,각각의 네트워크 온칩 처리 모듈의 임의의 두 계산 장치는 직접적으로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>44. 청구항 38에 있어서,각각의 네트워크 온칩 처리 모듈은 복수의 저장 장치를 포함하고, 상기 네트워크 온칩 처리 모듈에서 적어도 하나 이상의 계산 장치는 상기 네트워크 온칩 처리 모듈 내부의 상기 복수의 저장 장치에 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>45. 청구항 44에 있어서,각각의 네트워크 온칩 처리 모듈에서 각 계산 장치는 모두 상기 네트워크 온칩 처리 모듈 내부의 상기 복수의 저장 장치에 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>46. 청구항 38에 있어서,각각의 네트워크 온칩 처리 모듈은 다른 네트워크 온칩 처리 모듈 중 적어도 하나 이상의 계산 장치에 연결된 적어도 하나 이상의 계산 장치를 포함하는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>47. 청구항 38에 있어서,상기 복수의 네트워크 온칩 처리 모듈은 각각의 네트워크 온칩 처리 모듈 중 임의의 한 계산 장치를 통해 서로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>48. 청구항 38에 있어서,각각의 네트워크 온칩 처리 모듈에서 각 계산 장치는 제1 통신 거리에 있는 저장 장치에 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>49. 청구항 38에 있어서,임의의 두 네트워크 온칩 처리 모듈은 직접적으로 연결되는 것을 특징으로 하는 네트워크 온칩 처리 시스템.</claim></claimInfo><claimInfo><claim>50. 제1 네트워크 온칩 처리 모듈을 통해 제1 연산 데이터를 획득하는 단계, -여기서, 상기 제1 네트워크 온칩 처리 모듈은 제1 저장 장치 및 복수의 제1 계산 장치를 포함하고 상기 제1 연산 데이터는 상기 제1 저장 장치에 저장됨-;상기 제1 네트워크 온칩 처리 모듈 내의 복수의 제1 계산 장치를 통해 상기 제1 연산 데이터에 대해 연산하여 제1 연산 결과를 얻는 단계; 및상기 제1 연산 결과를 제2 네트워크 온칩 처리 모듈로 송신하는 단계를 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>51. 청구항 50에 있어서,상기 제2 네트워크 온칩 처리 모듈을 통해 제2 연산 데이터를 획득하는 단계를 더 포함하고, 여기서, 상기 제2 네트워크 온칩 처리 모듈은 제2 저장 장치 및 복수의 제2 계산 장치를 포함하고, 상기 제2 연산 데이터는 상기 제2 저장 장치에 저장되는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>52. 청구항 51에 있어서,상기 제2 네트워크 온칩 처리 모듈 내의 복수의 제2 계산 장치를 통해 상기 제2 연산 데이터 및 상기 제1 연산 결과에 대해 연산하여 제2 연산 결과를 얻는 단계를 더 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>53. 청구항 52에 있어서,상기 복수의 제2 계산 장치 사이에서 상기 제2 연산 데이터 및 상기 제1 연산 결과에 대해 연산하여 상기 제2 연산 결과를 얻는 단계; 및상기 제2 연산 결과를 상기 제2 저장 장치에 저장하는 단계를 더 포함하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>54. 청구항 50에 있어서,상기 제1 네트워크 온칩 처리 모듈 내의 제1 메인 계산 장치를 통해 상기 제1 저장 장치에 액세스하여 상기 제1 연산 데이터를 획득하는 단계;상기 제1 네트워크 온칩 처리 모듈 내의 제1 메인 계산 장치와 복수의 제1 서브 계산 장치 사이에서 상기 제1 연산 데이터를 포워딩하는 단계; 및상기 제1 네트워크 온칩 처리 모듈 내의 제1 메인 계산 장치와 복수의 제1 서브 계산 장치를 통해 상기 제1 연산 데이터에 대해 연산하여 상기 제1 연산 결과를 얻는 단계를 더 포함하고,여기서, 상기 제1 계산 장치는 제1 메인 계산 장치 및 복수의 제1 서브 계산 장치를 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>55. 저장 장치 및 계산 장치를 포함하고 기계 학습 계산을 수행하는 네트워크 온칩 처리 시스템에 적용되는 네트워크 온칩 데이터 처리 방법으로서,상기 네트워크 온칩 처리 시스템 내의 제1 계산 장치를 통해 상기 네트워크 온칩 처리 시스템 내의 저장 장치에 액세스하여 제1 연산 데이터를 획득하는 단계;상기 제1 계산 장치를 통해 상기 제1 연산 데이터에 대해 연산하여 제1 연산 결과를 얻는 단계; 및상기 제1 연산 결과를 상기 네트워크 온칩 처리 시스템 내의 제2 계산 장치로 송신하는 단계를 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>56. 청구항 55에 있어서,상기 계산 장치는 연산 유닛 및 컨트롤러 유닛을 포함하고 상기 네트워크 온칩 처리 시스템의 제1 계산 장치를 통해 상기 네트워크 온칩 처리 시스템의 저장 장치에 액세스하여 제1 연산 데이터를 획득하는 단계는,상기 제1 계산 장치 내의 컨트롤러 유닛이 상기 저장 장치로부터 상기 제1 연산 데이터 및 계산 명령을 획득하는 단계를 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>57. 청구항 56에 있어서,상기 연산 유닛은 하나의 마스트 처리회로 및 복수의 슬레이브 처리회로를 포함하고상기 제1 계산 장치를 통해 상기 제1 연산 데이터에 대해 연산하여 제1 연산 결과를 얻는 단계는,상기 제1 계산 장치 내의 컨트롤러 유닛을 통해 상기 계산 명령을 분석하여 복수의 연산 명령을 얻으며, 상기 제1 계산 장치 내의 컨트롤러 유닛이 상기 복수의 연산 명령 및 상기 제1 연산 데이터를 상기 제1 계산 장치의 마스트 처리회로로 송신하는 단계;상기 제1 계산 장치 내의 마스트 처리회로를 통해 상기 제1 연산 데이터에 대해 프리오더 처리를 수행하고, 상기 제1 계산 장치 중 복수의 슬레이브 처리회로와 데이터 및 연산 명령을 전송하는 단계;상기 제1 계산 장치 중 복수의 슬레이브 처리회로가 상기 제1 계산 장치 내의 마스트 처리회로로부터 전송된 연산 데이터 및 연산 명령에 의해 중간 연산을 수행하여 복수의 중간 결과를 얻고 상기 복수의 중간 결과를 상기 제1 계산 장치의 마스트 처리회로로 전송하는 단계; 및상기 제1 계산 장치의 마스트 처리회로가 상기 복수의 중간 결과에 대해 후속 처리를 수행하여 상기 계산 명령의 제1 연산 결과를 얻는 단계를 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>58. 청구항 57에 있어서,상기 제1 연산 결과를 상기 네트워크 온칩 처리 시스템의 제2 계산 장치로 송신하는 단계는, 상기 제1 계산 장치의 컨트롤러 유닛이 상기 제1 연산 결과를 상기 네트워크 온칩 처리 시스템의 제2 계산 장치로 송신하는 단계를 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>59. 청구항 57에 있어서,상기 기계 학습 계산은 인공 신경망 연산을 포함하고, 상기 제1 연산 데이터는 입력 뉴런 데이터 및 가중치를 포함하고, 상기 제1 연산 결과는 출력 뉴런 데이터인 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>60. 청구항 59에 있어서,상기 계산 장치는 저장 유닛 및 직접 메모리 액세스(DMA) 유닛을 더 포함하고, 상기 저장 유닛은 레지스터, 캐시 중 임의의 조합을 포함하며, 상기 캐시는 상기 제1 연산 데이터를 저장하고,상기 레지스터는 상기 제1 연산 데이터 중의 스칼라를 저장하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>61. 청구항 60에 있어서,상기 컨트롤러 유닛은,상기 인공 신경망과 관련있는 계산 명령을 저장하는 명령 저장 유닛;상기 계산 명령을 분석하여 복수의 연산 명령을 얻는 명령 처리 유닛;선후 순서에 따라 수행하고자 하는 복수의 연산 명령 및/또는 계산 명령을 포함하는 명령 큐를 갖는 저장 큐 유닛을 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법. </claim></claimInfo><claimInfo><claim>62. 청구항 61에 있어서,상기 마스트 처리회로는 의존 관계 처리 유닛을 포함하고,상기 의존 관계 처리 유닛은 제1 연산 명령과 상기 제1 연산 명령 이전의 제0 연산 명령 사이에 연관 관계가 있는지 여부를 확정하며, 상기 제1 연산 명령과 상기 제0 연산 명령이 연관 관계가 있으면 상기 제1 연산 명령을 상기 명령 저장 유닛 내에 캐싱하고, 상기 제0 연산 명령을 수행한 후 상기 명령 저장 유닛으로부터 상기 제1 연산 명령을 추출하여 상기 연산 유닛으로 전송하며,상기 제1 연산 명령과 제1 연산 명령 이전의 제0 연산 명령 사이에 연관 관계가 존재하는지 여부를 확정하는 단계는,상기 제1 연산 명령에 의해 상기 제1 연산 명령에 필요한 데이터의 제1 저장 주소 구간을 추출하고, 상기 제0 연산 명령에 의해 상기 제0 연산 명령에 필요한 데이터의 제0 저장 주소 구간을 추출하되, 상기 제1 저장 주소 구간과 상기 제0 저장 주소 구간에 중첩된 영역이 존재하면, 상기 제1 연산 명령과 상기 제0 연산 명령이 연관 관계가 있다고 판단하고, 상기 제1 저장 주소 구간과 상기 제0 저장 주소 구간에 중첩된 영역이 존재하지 않으면, 상기 제1 연산 명령과 상기 제0 연산 명령이 연관 관계가 없다고 확정하는 단계를 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>63. 청구항 56에 있어서,상기 연산 유닛은 트리 모듈을 포함하고, 상기 트리 모듈은 하나의 루트 포트(root port) 및 복수의 브랜치 포트(branch port)를 포함하고, 상기 트리 모듈의 루트 포트는 상기 마스트 처리회로에 연결되고, 상기 트리 모듈의 복수의 브랜치 포트는 복수의 슬레이브 처리회로 중의 하나의 슬레이브 처리회로에 각각 연결되며,상기 트리 모듈은 상기 마스트 처리회로와 상기 복수의 슬레이브 처리회로 사이의 데이터 블록, 가중치 및 연산 명령을 포워딩하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>64. 청구항 59에 있어서,상기 연산 유닛은 하나 또는 복수의 분기 처리회로를 포함하고, 각각의 분기 처리회로는 적어도 하나 이상의 슬레이브 처리회로에 연결되며,상기 마스트 처리회로는 상기 입력 뉴런을 브로드캐스트 데이터로, 가중치를 배부 데이터로 확정하고, 배부 데이터를 복수의 데이터 블록으로 배분하고, 상기 복수의 데이터 블록 중 적어도 하나 이상의 데이터 블록, 브로드캐스트 데이터 및 복수의 연산 명령 중 적어도 하나 이상의 연산 명령을 상기 분기 처리회로로 송신하고,상기 분기 처리회로는 상기 마스트 처리회로와 상기 복수의 슬레이브 처리회로 사이의 데이터 블록, 브로드캐스트 데이터 및 연산 명령을 포워딩하고,상기 복수의 슬레이브 처리회로는 상기 연산 명령에 의해 수신된 데이터 블록 및 브로드캐스트 데이터에 대해 연산하여 중간 결과를 얻고 중간 결과를 상기 분기 처리회로로 전송하며,상기 마스트 처리회로는 분기 처리회로에서 송신된 중간 결과에 대해 후속 처리하여 상기 계산 명령의 제1 연산 결과를 얻고, 상기 계산 명령의 제1 연산 결과를 상기 컨트롤러 유닛으로 송신하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법. </claim></claimInfo><claimInfo><claim>65. 청구항 59에 있어서,상기 복수의 슬레이브 처리회로는 어레이 분포를 이루고, 각각의 슬레이브 처리회로는 인접되어 있는 다른 슬레이브 처리회로에 연결되며, 상기 마스트 처리회로는 상기 복수의 슬레이브 처리회로 중의 K개 슬레이브 처리회로에 연결되고, 상기 K개 슬레이브 처리회로는 제1 행의 n개 슬레이브 처리회로, 제m 행의 n개 슬레이브 처리회로 및 제1 열의 m개 슬레이브 처리회로며,상기 K개 슬레이브 처리회로는 상기 마스트 처리회로 및 복수의 슬레이브 처리회로 사이에서 데이터 및 명령을 포워딩하며,상기 마스트 처리회로는 상기 입력 뉴런을 브로드캐스트 데이터로, 가중치를 배부 데이터로 확정하고, 배부 데이터를 복수의 데이터 블록으로 배분하며 상기 복수의 데이터 블록 중 적어도 하나 이상의 데이터 블록 및 복수의 연산 명령 중 적어도 하나 이상의 연산 명령을 상기 K개 슬레이브 처리회로로 송신하며상기 K개 슬레이브 처리회로는 상기 마스트 처리회로와 상기 복수의 슬레이브 처리회로 사이에서 데이터를 포워딩하며,상기 복수의 슬레이브 처리회로는 상기 연산 명령에 의해 수신된 데이터 블록에 대해 연산하여 중간 결과를 얻고, 연산 결과를 상기 K개 슬레이브 처리회로로 전송하며,상기 마스트 처리회로는 상기 K개 슬레이브 처리회로에서 송신된 중간 결과에 대해 후속 처리하여 상기 계산 명령의 제1 연산 결과를 얻고, 상기 계산 명령의 제1 연산 결과를 상기 컨트롤러 유닛으로 송신하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>66. 청구항 63 내지 청구항 65 중 어느 한 항에 있어서, 상기 마스트 처리회로는, 복수의 처리회로에서 송신된 중간 결과를 조합하고 정렬하여 상기 계산 명령의 제1 연산 결과를 얻거나, 혹은복수의 처리회로에서 송신된 중간 결과에 대해 조합하고 정렬할 뿐만 아니라 활성화 처리를 거쳐 상기 계산 명령의 제1 연산 결과를 얻는 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>67. 청구항 63 내지 청구항 65 중 어느 한 항에 있어서, 상기 마스트 처리회로는 변환 처리회로, 활성화 처리회로, 덧셈 처리회로 중 하나 또는 임의의 조합을 포함하고,상기 변환 처리회로는 상기 제1 연산 데이터에 대해 프리오더 처리를 진행하되, 구체적으로 마스트 처리회로가 수신한 데이터 또는 중간 결과에 대해 제1 데이터구조와 제2 데이터구조 간의 호환을 진행하거나, 혹은 마스트 처리회로가 수신한 데이터 또는 중간 결과에 대해 제1 데이터 유형과 제2 데이터 유형 간의 호환을 수행하며，상기 활성화 처리회로는 상기 후속 처리를 수행하되, 구체적으로 마스트 처리회로 내의 데이터의 활성화 연산을 수행하고,상기 덧셈 처리회로는 상기 후속 처리를 수행하되, 구체적으로 덧셈 연산 또는 누적 연산을 수행하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>68. 청구항 64 또는 청구항 65에 있어서,상기 슬레이브 처리회로는 곱셈 처리회로를 포함하고상기 곱셈 처리회로는 수신된 데이터 블록에 대해 곱셈 연산을 수행하여 곱셈 결과를 얻는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>69. 청구항 68에 있어서,상기 슬레이브 처리회로는 누적 처리회로를 더 포함하며, 상기 누적 처리회로는 상기 곱셈 결과에 대해 누적 연산을 수행하여 상기 중간 결과를 얻는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>70. 청구항 63에 있어서,상기 트리 모듈은 n 진수 트리 구조이며, 상기 n은 2보다 크거나 같은 정수인 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>71. 청구항 55에 있어서,상기 네트워크 온칩 처리 시스템 내의 제2 계산 장치를 통해 상기 네트워크 온칩 처리 시스템 내의 저장 장치에 액세스하여 제2 연산 데이터를 획득하는 단계를 더 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>72. 청구항 71에 있어서,상기 네트워크 온칩 처리 시스템 내의 제2 계산 장치를 통해 상기 제2 연산 데이터와 상기 제1 연산 결과에 대해 연산하여 제2 연산 결과를 얻는 단계를 더 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>73. 컴퓨터 프로그램이 저장된 컴퓨터 판독가능 저장매체에 있어서, 상기 컴퓨터 프로그램이 프로세서에 의해 실행될 때 청구항 55 내지 청구항 72 중 어느 한 항에 따른 상기 방법의 단계를 구현하는 것을 특징으로 하는 컴퓨터 판독가능 저장매체.</claim></claimInfo><claimInfo><claim>74. 기계 학습 계산을 수행하는 네트워크 온칩 데이터 처리 장치에 있어서,상기 네트워크 온칩 처리 시스템 내의 제1 계산 장치를 통해 상기 네트워크 온칩 처리 시스템 내의 저장 장치에 액세스하여 제1 연산 데이터를 획득하는 제1 연산 데이터 획득 모듈;상기 제1 계산 장치를 통해 상기 제1 연산 데이터에 대해 연산하여 제1 연산 결과를 얻는 연산 모듈; 및상기 제1 연산 결과를 상기 네트워크 온칩 처리 시스템 내의 제2 계산 장치로 송신하는 제1 연산 결과 송신 모듈을 포함하는 것을 특징으로 하는 네트워크 온칩 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>75. 내부 또는 외부 장치에서 송신된 데이터 동작 신호를 수신하는 단계, -여기서, 상기 데이터 동작 신호는 동작 도메인 및 동작 코드를 포함하고, 상기 동작 코드는 제1 유형 플래그 비트를 포함하며, 상기 동작 도메인은 제2 유형 플래그 비트를 포함하고, 상기 제1 유형 플래그 비트는 상기 데이터 동작 신호가 I/O 명령인지 여부를 나타내며, 상기 제2 유형 플래그 비트는 상기 데이터 동작 신호가 상기 I/O 명령 중의 브로드캐스트 또는 멀티캐스트 명령인지 여부를 나타냄; 및상기 데이터 동작 신호에 의해 메모리 내의 동작 예정 데이터에 대해 대응하는 동작을 수행하여 필요한 입력 데이터를 얻는 단계를 포함하는 것을 특징으로 하는 데이터 처리 방법. </claim></claimInfo><claimInfo><claim>76. 청구항 75에 있어서,상기 동작 도메인은 데이터 수신 플래그 비트를 더 포함하고, 상기 데이터 수신 플래그 비트는 상기 입력 데이터를 수신하는 장치 또는 처리회로를 나타내는 것을 특징으로 하는 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>77. 청구항 76에 있어서,상기 데이터 수신 플래그 비트의 개수는 상기 메모리와 상호 작용가능한 장치의 개수 또는 처리회로의 개수를 나타내는 것을 특징으로 하는 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>78. 청구항 75 내지 청구항 77 중 어느 한 항에 있어서, 상기 동작 도메인은 동작 예정 데이터의 정보를 더 포함하고, 상기 동작 예정 데이터의 정보는 상기 동작 예정 데이터가 상기 메모리 내의 소스 주소, 동작 예정 데이터 길이, 및 데이터 동작시킨 후의 데이터 리턴 주소를 포함하고, 상기 데이터 동작 신호에 따라 메모리 내의 동작 예정 데이터에 대해 대응하는 동작을 수행하여 필요한 입력 데이터를 얻는 단계는,상기 소스 주소로부터 상기 메모리 판독을 시작하여 상기 데이터의 길이를 만족하는 입력 데이터를 획득하는 단계;상기 데이터 수신 플래그 비트에 의해 입력 데이터를 수신하는 장치 또는 처리회로를 확정하는 단계; 및상기 데이터 리턴 주소에 의해 상기 입력 데이터를 상기 장치 또는 처리회로 내의 상기 데이터 리턴 주소에 대응하는 저장 공간으로 리턴하는 단계를 포함하는 것을 특징으로 하는 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>79. 청구항 78에 있어서,상기 장치는 적어도 하나 이상의 기계 학습 유닛을 포함하고, 각각의 기계 학습 유닛은 마스트 처리회로 및 복수의 슬레이브 처리회로를 포함하는 것을 특징으로 하는 데이터 처리 방법. </claim></claimInfo><claimInfo><claim>80. 청구항 79에 있어서,상기 동작 도메인은 점프 서브 동작 도메인을 더 포함하고, 상기 점프 서브 동작 도메인은 점프 폭 및 매번 점프한 뒤 동작하는 점프 데이터 길이를 포함하며, 상기 소스 주소로부터 상기 메모리 판독을 시작하여 상기 데이터 길이를 만족하는 입력 데이터를 획득하는 단계는, 상기 소스 주소로부터 상기 메모리를 판독하되, 현재 점프한 후의 점프 데이터 길이에 의해 제1 점프 데이터를 획득하는 단계;상기 점프 데이터의 마지막 주소를 획득하고 상기 점프 폭에 의해 상기 마지막 주소로부터 목표 점프 주소로 점프하는 단계;매번 점프한 후 얻은 점프 데이터의 길이가 상기 데이터 길이를 만족할 때까지 상기 목표 점프 주소로부터 점프한 후의 점프 데이터 길이에 따라 제2 점프 데이터를 획득하는 단계를 포함하는 것을 특징으로 하는 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>81. 청구항 80에 있어서,상기 점프 서브 동작 도메인은 stride 동작 도메인 및/또는 segment 동작 도메인을 포함하고, 상기 stride 동작 도메인은 상기 데이터 동작 신호의 매번 점프 폭을 나타내며, 상기 segment 동작 도메인은 사전에 설정된 상기 데이터 동작 신호의 매번 분할 크기를 나타내는 것을 특징으로 하는 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>82. 청구항 81에 있어서,상기 동작 도메인은 판독된 데이터에 대해 수행하는 처리작업을 나타내는 기능 플래그 비트를 더 포함하는 것을 특징으로 하는 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>83. 청구항 82에 있어서,상기 제1 유형 플래그 비트의 값이 I/O이면, 상기 데이터 동작 신호를 I/O 명령으로 확정하는 단계; 및상기 제2 유형 플래그 비트의 값이 1이면, 상기 데이터 동작 신호를 상기 I/O 명령 중의 브로드캐스트 또는 멀티캐스트 명령으로 확정하는 단계를 더 포함하는 것을 특징으로 하는 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>84. 청구항 83에 있어서,상기 내부 또는 외부 장치에서 송신된 데이터 동작 신호를 수신하는 단계는,상기 데이터 동작 신호의 유형 플래그 비트 및 동작 예정 데이터의 정보를 획득하도록 상기 데이터 동작 신호를 분석하는 단계;상기 데이터 동작 신호의 수행 순서를 나타내는 명령 큐에 의해 상기 분석된 데이터 동작 신호를 수행하는 단계를 더 포함하는 것을 특징으로 하는 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>85. 청구항 84에 있어서,상기 명령 큐에 의해 상기 분석된 데이터 동작 신호를 수행하기 전에, 상기 방법은, 서로 인접된 상기 분석된 데이터 동작 신호의 의존 관계를 판단하여 판단 결과를 얻는 단계, -상기 의존 관계는 제s번째 데이터 동작 신호와 상기 제s번째 데이터 동작 신호 이전의 제s-1번째 데이터 동작 신호가 연관 관계가 있는지 여부를 나타냄-; 및상기 판단 결과가 상기 제s번째 데이터 동작 신호와 상기 제s-1번째 데이터 동작 신호 사이에 의존 관계가 존재하는 것이면, 상기 제s번째 데이터 동작 신호를 캐싱하고, 상기 제s-1번째 데이터 동작 신호를 수행한 후 상기 제s번째 데이터 동작 신호를 추출하는 단계를 더 포함하는 것을 특징으로 하는 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>86. 청구항 85에 있어서,서로 인접된 상기 분석된 데이터 동작 신호의 의존 관계를 판단하는 상기 단계는,상기 제s번째 데이터 동작 신호에 의해 상기 제s번째 데이터 동작 신호에 필요한 데이터를 추출하는 제1 저장 주소 구간; 및 상기 제s-1번째 데이터 동작 신호에 의해 상기 제s-1번째 데이터 동작 신호에 필요한 데이터를 추출하는 제0 저장 주소 구간을 각각 획득하는 단계;상기 제1 저장 주소 구간과 상기 제0 저장 주소 구간에 중첩된 영역이 존재하면, 상기 제s번째 데이터 동작 신호와 상기 제s-1번째 데이터 동작 신호는 의존 관계가 있다고 확정하는 단계; 및상기 제1 저장 주소 구간과 상기 제0 저장 주소 구간에 중첩된 영역이 존재하지 않으면, 상기 제s번째 데이터 동작 신호와 상기 제s-1번째 데이터 동작 신호는 의존 관계가 없다고 확정하는 단계를 포함하는 것을 특징으로 하는 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>87. 내부 또는 외부 장치로부터 송신된 데이터 동작 신호를 수신하는 단계, -상기 데이터 동작 신호는 상기 유형 플래그 비트를 포함하는 데이터 동작 코드를 포함하고, 상기 유형 플래그 비트는 상기 데이터 동작 신호가 브로드캐스트 또는 멀티캐스트 명령인지를 나타냄-; 및상기 데이터 동작 신호에 의해 메모리 내의 동작 예정 데이터에 대해 대응하는 동작을 수행하여 필요한 입력 데이터를 얻는 단계를 포함하는 것을 특징으로 하는 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>88. 청구항 87에 있어서,상기 방법은,상기 유형 플래그 비트의 값이 CAST이면, 상기 데이터 동작 신호를 브로드캐스트 또는 멀티캐스트 명령으로 확정하는 단계를 더 포함하는 것을 특징으로 하는 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>89. 기계 학습 데이터를 처리하는 데이터 처리 장치에 있어서, 상기 데이터 처리 장치는 기계 학습 장치, 전송 회로 및 공유 메모리를 포함하고, 상기 기계 학습 장치는 상기 전송 회로에 연결되고, 상기 전송 회로는 상기 공유 메모리에 연결되며,상기 전송 회로는 상기 기계 학습 장치에서 송신된 데이터 동작 신호에 따라 상기 공유 메모리로부터 상기 기계 학습 장치에 필요한 입력 데이터를 획득하여 상기 입력 데이터를 상기 기계 학습 장치로 리턴하며, 상기 데이터 동작 신호는 데이터 동작 신호의 유형 플래그 비트 및 동작 예정 데이터의 정보를 포함하는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>90. 청구항 89에 있어서,상기 기계 학습 장치는 상기 입력 데이터에 의해 기계 학습 연산을 수행하여 출력 데이터를 얻는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>91. 청구항 90에 있어서,상기 기계 학습 장치는 추가로 상기 전송 회로를 통해 상기 출력 데이터를 상기 공유 메모리로 전송하여 저장하는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>92. 청구항 89 내지 청구항 91 중 어느 한 항의 데이터 처리 장치에 적용되는 데이터 처리 방법에 있어서,상기 데이터 처리 장치의 전송 회로가 상기 데이터 처리 장치의 기계 학습 장치에서 송신된 데이터 동작 신호를 수신하는 단계, -상기 데이터 동작 신호는 데이터 동작 신호의 유형 플래그 비트 및 동작 예정 데이터의 정보를 포함함-;상기 전송 회로가 상기 데이터 동작 신호의 유형 플래그 비트에 따라 공유 메모리 내의 데이터에 대해 수행하는 동작을 확정하고, 상기 동작 예정 데이터의 정보에 따라 상기 동작 예정 데이터에 대해 상기 동작을 수행하여 상기 기계 학습 장치에 필요한 입력 데이터를 얻고, 상기 입력 데이터를 상기 기계 학습 장치로 리턴하는 단계; 및 상기 기계 학습 장치가 상기 입력 데이터에 의해 기계 학습 연산을 수행하여 출력 데이터를 얻고, 상기 출력 데이터를 새로운 입력 데이터로 사용하되, 상기 전송 회로를 통해 공유 메모리에 전송하여 저장하는 단계를 포함하는 것을 특징으로 하는 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>93. 기계 학습 장치, 전송 회로 및 공유 메모리를 포함하고, 상기 기계 학습 장치는 적어도 하나 이상의 기계 학습 유닛을 포함하고, 상기 기계 학습 유닛이 수행한 유니캐스트 판독 동작과 브로드캐스트 동작은 하나의 데이터 수신 인터페이스를 공유하며, 상기 기계 학습 유닛은 송신 인터페이스 및 공유 데이터 수신 인터페이스를 통해 상기 전송 회로에 연결되며, 상기 전송 회로는 상기 공유 메모리에 연결되고,상기 전송 회로는 상기 기계 학습 장치가 상기 송신 인터페이스를 통해 발송한 데이터 동작 신호에 따라 상기 공유 메모리로부터 상기 기계 학습 장치에 필요한 입력 데이터를 획득하고, 상기 공유 데이터 수신 인터페이스를 통해 상기 입력 데이터를 상기 기계 학습 장치로 리턴하는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>94. 청구항 93에 있어서,상기 기계 학습 장치는 상기 입력 데이터에 의해 기계 학습 연산을 수행하여 출력 데이터를 얻는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>95. 청구항 94에 있어서,상기 기계 학습 장치는 추가로 상기 전송 회로를 통해 상기 출력 데이터를 상기 공유 메모리로 전송하여 저장하는 것을 특징으로 하는 데이터 처리 장치. </claim></claimInfo><claimInfo><claim>96. 청구항 93에 있어서,상기 송신 인터페이스는 유니캐스트 판독 신호 송신 인터페이스 및 브로드캐스트 신호 송신 인터페이스를 포함하고, 상기 기계 학습 유닛은 상기 유니캐스트 판독 신호 송신 인터페이스와 상기 공유 데이터 수신 인터페이스를 통해 상기 전송 회로에 각각 연결되어 유니캐스트 판독 동작을 구현하고 상기 브로드캐스트 신호 송신 인터페이스와 상기 공유 데이터 수신 인터페이스를 통해 상기 전송 회로에 각각 연결되어 브로드캐스트 동작을 구현하는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>97. 청구항 96에 있어서,상기 전송 회로는 제2 전송 인터페이스, 상기 제2 전송 인터페이스에 연결된 판독/기록 처리회로, 및 상기 판독/기록 처리회로에 연결된 중재 회로를 포함하고,상기 판독/기록 처리회로는 상기 적어도 하나 이상의 기계 학습 유닛이 상기 송신 인터페이스 및 상기 제2 전송 인터페이스를 통해 송신한 데이터 동작 신호를 수신하고, 상기 데이터 동작 신호를 상기 중재 회로로 전송하고 상기 중재 회로가 상기 공유 메모리로부터 획득한 데이터를 상기 제2 전송 인터페이스 및 상기 공유 데이터 수신 인터페이스를 통해 상기 데이터 동작 신호에 대응하는 기계 학습 유닛으로 리턴하며, 상기 중재 회로는, 사전에 설정된 중재 규칙에 따라 상기 판독/기록 처리회로로부터 수신된 데이터 동작 신호를 중재하고 중재 성공한 데이터 동작 신호에 의해 상기 공유 메모리 내의 데이터를 동작시키는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>98. 청구항 97에 있어서,상기 판독/기록 처리회로는 유니캐스트 판독 처리회로, 브로드캐스트 처리회로를 포함하고, 상기 유니캐스트 판독 처리회로는 유니캐스트 판독 신호를 처리하며, 상기 브로드캐스트 처리회로는 브로드캐스트 신호 및/또는 멀티캐스트 신호를 처리하는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>99. 청구항 98에 있어서,상기 제2 전송 인터페이스는 상기 유니캐스트 판독 처리회로에 연결된 적어도 한 그룹 이상의 유니캐스트 판독 신호 수신 인터페이스 및 유니캐스트 판독 데이터 송신 인터페이스; 상기 브로드캐스트 처리회로에 연결된 적어도 한 그룹 이상의 브로드캐스트 신호 수신 인터페이스 및 브로드캐스트 데이터 송신 인터페이스를 포함하고, 상기 유니캐스트 판독 신호 수신 인터페이스는 상기 기계 학습 유닛의 유니캐스트 판독 신호 송신 인터페이스에 연결되고, 상기 브로드캐스트 신호 수신 인터페이스는 상기 기계 학습 유닛의 브로드캐스트 신호 송신 인터페이스에 연결되며, 상기 전송 회로의 상기 유니캐스트 판독 데이터 송신 인터페이스와 상기 브로드캐스트 데이터 송신 인터페이스는 상기 기계 학습 유닛의 공유 데이터 수신 인터페이스에 각각 연결되는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>100. 청구항 98에 있어서,상기 판독/기록 처리회로는 브로드캐스트 처리회로 및 복수의 유니캐스트 판독 처리회로를 포함하고, 상기 복수의 유니캐스트 판독 처리회로는 상기 복수의 기계 학습 유닛과 일대일로 연결되며, 상기 브로드캐스트 처리회로는 상기 복수의 기계 학습 유닛과 일대다로 연결되는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>101. 청구항 100에 있어서,상기 제2 전송 인터페이스는 상기 브로드캐스트 처리회로에 연결된 한 그룹의 브로드캐스트 인터페이스를 포함하고, 상기 브로드캐스트 인터페이스는 브로드캐스트 신호 수신 인터페이스 및 브로드캐스트 데이터 송신 인터페이스를 포함하고, 상기 복수의 기계 학습 유닛은 상기 한 그룹의 브로드캐스트 인터페이스를 통해 상기 브로드캐스트 처리회로에 연결되는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>102. 청구항 100에 있어서,상기 제2 전송 인터페이스는, 상기 복수의 유니캐스트 판독 처리회로와 일대일로 연결된 복수 그룹의 유니캐스트 판독 신호 수신 인터페이스와 공유 데이터 송신 인터페이스; 및 상기 브로드캐스트 처리회로에 연결된 브로드캐스트 신호 수신 인터페이스를 포함하고, 상기 공유 데이터 송신 인터페이스는 또한 상기 브로드캐스트 처리회로에 연결되며, 상기 유니캐스트 판독 신호 수신 인터페이스는 상기 기계 학습 유닛의 유니캐스트 판독 신호 송신 인터페이스에 연결되고 상기 브로드캐스트 신호 수신 인터페이스는 상기 기계 학습 유닛의 브로드캐스트 신호 송신 인터페이스에 연결되고, 상기 공유 데이터 송신 인터페이스는 상기 기계 학습 유닛의 공유 데이터 수신 인터페이스에 연결되는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>103. 데이터 처리 장치에 적용되는 데이터 처리 방법으로서,상기 데이터 처리 장치는 기계 학습 장치, 전송 회로 및 공유 메모리를 포함하고, 상기 기계 학습 장치는 적어도 하나 이상의 기계 학습 유닛을 포함하고, 상기 기계 학습 유닛이 수행하는 유니캐스트 판독 동작과 브로드캐스트 동작은 하나의 데이터 수신 인터페이스를 공유하고, 상기 기계 학습 유닛은 송신 인터페이스와 공유 데이터 수신 인터페이스를 통해 상기 전송 회로에 연결되며, 상기 전송 회로는 상기 공유 메모리에 연결되고, 상기 데이터 처리 방법은, 상기 기계 학습 장치가 상기 송신 인터페이스를 통해 데이터 동작 신호를 상기 전송 회로로 송신하는 단계; 및상기 전송 회로가 상기 데이터 동작 신호에 의해 상기 공유 메모리로부터 상기 기계 학습 장치에 필요한 입력 데이터를 획득하고 상기 공유 데이터 수신 인터페이스를 통해 상기 입력 데이터를 상기 기계 학습 장치로 리턴하는 단계를 포함하는 것을 특징으로 하는 데이터 처리 방법.</claim></claimInfo><claimInfo><claim>104. 기계 학습 장치, 전송 회로 및 공유 메모리를 포함하고, 상기 기계 학습 장치는 적어도 하나 이상의 기계 학습 유닛을 포함하고, 상기 기계 학습 유닛은 적어도 하나 이상의 송신 인터페이스 및 적어도 하나 이상의 수신 인터페이스를 포함하고, 상기 기계 학습 유닛이 수행한 유니캐스트 판독 동작, 유니캐스트 기록 동작 및 브로드캐스트 동작 중의 적어도 2가지 데이터 동작은 상기 기계 학습 유닛의 하나의 송신 인터페이스를 공유하고, 상기 기계 학습 유닛은 상기 전송 회로에 연결되며, 상기 전송 회로는 상기 공유 메모리에 연결되고,상기 전송 회로는, 상기 기계 학습 장치가 상기 기계 학습 유닛의 상기 적어도 하나 이상의 송신 인터페이스를 통해 발송한 데이터 동작 신호에 의해 상기 공유 메모리로부터 상기 기계 학습 장치에 필요한 입력 데이터를 획득하고, 상기 수신 인터페이스를 통해 상기 입력 데이터를 상기 기계 학습 장치로 리턴하는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>105. 기계 학습 장치, 전송 회로 및 공유 메모리를 포함하고, 상기 기계 학습 장치는 제1 전송 인터페이스를 통해 상기 전송 회로에 연결되고, 상기 전송 회로는 상기 공유 메모리에 연결되며,상기 전송 회로는 상기 기계 학습 장치에서 송신된 데이터 동작 신호에 의해 상기 공유 메모리로부터 상기 기계 학습 장치에 필요한 입력 데이터를 획득하고, 상기 입력 데이터를 상기 기계 학습 장치로 리턴하고, 상기 데이터 동작 신호는 공유 메모리 내의 데이터에 대한 동작 방식을 나타내는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo><claimInfo><claim>106. 기계 학습 데이터를 처리하고, 기계 학습 장치, 전송 회로 및 공유 메모리를 포함하고, 상기 전송 회로는 복수의 판독/기록 처리회로와 하나의 중재 회로를 포함하고, 상기 기계 학습 장치는 복수의 기계 학습 유닛을 포함하되, 각각의 기계 학습 유닛은 적어도 하나 이상의 연산 유닛을 포함하며, 상기 복수의 기계 학습 유닛은 제1 전송 인터페이스를 통해 상기 전송 회로에 연결되고, 상기 전송 회로는 상기 공유 메모리에 연결되며,상기 중재 회로는 상기 복수의 기계 학습 유닛에서 송신된 데이터 동작 신호를 중재하고 중재 성공한 데이터 동작 신호에 의해 상기 공유 메모리로부터 상기 기계 학습 장치에 필요한 입력 데이터를 획득하고,상기 판독/기록 처리회로는 상기 중재 성공한 데이터 동작 신호에 포함된 주소 정보 또는 상기 데이터 동작 신호의 유형에 따라 상기 복수의 기계 학습 유닛 중에서 목표 기계 학습 유닛 또는 목표 연산 유닛을 확정하고 상기 입력 데이터를 상기 목표 기계 학습 유닛 또는 목표 연산 유닛으로 리턴하는 것을 특징으로 하는 데이터 처리 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 상하이 ****** 푸동 뉴 아레아 동후이 로드 넘버 *** 블럭 비 플로어 *</address><code>520190527561</code><country>중국</country><engName>SHANGHAI CAMBRICON INFORMATION TECHNOLOGY CO., LTD</engName><name>상하이 캠브리콘 인포메이션 테크놀로지 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 상하이 ****** 푸동 뉴 ...</address><code> </code><country> </country><engName>ZHANG, Yao</engName><name>장야오</name></inventorInfo><inventorInfo><address>중국 상하이 ****** 푸동 뉴 ...</address><code> </code><country> </country><engName>LIU, Shaoli</engName><name>리우샤올리</name></inventorInfo><inventorInfo><address>중국 상하이 ****** 푸동 뉴 ...</address><code> </code><country> </country><engName>LIANG, Jun</engName><name>리앙준</name></inventorInfo><inventorInfo><address>중국 상하이 ****** 푸동 뉴 ...</address><code> </code><country> </country><engName>CHEN, Yu</engName><name>첸유</name></inventorInfo><inventorInfo><address>중국 상하이 ****** 푸동 뉴 ...</address><code> </code><country> </country><engName>LI, Zhen</engName><name>리젠</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로***, *층(논현동,시그너스빌딩)</address><code>920141000411</code><country>대한민국</country><engName>DooHo IP Law Firm</engName><name>두호특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2018.10.18</priorityApplicationDate><priorityApplicationNumber>201811216718.9</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2018.10.18</priorityApplicationDate><priorityApplicationNumber>201811216857.1</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2018.10.18</priorityApplicationDate><priorityApplicationNumber>201811215820.7</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2018.10.18</priorityApplicationDate><priorityApplicationNumber>201811215978.4</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2018.11.21</priorityApplicationDate><priorityApplicationNumber>201811390409.3</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2018.11.21</priorityApplicationDate><priorityApplicationNumber>201811390428.6</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2018.11.21</priorityApplicationDate><priorityApplicationNumber>201811392232.0</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2018.11.21</priorityApplicationDate><priorityApplicationNumber>201811392262.1</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2018.11.21</priorityApplicationDate><priorityApplicationNumber>201811392270.6</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2018.11.21</priorityApplicationDate><priorityApplicationNumber>201811392279.7</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2018.11.21</priorityApplicationDate><priorityApplicationNumber>201811393352.2</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2020.11.17</receiptDate><receiptNumber>1-1-2020-1230053-00</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2020.11.17</receiptDate><receiptNumber>1-1-2020-1229209-01</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2020.11.17</receiptDate><receiptNumber>1-1-2020-1229856-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2020.11.19</receiptDate><receiptNumber>1-5-2020-0173884-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2020.11.25</receiptDate><receiptNumber>1-1-2020-1268509-41</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2020.11.26</receiptDate><receiptNumber>1-1-2020-1275909-65</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2020.11.26</receiptDate><receiptNumber>1-1-2020-1275578-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2020.11.26</receiptDate><receiptNumber>1-1-2020-1275755-20</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2020.11.26</receiptDate><receiptNumber>1-1-2020-1276020-60</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2022.07.28</receiptDate><receiptNumber>1-1-2022-0791603-15</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.03.24</receiptDate><receiptNumber>9-5-2025-0288322-75</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.21</receiptDate><receiptNumber>1-1-2025-0572322-68</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.05.21</receiptDate><receiptNumber>1-1-2025-0572323-14</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020207033053.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=2ba38663aa11ff0f6ca91af6061a2e00ef0fa490d593e05177b2d1f48061d7d112b9cff6f182f6beb8202baf8ba0fdc09223b71bd6f86e7540bc678435899ff1135e9224f48aa54f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf85deb76ecd18da83cc8869e218e945334dfc287d6ffa924889a38f00a61e0f0ae929f9d08bf4053d049324bf3026d8126e4d62d02700c62d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>