/**
 * @file OemGpio.h
 * @author Ray Wu
 * @brief 
 * @version 0.1
 * @date 2022-09-02
 * 
 * @copyright Copyright (c) 2022
 * 
 */

/**
 * @brief Bit Definition
 * 
#define IS_GPI	0x1
#define IS_GPO	0x2
#define IS_GPO_HIGH	0x4
#define IS_GPO_LOW	0x8
#define GPIO_FUNC0	0x0
#define GPIO_FUNC1	0x10
#define GPIO_FUNC2	0x20
#define GPIO_FUNC3	0x30
#define GPIO_FUNC4	0x40
#define GPIO_FUNC5	0x50
#define GPIO_FUNC6	0x60
#define GPIO_FUNC7	0x70
#define EDGE_HIGH	0x200
#define EDGE_LOW	0x400
#define EDGE_BOTH	0x600
#define LEVEL_HIGH	0x300
#define LEVEL_LOW	0x500
#define GPIO_PULL_UP	0x0
#define GPIO_PULL_DOWN	0x800
#define GPIO_PULL_UP_10K	0x1000
#define GPIO_PULL_DOWN_10K	0x1800
#define GPIO_PULL_UP_2K	0x2000
#define GPIO_PULL_DOWN_2K	0x2800
#define GPIO_PULL_NONE	0x3000
#define DIRECT_IRQ_EN	0x200000
#define GPIO_NC_OFFSET	0x4000
#define GPIO_SC_OFFSET	0x8000
#define GPIO_SUS_OFFSET	0xc000
#define LEGACY_GPIO_SC_OFFSET	0x10000
#define LEGACY_GPIO_SUS_OFFSET	0x14000
 */

// NC_GPIO_000
{ 0, GPIO_NC_OFFSET + GPIO_FUNC2},
// NC_GPIO_001
{ 1, GPIO_NC_OFFSET + GPIO_FUNC2},
// NC_GPIO_002
{ 2, GPIO_NC_OFFSET + GPIO_FUNC2},
// NC_GPIO_003
{ 3, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_004
{ 4, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_005
{ 5, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_006
{ 6, GPIO_NC_OFFSET + GPIO_FUNC2},
// NC_GPIO_007
{ 7, GPIO_NC_OFFSET + GPIO_FUNC2},
// NC_GPIO_008
{ 8, GPIO_NC_OFFSET + GPIO_FUNC2},
// NC_GPIO_009
{ 9, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_010
{ 10, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_011
{ 11, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_012
{ 12, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_013
{ 13, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_014
{ 14, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_015
{ 15, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_016
{ 16, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_017
{ 17, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_018
{ 18, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_019
{ 19, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_020
{ 20, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_021
{ 21, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_022
{ 22, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_023
{ 23, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_024
{ 24, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_025
{ 25, GPIO_NC_OFFSET + IS_GPI},
// NC_GPIO_026
{ 26, GPIO_NC_OFFSET + IS_GPI},
// SC_GPIO_000
{ 0, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_001
{ 1, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_002
{ 2, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_003
{ 3, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_004
{ 4, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_005
{ 5, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_006
{ 6, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_007
{ 7, GPIO_SC_OFFSET + GPIO_FUNC2},
// SC_GPIO_008
{ 8, GPIO_SC_OFFSET + GPIO_FUNC2},
// SC_GPIO_009
{ 9, GPIO_SC_OFFSET + GPIO_FUNC2},
// SC_GPIO_010
{ 10, GPIO_SC_OFFSET + GPIO_FUNC2},
// SC_GPIO_011
{ 11, GPIO_SC_OFFSET + GPIO_FUNC2},
// SC_GPIO_012
{ 12, GPIO_SC_OFFSET + GPIO_FUNC2},
// SC_GPIO_013
{ 13, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_014
{ 14, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_015
{ 15, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_016
{ 16, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_017
{ 17, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_018
{ 18, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_019
{ 19, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_020
{ 20, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_021
{ 21, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_022
{ 22, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_023
{ 23, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_024
{ 24, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_025
{ 25, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_026
{ 26, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_027
{ 27, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_028
{ 28, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_029
{ 29, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_030
{ 30, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_031
{ 31, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_032
{ 32, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_033
{ 33, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_034
{ 34, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_035
{ 35, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_036
{ 36, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_037
{ 37, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_038
{ 38, GPIO_SC_OFFSET + IS_GPI + GPIO_PULL_UP_10K},
// SC_GPIO_039
{ 39, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_040
{ 40, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_041
{ 41, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_042
{ 42, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_043
{ 43, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_044
{ 44, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_045
{ 45, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_046
{ 46, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_047
{ 47, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_048
{ 48, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_049
{ 49, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_050
{ 50, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_051
{ 51, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_052
{ 52, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_053
{ 53, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_054
{ 54, GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_GPIO_055
{ 55, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_056
{ 56, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_057
{ 57, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_058
{ 58, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_059
{ 59, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_060
{ 60, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_061
{ 61, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_062
{ 62, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_063
{ 63, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_064
{ 64, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_065
{ 65, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_066
{ 66, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_067
{ 67, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_068
{ 68, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_069
{ 69, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_070
{ 70, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_071
{ 71, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_072
{ 72, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_073
{ 73, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_074
{ 74, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_075
{ 75, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_076
{ 76, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_077
{ 77, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_078
{ 78, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_079
{ 79, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_080
{ 80, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_081
{ 81, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_082
{ 82, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_083
{ 83, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_084
{ 84, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_085
{ 85, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_086
{ 86, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_087
{ 87, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_088
{ 88, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_089
{ 89, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_090
{ 90, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_091
{ 91, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_092
{ 92, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_093
{ 93, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_094
{ 94, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_095
{ 95, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_096
{ 96, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_097
{ 97, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_098
{ 98, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_099
{ 99, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_100
{ 100, GPIO_SC_OFFSET + IS_GPI},
// SC_GPIO_101
{ 101, GPIO_SC_OFFSET + IS_GPI},
// SUS_GPIO_000
{ 0, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_001
{ 1, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_002
{ 2, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_003
{ 3, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_004
{ 4, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_005
{ 5, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_006
{ 6, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_007
{ 7, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_008
{ 8, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_009
{ 9, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_010
{ 10, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_011
{ 11, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_012
{ 12, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_013
{ 13, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_014
{ 14, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_015
{ 15, GPIO_SUS_OFFSET + GPIO_FUNC0},
// SUS_GPIO_016
{ 16, GPIO_SUS_OFFSET + GPIO_FUNC0},
// SUS_GPIO_017
{ 17, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_018
{ 18, GPIO_SUS_OFFSET + GPIO_FUNC0},
// SUS_GPIO_019
{ 19, GPIO_SUS_OFFSET + GPIO_FUNC0},
// SUS_GPIO_020
{ 20, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_021
{ 21, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_022
{ 22, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_023
{ 23, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_024
{ 24, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_025
{ 25, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_026
{ 26, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_027
{ 27, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_028
{ 28, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_029
{ 29, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_030
{ 30, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_031
{ 31, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_032
{ 32, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_033
{ 33, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_034
{ 34, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_035
{ 35, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_036
{ 36, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_037
{ 37, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_038
{ 38, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_039
{ 39, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_040
{ 40, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_041
{ 41, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_042
{ 42, GPIO_SUS_OFFSET + IS_GPI},
// SUS_GPIO_043
{ 43, GPIO_SUS_OFFSET + IS_GPI},
// SC_LGPIO_000
{ 0, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_001
{ 1, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_002
//{ 2, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_003
//{ 3, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_004
//{ 4, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_005
//{ 5, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_006
//{ 6, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_007
//{ 7, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC2},
// SC_LGPIO_008
//{ 8, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC2},
// SC_LGPIO_009
//{ 9, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC2},
// SC_LGPIO_010
//{ 10, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC2},
// SC_LGPIO_011
//{ 11, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC2},
// SC_LGPIO_012
//{ 12, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC2},
// SC_LGPIO_013
{ 13, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_014
{ 14, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_015
{ 15, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_016
{ 16, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_017
{ 17, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_018
{ 18, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_019
{ 19, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_020
{ 20, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_021
{ 21, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_022
{ 22, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_023
{ 23, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_024
{ 24, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_025
{ 25, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_026
{ 26, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_027
{ 27, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_028
{ 28, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_029
{ 29, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_030
{ 30, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_031
{ 31, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_032
{ 32, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_033
//{ 33, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_034
//{ 34, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_035
//{ 35, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_036
//{ 36, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_037
//{ 37, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_038
//{ 38, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_039
//{ 39, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_040
//{ 40, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_041
//{ 41, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_042
//{ 42, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_043
//{ 43, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_044
//{ 44, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_045
//{ 45, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_046
//{ 46, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_047
//{ 47, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_048
//{ 48, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_049
//{ 49, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_050
//{ 50, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_051
//{ 51, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_052
//{ 52, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_053
{ 53, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_054
//{ 54, LEGACY_GPIO_SC_OFFSET + GPIO_FUNC1},
// SC_LGPIO_055
{ 55, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_056
{ 56, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_057
{ 57, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_058
{ 58, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_059
{ 59, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_060
{ 60, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_061
{ 61, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_062
{ 62, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_063
{ 63, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_064
{ 64, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_065
{ 65, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_066
{ 66, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_067
{ 67, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_068
{ 68, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_069
{ 69, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_070
{ 70, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_071
{ 71, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_072
{ 72, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_073
{ 73, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_074
{ 74, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_075
{ 75, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_076
{ 76, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_077
{ 77, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_078
{ 78, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_079
{ 79, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_080
{ 80, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_081
{ 81, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_082
{ 82, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_083
{ 83, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_084
{ 84, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_085
{ 85, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_086
{ 86, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_087
{ 87, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_088
{ 88, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_089
{ 89, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_090
{ 90, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_091
{ 91, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_092
{ 92, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_093
{ 93, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_094
{ 94, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_095
{ 95, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_096
{ 96, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_097
{ 97, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_098
{ 98, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_099
{ 99, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_100
{ 100, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SC_LGPIO_101
{ 101, LEGACY_GPIO_SC_OFFSET + IS_GPI},
// SUS_LGPIO_000
{ 0, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_001
{ 1, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_002
{ 2, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_003
{ 3, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_004
{ 4, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_005
{ 5, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_006
{ 6, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_007
{ 7, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_008
{ 8, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_009
{ 9, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_010
{ 10, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_011
{ 11, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_012
{ 12, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_013
{ 13, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_014
{ 14, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_015
//{ 15, LEGACY_GPIO_SUS_OFFSET + GPIO_FUNC0},
// SUS_LGPIO_016
//{ 16, LEGACY_GPIO_SUS_OFFSET + GPIO_FUNC0},
// SUS_LGPIO_017
{ 17, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_018
//{ 18, LEGACY_GPIO_SUS_OFFSET + GPIO_FUNC0},
// SUS_LGPIO_019
//{ 19, LEGACY_GPIO_SUS_OFFSET + GPIO_FUNC0},
// SUS_LGPIO_020
{ 20, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_021
{ 21, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_022
{ 22, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_023
{ 23, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_024
{ 24, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_025
{ 25, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_026
{ 26, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_027
{ 27, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_028
{ 28, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_029
{ 29, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_030
{ 30, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_031
{ 31, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_032
{ 32, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_033
{ 33, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_034
{ 34, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_035
{ 35, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_036
{ 36, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_037
{ 37, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_038
{ 38, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_039
{ 39, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_040
{ 40, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_041
{ 41, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_042
{ 42, LEGACY_GPIO_SUS_OFFSET + IS_GPI},
// SUS_LGPIO_043
{ 43, LEGACY_GPIO_SUS_OFFSET + IS_GPI},