# Arquitectura MIPS en Verilog - Pipeline de 5 Etapas

Proyecto de implementaciÃ³n en Verilog de un procesador MIPS con pipeline de 5 etapas, desarrollado para simulaciÃ³n en ModelSim.

## ğŸ“‹ CaracterÃ­sticas

### ğŸ—ï¸ Arquitectura del Pipeline
- **FETCH**: ObtenciÃ³n de instrucciones
- **DECODE**: DecodificaciÃ³n y lectura de registros  
- **EXECUTE**: EjecuciÃ³n en ALU
- **MEMORY**: Acceso a memoria de datos
- **WRITEBACK**: Escritura en banco de registros

### ğŸ”§ MÃ³dulos Implementados
- `_pc`: Program Counter
- `_percheron`: Memoria de instrucciones
- `_Modifiedregister_b`: Banco de registros
- `_DefinitiveAlu`: Unidad AritmÃ©tico-LÃ³gica
- `_control_unit`: Unidad de control principal
- `_data_memory`: Memoria de datos
- Buffers de pipeline entre etapas

### ğŸ“ Conjunto de Instrucciones Soportadas
- **Tipo R**: ADD, SUB, AND, OR, SLT
- **Tipo I**: ADDI, LW, SW, BEQ, BNE, SLTI
- **Tipo J**: J, JAL

## ğŸš€ InstalaciÃ³n y Uso

### Prerrequisitos
- ModelSim/QuestaSim
- Compilador Verilog

MIPS-Pipeline-Verilog/
â”œâ”€â”€ Data/
â”‚   â””â”€â”€ Set.txt          # Memoria de programa/datos
â”œâ”€â”€ top_pipelines.v      # Top module del pipeline
â”œâ”€â”€ tb_top_pipelines.v   # Testbench bÃ¡sico
â”œâ”€â”€ tb_mips_program.v    # Testbench con programa
â””â”€â”€ Modulos/
    â”œâ”€â”€ _pc.v           # Program Counter
    â”œâ”€â”€ _percheron.v    # Memoria de instrucciones
    â”œâ”€â”€ _Modifiedregister_b.v # Banco de registros
    â”œâ”€â”€ _DefinitiveAlu.v # Unidad ALU
    â”œâ”€â”€ _control_unit.v # Unidad de control
    â”œâ”€â”€ _data_memory.v  # Memoria de datos
    â”œâ”€â”€ *_Mux*.v        # Multiplexores
    â””â”€â”€ Buffers/
        â”œâ”€â”€ _CF_DE.v    # Fetch-Decode
        â”œâ”€â”€ _DE_EX.v    # Decode-Execute
        â”œâ”€â”€ _EX_MEM.v   # Execute-Memory
        â””â”€â”€ _MEM_WB.v   # Memory-Writeback
