
#Circuit Summary:
#---------------
#number of inputs = 36
#number of outputs = 7
#number of gates = 245
#number of wires = 281
#atpg: cputime for reading in circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for creating dummy nodes ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for generating fault list ../sample_circuits/c432.ckt: 0.0s 0.0s
T'101111111011101110111011101011101010 0'
T'101110101110111010111010111010111000 1'
T'111111111011101010101111111110111001 0'
T'101111101010101111101010101110111001 1'
T'011111111111111111111111111111111110 1'
T'101111101011111111111111111011101001 1'
T'111101111110111111111010101011111101 1'
T'111101111111111111111111111111111110 1'
T'111011111010111111111011101011111101 1'
T'111010111111101010101011101010101011 1'
T'011111111111111111111111111111111111 1'
T'011111111111101111111110111110101001 1'
T'111010111011101111111010101001111001 1'
T'111111111111111111111111111111110111 1'
T'111111111111111111111111111111110110 1'
T'111111101111101010111111101010111110 1'
T'101110101010111011111110101110111100 1'
T'111110111111111011101010101110101010 1'
T'101011101010111111111011101110101010 1'
T'111010101111111110111111111011101001 1'
T'101111111011101110111110101111111011 1'
T'111110101011111110111010111011111111 1'
T'101111101011101011101011101011101000 1'
T'111110101011101111111011111111111010 1'
T'111111111111111111111111011111111110 1'
T'111111111111111111111111011111111111 1'
T'101111111111111111111111111111111011 1'
T'111111111111111111111111111111011111 1'
T'111111111111111111111111111111111111 0'
T'111111111111111111111111111111011110 1'
T'111111111111111111111111111111111110 0'
T'111111111111111101111111111111111111 1'
T'101010101110101011101011011111111100 1'
T'101010101010101011101010111111101000 0'
T'111111101111101011101010111111100111 1'
T'101111101110111110111010111011100100 1'
T'111011100111101110111010101110101100 1'
T'101111110111101011111110101110101110 1'
T'111111111111111111110111111111111111 1'
T'101011101011101010110110111111101011 1'
T'101010101110111111111111100111101000 1'
T'111111111010111110101001101111101100 1'
T'111111111111011111111111111111111110 1'
T'111111011111111111111111111111111111 1'
T'111111011110101111111111111011101100 1'
T'101011111111110111111111111110111110 1'
T'111111101111111010101110101110111110 1'
T'111011111011110110111010101011111100 1'
T'110111111111111111111111111111111111 1'
T'110110111010101110101111111111101000 1'
T'101010101010100110111111111110111010 1'
T'111111111111111101111111111111111110 1'
T'101111111010101001111010111110111100 1'
T'101111111010111011111010101010011011 1'
T'111110111010111011110110111010111000 1'
T'111111111111111111110111111111111110 1'
T'111111101111111111111010111110011001 1'
T'111010011010101010111011111110111000 1'
T'101011101110101110011110101111101011 1'
T'111111111111111111011111111111111110 1'
T'111111111101111111111111111111111110 1'
T'101110111101101111111010111111101100 1'
T'101110111111101010111111011110111001 1'
T'111011101011111111101010011010111010 1'
T'101010101011111111101010011010111111 1'
T'110111111111101011111111101110101111 1'
T'111001101110111111111010101111111111 1'
T'100101111010111111101111101111111100 1'
T'011111111111101011101010101111101001 1'
T'101110111011111101101110111011111100 1'
T'111111110111111111111111111111111110 1'
T'101110010111111111111110111110111011 1'
T'101110111010101111101111101010111111 1'
T'111111111111011111111111111111111111 1'
T'111010101001011111101111111011101001 1'
T'111111111101111111111111111111111111 1'
T'111010111111101111011111111010101100 1'
T'101110101010101011111111101110101011 1'
T'111111101010111111101111111110111000 1'
T'101011101011101110111110101011111010 1'
T'111110111011101111111101111011111000 1'
T'111111111111111111111111111101111111 1'
T'101011101011011110111110101111101111 1'
T'111111111111101110111001111011101010 1'
T'111010101111101011111110110110111111 1'
T'101110101011111110101010110110111001 1'
T'111010101111111011111111111101111111 1'
T'111111111111111111111111111101111110 1'
T'101110111010111011101110111011111101 1'
T'111111110111111111111111111111111111 1'
T'101010101110101011111011101010111010 1'
T'101011111111101110101011101011101001 1'
T'101111101110111010111110101010100101 1'
T'101111111011101110101010101010110100 1'
T'111010111010111101101110101110111011 1'
T'101110101110111010101111101110011001 1'
T'101010101011101010101110101010111010 1'
T'111101111111111111111111111111111111 1'
T'101110101011111011101110111001101110 1'
T'101011101010101010111110111101101010 1'
T'111110111010111111111111101101111111 1'
T'011111111011111111111110111010111110 1'
T'011010111110101111111010111011111111 1'
T'111111111111110111111111111111111111 1'
T'111110011011101011111011111110111000 1'
T'110110111111101111111110101011111100 1'
T'111111111111111111111101111111111110 1'
T'101111111010101110010110101010111101 1'
T'111110111010111010111111101110110100 1'
T'111011010111101110111010111010101100 1'
T'111011010110101110101011101011101001 1'
T'011011101111111011111110101111111001 1'
T'111101101110111010101011111110111000 1'
T'111101111011101110111111111111101110 1'
T'111010101010111111100111111010111100 1'
T'101010111110111010100110101010101110 1'
T'111010101110101011101111011011101110 1'
T'101010111011101011101110011110101111 1'
T'101110111010100101101110101110111101 1'
T'101010101111011010101111101110101000 1'
T'101110101011101111111110101111011110 1'
T'111110110110111010101011101111101100 1'
T'111111110111101010111010111011101110 1'
T'011111111111111110101011101110111000 1'
T'101010111111111110111011101011110100 1'
T'101010111111111011101010101110011000 1'
T'110110111010111110111010101110111110 1'
T'100110101111111111111111111010101101 1'
T'111111101010100111101011111110111101 1'
T'111110101010110110111011101110101000 1'
T'101011011011101011101010111110101110 1'
T'101110011011101011101010111110101111 1'
T'101110111111101110101110101011011101 1'
T'111111111111111111111101111111111111 1'
T'101111101011111011111001111110101001 1'
T'101011101011011111101111101111101101 1'
T'111011111111011110111010101011111110 1'
T'111111101011111111101111101110101001 0'
T'101011111011111010111111111110111001 0'
T'101111111011111111111110101111111011 0'
T'111111111011101001101110111110111111 1'
T'111111111011101001111010101011101010 1'
T'101110111110111110101111110111101011 1'
T'111111101011111011111011100110111101 1'
T'111010111010101110101111100111111011 1'
T'101111111001111010111011101110101110 1'
T'111111111111111111011111111111111111 1'
T'111011111111111010011111111011101101 1'
T'111111101001111110101011101111101110 1'
T'101111111101101011101111111110101100 1'
T'111010111110111011011010101011101001 1'
T'111111111111111111111111110111111110 1'
T'110111111111111111111111111111111110 1'
T'111111101010111010101011111111111001 0'
T'111010111010111111111011100110101011 1'
T'111010011010101110101011101110101010 1'
T'101011101110101011101001101110111010 1'
T'101110101011101111101001101010111111 1'
T'101110101111011011111011111011101111 1'
T'101010101010011111111010111011111011 1'
T'101011111010111010101011101001101000 1'
T'101110111010101101101110101010101011 1'
T'100111101011101010111110111011101110 1'
T'111111011111111111111111111111111110 1'
T'111110100111101011111111101011111000 1'
T'111011100110101010101011101111111000 1'
T'101010111110100110101010111111101010 1'
T'111110111001111110101110111110111010 1'
T'111010101010110110111110111111111010 1'
T'111111101101101011101011101010101001 1'
T'101111111111101110011110101111101000 1'
T'111110111110111011011011111010101000 1'
T'101011111111111110110111111111111111 1'
T'111111101011111010110110101011101110 1'
T'101001101111101011111010111111101010 1'
T'101101111010111111101111101011101010 1'
T'111111101010111010101011111111111001 0'
T'111111101010111010101011111111111001 0'
T'111111101010111010101011111111111001 0'

#FAULT COVERAGE RESULTS :
#number of test vectors = 179
#total number of gate faults (uncollapsed) = 1110
#total number of detected faults = 129
#total gate fault coverage = 11.62%
#number of equivalent gate faults (collapsed) = 1034
#number of equivalent detected faults = 129
#equivalent gate fault coverage = 12.48%

#atpg: cputime for test pattern generation ../sample_circuits/c432.ckt: 0.6s 0.6s
