# Interrupt Controller (GIC-400) | RPi 2B
O "Generic Interrupt Controller" √© um componente de hardware que centraliza as informa√ß√µes de interrup√ß√£o que s√£o enviadas para o processador. Ele recebe as interrup√ß√µes dos v√°rios dispositivos do sistema e envia para o processador.

Pode receber interrup√ß√µes de:
- GPIO
- UART
- SPI
- etc.

## Arquitetura Geral
O processo de recebimento de interrup√ß√µes no Raspberry Pi 2B, funciona mais ou menos da seguinte forma
```
Perif√©ricos ‚Üí [DISTRIBUTOR] ‚Üí [CPU INTERFACE] ‚Üí CPU Core
  Timer         (prioriza)      (mascara)        (executa)
  GPIO          (roteia)        (acknowledge)     (handler)
  UART          (gerencia)      (end-of-IRQ)     
```

Isso √© importante para evitar conflitos entre sinais de m√∫ltiplas interrup√ß√µes que chegariam simultaneamente, al√©m de criar uma prioriza√ß√£o e rotear os sinais para diferentes cores em sistemas mais complexos como o RPi 2B.

O GIC-400 fica dividido em 2 partes o **ditributor** e a **CPU Interface (GICC)**
### Distributor (GICD)
Tem como responsabilidade receber todas as interrup√ß√µes dos dispositivos, priorizar as interrup√ß√µes de 0 (maior prioridade) at√© 255 (menor prioridade, agrupar interrup√ß√µes em categorias e rotear as interrup√ß√µes para a **cpu interface** de um dos cores.
### CPU Interface (GICC)
Tem como responsabilidade filtrar as interrup√ß√µes com base na prioridade atual da CPU, trocar o modo IRQ/FIQ para o core especifico no momento certo, fornecer o ID da interrup√ß√£o em quest√£o e por fim gerenciar o recebimento e fim das interrup√ß√µes

## Registradores do GIC-400
### Registradores do distributor
Os registradores ficam mapeados na mem√≥ria a partir do endere√ßo `0x40001000`

| Offset      | Nome             | tamanho    | Fun√ß√£o                              |
| ----------- | ---------------- | ---------- | ----------------------------------- |
| 0x000       | GICD_CTLR        | 32 bits    | Controle Geral                      |
| 0x100-0x11C | GICD_ISENABLERx  | 32x8 bits  | Habilita interrup√ß√µes especificas   |
| 0x180-0x19C | GICD_ICENABLERx  | 32x8 bits  | Desabilita Interrup√ß√µes espec√≠ficas |
| 0x400-0x4FC | GICD_IPRIORITYRn | 8x128 bits | Prioridade de cada interrup√ß√£o      |
| 0x800-0x8FC | GICD_ITARGETSRn  | 8x128 bits | CPU alvo para cada interrup√ß√£o      |

### Registradores do CPU Interface
Esses ficam mapeados a partir do `0x40002000`

| Offset | Nome      | Fun√ß√£o                      |
| ------ | --------- | --------------------------- |
| 0x00   | GICC_CTLR | Controle geral da Interface |
| 0x04   | GICC_PMR  | Filtro pela prioridade      |
| 0x0C   | GICC_IAR  | Acknowledgement ID          |
| 0x10   | GICC_EOIR | End of interrupt            |

## Separa√ß√µes Diferentes....
Tem um funcionamento curioso desses subsistemas que me confundiu na primeira vez que eu li mas agora eu entendo melhor, pq tem uma separa√ß√£o entre habilitar e desabiltar as interrup√ß√µes e oq √© o aknowledgement ID e o End of Interrupt?

### GICD_ISENABLERx vs GICD_ICENABLERx
No lugar de escrever 0 e 1 em um registrador como o GPFSEL, a configura√ß√£o das interrup√ß√µes individuais √© feita em dois registradores. Voc√™ escreve 1 na posi√ß√£o espec√≠fica do GICD_ISENABLERx para ligar uma interrup√ß√£o e escreve em 1 na posi√ß√£o do GICD_ICENABLERx para desligar essa interrup√ß√£o. Escrever 0 neles n√£o faz nada.

ISSO √â FEITO PARA MANTER A ATOMICIDADE DAS CONFIGURA√á√ïES! GENIAL üôÉ

### IAR e EOIR
Alguns sistemas tem a identifica√ß√£o da interrup√ß√£o e a finaliza√ß√£o da interrup√ß√£o num sistema s√≥, mas no RPi 2B eles ficam separados. Isso permite que uma interrup√ß√£o comece a ser tratada e n√£o termine, sendo interrompida por outra coisa. Dessa forma podemos tratar interrup√ß√µes de forma paralela.

Ler de GICC_IAR automaticamente faz a interrup√ß√£o passar de "pendente" para "ativa" mas a interrup√ß√£o s√≥ se torna "finalizada" ao escrever em GICC_EOIR.

## Roteiro Geral do GIC-400 Durante uma Interrup√ß√£o
### 1. Perif√©rico gera interrup√ß√£o
   - 1a. Sinal vai para o GICD

### 2. Distributor recebe o sinal  
   - 2a. Consulta prioridade (GICD_IPRIORITYRn)
   - 2b. Consulta se est√° habilitada (GICD_ISENABLERn)  
   - 2c. Consulta CPU alvo (GICD_ITARGETSRn)

### 3. CPU Interface recebe interrup√ß√£o
   -  3a. Filtra prioridade (GICC_PMR)
   -  3b. Se passar no filtro coloca ID no GICC_IAR
   -  3c. Sinaliza IRQ para o CPU core

### 4. CPU Core recebe sinal IRQ
   -  4a. Consulta vector table ‚Üí chama irq_handler  
   -  4b. Handler l√™ GICC_IAR ‚Üí descobre ID da interrup√ß√£o
   -  4c. Executa ISR espec√≠fica baseado no ID
   -  4d. Escreve ID no GICC_EOIR ‚Üí finaliza
