# PrismChrono VHDL Implementation

## ğŸ¯ Objectif Principal

Ce projet vise Ã  implÃ©menter une version **matÃ©rielle** de l'architecture CPU ternaire **PrismChrono** en utilisant le langage de description matÃ©rielle **VHDL**, ciblant initialement les **FPGA** (Field-Programmable Gate Arrays), notamment la carte **OrangeCrab r0.2 (Lattice ECP5-85F)**.

L'objectif ultime n'est pas seulement de crÃ©er un CPU fonctionnel, mais d'**explorer et potentiellement de dÃ©montrer matÃ©riellement les avantages thÃ©oriques** de ses caractÃ©ristiques uniques :

1.  **Logique Ternaire Ã‰quilibrÃ©e ({N, Z, P}) :** Exploiter la densitÃ© d'information, la symÃ©trie arithmÃ©tique, et le potentiel pour la logique multi-valuÃ©e.
2.  **Base 24 / Base 60 (via Trytes) :** Ã‰tudier l'efficacitÃ© de la manipulation native de ces bases pour des applications spÃ©cifiques (ex: temps, angles, encodages).
3.  **Ã‰tats SpÃ©ciaux IntÃ©grÃ©s (`UNDEF`, `NULL`, `NaN`) :** Explorer une gestion matÃ©rielle robuste des erreurs et des cas limites.
4.  **ISA PrismChrono Riche :** ImplÃ©menter le jeu d'instructions dÃ©fini (incluant potentiellement le format compact et les instructions ternaires spÃ©cialisÃ©es) pour Ã©valuer son expressivitÃ© et son efficacitÃ©.

## ğŸ’¡ Philosophie de Conception

*   **Simulation Ternaire sur Binaire :** L'implÃ©mentation sur FPGA utilisera la logique binaire sous-jacente pour *simuler* le comportement ternaire. Chaque trit sera typiquement encodÃ© sur 2 bits. L'ALU, les registres et les bus internes opÃ©reront sur ces reprÃ©sentations binaires.
*   **ModularitÃ© et TestabilitÃ© :** Le design sera dÃ©composÃ© en modules VHDL clairs (ALU, Registres, ContrÃ´le, MÃ©moire, etc.), chacun avec son propre testbench pour une validation rigoureuse en simulation avant la synthÃ¨se.
*   **Approche Progressive :** Compte tenu de la complexitÃ© et des limites des ressources FPGA, l'implÃ©mentation sera **itÃ©rative**. Nous commencerons par un cÅ“ur minimal fonctionnel et ajouterons progressivement les fonctionnalitÃ©s avancÃ©es (pipeline, MMU, caches, instructions spÃ©cialisÃ©es, support DDR3L) dans des sprints ultÃ©rieurs.
*   **Priorisation des Forces Ternaires/B24 :** Les choix de conception viseront, lorsque possible, Ã  optimiser les opÃ©rations ou les structures de donnÃ©es qui bÃ©nÃ©ficient le plus de la logique ternaire ou de la base 24/60.
*   **Open Source :** L'ensemble du code VHDL, des testbenches, des scripts de synthÃ¨se et de la documentation sera open source pour encourager l'expÃ©rimentation et la collaboration.

## ğŸ› ï¸ Environnement de DÃ©veloppement Cible (Initial)

*   **Langage HDL :** VHDL (probablement standard VHDL-2008).
*   **Carte FPGA Cible :** OrangeCrab r0.2 (Lattice ECP5-85F).
*   **ChaÃ®ne d'Outils Open Source :**
    *   **Simulation :** GHDL (pour VHDL).
    *   **Visualisation :** GTKWave (pour les fichiers VCD).
    *   **SynthÃ¨se :** Yosys.
    *   **Placement & Routage :** nextpnr (avec support ECP5).
    *   **GÃ©nÃ©ration Bitstream :** Project Trellis (`ecppack`).
*   **Communication HÃ´te Initiale :** UART (via pont USB intÃ©grÃ© Ã  l'OrangeCrab ou autre carte) ou Soft USB Core (CDC-ACM) si les ressources le permettent dÃ¨s le dÃ©but.

## ğŸš€ Feuille de Route (Haut Niveau)

1.  **Fondations VHDL :** DÃ©finition des types ternaires encodÃ©s, modules de base (ALU simple, Registres).
2.  **CÅ“ur CPU Minimal :** IntÃ©gration d'un CPU mono-cycle ou pipeline trÃ¨s simple, ISA de base (subset).
3.  **Interface MÃ©moire BRAM :** AccÃ¨s Ã  la mÃ©moire interne du FPGA.
4.  **Interface E/S Simple :** Communication sÃ©rie (UART ou Soft USB).
5.  **Validation sur FPGA :** ExÃ©cution de petits programmes de test via l'interface sÃ©rie.
6.  **Extensions Progressives :** Ajout du pipeline complet, caches, MMU, instructions spÃ©cialisÃ©es, support DDR3L, etc., en fonction des ressources et prioritÃ©s.
7.  **Benchmarking MatÃ©riel :** Mesure de la performance (frÃ©quence max, utilisation ressources) et comparaison (si possible) avec des designs binaires Ã©quivalents sur la mÃªme plateforme FPGA.

## ğŸ“‚ Structure du Dossier (ProposÃ©e)

```
prismChrono_VHDL/
â”œâ”€â”€ README.md          # Ce fichier
â”œâ”€â”€ doc/               # Documentation de conception VHDL, specs interfaces...
â”œâ”€â”€ rtl/               # Code source VHDL (.vhd)
â”‚   â”œâ”€â”€ pkg/           # Packages VHDL (ex: prismchrono_types_pkg.vhd)
â”‚   â”œâ”€â”€ core/          # Modules du coeur CPU (alu, regfile, control, pipeline...)
â”‚   â”œâ”€â”€ mem/           # ContrÃ´leur mÃ©moire (BRAM, DDR3...)
â”‚   â”œâ”€â”€ io/            # ContrÃ´leurs d'E/S (UART, USB Soft Core...)
â”‚   â””â”€â”€ top/           # EntitÃ© Top-Level pour le FPGA cible
â”œâ”€â”€ sim/               # Simulation
â”‚   â”œâ”€â”€ testbenches/   # Testbenches VHDL pour chaque module et top-level
â”‚   â”œâ”€â”€ waveforms/     # (Optionnel) Scripts pour visualiser les VCD
â”‚   â””â”€â”€ scripts/       # Scripts pour lancer les simulations GHDL
â”œâ”€â”€ constraints/       # Fichiers de contraintes pour la carte cible (ex: .lpf pour OrangeCrab)
â”œâ”€â”€ synth/             # Scripts pour la synthÃ¨se (Yosys), P&R (nextpnr), bitstream (ecppack)
â”‚   â””â”€â”€ orangecrab/    # Scripts spÃ©cifiques Ã  la cible OrangeCrab
â””â”€â”€ sprints/            # Description des sprints de dÃ©veloppement VHDL
    â”œâ”€â”€ sprint-1.md
    â””â”€â”€ ...
```