TimeQuest Timing Analyzer report for GR8RAM
Mon Mar 22 12:12:31 2021
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'C25M'
 12. Hold: 'C25M'
 13. Recovery: 'C25M'
 14. Removal: 'C25M'
 15. Minimum Pulse Width: 'C25M'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Setup Transfers
 27. Hold Transfers
 28. Recovery Transfers
 29. Removal Transfers
 30. Report TCCS
 31. Report RSKM
 32. Unconstrained Paths
 33. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; GR8RAM                                                            ;
; Device Family      ; MAX II                                                            ;
; Device Name        ; EPM240T100C5                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; C25M       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { C25M } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 92.23 MHz ; 92.23 MHz       ; C25M       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Setup Summary                  ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -9.843 ; -651.483      ;
+-------+--------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; C25M  ; 1.395 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Recovery Summary               ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -4.404 ; -132.120      ;
+-------+--------+---------------+


+-------------------------------+
; Removal Summary               ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; C25M  ; 4.850 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup: 'C25M'                                                                                                  ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -9.843 ; LS[8]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 10.510     ;
; -9.762 ; LS[11]         ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 10.429     ;
; -9.596 ; LS[9]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 10.263     ;
; -9.069 ; LS[7]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.736      ;
; -9.057 ; LS[10]         ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.724      ;
; -9.042 ; LS[1]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.709      ;
; -8.876 ; LS[6]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.543      ;
; -8.753 ; LS[3]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.420      ;
; -8.700 ; IS.state_bit_1 ; SA[8]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.367      ;
; -8.568 ; IS.state_bit_1 ; SA[4]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.235      ;
; -8.525 ; LS[8]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.192      ;
; -8.444 ; LS[11]         ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.111      ;
; -8.374 ; LS[12]         ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.041      ;
; -8.283 ; IS.state_bit_1 ; SA[3]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.950      ;
; -8.278 ; LS[9]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.945      ;
; -8.277 ; IS.state_bit_1 ; SA[7]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.944      ;
; -8.273 ; IS.state_bit_1 ; SA[6]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.940      ;
; -8.265 ; IS.state_bit_1 ; SA[5]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.932      ;
; -8.181 ; PS[2]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.848      ;
; -8.117 ; IS.state_bit_1 ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.784      ;
; -8.111 ; PS[0]          ; SA[11]~reg0    ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.778      ;
; -8.106 ; PS[0]          ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.773      ;
; -8.063 ; LS[1]          ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.730      ;
; -8.035 ; LS[8]          ; IS.state_bit_1 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.702      ;
; -8.028 ; PS[3]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.695      ;
; -8.027 ; LS[0]          ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.694      ;
; -7.954 ; LS[11]         ; IS.state_bit_1 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.621      ;
; -7.947 ; LS[10]         ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.614      ;
; -7.921 ; IS.state_bit_1 ; SA[11]~reg0    ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.588      ;
; -7.915 ; nWEr           ; Addr[23]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.582      ;
; -7.915 ; nWEr           ; Addr[16]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.582      ;
; -7.915 ; nWEr           ; Addr[17]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.582      ;
; -7.915 ; nWEr           ; Addr[18]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.582      ;
; -7.915 ; nWEr           ; Addr[19]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.582      ;
; -7.915 ; nWEr           ; Addr[20]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.582      ;
; -7.915 ; nWEr           ; Addr[21]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.582      ;
; -7.915 ; nWEr           ; Addr[22]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.582      ;
; -7.904 ; nWEr           ; Addr[10]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.571      ;
; -7.904 ; nWEr           ; Addr[11]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.571      ;
; -7.904 ; nWEr           ; Addr[12]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.571      ;
; -7.904 ; nWEr           ; Addr[13]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.571      ;
; -7.904 ; nWEr           ; Addr[14]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.571      ;
; -7.904 ; nWEr           ; Addr[15]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.571      ;
; -7.904 ; nWEr           ; Addr[8]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.571      ;
; -7.904 ; nWEr           ; Addr[9]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.571      ;
; -7.888 ; IS.state_bit_1 ; SBA[1]~reg0    ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.555      ;
; -7.866 ; PS[0]          ; SA[5]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.533      ;
; -7.853 ; LS[2]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.520      ;
; -7.817 ; IS.state_bit_1 ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.484      ;
; -7.788 ; IS.state_bit_0 ; SA[8]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.455      ;
; -7.788 ; LS[9]          ; IS.state_bit_1 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.455      ;
; -7.771 ; IS.state_bit_1 ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.438      ;
; -7.760 ; PS[0]          ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.427      ;
; -7.751 ; LS[7]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.418      ;
; -7.739 ; LS[10]         ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.406      ;
; -7.728 ; PS[1]          ; Addr[23]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.395      ;
; -7.728 ; PS[1]          ; Addr[16]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.395      ;
; -7.728 ; PS[1]          ; Addr[17]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.395      ;
; -7.728 ; PS[1]          ; Addr[18]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.395      ;
; -7.728 ; PS[1]          ; Addr[19]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.395      ;
; -7.728 ; PS[1]          ; Addr[20]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.395      ;
; -7.728 ; PS[1]          ; Addr[21]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.395      ;
; -7.728 ; PS[1]          ; Addr[22]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.395      ;
; -7.725 ; IS.state_bit_1 ; SA[2]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.392      ;
; -7.724 ; LS[1]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.391      ;
; -7.717 ; PS[1]          ; Addr[10]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.384      ;
; -7.717 ; PS[1]          ; Addr[11]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.384      ;
; -7.717 ; PS[1]          ; Addr[12]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.384      ;
; -7.717 ; PS[1]          ; Addr[13]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.384      ;
; -7.717 ; PS[1]          ; Addr[14]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.384      ;
; -7.717 ; PS[1]          ; Addr[15]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.384      ;
; -7.717 ; PS[1]          ; Addr[8]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.384      ;
; -7.717 ; PS[1]          ; Addr[9]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.384      ;
; -7.714 ; PS[0]          ; SA[2]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.381      ;
; -7.706 ; PS[0]          ; SA[4]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.373      ;
; -7.656 ; IS.state_bit_0 ; SA[4]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.323      ;
; -7.650 ; PS[3]          ; SA[8]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.317      ;
; -7.634 ; PS[2]          ; IS.state_bit_1 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.301      ;
; -7.631 ; LS[13]         ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.298      ;
; -7.624 ; PS[3]          ; Addr[23]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.291      ;
; -7.624 ; PS[3]          ; Addr[16]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.291      ;
; -7.624 ; PS[3]          ; Addr[17]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.291      ;
; -7.624 ; PS[3]          ; Addr[18]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.291      ;
; -7.624 ; PS[3]          ; Addr[19]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.291      ;
; -7.624 ; PS[3]          ; Addr[20]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.291      ;
; -7.624 ; PS[3]          ; Addr[21]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.291      ;
; -7.624 ; PS[3]          ; Addr[22]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.291      ;
; -7.614 ; PS[0]          ; SA[8]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.281      ;
; -7.613 ; PS[3]          ; Addr[10]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.280      ;
; -7.613 ; PS[3]          ; Addr[11]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.280      ;
; -7.613 ; PS[3]          ; Addr[12]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.280      ;
; -7.613 ; PS[3]          ; Addr[13]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.280      ;
; -7.613 ; PS[3]          ; Addr[14]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.280      ;
; -7.613 ; PS[3]          ; Addr[15]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.280      ;
; -7.613 ; PS[3]          ; Addr[8]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.280      ;
; -7.613 ; PS[3]          ; Addr[9]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.280      ;
; -7.612 ; nWEr           ; AddrIncM       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.279      ;
; -7.598 ; PS[0]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.265      ;
; -7.558 ; LS[6]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.225      ;
; -7.544 ; PS[0]          ; SA[12]~reg0    ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.211      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold: 'C25M'                                                                                                  ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 1.395 ; PHI0r1         ; PHI0r2         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.616      ;
; 1.659 ; LS[0]          ; LS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.880      ;
; 1.660 ; IOROMEN        ; IOROMEN        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.881      ;
; 1.708 ; PS[1]          ; PS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.929      ;
; 1.776 ; PS[2]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.997      ;
; 1.779 ; PS[2]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.000      ;
; 1.784 ; PS[2]          ; PS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.005      ;
; 1.893 ; nRESr0         ; nRESr          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.114      ;
; 1.917 ; Bank           ; Bank           ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.138      ;
; 1.949 ; IS.state_bit_0 ; IS.state_bit_0 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.170      ;
; 1.978 ; IS.state_bit_2 ; MOSIOE         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.199      ;
; 1.979 ; IS.state_bit_2 ; FCS            ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.200      ;
; 2.048 ; LS[13]         ; LS[13]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.269      ;
; 2.101 ; RAMSpecSELr    ; AddrIncL       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.322      ;
; 2.107 ; LS[7]          ; LS[7]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.328      ;
; 2.116 ; Addr[16]       ; Addr[16]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.337      ;
; 2.117 ; nRESout~reg0   ; nRESout~reg0   ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[23]       ; Addr[23]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.122 ; nWEr           ; SDOE           ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.343      ;
; 2.125 ; Addr[9]        ; Addr[9]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.346      ;
; 2.126 ; Addr[7]        ; Addr[7]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; Addr[17]       ; Addr[17]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; Addr[18]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; LS[4]          ; LS[4]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.348      ;
; 2.127 ; Addr[15]       ; Addr[15]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.348      ;
; 2.134 ; Addr[0]        ; Addr[0]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.355      ;
; 2.134 ; Addr[8]        ; Addr[8]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.355      ;
; 2.135 ; LS[6]          ; LS[6]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.356      ;
; 2.144 ; Addr[1]        ; Addr[1]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.365      ;
; 2.144 ; Addr[2]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.365      ;
; 2.174 ; IS.state_bit_1 ; FCS            ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.395      ;
; 2.221 ; LS[12]         ; LS[12]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.442      ;
; 2.222 ; Addr[19]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.443      ;
; 2.230 ; Addr[21]       ; Addr[21]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; Addr[20]       ; Addr[20]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[22]       ; Addr[22]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.232 ; Addr[11]       ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.453      ;
; 2.232 ; Addr[3]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.453      ;
; 2.241 ; LS[5]          ; LS[5]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.462      ;
; 2.246 ; PS[0]          ; PS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.467      ;
; 2.250 ; Addr[12]       ; Addr[12]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.471      ;
; 2.250 ; Addr[4]        ; Addr[4]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.471      ;
; 2.250 ; Addr[5]        ; Addr[5]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.471      ;
; 2.251 ; LS[2]          ; LS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.472      ;
; 2.251 ; Addr[13]       ; Addr[13]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.472      ;
; 2.252 ; LS[1]          ; LS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.473      ;
; 2.257 ; PS[0]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.478      ;
; 2.261 ; PS[0]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.482      ;
; 2.278 ; PS[3]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.499      ;
; 2.408 ; PS[1]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.629      ;
; 2.485 ; Addr[7]        ; AddrIncM       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.706      ;
; 2.533 ; LS[8]          ; LS[8]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.754      ;
; 2.548 ; LS[3]          ; LS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.769      ;
; 2.557 ; Addr[14]       ; Addr[14]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.778      ;
; 2.562 ; REGEN          ; REGEN          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.783      ;
; 2.569 ; Addr[6]        ; Addr[6]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.790      ;
; 2.599 ; nWEr           ; RCKE~reg0      ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.820      ;
; 2.635 ; LS[10]         ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.856      ;
; 2.646 ; LS[9]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.867      ;
; 2.656 ; Addr[10]       ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.877      ;
; 2.717 ; PS[1]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.938      ;
; 2.913 ; Addr[23]       ; RDD[7]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.134      ;
; 2.921 ; IS.state_bit_2 ; IS.state_bit_2 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.142      ;
; 2.939 ; LS[7]          ; LS[8]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.160      ;
; 2.948 ; Addr[16]       ; Addr[17]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.169      ;
; 2.957 ; Addr[9]        ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.178      ;
; 2.958 ; Addr[17]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.179      ;
; 2.958 ; Addr[18]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.179      ;
; 2.959 ; LS[4]          ; LS[5]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.180      ;
; 2.966 ; Addr[0]        ; Addr[1]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.187      ;
; 2.966 ; Addr[8]        ; Addr[9]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.187      ;
; 2.976 ; Addr[1]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.197      ;
; 2.976 ; Addr[2]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.197      ;
; 3.050 ; LS[7]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.271      ;
; 3.059 ; Addr[16]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.280      ;
; 3.063 ; IS.state_bit_0 ; MOSIOE         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.284      ;
; 3.068 ; Addr[9]        ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.289      ;
; 3.069 ; Addr[18]       ; Addr[20]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.290      ;
; 3.069 ; Addr[17]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.290      ;
; 3.070 ; LS[4]          ; LS[6]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.291      ;
; 3.077 ; Addr[8]        ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.298      ;
; 3.077 ; Addr[0]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.298      ;
; 3.080 ; IS.state_bit_1 ; nRESout~reg0   ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.301      ;
; 3.086 ; Addr[20]       ; RDD[4]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.307      ;
; 3.087 ; Addr[2]        ; Addr[4]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.308      ;
; 3.087 ; Addr[1]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.308      ;
; 3.098 ; PS[3]          ; nSWE~reg0      ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.319      ;
; 3.099 ; Addr[2]        ; RDD[2]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.320      ;
; 3.133 ; PHI0r1         ; PS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.354      ;
; 3.147 ; PHI0r1         ; RAMSpecSELr    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.368      ;
; 3.147 ; PHI0r1         ; nWEr           ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.368      ;
; 3.153 ; LS[0]          ; LS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.374      ;
; 3.156 ; LS[11]         ; LS[11]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.377      ;
; 3.157 ; PS[0]          ; PS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.378      ;
; 3.161 ; LS[7]          ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.382      ;
; 3.161 ; LS[12]         ; LS[13]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.382      ;
; 3.162 ; Addr[19]       ; Addr[20]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.383      ;
; 3.170 ; Addr[21]       ; Addr[22]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.391      ;
; 3.170 ; Addr[16]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.391      ;
; 3.171 ; Addr[22]       ; Addr[23]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.392      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Recovery: 'C25M'                                                                                    ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -4.404 ; nRESr     ; IOROMEN  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[0]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[23] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[10] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[1]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[11] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[2]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[12] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Bank     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[3]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[13] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[4]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[14] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[5]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[15] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[6]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[16] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[7]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[17] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[8]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[18] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[9]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[19] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[20] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[21] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[22] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; REGEN    ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; AddrIncH ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; AddrIncM ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; AddrIncL ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Removal: 'C25M'                                                                                    ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 4.850 ; nRESr     ; IOROMEN  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[0]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[23] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[10] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[1]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[11] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[2]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[12] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Bank     ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[3]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[13] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[4]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[14] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[5]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[15] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[6]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[16] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[7]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[17] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[8]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[18] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[9]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[19] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[20] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[21] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[22] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; REGEN    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; AddrIncH ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; AddrIncM ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; AddrIncL ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'C25M'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; C25M  ; Rise       ; C25M           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncH       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncH       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncL       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncL       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncM       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncM       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[0]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[0]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[10]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[10]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[11]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[11]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[12]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[12]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[13]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[13]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[14]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[14]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[15]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[15]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[16]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[16]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[17]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[17]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[18]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[18]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[19]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[19]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[1]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[1]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[20]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[20]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[21]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[21]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[22]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[22]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[23]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[23]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[2]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[2]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[3]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[3]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[4]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[4]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[5]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[5]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[6]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[6]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[7]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[7]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[8]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[8]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[9]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[9]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Bank           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Bank           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; DQMH~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; DQMH~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; DQML~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; DQML~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCK~reg0       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCK~reg0       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCS            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCS            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IOROMEN        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IOROMEN        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_0 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_0 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_1 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_1 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_2 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_2 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[0]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[0]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[10]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[10]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[11]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[11]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[12]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[12]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[13]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[13]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[1]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[1]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[2]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[2]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[3]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[3]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[4]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[4]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[5]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[5]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[6]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[6]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[7]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[7]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[8]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[8]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[9]          ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; C25M       ; 3.440  ; 3.440  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 3.188  ; 3.188  ; Rise       ; C25M            ;
; PHI0      ; C25M       ; 3.434  ; 3.434  ; Rise       ; C25M            ;
; RA[*]     ; C25M       ; 12.279 ; 12.279 ; Rise       ; C25M            ;
;  RA[0]    ; C25M       ; 12.279 ; 12.279 ; Rise       ; C25M            ;
;  RA[1]    ; C25M       ; 9.516  ; 9.516  ; Rise       ; C25M            ;
;  RA[2]    ; C25M       ; 11.203 ; 11.203 ; Rise       ; C25M            ;
;  RA[3]    ; C25M       ; 10.780 ; 10.780 ; Rise       ; C25M            ;
;  RA[4]    ; C25M       ; 7.278  ; 7.278  ; Rise       ; C25M            ;
;  RA[5]    ; C25M       ; 7.432  ; 7.432  ; Rise       ; C25M            ;
;  RA[6]    ; C25M       ; 7.978  ; 7.978  ; Rise       ; C25M            ;
;  RA[7]    ; C25M       ; 9.688  ; 9.688  ; Rise       ; C25M            ;
;  RA[8]    ; C25M       ; 8.221  ; 8.221  ; Rise       ; C25M            ;
;  RA[9]    ; C25M       ; 9.005  ; 9.005  ; Rise       ; C25M            ;
;  RA[10]   ; C25M       ; 8.651  ; 8.651  ; Rise       ; C25M            ;
;  RA[11]   ; C25M       ; 8.108  ; 8.108  ; Rise       ; C25M            ;
;  RA[12]   ; C25M       ; 5.195  ; 5.195  ; Rise       ; C25M            ;
;  RA[13]   ; C25M       ; 5.565  ; 5.565  ; Rise       ; C25M            ;
;  RA[14]   ; C25M       ; 6.572  ; 6.572  ; Rise       ; C25M            ;
;  RA[15]   ; C25M       ; 5.882  ; 5.882  ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 5.766  ; 5.766  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 4.898  ; 4.898  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 3.703  ; 3.703  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 5.766  ; 5.766  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 4.318  ; 4.318  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 3.965  ; 3.965  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 3.434  ; 3.434  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 3.569  ; 3.569  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 4.741  ; 4.741  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 5.109  ; 5.109  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 5.109  ; 5.109  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 3.162  ; 3.162  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 3.381  ; 3.381  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 4.469  ; 4.469  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 3.724  ; 3.724  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 3.521  ; 3.521  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 3.828  ; 3.828  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 3.974  ; 3.974  ; Rise       ; C25M            ;
; SetLim8M  ; C25M       ; 6.844  ; 6.844  ; Rise       ; C25M            ;
; SetRF     ; C25M       ; 8.838  ; 8.838  ; Rise       ; C25M            ;
; nDEVSEL   ; C25M       ; 8.525  ; 8.525  ; Rise       ; C25M            ;
; nIOSEL    ; C25M       ; 3.298  ; 3.298  ; Rise       ; C25M            ;
; nIOSTRB   ; C25M       ; 7.926  ; 7.926  ; Rise       ; C25M            ;
; nRES      ; C25M       ; 5.429  ; 5.429  ; Rise       ; C25M            ;
; nWE       ; C25M       ; 2.749  ; 2.749  ; Rise       ; C25M            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; C25M       ; -2.886 ; -2.886 ; Rise       ; C25M            ;
; MOSI      ; C25M       ; -2.634 ; -2.634 ; Rise       ; C25M            ;
; PHI0      ; C25M       ; -2.880 ; -2.880 ; Rise       ; C25M            ;
; RA[*]     ; C25M       ; -3.300 ; -3.300 ; Rise       ; C25M            ;
;  RA[0]    ; C25M       ; -4.068 ; -4.068 ; Rise       ; C25M            ;
;  RA[1]    ; C25M       ; -3.618 ; -3.618 ; Rise       ; C25M            ;
;  RA[2]    ; C25M       ; -3.728 ; -3.728 ; Rise       ; C25M            ;
;  RA[3]    ; C25M       ; -3.300 ; -3.300 ; Rise       ; C25M            ;
;  RA[4]    ; C25M       ; -4.857 ; -4.857 ; Rise       ; C25M            ;
;  RA[5]    ; C25M       ; -6.048 ; -6.048 ; Rise       ; C25M            ;
;  RA[6]    ; C25M       ; -5.234 ; -5.234 ; Rise       ; C25M            ;
;  RA[7]    ; C25M       ; -5.895 ; -5.895 ; Rise       ; C25M            ;
;  RA[8]    ; C25M       ; -5.353 ; -5.353 ; Rise       ; C25M            ;
;  RA[9]    ; C25M       ; -5.930 ; -5.930 ; Rise       ; C25M            ;
;  RA[10]   ; C25M       ; -3.929 ; -3.929 ; Rise       ; C25M            ;
;  RA[11]   ; C25M       ; -6.126 ; -6.126 ; Rise       ; C25M            ;
;  RA[12]   ; C25M       ; -3.505 ; -3.505 ; Rise       ; C25M            ;
;  RA[13]   ; C25M       ; -3.875 ; -3.875 ; Rise       ; C25M            ;
;  RA[14]   ; C25M       ; -4.882 ; -4.882 ; Rise       ; C25M            ;
;  RA[15]   ; C25M       ; -4.192 ; -4.192 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; -1.873 ; -1.873 ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; -1.873 ; -1.873 ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; -1.995 ; -1.995 ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; -2.027 ; -2.027 ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; -1.964 ; -1.964 ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; -2.259 ; -2.259 ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; -2.645 ; -2.645 ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; -2.247 ; -2.247 ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; -2.192 ; -2.192 ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; -2.608 ; -2.608 ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; -4.555 ; -4.555 ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; -2.608 ; -2.608 ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; -2.827 ; -2.827 ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; -3.915 ; -3.915 ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; -3.170 ; -3.170 ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; -2.967 ; -2.967 ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; -3.274 ; -3.274 ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; -3.420 ; -3.420 ; Rise       ; C25M            ;
; SetLim8M  ; C25M       ; -5.566 ; -5.566 ; Rise       ; C25M            ;
; SetRF     ; C25M       ; -3.893 ; -3.893 ; Rise       ; C25M            ;
; nDEVSEL   ; C25M       ; -2.871 ; -2.871 ; Rise       ; C25M            ;
; nIOSEL    ; C25M       ; -2.743 ; -2.743 ; Rise       ; C25M            ;
; nIOSTRB   ; C25M       ; -7.371 ; -7.371 ; Rise       ; C25M            ;
; nRES      ; C25M       ; -4.875 ; -4.875 ; Rise       ; C25M            ;
; nWE       ; C25M       ; -2.195 ; -2.195 ; Rise       ; C25M            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DQMH      ; C25M       ; 6.820  ; 6.820  ; Rise       ; C25M            ;
; DQML      ; C25M       ; 6.814  ; 6.814  ; Rise       ; C25M            ;
; FCK       ; C25M       ; 7.973  ; 7.973  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.997  ; 7.997  ; Rise       ; C25M            ;
; RCKE      ; C25M       ; 7.965  ; 7.965  ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 7.466  ; 7.466  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 6.814  ; 6.814  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 7.444  ; 7.444  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 6.813  ; 6.813  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 7.466  ; 7.466  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 6.820  ; 6.820  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 6.827  ; 6.827  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 6.814  ; 6.814  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 6.820  ; 6.820  ; Rise       ; C25M            ;
; RDdir     ; C25M       ; 12.097 ; 12.097 ; Rise       ; C25M            ;
; SA[*]     ; C25M       ; 8.010  ; 8.010  ; Rise       ; C25M            ;
;  SA[0]    ; C25M       ; 7.999  ; 7.999  ; Rise       ; C25M            ;
;  SA[1]    ; C25M       ; 7.992  ; 7.992  ; Rise       ; C25M            ;
;  SA[2]    ; C25M       ; 7.988  ; 7.988  ; Rise       ; C25M            ;
;  SA[3]    ; C25M       ; 8.000  ; 8.000  ; Rise       ; C25M            ;
;  SA[4]    ; C25M       ; 6.820  ; 6.820  ; Rise       ; C25M            ;
;  SA[5]    ; C25M       ; 8.007  ; 8.007  ; Rise       ; C25M            ;
;  SA[6]    ; C25M       ; 8.010  ; 8.010  ; Rise       ; C25M            ;
;  SA[7]    ; C25M       ; 7.987  ; 7.987  ; Rise       ; C25M            ;
;  SA[8]    ; C25M       ; 6.832  ; 6.832  ; Rise       ; C25M            ;
;  SA[9]    ; C25M       ; 6.813  ; 6.813  ; Rise       ; C25M            ;
;  SA[10]   ; C25M       ; 7.913  ; 7.913  ; Rise       ; C25M            ;
;  SA[11]   ; C25M       ; 7.452  ; 7.452  ; Rise       ; C25M            ;
;  SA[12]   ; C25M       ; 6.872  ; 6.872  ; Rise       ; C25M            ;
; SBA[*]    ; C25M       ; 8.540  ; 8.540  ; Rise       ; C25M            ;
;  SBA[0]   ; C25M       ; 6.853  ; 6.853  ; Rise       ; C25M            ;
;  SBA[1]   ; C25M       ; 8.540  ; 8.540  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 8.647  ; 8.647  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 8.647  ; 8.647  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.204  ; 8.204  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 7.496  ; 7.496  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 8.085  ; 8.085  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 8.073  ; 8.073  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 8.090  ; 8.090  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 6.814  ; 6.814  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 6.820  ; 6.820  ; Rise       ; C25M            ;
; nCAS      ; C25M       ; 6.858  ; 6.858  ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 6.847  ; 6.847  ; Rise       ; C25M            ;
; nRAS      ; C25M       ; 6.854  ; 6.854  ; Rise       ; C25M            ;
; nRCS      ; C25M       ; 6.854  ; 6.854  ; Rise       ; C25M            ;
; nRESout   ; C25M       ; 7.965  ; 7.965  ; Rise       ; C25M            ;
; nSWE      ; C25M       ; 6.814  ; 6.814  ; Rise       ; C25M            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DQMH      ; C25M       ; 6.820 ; 6.820 ; Rise       ; C25M            ;
; DQML      ; C25M       ; 6.814 ; 6.814 ; Rise       ; C25M            ;
; FCK       ; C25M       ; 7.973 ; 7.973 ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.997 ; 7.997 ; Rise       ; C25M            ;
; RCKE      ; C25M       ; 7.965 ; 7.965 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 6.813 ; 6.813 ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 6.814 ; 6.814 ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 7.444 ; 7.444 ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 6.813 ; 6.813 ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 7.466 ; 7.466 ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 6.820 ; 6.820 ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 6.827 ; 6.827 ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 6.814 ; 6.814 ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 6.820 ; 6.820 ; Rise       ; C25M            ;
; RDdir     ; C25M       ; 9.719 ; 9.719 ; Rise       ; C25M            ;
; SA[*]     ; C25M       ; 6.813 ; 6.813 ; Rise       ; C25M            ;
;  SA[0]    ; C25M       ; 7.999 ; 7.999 ; Rise       ; C25M            ;
;  SA[1]    ; C25M       ; 7.992 ; 7.992 ; Rise       ; C25M            ;
;  SA[2]    ; C25M       ; 7.988 ; 7.988 ; Rise       ; C25M            ;
;  SA[3]    ; C25M       ; 8.000 ; 8.000 ; Rise       ; C25M            ;
;  SA[4]    ; C25M       ; 6.820 ; 6.820 ; Rise       ; C25M            ;
;  SA[5]    ; C25M       ; 8.007 ; 8.007 ; Rise       ; C25M            ;
;  SA[6]    ; C25M       ; 8.010 ; 8.010 ; Rise       ; C25M            ;
;  SA[7]    ; C25M       ; 7.987 ; 7.987 ; Rise       ; C25M            ;
;  SA[8]    ; C25M       ; 6.832 ; 6.832 ; Rise       ; C25M            ;
;  SA[9]    ; C25M       ; 6.813 ; 6.813 ; Rise       ; C25M            ;
;  SA[10]   ; C25M       ; 7.913 ; 7.913 ; Rise       ; C25M            ;
;  SA[11]   ; C25M       ; 7.452 ; 7.452 ; Rise       ; C25M            ;
;  SA[12]   ; C25M       ; 6.872 ; 6.872 ; Rise       ; C25M            ;
; SBA[*]    ; C25M       ; 6.853 ; 6.853 ; Rise       ; C25M            ;
;  SBA[0]   ; C25M       ; 6.853 ; 6.853 ; Rise       ; C25M            ;
;  SBA[1]   ; C25M       ; 8.540 ; 8.540 ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.814 ; 6.814 ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 8.647 ; 8.647 ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.204 ; 8.204 ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 7.496 ; 7.496 ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 8.085 ; 8.085 ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 8.073 ; 8.073 ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 8.090 ; 8.090 ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 6.814 ; 6.814 ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 6.820 ; 6.820 ; Rise       ; C25M            ;
; nCAS      ; C25M       ; 6.858 ; 6.858 ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 6.847 ; 6.847 ; Rise       ; C25M            ;
; nRAS      ; C25M       ; 6.854 ; 6.854 ; Rise       ; C25M            ;
; nRCS      ; C25M       ; 6.854 ; 6.854 ; Rise       ; C25M            ;
; nRESout   ; C25M       ; 7.965 ; 7.965 ; Rise       ; C25M            ;
; nSWE      ; C25M       ; 6.814 ; 6.814 ; Rise       ; C25M            ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; PHI0       ; RD[0]       ; 11.276 ;    ;    ; 11.276 ;
; PHI0       ; RD[1]       ; 10.752 ;    ;    ; 10.752 ;
; PHI0       ; RD[2]       ; 10.752 ;    ;    ; 10.752 ;
; PHI0       ; RD[3]       ; 11.276 ;    ;    ; 11.276 ;
; PHI0       ; RD[4]       ; 11.334 ;    ;    ; 11.334 ;
; PHI0       ; RD[5]       ; 11.334 ;    ;    ; 11.334 ;
; PHI0       ; RD[6]       ; 11.334 ;    ;    ; 11.334 ;
; PHI0       ; RD[7]       ; 11.334 ;    ;    ; 11.334 ;
; PHI0       ; RDdir       ; 12.415 ;    ;    ; 12.415 ;
; nDEVSEL    ; RD[0]       ; 11.341 ;    ;    ; 11.341 ;
; nDEVSEL    ; RD[1]       ; 10.817 ;    ;    ; 10.817 ;
; nDEVSEL    ; RD[2]       ; 10.817 ;    ;    ; 10.817 ;
; nDEVSEL    ; RD[3]       ; 11.341 ;    ;    ; 11.341 ;
; nDEVSEL    ; RD[4]       ; 11.399 ;    ;    ; 11.399 ;
; nDEVSEL    ; RD[5]       ; 11.399 ;    ;    ; 11.399 ;
; nDEVSEL    ; RD[6]       ; 11.399 ;    ;    ; 11.399 ;
; nDEVSEL    ; RD[7]       ; 11.399 ;    ;    ; 11.399 ;
; nDEVSEL    ; RDdir       ; 12.480 ;    ;    ; 12.480 ;
; nIOSEL     ; RD[0]       ; 11.625 ;    ;    ; 11.625 ;
; nIOSEL     ; RD[1]       ; 11.101 ;    ;    ; 11.101 ;
; nIOSEL     ; RD[2]       ; 11.101 ;    ;    ; 11.101 ;
; nIOSEL     ; RD[3]       ; 11.625 ;    ;    ; 11.625 ;
; nIOSEL     ; RD[4]       ; 11.683 ;    ;    ; 11.683 ;
; nIOSEL     ; RD[5]       ; 11.683 ;    ;    ; 11.683 ;
; nIOSEL     ; RD[6]       ; 11.683 ;    ;    ; 11.683 ;
; nIOSEL     ; RD[7]       ; 11.683 ;    ;    ; 11.683 ;
; nIOSEL     ; RDdir       ; 12.764 ;    ;    ; 12.764 ;
; nIOSTRB    ; RD[0]       ; 11.798 ;    ;    ; 11.798 ;
; nIOSTRB    ; RD[1]       ; 11.274 ;    ;    ; 11.274 ;
; nIOSTRB    ; RD[2]       ; 11.274 ;    ;    ; 11.274 ;
; nIOSTRB    ; RD[3]       ; 11.798 ;    ;    ; 11.798 ;
; nIOSTRB    ; RD[4]       ; 11.856 ;    ;    ; 11.856 ;
; nIOSTRB    ; RD[5]       ; 11.856 ;    ;    ; 11.856 ;
; nIOSTRB    ; RD[6]       ; 11.856 ;    ;    ; 11.856 ;
; nIOSTRB    ; RD[7]       ; 11.856 ;    ;    ; 11.856 ;
; nIOSTRB    ; RDdir       ; 12.937 ;    ;    ; 12.937 ;
; nWE        ; RD[0]       ; 10.417 ;    ;    ; 10.417 ;
; nWE        ; RD[1]       ; 9.893  ;    ;    ; 9.893  ;
; nWE        ; RD[2]       ; 9.893  ;    ;    ; 9.893  ;
; nWE        ; RD[3]       ; 10.417 ;    ;    ; 10.417 ;
; nWE        ; RD[4]       ; 10.475 ;    ;    ; 10.475 ;
; nWE        ; RD[5]       ; 10.475 ;    ;    ; 10.475 ;
; nWE        ; RD[6]       ; 10.475 ;    ;    ; 10.475 ;
; nWE        ; RD[7]       ; 10.475 ;    ;    ; 10.475 ;
; nWE        ; RDdir       ; 11.556 ;    ;    ; 11.556 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; PHI0       ; RD[0]       ; 11.276 ;    ;    ; 11.276 ;
; PHI0       ; RD[1]       ; 10.752 ;    ;    ; 10.752 ;
; PHI0       ; RD[2]       ; 10.752 ;    ;    ; 10.752 ;
; PHI0       ; RD[3]       ; 11.276 ;    ;    ; 11.276 ;
; PHI0       ; RD[4]       ; 11.334 ;    ;    ; 11.334 ;
; PHI0       ; RD[5]       ; 11.334 ;    ;    ; 11.334 ;
; PHI0       ; RD[6]       ; 11.334 ;    ;    ; 11.334 ;
; PHI0       ; RD[7]       ; 11.334 ;    ;    ; 11.334 ;
; PHI0       ; RDdir       ; 12.415 ;    ;    ; 12.415 ;
; nDEVSEL    ; RD[0]       ; 11.341 ;    ;    ; 11.341 ;
; nDEVSEL    ; RD[1]       ; 10.817 ;    ;    ; 10.817 ;
; nDEVSEL    ; RD[2]       ; 10.817 ;    ;    ; 10.817 ;
; nDEVSEL    ; RD[3]       ; 11.341 ;    ;    ; 11.341 ;
; nDEVSEL    ; RD[4]       ; 11.399 ;    ;    ; 11.399 ;
; nDEVSEL    ; RD[5]       ; 11.399 ;    ;    ; 11.399 ;
; nDEVSEL    ; RD[6]       ; 11.399 ;    ;    ; 11.399 ;
; nDEVSEL    ; RD[7]       ; 11.399 ;    ;    ; 11.399 ;
; nDEVSEL    ; RDdir       ; 12.480 ;    ;    ; 12.480 ;
; nIOSEL     ; RD[0]       ; 11.625 ;    ;    ; 11.625 ;
; nIOSEL     ; RD[1]       ; 11.101 ;    ;    ; 11.101 ;
; nIOSEL     ; RD[2]       ; 11.101 ;    ;    ; 11.101 ;
; nIOSEL     ; RD[3]       ; 11.625 ;    ;    ; 11.625 ;
; nIOSEL     ; RD[4]       ; 11.683 ;    ;    ; 11.683 ;
; nIOSEL     ; RD[5]       ; 11.683 ;    ;    ; 11.683 ;
; nIOSEL     ; RD[6]       ; 11.683 ;    ;    ; 11.683 ;
; nIOSEL     ; RD[7]       ; 11.683 ;    ;    ; 11.683 ;
; nIOSEL     ; RDdir       ; 12.764 ;    ;    ; 12.764 ;
; nIOSTRB    ; RD[0]       ; 11.798 ;    ;    ; 11.798 ;
; nIOSTRB    ; RD[1]       ; 11.274 ;    ;    ; 11.274 ;
; nIOSTRB    ; RD[2]       ; 11.274 ;    ;    ; 11.274 ;
; nIOSTRB    ; RD[3]       ; 11.798 ;    ;    ; 11.798 ;
; nIOSTRB    ; RD[4]       ; 11.856 ;    ;    ; 11.856 ;
; nIOSTRB    ; RD[5]       ; 11.856 ;    ;    ; 11.856 ;
; nIOSTRB    ; RD[6]       ; 11.856 ;    ;    ; 11.856 ;
; nIOSTRB    ; RD[7]       ; 11.856 ;    ;    ; 11.856 ;
; nIOSTRB    ; RDdir       ; 12.937 ;    ;    ; 12.937 ;
; nWE        ; RD[0]       ; 10.417 ;    ;    ; 10.417 ;
; nWE        ; RD[1]       ; 9.893  ;    ;    ; 9.893  ;
; nWE        ; RD[2]       ; 9.893  ;    ;    ; 9.893  ;
; nWE        ; RD[3]       ; 10.417 ;    ;    ; 10.417 ;
; nWE        ; RD[4]       ; 10.475 ;    ;    ; 10.475 ;
; nWE        ; RD[5]       ; 10.475 ;    ;    ; 10.475 ;
; nWE        ; RD[6]       ; 10.475 ;    ;    ; 10.475 ;
; nWE        ; RD[7]       ; 10.475 ;    ;    ; 10.475 ;
; nWE        ; RDdir       ; 11.556 ;    ;    ; 11.556 ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; MOSI      ; C25M       ; 7.798  ;      ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 10.434 ;      ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 10.958 ;      ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 10.434 ;      ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 10.434 ;      ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 10.958 ;      ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 11.016 ;      ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 11.016 ;      ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 11.016 ;      ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 11.016 ;      ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 7.038  ;      ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.774  ;      ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.292  ;      ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 8.292  ;      ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.774  ;      ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.038  ;      ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.038  ;      ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.038  ;      ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.038  ;      ; Rise       ; C25M            ;
+-----------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; MOSI      ; C25M       ; 7.798 ;      ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 8.056 ;      ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 8.580 ;      ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.056 ;      ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 8.056 ;      ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 8.580 ;      ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 8.638 ;      ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 8.638 ;      ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.638 ;      ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.638 ;      ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 7.038 ;      ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.774 ;      ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.292 ;      ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 8.292 ;      ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.774 ;      ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.038 ;      ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.038 ;      ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.038 ;      ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.038 ;      ; Rise       ; C25M            ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; MOSI      ; C25M       ; 7.798     ;           ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 10.434    ;           ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 10.958    ;           ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 10.434    ;           ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 10.434    ;           ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 10.958    ;           ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 11.016    ;           ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 11.016    ;           ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 11.016    ;           ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 11.016    ;           ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 7.038     ;           ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.774     ;           ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.292     ;           ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 8.292     ;           ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.774     ;           ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.038     ;           ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.038     ;           ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.038     ;           ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.038     ;           ; Rise       ; C25M            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; MOSI      ; C25M       ; 7.798     ;           ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 8.056     ;           ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 8.580     ;           ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.056     ;           ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 8.056     ;           ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 8.580     ;           ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 8.638     ;           ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 8.638     ;           ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.638     ;           ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.638     ;           ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 7.038     ;           ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.774     ;           ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.292     ;           ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 8.292     ;           ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.774     ;           ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.038     ;           ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.038     ;           ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.038     ;           ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.038     ;           ; Rise       ; C25M            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 1456     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 1456     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 30       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 30       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 42    ; 42   ;
; Unconstrained Input Port Paths  ; 334   ; 334  ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 114   ; 114  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 22 12:12:27 2021
Info: Command: quartus_sta GR8RAM -c GR8RAM
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'GR8RAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name C25M C25M
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.843
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.843      -651.483 C25M 
Info (332146): Worst-case hold slack is 1.395
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.395         0.000 C25M 
Info (332146): Worst-case recovery slack is -4.404
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.404      -132.120 C25M 
Info (332146): Worst-case removal slack is 4.850
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.850         0.000 C25M 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 C25M 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 286 megabytes
    Info: Processing ended: Mon Mar 22 12:12:31 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


