# UART-ALU para FPGA (Proyecto en VHDL)

Este proyecto implementa una **Unidad Aritm√©tico L√≥gica (ALU)** de 4 bits controlada mediante comunicaci√≥n **UART**, utilizando una FPGA (Arty Z7-10).  
El dise√±o permite recibir tres bytes desde un puerto UART (A, B y operaci√≥n) y mostrar el resultado de la operaci√≥n en los **LEDs** de la placa.

---

## üß© Descripci√≥n general

El sistema se compone de los siguientes m√≥dulos principales:

- **ALU (ALU.vhd)**  
  Implementa operaciones aritm√©ticas y l√≥gicas b√°sicas entre dos operandos de 4 bits.  
  Operaciones disponibles:
  | C√≥digo (Op) | Operaci√≥n |
  |--------------|-----------|
  | `000` | Suma |
  | `001` | Resta |
  | `010` | AND |
  | `011` | OR |
  | `100` | XOR |
  | `101` | NOT |
  | `110` | Shift Left |
  | `111` | Shift Right |

- **UART Receiver (uart_rx.vhd)**  
  Recibe datos en formato serial seg√∫n el baud rate especificado (por defecto `115200 bps`).  
  Entrega los bytes recibidos al m√≥dulo superior mediante la se√±al `rx_data` y genera un pulso `rx_data_rdy` al finalizar la recepci√≥n de cada byte.

- **UART Baud Generator (uart_baud_gen.vhd)**  
  Genera el pulso de habilitaci√≥n de muestreo (`baud_x16_en`) a 16 veces la frecuencia del baud rate.

- **Top Level (uart_alu_top.vhd)**  
  Coordina la recepci√≥n de tres bytes (A, B y Op), activa la ALU una vez recibidos, y muestra el resultado en los LEDs.

- **Testbench (uart_alu_top_tb.vhd)**  
  Simula la recepci√≥n de datos UART para verificar el funcionamiento del sistema completo.

---

## ‚öôÔ∏è Flujo de operaci√≥n

1. El sistema espera bytes provenientes del puerto UART.  
2. Al recibir:
   - Primer byte ‚Üí se almacena como **A**.  
   - Segundo byte ‚Üí se almacena como **B**.  
   - Tercer byte ‚Üí se interpreta como **Op** y se ejecuta la operaci√≥n en la ALU.  
3. El resultado de la operaci√≥n se muestra en los **LEDs** del sistema.

---

## üß™ Simulaci√≥n

El proyecto incluye un **testbench** (`uart_alu_top_tb.vhd`) que env√≠a diferentes secuencias UART simulando las siguientes operaciones:

- `A=3, B=5, Op=000` ‚Üí Resultado: 8  
- `A=7, B=2, Op=001` ‚Üí Resultado: 5  
- `A=9, B=3, Op=010` ‚Üí Resultado: 1  

### C√≥mo ejecutar la simulaci√≥n en Vivado

1. Abre el proyecto en Vivado.  
2. Agrega `uart_alu_top_tb.vhd` como archivo de simulaci√≥n.  
3. Ejecuta *Run Simulation ‚Üí Run Behavioral Simulation*.  
4. Observa en el waveform las se√±ales `rxd`, `rx_data`, `rx_ready`, `A`, `B`, `Op`, y `leds`.

---


## üß† Autor

**Laura Moreno**   
Octubre 2025

