TimeQuest Timing Analyzer report for SineWaveGenerator
Thu Feb 09 15:50:41 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 14. Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 17. Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 18. Slow 1200mV 85C Model Recovery: 'divisor_de_clock:divisor_moduladora|o_clk'
 19. Slow 1200mV 85C Model Removal: 'divisor_de_clock:divisor_moduladora|o_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'clk'
 35. Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 36. Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 37. Slow 1200mV 0C Model Hold: 'clk'
 38. Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 39. Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 40. Slow 1200mV 0C Model Recovery: 'divisor_de_clock:divisor_moduladora|o_clk'
 41. Slow 1200mV 0C Model Removal: 'divisor_de_clock:divisor_moduladora|o_clk'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Slow 1200mV 0C Model Metastability Report
 50. Fast 1200mV 0C Model Setup Summary
 51. Fast 1200mV 0C Model Hold Summary
 52. Fast 1200mV 0C Model Recovery Summary
 53. Fast 1200mV 0C Model Removal Summary
 54. Fast 1200mV 0C Model Minimum Pulse Width Summary
 55. Fast 1200mV 0C Model Setup: 'clk'
 56. Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 57. Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 58. Fast 1200mV 0C Model Hold: 'clk'
 59. Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 60. Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 61. Fast 1200mV 0C Model Recovery: 'divisor_de_clock:divisor_moduladora|o_clk'
 62. Fast 1200mV 0C Model Removal: 'divisor_de_clock:divisor_moduladora|o_clk'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Fast 1200mV 0C Model Metastability Report
 71. Multicorner Timing Analysis Summary
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Board Trace Model Assignments
 77. Input Transition Times
 78. Slow Corner Signal Integrity Metrics
 79. Fast Corner Signal Integrity Metrics
 80. Setup Transfers
 81. Hold Transfers
 82. Recovery Transfers
 83. Removal Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SineWaveGenerator                                  ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; clk                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                       ;
; divisor_de_clock:divisor_moduladora|o_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_de_clock:divisor_moduladora|o_clk } ;
; divisor_de_clock:divisor_portadora|o_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_de_clock:divisor_portadora|o_clk }  ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                       ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 276.47 MHz ; 250.0 MHz       ; clk                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 512.82 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 588.24 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -2.617 ; -61.936       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -0.950 ; -8.620        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -0.700 ; -3.358        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; clk                                       ; 0.358 ; 0.000         ;
; divisor_de_clock:divisor_moduladora|o_clk ; 0.360 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.361 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                            ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.000 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                             ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.452 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -62.000       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -16.000       ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                              ;
+--------+-----------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.617 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.552      ;
; -2.617 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.552      ;
; -2.617 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.552      ;
; -2.617 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.552      ;
; -2.617 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.552      ;
; -2.617 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.552      ;
; -2.617 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.552      ;
; -2.617 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.552      ;
; -2.617 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.552      ;
; -2.617 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.552      ;
; -2.598 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.533      ;
; -2.598 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.533      ;
; -2.598 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.533      ;
; -2.598 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.533      ;
; -2.598 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.533      ;
; -2.598 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.533      ;
; -2.598 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.533      ;
; -2.598 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.533      ;
; -2.598 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.533      ;
; -2.598 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.533      ;
; -2.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.488      ;
; -2.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.488      ;
; -2.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.488      ;
; -2.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.488      ;
; -2.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.488      ;
; -2.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.488      ;
; -2.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.488      ;
; -2.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.488      ;
; -2.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.488      ;
; -2.554 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.488      ;
; -2.530 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.465      ;
; -2.530 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.465      ;
; -2.530 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.465      ;
; -2.530 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.465      ;
; -2.530 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.465      ;
; -2.530 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.465      ;
; -2.530 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.465      ;
; -2.530 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.465      ;
; -2.530 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.465      ;
; -2.530 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.465      ;
; -2.495 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.495 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.495 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.495 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.495 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.495 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.495 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.495 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.495 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.495 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.477 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.411      ;
; -2.477 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.411      ;
; -2.477 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.411      ;
; -2.477 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.411      ;
; -2.477 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.411      ;
; -2.477 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.411      ;
; -2.477 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.411      ;
; -2.477 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.411      ;
; -2.477 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.411      ;
; -2.477 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.411      ;
; -2.444 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.379      ;
; -2.444 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.379      ;
; -2.444 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.379      ;
; -2.444 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.379      ;
; -2.444 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.379      ;
; -2.444 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.379      ;
; -2.444 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.379      ;
; -2.444 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.379      ;
; -2.444 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.379      ;
; -2.444 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.379      ;
; -2.442 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.376      ;
; -2.442 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.376      ;
; -2.442 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.376      ;
; -2.442 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.376      ;
; -2.442 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.376      ;
; -2.442 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.376      ;
; -2.442 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.376      ;
; -2.442 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.376      ;
; -2.442 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.376      ;
; -2.442 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.376      ;
; -2.430 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.365      ;
; -2.430 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.365      ;
; -2.430 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.365      ;
; -2.430 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.365      ;
; -2.430 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.365      ;
; -2.430 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.365      ;
; -2.430 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.365      ;
; -2.430 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.365      ;
; -2.430 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.365      ;
; -2.430 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.365      ;
; -2.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.343      ;
; -2.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.343      ;
; -2.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.343      ;
; -2.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.343      ;
; -2.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.343      ;
; -2.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.343      ;
; -2.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.343      ;
; -2.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.343      ;
; -2.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.343      ;
; -2.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.343      ;
+--------+-----------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.950 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.882      ;
; -0.913 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.845      ;
; -0.834 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.766      ;
; -0.815 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.747      ;
; -0.797 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.729      ;
; -0.756 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.688      ;
; -0.722 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.654      ;
; -0.720 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.652      ;
; -0.718 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.650      ;
; -0.705 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.637      ;
; -0.699 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.631      ;
; -0.693 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.625      ;
; -0.685 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.617      ;
; -0.681 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.613      ;
; -0.659 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.077     ; 1.577      ;
; -0.652 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.584      ;
; -0.640 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.572      ;
; -0.637 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.569      ;
; -0.635 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.567      ;
; -0.624 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.556      ;
; -0.622 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.554      ;
; -0.613 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.545      ;
; -0.606 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.538      ;
; -0.604 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.536      ;
; -0.600 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.532      ;
; -0.589 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.521      ;
; -0.586 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.518      ;
; -0.584 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.516      ;
; -0.583 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.515      ;
; -0.583 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.515      ;
; -0.583 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.515      ;
; -0.577 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.509      ;
; -0.569 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.501      ;
; -0.524 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.456      ;
; -0.521 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.453      ;
; -0.517 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.449      ;
; -0.508 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.440      ;
; -0.506 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.438      ;
; -0.488 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.420      ;
; -0.478 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.410      ;
; -0.471 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.753      ;
; -0.470 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.402      ;
; -0.467 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.399      ;
; -0.390 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.672      ;
; -0.388 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.670      ;
; -0.352 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.634      ;
; -0.350 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.632      ;
; -0.349 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.631      ;
; -0.349 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.631      ;
; -0.288 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.220      ;
; -0.283 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.565      ;
; -0.244 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.526      ;
; -0.228 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.510      ;
; -0.220 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.152      ;
; -0.193 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.475      ;
; -0.147 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.429      ;
; -0.137 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.069      ;
; -0.124 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.077     ; 1.042      ;
; -0.111 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.043      ;
; -0.099 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.031      ;
; -0.092 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.024      ;
; -0.085 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.017      ;
; -0.078 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.010      ;
; -0.074 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.006      ;
; -0.071 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.003      ;
; -0.053 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 0.985      ;
; -0.049 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 0.981      ;
; -0.048 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 0.980      ;
; 0.189  ; contador:ct_mod|q_temp[7]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.077     ; 0.729      ;
; 0.221  ; contador:ct_not_mod|q_temp[7] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 0.711      ;
; 0.273  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[0]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 0.659      ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.700 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.633      ;
; -0.623 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.556      ;
; -0.619 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.552      ;
; -0.595 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.077     ; 1.513      ;
; -0.588 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.521      ;
; -0.584 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.517      ;
; -0.584 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.517      ;
; -0.583 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.516      ;
; -0.578 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.511      ;
; -0.507 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.440      ;
; -0.503 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.436      ;
; -0.499 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.432      ;
; -0.468 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.401      ;
; -0.467 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.400      ;
; -0.466 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.749      ;
; -0.453 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.386      ;
; -0.389 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.672      ;
; -0.385 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.668      ;
; -0.354 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.637      ;
; -0.350 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.633      ;
; -0.349 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.632      ;
; -0.344 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.627      ;
; -0.265 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.548      ;
; -0.232 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.515      ;
; -0.219 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.502      ;
; -0.146 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.429      ;
; -0.107 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.390      ;
; -0.077 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.010      ;
; -0.071 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.004      ;
; -0.069 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.002      ;
; -0.064 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.997      ;
; -0.059 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.077     ; 0.977      ;
; -0.052 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.985      ;
; -0.049 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.982      ;
; 0.141  ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.077     ; 0.777      ;
; 0.274  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.659      ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                ;
+-------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; Atraso:at|cont[0]                                          ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.377 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.595      ;
; 0.386 ; Atraso:at|cont[7]                                          ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.605      ;
; 0.386 ; Atraso:at|cont[7]                                          ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.605      ;
; 0.484 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.064      ;
; 0.503 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.083      ;
; 0.557 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.789      ;
; 0.559 ; Atraso:at|cont[3]                                          ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]        ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]        ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.561 ; Atraso:at|cont[4]                                          ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]        ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.561 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.793      ;
; 0.562 ; Atraso:at|cont[5]                                          ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.562 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]        ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.563 ; Atraso:at|cont[1]                                          ; Atraso:at|cont[1]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.782      ;
; 0.564 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]        ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.566 ; Atraso:at|cont[0]                                          ; Atraso:at|cont[1]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.785      ;
; 0.570 ; Atraso:at|cont[2]                                          ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.572 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.573 ; Atraso:at|cont[6]                                          ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.791      ;
; 0.575 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]        ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.807      ;
; 0.575 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]        ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.577 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.794      ;
; 0.577 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.794      ;
; 0.578 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]        ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.796      ;
; 0.580 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]        ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.581 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]        ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.590 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.807      ;
; 0.591 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.808      ;
; 0.592 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.809      ;
; 0.593 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.810      ;
; 0.594 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.174      ;
; 0.595 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.812      ;
; 0.597 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.177      ;
; 0.602 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.819      ;
; 0.613 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.193      ;
; 0.615 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.195      ;
; 0.707 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.287      ;
; 0.725 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.305      ;
; 0.728 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.308      ;
; 0.733 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.313      ;
; 0.733 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.313      ;
; 0.743 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.323      ;
; 0.754 ; Atraso:at|cont[6]                                          ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.973      ;
; 0.834 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]        ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.835 ; Atraso:at|cont[4]                                          ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.054      ;
; 0.835 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]        ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.836 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]        ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.054      ;
; 0.838 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.418      ;
; 0.839 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.419      ;
; 0.840 ; Atraso:at|cont[0]                                          ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.059      ;
; 0.841 ; Atraso:at|cont[1]                                          ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.060      ;
; 0.842 ; Atraso:at|cont[0]                                          ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.061      ;
; 0.843 ; Atraso:at|cont[1]                                          ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.062      ;
; 0.845 ; Atraso:at|cont[2]                                          ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]       ; divisor_de_clock:divisor_portadora|o_clk              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.847 ; Atraso:at|cont[6]                                          ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; Atraso:at|cont[3]                                          ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.848 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]        ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.065      ;
; 0.848 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.080      ;
; 0.849 ; Atraso:at|cont[5]                                          ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; Atraso:at|cont[3]                                          ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]        ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.851 ; Atraso:at|cont[5]                                          ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.070      ;
; 0.851 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]        ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.853 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]        ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.853 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]        ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.853 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.433      ;
; 0.855 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]        ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.073      ;
; 0.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.423      ; 1.437      ;
; 0.862 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]        ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.864 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]        ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.081      ;
; 0.864 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.081      ;
; 0.865 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.082      ;
; 0.866 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.083      ;
; 0.866 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.083      ;
; 0.867 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.084      ;
; 0.868 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]        ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.086      ;
; 0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.086      ;
; 0.870 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]        ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.088      ;
; 0.871 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.088      ;
; 0.880 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.097      ;
; 0.882 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.099      ;
; 0.882 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.099      ;
; 0.884 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.101      ;
; 0.903 ; Atraso:at|cont[7]                                          ; Atraso:at|is_enable                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.122      ;
; 0.908 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[10] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.126      ;
; 0.939 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]        ; divisor_de_clock:divisor_portadora|o_clk              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.157      ;
; 0.944 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]        ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.945 ; Atraso:at|cont[4]                                          ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.164      ;
; 0.945 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]        ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.946 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]        ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.164      ;
; 0.947 ; Atraso:at|cont[4]                                          ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.166      ;
; 0.947 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]        ; divisor_de_clock:divisor_portadora|o_clk              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.165      ;
+-------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.360 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.580      ;
; 0.360 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[0]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.580      ;
; 0.389 ; contador:ct_mod|q_temp[7]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.077      ; 0.623      ;
; 0.390 ; contador:ct_not_mod|q_temp[7] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.610      ;
; 0.523 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.427      ; 1.107      ;
; 0.525 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.427      ; 1.109      ;
; 0.568 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.788      ;
; 0.569 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.789      ;
; 0.571 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.791      ;
; 0.581 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.801      ;
; 0.582 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.802      ;
; 0.584 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.804      ;
; 0.588 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.808      ;
; 0.590 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.427      ; 1.174      ;
; 0.592 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.427      ; 1.176      ;
; 0.600 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.820      ;
; 0.600 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.820      ;
; 0.602 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.077      ; 0.836      ;
; 0.604 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.824      ;
; 0.616 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.427      ; 1.200      ;
; 0.618 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.427      ; 1.202      ;
; 0.623 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.843      ;
; 0.703 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.427      ; 1.287      ;
; 0.705 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.427      ; 1.289      ;
; 0.710 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.930      ;
; 0.718 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.427      ; 1.302      ;
; 0.720 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.427      ; 1.304      ;
; 0.720 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.427      ; 1.304      ;
; 0.722 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.427      ; 1.306      ;
; 0.790 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.010      ;
; 0.843 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.063      ;
; 0.844 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.064      ;
; 0.845 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.065      ;
; 0.858 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.078      ;
; 0.860 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.080      ;
; 0.860 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.080      ;
; 0.862 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.082      ;
; 0.863 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.083      ;
; 0.868 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.088      ;
; 0.870 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.090      ;
; 0.877 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.077      ; 1.111      ;
; 0.878 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.098      ;
; 0.878 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.098      ;
; 0.880 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.100      ;
; 0.910 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.130      ;
; 0.912 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.132      ;
; 0.953 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.173      ;
; 0.955 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.175      ;
; 0.955 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.175      ;
; 0.957 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.177      ;
; 0.970 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.190      ;
; 0.972 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.192      ;
; 0.972 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.192      ;
; 0.973 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.193      ;
; 0.974 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.194      ;
; 0.975 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.195      ;
; 0.990 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.210      ;
; 0.992 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.212      ;
; 0.997 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.217      ;
; 0.999 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.219      ;
; 1.022 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.242      ;
; 1.024 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.244      ;
; 1.064 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.284      ;
; 1.065 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.285      ;
; 1.066 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.286      ;
; 1.067 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.287      ;
; 1.102 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.322      ;
; 1.104 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.324      ;
; 1.176 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.396      ;
; 1.178 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.398      ;
; 1.288 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.508      ;
; 1.290 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.510      ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.361 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.580      ;
; 0.422 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.077      ; 0.656      ;
; 0.485 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.069      ;
; 0.487 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.071      ;
; 0.546 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.077      ; 0.780      ;
; 0.559 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.778      ;
; 0.563 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.782      ;
; 0.570 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.789      ;
; 0.573 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.792      ;
; 0.583 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.802      ;
; 0.586 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.805      ;
; 0.592 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.176      ;
; 0.594 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.178      ;
; 0.594 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.178      ;
; 0.596 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.180      ;
; 0.702 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.286      ;
; 0.704 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.288      ;
; 0.719 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.303      ;
; 0.720 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.304      ;
; 0.721 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.305      ;
; 0.722 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.306      ;
; 0.820 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.077      ; 1.054      ;
; 0.845 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.064      ;
; 0.847 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.066      ;
; 0.849 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.068      ;
; 0.860 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.081      ;
; 0.863 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.082      ;
; 0.955 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.174      ;
; 0.957 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.176      ;
; 0.972 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.191      ;
; 0.973 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.974 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.193      ;
; 0.975 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.194      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                     ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                       ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 0.000 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[7] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.394      ; 1.379      ;
; 0.000 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[6] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.394      ; 1.379      ;
; 0.000 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[5] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.394      ; 1.379      ;
; 0.000 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[4] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.394      ; 1.379      ;
; 0.000 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[3] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.394      ; 1.379      ;
; 0.000 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[2] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.394      ; 1.379      ;
; 0.000 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[1] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.394      ; 1.379      ;
; 0.000 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[0] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.394      ; 1.379      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                       ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 0.452 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[7] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.612      ; 1.251      ;
; 0.452 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[6] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.612      ; 1.251      ;
; 0.452 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[5] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.612      ; 1.251      ;
; 0.452 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[4] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.612      ; 1.251      ;
; 0.452 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[3] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.612      ; 1.251      ;
; 0.452 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[2] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.612      ; 1.251      ;
; 0.452 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[1] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.612      ; 1.251      ;
; 0.452 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[0] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.612      ; 1.251      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[0]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[1]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[2]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[3]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[4]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[5]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[6]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[7]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|is_enable                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_divider[2]        ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10]      ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11]      ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[0]       ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[10]      ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]        ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk                  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11]      ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[1]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[2]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[3]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[4]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[5]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[6]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[7]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[8]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[9]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[10] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[2]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[4]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[5]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[6]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[7]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[8]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[9]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk                   ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[0]|clk                  ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[1]|clk                  ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[2]|clk                  ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[3]|clk                  ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[4]|clk                  ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[5]|clk                  ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[6]|clk                  ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[7]|clk                  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[0]|clk                  ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[1]|clk                  ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[2]|clk                  ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[3]|clk                  ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[4]|clk                  ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[5]|clk                  ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[6]|clk                  ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[7]|clk                  ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.340  ; 0.556        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.340  ; 0.556        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; set_clock[*]   ; clk        ; 3.153 ; 3.695 ; Rise       ; clk             ;
;  set_clock[0]  ; clk        ; 2.946 ; 3.328 ; Rise       ; clk             ;
;  set_clock[1]  ; clk        ; 3.105 ; 3.695 ; Rise       ; clk             ;
;  set_clock[2]  ; clk        ; 3.153 ; 3.542 ; Rise       ; clk             ;
;  set_clock[3]  ; clk        ; 3.076 ; 3.674 ; Rise       ; clk             ;
;  set_clock[4]  ; clk        ; 3.066 ; 3.435 ; Rise       ; clk             ;
;  set_clock[5]  ; clk        ; 2.601 ; 3.207 ; Rise       ; clk             ;
;  set_clock[6]  ; clk        ; 2.904 ; 3.296 ; Rise       ; clk             ;
;  set_clock[7]  ; clk        ; 2.741 ; 3.356 ; Rise       ; clk             ;
;  set_clock[8]  ; clk        ; 2.807 ; 3.175 ; Rise       ; clk             ;
;  set_clock[9]  ; clk        ; 2.371 ; 2.970 ; Rise       ; clk             ;
;  set_clock[10] ; clk        ; 2.097 ; 2.417 ; Rise       ; clk             ;
;  set_clock[11] ; clk        ; 1.793 ; 2.185 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; set_clock[*]   ; clk        ; -0.724 ; -1.097 ; Rise       ; clk             ;
;  set_clock[0]  ; clk        ; -0.724 ; -1.097 ; Rise       ; clk             ;
;  set_clock[1]  ; clk        ; -1.232 ; -1.626 ; Rise       ; clk             ;
;  set_clock[2]  ; clk        ; -1.267 ; -1.665 ; Rise       ; clk             ;
;  set_clock[3]  ; clk        ; -1.524 ; -1.902 ; Rise       ; clk             ;
;  set_clock[4]  ; clk        ; -1.392 ; -1.774 ; Rise       ; clk             ;
;  set_clock[5]  ; clk        ; -0.925 ; -1.332 ; Rise       ; clk             ;
;  set_clock[6]  ; clk        ; -1.610 ; -2.004 ; Rise       ; clk             ;
;  set_clock[7]  ; clk        ; -1.274 ; -1.693 ; Rise       ; clk             ;
;  set_clock[8]  ; clk        ; -1.606 ; -1.979 ; Rise       ; clk             ;
;  set_clock[9]  ; clk        ; -1.136 ; -1.521 ; Rise       ; clk             ;
;  set_clock[10] ; clk        ; -0.937 ; -1.340 ; Rise       ; clk             ;
;  set_clock[11] ; clk        ; -1.323 ; -1.692 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 12.881 ; 13.131 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 13.176 ; 13.139 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 9.596  ; 9.630  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 9.324  ; 9.330  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 8.710 ; 8.706 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 8.306 ; 8.214 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 7.613 ; 7.683 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 7.583 ; 7.570 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                        ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 309.41 MHz ; 250.0 MHz       ; clk                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 580.05 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 663.57 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -2.232 ; -51.891       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -0.724 ; -6.128        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -0.507 ; -2.244        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; clk                                       ; 0.312 ; 0.000         ;
; divisor_de_clock:divisor_moduladora|o_clk ; 0.320 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.320 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                             ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.063 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                              ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.456 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -62.000       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -16.000       ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                               ;
+--------+-----------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.232 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.173      ;
; -2.232 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.173      ;
; -2.232 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.173      ;
; -2.232 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.173      ;
; -2.232 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.173      ;
; -2.232 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.173      ;
; -2.232 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.173      ;
; -2.232 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.173      ;
; -2.232 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.173      ;
; -2.232 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.173      ;
; -2.225 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.166      ;
; -2.225 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.166      ;
; -2.225 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.166      ;
; -2.225 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.166      ;
; -2.225 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.166      ;
; -2.225 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.166      ;
; -2.225 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.166      ;
; -2.225 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.166      ;
; -2.225 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.166      ;
; -2.225 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.166      ;
; -2.158 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.099      ;
; -2.158 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.099      ;
; -2.158 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.099      ;
; -2.158 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.099      ;
; -2.158 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.099      ;
; -2.158 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.099      ;
; -2.158 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.099      ;
; -2.158 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.099      ;
; -2.158 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.099      ;
; -2.158 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.099      ;
; -2.155 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.096      ;
; -2.155 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.096      ;
; -2.155 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.096      ;
; -2.155 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.096      ;
; -2.155 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.096      ;
; -2.155 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.096      ;
; -2.155 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.096      ;
; -2.155 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.096      ;
; -2.155 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.096      ;
; -2.155 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.096      ;
; -2.138 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.079      ;
; -2.138 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.079      ;
; -2.138 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.079      ;
; -2.138 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.079      ;
; -2.138 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.079      ;
; -2.138 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.079      ;
; -2.138 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.079      ;
; -2.138 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.079      ;
; -2.138 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.079      ;
; -2.138 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.079      ;
; -2.093 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.034      ;
; -2.093 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.034      ;
; -2.093 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.034      ;
; -2.093 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.034      ;
; -2.093 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.034      ;
; -2.093 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.034      ;
; -2.093 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.034      ;
; -2.093 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.034      ;
; -2.093 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.034      ;
; -2.093 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.034      ;
; -2.089 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.030      ;
; -2.089 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.030      ;
; -2.089 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.030      ;
; -2.089 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.030      ;
; -2.089 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.030      ;
; -2.089 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.030      ;
; -2.089 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.030      ;
; -2.089 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.030      ;
; -2.089 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.030      ;
; -2.089 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.030      ;
; -2.081 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.022      ;
; -2.081 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.022      ;
; -2.081 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.022      ;
; -2.081 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.022      ;
; -2.081 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.022      ;
; -2.081 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.022      ;
; -2.081 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.022      ;
; -2.081 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.022      ;
; -2.081 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.022      ;
; -2.081 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.022      ;
; -2.065 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.006      ;
; -2.065 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.006      ;
; -2.065 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.006      ;
; -2.065 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.006      ;
; -2.065 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.006      ;
; -2.065 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.006      ;
; -2.065 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.006      ;
; -2.065 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.006      ;
; -2.065 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.006      ;
; -2.065 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.006      ;
; -2.059 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.000      ;
; -2.059 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.000      ;
; -2.059 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.000      ;
; -2.059 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.000      ;
; -2.059 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.000      ;
; -2.059 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.000      ;
; -2.059 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.000      ;
; -2.059 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.000      ;
; -2.059 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.000      ;
; -2.059 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.000      ;
+--------+-----------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                 ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.724 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.664      ;
; -0.704 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.644      ;
; -0.624 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.564      ;
; -0.604 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.544      ;
; -0.604 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.544      ;
; -0.556 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.496      ;
; -0.526 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.466      ;
; -0.525 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.465      ;
; -0.524 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.464      ;
; -0.510 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.450      ;
; -0.504 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.444      ;
; -0.504 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.444      ;
; -0.496 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.436      ;
; -0.486 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.426      ;
; -0.470 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.068     ; 1.397      ;
; -0.469 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.409      ;
; -0.456 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.396      ;
; -0.449 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.389      ;
; -0.449 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.389      ;
; -0.447 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.387      ;
; -0.444 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.384      ;
; -0.440 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.380      ;
; -0.426 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.366      ;
; -0.425 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.365      ;
; -0.410 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.350      ;
; -0.410 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.350      ;
; -0.407 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.347      ;
; -0.406 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.346      ;
; -0.405 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.345      ;
; -0.404 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.344      ;
; -0.396 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.336      ;
; -0.392 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.332      ;
; -0.386 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.326      ;
; -0.356 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.296      ;
; -0.350 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.290      ;
; -0.349 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.289      ;
; -0.344 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.284      ;
; -0.340 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.280      ;
; -0.326 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.266      ;
; -0.315 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.255      ;
; -0.310 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.250      ;
; -0.306 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.246      ;
; -0.298 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.257      ; 1.550      ;
; -0.232 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.257      ; 1.484      ;
; -0.228 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.257      ; 1.480      ;
; -0.198 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.257      ; 1.450      ;
; -0.194 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.257      ; 1.446      ;
; -0.193 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.257      ; 1.445      ;
; -0.180 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.257      ; 1.432      ;
; -0.138 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.257      ; 1.390      ;
; -0.136 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.076      ;
; -0.103 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.257      ; 1.355      ;
; -0.081 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.021      ;
; -0.075 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.257      ; 1.327      ;
; -0.061 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.257      ; 1.313      ;
; -0.022 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.257      ; 1.274      ;
; -0.008 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.948      ;
; -0.004 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.068     ; 0.931      ;
; 0.015  ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.925      ;
; 0.021  ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.919      ;
; 0.032  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.908      ;
; 0.038  ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.902      ;
; 0.041  ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.899      ;
; 0.044  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.896      ;
; 0.048  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.892      ;
; 0.058  ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.882      ;
; 0.061  ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.879      ;
; 0.062  ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.878      ;
; 0.272  ; contador:ct_mod|q_temp[7]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.068     ; 0.655      ;
; 0.301  ; contador:ct_not_mod|q_temp[7] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.639      ;
; 0.357  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[0]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.583      ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.507 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.447      ;
; -0.445 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.385      ;
; -0.439 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.379      ;
; -0.416 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.068     ; 1.343      ;
; -0.411 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.351      ;
; -0.409 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.349      ;
; -0.407 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.347      ;
; -0.407 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.347      ;
; -0.389 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.329      ;
; -0.345 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.285      ;
; -0.339 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.279      ;
; -0.338 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.278      ;
; -0.309 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.249      ;
; -0.307 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.247      ;
; -0.295 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.235      ;
; -0.294 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.258      ; 1.547      ;
; -0.232 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.258      ; 1.485      ;
; -0.226 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.258      ; 1.479      ;
; -0.198 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.258      ; 1.451      ;
; -0.196 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.258      ; 1.449      ;
; -0.194 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.258      ; 1.447      ;
; -0.176 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.258      ; 1.429      ;
; -0.125 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.258      ; 1.378      ;
; -0.082 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.258      ; 1.335      ;
; -0.080 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.258      ; 1.333      ;
; -0.019 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.258      ; 1.272      ;
; 0.016  ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.258      ; 1.237      ;
; 0.043  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.897      ;
; 0.049  ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.891      ;
; 0.050  ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.890      ;
; 0.052  ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.068     ; 0.875      ;
; 0.056  ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.884      ;
; 0.057  ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.883      ;
; 0.059  ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.881      ;
; 0.231  ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.068     ; 0.696      ;
; 0.357  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.583      ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                 ;
+-------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; Atraso:at|cont[0]                                          ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.336 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.534      ;
; 0.343 ; Atraso:at|cont[7]                                          ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.542      ;
; 0.343 ; Atraso:at|cont[7]                                          ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.542      ;
; 0.427 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.384      ; 0.955      ;
; 0.444 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.384      ; 0.972      ;
; 0.500 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.067      ; 0.711      ;
; 0.502 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]        ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.503 ; Atraso:at|cont[3]                                          ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]        ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.504 ; Atraso:at|cont[4]                                          ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]        ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.067      ; 0.715      ;
; 0.505 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]        ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.506 ; Atraso:at|cont[5]                                          ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.507 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]        ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.705      ;
; 0.509 ; Atraso:at|cont[1]                                          ; Atraso:at|cont[1]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.708      ;
; 0.511 ; Atraso:at|cont[0]                                          ; Atraso:at|cont[1]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; Atraso:at|cont[2]                                          ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]        ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.726      ;
; 0.515 ; Atraso:at|cont[6]                                          ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.044      ;
; 0.518 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]        ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.520 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]        ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.718      ;
; 0.521 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]        ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.719      ;
; 0.521 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]        ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.719      ;
; 0.527 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.055      ;
; 0.529 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.727      ;
; 0.530 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.728      ;
; 0.531 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.729      ;
; 0.533 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.731      ;
; 0.533 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.061      ;
; 0.534 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.732      ;
; 0.538 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.736      ;
; 0.540 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.068      ;
; 0.616 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.144      ;
; 0.629 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.157      ;
; 0.640 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.168      ;
; 0.649 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.177      ;
; 0.662 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.190      ;
; 0.662 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.190      ;
; 0.689 ; Atraso:at|cont[6]                                          ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.888      ;
; 0.729 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.257      ;
; 0.732 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.260      ;
; 0.738 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.266      ;
; 0.746 ; Atraso:at|cont[0]                                          ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.748 ; Atraso:at|cont[1]                                          ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.748 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]        ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.748 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.276      ;
; 0.749 ; Atraso:at|cont[4]                                          ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.749 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]        ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.947      ;
; 0.750 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]        ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.948      ;
; 0.751 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]        ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.949      ;
; 0.752 ; Atraso:at|cont[3]                                          ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.753 ; Atraso:at|cont[0]                                          ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.952      ;
; 0.753 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.067      ; 0.964      ;
; 0.755 ; Atraso:at|cont[5]                                          ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; Atraso:at|cont[1]                                          ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; Atraso:at|cont[2]                                          ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]        ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.954      ;
; 0.758 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]        ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.759 ; Atraso:at|cont[3]                                          ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; Atraso:at|cont[6]                                          ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]       ; divisor_de_clock:divisor_portadora|o_clk              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.761 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.762 ; Atraso:at|cont[5]                                          ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]        ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.764 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]        ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.962      ;
; 0.766 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]        ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]        ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.770 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]        ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.968      ;
; 0.771 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.969      ;
; 0.773 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.774 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]        ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.777 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]        ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.975      ;
; 0.778 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.976      ;
; 0.778 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.976      ;
; 0.780 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.978      ;
; 0.783 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.981      ;
; 0.787 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.985      ;
; 0.790 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.988      ;
; 0.808 ; Atraso:at|cont[7]                                          ; Atraso:at|is_enable                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.007      ;
; 0.819 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[10] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.017      ;
; 0.821 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.349      ;
; 0.827 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.355      ;
; 0.837 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]        ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.035      ;
; 0.837 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.384      ; 1.365      ;
; 0.838 ; Atraso:at|cont[4]                                          ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.037      ;
; 0.838 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]        ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.036      ;
; 0.839 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]        ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.037      ;
+-------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                 ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.320 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[0]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.346 ; contador:ct_mod|q_temp[7]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.068      ; 0.558      ;
; 0.348 ; contador:ct_not_mod|q_temp[7] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.547      ;
; 0.465 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.380      ; 0.989      ;
; 0.472 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.380      ; 0.996      ;
; 0.511 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.711      ;
; 0.515 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.714      ;
; 0.520 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.380      ; 1.044      ;
; 0.523 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.722      ;
; 0.527 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.726      ;
; 0.527 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.380      ; 1.051      ;
; 0.527 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.726      ;
; 0.529 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.728      ;
; 0.540 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.739      ;
; 0.540 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.068      ; 0.752      ;
; 0.541 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.740      ;
; 0.543 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.742      ;
; 0.543 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.380      ; 1.067      ;
; 0.550 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.380      ; 1.074      ;
; 0.555 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.754      ;
; 0.620 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.380      ; 1.144      ;
; 0.627 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.380      ; 1.151      ;
; 0.629 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.380      ; 1.153      ;
; 0.633 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.380      ; 1.157      ;
; 0.636 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.380      ; 1.160      ;
; 0.640 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.380      ; 1.164      ;
; 0.651 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.850      ;
; 0.717 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.916      ;
; 0.755 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.955      ;
; 0.760 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.959      ;
; 0.762 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.961      ;
; 0.766 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.965      ;
; 0.769 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.968      ;
; 0.772 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.972      ;
; 0.779 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.978      ;
; 0.782 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.981      ;
; 0.784 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.068      ; 0.996      ;
; 0.785 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.984      ;
; 0.789 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.988      ;
; 0.804 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.003      ;
; 0.811 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.010      ;
; 0.844 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.043      ;
; 0.849 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.048      ;
; 0.851 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.050      ;
; 0.856 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.055      ;
; 0.858 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.057      ;
; 0.862 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.061      ;
; 0.862 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.061      ;
; 0.865 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.064      ;
; 0.869 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.068      ;
; 0.869 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.068      ;
; 0.878 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.077      ;
; 0.885 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.084      ;
; 0.900 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.099      ;
; 0.900 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.099      ;
; 0.907 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.106      ;
; 0.907 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.106      ;
; 0.940 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.139      ;
; 0.947 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.146      ;
; 0.952 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.151      ;
; 0.959 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.158      ;
; 0.974 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.173      ;
; 0.981 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.180      ;
; 1.048 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.247      ;
; 1.055 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.254      ;
; 1.144 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.343      ;
; 1.151 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.350      ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.320 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.378 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.068      ; 0.590      ;
; 0.428 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.381      ; 0.953      ;
; 0.435 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.381      ; 0.960      ;
; 0.490 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.068      ; 0.702      ;
; 0.503 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.702      ;
; 0.505 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.704      ;
; 0.512 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.711      ;
; 0.515 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.714      ;
; 0.522 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.381      ; 1.047      ;
; 0.523 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.381      ; 1.048      ;
; 0.526 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.725      ;
; 0.528 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.727      ;
; 0.529 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.381      ; 1.054      ;
; 0.530 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.381      ; 1.055      ;
; 0.615 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.381      ; 1.140      ;
; 0.622 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.381      ; 1.147      ;
; 0.629 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.381      ; 1.154      ;
; 0.631 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.381      ; 1.156      ;
; 0.636 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.381      ; 1.161      ;
; 0.638 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.381      ; 1.163      ;
; 0.735 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.068      ; 0.947      ;
; 0.752 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.951      ;
; 0.756 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.955      ;
; 0.759 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.959      ;
; 0.763 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.962      ;
; 0.765 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.964      ;
; 0.770 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.969      ;
; 0.772 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.971      ;
; 0.845 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.044      ;
; 0.852 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.051      ;
; 0.859 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.058      ;
; 0.861 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.060      ;
; 0.866 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.065      ;
; 0.868 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.067      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                       ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 0.063 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[7] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.309      ; 1.231      ;
; 0.063 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[6] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.309      ; 1.231      ;
; 0.063 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[5] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.309      ; 1.231      ;
; 0.063 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[4] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.309      ; 1.231      ;
; 0.063 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[3] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.309      ; 1.231      ;
; 0.063 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[2] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.309      ; 1.231      ;
; 0.063 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[1] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.309      ; 1.231      ;
; 0.063 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[0] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.309      ; 1.231      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                       ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                       ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 0.456 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[7] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.503      ; 1.133      ;
; 0.456 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[6] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.503      ; 1.133      ;
; 0.456 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[5] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.503      ; 1.133      ;
; 0.456 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[4] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.503      ; 1.133      ;
; 0.456 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[3] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.503      ; 1.133      ;
; 0.456 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[2] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.503      ; 1.133      ;
; 0.456 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[1] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.503      ; 1.133      ;
; 0.456 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[0] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.503      ; 1.133      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[0]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[1]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[2]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[3]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[4]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[5]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[6]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[7]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|is_enable                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_divider[2]        ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10]      ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11]      ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[0]       ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[10]      ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]        ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk                  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11]      ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[1]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[2]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[3]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[4]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[5]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[6]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[7]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[8]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[9]       ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[10] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[2]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[4]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[5]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[6]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[7]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[8]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[9]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[0]                                          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[1]                                          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[2]                                          ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[0]|clk                  ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[1]|clk                  ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[2]|clk                  ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[3]|clk                  ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[4]|clk                  ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[5]|clk                  ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[6]|clk                  ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[7]|clk                  ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[0]|clk                  ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[1]|clk                  ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[2]|clk                  ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[3]|clk                  ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[4]|clk                  ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[5]|clk                  ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[6]|clk                  ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[7]|clk                  ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; set_clock[*]   ; clk        ; 2.712 ; 3.189 ; Rise       ; clk             ;
;  set_clock[0]  ; clk        ; 2.517 ; 2.868 ; Rise       ; clk             ;
;  set_clock[1]  ; clk        ; 2.675 ; 3.189 ; Rise       ; clk             ;
;  set_clock[2]  ; clk        ; 2.712 ; 3.063 ; Rise       ; clk             ;
;  set_clock[3]  ; clk        ; 2.659 ; 3.180 ; Rise       ; clk             ;
;  set_clock[4]  ; clk        ; 2.638 ; 2.974 ; Rise       ; clk             ;
;  set_clock[5]  ; clk        ; 2.226 ; 2.760 ; Rise       ; clk             ;
;  set_clock[6]  ; clk        ; 2.498 ; 2.842 ; Rise       ; clk             ;
;  set_clock[7]  ; clk        ; 2.365 ; 2.901 ; Rise       ; clk             ;
;  set_clock[8]  ; clk        ; 2.421 ; 2.749 ; Rise       ; clk             ;
;  set_clock[9]  ; clk        ; 2.023 ; 2.558 ; Rise       ; clk             ;
;  set_clock[10] ; clk        ; 1.789 ; 2.047 ; Rise       ; clk             ;
;  set_clock[11] ; clk        ; 1.543 ; 1.854 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; set_clock[*]   ; clk        ; -0.565 ; -0.886 ; Rise       ; clk             ;
;  set_clock[0]  ; clk        ; -0.565 ; -0.886 ; Rise       ; clk             ;
;  set_clock[1]  ; clk        ; -1.029 ; -1.361 ; Rise       ; clk             ;
;  set_clock[2]  ; clk        ; -1.069 ; -1.396 ; Rise       ; clk             ;
;  set_clock[3]  ; clk        ; -1.304 ; -1.602 ; Rise       ; clk             ;
;  set_clock[4]  ; clk        ; -1.187 ; -1.495 ; Rise       ; clk             ;
;  set_clock[5]  ; clk        ; -0.750 ; -1.096 ; Rise       ; clk             ;
;  set_clock[6]  ; clk        ; -1.395 ; -1.694 ; Rise       ; clk             ;
;  set_clock[7]  ; clk        ; -1.069 ; -1.419 ; Rise       ; clk             ;
;  set_clock[8]  ; clk        ; -1.388 ; -1.678 ; Rise       ; clk             ;
;  set_clock[9]  ; clk        ; -0.944 ; -1.265 ; Rise       ; clk             ;
;  set_clock[10] ; clk        ; -0.763 ; -1.101 ; Rise       ; clk             ;
;  set_clock[11] ; clk        ; -1.114 ; -1.416 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 11.752 ; 11.993 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 12.071 ; 11.995 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 8.803  ; 8.919  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 8.651  ; 8.551  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 8.034 ; 8.118 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 7.737 ; 7.600 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 7.047 ; 7.172 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 7.091 ; 6.991 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -0.989 ; -18.520       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -0.104 ; -0.198        ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.050  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; clk                                       ; 0.188 ; 0.000         ;
; divisor_de_clock:divisor_moduladora|o_clk ; 0.193 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.194 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                             ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.428 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                              ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.217 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -65.685       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -16.000       ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                               ;
+--------+-----------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.989 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.941      ;
; -0.989 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.941      ;
; -0.989 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.941      ;
; -0.989 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.941      ;
; -0.989 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.941      ;
; -0.989 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.941      ;
; -0.989 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.941      ;
; -0.989 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.941      ;
; -0.989 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.941      ;
; -0.989 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.941      ;
; -0.981 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.933      ;
; -0.981 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.933      ;
; -0.981 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.933      ;
; -0.981 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.933      ;
; -0.981 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.933      ;
; -0.981 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.933      ;
; -0.981 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.933      ;
; -0.981 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.933      ;
; -0.981 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.933      ;
; -0.981 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.933      ;
; -0.972 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.924      ;
; -0.972 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.924      ;
; -0.972 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.924      ;
; -0.972 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.924      ;
; -0.972 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.924      ;
; -0.972 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.924      ;
; -0.972 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.924      ;
; -0.972 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.924      ;
; -0.972 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.924      ;
; -0.972 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.924      ;
; -0.936 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.888      ;
; -0.936 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.888      ;
; -0.936 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.888      ;
; -0.936 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.888      ;
; -0.936 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.888      ;
; -0.936 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.888      ;
; -0.936 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.888      ;
; -0.936 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.888      ;
; -0.936 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.888      ;
; -0.936 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.888      ;
; -0.927 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.879      ;
; -0.927 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.879      ;
; -0.927 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.879      ;
; -0.927 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.879      ;
; -0.927 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.879      ;
; -0.927 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.879      ;
; -0.927 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.879      ;
; -0.927 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.879      ;
; -0.927 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.879      ;
; -0.927 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.879      ;
; -0.920 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.872      ;
; -0.920 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.872      ;
; -0.920 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.872      ;
; -0.920 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.872      ;
; -0.920 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.872      ;
; -0.920 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.872      ;
; -0.920 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.872      ;
; -0.920 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.872      ;
; -0.920 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.872      ;
; -0.920 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.872      ;
; -0.915 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.867      ;
; -0.915 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.867      ;
; -0.915 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.867      ;
; -0.915 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.867      ;
; -0.915 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.867      ;
; -0.915 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.867      ;
; -0.915 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.867      ;
; -0.915 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.867      ;
; -0.915 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.867      ;
; -0.915 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.867      ;
; -0.907 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.859      ;
; -0.907 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.859      ;
; -0.907 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.859      ;
; -0.907 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.859      ;
; -0.907 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.859      ;
; -0.907 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.859      ;
; -0.907 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.859      ;
; -0.907 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.859      ;
; -0.907 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.859      ;
; -0.907 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.859      ;
; -0.873 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.825      ;
; -0.873 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.825      ;
; -0.873 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.825      ;
; -0.873 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.825      ;
; -0.873 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.825      ;
; -0.873 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.825      ;
; -0.873 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.825      ;
; -0.873 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.825      ;
; -0.873 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.825      ;
; -0.873 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.825      ;
; -0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.821      ;
; -0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.821      ;
; -0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.821      ;
; -0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.821      ;
; -0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.821      ;
; -0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.821      ;
; -0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.821      ;
; -0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.821      ;
; -0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.821      ;
; -0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.821      ;
+--------+-----------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                 ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.104 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 1.055      ;
; -0.058 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 1.009      ;
; -0.036 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.987      ;
; -0.017 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.968      ;
; 0.010  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.941      ;
; 0.016  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.935      ;
; 0.032  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.919      ;
; 0.038  ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.913      ;
; 0.045  ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.905      ;
; 0.045  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.906      ;
; 0.047  ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.904      ;
; 0.051  ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.900      ;
; 0.056  ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.895      ;
; 0.073  ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.870      ;
; 0.074  ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.877      ;
; 0.078  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.873      ;
; 0.084  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.867      ;
; 0.088  ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.863      ;
; 0.094  ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.856      ;
; 0.095  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.855      ;
; 0.102  ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.849      ;
; 0.106  ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.845      ;
; 0.109  ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.841      ;
; 0.113  ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.837      ;
; 0.113  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.838      ;
; 0.115  ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.118  ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.832      ;
; 0.119  ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.832      ;
; 0.120  ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.831      ;
; 0.124  ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.827      ;
; 0.124  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.826      ;
; 0.124  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.826      ;
; 0.152  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.799      ;
; 0.155  ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.795      ;
; 0.162  ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.789      ;
; 0.162  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.788      ;
; 0.163  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.787      ;
; 0.165  ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.973      ;
; 0.181  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.770      ;
; 0.187  ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.763      ;
; 0.192  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.192  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.214  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.924      ;
; 0.215  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.923      ;
; 0.229  ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.909      ;
; 0.238  ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.900      ;
; 0.244  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.894      ;
; 0.244  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.894      ;
; 0.267  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.684      ;
; 0.275  ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.863      ;
; 0.302  ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.836      ;
; 0.307  ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.831      ;
; 0.310  ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.641      ;
; 0.329  ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.809      ;
; 0.360  ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.591      ;
; 0.364  ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.774      ;
; 0.365  ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.578      ;
; 0.377  ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.573      ;
; 0.381  ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.570      ;
; 0.388  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.563      ;
; 0.391  ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.559      ;
; 0.398  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.552      ;
; 0.398  ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.553      ;
; 0.398  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.552      ;
; 0.406  ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.544      ;
; 0.410  ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.540      ;
; 0.411  ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.540      ;
; 0.549  ; contador:ct_mod|q_temp[7]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.394      ;
; 0.567  ; contador:ct_not_mod|q_temp[7] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.384      ;
; 0.591  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[0]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.592  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.050 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.901      ;
; 0.093 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.858      ;
; 0.096 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.855      ;
; 0.110 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.045     ; 0.832      ;
; 0.114 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.837      ;
; 0.115 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.118 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.833      ;
; 0.123 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.828      ;
; 0.125 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.826      ;
; 0.161 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.790      ;
; 0.164 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.787      ;
; 0.167 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.784      ;
; 0.170 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.969      ;
; 0.191 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.760      ;
; 0.193 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.200 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.751      ;
; 0.213 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.926      ;
; 0.216 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.923      ;
; 0.234 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.905      ;
; 0.235 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.904      ;
; 0.243 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.896      ;
; 0.245 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.894      ;
; 0.287 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.852      ;
; 0.299 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.840      ;
; 0.320 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.819      ;
; 0.357 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.782      ;
; 0.389 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.750      ;
; 0.396 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.555      ;
; 0.400 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.551      ;
; 0.402 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.549      ;
; 0.403 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.045     ; 0.539      ;
; 0.405 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.546      ;
; 0.408 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.410 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.541      ;
; 0.519 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.045     ; 0.423      ;
; 0.592 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                 ;
+-------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; Atraso:at|cont[0]                                          ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.197 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.316      ;
; 0.203 ; Atraso:at|cont[7]                                          ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.322      ;
; 0.204 ; Atraso:at|cont[7]                                          ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.323      ;
; 0.260 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.575      ;
; 0.274 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.589      ;
; 0.297 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]        ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]        ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]        ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.301 ; Atraso:at|cont[5]                                          ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; Atraso:at|cont[3]                                          ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; Atraso:at|cont[4]                                          ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]        ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.302 ; Atraso:at|cont[1]                                          ; Atraso:at|cont[1]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.421      ;
; 0.302 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]        ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.421      ;
; 0.304 ; Atraso:at|cont[0]                                          ; Atraso:at|cont[1]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.423      ;
; 0.306 ; Atraso:at|cont[2]                                          ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; Atraso:at|cont[6]                                          ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]        ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.435      ;
; 0.308 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]        ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]        ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.429      ;
; 0.312 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]        ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]        ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.317 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.318 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.319 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.438      ;
; 0.319 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.438      ;
; 0.320 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.439      ;
; 0.323 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.442      ;
; 0.323 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.638      ;
; 0.327 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.642      ;
; 0.337 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.652      ;
; 0.339 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.654      ;
; 0.382 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.697      ;
; 0.382 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.697      ;
; 0.390 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.705      ;
; 0.401 ; Atraso:at|cont[6]                                          ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.520      ;
; 0.402 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.717      ;
; 0.404 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.719      ;
; 0.416 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.731      ;
; 0.448 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]        ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.449 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]        ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.450 ; Atraso:at|cont[4]                                          ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.569      ;
; 0.450 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]        ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.569      ;
; 0.455 ; Atraso:at|cont[2]                                          ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; Atraso:at|cont[1]                                          ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; Atraso:at|cont[0]                                          ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; Atraso:at|cont[6]                                          ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.458 ; Atraso:at|cont[1]                                          ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]        ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10]      ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.585      ;
; 0.459 ; Atraso:at|cont[3]                                          ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459 ; Atraso:at|cont[5]                                          ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459 ; Atraso:at|cont[0]                                          ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]        ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]        ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.461 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]        ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]        ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.462 ; Atraso:at|cont[3]                                          ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.462 ; Atraso:at|cont[5]                                          ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.463 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]        ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.582      ;
; 0.465 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]       ; divisor_de_clock:divisor_portadora|o_clk              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]        ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.782      ;
; 0.468 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]        ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.784      ;
; 0.469 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]        ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.473 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]        ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.592      ;
; 0.473 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.592      ;
; 0.477 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.596      ;
; 0.478 ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[10] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.597      ;
; 0.478 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.597      ;
; 0.479 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.794      ;
; 0.480 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.599      ;
; 0.481 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.600      ;
; 0.483 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.798      ;
; 0.491 ; Atraso:at|cont[7]                                          ; Atraso:at|is_enable                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.610      ;
; 0.511 ; Atraso:at|cont[6]                                          ; Atraso:at|is_enable                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.630      ;
; 0.511 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]        ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.630      ;
; 0.512 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]        ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.513 ; Atraso:at|cont[4]                                          ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.513 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]        ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.514 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]        ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.633      ;
; 0.516 ; Atraso:at|cont[4]                                          ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.635      ;
+-------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                 ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.193 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[0]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.204 ; contador:ct_mod|q_temp[7]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.332      ;
; 0.205 ; contador:ct_not_mod|q_temp[7] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.325      ;
; 0.284 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.600      ;
; 0.287 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.603      ;
; 0.305 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.426      ;
; 0.311 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.432      ;
; 0.317 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.437      ;
; 0.321 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.442      ;
; 0.322 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.638      ;
; 0.323 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.443      ;
; 0.324 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.452      ;
; 0.325 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.641      ;
; 0.326 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.446      ;
; 0.337 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.457      ;
; 0.340 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.656      ;
; 0.343 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.659      ;
; 0.378 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.498      ;
; 0.388 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.704      ;
; 0.391 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.707      ;
; 0.400 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.716      ;
; 0.401 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.717      ;
; 0.403 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.719      ;
; 0.404 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.720      ;
; 0.423 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.543      ;
; 0.454 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.463 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.590      ;
; 0.472 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.593      ;
; 0.473 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.601      ;
; 0.475 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.595      ;
; 0.476 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.596      ;
; 0.479 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.599      ;
; 0.495 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.615      ;
; 0.498 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.618      ;
; 0.517 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.640      ;
; 0.529 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.649      ;
; 0.529 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.651      ;
; 0.532 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.037      ; 0.654      ;
; 0.536 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.656      ;
; 0.539 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.659      ;
; 0.542 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.662      ;
; 0.545 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.665      ;
; 0.561 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.681      ;
; 0.564 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.684      ;
; 0.575 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.695      ;
; 0.578 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.698      ;
; 0.583 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.703      ;
; 0.586 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.706      ;
; 0.608 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.728      ;
; 0.611 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.731      ;
; 0.641 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.761      ;
; 0.644 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.764      ;
; 0.707 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.827      ;
; 0.710 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.830      ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.194 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.223 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.045      ; 0.352      ;
; 0.261 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.578      ;
; 0.264 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.581      ;
; 0.291 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.045      ; 0.420      ;
; 0.299 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.420      ;
; 0.305 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.313 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.433      ;
; 0.314 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.434      ;
; 0.321 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.638      ;
; 0.324 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.641      ;
; 0.326 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.643      ;
; 0.329 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.646      ;
; 0.386 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.703      ;
; 0.389 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.706      ;
; 0.401 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.718      ;
; 0.401 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.718      ;
; 0.404 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.721      ;
; 0.404 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.721      ;
; 0.440 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.045      ; 0.569      ;
; 0.454 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.577      ;
; 0.460 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.580      ;
; 0.466 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.469 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.517 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.640      ;
; 0.532 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.535 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.655      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                       ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 0.428 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[7] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.226      ; 0.775      ;
; 0.428 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[6] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.226      ; 0.775      ;
; 0.428 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[5] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.226      ; 0.775      ;
; 0.428 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[4] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.226      ; 0.775      ;
; 0.428 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[3] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.226      ; 0.775      ;
; 0.428 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[2] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.226      ; 0.775      ;
; 0.428 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[1] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.226      ; 0.775      ;
; 0.428 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[0] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.226      ; 0.775      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                       ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                       ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 0.217 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[7] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.353      ; 0.684      ;
; 0.217 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[6] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.353      ; 0.684      ;
; 0.217 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[5] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.353      ; 0.684      ;
; 0.217 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[4] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.353      ; 0.684      ;
; 0.217 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[3] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.353      ; 0.684      ;
; 0.217 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[2] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.353      ; 0.684      ;
; 0.217 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[1] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.353      ; 0.684      ;
; 0.217 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[0] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.353      ; 0.684      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[0]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[1]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[2]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[3]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[4]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[5]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[6]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[7]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|is_enable                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_divider[2]        ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[0]       ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[10]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[0]                                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[1]                                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[2]                                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[3]                                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[4]                                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[5]                                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[6]                                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[7]                                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|is_enable                                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11]      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[1]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[2]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[3]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[4]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[5]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[6]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[7]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[8]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[9]       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[0]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[10] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[1]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[2]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider_half[3]  ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[0]|clk                  ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[1]|clk                  ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[2]|clk                  ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[3]|clk                  ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[4]|clk                  ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[5]|clk                  ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[6]|clk                  ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[7]|clk                  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[0]|clk                  ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[1]|clk                  ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[2]|clk                  ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[3]|clk                  ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[4]|clk                  ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[5]|clk                  ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[6]|clk                  ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[7]|clk                  ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; set_clock[*]   ; clk        ; 1.772 ; 2.406 ; Rise       ; clk             ;
;  set_clock[0]  ; clk        ; 1.642 ; 2.177 ; Rise       ; clk             ;
;  set_clock[1]  ; clk        ; 1.718 ; 2.400 ; Rise       ; clk             ;
;  set_clock[2]  ; clk        ; 1.772 ; 2.336 ; Rise       ; clk             ;
;  set_clock[3]  ; clk        ; 1.719 ; 2.406 ; Rise       ; clk             ;
;  set_clock[4]  ; clk        ; 1.711 ; 2.261 ; Rise       ; clk             ;
;  set_clock[5]  ; clk        ; 1.437 ; 2.104 ; Rise       ; clk             ;
;  set_clock[6]  ; clk        ; 1.626 ; 2.184 ; Rise       ; clk             ;
;  set_clock[7]  ; clk        ; 1.532 ; 2.219 ; Rise       ; clk             ;
;  set_clock[8]  ; clk        ; 1.578 ; 2.130 ; Rise       ; clk             ;
;  set_clock[9]  ; clk        ; 1.303 ; 1.969 ; Rise       ; clk             ;
;  set_clock[10] ; clk        ; 1.141 ; 1.663 ; Rise       ; clk             ;
;  set_clock[11] ; clk        ; 0.993 ; 1.561 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; set_clock[*]   ; clk        ; -0.384 ; -0.921 ; Rise       ; clk             ;
;  set_clock[0]  ; clk        ; -0.384 ; -0.921 ; Rise       ; clk             ;
;  set_clock[1]  ; clk        ; -0.655 ; -1.220 ; Rise       ; clk             ;
;  set_clock[2]  ; clk        ; -0.704 ; -1.262 ; Rise       ; clk             ;
;  set_clock[3]  ; clk        ; -0.841 ; -1.410 ; Rise       ; clk             ;
;  set_clock[4]  ; clk        ; -0.767 ; -1.324 ; Rise       ; clk             ;
;  set_clock[5]  ; clk        ; -0.491 ; -1.030 ; Rise       ; clk             ;
;  set_clock[6]  ; clk        ; -0.883 ; -1.466 ; Rise       ; clk             ;
;  set_clock[7]  ; clk        ; -0.697 ; -1.264 ; Rise       ; clk             ;
;  set_clock[8]  ; clk        ; -0.890 ; -1.462 ; Rise       ; clk             ;
;  set_clock[9]  ; clk        ; -0.602 ; -1.145 ; Rise       ; clk             ;
;  set_clock[10] ; clk        ; -0.490 ; -1.033 ; Rise       ; clk             ;
;  set_clock[11] ; clk        ; -0.732 ; -1.296 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 7.613 ; 7.639 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 7.705 ; 7.712 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 5.752 ; 5.542 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 5.379 ; 5.560 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 5.190 ; 5.029 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 4.843 ; 4.874 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 4.573 ; 4.458 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 4.410 ; 4.506 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                      ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                           ; -2.617  ; 0.188 ; 0.000    ; 0.217   ; -3.000              ;
;  clk                                       ; -2.617  ; 0.188 ; N/A      ; N/A     ; -3.000              ;
;  divisor_de_clock:divisor_moduladora|o_clk ; -0.950  ; 0.193 ; 0.000    ; 0.217   ; -1.000              ;
;  divisor_de_clock:divisor_portadora|o_clk  ; -0.700  ; 0.194 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                            ; -73.914 ; 0.0   ; 0.0      ; 0.0     ; -89.685             ;
;  clk                                       ; -61.936 ; 0.000 ; N/A      ; N/A     ; -65.685             ;
;  divisor_de_clock:divisor_moduladora|o_clk ; -8.620  ; 0.000 ; 0.000    ; 0.000   ; -16.000             ;
;  divisor_de_clock:divisor_portadora|o_clk  ; -3.358  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; set_clock[*]   ; clk        ; 3.153 ; 3.695 ; Rise       ; clk             ;
;  set_clock[0]  ; clk        ; 2.946 ; 3.328 ; Rise       ; clk             ;
;  set_clock[1]  ; clk        ; 3.105 ; 3.695 ; Rise       ; clk             ;
;  set_clock[2]  ; clk        ; 3.153 ; 3.542 ; Rise       ; clk             ;
;  set_clock[3]  ; clk        ; 3.076 ; 3.674 ; Rise       ; clk             ;
;  set_clock[4]  ; clk        ; 3.066 ; 3.435 ; Rise       ; clk             ;
;  set_clock[5]  ; clk        ; 2.601 ; 3.207 ; Rise       ; clk             ;
;  set_clock[6]  ; clk        ; 2.904 ; 3.296 ; Rise       ; clk             ;
;  set_clock[7]  ; clk        ; 2.741 ; 3.356 ; Rise       ; clk             ;
;  set_clock[8]  ; clk        ; 2.807 ; 3.175 ; Rise       ; clk             ;
;  set_clock[9]  ; clk        ; 2.371 ; 2.970 ; Rise       ; clk             ;
;  set_clock[10] ; clk        ; 2.097 ; 2.417 ; Rise       ; clk             ;
;  set_clock[11] ; clk        ; 1.793 ; 2.185 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; set_clock[*]   ; clk        ; -0.384 ; -0.886 ; Rise       ; clk             ;
;  set_clock[0]  ; clk        ; -0.384 ; -0.886 ; Rise       ; clk             ;
;  set_clock[1]  ; clk        ; -0.655 ; -1.220 ; Rise       ; clk             ;
;  set_clock[2]  ; clk        ; -0.704 ; -1.262 ; Rise       ; clk             ;
;  set_clock[3]  ; clk        ; -0.841 ; -1.410 ; Rise       ; clk             ;
;  set_clock[4]  ; clk        ; -0.767 ; -1.324 ; Rise       ; clk             ;
;  set_clock[5]  ; clk        ; -0.491 ; -1.030 ; Rise       ; clk             ;
;  set_clock[6]  ; clk        ; -0.883 ; -1.466 ; Rise       ; clk             ;
;  set_clock[7]  ; clk        ; -0.697 ; -1.264 ; Rise       ; clk             ;
;  set_clock[8]  ; clk        ; -0.890 ; -1.462 ; Rise       ; clk             ;
;  set_clock[9]  ; clk        ; -0.602 ; -1.145 ; Rise       ; clk             ;
;  set_clock[10] ; clk        ; -0.490 ; -1.033 ; Rise       ; clk             ;
;  set_clock[11] ; clk        ; -0.732 ; -1.296 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 12.881 ; 13.131 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 13.176 ; 13.139 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 9.596  ; 9.630  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 9.324  ; 9.330  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 5.190 ; 5.029 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 4.843 ; 4.874 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 4.573 ; 4.458 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 4.410 ; 4.506 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sin           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; not_sin       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; not_sin       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; not_sin       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 1037     ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 72       ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_portadora|o_clk  ; divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 1037     ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 72       ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_portadora|o_clk  ; divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                 ;
+------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------------------+----------+----------+----------+----------+
; clk        ; divisor_de_clock:divisor_moduladora|o_clk ; 8        ; 0        ; 0        ; 0        ;
+------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                  ;
+------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------------------+----------+----------+----------+----------+
; clk        ; divisor_de_clock:divisor_moduladora|o_clk ; 8        ; 0        ; 0        ; 0        ;
+------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 155   ; 155  ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Feb 09 15:50:38 2023
Info: Command: quartus_sta SineWaveGenerator -c SineWaveGenerator
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SineWaveGenerator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor_de_clock:divisor_moduladora|o_clk divisor_de_clock:divisor_moduladora|o_clk
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name divisor_de_clock:divisor_portadora|o_clk divisor_de_clock:divisor_portadora|o_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.617
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.617             -61.936 clk 
    Info (332119):    -0.950              -8.620 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.700              -3.358 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
    Info (332119):     0.360               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.361               0.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case recovery slack is 0.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.000               0.000 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case removal slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.000 clk 
    Info (332119):    -1.000             -16.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.232
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.232             -51.891 clk 
    Info (332119):    -0.724              -6.128 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.507              -2.244 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
    Info (332119):     0.320               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.320               0.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case recovery slack is 0.063
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.063               0.000 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case removal slack is 0.456
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.456               0.000 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.000 clk 
    Info (332119):    -1.000             -16.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.989
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.989             -18.520 clk 
    Info (332119):    -0.104              -0.198 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.050               0.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.188               0.000 clk 
    Info (332119):     0.193               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.194               0.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case recovery slack is 0.428
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.428               0.000 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case removal slack is 0.217
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.217               0.000 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -65.685 clk 
    Info (332119):    -1.000             -16.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4618 megabytes
    Info: Processing ended: Thu Feb 09 15:50:41 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


