//-------------------------------------------------------------Design-----------------------------------------------------------------
module encoder(input [3:0] D,output reg y0,y1);
  /*always @(*) begin 
    if (D==4'b0001) 
    {y0,y1}={1'b0,1'b0};
    else if  (D==4'b0010) 
        {y0,y1}={1'b0,1'b1};
    else if  (D==4'b0100) 
        {y0,y1}={1'b1,1'b10};
    else
         {y0,y1}={1'b1,1'b1};
  end */
//or---------------------or------------------------or--------------
    always @(*) begin
      case(D)
        4'b0001:{y0,y1}={1'b0,1'b0};
        4'b0010:{y0,y1}={1'b0,1'b1};
        4'b0100:{y0,y1}={1'b1,1'b0};               
        4'b1000:{y0,y1}={1'b1,1'b1};
      endcase
    end
endmodule
//-------------------------------------------------------test_bench-------------------------------------------------------------
module tb; 
  reg [3:0] D;
   wire y0,y1 ;

  encoder  e(D,y0,y1);
initial begin 
  $monitor ("D=%b-->y0=%b ,y1=%b",D,y0,y1);
#1;
  D=4'b0001;   #1;
  D=4'b0010; ;#1;
  D=4'b0100; ;#1;
  D=4'b1000; ;#1;
//--------or-------------or--------------------------
 /*repeat (10) begin
D=$random ;
#7;
  end */
end
  endmodule
