============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 27 2024  11:25:12 pm
  Module:                 FADD_dual_mode_pipelined
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

        Instance                 Module          Cell Count  Cell Area  Net Area   Total Area   Wireload  
----------------------------------------------------------------------------------------------------------
FADD_dual_mode_pipelined                               6754  12666.774     0.000    12666.774 <none> (D)  
  a_module               align_mantisa                  823   1321.488     0.000     1321.488 <none> (D)  
  e_module               Extract                        957   1417.385     0.000     1417.385 <none> (D)  
  n_module               Normalization                  897   1358.749     0.000     1358.749 <none> (D)  
  o_module               Operation                      699   1138.518     0.000     1138.518 <none> (D)  
  p0                     pipeline_extract_align         570   1356.372     0.000     1356.372 <none> (D)  
  p1                     pipeline_align_op              427   1169.640     0.000     1169.640 <none> (D)  
  p2                     pipeline_op_norm               302    740.772     0.000      740.772 <none> (D)  
  p3                     pipeline_norm_res              450   1290.366     0.000     1290.366 <none> (D)  
  p4                     pipeline_res_out               209    605.682     0.000      605.682 <none> (D)  
  r_module               Result_and_exception          1379   2170.674     0.000     2170.674 <none> (D)  
  (D) = wireload is default in technology library
