Fitter report for DE2Gen1x1If64
Mon Jun 26 01:23:08 2017
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. GXB Receiver Summary
 22. GXB Receiver Channel
 23. GXB Transmitter Summary
 24. GXB Transmitter Channel
 25. PCI Express Hard-IP Blocks
 26. Fitter Resource Utilization by Entity
 27. Delay Chain Summary
 28. Pad To Core Delay Chain Fanout
 29. Control Signals
 30. Global & Other Fast Signals
 31. Non-Global High Fan-Out Signals
 32. Fitter RAM Summary
 33. Fitter DSP Block Usage Summary
 34. DSP Block Details
 35. Routing Usage Summary
 36. LAB Logic Elements
 37. LAB-wide Signals
 38. LAB Signals Sourced
 39. LAB Signals Sourced Out
 40. LAB Distinct Inputs
 41. I/O Rules Summary
 42. I/O Rules Details
 43. I/O Rules Matrix
 44. Fitter Device Options
 45. Operating Settings and Conditions
 46. Estimated Delay Added for Hold Timing Summary
 47. Estimated Delay Added for Hold Timing Details
 48. Fitter Messages
 49. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Jun 26 01:23:08 2017      ;
; Quartus II 64-Bit Version          ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                      ; DE2Gen1x1If64                              ;
; Top-level Entity Name              ; DE2Gen1x1If64                              ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX150DF31C7                            ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 16,474 / 149,760 ( 11 % )                  ;
;     Total combinational functions  ; 13,319 / 149,760 ( 9 % )                   ;
;     Dedicated logic registers      ; 8,792 / 149,760 ( 6 % )                    ;
; Total registers                    ; 8792                                       ;
; Total pins                         ; 37 / 508 ( 7 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 3,451,591 / 6,635,520 ( 52 % )             ;
; Embedded Multiplier 9-bit elements ; 84 / 720 ( 12 % )                          ;
; Total GXB Receiver Channel PCS     ; 1 / 8 ( 13 % )                             ;
; Total GXB Receiver Channel PMA     ; 1 / 8 ( 13 % )                             ;
; Total GXB Transmitter Channel PCS  ; 1 / 8 ( 13 % )                             ;
; Total GXB Transmitter Channel PMA  ; 1 / 8 ( 13 % )                             ;
; Total PLLs                         ; 2 / 8 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX150DF31C7                       ;                                       ;
; Maximum processors allowed for parallel compilation                        ; 10                                    ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; LED_G[0]  ; Missing drive strength and slew rate ;
; LED_G[1]  ; Missing drive strength and slew rate ;
; LED_G[2]  ; Missing drive strength and slew rate ;
; LED_G[3]  ; Missing drive strength and slew rate ;
; LED_G[4]  ; Missing drive strength and slew rate ;
; LED_G[5]  ; Missing drive strength and slew rate ;
; LED_G[6]  ; Missing drive strength and slew rate ;
; LED_G[7]  ; Missing drive strength and slew rate ;
; LED_G[8]  ; Missing drive strength and slew rate ;
; LED_R[0]  ; Missing drive strength and slew rate ;
; LED_R[1]  ; Missing drive strength and slew rate ;
; LED_R[2]  ; Missing drive strength and slew rate ;
; LED_R[3]  ; Missing drive strength and slew rate ;
; LED_R[4]  ; Missing drive strength and slew rate ;
; LED_R[5]  ; Missing drive strength and slew rate ;
; LED_R[6]  ; Missing drive strength and slew rate ;
; LED_R[7]  ; Missing drive strength and slew rate ;
; LED_R[8]  ; Missing drive strength and slew rate ;
; LED_R[9]  ; Missing drive strength and slew rate ;
; LED_R[10] ; Missing drive strength and slew rate ;
; LED_R[11] ; Missing drive strength and slew rate ;
; LED_R[12] ; Missing drive strength and slew rate ;
; LED_R[13] ; Missing drive strength and slew rate ;
; LED_R[14] ; Missing drive strength and slew rate ;
; LED_R[15] ; Missing drive strength and slew rate ;
; LED_R[16] ; Missing drive strength and slew rate ;
; LED_R[17] ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; chnl_tester:test_channels[0].chnl_tester_i|cols[0]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[0]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[0]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[0]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[0]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[0]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[0]~_Duplicate_2                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[0]~_Duplicate_2                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[0]~_Duplicate_3                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[1]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[1]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[1]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[1]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[1]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[1]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[1]~_Duplicate_2                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[1]~_Duplicate_2                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[1]~_Duplicate_3                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[2]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[2]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[2]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[2]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[2]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[2]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[2]~_Duplicate_2                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[2]~_Duplicate_2                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[2]~_Duplicate_3                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[3]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[3]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[3]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[3]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[3]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[3]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[3]~_Duplicate_2                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[3]~_Duplicate_2                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[3]~_Duplicate_3                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[4]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[4]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[4]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[4]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[4]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[4]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[4]~_Duplicate_2                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[4]~_Duplicate_2                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[4]~_Duplicate_3                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[5]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[5]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[5]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[5]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[5]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[5]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[5]~_Duplicate_2                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[5]~_Duplicate_2                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[5]~_Duplicate_3                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[6]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[6]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[6]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[6]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[6]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[6]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[6]~_Duplicate_2                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[6]~_Duplicate_2                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[6]~_Duplicate_3                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[7]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[7]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[7]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[7]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[7]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[7]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[7]~_Duplicate_2                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[7]~_Duplicate_2                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[7]~_Duplicate_3                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[8]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[8]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[8]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[8]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[8]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[8]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[8]~_Duplicate_2                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[8]~_Duplicate_2                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[8]~_Duplicate_3                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[9]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[9]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[9]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[9]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[9]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[9]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[9]~_Duplicate_2                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[9]~_Duplicate_2                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[9]~_Duplicate_3                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[10]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[10]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[10]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[10]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[10]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[10]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[10]~_Duplicate_2                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[10]~_Duplicate_2                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[10]~_Duplicate_3                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[11]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[11]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[11]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[11]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[11]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[11]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[11]~_Duplicate_2                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[11]~_Duplicate_2                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[11]~_Duplicate_3                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[12]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[12]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[12]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[12]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[12]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[12]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[12]~_Duplicate_2                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[12]~_Duplicate_2                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[12]~_Duplicate_3                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[13]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[13]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[13]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[13]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[13]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[13]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[13]~_Duplicate_2                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[13]~_Duplicate_2                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[13]~_Duplicate_3                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[14]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[14]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[14]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[14]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[14]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[14]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[14]~_Duplicate_2                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[14]~_Duplicate_2                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[14]~_Duplicate_3                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[15]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[15]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[15]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[15]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[15]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[15]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[15]~_Duplicate_2                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[15]~_Duplicate_2                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[15]~_Duplicate_3                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[16]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[16]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[16]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[16]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[16]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[16]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[16]~_Duplicate_2                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[16]~_Duplicate_2                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[16]~_Duplicate_3                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[17]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[17]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[17]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[17]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[17]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[17]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[18]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[18]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[18]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[18]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[18]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[18]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[19]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[19]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[19]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[19]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[19]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[19]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[20]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[20]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[20]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[20]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[20]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[20]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[21]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[21]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[21]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[21]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[21]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[21]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[22]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[22]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[22]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[22]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[22]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[22]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[23]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[23]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[23]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[23]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[23]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[23]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[24]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[24]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[24]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[24]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[24]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[24]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[25]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[25]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[25]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[25]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[25]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[25]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[26]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[26]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[26]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[26]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[26]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[26]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[27]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[27]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[27]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[27]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[27]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[27]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[28]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[28]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[28]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[28]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[28]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[28]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[29]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[29]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[29]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[29]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[29]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[29]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[30]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[30]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[30]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[30]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[30]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|cols[30]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][0]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[0]                                           ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][1]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[1]                                           ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][2]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[2]                                           ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][3]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[3]                                           ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][4]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[4]                                           ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][5]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[5]                                           ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][6]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[6]                                           ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][7]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[7]                                           ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][0]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[8]                                           ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][1]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[9]                                           ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][2]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[10]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][3]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[11]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][4]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[12]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][5]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[13]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][6]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[14]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][7]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[15]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][0]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[16]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][1]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[17]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][2]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[18]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][3]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[19]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][4]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[20]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][5]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[21]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][6]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[22]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][7]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[23]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][0]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[24]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][1]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[25]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][2]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[26]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][3]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[27]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][4]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[28]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][5]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[29]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][6]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[30]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][7]                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|q_b[31]                                          ; PORTBDATAOUT     ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[0]                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[0]                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[0]~_Duplicate_1                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[0]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[0]~_Duplicate_1                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[0]~_Duplicate_2                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[0]~_Duplicate_2                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[0]~_Duplicate_2                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[0]~_Duplicate_3                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[0]~_Duplicate_3                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[0]~_Duplicate_3                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[0]~_Duplicate_4                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[1]                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[1]                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[1]~_Duplicate_1                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[1]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[1]~_Duplicate_1                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[1]~_Duplicate_2                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[1]~_Duplicate_2                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[1]~_Duplicate_2                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[1]~_Duplicate_3                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[1]~_Duplicate_3                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[1]~_Duplicate_3                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[1]~_Duplicate_4                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[2]                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[2]                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[2]~_Duplicate_1                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[2]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[2]~_Duplicate_1                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[2]~_Duplicate_2                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[2]~_Duplicate_2                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[2]~_Duplicate_2                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[2]~_Duplicate_3                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[2]~_Duplicate_3                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[2]~_Duplicate_3                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[2]~_Duplicate_4                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[3]                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[3]                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[3]~_Duplicate_1                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[3]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[3]~_Duplicate_1                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[3]~_Duplicate_2                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[3]~_Duplicate_2                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[3]~_Duplicate_2                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[3]~_Duplicate_3                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[3]~_Duplicate_3                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[3]~_Duplicate_3                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[3]~_Duplicate_4                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[4]                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[4]                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[4]~_Duplicate_1                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[4]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[4]~_Duplicate_1                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[4]~_Duplicate_2                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[4]~_Duplicate_2                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[4]~_Duplicate_2                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[4]~_Duplicate_3                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[4]~_Duplicate_3                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[4]~_Duplicate_3                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[4]~_Duplicate_4                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[5]                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[5]                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[5]~_Duplicate_1                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[5]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[5]~_Duplicate_1                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[5]~_Duplicate_2                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[5]~_Duplicate_2                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[5]~_Duplicate_2                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[5]~_Duplicate_3                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[5]~_Duplicate_3                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[5]~_Duplicate_3                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[5]~_Duplicate_4                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[6]                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[6]                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[6]~_Duplicate_1                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[6]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[6]~_Duplicate_1                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[6]~_Duplicate_2                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[6]~_Duplicate_2                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[6]~_Duplicate_2                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[6]~_Duplicate_3                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[6]~_Duplicate_3                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[6]~_Duplicate_3                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[6]~_Duplicate_4                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[7]                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[7]                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[7]~_Duplicate_1                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[7]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[7]~_Duplicate_1                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[7]~_Duplicate_2                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[7]~_Duplicate_2                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[7]~_Duplicate_2                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[7]~_Duplicate_3                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[7]~_Duplicate_3                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[7]~_Duplicate_3                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[7]~_Duplicate_4                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[8]                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[8]                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[8]~_Duplicate_1                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[8]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[8]~_Duplicate_1                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[8]~_Duplicate_2                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[8]~_Duplicate_2                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[8]~_Duplicate_2                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[8]~_Duplicate_3                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[8]~_Duplicate_3                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[8]~_Duplicate_3                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[8]~_Duplicate_4                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[9]                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[9]                                                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[9]~_Duplicate_1                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[9]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[9]~_Duplicate_1                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[9]~_Duplicate_2                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[9]~_Duplicate_2                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[9]~_Duplicate_2                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[9]~_Duplicate_3                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[9]~_Duplicate_3                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[9]~_Duplicate_3                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[9]~_Duplicate_4                                                                                                                              ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[10]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[10]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[10]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[10]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[10]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[10]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[10]~_Duplicate_2                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[10]~_Duplicate_2                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[10]~_Duplicate_3                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[10]~_Duplicate_3                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[10]~_Duplicate_3                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[10]~_Duplicate_4                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[11]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[11]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[11]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[11]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[11]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[11]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[11]~_Duplicate_2                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[11]~_Duplicate_2                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[11]~_Duplicate_3                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[11]~_Duplicate_3                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[11]~_Duplicate_3                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[11]~_Duplicate_4                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[12]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[12]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[12]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[12]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[12]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[12]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[12]~_Duplicate_2                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[12]~_Duplicate_2                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[12]~_Duplicate_3                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[12]~_Duplicate_3                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[12]~_Duplicate_3                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[12]~_Duplicate_4                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[13]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[13]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[13]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[13]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[13]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[13]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[13]~_Duplicate_2                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[13]~_Duplicate_2                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[13]~_Duplicate_3                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[13]~_Duplicate_3                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[13]~_Duplicate_3                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[13]~_Duplicate_4                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[14]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[14]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[14]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[14]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[14]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[14]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[14]~_Duplicate_2                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[14]~_Duplicate_2                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[14]~_Duplicate_3                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[14]~_Duplicate_3                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[14]~_Duplicate_3                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[14]~_Duplicate_4                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[15]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[15]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[15]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[15]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[15]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[15]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[15]~_Duplicate_2                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[15]~_Duplicate_2                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[15]~_Duplicate_3                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[15]~_Duplicate_3                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[15]~_Duplicate_3                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[15]~_Duplicate_4                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[16]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[16]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[16]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[16]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[16]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[16]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[16]~_Duplicate_2                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[16]~_Duplicate_2                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[16]~_Duplicate_3                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[16]~_Duplicate_3                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[16]~_Duplicate_3                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[16]~_Duplicate_4                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[17]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[17]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[17]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[17]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[17]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[17]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[17]~_Duplicate_2                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[17]~_Duplicate_2                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[17]~_Duplicate_3                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[17]~_Duplicate_3                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[17]~_Duplicate_3                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[17]~_Duplicate_4                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[18]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[18]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[18]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[18]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[18]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[18]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[19]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[19]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[19]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[19]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[19]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[19]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[20]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[20]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[20]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[20]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[20]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[20]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[21]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[21]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[21]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[21]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[21]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[21]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[22]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[22]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[22]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[22]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[22]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[22]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[23]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[23]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[23]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[23]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[23]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[23]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[24]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[24]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[24]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[24]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[24]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[24]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[25]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[25]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[25]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[25]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[25]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[25]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[26]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[26]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[26]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[26]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[26]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[26]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[27]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[27]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[27]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[27]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[27]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[27]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[28]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[28]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[28]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[28]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[28]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[28]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[29]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[29]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[29]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[29]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[29]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[29]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[30]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[30]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[30]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[30]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[30]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[30]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[31]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[31]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[31]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[31]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAB            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[31]~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[31]~_Duplicate_2                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[18]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[18]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[18]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[19]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[19]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[19]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[20]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[20]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[20]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[21]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[21]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[21]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[22]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[22]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[22]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[23]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[23]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[23]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[24]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[24]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[24]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[25]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[25]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[25]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[26]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[26]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[26]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[27]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[27]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[27]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[28]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[28]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[28]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[29]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[29]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[29]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[30]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[30]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[30]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[31]                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5                                                                            ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[31]                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|j[31]~_Duplicate_1                                                                                                                             ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[0]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[0]                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[0]~_Duplicate_1                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[0]~_Duplicate_1                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[0]~_Duplicate_1                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[0]~_Duplicate_2                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[1]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[1]                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[1]~_Duplicate_1                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[1]~_Duplicate_1                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[1]~_Duplicate_1                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[1]~_Duplicate_2                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[2]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[2]                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[2]~_Duplicate_1                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[2]~_Duplicate_1                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[2]~_Duplicate_1                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[2]~_Duplicate_2                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[3]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[3]                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[3]~_Duplicate_1                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[3]~_Duplicate_1                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[3]~_Duplicate_1                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[3]~_Duplicate_2                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[4]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[4]                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[4]~_Duplicate_1                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[4]~_Duplicate_1                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[4]~_Duplicate_1                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[4]~_Duplicate_2                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[5]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[5]                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[5]~_Duplicate_1                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[5]~_Duplicate_1                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[5]~_Duplicate_1                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[5]~_Duplicate_2                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[6]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[6]                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[6]~_Duplicate_1                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[6]~_Duplicate_1                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[6]~_Duplicate_1                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[6]~_Duplicate_2                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[7]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[7]                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[7]~_Duplicate_1                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[7]~_Duplicate_1                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[7]~_Duplicate_1                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[7]~_Duplicate_2                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[8]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[8]                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[8]~_Duplicate_1                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[8]~_Duplicate_1                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[8]~_Duplicate_1                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[8]~_Duplicate_2                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[9]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[9]                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[9]~_Duplicate_1                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[9]~_Duplicate_1                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[9]~_Duplicate_1                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[9]~_Duplicate_2                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[10]                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[10]                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[10]~_Duplicate_1                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[10]~_Duplicate_1                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[10]~_Duplicate_1                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[10]~_Duplicate_2                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[11]                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[11]                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[11]~_Duplicate_1                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[11]~_Duplicate_1                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[11]~_Duplicate_1                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[11]~_Duplicate_2                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[12]                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[12]                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[12]~_Duplicate_1                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[12]~_Duplicate_1                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[12]~_Duplicate_1                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[12]~_Duplicate_2                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[13]                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[13]                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[13]~_Duplicate_1                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[13]~_Duplicate_1                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[13]~_Duplicate_1                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[13]~_Duplicate_2                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[14]                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[14]                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[14]~_Duplicate_1                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[14]~_Duplicate_1                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[14]~_Duplicate_1                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[14]~_Duplicate_2                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[15]                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[15]                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[15]~_Duplicate_1                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[15]~_Duplicate_1                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[15]~_Duplicate_1                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[15]~_Duplicate_2                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[16]                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[16]                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[16]~_Duplicate_1                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[16]~_Duplicate_1                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[16]~_Duplicate_1                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[16]~_Duplicate_2                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[17]                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[17]                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[17]~_Duplicate_1                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[17]~_Duplicate_1                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[17]~_Duplicate_1                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[17]~_Duplicate_2                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[18]                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult5                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[18]                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[18]~_Duplicate_1                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[19]                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult5                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[19]                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[19]~_Duplicate_1                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[20]                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult5                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[20]                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[20]~_Duplicate_1                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[21]                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult5                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[21]                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[21]~_Duplicate_1                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[22]                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult5                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[22]                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[22]~_Duplicate_1                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[23]                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult5                                                                                               ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[23]                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|y_old[23]~_Duplicate_1                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[0]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[0]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[0]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[0]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[0]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[0]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[1]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[1]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[1]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[1]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[1]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[1]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[2]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[2]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[2]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[2]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[2]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[2]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[3]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[3]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[3]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[3]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[3]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[3]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[4]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[4]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[4]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[4]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[4]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[4]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[5]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[5]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[5]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[5]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[5]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[5]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[6]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[6]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[6]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[6]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[6]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[6]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[7]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[7]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[7]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[7]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[7]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[7]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[8]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[8]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[8]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[8]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[8]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[8]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[9]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[9]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[9]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[9]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[9]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[9]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[10]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[10]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[10]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[10]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[10]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[10]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[11]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[11]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[11]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[11]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[11]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[11]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[12]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[12]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[12]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[12]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[12]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[12]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[13]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[13]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[13]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[13]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[13]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[13]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[14]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[14]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[14]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[14]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[14]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[14]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[15]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[15]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[15]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[15]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[15]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[15]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[16]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[16]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[16]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[16]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[16]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[16]~_Duplicate_2                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[17]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[17]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[17]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[18]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[18]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[18]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[19]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[19]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[19]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[20]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[20]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[20]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[21]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[21]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[21]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[22]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[22]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[22]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[23]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[23]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[23]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[24]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[24]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[24]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[25]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[25]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[25]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[26]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[26]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[26]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[27]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[27]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[27]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[28]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[28]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[28]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[29]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[29]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[29]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[30]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                                                                                              ; DATAA            ;                       ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[30]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; chnl_tester:test_channels[0].chnl_tester_i|rows[30]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a0                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a1                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a2                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a3                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a4                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a5                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a6                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a7                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a8                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a9                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a10                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a11                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a12                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a13                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a14                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a15                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a16                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a17                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a18                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a19                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a20                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a21                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a22                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a23                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a24                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a25                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a26                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a27                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a28                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a29                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a30                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a31                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[32] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a32                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[33] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a33                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[34] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a34                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[35] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a35                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[36] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a36                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[37] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a37                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[38] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a38                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[39] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a39                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[40] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a40                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[41] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a41                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[42] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a42                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[43] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a43                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[44] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a44                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[45] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a45                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[46] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a46                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[47] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a47                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[48] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a48                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[49] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a49                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[50] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a50                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[51] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a51                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[52] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a52                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[53] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a53                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[54] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a54                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[55] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a55                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[56] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a56                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[57] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a57                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[58] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a58                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[59] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a59                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[60] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a60                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[61] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a61                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[62] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a62                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|rData[63] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a63                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a0                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a1                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a2                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a3                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a4                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a5                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a6                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a7                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a8                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a9                       ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a10                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a11                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a12                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a13                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a14                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a15                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a16                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a17                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a18                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a19                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a20                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a21                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a22                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a23                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a24                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a25                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a26                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a27                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a28                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a29                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a30                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a31                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[32] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a32                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[33] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a33                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[34] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a34                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[35] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a35                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[36] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a36                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[37] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a37                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[38] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a38                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[39] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a39                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[40] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a40                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[41] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a41                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[42] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a42                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[43] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a43                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[44] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a44                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[45] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a45                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[46] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a46                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[47] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a47                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[48] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a48                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[49] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a49                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[50] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a50                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[51] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a51                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[52] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a52                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[53] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a53                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[54] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a54                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[55] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a55                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[56] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a56                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[57] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a57                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[58] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a58                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[59] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a59                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[60] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a60                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[61] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a61                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[62] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a62                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|rData[63] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a63                      ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[0]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[1]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[2]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[3]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[4]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[5]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[6]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[7]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[8]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[9]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[10]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[11]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[12]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[13]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[14]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a14 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[15]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a15 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[16]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a16 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[17]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a17 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[18]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a18 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[19]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a19 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[20]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a20 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[21]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a21 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[22]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a22 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[23]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a23 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[24]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a24 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[25]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a25 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[26]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a26 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[27]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a27 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[28]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a28 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[29]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a29 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[30]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a30 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[31]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a31 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[32]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a32 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[33]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a33 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[34]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a34 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[35]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a35 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[36]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a36 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[37]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a37 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[38]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a38 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[39]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a39 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[40]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a40 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[41]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a41 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[42]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a42 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[43]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a43 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[44]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a44 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[45]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a45 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[46]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a46 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[47]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a47 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[48]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a48 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[49]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a49 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[50]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a50 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[51]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a51 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[52]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a52 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[53]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a53 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[54]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a54 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[55]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a55 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[56]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a56 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[57]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a57 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[58]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a58 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[59]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a59 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[60]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a60 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[61]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a61 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[62]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a62 ; PORTBDATAOUT     ;                       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoData[63]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a63 ; PORTBDATAOUT     ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                             ;
+--------------+----------------+--------------+-----------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To      ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+-----------------+---------------+----------------+
; Location     ;                ;              ; CLOCK2_50       ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK3_50       ; PIN_V11       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_50        ; PIN_AJ16      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[0]    ; PIN_AG7       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10]   ; PIN_AH6       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11]   ; PIN_AE11      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[12]   ; PIN_AE10      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]    ; PIN_AJ7       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]    ; PIN_AG8       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]    ; PIN_AH8       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]    ; PIN_AE16      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]    ; PIN_AF16      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]    ; PIN_AE14      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]    ; PIN_AE15      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]    ; PIN_AE13      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]    ; PIN_AE12      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[0]      ; PIN_AH5       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[1]      ; PIN_AG6       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N      ; PIN_AJ4       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE        ; PIN_AD6       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK        ; PIN_AE6       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N       ; PIN_AG5       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[0]     ; PIN_AF10      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[1]     ; PIN_AB14      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[2]     ; PIN_AH15      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[3]     ; PIN_AH10      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]      ; PIN_AD10      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]     ; PIN_AF12      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]     ; PIN_AG9       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]     ; PIN_AA13      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]     ; PIN_AB11      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]     ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]     ; PIN_AA15      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[16]     ; PIN_AH11      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[17]     ; PIN_AG11      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[18]     ; PIN_AH12      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[19]     ; PIN_AG12      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]      ; PIN_AD9       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[20]     ; PIN_AH13      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[21]     ; PIN_AG13      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[22]     ; PIN_AG14      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[23]     ; PIN_AH14      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[24]     ; PIN_AH9       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[25]     ; PIN_AK8       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[26]     ; PIN_AG10      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[27]     ; PIN_AK7       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[28]     ; PIN_AH7       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[29]     ; PIN_AK6       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]      ; PIN_AE9       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[30]     ; PIN_AJ6       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[31]     ; PIN_AK5       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]      ; PIN_AE8       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]      ; PIN_AE7       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]      ; PIN_AF7       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]      ; PIN_AF6       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]      ; PIN_AF9       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]      ; PIN_AB13      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]      ; PIN_AF13      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N      ; PIN_AK4       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N       ; PIN_AK3       ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SCLK    ; PIN_AG27      ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SDAT    ; PIN_AG25      ; QSF Assignment ;
; Location     ;                ;              ; ENET_GTX_CLK    ; PIN_A12       ; QSF Assignment ;
; Location     ;                ;              ; ENET_INT_N      ; PIN_E16       ; QSF Assignment ;
; Location     ;                ;              ; ENET_LINK100    ; PIN_F5        ; QSF Assignment ;
; Location     ;                ;              ; ENET_MDC        ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; ENET_MDIO       ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; ENET_RST_N      ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; ENET_RX_CLK     ; PIN_L15       ; QSF Assignment ;
; Location     ;                ;              ; ENET_RX_COL     ; PIN_G15       ; QSF Assignment ;
; Location     ;                ;              ; ENET_RX_CRS     ; PIN_D6        ; QSF Assignment ;
; Location     ;                ;              ; ENET_RX_DATA[0] ; PIN_F15       ; QSF Assignment ;
; Location     ;                ;              ; ENET_RX_DATA[1] ; PIN_E13       ; QSF Assignment ;
; Location     ;                ;              ; ENET_RX_DATA[2] ; PIN_A5        ; QSF Assignment ;
; Location     ;                ;              ; ENET_RX_DATA[3] ; PIN_B7        ; QSF Assignment ;
; Location     ;                ;              ; ENET_RX_DV      ; PIN_A8        ; QSF Assignment ;
; Location     ;                ;              ; ENET_RX_ER      ; PIN_D11       ; QSF Assignment ;
; Location     ;                ;              ; ENET_TX_CLK     ; PIN_F13       ; QSF Assignment ;
; Location     ;                ;              ; ENET_TX_DATA[0] ; PIN_B12       ; QSF Assignment ;
; Location     ;                ;              ; ENET_TX_DATA[1] ; PIN_E7        ; QSF Assignment ;
; Location     ;                ;              ; ENET_TX_DATA[2] ; PIN_C13       ; QSF Assignment ;
; Location     ;                ;              ; ENET_TX_DATA[3] ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; ENET_TX_EN      ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; ENET_TX_ER      ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; FAN_CTRL        ; PIN_AF28      ; QSF Assignment ;
; Location     ;                ;              ; FL_CE_N         ; PIN_AG19      ; QSF Assignment ;
; Location     ;                ;              ; FL_OE_N         ; PIN_AJ19      ; QSF Assignment ;
; Location     ;                ;              ; FL_RESET_N      ; PIN_AG18      ; QSF Assignment ;
; Location     ;                ;              ; FL_RY           ; PIN_AF19      ; QSF Assignment ;
; Location     ;                ;              ; FL_WE_N         ; PIN_AG17      ; QSF Assignment ;
; Location     ;                ;              ; FL_WP_N         ; PIN_AK18      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[10]     ; PIN_AH21      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[11]     ; PIN_AG21      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[12]     ; PIN_AG22      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[13]     ; PIN_AD22      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[14]     ; PIN_AE24      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[15]     ; PIN_AD23      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[16]     ; PIN_AB21      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[17]     ; PIN_AH17      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[18]     ; PIN_AE17      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[19]     ; PIN_AG20      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[1]      ; PIN_AB22      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[20]     ; PIN_AK20      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[21]     ; PIN_AE19      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[22]     ; PIN_AA16      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[23]     ; PIN_AF15      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[24]     ; PIN_AG15      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[25]     ; PIN_Y17       ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[26]     ; PIN_AB16      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[2]      ; PIN_AH19      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[3]      ; PIN_AK19      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[4]      ; PIN_AJ18      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[5]      ; PIN_AA18      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[6]      ; PIN_AH18      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[7]      ; PIN_AK17      ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[8]      ; PIN_Y20       ; QSF Assignment ;
; Location     ;                ;              ; FS_ADDR[9]      ; PIN_AK21      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[0]        ; PIN_AK29      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[10]       ; PIN_AA20      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[11]       ; PIN_AE21      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[12]       ; PIN_AH22      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[13]       ; PIN_AJ24      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[14]       ; PIN_AE22      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[15]       ; PIN_AK28      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[16]       ; PIN_AK9       ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[17]       ; PIN_AJ10      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[18]       ; PIN_AK11      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[19]       ; PIN_AK12      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[1]        ; PIN_AE23      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[20]       ; PIN_AJ13      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[21]       ; PIN_AK15      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[22]       ; PIN_AC16      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[23]       ; PIN_AH16      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[24]       ; PIN_AG16      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[25]       ; PIN_AD16      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[26]       ; PIN_AJ15      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[27]       ; PIN_AK14      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[28]       ; PIN_AK13      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[29]       ; PIN_AJ12      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[2]        ; PIN_AH24      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[30]       ; PIN_AK10      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[31]       ; PIN_AJ9       ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[3]        ; PIN_AH23      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[4]        ; PIN_AA21      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[5]        ; PIN_AE20      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[6]        ; PIN_Y19       ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[7]        ; PIN_AA17      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[8]        ; PIN_AB17      ; QSF Assignment ;
; Location     ;                ;              ; FS_DQ[9]        ; PIN_Y18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[0]         ; PIN_G16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[10]        ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[11]        ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[12]        ; PIN_D23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[13]        ; PIN_D24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[14]        ; PIN_B28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[15]        ; PIN_C25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[16]        ; PIN_C26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[17]        ; PIN_D28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[18]        ; PIN_D25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[19]        ; PIN_F20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[1]         ; PIN_F17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[20]        ; PIN_E21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[21]        ; PIN_F23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[22]        ; PIN_G20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[23]        ; PIN_F22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[24]        ; PIN_G22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[25]        ; PIN_G24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[26]        ; PIN_G23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[27]        ; PIN_A25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[28]        ; PIN_A26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[29]        ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[2]         ; PIN_D18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[30]        ; PIN_A28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[31]        ; PIN_A27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[32]        ; PIN_B30       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[33]        ; PIN_AG28      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[34]        ; PIN_AG26      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[35]        ; PIN_Y21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[3]         ; PIN_F18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[4]         ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[5]         ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[6]         ; PIN_F19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[7]         ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[8]         ; PIN_B21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[9]         ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; G_SENSOR_INT1   ; PIN_AC30      ; QSF Assignment ;
; Location     ;                ;              ; G_SENSOR_SCLK   ; PIN_AK27      ; QSF Assignment ;
; Location     ;                ;              ; G_SENSOR_SDAT   ; PIN_AK26      ; QSF Assignment ;
; Location     ;                ;              ; HEX0[0]         ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[1]         ; PIN_E12       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[2]         ; PIN_G11       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[3]         ; PIN_F11       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[4]         ; PIN_F16       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[5]         ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[6]         ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[0]         ; PIN_G14       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[1]         ; PIN_B13       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[2]         ; PIN_G13       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[3]         ; PIN_F12       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[4]         ; PIN_G12       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[5]         ; PIN_J9        ; QSF Assignment ;
; Location     ;                ;              ; HEX1[6]         ; PIN_G10       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[0]         ; PIN_G8        ; QSF Assignment ;
; Location     ;                ;              ; HEX2[1]         ; PIN_G7        ; QSF Assignment ;
; Location     ;                ;              ; HEX2[2]         ; PIN_F7        ; QSF Assignment ;
; Location     ;                ;              ; HEX2[3]         ; PIN_AG30      ; QSF Assignment ;
; Location     ;                ;              ; HEX2[4]         ; PIN_F6        ; QSF Assignment ;
; Location     ;                ;              ; HEX2[5]         ; PIN_F4        ; QSF Assignment ;
; Location     ;                ;              ; HEX2[6]         ; PIN_F10       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[0]         ; PIN_D10       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[1]         ; PIN_D7        ; QSF Assignment ;
; Location     ;                ;              ; HEX3[2]         ; PIN_E6        ; QSF Assignment ;
; Location     ;                ;              ; HEX3[3]         ; PIN_E4        ; QSF Assignment ;
; Location     ;                ;              ; HEX3[4]         ; PIN_E3        ; QSF Assignment ;
; Location     ;                ;              ; HEX3[5]         ; PIN_D5        ; QSF Assignment ;
; Location     ;                ;              ; HEX3[6]         ; PIN_D4        ; QSF Assignment ;
; Location     ;                ;              ; HEX4[0]         ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[1]         ; PIN_A13       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[2]         ; PIN_C7        ; QSF Assignment ;
; Location     ;                ;              ; HEX4[3]         ; PIN_C6        ; QSF Assignment ;
; Location     ;                ;              ; HEX4[4]         ; PIN_C5        ; QSF Assignment ;
; Location     ;                ;              ; HEX4[5]         ; PIN_C4        ; QSF Assignment ;
; Location     ;                ;              ; HEX4[6]         ; PIN_C3        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[0]         ; PIN_D3        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[1]         ; PIN_A10       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[2]         ; PIN_A9        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[3]         ; PIN_A7        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[4]         ; PIN_A6        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[5]         ; PIN_A11       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[6]         ; PIN_B6        ; QSF Assignment ;
; Location     ;                ;              ; HEX6[0]         ; PIN_B9        ; QSF Assignment ;
; Location     ;                ;              ; HEX6[1]         ; PIN_B10       ; QSF Assignment ;
; Location     ;                ;              ; HEX6[2]         ; PIN_C8        ; QSF Assignment ;
; Location     ;                ;              ; HEX6[3]         ; PIN_C9        ; QSF Assignment ;
; Location     ;                ;              ; HEX6[4]         ; PIN_D8        ; QSF Assignment ;
; Location     ;                ;              ; HEX6[5]         ; PIN_D9        ; QSF Assignment ;
; Location     ;                ;              ; HEX6[6]         ; PIN_E9        ; QSF Assignment ;
; Location     ;                ;              ; HEX7[0]         ; PIN_E10       ; QSF Assignment ;
; Location     ;                ;              ; HEX7[1]         ; PIN_F8        ; QSF Assignment ;
; Location     ;                ;              ; HEX7[2]         ; PIN_F9        ; QSF Assignment ;
; Location     ;                ;              ; HEX7[3]         ; PIN_C10       ; QSF Assignment ;
; Location     ;                ;              ; HEX7[4]         ; PIN_C11       ; QSF Assignment ;
; Location     ;                ;              ; HEX7[5]         ; PIN_C12       ; QSF Assignment ;
; Location     ;                ;              ; HEX7[6]         ; PIN_D12       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN0     ; PIN_K15       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N1   ; PIN_V30       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N2   ; PIN_T30       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_P1   ; PIN_V29       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_P2   ; PIN_T29       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT0    ; PIN_G6        ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N1  ; PIN_AB28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N2  ; PIN_Y28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_P1  ; PIN_AB27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_P2  ; PIN_AA28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[0]       ; PIN_AC25      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[1]       ; PIN_E27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[2]       ; PIN_AB26      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[3]       ; PIN_E28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_I2C_SCLK   ; PIN_AD26      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_I2C_SDAT   ; PIN_AD25      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[0]  ; PIN_G27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[10] ; PIN_W28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[11] ; PIN_W30       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[12] ; PIN_M30       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[13] ; PIN_Y27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[14] ; PIN_AA29      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[15] ; PIN_AD28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[16] ; PIN_AE28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[1]  ; PIN_G29       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[2]  ; PIN_H27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[3]  ; PIN_K29       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[4]  ; PIN_L28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[5]  ; PIN_M28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[6]  ; PIN_N30       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[7]  ; PIN_P28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[8]  ; PIN_R28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[9]  ; PIN_U28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[0]  ; PIN_G26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[10] ; PIN_W27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[11] ; PIN_W29       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[12] ; PIN_M29       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[13] ; PIN_AA27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[14] ; PIN_AB29      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[15] ; PIN_AD27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[16] ; PIN_AE27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[1]  ; PIN_G28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[2]  ; PIN_J27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[3]  ; PIN_K28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[4]  ; PIN_L27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[5]  ; PIN_M27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[6]  ; PIN_N29       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[7]  ; PIN_P27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[8]  ; PIN_R27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[9]  ; PIN_U27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[0]  ; PIN_H28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[10] ; PIN_V26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[11] ; PIN_Y30       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[12] ; PIN_AC28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[13] ; PIN_AD30      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[14] ; PIN_AE30      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[15] ; PIN_AH30      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[16] ; PIN_AG29      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[1]  ; PIN_F29       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[2]  ; PIN_D30       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[3]  ; PIN_E30       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[4]  ; PIN_G30       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[5]  ; PIN_J30       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[6]  ; PIN_K27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[7]  ; PIN_K30       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[8]  ; PIN_T25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[9]  ; PIN_N28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[0]  ; PIN_J28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[10] ; PIN_V25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[11] ; PIN_AA30      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[12] ; PIN_AC27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[13] ; PIN_AD29      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[14] ; PIN_AE29      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[15] ; PIN_AJ30      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[16] ; PIN_AH29      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[1]  ; PIN_F28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[2]  ; PIN_D29       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[3]  ; PIN_F30       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[4]  ; PIN_H30       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[5]  ; PIN_J29       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[6]  ; PIN_K26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[7]  ; PIN_L30       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[8]  ; PIN_U25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[9]  ; PIN_N27       ; QSF Assignment ;
; Location     ;                ;              ; I2C_SCLK        ; PIN_C27       ; QSF Assignment ;
; Location     ;                ;              ; I2C_SDAT        ; PIN_G21       ; QSF Assignment ;
; Location     ;                ;              ; IRDA_RXD        ; PIN_AH28      ; QSF Assignment ;
; Location     ;                ;              ; KEY[0]          ; PIN_AA26      ; QSF Assignment ;
; Location     ;                ;              ; KEY[1]          ; PIN_AE25      ; QSF Assignment ;
; Location     ;                ;              ; KEY[2]          ; PIN_AF30      ; QSF Assignment ;
; Location     ;                ;              ; KEY[3]          ; PIN_AE26      ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[0]     ; PIN_AG4       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[1]     ; PIN_AF3       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[2]     ; PIN_AH3       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[3]     ; PIN_AE5       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[4]     ; PIN_AH2       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[5]     ; PIN_AE3       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[6]     ; PIN_AH4       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[7]     ; PIN_AE4       ; QSF Assignment ;
; Location     ;                ;              ; LCD_EN          ; PIN_AF4       ; QSF Assignment ;
; Location     ;                ;              ; LCD_ON          ; PIN_AF27      ; QSF Assignment ;
; Location     ;                ;              ; LCD_RS          ; PIN_AG3       ; QSF Assignment ;
; Location     ;                ;              ; LCD_RW          ; PIN_AJ3       ; QSF Assignment ;
; Location     ;                ;              ; LEDG[0]         ; PIN_AA25      ; QSF Assignment ;
; Location     ;                ;              ; LEDG[1]         ; PIN_AB25      ; QSF Assignment ;
; Location     ;                ;              ; LEDG[2]         ; PIN_F27       ; QSF Assignment ;
; Location     ;                ;              ; LEDG[3]         ; PIN_F26       ; QSF Assignment ;
; Location     ;                ;              ; LEDG[4]         ; PIN_W26       ; QSF Assignment ;
; Location     ;                ;              ; LEDG[5]         ; PIN_Y22       ; QSF Assignment ;
; Location     ;                ;              ; LEDG[6]         ; PIN_Y25       ; QSF Assignment ;
; Location     ;                ;              ; LEDG[7]         ; PIN_AA22      ; QSF Assignment ;
; Location     ;                ;              ; LEDG[8]         ; PIN_J25       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[0]         ; PIN_T23       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[10]        ; PIN_P21       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[11]        ; PIN_N24       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[12]        ; PIN_N21       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[13]        ; PIN_M25       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[14]        ; PIN_K24       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[15]        ; PIN_L25       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[16]        ; PIN_M21       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[17]        ; PIN_M22       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[1]         ; PIN_T24       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[2]         ; PIN_V27       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[3]         ; PIN_W25       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[4]         ; PIN_T21       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[5]         ; PIN_T26       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[6]         ; PIN_R25       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[7]         ; PIN_T27       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[8]         ; PIN_P25       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[9]         ; PIN_R24       ; QSF Assignment ;
; Location     ;                ;              ; PCIE_PERST_N    ; PIN_A4        ; QSF Assignment ;
; Location     ;                ;              ; PCIE_REFCLK_P   ; PIN_V15       ; QSF Assignment ;
; Location     ;                ;              ; PCIE_RX_P[0]    ; PIN_AC2       ; QSF Assignment ;
; Location     ;                ;              ; PCIE_RX_P[1]    ; PIN_AA2       ; QSF Assignment ;
; Location     ;                ;              ; PCIE_TX_P[0]    ; PIN_AB4       ; QSF Assignment ;
; Location     ;                ;              ; PCIE_TX_P[1]    ; PIN_Y4        ; QSF Assignment ;
; Location     ;                ;              ; PCIE_WAKE_N     ; PIN_C29       ; QSF Assignment ;
; Location     ;                ;              ; SD_CLK          ; PIN_AH25      ; QSF Assignment ;
; Location     ;                ;              ; SD_CMD          ; PIN_AF18      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[0]       ; PIN_AH27      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[1]       ; PIN_AJ28      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[2]       ; PIN_AD24      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[3]       ; PIN_AE18      ; QSF Assignment ;
; Location     ;                ;              ; SD_WP_N         ; PIN_AJ27      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKIN       ; PIN_AK16      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKOUT      ; PIN_AF25      ; QSF Assignment ;
; Location     ;                ;              ; SSRAM0_CE_N     ; PIN_AJ21      ; QSF Assignment ;
; Location     ;                ;              ; SSRAM1_CE_N     ; PIN_AG23      ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_ADSC_N    ; PIN_AK25      ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_ADSP_N    ; PIN_AJ25      ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_ADV_N     ; PIN_AH26      ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_BE[0]     ; PIN_AF22      ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_BE[1]     ; PIN_AK22      ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_BE[2]     ; PIN_AJ22      ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_BE[3]     ; PIN_AF21      ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_CLK       ; PIN_AF24      ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_GW_N      ; PIN_AK23      ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_OE_N      ; PIN_AG24      ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_WE_N      ; PIN_AK24      ; QSF Assignment ;
; Location     ;                ;              ; SW[0]           ; PIN_V28       ; QSF Assignment ;
; Location     ;                ;              ; SW[10]          ; PIN_R26       ; QSF Assignment ;
; Location     ;                ;              ; SW[11]          ; PIN_N26       ; QSF Assignment ;
; Location     ;                ;              ; SW[12]          ; PIN_M26       ; QSF Assignment ;
; Location     ;                ;              ; SW[13]          ; PIN_N25       ; QSF Assignment ;
; Location     ;                ;              ; SW[14]          ; PIN_J26       ; QSF Assignment ;
; Location     ;                ;              ; SW[15]          ; PIN_K25       ; QSF Assignment ;
; Location     ;                ;              ; SW[16]          ; PIN_C30       ; QSF Assignment ;
; Location     ;                ;              ; SW[17]          ; PIN_H25       ; QSF Assignment ;
; Location     ;                ;              ; SW[1]           ; PIN_U30       ; QSF Assignment ;
; Location     ;                ;              ; SW[2]           ; PIN_V21       ; QSF Assignment ;
; Location     ;                ;              ; SW[3]           ; PIN_C2        ; QSF Assignment ;
; Location     ;                ;              ; SW[4]           ; PIN_AB30      ; QSF Assignment ;
; Location     ;                ;              ; SW[5]           ; PIN_U21       ; QSF Assignment ;
; Location     ;                ;              ; SW[6]           ; PIN_T28       ; QSF Assignment ;
; Location     ;                ;              ; SW[7]           ; PIN_R30       ; QSF Assignment ;
; Location     ;                ;              ; SW[8]           ; PIN_P30       ; QSF Assignment ;
; Location     ;                ;              ; SW[9]           ; PIN_R29       ; QSF Assignment ;
; Location     ;                ;              ; TD_CLK27        ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[0]      ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[1]      ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[2]      ; PIN_A16       ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[3]      ; PIN_B16       ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[4]      ; PIN_G18       ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[5]      ; PIN_G17       ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[6]      ; PIN_K18       ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[7]      ; PIN_K17       ; QSF Assignment ;
; Location     ;                ;              ; TD_HS           ; PIN_C28       ; QSF Assignment ;
; Location     ;                ;              ; TD_RESET_N      ; PIN_E25       ; QSF Assignment ;
; Location     ;                ;              ; TD_VS           ; PIN_E22       ; QSF Assignment ;
; Location     ;                ;              ; UART_CTS        ; PIN_D26       ; QSF Assignment ;
; Location     ;                ;              ; UART_RTS        ; PIN_A29       ; QSF Assignment ;
; Location     ;                ;              ; UART_RXD        ; PIN_B27       ; QSF Assignment ;
; Location     ;                ;              ; UART_TXD        ; PIN_H24       ; QSF Assignment ;
; Location     ;                ;              ; VGA_BLANK_N     ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[0]        ; PIN_E24       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[1]        ; PIN_C24       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[2]        ; PIN_B25       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[3]        ; PIN_C23       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[4]        ; PIN_F24       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[5]        ; PIN_A23       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[6]        ; PIN_G25       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[7]        ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; VGA_CLK         ; PIN_D27       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[0]        ; PIN_D20       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[1]        ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[2]        ; PIN_A20       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[3]        ; PIN_K19       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[4]        ; PIN_A21       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[5]        ; PIN_F21       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[6]        ; PIN_A22       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[7]        ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; VGA_HS          ; PIN_B24       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[0]        ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[1]        ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[2]        ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[3]        ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[4]        ; PIN_E18       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[5]        ; PIN_E19       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[6]        ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[7]        ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; VGA_SYNC_N      ; PIN_AH20      ; QSF Assignment ;
; Location     ;                ;              ; VGA_VS          ; PIN_A24       ; QSF Assignment ;
; I/O Standard ; DE2Gen1x1If64  ;              ; PCIE_WAKE_N     ; 2.5 V         ; QSF Assignment ;
+--------------+----------------+--------------+-----------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 23657 ) ; 0.00 % ( 0 / 23657 )       ; 0.00 % ( 0 / 23657 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 23657 ) ; 0.00 % ( 0 / 23657 )       ; 0.00 % ( 0 / 23657 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 23635 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 22 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/laoj2/tg/FPGA/riffa/altera/de2i/DE2Gen1x1If64/bit/DE2Gen1x1If64.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 16,474 / 149,760 ( 11 % )      ;
;     -- Combinational with no register       ; 7682                           ;
;     -- Register only                        ; 3155                           ;
;     -- Combinational with a register        ; 5637                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 6151                           ;
;     -- 3 input functions                    ; 4252                           ;
;     -- <=2 input functions                  ; 2916                           ;
;     -- Register only                        ; 3155                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 10721                          ;
;     -- arithmetic mode                      ; 2598                           ;
;                                             ;                                ;
; Total registers*                            ; 8,792 / 152,165 ( 6 % )        ;
;     -- Dedicated logic registers            ; 8,792 / 149,760 ( 6 % )        ;
;     -- I/O registers                        ; 0 / 2,405 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 1,345 / 9,360 ( 14 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 37 / 508 ( 7 % )               ;
;     -- Clock pins                           ; 4 / 10 ( 40 % )                ;
;     -- Dedicated input pins                 ; 2 / 25 ( 8 % )                 ;
;                                             ;                                ;
; Global signals                              ; 4                              ;
; M9Ks                                        ; 439 / 720 ( 61 % )             ;
; Total block memory bits                     ; 3,451,591 / 6,635,520 ( 52 % ) ;
; Total block memory implementation bits      ; 4,045,824 / 6,635,520 ( 61 % ) ;
; Embedded Multiplier 9-bit elements          ; 84 / 720 ( 12 % )              ;
; PLLs                                        ; 2 / 8 ( 25 % )                 ;
; Global clocks                               ; 4 / 30 ( 13 % )                ;
; JTAGs                                       ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; GXB Receiver channel PCSs                   ; 1 / 8 ( 13 % )                 ;
; GXB Receiver channel PMAs                   ; 1 / 8 ( 13 % )                 ;
; GXB Transmitter channel PCSs                ; 1 / 8 ( 13 % )                 ;
; GXB Transmitter channel PMAs                ; 1 / 8 ( 13 % )                 ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 7.5% / 7.3% / 7.7%             ;
; Peak interconnect usage (total/H/V)         ; 44.7% / 42.1% / 48.4%          ;
; Maximum fan-out                             ; 8325                           ;
; Highest non-global fan-out                  ; 597                            ;
; Total fan-out                               ; 83727                          ;
; Average fan-out                             ; 3.29                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                            ;
+---------------------------------------------+-------------------------+--------------------------------+
; Statistic                                   ; Top                     ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                            ;
;                                             ;                         ;                                ;
; Total logic elements                        ; 16474 / 149760 ( 11 % ) ; 0 / 149760 ( 0 % )             ;
;     -- Combinational with no register       ; 7682                    ; 0                              ;
;     -- Register only                        ; 3155                    ; 0                              ;
;     -- Combinational with a register        ; 5637                    ; 0                              ;
;                                             ;                         ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                                ;
;     -- 4 input functions                    ; 6151                    ; 0                              ;
;     -- 3 input functions                    ; 4252                    ; 0                              ;
;     -- <=2 input functions                  ; 2916                    ; 0                              ;
;     -- Register only                        ; 3155                    ; 0                              ;
;                                             ;                         ;                                ;
; Logic elements by mode                      ;                         ;                                ;
;     -- normal mode                          ; 10721                   ; 0                              ;
;     -- arithmetic mode                      ; 2598                    ; 0                              ;
;                                             ;                         ;                                ;
; Total registers                             ; 8792                    ; 0                              ;
;     -- Dedicated logic registers            ; 8792 / 149760 ( 6 % )   ; 0 / 149760 ( 0 % )             ;
;     -- I/O registers                        ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Total LABs:  partially or completely used   ; 1345 / 9360 ( 14 % )    ; 0 / 9360 ( 0 % )               ;
;                                             ;                         ;                                ;
; Virtual pins                                ; 0                       ; 0                              ;
; I/O pins                                    ; 37                      ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 84 / 720 ( 12 % )       ; 0 / 720 ( 0 % )                ;
; Total memory bits                           ; 3451591                 ; 0                              ;
; Total RAM block bits                        ; 4045824                 ; 0                              ;
; PLL                                         ; 0 / 8 ( 0 % )           ; 2 / 8 ( 25 % )                 ;
; M9K                                         ; 439 / 720 ( 60 % )      ; 0 / 720 ( 0 % )                ;
; Clock control block                         ; 1 / 38 ( 2 % )          ; 3 / 38 ( 7 % )                 ;
; GXB Central control unit                    ; 0 / 2 ( 0 % )           ; 1 / 2 ( 50 % )                 ;
; Calibration block                           ; 0 / 1 ( 0 % )           ; 1 / 1 ( 100 % )                ;
; GXB Receiver channel PCS                    ; 0 / 8 ( 0 % )           ; 1 / 8 ( 12 % )                 ;
; GXB Receiver channel PMA                    ; 0 / 8 ( 0 % )           ; 1 / 8 ( 12 % )                 ;
; GXB Transmitter channel PCS                 ; 0 / 8 ( 0 % )           ; 1 / 8 ( 12 % )                 ;
; GXB Transmitter channel PMA                 ; 0 / 8 ( 0 % )           ; 1 / 8 ( 12 % )                 ;
; PCI Express hard IP                         ; 0 / 1 ( 0 % )           ; 1 / 1 ( 100 % )                ;
;                                             ;                         ;                                ;
; Connections                                 ;                         ;                                ;
;     -- Input Connections                    ; 9437                    ; 88                             ;
;     -- Registered Input Connections         ; 9205                    ; 0                              ;
;     -- Output Connections                   ; 88                      ; 9437                           ;
;     -- Registered Output Connections        ; 72                      ; 0                              ;
;                                             ;                         ;                                ;
; Internal Connections                        ;                         ;                                ;
;     -- Total Connections                    ; 87117                   ; 11956                          ;
;     -- Registered Connections               ; 37555                   ; 0                              ;
;                                             ;                         ;                                ;
; External Connections                        ;                         ;                                ;
;     -- Top                                  ; 0                       ; 9525                           ;
;     -- hard_block:auto_generated_inst       ; 9525                    ; 0                              ;
;                                             ;                         ;                                ;
; Partition Interface                         ;                         ;                                ;
;     -- Input Ports                          ; 6                       ; 88                             ;
;     -- Output Ports                         ; 28                      ; 111                            ;
;     -- Bidir Ports                          ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Registered Ports                            ;                         ;                                ;
;     -- Registered Input Ports               ; 0                       ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Port Connectivity                           ;                         ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 8                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 0                              ;
+---------------------------------------------+-------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                           ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; CLK1_50          ; AJ16  ; 4        ; 57           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; CLK2_50          ; A15   ; 7        ; 57           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; CLK3_50          ; V11   ; 3B       ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; PCIE_REFCLK      ; V15   ; 3A       ; 57           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; User                 ;
; PCIE_REFCLK(n)   ; W15   ; 3A       ; 57           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; Fitter               ;
; PCIE_RESET_N     ; A4    ; 8        ; 3            ; 91           ; 21           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; PCIE_RX_IN[0]    ; AC2   ; QL0      ; 0            ; 16           ; 18           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; PCIE_RX_IN[0](n) ; AC1   ; QL0      ; 0            ; 16           ; 20           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED_G[0]          ; AA25  ; 5        ; 117          ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_G[1]          ; AB25  ; 5        ; 117          ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_G[2]          ; F27   ; 6        ; 117          ; 86           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_G[3]          ; F26   ; 6        ; 117          ; 86           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_G[4]          ; W26   ; 5        ; 117          ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_G[5]          ; Y22   ; 5        ; 117          ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_G[6]          ; Y25   ; 5        ; 117          ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_G[7]          ; AA22  ; 5        ; 117          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_G[8]          ; J25   ; 6        ; 117          ; 79           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[0]          ; T23   ; 5        ; 117          ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[10]         ; P21   ; 6        ; 117          ; 65           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[11]         ; N24   ; 6        ; 117          ; 59           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[12]         ; N21   ; 6        ; 117          ; 65           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[13]         ; M25   ; 6        ; 117          ; 58           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[14]         ; K24   ; 6        ; 117          ; 78           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[15]         ; L25   ; 6        ; 117          ; 68           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[16]         ; M21   ; 6        ; 117          ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[17]         ; M22   ; 6        ; 117          ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[1]          ; T24   ; 5        ; 117          ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[2]          ; V27   ; 5        ; 117          ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[3]          ; W25   ; 5        ; 117          ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[4]          ; T21   ; 5        ; 117          ; 32           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[5]          ; T26   ; 5        ; 117          ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[6]          ; R25   ; 6        ; 117          ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[7]          ; T27   ; 5        ; 117          ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[8]          ; P25   ; 6        ; 117          ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_R[9]          ; R24   ; 6        ; 117          ; 55           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PCIE_TX_OUT[0]    ; AB4   ; QL0      ; 0            ; 16           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PCIE_TX_OUT[0](n) ; AB3   ; QL0      ; 0            ; 16           ; 16           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                          ;
+----------+------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name         ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+------------------+--------------------------+---------------------+---------------------------+
; AC8      ; MSEL3            ; -                        ; -                   ; Dedicated Programming Pin ;
; AC7      ; MSEL2            ; -                        ; -                   ; Dedicated Programming Pin ;
; AD8      ; MSEL1            ; -                        ; -                   ; Dedicated Programming Pin ;
; AD7      ; MSEL0            ; -                        ; -                   ; Dedicated Programming Pin ;
; AB9      ; CONF_DONE        ; -                        ; -                   ; Dedicated Programming Pin ;
; AJ1      ; nSTATUS          ; -                        ; -                   ; Dedicated Programming Pin ;
; AE7      ; DIFFIO_B1n, NCEO ; Use as programming pin   ; ~ALTERA_NCEO~       ; Dual Purpose Pin          ;
; A4       ; CLKUSR           ; Use as regular IO        ; PCIE_RESET_N        ; Dual Purpose Pin          ;
; A3       ; DATA0            ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; G9       ; DATA1, ASDO      ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; B4       ; NCSO             ; As input tri-stated      ; ~ALTERA_NCSO~       ; Dual Purpose Pin          ;
; B3       ; DCLK             ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; B1       ; nCONFIG          ; -                        ; -                   ; Dedicated Programming Pin ;
; C1       ; nCE              ; -                        ; -                   ; Dedicated Programming Pin ;
+----------+------------------+--------------------------+---------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL1      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; QL0      ; 4 / 16 ( 25 % )  ; --            ; --           ; --               ;
; 3        ; 1 / 82 ( 1 % )   ; 2.5V          ; --           ; --               ;
; 3B       ; 1 / 4 ( 25 % )   ; --            ; --           ; 2.5V             ;
; 3A       ; 2 / 2 ( 100 % )  ; --            ; --           ; 2.5V             ;
; 4        ; 1 / 82 ( 1 % )   ; 3.3V          ; --           ; --               ;
; 5        ; 13 / 66 ( 20 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 14 / 69 ( 20 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 1 / 80 ( 1 % )   ; 3.3V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 1 / 81 ( 1 % )   ; 2.5V          ; --           ; --               ;
; 8B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 510        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A4       ; 505        ; 8        ; PCIE_RESET_N                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 460        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 456        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 458        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 442        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 443        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 431        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; CLK2_50                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 393        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 386        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 387        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ; 380        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A25      ; 370        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 371        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ; 364        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A28      ; 362        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A29      ; 357        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA1      ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA7      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 129        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 235        ; 5        ; LED_G[7]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA24     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA25     ; 212        ; 5        ; LED_G[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA27     ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA28     ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA29     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA30     ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 29         ; QL0      ; PCIE_TX_OUT[0](n)                                     ; output ; 1.5-V PCML   ;         ; --         ; N               ; no       ; Off          ;
; AB4      ; 28         ; QL0      ; PCIE_TX_OUT[0]                                        ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; AB5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB9      ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB13     ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB16     ; 100        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 136        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB22     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB25     ; 213        ; 5        ; LED_G[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB29     ; 248        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB30     ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 31         ; QL0      ; PCIE_RX_IN[0](n)                                      ; input  ; 1.5-V PCML   ;         ; --         ; N               ; no       ; Off          ;
; AC2      ; 30         ; QL0      ; PCIE_RX_IN[0]                                         ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; AC3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC8      ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC16     ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC22     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC27     ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC30     ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD3      ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD4      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD7      ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD8      ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD9      ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD10     ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD16     ; 134        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD17     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD22     ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD24     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD26     ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD29     ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD30     ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE3      ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE4      ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 40         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 49         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE12     ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 135        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 137        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE26     ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE29     ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF9      ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF12     ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF15     ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 130        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF18     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF21     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF24     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF30     ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG6      ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG10     ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG12     ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG14     ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG15     ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG16     ; 131        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG17     ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG21     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG22     ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG28     ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG29     ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH2      ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH3      ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH6      ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH10     ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH15     ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH16     ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH21     ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH25     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH28     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH29     ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH30     ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AJ1      ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ3      ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ4      ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ6      ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ7      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ9      ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ10     ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ12     ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ13     ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ15     ; 132        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ16     ; 126        ; 4        ; CLK1_50                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ18     ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ19     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ21     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ22     ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ24     ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ25     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ27     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ28     ; 189        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ30     ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AK2      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK4      ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK5      ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK6      ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK7      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK8      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK9      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK10     ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK11     ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK12     ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK13     ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK14     ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK15     ; 133        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK16     ; 127        ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AK17     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK18     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK19     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK20     ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK21     ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK22     ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK23     ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK24     ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK26     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK27     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK28     ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK29     ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 514        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 513        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B4       ; 512        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 461        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 457        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 459        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 450        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 439        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 422        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 394        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B24      ; 382        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B25      ; 381        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B27      ; 365        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B28      ; 363        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B30      ; 358        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ; 515        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C9       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 451        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 462        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 454        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 446        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 444        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 440        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 427        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C22      ; 392        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 384        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 383        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 372        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 368        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C28      ; 349        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C29      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C30      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 463        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 455        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 447        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 445        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 441        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 376        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 374        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 385        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 366        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 373        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 369        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D27      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D28      ; 350        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D29      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D30      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 518        ; 9        ; #TMS                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ; 516        ; 9        ; #TDI                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E4       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 448        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 377        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 375        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 348        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E30      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 519        ; 9        ; #TDO                                                  ; output ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 517        ; 9        ; #TCK                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F5       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F6       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 452        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 449        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 395        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 378        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F21      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 360        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ; 355        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F24      ; 347        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F25      ; 344        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F26      ; 342        ; 6        ; LED_G[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F27      ; 341        ; 6        ; LED_G[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F28      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F29      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F30      ; 317        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 511        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; G10      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G12      ; 453        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 429        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 430        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G17      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 379        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 359        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G22      ; 361        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 356        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G24      ; 351        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G25      ; 343        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G26      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 319        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G29      ; 318        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G30      ; 303        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 1          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 0          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H24      ; 352        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H25      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H27      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H28      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H30      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 3          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 2          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J14      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J17      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J23      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 332        ; 6        ; LED_G[8]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J28      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J29      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J30      ; 305        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 5          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 4          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ; 8B       ; VCC_CLKIN8B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K11      ; 506        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 423        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K16      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K18      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K19      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 354        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K22      ; 353        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K23      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K24      ; 330        ; 6        ; LED_R[14]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K29      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 7          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 6          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ; 508        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L11      ; 507        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 424        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L25      ; 315        ; 6        ; LED_R[15]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L27      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 311        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L30      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ; 9          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 8          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 509        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 314        ; 6        ; LED_R[16]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 313        ; 6        ; LED_R[17]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M25      ; 297        ; 6        ; LED_R[13]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 299        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M29      ; 296        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M30      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 11         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 10         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 309        ; 6        ; LED_R[12]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N24      ; 298        ; 6        ; LED_R[11]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N27      ; 292        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N28      ; 291        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N29      ; 288        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N30      ; 287        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 13         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 12         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 310        ; 6        ; LED_R[10]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P25      ; 289        ; 6        ; LED_R[8]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P27      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P30      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 15         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 14         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R24      ; 290        ; 6        ; LED_R[9]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 279        ; 6        ; LED_R[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R29      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R30      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 251        ; 5        ; LED_R[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T23      ; 269        ; 5        ; LED_R[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 268        ; 5        ; LED_R[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 271        ; 5        ; LED_R[5]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T27      ; 270        ; 5        ; LED_R[7]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T28      ; 277        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T29      ; 275        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T30      ; 274        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 252        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U25      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U30      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ; 41         ; 3B       ; CLK3_50                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 43         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ; 124        ; 3A       ; PCIE_REFCLK                                           ; input  ; HCSL         ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V25      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 253        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 264        ; 5        ; LED_R[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V28      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V29      ; 273        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V30      ; 272        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ; 42         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W12      ; 44         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ; 125        ; 3A       ; PCIE_REFCLK(n)                                        ; input  ; HCSL         ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 258        ; 5        ; LED_R[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 257        ; 5        ; LED_G[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W29      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W30      ; 261        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 128        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y21      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y22      ; 234        ; 5        ; LED_G[5]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y25      ; 214        ; 5        ; LED_G[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y27      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y28      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y30      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
; Name                          ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 ; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1                                                                                              ; ALTPLL50I50O125O250O_inst|altpll_component|auto_generated|pll1                                                         ;
; PLL type                      ; MPLL                                                                                                                                                                                  ; GPLL                                                                                                                   ;
; PLL mode                      ; No compensation                                                                                                                                                                       ; Normal                                                                                                                 ;
; Compensate clock              ; --                                                                                                                                                                                    ; clock0                                                                                                                 ;
; Compensated input/output pins ; --                                                                                                                                                                                    ; --                                                                                                                     ;
; Switchover type               ; --                                                                                                                                                                                    ; --                                                                                                                     ;
; Input frequency 0             ; 100.0 MHz                                                                                                                                                                             ; 50.0 MHz                                                                                                               ;
; Input frequency 1             ; --                                                                                                                                                                                    ; --                                                                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                                                                              ; 50.0 MHz                                                                                                               ;
; Nominal VCO frequency         ; 1250.0 MHz                                                                                                                                                                            ; 750.0 MHz                                                                                                              ;
; VCO post scale K counter      ; --                                                                                                                                                                                    ; 2                                                                                                                      ;
; VCO frequency control         ; Auto                                                                                                                                                                                  ; Auto                                                                                                                   ;
; VCO phase shift step          ; 100 ps                                                                                                                                                                                ; 166 ps                                                                                                                 ;
; VCO multiply                  ; --                                                                                                                                                                                    ; --                                                                                                                     ;
; VCO divide                    ; --                                                                                                                                                                                    ; --                                                                                                                     ;
; DPA multiply                  ; 25                                                                                                                                                                                    ; --                                                                                                                     ;
; DPA divide                    ; 2                                                                                                                                                                                     ; --                                                                                                                     ;
; DPA divider counter value     ; 1                                                                                                                                                                                     ; 1                                                                                                                      ;
; Freq min lock                 ; 48.02 MHz                                                                                                                                                                             ; 20.0 MHz                                                                                                               ;
; Freq max lock                 ; 128.01 MHz                                                                                                                                                                            ; 53.33 MHz                                                                                                              ;
; M VCO Tap                     ; 0                                                                                                                                                                                     ; 0                                                                                                                      ;
; M Initial                     ; 1                                                                                                                                                                                     ; 1                                                                                                                      ;
; M value                       ; 25                                                                                                                                                                                    ; 15                                                                                                                     ;
; N value                       ; 2                                                                                                                                                                                     ; 1                                                                                                                      ;
; Charge pump current           ; setting 1                                                                                                                                                                             ; setting 1                                                                                                              ;
; Loop filter resistance        ; setting 27                                                                                                                                                                            ; setting 27                                                                                                             ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                             ; setting 0                                                                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                                                                                    ; 680 kHz to 980 kHz                                                                                                     ;
; Bandwidth type                ; Medium                                                                                                                                                                                ; Medium                                                                                                                 ;
; Real time reconfigurable      ; Off                                                                                                                                                                                   ; Off                                                                                                                    ;
; Scan chain MIF file           ; --                                                                                                                                                                                    ; --                                                                                                                     ;
; Preserve PLL counter order    ; Off                                                                                                                                                                                   ; Off                                                                                                                    ;
; PLL location                  ; PLL_5                                                                                                                                                                                 ; PLL_1                                                                                                                  ;
; Inclk0 signal                 ; PCIE_REFCLK                                                                                                                                                                           ; CLK1_50                                                                                                                ;
; Inclk1 signal                 ; --                                                                                                                                                                                    ; --                                                                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                                         ; Dedicated Pin                                                                                                          ;
; Inclk1 signal type            ; --                                                                                                                                                                                    ; --                                                                                                                     ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------+
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] ; clock0       ; 25   ; 2   ; 1250.0 MHz       ; 0 (0 ps)    ; 45.00 (100 ps)   ; 50/50      ; C1      ; Bypass        ; --         ; --            ; 1       ; 0       ; pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|clk[0] ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] ; clock1       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 50/50      ; C3      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|clk[1] ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] ; clock2       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 20/80      ; C2      ; 5             ; 1/4 Even   ; --            ; 1       ; 0       ; pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|clk[2] ;
; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[0]                                                      ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.00 (166 ps)    ; 50/50      ; C0      ; 15            ; 8/7 Odd    ; --            ; 1       ; 0       ; ALTPLL50I50O125O250O_inst|altpll_component|auto_generated|pll1|clk[0]                           ;
; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[1]                                                      ; clock1       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)    ; 7.50 (166 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; ALTPLL50I50O125O250O_inst|altpll_component|auto_generated|pll1|clk[1]                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; GXB Receiver Summary                                                    ;
+----------------+---------------------+----------------------------------+
; Base Data Rate ; Effective Data Rate ; Receiver Channel Location        ;
+----------------+---------------------+----------------------------------+
; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y16_N6, RXPCS_X0_Y16_N8 ;
+----------------+---------------------+----------------------------------+


+--------------------------------------------------------------------+
; GXB Receiver Channel                                               ;
+---------------------------------+----------------------------------+
; Protocol                        ; pcie                             ;
+---------------------------------+----------------------------------+
; Channel Number                  ; 0                                ;
; Logical Channel Number          ; 0                                ;
; Channel Width                   ; 8                                ;
; Base Data Rate                  ; 2500.0 Mbps                      ;
; Effective Data Rate             ; 2500.0 Mbps                      ;
; Run Length                      ; 40                               ;
; Rate Matcher                    ; Enabled                          ;
; Word Aligner Mode               ; Sync State Machine               ;
; Word Alignment Pattern          ; 0101111100                       ;
; Bad Pattern Count for Sync Loss ; 17                               ;
; Patterns to Reduce Error Count  ; 16                               ;
; Number of Patterns Until Sync   ; 4                                ;
; PPM Selection                   ; 8                                ;
; Low Latency PCS Mode Enable     ; Off                              ;
; 8B10B Mode                      ; normal                           ;
; Byte Deserializer               ; Off                              ;
; Deserialization Factor          ; 10                               ;
; Byte Ordering Mode              ; none                             ;
; Receiver Channel Location       ; RXPMA_X0_Y16_N6, RXPCS_X0_Y16_N8 ;
; CMU Location                    ; CMU_X0_Y28_N6                    ;
; PCIE HIP Enable                 ; On                               ;
; Channel Bonding                 ; none                             ;
; Equalizer DC Gain               ; 3                                ;
; Core Clock Frequency            ; 250.0 MHz                        ;
; Core Clock Source               ;                                  ;
; VCM                             ; 0.82V                            ;
+---------------------------------+----------------------------------+


+-------------------------------------------------------------------------------------------------+
; GXB Transmitter Summary                                                                         ;
+-----------------------+----------------+---------------------+----------------------------------+
; Name                  ; Base Data Rate ; Effective Data Rate ; Transmitter Channel Location     ;
+-----------------------+----------------+---------------------+----------------------------------+
; PCIE_TX_OUT[0]~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y16_N7, TXPCS_X0_Y16_N9 ;
+-----------------------+----------------+---------------------+----------------------------------+


+-----------------------------------------------------------------+
; GXB Transmitter Channel                                         ;
+------------------------------+----------------------------------+
; Name                         ; PCIE_TX_OUT[0]~output            ;
+------------------------------+----------------------------------+
; Channel Number               ; 0                                ;
; Logical Channel Number       ; 0                                ;
; Channel Width                ; 8                                ;
; Base Data Rate               ; 2500.0 Mbps                      ;
; Effective Data Rate          ; 2500.0 Mbps                      ;
; Transmit Protocol            ; pcie                             ;
; Voltage Output Differential  ; 4                                ;
; 8B10B Mode                   ; normal                           ;
; Byte Serializer              ; Off                              ;
; Serialization Factor         ; 10                               ;
; Transmitter Channel Location ; TXPMA_X0_Y16_N7, TXPCS_X0_Y16_N9 ;
; CMU Location                 ; CMU_X0_Y28_N6                    ;
; PCIE HIP Enable              ; On                               ;
; Channel Bonding              ; none                             ;
; Polarity Inversion           ; Off                              ;
; Bit Reversal                 ; Off                              ;
; Preemphasis First Post Tap   ; 1                                ;
; Core Clock Frequency         ; 250.0 MHz                        ;
; Core Clock Source            ;                                  ;
; VCM                          ; 0.65V                            ;
+------------------------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PCI Express Hard-IP Blocks                                                                                                                                       ;
+--------------------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Name                     ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip ;
+--------------------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Location                 ; PCIEHIP_X0_Y16_N5                                                                                                                     ;
; Protocol Spec            ; 2.0                                                                                                                                   ;
; Datarate Spec            ; 2.5 Gbps                                                                                                                              ;
; Link Width               ; 1                                                                                                                                     ;
; Max Payload Size (bytes) ; 256                                                                                                                                   ;
; Virtual Channels         ; 1                                                                                                                                     ;
; BAR Registers            ;                                                                                                                                       ;
;  BAR0 Type               ; 32-bit Non-Prefetchable                                                                                                               ;
;  BAR0 Size               ; 10 bits                                                                                                                               ;
;  BAR1 Type               ; 32-bit Non-Prefetchable                                                                                                               ;
;  BAR1 Size               ; 0 bits                                                                                                                                ;
;  BAR2 Type               ; 32-bit Non-Prefetchable                                                                                                               ;
;  BAR2 Size               ; 0 bits                                                                                                                                ;
;  BAR3 Type               ; 32-bit Non-Prefetchable                                                                                                               ;
;  BAR3 Size               ; 0 bits                                                                                                                                ;
;  BAR4 Type               ; 32-bit Non-Prefetchable                                                                                                               ;
;  BAR4 Size               ; 0 bits                                                                                                                                ;
;  BAR5 Type               ; 32-bit Non-Prefetchable                                                                                                               ;
;  BAR5 Size               ; 0 bits                                                                                                                                ;
; BAR I/O                  ; 32BIT                                                                                                                                 ;
; BAR Prefetch             ; 32                                                                                                                                    ;
; Device ID                ; 0x4                                                                                                                                   ;
; Subsystem ID             ; 0x4                                                                                                                                   ;
; Revision ID              ; 0x1                                                                                                                                   ;
; Vendor ID                ; 0x1172                                                                                                                                ;
; Subsystem Vendor ID      ; 0x1172                                                                                                                                ;
; Class Code               ; 0xff0000                                                                                                                              ;
; Link Port Number         ; 0x1                                                                                                                                   ;
; Tags Supported           ; 32                                                                                                                                    ;
; Completion Timeout       ; NONE                                                                                                                                  ;
; MSI Messages             ; 1                                                                                                                                     ;
; MSI-X                    ; No                                                                                                                                    ;
;  MSI-X Table Size        ; 0x0                                                                                                                                   ;
;  MSI-X Offset            ; 0x0                                                                                                                                   ;
;  MSI-X BAR               ; 0                                                                                                                                     ;
;  MSI-X PBA Offset        ; 0x0                                                                                                                                   ;
;  MSI-X PBA BAR           ; 0                                                                                                                                     ;
; Advanced Error Reporting ; No                                                                                                                                    ;
; ECRC Check               ; No                                                                                                                                    ;
; ECRC Generation          ; No                                                                                                                                    ;
; ECRC Forwarding          ; No                                                                                                                                    ;
; RX/Retry Buffer ECC      ; Yes                                                                                                                                   ;
+--------------------------+---------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                               ; Library Name ;
+---------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2Gen1x1If64                                                                                    ; 16474 (15)  ; 8792 (8)                  ; 0 (0)         ; 3451591     ; 439  ; 84           ; 16      ; 34        ; 0         ; 37   ; 0            ; 7682 (7)     ; 3155 (2)          ; 5637 (6)         ; |DE2Gen1x1If64                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |ALTGXPCIeGen1x1:altgx_inst|                                                                   ; 298 (0)     ; 196 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 102 (0)      ; 26 (0)            ; 170 (0)          ; |DE2Gen1x1If64|ALTGXPCIeGen1x1:altgx_inst                                                                                                                                                                                                                                                                                                         ; work         ;
;       |ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component| ; 298 (52)    ; 196 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 102 (44)     ; 26 (2)            ; 170 (6)          ; |DE2Gen1x1If64|ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component                                                                                                                                                                                                               ; work         ;
;          |ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|                                                    ; 123 (115)   ; 108 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (13)      ; 16 (16)           ; 92 (86)          ; |DE2Gen1x1If64|ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio                                                                                                                                                                           ; work         ;
;             |lpm_compare:pre_amble_cmpr|                                                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr                                                                                                                                                ; work         ;
;                |cmpr_87e:auto_generated|                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_87e:auto_generated                                                                                                                        ; work         ;
;             |lpm_counter:state_mc_counter|                                                        ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |DE2Gen1x1If64|ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter                                                                                                                                              ; work         ;
;                |cntr_29h:auto_generated|                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2Gen1x1If64|ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated                                                                                                                      ; work         ;
;          |alt_cal_c3gxb:calibration_c3gxb|                                                        ; 123 (123)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 43 (43)      ; 8 (8)             ; 72 (72)          ; |DE2Gen1x1If64|ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb                                                                                                                                                                               ; work         ;
;    |ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst                                                                                                                                                                                                                                                                                     ; work         ;
;       |altpll:altpll_component|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component                                                                                                                                                                                                                                                             ; work         ;
;          |ALTPLL50I50O125O250O_altpll:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated                                                                                                                                                                                                                  ; work         ;
;    |PCIeGen1x1If64:pcie_inst|                                                                     ; 125 (0)     ; 95 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (0)       ; 11 (0)            ; 84 (0)           ; |DE2Gen1x1If64|PCIeGen1x1If64:pcie_inst                                                                                                                                                                                                                                                                                                           ; work         ;
;       |PCIeGen1x1If64_core:wrapper|                                                               ; 38 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 36 (0)           ; |DE2Gen1x1If64|PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper                                                                                                                                                                                                                                                                               ; work         ;
;          |altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|                                           ; 38 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 36 (0)           ; |DE2Gen1x1If64|PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst                                                                                                                                                                                                                                  ; work         ;
;             |altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|                                        ; 38 (38)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 36 (36)          ; |DE2Gen1x1If64|PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst                                                                                                                                                                                     ; work         ;
;       |PCIeGen1x1If64_serdes:serdes|                                                              ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; |DE2Gen1x1If64|PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes                                                                                                                                                                                                                                                                              ; work         ;
;          |PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|    ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DE2Gen1x1If64|PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component                                                                                                                                                                                          ; work         ;
;             |altpll:pll0|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|altpll:pll0                                                                                                                                                                              ; work         ;
;                |altpll_nn81:auto_generated|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|altpll:pll0|altpll_nn81:auto_generated                                                                                                                                                   ; work         ;
;       |altpcie_rs_serdes:rs_serdes|                                                               ; 84 (84)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (30)      ; 8 (8)             ; 46 (46)          ; |DE2Gen1x1If64|PCIeGen1x1If64:pcie_inst|altpcie_rs_serdes:rs_serdes                                                                                                                                                                                                                                                                               ; work         ;
;    |chnl_tester:test_channels[0].chnl_tester_i|                                                   ; 6081 (339)  ; 716 (197)                 ; 0 (0)         ; 2985216     ; 368  ; 84           ; 16      ; 34        ; 0         ; 0    ; 0            ; 5340 (142)   ; 239 (86)          ; 502 (110)        ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i                                                                                                                                                                                                                                                                                         ; work         ;
;       |control_unit:c_unit|                                                                       ; 5598 (0)    ; 394 (0)                   ; 0 (0)         ; 2854144     ; 352  ; 84           ; 16      ; 34        ; 0         ; 0    ; 0            ; 5178 (0)     ; 80 (0)            ; 340 (0)          ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit                                                                                                                                                                                                                                                                     ; work         ;
;          |buffer_control:buffer_control_1|                                                        ; 44 (44)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 30 (30)          ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1                                                                                                                                                                                                                                     ; work         ;
;          |buffer_image:buffer_image_0|                                                            ; 82 (0)      ; 8 (0)                     ; 0 (0)         ; 648000      ; 80   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 8 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                     ; 82 (0)      ; 8 (0)                     ; 0 (0)         ; 648000      ; 80   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 8 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component                                                                                                                                                                                                         ; work         ;
;                |altsyncram_pgo1:auto_generated|                                                   ; 82 (8)      ; 8 (8)                     ; 0 (0)         ; 648000      ; 80   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 8 (4)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated                                                                                                                                                                          ; work         ;
;                   |decode_v1b:decode2|                                                            ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2                                                                                                                                                       ; work         ;
;                   |mux_fsb:mux3|                                                                  ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 4 (4)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3                                                                                                                                                             ; work         ;
;          |buffer_image:buffer_image_1|                                                            ; 68 (0)      ; 8 (0)                     ; 0 (0)         ; 648000      ; 80   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 8 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                     ; 68 (0)      ; 8 (0)                     ; 0 (0)         ; 648000      ; 80   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 8 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component                                                                                                                                                                                                         ; work         ;
;                |altsyncram_pgo1:auto_generated|                                                   ; 68 (8)      ; 8 (8)                     ; 0 (0)         ; 648000      ; 80   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 8 (4)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated                                                                                                                                                                          ; work         ;
;                   |mux_fsb:mux3|                                                                  ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 4 (4)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3                                                                                                                                                             ; work         ;
;          |buffer_image:buffer_image_2|                                                            ; 68 (0)      ; 8 (0)                     ; 0 (0)         ; 648000      ; 80   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 8 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                     ; 68 (0)      ; 8 (0)                     ; 0 (0)         ; 648000      ; 80   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 8 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component                                                                                                                                                                                                         ; work         ;
;                |altsyncram_pgo1:auto_generated|                                                   ; 68 (8)      ; 8 (8)                     ; 0 (0)         ; 648000      ; 80   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 8 (4)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated                                                                                                                                                                          ; work         ;
;                   |mux_fsb:mux3|                                                                  ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 4 (4)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3                                                                                                                                                             ; work         ;
;          |buffer_image:buffer_image_3|                                                            ; 68 (0)      ; 8 (0)                     ; 0 (0)         ; 648000      ; 80   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 8 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                     ; 68 (0)      ; 8 (0)                     ; 0 (0)         ; 648000      ; 80   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 8 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component                                                                                                                                                                                                         ; work         ;
;                |altsyncram_pgo1:auto_generated|                                                   ; 68 (8)      ; 8 (8)                     ; 0 (0)         ; 648000      ; 80   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 8 (4)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated                                                                                                                                                                          ; work         ;
;                   |mux_fsb:mux3|                                                                  ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 4 (4)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3                                                                                                                                                             ; work         ;
;          |fifo_in:fifo_input|                                                                     ; 145 (0)     ; 128 (0)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (0)       ; 72 (0)            ; 56 (0)           ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input                                                                                                                                                                                                                                                  ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                   ; 145 (0)     ; 128 (0)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (0)       ; 72 (0)            ; 56 (0)           ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                ; work         ;
;                |dcfifo_vgk1:auto_generated|                                                       ; 145 (40)    ; 128 (39)                  ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (2)       ; 72 (32)           ; 56 (3)           ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated                                                                                                                                                                     ; work         ;
;                   |a_graycounter_1b7:rdptr_g1p|                                                   ; 25 (25)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 17 (17)          ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|a_graycounter_1b7:rdptr_g1p                                                                                                                                         ; work         ;
;                   |a_graycounter_uoc:wrptr_g1p|                                                   ; 25 (25)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 19 (19)          ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|a_graycounter_uoc:wrptr_g1p                                                                                                                                         ; work         ;
;                   |alt_synch_pipe_tld:rs_dgwp|                                                    ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 7 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|alt_synch_pipe_tld:rs_dgwp                                                                                                                                          ; work         ;
;                      |dffpipe_se9:dffpipe12|                                                      ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 7 (7)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|alt_synch_pipe_tld:rs_dgwp|dffpipe_se9:dffpipe12                                                                                                                    ; work         ;
;                   |alt_synch_pipe_uld:ws_dgrp|                                                    ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 7 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|alt_synch_pipe_uld:ws_dgrp                                                                                                                                          ; work         ;
;                      |dffpipe_te9:dffpipe15|                                                      ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 7 (7)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe15                                                                                                                    ; work         ;
;                   |altsyncram_5j11:fifo_ram|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram                                                                                                                                            ; work         ;
;                   |cmpr_kb6:rdempty_eq_comp|                                                      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|cmpr_kb6:rdempty_eq_comp                                                                                                                                            ; work         ;
;                   |cmpr_kb6:wrfull_eq_comp|                                                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|cmpr_kb6:wrfull_eq_comp                                                                                                                                             ; work         ;
;                   |cntr_v7e:cntr_b|                                                               ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|cntr_v7e:cntr_b                                                                                                                                                     ; work         ;
;          |filter_controller:filter_p|                                                             ; 5123 (1899) ; 203 (203)                 ; 0 (0)         ; 0           ; 0    ; 84           ; 16      ; 34        ; 0         ; 0    ; 0            ; 4894 (1701)  ; 7 (7)             ; 222 (190)        ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p                                                                                                                                                                                                                                          ; work         ;
;             |get_weight_mn:mn_0|                                                                  ; 572 (24)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 567 (20)     ; 0 (0)             ; 5 (4)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0                                                                                                                                                                                                                       ; work         ;
;                |get_r_value:r_value_x|                                                            ; 548 (548)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 547 (547)    ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x                                                                                                                                                                                                 ; work         ;
;             |get_weight_mn:mn_1|                                                                  ; 1341 (72)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0         ; 0    ; 0            ; 1314 (50)    ; 0 (0)             ; 27 (22)          ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1                                                                                                                                                                                                                       ; work         ;
;                |get_r_value:r_value_x|                                                            ; 654 (654)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 654 (654)    ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x                                                                                                                                                                                                 ; work         ;
;                |get_r_value:r_value_y|                                                            ; 559 (559)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 559 (559)    ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y                                                                                                                                                                                                 ; work         ;
;                |lpm_mult:Mult0|                                                                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0                                                                                                                                                                                                        ; work         ;
;                   |mult_u9t:auto_generated|                                                       ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated                                                                                                                                                                                ; work         ;
;                |lpm_mult:Mult1|                                                                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 5 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1                                                                                                                                                                                                        ; work         ;
;                   |mult_u9t:auto_generated|                                                       ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 5 (5)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated                                                                                                                                                                                ; work         ;
;             |get_weight_mn:mn_2|                                                                  ; 549 (24)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 549 (24)     ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2                                                                                                                                                                                                                       ; work         ;
;                |get_r_value:r_value_x|                                                            ; 525 (525)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 525 (525)    ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|get_r_value:r_value_x                                                                                                                                                                                                 ; work         ;
;             |get_weight_mn:mn_t|                                                                  ; 651 (23)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 651 (23)     ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t                                                                                                                                                                                                                       ; work         ;
;                |get_r_value:r_value_x|                                                            ; 628 (628)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 628 (628)    ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x                                                                                                                                                                                                 ; work         ;
;             |lpm_mult:Mult0|                                                                      ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0                                                                                                                                                                                                                           ; work         ;
;                |mult_2at:auto_generated|                                                          ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated                                                                                                                                                                                                   ; work         ;
;             |lpm_mult:Mult10|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult10                                                                                                                                                                                                                          ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult10|mult_4et:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult11|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult11                                                                                                                                                                                                                          ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult11|mult_jft:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult12|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult12                                                                                                                                                                                                                          ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult12|mult_4et:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult13|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult13                                                                                                                                                                                                                          ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult13|mult_jft:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult14|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult14                                                                                                                                                                                                                          ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult14|mult_4et:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult15|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult15                                                                                                                                                                                                                          ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult15|mult_jft:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult20|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult20                                                                                                                                                                                                                          ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult20|mult_4et:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult21|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult21                                                                                                                                                                                                                          ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult21|mult_jft:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult22|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult22                                                                                                                                                                                                                          ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult22|mult_4et:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult23|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult23                                                                                                                                                                                                                          ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult23|mult_jft:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult24|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult24                                                                                                                                                                                                                          ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult24|mult_4et:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult25|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult25                                                                                                                                                                                                                          ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult25|mult_jft:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult26|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult26                                                                                                                                                                                                                          ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult26|mult_4et:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult27|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult27                                                                                                                                                                                                                          ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult27|mult_jft:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult2|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult2                                                                                                                                                                                                                           ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult2|mult_4et:auto_generated                                                                                                                                                                                                   ; work         ;
;             |lpm_mult:Mult32|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult32                                                                                                                                                                                                                          ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult32|mult_4et:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult33|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult33                                                                                                                                                                                                                          ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult33|mult_jft:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult34|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult34                                                                                                                                                                                                                          ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult34|mult_4et:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult35|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult35                                                                                                                                                                                                                          ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult35|mult_jft:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult36|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult36                                                                                                                                                                                                                          ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult36|mult_4et:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult37|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult37                                                                                                                                                                                                                          ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult37|mult_jft:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult38|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult38                                                                                                                                                                                                                          ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult38|mult_4et:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult39|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult39                                                                                                                                                                                                                          ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult39|mult_jft:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult3|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult3                                                                                                                                                                                                                           ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult3|mult_jft:auto_generated                                                                                                                                                                                                   ; work         ;
;             |lpm_mult:Mult44|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult44                                                                                                                                                                                                                          ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult44|mult_4et:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult45|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult45                                                                                                                                                                                                                          ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult45|mult_jft:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult46|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult46                                                                                                                                                                                                                          ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult46|mult_4et:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult47|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult47                                                                                                                                                                                                                          ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult47|mult_jft:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult48|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult48                                                                                                                                                                                                                          ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult48|mult_4et:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult49|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult49                                                                                                                                                                                                                          ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult49|mult_jft:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult4|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult4                                                                                                                                                                                                                           ; work         ;
;                |mult_4et:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult4|mult_4et:auto_generated                                                                                                                                                                                                   ; work         ;
;             |lpm_mult:Mult50|                                                                     ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50                                                                                                                                                                                                                          ; work         ;
;                |mult_u9t:auto_generated|                                                          ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult51|                                                                     ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51                                                                                                                                                                                                                          ; work         ;
;                |mult_u9t:auto_generated|                                                          ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult52|                                                                     ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52                                                                                                                                                                                                                          ; work         ;
;                |mult_u9t:auto_generated|                                                          ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated                                                                                                                                                                                                  ; work         ;
;             |lpm_mult:Mult5|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult5                                                                                                                                                                                                                           ; work         ;
;                |mult_jft:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult5|mult_jft:auto_generated                                                                                                                                                                                                   ; work         ;
;       |fifo_out:fifo_c_unit_to_riffa|                                                             ; 145 (0)     ; 125 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 73 (0)            ; 52 (0)           ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa                                                                                                                                                                                                                                                           ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                      ; 145 (0)     ; 125 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 73 (0)            ; 52 (0)           ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                         ; work         ;
;             |dcfifo_9rj1:auto_generated|                                                          ; 145 (41)    ; 125 (39)                  ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (2)       ; 73 (36)           ; 52 (2)           ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated                                                                                                                                                                              ; work         ;
;                |a_graycounter_2b7:rdptr_g1p|                                                      ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 16 (16)          ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|a_graycounter_2b7:rdptr_g1p                                                                                                                                                  ; work         ;
;                |a_graycounter_soc:wrptr_g1p|                                                      ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|a_graycounter_soc:wrptr_g1p                                                                                                                                                  ; work         ;
;                |alt_synch_pipe_sld:rs_dgwp|                                                       ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 6 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|alt_synch_pipe_sld:rs_dgwp                                                                                                                                                   ; work         ;
;                   |dffpipe_re9:dffpipe14|                                                         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe14                                                                                                                             ; work         ;
;                |alt_synch_pipe_vld:ws_dgrp|                                                       ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 6 (0)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|alt_synch_pipe_vld:ws_dgrp                                                                                                                                                   ; work         ;
;                   |dffpipe_ue9:dffpipe17|                                                         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|alt_synch_pipe_vld:ws_dgrp|dffpipe_ue9:dffpipe17                                                                                                                             ; work         ;
;                |altsyncram_oh11:fifo_ram|                                                         ; 5 (3)       ; 3 (3)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (1)             ; 3 (2)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|altsyncram_oh11:fifo_ram                                                                                                                                                     ; work         ;
;                   |decode_4c7:decode12|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|altsyncram_oh11:fifo_ram|decode_4c7:decode12                                                                                                                                 ; work         ;
;                |cmpr_jb6:rdempty_eq_comp|                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|cmpr_jb6:rdempty_eq_comp                                                                                                                                                     ; work         ;
;                |cmpr_jb6:wrfull_eq_comp|                                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|cmpr_jb6:wrfull_eq_comp                                                                                                                                                      ; work         ;
;                |cntr_18e:cntr_b|                                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2Gen1x1If64|chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|cntr_18e:cntr_b                                                                                                                                                              ; work         ;
;    |riffa_wrapper_de2i:riffa|                                                                     ; 9980 (0)    ; 7777 (0)                  ; 0 (0)         ; 466375      ; 71   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2203 (0)     ; 2877 (0)          ; 4900 (0)         ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa                                                                                                                                                                                                                                                                                                           ; work         ;
;       |engine_layer:engine_layer_inst|                                                            ; 3058 (0)    ; 2814 (0)                  ; 0 (0)         ; 104288      ; 18   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 240 (0)      ; 1643 (0)          ; 1175 (0)         ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst                                                                                                                                                                                                                                                                            ; work         ;
;          |rx_engine_classic:rx_engine_classic_inst|                                               ; 357 (0)     ; 351 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 234 (0)           ; 120 (1)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst                                                                                                                                                                                                                                   ; work         ;
;             |rxc_engine_classic:rxc_engine_inst|                                                  ; 69 (4)      ; 67 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (1)        ; 48 (0)            ; 19 (6)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst                                                                                                                                                                                                ; work         ;
;                |pipeline:output_pipeline|                                                         ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (0)            ; 9 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|pipeline:output_pipeline                                                                                                                                                                       ; work         ;
;                   |reg_pipeline:pipeline_inst|                                                    ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 9 (9)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|pipeline:output_pipeline|reg_pipeline:pipeline_inst                                                                                                                                            ; work         ;
;                |register:dw_enable|                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:dw_enable                                                                                                                                                                             ; work         ;
;                |register:meta_DW1_register|                                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:meta_DW1_register                                                                                                                                                                     ; work         ;
;                |register:meta_DW2_register|                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:meta_DW2_register                                                                                                                                                                     ; work         ;
;                |register:metadata_DW0_register|                                                   ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 3 (3)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:metadata_DW0_register                                                                                                                                                                 ; work         ;
;                |register:metadata_address_register|                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:metadata_address_register                                                                                                                                                             ; work         ;
;                |register:metadata_length_register|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:metadata_length_register                                                                                                                                                              ; work         ;
;                |register:start_flag_register|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|register:start_flag_register                                                                                                                                                                   ; work         ;
;                |shiftreg:sop_shiftreg_inst|                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|shiftreg:sop_shiftreg_inst                                                                                                                                                                     ; work         ;
;             |rxr_engine_classic:rxr_engine_inst|                                                  ; 107 (4)     ; 103 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 38 (0)            ; 68 (20)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst                                                                                                                                                                                                ; work         ;
;                |pipeline:output_pipeline|                                                         ; 46 (0)      ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (0)            ; 14 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|pipeline:output_pipeline                                                                                                                                                                       ; work         ;
;                   |reg_pipeline:pipeline_inst|                                                    ; 46 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 14 (14)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|pipeline:output_pipeline|reg_pipeline:pipeline_inst                                                                                                                                            ; work         ;
;                |register:addr_DW0_bit_2_register|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:addr_DW0_bit_2_register                                                                                                                                                               ; work         ;
;                |register:addr_DW0_register|                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:addr_DW0_register                                                                                                                                                                     ; work         ;
;                |register:addr_DW1_bit_2_register|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:addr_DW1_bit_2_register                                                                                                                                                               ; work         ;
;                |register:addr_DW1_register|                                                       ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:addr_DW1_register                                                                                                                                                                     ; work         ;
;                |register:meta_DW1_register|                                                       ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:meta_DW1_register                                                                                                                                                                     ; work         ;
;                |register:metadata_4DWH_register|                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:metadata_4DWH_register                                                                                                                                                                ; work         ;
;                |register:metadata_DW0_register|                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:metadata_DW0_register                                                                                                                                                                 ; work         ;
;                |shiftreg:sop_shiftreg_inst|                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|shiftreg:sop_shiftreg_inst                                                                                                                                                                     ; work         ;
;             |shiftreg:data_shiftreg_inst|                                                         ; 177 (177)   ; 177 (177)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 145 (145)         ; 32 (32)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:data_shiftreg_inst                                                                                                                                                                                                       ; work         ;
;             |shiftreg:eop_shiftreg_inst|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:eop_shiftreg_inst                                                                                                                                                                                                        ; work         ;
;             |shiftreg:valid_shiftreg_inst|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:valid_shiftreg_inst                                                                                                                                                                                                      ; work         ;
;          |tx_engine_classic:tx_engine_classic_inst|                                               ; 2701 (8)    ; 2463 (8)                  ; 0 (0)         ; 104288      ; 18   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 237 (1)      ; 1409 (5)          ; 1055 (2)         ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst                                                                                                                                                                                                                                   ; work         ;
;             |pipeline:output_reg_inst|                                                            ; 68 (0)      ; 67 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (0)            ; 2 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst                                                                                                                                                                                                          ; work         ;
;                |reg_pipeline:pipeline_inst|                                                       ; 68 (68)     ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (66)           ; 2 (2)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst                                                                                                                                                                               ; work         ;
;             |reset_controller:rc_inst|                                                            ; 23 (12)     ; 8 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (9)       ; 0 (0)             ; 8 (3)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|reset_controller:rc_inst                                                                                                                                                                                                          ; work         ;
;                |counter:rst_counter|                                                              ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|reset_controller:rc_inst|counter:rst_counter                                                                                                                                                                                      ; work         ;
;             |shiftreg:rst_shiftreg|                                                               ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|shiftreg:rst_shiftreg                                                                                                                                                                                                             ; work         ;
;             |tx_mux:tx_mux_inst|                                                                  ; 86 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 76 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst                                                                                                                                                                                                                ; work         ;
;                |pipeline:tx_output_inst|                                                          ; 68 (0)      ; 67 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 68 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|pipeline:tx_output_inst                                                                                                                                                                                        ; work         ;
;                   |reg_pipeline:pipeline_inst|                                                    ; 68 (68)     ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 68 (68)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|pipeline:tx_output_inst|reg_pipeline:pipeline_inst                                                                                                                                                             ; work         ;
;                |tx_arbiter:tx_arbiter_inst|                                                       ; 18 (18)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|tx_arbiter:tx_arbiter_inst                                                                                                                                                                                     ; work         ;
;                |tx_phi:tx_phi_inst|                                                               ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|tx_phi:tx_phi_inst                                                                                                                                                                                             ; work         ;
;                   |mux:mux_inst|                                                                  ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|tx_phi:tx_phi_inst|mux:mux_inst                                                                                                                                                                                ; work         ;
;                      |mux_select:mux_select_inst|                                                 ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (66)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|tx_phi:tx_phi_inst|mux:mux_inst|mux_select:mux_select_inst                                                                                                                                                     ; work         ;
;             |txc_engine_classic:txc_engine_inst|                                                  ; 922 (0)     ; 832 (0)                   ; 0 (0)         ; 34768       ; 6    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 90 (0)       ; 488 (0)           ; 344 (0)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst                                                                                                                                                                                                ; work         ;
;                |tx_engine:txc_engine_inst|                                                        ; 870 (0)     ; 781 (0)                   ; 0 (0)         ; 34768       ; 6    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 89 (0)       ; 438 (0)           ; 343 (0)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst                                                                                                                                                                      ; work         ;
;                   |tx_alignment_pipeline:tx_alignment_inst|                                       ; 344 (34)    ; 311 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (23)      ; 197 (0)           ; 114 (20)         ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst                                                                                                                              ; work         ;
;                      |counter:pktctr_inst|                                                        ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:pktctr_inst                                                                                                          ; work         ;
;                      |counter:satctr_inst|                                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:satctr_inst                                                                                                          ; work         ;
;                      |mux:gen_packet_format_multiplexers[0].dw_mux_|                              ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[0].dw_mux_                                                                                ; work         ;
;                         |mux_select:mux_select_inst|                                              ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[0].dw_mux_|mux_select:mux_select_inst                                                     ; work         ;
;                      |mux:gen_packet_format_multiplexers[1].dw_mux_|                              ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[1].dw_mux_                                                                                ; work         ;
;                         |mux_select:mux_select_inst|                                              ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[1].dw_mux_|mux_select:mux_select_inst                                                     ; work         ;
;                      |pipeline:compute_reg|                                                       ; 65 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 53 (0)            ; 11 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg                                                                                                         ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 65 (65)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 53 (53)           ; 11 (11)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg|reg_pipeline:pipeline_inst                                                                              ; work         ;
;                      |pipeline:gen_data_input_regs[0].data_register_|                             ; 34 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 32 (0)            ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_                                                                               ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_|reg_pipeline:pipeline_inst                                                    ; work         ;
;                      |pipeline:gen_data_input_regs[0].packet_valid_register|                      ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].packet_valid_register                                                                        ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].packet_valid_register|reg_pipeline:pipeline_inst                                             ; work         ;
;                      |pipeline:gen_data_input_regs[1].data_register_|                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_                                                                               ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_|reg_pipeline:pipeline_inst                                                    ; work         ;
;                      |pipeline:gen_data_input_regs[1].packet_valid_register|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].packet_valid_register                                                                        ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].packet_valid_register|reg_pipeline:pipeline_inst                                             ; work         ;
;                      |pipeline:hdr_input_reg|                                                     ; 62 (0)      ; 62 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 56 (0)            ; 6 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg                                                                                                       ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 62 (62)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 56 (56)           ; 6 (6)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst                                                                            ; work         ;
;                      |pipeline:output_register_inst|                                              ; 69 (0)      ; 67 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 66 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst                                                                                                ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 69 (69)     ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 66 (66)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst                                                                     ; work         ;
;                      |pipeline:ready_reg|                                                         ; 57 (0)      ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 55 (0)            ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg                                                                                                           ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 57 (57)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 55 (55)           ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg|reg_pipeline:pipeline_inst                                                                                ; work         ;
;                      |pipeline:select_reg|                                                        ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg                                                                                                          ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst                                                                               ; work         ;
;                      |rotate:rot_inst|                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|rotate:rot_inst                                                                                                              ; work         ;
;                   |tx_data_pipeline:tx_data_pipeline_inst|                                        ; 307 (0)     ; 265 (0)                   ; 0 (0)         ; 33792       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (0)       ; 139 (0)           ; 126 (0)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst                                                                                                                               ; work         ;
;                      |tx_data_fifo:txdf_inst|                                                     ; 273 (0)     ; 232 (0)                   ; 0 (0)         ; 33792       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 107 (0)           ; 125 (0)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst                                                                                                        ; work         ;
;                         |counter_v2:gen_regs_fifos[0].perfifo_ctr_inst|                           ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|counter_v2:gen_regs_fifos[0].perfifo_ctr_inst                                                          ; work         ;
;                         |fifo:gen_regs_fifos[0].fifo_inst_|                                       ; 156 (80)    ; 134 (47)                  ; 0 (0)         ; 33792       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (21)      ; 41 (6)            ; 93 (53)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_                                                                      ; work         ;
;                            |scsdpram:mem|                                                         ; 88 (88)     ; 87 (87)                   ; 0 (0)         ; 33792       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 35 (35)           ; 52 (52)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem                                                         ; work         ;
;                               |altsyncram:rMemory_rtl_0|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 33792       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0                                ; work         ;
;                                  |altsyncram_69h1:auto_generated|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 33792       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated ; work         ;
;                         |fifo:gen_regs_fifos[1].fifo_inst_|                                       ; 34 (34)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 23 (23)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_                                                                      ; work         ;
;                         |pipeline:gen_regs_fifos[0].fifo_pipeline_inst_|                          ; 35 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 33 (0)            ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].fifo_pipeline_inst_                                                         ; work         ;
;                            |reg_pipeline:pipeline_inst|                                           ; 35 (35)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 33 (33)           ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].fifo_pipeline_inst_|reg_pipeline:pipeline_inst                              ; work         ;
;                         |pipeline:gen_regs_fifos[0].input_pipeline_inst_|                         ; 34 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 32 (0)            ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_                                                        ; work         ;
;                            |reg_pipeline:pipeline_inst|                                           ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst                             ; work         ;
;                         |pipeline:gen_regs_fifos[1].fifo_pipeline_inst_|                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].fifo_pipeline_inst_                                                         ; work         ;
;                            |reg_pipeline:pipeline_inst|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].fifo_pipeline_inst_|reg_pipeline:pipeline_inst                              ; work         ;
;                         |pipeline:packet_valid_reg|                                               ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:packet_valid_reg                                                                              ; work         ;
;                            |reg_pipeline:pipeline_inst|                                           ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:packet_valid_reg|reg_pipeline:pipeline_inst                                                   ; work         ;
;                      |tx_data_shift:tx_shift_inst|                                                ; 34 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 32 (0)            ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst                                                                                                   ; work         ;
;                         |pipeline:input_register|                                                 ; 34 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 32 (0)            ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register                                                                           ; work         ;
;                            |reg_pipeline:pipeline_inst|                                           ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register|reg_pipeline:pipeline_inst                                                ; work         ;
;                   |tx_hdr_fifo:txhf_inst|                                                         ; 219 (0)     ; 205 (0)                   ; 0 (0)         ; 976         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 102 (0)           ; 103 (0)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst                                                                                                                                                ; work         ;
;                      |fifo:fifo_inst|                                                             ; 167 (38)    ; 154 (23)                  ; 0 (0)         ; 976         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 53 (3)            ; 101 (26)         ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst                                                                                                                                 ; work         ;
;                         |scsdpram:mem|                                                            ; 132 (132)   ; 131 (131)                 ; 0 (0)         ; 976         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 50 (50)           ; 82 (82)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem                                                                                                                    ; work         ;
;                            |altsyncram:rMemory_rtl_0|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 976         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0                                                                                           ; work         ;
;                               |altsyncram_e0h1:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 976         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_e0h1:auto_generated                                                            ; work         ;
;                      |pipeline:input_pipeline_inst|                                               ; 53 (0)      ; 51 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 49 (0)            ; 3 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst                                                                                                                   ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 53 (53)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 49 (49)           ; 3 (3)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst|reg_pipeline:pipeline_inst                                                                                        ; work         ;
;                |txc_formatter_classic:txc_formatter_inst|                                         ; 52 (0)      ; 51 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 50 (0)            ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|txc_formatter_classic:txc_formatter_inst                                                                                                                                                       ; work         ;
;                   |pipeline:input_inst|                                                           ; 52 (0)      ; 51 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 50 (0)            ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|txc_formatter_classic:txc_formatter_inst|pipeline:input_inst                                                                                                                                   ; work         ;
;                      |reg_pipeline:pipeline_inst|                                                 ; 52 (52)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 50 (50)           ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|txc_formatter_classic:txc_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst                                                                                                        ; work         ;
;             |txr_engine_classic:txr_engine_inst|                                                  ; 1588 (0)    ; 1467 (0)                  ; 0 (0)         ; 69520       ; 12   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 121 (0)      ; 849 (0)           ; 618 (0)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst                                                                                                                                                                                                ; work         ;
;                |tx_engine:txr_engine_inst|                                                        ; 1484 (0)    ; 1374 (0)                  ; 0 (0)         ; 69520       ; 12   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 110 (0)      ; 767 (0)           ; 607 (0)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst                                                                                                                                                                      ; work         ;
;                   |tx_alignment_pipeline:tx_alignment_inst|                                       ; 539 (39)    ; 513 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (12)      ; 339 (0)           ; 174 (39)         ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst                                                                                                                              ; work         ;
;                      |counter:pktctr_inst|                                                        ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:pktctr_inst                                                                                                          ; work         ;
;                      |counter:satctr_inst|                                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:satctr_inst                                                                                                          ; work         ;
;                      |mux:gen_packet_format_multiplexers[0].dw_mux_|                              ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[0].dw_mux_                                                                                ; work         ;
;                         |mux_select:mux_select_inst|                                              ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[0].dw_mux_|mux_select:mux_select_inst                                                     ; work         ;
;                      |mux:gen_packet_format_multiplexers[1].dw_mux_|                              ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 52 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[1].dw_mux_                                                                                ; work         ;
;                         |mux_select:mux_select_inst|                                              ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 52 (52)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|mux:gen_packet_format_multiplexers[1].dw_mux_|mux_select:mux_select_inst                                                     ; work         ;
;                      |pipeline:compute_reg|                                                       ; 125 (0)     ; 124 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 96 (0)            ; 28 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg                                                                                                         ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 125 (125)   ; 124 (124)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 96 (96)           ; 28 (28)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg|reg_pipeline:pipeline_inst                                                                              ; work         ;
;                      |pipeline:gen_data_input_regs[0].data_register_|                             ; 34 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 32 (0)            ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_                                                                               ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_|reg_pipeline:pipeline_inst                                                    ; work         ;
;                      |pipeline:gen_data_input_regs[0].packet_valid_register|                      ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].packet_valid_register                                                                        ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].packet_valid_register|reg_pipeline:pipeline_inst                                             ; work         ;
;                      |pipeline:gen_data_input_regs[1].data_register_|                             ; 34 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 32 (0)            ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_                                                                               ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_|reg_pipeline:pipeline_inst                                                    ; work         ;
;                      |pipeline:gen_data_input_regs[1].packet_valid_register|                      ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].packet_valid_register                                                                        ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].packet_valid_register|reg_pipeline:pipeline_inst                                             ; work         ;
;                      |pipeline:hdr_input_reg|                                                     ; 123 (0)     ; 122 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 113 (0)           ; 9 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg                                                                                                       ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 123 (123)   ; 122 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 113 (113)         ; 9 (9)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst                                                                            ; work         ;
;                      |pipeline:output_register_inst|                                              ; 71 (0)      ; 67 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 2 (0)             ; 66 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst                                                                                                ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 71 (71)     ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 66 (66)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst                                                                     ; work         ;
;                      |pipeline:ready_reg|                                                         ; 108 (0)     ; 106 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 64 (0)            ; 42 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg                                                                                                           ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 108 (108)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 64 (64)           ; 42 (42)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg|reg_pipeline:pipeline_inst                                                                                ; work         ;
;                      |pipeline:select_reg|                                                        ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg                                                                                                          ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst                                                                               ; work         ;
;                      |rotate:rot_inst|                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|rotate:rot_inst                                                                                                              ; work         ;
;                   |tx_data_pipeline:tx_data_pipeline_inst|                                        ; 549 (0)     ; 482 (0)                   ; 0 (0)         ; 67584       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 67 (0)       ; 281 (0)           ; 201 (0)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst                                                                                                                               ; work         ;
;                      |tx_data_fifo:txdf_inst|                                                     ; 481 (0)     ; 415 (0)                   ; 0 (0)         ; 67584       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 66 (0)       ; 220 (0)           ; 195 (0)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst                                                                                                        ; work         ;
;                         |counter_v2:gen_regs_fifos[0].perfifo_ctr_inst|                           ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|counter_v2:gen_regs_fifos[0].perfifo_ctr_inst                                                          ; work         ;
;                         |counter_v2:gen_regs_fifos[1].perfifo_ctr_inst|                           ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|counter_v2:gen_regs_fifos[1].perfifo_ctr_inst                                                          ; work         ;
;                         |fifo:gen_regs_fifos[0].fifo_inst_|                                       ; 155 (71)    ; 134 (47)                  ; 0 (0)         ; 33792       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (19)      ; 41 (8)            ; 93 (55)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_                                                                      ; work         ;
;                            |scsdpram:mem|                                                         ; 89 (89)     ; 87 (87)                   ; 0 (0)         ; 33792       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 33 (33)           ; 54 (54)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem                                                         ; work         ;
;                               |altsyncram:rMemory_rtl_0|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 33792       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0                                ; work         ;
;                                  |altsyncram_69h1:auto_generated|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 33792       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated ; work         ;
;                         |fifo:gen_regs_fifos[1].fifo_inst_|                                       ; 163 (75)    ; 134 (47)                  ; 0 (0)         ; 33792       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (28)      ; 49 (2)            ; 85 (46)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_                                                                      ; work         ;
;                            |scsdpram:mem|                                                         ; 88 (88)     ; 87 (87)                   ; 0 (0)         ; 33792       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 47 (47)           ; 40 (40)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem                                                         ; work         ;
;                               |altsyncram:rMemory_rtl_0|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 33792       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0                                ; work         ;
;                                  |altsyncram_69h1:auto_generated|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 33792       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated ; work         ;
;                         |pipeline:gen_regs_fifos[0].fifo_pipeline_inst_|                          ; 35 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 33 (0)            ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].fifo_pipeline_inst_                                                         ; work         ;
;                            |reg_pipeline:pipeline_inst|                                           ; 35 (35)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 33 (33)           ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].fifo_pipeline_inst_|reg_pipeline:pipeline_inst                              ; work         ;
;                         |pipeline:gen_regs_fifos[0].input_pipeline_inst_|                         ; 35 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 32 (0)            ; 2 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_                                                        ; work         ;
;                            |reg_pipeline:pipeline_inst|                                           ; 35 (35)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 2 (2)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst                             ; work         ;
;                         |pipeline:gen_regs_fifos[1].fifo_pipeline_inst_|                          ; 35 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 33 (0)            ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].fifo_pipeline_inst_                                                         ; work         ;
;                            |reg_pipeline:pipeline_inst|                                           ; 35 (35)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 33 (33)           ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].fifo_pipeline_inst_|reg_pipeline:pipeline_inst                              ; work         ;
;                         |pipeline:gen_regs_fifos[1].input_pipeline_inst_|                         ; 35 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 32 (0)            ; 2 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_                                                        ; work         ;
;                            |reg_pipeline:pipeline_inst|                                           ; 35 (35)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 2 (2)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst                             ; work         ;
;                         |pipeline:packet_valid_reg|                                               ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:packet_valid_reg                                                                              ; work         ;
;                            |reg_pipeline:pipeline_inst|                                           ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:packet_valid_reg|reg_pipeline:pipeline_inst                                                   ; work         ;
;                      |tx_data_shift:tx_shift_inst|                                                ; 70 (0)      ; 67 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 61 (0)            ; 8 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst                                                                                                   ; work         ;
;                         |offset_flag_to_one_hot:ef_onehot_inst|                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|offset_flag_to_one_hot:ef_onehot_inst                                                             ; work         ;
;                         |pipeline:input_register|                                                 ; 68 (0)      ; 67 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 61 (0)            ; 6 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register                                                                           ; work         ;
;                            |reg_pipeline:pipeline_inst|                                           ; 68 (68)     ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 61 (61)           ; 6 (6)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register|reg_pipeline:pipeline_inst                                                ; work         ;
;                   |tx_hdr_fifo:txhf_inst|                                                         ; 396 (0)     ; 379 (0)                   ; 0 (0)         ; 1936        ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (0)       ; 147 (0)           ; 232 (0)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst                                                                                                                                                ; work         ;
;                      |fifo:fifo_inst|                                                             ; 286 (38)    ; 271 (23)                  ; 0 (0)         ; 1936        ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 115 (5)           ; 156 (23)         ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst                                                                                                                                 ; work         ;
;                         |scsdpram:mem|                                                            ; 248 (248)   ; 248 (248)                 ; 0 (0)         ; 1936        ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 110 (110)         ; 138 (138)        ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem                                                                                                                    ; work         ;
;                            |altsyncram:rMemory_rtl_0|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1936        ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0                                                                                           ; work         ;
;                               |altsyncram_83h1:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1936        ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_83h1:auto_generated                                                            ; work         ;
;                      |pipeline:input_pipeline_inst|                                               ; 111 (0)     ; 108 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 32 (0)            ; 77 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst                                                                                                                   ; work         ;
;                         |reg_pipeline:pipeline_inst|                                              ; 111 (111)   ; 108 (108)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 77 (77)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst|reg_pipeline:pipeline_inst                                                                                        ; work         ;
;                |txr_formatter_classic:txr_formatter_inst|                                         ; 167 (74)    ; 93 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (10)      ; 82 (0)            ; 74 (66)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst                                                                                                                                                       ; work         ;
;                   |pipeline:input_inst|                                                           ; 94 (0)      ; 93 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 82 (0)            ; 11 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|pipeline:input_inst                                                                                                                                   ; work         ;
;                      |reg_pipeline:pipeline_inst|                                                 ; 94 (94)     ; 93 (93)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 82 (82)           ; 11 (11)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst                                                                                                        ; work         ;
;       |riffa:riffa_inst|                                                                          ; 6935 (12)   ; 4908 (0)                  ; 0 (0)         ; 362087      ; 53   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1963 (1)     ; 1194 (0)          ; 3778 (12)        ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst                                                                                                                                                                                                                                                                                          ; work         ;
;          |channel:channels[0].channel|                                                            ; 5046 (0)    ; 3535 (0)                  ; 0 (0)         ; 229607      ; 31   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1470 (0)     ; 752 (0)           ; 2824 (0)         ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel                                                                                                                                                                                                                                                              ; work         ;
;             |channel_64:channel|                                                                  ; 5046 (0)    ; 3535 (0)                  ; 0 (0)         ; 229607      ; 31   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1470 (0)     ; 752 (0)           ; 2824 (0)         ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel                                                                                                                                                                                                                                           ; work         ;
;                |rx_port_64:rxPort|                                                                ; 2914 (12)   ; 1966 (5)                  ; 0 (0)         ; 196839      ; 27   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 939 (6)      ; 286 (1)           ; 1689 (5)         ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort                                                                                                                                                                                                                         ; work         ;
;                   |async_fifo_fwft:mainFifo|                                                      ; 286 (136)   ; 218 (132)                 ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 68 (4)       ; 39 (38)           ; 179 (94)         ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo                                                                                                                                                                                                ; work         ;
;                      |async_fifo:fifo|                                                            ; 150 (1)     ; 86 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 64 (1)       ; 1 (0)             ; 85 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo                                                                                                                                                                                ; work         ;
;                         |async_cmp:asyncCompare|                                                  ; 29 (29)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 6 (6)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare                                                                                                                                                         ; work         ;
;                         |ram_2clk_1w_1r:mem|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem                                                                                                                                                             ; work         ;
;                            |altsyncram:rRAM_rtl_0|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0                                                                                                                                       ; work         ;
;                               |altsyncram_e9h1:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated                                                                                                        ; work         ;
;                         |rd_ptr_empty:rdPtrEmpty|                                                 ; 61 (61)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 41 (41)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty                                                                                                                                                        ; work         ;
;                         |wr_ptr_full:wrPtrFull|                                                   ; 61 (61)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 1 (1)             ; 40 (40)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull                                                                                                                                                          ; work         ;
;                   |fifo_packer_64:mainFifoPacker|                                                 ; 242 (237)   ; 171 (169)                 ; 0 (0)         ; 198         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 71 (68)      ; 0 (0)             ; 171 (169)        ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker                                                                                                                                                                                           ; work         ;
;                      |altshift_taps:rPackedFlushed_rtl_0|                                         ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 198         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0                                                                                                                                                        ; work         ;
;                         |shift_taps_dam:auto_generated|                                           ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 198         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_dam:auto_generated                                                                                                                          ; work         ;
;                            |altsyncram_6i81:altsyncram2|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 198         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_dam:auto_generated|altsyncram_6i81:altsyncram2                                                                                              ; work         ;
;                            |cntr_0tf:cntr1|                                                       ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_dam:auto_generated|cntr_0tf:cntr1                                                                                                           ; work         ;
;                   |fifo_packer_64:sgRxFifoPacker|                                                 ; 237 (237)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 170 (170)        ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker                                                                                                                                                                                           ; work         ;
;                   |fifo_packer_64:sgTxFifoPacker|                                                 ; 237 (237)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 170 (170)        ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker                                                                                                                                                                                           ; work         ;
;                   |rx_port_channel_gate:gate|                                                     ; 106 (96)    ; 106 (96)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 68 (62)           ; 38 (35)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate                                                                                                                                                                                               ; work         ;
;                      |cross_domain_signal:countSync|                                              ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync                                                                                                                                                                 ; work         ;
;                         |syncff:sigAtoB|                                                          ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigAtoB                                                                                                                                                  ; work         ;
;                            |ff:metaFF|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigAtoB|ff:metaFF                                                                                                                                        ; work         ;
;                            |ff:syncFF|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigAtoB|ff:syncFF                                                                                                                                        ; work         ;
;                         |syncff:sigBtoA|                                                          ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigBtoA                                                                                                                                                  ; work         ;
;                            |ff:metaFF|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigBtoA|ff:metaFF                                                                                                                                        ; work         ;
;                            |ff:syncFF|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigBtoA|ff:syncFF                                                                                                                                        ; work         ;
;                      |cross_domain_signal:rxSig|                                                  ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig                                                                                                                                                                     ; work         ;
;                         |syncff:sigAtoB|                                                          ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB                                                                                                                                                      ; work         ;
;                            |ff:metaFF|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB|ff:metaFF                                                                                                                                            ; work         ;
;                            |ff:syncFF|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB|ff:syncFF                                                                                                                                            ; work         ;
;                         |syncff:sigBtoA|                                                          ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigBtoA                                                                                                                                                      ; work         ;
;                            |ff:metaFF|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigBtoA|ff:metaFF                                                                                                                                            ; work         ;
;                            |ff:syncFF|                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigBtoA|ff:syncFF                                                                                                                                            ; work         ;
;                      |syncff:rxAckSig|                                                            ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|syncff:rxAckSig                                                                                                                                                                               ; work         ;
;                         |ff:metaFF|                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|syncff:rxAckSig|ff:metaFF                                                                                                                                                                     ; work         ;
;                         |ff:syncFF|                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|syncff:rxAckSig|ff:syncFF                                                                                                                                                                     ; work         ;
;                   |rx_port_reader:reader|                                                         ; 779 (771)   ; 517 (513)                 ; 0 (0)         ; 33          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 248 (244)    ; 84 (83)           ; 447 (444)        ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader                                                                                                                                                                                                   ; work         ;
;                      |altshift_taps:rValsProp_rtl_0|                                              ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 33          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0                                                                                                                                                                     ; work         ;
;                         |shift_taps_1am:auto_generated|                                           ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 33          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_1am:auto_generated                                                                                                                                       ; work         ;
;                            |altsyncram_jo31:altsyncram4|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 33          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_1am:auto_generated|altsyncram_jo31:altsyncram4                                                                                                           ; work         ;
;                            |cntr_0tf:cntr1|                                                       ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_1am:auto_generated|cntr_0tf:cntr1                                                                                                                        ; work         ;
;                   |rx_port_requester_mux:requesterMux|                                            ; 159 (159)   ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 80 (80)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux                                                                                                                                                                                      ; work         ;
;                   |sg_list_reader_64:sgListReader|                                                ; 106 (106)   ; 100 (100)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 82 (82)           ; 18 (18)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader                                                                                                                                                                                          ; work         ;
;                   |sg_list_requester:sgRxReq|                                                     ; 280 (280)   ; 163 (163)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 106 (106)    ; 6 (6)             ; 168 (168)        ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq                                                                                                                                                                                               ; work         ;
;                   |sg_list_requester:sgTxReq|                                                     ; 280 (280)   ; 163 (163)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 113 (113)    ; 6 (6)             ; 161 (161)        ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq                                                                                                                                                                                               ; work         ;
;                   |sync_fifo:sgRxFifo|                                                            ; 106 (106)   ; 52 (52)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 52 (52)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo                                                                                                                                                                                                      ; work         ;
;                      |ram_1clk_1w_1r:mem|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem                                                                                                                                                                                   ; work         ;
;                         |altsyncram:rRAM_rtl_0|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0                                                                                                                                                             ; work         ;
;                            |altsyncram_e9h1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated                                                                                                                              ; work         ;
;                   |sync_fifo:sgTxFifo|                                                            ; 106 (106)   ; 52 (52)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 52 (52)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo                                                                                                                                                                                                      ; work         ;
;                      |ram_1clk_1w_1r:mem|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem                                                                                                                                                                                   ; work         ;
;                         |altsyncram:rRAM_rtl_0|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0                                                                                                                                                             ; work         ;
;                            |altsyncram_e9h1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated                                                                                                                              ; work         ;
;                |tx_port_64:txPort|                                                                ; 2134 (2)    ; 1569 (1)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 531 (1)      ; 466 (1)           ; 1137 (0)         ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort                                                                                                                                                                                                                         ; work         ;
;                   |sg_list_reader_64:sgListReader|                                                ; 107 (107)   ; 100 (100)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 82 (82)           ; 18 (18)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader                                                                                                                                                                                          ; work         ;
;                   |tx_port_buffer_64:buffer|                                                      ; 361 (263)   ; 168 (118)                 ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 160 (112)    ; 1 (0)             ; 200 (151)        ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer                                                                                                                                                                                                ; work         ;
;                      |sync_fifo:fifo|                                                             ; 98 (98)     ; 50 (50)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (48)      ; 1 (1)             ; 49 (49)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo                                                                                                                                                                                 ; work         ;
;                         |ram_1clk_1w_1r:mem|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem                                                                                                                                                              ; work         ;
;                            |altsyncram:rRAM_rtl_0|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0                                                                                                                                        ; work         ;
;                               |altsyncram_04h1:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated                                                                                                         ; work         ;
;                   |tx_port_channel_gate_64:gate|                                                  ; 721 (87)    ; 688 (73)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (13)      ; 259 (0)           ; 429 (74)         ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate                                                                                                                                                                                            ; work         ;
;                      |async_fifo:fifo|                                                            ; 635 (1)     ; 615 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (1)       ; 259 (0)           ; 356 (0)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo                                                                                                                                                                            ; work         ;
;                         |async_cmp:asyncCompare|                                                  ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|async_cmp:asyncCompare                                                                                                                                                     ; work         ;
;                         |ram_2clk_1w_1r:mem|                                                      ; 593 (593)   ; 585 (585)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 259 (259)         ; 326 (326)        ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem                                                                                                                                                         ; work         ;
;                         |rd_ptr_empty:rdPtrEmpty|                                                 ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty                                                                                                                                                    ; work         ;
;                         |wr_ptr_full:wrPtrFull|                                                   ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|wr_ptr_full:wrPtrFull                                                                                                                                                      ; work         ;
;                   |tx_port_monitor_64:monitor|                                                    ; 189 (189)   ; 139 (139)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (50)      ; 50 (50)           ; 89 (89)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor                                                                                                                                                                                              ; work         ;
;                   |tx_port_writer:writer|                                                         ; 771 (771)   ; 473 (473)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 280 (280)    ; 73 (73)           ; 418 (418)        ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer                                                                                                                                                                                                   ; work         ;
;          |interrupt:intr|                                                                         ; 18 (13)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 12 (8)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|interrupt:intr                                                                                                                                                                                                                                                                           ; work         ;
;             |interrupt_controller:intrCtlr|                                                       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|interrupt:intr|interrupt_controller:intrCtlr                                                                                                                                                                                                                                             ; work         ;
;          |pipeline:txc_data_hold|                                                                 ; 34 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 32 (0)            ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|pipeline:txc_data_hold                                                                                                                                                                                                                                                                   ; work         ;
;             |reg_pipeline:pipeline_inst|                                                          ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|pipeline:txc_data_hold|reg_pipeline:pipeline_inst                                                                                                                                                                                                                                        ; work         ;
;          |pipeline:txc_meta_hold|                                                                 ; 39 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 37 (0)            ; 1 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|pipeline:txc_meta_hold                                                                                                                                                                                                                                                                   ; work         ;
;             |reg_pipeline:pipeline_inst|                                                          ; 39 (39)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 37 (37)           ; 1 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|pipeline:txc_meta_hold|reg_pipeline:pipeline_inst                                                                                                                                                                                                                                        ; work         ;
;          |recv_credit_flow_ctrl:rc_fc|                                                            ; 54 (54)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 40 (40)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|recv_credit_flow_ctrl:rc_fc                                                                                                                                                                                                                                                              ; work         ;
;          |registers:reg_inst|                                                                     ; 346 (99)    ; 221 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 84 (62)      ; 126 (0)           ; 136 (93)         ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst                                                                                                                                                                                                                                                                       ; work         ;
;             |demux:field_demux|                                                                   ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 13 (13)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|demux:field_demux                                                                                                                                                                                                                                                     ; work         ;
;             |pipeline:chnl_output_register|                                                       ; 45 (0)      ; 45 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 44 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:chnl_output_register                                                                                                                                                                                                                                         ; work         ;
;                |reg_pipeline:pipeline_inst|                                                       ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 44 (44)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:chnl_output_register|reg_pipeline:pipeline_inst                                                                                                                                                                                                              ; work         ;
;             |pipeline:rxr_input_register|                                                         ; 106 (0)     ; 106 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 88 (0)            ; 18 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register                                                                                                                                                                                                                                           ; work         ;
;                |reg_pipeline:pipeline_inst|                                                       ; 106 (106)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 88 (88)           ; 18 (18)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst                                                                                                                                                                                                                ; work         ;
;             |pipeline:txc_output_register|                                                        ; 83 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 37 (0)            ; 37 (0)           ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register                                                                                                                                                                                                                                          ; work         ;
;                |reg_pipeline:pipeline_inst|                                                       ; 83 (83)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 37 (37)           ; 37 (37)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst                                                                                                                                                                                                               ; work         ;
;          |reorder_queue:reorderQueue|                                                             ; 849 (130)   ; 575 (102)                 ; 0 (0)         ; 132480      ; 22   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 236 (28)     ; 44 (0)            ; 569 (103)        ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue                                                                                                                                                                                                                                                               ; work         ;
;             |ram_1clk_1w_1r:mapRam|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:mapRam                                                                                                                                                                                                                                         ; work         ;
;                |altsyncram:rRAM_rtl_0|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:mapRam|altsyncram:rRAM_rtl_0                                                                                                                                                                                                                   ; work         ;
;                   |altsyncram_atg1:auto_generated|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:mapRam|altsyncram:rRAM_rtl_0|altsyncram_atg1:auto_generated                                                                                                                                                                                    ; work         ;
;             |ram_1clk_1w_1r:pktRam|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam                                                                                                                                                                                                                                         ; work         ;
;                |altsyncram:rRAM_rtl_0|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam|altsyncram:rRAM_rtl_0                                                                                                                                                                                                                   ; work         ;
;                   |altsyncram_40h1:auto_generated|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam|altsyncram:rRAM_rtl_0|altsyncram_40h1:auto_generated                                                                                                                                                                                    ; work         ;
;             |ram_1clk_1w_1r:rams[0].ram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[0].ram                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram:rRAM_rtl_0|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[0].ram|altsyncram:rRAM_rtl_0                                                                                                                                                                                                              ; work         ;
;                   |altsyncram_k9h1:auto_generated|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[0].ram|altsyncram:rRAM_rtl_0|altsyncram_k9h1:auto_generated                                                                                                                                                                               ; work         ;
;             |ram_1clk_1w_1r:rams[1].ram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[1].ram                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram:rRAM_rtl_0|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[1].ram|altsyncram:rRAM_rtl_0                                                                                                                                                                                                              ; work         ;
;                   |altsyncram_k9h1:auto_generated|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[1].ram|altsyncram:rRAM_rtl_0|altsyncram_k9h1:auto_generated                                                                                                                                                                               ; work         ;
;             |reorder_queue_input:data_input|                                                      ; 560 (560)   ; 378 (378)                 ; 0 (0)         ; 640         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 144 (144)    ; 41 (41)           ; 375 (375)        ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input                                                                                                                                                                                                                                ; work         ;
;                |ram_1clk_1w_1r:countRam|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam                                                                                                                                                                                                        ; work         ;
;                   |altsyncram:rRAM_rtl_0|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0                                                                                                                                                                                  ; work         ;
;                      |altsyncram_etg1:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0|altsyncram_etg1:auto_generated                                                                                                                                                   ; work         ;
;                |ram_1clk_1w_1r:posRam|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:posRam                                                                                                                                                                                                          ; work         ;
;                   |altsyncram:rRAM_rtl_0|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:posRam|altsyncram:rRAM_rtl_0                                                                                                                                                                                    ; work         ;
;                      |altsyncram_40h1:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:posRam|altsyncram:rRAM_rtl_0|altsyncram_40h1:auto_generated                                                                                                                                                     ; work         ;
;             |reorder_queue_output:data_output|                                                    ; 160 (152)   ; 95 (91)                   ; 0 (0)         ; 192         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 64 (60)      ; 3 (2)             ; 93 (90)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output                                                                                                                                                                                                                              ; work         ;
;                |altshift_taps:rData_rtl_0|                                                        ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 192         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|altshift_taps:rData_rtl_0                                                                                                                                                                                                    ; work         ;
;                   |shift_taps_9am:auto_generated|                                                 ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 192         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|altshift_taps:rData_rtl_0|shift_taps_9am:auto_generated                                                                                                                                                                      ; work         ;
;                      |altsyncram_3p31:altsyncram4|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|altshift_taps:rData_rtl_0|shift_taps_9am:auto_generated|altsyncram_3p31:altsyncram4                                                                                                                                          ; work         ;
;                      |cntr_0tf:cntr1|                                                             ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|altshift_taps:rData_rtl_0|shift_taps_9am:auto_generated|cntr_0tf:cntr1                                                                                                                                                       ; work         ;
;          |reset_extender:reset_extender_inst|                                                     ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 2 (0)             ; 6 (0)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reset_extender:reset_extender_inst                                                                                                                                                                                                                                                       ; work         ;
;             |counter:rst_counter|                                                                 ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reset_extender:reset_extender_inst|counter:rst_counter                                                                                                                                                                                                                                   ; work         ;
;             |shiftreg:rst_shiftreg|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|reset_extender:reset_extender_inst|shiftreg:rst_shiftreg                                                                                                                                                                                                                                 ; work         ;
;          |tx_multiplexer:tx_mux_inst|                                                             ; 600 (4)     ; 447 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 147 (0)      ; 201 (1)           ; 252 (2)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst                                                                                                                                                                                                                                                               ; work         ;
;             |fifo:req_ack_fifo|                                                                   ; 118 (44)    ; 60 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (17)      ; 1 (1)             ; 60 (26)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo                                                                                                                                                                                                                                             ; work         ;
;                |scsdpram:mem|                                                                     ; 74 (74)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 34 (34)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|scsdpram:mem                                                                                                                                                                                                                                ; work         ;
;             |tx_multiplexer_64:tx_mux|                                                            ; 479 (434)   ; 383 (351)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 90 (77)      ; 199 (197)         ; 190 (160)        ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux                                                                                                                                                                                                                                      ; work         ;
;                |tx_engine_selector:selRd|                                                         ; 29 (29)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 20 (20)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd                                                                                                                                                                                                             ; work         ;
;                |tx_engine_selector:selWr|                                                         ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 10 (10)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selWr                                                                                                                                                                                                             ; work         ;
;       |translation_altera:trans|                                                                  ; 55 (55)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 40 (40)           ; 15 (15)          ; |DE2Gen1x1If64|riffa_wrapper_de2i:riffa|translation_altera:trans                                                                                                                                                                                                                                                                                  ; work         ;
+---------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; CLK2_50           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLK3_50           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PCIE_TX_OUT[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_G[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_G[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_G[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_G[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_G[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_G[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_G[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_G[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_G[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[10]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[11]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[12]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[13]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[14]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[15]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[16]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_R[17]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PCIE_RESET_N      ; Input    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; PCIE_RX_IN[0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PCIE_REFCLK       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLK1_50           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PCIE_TX_OUT[0](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PCIE_RX_IN[0](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PCIE_REFCLK(n)    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLK2_50                                                                                                                                                                                      ;                   ;         ;
; CLK3_50                                                                                                                                                                                      ;                   ;         ;
; PCIE_RESET_N                                                                                                                                                                                 ;                   ;         ;
;      - PCIeGen1x1If64:pcie_inst|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                        ; 1                 ; 6       ;
;      - PCIeGen1x1If64:pcie_inst|altpcie_rs_serdes:rs_serdes|arst_r[1]                                                                                                                        ; 1                 ; 6       ;
;      - PCIeGen1x1If64:pcie_inst|altpcie_rs_serdes:rs_serdes|arst_r[0]                                                                                                                        ; 1                 ; 6       ;
;      - rRstSync[0]~0                                                                                                                                                                         ; 1                 ; 6       ;
;      - PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 ; 1                 ; 6       ;
;      - PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                                 ; 1                 ; 6       ;
;      - PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                                 ; 1                 ; 6       ;
;      - PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                                 ; 1                 ; 6       ;
;      - PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                                 ; 1                 ; 6       ;
;      - PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0                                  ; 1                 ; 6       ;
; PCIE_RX_IN[0]                                                                                                                                                                                ;                   ;         ;
; PCIE_REFCLK                                                                                                                                                                                  ;                   ;         ;
; CLK1_50                                                                                                                                                                                      ;                   ;         ;
; PCIE_RX_IN[0](n)                                                                                                                                                                             ;                   ;         ;
; PCIE_REFCLK(n)                                                                                                                                                                               ;                   ;         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                 ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|busy~0                                                                                                                                                      ; LCCOMB_X5_Y19_N24  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|rd_data_input_state~1                                                                                                                                       ; LCCOMB_X8_Y19_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Add2~11                                                                                                                                                         ; LCCOMB_X5_Y18_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector10~1                                                                                                                                                    ; LCCOMB_X8_Y18_N16  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector68~2                                                                                                                                                    ; LCCOMB_X6_Y18_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|WideOr10~1                                                                                                                                                      ; LCCOMB_X6_Y20_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|counter[0]~14                                                                                                                                                   ; LCCOMB_X6_Y20_N4   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[7]~0                                                                                                                                                 ; LCCOMB_X6_Y19_N2   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                   ; PLL_1              ; 970     ; Clock                                 ; yes    ; Global Clock         ; GCLK29           ; --                        ;
; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                   ; PLL_1              ; 4       ; Clock                                 ; yes    ; Global Clock         ; GCLK28           ; --                        ;
; CLK1_50                                                                                                                                                                                                                                                                                                              ; PIN_AJ16           ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; PCIE_REFCLK                                                                                                                                                                                                                                                                                                          ; PIN_V15            ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; PCIE_RESET_N                                                                                                                                                                                                                                                                                                         ; PIN_A4             ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[2]~1                                                                                                                                                     ; LCCOMB_X2_Y24_N8   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[39]~1                                                                                                                                                    ; LCCOMB_X1_Y24_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                                                                                                                                                                                       ; PCIEHIP_X0_Y16_N5  ; 8325    ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; PCIeGen1x1If64:pcie_inst|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                                                                                                                       ; FF_X1_Y19_N17      ; 52      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x1If64:pcie_inst|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[6]~9                                                                                                                                                                                                                                             ; LCCOMB_X2_Y19_N4   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x1If64:pcie_inst|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                                                                                                                                                                                 ; FF_X1_Y19_N19      ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PCIeGen1x1If64:pcie_inst|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~6                                                                                                                                                                                                                                                   ; LCCOMB_X2_Y18_N2   ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA_VALID~1                                                                                                                                                                                                                                                      ; LCCOMB_X79_Y34_N12 ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|Selector32~0                                                                                                                                                                                                                                                              ; LCCOMB_X77_Y38_N16 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|Selector38~3                                                                                                                                                                                                                                                              ; LCCOMB_X75_Y38_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode688w[3]                                                                                                                          ; LCCOMB_X89_Y50_N16 ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode705w[3]                                                                                                                          ; LCCOMB_X89_Y50_N12 ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode715w[3]                                                                                                                          ; LCCOMB_X88_Y50_N16 ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode725w[3]                                                                                                                          ; LCCOMB_X89_Y50_N28 ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode735w[3]                                                                                                                          ; LCCOMB_X88_Y50_N22 ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode745w[3]                                                                                                                          ; LCCOMB_X89_Y50_N22 ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode755w[3]                                                                                                                          ; LCCOMB_X89_Y50_N14 ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode765w[3]                                                                                                                          ; LCCOMB_X89_Y50_N0  ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode784w[3]~0                                                                                                                        ; LCCOMB_X89_Y50_N4  ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode795w[3]~1                                                                                                                        ; LCCOMB_X89_Y50_N26 ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|_~0                                                                                                                                                   ; LCCOMB_X97_Y55_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|cmpr_kb6:rdempty_eq_comp|aneb_result_wire[0]                                                                                                          ; LCCOMB_X96_Y54_N10 ; 79      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|valid_wrreq~0                                                                                                                                         ; LCCOMB_X98_Y54_N4  ; 54      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|always1~0                                                                                                                                                                                                                  ; LCCOMB_X78_Y41_N10 ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[25]~1                                                                                                                                                                                                                    ; LCCOMB_X82_Y49_N18 ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|pixel_out[0]~13                                                                                                                                                                                                            ; LCCOMB_X82_Y49_N2  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|pixel_out[0]~14                                                                                                                                                                                                            ; LCCOMB_X82_Y49_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|pixel_out[0]~24                                                                                                                                                                                                            ; LCCOMB_X82_Y57_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|x_old[23]~1                                                                                                                                                                                                                ; LCCOMB_X82_Y49_N22 ; 83      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|_~0                                                                                                                                                            ; LCCOMB_X85_Y32_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|altsyncram_oh11:fifo_ram|_~2                                                                                                                                   ; LCCOMB_X80_Y34_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|altsyncram_oh11:fifo_ram|decode_4c7:decode12|eq_node[0]                                                                                                        ; LCCOMB_X83_Y32_N4  ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|altsyncram_oh11:fifo_ram|decode_4c7:decode12|eq_node[1]                                                                                                        ; LCCOMB_X83_Y32_N10 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|valid_wrreq~0                                                                                                                                                  ; LCCOMB_X85_Y34_N6  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[15]~1                                                                                                                                                                                                                                                              ; LCCOMB_X79_Y34_N28 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[5]~34                                                                                                                                                                                                                                                               ; LCCOMB_X79_Y34_N6  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.11                                                                                                                                                                                                                                                                 ; FF_X75_Y38_N31     ; 69      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[10]~4                                                                                                                                                                                                                                                                ; LCCOMB_X77_Y38_N14 ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rRstCtr[3]~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X2_Y23_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rRstCtr[4]                                                                                                                                                                                                                                                                                                           ; FF_X2_Y23_N25      ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|rRST                                                                                                                                                                             ; FF_X11_Y31_N5      ; 42      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|shiftreg:sop_shiftreg_inst|rDataShift[0][0]                                                                                                                                      ; FF_X20_Y31_N23     ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|shiftreg:sop_shiftreg_inst|rDataShift[1][0]                                                                                                                                      ; FF_X22_Y31_N21     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:metadata_DW0_register|rData[29]~1                                                                                                                                       ; LCCOMB_X21_Y31_N8  ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|shiftreg:sop_shiftreg_inst|rDataShift[1][0]                                                                                                                                      ; FF_X21_Y31_N15     ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|_rValid~0                                                                                                                                                       ; LCCOMB_X21_Y45_N28 ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][3]                                                                                                                                                     ; FF_X16_Y41_N5      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|reset_controller:rc_inst|counter:rst_counter|rCtrValue[0]~2                                                                                                                                                         ; LCCOMB_X10_Y45_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|shiftreg:rst_shiftreg|rDataShift[6][0]                                                                                                                                                                              ; FF_X12_Y45_N5      ; 288     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|pipeline:tx_output_inst|reg_pipeline:pipeline_inst|_rValid~0                                                                                                                                     ; LCCOMB_X21_Y45_N20 ; 136     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:pktctr_inst|rCtrValue[14]~21                                                                           ; LCCOMB_X11_Y41_N0  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg|reg_pipeline:pipeline_inst|_rValid~1                                                      ; LCCOMB_X9_Y41_N0   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_|reg_pipeline:pipeline_inst|WR_DATA_READY                        ; LCCOMB_X18_Y43_N30 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|_rValid~0                                             ; LCCOMB_X17_Y45_N20 ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|rData[1][33]~10                                       ; LCCOMB_X16_Y42_N16 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                                    ; LCCOMB_X17_Y45_N30 ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|_rValid~0                                                       ; LCCOMB_X17_Y45_N6  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][6]                                                     ; FF_X13_Y41_N13     ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|wPktCtrReset                                                                                                   ; LCCOMB_X9_Y41_N2   ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|counter_v2:gen_regs_fifos[0].perfifo_ctr_inst|rCtrValue[4]~7                             ; LCCOMB_X12_Y43_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rRdPtrPlus1[5]~15                                      ; LCCOMB_X20_Y44_N30 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rWrPtr[7]~1                                            ; LCCOMB_X19_Y43_N2  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|wRdEn~0                                                ; LCCOMB_X18_Y43_N0  ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|wWrEn                                                  ; LCCOMB_X19_Y43_N0  ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|rRdPtr[8]~1                                            ; LCCOMB_X16_Y45_N4  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].fifo_pipeline_inst_|reg_pipeline:pipeline_inst|WR_DATA_READY  ; LCCOMB_X18_Y43_N22 ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|WR_DATA_READY ; LCCOMB_X19_Y43_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register|reg_pipeline:pipeline_inst|WR_DATA_READY                    ; LCCOMB_X19_Y43_N4  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|rRdPtr[4]~5                                                                                                       ; LCCOMB_X9_Y41_N26  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|rValid~0                                                                                                          ; LCCOMB_X9_Y41_N10  ; 63      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|rWrPtr[2]~1                                                                                                       ; LCCOMB_X16_Y37_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|wRdEn~0                                                                                                           ; LCCOMB_X9_Y41_N24  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|wWrEn                                                                                                             ; LCCOMB_X16_Y37_N26 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst|reg_pipeline:pipeline_inst|_rValid~1                                                                ; LCCOMB_X16_Y37_N14 ; 50      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|txc_formatter_classic:txc_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst|_rValid~0                                                                                ; LCCOMB_X16_Y37_N24 ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:pktctr_inst|rCtrValue[12]~23                                                                           ; LCCOMB_X29_Y45_N30 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                                  ; LCCOMB_X27_Y45_N4  ; 124     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_|reg_pipeline:pipeline_inst|WR_DATA_READY                        ; LCCOMB_X34_Y45_N12 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_|reg_pipeline:pipeline_inst|WR_DATA_READY                        ; LCCOMB_X33_Y42_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                                ; LCCOMB_X27_Y45_N2  ; 123     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|_rValid~2                                             ; LCCOMB_X21_Y45_N18 ; 70      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|rData[1][13]~24                                       ; LCCOMB_X31_Y42_N2  ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|rData[1][53]~25                                       ; LCCOMB_X30_Y42_N0  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                                    ; LCCOMB_X22_Y45_N26 ; 106     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|_rValid~1                                                       ; LCCOMB_X22_Y45_N16 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][6]                                                     ; FF_X30_Y45_N3      ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][8]                                                     ; FF_X30_Y45_N23     ; 46      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|wPktCtrReset                                                                                                   ; LCCOMB_X30_Y45_N28 ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|counter_v2:gen_regs_fifos[0].perfifo_ctr_inst|rCtrValue[3]~15                            ; LCCOMB_X38_Y41_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|counter_v2:gen_regs_fifos[1].perfifo_ctr_inst|rCtrValue[4]~15                            ; LCCOMB_X45_Y41_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rRdPtrPlus1[1]~31                                      ; LCCOMB_X34_Y43_N30 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rWrPtr[3]~1                                            ; LCCOMB_X35_Y45_N14 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|wRdEn~0                                                ; LCCOMB_X34_Y45_N8  ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|wWrEn                                                  ; LCCOMB_X35_Y45_N16 ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|rRdPtrPlus1[9]~13                                      ; LCCOMB_X50_Y45_N6  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|rWrPtr[10]~1                                           ; LCCOMB_X51_Y45_N6  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|wRdEn~0                                                ; LCCOMB_X48_Y45_N28 ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|wWrEn                                                  ; LCCOMB_X51_Y45_N0  ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].fifo_pipeline_inst_|reg_pipeline:pipeline_inst|WR_DATA_READY  ; LCCOMB_X34_Y45_N26 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|WR_DATA_READY ; LCCOMB_X42_Y39_N0  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].fifo_pipeline_inst_|reg_pipeline:pipeline_inst|WR_DATA_READY  ; LCCOMB_X48_Y45_N22 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|WR_DATA_READY ; LCCOMB_X50_Y42_N28 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register|reg_pipeline:pipeline_inst|WR_DATA_READY                    ; LCCOMB_X42_Y39_N30 ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|rRdPtr[4]~5                                                                                                       ; LCCOMB_X26_Y41_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|rWrPtrPlus1[3]~5                                                                                                  ; LCCOMB_X25_Y37_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|wRdEn~0                                                                                                           ; LCCOMB_X26_Y41_N20 ; 129     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|wWrEn                                                                                                             ; LCCOMB_X25_Y37_N16 ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst|reg_pipeline:pipeline_inst|WR_DATA_READY                                                            ; LCCOMB_X26_Y37_N30 ; 107     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst|WR_DATA_READY                                                                            ; LCCOMB_X31_Y37_N20 ; 98      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare|wDirClr                                                                                                                                   ; LCCOMB_X62_Y28_N10 ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare|wDirSet                                                                                                                                   ; LCCOMB_X62_Y28_N28 ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|comb~0                                                                                                                                                           ; LCCOMB_X63_Y26_N22 ; 9       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rCache[62]~0                                                                                                                                                                     ; LCCOMB_X71_Y38_N22 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rData[24]~1                                                                                                                                                                      ; LCCOMB_X70_Y36_N26 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|comb~1                                                                                                                                                                                                    ; LCCOMB_X54_Y24_N2  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|comb~4                                                                                                                                                                                                    ; LCCOMB_X32_Y19_N6  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|comb~5                                                                                                                                                                                                    ; LCCOMB_X46_Y27_N8  ; 90      ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rRst                                                                                                                                                                                                      ; FF_X47_Y27_N11     ; 597     ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|_rConsumedStable~0                                                                                                                                                              ; LCCOMB_X46_Y16_N28 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigAtoB|ff:metaFF|Q                                                                                                                        ; FF_X45_Y16_N17     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB|ff:metaFF|Q                                                                                                                            ; FF_X77_Y38_N17     ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|_rReadWords~0                                                                                                                                                                       ; LCCOMB_X44_Y27_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rDoneLen[4]~1                                                                                                                                                                       ; LCCOMB_X44_Y26_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[0]                                                                                                                                                                       ; FF_X44_Y27_N23     ; 89      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[0]                                                                                                                                                                         ; FF_X46_Y26_N17     ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[1]                                                                                                                                                                         ; FF_X45_Y25_N11     ; 83      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[4]~14                                                                                                                                                                      ; LCCOMB_X45_Y26_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[6]                                                                                                                                                                         ; FF_X46_Y26_N31     ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnLenValid                                                                                                                                                                        ; FF_X44_Y27_N5      ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|Mux0~1                                                                                                                                                                 ; LCCOMB_X40_Y24_N14 ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|Decoder0~0                                                                                                                                                                 ; LCCOMB_X45_Y27_N26 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|Decoder0~1                                                                                                                                                                 ; LCCOMB_X45_Y27_N30 ; 63      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAckCount[8]~13                                                                                                                                                                 ; LCCOMB_X30_Y19_N26 ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAddrHiValid                                                                                                                                                                    ; FF_X35_Y26_N13     ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAddrLoValid                                                                                                                                                                    ; FF_X32_Y21_N21     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[4]                                                                                                                                                                       ; FF_X28_Y19_N1      ; 84      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[7]~18                                                                                                                                                                    ; LCCOMB_X28_Y19_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAckCount[0]~13                                                                                                                                                                 ; LCCOMB_X49_Y23_N2  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAddrHiValid                                                                                                                                                                    ; FF_X35_Y29_N27     ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAddrLoValid                                                                                                                                                                    ; FF_X31_Y22_N3      ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[5]~18                                                                                                                                                                    ; LCCOMB_X49_Y24_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|always1~0                                                                                                                                                                              ; LCCOMB_X33_Y20_N10 ; 9       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtrPlus1[2]~25                                                                                                                                                                      ; LCCOMB_X34_Y19_N2  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[0]~15                                                                                                                                                                           ; LCCOMB_X33_Y20_N14 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|comb~0                                                                                                                                                                                 ; LCCOMB_X53_Y25_N4  ; 9       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtrPlus1[2]~25                                                                                                                                                                      ; LCCOMB_X53_Y25_N0  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtrPlus1[1]~25                                                                                                                                                                      ; LCCOMB_X53_Y25_N26 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|comb~0                                                                                                                                                                                                    ; LCCOMB_X54_Y33_N16 ; 67      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|Decoder0~0                                                                                                                                                                 ; LCCOMB_X53_Y27_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|Decoder0~1                                                                                                                                                                 ; LCCOMB_X53_Y27_N16 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|Decoder0~0                                                                                                                                                                       ; LCCOMB_X48_Y34_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|Decoder0~1                                                                                                                                                                       ; LCCOMB_X49_Y34_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|Decoder0~2                                                                                                                                                                       ; LCCOMB_X48_Y34_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|Decoder0~3                                                                                                                                                                       ; LCCOMB_X49_Y34_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rRdPtr[1]~1                                                                                                                                                                      ; LCCOMB_X47_Y34_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|comb~0                                                                                                                                                            ; LCCOMB_X56_Y33_N0  ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rRdPtr[3]~12                                                                                                                                                      ; LCCOMB_X50_Y35_N6  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rWrPtrPlus1[8]~0                                                                                                                                                  ; LCCOMB_X53_Y34_N22 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|async_cmp:asyncCompare|wDirClr                                                                                                                               ; LCCOMB_X70_Y31_N2  ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|async_cmp:asyncCompare|wDirSet                                                                                                                               ; LCCOMB_X69_Y31_N6  ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~705                                                                                                                                  ; LCCOMB_X70_Y31_N26 ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~706                                                                                                                                  ; LCCOMB_X70_Y31_N8  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~707                                                                                                                                  ; LCCOMB_X70_Y31_N22 ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~708                                                                                                                                  ; LCCOMB_X70_Y31_N16 ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~709                                                                                                                                  ; LCCOMB_X70_Y31_N10 ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~710                                                                                                                                  ; LCCOMB_X70_Y31_N20 ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~711                                                                                                                                  ; LCCOMB_X70_Y31_N18 ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~712                                                                                                                                  ; LCCOMB_X70_Y31_N12 ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rFifoData[44]~0                                                                                                                                                              ; LCCOMB_X75_Y29_N30 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rState.10~0                                                                                                                                                                  ; LCCOMB_X75_Y29_N8  ; 64      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|_rEvent                                                                                                                                                                        ; LCCOMB_X56_Y33_N26 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|Decoder0~2                                                                                                                                                                          ; LCCOMB_X55_Y32_N22 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rAckCount[0]~14                                                                                                                                                                     ; LCCOMB_X55_Y33_N0  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rDoneLen[27]~1                                                                                                                                                                      ; LCCOMB_X53_Y32_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[0]                                                                                                                                                                       ; FF_X53_Y32_N5      ; 43      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[1]                                                                                                                                                                       ; FF_X53_Y32_N7      ; 103     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[3]~20                                                                                                                                                                    ; LCCOMB_X55_Y32_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[6]                                                                                                                                                                       ; FF_X55_Y32_N3      ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rReqLen[3]~0                                                                                                                                                                        ; LCCOMB_X46_Y31_N0  ; 73      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[1]                                                                                                                                                                         ; FF_X49_Y31_N13     ; 80      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[6]                                                                                                                                                                         ; FF_X49_Y31_N11     ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|pipeline:txc_data_hold|reg_pipeline:pipeline_inst|WR_DATA_READY                                                                                                                                                                                                            ; LCCOMB_X16_Y37_N30 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|pipeline:txc_meta_hold|reg_pipeline:pipeline_inst|_rValid~0                                                                                                                                                                                                                ; LCCOMB_X16_Y37_N28 ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|recv_credit_flow_ctrl:rc_fc|rCplD[4]~13                                                                                                                                                                                                                                    ; LCCOMB_X24_Y31_N28 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][49]                                                                                                                                                                                     ; FF_X25_Y29_N25     ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|WR_DATA_READY                                                                                                                                                                                   ; LCCOMB_X16_Y37_N12 ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][75]~10                                                                                                                                                                                 ; LCCOMB_X40_Y29_N0  ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][75]~12                                                                                                                                                                                 ; LCCOMB_X28_Y32_N24 ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][80]~16                                                                                                                                                                                 ; LCCOMB_X39_Y29_N0  ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|comb~0                                                                                                                                                                                                                                          ; LCCOMB_X32_Y35_N24 ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|comb~1                                                                                                                                                                                                                                          ; LCCOMB_X25_Y33_N24 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rPos[0]~11                                                                                                                                                                                                                                      ; LCCOMB_X32_Y35_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rDEShifted[2]                                                                                                                                                                                                    ; FF_X31_Y30_N13     ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rDEShifted[3]                                                                                                                                                                                                    ; FF_X31_Y30_N31     ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValid[2]                                                                                                                                                                                                        ; FF_X32_Y37_N25     ; 21      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValid[4]                                                                                                                                                                                                        ; FF_X34_Y33_N5      ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rClear[18]~3                                                                                                                                                                                                   ; LCCOMB_X37_Y35_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[0]~2                                                                                                                                                                                                 ; LCCOMB_X37_Y36_N26 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rState~8                                                                                                                                                                                                       ; LCCOMB_X37_Y35_N20 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rState~9                                                                                                                                                                                                       ; LCCOMB_X35_Y36_N20 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTag[0]~7                                                                                                                                                                                                      ; LCCOMB_X35_Y36_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rWords[0]~10                                                                                                                                                                                                   ; LCCOMB_X39_Y33_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rWords[7]~9                                                                                                                                                                                                    ; LCCOMB_X37_Y36_N16 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reset_extender:reset_extender_inst|counter:rst_counter|rCtrValue[1]~5                                                                                                                                                                                                      ; LCCOMB_X15_Y37_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reset_extender:reset_extender_inst|shiftreg:rst_shiftreg|rDataShift[3][0]                                                                                                                                                                                                  ; FF_X22_Y46_N17     ; 398     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reset_extender:reset_extender_inst|shiftreg:rst_shiftreg|rDataShift[3][0]                                                                                                                                                                                                  ; FF_X22_Y46_N17     ; 1069    ; Async. clear                          ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rRdPtr[1]~1                                                                                                                                                                                                                   ; LCCOMB_X80_Y56_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rWrPtr[5]~1                                                                                                                                                                                                                   ; LCCOMB_X78_Y56_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Decoder3~0                                                                                                                                                                                                             ; LCCOMB_X31_Y35_N12 ; 82      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Decoder4~0                                                                                                                                                                                                             ; LCCOMB_X30_Y37_N24 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rMainState[2]                                                                                                                                                                                                          ; FF_X30_Y37_N13     ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rWrDataRen[0]~0                                                                                                                                                                                                        ; LCCOMB_X30_Y37_N6  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReqChnlNext[0]~4                                                                                                                                                                             ; LCCOMB_X39_Y34_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReqChnl[3]~1                                                                                                                                                                                 ; LCCOMB_X39_Y34_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selWr|rReqChnlNext[0]~0                                                                                                                                                                             ; LCCOMB_X41_Y34_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selWr|rReqChnl[1]~1                                                                                                                                                                                 ; LCCOMB_X41_Y34_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|translation_altera:trans|Equal0~0                                                                                                                                                                                                                                                           ; LCCOMB_X9_Y24_N12  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; riffa_wrapper_de2i:riffa|translation_altera:trans|Equal4~0                                                                                                                                                                                                                                                           ; LCCOMB_X9_Y24_N16  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                               ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1             ; 970     ; 300                                  ; Global Clock         ; GCLK29           ; --                        ;
; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1             ; 4       ; 0                                    ; Global Clock         ; GCLK28           ; --                        ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                     ; PCIEHIP_X0_Y16_N5 ; 8325    ; 125                                  ; Global Clock         ; GCLK4            ; --                        ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reset_extender:reset_extender_inst|shiftreg:rst_shiftreg|rDataShift[3][0]                ; FF_X22_Y46_N17    ; 1069    ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                 ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rRst                                                                                                                                                                                                      ; 597     ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reset_extender:reset_extender_inst|shiftreg:rst_shiftreg|rDataShift[3][0]                                                                                                                                                                                                  ; 397     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|w569w[5]                                                                                                                                                         ; 381     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|w569w[4]                                                                                                                                                         ; 344     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|current_pixel[9]~_wirecell                                                                                                                                                                                            ; 320     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|current_pixel[8]~_wirecell                                                                                                                                                                                            ; 320     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|current_pixel[7]~_wirecell                                                                                                                                                                                            ; 320     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|current_pixel[6]~_wirecell                                                                                                                                                                                            ; 320     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|current_pixel[5]~_wirecell                                                                                                                                                                                            ; 320     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|current_pixel[4]~_wirecell                                                                                                                                                                                            ; 320     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|current_pixel[3]~_wirecell                                                                                                                                                                                            ; 320     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|current_pixel[14]~_wirecell                                                                                                                                                                                           ; 320     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|current_pixel[13]~_wirecell                                                                                                                                                                                           ; 320     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|current_pixel[12]~_wirecell                                                                                                                                                                                           ; 320     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|current_pixel[11]~_wirecell                                                                                                                                                                                           ; 320     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|current_pixel[10]~_wirecell                                                                                                                                                                                           ; 320     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|address[0][0]~_wirecell                                                                                                                                                                                               ; 320     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|w569w[3]                                                                                                                                                         ; 315     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|w569w[6]                                                                                                                                                         ; 311     ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|shiftreg:rst_shiftreg|rDataShift[6][0]                                                                                                                                                                              ; 288     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|w569w[7]                                                                                                                                                         ; 284     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|w569w[2]                                                                                                                                                         ; 275     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|w569w[1]                                                                                                                                                         ; 273     ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[1]                                                                                                                            ; 199     ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[0]                                                                                                                            ; 197     ;
; ~GND                                                                                                                                                                                                                                                                                                                 ; 146     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|Add2~1                                                                                                                                                                                                                     ; 138     ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|pipeline:tx_output_inst|reg_pipeline:pipeline_inst|_rValid~0                                                                                                                                     ; 136     ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|wRdEn~0                                                                                                           ; 129     ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                                  ; 124     ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:hdr_input_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                                ; 123     ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|rMemory~2                                                                                            ; 118     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|w569w[5]                                                                                                                                                         ; 113     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|cmpr_kb6:rdempty_eq_comp|aneb_result_wire[0]                                                                                                          ; 111     ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst|reg_pipeline:pipeline_inst|WR_DATA_READY                                                            ; 107     ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                                    ; 106     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][9]~142                                                                                                                                                                                                     ; 105     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][9]~349                                                                                                                                                                                                     ; 103     ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[1]                                                                                                                                                                       ; 103     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|Equal1~3                                                                                                                                                                                                                   ; 102     ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|Equal1~2                                                                                                                                                                                                                   ; 100     ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rPackedCount[1]                                                                                                                                                             ; 99      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rPackedCount[1]                                                                                                                                                             ; 99      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedCount[1]                                                                                                                                                             ; 99      ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.10                                                                                                                                                                                                                                                                 ; 98      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst|WR_DATA_READY                                                                            ; 98      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal13~0                                                                                                                                                                         ; 96      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal17~0                                                                                                                                                                         ; 93      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|w569w[4]                                                                                                                                                         ; 93      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|comb~5                                                                                                                                                                                                    ; 90      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal11~0                                                                                                                                                                         ; 89      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[0]                                                                                                                                                                       ; 89      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|w569w[6]                                                                                                                                                         ; 87      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|valid_wrreq~0                                                                                                                                         ; 86      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[4]                                                                                                                                                                       ; 84      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[4]                                                                                                                                                                       ; 84      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|x_old[23]~1                                                                                                                                                                                                                ; 83      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[1]                                                                                                                                                                         ; 83      ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[0]~_Duplicate_3                                                                                                                                                                                                                                                      ; 82      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Decoder3~0                                                                                                                                                                                                             ; 82      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|w569w[1]                                                                                                                                                         ; 82      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|LessThan8~10                                                                                                                                                                                                               ; 81      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[3][9]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[3][8]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[3][7]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[3][6]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[3][5]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[3][4]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[3][3]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[3][2]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[3][1]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[3][12]~_wirecell                                                                                                                                                                                              ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[3][11]~_wirecell                                                                                                                                                                                              ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[3][10]~_wirecell                                                                                                                                                                                              ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[3][0]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][9]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][8]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][7]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][6]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][5]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][4]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][3]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][2]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][1]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][12]~_wirecell                                                                                                                                                                                              ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][11]~_wirecell                                                                                                                                                                                              ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][10]~_wirecell                                                                                                                                                                                              ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][0]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[1][9]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[1][8]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[1][7]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[1][6]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[1][5]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[1][4]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[1][3]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[1][2]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[1][1]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[1][12]~_wirecell                                                                                                                                                                                              ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[1][11]~_wirecell                                                                                                                                                                                              ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[1][10]~_wirecell                                                                                                                                                                                              ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[1][0]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[0][9]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[0][8]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[0][7]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[0][6]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[0][5]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[0][4]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[0][3]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[0][2]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[0][1]~_wirecell                                                                                                                                                                                               ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[0][12]~_wirecell                                                                                                                                                                                              ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[0][11]~_wirecell                                                                                                                                                                                              ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[0][10]~_wirecell                                                                                                                                                                                              ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[0][0]~_wirecell                                                                                                                                                                                               ; 80      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[1]                                                                                                                                                                         ; 80      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|tx_mux:tx_mux_inst|tx_arbiter:tx_arbiter_inst|rArbState.S_TXARB_TRANSMIT_TXR                                                                                                                                        ; 80      ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.01                                                                                                                                                                                                                                                                 ; 79      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rIsWr                                                                                                                                                                                                                  ; 78      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rReqLen[3]~0                                                                                                                                                                        ; 73      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|Mux0~1                                                                                                                                                                 ; 72      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rAddr[17]~62                                                                                                                                                           ; 72      ;
; chnl_tester:test_channels[0].chnl_tester_i|rows[10]~4                                                                                                                                                                                                                                                                ; 71      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[2]                                                                                                                            ; 70      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|_rValid~2                                             ; 70      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal15~0                                                                                                                                                                         ; 69      ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.11                                                                                                                                                                                                                                                                 ; 69      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|wRdEn~0                                                                                                           ; 69      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|WR_DATA_READY                                                                                                                                                                                   ; 69      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|_rValid~0                                             ; 69      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|read_address[2][9]~350                                                                                                                                                                                                     ; 68      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rPackedCount[0]                                                                                                                                                             ; 68      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|Add10~0                                                                                                                                                                                                                    ; 68      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|Add18~0                                                                                                                                                                                                                    ; 68      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare|rRdValid                                                                                                                                  ; 68      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rPackedCount[0]                                                                                                                                                             ; 68      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedCount[0]                                                                                                                                                             ; 68      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|comb~0                                                                                                                                                                                                    ; 67      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|_rValid~0                                                                                                                                                       ; 67      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|w569w[2]                                                                                                                                                         ; 67      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|pipeline:output_pipeline|reg_pipeline:pipeline_inst|rData[1][3]                                                                                                                  ; 66      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|pipeline:output_pipeline|reg_pipeline:pipeline_inst|rData[1][2]                                                                                                                  ; 66      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register|reg_pipeline:pipeline_inst|WR_DATA_READY                    ; 66      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_1am:auto_generated|altsyncram_jo31:altsyncram4|ram_block5a6                                                                                ; 66      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_1am:auto_generated|altsyncram_jo31:altsyncram4|ram_block5a7                                                                                ; 66      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rDataInEn[1]                                                                                                                                                                ; 65      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rFifoRdEnHist[1]                                                                                                                                                                 ; 65      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rDataInEn[1]                                                                                                                                                                ; 65      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rDataInEn[1]                                                                                                                                                                ; 65      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~712                                                                                                                                  ; 65      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~711                                                                                                                                  ; 65      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~710                                                                                                                                  ; 65      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~709                                                                                                                                  ; 65      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~708                                                                                                                                  ; 65      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~707                                                                                                                                  ; 65      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~706                                                                                                                                  ; 65      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|rRAM~705                                                                                                                                  ; 65      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_1am:auto_generated|altsyncram_jo31:altsyncram4|ram_block5a8                                                                                ; 65      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rShiftDown[5]                                                                                                                                                                                                    ; 64      ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[5]~34                                                                                                                                                                                                                                                               ; 64      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rCache[62]~0                                                                                                                                                                     ; 64      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|rData[24]~1                                                                                                                                                                      ; 64      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rFifoData[44]~0                                                                                                                                                              ; 64      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rState.10~0                                                                                                                                                                  ; 64      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|_rEvent                                                                                                                                                                        ; 64      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:compute_reg|reg_pipeline:pipeline_inst|_rValid~1                                                      ; 64      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|altsyncram_oh11:fifo_ram|address_reg_b[0]                                                                                                                      ; 64      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|Equal0~10                                                                                                                               ; 63      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|Decoder0~1                                                                                                                                                                 ; 63      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|rValid~0                                                                                                          ; 63      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|Decoder0~1                                                                                                                                                                 ; 62      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|rMemory~2                                                                                            ; 61      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|Add0~0                                                                                                                                                                                                  ; 60      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:ready_reg|reg_pipeline:pipeline_inst|WR_DATA_READY                                                    ; 56      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|w569w[3]                                                                                                                                                         ; 56      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[0]                                                                                                                                                                       ; 54      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][48]                                                                                                                                                                                     ; 54      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[0]                                                                                                                                                                       ; 53      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|txc_formatter_classic:txc_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst|_rValid~0                                                                                ; 52      ;
; PCIeGen1x1If64:pcie_inst|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                                                                                                                       ; 52      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst|reg_pipeline:pipeline_inst|_rValid~1                                                                ; 50      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_87e:auto_generated|aeb_int~1                                                                                                ; 50      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rUserRst                                                                                                                                                                        ; 49      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|memory_current_pixel[3][0]                                                                                                                                                                                                 ; 48      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|memory_current_pixel[1][0]                                                                                                                                                                                                 ; 48      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal10~8                                                                                                                                                                         ; 48      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|memory_current_pixel[2][0]                                                                                                                                                                                                 ; 48      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|memory_current_pixel[0][0]                                                                                                                                                                                                 ; 48      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rUserRst                                                                                                                                                                        ; 48      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|wRdEn~0                                                ; 47      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|wRdEn~0                                                ; 47      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|wRdEn~0                                                ; 47      ;
; rRstCtr[4]                                                                                                                                                                                                                                                                                                           ; 47      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][7]                                                     ; 46      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][8]                                                     ; 46      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][47]                                                                                                                                                                                     ; 46      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][45]                                                                                                                                                                                     ; 46      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal43~0                                                                                                                                                                         ; 44      ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA_VALID~1                                                                                                                                                                                                                                                      ; 44      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal18~0                                                                                                                                                                         ; 43      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[0]                                                                                                                                                                       ; 43      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rPos[2]                                                                                                                                                                                                                                         ; 43      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rEmpty                                                                                                                                   ; 42      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[0]                                                                                                                                                                         ; 42      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|rRST                                                                                                                                                                             ; 42      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rPos[1]                                                                                                                                                                                                                                         ; 42      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|w569w[7]                                                                                                                                                         ; 41      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[0]                                                                                                                                       ; 40      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[0]                                                                                                                                       ; 40      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[0]                                                                                                                                       ; 40      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[0]                                                                                                                                       ; 40      ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.00                                                                                                                                                                                                                                                                 ; 40      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][5]                                                     ; 40      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][6]                                                     ; 40      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rPos[3]                                                                                                                                                                                                                                         ; 40      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|a_graycounter_1b7:rdptr_g1p|counter7a[1]                                                                                                              ; 39      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|a_graycounter_1b7:rdptr_g1p|counter7a[2]                                                                                                              ; 39      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|a_graycounter_1b7:rdptr_g1p|counter7a[5]                                                                                                              ; 39      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[7]                                                                                                                                                                         ; 39      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rFull                                                                                                                                      ; 39      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|a_graycounter_1b7:rdptr_g1p|counter7a[0]                                                                                                              ; 38      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|a_graycounter_1b7:rdptr_g1p|counter7a[3]                                                                                                              ; 38      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|a_graycounter_1b7:rdptr_g1p|counter7a[4]                                                                                                              ; 38      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|a_graycounter_1b7:rdptr_g1p|counter7a[6]                                                                                                              ; 38      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|a_graycounter_1b7:rdptr_g1p|counter7a[8]                                                                                                              ; 38      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|i[25]~1                                                                                                                                                                                                                    ; 38      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|pipeline:txc_meta_hold|reg_pipeline:pipeline_inst|_rValid~0                                                                                                                                                                                                                ; 38      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB|ff:metaFF|Q                                                                                                                            ; 38      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|a_graycounter_1b7:rdptr_g1p|counter7a[7]                                                                                                              ; 37      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|a_graycounter_1b7:rdptr_g1p|counter7a[9]                                                                                                              ; 37      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|a_graycounter_1b7:rdptr_g1p|counter7a[10]                                                                                                             ; 37      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:metadata_DW0_register|rData[29]~1                                                                                                                                       ; 37      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].fifo_pipeline_inst_|reg_pipeline:pipeline_inst|WR_DATA_READY  ; 37      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rDataMaskedEn[0]                                                                                                                                                            ; 36      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal13~0                                                                                                                                                                         ; 36      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[13]                                                                                                                                                                                                         ; 36      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[10]                                                                                                                                                                                                         ; 36      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rDataMaskedEn[0]                                                                                                                                                            ; 36      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rDataMaskedEn[0]                                                                                                                                                            ; 36      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].fifo_pipeline_inst_|reg_pipeline:pipeline_inst|WR_DATA_READY  ; 36      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].fifo_pipeline_inst_|reg_pipeline:pipeline_inst|WR_DATA_READY  ; 36      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rDataMaskedEn[1]                                                                                                                                                            ; 35      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal15~0                                                                                                                                                                         ; 35      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[11]                                                                                                                                                                                                         ; 35      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rDataMaskedEn[1]                                                                                                                                                            ; 35      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rDataMaskedEn[1]                                                                                                                                                            ; 35      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rAck                                                                                                                                                                   ; 35      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnLenValid                                                                                                                                                                        ; 35      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_shift:tx_shift_inst|pipeline:input_register|reg_pipeline:pipeline_inst|WR_DATA_READY                    ; 35      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[3]                                                                                                                                                                                                          ; 34      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[0]                                                                                                                                                                                                          ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|wrptr_g[1]                                                                                                                                            ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|wrptr_g[0]                                                                                                                                            ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|wrptr_g[3]                                                                                                                                            ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|wrptr_g[2]                                                                                                                                            ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|wrptr_g[5]                                                                                                                                            ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|wrptr_g[4]                                                                                                                                            ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|wrptr_g[7]                                                                                                                                            ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|wrptr_g[6]                                                                                                                                            ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|wrptr_g[9]                                                                                                                                            ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|wrptr_g[8]                                                                                                                                            ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|wrptr_g[10]                                                                                                                                           ; 34      ;
; chnl_tester:test_channels[0].chnl_tester_i|Selector32~0                                                                                                                                                                                                                                                              ; 34      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rCopyBufWords                                                                                                                                                                       ; 34      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rCopyBufWords                                                                                                                                                                       ; 34      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rLenValid                                                                                                                                                                       ; 34      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rLenValid                                                                                                                                                                       ; 34      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|pipeline:txc_data_hold|reg_pipeline:pipeline_inst|WR_DATA_READY                                                                                                                                                                                                            ; 34      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|Decoder0~2                                                                                                                                                                          ; 34      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5]                                                                                     ; 34      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rDataInEn[0]                                                                                                                                                                ; 33      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[1]                                                                                                                                                                                                          ; 33      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAddrHiValid                                                                                                                                                                    ; 33      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAddrHiValid                                                                                                                                                                    ; 33      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|state[2]                                                                                                                                                                                                                   ; 33      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[23]                                                                                                                                                                                                         ; 33      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rDataInEn[0]                                                                                                                                                                ; 33      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rDataInEn[0]                                                                                                                                                                ; 33      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|WR_DATA_READY ; 33      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|WR_DATA_READY ; 33      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_reader_64:sgListReader|Decoder0~0                                                                                                                                                                 ; 33      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|rMemory~6                                 ; 33      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|rMemory~6                                 ; 33      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|rMemory~6                                 ; 33      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_|reg_pipeline:pipeline_inst|WR_DATA_READY                        ; 33      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[0].data_register_|reg_pipeline:pipeline_inst|WR_DATA_READY                        ; 33      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][6]                                                     ; 33      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][5]                                                     ; 33      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][46]                                                                                                                                                                                     ; 33      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[0]                                                                                     ; 33      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|cntr_v7e:cntr_b|counter_reg_bit[0]~_wirecell                                                                                                          ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|Equal0~0                                                                                                                                                                    ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|Equal0~0                                                                                                                                                                    ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|_rPackedData[95]~128                                                                                                                                                        ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|memory_current_pixel[3][1]                                                                                                                                                                                                 ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|memory_current_pixel[1][1]                                                                                                                                                                                                 ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal191~0                                                                                                                                                                        ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|memory_current_pixel[2][1]                                                                                                                                                                                                 ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|Equal0~0                                                                                                                                                                    ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|_rPackedData[95]~64                                                                                                                                                         ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|ram_address_b[12]                                                                                                                                     ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|ram_address_a[11]                                                                                                                                     ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|ShiftRight0~1                                                                                                                                                                    ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|_rData[95]~192                                                                                                                                                                   ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|_rPackedData[95]~64                                                                                                                                                         ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|ShiftRight0~0                                                                                                                                                                    ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode755w[3]                                                                                                                          ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode765w[3]                                                                                                                          ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode735w[3]                                                                                                                          ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode745w[3]                                                                                                                          ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode715w[3]                                                                                                                          ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode725w[3]                                                                                                                          ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode688w[3]                                                                                                                          ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode705w[3]                                                                                                                          ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode784w[3]~0                                                                                                                        ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|decode_v1b:decode2|w_anode795w[3]~1                                                                                                                        ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAddrLoValid                                                                                                                                                                    ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rClear[18]~3                                                                                                                                                                                                   ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTagCurr[1]                                                                                                                                                                                                    ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTagCurr[0]                                                                                                                                                                                                    ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAddrLoValid                                                                                                                                                                    ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|memory_current_pixel[0][1]                                                                                                                                                                                                 ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[1]                                                                                                                                       ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[1]                                                                                                                                       ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[1]                                                                                                                                       ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[1]                                                                                                                                       ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|state[0]                                                                                                                                                                                                                   ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[22]                                                                                                                                                                                                         ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rLargeBuf                                                                                                                                                                           ; 32      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[0].input_pipeline_inst_|reg_pipeline:pipeline_inst|WR_DATA_READY ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|sg_list_reader_64:sgListReader|Decoder0~0                                                                                                                                                                 ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|cross_domain_signal:countSync|syncff:sigAtoB|ff:metaFF|Q                                                                                                                        ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rLargeBuf                                                                                                                                                                           ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][117]                                                                                                                                                                                    ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|_rReadWords~0                                                                                                                                                                       ; 32      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:gen_data_input_regs[1].data_register_|reg_pipeline:pipeline_inst|WR_DATA_READY                        ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rDoneLen[4]~1                                                                                                                                                                       ; 32      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rDoneLen[27]~1                                                                                                                                                                      ; 32      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][7]                                                     ; 32      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|rData[1][8]                                                     ; 32      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_87e:auto_generated|aeb_int~0                                                                                                ; 32      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal33~0                                                                                                                                                                         ; 31      ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[15]~1                                                                                                                                                                                                                                                              ; 31      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_channel_gate:gate|_rConsumedStable~0                                                                                                                                                              ; 31      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[6]                                                                                                                                                                         ; 31      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal10~10                                                                                                                                                                        ; 30      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                                                                                                            ; 30      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal10~12                                                                                                                                                                        ; 29      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal12~3                                                                                                                                                                         ; 29      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal172~0                                                                                                                                                                        ; 29      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal192~5                                                                                                                                                                        ; 28      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal29~0                                                                                                                                                                         ; 28      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][101]~17                                                                                                                                                                                ; 28      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|Add1~0                                                                                                                                                                                                  ; 28      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|Add3~0                                                                                                                                                                                                  ; 28      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal415~5                                                                                                                                                                        ; 27      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal11~0                                                                                                                                                                         ; 27      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal156~4                                                                                                                                                                        ; 26      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|state[1]                                                                                                                                                                                                                   ; 26      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal27~0                                                                                                                                                                         ; 25      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_WR                                                                                                                                                 ; 25      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rUseCurrPos                                                                                                                                                                                                      ; 24      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal195~0                                                                                                                                                                        ; 24      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal30~2                                                                                                                                                                         ; 24      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|shiftreg:sop_shiftreg_inst|rDataShift[0][0]                                                                                                                                      ; 24      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal17~0                                                                                                                                                                         ; 24      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[2]                                                                                                                                       ; 24      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[2]                                                                                                                                       ; 24      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[2]                                                                                                                                       ; 24      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[2]                                                                                                                                       ; 24      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|shiftreg:sop_shiftreg_inst|rDataShift[1][0]                                                                                                                                      ; 24      ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[2]~1                                                                                                                                                     ; 24      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal197~0                                                                                                                                                                        ; 23      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal19~0                                                                                                                                                                         ; 23      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|m[10]                                                                                                                                                                                                                      ; 23      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[12]                                                                                                                                                                                                         ; 23      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|a_graycounter_2b7:rdptr_g1p|counter5a2                                                                                                                         ; 23      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|a_graycounter_2b7:rdptr_g1p|counter5a5                                                                                                                         ; 23      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rTxEngRdReqAck                                                                                                                                                                                                         ; 23      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][75]~10                                                                                                                                                                                 ; 23      ;
; PCIeGen1x1If64:pcie_inst|altpcie_rs_serdes:rs_serdes|ld_ws_tmr_short                                                                                                                                                                                                                                                 ; 23      ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|reset_status                                                                                                                                                                                                       ; 23      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal347~0                                                                                                                                                                        ; 22      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|valid_wrreq~0                                                                                                                                                  ; 22      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|a_graycounter_2b7:rdptr_g1p|counter5a3                                                                                                                         ; 22      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|a_graycounter_2b7:rdptr_g1p|counter5a6                                                                                                                         ; 22      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|a_graycounter_2b7:rdptr_g1p|counter5a8                                                                                                                         ; 22      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|rRdPtr[8]~1                                            ; 22      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|rWrPtr[10]~1                                           ; 22      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rWrPtr[3]~1                                            ; 22      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rWrPtr[7]~1                                            ; 22      ;
; PCIeGen1x1If64:pcie_inst|altpcie_rs_serdes:rs_serdes|ld_ws_tmr                                                                                                                                                                                                                                                       ; 22      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[0]~15                                                                                                                                                                           ; 21      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtrPlus1[2]~25                                                                                                                                                                      ; 21      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtrPlus1[2]~25                                                                                                                                                                      ; 21      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtrPlus1[1]~25                                                                                                                                                                      ; 21      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal189~0                                                                                                                                                                        ; 21      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal187~1                                                                                                                                                                        ; 21      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal10~7                                                                                                                                                                         ; 21      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[2]                                                                                                                                                                                                          ; 21      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal21~0                                                                                                                                                                         ; 21      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValid[2]                                                                                                                                                                                                        ; 21      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][80]~14                                                                                                                                                                                 ; 21      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][80]~13                                                                                                                                                                                 ; 21      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|a_graycounter_2b7:rdptr_g1p|counter5a1                                                                                                                         ; 21      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|a_graycounter_2b7:rdptr_g1p|counter5a4                                                                                                                         ; 21      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|a_graycounter_2b7:rdptr_g1p|counter5a7                                                                                                                         ; 21      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|a_graycounter_2b7:rdptr_g1p|counter5a9                                                                                                                         ; 21      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rMainState[2]                                                                                                                                                                                                          ; 21      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReqChnl[0]                                                                                                                                                                                   ; 21      ;
; PCIeGen1x1If64:pcie_inst|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~6                                                                                                                                                                                                                                                   ; 21      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|wr_ptr_full:wrPtrFull|rFull                                                                                                                                  ; 21      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal201~0                                                                                                                                                                        ; 20      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal37~0                                                                                                                                                                         ; 20      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal25~0                                                                                                                                                                         ; 20      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal12~0                                                                                                                                                                         ; 20      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[24]                                                                                                                                                                                                         ; 20      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selWr|rReqChnl[0]                                                                                                                                                                                   ; 20      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rRdPtr[3]~12                                                                                                                                                      ; 19      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal11~5                                                                                                                                                                         ; 19      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal55~0                                                                                                                                                                         ; 19      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal10~11                                                                                                                                                                        ; 19      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal220~4                                                                                                                                                                        ; 19      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValid[0]                                                                                                                                                                                                        ; 19      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rWrPtrPlus1[8]~0                                                                                                                                                  ; 19      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal173~0                                                                                                                                                                        ; 18      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal28~2                                                                                                                                                                         ; 18      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal194~0                                                                                                                                                                        ; 18      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|wrptr_g[4]                                                                                                                                                     ; 18      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|wrptr_g[3]                                                                                                                                                     ; 18      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|wrptr_g[6]                                                                                                                                                     ; 18      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|wrptr_g[5]                                                                                                                                                     ; 18      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|wrptr_g[8]                                                                                                                                                     ; 18      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|wrptr_g[7]                                                                                                                                                     ; 18      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|wrptr_g[10]                                                                                                                                                    ; 18      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|wrptr_g[9]                                                                                                                                                     ; 18      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|wrptr_g[12]                                                                                                                                                    ; 18      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|wrptr_g[11]                                                                                                                                                    ; 18      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rWrPtr[3]                                                                                                                                                                                                                     ; 18      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rWrPtr[2]                                                                                                                                                                                                                     ; 18      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rWrPtr[1]                                                                                                                                                                                                                     ; 18      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rWrPtr[0]                                                                                                                                                                                                                     ; 18      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rState.10                                                                                                                                                                                                      ; 18      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReqChnl[1]                                                                                                                                                                                   ; 18      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|rData[1][13]~24                                       ; 18      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[5]                                                                                                                                                                                                   ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[4]                                                                                                                                                                                                   ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[3]                                                                                                                                                                                                   ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[2]                                                                                                                                                                                                   ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[1]                                                                                                                                                                                                   ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[0]                                                                                                                                                                                                   ; 17      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal219~1                                                                                                                                                                        ; 17      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal415~0                                                                                                                                                                        ; 17      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal99~1                                                                                                                                                                         ; 17      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal358~1                                                                                                                                                                        ; 17      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal52~0                                                                                                                                                                         ; 17      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal411~0                                                                                                                                                                        ; 17      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal60~0                                                                                                                                                                         ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag~24                                                                                                                                                                                                          ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag~14                                                                                                                                                                                                          ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|recv_credit_flow_ctrl:rc_fc|rCplD[4]~13                                                                                                                                                                                                                                    ; 17      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|always1~0                                                                                                                                                                                                                  ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selWr|rReqChnl[1]                                                                                                                                                                                   ; 17      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|wPktCtrReset                                                                                                   ; 17      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|wPktCtrReset                                                                                                   ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rData[1][49]                                                                                                                                                                                     ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[10]                                                                                                                                                                                                  ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[9]                                                                                                                                                                                                   ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[8]                                                                                                                                                                                                   ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[7]                                                                                                                                                                                                   ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[6]                                                                                                                                                                                                   ; 17      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|Add0~0                                                                                                                                                                                                  ; 17      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rPos[4]                                                                                                                                                                                                                                         ; 17      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|a_graycounter_2b7:rdptr_g1p|counter5a0~_wirecell                                                                                                               ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|WideOr3~32                                                                                                                                                                        ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal34~2                                                                                                                                                                         ; 16      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector68~2                                                                                                                                                    ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[10]                                                                                                                                                                                                        ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[9]                                                                                                                                                                                                         ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[8]                                                                                                                                                                                                         ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[7]                                                                                                                                                                                                         ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[6]                                                                                                                                                                                                         ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|get_r_value:r_value_x|Equal156~1                                                                                                                                                                        ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal62~0                                                                                                                                                                         ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|WideOr0~27                                                                                                                                                                        ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|WideOr1~19                                                                                                                                                                        ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|WideOr2                                                                                                                                                                           ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|WideOr4                                                                                                                                                                           ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|WideOr5                                                                                                                                                                           ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|WideOr6                                                                                                                                                                           ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|WideOr7~16                                                                                                                                                                        ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal23~0                                                                                                                                                                         ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal97~0                                                                                                                                                                         ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal44~0                                                                                                                                                                         ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[14]                                                                                                                                                                                                         ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rClear[2]~9                                                                                                                                                                                                    ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rClear[18]~0                                                                                                                                                                                                   ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[3]                                                                                                                                       ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[3]                                                                                                                                       ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[3]                                                                                                                                       ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|out_address_reg_b[3]                                                                                                                                       ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|LessThan7~7                                                                                                                                                                                                                ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|scsdpram:mem|rMemory~87                                                                                                                                                                                                       ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|scsdpram:mem|rMemory~86                                                                                                                                                                                                       ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|scsdpram:mem|rMemory~54                                                                                                                                                                                                       ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|scsdpram:mem|rMemory~52                                                                                                                                                                                                       ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|altsyncram_oh11:fifo_ram|decode_4c7:decode12|eq_node[0]                                                                                                        ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|wrptr_g[2]                                                                                                                                                     ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|wrptr_g[1]                                                                                                                                                     ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|wrptr_g[0]                                                                                                                                                     ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|altsyncram_oh11:fifo_ram|_~2                                                                                                                                   ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|altsyncram_oh11:fifo_ram|decode_4c7:decode12|eq_node[1]                                                                                                        ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[3]                                                                                                                                                                         ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[6]                                                                                                                                                                         ; 16      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|rd_data_input_state~1                                                                                                                                       ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|rState[3]                                                                                                                                                                      ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[4]                                                                                                                                                                       ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[1]                                                                                                                                                                       ; 16      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[3]                                                                                                                                                                       ; 16      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal186~0                                                                                                                                                                        ; 15      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal12~2                                                                                                                                                                         ; 15      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal299~0                                                                                                                                                                        ; 15      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rState~2                                                                                                                                                                     ; 15      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:pktctr_inst|rCtrValue[12]~23                                                                           ; 15      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|counter:pktctr_inst|rCtrValue[14]~21                                                                           ; 15      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rSgRxAck                                                                                                                                                               ; 15      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|cal_rx_lr[4]                                                                                                                                                    ; 15      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|busy~0                                                                                                                                                      ; 15      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[4]                                                                                                                                                                         ; 15      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal219~1                                                                                                                                                                        ; 14      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal157~1                                                                                                                                                                        ; 14      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal181~0                                                                                                                                                                        ; 14      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal32~2                                                                                                                                                                         ; 14      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal191~1                                                                                                                                                                        ; 14      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal165~0                                                                                                                                                                        ; 14      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal23~0                                                                                                                                                                         ; 14      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal18~1                                                                                                                                                                         ; 14      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal220~11                                                                                                                                                                       ; 14      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal64~0                                                                                                                                                                         ; 14      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[4]                                                                                                                                                                                                          ; 14      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal27~0                                                                                                                                                                         ; 14      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rFinish~0                                                                                                                                                                                                        ; 14      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:txc_output_register|reg_pipeline:pipeline_inst|rData[1][80]~16                                                                                                                                                                                 ; 14      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rWrDataRen[0]~0                                                                                                                                                                                                        ; 14      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rSgTxAck                                                                                                                                                               ; 14      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|_rValid~1                                                       ; 14      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:select_reg|reg_pipeline:pipeline_inst|_rValid~0                                                       ; 14      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|pipeline:rxr_input_register|reg_pipeline:pipeline_inst|rValid[1]                                                                                                                                                                                        ; 14      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                                                                                                    ; 14      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rCapState[3]                                                                                                                                                                                                           ; 14      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|rState[2]                                                                                                                                                                      ; 14      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal32~3                                                                                                                                                                         ; 13      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal355~0                                                                                                                                                                        ; 13      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal415~6                                                                                                                                                                        ; 13      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal35~0                                                                                                                                                                         ; 13      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal369~0                                                                                                                                                                        ; 13      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal106~0                                                                                                                                                                        ; 13      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal287~3                                                                                                                                                                        ; 13      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal220~6                                                                                                                                                                        ; 13      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal283~6                                                                                                                                                                        ; 13      ;
; riffa_wrapper_de2i:riffa|translation_altera:trans|Equal4~0                                                                                                                                                                                                                                                           ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[21]                                                                                                                                                                                                         ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rTag[20]                                                                                                                                                                                                         ; 13      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|txr_formatter_classic:txr_formatter_inst|pipeline:input_inst|reg_pipeline:pipeline_inst|rData[1][24]                                                                             ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rState~3                                                                                                                                                                     ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rReqChnl[2]                                                                                                                                                                                   ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[2]                                                                                                                                ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selWr|rReqChnl[2]                                                                                                                                                                                   ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rEmpty                                                                                                                               ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rMainAck                                                                                                                                                               ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[5]                                                                                                                                                                         ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[4]                                                                                                                                                                         ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[7]                                                                                                                                                                         ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|Mux43~0                                                                                                                                                                                                                                                 ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[5]                                                                                                                                                                       ; 13      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|reset_controller:rc_inst|rState[2]                                                                                                                                                                                  ; 13      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|Add0~46                                                                                                                                                                                                 ; 13      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|Add0~44                                                                                                                                                                                                 ; 13      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|Add0~42                                                                                                                                                                                                 ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTag[3]                                                                                                                                                                                                        ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTag[1]                                                                                                                                                                                                        ; 13      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rUsePrevPos                                                                                                                                                                                                      ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal66~0                                                                                                                                                                         ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal14~0                                                                                                                                                                         ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal64~1                                                                                                                                                                         ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal356~1                                                                                                                                                                        ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[9]                                                                                                                                ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[8]                                                                                                                                ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[8]                                                                                                                                    ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[9]                                                                                                                                    ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result1w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result1w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result1w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result1w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result7w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result7w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result7w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result7w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result6w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result6w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result6w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result6w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result5w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result5w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result5w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result5w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result3w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result3w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result3w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result3w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result2w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result2w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result2w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result2w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result0w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result0w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result0w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result0w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result4w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result4w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result4w~5                                                                                                                             ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|mux_fsb:mux3|muxlut_result4w~5                                                                                                                             ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rWrPtr[5]~1                                                                                                                                                                                                                   ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rRdPtr[1]~1                                                                                                                                                                                                                   ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[1]                                                                                                                                ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rRxState[2]                                                                                                                                                                         ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|comb~1                                                                                                                                                                                                    ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[5]                                                                                                                                                                       ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[5]                                                                                                                                                                       ; 12      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|address_pres_reg[1]                                                                                                                                                                             ; 12      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|address_pres_reg[2]                                                                                                                                                                             ; 12      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|address_pres_reg[3]                                                                                                                                                                             ; 12      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|address_pres_reg[4]                                                                                                                                                                             ; 12      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|address_pres_reg[5]                                                                                                                                                                             ; 12      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|address_pres_reg[6]                                                                                                                                                                             ; 12      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|address_pres_reg[7]                                                                                                                                                                             ; 12      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|address_pres_reg[8]                                                                                                                                                                             ; 12      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|address_pres_reg[9]                                                                                                                                                                             ; 12      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|address_pres_reg[10]                                                                                                                                                                            ; 12      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|address_pres_reg[11]                                                                                                                                                                            ; 12      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|address_pres_reg[0]                                                                                                                                                                             ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[6]                                                                                                                                                                       ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rPosValid                                                                                                                                                                                                        ; 12      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|current_pixel[17]                                                                                                                                                                                                     ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTag[2]                                                                                                                                                                                                        ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTag[0]                                                                                                                                                                                                        ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[2]                                                                                                                                                                       ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[3]                                                                                                                                                                       ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMainState[2]                                                                                                                                                                       ; 12      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[0]~2                                                                                                                                                                                                 ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal415~7                                                                                                                                                                        ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal91~1                                                                                                                                                                         ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal415~0                                                                                                                                                                        ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal96~0                                                                                                                                                                         ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|get_r_value:r_value_x|Equal288~3                                                                                                                                                                        ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|get_r_value:r_value_x|Equal350~4                                                                                                                                                                        ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal46~0                                                                                                                                                                         ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal30~0                                                                                                                                                                         ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal355~1                                                                                                                                                                        ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal10~0                                                                                                                                                                         ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|registers:reg_inst|Mux44~4                                                                                                                                                                                                                                                 ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[1]~_Duplicate_3                                                                                                                                                                                                                                                      ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|Decoder4~0                                                                                                                                                                                                             ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|_rPreLen~0                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rPageSpill                                                                                                                                                                      ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rPageSpill                                                                                                                                                                      ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMaxLen                                                                                                                                                                             ; 11      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|rRdPtrPlus1[9]~13                                      ; 11      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rRdPtrPlus1[1]~31                                      ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rAckCount[8]~13                                                                                                                                                                 ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rAckCount[0]~13                                                                                                                                                                 ; 11      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rRdPtrPlus1[5]~15                                      ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|_rPreLen~0                                                                                                                                                                          ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|comb~4                                                                                                                                                                                                    ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[6]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[7]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[7]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[6]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[4]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[5]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[5]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[4]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[3]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[3]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[2]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[2]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[0]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[1]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[1]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[0]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[8]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rWrPtr[9]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[9]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|rRdPtr[8]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMaxLen                                                                                                                                                                             ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[3]                                                                                                                                                                         ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[2]                                                                                                                                                                         ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[6]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[6]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[7]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[7]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[4]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[5]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[5]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[4]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[2]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[3]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[3]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[2]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[0]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[1]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[1]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[0]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[8]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rRdPtr[9]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[9]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[8]                                                                                                                                                                              ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[7]                                                                                                                                                                       ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[7]                                                                                                                                                                       ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|Add1~44                                                                                                                                                                                                 ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|Add1~42                                                                                                                                                                                                 ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|Add1~40                                                                                                                                                                                                 ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|Add0~46                                                                                                                                                                                                 ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|Add0~44                                                                                                                                                                                                 ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|Add0~42                                                                                                                                                                                                 ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|Add1~46                                                                                                                                                                                                 ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|Add1~44                                                                                                                                                                                                 ; 11      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|Add1~42                                                                                                                                                                                                 ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rFifoWen                                                                                                                                                                     ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|rCapState[1]                                                                                                                                                                                                           ; 11      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[2]                                                                                                                                                                       ; 11      ;
; PCIE_RESET_N~input                                                                                                                                                                                                                                                                                                   ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal219~3                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal307~5                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal350~0                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal82~0                                                                                                                                                                         ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal177~0                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal351~0                                                                                                                                                                        ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[7]                                                                                                                                ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[6]                                                                                                                                ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[5]                                                                                                                                ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[4]                                                                                                                                ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[3]                                                                                                                                ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[2]                                                                                                                                ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[1]                                                                                                                                ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[0]                                                                                                                                ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[6]                                                                                                                                    ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[7]                                                                                                                                    ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[4]                                                                                                                                    ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[5]                                                                                                                                    ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[2]                                                                                                                                    ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[3]                                                                                                                                    ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[0]                                                                                                                                    ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[1]                                                                                                                                    ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal92~0                                                                                                                                                                         ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal41~0                                                                                                                                                                         ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal283~9                                                                                                                                                                        ; 10      ;
; riffa_wrapper_de2i:riffa|translation_altera:trans|rCfgMaxReadRequestSize[2]                                                                                                                                                                                                                                          ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rRdPtr[1]                                                                                                                                                                                                                     ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rRdPtr[3]                                                                                                                                                                                                                     ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|comb~0                                                                                                                                                                                                                                          ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rPayloadSpill                                                                                                                                                                       ; 10      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|rWrPtr[2]~1                                                                                                       ; 10      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|rWrPtrPlus1[3]~5                                                                                                  ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rPayloadSpill                                                                                                                                                                   ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rPayloadSpill                                                                                                                                                                   ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[0]                                                                                                                                ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rAckCount[0]~14                                                                                                                                                                     ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rPayloadSpill                                                                                                                                                                       ; 10      ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|pipeline:output_register_inst|reg_pipeline:pipeline_inst|rData[1][33]~10                                       ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[7]                                                                                                                                                                       ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rTxState[0]                                                                                                                                                                         ; 10      ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector10~1                                                                                                                                                    ; 10      ;
; PCIeGen1x1If64:pcie_inst|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                                                                                                                                                                                 ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][1]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][1]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][1]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][1]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][7]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][7]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][7]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][7]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][6]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][6]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][6]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][6]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][5]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][5]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][5]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][5]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][3]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][3]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][3]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][3]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][2]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][2]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][2]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][2]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][0]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][0]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][0]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][0]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[0][4]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[1][4]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[2][4]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|out_data[3][4]                                                                                                                                                                                                        ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_control:buffer_control_1|current_pixel[16]                                                                                                                                                                                                     ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rState.11                                                                                                                                                                                                      ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|rRead                                                                                                                                                                          ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[1]                                                                                                                                                                       ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[3]                                                                                                                                                                       ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[3]                                                                                                                                                                       ; 10      ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|rMainState[5]                                                                                                                                                                       ; 10      ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal155~2                                                                                                                                                                        ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal288~0                                                                                                                                                                        ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal67~0                                                                                                                                                                         ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal37~1                                                                                                                                                                         ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal160~1                                                                                                                                                                        ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal363~0                                                                                                                                                                        ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal292~0                                                                                                                                                                        ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal10~8                                                                                                                                                                         ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|get_r_value:r_value_x|Equal287~3                                                                                                                                                                        ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|get_r_value:r_value_x|Equal28~1                                                                                                                                                                         ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal175~5                                                                                                                                                                        ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal24~0                                                                                                                                                                         ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal27~2                                                                                                                                                                         ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal283~2                                                                                                                                                                        ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal92~0                                                                                                                                                                         ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal353~0                                                                                                                                                                        ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal10~4                                                                                                                                                                         ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|comb~0                                                                                                                                                           ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rWrPtr[0]                                                                                                                                                                        ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal75~0                                                                                                                                                                         ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal20~0                                                                                                                                                                         ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal369~0                                                                                                                                                                        ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal37~0                                                                                                                                                                         ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal356~0                                                                                                                                                                        ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal355~0                                                                                                                                                                        ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal61~0                                                                                                                                                                         ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rRdPtr[0]                                                                                                                                                                                                                     ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|rRdPtr[2]                                                                                                                                                                                                                     ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rMaxPayload[8]                                                                                                                                                                      ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|always1~0                                                                                                                                                                              ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rFifoData[64]                                                                                                                                                                ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|comb~0                                                                                                                                                                                 ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_writer:writer|Add11~1                                                                                                                                                                             ; 9       ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|register:metadata_4DWH_register|rData[0]                                                                                                                                         ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|rState[4]                                                                                                                                                                      ; 9       ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_alignment_pipeline:tx_alignment_inst|LessThan2~23                                                                                                   ; 9       ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|LessThan2~5                                                                                                    ; 9       ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_alignment_pipeline:tx_alignment_inst|wTxDataWordReady~0                                                                                             ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgRxReq|rState[6]                                                                                                                                                                       ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[6]                                                                                                                                                                       ; 9       ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|reset_controller:rc_inst|rState[0]                                                                                                                                                                                  ; 9       ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[7]~0                                                                                                                                                 ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[18]~36                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[17]~34                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[16]~32                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[15]~30                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[14]~28                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[13]~26                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[12]~24                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[11]~22                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[10]~20                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[9]~18                                                                                                                                                                                                ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[8]~16                                                                                                                                                                                                ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[7]~14                                                                                                                                                                                                ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[6]~12                                                                                                                                                                                                ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[5]~10                                                                                                                                                                                                ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[4]~8                                                                                                                                                                                                 ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[3]~6                                                                                                                                                                                                 ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|limit_pixel_PROCESSED[2]~4                                                                                                                                                                                                 ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|pixel_out[1]                                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|pixel_out[7]                                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|pixel_out[6]                                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|pixel_out[5]                                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|pixel_out[3]                                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|pixel_out[2]                                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|pixel_out[0]                                                                                                                                                                                                               ; 9       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|pixel_out[4]                                                                                                                                                                                                               ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_requester_mux:requesterMux|rState[1]                                                                                                                                                              ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_monitor_64:monitor|rState[1]                                                                                                                                                                      ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sg_list_requester:sgTxReq|rState[1]                                                                                                                                                                       ; 9       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValidPos~258                                                                                                                                                                                                    ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValidPos~257                                                                                                                                                                                                    ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValidCount~258                                                                                                                                                                                                  ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rValidCount~257                                                                                                                                                                                                  ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[16]                                                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[15]                                                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[14]                                                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[13]                                                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[12]                                                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[11]                                                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rDEShifted[3]                                                                                                                                                                                                    ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[5]                                                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[4]                                                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[3]                                                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[2]                                                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[1]                                                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rAddr[0]                                                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rDEShifted[2]                                                                                                                                                                                                    ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal93~0                                                                                                                                                                         ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal97~0                                                                                                                                                                         ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal159~0                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal27~2                                                                                                                                                                         ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal224~0                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal10~6                                                                                                                                                                         ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal10~1                                                                                                                                                                         ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|get_r_value:r_value_x|Equal11~9                                                                                                                                                                         ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|get_r_value:r_value_x|Equal426~0                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|get_r_value:r_value_x|Equal287~1                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|get_r_value:r_value_x|Equal296~0                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_2|get_r_value:r_value_x|Equal350~5                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal355~1                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal14~1                                                                                                                                                                         ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal407~0                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal158~0                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal292~0                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal220~9                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_0|get_r_value:r_value_x|Equal68~0                                                                                                                                                                         ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_x|Equal91~1                                                                                                                                                                         ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_t|get_r_value:r_value_x|Equal347~0                                                                                                                                                                        ; 8       ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[39]~1                                                                                                                                                    ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|_~0                                                                                                                                                   ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rUseCurrCount                                                                                                                                                                                                    ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rUsePrevCount                                                                                                                                                                                                    ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rWrPtr[1]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|shiftreg:sop_shiftreg_inst|rDataShift[1][0]                                                                                                                                      ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal236~0                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal18~0                                                                                                                                                                         ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal219~0                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal327~0                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal155~0                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal204~4                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal139~0                                                                                                                                                                        ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal43~0                                                                                                                                                                         ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|get_r_value:r_value_y|Equal91~0                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|translation_altera:trans|rReadCompletionBoundarySel                                                                                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|rRen                                                                                                                                                                             ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rUse~20                                                                                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rUse~18                                                                                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rClear~11                                                                                                                                                                                                      ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rClear~8                                                                                                                                                                                                       ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rUse~5                                                                                                                                                                                                                                          ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rClear~4                                                                                                                                                                                                       ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rClear~1                                                                                                                                                                                                       ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rUse~0                                                                                                                                                                                                                                          ; 8       ;
; riffa_wrapper_de2i:riffa|translation_altera:trans|rCfgMaxReadRequestSize[1]                                                                                                                                                                                                                                          ; 8       ;
; riffa_wrapper_de2i:riffa|translation_altera:trans|rCfgMaxReadRequestSize[0]                                                                                                                                                                                                                                          ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|pixel_out[0]~24                                                                                                                                                                                                            ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|pixel_out[0]~13                                                                                                                                                                                                            ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|WideOr1                                                                                                                                                                                                                    ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|Equal1~0                                                                                                                                                                                                                   ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[2]~_Duplicate_3                                                                                                                                                                                                                                                      ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[3]~_Duplicate_3                                                                                                                                                                                                                                                      ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[4]~_Duplicate_3                                                                                                                                                                                                                                                      ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[5]~_Duplicate_3                                                                                                                                                                                                                                                      ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[6]~_Duplicate_3                                                                                                                                                                                                                                                      ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[7]~_Duplicate_3                                                                                                                                                                                                                                                      ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[8]~_Duplicate_3                                                                                                                                                                                                                                                      ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[9]~_Duplicate_3                                                                                                                                                                                                                                                      ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[10]~_Duplicate_3                                                                                                                                                                                                                                                     ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[11]~_Duplicate_3                                                                                                                                                                                                                                                     ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[12]~_Duplicate_3                                                                                                                                                                                                                                                     ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[13]~_Duplicate_3                                                                                                                                                                                                                                                     ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[14]~_Duplicate_3                                                                                                                                                                                                                                                     ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[15]~_Duplicate_3                                                                                                                                                                                                                                                     ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|cols[16]~_Duplicate_3                                                                                                                                                                                                                                                     ; 8       ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|x_old[0]                                                                                                                                                                                                                   ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|tx_multiplexer_64:tx_mux|tx_engine_selector:selRd|rChnlNextNext[0]                                                                                                                                                                              ; 8       ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst|reg_pipeline:pipeline_inst|rData[1][66]                                                             ; 8       ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|pipeline:input_pipeline_inst|reg_pipeline:pipeline_inst|rData[1][11]                                                             ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rChnlTx                                                                                                                                                                      ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rFifoData[44]                                                                                                                                                                ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|rFifoData[0]                                                                                                                                                                 ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|comb~0                                                                                                                                                       ; 8       ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:data_shiftreg_inst|rDataShift[1][29]                                                                                                                                                                       ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[2]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[3]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[4]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[5]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[6]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[7]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[8]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[9]                                                                                                                                                                         ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[10]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[11]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[12]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[13]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[14]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[15]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[16]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[17]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[18]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[19]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[20]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[21]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[22]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[23]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[24]                                                                                                                                                                        ; 8       ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|rTxnData[25]                                                                                                                                                                        ; 8       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_0|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 81000        ; 8            ; 81000        ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 648000 ; 81000                       ; 8                           ; 81000                       ; 8                           ; 648000              ; 80   ; None ; M9K_X81_Y84_N0, M9K_X81_Y83_N0, M9K_X81_Y86_N0, M9K_X81_Y82_N0, M9K_X81_Y87_N0, M9K_X81_Y85_N0, M9K_X81_Y80_N0, M9K_X81_Y79_N0, M9K_X110_Y87_N0, M9K_X81_Y78_N0, M9K_X110_Y83_N0, M9K_X81_Y89_N0, M9K_X65_Y88_N0, M9K_X81_Y88_N0, M9K_X65_Y83_N0, M9K_X81_Y81_N0, M9K_X65_Y84_N0, M9K_X65_Y86_N0, M9K_X65_Y87_N0, M9K_X65_Y89_N0, M9K_X94_Y72_N0, M9K_X110_Y72_N0, M9K_X94_Y73_N0, M9K_X110_Y73_N0, M9K_X110_Y70_N0, M9K_X94_Y71_N0, M9K_X94_Y68_N0, M9K_X94_Y70_N0, M9K_X94_Y64_N0, M9K_X110_Y68_N0, M9K_X110_Y77_N0, M9K_X110_Y76_N0, M9K_X110_Y75_N0, M9K_X94_Y75_N0, M9K_X110_Y74_N0, M9K_X94_Y74_N0, M9K_X110_Y71_N0, M9K_X94_Y77_N0, M9K_X94_Y76_N0, M9K_X94_Y78_N0, M9K_X94_Y66_N0, M9K_X110_Y67_N0, M9K_X94_Y67_N0, M9K_X94_Y65_N0, M9K_X110_Y65_N0, M9K_X94_Y62_N0, M9K_X110_Y66_N0, M9K_X94_Y63_N0, M9K_X110_Y64_N0, M9K_X110_Y62_N0, M9K_X81_Y69_N0, M9K_X81_Y72_N0, M9K_X94_Y69_N0, M9K_X81_Y73_N0, M9K_X81_Y77_N0, M9K_X81_Y75_N0, M9K_X110_Y69_N0, M9K_X81_Y74_N0, M9K_X110_Y63_N0, M9K_X81_Y76_N0, M9K_X110_Y86_N0, M9K_X94_Y89_N0, M9K_X110_Y78_N0, M9K_X94_Y88_N0, M9K_X110_Y79_N0, M9K_X94_Y80_N0, M9K_X110_Y85_N0, M9K_X94_Y86_N0, M9K_X94_Y87_N0, M9K_X110_Y88_N0, M9K_X94_Y85_N0, M9K_X94_Y79_N0, M9K_X110_Y84_N0, M9K_X94_Y81_N0, M9K_X110_Y80_N0, M9K_X94_Y82_N0, M9K_X110_Y81_N0, M9K_X110_Y82_N0, M9K_X94_Y83_N0, M9K_X94_Y84_N0 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_1|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 81000        ; 8            ; 81000        ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 648000 ; 81000                       ; 8                           ; 81000                       ; 8                           ; 648000              ; 80   ; None ; M9K_X52_Y62_N0, M9K_X52_Y65_N0, M9K_X23_Y66_N0, M9K_X23_Y64_N0, M9K_X52_Y66_N0, M9K_X23_Y67_N0, M9K_X23_Y69_N0, M9K_X23_Y68_N0, M9K_X23_Y70_N0, M9K_X52_Y60_N0, M9K_X52_Y68_N0, M9K_X65_Y72_N0, M9K_X65_Y68_N0, M9K_X52_Y74_N0, M9K_X36_Y71_N0, M9K_X36_Y72_N0, M9K_X36_Y73_N0, M9K_X65_Y73_N0, M9K_X65_Y75_N0, M9K_X65_Y74_N0, M9K_X65_Y70_N0, M9K_X65_Y67_N0, M9K_X65_Y69_N0, M9K_X81_Y68_N0, M9K_X65_Y65_N0, M9K_X65_Y66_N0, M9K_X65_Y71_N0, M9K_X81_Y71_N0, M9K_X65_Y64_N0, M9K_X65_Y63_N0, M9K_X65_Y62_N0, M9K_X65_Y61_N0, M9K_X81_Y60_N0, M9K_X81_Y62_N0, M9K_X65_Y58_N0, M9K_X65_Y60_N0, M9K_X81_Y59_N0, M9K_X65_Y59_N0, M9K_X94_Y59_N0, M9K_X94_Y60_N0, M9K_X81_Y64_N0, M9K_X81_Y61_N0, M9K_X81_Y63_N0, M9K_X81_Y65_N0, M9K_X81_Y70_N0, M9K_X94_Y61_N0, M9K_X81_Y66_N0, M9K_X81_Y58_N0, M9K_X81_Y67_N0, M9K_X94_Y58_N0, M9K_X7_Y67_N0, M9K_X36_Y59_N0, M9K_X36_Y70_N0, M9K_X36_Y67_N0, M9K_X7_Y66_N0, M9K_X36_Y66_N0, M9K_X36_Y68_N0, M9K_X7_Y65_N0, M9K_X7_Y64_N0, M9K_X36_Y69_N0, M9K_X52_Y67_N0, M9K_X52_Y64_N0, M9K_X52_Y63_N0, M9K_X52_Y61_N0, M9K_X52_Y58_N0, M9K_X52_Y69_N0, M9K_X52_Y71_N0, M9K_X52_Y70_N0, M9K_X52_Y73_N0, M9K_X52_Y72_N0, M9K_X23_Y63_N0, M9K_X36_Y64_N0, M9K_X36_Y65_N0, M9K_X23_Y65_N0, M9K_X36_Y62_N0, M9K_X23_Y62_N0, M9K_X36_Y63_N0, M9K_X23_Y61_N0, M9K_X23_Y60_N0, M9K_X36_Y61_N0                                ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_2|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 81000        ; 8            ; 81000        ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 648000 ; 81000                       ; 8                           ; 81000                       ; 8                           ; 648000              ; 80   ; None ; M9K_X7_Y59_N0, M9K_X23_Y51_N0, M9K_X7_Y52_N0, M9K_X23_Y56_N0, M9K_X23_Y52_N0, M9K_X7_Y53_N0, M9K_X23_Y53_N0, M9K_X7_Y56_N0, M9K_X7_Y54_N0, M9K_X7_Y57_N0, M9K_X52_Y50_N0, M9K_X52_Y51_N0, M9K_X52_Y52_N0, M9K_X65_Y54_N0, M9K_X36_Y60_N0, M9K_X36_Y57_N0, M9K_X65_Y50_N0, M9K_X65_Y51_N0, M9K_X65_Y55_N0, M9K_X36_Y55_N0, M9K_X52_Y44_N0, M9K_X52_Y46_N0, M9K_X52_Y47_N0, M9K_X81_Y46_N0, M9K_X81_Y45_N0, M9K_X65_Y45_N0, M9K_X65_Y49_N0, M9K_X52_Y49_N0, M9K_X65_Y44_N0, M9K_X52_Y43_N0, M9K_X36_Y52_N0, M9K_X36_Y51_N0, M9K_X7_Y49_N0, M9K_X23_Y47_N0, M9K_X36_Y58_N0, M9K_X36_Y54_N0, M9K_X36_Y53_N0, M9K_X7_Y48_N0, M9K_X7_Y47_N0, M9K_X36_Y56_N0, M9K_X23_Y55_N0, M9K_X7_Y55_N0, M9K_X23_Y57_N0, M9K_X23_Y54_N0, M9K_X23_Y49_N0, M9K_X7_Y58_N0, M9K_X23_Y59_N0, M9K_X23_Y58_N0, M9K_X7_Y51_N0, M9K_X23_Y48_N0, M9K_X36_Y50_N0, M9K_X7_Y50_N0, M9K_X36_Y49_N0, M9K_X7_Y46_N0, M9K_X7_Y45_N0, M9K_X23_Y46_N0, M9K_X36_Y48_N0, M9K_X23_Y50_N0, M9K_X36_Y47_N0, M9K_X36_Y43_N0, M9K_X65_Y43_N0, M9K_X65_Y46_N0, M9K_X65_Y47_N0, M9K_X36_Y46_N0, M9K_X36_Y45_N0, M9K_X52_Y45_N0, M9K_X52_Y48_N0, M9K_X65_Y48_N0, M9K_X36_Y44_N0, M9K_X81_Y44_N0, M9K_X52_Y59_N0, M9K_X65_Y57_N0, M9K_X52_Y57_N0, M9K_X52_Y56_N0, M9K_X52_Y53_N0, M9K_X52_Y55_N0, M9K_X65_Y56_N0, M9K_X52_Y54_N0, M9K_X65_Y52_N0, M9K_X65_Y53_N0                                           ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|buffer_image:buffer_image_3|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 81000        ; 8            ; 81000        ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 648000 ; 81000                       ; 8                           ; 81000                       ; 8                           ; 648000              ; 80   ; None ; M9K_X23_Y80_N0, M9K_X23_Y79_N0, M9K_X23_Y78_N0, M9K_X7_Y76_N0, M9K_X7_Y79_N0, M9K_X7_Y74_N0, M9K_X23_Y77_N0, M9K_X23_Y75_N0, M9K_X7_Y77_N0, M9K_X7_Y78_N0, M9K_X65_Y76_N0, M9K_X23_Y74_N0, M9K_X23_Y76_N0, M9K_X7_Y75_N0, M9K_X7_Y72_N0, M9K_X23_Y73_N0, M9K_X23_Y72_N0, M9K_X7_Y73_N0, M9K_X7_Y71_N0, M9K_X23_Y71_N0, M9K_X23_Y84_N0, M9K_X7_Y84_N0, M9K_X23_Y87_N0, M9K_X7_Y89_N0, M9K_X7_Y88_N0, M9K_X23_Y90_N0, M9K_X23_Y82_N0, M9K_X7_Y82_N0, M9K_X7_Y87_N0, M9K_X23_Y89_N0, M9K_X7_Y80_N0, M9K_X23_Y88_N0, M9K_X7_Y86_N0, M9K_X23_Y85_N0, M9K_X23_Y81_N0, M9K_X7_Y81_N0, M9K_X23_Y83_N0, M9K_X7_Y85_N0, M9K_X23_Y86_N0, M9K_X7_Y83_N0, M9K_X36_Y79_N0, M9K_X36_Y82_N0, M9K_X36_Y81_N0, M9K_X36_Y80_N0, M9K_X36_Y75_N0, M9K_X36_Y78_N0, M9K_X36_Y77_N0, M9K_X36_Y76_N0, M9K_X65_Y82_N0, M9K_X36_Y74_N0, M9K_X52_Y79_N0, M9K_X65_Y80_N0, M9K_X65_Y79_N0, M9K_X52_Y80_N0, M9K_X52_Y76_N0, M9K_X52_Y77_N0, M9K_X52_Y78_N0, M9K_X65_Y78_N0, M9K_X65_Y77_N0, M9K_X52_Y75_N0, M9K_X36_Y87_N0, M9K_X36_Y89_N0, M9K_X36_Y88_N0, M9K_X36_Y90_N0, M9K_X36_Y83_N0, M9K_X52_Y82_N0, M9K_X36_Y85_N0, M9K_X52_Y86_N0, M9K_X36_Y86_N0, M9K_X36_Y84_N0, M9K_X52_Y85_N0, M9K_X52_Y84_N0, M9K_X52_Y87_N0, M9K_X52_Y88_N0, M9K_X65_Y81_N0, M9K_X52_Y90_N0, M9K_X52_Y83_N0, M9K_X52_Y81_N0, M9K_X65_Y85_N0, M9K_X52_Y89_N0                                               ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|ALTSYNCRAM                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 64           ; 8192         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 4096                        ; 64                          ; 8192                        ; 32                          ; 262144              ; 32   ; None ; M9K_X81_Y56_N0, M9K_X94_Y51_N0, M9K_X81_Y53_N0, M9K_X110_Y57_N0, M9K_X94_Y53_N0, M9K_X81_Y50_N0, M9K_X110_Y58_N0, M9K_X110_Y55_N0, M9K_X94_Y50_N0, M9K_X81_Y49_N0, M9K_X81_Y54_N0, M9K_X110_Y53_N0, M9K_X81_Y51_N0, M9K_X81_Y48_N0, M9K_X94_Y54_N0, M9K_X110_Y49_N0, M9K_X94_Y56_N0, M9K_X94_Y48_N0, M9K_X94_Y49_N0, M9K_X110_Y52_N0, M9K_X110_Y56_N0, M9K_X81_Y47_N0, M9K_X81_Y57_N0, M9K_X110_Y54_N0, M9K_X94_Y52_N0, M9K_X94_Y47_N0, M9K_X81_Y55_N0, M9K_X110_Y50_N0, M9K_X94_Y55_N0, M9K_X81_Y52_N0, M9K_X94_Y57_N0, M9K_X110_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|altsyncram_oh11:fifo_ram|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 8            ; 2048         ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 2048                        ; 64                          ; 131072              ; 16   ; None ; M9K_X81_Y28_N0, M9K_X81_Y31_N0, M9K_X94_Y29_N0, M9K_X81_Y29_N0, M9K_X94_Y31_N0, M9K_X94_Y34_N0, M9K_X81_Y36_N0, M9K_X81_Y35_N0, M9K_X81_Y27_N0, M9K_X81_Y30_N0, M9K_X94_Y30_N0, M9K_X94_Y33_N0, M9K_X81_Y33_N0, M9K_X81_Y34_N0, M9K_X94_Y32_N0, M9K_X81_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 33           ; 1024         ; 33           ; yes                    ; no                      ; yes                    ; no                      ; 33792  ; 1024                        ; 33                          ; 1024                        ; 33                          ; 33792               ; 4    ; None ; M9K_X23_Y45_N0, M9K_X23_Y43_N0, M9K_X23_Y42_N0, M9K_X23_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_e0h1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 61           ; 16           ; 61           ; yes                    ; no                      ; yes                    ; no                      ; 976    ; 16                          ; 61                          ; 16                          ; 61                          ; 976                 ; 2    ; None ; M9K_X7_Y38_N0, M9K_X7_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 33           ; 1024         ; 33           ; yes                    ; no                      ; yes                    ; no                      ; 33792  ; 1024                        ; 33                          ; 1024                        ; 33                          ; 33792               ; 4    ; None ; M9K_X36_Y41_N0, M9K_X36_Y39_N0, M9K_X36_Y42_N0, M9K_X36_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 33           ; 1024         ; 33           ; yes                    ; no                      ; yes                    ; no                      ; 33792  ; 1024                        ; 33                          ; 1024                        ; 33                          ; 33792               ; 4    ; None ; M9K_X52_Y41_N0, M9K_X52_Y42_N0, M9K_X52_Y39_N0, M9K_X52_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_83h1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 121          ; 16           ; 121          ; yes                    ; no                      ; yes                    ; no                      ; 1936   ; 16                          ; 121                         ; 16                          ; 121                         ; 1936                ; 4    ; None ; M9K_X23_Y40_N0, M9K_X23_Y41_N0, M9K_X23_Y38_N0, M9K_X23_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ALTSYNCRAM                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 64           ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 1024                        ; 64                          ; 1024                        ; 64                          ; 65536               ; 8    ; None ; M9K_X65_Y30_N0, M9K_X65_Y25_N0, M9K_X65_Y27_N0, M9K_X65_Y28_N0, M9K_X65_Y31_N0, M9K_X65_Y29_N0, M9K_X65_Y32_N0, M9K_X65_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_dam:auto_generated|altsyncram_6i81:altsyncram2|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 66           ; 3            ; 66           ; yes                    ; no                      ; yes                    ; yes                     ; 198    ; 3                           ; 66                          ; 3                           ; 66                          ; 198                 ; 2    ; None ; M9K_X23_Y26_N0, M9K_X23_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|rx_port_reader:reader|altshift_taps:rValsProp_rtl_0|shift_taps_1am:auto_generated|altsyncram_jo31:altsyncram4|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 11           ; 3            ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 33     ; 3                           ; 11                          ; 3                           ; 11                          ; 33                  ; 1    ; None ; M9K_X23_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 64           ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 1024                        ; 64                          ; 1024                        ; 64                          ; 65536               ; 8    ; None ; M9K_X36_Y21_N0, M9K_X36_Y19_N0, M9K_X36_Y20_N0, M9K_X36_Y18_N0, M9K_X36_Y17_N0, M9K_X36_Y16_N0, M9K_X36_Y15_N0, M9K_X36_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 64           ; 1024         ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 1024                        ; 64                          ; 1024                        ; 64                          ; 65536               ; 8    ; None ; M9K_X52_Y26_N0, M9K_X52_Y25_N0, M9K_X52_Y24_N0, M9K_X52_Y23_N0, M9K_X52_Y20_N0, M9K_X52_Y21_N0, M9K_X52_Y22_N0, M9K_X52_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 64           ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 512                         ; 64                          ; 512                         ; 64                          ; 32768               ; 4    ; None ; M9K_X52_Y35_N0, M9K_X52_Y37_N0, M9K_X52_Y34_N0, M9K_X52_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:mapRam|altsyncram:rRAM_rtl_0|altsyncram_atg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 6            ; 32           ; 6            ; yes                    ; no                      ; yes                    ; no                      ; 192    ; 32                          ; 6                           ; 32                          ; 6                           ; 192                 ; 1    ; None ; M9K_X36_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam|altsyncram:rRAM_rtl_0|altsyncram_40h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 12           ; 32           ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 384    ; 32                          ; 12                          ; 32                          ; 12                          ; 384                 ; 1    ; None ; M9K_X36_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[0].ram|altsyncram:rRAM_rtl_0|altsyncram_k9h1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X36_Y24_N0, M9K_X23_Y23_N0, M9K_X23_Y24_N0, M9K_X23_Y22_N0, M9K_X23_Y28_N0, M9K_X36_Y30_N0, M9K_X36_Y22_N0, M9K_X36_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[1].ram|altsyncram:rRAM_rtl_0|altsyncram_k9h1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X23_Y27_N0, M9K_X36_Y26_N0, M9K_X23_Y25_N0, M9K_X23_Y29_N0, M9K_X36_Y29_N0, M9K_X36_Y32_N0, M9K_X36_Y28_N0, M9K_X36_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0|altsyncram_etg1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 8            ; 32           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None ; M9K_X36_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:posRam|altsyncram:rRAM_rtl_0|altsyncram_40h1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 12           ; 32           ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 384    ; 32                          ; 12                          ; 32                          ; 12                          ; 384                 ; 1    ; None ; M9K_X36_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|altshift_taps:rData_rtl_0|shift_taps_9am:auto_generated|altsyncram_3p31:altsyncram4|ALTSYNCRAM                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 64           ; 3            ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 192    ; 3                           ; 64                          ; 3                           ; 64                          ; 192                 ; 2    ; None ; M9K_X36_Y23_N0, M9K_X36_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 16          ; 2                   ; 720               ;
; Simple Multipliers (18-bit)           ; 34          ; 1                   ; 360               ;
; Simple Multipliers (36-bit)           ; 0           ; 0                   ; 0                 ;
; Multiply Accumulators (18-bit)        ; 0           ; 0                   ; 0                 ;
; Two-Multipliers Adders (9-bit)        ; 0           ; 1                   ; 360               ;
; Two-Multipliers Adders (18-bit)       ; 0           ; 0                   ; 0                 ;
; Four-Multipliers Adders (9-bit)       ; 0           ; 0                   ; 0                 ;
; Four-Multipliers Adders (18-bit)      ; 0           ; 0                   ; 0                 ;
; Embedded Multiplier Blocks            ; 42          ; --                  ; 360               ;
; Embedded Multiplier 9-bit elements    ; 84          ; 2                   ; 720               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 38          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 12          ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                             ; Mode                       ; Location            ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_out4                        ; Simple Multiplier (18-bit) ; DSPOUT_X103_Y48_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                    ;                            ; DSPMULT_X103_Y48_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_out6                        ; Simple Multiplier (18-bit) ; DSPOUT_X103_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult5                    ;                            ; DSPMULT_X103_Y44_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|w529w[0]                        ; Simple Multiplier (18-bit) ; DSPOUT_X103_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                    ;                            ; DSPMULT_X103_Y50_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult35|mult_jft:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y51_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult35|mult_jft:auto_generated|mac_mult1                   ;                            ; DSPMULT_X74_Y51_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult37|mult_jft:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y53_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult37|mult_jft:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y53_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult33|mult_jft:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y51_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult33|mult_jft:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y51_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult23|mult_jft:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y49_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult23|mult_jft:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y49_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult21|mult_jft:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y57_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult21|mult_jft:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y57_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult25|mult_jft:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y56_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult25|mult_jft:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y56_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult15|mult_jft:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y56_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult15|mult_jft:auto_generated|mac_mult1                   ;                            ; DSPMULT_X74_Y56_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult27|mult_jft:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y55_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult27|mult_jft:auto_generated|mac_mult1                   ;                            ; DSPMULT_X74_Y55_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult47|mult_jft:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y45_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult47|mult_jft:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y45_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult49|mult_jft:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y52_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult49|mult_jft:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y52_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult45|mult_jft:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y46_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult45|mult_jft:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y46_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult3|mult_jft:auto_generated|mac_out2                        ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y58_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult3|mult_jft:auto_generated|mac_mult1                    ;                            ; DSPMULT_X74_Y58_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult5|mult_jft:auto_generated|mac_out2                        ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y58_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult5|mult_jft:auto_generated|mac_mult1                    ;                            ; DSPMULT_X43_Y58_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult13|mult_jft:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y54_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult13|mult_jft:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y54_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult11|mult_jft:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y50_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult11|mult_jft:auto_generated|mac_mult1                   ;                            ; DSPMULT_X74_Y50_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult39|mult_jft:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y52_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult39|mult_jft:auto_generated|mac_mult1                   ;                            ; DSPMULT_X74_Y52_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_out4                       ; Simple Multiplier (18-bit) ; DSPOUT_X103_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult3                   ;                            ; DSPMULT_X103_Y39_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_out6                       ; Simple Multiplier (18-bit) ; DSPOUT_X103_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult5                   ;                            ; DSPMULT_X103_Y38_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|w569w[0]                       ; Simple Multiplier (18-bit) ; DSPOUT_X103_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult52|mult_u9t:auto_generated|mac_mult1                   ;                            ; DSPMULT_X103_Y40_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_out4                       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y38_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult3                   ;                            ; DSPMULT_X74_Y38_N0  ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_out6                       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y39_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult5                   ;                            ; DSPMULT_X74_Y39_N0  ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|w569w[0]                       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y40_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult50|mult_u9t:auto_generated|mac_mult1                   ;                            ; DSPMULT_X74_Y40_N0  ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_out4                       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y41_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult3                   ;                            ; DSPMULT_X74_Y41_N0  ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_out6                       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y43_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult5                   ;                            ; DSPMULT_X74_Y43_N0  ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|w569w[0]                       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y46_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult51|mult_u9t:auto_generated|mac_mult1                   ;                            ; DSPMULT_X74_Y46_N0  ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult34|mult_4et:auto_generated|mac_out2                       ; Simple Multiplier (9-bit)  ; DSPOUT_X74_Y47_N3   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult34|mult_4et:auto_generated|mac_mult1                   ;                            ; DSPMULT_X74_Y47_N1  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X103_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult1 ;                            ; DSPMULT_X103_Y43_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X103_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult3 ;                            ; DSPMULT_X103_Y41_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X103_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult1|mult_u9t:auto_generated|mac_mult5 ;                            ; DSPMULT_X103_Y42_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult36|mult_4et:auto_generated|mac_out2                       ; Simple Multiplier (9-bit)  ; DSPOUT_X43_Y50_N3   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult36|mult_4et:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y50_N1  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult32|mult_4et:auto_generated|mac_out2                       ; Simple Multiplier (9-bit)  ; DSPOUT_X43_Y48_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult32|mult_4et:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y48_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult22|mult_4et:auto_generated|mac_out2                       ; Simple Multiplier (9-bit)  ; DSPOUT_X43_Y47_N3   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult22|mult_4et:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y47_N1  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult20|mult_4et:auto_generated|mac_out2                       ; Simple Multiplier (9-bit)  ; DSPOUT_X43_Y59_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult20|mult_4et:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y59_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult24|mult_4et:auto_generated|mac_out2                       ; Simple Multiplier (9-bit)  ; DSPOUT_X43_Y55_N3   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult24|mult_4et:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y55_N1  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult14|mult_4et:auto_generated|mac_out2                       ; Simple Multiplier (9-bit)  ; DSPOUT_X74_Y53_N3   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult14|mult_4et:auto_generated|mac_mult1                   ;                            ; DSPMULT_X74_Y53_N1  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult26|mult_4et:auto_generated|mac_out2                       ; Simple Multiplier (9-bit)  ; DSPOUT_X74_Y54_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult26|mult_4et:auto_generated|mac_mult1                   ;                            ; DSPMULT_X74_Y54_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult46|mult_4et:auto_generated|mac_out2                       ; Simple Multiplier (9-bit)  ; DSPOUT_X43_Y47_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult46|mult_4et:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y47_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult48|mult_4et:auto_generated|mac_out2                       ; Simple Multiplier (9-bit)  ; DSPOUT_X43_Y55_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult48|mult_4et:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y55_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult44|mult_4et:auto_generated|mac_out2                       ; Simple Multiplier (9-bit)  ; DSPOUT_X43_Y48_N3   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult44|mult_4et:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y48_N1  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult2|mult_4et:auto_generated|mac_out2                        ; Simple Multiplier (9-bit)  ; DSPOUT_X74_Y54_N3   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult2|mult_4et:auto_generated|mac_mult1                    ;                            ; DSPMULT_X74_Y54_N1  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult4|mult_4et:auto_generated|mac_out2                        ; Simple Multiplier (9-bit)  ; DSPOUT_X43_Y59_N3   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult4|mult_4et:auto_generated|mac_mult1                    ;                            ; DSPMULT_X43_Y59_N1  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult12|mult_4et:auto_generated|mac_out2                       ; Simple Multiplier (9-bit)  ; DSPOUT_X43_Y50_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult12|mult_4et:auto_generated|mac_mult1                   ;                            ; DSPMULT_X43_Y50_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult10|mult_4et:auto_generated|mac_out2                       ; Simple Multiplier (9-bit)  ; DSPOUT_X74_Y47_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult10|mult_4et:auto_generated|mac_mult1                   ;                            ; DSPMULT_X74_Y47_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult38|mult_4et:auto_generated|mac_out2                       ; Simple Multiplier (9-bit)  ; DSPOUT_X74_Y53_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|lpm_mult:Mult38|mult_4et:auto_generated|mac_mult1                   ;                            ; DSPMULT_X74_Y53_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y45_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y45_N0  ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y44_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3 ;                            ; DSPMULT_X74_Y44_N0  ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y42_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|filter_controller:filter_p|get_weight_mn:mn_1|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5 ;                            ; DSPMULT_X74_Y42_N0  ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 35,714 / 445,464 ( 8 % )  ;
; C16 interconnects                 ; 885 / 12,402 ( 7 % )      ;
; C4 interconnects                  ; 19,591 / 263,952 ( 7 % )  ;
; Direct links                      ; 3,595 / 445,464 ( < 1 % ) ;
; GXB block output buffers          ; 107 / 3,600 ( 3 % )       ;
; Global clocks                     ; 4 / 30 ( 13 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 8,147 / 149,760 ( 5 % )   ;
; R24 interconnects                 ; 1,595 / 12,690 ( 13 % )   ;
; R4 interconnects                  ; 21,931 / 370,260 ( 6 % )  ;
+-----------------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.25) ; Number of LABs  (Total = 1345) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 122                            ;
; 2                                           ; 55                             ;
; 3                                           ; 24                             ;
; 4                                           ; 23                             ;
; 5                                           ; 23                             ;
; 6                                           ; 16                             ;
; 7                                           ; 18                             ;
; 8                                           ; 19                             ;
; 9                                           ; 23                             ;
; 10                                          ; 29                             ;
; 11                                          ; 37                             ;
; 12                                          ; 48                             ;
; 13                                          ; 55                             ;
; 14                                          ; 70                             ;
; 15                                          ; 114                            ;
; 16                                          ; 669                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.35) ; Number of LABs  (Total = 1345) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 116                            ;
; 1 Clock                            ; 951                            ;
; 1 Clock enable                     ; 350                            ;
; 1 Sync. clear                      ; 131                            ;
; 1 Sync. load                       ; 74                             ;
; 2 Clock enables                    ; 179                            ;
; 2 Clocks                           ; 9                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 18.16) ; Number of LABs  (Total = 1345) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 2                              ;
; 1                                            ; 49                             ;
; 2                                            ; 102                            ;
; 3                                            ; 9                              ;
; 4                                            ; 38                             ;
; 5                                            ; 8                              ;
; 6                                            ; 22                             ;
; 7                                            ; 10                             ;
; 8                                            ; 25                             ;
; 9                                            ; 13                             ;
; 10                                           ; 21                             ;
; 11                                           ; 13                             ;
; 12                                           ; 18                             ;
; 13                                           ; 21                             ;
; 14                                           ; 39                             ;
; 15                                           ; 38                             ;
; 16                                           ; 216                            ;
; 17                                           ; 19                             ;
; 18                                           ; 28                             ;
; 19                                           ; 19                             ;
; 20                                           ; 40                             ;
; 21                                           ; 38                             ;
; 22                                           ; 49                             ;
; 23                                           ; 48                             ;
; 24                                           ; 46                             ;
; 25                                           ; 34                             ;
; 26                                           ; 62                             ;
; 27                                           ; 38                             ;
; 28                                           ; 57                             ;
; 29                                           ; 42                             ;
; 30                                           ; 50                             ;
; 31                                           ; 45                             ;
; 32                                           ; 86                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.09) ; Number of LABs  (Total = 1345) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 4                              ;
; 1                                               ; 153                            ;
; 2                                               ; 80                             ;
; 3                                               ; 46                             ;
; 4                                               ; 86                             ;
; 5                                               ; 63                             ;
; 6                                               ; 69                             ;
; 7                                               ; 88                             ;
; 8                                               ; 148                            ;
; 9                                               ; 97                             ;
; 10                                              ; 90                             ;
; 11                                              ; 84                             ;
; 12                                              ; 82                             ;
; 13                                              ; 60                             ;
; 14                                              ; 55                             ;
; 15                                              ; 40                             ;
; 16                                              ; 76                             ;
; 17                                              ; 7                              ;
; 18                                              ; 4                              ;
; 19                                              ; 0                              ;
; 20                                              ; 2                              ;
; 21                                              ; 1                              ;
; 22                                              ; 2                              ;
; 23                                              ; 2                              ;
; 24                                              ; 2                              ;
; 25                                              ; 1                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 1                              ;
; 29                                              ; 0                              ;
; 30                                              ; 0                              ;
; 31                                              ; 0                              ;
; 32                                              ; 2                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 16.20) ; Number of LABs  (Total = 1345) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 25                             ;
; 2                                            ; 43                             ;
; 3                                            ; 60                             ;
; 4                                            ; 46                             ;
; 5                                            ; 34                             ;
; 6                                            ; 32                             ;
; 7                                            ; 37                             ;
; 8                                            ; 51                             ;
; 9                                            ; 30                             ;
; 10                                           ; 50                             ;
; 11                                           ; 56                             ;
; 12                                           ; 62                             ;
; 13                                           ; 80                             ;
; 14                                           ; 63                             ;
; 15                                           ; 39                             ;
; 16                                           ; 50                             ;
; 17                                           ; 49                             ;
; 18                                           ; 53                             ;
; 19                                           ; 44                             ;
; 20                                           ; 44                             ;
; 21                                           ; 23                             ;
; 22                                           ; 20                             ;
; 23                                           ; 21                             ;
; 24                                           ; 47                             ;
; 25                                           ; 21                             ;
; 26                                           ; 19                             ;
; 27                                           ; 29                             ;
; 28                                           ; 32                             ;
; 29                                           ; 17                             ;
; 30                                           ; 20                             ;
; 31                                           ; 19                             ;
; 32                                           ; 14                             ;
; 33                                           ; 21                             ;
; 34                                           ; 20                             ;
; 35                                           ; 24                             ;
; 36                                           ; 48                             ;
; 37                                           ; 0                              ;
; 38                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
; ----         ; ----      ; Disclaimer                        ; Transceiver block related rules are checked but not reported.                                        ; None     ; ----                                                                     ; Transceiver Block      ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 34           ; 34           ; 0            ; 0            ; 37        ; 34           ; 0            ; 0            ; 0            ; 0            ; 0            ; 31           ; 0            ; 0            ; 0            ; 0            ; 4            ; 31           ; 0            ; 4            ; 0            ; 0            ; 31           ; 0            ; 37        ; 37        ; 37        ; 33           ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 37           ; 3            ; 3            ; 37           ; 37           ; 0         ; 3            ; 37           ; 37           ; 37           ; 37           ; 37           ; 6            ; 37           ; 37           ; 37           ; 37           ; 33           ; 6            ; 37           ; 33           ; 37           ; 37           ; 6            ; 37           ; 0         ; 0         ; 0         ; 4            ; 37           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; CLK2_50            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CLK3_50            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PCIE_TX_OUT[0]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_G[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_G[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_G[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_G[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_G[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_G[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_G[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_G[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_G[8]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[8]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[9]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[10]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[11]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[12]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[13]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[14]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[15]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[16]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LED_R[17]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; PCIE_RESET_N       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PCIE_RX_IN[0]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; PCIE_REFCLK        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; CLK1_50            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PCIE_TX_OUT[0](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; PCIE_RX_IN[0](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; PCIE_REFCLK(n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                           ; Destination Clock(s)                                                                      ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+-------------------+
; pcie_inst|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0    ; pcie_inst|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 82.6              ;
; pcie_inst|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; pcie_inst|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 23.5              ;
; clk50                                                                                     ; pcie_inst|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 5.3               ;
+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                     ; Destination Register                                                                                                                                                                                                                                                                                                                                                ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                                                                                                           ; PCIeGen1x1If64:pcie_inst|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[0]                                                                                                                                                                                                                                                                                      ; 5.331             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[40]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[40]                                                                                                                                                                                                     ; 3.092             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[39]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[39]                                                                                                                                                                                                     ; 3.092             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[38]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[38]                                                                                                                                                                                                     ; 3.092             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[35]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[35]                                                                                                                                                                                                     ; 3.092             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[37]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[37]                                                                                                                                                                                                     ; 3.010             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[6]                                                                                                                                                                                                 ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[6]                                                                                                                                                                                                      ; 2.959             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[11]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[11]                                                                                                                                                                                                     ; 2.956             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[9]                                                                                                                                                                                                 ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[9]                                                                                                                                                                                                      ; 2.949             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[36]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[36]                                                                                                                                                                                                     ; 2.943             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[7]                                                                                                                                                                                                 ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[7]                                                                                                                                                                                                      ; 2.940             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[5]                                                                                                                                                                                                 ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[5]                                                                                                                                                                                                      ; 2.872             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[19]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[19]                                                                                                                                                                                                     ; 2.719             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[3]                                                                                                                                                                                                 ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[3]                                                                                                                                                                                                      ; 2.719             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr_hip                                                                                                                                                                                                 ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|sts_wr_r                                                                                                                                                                                                             ; 2.678             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[8]                                                                                                                                                                                                 ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[8]                                                                                                                                                                                                      ; 2.666             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[10]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[10]                                                                                                                                                                                                     ; 2.654             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[2]                                                                                                                                                                                                 ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[2]                                                                                                                                                                                                      ; 2.654             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[4]                                                                                                                                                                                                 ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[4]                                                                                                                                                                                                      ; 2.653             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[12]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[12]                                                                                                                                                                                                     ; 2.649             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[1]                                                                                                                                                                                                 ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[1]                                                                                                                                                                                                      ; 2.642             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[0]                                                                                                                                                                                                 ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[0]                                                                                                                                                                                                      ; 2.642             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[22]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[22]                                                                                                                                                                                                     ; 2.633             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[30]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[30]                                                                                                                                                                                                     ; 2.632             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[28]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[28]                                                                                                                                                                                                     ; 2.632             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[23]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[23]                                                                                                                                                                                                     ; 2.619             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[21]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[21]                                                                                                                                                                                                     ; 2.549             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[32]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[32]                                                                                                                                                                                                     ; 2.489             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[29]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[29]                                                                                                                                                                                                     ; 2.477             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr_hip                                                                                                                                                                                                 ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|ctl_wr_r                                                                                                                                                                                                             ; 2.471             ;
; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[31]                                                                                                                                                                                                ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[31]                                                                                                                                                                                                     ; 2.468             ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|startup_cntr[1]                                                                                                                                            ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLEDPRIOLOAD                                                                                                                                                                                            ; 0.427             ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|startup_cntr[2]                                                                                                                                            ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLEDPRIOLOAD                                                                                                                                                                                            ; 0.427             ;
; ALTGXPCIeGen1x1:altgx_inst|ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801:ALTGXPCIeGen1x1_alt_c3gxb_reconfig_1801_component|ALTGXPCIeGen1x1_alt_dprio_v5k:dprio|startup_cntr[0]                                                                                                                                            ; PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLEDPRIOLOAD                                                                                                                                                                                            ; 0.427             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rRdPtr[1]                                                                                                                                                        ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a40~portb_address_reg0                                                                                                         ; 0.317             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rRdPtr[6]                                                                                                                                                        ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a40~portb_address_reg0                                                                                                         ; 0.317             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rRdPtr[2]                                                                                                                                                        ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a40~portb_address_reg0                                                                                                         ; 0.317             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedData[62]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a62~porta_datain_reg0                                                                                                                               ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedData[54]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a54~porta_datain_reg0                                                                                                                               ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedData[53]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a53~porta_datain_reg0                                                                                                                               ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedData[52]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a52~porta_datain_reg0                                                                                                                               ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedData[50]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a50~porta_datain_reg0                                                                                                                               ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedData[42]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a42~porta_datain_reg0                                                                                                                               ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedData[40]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a40~porta_datain_reg0                                                                                                                               ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedData[37]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a37~porta_datain_reg0                                                                                                                               ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedData[63]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a63~porta_datain_reg0                                                                                                                               ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rPackedData[47]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a47~porta_datain_reg0                                                                                                                               ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rPackedData[43]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a43~porta_datain_reg0                                                                                                                               ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgRxFifoPacker|rPackedData[37]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a37~porta_datain_reg0                                                                                                                               ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedData[31]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a31~porta_datain_reg0                                                                                                                               ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:sgTxFifoPacker|rPackedData[30]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a30~porta_datain_reg0                                                                                                                               ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|rPackedData[17]                                                                                                                                                            ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a17~porta_datain_reg0                                                                                                         ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rLTE2Pkt                                                                                                                                                                                                        ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam|altsyncram:rRAM_rtl_0|altsyncram_40h1:auto_generated|ram_block1a9~porta_datain_reg0                                                                                                                                                                                      ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rWords[16]                                                                                                                                                                                                      ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam|altsyncram:rRAM_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_datain_reg0                                                                                                                                                                                      ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rWords[18]                                                                                                                                                                                                      ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam|altsyncram:rRAM_rtl_0|altsyncram_40h1:auto_generated|ram_block1a2~porta_datain_reg0                                                                                                                                                                                      ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rWords[17]                                                                                                                                                                                                      ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam|altsyncram:rRAM_rtl_0|altsyncram_40h1:auto_generated|ram_block1a1~porta_datain_reg0                                                                                                                                                                                      ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rCount[6]                                                                                                                                                                                                       ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0|altsyncram_etg1:auto_generated|ram_block1a6~porta_datain_reg0                                                                                                                                                     ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rCount[5]                                                                                                                                                                                                       ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0|altsyncram_etg1:auto_generated|ram_block1a5~porta_datain_reg0                                                                                                                                                     ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rCount[4]                                                                                                                                                                                                       ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0|altsyncram_etg1:auto_generated|ram_block1a4~porta_datain_reg0                                                                                                                                                     ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rCount[3]                                                                                                                                                                                                       ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0|altsyncram_etg1:auto_generated|ram_block1a3~porta_datain_reg0                                                                                                                                                     ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rCount[2]                                                                                                                                                                                                       ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0|altsyncram_etg1:auto_generated|ram_block1a2~porta_datain_reg0                                                                                                                                                     ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rCount[1]                                                                                                                                                                                                       ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0|altsyncram_etg1:auto_generated|ram_block1a1~porta_datain_reg0                                                                                                                                                     ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rCount[0]                                                                                                                                                                                                       ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0|altsyncram_etg1:auto_generated|ram_block1a0~porta_datain_reg0                                                                                                                                                     ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rCount[7]                                                                                                                                                                                                       ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0|altsyncram_etg1:auto_generated|ram_block1a7~porta_datain_reg0                                                                                                                                                     ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|rLTE1Pkt                                                                                                                                                                                                        ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam|altsyncram:rRAM_rtl_0|altsyncram_40h1:auto_generated|ram_block1a8~porta_datain_reg0                                                                                                                                                                                      ; 0.267             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[0]                                                                                                                               ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a14~portb_address_reg0                                                                                                        ; 0.262             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[1]                                                                                                                               ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a14~portb_address_reg0                                                                                                        ; 0.262             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rWrPtr[0]                                             ; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~porta_address_reg0 ; 0.259             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rWrPtr[2]                                                                                                                                                        ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a58~porta_address_reg0                                                                                                         ; 0.242             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rWrPtr[5]                                                                                                                                                        ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a58~porta_address_reg0                                                                                                         ; 0.242             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rWrPtr[7]                                                                                                                                                        ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a58~porta_address_reg0                                                                                                         ; 0.242             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[5]                                                                                                                                                                             ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a42~porta_address_reg0                                                                                                                              ; 0.242             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rWrPtr[1]                                                                                                                                                        ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a58~porta_address_reg0                                                                                                         ; 0.242             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rWrPtr[3]                                                                                                                                                        ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a58~porta_address_reg0                                                                                                         ; 0.242             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rWrPtr[6]                                                                                                                                                        ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a58~porta_address_reg0                                                                                                         ; 0.242             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|rWrPtr[8]                                                                                                                                                        ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_buffer_64:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_04h1:auto_generated|ram_block1a58~porta_address_reg0                                                                                                         ; 0.242             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[2]                                                                                                                                                                             ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a42~porta_address_reg0                                                                                                                              ; 0.242             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[3]                                                                                                                                                                             ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a42~porta_address_reg0                                                                                                                              ; 0.242             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[4]                                                                                                                                                                             ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a42~porta_address_reg0                                                                                                                              ; 0.242             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|rWrPtr[6]                                                                                                                                                                             ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a42~porta_address_reg0                                                                                                                              ; 0.242             ;
; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|a_graycounter_2b7:rdptr_g1p|counter5a1                                                                                                                        ; chnl_tester:test_channels[0].chnl_tester_i|fifo_out:fifo_c_unit_to_riffa|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9rj1:auto_generated|altsyncram_oh11:fifo_ram|ram_block11a7~portb_address_reg0                                                                                                                                                     ; 0.224             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][28] ; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ram_block1a27~porta_datain_reg0  ; 0.111             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][29] ; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ram_block1a28~porta_datain_reg0  ; 0.111             ;
; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|wrptr_g[4]                                                                                                                                           ; chnl_tester:test_channels[0].chnl_tester_i|control_unit:c_unit|fifo_in:fifo_input|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vgk1:auto_generated|altsyncram_5j11:fifo_ram|ram_block11a11~porta_address_reg0                                                                                                                                           ; 0.102             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|pipeline:output_pipeline|reg_pipeline:pipeline_inst|rData[1][2]                                                                                                                 ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_dam:auto_generated|altsyncram_6i81:altsyncram2|ram_block3a6~porta_datain_reg0                                                                                                ; 0.087             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxc_engine_classic:rxc_engine_inst|pipeline:output_pipeline|reg_pipeline:pipeline_inst|rData[1][3]                                                                                                                 ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_dam:auto_generated|altsyncram_6i81:altsyncram2|ram_block3a6~porta_datain_reg0                                                                                                ; 0.087             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:data_shiftreg_inst|rDataShift[2][59]                                                                                                                                                                      ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|fifo_packer_64:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_dam:auto_generated|altsyncram_6i81:altsyncram2|ram_block3a6~porta_datain_reg0                                                                                                ; 0.087             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[8]                                                                                                                               ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a62~portb_address_reg0                                                                                                        ; 0.069             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[9]                                                                                                                               ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a62~portb_address_reg0                                                                                                        ; 0.069             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[9]                                                                                                                                   ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a62~porta_address_reg0                                                                                                        ; 0.066             ;
; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|wr_ptr_full:wrPtrFull|rPtr[8]                                                                                                                                   ; riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e9h1:auto_generated|ram_block1a62~porta_address_reg0                                                                                                        ; 0.066             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][3]  ; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~porta_datain_reg0   ; 0.062             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][5]  ; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ram_block1a4~porta_datain_reg0   ; 0.062             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][7]  ; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ram_block1a6~porta_datain_reg0   ; 0.062             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][9]  ; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ram_block1a8~porta_datain_reg0   ; 0.062             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][2]  ; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ram_block1a1~porta_datain_reg0   ; 0.062             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][4]  ; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ram_block1a3~porta_datain_reg0   ; 0.062             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][6]  ; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ram_block1a5~porta_datain_reg0   ; 0.062             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|pipeline:gen_regs_fifos[1].input_pipeline_inst_|reg_pipeline:pipeline_inst|rData[1][8]  ; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ram_block1a7~porta_datain_reg0   ; 0.062             ;
; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|rRdPtr[0]                                             ; riffa_wrapper_de2i:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_69h1:auto_generated|ram_block1a1~portb_address_reg0  ; 0.059             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CGX150DF31C7 for design "DE2Gen1x1If64"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX150DF31I7 is compatible
    Info (176445): Device EP4CGX150DF31I7AD is compatible
    Info (176445): Device EP4CGX110DF31C7 is compatible
    Info (176445): Device EP4CGX110DF31I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location AE7
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A3
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location G9
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location B3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 3 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "PCIE_TX_OUT[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_TX_OUT[0](n)"
    Warning (176118): Pin "PCIE_RX_IN[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_RX_IN[0](n)"
    Warning (176118): Pin "PCIE_REFCLK" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_REFCLK(n)"
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0" must be 125.0 MHz
Info (167012): GXB Quad Optimizer operation is complete
Info (167097): Current transceiver placement
    Info (167097): QUAD_SIDE_LEFT
        Info (167097): PCIEHIP_X0_Y16_N5            PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip
        Info (167097): CALIBRATIONBLOCK_X0_Y1_N5    PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cal_blk0
        Info (167097): PLL_1                        
        Info (167097): PLL_5                        PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1
        Info (167097): PLL_6                        
        Info (167097): PLL_7                        
        Info (167097): PLL_8                        
        Info (167097): PLL_2                        
        Info (167097): Atoms placed to IOBANK_QL0
            Info (167097): CMU_X0_Y28_N6                PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0
            Info (167097): Regular Channel 0
                Info (167097): PIN_AC2                      PCIE_RX_IN[0]
                Info (167097): PIN_AC2                      PCIE_RX_IN[0]~input
                Info (167097): RXPMA_X0_Y16_N6              PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|receive_pma0
                Info (167097): RXPCS_X0_Y16_N8              PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|receive_pcs0
                Info (167097): TXPCS_X0_Y16_N9              PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|transmit_pcs0
                Info (167097): TXPMA_X0_Y16_N7              PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|transmit_pma0
                Info (167097): PIN_AB4                      PCIE_TX_OUT[0]
                Info (167097): PIN_AB4                      PCIE_TX_OUT[0]~output
            Info (167097): Regular Channel 1
                Info (167097): PIN_AA2                      
                Info (167097): PIN_AA2                      
                Info (167097): RXPMA_X0_Y22_N6              
                Info (167097): RXPCS_X0_Y22_N8              
                Info (167097): TXPCS_X0_Y22_N9              
                Info (167097): TXPMA_X0_Y22_N7              
                Info (167097): PIN_Y4                       
                Info (167097): PIN_Y4                       
            Info (167097): Regular Channel 2
                Info (167097): PIN_W2                       
                Info (167097): PIN_W2                       
                Info (167097): RXPMA_X0_Y29_N6              
                Info (167097): RXPCS_X0_Y29_N8              
                Info (167097): TXPCS_X0_Y29_N9              
                Info (167097): TXPMA_X0_Y29_N7              
                Info (167097): PIN_V4                       
                Info (167097): PIN_V4                       
            Info (167097): Regular Channel 3
                Info (167097): PIN_U2                       
                Info (167097): PIN_U2                       
                Info (167097): RXPMA_X0_Y35_N6              
                Info (167097): RXPCS_X0_Y35_N8              
                Info (167097): TXPCS_X0_Y35_N9              
                Info (167097): TXPMA_X0_Y35_N7              
                Info (167097): PIN_T4                       
                Info (167097): PIN_T4                       
        Info (167097): Atoms placed to IOBANK_QL1
            Info (167097): CMU_X0_Y62_N6                
            Info (167097): Regular Channel 0
                Info (167097): PIN_R2                       
                Info (167097): PIN_R2                       
                Info (167097): RXPMA_X0_Y50_N6              
                Info (167097): RXPCS_X0_Y50_N8              
                Info (167097): TXPCS_X0_Y50_N9              
                Info (167097): TXPMA_X0_Y50_N7              
                Info (167097): PIN_P4                       
                Info (167097): PIN_P4                       
            Info (167097): Regular Channel 1
                Info (167097): PIN_N2                       
                Info (167097): PIN_N2                       
                Info (167097): RXPMA_X0_Y56_N6              
                Info (167097): RXPCS_X0_Y56_N8              
                Info (167097): TXPCS_X0_Y56_N9              
                Info (167097): TXPMA_X0_Y56_N7              
                Info (167097): PIN_M4                       
                Info (167097): PIN_M4                       
            Info (167097): Regular Channel 2
                Info (167097): PIN_L2                       
                Info (167097): PIN_L2                       
                Info (167097): RXPMA_X0_Y63_N6              
                Info (167097): RXPCS_X0_Y63_N8              
                Info (167097): TXPCS_X0_Y63_N9              
                Info (167097): TXPMA_X0_Y63_N7              
                Info (167097): PIN_K4                       
                Info (167097): PIN_K4                       
            Info (167097): Regular Channel 3
                Info (167097): PIN_J2                       
                Info (167097): PIN_J2                       
                Info (167097): RXPMA_X0_Y69_N6              
                Info (167097): RXPCS_X0_Y69_N8              
                Info (167097): TXPCS_X0_Y69_N9              
                Info (167097): TXPMA_X0_Y69_N7              
                Info (167097): PIN_H4                       
                Info (167097): PIN_H4                       
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0" must be 125.0 MHz
Info (15535): Implemented PLL "PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1" as MPLL PLL type
    Info (15099): Implementing clock multiplication of 25, clock division of 2, and phase shift of 0 degrees (0 ps) for PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] port
Info (15535): Implemented PLL "ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|pll1" as MPLL PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[1] port
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_9rj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ue9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_re9:dffpipe14|dffe15a* 
    Info (332165): Entity dcfifo_vgk1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_te9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_se9:dffpipe12|dffe13a* 
Info (332104): Reading SDC File: '../constr/DE2Gen1x1If64.sdc'
Warning (332174): Ignored filter at DE2Gen1x1If64.sdc(16): *|altpll_component|auto_generated|wire_pll1_clk[2] could not be matched with a net
Critical Warning (332049): Ignored create_generated_clock at DE2Gen1x1If64.sdc(16): Argument <targets> is an empty collection
    Info (332050): create_generated_clock -name clk250 -multiply_by 5 -source [get_ports {CLK1_50}] [get_nets {*|altpll_component|auto_generated|wire_pll1_clk[2]}]
Info (332099):  You called derive_pll_clocks. User-defined clock found on pll: ALTPLL50I50O125O250O_inst|altpll_component|auto_generated|pll1|clk[0]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info (332099):  You called derive_pll_clocks. User-defined clock found on pll: ALTPLL50I50O125O250O_inst|altpll_component|auto_generated|pll1|clk[1]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|transmit_pcs0|localrefclk} -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|transmit_pcs0|hiptxclkout} {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|transmit_pcs0|hiptxclkout}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|transmit_pcs0|hiptxclkout} -divide_by 2 -duty_cycle 50.00 -name {pcie_inst|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0} {pcie_inst|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0}
    Info (332110): create_generated_clock -source {pcie_inst|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0} -duty_cycle 50.00 -name {pcie_inst|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout} {pcie_inst|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|clk[1]} -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|transmit_pma0|clockout} {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|transmit_pma0|clockout}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|icdrclk} -divide_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|receive_pma0|clockout} {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|receive_pma0|clockout}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|icdrclk} {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|icdrclk}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|clk[0]} {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|clk[1]} {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 20.00 -name {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|clk[2]} {pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|clk[2]}
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|transmit_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|transmit_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|receive_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|receive_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLERXANALOGRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLERXANALOGRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 20.000
    Info (332110): set_min_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLEDPRIORESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0~OBSERVABLEDPRIORESET }] 20.000
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at DE2Gen1x1If64.sdc(22): refclk*clkout could not be matched with a clock
Warning (332174): Ignored filter at DE2Gen1x1If64.sdc(22): *div0*coreclkout could not be matched with a clock
Warning (332174): Ignored filter at DE2Gen1x1If64.sdc(23): *central_clk_div0* could not be matched with a clock
Warning (332174): Ignored filter at DE2Gen1x1If64.sdc(23): *central_clk_div1* could not be matched with a clock
Info (332104): Reading SDC File: '../ip/PCIeGen1x1If64.sdc'
Warning (332174): Ignored filter at PCIeGen1x1If64.sdc(3): refclk could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at PCIeGen1x1If64.sdc(3): Argument <targets> is not an object ID
    Info (332050): create_clock -period "100 MHz" -name {refclk} {refclk}
Warning (332174): Ignored filter at PCIeGen1x1If64.sdc(4): fixedclk_serdes could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at PCIeGen1x1If64.sdc(4): Argument <targets> is not an object ID
    Info (332050): create_clock -period "100 MHz" -name {fixedclk_serdes} {fixedclk_serdes}
Warning (332174): Ignored filter at PCIeGen1x1If64.sdc(6): *hssi_pcie_hip|testin[*] could not be matched with a pin
Warning (332049): Ignored set_false_path at PCIeGen1x1If64.sdc(6): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_pins -hierarchical {*hssi_pcie_hip|testin[*]} ]
Warning (332174): Ignored filter at PCIeGen1x1If64.sdc(8): *|PCIeGen1x1If64:*map|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[0] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at PCIeGen1x1If64.sdc(8): Argument <to> is not an object ID
    Info (332050): set_false_path -to {*|PCIeGen1x1If64:*map|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[0]}
Warning (332174): Ignored filter at PCIeGen1x1If64.sdc(16): *|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr could not be matched with a keeper
Warning (332049): Ignored set_multicycle_path at PCIeGen1x1If64.sdc(16): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -setup -from [get_keepers {*|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr}] 2
Warning (332049): Ignored set_multicycle_path at PCIeGen1x1If64.sdc(17): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -hold  -from [get_keepers {*|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr}] 1
Warning (332174): Ignored filter at PCIeGen1x1If64.sdc(18): *|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[*] could not be matched with a keeper
Warning (332049): Ignored set_multicycle_path at PCIeGen1x1If64.sdc(18): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -setup -from [get_keepers {*|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[*]}] 3
Warning (332049): Ignored set_multicycle_path at PCIeGen1x1If64.sdc(19): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -hold  -from [get_keepers {*|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[*]}] 2
Warning (332174): Ignored filter at PCIeGen1x1If64.sdc(21): *|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr could not be matched with a keeper
Warning (332049): Ignored set_multicycle_path at PCIeGen1x1If64.sdc(21): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -setup -from [get_keepers {*|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr}] 2
Warning (332049): Ignored set_multicycle_path at PCIeGen1x1If64.sdc(22): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -hold  -from [get_keepers {*|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr}] 1
Warning (332174): Ignored filter at PCIeGen1x1If64.sdc(23): *|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[*] could not be matched with a keeper
Warning (332049): Ignored set_multicycle_path at PCIeGen1x1If64.sdc(23): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -setup -from [get_keepers {*|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[*]}] 3
Warning (332049): Ignored set_multicycle_path at PCIeGen1x1If64.sdc(24): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -end -hold  -from [get_keepers {*|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[*]}] 2
Warning (332060): Node: riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[1] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|async_cmp:asyncCompare|rDir is being clocked by riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|tx_port_64:txPort|tx_port_channel_gate_64:gate|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[1]
Warning (332060): Node: riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[8] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|async_cmp:asyncCompare|rDir is being clocked by riffa_wrapper_de2i:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_64:channel|rx_port_64:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|rd_ptr_empty:rdPtrEmpty|rRdPtr[8]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0|dpclk  to: PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|wire_cent_unit0_dprioout
    Info (332098): Cell: pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1  from: inclk[0]  to: fref
    Info (332098): From: pcie_inst|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0  to: PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr_hip
    Info (332098): From: pcie_inst|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pldclk  to: PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|reset_status
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 15 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000      CLK1_50
    Info (332111):   20.000      CLK2_50
    Info (332111):   20.000      CLK3_50
    Info (332111):   20.000        clk50
    Info (332111):    8.000       clk125
    Info (332111):    0.800 pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|clk[0]
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|clk[1]
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|clk[2]
    Info (332111):    0.800 pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|pll0|auto_generated|pll1|icdrclk
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|receive_pma0|clockout
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|transmit_pcs0|hiptxclkout
    Info (332111):    4.000 pcie_inst|serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|transmit_pma0|clockout
    Info (332111):    8.000 pcie_inst|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout
    Info (332111):    8.000 pcie_inst|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0
    Info (332111):   10.000       refclk
Info (176353): Automatically promoted node ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G29
Info (176353): Automatically promoted node ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G28
Info (176353): Automatically promoted node PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node riffa_wrapper_de2i:riffa|riffa:riffa_inst|reset_extender:reset_extender_inst|shiftreg:rst_shiftreg|rDataShift[3][0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node riffa_wrapper_de2i:riffa|riffa:riffa_inst|interrupt:intr|rVect0[0]
        Info (176357): Destination node riffa_wrapper_de2i:riffa|riffa:riffa_inst|interrupt:intr|rVect0[1]
        Info (176357): Destination node riffa_wrapper_de2i:riffa|riffa:riffa_inst|interrupt:intr|rVect0[2]
        Info (176357): Destination node riffa_wrapper_de2i:riffa|riffa:riffa_inst|interrupt:intr|rVect0[3]
        Info (176357): Destination node riffa_wrapper_de2i:riffa|riffa:riffa_inst|interrupt:intr|rVect0[4]
        Info (176357): Destination node riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rTagFinished
        Info (176357): Destination node riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|rValid
        Info (176357): Destination node riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[6]
        Info (176357): Destination node riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[7]
        Info (176357): Destination node riffa_wrapper_de2i:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|rDataAddr[8]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 224 registers into blocks of type EC
    Extra Info (176218): Packed 283 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 283 register duplicates
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0" must be 125.0 MHz
Info (167066): Clock input frequency of GXB Calibration block atom "PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "PCIeGen1x1If64:pcie_inst|PCIeGen1x1If64_serdes:serdes|PCIeGen1x1If64_serdes_alt_c3gxb_mmf8:PCIeGen1x1If64_serdes_alt_c3gxb_mmf8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FAN_CTRL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FS_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G_SENSOR_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G_SENSOR_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G_SENSOR_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PCIE_PERST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PCIE_REFCLK_P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PCIE_RX_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PCIE_RX_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PCIE_TX_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PCIE_TX_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PCIE_WAKE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSRAM0_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSRAM1_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSRAM_ADSC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSRAM_ADSP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSRAM_ADV_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSRAM_BE[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSRAM_BE[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSRAM_BE[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSRAM_BE[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSRAM_GW_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:31
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:14
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:03:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 35% of the available device resources in the region that extends from location X59_Y46 to location X69_Y56
Info (170194): Fitter routing operations ending: elapsed time is 00:01:51
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 39.21 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:26
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 3 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLK2_50 uses I/O standard 3.3-V LVTTL at A15
    Info (169178): Pin CLK3_50 uses I/O standard 2.5 V at V11
    Info (169178): Pin CLK1_50 uses I/O standard 3.3-V LVTTL at AJ16
Info (144001): Generated suppressed messages file /home/laoj2/tg/FPGA/riffa/altera/de2i/DE2Gen1x1If64/bit/DE2Gen1x1If64.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 504 warnings
    Info: Peak virtual memory: 1636 megabytes
    Info: Processing ended: Mon Jun 26 01:23:14 2017
    Info: Elapsed time: 00:07:14
    Info: Total CPU time (on all processors): 00:06:51


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/laoj2/tg/FPGA/riffa/altera/de2i/DE2Gen1x1If64/bit/DE2Gen1x1If64.fit.smsg.


