# 数字逻辑电路

## 门电路

### TTL与非门

![TTL与非门](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/36781A6CD203DA42DC6CF5505268FD92.png)
<center>TTL与非门</center>

- 工作状态：

|输入|$T_1$|$T_2$|$T_3$|$T_4$|$T_5$|
|-|-|-|-|-|-|
|至少一个低电平|深度饱和|截止|微饱和|导通|截止|
|全高电平|倒置|饱和|导通|截止|深度饱和|

**一般以 $T_5$ 的工作状态表示与非门的状态**

- TTL门电路工作速度比MOS快，但是输出为低电平时 $T_5$ 处于深度饱和状态，状态改变时存储电荷消散速度慢，从而影响工作速度

- 用**带有肖特基势垒二极管的三极管**代替 $T_1$、$T_2$、$T_3$、$T_5$，**限制饱和深度**，**提高工作速度**

#### 相关概念

- 输出高电平 $V_{OH}$：与非门空载时输出的高电平

- 输出低电平 $V_{OL}$：与非门空载时输出的低电平

- 关门电平 $V_{OFF}$：保持与非门处于截止状态（$V_{OH}$）的**输入低电平**的**最大值**

- 开门电平 $V_{ON}$：保持与非门处于开门状态（$V_{OL}$）的**输入高电平**的**最小值**

- 噪声容限 $V_N$：
  - 低电平噪声容限：
    保证输出高电平条件下，输入低电平上允许的最大干扰电压：$V_{NL} = V_{OFF} - V_{OL(max)}$
  - 高电平噪声容限：
    保证输出低电平条件下，输入高电平上允许的最大干扰电压：$V_{NH} = V_{OH(min)} - V_{ON}$

- 传输延迟时间 $t_{pd}$：

![TTL与非门的延迟时间](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/20210314144020.png)
<center>TTL与非门的延迟时间</center>

$$
t_{pd} = \frac{t_{PHL}+t_{PLH}}{2}
$$

#### 输入特性

- 关门电阻与开门电阻：
  - $V_1$上升到$V_{OFF}$时的电阻为$R_{OFF}$，一般为$0.91k\Omega$
  - $V_1$上升到$V_{ON}$时的电阻为$R_{ON}$，一般为$2.5k\Omega$
  - 与非门接输入电阻小于$R_{OFF}$则**输入低电平**；大于$R_{ON}$则**输入高电平**
  - 输入端悬空则**输入高电平**

- 低电平输入电流 $I_{IL}$：
$$
I_{IL} = - \frac{V_{CC}-V_{BE1}-V_{IL}}{R_1}
$$
当$V_{IL}=0$时，电流为输入短路电流$I_{IS}$，$I_{IL}$常用$I_{IS}$代替。
注意：
  - **$I_{IL}$大小和输入端并接个数无关**
  - **$I_{IL}$流出$T_1$管，为负值**

- 高电平输入电流 $I_{IH}$：
  $I_{IH}$也称为输入灌电流
  注意：
  - **流进$T_1$管的电流等于$I_{IH}$大小和与非门输入端并接个数的乘积**
  - **$I_{IH}$流入$T_1$管，为正值**

#### 输出特性

|输出电平|输出电流|方向|正负|
|-|-|-|-|
|低电平|灌电流|流入与非门|正|
|高电平|拉电流|流出与非门|负|

#### 扇出系数 $N$

$$
N = min\{N_L, N_H\}
$$

- 高电平扇出系数 $N_H$
$$
N_H = \frac{I_{OH}}{I_{IH}N_{输入端口数}}
$$
- 低电平扇出系数 $N_L$
$$
N_L = \frac{I_{OL}}{I_{IS}}
$$

#### OC门

集电极开路的门电路

![OC门](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/20210314151651.png)
<center>OC门</center>

OC门相对于TTL门的优势：

1. TTL门并联后如果两个门输出电平不同，则会产生过大的电流，可能损坏门电路

2. TTL门有规定的电源电压（一般为+5V），输出高电平为固定值

3. 推拉式输出结构的电路负载能力小

计算并联OC门和负载之间的上拉电阻 $R_L$：

- 无论高低电平，OC门的输出电流方向均流进OC门

- 输出低电平时，按照一个OC门导通计算，只用考虑一个$I_{OL}$

- 对于负载输入电流要分情况讨论，详见《数字逻辑电路》P62.例2.3.2

---

### 三态门

- 使能端有效：与非门/非门/与门等，状态为**高电平/低电平**
- 使能端失效：状态为**高阻态**

---

### CMOS

#### MOS管

- 衬底与源极或者系统最低电位：防止衬底与源极PN结导通

#### CMOS

- 非门：

![非门](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/20210618151453.png)

- 与非门：只要A、B有低电平，$T_1$、$T_2$串联电阻$R>R_{OFF}$，$T_3$、$T_4$并联电阻$R<R_{ON}$，则Y=1

![与非门](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/20210314165737.png)
<center>CMOS与非门</center>

- 或非门：只要A、B有高电平，$T_1$、$T_2$并联电阻$R<R_{ON}$，$T_3$、$T_4$串联电阻$R>R_{OFF}$，则Y=0

![或非门](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/20210314165853.png)
<center>CMOS或非门</center>

- 在每个输入端和输出端各增加一个反相器（缓冲器），带有缓冲器的门电路其**输出电阻**、**输出电平**及**电压传输特性**不受输入端状态影响

- TG门：

![TG门](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/20210618151956.png)

#### OD门

- 漏极开路，用于**输出缓冲/驱动器**或者**电平转换**

#### 注意事项

- **输入端禁止悬空**，不用时应**接地**或**通过几十千欧到几百千欧电阻接入$V_{DD}$**

- CMOS管未接电源时禁止加输入信号，防止输入端保护二极管损坏

---

### TTL与CMOS之间的连接

#### TTL驱动4000系列和74HC系列CMOS

核心在于提高TTL输出高电平

- 加上拉电阻，增大TTL输出高电平

- 加OC门，防止$V_{DD}$过高，超过TTL输出端最大承受电压

- 加电平偏移电路

#### 4000系列CMOS驱动74系列TTL

核心在于TTL的低电平输入电流过大，需要提高CMOS门电路输出低电平时的负载能力

- 加CMOS驱动器

- 加电流放大器

---

### 各类门电路对比

|名称|优点|缺点|能否并联|
|-|-|-|-|
|TTL|-|电源电压固定<br>输出高电平固定<br>负载能力较小|否|
|OC门|输出高电平可调<br>负载能力比TTL大|-|能|
|ECL|平均传输延迟时间可小于2ns，工作速度高<br>带负载能力强|功耗大<br>逻辑摆幅小<br>电平与其他TTL电路不兼容<br>噪声容限小|否|
|I^2^L|结构简单，集成度高<br>能在低电压、微电流下工作<br>功耗是目前双极型数字集成电路中功耗最低的|噪声容限小，抗干扰能力差<br>输出电压幅度小，0.6V左右<br>开关速度慢|能|
|CMOS|输入阻抗高<br>功耗低<br>电源电压范围宽<br>扇出系数大<br>抗干扰、辐射能力强<br>成本低|速度慢|否|

- 就目前所学来说，仅**OC门**、**OD门**、**三态门**、**$I^2L$门电路**可以直接并联使用

### 解题总结

1. TTL的输入端如果接地，串联输入电阻小于$R_{OFF}$则**输入低电平**；大于$R_{ON}$则**输入高电平**

2. TTL的输入端如果接低电平，等效于1

3. CMOS输入电阻很大，所以输入电流小，输入电阻不会造成影响，故接入什么电平就是什么电平

4. 对于TTL或非门，输入端并联，无论输入是高电平还是低电平，**输入电流均与输入端成正比**；而TTL与非门只有当**输入高电平时才与输入端成正比**

---

## 组合逻辑电路

### 常见集成芯片

- 3-8译码器74LS138：译码状态下**对应端输出0**，禁止译码状态下**输出全为1**
以$\overline{Y_0}$为例的逻辑式$\overline{Y_0}=\overline{\overline{A_2}\ \overline{A_1}\ \overline{A_0}S_2S_1S_0}$。当$S_2,S_1=1,S_0=1$时$\overline{S_2},\overline{S_1}=0,S_1=1$，使能端有效。
![74LS138](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/20210618160635.png)
利用译码器进行电路设计时，构造$\overline{A_0A_1A_2}$这样的与非式，然后用对应端口$\overline Y$替代

- 二—十进制译码器74LS42：将4位BCD码译成10个输出信号，**对应端输出0**，超出1001的码输出全为1

- 8-3优先编码器74LS148：
  - 多输入时优先编译高位（**编译0信号，输出反码**），如$\overline{I_7}=0$则$\overline{Y_2}\ \overline{Y_1}\ \overline{Y_0}=000$
  - $\overline{S}$低电平有效使能端
  - $\overline{Y}_S$输出低电平表示“正常工作，但无编码输入”
  - $\overline{Y}_{EX}$输出低电平表示“正常工作，有编码输入”
  ![74LS148](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/20210618163933.png)

- 10-4BCD优先编码器74LS147：十个输入信号编译成BCD信号（**编译0信号，输出反码**）

- 双4选1数据选择器74LS153：
  - $A_1A_0$控制选择输出值
  - $Y=(\overline {A_1}\ \overline {A_0})D_0+(\overline {A_1}A_0)D_1+(A_1\overline {A_0})D_2+(A_1A_0)D_3$
  - **使能端高电平失效，输出为0**
  ![74LS153](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/20210618171124.png)

- 8选1数据选择器74LS151：
![74LS151](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/20210618171851.png)

- 数据比较器CC14585：当<、>、=输入端为1时允许对应信号输出，否则对应信号输出0
![CC14585](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/20210618174948.png)

### 数据选择器设计电路

- 输入变量小于等于MUX地址输入端数，连接低位地址，高位地址不用（按需接1或0）
- 输入变量大于MUX地址输入端数：多余的变量需要接入数据输入端
  - 选定地址信号
  - 列出逻辑式
  - 地址对应的系数即为对应的数据接入信号

### 竞争-冒险现象

- 组合逻辑电路中，输入信号**变化先后不同**或者信号**传输路径不同**，不同信号之间存在竞争；由于竞争造成**输出信号波形产生不应有的尖峰脉冲**，称为**竞争—冒险现象**。

- 写出逻辑表达式，如果能简化成 $Y=A+\overline{A}$ 或者 $Y=A·\overline{A}$ 则存在该现象。例如：
    $$
      Y = AB + \overline{A}C \\
      Y = A + \overline{A}(B=1,C=1)
    $$

- 卡诺图两圆相切，则存在

- 消除竞争冒险现象
  - 加滤波电容
  - 加冗余项。将卡诺图相切圆的相邻项圈出，此项即为冗余项

---

## 触发器

### 同步触发器

|种类|特性方程|备注|
|-|-|-|
|RS|$Q^{n+1}=S+\overline{R}Q^n$|不能全为1|
|D|$Q^{n+1}=D$|-|
|JK|$Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n$|全1翻转，全0保持|
|T|$Q^{n+1}=T\oplus Q^n$|只能翻转和保持|
|T'|$Q^{n+1}=\overline{Q^n}$|只能翻转|

**$CP=1$时状态会随输入信号多次变化而随之多次反转，发生空翻现象**

### 主从触发器

#### 主从型RS触发器

- R/S信号如果在下降沿是1/0或者0/1则只用关注下降沿信号，否则**需观察全过程**（可能出现前半段信号为1/0，后半段为0/0，则输入信号相当于1/0）

#### 主从型D触发器

- 只用关注下降沿信号

#### 主从型JK触发器

![数字逻辑电路](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/%E6%95%B0%E5%AD%97%E9%80%BB%E8%BE%91%E7%94%B5%E8%B7%AF.bmp)
<center>主从型JK触发器</center>

- 如果$Q=0$则输入端的K被封锁，只接受置1信号或者保持信号，则如果$CP=1$期间输入信号$J=1$使主触发器翻转，再次变化$J=0$只会输入保持信号，无法再次翻转。$Q=1$时同理。

- $CP=1$期间，JK的变化可能引起主触发器的状态改变，但**只能改变一次**

### 边沿触发器

只用关注上升沿和下降沿，CP输入端如果**无圆圈**则表示**上升沿触发**，**有圆圈**表示**下降沿触发**

---

## 时序逻辑电路

### 概念要点

- **米勒型时序电路**：某时刻的输出取决于该时刻的外部输入$X$和内部状态$Q$
- **摩尔型时序电路**：某时刻的输出仅取决于该时刻的内部状态$Q$
- **驱动方程/激励方程**：$W=G(X,Q)$，$X$为输入信号，$Q$为存储电路状态输出
- **状态方程**：$Q^{n+1}=H(W,Q)$，$W$为存储电路的激励信号。以JK触发器为例就是决定J、K信号的逻辑方程
- **输出方程**：$Z=F(X,Q)$，$Z$为输出信号

### 同步时序逻辑电路分析

1. 写出触发器激励方程、电路输出方程
2. 写出状态方程
3. 写出电路状态表、状态转换图

|输入|现态|次态|输出|
|-|-|-|-|
|$X$|$Q^n$|$Q^{n+1}$|$Z$|

4. 作出时序波形图

### 异步时序逻辑电路分析

- 大致步骤与同步时序电路相同
- 状态方程需乘上$CP_i$，表示当时钟下降沿/上升沿到来时$CP_i=1$
- 状态表形式如下：

|现态|时钟有效信号|输出|
|-|-|-|
$Q^n$|$CP_i(括号内填决定CP_i的式子)$|$Z$|

### 同步时序逻辑电路设计

1. 确定输入输出量、状态量
2. 定义变量表达式并列出原始状态转换表
3. 按照状态是否等价进行化简：
    - 相同输入下**输出和次态均相同**
    - 相同输入下**次态相同、次态交错、次态互为隐含条件**
    ![20210618212505](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/20210618212505.png)
4. 状态分配，符合三条原则的尽量**分配相邻二进制代码**，**多余代码为约束项**:
    - 具有相同次态的现态（**主**）
    - 同一现态下的次态
    - 具有相同输出的现态
5. 根据每个状态的真值表（观察状态转换表）写出状态方程
6. 由所选触发器的状态方程写出激励方程和输出方程

### 异步时序逻辑电路设计（详见课件 计数器.pdf，3-12页，例1）

1. 画出状态转换图
2. 画出电路时序图
3. 确定触发器的时钟信号：
    触发器需要翻转时，**必须**有触发脉冲；触发器无需翻转时，选取脉冲数**尽量少**的脉冲信号
4. 根据脉冲信号画出各个位的次态卡诺图
![0BA031001FD0A3EBF1DAC246656C43D4](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/0BA031001FD0A3EBF1DAC246656C43D4.png)
![72A426B092A4205E77AE23974F58EEB5](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/72A426B092A4205E77AE23974F58EEB5.png)
5. 得出**电路状态方程**，再根据**触发器特性方程**得出**驱动方程**
6. 自启动检测

### 计数器

- 模：计数器能记忆的最大脉冲个数
- 计数器的容量：能表示的最大数值
- 计数器可用作分频器，但是需要**固定的时钟脉冲信号**
- 同步计数器：
  - 优点：不存在竞争-冒险现象；工作速度快；工作效率高
  - 缺点：电路结构复杂
- 异步计数器：
  - 优点：结构简单
  - 缺点：进位信号逐级传递，速度受限，频率不能太高；存在竞争-冒险现象

#### 计数器改装方法

- 单个计数器改装成模$N$计数器：
  - 置数归0法：将$N-1$的与非信号和$\overline{LD}$相连
  - 预置补数法：从计数器容量倒推，将$O_C$的非信号和$\overline{LD}$相连
  - 异步清零法：将$N$的与非信号和$\overline{CR}$相连
- 多个计数器改装：
  - 大模分解法：分解因式再**异步级联**连接。$60=6\times 10$，低位计数器预置$(15)_{10}-(5)_{10}=(1010)_2$，高位同理。
  ![大模分解](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/IMG_0548(20210619-121406).JPG)
  - 整体清零法：
    - **异步级联**连接再按单个计数器改装方法改装。**注：在74LS90改装成模54计数时，如果按异步清零法，两片信号应分别为5和4，而不是54的二进制形式**。$(5)_{10}=(0101)_2,(4)_{10}=(0100)_2$
    ![异步](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/IMG_0550(20210619-122053).JPG)
    - **同步级联**连接再按单个计数器改装方法改装。**注：此时清零的信号就是对应的二进制形式**。此时信号就是$(59)_{10}=(0011\ 1011)_2$
    ![同步](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/IMG_0549(20210619-121421).JPG)
  - $O_C$整体置数法：**同步级联**然后对整体预置补数。例如此处需设计模60计数器，同步级联后为模256计数器，则预留信号为$(255)_{10}-(59)_{10}=(1100\ 0100)_2$
  ![OC整体置数](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/IMG_0547(20210619-121120).JPG)

**同步级联仅适用于74LS161这样具有$P,T$保持功能的计数器。**
**同步置数或者同步置零都是有$N$位。异步清零是$N+1$位，因为第$N+1$位时异步清零了。**

#### 常见计数器

- 模16加法计数器74LS161：
  - $\overline{CR}=0$异步清零
  - $\overline{LD}=0$同步置数
  - $P,T$任意一个为0均保持；$T=0$则进位$O_C=0$；$P$不影响进位
  - $O_C=Q_3Q_2Q_1Q_0T$

- 二-五-十进制异步计数器74LS90：
  - $Q_0$为二进制，高位为模5计数器
  - 异步清零（高位有效）、异步置数（高位有效）
  ![模10计数](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/559F6BD6EBC3731EFFB733A67A793C07.png)

### 寄存器

- 数码寄存器/静态寄存器：输入、输出都为并行方式
- 移位寄存器：串入-并出、并入-串出、串入-串出
- 环形计数器：移位寄存器首尾相连
- 扭环计数器：移位寄存器$D_0=\overline{Q_{n-1}}$

|计数器|计数长度有效状态个数|状态浪费个数|竞争冒险可能性|
|-|-|-|-|
|环形|$N$|$2^N-N$|有可能|
|扭环|$2N$|$2^N-2N$|不可能|
两者**电路结构都很简单**，**无法自启动**，状态**利用率低**

#### 常见寄存器

- 74LS194寄存器：
![74LS194](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/031658AD316C4047AB063553E0C34900.png)

### 序列发生器

- 用计数器和数据选择器组合，选择端和计数器相连，数据端依次接入序列信号
- 用移位寄存器和逻辑电路组合，写出状态表，并列出逻辑式

---

## 半导体存储器和可编程逻辑器件

- **与阵列固定，或阵列可编程**：ROM、PROM
- **与阵列可编程，或阵列固定**：PAL、GAL
- **与、或阵列均可编程**：PLA
- 关于RAM的具体字、位和寻址方式可见计算机组成原理/RISC_5.md
- RAM容量扩展：
  - 位扩展：
  ![位扩展](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/20210619153537.png)
  - 字扩展：
  ![字扩展](https://raw.githubusercontent.com/Yuppie898988/LearningNotes-images/main/images/20210619153642.png)

---

## 脉冲波形的产生和整形

### 环形振荡器

- 简单环形振荡器周期：$T=2Nt_{pd}$
- 带RC延迟环节的环形振荡器：$T=RC[\ln (1+\frac{U_{OH}-U_{OL}}{U_{OH}-U_{TH}}+\ln (1+\frac{U_{OL}-U_{OH}}{U_{OL}-U_{TH}})]$

### 石英晶体振荡器

- 石英晶体多谐振荡器频率取决于**石英晶体固有频率**，与外接电阻、电容无关
- 石英晶体低频、高频呈电容性，中频呈电感性

### 施密特触发器

- $V_{T+}=\frac{R_1+R_2}{R_2}V_{TH}$
- $V_{T-}=\frac{R_2-R_1}{R_2}V_{TH}$
- 回差电压：$\Delta V_T=2\frac{R_1}{R_2}V_{TH}$
- $R_1<R_2$否则会产生自锁

### 单稳态触发器

|类型|输出脉冲宽度|特点|
|-|-|-|
|微分型|$t_w=RC\ln2\approx 0.69RC$|**窄脉冲触发**<br>**有正反馈**|
|积分型|$t_w=(R+R_0)C\ln\frac{V_{OL}-V_{OH}}{V_{OL}-V_{TH}}$|**抗干扰能力强**<br>**输出波形差（无正反馈作用）**<br>**触发脉冲宽度必须大于输出脉冲宽度**|

- 暂稳态维持时间**取决于电路本身参数**
- 非重复触发：进入暂稳态后加入触发脉冲不生效
- 可重复触发：进入暂稳态后加入触发脉冲，输出脉冲继续维持一个宽度
- 触发器一般用于**整形**，**定时**，**延时**
- 74LS121单稳态触发器：$A_1A_2=0$时$B$上升沿触发，$B=1$时$A_1,A_2$下降沿触发，平时输出为0，脉冲宽度$t_w=RC\ln2\approx 0.69RC$

### 多谐振荡器

- 无稳态
- 施密特构成的多谐振荡器：$T=RC\ln(\frac{V_{DD}-V_{T-}}{V_{DD}-V_{T+}}\cdot \frac{V_{T+}}{V_{T-}})$
- 施密特构成的多谐振荡器调节RC**可以改变周期**，**不能改变占空比**
- 分类：
  - 对称式
  - 非对称式
  - 环形振荡器

---

## A/D,D/A转换

### D/A转换

- **FSR**：满刻度
- **LSB**：最低有效位，对应的模拟输出为$\frac{1}{2^n}FSR$，$n$为数字量位数
- **量化误差**：$\pm\frac{1}{2}LSB$
- **分辨率**：$S=\frac{1}{2^n-1}$，也可以用LSB或者n表示
- 权电阻网络：
$$
v_o=-\frac{V_{REF}}{2^n}(\sum_{i=0}^{n-1}d_i 2^i)
$$
- 倒T型电阻网络：
$$
v_o=-\frac{V_{REF}}{2^n}(\sum_{i=0}^{n-1}d_i 2^i)
$$
- 权电流型：
$$
v_o=\frac{R_FI}{2^n}(\sum_{i=0}^{n-1}d_i2^i)
$$
- **比例系数误差**：由$V_{REF}$偏离引起的误差
- **漂移误差**：运放零点漂移产生的误差
- **非线性误差**：内阻和压降、电阻阻值偏差等原因带来的误差

|网络|优点|缺点|
|-|-|-|
|权电阻网络|结构简单|各电阻阻值相差较大|
|倒T型电阻网络|克服了权电阻网络中电阻相差较大的缺点|模拟开关存在导通电阻和压降，存在转换误差|
|权电流型|消除了模拟开关带来的误差，精度提升|电路复杂|

### A/D转换

- **量化单位$\Delta$**：取样电压为该值的整数倍，$\Delta=1LSB$
- 双积分(V-T)变换型：$D=\frac{V_I2^n}{V_{REF}}$，$D$为计数次数，也表示转换结果
- V-F变换型：$f_c=\frac{V_I}{RC\cdot V_{REF}}$
- **分辨率**：$S=\frac{1}{2^n}FSR$
- **转换误差**：只舍不入为LSB，有舍有入为$\pm \frac{LSB}{2}$
- 只舍不入：取相应$\Delta$，在$0到\Delta$范围内均为0，依次类推
- 有舍有入：0到第一个数字信号表示$0到\frac{\Delta}{2}$范围，其余间隔$\Delta$。以3位信号为例，1个$\frac{\Delta}{2}$和7个$\Delta$，将1划分可得$\Delta=\frac{2}{15}$
- **判断A/D转换是否能够使用**：计算转换时间最长对应的最低频率，如果是输入信号的两倍则可以使用。

|网络|优点|缺点|
|-|-|-|
|并联比较型|速度快<br>可不加采样-保持电路|电路复杂|
|计数反馈比较型|电路简单|时间长，**最长需要$2^n-1$个时钟信号**|
|逐次渐近反馈比较型|速度比计数型快得多，**仅需$n+2$个时钟信号**|-|
|双积分（V-T）变换型|工作性能稳定<br>抗干扰能力强|工作速度低，**最长需要$2^{n+1}$个时钟周期**|
|V-F变换型|抗干扰能力强|转换速度低|