TimeQuest Timing Analyzer report for Panel
Wed May 10 12:52:24 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'UART_RX:uart|r_RX_DV'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'UART_RX:uart|r_RX_DV'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'UART_RX:uart|r_RX_DV'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Setup: 'UART_RX:uart|r_RX_DV'
 28. Fast Model Hold: 'clk'
 29. Fast Model Hold: 'UART_RX:uart|r_RX_DV'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Fast Model Minimum Pulse Width: 'UART_RX:uart|r_RX_DV'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Panel                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; clk                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                  ;
; UART_RX:uart|r_RX_DV ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_RX:uart|r_RX_DV } ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+------------------------------------------------------------+
; Slow Model Fmax Summary                                    ;
+------------+-----------------+----------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note ;
+------------+-----------------+----------------------+------+
; 122.58 MHz ; 122.58 MHz      ; clk                  ;      ;
; 532.2 MHz  ; 532.2 MHz       ; UART_RX:uart|r_RX_DV ;      ;
+------------+-----------------+----------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------+
; Slow Model Setup Summary                      ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clk                  ; -7.158 ; -370.798      ;
; UART_RX:uart|r_RX_DV ; -4.506 ; -6.745        ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Slow Model Hold Summary                       ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clk                  ; -2.538 ; -5.452        ;
; UART_RX:uart|r_RX_DV ; 0.190  ; 0.000         ;
+----------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------+
; Slow Model Minimum Pulse Width Summary        ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clk                  ; -1.380 ; -78.380       ;
; UART_RX:uart|r_RX_DV ; 0.500  ; 0.000         ;
+----------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                           ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -7.158 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 8.200      ;
; -7.158 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[2]   ; clk          ; clk         ; 1.000        ; 0.006      ; 8.200      ;
; -7.064 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[0]   ; clk          ; clk         ; 1.000        ; 0.013      ; 8.113      ;
; -7.064 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[2]   ; clk          ; clk         ; 1.000        ; 0.013      ; 8.113      ;
; -7.047 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|state.ready   ; clk          ; clk         ; 1.000        ; 0.004      ; 8.087      ;
; -7.003 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[1]   ; clk          ; clk         ; 1.000        ; 0.007      ; 8.046      ;
; -7.003 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[3]   ; clk          ; clk         ; 1.000        ; 0.007      ; 8.046      ;
; -7.003 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[4]   ; clk          ; clk         ; 1.000        ; 0.007      ; 8.046      ;
; -7.003 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[5]   ; clk          ; clk         ; 1.000        ; 0.007      ; 8.046      ;
; -7.003 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[6]   ; clk          ; clk         ; 1.000        ; 0.007      ; 8.046      ;
; -7.003 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[7]   ; clk          ; clk         ; 1.000        ; 0.007      ; 8.046      ;
; -6.998 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[0]   ; clk          ; clk         ; 1.000        ; 0.013      ; 8.047      ;
; -6.998 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[2]   ; clk          ; clk         ; 1.000        ; 0.013      ; 8.047      ;
; -6.968 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.006     ; 7.998      ;
; -6.953 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|state.ready   ; clk          ; clk         ; 1.000        ; 0.011      ; 8.000      ;
; -6.950 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 7.980      ;
; -6.949 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 7.979      ;
; -6.947 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 7.977      ;
; -6.946 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.006     ; 7.976      ;
; -6.946 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.006     ; 7.976      ;
; -6.945 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 7.975      ;
; -6.943 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.006     ; 7.973      ;
; -6.942 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[0]   ; clk          ; clk         ; 1.000        ; 0.012      ; 7.990      ;
; -6.942 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[2]   ; clk          ; clk         ; 1.000        ; 0.012      ; 7.990      ;
; -6.940 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 7.970      ;
; -6.939 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.006     ; 7.969      ;
; -6.938 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[2]  ; clk          ; clk         ; 1.000        ; -0.006     ; 7.968      ;
; -6.938 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[21] ; clk          ; clk         ; 1.000        ; -0.012     ; 7.962      ;
; -6.937 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 7.967      ;
; -6.937 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.012     ; 7.961      ;
; -6.936 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[17] ; clk          ; clk         ; 1.000        ; -0.012     ; 7.960      ;
; -6.935 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[20] ; clk          ; clk         ; 1.000        ; -0.012     ; 7.959      ;
; -6.933 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[26] ; clk          ; clk         ; 1.000        ; -0.012     ; 7.957      ;
; -6.931 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[18] ; clk          ; clk         ; 1.000        ; -0.012     ; 7.955      ;
; -6.929 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[19] ; clk          ; clk         ; 1.000        ; -0.012     ; 7.953      ;
; -6.909 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[1]   ; clk          ; clk         ; 1.000        ; 0.014      ; 7.959      ;
; -6.909 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[3]   ; clk          ; clk         ; 1.000        ; 0.014      ; 7.959      ;
; -6.909 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[4]   ; clk          ; clk         ; 1.000        ; 0.014      ; 7.959      ;
; -6.909 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[5]   ; clk          ; clk         ; 1.000        ; 0.014      ; 7.959      ;
; -6.909 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[6]   ; clk          ; clk         ; 1.000        ; 0.014      ; 7.959      ;
; -6.909 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[7]   ; clk          ; clk         ; 1.000        ; 0.014      ; 7.959      ;
; -6.887 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|state.ready   ; clk          ; clk         ; 1.000        ; 0.011      ; 7.934      ;
; -6.884 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|e             ; clk          ; clk         ; 1.000        ; -0.002     ; 7.918      ;
; -6.874 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.911      ;
; -6.856 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[14] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.893      ;
; -6.855 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.892      ;
; -6.853 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.890      ;
; -6.852 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.889      ;
; -6.852 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.889      ;
; -6.851 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.888      ;
; -6.849 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.886      ;
; -6.846 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.883      ;
; -6.845 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.882      ;
; -6.844 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.881      ;
; -6.844 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[21] ; clk          ; clk         ; 1.000        ; -0.005     ; 7.875      ;
; -6.843 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.880      ;
; -6.843 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.005     ; 7.874      ;
; -6.843 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[1]   ; clk          ; clk         ; 1.000        ; 0.014      ; 7.893      ;
; -6.843 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[3]   ; clk          ; clk         ; 1.000        ; 0.014      ; 7.893      ;
; -6.843 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[4]   ; clk          ; clk         ; 1.000        ; 0.014      ; 7.893      ;
; -6.843 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[5]   ; clk          ; clk         ; 1.000        ; 0.014      ; 7.893      ;
; -6.843 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[6]   ; clk          ; clk         ; 1.000        ; 0.014      ; 7.893      ;
; -6.843 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[7]   ; clk          ; clk         ; 1.000        ; 0.014      ; 7.893      ;
; -6.842 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[17] ; clk          ; clk         ; 1.000        ; -0.005     ; 7.873      ;
; -6.841 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[20] ; clk          ; clk         ; 1.000        ; -0.005     ; 7.872      ;
; -6.839 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[26] ; clk          ; clk         ; 1.000        ; -0.005     ; 7.870      ;
; -6.837 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[18] ; clk          ; clk         ; 1.000        ; -0.005     ; 7.868      ;
; -6.835 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[19] ; clk          ; clk         ; 1.000        ; -0.005     ; 7.866      ;
; -6.831 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|state.ready   ; clk          ; clk         ; 1.000        ; 0.010      ; 7.877      ;
; -6.808 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[30] ; clk          ; clk         ; 1.000        ; -0.013     ; 7.831      ;
; -6.808 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.845      ;
; -6.807 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[28] ; clk          ; clk         ; 1.000        ; -0.013     ; 7.830      ;
; -6.806 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[22] ; clk          ; clk         ; 1.000        ; -0.013     ; 7.829      ;
; -6.804 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[29] ; clk          ; clk         ; 1.000        ; -0.013     ; 7.827      ;
; -6.803 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[23] ; clk          ; clk         ; 1.000        ; -0.013     ; 7.826      ;
; -6.802 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[24] ; clk          ; clk         ; 1.000        ; -0.013     ; 7.825      ;
; -6.801 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[27] ; clk          ; clk         ; 1.000        ; -0.013     ; 7.824      ;
; -6.799 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[25] ; clk          ; clk         ; 1.000        ; -0.013     ; 7.822      ;
; -6.790 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|e             ; clk          ; clk         ; 1.000        ; 0.005      ; 7.831      ;
; -6.790 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[14] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.827      ;
; -6.789 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.826      ;
; -6.787 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[1]   ; clk          ; clk         ; 1.000        ; 0.013      ; 7.836      ;
; -6.787 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[3]   ; clk          ; clk         ; 1.000        ; 0.013      ; 7.836      ;
; -6.787 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[4]   ; clk          ; clk         ; 1.000        ; 0.013      ; 7.836      ;
; -6.787 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[5]   ; clk          ; clk         ; 1.000        ; 0.013      ; 7.836      ;
; -6.787 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[6]   ; clk          ; clk         ; 1.000        ; 0.013      ; 7.836      ;
; -6.787 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[7]   ; clk          ; clk         ; 1.000        ; 0.013      ; 7.836      ;
; -6.787 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.824      ;
; -6.786 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.823      ;
; -6.786 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.823      ;
; -6.785 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.822      ;
; -6.783 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.820      ;
; -6.780 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.817      ;
; -6.779 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.816      ;
; -6.778 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.815      ;
; -6.778 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[21] ; clk          ; clk         ; 1.000        ; -0.005     ; 7.809      ;
; -6.777 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.814      ;
; -6.777 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.005     ; 7.808      ;
; -6.776 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[17] ; clk          ; clk         ; 1.000        ; -0.005     ; 7.807      ;
; -6.775 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[20] ; clk          ; clk         ; 1.000        ; -0.005     ; 7.806      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART_RX:uart|r_RX_DV'                                                                                               ;
+--------+---------------------------+------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------+----------------------+----------------------+--------------+------------+------------+
; -4.506 ; lcd_controller:lcd|busy   ; lcd_enable ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; -2.779     ; 1.263      ;
; -0.879 ; lcd_enable                ; lcd_enable ; UART_RX:uart|r_RX_DV ; UART_RX:uart|r_RX_DV ; 1.000        ; 0.000      ; 0.915      ;
; -0.439 ; UART_RX:uart|r_RX_Byte[1] ; lcd_bus[1] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 1.019      ; 0.709      ;
; -0.277 ; UART_RX:uart|r_RX_Byte[7] ; lcd_bus[7] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.918      ; 0.716      ;
; -0.271 ; UART_RX:uart|r_RX_Byte[6] ; lcd_bus[6] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.917      ; 0.709      ;
; -0.261 ; UART_RX:uart|r_RX_Byte[5] ; lcd_bus[5] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.930      ; 0.712      ;
; -0.255 ; UART_RX:uart|r_RX_Byte[3] ; lcd_bus[3] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.912      ; 0.717      ;
; -0.253 ; UART_RX:uart|r_RX_Byte[0] ; lcd_bus[0] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.913      ; 0.713      ;
; -0.248 ; UART_RX:uart|r_RX_Byte[2] ; lcd_bus[2] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.901      ; 0.710      ;
; -0.235 ; UART_RX:uart|r_RX_Byte[4] ; lcd_bus[4] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.927      ; 0.713      ;
+--------+---------------------------+------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                               ;
+--------+---------------------------------------+---------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+----------------------+-------------+--------------+------------+------------+
; -2.538 ; UART_RX:uart|r_RX_DV                  ; UART_RX:uart|r_RX_DV                  ; UART_RX:uart|r_RX_DV ; clk         ; 0.000        ; 2.679      ; 0.657      ;
; -2.160 ; UART_RX:uart|r_RX_DV                  ; present_state                         ; UART_RX:uart|r_RX_DV ; clk         ; 0.000        ; 3.733      ; 2.089      ;
; -2.038 ; UART_RX:uart|r_RX_DV                  ; UART_RX:uart|r_RX_DV                  ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 2.679      ; 0.657      ;
; -1.660 ; UART_RX:uart|r_RX_DV                  ; present_state                         ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 3.733      ; 2.089      ;
; -0.575 ; lcd_enable                            ; lcd_controller:lcd|busy               ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 2.779      ; 1.970      ;
; -0.179 ; lcd_enable                            ; lcd_controller:lcd|lcd_data[0]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.685      ; 1.272      ;
; 0.025  ; lcd_enable                            ; lcd_controller:lcd|lcd_data[6]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.686      ; 1.477      ;
; 0.026  ; lcd_enable                            ; lcd_controller:lcd|lcd_data[7]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.686      ; 1.478      ;
; 0.045  ; lcd_enable                            ; lcd_controller:lcd|lcd_data[5]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.686      ; 1.497      ;
; 0.051  ; lcd_enable                            ; lcd_controller:lcd|lcd_data[4]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.686      ; 1.503      ;
; 0.181  ; lcd_enable                            ; lcd_controller:lcd|lcd_data[2]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.685      ; 1.632      ;
; 0.309  ; UART_RX:uart|r_RX_Byte[6]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 1.055      ; 1.630      ;
; 0.391  ; lcd_controller:lcd|state.power_up     ; lcd_controller:lcd|state.power_up     ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_SM_Main.s_Idle         ; UART_RX:uart|r_SM_Main.s_Idle         ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_Bit_Index[0]           ; UART_RX:uart|r_Bit_Index[0]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_Bit_Index[1]           ; UART_RX:uart|r_Bit_Index[1]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_Bit_Index[2]           ; UART_RX:uart|r_Bit_Index[2]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_RX_Byte[6]             ; UART_RX:uart|r_RX_Byte[6]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_RX_Byte[3]             ; UART_RX:uart|r_RX_Byte[3]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_RX_Byte[4]             ; UART_RX:uart|r_RX_Byte[4]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_RX_Byte[2]             ; UART_RX:uart|r_RX_Byte[2]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_RX_Byte[0]             ; UART_RX:uart|r_RX_Byte[0]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_RX_Byte[1]             ; UART_RX:uart|r_RX_Byte[1]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_RX_Byte[5]             ; UART_RX:uart|r_RX_Byte[5]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:uart|r_RX_Byte[7]             ; UART_RX:uart|r_RX_Byte[7]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; lcd_controller:lcd|state.send         ; lcd_controller:lcd|state.send         ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; lcd_controller:lcd|lcdon              ; lcd_controller:lcd|lcdon              ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; present_state                         ; present_state                         ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.501  ; UART_RX:uart|r_RX_Byte[4]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 1.055      ; 1.822      ;
; 0.520  ; lcd_enable                            ; lcd_controller:lcd|state.ready        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.683      ; 1.969      ;
; 0.537  ; UART_RX:uart|r_Clk_Count[8]           ; UART_RX:uart|r_Clk_Count[8]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.627  ; lcd_enable                            ; lcd_controller:lcd|lcd_data[1]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.686      ; 2.079      ;
; 0.674  ; lcd_controller:lcd|state.initialize   ; lcd_controller:lcd|busy               ; clk                  ; clk         ; 0.000        ; 1.093      ; 2.033      ;
; 0.707  ; UART_RX:uart|r_RX_Data_R              ; UART_RX:uart|r_RX_Data                ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.742  ; UART_RX:uart|r_RX_Byte[3]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 1.052      ; 2.060      ;
; 0.819  ; UART_RX:uart|r_Clk_Count[4]           ; UART_RX:uart|r_Clk_Count[4]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.085      ;
; 0.823  ; UART_RX:uart|r_Clk_Count[6]           ; UART_RX:uart|r_Clk_Count[6]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.089      ;
; 0.827  ; lcd_enable                            ; lcd_controller:lcd|lcd_data[3]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.686      ; 2.279      ;
; 0.835  ; UART_RX:uart|r_SM_Main.s_Idle         ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.840  ; UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.854  ; UART_RX:uart|r_Bit_Index[0]           ; UART_RX:uart|r_Bit_Index[1]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.120      ;
; 0.860  ; UART_RX:uart|r_Clk_Count[5]           ; UART_RX:uart|r_Clk_Count[5]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.126      ;
; 0.863  ; UART_RX:uart|r_Clk_Count[3]           ; UART_RX:uart|r_Clk_Count[3]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.129      ;
; 0.863  ; UART_RX:uart|r_Clk_Count[7]           ; UART_RX:uart|r_Clk_Count[7]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.129      ;
; 0.874  ; UART_RX:uart|r_RX_Byte[1]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 1.055      ; 2.195      ;
; 0.876  ; UART_RX:uart|r_RX_Byte[2]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 1.055      ; 2.197      ;
; 0.903  ; lcd_controller:lcd|state.send         ; lcd_controller:lcd|state.ready        ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.169      ;
; 0.918  ; UART_RX:uart|r_RX_Byte[5]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 1.055      ; 2.239      ;
; 0.976  ; UART_RX:uart|r_Clk_Count[0]           ; UART_RX:uart|r_Clk_Count[0]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.242      ;
; 0.979  ; UART_RX:uart|r_Clk_Count[1]           ; UART_RX:uart|r_Clk_Count[1]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.245      ;
; 0.990  ; UART_RX:uart|r_Clk_Count[2]           ; UART_RX:uart|r_Clk_Count[2]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.256      ;
; 0.991  ; lcd_enable                            ; lcd_controller:lcd|rs                 ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.683      ; 2.440      ;
; 0.992  ; lcd_enable                            ; lcd_controller:lcd|state.send         ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.683      ; 2.441      ;
; 1.032  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_RX_Byte[6]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.298      ;
; 1.034  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_RX_Byte[4]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.300      ;
; 1.034  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_RX_Byte[7]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.300      ;
; 1.034  ; UART_RX:uart|r_RX_Byte[0]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 1.052      ; 2.352      ;
; 1.035  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_RX_Byte[5]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.042  ; lcd_controller:lcd|state.ready        ; lcd_controller:lcd|busy               ; clk                  ; clk         ; 0.000        ; 1.096      ; 2.404      ;
; 1.043  ; UART_RX:uart|r_RX_Byte[7]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 1.055      ; 2.364      ;
; 1.048  ; lcd_controller:lcd|rs                 ; lcd_controller:lcd|rs                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.314      ;
; 1.056  ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; UART_RX:uart|r_SM_Main.s_Idle         ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.322      ;
; 1.059  ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.325      ;
; 1.076  ; UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:uart|r_SM_Main.s_Cleanup      ; clk                  ; clk         ; 0.000        ; 0.001      ; 1.343      ;
; 1.138  ; UART_RX:uart|r_Clk_Count[6]           ; UART_RX:uart|r_Bit_Index[0]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.404      ;
; 1.141  ; UART_RX:uart|r_Bit_Index[2]           ; UART_RX:uart|r_RX_Byte[1]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.407      ;
; 1.156  ; UART_RX:uart|r_Bit_Index[2]           ; UART_RX:uart|r_RX_Byte[2]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.422      ;
; 1.158  ; UART_RX:uart|r_SM_Main.s_Cleanup      ; UART_RX:uart|r_SM_Main.s_Idle         ; clk                  ; clk         ; 0.000        ; -0.001     ; 1.423      ;
; 1.202  ; UART_RX:uart|r_Clk_Count[4]           ; UART_RX:uart|r_Clk_Count[5]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.468      ;
; 1.206  ; UART_RX:uart|r_Clk_Count[6]           ; UART_RX:uart|r_Clk_Count[7]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.234  ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; UART_RX:uart|r_RX_DV                  ; clk                  ; clk         ; 0.000        ; 0.001      ; 1.501      ;
; 1.236  ; UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; UART_RX:uart|r_Bit_Index[0]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.245  ; UART_RX:uart|r_Bit_Index[0]           ; UART_RX:uart|r_RX_Byte[2]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.246  ; UART_RX:uart|r_Clk_Count[5]           ; UART_RX:uart|r_Clk_Count[6]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.512      ;
; 1.246  ; UART_RX:uart|r_Bit_Index[0]           ; UART_RX:uart|r_RX_Byte[1]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.512      ;
; 1.248  ; lcd_controller:lcd|state.initialize   ; lcd_controller:lcd|state.initialize   ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.249  ; UART_RX:uart|r_Clk_Count[7]           ; UART_RX:uart|r_Clk_Count[8]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.249  ; UART_RX:uart|r_Clk_Count[3]           ; UART_RX:uart|r_Clk_Count[4]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.255  ; UART_RX:uart|r_Bit_Index[0]           ; UART_RX:uart|r_Bit_Index[2]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.261  ; UART_RX:uart|r_SM_Main.s_Idle         ; UART_RX:uart|r_Bit_Index[0]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.264  ; UART_RX:uart|r_Clk_Count[8]           ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.266  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_RX_Byte[1]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.267  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_RX_Byte[2]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.272  ; lcd_controller:lcd|state.power_up     ; lcd_controller:lcd|lcdon              ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.538      ;
; 1.273  ; lcd_controller:lcd|state.power_up     ; lcd_controller:lcd|rs                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.273  ; UART_RX:uart|r_Clk_Count[4]           ; UART_RX:uart|r_Clk_Count[6]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.277  ; UART_RX:uart|r_Clk_Count[6]           ; UART_RX:uart|r_Clk_Count[8]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.543      ;
; 1.280  ; UART_RX:uart|r_Bit_Index[1]           ; UART_RX:uart|r_RX_Byte[1]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.546      ;
; 1.286  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.552      ;
; 1.301  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_SM_Main.s_Idle         ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.567      ;
; 1.306  ; UART_RX:uart|r_Bit_Index[1]           ; UART_RX:uart|r_RX_Byte[2]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.572      ;
; 1.317  ; UART_RX:uart|r_Clk_Count[5]           ; UART_RX:uart|r_Clk_Count[7]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.583      ;
; 1.320  ; UART_RX:uart|r_Clk_Count[3]           ; UART_RX:uart|r_Clk_Count[5]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.586      ;
; 1.344  ; UART_RX:uart|r_Clk_Count[4]           ; UART_RX:uart|r_Clk_Count[7]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.610      ;
; 1.359  ; UART_RX:uart|r_Clk_Count[0]           ; UART_RX:uart|r_Clk_Count[1]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.625      ;
; 1.360  ; UART_RX:uart|r_Bit_Index[0]           ; UART_RX:uart|r_RX_Byte[6]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.626      ;
; 1.361  ; UART_RX:uart|r_Bit_Index[0]           ; UART_RX:uart|r_RX_Byte[4]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.627      ;
+--------+---------------------------------------+---------------------------------------+----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART_RX:uart|r_RX_DV'                                                                                               ;
+-------+---------------------------+------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------+----------------------+----------------------+--------------+------------+------------+
; 0.190 ; UART_RX:uart|r_RX_Byte[1] ; lcd_bus[1] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 1.019      ; 0.709      ;
; 0.282 ; UART_RX:uart|r_RX_Byte[5] ; lcd_bus[5] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.930      ; 0.712      ;
; 0.286 ; UART_RX:uart|r_RX_Byte[4] ; lcd_bus[4] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.927      ; 0.713      ;
; 0.292 ; UART_RX:uart|r_RX_Byte[6] ; lcd_bus[6] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.917      ; 0.709      ;
; 0.298 ; UART_RX:uart|r_RX_Byte[7] ; lcd_bus[7] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.918      ; 0.716      ;
; 0.300 ; UART_RX:uart|r_RX_Byte[0] ; lcd_bus[0] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.913      ; 0.713      ;
; 0.305 ; UART_RX:uart|r_RX_Byte[3] ; lcd_bus[3] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.912      ; 0.717      ;
; 0.309 ; UART_RX:uart|r_RX_Byte[2] ; lcd_bus[2] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.901      ; 0.710      ;
; 0.915 ; lcd_enable                ; lcd_enable ; UART_RX:uart|r_RX_DV ; UART_RX:uart|r_RX_DV ; 0.000        ; 0.000      ; 0.915      ;
; 4.542 ; lcd_controller:lcd|busy   ; lcd_enable ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; -2.779     ; 1.263      ;
+-------+---------------------------+------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_DV                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_DV                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Data                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Data                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Data_R              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Data_R              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_Cleanup      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_Cleanup      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_Idle         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_Idle         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_RX_Data_Bits ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_RX_Data_Bits ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|busy               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|busy               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[22]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[23]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[23]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[24]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[24]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[25]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[25]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[26]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[26]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[27]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[27]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[28]      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART_RX:uart|r_RX_DV'                                                                      ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_enable                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_enable                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_enable|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_enable|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; uart|r_RX_DV|regout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; uart|r_RX_DV|regout          ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; RX_serialIN ; clk        ; 3.268 ; 3.268 ; Rise       ; clk             ;
; reset       ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; RX_serialIN ; clk        ; -3.038 ; -3.038 ; Rise       ; clk             ;
; reset       ; clk        ; -3.253 ; -3.253 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; e            ; clk        ; 6.653 ; 6.653 ; Rise       ; clk             ;
; lcd_data[*]  ; clk        ; 8.774 ; 8.774 ; Rise       ; clk             ;
;  lcd_data[0] ; clk        ; 7.852 ; 7.852 ; Rise       ; clk             ;
;  lcd_data[1] ; clk        ; 8.119 ; 8.119 ; Rise       ; clk             ;
;  lcd_data[2] ; clk        ; 8.748 ; 8.748 ; Rise       ; clk             ;
;  lcd_data[3] ; clk        ; 8.263 ; 8.263 ; Rise       ; clk             ;
;  lcd_data[4] ; clk        ; 8.428 ; 8.428 ; Rise       ; clk             ;
;  lcd_data[5] ; clk        ; 8.739 ; 8.739 ; Rise       ; clk             ;
;  lcd_data[6] ; clk        ; 7.846 ; 7.846 ; Rise       ; clk             ;
;  lcd_data[7] ; clk        ; 8.774 ; 8.774 ; Rise       ; clk             ;
; lcdon        ; clk        ; 6.437 ; 6.437 ; Rise       ; clk             ;
; rs           ; clk        ; 6.445 ; 6.445 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; e            ; clk        ; 6.653 ; 6.653 ; Rise       ; clk             ;
; lcd_data[*]  ; clk        ; 7.846 ; 7.846 ; Rise       ; clk             ;
;  lcd_data[0] ; clk        ; 7.852 ; 7.852 ; Rise       ; clk             ;
;  lcd_data[1] ; clk        ; 8.119 ; 8.119 ; Rise       ; clk             ;
;  lcd_data[2] ; clk        ; 8.748 ; 8.748 ; Rise       ; clk             ;
;  lcd_data[3] ; clk        ; 8.263 ; 8.263 ; Rise       ; clk             ;
;  lcd_data[4] ; clk        ; 8.428 ; 8.428 ; Rise       ; clk             ;
;  lcd_data[5] ; clk        ; 8.739 ; 8.739 ; Rise       ; clk             ;
;  lcd_data[6] ; clk        ; 7.846 ; 7.846 ; Rise       ; clk             ;
;  lcd_data[7] ; clk        ; 8.774 ; 8.774 ; Rise       ; clk             ;
; lcdon        ; clk        ; 6.437 ; 6.437 ; Rise       ; clk             ;
; rs           ; clk        ; 6.445 ; 6.445 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------+
; Fast Model Setup Summary                      ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clk                  ; -2.810 ; -129.513      ;
; UART_RX:uart|r_RX_DV ; -2.140 ; -2.189        ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Fast Model Hold Summary                       ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clk                  ; -1.582 ; -4.779        ;
; UART_RX:uart|r_RX_DV ; 0.392  ; 0.000         ;
+----------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------+
; Fast Model Minimum Pulse Width Summary        ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clk                  ; -1.380 ; -78.380       ;
; UART_RX:uart|r_RX_DV ; 0.500  ; 0.000         ;
+----------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                           ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.810 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 3.848      ;
; -2.810 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[2]   ; clk          ; clk         ; 1.000        ; 0.006      ; 3.848      ;
; -2.778 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[0]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.822      ;
; -2.778 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[2]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.822      ;
; -2.743 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[0]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.787      ;
; -2.743 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[2]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.787      ;
; -2.734 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[1]   ; clk          ; clk         ; 1.000        ; 0.006      ; 3.772      ;
; -2.734 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[3]   ; clk          ; clk         ; 1.000        ; 0.006      ; 3.772      ;
; -2.734 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[4]   ; clk          ; clk         ; 1.000        ; 0.006      ; 3.772      ;
; -2.734 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[5]   ; clk          ; clk         ; 1.000        ; 0.006      ; 3.772      ;
; -2.734 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[6]   ; clk          ; clk         ; 1.000        ; 0.006      ; 3.772      ;
; -2.734 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|lcd_data[7]   ; clk          ; clk         ; 1.000        ; 0.006      ; 3.772      ;
; -2.715 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[0]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.759      ;
; -2.715 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[2]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.759      ;
; -2.702 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[1]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.746      ;
; -2.702 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[3]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.746      ;
; -2.702 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[4]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.746      ;
; -2.702 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[5]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.746      ;
; -2.702 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[6]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.746      ;
; -2.702 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|lcd_data[7]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.746      ;
; -2.682 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|state.ready   ; clk          ; clk         ; 1.000        ; 0.003      ; 3.717      ;
; -2.667 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[1]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.711      ;
; -2.667 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[3]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.711      ;
; -2.667 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[4]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.711      ;
; -2.667 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[5]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.711      ;
; -2.667 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[6]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.711      ;
; -2.667 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|lcd_data[7]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.711      ;
; -2.650 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|state.ready   ; clk          ; clk         ; 1.000        ; 0.009      ; 3.691      ;
; -2.641 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.667      ;
; -2.641 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.667      ;
; -2.640 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.666      ;
; -2.640 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.666      ;
; -2.639 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[1]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.683      ;
; -2.639 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[3]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.683      ;
; -2.639 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[4]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.683      ;
; -2.639 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[5]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.683      ;
; -2.639 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[6]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.683      ;
; -2.639 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|lcd_data[7]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.683      ;
; -2.638 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.664      ;
; -2.637 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.663      ;
; -2.635 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[21] ; clk          ; clk         ; 1.000        ; -0.012     ; 3.655      ;
; -2.634 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.660      ;
; -2.634 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.660      ;
; -2.634 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.660      ;
; -2.634 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.012     ; 3.654      ;
; -2.633 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[17] ; clk          ; clk         ; 1.000        ; -0.012     ; 3.653      ;
; -2.633 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[20] ; clk          ; clk         ; 1.000        ; -0.012     ; 3.653      ;
; -2.632 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.658      ;
; -2.631 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.657      ;
; -2.631 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[26] ; clk          ; clk         ; 1.000        ; -0.012     ; 3.651      ;
; -2.630 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[18] ; clk          ; clk         ; 1.000        ; -0.012     ; 3.650      ;
; -2.628 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[2]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.654      ;
; -2.628 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[19] ; clk          ; clk         ; 1.000        ; -0.012     ; 3.648      ;
; -2.628 ; lcd_controller:lcd|clk_count[4] ; lcd_controller:lcd|lcd_data[0]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.672      ;
; -2.628 ; lcd_controller:lcd|clk_count[4] ; lcd_controller:lcd|lcd_data[2]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.672      ;
; -2.616 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|e             ; clk          ; clk         ; 1.000        ; -0.002     ; 3.646      ;
; -2.615 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|state.ready   ; clk          ; clk         ; 1.000        ; 0.009      ; 3.656      ;
; -2.609 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.641      ;
; -2.609 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.641      ;
; -2.608 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.640      ;
; -2.608 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.640      ;
; -2.606 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.638      ;
; -2.605 ; lcd_controller:lcd|clk_count[5] ; lcd_controller:lcd|lcd_data[0]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.649      ;
; -2.605 ; lcd_controller:lcd|clk_count[5] ; lcd_controller:lcd|lcd_data[2]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.649      ;
; -2.605 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.637      ;
; -2.603 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[21] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.629      ;
; -2.602 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.634      ;
; -2.602 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.634      ;
; -2.602 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.634      ;
; -2.602 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.628      ;
; -2.601 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[17] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.627      ;
; -2.601 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[20] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.627      ;
; -2.600 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.632      ;
; -2.599 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.631      ;
; -2.599 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[26] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.625      ;
; -2.598 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[18] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.624      ;
; -2.596 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.628      ;
; -2.596 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|clk_count[19] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.622      ;
; -2.587 ; lcd_controller:lcd|clk_count[2] ; lcd_controller:lcd|state.ready   ; clk          ; clk         ; 1.000        ; 0.009      ; 3.628      ;
; -2.584 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[30] ; clk          ; clk         ; 1.000        ; -0.013     ; 3.603      ;
; -2.584 ; lcd_controller:lcd|clk_count[0] ; lcd_controller:lcd|e             ; clk          ; clk         ; 1.000        ; 0.004      ; 3.620      ;
; -2.583 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[22] ; clk          ; clk         ; 1.000        ; -0.013     ; 3.602      ;
; -2.583 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[28] ; clk          ; clk         ; 1.000        ; -0.013     ; 3.602      ;
; -2.581 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[29] ; clk          ; clk         ; 1.000        ; -0.013     ; 3.600      ;
; -2.579 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[23] ; clk          ; clk         ; 1.000        ; -0.013     ; 3.598      ;
; -2.579 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[24] ; clk          ; clk         ; 1.000        ; -0.013     ; 3.598      ;
; -2.579 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[27] ; clk          ; clk         ; 1.000        ; -0.013     ; 3.598      ;
; -2.579 ; lcd_controller:lcd|clk_count[6] ; lcd_controller:lcd|lcd_data[0]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.623      ;
; -2.579 ; lcd_controller:lcd|clk_count[6] ; lcd_controller:lcd|lcd_data[2]   ; clk          ; clk         ; 1.000        ; 0.012      ; 3.623      ;
; -2.576 ; lcd_controller:lcd|clk_count[3] ; lcd_controller:lcd|clk_count[25] ; clk          ; clk         ; 1.000        ; -0.013     ; 3.595      ;
; -2.574 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.606      ;
; -2.574 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.606      ;
; -2.573 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.605      ;
; -2.573 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.605      ;
; -2.571 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.603      ;
; -2.570 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.602      ;
; -2.568 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[21] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.594      ;
; -2.567 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.599      ;
; -2.567 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.599      ;
; -2.567 ; lcd_controller:lcd|clk_count[1] ; lcd_controller:lcd|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.599      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART_RX:uart|r_RX_DV'                                                                                               ;
+--------+---------------------------+------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------+----------------------+----------------------+--------------+------------+------------+
; -2.140 ; lcd_controller:lcd|busy   ; lcd_enable ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; -1.621     ; 0.617      ;
; -0.049 ; UART_RX:uart|r_RX_Byte[1] ; lcd_bus[1] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.347      ; 0.351      ;
; 0.030  ; UART_RX:uart|r_RX_Byte[7] ; lcd_bus[7] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.287      ; 0.357      ;
; 0.034  ; UART_RX:uart|r_RX_Byte[0] ; lcd_bus[0] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.284      ; 0.353      ;
; 0.034  ; UART_RX:uart|r_RX_Byte[3] ; lcd_bus[3] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.283      ; 0.357      ;
; 0.035  ; UART_RX:uart|r_RX_Byte[6] ; lcd_bus[6] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.286      ; 0.351      ;
; 0.037  ; UART_RX:uart|r_RX_Byte[2] ; lcd_bus[2] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.276      ; 0.353      ;
; 0.042  ; UART_RX:uart|r_RX_Byte[5] ; lcd_bus[5] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.295      ; 0.353      ;
; 0.047  ; UART_RX:uart|r_RX_Byte[4] ; lcd_bus[4] ; clk                  ; UART_RX:uart|r_RX_DV ; 0.500        ; 0.293      ; 0.354      ;
; 0.206  ; lcd_enable                ; lcd_enable ; UART_RX:uart|r_RX_DV ; UART_RX:uart|r_RX_DV ; 1.000        ; 0.000      ; 0.392      ;
+--------+---------------------------+------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                               ;
+--------+---------------------------------------+---------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+----------------------+-------------+--------------+------------+------------+
; -1.582 ; UART_RX:uart|r_RX_DV                  ; UART_RX:uart|r_RX_DV                  ; UART_RX:uart|r_RX_DV ; clk         ; 0.000        ; 1.656      ; 0.367      ;
; -1.366 ; UART_RX:uart|r_RX_DV                  ; present_state                         ; UART_RX:uart|r_RX_DV ; clk         ; 0.000        ; 2.022      ; 0.949      ;
; -1.082 ; UART_RX:uart|r_RX_DV                  ; UART_RX:uart|r_RX_DV                  ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.656      ; 0.367      ;
; -0.866 ; UART_RX:uart|r_RX_DV                  ; present_state                         ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 2.022      ; 0.949      ;
; -0.424 ; lcd_enable                            ; lcd_controller:lcd|busy               ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.621      ; 0.849      ;
; -0.323 ; lcd_enable                            ; lcd_controller:lcd|lcd_data[0]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.230      ; 0.559      ;
; -0.230 ; lcd_enable                            ; lcd_controller:lcd|lcd_data[5]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.230      ; 0.652      ;
; -0.225 ; lcd_enable                            ; lcd_controller:lcd|lcd_data[4]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.230      ; 0.657      ;
; -0.220 ; lcd_enable                            ; lcd_controller:lcd|lcd_data[6]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.230      ; 0.662      ;
; -0.219 ; lcd_enable                            ; lcd_controller:lcd|lcd_data[7]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.230      ; 0.663      ;
; -0.159 ; lcd_enable                            ; lcd_controller:lcd|lcd_data[2]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.230      ; 0.723      ;
; -0.031 ; lcd_enable                            ; lcd_controller:lcd|state.ready        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.227      ; 0.848      ;
; 0.026  ; lcd_enable                            ; lcd_controller:lcd|lcd_data[1]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.230      ; 0.908      ;
; 0.095  ; lcd_enable                            ; lcd_controller:lcd|lcd_data[3]        ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.230      ; 0.977      ;
; 0.196  ; lcd_enable                            ; lcd_controller:lcd|rs                 ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.227      ; 1.075      ;
; 0.204  ; lcd_enable                            ; lcd_controller:lcd|state.send         ; UART_RX:uart|r_RX_DV ; clk         ; -0.500       ; 1.227      ; 1.083      ;
; 0.215  ; lcd_controller:lcd|state.power_up     ; lcd_controller:lcd|state.power_up     ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_SM_Main.s_Idle         ; UART_RX:uart|r_SM_Main.s_Idle         ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_Bit_Index[0]           ; UART_RX:uart|r_Bit_Index[0]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_Bit_Index[1]           ; UART_RX:uart|r_Bit_Index[1]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_Bit_Index[2]           ; UART_RX:uart|r_Bit_Index[2]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_RX_Byte[6]             ; UART_RX:uart|r_RX_Byte[6]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_RX_Byte[3]             ; UART_RX:uart|r_RX_Byte[3]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_RX_Byte[4]             ; UART_RX:uart|r_RX_Byte[4]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_RX_Byte[2]             ; UART_RX:uart|r_RX_Byte[2]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_RX_Byte[0]             ; UART_RX:uart|r_RX_Byte[0]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_RX_Byte[1]             ; UART_RX:uart|r_RX_Byte[1]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_RX_Byte[5]             ; UART_RX:uart|r_RX_Byte[5]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:uart|r_RX_Byte[7]             ; UART_RX:uart|r_RX_Byte[7]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; lcd_controller:lcd|state.send         ; lcd_controller:lcd|state.send         ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; lcd_controller:lcd|lcdon              ; lcd_controller:lcd|lcdon              ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; present_state                         ; present_state                         ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.235  ; UART_RX:uart|r_RX_Byte[6]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 0.366      ; 0.753      ;
; 0.246  ; UART_RX:uart|r_Clk_Count[8]           ; UART_RX:uart|r_Clk_Count[8]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.322  ; UART_RX:uart|r_RX_Byte[4]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 0.366      ; 0.840      ;
; 0.356  ; UART_RX:uart|r_RX_Data_R              ; UART_RX:uart|r_RX_Data                ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.369  ; UART_RX:uart|r_Clk_Count[4]           ; UART_RX:uart|r_Clk_Count[4]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; UART_RX:uart|r_SM_Main.s_Idle         ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.372  ; UART_RX:uart|r_Clk_Count[6]           ; UART_RX:uart|r_Clk_Count[6]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.385  ; UART_RX:uart|r_Clk_Count[3]           ; UART_RX:uart|r_Clk_Count[3]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.385  ; UART_RX:uart|r_Clk_Count[5]           ; UART_RX:uart|r_Clk_Count[5]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.388  ; UART_RX:uart|r_Clk_Count[7]           ; UART_RX:uart|r_Clk_Count[7]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.388  ; UART_RX:uart|r_Bit_Index[0]           ; UART_RX:uart|r_Bit_Index[1]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.394  ; lcd_controller:lcd|state.initialize   ; lcd_controller:lcd|busy               ; clk                  ; clk         ; 0.000        ; 0.391      ; 0.937      ;
; 0.413  ; lcd_controller:lcd|state.send         ; lcd_controller:lcd|state.ready        ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.432  ; UART_RX:uart|r_RX_Byte[3]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 0.363      ; 0.947      ;
; 0.437  ; UART_RX:uart|r_Clk_Count[0]           ; UART_RX:uart|r_Clk_Count[0]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.438  ; UART_RX:uart|r_Clk_Count[1]           ; UART_RX:uart|r_Clk_Count[1]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.590      ;
; 0.447  ; UART_RX:uart|r_Clk_Count[2]           ; UART_RX:uart|r_Clk_Count[2]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.599      ;
; 0.454  ; lcd_controller:lcd|rs                 ; lcd_controller:lcd|rs                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.477  ; UART_RX:uart|r_RX_Byte[2]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 0.367      ; 0.996      ;
; 0.480  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_RX_Byte[6]             ; clk                  ; clk         ; 0.000        ; 0.001      ; 0.633      ;
; 0.482  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_RX_Byte[7]             ; clk                  ; clk         ; 0.000        ; 0.001      ; 0.635      ;
; 0.483  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_RX_Byte[4]             ; clk                  ; clk         ; 0.000        ; 0.001      ; 0.636      ;
; 0.483  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_RX_Byte[5]             ; clk                  ; clk         ; 0.000        ; 0.001      ; 0.636      ;
; 0.484  ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; UART_RX:uart|r_SM_Main.s_Idle         ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.636      ;
; 0.485  ; UART_RX:uart|r_RX_Byte[1]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 0.367      ; 1.004      ;
; 0.486  ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.638      ;
; 0.506  ; UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:uart|r_SM_Main.s_Cleanup      ; clk                  ; clk         ; 0.000        ; 0.002      ; 0.660      ;
; 0.507  ; UART_RX:uart|r_Bit_Index[2]           ; UART_RX:uart|r_RX_Byte[1]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; UART_RX:uart|r_Clk_Count[4]           ; UART_RX:uart|r_Clk_Count[5]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.508  ; UART_RX:uart|r_Clk_Count[6]           ; UART_RX:uart|r_Bit_Index[0]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.510  ; UART_RX:uart|r_Clk_Count[6]           ; UART_RX:uart|r_Clk_Count[7]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.520  ; UART_RX:uart|r_RX_Byte[5]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 0.366      ; 1.038      ;
; 0.521  ; UART_RX:uart|r_Bit_Index[2]           ; UART_RX:uart|r_RX_Byte[2]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.673      ;
; 0.525  ; UART_RX:uart|r_Clk_Count[3]           ; UART_RX:uart|r_Clk_Count[4]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.525  ; UART_RX:uart|r_Clk_Count[5]           ; UART_RX:uart|r_Clk_Count[6]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.528  ; UART_RX:uart|r_Clk_Count[7]           ; UART_RX:uart|r_Clk_Count[8]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.539  ; UART_RX:uart|r_SM_Main.s_Cleanup      ; UART_RX:uart|r_SM_Main.s_Idle         ; clk                  ; clk         ; 0.000        ; -0.002     ; 0.689      ;
; 0.542  ; UART_RX:uart|r_Clk_Count[4]           ; UART_RX:uart|r_Clk_Count[6]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.545  ; UART_RX:uart|r_Clk_Count[6]           ; UART_RX:uart|r_Clk_Count[8]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.552  ; lcd_controller:lcd|state.initialize   ; lcd_controller:lcd|state.initialize   ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; UART_RX:uart|r_RX_DV                  ; clk                  ; clk         ; 0.000        ; 0.002      ; 0.706      ;
; 0.553  ; UART_RX:uart|r_Clk_Count[8]           ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; clk                  ; clk         ; 0.000        ; -0.001     ; 0.704      ;
; 0.556  ; UART_RX:uart|r_SM_Main.s_RX_Data_Bits ; UART_RX:uart|r_Bit_Index[0]           ; clk                  ; clk         ; 0.000        ; 0.001      ; 0.709      ;
; 0.557  ; UART_RX:uart|r_Bit_Index[0]           ; UART_RX:uart|r_Bit_Index[2]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.560  ; UART_RX:uart|r_Clk_Count[3]           ; UART_RX:uart|r_Clk_Count[5]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.712      ;
; 0.560  ; UART_RX:uart|r_Clk_Count[5]           ; UART_RX:uart|r_Clk_Count[7]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.712      ;
; 0.561  ; UART_RX:uart|r_SM_Main.s_Idle         ; UART_RX:uart|r_Bit_Index[0]           ; clk                  ; clk         ; 0.000        ; 0.001      ; 0.714      ;
; 0.563  ; UART_RX:uart|r_RX_Byte[7]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 0.366      ; 1.081      ;
; 0.568  ; lcd_controller:lcd|state.ready        ; lcd_controller:lcd|busy               ; clk                  ; clk         ; 0.000        ; 0.394      ; 1.114      ;
; 0.573  ; UART_RX:uart|r_RX_Byte[0]             ; present_state                         ; clk                  ; clk         ; 0.000        ; 0.363      ; 1.088      ;
; 0.575  ; UART_RX:uart|r_Clk_Count[0]           ; UART_RX:uart|r_Clk_Count[1]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.576  ; UART_RX:uart|r_Clk_Count[1]           ; UART_RX:uart|r_Clk_Count[2]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.728      ;
; 0.576  ; UART_RX:uart|r_Bit_Index[0]           ; UART_RX:uart|r_RX_Byte[1]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.728      ;
; 0.577  ; UART_RX:uart|r_Clk_Count[4]           ; UART_RX:uart|r_Clk_Count[7]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.729      ;
; 0.586  ; UART_RX:uart|r_Bit_Index[1]           ; UART_RX:uart|r_RX_Byte[1]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.738      ;
; 0.586  ; UART_RX:uart|r_Bit_Index[0]           ; UART_RX:uart|r_RX_Byte[2]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.738      ;
; 0.590  ; lcd_controller:lcd|state.power_up     ; lcd_controller:lcd|rs                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.592  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_RX_Byte[2]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.744      ;
; 0.592  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_RX_Byte[1]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.744      ;
; 0.593  ; lcd_controller:lcd|state.power_up     ; lcd_controller:lcd|lcdon              ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.745      ;
; 0.595  ; UART_RX:uart|r_Clk_Count[3]           ; UART_RX:uart|r_Clk_Count[6]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.747      ;
; 0.595  ; UART_RX:uart|r_Clk_Count[5]           ; UART_RX:uart|r_Clk_Count[8]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 0.747      ;
; 0.604  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ; clk                  ; clk         ; 0.000        ; -0.001     ; 0.755      ;
; 0.605  ; UART_RX:uart|r_RX_Data                ; UART_RX:uart|r_SM_Main.s_Idle         ; clk                  ; clk         ; 0.000        ; -0.001     ; 0.756      ;
+--------+---------------------------------------+---------------------------------------+----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART_RX:uart|r_RX_DV'                                                                                               ;
+-------+---------------------------+------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------+----------------------+----------------------+--------------+------------+------------+
; 0.392 ; lcd_enable                ; lcd_enable ; UART_RX:uart|r_RX_DV ; UART_RX:uart|r_RX_DV ; 0.000        ; 0.000      ; 0.392      ;
; 0.504 ; UART_RX:uart|r_RX_Byte[1] ; lcd_bus[1] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.347      ; 0.351      ;
; 0.558 ; UART_RX:uart|r_RX_Byte[5] ; lcd_bus[5] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.295      ; 0.353      ;
; 0.561 ; UART_RX:uart|r_RX_Byte[4] ; lcd_bus[4] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.293      ; 0.354      ;
; 0.565 ; UART_RX:uart|r_RX_Byte[6] ; lcd_bus[6] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.286      ; 0.351      ;
; 0.569 ; UART_RX:uart|r_RX_Byte[0] ; lcd_bus[0] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.284      ; 0.353      ;
; 0.570 ; UART_RX:uart|r_RX_Byte[7] ; lcd_bus[7] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.287      ; 0.357      ;
; 0.574 ; UART_RX:uart|r_RX_Byte[3] ; lcd_bus[3] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.283      ; 0.357      ;
; 0.577 ; UART_RX:uart|r_RX_Byte[2] ; lcd_bus[2] ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; 0.276      ; 0.353      ;
; 2.738 ; lcd_controller:lcd|busy   ; lcd_enable ; clk                  ; UART_RX:uart|r_RX_DV ; -0.500       ; -1.621     ; 0.617      ;
+-------+---------------------------+------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_Clk_Count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Byte[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_DV                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_DV                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Data                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Data                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_RX_Data_R              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_RX_Data_R              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_Cleanup      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_Cleanup      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_Idle         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_Idle         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_RX_Data_Bits ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_RX_Data_Bits ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_RX_Start_Bit ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; UART_RX:uart|r_SM_Main.s_RX_Stop_Bit  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|busy               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|busy               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[22]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[23]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[23]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[24]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[24]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[25]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[25]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[26]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[26]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[27]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; lcd_controller:lcd|clk_count[27]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; lcd_controller:lcd|clk_count[28]      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART_RX:uart|r_RX_DV'                                                                      ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[0]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_bus[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_bus[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_enable                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Fall       ; lcd_enable                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_enable|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; lcd_enable|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:uart|r_RX_DV ; Rise       ; uart|r_RX_DV|regout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:uart|r_RX_DV ; Rise       ; uart|r_RX_DV|regout          ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; RX_serialIN ; clk        ; 1.791 ; 1.791 ; Rise       ; clk             ;
; reset       ; clk        ; 2.029 ; 2.029 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; RX_serialIN ; clk        ; -1.671 ; -1.671 ; Rise       ; clk             ;
; reset       ; clk        ; -1.740 ; -1.740 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; e            ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
; lcd_data[*]  ; clk        ; 4.805 ; 4.805 ; Rise       ; clk             ;
;  lcd_data[0] ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  lcd_data[1] ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  lcd_data[2] ; clk        ; 4.805 ; 4.805 ; Rise       ; clk             ;
;  lcd_data[3] ; clk        ; 4.550 ; 4.550 ; Rise       ; clk             ;
;  lcd_data[4] ; clk        ; 4.604 ; 4.604 ; Rise       ; clk             ;
;  lcd_data[5] ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  lcd_data[6] ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  lcd_data[7] ; clk        ; 4.745 ; 4.745 ; Rise       ; clk             ;
; lcdon        ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
; rs           ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; e            ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
; lcd_data[*]  ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  lcd_data[0] ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  lcd_data[1] ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  lcd_data[2] ; clk        ; 4.805 ; 4.805 ; Rise       ; clk             ;
;  lcd_data[3] ; clk        ; 4.550 ; 4.550 ; Rise       ; clk             ;
;  lcd_data[4] ; clk        ; 4.604 ; 4.604 ; Rise       ; clk             ;
;  lcd_data[5] ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  lcd_data[6] ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  lcd_data[7] ; clk        ; 4.745 ; 4.745 ; Rise       ; clk             ;
; lcdon        ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
; rs           ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+-----------------------+----------+--------+----------+---------+---------------------+
; Clock                 ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack      ; -7.158   ; -2.538 ; N/A      ; N/A     ; -1.380              ;
;  UART_RX:uart|r_RX_DV ; -4.506   ; 0.190  ; N/A      ; N/A     ; 0.500               ;
;  clk                  ; -7.158   ; -2.538 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS       ; -377.543 ; -5.452 ; 0.0      ; 0.0     ; -78.38              ;
;  UART_RX:uart|r_RX_DV ; -6.745   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  clk                  ; -370.798 ; -5.452 ; N/A      ; N/A     ; -78.380             ;
+-----------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; RX_serialIN ; clk        ; 3.268 ; 3.268 ; Rise       ; clk             ;
; reset       ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; RX_serialIN ; clk        ; -1.671 ; -1.671 ; Rise       ; clk             ;
; reset       ; clk        ; -1.740 ; -1.740 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; e            ; clk        ; 6.653 ; 6.653 ; Rise       ; clk             ;
; lcd_data[*]  ; clk        ; 8.774 ; 8.774 ; Rise       ; clk             ;
;  lcd_data[0] ; clk        ; 7.852 ; 7.852 ; Rise       ; clk             ;
;  lcd_data[1] ; clk        ; 8.119 ; 8.119 ; Rise       ; clk             ;
;  lcd_data[2] ; clk        ; 8.748 ; 8.748 ; Rise       ; clk             ;
;  lcd_data[3] ; clk        ; 8.263 ; 8.263 ; Rise       ; clk             ;
;  lcd_data[4] ; clk        ; 8.428 ; 8.428 ; Rise       ; clk             ;
;  lcd_data[5] ; clk        ; 8.739 ; 8.739 ; Rise       ; clk             ;
;  lcd_data[6] ; clk        ; 7.846 ; 7.846 ; Rise       ; clk             ;
;  lcd_data[7] ; clk        ; 8.774 ; 8.774 ; Rise       ; clk             ;
; lcdon        ; clk        ; 6.437 ; 6.437 ; Rise       ; clk             ;
; rs           ; clk        ; 6.445 ; 6.445 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; e            ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
; lcd_data[*]  ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  lcd_data[0] ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  lcd_data[1] ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  lcd_data[2] ; clk        ; 4.805 ; 4.805 ; Rise       ; clk             ;
;  lcd_data[3] ; clk        ; 4.550 ; 4.550 ; Rise       ; clk             ;
;  lcd_data[4] ; clk        ; 4.604 ; 4.604 ; Rise       ; clk             ;
;  lcd_data[5] ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  lcd_data[6] ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  lcd_data[7] ; clk        ; 4.745 ; 4.745 ; Rise       ; clk             ;
; lcdon        ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
; rs           ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; clk                  ; clk                  ; 76684    ; 0        ; 0        ; 0        ;
; UART_RX:uart|r_RX_DV ; clk                  ; 2        ; 28       ; 0        ; 0        ;
; clk                  ; UART_RX:uart|r_RX_DV ; 0        ; 0        ; 9        ; 0        ;
; UART_RX:uart|r_RX_DV ; UART_RX:uart|r_RX_DV ; 0        ; 0        ; 0        ; 1        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; clk                  ; clk                  ; 76684    ; 0        ; 0        ; 0        ;
; UART_RX:uart|r_RX_DV ; clk                  ; 2        ; 28       ; 0        ; 0        ;
; clk                  ; UART_RX:uart|r_RX_DV ; 0        ; 0        ; 9        ; 0        ;
; UART_RX:uart|r_RX_DV ; UART_RX:uart|r_RX_DV ; 0        ; 0        ; 0        ; 1        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 7     ; 7    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 10 12:52:23 2023
Info: Command: quartus_sta ControlPanel10000 -c Panel
Info: qsta_default_script.tcl version: #1
Warning (292000): FLEXlm software error: Future license file format or misspelling in license file.  The file was issued for a later version of FLEXnet Licensing than this  program understands. Feature:       quartus License text:  ONE_TS_OK SIGN="1663 4B7E 24C2 0965 72A2 AD41 3EA4 999C 1CCF 4002 7004 4171 F4EF 834F A45F 0BD3 FE8C 4E78 AAEB 54D8 6544 D576 C23F FBE4 9E21 9E48 B404 3494 5104 00F9" License path:  C:\Program Files\StruSoft\FEM-Design 21 Educational\license.lic FLEXnet Licensing error:-90,313 For further information, refer to the FLEXnet Licensing End User Guide, available at "www.macrovision.com".
Warning (292000): FLEXlm software error: Future license file format or misspelling in license file.  The file was issued for a later version of FLEXnet Licensing than this  program understands. Feature:       quartus_talkback License text:  ONE_TS_OK SIGN="1663 4B7E 24C2 0965 72A2 AD41 3EA4 999C 1CCF 4002 7004 4171 F4EF 834F A45F 0BD3 FE8C 4E78 AAEB 54D8 6544 D576 C23F FBE4 9E21 9E48 B404 3494 5104 00F9" License path:  C:\Program Files\StruSoft\FEM-Design 21 Educational\license.lic FLEXnet Licensing error:-90,313 For further information, refer to the FLEXnet Licensing End User Guide, available at "www.macrovision.com".
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Panel.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name UART_RX:uart|r_RX_DV UART_RX:uart|r_RX_DV
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.158
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.158      -370.798 clk 
    Info (332119):    -4.506        -6.745 UART_RX:uart|r_RX_DV 
Info (332146): Worst-case hold slack is -2.538
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.538        -5.452 clk 
    Info (332119):     0.190         0.000 UART_RX:uart|r_RX_DV 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -78.380 clk 
    Info (332119):     0.500         0.000 UART_RX:uart|r_RX_DV 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.810
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.810      -129.513 clk 
    Info (332119):    -2.140        -2.189 UART_RX:uart|r_RX_DV 
Info (332146): Worst-case hold slack is -1.582
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.582        -4.779 clk 
    Info (332119):     0.392         0.000 UART_RX:uart|r_RX_DV 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -78.380 clk 
    Info (332119):     0.500         0.000 UART_RX:uart|r_RX_DV 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 21 warnings
    Info: Peak virtual memory: 4540 megabytes
    Info: Processing ended: Wed May 10 12:52:24 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


