  Hex/Decimal memory dump (least significant word on left)
  Only lines with at least one nonzero value printed
     0/   0. : ( 3207/ 12807.)( 3004/ 12292.)( 3034/ 12340.)( 3028/ 12328.)
     4/   4. : ( 3401/ 13313.)( FFFF/    -1.)(    0/     0.)(    2/     2.)
     8/   8. : (    4/     4.)(    0/     0.)(    0/     0.)(    0/     0.)
 state is decimal format; registers are hex 

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
   starting instruction 1
    0    8    78000   0    0    0    0    0    0    0   0    0    0 0000 [pc]-> mar      
    1    8    78000   0    0    0    0    0    0    0   0    0    0 0000 [[mar]]-> mdr   
    2    8    78000   0    0    0    0    0    0    0   0 3207    0 0000 [mdr] -> ir     
    3    8    78000   0    0    0    0    0    0    0   0 3207 3207 0000 [pc]+1 -> q     
    4    8    78000   0    0    1    0    0    0    0   0 3207 3207 0000 [q] -> pc       

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
  300    8    78000   1    0    1    0    0    0    0   0 3207 3207 0000 --              
   20    8    78000   1    0    1    0    0    0    0   0 3207 3207 0000 --              
   34    8    78000   1    0    1    0    0    0    0   0 3207 3207 0000 [r_src] -> mar/t
   35    8    78000   1    0    1    7    0    0    0   7 3207 3207 0000 [[mar]] -> mdr  
   36    8    78000   1    0    1    7    0    0    0   7    2 3207 0000 [mdr] -> t4     

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
   21    8    78000   1    0    1    7    0    2    0   7    2 3207 0000 --              
   70    8    78000   1    0    1    7    0    2    0   7    2 3207 0000 [r_dst] -> t3/t5
   22    8    78000   1    0    1    7    1    2    1   7    2 3207 0000 --              
  148    8    78000   1    0    1    7    1    2    1   7    2 3207 0000 [t4] -> t4      
   23    8    78000   1    0    1    7    1    2    1   7    2 3207 0000 --              

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
  120    8    78000   1    0    1    7    1    2    1   7    2 3207 0000 [t4] -> r_dst   
   24    8    78000   2    0    1    7    1    2    1   7    2 3207 0000 --              
   26    8    78000   2    0    1    7    1    2    1   7    2 3207 0000 --              
  800    8    78000   2    0    1    7    1    2    1   7    2 3207 0000 --              
  801    8    78000   2    0    1    7    1    2    1   7    2 3207 0000 [r_src] + 1 -> q

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
  802    8    78000   2    0    8    7    1    2    1   7    2 3207 0000 [q] -> r_src    
  803    8    88000   2    0    8    7    1    2    1   7    2 3207 0000 --              
   starting instruction 2
    0    8    88000   2    0    8    7    1    2    1   7    2 3207 0000 [pc]-> mar      
    1    8    88000   2    0    8    7    1    2    1   2    2 3207 0000 [[mar]]-> mdr   
    2    8    88000   2    0    8    7    1    2    1   2 3034 3207 0000 [mdr] -> ir     

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
    3    8    88000   2    0    8    7    1    2    1   2 3034 3034 0000 [pc]+1 -> q     
    4    8    88000   2    0    3    7    1    2    1   2 3034 3034 0000 [q] -> pc       
  300    8    88000   3    0    3    7    1    2    1   2 3034 3034 0000 --              
   20    8    88000   3    0    3    7    1    2    1   2 3034 3034 0000 --              
   30    8    88000   3    0    3    7    1    2    1   2 3034 3034 0000 [r_src] -> t2/t4

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
   21    8    88000   3    0    3    8    1    8    1   2 3034 3034 0000 --              
   77    8    88000   3    0    3    8    1    8    1   2 3034 3034 0000 [r_dst] -> t1   
   78    8    88000   3    8    3    8    1    8    1   2 3034 3034 0000 [t1] - 1 -> q   
   79    8    88000   3    8    7    8    1    8    1   2 3034 3034 0000 [q] -> r_dst/t3 
   80    7    88000   3    8    7    8    7    8    1   2 3034 3034 0000 [t3] -> mar     

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
   81    7    88000   3    8    7    8    7    8    1   7 3034 3034 0000 [[mar]] -> mdr  
   82    7    88000   3    8    7    8    7    8    1   7    2 3034 0000 [mdr] -> t5     
   22    7    88000   3    8    7    8    7    8    2   7    2 3034 0000 --              
  148    7    88000   3    8    7    8    7    8    2   7    2 3034 0000 [t4] -> t4      
   23    7    88000   3    8    7    8    7    8    2   7    2 3034 0000 --              

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
  129    7    88000   3    8    7    8    7    8    2   7    2 3034 0000 [t3] -> mar/r_ds
  130    7    88000   3    8    7    8    7    8    2   7    2 3034 0000 [t4] -> mdr     
  131    7    88000   3    8    7    8    7    8    2   7    8 3034 0000 [mdr] -> [mar]  
   24    7    88000   3    8    7    8    7    8    2   7    8 3034 0000 --              
   26    7    88000   3    8    7    8    7    8    2   7    8 3034 0000 --              

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
  800    7    88000   3    8    7    8    7    8    2   7    8 3034 0000 --              
  803    7    88000   3    8    7    8    7    8    2   7    8 3034 0000 --              
   starting instruction 3
    0    7    88000   3    8    7    8    7    8    2   7    8 3034 0000 [pc]-> mar      
    1    7    88000   3    8    7    8    7    8    2   3    8 3034 0000 [[mar]]-> mdr   
    2    7    88000   3    8    7    8    7    8    2   3 3028 3034 0000 [mdr] -> ir     

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
    3    7    88000   3    8    7    8    7    8    2   3 3028 3028 0000 [pc]+1 -> q     
    4    7    88000   3    8    4    8    7    8    2   3 3028 3028 0000 [q] -> pc       
  300    7    88000   4    8    4    8    7    8    2   3 3028 3028 0000 --              
   20    7    88000   4    8    4    8    7    8    2   3 3028 3028 0000 --              
   30    7    88000   4    8    4    8    7    8    2   3 3028 3028 0000 [r_src] -> t2/t4

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
   21    7    88000   4    8    4 8000    7 8000    2   3 3028 3028 0000 --              
   74    7    88000   4    8    4 8000    7 8000    2   3 3028 3028 0000 [r_dst] -> mar/t
   75    7    88000   4    8    4 8000    7 8000    2   7 3028 3028 0000 [[mar]] -> mdr  
   76    7    88000   4    8    4 8000    7 8000    2   7    8 3028 0000 [mdr] -> t5     
   22    7    88000   4    8    4 8000    7 8000    8   7    8 3028 0000 --              

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
  148    7    88000   4    8    4 8000    7 8000    8   7    8 3028 0000 [t4] -> t4      
   23    7    88000   4    8    4 8000    7 8000    8   7    8 3028 0000 --              
  124    7    88000   4    8    4 8000    7 8000    8   7    8 3028 0000 [t3] -> mar     
  125    7    88000   4    8    4 8000    7 8000    8   7    8 3028 0000 [t4] -> mdr     
  126    7    88000   4    8    4 8000    7 8000    8   7 8000 3028 0000 [mdr] -> [mar]  

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
   24    7    88000   4    8    4 8000    7 8000    8   7 8000 3028 0000 --              
   26    7    88000   4    8    4 8000    7 8000    8   7 8000 3028 0000 --              
  800    7    88000   4    8    4 8000    7 8000    8   7 8000 3028 0000 --              
  803    7    88000   4    8    4 8000    7 8000    8   7 8000 3028 0000 --              
  804    7    88000   4    8    4 8000    7 8000    8   7 8000 3028 0000 [r_dst] + 1 -> q

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
  805    7    88000   4    8    8 8000    7 8000    8   7 8000 3028 0000 [q] -> r_dst    
   starting instruction 4
    0    8    88000   4    8    8 8000    7 8000    8   7 8000 3028 0000 [pc]-> mar      
    1    8    88000   4    8    8 8000    7 8000    8   4 8000 3028 0000 [[mar]]-> mdr   
    2    8    88000   4    8    8 8000    7 8000    8   4 3401 3028 0000 [mdr] -> ir     
    3    8    88000   4    8    8 8000    7 8000    8   4 3401 3401 0000 [pc]+1 -> q     

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
    4    8    88000   4    8    5 8000    7 8000    8   4 3401 3401 0000 [q] -> pc       
  300    8    88000   5    8    5 8000    7 8000    8   4 3401 3401 0000 --              
   20    8    88000   5    8    5 8000    7 8000    8   4 3401 3401 0000 --              
   43    8    88000   5    8    5 8000    7 8000    8   4 3401 3401 0000 [pc] -> mar     
   44    8    88000   5    8    5 8000    7 8000    8   5 3401 3401 0000 [[mar]] -> mdr  

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
   45    8    88000   5    8    5 8000    7 8000    8   5 FFFF 3401 0000 [r_src] -> t1   
   46    8    88000   5    8    5 8000    7 8000    8   5 FFFF 3401 0000 [mdr] + [t1] -> 
   47    8    88000   5    8    7 8000    7 8000    8   5 FFFF 3401 0000 [q] -> mar/t2   
   48    8    88000   5    8    7    7    7 8000    8   7 FFFF 3401 0000 [[mar]] -> mdr  
   49    8    88000   5    8    7    7    7 8000    8   7 8000 3401 0000 [mdr] -> t4     

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
   50    8    88000   5    8    7    7    7 8000    8   7 8000 3401 0000 [pc] + 1 -> q   
   51    8    88000   5    8    6    7    7 8000    8   7 8000 3401 0000 [q] -> pc       
   21    8    88000   6    8    6    7    7 8000    8   7 8000 3401 0000 --              
   70    8    88000   6    8    6    7    7 8000    8   7 8000 3401 0000 [r_dst] -> t3/t5
   22    8    88000   6    8    6    7    8 8000    8   7 8000 3401 0000 --              

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
  148    8    88000   6    8    6    7    8 8000    8   7 8000 3401 0000 [t4] -> t4      
   23    8    88000   6    8    6    7    8 8000    8   7 8000 3401 0000 --              
  120    8    88000   6    8    6    7    8 8000    8   7 8000 3401 0000 [t4] -> r_dst   
   24    8 80008000   6    8    6    7    8 8000    8   7 8000 3401 0001 --              
   26    8 80008000   6    8    6    7    8 8000    8   7 8000 3401 0001 --              

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
  800    8 80008000   6    8    6    7    8 8000    8   7 8000 3401 0001 --              
  803    8 80008000   6    8    6    7    8 8000    8   7 8000 3401 0001 --              
   starting instruction 5
    0    8 80008000   6    8    6    7    8 8000    8   7 8000 3401 0001 [pc]-> mar      
    1    8 80008000   6    8    6    7    8 8000    8   6 8000 3401 0001 [[mar]]-> mdr   
    2    8 80008000   6    8    6    7    8 8000    8   6    0 3401 0001 [mdr] -> ir     

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
    3    8 80008000   6    8    6    7    8 8000    8   6    0    0 0001 [pc]+1 -> q     
    4    8 80008000   6    8    7    7    8 8000    8   6    0    0 0001 [q] -> pc       
  300    8 80008000   7    8    7    7    8 8000    8   6    0    0 0001 --              
  301    8 80008000   7    8    7    7    8 8000    8   6    0    0 0001 --              
    5    8 80008000   7    8    7    7    8 8000    8   6    0    0 0001 --              

   st   ac    x  sp  pc   t1    q   t2   t3   t4   t5 mar  mdr   ir cvzn reg xfer
    6    8 80008000   7    8    7    7    8 8000    8   6    0    0 0001 --              
   10    8 80008000   7    8    7    7    8 8000    8   6    0    0 0001 --              
  test 1: Halt instruction executed 
  Hex/Decimal memory dump (least significant word on left)
  Only lines with at least one nonzero value printed
     0/   0. : ( 3207/ 12807.)( 3004/ 12292.)( 3034/ 12340.)( 3028/ 12328.)
     4/   4. : ( 3401/ 13313.)( FFFF/    -1.)(    0/     0.)( 8000/-32768.)
     8/   8. : (    4/     4.)(    0/     0.)(    0/     0.)(    0/     0.)
