良積:混合訊號積體電路先進性能評估系統 
Yield_Integral: An Advanced Performance Evaluation System 
for Mixed-Signal Integrated Circuits 
計畫編號︰ NSC 94-2215-E-008-025- 
執行期限︰ 94/8/1~95/7/31 
計畫主持人︰ 陳竹一  副教授  中央大學 電機系 
 
一､ 中英文摘要 
本計劃完成下列工作： 
（1）蝠翼:用於晶圓圖特徵化與產生之歸納
模型   
在製程變動的情況，晶片的良率會因為
在晶圓上不同的位置下，會有不同的特徵。
這些因製程而導致良率變化的特色，從晶圓
圖的觀點來觀察是最容易了解的。 
    在 這 篇 報 告 中 ， 我 們 會 以 晶 圓 上
Bat-Wing Yield 變化的特色為基楚來提出一
個具有空間相關性晶圓圖產生器並且是可
以產生群聚的現象，同時也建構出一個快速
分析群聚現象位置和大小的方法。 
 
（2）通用串列匯流排(USB)傳輸品質統計分
析器 
 本篇報告主要是在探討時序抖動與信
號偏移對於高速序列傳輸電路傳輸品質的
影響。 
報告中使用統計分析的方法架構出一
個以 USB 2.0 規格為基礎的電路模型，以此
來探討時序抖動與信號偏移對 USB2.0 電路
信號傳輸品質的影響。並且更深入的探討時
間誤差組成比例的不同所造成的影響。 
    除此之外，本論文也同時使用位元錯誤
率測試(BERT)的方式，來驗證 TQ 函數的可
行性。 
 
 (3) 使用空間相關性分析之雙級運算放大
器佈局 
傳統在做電路模擬分析時，往往將元件
參數彼此間的變動視為獨立而不相關，但是
電路在晶圓廠製造過程中，電晶體彼此間的
參數變動會有某種程度的關聯性；故本論文
主要是建立一個：引入元件參數彼此間有空
間相關性的模擬方式，來分析雙級運算放大
器效能的表現，並藉由此方法來找尋類比電
路在佈局時電晶體最佳的擺放位置。 
 
 (4) 交換式電容差和調變器的疊代式空間
相關性最佳化 
當技術進入 90nm 之後，製程的變動愈
來愈嚴重，而晶片設計卻趨向低電壓、低功
率和高時脈，使得電路必需有更佳容忍度。
在本論文中，假設電路元件之間的空間相關
性，是可以控制的情形下，來探討相關性的
最佳化和容忍度的加強。本論文提出疊代式
的空間相關性最佳化，在數次的電路模擬
中，利用效能參數和元件參數空間的轉換，
抽取出元件相關係數矩陣。模擬的結果顯
示，一個串疊 2-1-1 的差和調變器，在理想
條件下的 ENOB 為 13.32bit，如果其元件有
理想值 5%的標準差變動量，將使得 ENOB
有 0.7bit 的標準差，當調變器應用了最佳化
後，標準差會降為 0.12bit，總共減少了
82.86%的變動。  
 
關鍵詞︰晶圓分布圖﹐良率預估﹐設計規格﹐
測試規格﹐製造能力﹐製程變動﹐良率分析﹐
規格轉換﹐蒙地卡羅方法﹐容限分析 
 
Abstract 
  We have accomplished the following 
works: 
(1) "Bat-Wing: An Inductive Model for 
Wafer Map Characterization and 
Generation," published in 17th VLSI 
Design/CAD Symp., 2006: 
Under the process variation, the yield of 
the chips which are at the different locations 
with different characterization is in the same 
wafer. Because of the characterization of the 
yield of the process variation, it is the easiest 
observation from the viewpoint of the 
種不利的因素皆使得生產成本愈來愈高。對
製造商而言﹐能預估一個產品的生產良率是
非常重要的事情；在策略上﹐良率預估可用
來評估一個產品是否可經濟地適用在某種
先進的製造技術上。在實際的應用中﹐良率
預估更可用來評估一筆訂單所需的晶圓數､
生產時間､流程及單價。錯誤的預估﹐不僅
會使得生產力下降﹐亦使得生產成本增加。
事實上﹐良率預估應是決定價格的中心。 
隨著半導體製程之進步﹐六吋晶圓廠
次微米製程已逐步為八吋晶圓廠深次微米
製程所取代﹐亦有晶圓廠準備以十二吋晶圓
生產﹐由於技術的演進﹐衝擊著現有模擬模
型的適用性﹔產能的擴充影響產銷結構﹐價
格是一因素﹐IC 品質未來不只影響價格﹐
亦是產品立足於國際市場的基石。再者﹐目
前國內於科學園區內﹐預計有三十幾座十二
吋晶圓廠 ﹐未來幾年內台灣即將成為世界
三大半導體製造中心﹐世界第一大專業代工
中心，月產量超過數十億顆待測晶粒﹐生產
線測試的需求必定大增﹐是以不論是業界或
學界皆有興趣於新的測試法則 。 IC 的開
發流程﹐從設計､製造到測試﹐以往人力物
力的投資於改進和縮短設計和製造流程﹐相
對的在測試流程也需要受到同等的重視﹐如
何在最經濟的條件下﹐增進產品的品質達到
｀零瑕疵＇﹐也同時提升產品的競爭力﹐是
一個重要課題。由經驗式或由理論值推知﹐
增加測試的深度∕程度（亦即﹐測試品質､
障礙涵蓋率）比加強製程良率有效﹐更精確
的時序障礙模型﹐如延遲障礙﹐須要受到正
視。 
對以智財單元(IP)為基礎之系統晶片
設計，不僅僅是事前要經過實體矽晶驗證
(Silicon proved)，亦要能事後保固偵錯
(Silicon diagnostic)，某智財單元即使是製作
過無數次沒問題，也不能保證下一次一定沒
問題，所以對智財單元的擁有者而言，具有
矽晶偵錯和故障分析的能力是很重要的。晶
片製造完成後，各個智財單元如何進行矽晶
偵錯端賴於可測試性設計 (Design for 
testability)技術的應用與一組完善的測試圖
樣(Test patterns)，以及完備的測試儀器與設
備；尤其是分析軟體系統以良率評估與偵測
瑕疵和統計技術以擷獲資訊，更是不可或缺
的關鍵。矽晶偵錯更可利用設計階段所推導
的驗證測試圖樣及特殊電路，亦可根據驗證
所需，擷取參數，相互驗證。 
再者，由於隨著元件速度的增進和自
動測試設備(ATE)速度進步的遲緩，導致主
要的良率損失[1-ii]。以 1999 年為例，就已
遭逢自動測試設備不夠精確而導致良率損
失 10%以上。亦有研究[6]報告指出，針對
RAMBUS 產品而言，自動測試設備精確
度，每增進 1ps (picosecond)，每年可節省 1
百萬美元。是以測試分析與測試防護帶問題
亦是值得研究的課題以利提昇品質和降低
成本。自動測試設備雖愈來愈貴，然而，不
僅不夠精確(比起待測電路)，針測腳位數、
耗電功率、混合訊號、甚至於 RF 電路，皆
使得自動測試設備愈來愈貴且愈來愈難設
計，也相對來說愈來愈不夠用，徒增整體的
生產成本。 
測試工程師的終極夢想是晶圓測試
(Wafer-level testing)與預燒(Burn-In)，因為在
晶圓測試與預燒總是比單一個晶片來得經
濟省事。是以晶圓測試資料之分析，愈來愈
凸顯其重要性。近年來晶圓測試與預燒的技
術日益成熟，在國內現在已經有公司成立。
除此之外，今年應有十二吋晶圓廠啟用，相
對於八吋晶圓而言，十二吋晶圓製程分佈愈
顯寬大，製程控制愈益困難，而品質與良率
愈益受到挑戰。 
本計畫為“良積:混合訊號積體電路先
進性能評估系統＂,計畫目的希望能開發一
自動且整合之容限分析系統，用來探索空間
相關性對電路性能的影響，亦即，研究在先
進製程中製程變動的效應。本計畫亦希望能
為實體層設計時，提出一新穎的元件佈置方
法，以達到混合訊號積體電路設計高速、高
精確度、高良率、高品質的需求。研究中，
將以諸如可製造度、可重製度以及可靠度等
多面關點來探討，起因於奈米技術超大的製
程變動，其中需考量製程、元件、電路結構
和操作環境等因素。 
在此容限分析系統中，吾人將開發並整
合 7 個子系統和核心，同時亦設計電阻串、
