TimeQuest Timing Analyzer report for radioberry
Thu Apr 21 20:13:31 2016
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ad9866_clk'
 12. Slow 1200mV 85C Model Setup: 'spi_sck'
 13. Slow 1200mV 85C Model Setup: 'clk_10mhz'
 14. Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 15. Slow 1200mV 85C Model Hold: 'spi_sck'
 16. Slow 1200mV 85C Model Hold: 'ad9866_clk'
 17. Slow 1200mV 85C Model Hold: 'clk_10mhz'
 18. Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 19. Slow 1200mV 85C Model Recovery: 'spi_sck'
 20. Slow 1200mV 85C Model Recovery: 'clk_10mhz'
 21. Slow 1200mV 85C Model Recovery: 'ad9866_clk'
 22. Slow 1200mV 85C Model Removal: 'ad9866_clk'
 23. Slow 1200mV 85C Model Removal: 'spi_sck'
 24. Slow 1200mV 85C Model Removal: 'clk_10mhz'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'ad9866_clk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'spi_sck'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_10mhz'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. MTBF Summary
 36. Synchronizer Summary
 37. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
 38. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
 39. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
 40. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
 41. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
 42. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
 43. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
 44. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
 45. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
 46. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
 47. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
 48. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
 49. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
 50. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
 51. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
 52. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
 53. Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
 54. Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
 55. Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
 56. Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
 57. Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
 58. Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
 59. Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
 60. Slow 1200mV 0C Model Fmax Summary
 61. Slow 1200mV 0C Model Setup Summary
 62. Slow 1200mV 0C Model Hold Summary
 63. Slow 1200mV 0C Model Recovery Summary
 64. Slow 1200mV 0C Model Removal Summary
 65. Slow 1200mV 0C Model Minimum Pulse Width Summary
 66. Slow 1200mV 0C Model Setup: 'ad9866_clk'
 67. Slow 1200mV 0C Model Setup: 'spi_sck'
 68. Slow 1200mV 0C Model Setup: 'clk_10mhz'
 69. Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 70. Slow 1200mV 0C Model Hold: 'spi_sck'
 71. Slow 1200mV 0C Model Hold: 'ad9866_clk'
 72. Slow 1200mV 0C Model Hold: 'clk_10mhz'
 73. Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 74. Slow 1200mV 0C Model Recovery: 'clk_10mhz'
 75. Slow 1200mV 0C Model Recovery: 'spi_sck'
 76. Slow 1200mV 0C Model Recovery: 'ad9866_clk'
 77. Slow 1200mV 0C Model Removal: 'ad9866_clk'
 78. Slow 1200mV 0C Model Removal: 'spi_sck'
 79. Slow 1200mV 0C Model Removal: 'clk_10mhz'
 80. Slow 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'
 81. Slow 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'
 82. Slow 1200mV 0C Model Minimum Pulse Width: 'spi_sck'
 83. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Propagation Delay
 89. Minimum Propagation Delay
 90. MTBF Summary
 91. Synchronizer Summary
 92. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
 93. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
 94. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
 95. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
 96. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
 97. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
 98. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
 99. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
100. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
101. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
102. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
103. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
104. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
105. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
106. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
107. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
108. Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
109. Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
110. Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
111. Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
112. Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
113. Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
114. Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
115. Fast 1200mV 0C Model Setup Summary
116. Fast 1200mV 0C Model Hold Summary
117. Fast 1200mV 0C Model Recovery Summary
118. Fast 1200mV 0C Model Removal Summary
119. Fast 1200mV 0C Model Minimum Pulse Width Summary
120. Fast 1200mV 0C Model Setup: 'ad9866_clk'
121. Fast 1200mV 0C Model Setup: 'spi_sck'
122. Fast 1200mV 0C Model Setup: 'clk_10mhz'
123. Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
124. Fast 1200mV 0C Model Hold: 'spi_sck'
125. Fast 1200mV 0C Model Hold: 'ad9866_clk'
126. Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
127. Fast 1200mV 0C Model Hold: 'clk_10mhz'
128. Fast 1200mV 0C Model Recovery: 'spi_sck'
129. Fast 1200mV 0C Model Recovery: 'clk_10mhz'
130. Fast 1200mV 0C Model Recovery: 'ad9866_clk'
131. Fast 1200mV 0C Model Removal: 'spi_sck'
132. Fast 1200mV 0C Model Removal: 'ad9866_clk'
133. Fast 1200mV 0C Model Removal: 'clk_10mhz'
134. Fast 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'
135. Fast 1200mV 0C Model Minimum Pulse Width: 'spi_sck'
136. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'
137. Fast 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'
138. Setup Times
139. Hold Times
140. Clock to Output Times
141. Minimum Clock to Output Times
142. Propagation Delay
143. Minimum Propagation Delay
144. MTBF Summary
145. Synchronizer Summary
146. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
147. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
148. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
149. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
150. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
151. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
152. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
153. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
154. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
155. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
156. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
157. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
158. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
159. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
160. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
161. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
162. Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
163. Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
164. Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
165. Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
166. Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
167. Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
168. Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
169. Multicorner Timing Analysis Summary
170. Setup Times
171. Hold Times
172. Clock to Output Times
173. Minimum Clock to Output Times
174. Progagation Delay
175. Minimum Progagation Delay
176. Board Trace Model Assignments
177. Input Transition Times
178. Slow Corner Signal Integrity Metrics
179. Fast Corner Signal Integrity Metrics
180. Setup Transfers
181. Hold Transfers
182. Recovery Transfers
183. Removal Transfers
184. Report TCCS
185. Report RSKM
186. Unconstrained Paths
187. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; radioberry                                                      ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C25E144C8                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.57        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  21.4%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; ad9866_clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866_clk }                       ;
; clk_10mhz                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_10mhz }                        ;
; spi_sck                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_sck }                          ;
; spi_slave:spi_slave_rx_inst|done ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_slave:spi_slave_rx_inst|done } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 106.81 MHz ; 106.81 MHz      ; ad9866_clk ;      ;
; 141.4 MHz  ; 141.4 MHz       ; spi_sck    ;      ;
; 204.08 MHz ; 204.08 MHz      ; clk_10mhz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -13.226 ; -26995.670    ;
; spi_sck                          ; -5.464  ; -598.547      ;
; clk_10mhz                        ; -4.444  ; -240.105      ;
; spi_slave:spi_slave_rx_inst|done ; -1.583  ; -107.407      ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; spi_sck                          ; -0.411 ; -8.998        ;
; ad9866_clk                       ; 0.035  ; 0.000         ;
; clk_10mhz                        ; 0.454  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.750  ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; spi_sck    ; -2.412 ; -476.843         ;
; clk_10mhz  ; -2.408 ; -69.678          ;
; ad9866_clk ; -1.963 ; -198.799         ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; ad9866_clk ; 1.387 ; 0.000            ;
; spi_sck    ; 1.525 ; 0.000            ;
; clk_10mhz  ; 2.844 ; 0.000            ;
+------------+-------+------------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -4.000 ; -13057.928    ;
; spi_slave:spi_slave_rx_inst|done ; -4.000 ; -322.915      ;
; spi_sck                          ; -3.201 ; -527.898      ;
; clk_10mhz                        ; -3.000 ; -127.908      ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866_clk'                                                                                                                            ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node                                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -13.226 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.226 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.640     ;
; -13.191 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.603     ;
; -13.191 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.603     ;
; -13.191 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.603     ;
; -13.191 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.603     ;
; -13.191 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.603     ;
; -13.191 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.603     ;
; -13.191 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.603     ;
; -13.191 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.603     ;
; -13.191 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.603     ;
; -13.191 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.603     ;
; -13.191 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.603     ;
; -13.191 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.603     ;
; -13.191 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.603     ;
; -13.191 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.603     ;
; -13.080 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.080 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.494     ;
; -13.065 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.065 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.479     ;
; -13.045 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.457     ;
; -13.045 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.457     ;
; -13.045 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.457     ;
; -13.045 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.457     ;
; -13.045 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.457     ;
; -13.045 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.457     ;
; -13.045 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.457     ;
; -13.045 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.457     ;
; -13.045 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.457     ;
; -13.045 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.457     ;
; -13.045 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.457     ;
; -13.045 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.457     ;
; -13.045 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.457     ;
; -13.045 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.457     ;
; -13.030 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.442     ;
; -13.030 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.442     ;
; -13.030 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.442     ;
; -13.030 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.442     ;
; -13.030 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.442     ;
; -13.030 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.442     ;
; -13.030 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.442     ;
; -13.030 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.442     ;
; -13.030 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.442     ;
; -13.030 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.442     ;
; -13.030 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.442     ;
; -13.030 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.442     ;
; -13.030 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.442     ;
; -13.030 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.421      ; 14.442     ;
; -12.934 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.348     ;
; -12.934 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.348     ;
; -12.934 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.348     ;
; -12.934 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.423      ; 14.348     ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_sck'                                                                                                                   ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.464 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.049      ; 6.534      ;
; -5.354 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.523      ;
; -5.354 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.523      ;
; -5.354 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.523      ;
; -5.354 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.523      ;
; -5.354 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.523      ;
; -5.354 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.523      ;
; -5.185 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.049      ; 6.255      ;
; -5.180 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 6.028      ;
; -5.180 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 6.028      ;
; -5.180 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 6.028      ;
; -5.180 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 6.028      ;
; -5.180 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 6.028      ;
; -5.180 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 6.028      ;
; -5.180 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 6.028      ;
; -5.180 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 6.028      ;
; -5.180 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 6.028      ;
; -5.180 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 6.028      ;
; -5.159 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 6.057      ;
; -5.159 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 6.057      ;
; -5.159 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 6.057      ;
; -5.159 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 6.057      ;
; -5.159 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 6.057      ;
; -5.159 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 6.057      ;
; -5.159 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 6.057      ;
; -5.159 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 6.057      ;
; -5.159 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 6.057      ;
; -5.159 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 6.057      ;
; -5.148 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.049      ; 6.218      ;
; -5.138 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 6.072      ;
; -5.138 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 6.072      ;
; -5.138 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 6.072      ;
; -5.138 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 6.072      ;
; -5.138 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 6.072      ;
; -5.138 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 6.072      ;
; -5.138 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 6.072      ;
; -5.138 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 6.072      ;
; -5.075 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.244      ;
; -5.075 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.244      ;
; -5.075 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.244      ;
; -5.075 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.244      ;
; -5.075 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.244      ;
; -5.075 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.244      ;
; -5.049 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.049      ; 6.119      ;
; -5.038 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.207      ;
; -5.038 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.207      ;
; -5.038 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.207      ;
; -5.038 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.207      ;
; -5.038 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.207      ;
; -5.038 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.207      ;
; -4.939 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.108      ;
; -4.939 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.108      ;
; -4.939 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.108      ;
; -4.939 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.108      ;
; -4.939 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.108      ;
; -4.939 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.148      ; 6.108      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.749      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.749      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.749      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.749      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.749      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.749      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.749      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.749      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.749      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.749      ;
; -4.880 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.778      ;
; -4.880 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.778      ;
; -4.880 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.778      ;
; -4.880 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.778      ;
; -4.880 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.778      ;
; -4.880 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.778      ;
; -4.880 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.778      ;
; -4.880 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.778      ;
; -4.880 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.778      ;
; -4.880 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.778      ;
; -4.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.712      ;
; -4.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.712      ;
; -4.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.712      ;
; -4.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.712      ;
; -4.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.712      ;
; -4.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.712      ;
; -4.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.712      ;
; -4.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.712      ;
; -4.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.712      ;
; -4.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.173     ; 5.712      ;
; -4.859 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 5.793      ;
; -4.859 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 5.793      ;
; -4.859 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 5.793      ;
; -4.859 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 5.793      ;
; -4.859 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 5.793      ;
; -4.859 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 5.793      ;
; -4.859 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 5.793      ;
; -4.859 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.087     ; 5.793      ;
; -4.843 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.741      ;
; -4.843 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.741      ;
; -4.843 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.741      ;
; -4.843 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.741      ;
; -4.843 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.741      ;
; -4.843 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.741      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_10mhz'                                                                                                                                                       ;
+--------+----------------------------------------------------+----------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -4.444 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.517      ;
; -4.444 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.517      ;
; -4.444 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.517      ;
; -4.444 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.517      ;
; -4.444 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.517      ;
; -4.444 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.517      ;
; -4.444 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.517      ;
; -4.444 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.517      ;
; -4.227 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.300      ;
; -4.227 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.300      ;
; -4.227 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.300      ;
; -4.227 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.300      ;
; -4.227 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.300      ;
; -4.227 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.300      ;
; -4.227 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.300      ;
; -4.227 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.300      ;
; -4.101 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.174      ;
; -4.101 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.174      ;
; -4.101 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.174      ;
; -4.101 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.174      ;
; -4.101 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.174      ;
; -4.101 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.174      ;
; -4.101 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.174      ;
; -4.101 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.174      ;
; -4.091 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.164      ;
; -4.091 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.164      ;
; -4.091 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.164      ;
; -4.091 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.164      ;
; -4.091 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.164      ;
; -4.091 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.164      ;
; -4.091 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.164      ;
; -4.091 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 4.164      ;
; -3.975 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_state.1        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.901     ; 4.065      ;
; -3.961 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[0]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 4.024      ;
; -3.961 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[1]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 4.024      ;
; -3.961 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[2]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 4.024      ;
; -3.961 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[3]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 4.024      ;
; -3.961 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[12]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 4.024      ;
; -3.961 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[13]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 4.024      ;
; -3.961 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[14]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 4.024      ;
; -3.961 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[15]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 4.024      ;
; -3.900 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.085     ; 4.816      ;
; -3.893 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.966      ;
; -3.893 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.966      ;
; -3.893 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.966      ;
; -3.893 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.966      ;
; -3.893 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.966      ;
; -3.893 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.966      ;
; -3.893 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.966      ;
; -3.893 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.966      ;
; -3.760 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.833      ;
; -3.760 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.833      ;
; -3.760 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.833      ;
; -3.760 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.833      ;
; -3.760 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.833      ;
; -3.760 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.833      ;
; -3.760 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.833      ;
; -3.760 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.918     ; 3.833      ;
; -3.750 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_state.1        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.901     ; 3.840      ;
; -3.731 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[0]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.794      ;
; -3.731 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[1]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.794      ;
; -3.731 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[2]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.794      ;
; -3.731 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[3]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.794      ;
; -3.731 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[12]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.794      ;
; -3.731 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[13]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.794      ;
; -3.731 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[14]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.794      ;
; -3.731 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[15]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.794      ;
; -3.681 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.085     ; 4.597      ;
; -3.646 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[4]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.068     ; 4.579      ;
; -3.646 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[5]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.068     ; 4.579      ;
; -3.646 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[6]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.068     ; 4.579      ;
; -3.646 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[7]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.068     ; 4.579      ;
; -3.646 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[8]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.068     ; 4.579      ;
; -3.646 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[9]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.068     ; 4.579      ;
; -3.646 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[10]       ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.068     ; 4.579      ;
; -3.646 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[11]       ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.068     ; 4.579      ;
; -3.641 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.085     ; 4.557      ;
; -3.640 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.085     ; 4.556      ;
; -3.624 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_state.1        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.901     ; 3.714      ;
; -3.614 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_state.1        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.901     ; 3.704      ;
; -3.604 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[0]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.667      ;
; -3.604 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[1]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.667      ;
; -3.604 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[2]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.667      ;
; -3.604 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[3]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.667      ;
; -3.604 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[12]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.667      ;
; -3.604 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[13]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.667      ;
; -3.604 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[14]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.667      ;
; -3.604 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[15]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.667      ;
; -3.587 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.085     ; 4.503      ;
; -3.582 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[0]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.645      ;
; -3.582 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[1]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.645      ;
; -3.582 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[2]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.645      ;
; -3.582 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[3]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.645      ;
; -3.582 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[12]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.645      ;
; -3.582 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[13]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.645      ;
; -3.582 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[14]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.645      ;
; -3.582 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[15]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.928     ; 3.645      ;
; -3.535 ; prev_gain[1]                                       ; ad9866:ad9866_inst|dut2_data[4]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.069     ; 4.467      ;
; -3.535 ; prev_gain[1]                                       ; ad9866:ad9866_inst|dut2_data[5]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.069     ; 4.467      ;
; -3.535 ; prev_gain[1]                                       ; ad9866:ad9866_inst|dut2_data[6]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.069     ; 4.467      ;
+--------+----------------------------------------------------+----------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                     ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; -1.583 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.550     ; 1.775      ;
; -1.565 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.516     ; 1.791      ;
; -1.545 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.516     ; 1.771      ;
; -1.534 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.516     ; 1.760      ;
; -1.534 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.516     ; 1.760      ;
; -1.498 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.516     ; 1.724      ;
; -1.457 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.533     ; 1.666      ;
; -1.386 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.383     ; 1.994      ;
; -1.290 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.550     ; 1.482      ;
; -1.260 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.550     ; 1.452      ;
; -1.252 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.531     ; 1.463      ;
; -1.247 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.550     ; 1.439      ;
; -1.241 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.550     ; 1.433      ;
; -1.240 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.550     ; 1.432      ;
; -1.235 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.550     ; 1.427      ;
; -1.234 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.614     ; 1.611      ;
; -1.232 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.516     ; 1.458      ;
; -1.228 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.550     ; 1.420      ;
; -1.222 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.466     ; 1.498      ;
; -1.217 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.555     ; 1.404      ;
; -1.215 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.555     ; 1.402      ;
; -1.212 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.555     ; 1.399      ;
; -1.212 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.531     ; 1.423      ;
; -1.211 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.466     ; 1.487      ;
; -1.209 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.466     ; 1.485      ;
; -1.205 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.555     ; 1.392      ;
; -1.202 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.516     ; 1.428      ;
; -1.201 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.514     ; 1.429      ;
; -1.199 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.466     ; 1.475      ;
; -1.196 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.514     ; 1.424      ;
; -1.195 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.531     ; 1.406      ;
; -1.193 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.466     ; 1.469      ;
; -1.193 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.466     ; 1.469      ;
; -1.191 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.466     ; 1.467      ;
; -1.191 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.516     ; 1.417      ;
; -1.189 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.466     ; 1.465      ;
; -1.188 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.466     ; 1.464      ;
; -1.187 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.516     ; 1.413      ;
; -1.186 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.466     ; 1.462      ;
; -1.179 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.533     ; 1.388      ;
; -1.170 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.461     ; 1.451      ;
; -1.156 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.533     ; 1.365      ;
; -1.154 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.533     ; 1.363      ;
; -1.141 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.531     ; 1.352      ;
; -1.132 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.514     ; 1.360      ;
; -1.129 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.461     ; 1.410      ;
; -1.128 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.514     ; 1.356      ;
; -1.127 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.514     ; 1.355      ;
; -1.126 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.360     ; 1.757      ;
; -1.120 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.514     ; 1.348      ;
; -1.116 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.514     ; 1.344      ;
; -1.110 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.299     ; 1.802      ;
; -1.105 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.516     ; 1.331      ;
; -1.088 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.299     ; 1.780      ;
; -1.008 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.616     ; 1.383      ;
; -0.981 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.388     ; 1.584      ;
; -0.964 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.362     ; 1.593      ;
; -0.948 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.616     ; 1.323      ;
; -0.927 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.343     ; 1.575      ;
; -0.925 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.616     ; 1.300      ;
; -0.919 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.614     ; 1.296      ;
; -0.913 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.294     ; 1.610      ;
; -0.912 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.614     ; 1.289      ;
; -0.906 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.514     ; 1.134      ;
; -0.901 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.555     ; 1.088      ;
; -0.896 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.555     ; 1.083      ;
; -0.894 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.614     ; 1.271      ;
; -0.892 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.555     ; 1.079      ;
; -0.891 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.614     ; 1.268      ;
; -0.888 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.555     ; 1.075      ;
; -0.886 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.343     ; 1.534      ;
; -0.858 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.514     ; 1.086      ;
; -0.840 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.461     ; 1.121      ;
; -0.838 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.514     ; 1.066      ;
; -0.835 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.461     ; 1.116      ;
; -0.829 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.360     ; 1.460      ;
; -0.828 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.461     ; 1.109      ;
; -0.827 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.461     ; 1.108      ;
; -0.827 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.461     ; 1.108      ;
; -0.826 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.461     ; 1.107      ;
; -0.814 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.343     ; 1.462      ;
; -0.791 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.461     ; 1.072      ;
; -0.786 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.461     ; 1.067      ;
; -0.739 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.343     ; 1.387      ;
; -0.729 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.616     ; 1.104      ;
; -0.726 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.388     ; 1.329      ;
; -0.723 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.614     ; 1.100      ;
; -0.704 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.616     ; 1.079      ;
; -0.701 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.388     ; 1.304      ;
; -0.695 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.616     ; 1.070      ;
; -0.665 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.388     ; 1.268      ;
; -0.653 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.362     ; 1.282      ;
; -0.635 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.343     ; 1.283      ;
; -0.622 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.343     ; 1.270      ;
; -0.611 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.510     ; 1.092      ;
; -0.610 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.294     ; 1.307      ;
; -0.604 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.294     ; 1.301      ;
; -0.602 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.294     ; 1.299      ;
; -0.577 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.294     ; 1.274      ;
; -0.521 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.388     ; 1.124      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_sck'                                                                                                                                                                                                                                  ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.411 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.121      ; 4.255      ;
; -0.410 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.114      ; 4.249      ;
; -0.410 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.114      ; 4.249      ;
; -0.265 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.797      ; 4.077      ;
; -0.264 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.790      ; 4.071      ;
; -0.264 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.790      ; 4.071      ;
; -0.256 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.503      ; 3.750      ;
; -0.255 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.740      ; 4.030      ;
; -0.254 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.733      ; 4.024      ;
; -0.254 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.733      ; 4.024      ;
; -0.228 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 4.121      ; 3.938      ;
; -0.227 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.050      ; 4.368      ;
; -0.226 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.043      ; 4.362      ;
; -0.226 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.043      ; 4.362      ;
; -0.225 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 4.114      ; 3.934      ;
; -0.225 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 4.114      ; 3.934      ;
; -0.176 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.981      ; 4.307      ;
; -0.176 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.981      ; 4.307      ;
; -0.176 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.981      ; 4.307      ;
; -0.176 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.981      ; 4.307      ;
; -0.173 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.971      ; 4.300      ;
; -0.173 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.971      ; 4.300      ;
; -0.173 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.971      ; 4.300      ;
; -0.173 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.971      ; 4.300      ;
; -0.160 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.610      ; 3.952      ;
; -0.160 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.610      ; 3.952      ;
; -0.160 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.610      ; 3.952      ;
; -0.160 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.610      ; 3.952      ;
; -0.154 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.595      ; 3.943      ;
; -0.154 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.595      ; 3.943      ;
; -0.154 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.595      ; 3.943      ;
; -0.154 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.595      ; 3.943      ;
; -0.147 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.982      ; 4.337      ;
; -0.147 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.982      ; 4.337      ;
; -0.147 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.982      ; 4.337      ;
; -0.147 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.982      ; 4.337      ;
; -0.145 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.574      ; 3.932      ;
; -0.141 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.461      ; 3.823      ;
; -0.133 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.503      ; 3.873      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.546      ; 3.942      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.986      ; 4.381      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.986      ; 4.381      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.986      ; 4.381      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.986      ; 4.381      ;
; -0.091 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.574      ; 3.986      ;
; -0.090 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.574      ; 3.987      ;
; -0.080 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.461      ; 3.884      ;
; -0.080 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.981      ; 3.903      ;
; -0.080 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.981      ; 3.903      ;
; -0.080 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.981      ; 3.903      ;
; -0.080 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.981      ; 3.903      ;
; -0.074 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.461      ; 3.890      ;
; -0.062 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.971      ; 3.911      ;
; -0.062 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.971      ; 3.911      ;
; -0.062 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.971      ; 3.911      ;
; -0.062 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.971      ; 3.911      ;
; -0.059 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.797      ; 3.783      ;
; -0.056 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.719      ; 4.165      ;
; -0.056 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.719      ; 4.165      ;
; -0.056 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.719      ; 4.165      ;
; -0.056 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.719      ; 4.165      ;
; -0.056 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 4.050      ; 4.039      ;
; -0.056 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.790      ; 3.779      ;
; -0.056 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.790      ; 3.779      ;
; -0.053 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 4.043      ; 4.035      ;
; -0.053 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 4.043      ; 4.035      ;
; -0.051 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.982      ; 3.933      ;
; -0.051 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.982      ; 3.933      ;
; -0.051 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.982      ; 3.933      ;
; -0.051 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.982      ; 3.933      ;
; -0.047 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.885      ; 4.340      ;
; -0.047 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.885      ; 4.340      ;
; -0.047 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.885      ; 4.340      ;
; -0.047 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.885      ; 4.340      ;
; -0.045 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.740      ; 3.740      ;
; -0.042 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.733      ; 3.736      ;
; -0.042 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.733      ; 3.736      ;
; -0.031 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.540      ; 4.012      ;
; -0.031 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[2]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.540      ; 4.012      ;
; -0.031 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.540      ; 4.012      ;
; -0.031 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.540      ; 4.012      ;
; -0.031 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[0]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.540      ; 4.012      ;
; -0.031 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[1]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.540      ; 4.012      ;
; -0.031 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[2]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.540      ; 4.012      ;
; -0.031 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[4]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.540      ; 4.012      ;
; -0.026 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.610      ; 3.586      ;
; -0.026 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.610      ; 3.586      ;
; -0.026 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.610      ; 3.586      ;
; -0.026 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.610      ; 3.586      ;
; -0.021 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.595      ; 3.576      ;
; -0.021 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.595      ; 3.576      ;
; -0.021 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.595      ; 3.576      ;
; -0.021 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.595      ; 3.576      ;
; -0.013 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.552      ; 4.042      ;
; -0.013 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.552      ; 4.042      ;
; -0.013 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.552      ; 4.042      ;
; -0.010 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.461      ; 3.954      ;
; -0.007 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.546      ; 4.042      ;
; -0.005 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.546      ; 4.044      ;
; -0.005 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.546      ; 4.044      ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                          ; To Node                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.035 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.953      ; 1.230      ;
; 0.036 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.953      ; 1.231      ;
; 0.040 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.953      ; 1.235      ;
; 0.040 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.953      ; 1.235      ;
; 0.059 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.892      ; 1.193      ;
; 0.061 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10]                       ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.892      ; 1.195      ;
; 0.061 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.892      ; 1.195      ;
; 0.096 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 1.080      ; 1.418      ;
; 0.100 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11]                       ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.892      ; 1.234      ;
; 0.251 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[36]                                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[36]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.550      ; 1.013      ;
; 0.319 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[34]                         ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[34]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.491      ; 1.022      ;
; 0.362 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[10]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.237      ; 0.811      ;
; 0.405 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.185      ; 0.802      ;
; 0.423 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.185      ; 0.820      ;
; 0.437 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.185      ; 0.834      ;
; 0.444 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.302      ; 0.958      ;
; 0.473 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[35]                                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[35]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.550      ; 1.235      ;
; 0.481 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.126      ; 0.819      ;
; 0.485 ; agc_nearclip                                                                                                                       ; agc_nearclip                                                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                      ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                      ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                       ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                           ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                           ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                           ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                       ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                        ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                                ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a9                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a9                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                           ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                 ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a9                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[2]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.237      ; 0.934      ;
; 0.497 ; agc_delaycnt[0]                                                                                                                    ; agc_delaycnt[0]                                                                                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.758      ;
; 0.507 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[7]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.117      ; 0.836      ;
; 0.510 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[16][1]                                                                       ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[17][2]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.776      ;
; 0.515 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[29]                                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[29]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.550      ; 1.277      ;
; 0.515 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.100      ; 0.827      ;
; 0.518 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[1]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.302      ; 1.032      ;
; 0.524 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[5]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.793      ;
; 0.525 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.794      ;
; 0.525 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[10]                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.794      ;
; 0.525 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[9][0]                                                                        ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[10][0]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.793      ;
; 0.525 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[3][0]                                                                        ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[4][0]                                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.794      ;
; 0.526 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[11]                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.795      ;
; 0.526 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[9]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.795      ;
; 0.526 ; receiver:receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                  ; receiver:receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.793      ;
; 0.526 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][0]                                                                        ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[9][0]                                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[14][0]                                                                       ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[15][0]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[6][0]                                                                        ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][0]                                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.793      ;
; 0.526 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][1]                                                                        ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][1]                                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.793      ;
; 0.527 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9]    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[9]                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.794      ;
; 0.528 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.794      ;
; 0.528 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6]    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[6]                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.795      ;
; 0.528 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7]    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[7]                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.794      ;
; 0.528 ; receiver:receiver_inst|cordic:cordic_inst|Z[4][1]                                                                                  ; receiver:receiver_inst|cordic:cordic_inst|Z[5][1]                                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.794      ;
; 0.529 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[3]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.796      ;
; 0.529 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[33]                                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[33]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.550      ; 1.291      ;
; 0.531 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][2]                                                                        ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][2]                                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.797      ;
; 0.534 ; receiver:receiver_inst|firX8R8:fir2|fir256:H|raddr[6]                                                                              ; receiver:receiver_inst|firX8R8:fir2|fir256:H|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~portb_address_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.415      ; 1.203      ;
; 0.535 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rEnd4                                                                       ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.802      ;
; 0.535 ; receiver:receiver_inst|cordic:cordic_inst|Z[5][1]                                                                                  ; receiver:receiver_inst|cordic:cordic_inst|Z[6][1]                                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.801      ;
; 0.536 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[31]                         ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[31]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.491      ; 1.239      ;
; 0.536 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddr                                                                       ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.803      ;
; 0.537 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                           ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.804      ;
; 0.537 ; receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[2].cic_integrator_inst|out_data[14]                               ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[14]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.097      ; 0.846      ;
; 0.539 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[29]                         ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[29]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.491      ; 1.242      ;
; 0.544 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                           ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.811      ;
; 0.545 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]                         ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.491      ; 1.248      ;
; 0.548 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.302      ; 1.062      ;
; 0.549 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[15]                                                                                ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[15]                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.818      ;
; 0.549 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[8]                                                                                 ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[8]                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.817      ;
; 0.549 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.602      ; 1.393      ;
; 0.550 ; transmitter:transmitter_inst|CicInterpM5:in2|x1[19]                                                                                ; transmitter:transmitter_inst|CicInterpM5:in2|dx1[19]                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.819      ;
; 0.551 ; receiver:receiver_inst|cordic:cordic_inst|Z[0][0]                                                                                  ; receiver:receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.817      ;
; 0.551 ; transmitter:transmitter_inst|CicInterpM5:in2|q0[7]                                                                                 ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[7]                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.818      ;
; 0.551 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[34]                                     ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[34]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.819      ;
; 0.551 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[0]                                      ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[0]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.818      ;
; 0.551 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[35]                                     ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[35]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.819      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_10mhz'                                                                                                                                               ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.758      ;
; 0.502 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.794      ;
; 0.504 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.795      ;
; 0.506 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.797      ;
; 0.559 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.851      ;
; 0.562 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.854      ;
; 0.562 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.854      ;
; 0.569 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 0.859      ;
; 0.700 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.991      ;
; 0.700 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.991      ;
; 0.701 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.992      ;
; 0.701 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.992      ;
; 0.702 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.993      ;
; 0.702 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.993      ;
; 0.702 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.993      ;
; 0.702 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.993      ;
; 0.702 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.993      ;
; 0.706 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.997      ;
; 0.717 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.100      ; 1.029      ;
; 0.737 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.028      ;
; 0.737 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.028      ;
; 0.737 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.028      ;
; 0.737 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.029      ;
; 0.738 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.030      ;
; 0.739 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.031      ;
; 0.740 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.741 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.033      ;
; 0.742 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.742 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.742 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.034      ;
; 0.743 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.100      ; 1.055      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.038      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.040      ;
; 0.749 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.041      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.041      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.042      ;
; 0.752 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.043      ;
; 0.761 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.056      ;
; 0.766 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.797 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.089      ;
; 0.838 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.128      ;
; 0.845 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.137      ;
; 0.954 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.245      ;
; 0.961 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.252      ;
; 0.964 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.256      ;
; 0.965 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.256      ;
; 0.980 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.272      ;
; 0.981 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.273      ;
; 0.984 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.275      ;
; 1.025 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.315      ;
; 1.027 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.317      ;
; 1.036 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.326      ;
; 1.040 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.330      ;
; 1.081 ; counter[0]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.100      ; 1.393      ;
; 1.091 ; counter[11]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.383      ;
; 1.092 ; counter[13]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.384      ;
; 1.092 ; counter[7]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.383      ;
; 1.092 ; counter[9]                                         ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.383      ;
; 1.092 ; counter[15]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.384      ;
; 1.093 ; counter[17]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.385      ;
; 1.094 ; counter[3]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.385      ;
; 1.094 ; counter[5]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.385      ;
; 1.094 ; counter[19]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.386      ;
; 1.094 ; counter[21]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.386      ;
; 1.100 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.392      ;
; 1.100 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.392      ;
; 1.100 ; counter[12]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.392      ;
; 1.101 ; counter[14]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.393      ;
; 1.101 ; counter[2]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.392      ;
; 1.101 ; counter[18]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.393      ;
; 1.102 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.394      ;
; 1.102 ; counter[8]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.393      ;
; 1.102 ; counter[10]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.393      ;
; 1.102 ; counter[16]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.394      ;
; 1.103 ; counter[6]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.394      ;
; 1.103 ; counter[4]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.394      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                     ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.750 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.032      ; 1.024      ;
; 0.752 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.032      ; 1.026      ;
; 0.771 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.032      ; 1.045      ;
; 0.782 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.015     ; 1.009      ;
; 0.812 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.015     ; 1.039      ;
; 0.813 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.015     ; 1.040      ;
; 0.816 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.015     ; 1.043      ;
; 0.849 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.059     ; 1.032      ;
; 0.869 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.059     ; 1.052      ;
; 0.872 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.059     ; 1.055      ;
; 0.900 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.032      ; 1.174      ;
; 0.929 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.178     ; 0.993      ;
; 0.942 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.015     ; 1.169      ;
; 0.945 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.032      ; 1.219      ;
; 0.951 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.032      ; 1.225      ;
; 0.962 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.032      ; 1.236      ;
; 0.992 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.059     ; 1.175      ;
; 1.003 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.015     ; 1.230      ;
; 1.021 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.034     ; 1.229      ;
; 1.039 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.059     ; 1.222      ;
; 1.042 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.015     ; 1.269      ;
; 1.045 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.278     ; 1.009      ;
; 1.050 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.278     ; 1.014      ;
; 1.067 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.277     ; 1.032      ;
; 1.074 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.278     ; 1.038      ;
; 1.096 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.059     ; 1.279      ;
; 1.129 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.032     ; 1.339      ;
; 1.140 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.015     ; 1.367      ;
; 1.207 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.015     ; 1.434      ;
; 1.245 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.032      ; 1.519      ;
; 1.254 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.277     ; 1.219      ;
; 1.254 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.015     ; 1.481      ;
; 1.261 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.277     ; 1.226      ;
; 1.271 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.277     ; 1.236      ;
; 1.282 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.278     ; 1.246      ;
; 1.283 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.277     ; 1.248      ;
; 1.290 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.034     ; 1.498      ;
; 1.292 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.278     ; 1.256      ;
; 1.297 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.093     ; 1.013      ;
; 1.299 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.093     ; 1.015      ;
; 1.311 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.278     ; 1.275      ;
; 1.313 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.059     ; 1.496      ;
; 1.326 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.093     ; 1.042      ;
; 1.326 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.093     ; 1.042      ;
; 1.330 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.093     ; 1.046      ;
; 1.331 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.093     ; 1.047      ;
; 1.337 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.093     ; 1.053      ;
; 1.337 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.144     ; 1.002      ;
; 1.339 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.093     ; 1.055      ;
; 1.350 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.027      ; 1.619      ;
; 1.352 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.027      ; 1.621      ;
; 1.356 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.144     ; 1.021      ;
; 1.358 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.032     ; 1.568      ;
; 1.390 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 1.015      ;
; 1.391 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 1.016      ;
; 1.393 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 1.018      ;
; 1.395 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 1.020      ;
; 1.396 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.144     ; 1.061      ;
; 1.558 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.277     ; 1.523      ;
; 1.579 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 1.242      ;
; 1.598 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.144     ; 1.263      ;
; 1.599 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.161     ; 1.247      ;
; 1.600 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.144     ; 1.265      ;
; 1.602 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.093     ; 1.318      ;
; 1.611 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.144     ; 1.276      ;
; 1.612 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.144     ; 1.277      ;
; 1.619 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.163     ; 1.265      ;
; 1.622 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.144     ; 1.287      ;
; 1.636 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.054     ; 1.824      ;
; 1.638 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.163     ; 1.284      ;
; 1.643 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.093     ; 1.359      ;
; 1.657 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.098     ; 1.368      ;
; 1.663 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.098     ; 1.374      ;
; 1.664 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 1.289      ;
; 1.665 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 1.290      ;
; 1.667 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 1.330      ;
; 1.668 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.161     ; 1.316      ;
; 1.672 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.098     ; 1.383      ;
; 1.672 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 1.335      ;
; 1.674 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.098     ; 1.385      ;
; 1.674 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.163     ; 1.320      ;
; 1.677 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.144     ; 1.342      ;
; 1.678 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.098     ; 1.389      ;
; 1.679 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.098     ; 1.390      ;
; 1.679 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 1.342      ;
; 1.682 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.144     ; 1.347      ;
; 1.685 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.098     ; 1.396      ;
; 1.689 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 1.314      ;
; 1.690 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.161     ; 1.338      ;
; 1.692 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.098     ; 1.403      ;
; 1.693 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 1.318      ;
; 1.699 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.098     ; 1.410      ;
; 1.700 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 1.363      ;
; 1.711 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.098     ; 1.422      ;
; 1.712 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.179     ; 1.342      ;
; 1.719 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.179     ; 1.349      ;
; 1.724 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.161     ; 1.372      ;
; 1.727 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.179     ; 1.357      ;
; 1.730 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.179     ; 1.360      ;
; 1.739 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.179     ; 1.369      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_sck'                                                                                                                                                                                                               ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.412 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.496      ; 3.814      ;
; -2.412 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.496      ; 3.814      ;
; -2.412 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.496      ; 3.814      ;
; -2.412 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.496      ; 3.814      ;
; -2.389 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.512      ; 3.807      ;
; -2.389 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.512      ; 3.807      ;
; -2.389 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.512      ; 3.807      ;
; -2.389 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.512      ; 3.807      ;
; -2.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.539      ; 3.826      ;
; -2.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.539      ; 3.826      ;
; -2.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.539      ; 3.826      ;
; -2.381 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.539      ; 3.826      ;
; -2.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.318      ;
; -2.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.318      ;
; -2.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.318      ;
; -2.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.318      ;
; -2.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.318      ;
; -2.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.318      ;
; -2.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.318      ;
; -2.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.318      ;
; -2.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.318      ;
; -2.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.318      ;
; -2.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.318      ;
; -2.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.318      ;
; -2.316 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a8~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.503      ; 3.857      ;
; -2.299 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.601      ; 3.806      ;
; -2.299 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.601      ; 3.806      ;
; -2.299 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.601      ; 3.806      ;
; -2.299 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.601      ; 3.806      ;
; -2.294 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.607      ; 3.807      ;
; -2.294 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.607      ; 3.807      ;
; -2.294 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.607      ; 3.807      ;
; -2.294 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.607      ; 3.807      ;
; -2.291 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.607      ; 3.804      ;
; -2.291 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.607      ; 3.804      ;
; -2.291 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.607      ; 3.804      ;
; -2.291 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.607      ; 3.804      ;
; -2.287 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a24~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.519      ; 3.844      ;
; -2.285 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.616      ; 3.807      ;
; -2.285 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.616      ; 3.807      ;
; -2.285 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.616      ; 3.807      ;
; -2.285 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.616      ; 3.807      ;
; -2.283 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a32~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.546      ; 3.867      ;
; -2.197 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a40~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.608      ; 3.843      ;
; -2.192 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a20~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.614      ; 3.844      ;
; -2.190 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a16~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.614      ; 3.842      ;
; -2.183 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a4~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.623      ; 3.844      ;
; -2.149 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.677      ; 3.317      ;
; -2.149 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.677      ; 3.317      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.691      ; 3.318      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.775      ; 3.817      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.775      ; 3.817      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.775      ; 3.817      ;
; -2.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.775      ; 3.817      ;
; -2.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.724      ; 3.315      ;
; -2.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.724      ; 3.315      ;
; -2.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.728      ; 3.318      ;
; -2.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.728      ; 3.318      ;
; -2.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.728      ; 3.318      ;
; -2.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.728      ; 3.318      ;
; -2.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.728      ; 3.318      ;
; -2.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.728      ; 3.318      ;
; -2.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.728      ; 3.318      ;
; -2.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.728      ; 3.318      ;
; -2.060 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.858      ; 3.824      ;
; -2.060 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.858      ; 3.824      ;
; -2.060 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.858      ; 3.824      ;
; -2.060 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.858      ; 3.824      ;
; -2.049 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.872      ; 3.827      ;
; -2.049 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.872      ; 3.827      ;
; -2.049 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.872      ; 3.827      ;
; -2.049 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.872      ; 3.827      ;
; -2.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.869      ; 3.814      ;
; -2.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.869      ; 3.814      ;
; -2.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.869      ; 3.814      ;
; -2.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.869      ; 3.814      ;
; -2.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.868      ; 3.811      ;
; -2.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.868      ; 3.811      ;
; -2.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.868      ; 3.811      ;
; -2.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.868      ; 3.811      ;
; -2.034 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a12~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.782      ; 3.854      ;
; -2.025 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.798      ; 3.314      ;
; -2.025 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.798      ; 3.314      ;
; -2.025 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.798      ; 3.314      ;
; -2.025 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.798      ; 3.314      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_10mhz'                                                                                                                 ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.301      ;
; -2.397 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.317      ;
; -2.397 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.317      ;
; -2.397 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.317      ;
; -2.397 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.317      ;
; -2.397 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.317      ;
; -2.397 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.081     ; 3.317      ;
; -2.397 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.300      ;
; -2.397 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.300      ;
; -2.397 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.300      ;
; -2.397 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.300      ;
; -2.397 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.300      ;
; -2.397 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.300      ;
; -2.397 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.300      ;
; -2.397 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.300      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                              ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.963 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[10]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.949      ; 3.818      ;
; -1.963 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[9]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.949      ; 3.818      ;
; -1.963 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[8]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.949      ; 3.818      ;
; -1.963 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[7]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.949      ; 3.818      ;
; -1.963 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[6]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.949      ; 3.818      ;
; -1.963 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[5]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.949      ; 3.818      ;
; -1.963 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[4]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.949      ; 3.818      ;
; -1.963 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[3]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.949      ; 3.818      ;
; -1.963 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[2]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.949      ; 3.818      ;
; -1.953 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[31]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.971      ; 3.830      ;
; -1.953 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[30]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.971      ; 3.830      ;
; -1.953 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[29]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.971      ; 3.830      ;
; -1.953 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[28]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.971      ; 3.830      ;
; -1.953 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[27]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.971      ; 3.830      ;
; -1.953 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[26]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.971      ; 3.830      ;
; -1.953 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[25]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.971      ; 3.830      ;
; -1.953 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[1]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.971      ; 3.830      ;
; -1.953 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[0]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.971      ; 3.830      ;
; -1.897 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[15]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.015      ; 3.818      ;
; -1.897 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[14]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.015      ; 3.818      ;
; -1.897 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[13]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.015      ; 3.818      ;
; -1.897 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[12]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.015      ; 3.818      ;
; -1.897 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[11]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.015      ; 3.818      ;
; -1.879 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[24]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 3.818      ;
; -1.879 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[23]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 3.818      ;
; -1.879 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[22]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 3.818      ;
; -1.879 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[21]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 3.818      ;
; -1.879 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[20]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 3.818      ;
; -1.879 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[19]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 3.818      ;
; -1.879 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[18]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 3.818      ;
; -1.879 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[17]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 3.818      ;
; -1.879 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[16]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 3.818      ;
; -1.861 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.956      ; 3.855      ;
; -1.854 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.978      ; 3.870      ;
; -1.795 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.022      ; 3.855      ;
; -1.776 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.040      ; 3.854      ;
; -1.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.885      ; 3.316      ;
; -1.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.885      ; 3.316      ;
; -1.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.885      ; 3.316      ;
; -1.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.885      ; 3.316      ;
; -1.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.885      ; 3.316      ;
; -1.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.885      ; 3.316      ;
; -1.412 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.916      ; 3.319      ;
; -1.412 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.916      ; 3.319      ;
; -1.412 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.916      ; 3.319      ;
; -1.412 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.916      ; 3.319      ;
; -1.412 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.916      ; 3.319      ;
; -1.394 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.918      ; 3.303      ;
; -1.394 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.918      ; 3.303      ;
; -1.394 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.918      ; 3.303      ;
; -1.394 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.918      ; 3.303      ;
; -1.394 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.918      ; 3.303      ;
; -1.394 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.918      ; 3.303      ;
; -1.394 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.918      ; 3.303      ;
; -1.394 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[8]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.918      ; 3.303      ;
; -1.394 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.918      ; 3.303      ;
; -1.394 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.934      ; 3.319      ;
; -1.394 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.934      ; 3.319      ;
; -1.394 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.934      ; 3.319      ;
; -1.394 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.934      ; 3.319      ;
; -1.379 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.950      ; 3.320      ;
; -1.373 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.940      ; 3.304      ;
; -1.373 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.940      ; 3.304      ;
; -1.373 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.940      ; 3.304      ;
; -1.373 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.940      ; 3.304      ;
; -1.373 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.940      ; 3.304      ;
; -1.373 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.940      ; 3.304      ;
; -1.373 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.940      ; 3.304      ;
; -1.373 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[7]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.940      ; 3.304      ;
; -1.368 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.961      ; 3.320      ;
; -1.368 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.961      ; 3.320      ;
; -1.368 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.961      ; 3.320      ;
; -1.368 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.961      ; 3.320      ;
; -1.368 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.961      ; 3.320      ;
; -1.336 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 3.319      ;
; -1.336 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 3.319      ;
; -1.336 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 3.319      ;
; -1.336 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 3.319      ;
; -1.336 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 3.319      ;
; -1.336 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 3.319      ;
; -1.336 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 3.319      ;
; -1.328 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.001      ; 3.320      ;
; -1.328 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.001      ; 3.320      ;
; -1.324 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.989      ; 3.304      ;
; -1.324 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.989      ; 3.304      ;
; -1.321 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.993      ; 3.305      ;
; -1.321 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.993      ; 3.305      ;
; -1.308 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.005      ; 3.304      ;
; -1.302 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.011      ; 3.304      ;
; -1.302 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.011      ; 3.304      ;
; -1.301 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[2]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.011      ; 3.303      ;
; -1.301 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.011      ; 3.303      ;
; -1.301 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.011      ; 3.303      ;
; -1.301 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.011      ; 3.303      ;
; -1.301 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.011      ; 3.303      ;
; -1.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.036      ; 3.305      ;
; -1.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.036      ; 3.305      ;
; -1.248 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 3.318      ;
; -1.248 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 3.318      ;
; -1.248 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 3.318      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ad9866_clk'                                                                                                                                                                                                               ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.492      ; 3.121      ;
; 1.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.492      ; 3.121      ;
; 1.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.441      ; 3.134      ;
; 1.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.441      ; 3.134      ;
; 1.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.441      ; 3.134      ;
; 1.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.441      ; 3.134      ;
; 1.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.441      ; 3.134      ;
; 1.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.441      ; 3.134      ;
; 1.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.441      ; 3.134      ;
; 1.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.441      ; 3.134      ;
; 1.453 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[8]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.429      ; 3.124      ;
; 1.453 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[10]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.429      ; 3.124      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.137      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.137      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.137      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.137      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.137      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.137      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.137      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[9]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.137      ;
; 1.503 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 3.136      ;
; 1.503 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity7                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 3.136      ;
; 1.503 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 3.136      ;
; 1.503 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 3.136      ;
; 1.503 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 3.136      ;
; 1.503 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 3.136      ;
; 1.503 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 3.136      ;
; 1.503 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 3.136      ;
; 1.513 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[1]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.383      ; 3.138      ;
; 1.513 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.383      ; 3.138      ;
; 1.513 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|parity6                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.383      ; 3.138      ;
; 1.513 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.383      ; 3.138      ;
; 1.513 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[0]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.383      ; 3.138      ;
; 1.513 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[3]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.383      ; 3.138      ;
; 1.513 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[1]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.383      ; 3.138      ;
; 1.542 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.352      ; 3.136      ;
; 1.542 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.352      ; 3.136      ;
; 1.542 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.352      ; 3.136      ;
; 1.542 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.352      ; 3.136      ;
; 1.579 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.307      ; 3.128      ;
; 1.579 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.307      ; 3.128      ;
; 1.603 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[2]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.282      ; 3.127      ;
; 1.603 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[9]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.282      ; 3.127      ;
; 1.603 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[6]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.282      ; 3.127      ;
; 1.603 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[10]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.282      ; 3.127      ;
; 1.603 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[8]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.282      ; 3.127      ;
; 1.605 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.281      ; 3.128      ;
; 1.605 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.281      ; 3.128      ;
; 1.610 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.275      ; 3.127      ;
; 1.623 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.263      ; 3.128      ;
; 1.623 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.263      ; 3.128      ;
; 1.627 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[5]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.270      ; 3.139      ;
; 1.627 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[2]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.270      ; 3.139      ;
; 1.627 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[7]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.259      ; 3.128      ;
; 1.627 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[4]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.259      ; 3.128      ;
; 1.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.262      ; 3.137      ;
; 1.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.262      ; 3.137      ;
; 1.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.262      ; 3.137      ;
; 1.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.262      ; 3.137      ;
; 1.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.262      ; 3.137      ;
; 1.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.262      ; 3.137      ;
; 1.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.262      ; 3.137      ;
; 1.668 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[3]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.229      ; 3.139      ;
; 1.668 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.229      ; 3.139      ;
; 1.668 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[5]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.229      ; 3.139      ;
; 1.668 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.229      ; 3.139      ;
; 1.668 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[2]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.229      ; 3.139      ;
; 1.679 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.207      ; 3.128      ;
; 1.679 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.207      ; 3.128      ;
; 1.679 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.207      ; 3.128      ;
; 1.679 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.207      ; 3.128      ;
; 1.679 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.207      ; 3.128      ;
; 1.679 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.218      ; 3.139      ;
; 1.679 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[4]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.207      ; 3.128      ;
; 1.679 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.207      ; 3.128      ;
; 1.679 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[7]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.207      ; 3.128      ;
; 1.694 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.201      ; 3.137      ;
; 1.694 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.201      ; 3.137      ;
; 1.694 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.201      ; 3.137      ;
; 1.694 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.201      ; 3.137      ;
; 1.700 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a9                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.185      ; 3.127      ;
; 1.700 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.185      ; 3.127      ;
; 1.700 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.185      ; 3.127      ;
; 1.700 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[6]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.185      ; 3.127      ;
; 1.700 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.185      ; 3.127      ;
; 1.700 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[9]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.185      ; 3.127      ;
; 1.700 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.185      ; 3.127      ;
; 1.700 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[8]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.185      ; 3.127      ;
; 1.700 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[10]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.185      ; 3.127      ;
; 1.713 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.183      ; 3.138      ;
; 1.713 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.183      ; 3.138      ;
; 1.713 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.183      ; 3.138      ;
; 1.713 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[0]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.183      ; 3.138      ;
; 1.713 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[1]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.183      ; 3.138      ;
; 1.742 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.150      ; 3.134      ;
; 1.742 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.150      ; 3.134      ;
; 1.742 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.150      ; 3.134      ;
; 1.742 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.150      ; 3.134      ;
; 1.742 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.150      ; 3.134      ;
; 1.742 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.150      ; 3.134      ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_sck'                                                                                                                                                                                                               ;
+-------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.525 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.369      ; 3.136      ;
; 1.525 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.369      ; 3.136      ;
; 1.525 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.369      ; 3.136      ;
; 1.528 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.360      ; 3.130      ;
; 1.528 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.360      ; 3.130      ;
; 1.528 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.360      ; 3.130      ;
; 1.528 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.360      ; 3.130      ;
; 1.528 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.360      ; 3.130      ;
; 1.528 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.360      ; 3.130      ;
; 1.536 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.343      ; 3.121      ;
; 1.536 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.343      ; 3.121      ;
; 1.536 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.343      ; 3.121      ;
; 1.536 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.343      ; 3.121      ;
; 1.536 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.343      ; 3.121      ;
; 1.536 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.343      ; 3.121      ;
; 1.579 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.303      ; 3.124      ;
; 1.579 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.303      ; 3.124      ;
; 1.579 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.303      ; 3.124      ;
; 1.579 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.303      ; 3.124      ;
; 1.579 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.303      ; 3.124      ;
; 1.579 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.303      ; 3.124      ;
; 1.579 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.303      ; 3.124      ;
; 1.587 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.292      ; 3.121      ;
; 1.587 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.292      ; 3.121      ;
; 1.587 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.292      ; 3.121      ;
; 1.587 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.292      ; 3.121      ;
; 1.587 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.292      ; 3.121      ;
; 1.587 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.292      ; 3.121      ;
; 1.587 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.292      ; 3.121      ;
; 1.587 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.292      ; 3.121      ;
; 1.587 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.292      ; 3.121      ;
; 1.633 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.254      ; 3.129      ;
; 1.633 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.254      ; 3.129      ;
; 1.633 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.254      ; 3.129      ;
; 1.633 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.254      ; 3.129      ;
; 1.633 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.254      ; 3.129      ;
; 1.633 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.254      ; 3.129      ;
; 1.633 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.254      ; 3.129      ;
; 1.640 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[38]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.239      ; 3.121      ;
; 1.672 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.216      ; 3.130      ;
; 1.672 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.216      ; 3.130      ;
; 1.672 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.216      ; 3.130      ;
; 1.672 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.216      ; 3.130      ;
; 1.672 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.216      ; 3.130      ;
; 1.672 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.216      ; 3.130      ;
; 1.764 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.118      ; 3.124      ;
; 1.764 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.118      ; 3.124      ;
; 1.764 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.118      ; 3.124      ;
; 1.764 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.118      ; 3.124      ;
; 1.764 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.118      ; 3.124      ;
; 1.764 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.118      ; 3.124      ;
; 1.764 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.118      ; 3.124      ;
; 1.764 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.118      ; 3.124      ;
; 1.789 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.098      ; 3.129      ;
; 1.789 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.098      ; 3.129      ;
; 1.789 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.098      ; 3.129      ;
; 1.789 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.098      ; 3.129      ;
; 1.807 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.081      ; 3.130      ;
; 1.807 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.081      ; 3.130      ;
; 1.807 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.081      ; 3.130      ;
; 1.807 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.081      ; 3.130      ;
; 1.807 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.081      ; 3.130      ;
; 1.807 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.081      ; 3.130      ;
; 1.807 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.081      ; 3.130      ;
; 1.807 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.081      ; 3.130      ;
; 1.807 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.081      ; 3.130      ;
; 1.807 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.081      ; 3.130      ;
; 1.841 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.049      ; 3.132      ;
; 1.841 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.049      ; 3.132      ;
; 1.841 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.049      ; 3.132      ;
; 1.841 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.049      ; 3.132      ;
; 1.841 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.049      ; 3.132      ;
; 1.841 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.049      ; 3.132      ;
; 1.841 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.049      ; 3.132      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.130      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.130      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.130      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.130      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.130      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.130      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.130      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.130      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.130      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.130      ;
; 1.861 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[3]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.036      ; 3.139      ;
; 1.911 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[6]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.975      ; 3.128      ;
; 1.911 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[9]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.975      ; 3.128      ;
; 1.911 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[5]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.975      ; 3.128      ;
; 1.911 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[7]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.975      ; 3.128      ;
; 1.911 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[8]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.975      ; 3.128      ;
; 2.069 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]                                                                                            ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.325      ; 3.136      ;
; 2.069 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]                                                                                            ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.325      ; 3.136      ;
; 2.075 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]                                                                                            ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.319      ; 3.136      ;
; 2.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a36~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.121      ; 3.581      ;
; 2.178 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a0~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.122      ; 3.584      ;
; 2.186 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.709      ; 3.137      ;
; 2.186 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.709      ; 3.137      ;
; 2.186 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.709      ; 3.137      ;
; 2.187 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a44~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.126      ; 3.597      ;
; 2.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a28~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.111      ; 3.594      ;
+-------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_10mhz'                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.844 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 3.135      ;
; 2.844 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 3.135      ;
; 2.844 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 3.135      ;
; 2.844 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 3.135      ;
; 2.844 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 3.135      ;
; 2.844 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 3.135      ;
; 2.845 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 3.118      ;
; 2.845 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 3.118      ;
; 2.845 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 3.118      ;
; 2.845 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 3.118      ;
; 2.845 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 3.118      ;
; 2.845 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 3.118      ;
; 2.845 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 3.118      ;
; 2.845 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 3.118      ;
; 2.856 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.051      ; 3.119      ;
; 2.856 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.051      ; 3.119      ;
; 2.856 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.051      ; 3.119      ;
; 2.856 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.051      ; 3.119      ;
; 2.856 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.051      ; 3.119      ;
; 2.856 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.051      ; 3.119      ;
; 2.856 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.051      ; 3.119      ;
; 2.856 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.051      ; 3.119      ;
; 2.856 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.051      ; 3.119      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.050      ; 3.119      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.050      ; 3.119      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.050      ; 3.119      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.050      ; 3.119      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.050      ; 3.119      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.050      ; 3.119      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[0]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[10]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[11]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[12]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[13]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[14]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[15]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[16]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[17]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[18]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[19]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[1]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[20]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[21]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[22]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[23]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[24]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[25]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[26]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[27]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[28]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[29]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[2]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[30]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[31]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[32]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[33]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[34]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[35]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[3]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[4]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[5]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[6]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[7]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[8]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[9]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]~_Duplicate_1  ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'                                                 ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                            ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; dither                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; randomize               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_2  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a0~portb_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a12~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a16~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a20~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a24~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a28~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a32~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a36~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a40~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a44~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a4~portb_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a8~portb_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_we_reg        ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; spi_sck ; Rise       ; spi_sck                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a1                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a10                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_10mhz'                                                                                 ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[4]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[5]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 2.884 ; 3.139 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 2.750 ; 2.987 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 0.737 ; 1.060 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 1.164 ; 1.450 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 1.866 ; 2.134 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 2.230 ; 2.485 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 1.194 ; 1.463 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 2.884 ; 3.139 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 2.393 ; 2.620 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 1.550 ; 1.816 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 1.522 ; 1.717 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 1.452 ; 1.697 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 2.010 ; 2.258 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 3.177 ; 3.329 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 3.220 ; 3.433 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 3.097 ; 3.441 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 5.047 ; 5.220 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 6.096 ; 6.339 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 6.096 ; 6.339 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 1.446 ; 1.804 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 3.095 ; 3.366 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 3.095 ; 3.366 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 2.967 ; 3.193 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; -0.257 ; -0.555 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; -2.266 ; -2.493 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; -0.257 ; -0.555 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; -0.681 ; -0.944 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -1.384 ; -1.641 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -1.719 ; -1.964 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -0.653 ; -0.899 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -2.378 ; -2.611 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -1.853 ; -2.060 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -1.017 ; -1.259 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; -0.991 ; -1.165 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -0.891 ; -1.113 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -1.494 ; -1.720 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.382 ; -1.587 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.169 ; -1.441 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -2.585 ; -2.919 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -3.850 ; -3.820 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -1.972 ; -2.222 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -1.972 ; -2.222 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.709 ; -1.045 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -1.732 ; -2.054 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -1.732 ; -2.054 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -1.731 ; -2.014 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 12.336 ; 11.711 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 12.280 ; 12.329 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.883 ; 10.608 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.947 ; 10.695 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 11.306 ; 10.905 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 12.280 ; 12.329 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 11.057 ; 10.880 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 11.001 ; 10.770 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.775  ; 7.072  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.775  ; 7.072  ; Rise       ; ad9866_clk                       ;
; spivalid         ; ad9866_clk                       ; 11.909 ; 12.167 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 10.661 ; 10.825 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 8.360  ; 8.239  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 7.352  ; 7.350  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 7.521  ; 7.467  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.282  ; 7.285  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 7.904  ; 7.832  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 7.973  ; 7.899  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 7.707  ; 7.593  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 7.836  ; 7.755  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 7.903  ; 7.806  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 8.172  ; 8.034  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 10.661 ; 10.825 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 8.830  ; 8.717  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.775  ; 7.072  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.775  ; 7.072  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 7.530  ; 7.320  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 7.567  ; 7.344  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 9.379  ; 9.104  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.303  ; 8.122  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 9.213  ; 8.773  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 11.051 ; 11.072 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 12.296 ; 12.239 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 14.782 ; 14.161 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 11.771 ; 11.818 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 10.138 ; 9.898  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 10.083 ; 9.856  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 10.452 ; 9.979  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 11.771 ; 11.818 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 10.189 ; 9.942  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 10.458 ; 10.221 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 11.617 ; 10.969 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 10.493 ; 10.215 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.493 ; 10.215 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.555 ; 10.299 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 10.899 ; 10.500 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 12.009 ; 12.063 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.661 ; 10.478 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 10.671 ; 10.446 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.621  ; 6.909  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.621  ; 6.909  ; Rise       ; ad9866_clk                       ;
; spivalid         ; ad9866_clk                       ; 9.446  ; 9.642  ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 7.107  ; 7.110  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 8.143  ; 8.026  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 7.175  ; 7.173  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 7.337  ; 7.285  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.107  ; 7.110  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 7.705  ; 7.635  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 7.771  ; 7.700  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 7.509  ; 7.399  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 7.640  ; 7.562  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 7.704  ; 7.611  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 7.956  ; 7.823  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 10.456 ; 10.621 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 8.595  ; 8.486  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.621  ; 6.909  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.621  ; 6.909  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 7.347  ; 7.140  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 7.382  ; 7.163  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 9.120  ; 8.853  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.087  ; 7.911  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 8.961  ; 8.537  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.841 ; 10.853 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 12.027 ; 11.979 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 11.136 ; 10.692 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 9.489  ; 9.221  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 9.522  ; 9.339  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 9.537  ; 9.381  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 9.904  ; 9.474  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 11.323 ; 11.414 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 9.489  ; 9.221  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 9.954  ; 9.763  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 11.958 ; 11.406 ; 12.248 ; 11.739 ;
; ptt_in     ; ad9866_adio[0]  ; 8.306  ; 7.922  ; 8.547  ; 8.163  ;
; ptt_in     ; ad9866_adio[1]  ; 8.343  ; 7.959  ; 8.592  ; 8.208  ;
; ptt_in     ; ad9866_adio[2]  ; 8.316  ; 7.932  ; 8.564  ; 8.180  ;
; ptt_in     ; ad9866_adio[3]  ; 8.316  ; 7.932  ; 8.564  ; 8.180  ;
; ptt_in     ; ad9866_adio[4]  ; 9.533  ; 9.149  ; 9.653  ; 9.269  ;
; ptt_in     ; ad9866_adio[5]  ; 9.533  ; 9.149  ; 9.653  ; 9.269  ;
; ptt_in     ; ad9866_adio[6]  ; 9.925  ; 9.541  ; 9.999  ; 9.615  ;
; ptt_in     ; ad9866_adio[7]  ; 9.925  ; 9.541  ; 9.999  ; 9.615  ;
; ptt_in     ; ad9866_adio[8]  ; 9.961  ; 9.577  ; 10.076 ; 9.692  ;
; ptt_in     ; ad9866_adio[9]  ; 9.961  ; 9.577  ; 10.076 ; 9.692  ;
; ptt_in     ; ad9866_adio[10] ; 9.982  ; 9.598  ; 10.064 ; 9.680  ;
; ptt_in     ; ad9866_adio[11] ; 10.703 ; 10.319 ; 10.735 ; 10.351 ;
; ptt_in     ; ad9866_rxen     ;        ; 11.074 ; 11.488 ;        ;
; ptt_in     ; ad9866_txen     ; 8.490  ;        ;        ; 8.700  ;
; spi_ce[0]  ; spi_miso        ; 7.466  ; 7.082  ; 7.784  ; 7.400  ;
+------------+-----------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 11.606 ; 11.071 ; 11.884 ; 11.390 ;
; ptt_in     ; ad9866_adio[0]  ; 8.006  ; 7.638  ; 8.238  ; 7.870  ;
; ptt_in     ; ad9866_adio[1]  ; 8.041  ; 7.673  ; 8.280  ; 7.912  ;
; ptt_in     ; ad9866_adio[2]  ; 8.016  ; 7.648  ; 8.253  ; 7.885  ;
; ptt_in     ; ad9866_adio[3]  ; 8.016  ; 7.648  ; 8.253  ; 7.885  ;
; ptt_in     ; ad9866_adio[4]  ; 9.184  ; 8.816  ; 9.299  ; 8.931  ;
; ptt_in     ; ad9866_adio[5]  ; 9.184  ; 8.816  ; 9.299  ; 8.931  ;
; ptt_in     ; ad9866_adio[6]  ; 9.561  ; 9.193  ; 9.631  ; 9.263  ;
; ptt_in     ; ad9866_adio[7]  ; 9.561  ; 9.193  ; 9.631  ; 9.263  ;
; ptt_in     ; ad9866_adio[8]  ; 9.596  ; 9.228  ; 9.706  ; 9.338  ;
; ptt_in     ; ad9866_adio[9]  ; 9.596  ; 9.228  ; 9.706  ; 9.338  ;
; ptt_in     ; ad9866_adio[10] ; 9.616  ; 9.248  ; 9.694  ; 9.326  ;
; ptt_in     ; ad9866_adio[11] ; 10.308 ; 9.940  ; 10.338 ; 9.970  ;
; ptt_in     ; ad9866_rxen     ;        ; 10.863 ; 11.268 ;        ;
; ptt_in     ; ad9866_txen     ; 8.279  ;        ;        ; 8.480  ;
; spi_ce[0]  ; spi_miso        ; 7.194  ; 6.826  ; 7.504  ; 7.136  ;
+------------+-----------------+--------+--------+--------+--------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                               ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[5]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[10]   ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[8]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[0]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[1]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[4]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -6.377         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[4]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4] ;                ;              ;                  ; -0.740       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[4] ;                ;              ;                  ; -5.637       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[5]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -6.351         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[5]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5] ;                ;              ;                  ; -0.472       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[5] ;                ;              ;                  ; -5.879       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[10]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -6.137         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[10]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[10] ;                ;              ;                  ; -0.792       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[10] ;                ;              ;                  ; -5.345       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[2]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -6.022         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[2]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2] ;                ;              ;                  ; -0.126       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[2] ;                ;              ;                  ; -5.896       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[7]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.931         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[7]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7] ;                ;              ;                  ; 0.086        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[7] ;                ;              ;                  ; -6.017       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[8]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.924         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[8]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[8] ;                ;              ;                  ; -0.956       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[8] ;                ;              ;                  ; -4.968       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[3]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.373         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[3]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3] ;                ;              ;                  ; -0.119       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[3] ;                ;              ;                  ; -5.254       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[6]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.942         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[6]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6] ;                ;              ;                  ; 0.083        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[6] ;                ;              ;                  ; -5.025       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[9]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.926         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[9]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9] ;                ;              ;                  ; 0.085        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[9] ;                ;              ;                  ; -5.011       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[0]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.709         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[0]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0] ;                ;              ;                  ; -0.127       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[0] ;                ;              ;                  ; -4.582       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[1]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.579         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[1]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1] ;                ;              ;                  ; -0.412       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[1] ;                ;              ;                  ; -4.167       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.128         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6] ;                ;              ;                  ; -0.128       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[6] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.127         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8] ;                ;              ;                  ; -0.127       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[8] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.126         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4] ;                ;              ;                  ; -0.126       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[4] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.125         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2] ;                ;              ;                  ; -0.125       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[2] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.125         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1] ;                ;              ;                  ; -0.125       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[1] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                              ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                     ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                     ;
; Included in Design MTBF ; Yes                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                            ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                               ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                        ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                        ; 0.082          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                           ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                        ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                            ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                               ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                 ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                           ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ;                ;              ;                  ; 0.082        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[11] ;                ;              ;                  ; n/a          ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.082          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9] ;                ;              ;                  ; 0.082        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[9] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.082          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7] ;                ;              ;                  ; 0.082        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[7] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                              ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                     ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                     ;
; Included in Design MTBF ; Yes                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                            ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                               ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                        ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                        ; 0.083          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                           ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                        ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                            ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                               ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                 ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                           ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ;                ;              ;                  ; 0.083        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[10] ;                ;              ;                  ; n/a          ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.083          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3] ;                ;              ;                  ; 0.083        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[3] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.085          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5] ;                ;              ;                  ; 0.085        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[5] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.086          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0] ;                ;              ;                  ; 0.086        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[0] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 113.71 MHz ; 113.71 MHz      ; ad9866_clk ;      ;
; 145.65 MHz ; 145.65 MHz      ; spi_sck    ;      ;
; 214.0 MHz  ; 214.0 MHz       ; clk_10mhz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -11.766 ; -24865.647    ;
; spi_sck                          ; -5.032  ; -547.949      ;
; clk_10mhz                        ; -4.060  ; -216.100      ;
; spi_slave:spi_slave_rx_inst|done ; -1.580  ; -109.458      ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; spi_sck                          ; -0.396 ; -9.804        ;
; ad9866_clk                       ; -0.010 ; -0.022        ;
; clk_10mhz                        ; 0.403  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.805  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; clk_10mhz  ; -2.075 ; -60.043         ;
; spi_sck    ; -2.054 ; -375.749        ;
; ad9866_clk ; -1.530 ; -145.461        ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 1.057 ; 0.000           ;
; spi_sck    ; 1.159 ; 0.000           ;
; clk_10mhz  ; 2.552 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -4.000 ; -13069.234    ;
; spi_slave:spi_slave_rx_inst|done ; -4.000 ; -322.915      ;
; spi_sck                          ; -3.201 ; -527.898      ;
; clk_10mhz                        ; -3.000 ; -127.908      ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                             ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node                                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -11.766 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.766 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.311     ;
; -11.765 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.309     ;
; -11.765 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.309     ;
; -11.765 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.309     ;
; -11.765 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.309     ;
; -11.765 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.309     ;
; -11.765 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.309     ;
; -11.765 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.309     ;
; -11.765 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.309     ;
; -11.765 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.309     ;
; -11.765 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.309     ;
; -11.765 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.309     ;
; -11.765 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.309     ;
; -11.765 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.309     ;
; -11.765 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.309     ;
; -11.640 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.640 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.185     ;
; -11.639 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.183     ;
; -11.639 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.183     ;
; -11.639 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.183     ;
; -11.639 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.183     ;
; -11.639 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.183     ;
; -11.639 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.183     ;
; -11.639 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.183     ;
; -11.639 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.183     ;
; -11.639 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.183     ;
; -11.639 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.183     ;
; -11.639 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.183     ;
; -11.639 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.183     ;
; -11.639 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.183     ;
; -11.639 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.183     ;
; -11.621 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.621 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.166     ;
; -11.620 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.164     ;
; -11.620 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.164     ;
; -11.620 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.164     ;
; -11.620 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.164     ;
; -11.620 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.164     ;
; -11.620 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.164     ;
; -11.620 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.164     ;
; -11.620 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.164     ;
; -11.620 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.164     ;
; -11.620 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.164     ;
; -11.620 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.164     ;
; -11.620 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.164     ;
; -11.620 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.164     ;
; -11.620 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.552      ; 13.164     ;
; -11.514 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.059     ;
; -11.514 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.059     ;
; -11.514 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.059     ;
; -11.514 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.553      ; 13.059     ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.032 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 6.112      ;
; -4.922 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 6.108      ;
; -4.922 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 6.108      ;
; -4.922 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 6.108      ;
; -4.922 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 6.108      ;
; -4.922 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 6.108      ;
; -4.922 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 6.108      ;
; -4.786 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.866      ;
; -4.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.633      ;
; -4.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.633      ;
; -4.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.633      ;
; -4.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.633      ;
; -4.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.633      ;
; -4.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.633      ;
; -4.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.633      ;
; -4.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.633      ;
; -4.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.633      ;
; -4.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.633      ;
; -4.761 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.841      ;
; -4.740 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.648      ;
; -4.740 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.648      ;
; -4.740 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.648      ;
; -4.740 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.648      ;
; -4.740 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.648      ;
; -4.740 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.648      ;
; -4.740 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.648      ;
; -4.740 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.648      ;
; -4.740 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.648      ;
; -4.740 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.648      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.674      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.674      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.674      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.674      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.674      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.674      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.674      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.674      ;
; -4.676 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.862      ;
; -4.676 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.862      ;
; -4.676 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.862      ;
; -4.676 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.862      ;
; -4.676 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.862      ;
; -4.676 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.862      ;
; -4.672 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.058      ; 5.752      ;
; -4.651 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.837      ;
; -4.651 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.837      ;
; -4.651 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.837      ;
; -4.651 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.837      ;
; -4.651 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.837      ;
; -4.651 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.837      ;
; -4.562 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.748      ;
; -4.562 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.748      ;
; -4.562 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.748      ;
; -4.562 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.748      ;
; -4.562 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.748      ;
; -4.562 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.164      ; 5.748      ;
; -4.520 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.387      ;
; -4.520 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.387      ;
; -4.520 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.387      ;
; -4.520 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.387      ;
; -4.520 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.387      ;
; -4.520 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.387      ;
; -4.520 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.387      ;
; -4.520 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.387      ;
; -4.520 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.387      ;
; -4.520 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.387      ;
; -4.495 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.362      ;
; -4.495 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.362      ;
; -4.495 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.362      ;
; -4.495 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.362      ;
; -4.495 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.362      ;
; -4.495 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.362      ;
; -4.495 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.362      ;
; -4.495 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.362      ;
; -4.495 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.362      ;
; -4.495 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.362      ;
; -4.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.402      ;
; -4.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.402      ;
; -4.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.402      ;
; -4.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.402      ;
; -4.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.402      ;
; -4.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.402      ;
; -4.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.402      ;
; -4.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.402      ;
; -4.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.402      ;
; -4.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.402      ;
; -4.489 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.428      ;
; -4.489 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.428      ;
; -4.489 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.428      ;
; -4.489 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.428      ;
; -4.489 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.428      ;
; -4.489 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.428      ;
; -4.489 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.428      ;
; -4.489 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.083     ; 5.428      ;
; -4.469 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.377      ;
; -4.469 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.377      ;
; -4.469 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.377      ;
; -4.469 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.377      ;
; -4.469 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.377      ;
; -4.469 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.114     ; 5.377      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                                                                        ;
+--------+----------------------------------------------------+----------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -4.060 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.197      ;
; -4.060 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.197      ;
; -4.060 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.197      ;
; -4.060 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.197      ;
; -4.060 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.197      ;
; -4.060 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.197      ;
; -4.060 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.197      ;
; -4.060 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.197      ;
; -3.874 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.011      ;
; -3.874 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.011      ;
; -3.874 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.011      ;
; -3.874 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.011      ;
; -3.874 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.011      ;
; -3.874 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.011      ;
; -3.874 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.011      ;
; -3.874 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 4.011      ;
; -3.761 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.898      ;
; -3.761 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.898      ;
; -3.761 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.898      ;
; -3.761 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.898      ;
; -3.761 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.898      ;
; -3.761 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.898      ;
; -3.761 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.898      ;
; -3.761 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.898      ;
; -3.733 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.870      ;
; -3.733 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.870      ;
; -3.733 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.870      ;
; -3.733 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.870      ;
; -3.733 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.870      ;
; -3.733 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.870      ;
; -3.733 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.870      ;
; -3.733 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.870      ;
; -3.673 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.077     ; 4.598      ;
; -3.609 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_state.1        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.839     ; 3.762      ;
; -3.570 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[0]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.699      ;
; -3.570 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[1]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.699      ;
; -3.570 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[2]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.699      ;
; -3.570 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[3]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.699      ;
; -3.570 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[12]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.699      ;
; -3.570 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[13]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.699      ;
; -3.570 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[14]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.699      ;
; -3.570 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[15]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.699      ;
; -3.559 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.696      ;
; -3.559 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.696      ;
; -3.559 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.696      ;
; -3.559 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.696      ;
; -3.559 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.696      ;
; -3.559 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.696      ;
; -3.559 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.696      ;
; -3.559 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.696      ;
; -3.451 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.077     ; 4.376      ;
; -3.436 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.573      ;
; -3.436 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.573      ;
; -3.436 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.573      ;
; -3.436 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.573      ;
; -3.436 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.573      ;
; -3.436 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.573      ;
; -3.436 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.573      ;
; -3.436 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.855     ; 3.573      ;
; -3.423 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_state.1        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.839     ; 3.576      ;
; -3.408 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[4]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.062     ; 4.348      ;
; -3.408 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[5]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.062     ; 4.348      ;
; -3.408 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[6]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.062     ; 4.348      ;
; -3.408 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[7]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.062     ; 4.348      ;
; -3.408 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[8]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.062     ; 4.348      ;
; -3.408 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[9]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.062     ; 4.348      ;
; -3.408 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[10]       ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.062     ; 4.348      ;
; -3.408 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[11]       ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.062     ; 4.348      ;
; -3.400 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.077     ; 4.325      ;
; -3.400 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.077     ; 4.325      ;
; -3.378 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.078     ; 4.302      ;
; -3.367 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[0]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.496      ;
; -3.367 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[1]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.496      ;
; -3.367 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[2]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.496      ;
; -3.367 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[3]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.496      ;
; -3.367 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[12]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.496      ;
; -3.367 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[13]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.496      ;
; -3.367 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[14]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.496      ;
; -3.367 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[15]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.496      ;
; -3.314 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.077     ; 4.239      ;
; -3.310 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_state.1        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.839     ; 3.463      ;
; -3.306 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.078     ; 4.230      ;
; -3.290 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.078     ; 4.214      ;
; -3.287 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.077     ; 4.212      ;
; -3.282 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_state.1        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.839     ; 3.435      ;
; -3.275 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.077     ; 4.200      ;
; -3.258 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[0]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.387      ;
; -3.258 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[1]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.387      ;
; -3.258 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[2]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.387      ;
; -3.258 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[3]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.387      ;
; -3.258 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[12]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.387      ;
; -3.258 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[13]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.387      ;
; -3.258 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[14]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.387      ;
; -3.258 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[15]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.387      ;
; -3.254 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[0]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.383      ;
; -3.254 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[1]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.383      ;
; -3.254 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[2]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.383      ;
; -3.254 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[3]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.383      ;
; -3.254 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[12]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.383      ;
; -3.254 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[13]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.863     ; 3.383      ;
+--------+----------------------------------------------------+----------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; -1.580 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.651     ; 1.688      ;
; -1.564 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.622     ; 1.701      ;
; -1.551 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.622     ; 1.688      ;
; -1.548 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.622     ; 1.685      ;
; -1.543 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.622     ; 1.680      ;
; -1.498 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.622     ; 1.635      ;
; -1.484 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.650     ; 1.593      ;
; -1.391 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.484     ; 1.899      ;
; -1.285 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.651     ; 1.393      ;
; -1.274 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.648     ; 1.385      ;
; -1.260 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.730     ; 1.522      ;
; -1.256 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.651     ; 1.364      ;
; -1.242 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.622     ; 1.379      ;
; -1.241 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.651     ; 1.349      ;
; -1.238 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.651     ; 1.346      ;
; -1.236 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.655     ; 1.340      ;
; -1.235 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.651     ; 1.343      ;
; -1.234 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.651     ; 1.342      ;
; -1.233 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.580     ; 1.412      ;
; -1.231 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.648     ; 1.342      ;
; -1.229 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.620     ; 1.368      ;
; -1.228 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.655     ; 1.332      ;
; -1.225 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.580     ; 1.404      ;
; -1.224 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.620     ; 1.363      ;
; -1.223 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.651     ; 1.331      ;
; -1.222 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.580     ; 1.401      ;
; -1.222 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.655     ; 1.326      ;
; -1.218 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.655     ; 1.322      ;
; -1.216 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.648     ; 1.327      ;
; -1.213 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.650     ; 1.322      ;
; -1.207 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.622     ; 1.344      ;
; -1.206 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.580     ; 1.385      ;
; -1.203 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.580     ; 1.382      ;
; -1.201 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.580     ; 1.380      ;
; -1.201 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.622     ; 1.338      ;
; -1.200 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.580     ; 1.379      ;
; -1.199 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.580     ; 1.378      ;
; -1.198 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.580     ; 1.377      ;
; -1.196 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.622     ; 1.333      ;
; -1.195 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.576     ; 1.378      ;
; -1.194 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.580     ; 1.373      ;
; -1.189 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.650     ; 1.298      ;
; -1.182 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.650     ; 1.291      ;
; -1.172 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.648     ; 1.283      ;
; -1.161 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.620     ; 1.300      ;
; -1.154 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.576     ; 1.337      ;
; -1.151 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.477     ; 1.666      ;
; -1.149 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.620     ; 1.288      ;
; -1.148 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.620     ; 1.287      ;
; -1.145 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.620     ; 1.284      ;
; -1.144 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.620     ; 1.283      ;
; -1.140 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.413     ; 1.719      ;
; -1.133 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.622     ; 1.270      ;
; -1.117 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.413     ; 1.696      ;
; -1.067 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.731     ; 1.328      ;
; -0.992 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.478     ; 1.506      ;
; -0.991 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.488     ; 1.495      ;
; -0.974 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.731     ; 1.235      ;
; -0.949 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.730     ; 1.211      ;
; -0.949 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.449     ; 1.492      ;
; -0.948 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.731     ; 1.209      ;
; -0.944 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.409     ; 1.527      ;
; -0.939 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.730     ; 1.201      ;
; -0.916 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.730     ; 1.178      ;
; -0.916 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.449     ; 1.459      ;
; -0.915 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.730     ; 1.177      ;
; -0.903 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.620     ; 1.042      ;
; -0.895 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.655     ; 0.999      ;
; -0.891 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.655     ; 0.995      ;
; -0.889 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.655     ; 0.993      ;
; -0.889 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.655     ; 0.993      ;
; -0.869 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.477     ; 1.384      ;
; -0.861 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.620     ; 1.000      ;
; -0.851 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.576     ; 1.034      ;
; -0.848 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.576     ; 1.031      ;
; -0.846 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.620     ; 0.985      ;
; -0.845 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.449     ; 1.388      ;
; -0.843 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.576     ; 1.026      ;
; -0.842 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.576     ; 1.025      ;
; -0.840 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.576     ; 1.023      ;
; -0.839 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.576     ; 1.022      ;
; -0.810 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.576     ; 0.993      ;
; -0.808 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.576     ; 0.991      ;
; -0.786 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.731     ; 1.047      ;
; -0.780 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.730     ; 1.042      ;
; -0.776 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.449     ; 1.319      ;
; -0.756 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.731     ; 1.017      ;
; -0.750 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.731     ; 1.011      ;
; -0.734 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.488     ; 1.238      ;
; -0.704 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.488     ; 1.208      ;
; -0.670 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.478     ; 1.184      ;
; -0.654 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.449     ; 1.197      ;
; -0.653 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.488     ; 1.157      ;
; -0.631 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.620     ; 1.003      ;
; -0.628 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.409     ; 1.211      ;
; -0.623 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.409     ; 1.206      ;
; -0.609 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.449     ; 1.152      ;
; -0.607 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.409     ; 1.190      ;
; -0.574 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.409     ; 1.157      ;
; -0.558 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.488     ; 1.062      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_sck'                                                                                                                                                                                                                                   ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.396 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.916      ; 4.020      ;
; -0.395 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.910      ; 4.015      ;
; -0.395 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.910      ; 4.015      ;
; -0.352 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.916      ; 3.564      ;
; -0.349 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.910      ; 3.561      ;
; -0.349 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.910      ; 3.561      ;
; -0.265 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.602      ; 3.837      ;
; -0.264 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.596      ; 3.832      ;
; -0.264 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.596      ; 3.832      ;
; -0.263 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.549      ; 3.786      ;
; -0.262 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.543      ; 3.781      ;
; -0.262 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.543      ; 3.781      ;
; -0.261 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.363      ; 3.567      ;
; -0.238 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.776      ; 3.498      ;
; -0.238 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.776      ; 3.498      ;
; -0.238 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.776      ; 3.498      ;
; -0.238 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.776      ; 3.498      ;
; -0.237 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.851      ; 4.114      ;
; -0.236 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.845      ; 4.109      ;
; -0.236 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.845      ; 4.109      ;
; -0.233 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.784      ; 3.511      ;
; -0.233 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.784      ; 3.511      ;
; -0.233 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.784      ; 3.511      ;
; -0.233 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.784      ; 3.511      ;
; -0.211 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.851      ; 3.640      ;
; -0.208 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.845      ; 3.637      ;
; -0.208 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.845      ; 3.637      ;
; -0.197 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.774      ; 3.537      ;
; -0.197 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.774      ; 3.537      ;
; -0.197 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.774      ; 3.537      ;
; -0.197 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.774      ; 3.537      ;
; -0.189 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.602      ; 3.413      ;
; -0.186 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.596      ; 3.410      ;
; -0.186 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.596      ; 3.410      ;
; -0.171 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.549      ; 3.378      ;
; -0.169 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.426      ; 3.217      ;
; -0.169 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.426      ; 3.217      ;
; -0.169 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.426      ; 3.217      ;
; -0.169 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.426      ; 3.217      ;
; -0.168 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.543      ; 3.375      ;
; -0.168 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.543      ; 3.375      ;
; -0.167 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.784      ; 4.077      ;
; -0.167 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.784      ; 4.077      ;
; -0.167 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.784      ; 4.077      ;
; -0.167 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.784      ; 4.077      ;
; -0.166 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.410      ; 3.204      ;
; -0.166 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.410      ; 3.204      ;
; -0.166 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.410      ; 3.204      ;
; -0.166 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.410      ; 3.204      ;
; -0.166 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.776      ; 4.070      ;
; -0.166 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.776      ; 4.070      ;
; -0.166 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.776      ; 4.070      ;
; -0.166 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.776      ; 4.070      ;
; -0.148 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.426      ; 3.738      ;
; -0.148 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.426      ; 3.738      ;
; -0.148 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.426      ; 3.738      ;
; -0.148 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.426      ; 3.738      ;
; -0.139 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.314      ; 3.640      ;
; -0.138 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.425      ; 3.752      ;
; -0.137 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.363      ; 3.691      ;
; -0.125 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.774      ; 4.109      ;
; -0.125 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.774      ; 4.109      ;
; -0.125 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.774      ; 4.109      ;
; -0.125 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.774      ; 4.109      ;
; -0.124 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.410      ; 3.746      ;
; -0.124 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.410      ; 3.746      ;
; -0.124 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.410      ; 3.746      ;
; -0.124 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.410      ; 3.746      ;
; -0.099 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.363      ; 3.229      ;
; -0.096 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.792      ; 4.156      ;
; -0.096 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.792      ; 4.156      ;
; -0.096 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.792      ; 4.156      ;
; -0.096 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.792      ; 4.156      ;
; -0.092 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.393      ; 3.766      ;
; -0.085 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.314      ; 3.694      ;
; -0.085 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.425      ; 3.805      ;
; -0.085 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.425      ; 3.805      ;
; -0.070 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.314      ; 3.709      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.401      ; 3.806      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[2]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.401      ; 3.806      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.401      ; 3.806      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.401      ; 3.806      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[0]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.401      ; 3.806      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[1]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.401      ; 3.806      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[2]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.401      ; 3.806      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[4]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.401      ; 3.806      ;
; -0.045 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.792      ; 3.707      ;
; -0.045 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.792      ; 3.707      ;
; -0.045 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.792      ; 3.707      ;
; -0.045 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.792      ; 3.707      ;
; -0.033 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.680      ; 4.107      ;
; -0.033 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.680      ; 4.107      ;
; -0.033 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.680      ; 4.107      ;
; -0.033 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.680      ; 4.107      ;
; -0.030 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.518      ; 3.948      ;
; -0.030 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.518      ; 3.948      ;
; -0.030 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.518      ; 3.948      ;
; -0.030 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.518      ; 3.948      ;
; -0.028 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.425      ; 3.362      ;
; -0.021 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[1]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.353      ; 3.797      ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.010 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.900      ; 1.115      ;
; -0.005 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.900      ; 1.120      ;
; -0.004 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.900      ; 1.121      ;
; -0.003 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.900      ; 1.122      ;
; 0.023  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 1.024      ; 1.272      ;
; 0.060  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.817      ; 1.102      ;
; 0.064  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.817      ; 1.106      ;
; 0.065  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.817      ; 1.107      ;
; 0.087  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.817      ; 1.129      ;
; 0.193  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[36]                                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[36]                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.523      ; 0.911      ;
; 0.260  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[34]                         ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[34]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.464      ; 0.919      ;
; 0.327  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[10]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.232      ; 0.754      ;
; 0.393  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.297      ; 0.885      ;
; 0.403  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[35]                                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[35]                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.523      ; 1.121      ;
; 0.413  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0]                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.135      ; 0.743      ;
; 0.426  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[29]                                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[29]                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.523      ; 1.144      ;
; 0.430  ; agc_nearclip                                                                                                                       ; agc_nearclip                                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                      ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                      ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                       ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                           ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                           ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                           ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                       ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                        ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                                ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a9                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a9                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                           ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                 ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.432  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.135      ; 0.762      ;
; 0.435  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a9                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[2]                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.232      ; 0.862      ;
; 0.438  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[33]                                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[33]                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.523      ; 1.156      ;
; 0.439  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[22]                             ; transmitter:transmitter_inst|tx_IQ_data[22]                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.274      ; 0.908      ;
; 0.440  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[23]                             ; transmitter:transmitter_inst|tx_IQ_data[23]                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.274      ; 0.909      ;
; 0.443  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[20]                             ; transmitter:transmitter_inst|tx_IQ_data[20]                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.274      ; 0.912      ;
; 0.445  ; agc_delaycnt[0]                                                                                                                    ; agc_delaycnt[0]                                                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.684      ;
; 0.446  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.135      ; 0.776      ;
; 0.450  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.120      ; 0.765      ;
; 0.452  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]                         ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.464      ; 1.111      ;
; 0.457  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[32]                         ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[32]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.464      ; 1.116      ;
; 0.458  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.565      ; 1.248      ;
; 0.460  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[19]                             ; transmitter:transmitter_inst|tx_IQ_data[19]                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.274      ; 0.929      ;
; 0.460  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[1]                                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.297      ; 0.952      ;
; 0.461  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.565      ; 1.251      ;
; 0.463  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[21]                             ; transmitter:transmitter_inst|tx_IQ_data[21]                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.274      ; 0.932      ;
; 0.469  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[16][1]                                                                       ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[17][2]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.714      ;
; 0.472  ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst|out_data[14]                                           ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|prev_data[14]                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.436      ; 1.103      ;
; 0.473  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[7]                                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.112      ; 0.780      ;
; 0.475  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[29]                         ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[29]                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.464      ; 1.134      ;
; 0.482  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                   ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.565      ; 1.272      ;
; 0.486  ; transmitter:transmitter_inst|CicInterpM5:in2|dq4[23]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|q5[24]                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.736      ;
; 0.488  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[5]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.735      ;
; 0.488  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[9][0]                                                                        ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[10][0]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.735      ;
; 0.489  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[14][0]                                                                       ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[15][0]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.736      ;
; 0.490  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[10] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.737      ;
; 0.490  ; receiver:receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                  ; receiver:receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.736      ;
; 0.490  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][0]                                                                        ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[9][0]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.737      ;
; 0.490  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][1]                                                                        ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][1]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.735      ;
; 0.490  ; receiver:receiver_inst|cordic:cordic_inst|Z[5][1]                                                                                  ; receiver:receiver_inst|cordic:cordic_inst|Z[6][1]                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.735      ;
; 0.491  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[0]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.736      ;
; 0.491  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[7]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.738      ;
; 0.491  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[11] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.738      ;
; 0.491  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[9]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.738      ;
; 0.491  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[31]                         ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[31]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.464      ; 1.150      ;
; 0.491  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[36]                         ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[36]                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.464      ; 1.150      ;
; 0.491  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[3][0]                                                                        ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[4][0]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.738      ;
; 0.491  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7]    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[7]    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.737      ;
; 0.492  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[6][0]                                                                        ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][0]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.737      ;
; 0.492  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9]    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[9]    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.737      ;
; 0.492  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rEnd4                                                                       ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.737      ;
; 0.492  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.297      ; 0.984      ;
; 0.492  ; receiver:receiver_inst|cordic:cordic_inst|Z[4][1]                                                                                  ; receiver:receiver_inst|cordic:cordic_inst|Z[5][1]                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.737      ;
; 0.493  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[3]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.739      ;
; 0.493  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[33]                         ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[33]                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.464      ; 1.152      ;
; 0.493  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6]    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[6]    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.738      ;
; 0.494  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                           ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.742      ;
; 0.495  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.079      ; 0.769      ;
; 0.496  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[3]                                      ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[3]                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.232      ; 0.923      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.684      ;
; 0.467 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.733      ;
; 0.471 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.737      ;
; 0.472 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.738      ;
; 0.473 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.739      ;
; 0.518 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.784      ;
; 0.519 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.785      ;
; 0.521 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.787      ;
; 0.533 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.798      ;
; 0.634 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.901      ;
; 0.646 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.912      ;
; 0.646 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.912      ;
; 0.647 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.913      ;
; 0.648 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.914      ;
; 0.648 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.914      ;
; 0.648 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.914      ;
; 0.649 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.915      ;
; 0.666 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 0.951      ;
; 0.683 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.950      ;
; 0.683 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.950      ;
; 0.684 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.951      ;
; 0.685 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.951      ;
; 0.686 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.952      ;
; 0.687 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.953      ;
; 0.688 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.954      ;
; 0.689 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.689 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.689 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.690 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.692 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.958      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 0.981      ;
; 0.697 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.964      ;
; 0.699 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.966      ;
; 0.699 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.967      ;
; 0.706 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.972      ;
; 0.707 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.975      ;
; 0.710 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.976      ;
; 0.714 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.980      ;
; 0.742 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.008      ;
; 0.784 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.049      ;
; 0.788 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.054      ;
; 0.857 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.124      ;
; 0.867 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.134      ;
; 0.873 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.139      ;
; 0.875 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.142      ;
; 0.879 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.146      ;
; 0.902 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.168      ;
; 0.909 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.175      ;
; 0.932 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.197      ;
; 0.934 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.199      ;
; 0.936 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.201      ;
; 0.941 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.206      ;
; 0.989 ; counter[0]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 1.274      ;
; 1.005 ; counter[9]                                         ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; counter[11]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; counter[2]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.272      ;
; 1.006 ; counter[10]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; counter[12]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.272      ;
; 1.006 ; counter[7]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.273      ;
; 1.007 ; counter[8]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; counter[15]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.273      ;
; 1.007 ; counter[18]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.273      ;
; 1.008 ; counter[6]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; counter[14]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.274      ;
; 1.008 ; counter[4]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; counter[17]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.274      ;
; 1.009 ; counter[16]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.275      ;
; 1.010 ; counter[20]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.276      ;
; 1.011 ; counter[3]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.278      ;
; 1.011 ; counter[5]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.278      ;
; 1.011 ; counter[13]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.277      ;
; 1.013 ; counter[19]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.279      ;
; 1.013 ; counter[21]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.279      ;
; 1.013 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.280      ;
; 1.016 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.283      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.805 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.108     ; 0.922      ;
; 0.805 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.108     ; 0.922      ;
; 0.823 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.108     ; 0.940      ;
; 0.823 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 0.902      ;
; 0.848 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 0.927      ;
; 0.848 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 0.927      ;
; 0.850 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 0.929      ;
; 0.885 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 0.926      ;
; 0.903 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 0.944      ;
; 0.904 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 0.945      ;
; 0.970 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.108     ; 1.087      ;
; 0.990 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.108     ; 1.107      ;
; 0.995 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.108     ; 1.112      ;
; 0.998 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.310     ; 0.913      ;
; 0.998 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 1.077      ;
; 1.030 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.108     ; 1.147      ;
; 1.040 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 1.081      ;
; 1.048 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 1.127      ;
; 1.054 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 1.133      ;
; 1.069 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 1.110      ;
; 1.079 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.174     ; 1.130      ;
; 1.101 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.418     ; 0.908      ;
; 1.105 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.418     ; 0.912      ;
; 1.112 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.416     ; 0.921      ;
; 1.125 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.418     ; 0.932      ;
; 1.129 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 1.170      ;
; 1.140 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.173     ; 1.192      ;
; 1.147 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 1.226      ;
; 1.208 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 1.287      ;
; 1.261 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.108     ; 1.378      ;
; 1.266 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.146     ; 1.345      ;
; 1.308 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.418     ; 1.115      ;
; 1.308 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.174     ; 1.359      ;
; 1.309 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.416     ; 1.118      ;
; 1.312 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.416     ; 1.121      ;
; 1.312 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.184     ; 1.353      ;
; 1.323 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.416     ; 1.132      ;
; 1.330 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.416     ; 1.139      ;
; 1.331 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.238     ; 0.922      ;
; 1.336 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.238     ; 0.927      ;
; 1.339 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.418     ; 1.146      ;
; 1.343 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.112     ; 1.456      ;
; 1.348 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.173     ; 1.400      ;
; 1.353 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.112     ; 1.466      ;
; 1.360 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.418     ; 1.167      ;
; 1.366 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.238     ; 0.957      ;
; 1.366 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.238     ; 0.957      ;
; 1.366 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.238     ; 0.957      ;
; 1.367 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.238     ; 0.958      ;
; 1.373 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.238     ; 0.964      ;
; 1.374 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.280     ; 0.923      ;
; 1.378 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.238     ; 0.969      ;
; 1.391 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.280     ; 0.940      ;
; 1.414 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.314     ; 0.929      ;
; 1.417 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.314     ; 0.932      ;
; 1.420 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.314     ; 0.935      ;
; 1.425 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.314     ; 0.940      ;
; 1.430 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.280     ; 0.979      ;
; 1.570 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.282     ; 1.117      ;
; 1.571 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.416     ; 1.380      ;
; 1.584 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.280     ; 1.133      ;
; 1.587 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.280     ; 1.136      ;
; 1.593 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.238     ; 1.184      ;
; 1.597 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.280     ; 1.146      ;
; 1.598 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.307     ; 1.120      ;
; 1.600 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.280     ; 1.149      ;
; 1.602 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.180     ; 1.647      ;
; 1.607 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.280     ; 1.156      ;
; 1.617 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.309     ; 1.137      ;
; 1.628 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.238     ; 1.219      ;
; 1.634 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.309     ; 1.154      ;
; 1.642 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.314     ; 1.157      ;
; 1.644 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.314     ; 1.159      ;
; 1.644 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.242     ; 1.231      ;
; 1.644 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.282     ; 1.191      ;
; 1.655 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.282     ; 1.202      ;
; 1.656 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.280     ; 1.205      ;
; 1.661 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.282     ; 1.208      ;
; 1.662 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.242     ; 1.249      ;
; 1.662 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.280     ; 1.211      ;
; 1.663 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.307     ; 1.185      ;
; 1.665 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.314     ; 1.180      ;
; 1.665 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.309     ; 1.185      ;
; 1.668 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.242     ; 1.255      ;
; 1.670 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.242     ; 1.257      ;
; 1.670 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.314     ; 1.185      ;
; 1.672 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.242     ; 1.259      ;
; 1.677 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.242     ; 1.264      ;
; 1.680 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.242     ; 1.267      ;
; 1.681 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.282     ; 1.228      ;
; 1.681 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.307     ; 1.203      ;
; 1.687 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.242     ; 1.274      ;
; 1.694 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.242     ; 1.281      ;
; 1.699 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.310     ; 1.218      ;
; 1.702 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.310     ; 1.221      ;
; 1.705 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.242     ; 1.292      ;
; 1.714 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.310     ; 1.233      ;
; 1.714 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.307     ; 1.236      ;
; 1.715 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.310     ; 1.234      ;
; 1.718 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.310     ; 1.237      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.979      ;
; -2.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.979      ;
; -2.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.979      ;
; -2.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.979      ;
; -2.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.979      ;
; -2.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.979      ;
; -2.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.979      ;
; -2.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.979      ;
; -2.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.979      ;
; -2.074 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.978      ;
; -2.074 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.978      ;
; -2.074 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.978      ;
; -2.074 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.978      ;
; -2.074 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.978      ;
; -2.074 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 2.978      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 2.994      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 2.994      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 2.994      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 2.994      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 2.994      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 2.994      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 2.978      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 2.978      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 2.978      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 2.978      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 2.978      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 2.978      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 2.978      ;
; -2.066 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 2.978      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                                                                                                                ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.054 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 2.995      ;
; -2.054 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 2.995      ;
; -2.054 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 2.995      ;
; -2.054 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 2.995      ;
; -2.054 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 2.995      ;
; -2.054 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 2.995      ;
; -2.054 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 2.995      ;
; -2.054 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 2.995      ;
; -2.054 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 2.995      ;
; -2.054 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 2.995      ;
; -2.054 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 2.995      ;
; -2.054 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 2.995      ;
; -1.963 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.561      ; 3.438      ;
; -1.963 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.561      ; 3.438      ;
; -1.963 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.561      ; 3.438      ;
; -1.963 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.561      ; 3.438      ;
; -1.941 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.577      ; 3.432      ;
; -1.941 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.577      ; 3.432      ;
; -1.941 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.577      ; 3.432      ;
; -1.941 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.577      ; 3.432      ;
; -1.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.600      ; 3.448      ;
; -1.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.600      ; 3.448      ;
; -1.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.600      ; 3.448      ;
; -1.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.600      ; 3.448      ;
; -1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.635      ; 2.994      ;
; -1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.635      ; 2.994      ;
; -1.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a8~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.567      ; 3.462      ;
; -1.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.657      ; 3.433      ;
; -1.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.657      ; 3.433      ;
; -1.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.657      ; 3.433      ;
; -1.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.657      ; 3.433      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.645      ; 2.995      ;
; -1.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.660      ; 3.431      ;
; -1.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.660      ; 3.431      ;
; -1.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.660      ; 3.431      ;
; -1.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.660      ; 3.431      ;
; -1.854 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.665      ; 3.433      ;
; -1.854 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.665      ; 3.433      ;
; -1.854 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.665      ; 3.433      ;
; -1.854 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.665      ; 3.433      ;
; -1.853 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.665      ; 3.432      ;
; -1.853 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.665      ; 3.432      ;
; -1.853 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.665      ; 3.432      ;
; -1.853 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.665      ; 3.432      ;
; -1.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a24~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.583      ; 3.453      ;
; -1.837 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a32~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.606      ; 3.472      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.672      ; 2.995      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.672      ; 2.995      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.672      ; 2.995      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.672      ; 2.995      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.672      ; 2.995      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.672      ; 2.995      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.672      ; 2.995      ;
; -1.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.672      ; 2.995      ;
; -1.829 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.673      ; 2.994      ;
; -1.829 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.673      ; 2.994      ;
; -1.761 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a20~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.663      ; 3.453      ;
; -1.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a16~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.666      ; 3.451      ;
; -1.753 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a4~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.671      ; 3.453      ;
; -1.752 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a40~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.671      ; 3.452      ;
; -1.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.749      ; 2.991      ;
; -1.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.749      ; 2.991      ;
; -1.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.749      ; 2.991      ;
; -1.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.749      ; 2.991      ;
; -1.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.749      ; 2.991      ;
; -1.708 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.820      ; 3.442      ;
; -1.708 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.820      ; 3.442      ;
; -1.708 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.820      ; 3.442      ;
; -1.708 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.820      ; 3.442      ;
; -1.622 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.913      ; 3.449      ;
; -1.622 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.913      ; 3.449      ;
; -1.622 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.913      ; 3.449      ;
; -1.622 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.913      ; 3.449      ;
; -1.615 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.910      ; 3.439      ;
; -1.615 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.910      ; 3.439      ;
; -1.615 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.910      ; 3.439      ;
; -1.615 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.910      ; 3.439      ;
; -1.608 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.928      ; 3.450      ;
; -1.608 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.928      ; 3.450      ;
; -1.608 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.928      ; 3.450      ;
; -1.608 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.928      ; 3.450      ;
; -1.607 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a12~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.826      ; 3.462      ;
; -1.601 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.920      ; 3.435      ;
; -1.601 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.920      ; 3.435      ;
; -1.601 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.920      ; 3.435      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                               ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[10]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.999      ; 3.443      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[9]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.999      ; 3.443      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[8]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.999      ; 3.443      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[7]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.999      ; 3.443      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[6]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.999      ; 3.443      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[5]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.999      ; 3.443      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[4]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.999      ; 3.443      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[3]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.999      ; 3.443      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[2]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.999      ; 3.443      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[31]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.007      ; 3.451      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[30]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.007      ; 3.451      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[29]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.007      ; 3.451      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[28]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.007      ; 3.451      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[27]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.007      ; 3.451      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[26]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.007      ; 3.451      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[25]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.007      ; 3.451      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[1]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.007      ; 3.451      ;
; -1.530 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[0]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.007      ; 3.451      ;
; -1.476 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[15]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.053      ; 3.443      ;
; -1.476 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[14]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.053      ; 3.443      ;
; -1.476 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[13]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.053      ; 3.443      ;
; -1.476 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[12]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.053      ; 3.443      ;
; -1.476 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[11]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.053      ; 3.443      ;
; -1.460 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[24]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 3.443      ;
; -1.460 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[23]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 3.443      ;
; -1.460 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[22]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 3.443      ;
; -1.460 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[21]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 3.443      ;
; -1.460 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[20]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 3.443      ;
; -1.460 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[19]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 3.443      ;
; -1.460 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[18]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 3.443      ;
; -1.460 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[17]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 3.443      ;
; -1.460 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[16]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 3.443      ;
; -1.432 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.013      ; 3.474      ;
; -1.429 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.005      ; 3.463      ;
; -1.375 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.059      ; 3.463      ;
; -1.358 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.075      ; 3.462      ;
; -1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 2.995      ;
; -1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 2.995      ;
; -1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 2.995      ;
; -1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 2.995      ;
; -1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 2.995      ;
; -1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 2.995      ;
; -1.023 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.973      ; 2.988      ;
; -1.023 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.973      ; 2.988      ;
; -1.023 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.973      ; 2.988      ;
; -1.023 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.973      ; 2.988      ;
; -1.023 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.973      ; 2.988      ;
; -1.023 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.973      ; 2.988      ;
; -1.023 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.973      ; 2.988      ;
; -1.023 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[8]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.973      ; 2.988      ;
; -1.023 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.973      ; 2.988      ;
; -1.020 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.984      ; 2.996      ;
; -1.020 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.984      ; 2.996      ;
; -1.020 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.984      ; 2.996      ;
; -1.020 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.984      ; 2.996      ;
; -1.020 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.984      ; 2.996      ;
; -1.001 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.003      ; 2.996      ;
; -1.001 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.003      ; 2.996      ;
; -1.001 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.003      ; 2.996      ;
; -1.001 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.003      ; 2.996      ;
; -0.991 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.014      ; 2.997      ;
; -0.989 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.008      ; 2.989      ;
; -0.989 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.008      ; 2.989      ;
; -0.989 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.008      ; 2.989      ;
; -0.989 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.008      ; 2.989      ;
; -0.989 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.008      ; 2.989      ;
; -0.989 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.008      ; 2.989      ;
; -0.989 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.008      ; 2.989      ;
; -0.989 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[7]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.008      ; 2.989      ;
; -0.975 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.029      ; 2.996      ;
; -0.975 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.029      ; 2.996      ;
; -0.975 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.029      ; 2.996      ;
; -0.975 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.029      ; 2.996      ;
; -0.975 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.029      ; 2.996      ;
; -0.943 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.061      ; 2.996      ;
; -0.943 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.061      ; 2.996      ;
; -0.943 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.061      ; 2.996      ;
; -0.943 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.061      ; 2.996      ;
; -0.943 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.061      ; 2.996      ;
; -0.943 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.061      ; 2.996      ;
; -0.943 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.061      ; 2.996      ;
; -0.940 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 2.989      ;
; -0.940 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 2.989      ;
; -0.938 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.059      ; 2.989      ;
; -0.938 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.059      ; 2.989      ;
; -0.933 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.071      ; 2.996      ;
; -0.933 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.071      ; 2.996      ;
; -0.925 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[2]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.071      ; 2.988      ;
; -0.925 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.071      ; 2.988      ;
; -0.925 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.071      ; 2.988      ;
; -0.925 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.071      ; 2.988      ;
; -0.925 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.071      ; 2.988      ;
; -0.923 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.073      ; 2.988      ;
; -0.918 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 2.989      ;
; -0.918 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.079      ; 2.989      ;
; -0.884 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.113      ; 2.989      ;
; -0.884 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.113      ; 2.989      ;
; -0.848 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.155      ; 2.995      ;
; -0.848 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity7                         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.155      ; 2.995      ;
; -0.848 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.155      ; 2.995      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.519      ; 2.801      ;
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.519      ; 2.801      ;
; 1.102 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[8]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.477      ; 2.804      ;
; 1.102 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[10]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.477      ; 2.804      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.467      ; 2.815      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.467      ; 2.815      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.467      ; 2.815      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.467      ; 2.815      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.467      ; 2.815      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.467      ; 2.815      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.467      ; 2.815      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.467      ; 2.815      ;
; 1.165 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[1]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.429      ; 2.819      ;
; 1.165 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.429      ; 2.819      ;
; 1.165 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|parity6                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.429      ; 2.819      ;
; 1.165 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.429      ; 2.819      ;
; 1.165 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[0]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.429      ; 2.819      ;
; 1.165 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[3]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.429      ; 2.819      ;
; 1.165 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[1]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.429      ; 2.819      ;
; 1.184 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.409      ; 2.818      ;
; 1.184 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.409      ; 2.818      ;
; 1.184 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.409      ; 2.818      ;
; 1.184 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.409      ; 2.818      ;
; 1.184 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.410      ; 2.819      ;
; 1.184 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.410      ; 2.819      ;
; 1.184 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.410      ; 2.819      ;
; 1.184 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.410      ; 2.819      ;
; 1.184 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.410      ; 2.819      ;
; 1.184 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.410      ; 2.819      ;
; 1.184 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.410      ; 2.819      ;
; 1.184 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[9]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.410      ; 2.819      ;
; 1.187 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.406      ; 2.818      ;
; 1.187 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity7                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.406      ; 2.818      ;
; 1.187 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.406      ; 2.818      ;
; 1.187 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.406      ; 2.818      ;
; 1.187 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.406      ; 2.818      ;
; 1.187 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.406      ; 2.818      ;
; 1.187 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.406      ; 2.818      ;
; 1.187 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.406      ; 2.818      ;
; 1.222 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.362      ; 2.809      ;
; 1.222 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.362      ; 2.809      ;
; 1.256 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.327      ; 2.808      ;
; 1.256 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.327      ; 2.808      ;
; 1.262 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.321      ; 2.808      ;
; 1.264 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[2]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 2.807      ;
; 1.264 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[9]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 2.807      ;
; 1.264 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[6]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 2.807      ;
; 1.264 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[10]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 2.807      ;
; 1.264 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[8]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 2.807      ;
; 1.277 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[5]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 2.820      ;
; 1.277 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[2]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 2.820      ;
; 1.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.305      ; 2.809      ;
; 1.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.305      ; 2.809      ;
; 1.280 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[7]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.303      ; 2.808      ;
; 1.280 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[4]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.303      ; 2.808      ;
; 1.287 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.307      ; 2.819      ;
; 1.287 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.307      ; 2.819      ;
; 1.287 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.307      ; 2.819      ;
; 1.287 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.307      ; 2.819      ;
; 1.287 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.307      ; 2.819      ;
; 1.287 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.307      ; 2.819      ;
; 1.287 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.307      ; 2.819      ;
; 1.321 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[3]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.274      ; 2.820      ;
; 1.321 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.274      ; 2.820      ;
; 1.321 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[5]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.274      ; 2.820      ;
; 1.321 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.274      ; 2.820      ;
; 1.321 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[2]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.274      ; 2.820      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.253      ; 2.808      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.253      ; 2.808      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.253      ; 2.808      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.253      ; 2.808      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.253      ; 2.808      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[4]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.253      ; 2.808      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.253      ; 2.808      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[7]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.253      ; 2.808      ;
; 1.336 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.259      ; 2.820      ;
; 1.346 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.248      ; 2.819      ;
; 1.346 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.248      ; 2.819      ;
; 1.346 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.248      ; 2.819      ;
; 1.346 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.248      ; 2.819      ;
; 1.366 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a9                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.216      ; 2.807      ;
; 1.366 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.216      ; 2.807      ;
; 1.366 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.216      ; 2.807      ;
; 1.366 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[6]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.216      ; 2.807      ;
; 1.366 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.216      ; 2.807      ;
; 1.366 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[9]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.216      ; 2.807      ;
; 1.366 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.216      ; 2.807      ;
; 1.366 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[8]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.216      ; 2.807      ;
; 1.366 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[10]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.216      ; 2.807      ;
; 1.367 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.227      ; 2.819      ;
; 1.367 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.227      ; 2.819      ;
; 1.367 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.227      ; 2.819      ;
; 1.367 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[0]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.227      ; 2.819      ;
; 1.367 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[1]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.227      ; 2.819      ;
; 1.401 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.190      ; 2.816      ;
; 1.401 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.190      ; 2.816      ;
; 1.401 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.190      ; 2.816      ;
; 1.401 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.190      ; 2.816      ;
; 1.401 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.190      ; 2.816      ;
; 1.401 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.190      ; 2.816      ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_sck'                                                                                                                                                                                                                ;
+-------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.159 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.427      ; 2.811      ;
; 1.159 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.427      ; 2.811      ;
; 1.159 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.427      ; 2.811      ;
; 1.159 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.427      ; 2.811      ;
; 1.159 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.427      ; 2.811      ;
; 1.159 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.427      ; 2.811      ;
; 1.167 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.426      ; 2.818      ;
; 1.167 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.426      ; 2.818      ;
; 1.167 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.426      ; 2.818      ;
; 1.169 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.410      ; 2.804      ;
; 1.169 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.410      ; 2.804      ;
; 1.169 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.410      ; 2.804      ;
; 1.169 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.410      ; 2.804      ;
; 1.169 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.410      ; 2.804      ;
; 1.169 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.410      ; 2.804      ;
; 1.222 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.357      ; 2.804      ;
; 1.222 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.357      ; 2.804      ;
; 1.222 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.357      ; 2.804      ;
; 1.222 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.357      ; 2.804      ;
; 1.222 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.357      ; 2.804      ;
; 1.222 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.357      ; 2.804      ;
; 1.222 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.357      ; 2.804      ;
; 1.222 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.357      ; 2.804      ;
; 1.222 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.357      ; 2.804      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.354      ; 2.806      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.354      ; 2.806      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.354      ; 2.806      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.354      ; 2.806      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.354      ; 2.806      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.354      ; 2.806      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.354      ; 2.806      ;
; 1.269 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 2.811      ;
; 1.269 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 2.811      ;
; 1.269 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 2.811      ;
; 1.269 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 2.811      ;
; 1.269 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 2.811      ;
; 1.269 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 2.811      ;
; 1.269 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 2.811      ;
; 1.280 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[38]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.300      ; 2.805      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.260      ; 2.813      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.260      ; 2.813      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.260      ; 2.813      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.260      ; 2.813      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.260      ; 2.813      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.260      ; 2.813      ;
; 1.411 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.170      ; 2.806      ;
; 1.411 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.170      ; 2.806      ;
; 1.411 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.170      ; 2.806      ;
; 1.411 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.170      ; 2.806      ;
; 1.411 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.170      ; 2.806      ;
; 1.411 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.170      ; 2.806      ;
; 1.411 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.170      ; 2.806      ;
; 1.411 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.170      ; 2.806      ;
; 1.420 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.166      ; 2.811      ;
; 1.420 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.166      ; 2.811      ;
; 1.420 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.166      ; 2.811      ;
; 1.420 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.166      ; 2.811      ;
; 1.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 2.813      ;
; 1.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 2.813      ;
; 1.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 2.813      ;
; 1.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 2.813      ;
; 1.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 2.813      ;
; 1.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 2.813      ;
; 1.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 2.813      ;
; 1.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 2.813      ;
; 1.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 2.813      ;
; 1.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.138      ; 2.813      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.108      ; 2.814      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.108      ; 2.814      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.108      ; 2.814      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.108      ; 2.814      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.108      ; 2.814      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.108      ; 2.814      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.108      ; 2.814      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.095      ; 2.811      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.095      ; 2.811      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.095      ; 2.811      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.095      ; 2.811      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.095      ; 2.811      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11]                                                                                           ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.095      ; 2.811      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.095      ; 2.811      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.095      ; 2.811      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.095      ; 2.811      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.095      ; 2.811      ;
; 1.515 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[3]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.080      ; 2.820      ;
; 1.553 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[9]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.030      ; 2.808      ;
; 1.553 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[7]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.030      ; 2.808      ;
; 1.553 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[8]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.030      ; 2.808      ;
; 1.563 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[6]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.020      ; 2.808      ;
; 1.563 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[5]                                        ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.020      ; 2.808      ;
; 1.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.782      ; 2.819      ;
; 1.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.782      ; 2.819      ;
; 1.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.782      ; 2.819      ;
; 1.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a36~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.148      ; 3.229      ;
; 1.825 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]              ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.758      ; 2.808      ;
; 1.825 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[2]              ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.758      ; 2.808      ;
; 1.825 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.758      ; 2.808      ;
; 1.825 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                    ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.758      ; 2.808      ;
; 1.825 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[0]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.758      ; 2.808      ;
; 1.825 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[1]                                                ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.758      ; 2.808      ;
+-------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.552 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.069      ; 2.816      ;
; 2.552 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.069      ; 2.816      ;
; 2.552 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.069      ; 2.816      ;
; 2.552 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.069      ; 2.816      ;
; 2.552 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.069      ; 2.816      ;
; 2.552 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.069      ; 2.816      ;
; 2.553 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 2.801      ;
; 2.553 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 2.801      ;
; 2.553 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 2.801      ;
; 2.553 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 2.801      ;
; 2.553 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 2.801      ;
; 2.553 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 2.801      ;
; 2.553 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 2.801      ;
; 2.553 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 2.801      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 2.802      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 2.802      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 2.802      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 2.802      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 2.802      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 2.803      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 2.802      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 2.803      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 2.803      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 2.803      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 2.803      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 2.803      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 2.803      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 2.803      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 2.803      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[0]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[10]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[11]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[12]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[13]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[14]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[15]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[16]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[17]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[18]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[19]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[1]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[20]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[21]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[22]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[23]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[24]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[25]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[26]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[27]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[28]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[29]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[2]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[30]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[31]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[32]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[33]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[34]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[35]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[3]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[4]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[5]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[6]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[7]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[8]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[9]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]~_Duplicate_1  ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'                                                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                            ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; dither                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; randomize               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_2  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a0~portb_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a12~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a16~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a20~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a24~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a28~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a32~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a36~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a40~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a44~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a4~portb_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a8~portb_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_we_reg        ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; spi_sck ; Rise       ; spi_sck                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a1                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a10                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'                                                                                  ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[4]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[5]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 2.549 ; 2.613 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 2.404 ; 2.510 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 0.478 ; 0.705 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.892 ; 1.042 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 1.567 ; 1.725 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 1.876 ; 2.034 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 0.928 ; 1.031 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 2.549 ; 2.613 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 2.038 ; 2.133 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 1.265 ; 1.353 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 1.222 ; 1.272 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 1.162 ; 1.233 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 1.706 ; 1.769 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 2.712 ; 2.747 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 2.982 ; 2.968 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 2.810 ; 2.996 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 4.579 ; 4.425 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 5.435 ; 5.581 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 5.435 ; 5.581 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 1.146 ; 1.333 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 2.823 ; 2.881 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 2.823 ; 2.881 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 2.723 ; 2.745 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; -0.044 ; -0.253 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; -1.966 ; -2.068 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; -0.044 ; -0.253 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; -0.453 ; -0.589 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -1.131 ; -1.283 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -1.413 ; -1.565 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -0.435 ; -0.525 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -2.089 ; -2.143 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -1.545 ; -1.630 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -0.777 ; -0.853 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; -0.736 ; -0.777 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -0.648 ; -0.708 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -1.235 ; -1.287 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.099 ; -1.177 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.072 ; -1.164 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -2.351 ; -2.534 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -3.464 ; -3.198 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -1.638 ; -1.694 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -1.638 ; -1.694 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.460 ; -0.635 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -1.562 ; -1.725 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -1.562 ; -1.725 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -1.545 ; -1.674 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 12.020 ; 10.933 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 11.963 ; 11.838 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.472 ; 10.004 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.538 ; 10.090 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 10.917 ; 10.261 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 11.963 ; 11.838 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.668 ; 10.227 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 10.641 ; 10.108 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.365  ; 6.542  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.365  ; 6.542  ; Rise       ; ad9866_clk                       ;
; spivalid         ; ad9866_clk                       ; 11.254 ; 11.763 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 10.273 ; 10.397 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.997  ; 7.798  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 6.980  ; 6.947  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 7.145  ; 7.037  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 6.901  ; 6.872  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 7.563  ; 7.432  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 7.628  ; 7.491  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 7.327  ; 7.143  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 7.463  ; 7.307  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 7.527  ; 7.363  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 7.811  ; 7.614  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 10.273 ; 10.397 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 8.414  ; 8.239  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.365  ; 6.542  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.365  ; 6.542  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 7.222  ; 6.863  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 7.251  ; 6.903  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 8.942  ; 8.528  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 7.940  ; 7.590  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 8.881  ; 8.165  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.513 ; 10.766 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 11.896 ; 11.610 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 14.116 ; 13.120 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 11.302 ; 11.286 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 9.592  ; 9.312  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 9.549  ; 9.267  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 9.941  ; 9.329  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 11.302 ; 11.286 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 9.671  ; 9.285  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 9.945  ; 9.524  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 11.322 ; 10.257 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 10.107 ; 9.641  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.107 ; 9.641  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.171 ; 9.723  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 10.535 ; 9.887  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 11.707 ; 11.592 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.296 ; 9.855  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 10.327 ; 9.813  ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.230  ; 6.404  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.230  ; 6.404  ; Rise       ; ad9866_clk                       ;
; spivalid         ; ad9866_clk                       ; 8.934  ; 9.322  ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 6.749  ; 6.721  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.801  ; 7.609  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 6.824  ; 6.792  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 6.982  ; 6.879  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 6.749  ; 6.721  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 7.384  ; 7.258  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 7.446  ; 7.315  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 7.150  ; 6.973  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 7.288  ; 7.138  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 7.350  ; 7.192  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 7.615  ; 7.425  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 10.090 ; 10.217 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 8.202  ; 8.034  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.230  ; 6.404  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.230  ; 6.404  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 7.054  ; 6.704  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 7.081  ; 6.743  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 8.702  ; 8.303  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 7.741  ; 7.403  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 8.644  ; 7.955  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.326 ; 10.561 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 11.649 ; 11.381 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 10.664 ; 9.950  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 9.042  ; 8.624  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 9.067  ; 8.757  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 9.083  ; 8.803  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 9.443  ; 8.883  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 10.931 ; 10.924 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 9.042  ; 8.624  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 9.519  ; 9.112  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 11.437 ; 10.568 ; 11.548 ; 10.717 ;
; ptt_in     ; ad9866_adio[0]  ; 7.814  ; 7.438  ; 7.849  ; 7.473  ;
; ptt_in     ; ad9866_adio[1]  ; 7.847  ; 7.471  ; 7.896  ; 7.520  ;
; ptt_in     ; ad9866_adio[2]  ; 7.816  ; 7.440  ; 7.873  ; 7.497  ;
; ptt_in     ; ad9866_adio[3]  ; 7.816  ; 7.440  ; 7.873  ; 7.497  ;
; ptt_in     ; ad9866_adio[4]  ; 8.987  ; 8.611  ; 8.877  ; 8.501  ;
; ptt_in     ; ad9866_adio[5]  ; 8.987  ; 8.611  ; 8.877  ; 8.501  ;
; ptt_in     ; ad9866_adio[6]  ; 9.348  ; 8.972  ; 9.185  ; 8.809  ;
; ptt_in     ; ad9866_adio[7]  ; 9.348  ; 8.972  ; 9.185  ; 8.809  ;
; ptt_in     ; ad9866_adio[8]  ; 9.384  ; 9.008  ; 9.255  ; 8.879  ;
; ptt_in     ; ad9866_adio[9]  ; 9.384  ; 9.008  ; 9.255  ; 8.879  ;
; ptt_in     ; ad9866_adio[10] ; 9.407  ; 9.031  ; 9.262  ; 8.886  ;
; ptt_in     ; ad9866_adio[11] ; 10.093 ; 9.717  ; 9.877  ; 9.501  ;
; ptt_in     ; ad9866_rxen     ;        ; 10.617 ; 10.812 ;        ;
; ptt_in     ; ad9866_txen     ; 8.033  ;        ;        ; 8.024  ;
; spi_ce[0]  ; spi_miso        ; 6.991  ; 6.615  ; 7.164  ; 6.788  ;
+------------+-----------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 11.106 ; 10.268 ; 11.215 ; 10.412 ;
; ptt_in     ; ad9866_adio[0]  ; 7.535  ; 7.174  ; 7.570  ; 7.209  ;
; ptt_in     ; ad9866_adio[1]  ; 7.566  ; 7.205  ; 7.614  ; 7.253  ;
; ptt_in     ; ad9866_adio[2]  ; 7.536  ; 7.175  ; 7.592  ; 7.231  ;
; ptt_in     ; ad9866_adio[3]  ; 7.536  ; 7.175  ; 7.592  ; 7.231  ;
; ptt_in     ; ad9866_adio[4]  ; 8.660  ; 8.299  ; 8.556  ; 8.195  ;
; ptt_in     ; ad9866_adio[5]  ; 8.660  ; 8.299  ; 8.556  ; 8.195  ;
; ptt_in     ; ad9866_adio[6]  ; 9.007  ; 8.646  ; 8.852  ; 8.491  ;
; ptt_in     ; ad9866_adio[7]  ; 9.007  ; 8.646  ; 8.852  ; 8.491  ;
; ptt_in     ; ad9866_adio[8]  ; 9.042  ; 8.681  ; 8.919  ; 8.558  ;
; ptt_in     ; ad9866_adio[9]  ; 9.042  ; 8.681  ; 8.919  ; 8.558  ;
; ptt_in     ; ad9866_adio[10] ; 9.064  ; 8.703  ; 8.926  ; 8.565  ;
; ptt_in     ; ad9866_adio[11] ; 9.723  ; 9.362  ; 9.517  ; 9.156  ;
; ptt_in     ; ad9866_rxen     ;        ; 10.425 ; 10.621 ;        ;
; ptt_in     ; ad9866_txen     ; 7.841  ;        ;        ; 7.833  ;
; spi_ce[0]  ; spi_miso        ; 6.741  ; 6.380  ; 6.912  ; 6.551  ;
+------------+-----------------+--------+--------+--------+--------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                               ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[5]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[10]   ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[8]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[0]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[1]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[4]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.961         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[4]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4] ;                ;              ;                  ; -0.625       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[4] ;                ;              ;                  ; -5.336       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[5]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.957         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[5]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5] ;                ;              ;                  ; -0.405       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[5] ;                ;              ;                  ; -5.552       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[10]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -5.737         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[10]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[10] ;                ;              ;                  ; -0.730       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[10] ;                ;              ;                  ; -5.007       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[2]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.600         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[2]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2] ;                ;              ;                  ; -0.031       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[2] ;                ;              ;                  ; -5.569       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[8]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.539         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[8]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[8] ;                ;              ;                  ; -0.870       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[8] ;                ;              ;                  ; -4.669       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[7]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.500         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[7]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7] ;                ;              ;                  ; 0.176        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[7] ;                ;              ;                  ; -5.676       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[3]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.018         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[3]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3] ;                ;              ;                  ; -0.056       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[3] ;                ;              ;                  ; -4.962       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[6]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.534         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[6]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6] ;                ;              ;                  ; 0.175        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[6] ;                ;              ;                  ; -4.709       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[9]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.519         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[9]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9] ;                ;              ;                  ; 0.177        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[9] ;                ;              ;                  ; -4.696       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[0]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.347         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[0]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0] ;                ;              ;                  ; -0.032       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[0] ;                ;              ;                  ; -4.315       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[1]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.236         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[1]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1] ;                ;              ;                  ; -0.315       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[1] ;                ;              ;                  ; -3.921       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.033         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6] ;                ;              ;                  ; -0.033       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[6] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.032         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8] ;                ;              ;                  ; -0.032       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[8] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.031         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4] ;                ;              ;                  ; -0.031       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[4] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.031         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2] ;                ;              ;                  ; -0.031       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[2] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.031         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1] ;                ;              ;                  ; -0.031       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[1] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                              ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                     ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                     ;
; Included in Design MTBF ; Yes                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                            ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                               ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                        ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                        ; 0.174          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                           ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                        ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                            ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                               ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                 ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                           ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ;                ;              ;                  ; 0.174        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[11] ;                ;              ;                  ; n/a          ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.174          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7] ;                ;              ;                  ; 0.174        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[7] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                              ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                     ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                     ;
; Included in Design MTBF ; Yes                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                            ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                               ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                        ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                        ; 0.175          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                           ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                        ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                            ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                               ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                 ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                           ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ;                ;              ;                  ; 0.175        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[10] ;                ;              ;                  ; n/a          ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.175          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9] ;                ;              ;                  ; 0.175        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[9] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.175          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3] ;                ;              ;                  ; 0.175        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[3] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.177          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5] ;                ;              ;                  ; 0.177        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[5] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.177          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0] ;                ;              ;                  ; 0.177        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[0] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -5.369 ; -8022.564     ;
; spi_sck                          ; -1.810 ; -107.557      ;
; clk_10mhz                        ; -1.342 ; -57.138       ;
; spi_slave:spi_slave_rx_inst|done ; -0.058 ; -0.129        ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; spi_sck                          ; -0.209 ; -6.975        ;
; ad9866_clk                       ; -0.094 ; -0.655        ;
; spi_slave:spi_slave_rx_inst|done ; 0.156  ; 0.000         ;
; clk_10mhz                        ; 0.186  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_sck    ; -0.644 ; -92.571         ;
; clk_10mhz  ; -0.607 ; -17.519         ;
; ad9866_clk ; -0.446 ; -34.533         ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; spi_sck    ; 0.592 ; 0.000           ;
; ad9866_clk ; 0.714 ; 0.000           ;
; clk_10mhz  ; 1.295 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -3.000 ; -10806.782    ;
; spi_sck                          ; -3.000 ; -428.935      ;
; clk_10mhz                        ; -3.000 ; -110.826      ;
; spi_slave:spi_slave_rx_inst|done ; -1.000 ; -109.000      ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                            ;
+--------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -5.369 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.369 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.365      ;
; -5.359 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.359 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.355      ;
; -5.322 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.316      ;
; -5.322 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.316      ;
; -5.322 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.316      ;
; -5.322 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.316      ;
; -5.322 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.316      ;
; -5.322 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.316      ;
; -5.322 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.316      ;
; -5.322 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.316      ;
; -5.322 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.316      ;
; -5.322 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.316      ;
; -5.322 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.316      ;
; -5.322 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.316      ;
; -5.322 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.316      ;
; -5.322 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.316      ;
; -5.312 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.306      ;
; -5.312 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.306      ;
; -5.312 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.306      ;
; -5.312 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.306      ;
; -5.312 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.306      ;
; -5.312 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.306      ;
; -5.312 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.306      ;
; -5.312 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.306      ;
; -5.312 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.306      ;
; -5.312 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.306      ;
; -5.312 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.306      ;
; -5.312 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.306      ;
; -5.312 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.306      ;
; -5.312 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.017      ; 6.306      ;
; -5.301 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.301 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.297      ;
; -5.280 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
; -5.280 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.019      ; 6.276      ;
+--------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.810 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.025      ; 2.842      ;
; -1.768 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.835      ;
; -1.768 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.835      ;
; -1.768 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.835      ;
; -1.768 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.835      ;
; -1.768 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.835      ;
; -1.768 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.835      ;
; -1.674 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.025      ; 2.706      ;
; -1.660 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.025      ; 2.692      ;
; -1.632 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.699      ;
; -1.632 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.699      ;
; -1.632 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.699      ;
; -1.632 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.699      ;
; -1.632 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.699      ;
; -1.632 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.699      ;
; -1.630 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.570      ;
; -1.630 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.570      ;
; -1.630 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.570      ;
; -1.630 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.570      ;
; -1.630 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.570      ;
; -1.630 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.570      ;
; -1.630 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.570      ;
; -1.630 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.570      ;
; -1.630 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.570      ;
; -1.630 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.570      ;
; -1.618 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.685      ;
; -1.618 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.685      ;
; -1.618 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.685      ;
; -1.618 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.685      ;
; -1.618 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.685      ;
; -1.618 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.685      ;
; -1.608 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.025      ; 2.640      ;
; -1.586 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.585      ;
; -1.586 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.585      ;
; -1.586 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.585      ;
; -1.586 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.585      ;
; -1.586 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.585      ;
; -1.586 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.585      ;
; -1.586 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.585      ;
; -1.586 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.585      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.554      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.554      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.554      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.554      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.554      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.554      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.554      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.554      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.554      ;
; -1.575 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.554      ;
; -1.566 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.633      ;
; -1.566 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.633      ;
; -1.566 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.633      ;
; -1.566 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.633      ;
; -1.566 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.633      ;
; -1.566 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.633      ;
; -1.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.434      ;
; -1.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.434      ;
; -1.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.434      ;
; -1.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.434      ;
; -1.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.434      ;
; -1.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.434      ;
; -1.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.434      ;
; -1.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.434      ;
; -1.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.434      ;
; -1.494 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.434      ;
; -1.480 ; spi_slave:spi_slave_rx_inst|nb[5] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.025      ; 2.512      ;
; -1.480 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.420      ;
; -1.480 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.420      ;
; -1.480 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.420      ;
; -1.480 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.420      ;
; -1.480 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.420      ;
; -1.480 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.420      ;
; -1.480 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.420      ;
; -1.480 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.420      ;
; -1.480 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.420      ;
; -1.480 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 2.420      ;
; -1.460 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|done      ; spi_sck      ; spi_sck     ; 1.000        ; -0.203     ; 2.264      ;
; -1.450 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.449      ;
; -1.450 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.449      ;
; -1.450 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.449      ;
; -1.450 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.449      ;
; -1.450 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.449      ;
; -1.450 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.449      ;
; -1.450 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.449      ;
; -1.450 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 2.449      ;
; -1.443 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.025      ; 2.475      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.418      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.418      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.418      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.418      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.418      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.418      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.418      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.418      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.418      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.028     ; 2.418      ;
; -1.438 ; spi_slave:spi_slave_rx_inst|nb[5] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.505      ;
; -1.438 ; spi_slave:spi_slave_rx_inst|nb[5] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.505      ;
; -1.438 ; spi_slave:spi_slave_rx_inst|nb[5] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.060      ; 2.505      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                                                                        ;
+--------+----------------------------------------------------+----------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.342 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.882      ;
; -1.342 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.882      ;
; -1.342 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.882      ;
; -1.342 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.882      ;
; -1.342 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.882      ;
; -1.342 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.882      ;
; -1.342 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.882      ;
; -1.342 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.882      ;
; -1.258 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.798      ;
; -1.258 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.798      ;
; -1.258 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.798      ;
; -1.258 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.798      ;
; -1.258 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.798      ;
; -1.258 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.798      ;
; -1.258 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.798      ;
; -1.258 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.798      ;
; -1.194 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.734      ;
; -1.194 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.734      ;
; -1.194 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.734      ;
; -1.194 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.734      ;
; -1.194 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.734      ;
; -1.194 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.734      ;
; -1.194 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.734      ;
; -1.194 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.734      ;
; -1.183 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.723      ;
; -1.183 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.723      ;
; -1.183 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.723      ;
; -1.183 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.723      ;
; -1.183 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.723      ;
; -1.183 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.723      ;
; -1.183 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.723      ;
; -1.183 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.723      ;
; -1.170 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_state.1        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.428     ; 1.719      ;
; -1.139 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[0]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.675      ;
; -1.139 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[1]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.675      ;
; -1.139 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[2]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.675      ;
; -1.139 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[3]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.675      ;
; -1.139 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[12]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.675      ;
; -1.139 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[13]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.675      ;
; -1.139 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[14]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.675      ;
; -1.139 ; tx_gain[0]                                         ; ad9866:ad9866_inst|dut2_data[15]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.675      ;
; -1.113 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.042     ; 2.058      ;
; -1.099 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.639      ;
; -1.099 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.639      ;
; -1.099 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.639      ;
; -1.099 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.639      ;
; -1.099 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.639      ;
; -1.099 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.639      ;
; -1.099 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.639      ;
; -1.099 ; tx_gain[2]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.639      ;
; -1.086 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_state.1        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.428     ; 1.635      ;
; -1.055 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[0]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.591      ;
; -1.055 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[1]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.591      ;
; -1.055 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[2]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.591      ;
; -1.055 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[3]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.591      ;
; -1.055 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[12]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.591      ;
; -1.055 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[13]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.591      ;
; -1.055 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[14]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.591      ;
; -1.055 ; tx_gain[3]                                         ; ad9866:ad9866_inst|dut2_data[15]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.591      ;
; -1.042 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[4]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.582      ;
; -1.042 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[5]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.582      ;
; -1.042 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[6]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.582      ;
; -1.042 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[7]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.582      ;
; -1.042 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[8]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.582      ;
; -1.042 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[9]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.582      ;
; -1.042 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[10]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.582      ;
; -1.042 ; tx_gain[4]                                         ; ad9866:ad9866_inst|dut2_data[11]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.437     ; 1.582      ;
; -1.038 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.042     ; 1.983      ;
; -1.031 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.042     ; 1.976      ;
; -1.027 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.042     ; 1.972      ;
; -1.022 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_state.1        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.428     ; 1.571      ;
; -1.011 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_state.1        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.428     ; 1.560      ;
; -1.011 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.042     ; 1.956      ;
; -1.009 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.042     ; 1.954      ;
; -0.994 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.042     ; 1.939      ;
; -0.991 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[0]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.527      ;
; -0.991 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[1]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.527      ;
; -0.991 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[2]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.527      ;
; -0.991 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[3]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.527      ;
; -0.991 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[12]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.527      ;
; -0.991 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[13]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.527      ;
; -0.991 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[14]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.527      ;
; -0.991 ; tx_gain[5]                                         ; ad9866:ad9866_inst|dut2_data[15]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.527      ;
; -0.990 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[0]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.526      ;
; -0.990 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[1]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.526      ;
; -0.990 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[2]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.526      ;
; -0.990 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[3]        ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.526      ;
; -0.990 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[12]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.526      ;
; -0.990 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[13]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.526      ;
; -0.990 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[14]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.526      ;
; -0.990 ; tx_gain[1]                                         ; ad9866:ad9866_inst|dut2_data[15]       ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.441     ; 1.526      ;
; -0.990 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[4]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.031     ; 1.946      ;
; -0.990 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[5]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.031     ; 1.946      ;
; -0.990 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[6]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.031     ; 1.946      ;
; -0.990 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[7]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.031     ; 1.946      ;
; -0.990 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[8]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.031     ; 1.946      ;
; -0.990 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[9]        ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.031     ; 1.946      ;
; -0.990 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[10]       ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.031     ; 1.946      ;
; -0.990 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[11]       ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.031     ; 1.946      ;
; -0.959 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.042     ; 1.904      ;
+--------+----------------------------------------------------+----------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.058 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.135     ; 0.785      ;
; -0.028 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.116     ; 0.774      ;
; -0.022 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.116     ; 0.768      ;
; -0.018 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.116     ; 0.764      ;
; -0.003 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.116     ; 0.749      ;
; 0.001  ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.116     ; 0.745      ;
; 0.024  ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.077     ; 0.876      ;
; 0.043  ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.111     ; 0.708      ;
; 0.074  ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.135     ; 0.653      ;
; 0.075  ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.135     ; 0.652      ;
; 0.084  ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.135     ; 0.643      ;
; 0.090  ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.135     ; 0.637      ;
; 0.091  ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.135     ; 0.636      ;
; 0.096  ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.135     ; 0.631      ;
; 0.101  ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.135     ; 0.626      ;
; 0.104  ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.116     ; 0.642      ;
; 0.107  ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.110     ; 0.645      ;
; 0.116  ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.078     ; 0.668      ;
; 0.118  ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.116     ; 0.628      ;
; 0.119  ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.139     ; 0.604      ;
; 0.120  ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.078     ; 0.664      ;
; 0.121  ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.116     ; 0.625      ;
; 0.122  ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.139     ; 0.601      ;
; 0.122  ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.116     ; 0.624      ;
; 0.124  ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.078     ; 0.660      ;
; 0.126  ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.078     ; 0.658      ;
; 0.127  ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.110     ; 0.625      ;
; 0.130  ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.078     ; 0.654      ;
; 0.130  ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.115     ; 0.617      ;
; 0.131  ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.078     ; 0.653      ;
; 0.131  ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.078     ; 0.653      ;
; 0.131  ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.115     ; 0.616      ;
; 0.134  ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.139     ; 0.589      ;
; 0.134  ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.078     ; 0.650      ;
; 0.135  ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.139     ; 0.588      ;
; 0.136  ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.078     ; 0.648      ;
; 0.137  ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.110     ; 0.615      ;
; 0.140  ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.078     ; 0.644      ;
; 0.148  ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.111     ; 0.603      ;
; 0.156  ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.115     ; 0.591      ;
; 0.162  ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.143     ; 0.672      ;
; 0.162  ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.115     ; 0.585      ;
; 0.163  ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.115     ; 0.584      ;
; 0.164  ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.074     ; 0.624      ;
; 0.165  ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.111     ; 0.586      ;
; 0.165  ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.115     ; 0.582      ;
; 0.167  ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.111     ; 0.584      ;
; 0.167  ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.115     ; 0.580      ;
; 0.168  ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.021     ; 0.788      ;
; 0.169  ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.021     ; 0.787      ;
; 0.174  ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.116     ; 0.572      ;
; 0.174  ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.049     ; 0.754      ;
; 0.180  ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.110     ; 0.572      ;
; 0.184  ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.074     ; 0.604      ;
; 0.237  ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.082     ; 0.658      ;
; 0.242  ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.144     ; 0.591      ;
; 0.259  ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.139     ; 0.464      ;
; 0.261  ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.139     ; 0.462      ;
; 0.262  ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.115     ; 0.485      ;
; 0.262  ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.054     ; 0.661      ;
; 0.263  ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.139     ; 0.460      ;
; 0.265  ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.139     ; 0.458      ;
; 0.272  ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.051     ; 0.654      ;
; 0.272  ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.054     ; 0.651      ;
; 0.281  ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.144     ; 0.552      ;
; 0.283  ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.115     ; 0.464      ;
; 0.285  ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.049     ; 0.643      ;
; 0.290  ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.115     ; 0.457      ;
; 0.293  ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.144     ; 0.540      ;
; 0.294  ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.016     ; 0.667      ;
; 0.296  ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.054     ; 0.627      ;
; 0.298  ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.143     ; 0.536      ;
; 0.299  ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.143     ; 0.535      ;
; 0.309  ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.074     ; 0.479      ;
; 0.310  ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.143     ; 0.524      ;
; 0.311  ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.074     ; 0.477      ;
; 0.313  ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.143     ; 0.521      ;
; 0.315  ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.074     ; 0.473      ;
; 0.315  ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.074     ; 0.473      ;
; 0.316  ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.074     ; 0.472      ;
; 0.316  ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.074     ; 0.472      ;
; 0.331  ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.054     ; 0.592      ;
; 0.332  ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.074     ; 0.456      ;
; 0.333  ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.082     ; 0.562      ;
; 0.335  ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.074     ; 0.453      ;
; 0.342  ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.082     ; 0.553      ;
; 0.350  ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.082     ; 0.545      ;
; 0.357  ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.144     ; 0.476      ;
; 0.361  ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.143     ; 0.473      ;
; 0.368  ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.144     ; 0.465      ;
; 0.371  ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.144     ; 0.462      ;
; 0.378  ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.054     ; 0.545      ;
; 0.390  ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.054     ; 0.533      ;
; 0.396  ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.051     ; 0.530      ;
; 0.397  ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.016     ; 0.564      ;
; 0.403  ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.016     ; 0.558      ;
; 0.409  ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.082     ; 0.486      ;
; 0.411  ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.082     ; 0.484      ;
; 0.416  ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.016     ; 0.545      ;
; 0.421  ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.082     ; 0.474      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_sck'                                                                                                                                                                                                                                   ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.209 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.724      ; 1.754      ;
; -0.209 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.726      ; 1.756      ;
; -0.209 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.724      ; 1.754      ;
; -0.167 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.597      ; 1.669      ;
; -0.167 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.599      ; 1.671      ;
; -0.167 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.597      ; 1.669      ;
; -0.159 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.568      ; 1.648      ;
; -0.159 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.570      ; 1.650      ;
; -0.159 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.568      ; 1.648      ;
; -0.134 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.485      ; 1.570      ;
; -0.134 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.460      ; 1.545      ;
; -0.133 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.460      ; 1.546      ;
; -0.133 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a10                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.460      ; 1.546      ;
; -0.132 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.460      ; 1.547      ;
; -0.130 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.460      ; 1.549      ;
; -0.126 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.436      ; 1.529      ;
; -0.125 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.420      ; 1.514      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.667      ; 1.785      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.669      ; 1.787      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.667      ; 1.785      ;
; -0.113 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.460      ; 1.566      ;
; -0.110 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.485      ; 1.594      ;
; -0.109 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.485      ; 1.595      ;
; -0.102 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.646      ; 1.769      ;
; -0.102 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.646      ; 1.769      ;
; -0.102 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.646      ; 1.769      ;
; -0.102 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.646      ; 1.769      ;
; -0.098 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.420      ; 1.541      ;
; -0.097 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.436      ; 1.558      ;
; -0.095 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.652      ; 1.782      ;
; -0.095 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.652      ; 1.782      ;
; -0.095 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.652      ; 1.782      ;
; -0.095 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.652      ; 1.782      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.420      ; 1.545      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.487      ; 1.618      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.487      ; 1.618      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.487      ; 1.618      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.487      ; 1.618      ;
; -0.093 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.460      ; 1.586      ;
; -0.093 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.628      ; 1.760      ;
; -0.093 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.628      ; 1.760      ;
; -0.093 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.628      ; 1.760      ;
; -0.093 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.628      ; 1.760      ;
; -0.085 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.497      ; 1.637      ;
; -0.085 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.497      ; 1.637      ;
; -0.085 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.497      ; 1.637      ;
; -0.085 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.497      ; 1.637      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a9                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.420      ; 1.555      ;
; -0.072 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.420      ; 1.567      ;
; -0.068 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.420      ; 1.571      ;
; -0.061 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.473      ; 1.631      ;
; -0.061 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.473      ; 1.631      ;
; -0.061 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.473      ; 1.631      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.449      ; 1.608      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[2]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.449      ; 1.608      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.449      ; 1.608      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.449      ; 1.608      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[0]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.449      ; 1.608      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[1]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.449      ; 1.608      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[2]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.449      ; 1.608      ;
; -0.060 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[4]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.449      ; 1.608      ;
; -0.051 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[1]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.434      ; 1.602      ;
; -0.051 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[3]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.410      ; 1.578      ;
; -0.051 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[6]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.434      ; 1.602      ;
; -0.051 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[5]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.434      ; 1.602      ;
; -0.038 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7                     ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.420      ; 1.601      ;
; -0.037 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a10                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.420      ; 1.602      ;
; -0.029 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.658      ; 1.854      ;
; -0.029 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.658      ; 1.854      ;
; -0.029 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.658      ; 1.854      ;
; -0.029 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.658      ; 1.854      ;
; -0.011 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.569      ; 1.783      ;
; -0.011 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.569      ; 1.783      ;
; -0.011 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.569      ; 1.783      ;
; -0.011 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                            ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.569      ; 1.783      ;
; -0.011 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.441      ; 1.649      ;
; -0.011 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.441      ; 1.649      ;
; -0.011 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.441      ; 1.649      ;
; -0.011 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.441      ; 1.649      ;
; 0.001  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[9]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.478      ; 1.698      ;
; 0.001  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[7]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.478      ; 1.698      ;
; 0.001  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[8]                                                 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.478      ; 1.698      ;
; 0.001  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[10]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.478      ; 1.698      ;
; 0.017  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.552      ; 1.794      ;
; 0.017  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.552      ; 1.794      ;
; 0.017  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.552      ; 1.794      ;
; 0.017  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.552      ; 1.794      ;
; 0.026  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[1]                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.440      ; 1.685      ;
; 0.037  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.603      ; 1.865      ;
; 0.037  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.603      ; 1.865      ;
; 0.037  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.603      ; 1.865      ;
; 0.037  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.603      ; 1.865      ;
; 0.038  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.512      ; 1.775      ;
; 0.038  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.512      ; 1.775      ;
; 0.038  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.512      ; 1.775      ;
; 0.038  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.512      ; 1.775      ;
; 0.052  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.538      ; 1.815      ;
; 0.052  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.538      ; 1.815      ;
; 0.052  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.538      ; 1.815      ;
; 0.052  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.538      ; 1.815      ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                         ; To Node                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.094 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10]                       ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.434      ; 0.454      ;
; -0.094 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.434      ; 0.454      ;
; -0.093 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.434      ; 0.455      ;
; -0.082 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11]                       ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.434      ; 0.466      ;
; -0.063 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.428      ; 0.479      ;
; -0.062 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.428      ; 0.480      ;
; -0.062 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.428      ; 0.480      ;
; -0.061 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.428      ; 0.481      ;
; -0.016 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.456      ; 0.554      ;
; -0.014 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[12]                                                                 ; transmitter:transmitter_inst|out_data[12]                                                                                                                ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.021      ; 0.591      ;
; -0.007 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[2]                                                                  ; transmitter:transmitter_inst|out_data[2]                                                                                                                 ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.022      ; 0.599      ;
; -0.007 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[7]                                                                  ; transmitter:transmitter_inst|out_data[7]                                                                                                                 ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.022      ; 0.599      ;
; 0.001  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[6]                                                                  ; transmitter:transmitter_inst|out_data[6]                                                                                                                 ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.022      ; 0.607      ;
; 0.008  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[13]                                                                 ; transmitter:transmitter_inst|out_data[13]                                                                                                                ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.021      ; 0.613      ;
; 0.028  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[11]                                                                 ; transmitter:transmitter_inst|out_data[11]                                                                                                                ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.022      ; 0.634      ;
; 0.033  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[3]                                                                  ; transmitter:transmitter_inst|out_data[3]                                                                                                                 ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.033      ; 0.650      ;
; 0.063  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[36]                                   ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[36]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.244      ; 0.391      ;
; 0.082  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[34]                        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[34]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.231      ; 0.397      ;
; 0.094  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[4]                                                                  ; transmitter:transmitter_inst|out_data[4]                                                                                                                 ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 0.991      ; 0.669      ;
; 0.099  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.144      ; 0.327      ;
; 0.099  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.144      ; 0.327      ;
; 0.106  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.144      ; 0.334      ;
; 0.109  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[10]                                                                 ; transmitter:transmitter_inst|out_data[10]                                                                                                                ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 0.961      ; 0.654      ;
; 0.115  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[8]                                                                  ; transmitter:transmitter_inst|out_data[8]                                                                                                                 ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 0.961      ; 0.660      ;
; 0.119  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[5]                                                                  ; transmitter:transmitter_inst|out_data[5]                                                                                                                 ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 0.991      ; 0.694      ;
; 0.124  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[9]                                                                  ; transmitter:transmitter_inst|out_data[9]                                                                                                                 ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 0.961      ; 0.669      ;
; 0.154  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[10]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.085      ; 0.323      ;
; 0.156  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[35]                                   ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[35]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.244      ; 0.484      ;
; 0.161  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[31]                        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[31]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.231      ; 0.476      ;
; 0.165  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.266      ; 0.545      ;
; 0.166  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[26]                        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[26]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.231      ; 0.481      ;
; 0.167  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.144      ; 0.395      ;
; 0.168  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.266      ; 0.548      ;
; 0.171  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[29]                        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[29]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.231      ; 0.486      ;
; 0.171  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[29]                                   ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[29]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.244      ; 0.499      ;
; 0.173  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[33]                                   ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[33]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.244      ; 0.501      ;
; 0.174  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.266      ; 0.554      ;
; 0.176  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.144      ; 0.404      ;
; 0.179  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.067      ; 0.330      ;
; 0.179  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[36]                        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[36]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.231      ; 0.494      ;
; 0.182  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.144      ; 0.410      ;
; 0.182  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[27]                        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[27]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.231      ; 0.497      ;
; 0.182  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]                        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.231      ; 0.497      ;
; 0.184  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[34]                        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[34]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.231      ; 0.499      ;
; 0.185  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[32]                        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[32]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.231      ; 0.500      ;
; 0.185  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[33]                        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[33]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.231      ; 0.500      ;
; 0.187  ; receiver:receiver_inst|firX8R8:fir2|fir256:H|raddr[6]                                                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:H|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~portb_address_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.205      ; 0.496      ;
; 0.187  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[31]                        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[31]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.231      ; 0.502      ;
; 0.191  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[26]                        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[26]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.231      ; 0.506      ;
; 0.199  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.045      ; 0.328      ;
; 0.201  ; agc_nearclip                                                                                                                      ; agc_nearclip                                                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                     ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                     ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                      ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                          ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                          ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                          ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                      ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                       ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                               ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a9                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a9                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                          ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[2].cic_integrator_inst|out_data[14]                              ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[14]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.340      ;
; 0.201  ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst|out_data[14]                                          ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|prev_data[14]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.210      ; 0.495      ;
; 0.202  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                      ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.106      ; 0.392      ;
; 0.203  ; receiver:receiver_inst|firX8R8:fir2|fir256:H|raddr[1]                                                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:H|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~portb_address_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.205      ; 0.512      ;
; 0.203  ; receiver:receiver_inst|cordic:cordic_inst|X[11][17]                                                                               ; receiver:receiver_inst|cordic:cordic_inst|X[12][17]                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.115      ; 0.402      ;
; 0.203  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[9][0]                                                                       ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[10][0]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.312      ;
; 0.204  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[14][0]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[15][0]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[16][1]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[17][2]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.205  ; receiver:receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                 ; receiver:receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.205  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][0]                                                                       ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[9][0]                                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][1]                                                                       ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][1]                                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.312      ;
; 0.206  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[5]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.313      ;
; 0.206  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[3]                                     ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[3]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.107      ; 0.397      ;
; 0.206  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7]   ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[7]                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.156 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.128      ; 0.398      ;
; 0.156 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.128      ; 0.398      ;
; 0.165 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.128      ; 0.407      ;
; 0.188 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.091      ; 0.393      ;
; 0.199 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.091      ; 0.404      ;
; 0.199 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.091      ; 0.404      ;
; 0.199 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.091      ; 0.404      ;
; 0.216 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.128      ; 0.458      ;
; 0.222 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.064      ; 0.400      ;
; 0.227 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.128      ; 0.469      ;
; 0.229 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.064      ; 0.407      ;
; 0.231 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.128      ; 0.473      ;
; 0.231 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.128      ; 0.473      ;
; 0.232 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.064      ; 0.410      ;
; 0.233 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.041      ; 0.388      ;
; 0.253 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.091      ; 0.458      ;
; 0.261 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.095      ; 0.470      ;
; 0.261 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.091      ; 0.466      ;
; 0.273 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.005      ; 0.392      ;
; 0.275 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.005      ; 0.394      ;
; 0.280 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.064      ; 0.458      ;
; 0.281 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.006      ; 0.401      ;
; 0.283 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.005      ; 0.402      ;
; 0.293 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.064      ; 0.471      ;
; 0.302 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.091      ; 0.507      ;
; 0.307 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.064      ; 0.485      ;
; 0.333 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.091      ; 0.538      ;
; 0.333 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.096      ; 0.543      ;
; 0.344 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.006      ; 0.464      ;
; 0.345 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.128      ; 0.587      ;
; 0.346 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.006      ; 0.466      ;
; 0.349 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.006      ; 0.469      ;
; 0.352 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.005      ; 0.471      ;
; 0.353 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.006      ; 0.473      ;
; 0.358 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.091      ; 0.563      ;
; 0.365 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.005      ; 0.484      ;
; 0.373 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.091      ; 0.578      ;
; 0.375 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.095      ; 0.584      ;
; 0.379 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.005      ; 0.498      ;
; 0.404 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.064      ; 0.582      ;
; 0.407 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.090      ; 0.404      ;
; 0.408 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.090      ; 0.405      ;
; 0.419 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.090      ; 0.416      ;
; 0.419 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.090      ; 0.416      ;
; 0.419 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.090      ; 0.416      ;
; 0.420 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.090      ; 0.417      ;
; 0.423 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.090      ; 0.420      ;
; 0.423 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.090      ; 0.420      ;
; 0.431 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.123      ; 0.668      ;
; 0.433 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.123      ; 0.670      ;
; 0.442 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.096      ; 0.652      ;
; 0.443 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.050      ; 0.400      ;
; 0.452 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.050      ; 0.409      ;
; 0.468 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.006      ; 0.588      ;
; 0.468 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.050      ; 0.425      ;
; 0.472 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.026      ; 0.405      ;
; 0.474 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.026      ; 0.407      ;
; 0.475 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.026      ; 0.408      ;
; 0.476 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.026      ; 0.409      ;
; 0.537 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.090      ; 0.534      ;
; 0.551 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.048      ; 0.506      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.090      ; 0.549      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.055      ; 0.514      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.069      ; 0.735      ;
; 0.556 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.050      ; 0.513      ;
; 0.557 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.050      ; 0.514      ;
; 0.558 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.053      ; 0.518      ;
; 0.558 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.050      ; 0.515      ;
; 0.560 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.050      ; 0.517      ;
; 0.562 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.053      ; 0.522      ;
; 0.562 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.050      ; 0.519      ;
; 0.569 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.053      ; 0.529      ;
; 0.577 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.085      ; 0.569      ;
; 0.578 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.085      ; 0.570      ;
; 0.580 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.085      ; 0.572      ;
; 0.581 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.085      ; 0.573      ;
; 0.581 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.055      ; 0.543      ;
; 0.582 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.050      ; 0.539      ;
; 0.583 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.085      ; 0.575      ;
; 0.583 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.050      ; 0.540      ;
; 0.584 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.085      ; 0.576      ;
; 0.585 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.085      ; 0.577      ;
; 0.586 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.085      ; 0.578      ;
; 0.587 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.085      ; 0.579      ;
; 0.588 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.055      ; 0.550      ;
; 0.592 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.085      ; 0.584      ;
; 0.592 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.048      ; 0.547      ;
; 0.593 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.048      ; 0.548      ;
; 0.594 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.026      ; 0.527      ;
; 0.595 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.026      ; 0.528      ;
; 0.596 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.026      ; 0.529      ;
; 0.597 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.026      ; 0.530      ;
; 0.597 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.048      ; 0.552      ;
; 0.600 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.055      ; 0.562      ;
; 0.606 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.048      ; 0.561      ;
; 0.615 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.031      ; 0.553      ;
; 0.622 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.031      ; 0.560      ;
; 0.624 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.031      ; 0.562      ;
; 0.625 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.031      ; 0.563      ;
; 0.626 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.031      ; 0.564      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.315      ;
; 0.197 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.317      ;
; 0.202 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.322      ;
; 0.235 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.355      ;
; 0.236 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.356      ;
; 0.238 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.358      ;
; 0.238 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.358      ;
; 0.266 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.389      ;
; 0.271 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.391      ;
; 0.284 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 0.413      ;
; 0.292 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 0.426      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.303 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.428      ;
; 0.322 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.442      ;
; 0.342 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.462      ;
; 0.343 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.463      ;
; 0.367 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.487      ;
; 0.370 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.490      ;
; 0.370 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.490      ;
; 0.372 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.492      ;
; 0.374 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.495      ;
; 0.379 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.500      ;
; 0.399 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.519      ;
; 0.400 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.520      ;
; 0.402 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.522      ;
; 0.405 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.525      ;
; 0.410 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.530      ;
; 0.434 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.032      ; 0.550      ;
; 0.440 ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.040      ; 0.564      ;
; 0.440 ; counter[11]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.561      ;
; 0.441 ; counter[9]                                         ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.561      ;
; 0.441 ; counter[15]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.041      ; 0.567      ;
; 0.442 ; counter[13]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; counter[17]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; counter[7]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.562      ;
; 0.443 ; counter[3]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; counter[19]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; counter[5]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; counter[21]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.564      ;
; 0.444 ; counter[0]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 0.573      ;
; 0.446 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.567      ;
; 0.448 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.569      ;
; 0.451 ; counter[12]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; counter[14]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; counter[2]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; counter[18]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.573      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                                                                                                                ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.145      ; 1.734      ;
; -0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.145      ; 1.734      ;
; -0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.145      ; 1.734      ;
; -0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.145      ; 1.734      ;
; -0.629 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.155      ; 1.729      ;
; -0.629 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.155      ; 1.729      ;
; -0.629 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.155      ; 1.729      ;
; -0.629 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.155      ; 1.729      ;
; -0.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.169      ; 1.740      ;
; -0.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.169      ; 1.740      ;
; -0.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.169      ; 1.740      ;
; -0.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.169      ; 1.740      ;
; -0.608 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a8~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.145      ; 1.752      ;
; -0.593 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a24~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.155      ; 1.747      ;
; -0.590 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a32~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.169      ; 1.758      ;
; -0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.194      ; 1.728      ;
; -0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.194      ; 1.728      ;
; -0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.194      ; 1.728      ;
; -0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.194      ; 1.728      ;
; -0.584 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.198      ; 1.727      ;
; -0.584 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.198      ; 1.727      ;
; -0.584 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.198      ; 1.727      ;
; -0.584 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.198      ; 1.727      ;
; -0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.208      ; 1.729      ;
; -0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.208      ; 1.729      ;
; -0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.208      ; 1.729      ;
; -0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.208      ; 1.729      ;
; -0.560 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.224      ; 1.729      ;
; -0.560 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.224      ; 1.729      ;
; -0.560 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.224      ; 1.729      ;
; -0.560 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.224      ; 1.729      ;
; -0.553 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a40~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.194      ; 1.746      ;
; -0.548 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a16~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.198      ; 1.745      ;
; -0.540 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a20~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.208      ; 1.747      ;
; -0.532 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.256      ; 1.733      ;
; -0.532 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.256      ; 1.733      ;
; -0.532 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.256      ; 1.733      ;
; -0.532 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.256      ; 1.733      ;
; -0.524 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a4~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.224      ; 1.747      ;
; -0.520 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.042      ; 1.539      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.280      ; 1.738      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.280      ; 1.738      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.280      ; 1.738      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.280      ; 1.738      ;
; -0.512 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[3]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.063      ; 1.552      ;
; -0.496 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a12~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.256      ; 1.751      ;
; -0.494 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.073      ; 1.544      ;
; -0.494 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.073      ; 1.544      ;
; -0.494 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.073      ; 1.544      ;
; -0.494 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.073      ; 1.544      ;
; -0.494 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.073      ; 1.544      ;
; -0.494 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.073      ; 1.544      ;
; -0.494 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a10                   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.073      ; 1.544      ;
; -0.494 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a9                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.073      ; 1.544      ;
; -0.487 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.309      ; 1.741      ;
; -0.487 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.309      ; 1.741      ;
; -0.487 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.309      ; 1.741      ;
; -0.487 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.309      ; 1.741      ;
; -0.486 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done                                                                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.086      ; 1.549      ;
; -0.486 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.298      ; 1.729      ;
; -0.486 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.298      ; 1.729      ;
; -0.486 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.298      ; 1.729      ;
; -0.486 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.298      ; 1.729      ;
; -0.483 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[1]               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.092      ; 1.552      ;
; -0.483 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.303      ; 1.731      ;
; -0.483 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.303      ; 1.731      ;
; -0.483 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.303      ; 1.731      ;
; -0.483 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.303      ; 1.731      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[1]              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.086      ; 1.544      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[6]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.086      ; 1.544      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[5]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.086      ; 1.544      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.088      ; 1.544      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.088      ; 1.544      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[0]                                        ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.088      ; 1.544      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[1]                                        ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.088      ; 1.544      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[2]                                        ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.088      ; 1.544      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[4]                                        ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.088      ; 1.544      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[10]                                       ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.088      ; 1.544      ;
; -0.478 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.093      ; 1.548      ;
; -0.478 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.093      ; 1.548      ;
; -0.478 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.093      ; 1.548      ;
; -0.478 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.093      ; 1.548      ;
; -0.477 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a28~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.280      ; 1.756      ;
; -0.476 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                       ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.098      ; 1.551      ;
; -0.473 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.551      ;
; -0.473 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[0]               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.551      ;
; -0.473 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[2]               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.551      ;
; -0.473 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.551      ;
; -0.473 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.551      ;
; -0.473 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.551      ;
; -0.473 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.551      ;
; -0.466 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.544      ;
; -0.466 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[2]              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.544      ;
; -0.466 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                       ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.544      ;
; -0.466 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.544      ;
; -0.466 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[0]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.544      ;
; -0.466 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[1]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.544      ;
; -0.466 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[2]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.544      ;
; -0.466 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|wrptr_g[4]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.544      ;
; -0.463 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a1                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.111      ; 1.551      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.539      ;
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.539      ;
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.539      ;
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.539      ;
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.539      ;
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.054     ; 1.540      ;
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.539      ;
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.054     ; 1.540      ;
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.054     ; 1.540      ;
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.054     ; 1.540      ;
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.054     ; 1.540      ;
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.054     ; 1.540      ;
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.054     ; 1.540      ;
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.054     ; 1.540      ;
; -0.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.054     ; 1.540      ;
; -0.601 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.041     ; 1.547      ;
; -0.601 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.041     ; 1.547      ;
; -0.601 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.041     ; 1.547      ;
; -0.601 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.041     ; 1.547      ;
; -0.601 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.041     ; 1.547      ;
; -0.601 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.041     ; 1.547      ;
; -0.601 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.538      ;
; -0.601 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.538      ;
; -0.601 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.538      ;
; -0.601 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.538      ;
; -0.601 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.538      ;
; -0.601 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.538      ;
; -0.601 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.538      ;
; -0.601 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.538      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                               ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.446 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[10]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.734      ;
; -0.446 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[9]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.734      ;
; -0.446 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[8]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.734      ;
; -0.446 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[7]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.734      ;
; -0.446 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[6]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.734      ;
; -0.446 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[5]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.734      ;
; -0.446 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[4]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.734      ;
; -0.446 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[3]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.734      ;
; -0.446 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[2]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.734      ;
; -0.423 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[31]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 1.742      ;
; -0.423 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[30]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 1.742      ;
; -0.423 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[29]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 1.742      ;
; -0.423 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[28]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 1.742      ;
; -0.423 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[27]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 1.742      ;
; -0.423 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[26]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 1.742      ;
; -0.423 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[25]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 1.742      ;
; -0.423 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[1]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 1.742      ;
; -0.423 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[0]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 1.742      ;
; -0.414 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[15]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.375      ; 1.734      ;
; -0.414 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[14]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.375      ; 1.734      ;
; -0.414 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[13]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.375      ; 1.734      ;
; -0.414 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[12]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.375      ; 1.734      ;
; -0.414 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[11]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.375      ; 1.734      ;
; -0.410 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a2~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.752      ;
; -0.390 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[24]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.399      ; 1.734      ;
; -0.390 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[23]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.399      ; 1.734      ;
; -0.390 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[22]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.399      ; 1.734      ;
; -0.390 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[21]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.399      ; 1.734      ;
; -0.390 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[20]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.399      ; 1.734      ;
; -0.390 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[19]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.399      ; 1.734      ;
; -0.390 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[18]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.399      ; 1.734      ;
; -0.390 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[17]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.399      ; 1.734      ;
; -0.390 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|q_b[16]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.399      ; 1.734      ;
; -0.387 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a0~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 1.760      ;
; -0.378 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a11~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.375      ; 1.752      ;
; -0.354 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|altsyncram_1l31:fifo_ram|ram_block11a16~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.399      ; 1.752      ;
; -0.252 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.320      ; 1.549      ;
; -0.252 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.320      ; 1.549      ;
; -0.252 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.320      ; 1.549      ;
; -0.252 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.320      ; 1.549      ;
; -0.252 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.320      ; 1.549      ;
; -0.252 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.320      ; 1.549      ;
; -0.246 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.328      ; 1.551      ;
; -0.246 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.328      ; 1.551      ;
; -0.246 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.328      ; 1.551      ;
; -0.246 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.328      ; 1.551      ;
; -0.246 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.328      ; 1.551      ;
; -0.244 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.330      ; 1.551      ;
; -0.244 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.330      ; 1.551      ;
; -0.244 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.330      ; 1.551      ;
; -0.244 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.330      ; 1.551      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.341      ; 1.544      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.341      ; 1.544      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.341      ; 1.544      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.341      ; 1.544      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.341      ; 1.544      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.349      ; 1.552      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.341      ; 1.544      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.341      ; 1.544      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[7]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.341      ; 1.544      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.348      ; 1.551      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.348      ; 1.551      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.348      ; 1.551      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.348      ; 1.551      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.348      ; 1.551      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.348      ; 1.551      ;
; -0.226 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.348      ; 1.551      ;
; -0.224 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.351      ; 1.552      ;
; -0.224 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.351      ; 1.552      ;
; -0.224 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.351      ; 1.552      ;
; -0.224 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.351      ; 1.552      ;
; -0.224 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.351      ; 1.552      ;
; -0.223 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.543      ;
; -0.223 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.543      ;
; -0.223 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.543      ;
; -0.223 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.543      ;
; -0.223 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.543      ;
; -0.223 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.543      ;
; -0.223 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.543      ;
; -0.223 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[8]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.543      ;
; -0.223 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 1.543      ;
; -0.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 1.550      ;
; -0.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 1.550      ;
; -0.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 1.550      ;
; -0.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 1.550      ;
; -0.212 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.354      ; 1.543      ;
; -0.211 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.356      ; 1.544      ;
; -0.211 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.356      ; 1.544      ;
; -0.210 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.365      ; 1.552      ;
; -0.210 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.365      ; 1.552      ;
; -0.210 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 1.544      ;
; -0.210 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 1.544      ;
; -0.207 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.360      ; 1.544      ;
; -0.207 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.360      ; 1.544      ;
; -0.207 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.360      ; 1.544      ;
; -0.207 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.360      ; 1.544      ;
; -0.201 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[2]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.365      ; 1.543      ;
; -0.201 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.365      ; 1.543      ;
; -0.201 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.365      ; 1.543      ;
; -0.201 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.365      ; 1.543      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_sck'                                                                                                                      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.592 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.207      ; 1.413      ;
; 0.592 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.207      ; 1.413      ;
; 0.608 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.192      ; 1.414      ;
; 0.699 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.096      ; 1.409      ;
; 0.699 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.096      ; 1.409      ;
; 0.699 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.096      ; 1.409      ;
; 0.699 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.096      ; 1.409      ;
; 0.699 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.096      ; 1.409      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.049      ; 1.413      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.049      ; 1.413      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.049      ; 1.413      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.049      ; 1.413      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.049      ; 1.413      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.047      ; 1.411      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.047      ; 1.411      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.049      ; 1.413      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.049      ; 1.413      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.049      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.766 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.033      ; 1.413      ;
; 0.770 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.029      ; 1.413      ;
; 0.770 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.029      ; 1.413      ;
; 0.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.491      ; 1.404      ;
; 0.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.491      ; 1.404      ;
; 0.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.491      ; 1.404      ;
; 0.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.491      ; 1.404      ;
; 0.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.491      ; 1.404      ;
; 0.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.491      ; 1.404      ;
; 0.800 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.495      ; 1.409      ;
; 0.800 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.495      ; 1.409      ;
; 0.800 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.495      ; 1.409      ;
; 0.800 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.495      ; 1.409      ;
; 0.800 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.495      ; 1.409      ;
; 0.800 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.495      ; 1.409      ;
; 0.803 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.493      ; 1.410      ;
; 0.803 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.493      ; 1.410      ;
; 0.803 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.493      ; 1.410      ;
; 0.803 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.493      ; 1.410      ;
; 0.803 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.493      ; 1.410      ;
; 0.803 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.493      ; 1.410      ;
; 0.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.473      ; 1.404      ;
; 0.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.473      ; 1.404      ;
; 0.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.473      ; 1.404      ;
; 0.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.473      ; 1.404      ;
; 0.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.473      ; 1.404      ;
; 0.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.473      ; 1.404      ;
; 0.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.473      ; 1.404      ;
; 0.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.473      ; 1.404      ;
; 0.817 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.473      ; 1.404      ;
; 0.819 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.472      ; 1.405      ;
; 0.819 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.472      ; 1.405      ;
; 0.819 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.472      ; 1.405      ;
; 0.819 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.472      ; 1.405      ;
; 0.819 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.472      ; 1.405      ;
; 0.819 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.472      ; 1.405      ;
; 0.819 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.472      ; 1.405      ;
; 0.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.474      ; 1.413      ;
; 0.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.474      ; 1.413      ;
; 0.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.474      ; 1.413      ;
; 0.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.464      ; 1.409      ;
; 0.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.464      ; 1.409      ;
; 0.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.464      ; 1.409      ;
; 0.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.464      ; 1.409      ;
; 0.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.464      ; 1.409      ;
; 0.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.464      ; 1.409      ;
; 0.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.464      ; 1.409      ;
; 0.837 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[38] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.454      ; 1.405      ;
; 0.862 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.429      ; 1.405      ;
; 0.862 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.429      ; 1.405      ;
; 0.862 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.429      ; 1.405      ;
; 0.862 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.429      ; 1.405      ;
; 0.862 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.429      ; 1.405      ;
; 0.862 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.429      ; 1.405      ;
; 0.862 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.429      ; 1.405      ;
; 0.862 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.429      ; 1.405      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.915      ; 1.413      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.915      ; 1.413      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.915      ; 1.413      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.915      ; 1.413      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.915      ; 1.413      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.915      ; 1.413      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.915      ; 1.413      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.915      ; 1.413      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.915      ; 1.413      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.915      ; 1.413      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.915      ; 1.413      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.586      ; 1.414      ;
; 0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.586      ; 1.414      ;
; 0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.586      ; 1.414      ;
; 0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.586      ; 1.414      ;
; 0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.586      ; 1.414      ;
; 0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.586      ; 1.414      ;
; 0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.586      ; 1.414      ;
; 0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[9]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.586      ; 1.414      ;
; 0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.572      ; 1.412      ;
; 0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.572      ; 1.412      ;
; 0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.572      ; 1.412      ;
; 0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.572      ; 1.412      ;
; 0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.572      ; 1.412      ;
; 0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.572      ; 1.412      ;
; 0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.572      ; 1.412      ;
; 0.726 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.572      ; 1.412      ;
; 0.739 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.561      ; 1.414      ;
; 0.739 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity7                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.561      ; 1.414      ;
; 0.739 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.561      ; 1.414      ;
; 0.739 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.561      ; 1.414      ;
; 0.739 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.561      ; 1.414      ;
; 0.739 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.561      ; 1.414      ;
; 0.739 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.561      ; 1.414      ;
; 0.739 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.561      ; 1.414      ;
; 0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.549      ; 1.404      ;
; 0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.549      ; 1.404      ;
; 0.787 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[1]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.513      ; 1.414      ;
; 0.787 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.513      ; 1.414      ;
; 0.787 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|parity6                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.513      ; 1.414      ;
; 0.787 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.513      ; 1.414      ;
; 0.787 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[0]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.513      ; 1.414      ;
; 0.787 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[3]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.513      ; 1.414      ;
; 0.787 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[1]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.513      ; 1.414      ;
; 0.798 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[8]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.494      ; 1.406      ;
; 0.798 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[10]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.494      ; 1.406      ;
; 0.807 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[2]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.409      ;
; 0.807 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[9]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.409      ;
; 0.807 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[6]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.409      ;
; 0.807 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[10]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.409      ;
; 0.807 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[8]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.409      ;
; 0.813 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[5]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.415      ;
; 0.813 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[2]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.415      ;
; 0.813 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.483      ; 1.410      ;
; 0.813 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.483      ; 1.410      ;
; 0.814 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.482      ; 1.410      ;
; 0.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.482      ; 1.410      ;
; 0.817 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[7]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.410      ;
; 0.817 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|rdptr_g[4]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.410      ;
; 0.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.410      ;
; 0.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.410      ;
; 0.820 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.476      ; 1.410      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.414      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.414      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.414      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.414      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[3]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.473      ; 1.415      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.473      ; 1.415      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[5]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.473      ; 1.415      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.473      ; 1.415      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[2]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.473      ; 1.415      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a9                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.465      ; 1.409      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a10                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.465      ; 1.409      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.471      ; 1.415      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.465      ; 1.409      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[6]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.465      ; 1.409      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.465      ; 1.409      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[9]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.465      ; 1.409      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.465      ; 1.409      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[8]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.465      ; 1.409      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[10]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.465      ; 1.409      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.470      ; 1.414      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2]                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.470      ; 1.414      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.470      ; 1.414      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.470      ; 1.414      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.470      ; 1.414      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.470      ; 1.414      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.470      ; 1.414      ;
; 0.833 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.463      ; 1.410      ;
; 0.833 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.463      ; 1.410      ;
; 0.833 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.463      ; 1.410      ;
; 0.833 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.463      ; 1.410      ;
; 0.833 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.463      ; 1.410      ;
; 0.833 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[4]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.463      ; 1.410      ;
; 0.833 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.463      ; 1.410      ;
; 0.833 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[7]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.463      ; 1.410      ;
; 0.849 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.451      ; 1.414      ;
; 0.849 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.451      ; 1.414      ;
; 0.849 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.451      ; 1.414      ;
; 0.849 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.451      ; 1.414      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.449      ; 1.414      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                       ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.449      ; 1.414      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.449      ; 1.414      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[0]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.449      ; 1.414      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[1]    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.449      ; 1.414      ;
; 0.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.441      ; 1.412      ;
; 0.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.441      ; 1.412      ;
; 0.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.441      ; 1.412      ;
; 0.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.441      ; 1.412      ;
; 0.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.441      ; 1.412      ;
; 0.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.441      ; 1.412      ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.295 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.410      ;
; 1.295 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.410      ;
; 1.295 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.410      ;
; 1.295 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.410      ;
; 1.295 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.410      ;
; 1.295 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.031      ; 1.410      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.022      ; 1.402      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.022      ; 1.402      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.022      ; 1.402      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.022      ; 1.402      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.022      ; 1.402      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.022      ; 1.402      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.022      ; 1.402      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.022      ; 1.402      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.017      ; 1.402      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.017      ; 1.402      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.017      ; 1.402      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.017      ; 1.402      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.017      ; 1.402      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.018      ; 1.403      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.017      ; 1.402      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.018      ; 1.403      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.018      ; 1.403      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.018      ; 1.403      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.018      ; 1.403      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.018      ; 1.403      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.018      ; 1.403      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.018      ; 1.403      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.018      ; 1.403      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                                    ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; ad9866_clk ; Rise       ; ad9866_clk                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[11]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[14]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[15]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[16]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[17]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[18]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[19]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[20]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[21]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[5]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[6]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[7]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[8]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[9]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_goodlvl                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_nearclip                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[2]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[3]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[4]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[5]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[0]   ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; spi_sck ; Rise       ; spi_sck                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a10                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a12~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a16~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a20~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a24~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a28~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a32~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a36~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a40~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a44~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a4~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a8~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|done                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[1]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[2]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[3]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[4]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[5]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[6]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|rdata[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|rdata[10]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|rdata[11]                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'                                                                                  ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; -0.253 ; -0.069       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -0.253 ; -0.069       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'                                                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                            ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; dither                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; randomize               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_2  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 1.377 ; 2.175 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 1.300 ; 2.062 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 0.460 ; 1.184 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.626 ; 1.360 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 0.904 ; 1.639 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 1.099 ; 1.868 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 0.647 ; 1.427 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 1.377 ; 2.175 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 1.189 ; 1.980 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 0.843 ; 1.640 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 0.815 ; 1.582 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 0.782 ; 1.582 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 0.983 ; 1.779 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 1.463 ; 2.179 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 0.855 ; 1.773 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 1.424 ; 2.283 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 2.306 ; 3.231 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 2.863 ; 3.660 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 2.863 ; 3.660 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 0.759 ; 1.596 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 0.791 ; 1.650 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 0.791 ; 1.650 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 1.309 ; 2.147 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; -0.252 ; -0.964 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; -1.087 ; -1.842 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; -0.252 ; -0.964 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; -0.417 ; -1.138 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -0.691 ; -1.420 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -0.873 ; -1.635 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -0.413 ; -1.178 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -1.156 ; -1.939 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -0.956 ; -1.731 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -0.612 ; -1.395 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; -0.585 ; -1.338 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -0.539 ; -1.324 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -0.761 ; -1.541 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -0.685 ; -1.433 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 0.038  ; -0.771 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -1.198 ; -2.045 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -1.750 ; -2.595 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -1.020 ; -1.856 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -1.020 ; -1.856 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.476 ; -1.294 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.197 ; -1.028 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.197 ; -1.028 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -0.765 ; -1.539 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 5.408 ; 5.663 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 6.101 ; 6.551 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 4.875 ; 5.105 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 4.923 ; 5.156 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 5.035 ; 5.274 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 6.101 ; 6.551 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 4.973 ; 5.268 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 4.967 ; 5.229 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.317 ; 4.092 ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.317 ; 4.092 ; Rise       ; ad9866_clk                       ;
; spivalid         ; ad9866_clk                       ; 5.574 ; 5.408 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 6.120 ; 6.501 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 4.523 ; 4.684 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 4.080 ; 4.195 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 4.123 ; 4.238 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 4.038 ; 4.153 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 4.340 ; 4.472 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 4.375 ; 4.510 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 4.192 ; 4.261 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 4.262 ; 4.401 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 4.301 ; 4.437 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 4.450 ; 4.539 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 6.120 ; 6.501 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 4.778 ; 4.943 ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.317 ; 4.092 ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.317 ; 4.092 ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 3.522 ; 3.572 ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 3.535 ; 3.586 ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 4.325 ; 4.524 ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 3.854 ; 4.027 ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 4.170 ; 4.346 ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 6.027 ; 5.580 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 6.749 ; 7.182 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 6.605 ; 6.849 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 5.992 ; 6.365 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 4.682 ; 4.759 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 4.684 ; 4.768 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 4.783 ; 4.907 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 5.992 ; 6.365 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 4.712 ; 4.895 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 4.844 ; 5.022 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 5.113 ; 5.325 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 4.706 ; 4.925 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 4.706 ; 4.925 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 4.752 ; 4.974 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 4.860 ; 5.088 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 5.983 ; 6.426 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 4.801 ; 5.082 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 4.823 ; 5.075 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.246 ; 4.012 ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.246 ; 4.012 ; Rise       ; ad9866_clk                       ;
; spivalid         ; ad9866_clk                       ; 4.474 ; 4.331 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 3.954 ; 4.067 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 4.420 ; 4.577 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 3.994 ; 4.107 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 4.035 ; 4.149 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 3.954 ; 4.067 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 4.244 ; 4.374 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 4.278 ; 4.411 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 4.099 ; 4.166 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 4.170 ; 4.306 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 4.208 ; 4.341 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 4.347 ; 4.433 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 6.021 ; 6.399 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 4.665 ; 4.826 ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.246 ; 4.012 ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.246 ; 4.012 ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 3.440 ; 3.486 ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 3.452 ; 3.499 ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 4.210 ; 4.401 ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 3.758 ; 3.924 ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 4.062 ; 4.231 ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 5.925 ; 5.484 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 6.624 ; 7.052 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 5.079 ; 5.276 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 4.389 ; 4.551 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 4.389 ; 4.551 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 4.420 ; 4.583 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 4.549 ; 4.641 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 5.779 ; 6.153 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 4.407 ; 4.558 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 4.610 ; 4.784 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; ptt_in     ; DEBUG_LED4      ; 5.433 ; 5.547 ; 6.268 ; 6.401 ;
; ptt_in     ; ad9866_adio[0]  ; 5.111 ; 4.735 ; 5.928 ; 5.552 ;
; ptt_in     ; ad9866_adio[1]  ; 5.133 ; 4.757 ; 5.952 ; 5.576 ;
; ptt_in     ; ad9866_adio[2]  ; 5.125 ; 4.749 ; 5.939 ; 5.563 ;
; ptt_in     ; ad9866_adio[3]  ; 5.125 ; 4.749 ; 5.939 ; 5.563 ;
; ptt_in     ; ad9866_adio[4]  ; 5.640 ; 5.264 ; 6.522 ; 6.146 ;
; ptt_in     ; ad9866_adio[5]  ; 5.640 ; 5.264 ; 6.522 ; 6.146 ;
; ptt_in     ; ad9866_adio[6]  ; 5.801 ; 5.425 ; 6.697 ; 6.321 ;
; ptt_in     ; ad9866_adio[7]  ; 5.801 ; 5.425 ; 6.697 ; 6.321 ;
; ptt_in     ; ad9866_adio[8]  ; 5.826 ; 5.450 ; 6.743 ; 6.367 ;
; ptt_in     ; ad9866_adio[9]  ; 5.826 ; 5.450 ; 6.743 ; 6.367 ;
; ptt_in     ; ad9866_adio[10] ; 5.840 ; 5.464 ; 6.748 ; 6.372 ;
; ptt_in     ; ad9866_adio[11] ; 6.159 ; 5.783 ; 7.104 ; 6.728 ;
; ptt_in     ; ad9866_rxen     ;       ; 5.748 ; 6.888 ;       ;
; ptt_in     ; ad9866_txen     ; 4.056 ;       ;       ; 4.971 ;
; spi_ce[0]  ; spi_miso        ; 4.736 ; 4.360 ; 5.517 ; 5.141 ;
+------------+-----------------+-------+-------+-------+-------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; ptt_in     ; DEBUG_LED4      ; 5.277 ; 5.384 ; 6.102 ; 6.228 ;
; ptt_in     ; ad9866_adio[0]  ; 4.916 ; 4.555 ; 5.724 ; 5.363 ;
; ptt_in     ; ad9866_adio[1]  ; 4.936 ; 4.575 ; 5.746 ; 5.385 ;
; ptt_in     ; ad9866_adio[2]  ; 4.929 ; 4.568 ; 5.734 ; 5.373 ;
; ptt_in     ; ad9866_adio[3]  ; 4.929 ; 4.568 ; 5.734 ; 5.373 ;
; ptt_in     ; ad9866_adio[4]  ; 5.424 ; 5.063 ; 6.294 ; 5.933 ;
; ptt_in     ; ad9866_adio[5]  ; 5.424 ; 5.063 ; 6.294 ; 5.933 ;
; ptt_in     ; ad9866_adio[6]  ; 5.578 ; 5.217 ; 6.462 ; 6.101 ;
; ptt_in     ; ad9866_adio[7]  ; 5.578 ; 5.217 ; 6.462 ; 6.101 ;
; ptt_in     ; ad9866_adio[8]  ; 5.603 ; 5.242 ; 6.507 ; 6.146 ;
; ptt_in     ; ad9866_adio[9]  ; 5.603 ; 5.242 ; 6.507 ; 6.146 ;
; ptt_in     ; ad9866_adio[10] ; 5.616 ; 5.255 ; 6.511 ; 6.150 ;
; ptt_in     ; ad9866_adio[11] ; 5.923 ; 5.562 ; 6.854 ; 6.493 ;
; ptt_in     ; ad9866_rxen     ;       ; 5.648 ; 6.778 ;       ;
; ptt_in     ; ad9866_txen     ; 3.956 ;       ;       ; 4.861 ;
; spi_ce[0]  ; spi_miso        ; 4.557 ; 4.196 ; 5.329 ; 4.968 ;
+------------+-----------------+-------+-------+-------+-------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                               ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[5]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[10]   ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[8]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[0]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[1]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1]    ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[4]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.673         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[4]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[4] ;                ;              ;                  ; 0.238        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[4] ;                ;              ;                  ; -1.911       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[5]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.605         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[5]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[5] ;                ;              ;                  ; 0.381        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[5] ;                ;              ;                  ; -1.986       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[10]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -1.554         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[10]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[10] ;                ;              ;                  ; 0.285        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[10] ;                ;              ;                  ; -1.839       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[7]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.468         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[7]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[7] ;                ;              ;                  ; 0.611        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[7] ;                ;              ;                  ; -2.079       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[2]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.444         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[2]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[2] ;                ;              ;                  ; 0.546        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[2] ;                ;              ;                  ; -1.990       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[8]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.433         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[8]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[8] ;                ;              ;                  ; 0.237        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[8] ;                ;              ;                  ; -1.670       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[3]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.210         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[3]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[3] ;                ;              ;                  ; 0.516        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[3] ;                ;              ;                  ; -1.726       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[6]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.074         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[6]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[6] ;                ;              ;                  ; 0.610        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[6] ;                ;              ;                  ; -1.684       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[9]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.072         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[9]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[9] ;                ;              ;                  ; 0.612        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[9] ;                ;              ;                  ; -1.684       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[0]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -0.896         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[0]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[0] ;                ;              ;                  ; 0.545        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[0] ;                ;              ;                  ; -1.441       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[1]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -0.862         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|delayed_wrptr_g[1]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a[1] ;                ;              ;                  ; 0.407        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_tek1:auto_generated|alt_synch_pipe_vld:rs_dgwp|dffpipe_ue9:dffpipe5|dffe7a[1] ;                ;              ;                  ; -1.269       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.545          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[1] ;                ;              ;                  ; 0.545        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[1] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.546          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[6] ;                ;              ;                  ; 0.546        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[6] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.546          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[2] ;                ;              ;                  ; 0.546        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[2] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.547          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[8] ;                ;              ;                  ; 0.547        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[8] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.548          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[4] ;                ;              ;                  ; 0.548        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[4] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.609          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[3] ;                ;              ;                  ; 0.609        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[3] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.611          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[9] ;                ;              ;                  ; 0.611        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[9] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.611          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[0] ;                ;              ;                  ; 0.611        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[0] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                              ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                     ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                     ;
; Included in Design MTBF ; Yes                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                            ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                               ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                        ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                        ; 0.612          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                           ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                        ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                            ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                               ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                 ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                           ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[10] ;                ;              ;                  ; 0.612        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[10] ;                ;              ;                  ; n/a          ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                              ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                     ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                     ;
; Included in Design MTBF ; Yes                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                            ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                               ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                        ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                        ; 0.612          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                           ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                        ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                            ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                               ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                 ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                           ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[11] ;                ;              ;                  ; 0.612        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[11] ;                ;              ;                  ; n/a          ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.612          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[7] ;                ;              ;                  ; 0.612        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[7] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                  ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.613          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe11a[5] ;                ;              ;                  ; 0.613        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe10|dffe12a[5] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+-----------------------------------+------------+--------+----------+---------+---------------------+
; Clock                             ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack                  ; -13.226    ; -0.411 ; -2.412   ; 0.592   ; -4.000              ;
;  ad9866_clk                       ; -13.226    ; -0.094 ; -1.963   ; 0.714   ; -4.000              ;
;  clk_10mhz                        ; -4.444     ; 0.186  ; -2.408   ; 1.295   ; -3.000              ;
;  spi_sck                          ; -5.464     ; -0.411 ; -2.412   ; 0.592   ; -3.201              ;
;  spi_slave:spi_slave_rx_inst|done ; -1.583     ; 0.156  ; N/A      ; N/A     ; -4.000              ;
; Design-wide TNS                   ; -27941.729 ; -9.826 ; -745.32  ; 0.0     ; -14047.955          ;
;  ad9866_clk                       ; -26995.670 ; -0.655 ; -198.799 ; 0.000   ; -13069.234          ;
;  clk_10mhz                        ; -240.105   ; 0.000  ; -69.678  ; 0.000   ; -127.908            ;
;  spi_sck                          ; -598.547   ; -9.804 ; -476.843 ; 0.000   ; -527.898            ;
;  spi_slave:spi_slave_rx_inst|done ; -109.458   ; 0.000  ; N/A      ; N/A     ; -322.915            ;
+-----------------------------------+------------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 2.884 ; 3.139 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 2.750 ; 2.987 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 0.737 ; 1.184 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 1.164 ; 1.450 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 1.866 ; 2.134 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 2.230 ; 2.485 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 1.194 ; 1.463 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 2.884 ; 3.139 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 2.393 ; 2.620 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 1.550 ; 1.816 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 1.522 ; 1.717 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 1.452 ; 1.697 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 2.010 ; 2.258 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 3.177 ; 3.329 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 3.220 ; 3.433 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 3.097 ; 3.441 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 5.047 ; 5.220 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 6.096 ; 6.339 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 6.096 ; 6.339 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 1.446 ; 1.804 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 3.095 ; 3.366 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 3.095 ; 3.366 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 2.967 ; 3.193 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; -0.044 ; -0.253 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; -1.087 ; -1.842 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; -0.044 ; -0.253 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; -0.417 ; -0.589 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -0.691 ; -1.283 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -0.873 ; -1.565 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -0.413 ; -0.525 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -1.156 ; -1.939 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -0.956 ; -1.630 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -0.612 ; -0.853 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; -0.585 ; -0.777 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -0.539 ; -0.708 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -0.761 ; -1.287 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -0.685 ; -1.177 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 0.038  ; -0.771 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -1.198 ; -2.045 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -1.750 ; -2.595 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -1.020 ; -1.694 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -1.020 ; -1.694 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.460 ; -0.635 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.197 ; -1.028 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.197 ; -1.028 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -0.765 ; -1.539 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 12.336 ; 11.711 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 12.280 ; 12.329 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.883 ; 10.608 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.947 ; 10.695 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 11.306 ; 10.905 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 12.280 ; 12.329 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 11.057 ; 10.880 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 11.001 ; 10.770 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.775  ; 7.072  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.775  ; 7.072  ; Rise       ; ad9866_clk                       ;
; spivalid         ; ad9866_clk                       ; 11.909 ; 12.167 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 10.661 ; 10.825 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 8.360  ; 8.239  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 7.352  ; 7.350  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 7.521  ; 7.467  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.282  ; 7.285  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 7.904  ; 7.832  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 7.973  ; 7.899  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 7.707  ; 7.593  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 7.836  ; 7.755  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 7.903  ; 7.806  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 8.172  ; 8.034  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 10.661 ; 10.825 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 8.830  ; 8.717  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.775  ; 7.072  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.775  ; 7.072  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 7.530  ; 7.320  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 7.567  ; 7.344  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 9.379  ; 9.104  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.303  ; 8.122  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 9.213  ; 8.773  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 11.051 ; 11.072 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 12.296 ; 12.239 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 14.782 ; 14.161 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 11.771 ; 11.818 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 10.138 ; 9.898  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 10.083 ; 9.856  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 10.452 ; 9.979  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 11.771 ; 11.818 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 10.189 ; 9.942  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 10.458 ; 10.221 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 5.113 ; 5.325 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 4.706 ; 4.925 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 4.706 ; 4.925 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 4.752 ; 4.974 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 4.860 ; 5.088 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 5.983 ; 6.426 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 4.801 ; 5.082 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 4.823 ; 5.075 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.246 ; 4.012 ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.246 ; 4.012 ; Rise       ; ad9866_clk                       ;
; spivalid         ; ad9866_clk                       ; 4.474 ; 4.331 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 3.954 ; 4.067 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 4.420 ; 4.577 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 3.994 ; 4.107 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 4.035 ; 4.149 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 3.954 ; 4.067 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 4.244 ; 4.374 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 4.278 ; 4.411 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 4.099 ; 4.166 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 4.170 ; 4.306 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 4.208 ; 4.341 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 4.347 ; 4.433 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 6.021 ; 6.399 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 4.665 ; 4.826 ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.246 ; 4.012 ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.246 ; 4.012 ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 3.440 ; 3.486 ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 3.452 ; 3.499 ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 4.210 ; 4.401 ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 3.758 ; 3.924 ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 4.062 ; 4.231 ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 5.925 ; 5.484 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 6.624 ; 7.052 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 5.079 ; 5.276 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 4.389 ; 4.551 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 4.389 ; 4.551 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 4.420 ; 4.583 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 4.549 ; 4.641 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 5.779 ; 6.153 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 4.407 ; 4.558 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 4.610 ; 4.784 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------+
; Progagation Delay                                                ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 11.958 ; 11.406 ; 12.248 ; 11.739 ;
; ptt_in     ; ad9866_adio[0]  ; 8.306  ; 7.922  ; 8.547  ; 8.163  ;
; ptt_in     ; ad9866_adio[1]  ; 8.343  ; 7.959  ; 8.592  ; 8.208  ;
; ptt_in     ; ad9866_adio[2]  ; 8.316  ; 7.932  ; 8.564  ; 8.180  ;
; ptt_in     ; ad9866_adio[3]  ; 8.316  ; 7.932  ; 8.564  ; 8.180  ;
; ptt_in     ; ad9866_adio[4]  ; 9.533  ; 9.149  ; 9.653  ; 9.269  ;
; ptt_in     ; ad9866_adio[5]  ; 9.533  ; 9.149  ; 9.653  ; 9.269  ;
; ptt_in     ; ad9866_adio[6]  ; 9.925  ; 9.541  ; 9.999  ; 9.615  ;
; ptt_in     ; ad9866_adio[7]  ; 9.925  ; 9.541  ; 9.999  ; 9.615  ;
; ptt_in     ; ad9866_adio[8]  ; 9.961  ; 9.577  ; 10.076 ; 9.692  ;
; ptt_in     ; ad9866_adio[9]  ; 9.961  ; 9.577  ; 10.076 ; 9.692  ;
; ptt_in     ; ad9866_adio[10] ; 9.982  ; 9.598  ; 10.064 ; 9.680  ;
; ptt_in     ; ad9866_adio[11] ; 10.703 ; 10.319 ; 10.735 ; 10.351 ;
; ptt_in     ; ad9866_rxen     ;        ; 11.074 ; 11.488 ;        ;
; ptt_in     ; ad9866_txen     ; 8.490  ;        ;        ; 8.700  ;
; spi_ce[0]  ; spi_miso        ; 7.466  ; 7.082  ; 7.784  ; 7.400  ;
+------------+-----------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Progagation Delay                                    ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; ptt_in     ; DEBUG_LED4      ; 5.277 ; 5.384 ; 6.102 ; 6.228 ;
; ptt_in     ; ad9866_adio[0]  ; 4.916 ; 4.555 ; 5.724 ; 5.363 ;
; ptt_in     ; ad9866_adio[1]  ; 4.936 ; 4.575 ; 5.746 ; 5.385 ;
; ptt_in     ; ad9866_adio[2]  ; 4.929 ; 4.568 ; 5.734 ; 5.373 ;
; ptt_in     ; ad9866_adio[3]  ; 4.929 ; 4.568 ; 5.734 ; 5.373 ;
; ptt_in     ; ad9866_adio[4]  ; 5.424 ; 5.063 ; 6.294 ; 5.933 ;
; ptt_in     ; ad9866_adio[5]  ; 5.424 ; 5.063 ; 6.294 ; 5.933 ;
; ptt_in     ; ad9866_adio[6]  ; 5.578 ; 5.217 ; 6.462 ; 6.101 ;
; ptt_in     ; ad9866_adio[7]  ; 5.578 ; 5.217 ; 6.462 ; 6.101 ;
; ptt_in     ; ad9866_adio[8]  ; 5.603 ; 5.242 ; 6.507 ; 6.146 ;
; ptt_in     ; ad9866_adio[9]  ; 5.603 ; 5.242 ; 6.507 ; 6.146 ;
; ptt_in     ; ad9866_adio[10] ; 5.616 ; 5.255 ; 6.511 ; 6.150 ;
; ptt_in     ; ad9866_adio[11] ; 5.923 ; 5.562 ; 6.854 ; 6.493 ;
; ptt_in     ; ad9866_rxen     ;       ; 5.648 ; 6.778 ;       ;
; ptt_in     ; ad9866_txen     ; 3.956 ;       ;       ; 4.861 ;
; spi_ce[0]  ; spi_miso        ; 4.557 ; 4.196 ; 5.329 ; 4.968 ;
+------------+-----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_miso        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spivalid        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; spi_ce[1]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ptt_in          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_clk      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_10mhz       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_ce[0]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_sck         ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_mosi        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_sdo      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
+-----------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.08 V              ; -0.00185 V          ; 0.026 V                              ; 0.198 V                              ; 7.29e-09 s                  ; 7.15e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.08 V             ; -0.00185 V         ; 0.026 V                             ; 0.198 V                             ; 7.29e-09 s                 ; 7.15e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.08 V              ; -0.00185 V          ; 0.026 V                              ; 0.198 V                              ; 7.29e-09 s                  ; 7.15e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.08 V             ; -0.00185 V         ; 0.026 V                             ; 0.198 V                             ; 7.29e-09 s                 ; 7.15e-09 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; spivalid        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.47 V              ; -0.00833 V          ; 0.321 V                              ; 0.308 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.47 V             ; -0.00833 V         ; 0.321 V                             ; 0.308 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.47 V              ; -0.00833 V          ; 0.321 V                              ; 0.308 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.47 V             ; -0.00833 V         ; 0.321 V                             ; 0.308 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; spivalid        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866_clk                       ; ad9866_clk                       ; 256622   ; 0        ; 12       ; 0        ;
; clk_10mhz                        ; ad9866_clk                       ; 45       ; 0        ; 0        ; 0        ;
; spi_sck                          ; ad9866_clk                       ; 23       ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 31038690 ; 0        ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1934     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 120      ; 0        ; 0        ; 0        ;
; spi_sck                          ; spi_sck                          ; 1764     ; 0        ; 384      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 130      ; 130      ; 0        ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 109      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866_clk                       ; ad9866_clk                       ; 256622   ; 0        ; 12       ; 0        ;
; clk_10mhz                        ; ad9866_clk                       ; 45       ; 0        ; 0        ; 0        ;
; spi_sck                          ; ad9866_clk                       ; 23       ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 31038690 ; 0        ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1934     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 120      ; 0        ; 0        ; 0        ;
; spi_sck                          ; spi_sck                          ; 1764     ; 0        ; 384      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 130      ; 130      ; 0        ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 109      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 136      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_sck    ; 210      ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 136      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_sck    ; 210      ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 331   ; 331  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 113   ; 113  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 21 20:13:15 2016
Info: Command: quartus_sta RadioBerry -c radioberry
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_tek1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ve9:dffpipe8|dffe9a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a* 
Warning (332174): Ignored filter at qsta_default_script.tcl(1028): *ws_dgrp|dffpipe_ve9:dffpipe8|dffe9a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1028): Argument <to> is not an object ID
    Info (332050): read_sdc
Critical Warning (332012): Synopsys Design Constraints File file not found: 'radioberry.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ad9866_clk ad9866_clk
    Info (332105): create_clock -period 1.000 -name spi_slave:spi_slave_rx_inst|done spi_slave:spi_slave_rx_inst|done
    Info (332105): create_clock -period 1.000 -name spi_sck spi_sck
    Info (332105): create_clock -period 1.000 -name clk_10mhz clk_10mhz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.226
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.226    -26995.670 ad9866_clk 
    Info (332119):    -5.464      -598.547 spi_sck 
    Info (332119):    -4.444      -240.105 clk_10mhz 
    Info (332119):    -1.583      -107.407 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.411
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.411        -8.998 spi_sck 
    Info (332119):     0.035         0.000 ad9866_clk 
    Info (332119):     0.454         0.000 clk_10mhz 
    Info (332119):     0.750         0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -2.412
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.412      -476.843 spi_sck 
    Info (332119):    -2.408       -69.678 clk_10mhz 
    Info (332119):    -1.963      -198.799 ad9866_clk 
Info (332146): Worst-case removal slack is 1.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.387         0.000 ad9866_clk 
    Info (332119):     1.525         0.000 spi_sck 
    Info (332119):     2.844         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000    -13057.928 ad9866_clk 
    Info (332119):    -4.000      -322.915 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.201      -527.898 spi_sck 
    Info (332119):    -3.000      -127.908 clk_10mhz 
Info (332114): Report Metastability: Found 23 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.766
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.766    -24865.647 ad9866_clk 
    Info (332119):    -5.032      -547.949 spi_sck 
    Info (332119):    -4.060      -216.100 clk_10mhz 
    Info (332119):    -1.580      -109.458 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.396
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.396        -9.804 spi_sck 
    Info (332119):    -0.010        -0.022 ad9866_clk 
    Info (332119):     0.403         0.000 clk_10mhz 
    Info (332119):     0.805         0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -2.075
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.075       -60.043 clk_10mhz 
    Info (332119):    -2.054      -375.749 spi_sck 
    Info (332119):    -1.530      -145.461 ad9866_clk 
Info (332146): Worst-case removal slack is 1.057
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.057         0.000 ad9866_clk 
    Info (332119):     1.159         0.000 spi_sck 
    Info (332119):     2.552         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000    -13069.234 ad9866_clk 
    Info (332119):    -4.000      -322.915 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.201      -527.898 spi_sck 
    Info (332119):    -3.000      -127.908 clk_10mhz 
Info (332114): Report Metastability: Found 23 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.369
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.369     -8022.564 ad9866_clk 
    Info (332119):    -1.810      -107.557 spi_sck 
    Info (332119):    -1.342       -57.138 clk_10mhz 
    Info (332119):    -0.058        -0.129 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.209
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.209        -6.975 spi_sck 
    Info (332119):    -0.094        -0.655 ad9866_clk 
    Info (332119):     0.156         0.000 spi_slave:spi_slave_rx_inst|done 
    Info (332119):     0.186         0.000 clk_10mhz 
Info (332146): Worst-case recovery slack is -0.644
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.644       -92.571 spi_sck 
    Info (332119):    -0.607       -17.519 clk_10mhz 
    Info (332119):    -0.446       -34.533 ad9866_clk 
Info (332146): Worst-case removal slack is 0.592
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.592         0.000 spi_sck 
    Info (332119):     0.714         0.000 ad9866_clk 
    Info (332119):     1.295         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000    -10806.782 ad9866_clk 
    Info (332119):    -3.000      -428.935 spi_sck 
    Info (332119):    -3.000      -110.826 clk_10mhz 
    Info (332119):    -1.000      -109.000 spi_slave:spi_slave_rx_inst|done 
Info (332114): Report Metastability: Found 23 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 649 megabytes
    Info: Processing ended: Thu Apr 21 20:13:31 2016
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:24


