Fitter report for CPU_16bit
Mon Nov 14 10:53:49 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Nov 14 10:53:49 2022       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; CPU_16bit                                   ;
; Top-level Entity Name              ; CPU                                         ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 347 / 49,760 ( < 1 % )                      ;
;     Total combinational functions  ; 291 / 49,760 ( < 1 % )                      ;
;     Dedicated logic registers      ; 162 / 49,760 ( < 1 % )                      ;
; Total registers                    ; 162                                         ;
; Total pins                         ; 104 / 360 ( 29 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Auto Merge PLLs                                                    ; Off                                   ; On                                    ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Optimize Multi-Corner Timing                                       ; Off                                   ; On                                    ;
; Auto Delay Chains                                                  ; Off                                   ; On                                    ;
; Auto Register Duplication                                          ; Off                                   ; Auto                                  ;
; Auto Global Clock                                                  ; Off                                   ; On                                    ;
; Auto Global Register Control Signals                               ; Off                                   ; On                                    ;
; Enable Beneficial Skew Optimization                                ; Off                                   ; On                                    ;
; Optimize Design for Metastability                                  ; Off                                   ; On                                    ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.8%      ;
;     Processor 3            ;   2.7%      ;
;     Processor 4            ;   2.5%      ;
;     Processor 5            ;   2.0%      ;
;     Processor 6            ;   2.0%      ;
;     Processor 7            ;   2.0%      ;
;     Processor 8            ;   2.0%      ;
;     Processors 9-12        ;   2.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 681 ) ; 0.00 % ( 0 / 681 )         ; 0.00 % ( 0 / 681 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 681 ) ; 0.00 % ( 0 / 681 )         ; 0.00 % ( 0 / 681 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 665 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/QuartusII/IntelFPGA_lite/20.1/Projects/CPU_16bit/CPU_16bit.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 347 / 49,760 ( < 1 % ) ;
;     -- Combinational with no register       ; 185                    ;
;     -- Register only                        ; 56                     ;
;     -- Combinational with a register        ; 106                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 239                    ;
;     -- 3 input functions                    ; 24                     ;
;     -- <=2 input functions                  ; 28                     ;
;     -- Register only                        ; 56                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 291                    ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 162 / 51,509 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 162 / 49,760 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 38 / 3,110 ( 1 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 104 / 360 ( 29 % )     ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )         ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )        ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 182 ( 0 % )        ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; ADC blocks                                  ; 0 / 2 ( 0 % )          ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global signals                              ; 1                      ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1.0% / 1.0% / 1.0%     ;
; Peak interconnect usage (total/H/V)         ; 11.0% / 10.7% / 11.4%  ;
; Maximum fan-out                             ; 99                     ;
; Highest non-global fan-out                  ; 99                     ;
; Total fan-out                               ; 2027                   ;
; Average fan-out                             ; 2.78                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 347 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 185                   ; 0                              ;
;     -- Register only                        ; 56                    ; 0                              ;
;     -- Combinational with a register        ; 106                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 239                   ; 0                              ;
;     -- 3 input functions                    ; 24                    ; 0                              ;
;     -- <=2 input functions                  ; 28                    ; 0                              ;
;     -- Register only                        ; 56                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 291                   ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 162                   ; 0                              ;
;     -- Dedicated logic registers            ; 162 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 38 / 3110 ( 1 % )     ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 104                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2033                  ; 8                              ;
;     -- Registered Connections               ; 405                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 14                    ; 0                              ;
;     -- Output Ports                         ; 90                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                              ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK                    ; N15   ; 6        ; 78           ; 29           ; 14           ; 88                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; COMMIT                 ; B8    ; 7        ; 46           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; INSTRUCTION_DATA_IN[0] ; C10   ; 7        ; 51           ; 54           ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; INSTRUCTION_DATA_IN[1] ; C11   ; 7        ; 51           ; 54           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; INSTRUCTION_DATA_IN[2] ; D12   ; 7        ; 51           ; 54           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; INSTRUCTION_DATA_IN[3] ; C12   ; 7        ; 54           ; 54           ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; PROG_RAM               ; B14   ; 7        ; 56           ; 54           ; 0            ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; PULLPIN_HIGH           ; F5    ; 1A       ; 0            ; 37           ; 14           ; 99                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; RESET                  ; F15   ; 7        ; 69           ; 54           ; 0            ; 99                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SEL11_8                ; A13   ; 7        ; 54           ; 54           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SEL15_12               ; A14   ; 7        ; 58           ; 54           ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SEL3_0                 ; A12   ; 7        ; 54           ; 54           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SEL7_4                 ; B12   ; 7        ; 49           ; 54           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; STEP                   ; A7    ; 7        ; 49           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; A_DATA[0]      ; U5    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[10]     ; N8    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[11]     ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[12]     ; R5    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[13]     ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[14]     ; R4    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[15]     ; M1    ; 2        ; 0            ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[1]      ; U3    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[2]      ; U4    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[3]      ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[4]      ; U2    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[5]      ; U1    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[6]      ; T3    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[7]      ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[8]      ; N9    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_DATA[9]      ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; BUS_DATA[0]    ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BUS_DATA[10]   ; N5    ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; BUS_DATA[11]   ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; BUS_DATA[12]   ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BUS_DATA[13]   ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BUS_DATA[14]   ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BUS_DATA[15]   ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BUS_DATA[1]    ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BUS_DATA[2]    ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BUS_DATA[3]    ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BUS_DATA[4]    ; P3    ; 2        ; 0            ; 16           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; BUS_DATA[5]    ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; BUS_DATA[6]    ; M9    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; BUS_DATA[7]    ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; BUS_DATA[8]    ; M8    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; BUS_DATA[9]    ; P5    ; 2        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[0]      ; K2    ; 1B       ; 0            ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[10]     ; T5    ; 2        ; 0            ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[11]     ; W2    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[12]     ; R7    ; 2        ; 0            ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[13]     ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[14]     ; P8    ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[15]     ; V3    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[1]      ; D1    ; 1B       ; 0            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[2]      ; D2    ; 1B       ; 0            ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[3]      ; K9    ; 1B       ; 0            ; 30           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[4]      ; D3    ; 1B       ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[5]      ; K8    ; 1B       ; 0            ; 30           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[6]      ; M2    ; 2        ; 0            ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[7]      ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[8]      ; T6    ; 2        ; 0            ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_DATA[9]      ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; CF             ; N4    ; 2        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX_DIGIT_0[0] ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_0[1] ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_0[2] ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_0[3] ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_0[4] ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_0[5] ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_0[6] ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_1[0] ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_1[1] ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_1[2] ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_1[3] ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_1[4] ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_1[5] ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_1[6] ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_2[0] ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_2[1] ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_2[2] ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_2[3] ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_2[4] ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_2[5] ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_2[6] ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_3[0] ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_3[1] ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_3[2] ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_3[3] ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_3[4] ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_3[5] ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX_DIGIT_3[6] ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IR[0]          ; L9    ; 1B       ; 0            ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IR[1]          ; E1    ; 1B       ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IR[2]          ; L8    ; 1B       ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IR[3]          ; L2    ; 1B       ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[0]         ; J1    ; 1B       ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[1]         ; G1    ; 1B       ; 0            ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[2]         ; H1    ; 1B       ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[3]         ; F2    ; 1B       ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[0]          ; M3    ; 1B       ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[1]          ; K1    ; 1B       ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[2]          ; M4    ; 1B       ; 0            ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[3]          ; F1    ; 1B       ; 0            ; 26           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ZF             ; R3    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; K9       ; DIFFIO_RX_L15p, DIFFOUT_L15p, JTAGEN, Low_Speed    ; Use as regular IO              ; B_DATA[3]           ; Dual Purpose Pin ;
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 1 / 16 ( 6 % )    ; 2.5V          ; --           ;
; 1B       ; 22 / 24 ( 92 % )  ; 2.5V          ; --           ;
; 2        ; 36 / 36 ( 100 % ) ; 2.5V          ; --           ;
; 3        ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )    ; 2.5V          ; --           ;
; 6        ; 14 / 60 ( 23 % )  ; 2.5V          ; --           ;
; 7        ; 35 / 52 ( 67 % )  ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; STEP                                           ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; BUS_DATA[15]                                   ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; BUS_DATA[14]                                   ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; BUS_DATA[13]                                   ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; SEL3_0                                         ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SEL11_8                                        ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SEL15_12                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; HEX_DIGIT_1[2]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; HEX_DIGIT_1[1]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; HEX_DIGIT_2[5]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; HEX_DIGIT_2[3]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; COMMIT                                         ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; BUS_DATA[12]                                   ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; SEL7_4                                         ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; PROG_RAM                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; HEX_DIGIT_1[3]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; HEX_DIGIT_1[0]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; HEX_DIGIT_2[4]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; HEX_DIGIT_2[6]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; HEX_DIGIT_2[2]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; HEX_DIGIT_2[0]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; INSTRUCTION_DATA_IN[0]                         ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; INSTRUCTION_DATA_IN[1]                         ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; INSTRUCTION_DATA_IN[3]                         ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; BUS_DATA[2]                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; HEX_DIGIT_0[6]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; HEX_DIGIT_0[4]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; HEX_DIGIT_0[3]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; HEX_DIGIT_0[0]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; HEX_DIGIT_1[6]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; HEX_DIGIT_3[3]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; HEX_DIGIT_3[2]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; HEX_DIGIT_2[1]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; B_DATA[1]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 31         ; 1B       ; B_DATA[2]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 29         ; 1B       ; B_DATA[4]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; INSTRUCTION_DATA_IN[2]                         ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; BUS_DATA[3]                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; BUS_DATA[0]                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; HEX_DIGIT_0[1]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; HEX_DIGIT_1[5]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; HEX_DIGIT_3[1]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; IR[1]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; BUS_DATA[1]                                    ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; HEX_DIGIT_0[5]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; HEX_DIGIT_0[2]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; HEX_DIGIT_3[0]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; HEX_DIGIT_1[4]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; HEX_DIGIT_3[4]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; HEX_DIGIT_3[5]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; PC[3]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 43         ; 1B       ; MAR[3]                                         ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; PULLPIN_HIGH                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESET                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; HEX_DIGIT_3[6]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; MAR[1]                                         ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; MAR[2]                                         ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; MAR[0]                                         ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; PC[1]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 37         ; 1B       ; B_DATA[0]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; B_DATA[5]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ; 30         ; 1B       ; B_DATA[3]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; IR[3]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; IR[2]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ; 42         ; 1B       ; IR[0]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; A_DATA[15]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 77         ; 2        ; B_DATA[6]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 50         ; 1B       ; PC[0]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 48         ; 1B       ; PC[2]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; BUS_DATA[8]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 74         ; 2        ; BUS_DATA[6]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; A_DATA[7]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 75         ; 2        ; BUS_DATA[5]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 73         ; 2        ; BUS_DATA[7]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 56         ; 2        ; CF                                             ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ; 58         ; 2        ; BUS_DATA[10]                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; A_DATA[10]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ; 86         ; 2        ; A_DATA[8]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; CLK                                            ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; A_DATA[9]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; BUS_DATA[4]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 2        ; BUS_DATA[11]                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ; 59         ; 2        ; BUS_DATA[9]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; B_DATA[14]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; B_DATA[9]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 123        ; 2        ; B_DATA[7]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 78         ; 2        ; ZF                                             ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 80         ; 2        ; A_DATA[14]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 82         ; 2        ; A_DATA[12]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; B_DATA[12]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; A_DATA[13]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ; 83         ; 2        ; A_DATA[11]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 88         ; 2        ; A_DATA[6]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; B_DATA[10]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T6       ; 122        ; 2        ; B_DATA[8]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; A_DATA[5]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 90         ; 2        ; A_DATA[4]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 93         ; 2        ; A_DATA[1]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 92         ; 2        ; A_DATA[2]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ; 94         ; 2        ; A_DATA[0]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; A_DATA[3]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; B_DATA[15]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; B_DATA[13]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 99         ; 2        ; B_DATA[11]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+------------------------+-------------------------------+
; Pin Name               ; Reason                        ;
+------------------------+-------------------------------+
; CF                     ; Incomplete set of assignments ;
; STEP                   ; Incomplete set of assignments ;
; BUS_DATA[15]           ; Incomplete set of assignments ;
; BUS_DATA[14]           ; Incomplete set of assignments ;
; BUS_DATA[13]           ; Incomplete set of assignments ;
; BUS_DATA[12]           ; Incomplete set of assignments ;
; BUS_DATA[11]           ; Incomplete set of assignments ;
; BUS_DATA[10]           ; Incomplete set of assignments ;
; BUS_DATA[9]            ; Incomplete set of assignments ;
; BUS_DATA[8]            ; Incomplete set of assignments ;
; BUS_DATA[7]            ; Incomplete set of assignments ;
; BUS_DATA[6]            ; Incomplete set of assignments ;
; BUS_DATA[5]            ; Incomplete set of assignments ;
; BUS_DATA[4]            ; Incomplete set of assignments ;
; BUS_DATA[3]            ; Incomplete set of assignments ;
; BUS_DATA[2]            ; Incomplete set of assignments ;
; BUS_DATA[1]            ; Incomplete set of assignments ;
; BUS_DATA[0]            ; Incomplete set of assignments ;
; ZF                     ; Incomplete set of assignments ;
; A_DATA[15]             ; Incomplete set of assignments ;
; A_DATA[14]             ; Incomplete set of assignments ;
; A_DATA[13]             ; Incomplete set of assignments ;
; A_DATA[12]             ; Incomplete set of assignments ;
; A_DATA[11]             ; Incomplete set of assignments ;
; A_DATA[10]             ; Incomplete set of assignments ;
; A_DATA[9]              ; Incomplete set of assignments ;
; A_DATA[8]              ; Incomplete set of assignments ;
; A_DATA[7]              ; Incomplete set of assignments ;
; A_DATA[6]              ; Incomplete set of assignments ;
; A_DATA[5]              ; Incomplete set of assignments ;
; A_DATA[4]              ; Incomplete set of assignments ;
; A_DATA[3]              ; Incomplete set of assignments ;
; A_DATA[2]              ; Incomplete set of assignments ;
; A_DATA[1]              ; Incomplete set of assignments ;
; A_DATA[0]              ; Incomplete set of assignments ;
; B_DATA[15]             ; Incomplete set of assignments ;
; B_DATA[14]             ; Incomplete set of assignments ;
; B_DATA[13]             ; Incomplete set of assignments ;
; B_DATA[12]             ; Incomplete set of assignments ;
; B_DATA[11]             ; Incomplete set of assignments ;
; B_DATA[10]             ; Incomplete set of assignments ;
; B_DATA[9]              ; Incomplete set of assignments ;
; B_DATA[8]              ; Incomplete set of assignments ;
; B_DATA[7]              ; Incomplete set of assignments ;
; B_DATA[6]              ; Incomplete set of assignments ;
; B_DATA[5]              ; Incomplete set of assignments ;
; B_DATA[4]              ; Incomplete set of assignments ;
; B_DATA[3]              ; Incomplete set of assignments ;
; B_DATA[2]              ; Incomplete set of assignments ;
; B_DATA[1]              ; Incomplete set of assignments ;
; B_DATA[0]              ; Incomplete set of assignments ;
; HEX_DIGIT_0[6]         ; Incomplete set of assignments ;
; HEX_DIGIT_0[5]         ; Incomplete set of assignments ;
; HEX_DIGIT_0[4]         ; Incomplete set of assignments ;
; HEX_DIGIT_0[3]         ; Incomplete set of assignments ;
; HEX_DIGIT_0[2]         ; Incomplete set of assignments ;
; HEX_DIGIT_0[1]         ; Incomplete set of assignments ;
; HEX_DIGIT_0[0]         ; Incomplete set of assignments ;
; HEX_DIGIT_1[6]         ; Incomplete set of assignments ;
; HEX_DIGIT_1[5]         ; Incomplete set of assignments ;
; HEX_DIGIT_1[4]         ; Incomplete set of assignments ;
; HEX_DIGIT_1[3]         ; Incomplete set of assignments ;
; HEX_DIGIT_1[2]         ; Incomplete set of assignments ;
; HEX_DIGIT_1[1]         ; Incomplete set of assignments ;
; HEX_DIGIT_1[0]         ; Incomplete set of assignments ;
; HEX_DIGIT_2[6]         ; Incomplete set of assignments ;
; HEX_DIGIT_2[5]         ; Incomplete set of assignments ;
; HEX_DIGIT_2[4]         ; Incomplete set of assignments ;
; HEX_DIGIT_2[3]         ; Incomplete set of assignments ;
; HEX_DIGIT_2[2]         ; Incomplete set of assignments ;
; HEX_DIGIT_2[1]         ; Incomplete set of assignments ;
; HEX_DIGIT_2[0]         ; Incomplete set of assignments ;
; HEX_DIGIT_3[6]         ; Incomplete set of assignments ;
; HEX_DIGIT_3[5]         ; Incomplete set of assignments ;
; HEX_DIGIT_3[4]         ; Incomplete set of assignments ;
; HEX_DIGIT_3[3]         ; Incomplete set of assignments ;
; HEX_DIGIT_3[2]         ; Incomplete set of assignments ;
; HEX_DIGIT_3[1]         ; Incomplete set of assignments ;
; HEX_DIGIT_3[0]         ; Incomplete set of assignments ;
; IR[3]                  ; Incomplete set of assignments ;
; IR[2]                  ; Incomplete set of assignments ;
; IR[1]                  ; Incomplete set of assignments ;
; IR[0]                  ; Incomplete set of assignments ;
; MAR[3]                 ; Incomplete set of assignments ;
; MAR[2]                 ; Incomplete set of assignments ;
; MAR[1]                 ; Incomplete set of assignments ;
; MAR[0]                 ; Incomplete set of assignments ;
; PC[3]                  ; Incomplete set of assignments ;
; PC[2]                  ; Incomplete set of assignments ;
; PC[1]                  ; Incomplete set of assignments ;
; PC[0]                  ; Incomplete set of assignments ;
; PULLPIN_HIGH           ; Incomplete set of assignments ;
; PROG_RAM               ; Incomplete set of assignments ;
; CLK                    ; Incomplete set of assignments ;
; RESET                  ; Incomplete set of assignments ;
; COMMIT                 ; Incomplete set of assignments ;
; INSTRUCTION_DATA_IN[3] ; Incomplete set of assignments ;
; SEL15_12               ; Incomplete set of assignments ;
; INSTRUCTION_DATA_IN[2] ; Incomplete set of assignments ;
; INSTRUCTION_DATA_IN[1] ; Incomplete set of assignments ;
; INSTRUCTION_DATA_IN[0] ; Incomplete set of assignments ;
; SEL11_8                ; Incomplete set of assignments ;
; SEL7_4                 ; Incomplete set of assignments ;
; SEL3_0                 ; Incomplete set of assignments ;
; CF                     ; Missing location assignment   ;
; BUS_DATA[11]           ; Missing location assignment   ;
; BUS_DATA[10]           ; Missing location assignment   ;
; BUS_DATA[9]            ; Missing location assignment   ;
; BUS_DATA[8]            ; Missing location assignment   ;
; BUS_DATA[7]            ; Missing location assignment   ;
; BUS_DATA[6]            ; Missing location assignment   ;
; BUS_DATA[5]            ; Missing location assignment   ;
; BUS_DATA[4]            ; Missing location assignment   ;
; ZF                     ; Missing location assignment   ;
; A_DATA[15]             ; Missing location assignment   ;
; A_DATA[14]             ; Missing location assignment   ;
; A_DATA[13]             ; Missing location assignment   ;
; A_DATA[12]             ; Missing location assignment   ;
; A_DATA[11]             ; Missing location assignment   ;
; A_DATA[10]             ; Missing location assignment   ;
; A_DATA[9]              ; Missing location assignment   ;
; A_DATA[8]              ; Missing location assignment   ;
; A_DATA[7]              ; Missing location assignment   ;
; A_DATA[6]              ; Missing location assignment   ;
; A_DATA[5]              ; Missing location assignment   ;
; A_DATA[4]              ; Missing location assignment   ;
; A_DATA[3]              ; Missing location assignment   ;
; A_DATA[2]              ; Missing location assignment   ;
; A_DATA[1]              ; Missing location assignment   ;
; A_DATA[0]              ; Missing location assignment   ;
; B_DATA[15]             ; Missing location assignment   ;
; B_DATA[14]             ; Missing location assignment   ;
; B_DATA[13]             ; Missing location assignment   ;
; B_DATA[12]             ; Missing location assignment   ;
; B_DATA[11]             ; Missing location assignment   ;
; B_DATA[10]             ; Missing location assignment   ;
; B_DATA[9]              ; Missing location assignment   ;
; B_DATA[8]              ; Missing location assignment   ;
; B_DATA[7]              ; Missing location assignment   ;
; B_DATA[6]              ; Missing location assignment   ;
; B_DATA[5]              ; Missing location assignment   ;
; B_DATA[4]              ; Missing location assignment   ;
; B_DATA[3]              ; Missing location assignment   ;
; B_DATA[2]              ; Missing location assignment   ;
; B_DATA[1]              ; Missing location assignment   ;
; B_DATA[0]              ; Missing location assignment   ;
; IR[3]                  ; Missing location assignment   ;
; IR[2]                  ; Missing location assignment   ;
; IR[1]                  ; Missing location assignment   ;
; IR[0]                  ; Missing location assignment   ;
; MAR[3]                 ; Missing location assignment   ;
; MAR[2]                 ; Missing location assignment   ;
; MAR[1]                 ; Missing location assignment   ;
; MAR[0]                 ; Missing location assignment   ;
; PC[3]                  ; Missing location assignment   ;
; PC[2]                  ; Missing location assignment   ;
; PC[1]                  ; Missing location assignment   ;
; PC[0]                  ; Missing location assignment   ;
; PULLPIN_HIGH           ; Missing location assignment   ;
; CLK                    ; Missing location assignment   ;
+------------------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; Compilation Hierarchy Node                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                      ; Entity Name                 ; Library Name ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; |CPU                                                  ; 347 (4)     ; 162 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 104  ; 0            ; 185 (4)      ; 56 (0)            ; 106 (1)          ; 0          ; |CPU                                                                                                                                                                     ; CPU                         ; work         ;
;    |AB_Reg_16bit:inst34|                              ; 110 (0)     ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 52 (0)           ; 0          ; |CPU|AB_Reg_16bit:inst34                                                                                                                                                 ; AB_Reg_16bit                ; work         ;
;       |Buffer_16bit_VHDL:inst|                        ; 106 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 49 (0)           ; 0          ; |CPU|AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst                                                                                                                          ; Buffer_16bit_VHDL           ; work         ;
;          |Buffer_4bit_VHDL:buff4_0to3|                ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 9 (9)            ; 0          ; |CPU|AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_0to3                                                                                              ; Buffer_4bit_VHDL            ; work         ;
;          |Buffer_4bit_VHDL:buff4_12to15|              ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 6 (6)            ; 0          ; |CPU|AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15                                                                                            ; Buffer_4bit_VHDL            ; work         ;
;          |Buffer_4bit_VHDL:buff4_4to7|                ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 17 (17)          ; 0          ; |CPU|AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_4to7                                                                                              ; Buffer_4bit_VHDL            ; work         ;
;          |Buffer_4bit_VHDL:buff4_8to11|               ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 17 (17)          ; 0          ; |CPU|AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_8to11                                                                                             ; Buffer_4bit_VHDL            ; work         ;
;       |BufferedRegister_16bit_VHDL:inst2|             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 18 (0)           ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2                                                                                                               ; BufferedRegister_16bit_VHDL ; work         ;
;          |BufferedRegister_4bit_VHDL:buffreg4_0to3|   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3                                                                      ; BufferedRegister_4bit_VHDL  ; work         ;
;             |Register_4bit_VHDL:reg4|                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4                                              ; Register_4bit_VHDL          ; work         ;
;                |Register_1bit_VHDL:reg_0|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_1|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_2|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_3|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;          |BufferedRegister_4bit_VHDL:buffreg4_12to15| ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15                                                                    ; BufferedRegister_4bit_VHDL  ; work         ;
;             |Buffer_4bit_VHDL:buff4|                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Buffer_4bit_VHDL:buff4                                             ; Buffer_4bit_VHDL            ; work         ;
;             |Register_4bit_VHDL:reg4|                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4                                            ; Register_4bit_VHDL          ; work         ;
;                |Register_1bit_VHDL:reg_0|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0                   ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0    ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_1|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1                   ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0    ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_2|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2                   ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0    ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_3|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3                   ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0    ; dff_VHDL                    ; work         ;
;          |BufferedRegister_4bit_VHDL:buffreg4_4to7|   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7                                                                      ; BufferedRegister_4bit_VHDL  ; work         ;
;             |Register_4bit_VHDL:reg4|                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4                                              ; Register_4bit_VHDL          ; work         ;
;                |Register_1bit_VHDL:reg_0|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_1|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_2|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_3|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;          |BufferedRegister_4bit_VHDL:buffreg4_8to11|  ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11                                                                     ; BufferedRegister_4bit_VHDL  ; work         ;
;             |Register_4bit_VHDL:reg4|                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4                                             ; Register_4bit_VHDL          ; work         ;
;                |Register_1bit_VHDL:reg_0|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0                    ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0     ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_1|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1                    ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0     ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_2|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2                    ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0     ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_3|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3                    ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0     ; dff_VHDL                    ; work         ;
;    |AB_Reg_16bit:inst35|                              ; 20 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 14 (0)           ; 0          ; |CPU|AB_Reg_16bit:inst35                                                                                                                                                 ; AB_Reg_16bit                ; work         ;
;       |Buffer_16bit_VHDL:inst|                        ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 11 (0)           ; 0          ; |CPU|AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst                                                                                                                          ; Buffer_16bit_VHDL           ; work         ;
;          |Buffer_4bit_VHDL:buff4_0to3|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_0to3                                                                                              ; Buffer_4bit_VHDL            ; work         ;
;          |Buffer_4bit_VHDL:buff4_12to15|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15                                                                                            ; Buffer_4bit_VHDL            ; work         ;
;          |Buffer_4bit_VHDL:buff4_4to7|                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CPU|AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_4to7                                                                                              ; Buffer_4bit_VHDL            ; work         ;
;          |Buffer_4bit_VHDL:buff4_8to11|               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |CPU|AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_8to11                                                                                             ; Buffer_4bit_VHDL            ; work         ;
;       |BufferedRegister_16bit_VHDL:inst2|             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 14 (0)           ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2                                                                                                               ; BufferedRegister_16bit_VHDL ; work         ;
;          |BufferedRegister_4bit_VHDL:buffreg4_0to3|   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3                                                                      ; BufferedRegister_4bit_VHDL  ; work         ;
;             |Register_4bit_VHDL:reg4|                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4                                              ; Register_4bit_VHDL          ; work         ;
;                |Register_1bit_VHDL:reg_0|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_1|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_2|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_3|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;          |BufferedRegister_4bit_VHDL:buffreg4_12to15| ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15                                                                    ; BufferedRegister_4bit_VHDL  ; work         ;
;             |Register_4bit_VHDL:reg4|                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4                                            ; Register_4bit_VHDL          ; work         ;
;                |Register_1bit_VHDL:reg_0|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0                   ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0    ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_1|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1                   ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0    ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_2|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2                   ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0    ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_3|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3                   ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0    ; dff_VHDL                    ; work         ;
;          |BufferedRegister_4bit_VHDL:buffreg4_4to7|   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7                                                                      ; BufferedRegister_4bit_VHDL  ; work         ;
;             |Register_4bit_VHDL:reg4|                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4                                              ; Register_4bit_VHDL          ; work         ;
;                |Register_1bit_VHDL:reg_0|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_1|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_2|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_3|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3                     ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0      ; dff_VHDL                    ; work         ;
;          |BufferedRegister_4bit_VHDL:buffreg4_8to11|  ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11                                                                     ; BufferedRegister_4bit_VHDL  ; work         ;
;             |Register_4bit_VHDL:reg4|                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4                                             ; Register_4bit_VHDL          ; work         ;
;                |Register_1bit_VHDL:reg_0|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0                    ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0     ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_1|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1                    ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0     ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_2|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2                    ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0     ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_3|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3                    ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0     ; dff_VHDL                    ; work         ;
;    |ALU_16bit_VHDL:inst|                              ; 49 (7)      ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (6)       ; 0 (0)             ; 7 (1)            ; 0          ; |CPU|ALU_16bit_VHDL:inst                                                                                                                                                 ; ALU_16bit_VHDL              ; work         ;
;       |AddOpSub_16bit_VHDL:addopsub16|                ; 37 (3)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (2)       ; 0 (0)             ; 4 (1)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16                                                                                                                  ; AddOpSub_16bit_VHDL         ; work         ;
;          |Adder_4bit_VHDL:add0bit_0_3|                ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_0_3                                                                                      ; Adder_4bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_0|                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_0_3|Adder_1bit_VHDL:add_0                                                                ; Adder_1bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_1|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_0_3|Adder_1bit_VHDL:add_1                                                                ; Adder_1bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_2|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_0_3|Adder_1bit_VHDL:add_2                                                                ; Adder_1bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_3|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_0_3|Adder_1bit_VHDL:add_3                                                                ; Adder_1bit_VHDL             ; work         ;
;          |Adder_4bit_VHDL:add0bit_12_15|              ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_12_15                                                                                    ; Adder_4bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_0|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_12_15|Adder_1bit_VHDL:add_0                                                              ; Adder_1bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_1|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_12_15|Adder_1bit_VHDL:add_1                                                              ; Adder_1bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_2|                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_12_15|Adder_1bit_VHDL:add_2                                                              ; Adder_1bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_3|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_12_15|Adder_1bit_VHDL:add_3                                                              ; Adder_1bit_VHDL             ; work         ;
;          |Adder_4bit_VHDL:add0bit_4_7|                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_4_7                                                                                      ; Adder_4bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_0|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_4_7|Adder_1bit_VHDL:add_0                                                                ; Adder_1bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_1|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_4_7|Adder_1bit_VHDL:add_1                                                                ; Adder_1bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_2|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_4_7|Adder_1bit_VHDL:add_2                                                                ; Adder_1bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_3|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_4_7|Adder_1bit_VHDL:add_3                                                                ; Adder_1bit_VHDL             ; work         ;
;          |Adder_4bit_VHDL:add0bit_8_11|               ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_8_11                                                                                     ; Adder_4bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_0|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_8_11|Adder_1bit_VHDL:add_0                                                               ; Adder_1bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_1|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_8_11|Adder_1bit_VHDL:add_1                                                               ; Adder_1bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_2|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_8_11|Adder_1bit_VHDL:add_2                                                               ; Adder_1bit_VHDL             ; work         ;
;             |Adder_1bit_VHDL:add_3|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|Adder_4bit_VHDL:add0bit_8_11|Adder_1bit_VHDL:add_3                                                               ; Adder_1bit_VHDL             ; work         ;
;       |Buffer_16bit_VHDL:buff16|                      ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|Buffer_16bit_VHDL:buff16                                                                                                                        ; Buffer_16bit_VHDL           ; work         ;
;          |Buffer_4bit_VHDL:buff4_12to15|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|Buffer_16bit_VHDL:buff16|Buffer_4bit_VHDL:buff4_12to15                                                                                          ; Buffer_4bit_VHDL            ; work         ;
;       |Register_Flag_VHDL:regflag|                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|ALU_16bit_VHDL:inst|Register_Flag_VHDL:regflag                                                                                                                      ; Register_Flag_VHDL          ; work         ;
;    |BCD_to_7seg_VHDL:inst25|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|BCD_to_7seg_VHDL:inst25                                                                                                                                             ; BCD_to_7seg_VHDL            ; work         ;
;    |BCD_to_7seg_VHDL:inst26|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|BCD_to_7seg_VHDL:inst26                                                                                                                                             ; BCD_to_7seg_VHDL            ; work         ;
;    |BCD_to_7seg_VHDL:inst27|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|BCD_to_7seg_VHDL:inst27                                                                                                                                             ; BCD_to_7seg_VHDL            ; work         ;
;    |BCD_to_7seg_VHDL:inst28|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|BCD_to_7seg_VHDL:inst28                                                                                                                                             ; BCD_to_7seg_VHDL            ; work         ;
;    |ControlUnit_16bit_VHDL:inst5|                     ; 21 (21)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 9 (9)            ; 0          ; |CPU|ControlUnit_16bit_VHDL:inst5                                                                                                                                        ; ControlUnit_16bit_VHDL      ; work         ;
;    |DataInput_8switches16bits:inst32|                 ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32                                                                                                                                    ; DataInput_8switches16bits   ; work         ;
;       |Register_4bit_VHDL:inst4|                      ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4                                                                                                           ; Register_4bit_VHDL          ; work         ;
;          |Register_1bit_VHDL:reg_0|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_0                                                                                  ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                                   ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_1|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_1                                                                                  ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                                   ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_2|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_2                                                                                  ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                                   ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_3|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_3                                                                                  ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                                   ; dff_VHDL                    ; work         ;
;       |Register_4bit_VHDL:inst5|                      ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5                                                                                                           ; Register_4bit_VHDL          ; work         ;
;          |Register_1bit_VHDL:reg_0|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_0                                                                                  ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                                   ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_1|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_1                                                                                  ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                                   ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_2|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_2                                                                                  ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                                   ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_3|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_3                                                                                  ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                                   ; dff_VHDL                    ; work         ;
;       |Register_4bit_VHDL:inst6|                      ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6                                                                                                           ; Register_4bit_VHDL          ; work         ;
;          |Register_1bit_VHDL:reg_0|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0                                                                                  ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                                   ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_1|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1                                                                                  ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                                   ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_2|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2                                                                                  ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                                   ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_3|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3                                                                                  ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                                   ; dff_VHDL                    ; work         ;
;       |Register_4bit_VHDL:inst|                       ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst                                                                                                            ; Register_4bit_VHDL          ; work         ;
;          |Register_1bit_VHDL:reg_0|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_0                                                                                   ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                                    ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_1|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_1                                                                                   ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                                    ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_2|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_2                                                                                   ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                                    ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_3|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_3                                                                                   ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                                    ; dff_VHDL                    ; work         ;
;    |InstrReg16_4bit:inst16|                           ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 15 (0)           ; 0          ; |CPU|InstrReg16_4bit:inst16                                                                                                                                              ; InstrReg16_4bit             ; work         ;
;       |Buffer_4bit_VHDL:inst8|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|Buffer_4bit_VHDL:inst8                                                                                                                       ; Buffer_4bit_VHDL            ; work         ;
;       |BufferedRegister_16bit_VHDL:inst2|             ; 18 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 14 (0)           ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2                                                                                                            ; BufferedRegister_16bit_VHDL ; work         ;
;          |BufferedRegister_4bit_VHDL:buffreg4_0to3|   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3                                                                   ; BufferedRegister_4bit_VHDL  ; work         ;
;             |Register_4bit_VHDL:reg4|                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4                                           ; Register_4bit_VHDL          ; work         ;
;                |Register_1bit_VHDL:reg_0|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0                  ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0   ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_1|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1                  ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0   ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_2|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2                  ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0   ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_3|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3                  ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0   ; dff_VHDL                    ; work         ;
;          |BufferedRegister_4bit_VHDL:buffreg4_12to15| ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 3 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15                                                                 ; BufferedRegister_4bit_VHDL  ; work         ;
;             |Buffer_4bit_VHDL:buff4|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Buffer_4bit_VHDL:buff4                                          ; Buffer_4bit_VHDL            ; work         ;
;             |Register_4bit_VHDL:reg4|                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4                                         ; Register_4bit_VHDL          ; work         ;
;                |Register_1bit_VHDL:reg_0|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0                ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0 ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_1|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1                ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0 ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_2|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2                ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0 ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_3|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3                ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0 ; dff_VHDL                    ; work         ;
;          |BufferedRegister_4bit_VHDL:buffreg4_4to7|   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7                                                                   ; BufferedRegister_4bit_VHDL  ; work         ;
;             |Register_4bit_VHDL:reg4|                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4                                           ; Register_4bit_VHDL          ; work         ;
;                |Register_1bit_VHDL:reg_0|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0                  ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0   ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_1|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1                  ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0   ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_2|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2                  ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0   ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_3|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3                  ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0   ; dff_VHDL                    ; work         ;
;          |BufferedRegister_4bit_VHDL:buffreg4_8to11|  ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11                                                                  ; BufferedRegister_4bit_VHDL  ; work         ;
;             |Buffer_4bit_VHDL:buff4|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Buffer_4bit_VHDL:buff4                                           ; Buffer_4bit_VHDL            ; work         ;
;             |Register_4bit_VHDL:reg4|                 ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4                                          ; Register_4bit_VHDL          ; work         ;
;                |Register_1bit_VHDL:reg_0|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0                 ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0  ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_1|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1                 ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0  ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_2|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2                 ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0  ; dff_VHDL                    ; work         ;
;                |Register_1bit_VHDL:reg_3|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3                 ; Register_1bit_VHDL          ; work         ;
;                   |dff_VHDL:dff_0|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0  ; dff_VHDL                    ; work         ;
;    |MemAddrReg_4bit:inst14|                           ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 2 (0)             ; 3 (0)            ; 0          ; |CPU|MemAddrReg_4bit:inst14                                                                                                                                              ; MemAddrReg_4bit             ; work         ;
;       |BufferedRegister_4bit_VHDL:inst4|              ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (0)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4                                                                                                             ; BufferedRegister_4bit_VHDL  ; work         ;
;          |Register_4bit_VHDL:reg4|                    ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (0)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4                                                                                     ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0                                                            ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                             ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1                                                            ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                             ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2                                                            ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                             ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3                                                            ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                             ; dff_VHDL                    ; work         ;
;       |mux_2to1_4bit:inst|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|mux_2to1_4bit:inst                                                                                                                           ; mux_2to1_4bit               ; work         ;
;          |mux_2to1:inst1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|mux_2to1_4bit:inst|mux_2to1:inst1                                                                                                            ; mux_2to1                    ; work         ;
;          |mux_2to1:inst2|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|mux_2to1_4bit:inst|mux_2to1:inst2                                                                                                            ; mux_2to1                    ; work         ;
;          |mux_2to1:inst3|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|mux_2to1_4bit:inst|mux_2to1:inst3                                                                                                            ; mux_2to1                    ; work         ;
;          |mux_2to1:inst|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|MemAddrReg_4bit:inst14|mux_2to1_4bit:inst|mux_2to1:inst                                                                                                             ; mux_2to1                    ; work         ;
;    |OutputReg_16bit:inst40|                           ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 14 (0)           ; 0          ; |CPU|OutputReg_16bit:inst40                                                                                                                                              ; OutputReg_16bit             ; work         ;
;       |Register_4bit_VHDL:inst2|                      ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst2                                                                                                                     ; Register_4bit_VHDL          ; work         ;
;          |Register_1bit_VHDL:reg_0|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst2|Register_1bit_VHDL:reg_0                                                                                            ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst2|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                                             ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_1|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst2|Register_1bit_VHDL:reg_1                                                                                            ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst2|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                                             ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_2|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst2|Register_1bit_VHDL:reg_2                                                                                            ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst2|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                                             ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_3|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst2|Register_1bit_VHDL:reg_3                                                                                            ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst2|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                                             ; dff_VHDL                    ; work         ;
;       |Register_4bit_VHDL:inst3|                      ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst3                                                                                                                     ; Register_4bit_VHDL          ; work         ;
;          |Register_1bit_VHDL:reg_0|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst3|Register_1bit_VHDL:reg_0                                                                                            ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst3|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                                             ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_1|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst3|Register_1bit_VHDL:reg_1                                                                                            ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst3|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                                             ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_2|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst3|Register_1bit_VHDL:reg_2                                                                                            ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst3|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                                             ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_3|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst3|Register_1bit_VHDL:reg_3                                                                                            ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst3|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                                             ; dff_VHDL                    ; work         ;
;       |Register_4bit_VHDL:inst4|                      ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst4                                                                                                                     ; Register_4bit_VHDL          ; work         ;
;          |Register_1bit_VHDL:reg_0|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_0                                                                                            ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                                             ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_1|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_1                                                                                            ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                                             ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_2|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_2                                                                                            ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                                             ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_3|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_3                                                                                            ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                                             ; dff_VHDL                    ; work         ;
;       |Register_4bit_VHDL:inst|                       ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst                                                                                                                      ; Register_4bit_VHDL          ; work         ;
;          |Register_1bit_VHDL:reg_0|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_0                                                                                             ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                                              ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_1|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_1                                                                                             ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                                              ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_2|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_2                                                                                             ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                                              ; dff_VHDL                    ; work         ;
;          |Register_1bit_VHDL:reg_3|                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_3                                                                                             ; Register_1bit_VHDL          ; work         ;
;             |dff_VHDL:dff_0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|OutputReg_16bit:inst40|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                                              ; dff_VHDL                    ; work         ;
;    |PC_4bit:inst15|                                   ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|PC_4bit:inst15                                                                                                                                                      ; PC_4bit                     ; work         ;
;       |SynchUpCount_4bit:inst|                        ; 7 (3)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|PC_4bit:inst15|SynchUpCount_4bit:inst                                                                                                                               ; SynchUpCount_4bit           ; work         ;
;          |dff_VHDL:inst12|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst12                                                                                                               ; dff_VHDL                    ; work         ;
;          |dff_VHDL:inst13|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst13                                                                                                               ; dff_VHDL                    ; work         ;
;          |dff_VHDL:inst14|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst14                                                                                                               ; dff_VHDL                    ; work         ;
;          |dff_VHDL:inst15|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst15                                                                                                               ; dff_VHDL                    ; work         ;
;          |mux_2to1_4bit:inst8|                        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|PC_4bit:inst15|SynchUpCount_4bit:inst|mux_2to1_4bit:inst8                                                                                                           ; mux_2to1_4bit               ; work         ;
;             |mux_2to1:inst1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|PC_4bit:inst15|SynchUpCount_4bit:inst|mux_2to1_4bit:inst8|mux_2to1:inst1                                                                                            ; mux_2to1                    ; work         ;
;             |mux_2to1:inst2|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|PC_4bit:inst15|SynchUpCount_4bit:inst|mux_2to1_4bit:inst8|mux_2to1:inst2                                                                                            ; mux_2to1                    ; work         ;
;             |mux_2to1:inst3|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|PC_4bit:inst15|SynchUpCount_4bit:inst|mux_2to1_4bit:inst8|mux_2to1:inst3                                                                                            ; mux_2to1                    ; work         ;
;             |mux_2to1:inst|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|PC_4bit:inst15|SynchUpCount_4bit:inst|mux_2to1_4bit:inst8|mux_2to1:inst                                                                                             ; mux_2to1                    ; work         ;
;    |mux_2to1_4bit:inst36|                             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst36                                                                                                                                                ; mux_2to1_4bit               ; work         ;
;       |mux_2to1:inst1|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst36|mux_2to1:inst1                                                                                                                                 ; mux_2to1                    ; work         ;
;       |mux_2to1:inst2|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst36|mux_2to1:inst2                                                                                                                                 ; mux_2to1                    ; work         ;
;       |mux_2to1:inst3|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst36|mux_2to1:inst3                                                                                                                                 ; mux_2to1                    ; work         ;
;       |mux_2to1:inst|                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst36|mux_2to1:inst                                                                                                                                  ; mux_2to1                    ; work         ;
;    |mux_2to1_4bit:inst37|                             ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst37                                                                                                                                                ; mux_2to1_4bit               ; work         ;
;       |mux_2to1:inst1|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|mux_2to1_4bit:inst37|mux_2to1:inst1                                                                                                                                 ; mux_2to1                    ; work         ;
;       |mux_2to1:inst2|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst37|mux_2to1:inst2                                                                                                                                 ; mux_2to1                    ; work         ;
;       |mux_2to1:inst3|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|mux_2to1_4bit:inst37|mux_2to1:inst3                                                                                                                                 ; mux_2to1                    ; work         ;
;       |mux_2to1:inst|                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|mux_2to1_4bit:inst37|mux_2to1:inst                                                                                                                                  ; mux_2to1                    ; work         ;
;    |mux_2to1_4bit:inst38|                             ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst38                                                                                                                                                ; mux_2to1_4bit               ; work         ;
;       |mux_2to1:inst1|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst38|mux_2to1:inst1                                                                                                                                 ; mux_2to1                    ; work         ;
;       |mux_2to1:inst2|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst38|mux_2to1:inst2                                                                                                                                 ; mux_2to1                    ; work         ;
;       |mux_2to1:inst3|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst38|mux_2to1:inst3                                                                                                                                 ; mux_2to1                    ; work         ;
;       |mux_2to1:inst|                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst38|mux_2to1:inst                                                                                                                                  ; mux_2to1                    ; work         ;
;    |mux_2to1_4bit:inst39|                             ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst39                                                                                                                                                ; mux_2to1_4bit               ; work         ;
;       |mux_2to1:inst1|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst39|mux_2to1:inst1                                                                                                                                 ; mux_2to1                    ; work         ;
;       |mux_2to1:inst2|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst39|mux_2to1:inst2                                                                                                                                 ; mux_2to1                    ; work         ;
;       |mux_2to1:inst3|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst39|mux_2to1:inst3                                                                                                                                 ; mux_2to1                    ; work         ;
;       |mux_2to1:inst|                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|mux_2to1_4bit:inst39|mux_2to1:inst                                                                                                                                  ; mux_2to1                    ; work         ;
;    |ram_16bit:inst13|                                 ; 85 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 30 (0)            ; 34 (0)           ; 0          ; |CPU|ram_16bit:inst13                                                                                                                                                    ; ram_16bit                   ; work         ;
;       |Buffer_16bit_VHDL:inst2|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|Buffer_16bit_VHDL:inst2                                                                                                                            ; Buffer_16bit_VHDL           ; work         ;
;          |Buffer_4bit_VHDL:buff4_0to3|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|Buffer_16bit_VHDL:inst2|Buffer_4bit_VHDL:buff4_0to3                                                                                                ; Buffer_4bit_VHDL            ; work         ;
;       |mux_2to1_4bit:inst3|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|mux_2to1_4bit:inst3                                                                                                                                ; mux_2to1_4bit               ; work         ;
;          |mux_2to1:inst|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|mux_2to1_4bit:inst3|mux_2to1:inst                                                                                                                  ; mux_2to1                    ; work         ;
;       |ram_module16_4bit:inst1|                       ; 20 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 8 (0)             ; 8 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1                                                                                                                            ; ram_module16_4bit           ; work         ;
;          |Decoder_4to16:inst|                         ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Decoder_4to16:inst                                                                                                         ; Decoder_4to16               ; work         ;
;             |Decoder_2to4:inst1|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Decoder_4to16:inst|Decoder_2to4:inst1                                                                                      ; Decoder_2to4                ; work         ;
;             |Decoder_2to4:inst4|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Decoder_4to16:inst|Decoder_2to4:inst4                                                                                      ; Decoder_2to4                ; work         ;
;          |Register_4bit_VHDL:inst11|                  ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst11                                                                                                  ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_0                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_1                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_2                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_3                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;          |Register_4bit_VHDL:inst16|                  ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16                                                                                                  ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;          |Register_4bit_VHDL:inst1|                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst1                                                                                                   ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_0                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_1                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_2                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_3                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;          |Register_4bit_VHDL:inst6|                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst6                                                                                                   ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;          |mux16to1_4bit_VHDL:inst17|                  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|mux16to1_4bit_VHDL:inst17                                                                                                  ; mux16to1_4bit_VHDL          ; work         ;
;             |mux4to1_4bit_VHDL:mux4to1_4bit_end|      ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|mux16to1_4bit_VHDL:inst17|mux4to1_4bit_VHDL:mux4to1_4bit_end                                                               ; mux4to1_4bit_VHDL           ; work         ;
;                |mux_2to1_4bit:mux2to1_4bit_ABCD|      ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|mux16to1_4bit_VHDL:inst17|mux4to1_4bit_VHDL:mux4to1_4bit_end|mux_2to1_4bit:mux2to1_4bit_ABCD                               ; mux_2to1_4bit               ; work         ;
;                   |mux_2to1:inst|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst1|mux16to1_4bit_VHDL:inst17|mux4to1_4bit_VHDL:mux4to1_4bit_end|mux_2to1_4bit:mux2to1_4bit_ABCD|mux_2to1:inst                 ; mux_2to1                    ; work         ;
;       |ram_module16_4bit:inst6|                       ; 20 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 6 (0)             ; 10 (0)           ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6                                                                                                                            ; ram_module16_4bit           ; work         ;
;          |Decoder_4to16:inst|                         ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Decoder_4to16:inst                                                                                                         ; Decoder_4to16               ; work         ;
;             |Decoder_2to4:inst1|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Decoder_4to16:inst|Decoder_2to4:inst1                                                                                      ; Decoder_2to4                ; work         ;
;             |Decoder_2to4:inst4|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Decoder_4to16:inst|Decoder_2to4:inst4                                                                                      ; Decoder_2to4                ; work         ;
;          |Register_4bit_VHDL:inst11|                  ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst11                                                                                                  ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_0                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_1                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_2                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_3                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;          |Register_4bit_VHDL:inst16|                  ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16                                                                                                  ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;          |Register_4bit_VHDL:inst1|                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst1                                                                                                   ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_0                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_1                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_2                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_3                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;          |Register_4bit_VHDL:inst6|                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst6                                                                                                   ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;       |ram_module16_4bit:inst7|                       ; 21 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 8 (0)             ; 8 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7                                                                                                                            ; ram_module16_4bit           ; work         ;
;          |Decoder_4to16:inst|                         ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Decoder_4to16:inst                                                                                                         ; Decoder_4to16               ; work         ;
;             |Decoder_2to4:inst1|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Decoder_4to16:inst|Decoder_2to4:inst1                                                                                      ; Decoder_2to4                ; work         ;
;             |Decoder_2to4:inst4|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Decoder_4to16:inst|Decoder_2to4:inst4                                                                                      ; Decoder_2to4                ; work         ;
;          |Register_4bit_VHDL:inst11|                  ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst11                                                                                                  ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_0                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_1                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_2                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_3                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;          |Register_4bit_VHDL:inst16|                  ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16                                                                                                  ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3                                                                         ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                          ; dff_VHDL                    ; work         ;
;          |Register_4bit_VHDL:inst1|                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst1                                                                                                   ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_0                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_1                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_2                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_3                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;          |Register_4bit_VHDL:inst6|                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst6                                                                                                   ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;          |mux16to1_4bit_VHDL:inst17|                  ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|mux16to1_4bit_VHDL:inst17                                                                                                  ; mux16to1_4bit_VHDL          ; work         ;
;             |mux4to1_4bit_VHDL:mux4to1_4bit_end|      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|mux16to1_4bit_VHDL:inst17|mux4to1_4bit_VHDL:mux4to1_4bit_end                                                               ; mux4to1_4bit_VHDL           ; work         ;
;                |mux_2to1_4bit:mux2to1_4bit_ABCD|      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|mux16to1_4bit_VHDL:inst17|mux4to1_4bit_VHDL:mux4to1_4bit_end|mux_2to1_4bit:mux2to1_4bit_ABCD                               ; mux_2to1_4bit               ; work         ;
;                   |mux_2to1:inst1|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|mux16to1_4bit_VHDL:inst17|mux4to1_4bit_VHDL:mux4to1_4bit_end|mux_2to1_4bit:mux2to1_4bit_ABCD|mux_2to1:inst1                ; mux_2to1                    ; work         ;
;                   |mux_2to1:inst2|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|mux16to1_4bit_VHDL:inst17|mux4to1_4bit_VHDL:mux4to1_4bit_end|mux_2to1_4bit:mux2to1_4bit_ABCD|mux_2to1:inst2                ; mux_2to1                    ; work         ;
;                   |mux_2to1:inst3|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|mux16to1_4bit_VHDL:inst17|mux4to1_4bit_VHDL:mux4to1_4bit_end|mux_2to1_4bit:mux2to1_4bit_ABCD|mux_2to1:inst3                ; mux_2to1                    ; work         ;
;                   |mux_2to1:inst|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst7|mux16to1_4bit_VHDL:inst17|mux4to1_4bit_VHDL:mux4to1_4bit_end|mux_2to1_4bit:mux2to1_4bit_ABCD|mux_2to1:inst                 ; mux_2to1                    ; work         ;
;       |ram_module16_4bit:inst|                        ; 20 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 8 (0)             ; 8 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst                                                                                                                             ; ram_module16_4bit           ; work         ;
;          |Decoder_4to16:inst|                         ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Decoder_4to16:inst                                                                                                          ; Decoder_4to16               ; work         ;
;             |Decoder_2to4:inst1|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Decoder_4to16:inst|Decoder_2to4:inst1                                                                                       ; Decoder_2to4                ; work         ;
;             |Decoder_2to4:inst4|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Decoder_4to16:inst|Decoder_2to4:inst4                                                                                       ; Decoder_2to4                ; work         ;
;          |Register_4bit_VHDL:inst11|                  ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst11                                                                                                   ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_0                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_1                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_2                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_3                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;          |Register_4bit_VHDL:inst16|                  ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16                                                                                                   ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3                                                                          ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                           ; dff_VHDL                    ; work         ;
;          |Register_4bit_VHDL:inst1|                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst1                                                                                                    ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_0                                                                           ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                            ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_1                                                                           ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                            ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_2                                                                           ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                            ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_3                                                                           ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                            ; dff_VHDL                    ; work         ;
;          |Register_4bit_VHDL:inst6|                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst6                                                                                                    ; Register_4bit_VHDL          ; work         ;
;             |Register_1bit_VHDL:reg_0|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0                                                                           ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0                                                            ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_1|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1                                                                           ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0                                                            ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_2|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2                                                                           ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0                                                            ; dff_VHDL                    ; work         ;
;             |Register_1bit_VHDL:reg_3|                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3                                                                           ; Register_1bit_VHDL          ; work         ;
;                |dff_VHDL:dff_0|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0                                                            ; dff_VHDL                    ; work         ;
;          |mux16to1_4bit_VHDL:inst17|                  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|mux16to1_4bit_VHDL:inst17                                                                                                   ; mux16to1_4bit_VHDL          ; work         ;
;             |mux4to1_4bit_VHDL:mux4to1_4bit_end|      ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|mux16to1_4bit_VHDL:inst17|mux4to1_4bit_VHDL:mux4to1_4bit_end                                                                ; mux4to1_4bit_VHDL           ; work         ;
;                |mux_2to1_4bit:mux2to1_4bit_ABCD|      ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|mux16to1_4bit_VHDL:inst17|mux4to1_4bit_VHDL:mux4to1_4bit_end|mux_2to1_4bit:mux2to1_4bit_ABCD                                ; mux_2to1_4bit               ; work         ;
;                   |mux_2to1:inst2|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|mux16to1_4bit_VHDL:inst17|mux4to1_4bit_VHDL:mux4to1_4bit_end|mux_2to1_4bit:mux2to1_4bit_ABCD|mux_2to1:inst2                 ; mux_2to1                    ; work         ;
;                   |mux_2to1:inst3|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CPU|ram_16bit:inst13|ram_module16_4bit:inst|mux16to1_4bit_VHDL:inst17|mux4to1_4bit_VHDL:mux4to1_4bit_end|mux_2to1_4bit:mux2to1_4bit_ABCD|mux_2to1:inst3                 ; mux_2to1                    ; work         ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------------+----------+---------------+---------------+-----------------------+-----+------+
; CF                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STEP                   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[15]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[14]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[13]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[12]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[11]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[10]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[9]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[8]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUS_DATA[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ZF                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[15]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[14]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[13]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[12]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[11]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[10]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[9]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[8]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[7]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[6]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[5]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[4]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[3]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[2]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[1]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_DATA[0]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[15]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[14]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[13]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[12]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[11]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[10]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[9]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[8]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[7]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[6]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[5]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[4]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[3]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[2]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[1]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_DATA[0]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_0[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_0[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_0[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_0[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_0[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_0[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_0[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_1[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_1[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_1[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_1[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_1[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_1[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_1[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_2[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_2[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_2[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_2[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_2[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_2[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_2[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_3[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_3[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_3[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_3[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_3[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_3[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX_DIGIT_3[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IR[3]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IR[2]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IR[1]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IR[0]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[3]                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[2]                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[1]                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[0]                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[3]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[2]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[1]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[0]                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PULLPIN_HIGH           ; Input    ; --            ; (6) 1811 ps   ; --                    ; --  ; --   ;
; PROG_RAM               ; Input    ; (6) 1802 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; CLK                    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RESET                  ; Input    ; --            ; (6) 1802 ps   ; --                    ; --  ; --   ;
; COMMIT                 ; Input    ; (6) 1802 ps   ; --            ; --                    ; --  ; --   ;
; INSTRUCTION_DATA_IN[3] ; Input    ; (6) 1802 ps   ; --            ; --                    ; --  ; --   ;
; SEL15_12               ; Input    ; (6) 1802 ps   ; --            ; --                    ; --  ; --   ;
; INSTRUCTION_DATA_IN[2] ; Input    ; (6) 1802 ps   ; --            ; --                    ; --  ; --   ;
; INSTRUCTION_DATA_IN[1] ; Input    ; (6) 1802 ps   ; --            ; --                    ; --  ; --   ;
; INSTRUCTION_DATA_IN[0] ; Input    ; (6) 1802 ps   ; --            ; --                    ; --  ; --   ;
; SEL11_8                ; Input    ; (6) 1802 ps   ; --            ; --                    ; --  ; --   ;
; SEL7_4                 ; Input    ; (6) 1802 ps   ; --            ; --                    ; --  ; --   ;
; SEL3_0                 ; Input    ; --            ; (6) 1802 ps   ; --                    ; --  ; --   ;
+------------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; STEP                                                                                                                                                                             ;                   ;         ;
; PULLPIN_HIGH                                                                                                                                                                     ;                   ;         ;
;      - PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst12|dff_q                                                                                                               ; 1                 ; 6       ;
;      - PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst13|dff_q                                                                                                               ; 1                 ; 6       ;
;      - PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst14|dff_q                                                                                                               ; 1                 ; 6       ;
;      - PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst15|dff_q                                                                                                               ; 1                 ; 6       ;
;      - IR[3]~output                                                                                                                                                              ; 1                 ; 6       ;
;      - IR[2]~output                                                                                                                                                              ; 1                 ; 6       ;
;      - IR[1]~output                                                                                                                                                              ; 1                 ; 6       ;
;      - IR[0]~output                                                                                                                                                              ; 1                 ; 6       ;
;      - MemAddrReg_4bit:inst14|mux_2to1_4bit:inst|mux_2to1:inst3|inst                                                                                                             ; 1                 ; 6       ;
;      - MemAddrReg_4bit:inst14|mux_2to1_4bit:inst|mux_2to1:inst2|inst                                                                                                             ; 1                 ; 6       ;
;      - MemAddrReg_4bit:inst14|mux_2to1_4bit:inst|mux_2to1:inst1|inst~0                                                                                                           ; 1                 ; 6       ;
;      - MemAddrReg_4bit:inst14|mux_2to1_4bit:inst|mux_2to1:inst|inst~0                                                                                                            ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|Selector0~0                                                                                                                                  ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|Selector0~1                                                                                                                                  ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Buffer_4bit_VHDL:buff4|Q[3]~0                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Buffer_4bit_VHDL:buff4|Q[3]~1                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15|Q[3]~4                                                                                           ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|Equal5~0                                                                                                                                     ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|SU~0                                                                                                                                         ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15|Q[3]~12                                                                                          ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15|Q[2]~5                                                                                           ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15|Q[2]~13                                                                                          ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15|Q[1]~6                                                                                           ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15|Q[1]~14                                                                                          ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15|Q[0]~7                                                                                           ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15|Q[0]~15                                                                                          ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_8to11|Q[3]~4                                                                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_8to11|Q[3]~8                                                                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_8to11|Q[2]~5                                                                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_8to11|Q[2]~9                                                                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_8to11|Q[1]~6                                                                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_8to11|Q[1]~10                                                                                           ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_8to11|Q[0]~7                                                                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_8to11|Q[0]~11                                                                                           ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_4to7|Q[3]~4                                                                                             ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_4to7|Q[3]~8                                                                                             ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_4to7|Q[2]~5                                                                                             ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_4to7|Q[2]~9                                                                                             ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_4to7|Q[1]~6                                                                                             ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_4to7|Q[1]~10                                                                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_4to7|Q[0]~7                                                                                             ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_4to7|Q[0]~11                                                                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_0to3|Q[3]~4                                                                                             ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_0to3|Q[3]~18                                                                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_0to3|Q[2]~5                                                                                             ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_0to3|Q[2]~19                                                                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Buffer_4bit_VHDL:buff4|Q[3]~2                                            ; 1                 ; 6       ;
;      - ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|B1~0                                                                                                                   ; 1                 ; 6       ;
;      - ALU_16bit_VHDL:inst|AddOpSub_16bit_VHDL:addopsub16|B1~1                                                                                                                   ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_0to3|Q[1]~20                                                                                            ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|FI~0                                                                                                                                         ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Buffer_4bit_VHDL:buff4|Q[0]~4                                         ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|Equal4~0                                                                                                                                     ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15|Q[3]~16                                                                                          ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15|Q[2]~20                                                                                          ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15|Q[1]~22                                                                                          ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15|Q[0]~24                                                                                          ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Buffer_4bit_VHDL:buff4|Q[3]~5                                         ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Buffer_4bit_VHDL:buff4|Q[3]~0                                          ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_8to11|Q[3]~16                                                                                           ; 1                 ; 6       ;
;      - ram_16bit:inst13|mux_2to1_4bit:inst3|mux_2to1:inst|inst2~1                                                                                                                ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_4to7|Q[3]~16                                                                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_4to7|Q[2]~21                                                                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_0to3|Q[3]~25                                                                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_0to3|Q[2]~31                                                                                            ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_0to3|Q[1]~6                                                                                             ; 1                 ; 6       ;
;      - ram_16bit:inst13|Buffer_16bit_VHDL:inst2|Buffer_4bit_VHDL:buff4_0to3|Q[1]~0                                                                                               ; 1                 ; 6       ;
;      - ram_16bit:inst13|Buffer_16bit_VHDL:inst2|Buffer_4bit_VHDL:buff4_0to3|Q[0]~1                                                                                               ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|Selector3~0                                                                                                                                  ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|Selector1~1                                                                                                                                  ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst36|mux_2to1:inst3|inst2~1                                                                                                                               ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst36|mux_2to1:inst2|inst2~1                                                                                                                               ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst36|mux_2to1:inst1|inst2~1                                                                                                                               ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst36|mux_2to1:inst|inst2~0                                                                                                                                ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst37|mux_2to1:inst3|inst2~0                                                                                                                               ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst37|mux_2to1:inst2|inst2~0                                                                                                                               ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst37|mux_2to1:inst1|inst2~0                                                                                                                               ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst37|mux_2to1:inst|inst2~0                                                                                                                                ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst38|mux_2to1:inst3|inst2~0                                                                                                                               ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst38|mux_2to1:inst2|inst2~0                                                                                                                               ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst38|mux_2to1:inst1|inst2~0                                                                                                                               ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst38|mux_2to1:inst|inst2~0                                                                                                                                ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst39|mux_2to1:inst|inst2~0                                                                                                                                ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst39|mux_2to1:inst1|inst2~0                                                                                                                               ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst39|mux_2to1:inst2|inst2~0                                                                                                                               ; 1                 ; 6       ;
;      - mux_2to1_4bit:inst39|mux_2to1:inst3|inst2~0                                                                                                                               ; 1                 ; 6       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst7|Decoder_4to16:inst|Decoder_2to4:inst4|inst                                                                                       ; 1                 ; 6       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst7|Decoder_4to16:inst|Decoder_2to4:inst4|inst3                                                                                      ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|J~2                                                                                                                                          ; 1                 ; 6       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst7|Decoder_4to16:inst|Decoder_2to4:inst1|inst                                                                                       ; 1                 ; 6       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst6|Decoder_4to16:inst|Decoder_2to4:inst4|inst                                                                                       ; 1                 ; 6       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst6|Decoder_4to16:inst|Decoder_2to4:inst1|inst                                                                                       ; 1                 ; 6       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst1|Decoder_4to16:inst|Decoder_2to4:inst4|inst                                                                                       ; 1                 ; 6       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst1|Decoder_4to16:inst|Decoder_2to4:inst1|inst                                                                                       ; 1                 ; 6       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst|Decoder_4to16:inst|Decoder_2to4:inst4|inst                                                                                        ; 1                 ; 6       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst|Decoder_4to16:inst|Decoder_2to4:inst1|inst                                                                                        ; 1                 ; 6       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst6|Decoder_4to16:inst|Decoder_2to4:inst4|inst3                                                                                      ; 1                 ; 6       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst1|Decoder_4to16:inst|Decoder_2to4:inst4|inst3                                                                                      ; 1                 ; 6       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst|Decoder_4to16:inst|Decoder_2to4:inst4|inst3                                                                                       ; 1                 ; 6       ;
; PROG_RAM                                                                                                                                                                         ;                   ;         ;
;      - MemAddrReg_4bit:inst14|mux_2to1_4bit:inst|mux_2to1:inst3|inst                                                                                                             ; 1                 ; 0       ;
;      - MemAddrReg_4bit:inst14|mux_2to1_4bit:inst|mux_2to1:inst2|inst                                                                                                             ; 1                 ; 0       ;
;      - MemAddrReg_4bit:inst14|mux_2to1_4bit:inst|mux_2to1:inst1|inst~0                                                                                                           ; 0                 ; 6       ;
;      - MemAddrReg_4bit:inst14|mux_2to1_4bit:inst|mux_2to1:inst|inst~0                                                                                                            ; 1                 ; 0       ;
;      - ram_16bit:inst13|mux_2to1_4bit:inst3|mux_2to1:inst|inst2~0                                                                                                                ; 1                 ; 0       ;
;      - inst3                                                                                                                                                                     ; 1                 ; 0       ;
;      - mux_2to1_4bit:inst36|mux_2to1:inst3|inst2~1                                                                                                                               ; 0                 ; 6       ;
;      - inst7                                                                                                                                                                     ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst36|mux_2to1:inst2|inst2~1                                                                                                                               ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst36|mux_2to1:inst1|inst2~1                                                                                                                               ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst36|mux_2to1:inst|inst2~0                                                                                                                                ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst37|mux_2to1:inst3|inst2~0                                                                                                                               ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst37|mux_2to1:inst2|inst2~0                                                                                                                               ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst37|mux_2to1:inst1|inst2~0                                                                                                                               ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst37|mux_2to1:inst|inst2~0                                                                                                                                ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst38|mux_2to1:inst3|inst2~0                                                                                                                               ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst38|mux_2to1:inst2|inst2~0                                                                                                                               ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst38|mux_2to1:inst1|inst2~0                                                                                                                               ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst38|mux_2to1:inst|inst2~0                                                                                                                                ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst39|mux_2to1:inst|inst2~0                                                                                                                                ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst39|mux_2to1:inst1|inst2~0                                                                                                                               ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst39|mux_2to1:inst2|inst2~0                                                                                                                               ; 0                 ; 6       ;
;      - mux_2to1_4bit:inst39|mux_2to1:inst3|inst2~0                                                                                                                               ; 0                 ; 6       ;
;      - inst1                                                                                                                                                                     ; 1                 ; 0       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst7|Decoder_4to16:inst|Decoder_2to4:inst4|inst                                                                                       ; 1                 ; 0       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst7|Decoder_4to16:inst|Decoder_2to4:inst4|inst3~0                                                                                    ; 1                 ; 0       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst7|Decoder_4to16:inst|Decoder_2to4:inst1|inst                                                                                       ; 1                 ; 0       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst6|Decoder_4to16:inst|Decoder_2to4:inst4|inst                                                                                       ; 1                 ; 0       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst6|Decoder_4to16:inst|Decoder_2to4:inst1|inst                                                                                       ; 1                 ; 0       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst1|Decoder_4to16:inst|Decoder_2to4:inst4|inst                                                                                       ; 1                 ; 0       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst1|Decoder_4to16:inst|Decoder_2to4:inst1|inst                                                                                       ; 1                 ; 0       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst|Decoder_4to16:inst|Decoder_2to4:inst4|inst                                                                                        ; 1                 ; 0       ;
;      - ram_16bit:inst13|ram_module16_4bit:inst|Decoder_4to16:inst|Decoder_2to4:inst1|inst                                                                                        ; 1                 ; 0       ;
; CLK                                                                                                                                                                              ;                   ;         ;
; RESET                                                                                                                                                                            ;                   ;         ;
;      - ALU_16bit_VHDL:inst|Register_Flag_VHDL:regflag|zf_signal                                                                                                                  ; 1                 ; 6       ;
;      - ALU_16bit_VHDL:inst|Register_Flag_VHDL:regflag|cf_signal                                                                                                                  ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst3|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                             ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst3|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                             ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst3|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                             ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst3|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                             ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst2|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                             ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst2|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                             ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst2|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                             ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst2|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                             ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                             ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                             ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                             ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                             ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                              ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                              ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                              ; 1                 ; 6       ;
;      - OutputReg_16bit:inst40|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                              ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q    ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q    ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q    ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q    ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q     ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q     ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q     ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q     ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                             ; 1                 ; 6       ;
;      - MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                             ; 1                 ; 6       ;
;      - MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                             ; 1                 ; 6       ;
;      - MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                             ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q    ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q    ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q    ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q    ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q     ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q     ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q     ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q     ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q      ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|current_state.S_EXECUTE_1                                                                                                                    ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|current_state.S_EXECUTE_2                                                                                                                    ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|current_state.S_EXECUTE_3                                                                                                                    ; 1                 ; 6       ;
;      - PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst12|dff_q                                                                                                               ; 1                 ; 6       ;
;      - PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst13|dff_q                                                                                                               ; 1                 ; 6       ;
;      - PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst14|dff_q                                                                                                               ; 1                 ; 6       ;
;      - PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst15|dff_q                                                                                                               ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|current_state.S_DECODE                                                                                                                       ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q  ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q  ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q   ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q   ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q   ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q   ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q   ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|current_state.S_FETCH                                                                                                                        ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q   ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q   ; 1                 ; 6       ;
;      - InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q   ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                    ; 1                 ; 6       ;
;      - inst7                                                                                                                                                                     ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                    ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                    ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                    ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|current_state.S_EXECUTE_6                                                                                                                    ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|current_state.S_EXECUTE_5                                                                                                                    ; 1                 ; 6       ;
;      - ControlUnit_16bit_VHDL:inst5|current_state.S_EXECUTE_4                                                                                                                    ; 1                 ; 6       ;
; COMMIT                                                                                                                                                                           ;                   ;         ;
;      - ram_16bit:inst13|mux_2to1_4bit:inst3|mux_2to1:inst|inst2~0                                                                                                                ; 0                 ; 6       ;
; INSTRUCTION_DATA_IN[3]                                                                                                                                                           ;                   ;         ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                    ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                   ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q~feeder                                                            ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q~feeder                                                            ; 0                 ; 6       ;
; SEL15_12                                                                                                                                                                         ;                   ;         ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                    ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                    ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                    ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                    ; 0                 ; 6       ;
; INSTRUCTION_DATA_IN[2]                                                                                                                                                           ;                   ;         ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                    ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                   ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q~feeder                                                            ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q~feeder                                                            ; 0                 ; 6       ;
; INSTRUCTION_DATA_IN[1]                                                                                                                                                           ;                   ;         ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                    ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                   ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q~feeder                                                            ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q~feeder                                                            ; 0                 ; 6       ;
; INSTRUCTION_DATA_IN[0]                                                                                                                                                           ;                   ;         ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                   ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                   ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q~feeder                                                            ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q~feeder                                                             ; 0                 ; 6       ;
; SEL11_8                                                                                                                                                                          ;                   ;         ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                   ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                   ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                   ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                   ; 0                 ; 6       ;
; SEL7_4                                                                                                                                                                           ;                   ;         ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                   ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                   ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                   ; 0                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                   ; 0                 ; 6       ;
; SEL3_0                                                                                                                                                                           ;                   ;         ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
;      - DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                   ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_0to3|Q[3]~27                                                 ; LCCOMB_X47_Y38_N6  ; 10      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_12to15|Q[3]~19                                               ; LCCOMB_X46_Y38_N28 ; 15      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AB_Reg_16bit:inst34|Buffer_16bit_VHDL:inst|Buffer_4bit_VHDL:buff4_8to11|Q[3]~18                                                ; LCCOMB_X46_Y38_N22 ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Buffer_4bit_VHDL:buff4|Q[3]~2 ; LCCOMB_X46_Y35_N16 ; 41      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; CLK                                                                                                                            ; PIN_N15            ; 88      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; ControlUnit_16bit_VHDL:inst5|Selector0~1                                                                                       ; LCCOMB_X46_Y35_N22 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ControlUnit_16bit_VHDL:inst5|Selector1~2                                                                                       ; LCCOMB_X47_Y35_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ControlUnit_16bit_VHDL:inst5|Selector3~0                                                                                       ; LCCOMB_X47_Y35_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ControlUnit_16bit_VHDL:inst5|current_state.S_DECODE                                                                            ; FF_X47_Y39_N25     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PULLPIN_HIGH                                                                                                                   ; PIN_F5             ; 99      ; Output enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; RESET                                                                                                                          ; PIN_F15            ; 99      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SEL11_8                                                                                                                        ; PIN_A13            ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SEL15_12                                                                                                                       ; PIN_A14            ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SEL3_0                                                                                                                         ; PIN_A12            ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SEL7_4                                                                                                                         ; PIN_B12            ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst1                                                                                                                          ; LCCOMB_X47_Y39_N0  ; 9       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; inst4                                                                                                                          ; LCCOMB_X49_Y39_N4  ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; inst7                                                                                                                          ; LCCOMB_X46_Y38_N2  ; 64      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|mux_2to1_4bit:inst3|mux_2to1:inst|inst2~1                                                                     ; LCCOMB_X47_Y37_N0  ; 68      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst1|Decoder_4to16:inst|Decoder_2to4:inst1|inst                                            ; LCCOMB_X45_Y38_N24 ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst1|Decoder_4to16:inst|Decoder_2to4:inst1|inst3                                           ; LCCOMB_X47_Y36_N18 ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst1|Decoder_4to16:inst|Decoder_2to4:inst4|inst                                            ; LCCOMB_X44_Y39_N0  ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst1|Decoder_4to16:inst|Decoder_2to4:inst4|inst3                                           ; LCCOMB_X46_Y40_N2  ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst6|Decoder_4to16:inst|Decoder_2to4:inst1|inst                                            ; LCCOMB_X45_Y38_N18 ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst6|Decoder_4to16:inst|Decoder_2to4:inst1|inst3                                           ; LCCOMB_X46_Y38_N0  ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst6|Decoder_4to16:inst|Decoder_2to4:inst4|inst                                            ; LCCOMB_X46_Y36_N18 ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst6|Decoder_4to16:inst|Decoder_2to4:inst4|inst3                                           ; LCCOMB_X44_Y38_N4  ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst7|Decoder_4to16:inst|Decoder_2to4:inst1|inst                                            ; LCCOMB_X43_Y37_N18 ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst7|Decoder_4to16:inst|Decoder_2to4:inst1|inst3                                           ; LCCOMB_X44_Y37_N4  ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst7|Decoder_4to16:inst|Decoder_2to4:inst4|inst                                            ; LCCOMB_X43_Y38_N6  ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst7|Decoder_4to16:inst|Decoder_2to4:inst4|inst3                                           ; LCCOMB_X45_Y37_N18 ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst|Decoder_4to16:inst|Decoder_2to4:inst1|inst                                             ; LCCOMB_X46_Y39_N6  ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst|Decoder_4to16:inst|Decoder_2to4:inst1|inst3                                            ; LCCOMB_X50_Y38_N6  ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst|Decoder_4to16:inst|Decoder_2to4:inst4|inst                                             ; LCCOMB_X47_Y41_N26 ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_16bit:inst13|ram_module16_4bit:inst|Decoder_4to16:inst|Decoder_2to4:inst4|inst3                                            ; LCCOMB_X46_Y39_N20 ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK  ; PIN_N15  ; 88      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 836 / 148,641 ( < 1 % ) ;
; C16 interconnects     ; 131 / 5,382 ( 2 % )     ;
; C4 interconnects      ; 732 / 106,704 ( < 1 % ) ;
; Direct links          ; 106 / 148,641 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )          ;
; Local interconnects   ; 159 / 49,760 ( < 1 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 173 / 5,406 ( 3 % )     ;
; R4 interconnects      ; 834 / 147,764 ( < 1 % ) ;
+-----------------------+-------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.13) ; Number of LABs  (Total = 38) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 2                            ;
; 2                                          ; 5                            ;
; 3                                          ; 3                            ;
; 4                                          ; 1                            ;
; 5                                          ; 4                            ;
; 6                                          ; 2                            ;
; 7                                          ; 0                            ;
; 8                                          ; 4                            ;
; 9                                          ; 0                            ;
; 10                                         ; 0                            ;
; 11                                         ; 2                            ;
; 12                                         ; 0                            ;
; 13                                         ; 1                            ;
; 14                                         ; 0                            ;
; 15                                         ; 1                            ;
; 16                                         ; 13                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.47) ; Number of LABs  (Total = 38) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 36                           ;
; 1 Clock                            ; 23                           ;
; 1 Clock enable                     ; 25                           ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clock enables                    ; 8                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.18) ; Number of LABs  (Total = 38) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 4                            ;
; 10                                           ; 3                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 3                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.76) ; Number of LABs  (Total = 38) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 5                            ;
; 3                                               ; 3                            ;
; 4                                               ; 7                            ;
; 5                                               ; 1                            ;
; 6                                               ; 0                            ;
; 7                                               ; 1                            ;
; 8                                               ; 3                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 3                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 2                            ;
; 16                                              ; 1                            ;
; 17                                              ; 1                            ;
; 18                                              ; 1                            ;
; 19                                              ; 1                            ;
; 20                                              ; 0                            ;
; 21                                              ; 1                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 1                            ;
; 26                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.39) ; Number of LABs  (Total = 38) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 4                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 5                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
; 35                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules              ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass             ; 48           ; 0            ; 48           ; 0            ; 0            ; 104       ; 48           ; 0            ; 104       ; 104       ; 0            ; 90           ; 0            ; 0            ; 70           ; 0            ; 90           ; 70           ; 0            ; 0            ; 0            ; 90           ; 0            ; 0            ; 0            ; 0            ; 0            ; 104       ; 0            ; 0            ;
; Total Unchecked        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable     ; 56           ; 104          ; 56           ; 104          ; 104          ; 0         ; 56           ; 104          ; 0         ; 0         ; 104          ; 14           ; 104          ; 104          ; 34           ; 104          ; 14           ; 34           ; 104          ; 104          ; 104          ; 14           ; 104          ; 104          ; 104          ; 104          ; 104          ; 0         ; 104          ; 104          ;
; Total Fail             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CF                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STEP                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUS_DATA[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ZF                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A_DATA[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_DATA[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_0[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_0[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_0[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_0[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_0[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_0[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_0[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_1[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_1[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_1[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_1[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_1[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_1[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_1[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_2[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_2[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_2[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_2[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_2[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_2[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_2[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_3[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_3[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_3[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_3[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_3[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_3[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX_DIGIT_3[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IR[3]                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IR[2]                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IR[1]                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IR[0]                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[3]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[2]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[1]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[0]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[3]                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[2]                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[1]                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[0]                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PULLPIN_HIGH           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROG_RAM               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COMMIT                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INSTRUCTION_DATA_IN[3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL15_12               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INSTRUCTION_DATA_IN[2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INSTRUCTION_DATA_IN[1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INSTRUCTION_DATA_IN[0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL11_8                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL7_4                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL3_0                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary               ;
+------------------+----------------------+-------------------+
; Source Clock(s)  ; Destination Clock(s) ; Delay Added in ns ;
+------------------+----------------------+-------------------+
; I/O              ; CLK,PROG_RAM         ; 47.4              ;
; CLK,PROG_RAM,I/O ; CLK,PROG_RAM         ; 22.1              ;
; CLK,PROG_RAM,I/O ; PROG_RAM             ; 16.7              ;
; CLK,PROG_RAM,I/O ; CLK,PROG_RAM,I/O     ; 8.7               ;
; I/O              ; PROG_RAM             ; 4.5               ;
; CLK              ; CLK,PROG_RAM         ; 3.0               ;
+------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                           ; Destination Register                                                                                             ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------+
; PROG_RAM                                                                                                                                                                  ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 3.769             ;
; COMMIT                                                                                                                                                                    ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 2.985             ;
; InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 2.985             ;
; InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 2.985             ;
; InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 2.985             ;
; InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 2.985             ;
; CLK                                                                                                                                                                       ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 2.985             ;
; ControlUnit_16bit_VHDL:inst5|current_state.S_EXECUTE_2                                                                                                                    ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 2.985             ;
; PULLPIN_HIGH                                                                                                                                                              ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 2.985             ;
; RESET                                                                                                                                                                     ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q  ; 2.239             ;
; ControlUnit_16bit_VHDL:inst5|current_state.S_DECODE                                                                                                                       ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 2.208             ;
; ControlUnit_16bit_VHDL:inst5|current_state.S_EXECUTE_1                                                                                                                    ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1.700             ;
; ControlUnit_16bit_VHDL:inst5|current_state.S_EXECUTE_3                                                                                                                    ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1.700             ;
; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                            ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1.687             ;
; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1.687             ;
; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                            ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1.687             ;
; MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                             ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1.687             ;
; MemAddrReg_4bit:inst14|BufferedRegister_4bit_VHDL:inst4|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                             ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1.687             ;
; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1.687             ;
; InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q   ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1.505             ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1.505             ;
; AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1.505             ;
; ControlUnit_16bit_VHDL:inst5|current_state.S_FETCH                                                                                                                        ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1.505             ;
; PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst15|dff_q                                                                                                               ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1.505             ;
; DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                   ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 1.178             ;
; AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 0.931             ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 0.931             ;
; PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst12|dff_q                                                                                                               ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 0.931             ;
; DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                   ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q  ; 0.903             ;
; DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                                   ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 0.899             ;
; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q  ; 0.792             ;
; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                            ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q  ; 0.792             ;
; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                            ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q  ; 0.792             ;
; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q  ; 0.792             ;
; AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 0.779             ;
; InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q   ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 0.779             ;
; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 0.779             ;
; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 0.779             ;
; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                            ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 0.779             ;
; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                            ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 0.779             ;
; AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 0.779             ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 0.779             ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; 0.779             ;
; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.759             ;
; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                          ; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.759             ;
; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.759             ;
; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                          ; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.759             ;
; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                          ; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.750             ;
; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.750             ;
; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.750             ;
; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                          ; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.750             ;
; DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                   ; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q  ; 0.736             ;
; DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                                   ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q  ; 0.673             ;
; DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                   ; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.664             ;
; AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.647             ;
; InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q   ; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.647             ;
; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                          ; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.647             ;
; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.647             ;
; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                          ; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.647             ;
; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.647             ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.647             ;
; AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.647             ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.647             ;
; AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q     ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.623             ;
; InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.623             ;
; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                          ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.623             ;
; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                          ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.623             ;
; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.623             ;
; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.623             ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q     ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.623             ;
; AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.623             ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.623             ;
; AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.623             ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_4to7|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q      ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.623             ;
; DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                                    ; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.611             ;
; InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_0to3|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q   ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q  ; 0.594             ;
; PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst13|dff_q                                                                                                               ; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q  ; 0.594             ;
; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                          ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; 0.593             ;
; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; 0.593             ;
; InstrReg16_4bit:inst16|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q  ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; 0.573             ;
; AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q     ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; 0.573             ;
; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                          ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; 0.573             ;
; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; 0.573             ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q     ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; 0.573             ;
; AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q     ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; 0.573             ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q     ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; 0.573             ;
; AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q     ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; 0.573             ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_8to11|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q     ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; 0.573             ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q    ; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.538             ;
; AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q    ; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.538             ;
; AB_Reg_16bit:inst35|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q    ; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.538             ;
; AB_Reg_16bit:inst34|BufferedRegister_16bit_VHDL:inst2|BufferedRegister_4bit_VHDL:buffreg4_12to15|Register_4bit_VHDL:reg4|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q    ; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.538             ;
; DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst5|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                   ; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q  ; 0.531             ;
; DataInput_8switches16bits:inst32|Register_4bit_VHDL:inst|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q                                                                    ; ram_16bit:inst13|ram_module16_4bit:inst7|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_0|dff_VHDL:dff_0|dff_q ; 0.518             ;
; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                          ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.490             ;
; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst6|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_1|dff_VHDL:dff_0|dff_q ; 0.490             ;
; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                          ; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; 0.476             ;
; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst1|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q                                                           ; ram_16bit:inst13|ram_module16_4bit:inst1|Register_4bit_VHDL:inst16|Register_1bit_VHDL:reg_3|dff_VHDL:dff_0|dff_q ; 0.476             ;
; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst11|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                           ; PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst13|dff_q                                                      ; 0.474             ;
; ram_16bit:inst13|ram_module16_4bit:inst|Register_4bit_VHDL:inst6|Register_1bit_VHDL:reg_2|dff_VHDL:dff_0|dff_q                                                            ; PC_4bit:inst15|SynchUpCount_4bit:inst|dff_VHDL:inst13|dff_q                                                      ; 0.474             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "CPU_16bit"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 56 pins of 104 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (176352): Promoted node CLK~input (placed in PIN N15 (CLK2n, DIFFIO_RX_R38n, DIFFOUT_R38n, High_Speed))
    Info (176354): Promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (332104): Reading SDC File: 'CPU_16bit.sdc'
Warning (332174): Ignored filter at CPU_16bit.sdc(9): ADC_CLK_10 could not be matched with a port File: D:/QuartusII/IntelFPGA_lite/20.1/Projects/CPU_16bit/CPU_16bit.sdc Line: 9
Warning (332049): Ignored create_clock at CPU_16bit.sdc(9): Argument <targets> is an empty collection File: D:/QuartusII/IntelFPGA_lite/20.1/Projects/CPU_16bit/CPU_16bit.sdc Line: 9
    Info (332050): create_clock -period "10.0 MHz" [get_ports ADC_CLK_10] File: D:/QuartusII/IntelFPGA_lite/20.1/Projects/CPU_16bit/CPU_16bit.sdc Line: 9
Warning (332174): Ignored filter at CPU_16bit.sdc(10): MAX10_CLK1_50 could not be matched with a port File: D:/QuartusII/IntelFPGA_lite/20.1/Projects/CPU_16bit/CPU_16bit.sdc Line: 10
Warning (332049): Ignored create_clock at CPU_16bit.sdc(10): Argument <targets> is an empty collection File: D:/QuartusII/IntelFPGA_lite/20.1/Projects/CPU_16bit/CPU_16bit.sdc Line: 10
    Info (332050): create_clock -period "50.0 MHz" [get_ports MAX10_CLK1_50] File: D:/QuartusII/IntelFPGA_lite/20.1/Projects/CPU_16bit/CPU_16bit.sdc Line: 10
Warning (332174): Ignored filter at CPU_16bit.sdc(11): MAX10_CLK2_50 could not be matched with a port File: D:/QuartusII/IntelFPGA_lite/20.1/Projects/CPU_16bit/CPU_16bit.sdc Line: 11
Warning (332049): Ignored create_clock at CPU_16bit.sdc(11): Argument <targets> is an empty collection File: D:/QuartusII/IntelFPGA_lite/20.1/Projects/CPU_16bit/CPU_16bit.sdc Line: 11
    Info (332050): create_clock -period "50.0 MHz" [get_ports MAX10_CLK2_50] File: D:/QuartusII/IntelFPGA_lite/20.1/Projects/CPU_16bit/CPU_16bit.sdc Line: 11
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst13|inst3|inst|inst2~0  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 55 (unused VREF, 2.5V VCCIO, 1 input, 54 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 14 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 35 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X45_Y33 to location X55_Y43
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.94 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (144001): Generated suppressed messages file D:/QuartusII/IntelFPGA_lite/20.1/Projects/CPU_16bit/CPU_16bit.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 6239 megabytes
    Info: Processing ended: Mon Nov 14 10:53:49 2022
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/QuartusII/IntelFPGA_lite/20.1/Projects/CPU_16bit/CPU_16bit.fit.smsg.


