`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    19:19:22 09/05/2025 
// Design Name: 
// Module Name:    VCBDmSE 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
`define m 4
module VCBDmSE(input ce, output reg [`m-1:0] Q = (1<<`m)-1,
					input clk, output wire TC,
					input s, output wire CEO );

		assign TC = (Q==0) ; //Q0,Q1,...Q'm-1 ==0
		assign CEO = ce & TC ; //Сигнал переноса
		always @ (posedge clk) begin
				Q <= s? ((1<<`m)-1) : ce? Q-1 : Q ; /* Если s=1, то запись 2m-1, иначе если
				ce=1, то "вычитать", иначе "стоять"*/
		end
endmodule
