{
  "preguntes": [
    {
      "id": 10,
      "text": "Quina de les següents tècniques permet obtenir guanys d’ample de banda tant memòries DRAM com SRAM?",
      "respostes": {
        "a": "Accés en mode pàgina.",
        "b": "Accés en mode paral·lel",
        "c": "Entrellaçat de bancs de memòria.",
        "d": "Accés en mode sèrie."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 12,
      "text": "Si a un mòdul de memòria DDR3 veiem escrit DDR3-1300. Quina és la freqüència del bus de memòria?",
      "correcta": "650",
      "type": "text"
    },
    {
      "id": 13,
      "text": "Quin és l’avantatge de tenir varis nivells de caché?",
      "respostes": {
        "a": "Es poden tenir cachés de dades i d’instruccions per separat.",
        "b": "Es pot millorar el caché HIT.",
        "c": "Les mides de les cachés poden ser més grans.",
        "d": "El bus de connexió de les cachés poden ser més amples i treballar a freqüències més grans."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 14,
      "text": "Quin és el propòsit de realitzar una jerarquia amb tots els tipus de memòries als ordinadors?",
      "respostes": {
        "a": "Aconseguir un sistema de memòria gran com la memòria secundària a la velocitat de la memòria principal.",
        "b": "Es pot millorar el caché HIT.",
        "c": "Aconseguir un sistema de memòria gran com la memòria principal a la velocitat de la caché.",
        "d": "Aconseguir un sistema de memòria gran com la memòria secundària a la velocitat d’una caché.",
        "e": "Aconseguir un sistema de memòria gran com la memòria caché a la velocitat de la memòria principal."
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 15,
      "text": "Quins paràmetres proporciona un selector de Pàgina?",
      "respostes": {
        "a": "Mida de la pàgina",
        "b": "Adreça base de la pàgina",
        "c": "Adreça de la pàgina i Bits d'status (atributs de la pàgina)",
        "d": "Adreça de la pàgina, Bits d'status i Mida de la pàgina"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 16,
      "text": "Com gestiona l’arquitectura IA-32 la traducció d’adreces lògiques a físiques?",
      "respostes": {
        "a": "Paginació i, opcionalment, segmentació",
        "b": "Paginació",
        "c": "Segmentació",
        "d": "Segmentació i, opcionalment, paginació"
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 17,
      "text": "A un sistema on es fa servir el protocol MESI, si una dada està a una línia en estat “E” i es fa una lectura d’aquesta dada per part d’un altre processador. Quin serà el estat final d’aquesta línia a la caché?",
      "respostes": {
        "a": "I",
        "b": "M",
        "c": "S",
        "d": "E"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 18,
      "text": "Quin tipus de processadors fan servir una solució estàtica equivalent a la que fa la unitat de “Dispatch”?",
      "respostes": {
        "a": "Pipeline o Superpipeline",
        "b": "VLIW",
        "c": "Von Neumann",
        "d": "Escalar"
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 19,
      "text": "A quina instrucció representa els següents valors decimals? : '32 9 10 000 11 51'",
      "respostes": {
        "a": "sub x11, x9, x10",
        "b": "and x11, x9, x10",
        "c": "sub x11, x10, x9",
        "d": "sub x9, x10, x11",
        "e": "add x11, x9, x10"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 20,
      "text": "Quin és l'avantatge de tenir la caché de nivell 2 interna enlloc d’externa?",
      "respostes": {
        "a": "Disminueix el penalty a memoria principal",
        "b": "Es poden tenir cachés de dades i d’instruccions per separat.",
        "c": "Es pot millorar el caché HIT.",
        "d": "La mida de la caché serà més gran",
        "e": "Disminueix el penalty a L2"
      },
      "correcta": "e",
      "type": "multi"
    },
    {
      "id": 21,
      "text": "Si volem llegir una dada de memòria a una arquitectura IA-32 (on la seva entrada està a la TLB, que es fa servir paginació i que la dada NO està a caché) Quants accessos a memòria principal es necessiten per obtenir la dada?",
      "respostes": {
        "a": "Cap",
        "b": "2",
        "c": "1",
        "d": "3"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 22,
      "type": "text",
      "text": "Si a un mòdul de memòria DDR3 veiem escrit DDR3-2133. Quina és la freqüència del bus de memòria?",
      "correcta": "1066,5"
    },
    {
      "id": 23,
      "text": "Com gestiona l’arquitectura IA-32 la paginació per no tenir PDTs de més de 1kpagina?",
      "respostes": {
        "a": "Generant un directori de PDTs.",
        "b": "Indexant les PDT a la LDT.",
        "c": "No és cert, podem tenir PDTs de més de 1kpàgina.",
        "d": "Indexant les PDT a la GDT."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 24,
      "text": "Quin és el identificador de cada instrucció durant l’execució d’un programa?",
      "respostes": {
        "a": "La seva adreça a memòria principal.",
        "b": "El seu codi d’operació.",
        "c": "La seva posició al disc dur",
        "d": "El seu format"
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 25,
      "text": "Quin/es de les següents característiques és/són habitual/s als processadors tipus RISC?",
      "respostes": {
        "a": "Ampli conjunt d'instruccions",
        "b": "Molts modes d'adreçament",
        "c": "Mida d'instrucció fixa",
        "d": "Operacions aritmètiques que permeten accés a memòria simultàniament"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 26,
      "text": "Als pipeline, quina d'aquestes tècniques és més eficient per tractar salts condicionals?",
      "respostes": {
        "a": "Prediccions de salts de manera estàtica. (per exemple, no saltar mai i seguir executant codi fins que es resolgui el salt)",
        "b": "Prediccions de salts mitjançant taules històriques.",
        "c": "Resoldre dependències de dades de manera dinàmica.",
        "d": "Resoldre dependències de dades de manera estàtica."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 27,
      "text": "Quin tipus de memòria és una memòria DDR5?",
      "respostes": {
        "a": "Memòria RAM estàtica asíncrona.",
        "b": "Memòria RAM dinàmica asíncrona.",
        "c": "Memòria RAM dinàmica síncrona.",
        "d": "Memòria RAM estàtica síncrona."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 28,
      "text": "Si a un mòdul de memòria DRAM veiem escrit PC2-XXXX, sent XXXX un número. Què vol dir aquest número?",
      "respostes": {
        "a": "La freqüència real del bus",
        "b": "L'ample de banda del mòdul en una configuració dual channel",
        "c": "La freqüència efectiva de transferència",
        "d": "L'ample de banda del mòdul de memòria"
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 29,
      "text": "Quina és la funció de la unitat de Dispatch?",
      "respostes": {
        "a": "Distribuir les instruccions durant l’execució a les diferents unitats d’execució.",
        "b": "Predir els salts a les instruccions de control de fluxe.",
        "c": "Distribuir les instruccions durant la compilació.",
        "d": "Distribuir les instruccions durant l’execució a les diferents etapes del pipeline."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 30,
      "text": "Quants bits ha de tenir l’offset (desplaçament) d’un selector de pàgina a una PDT si la mida de les pàgines és de 4kposicions?",
      "correcta": "12",
      "type": "text"
    }
      ]
    }

