Fitter report for DE1_SOC
Wed Apr 30 00:47:55 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Wed Apr 30 00:47:55 2025           ;
; Quartus Prime Version           ; 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Revision Name                   ; DE1_SOC                                         ;
; Top-level Entity Name           ; DE1_SOC                                         ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 8,314 / 32,070 ( 26 % )                         ;
; Total registers                 ; 8126                                            ;
; Total pins                      ; 162 / 457 ( 35 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 3,157,760 / 4,065,280 ( 78 % )                  ;
; Total RAM Blocks                ; 394 / 397 ( 99 % )                              ;
; Total DSP Blocks                ; 10 / 87 ( 11 % )                                ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 3 / 6 ( 50 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Maximum processors allowed for parallel compilation                ; 13                                    ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 13          ;
;                            ;             ;
; Average used               ; 1.66        ;
; Maximum used               ; 13          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.7%      ;
;     Processor 3            ;   6.4%      ;
;     Processor 4            ;   6.2%      ;
;     Processor 5            ;   5.4%      ;
;     Processor 6            ;   5.3%      ;
;     Processor 7            ;   5.3%      ;
;     Processor 8            ;   5.3%      ;
;     Processor 9            ;   4.9%      ;
;     Processor 10           ;   4.9%      ;
;     Processor 11           ;   4.9%      ;
;     Processor 12           ;   4.9%      ;
;     Processor 13           ;   4.9%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; picosoc_min:soc|VGA:VGA_pll|VGA_video_pll_0:video_pll_0|VGA_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                               ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_pll_0:audio_pll_0|audio_system_audio_pll_0_audio_pll:audio_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll|memory_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll|memory_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; KEY[0]~inputCLKENA0                                                                                                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[0]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a0                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[1]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a1                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[2]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a2                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[3]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a3                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[4]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a4                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[5]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a5                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[6]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a6                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[7]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a7                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[8]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a8                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[9]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a9                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[10]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a10                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[11]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a11                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[12]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a12                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[13]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a13                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[14]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a14                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|out_payload[15]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a15                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[0]                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a0                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[1]                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a1                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[2]                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a2                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[3]                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a3                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[4]                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a4                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[5]                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a5                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[6]                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a6                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[7]                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a7                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[8]                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a8                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[9]                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a9                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[10]                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a10                                                                                                                    ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[11]                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a11                                                                                                                    ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[12]                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a12                                                                                                                    ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[13]                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a13                                                                                                                    ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[14]                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a14                                                                                                                    ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[15]                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a15                                                                                                                    ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_addr[4]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_addr[7]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_addr[10]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_addr[11]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_addr[12]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                       ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                       ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                       ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~SLOAD_MUX                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~SLOAD_MUX                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~SLOAD_MUX                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~SLOAD_MUX                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[4]~SLOAD_MUX                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[5]~SLOAD_MUX                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[6]~SLOAD_MUX                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~SLOAD_MUX                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[8]~SLOAD_MUX                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[9]~SLOAD_MUX                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[10]~SLOAD_MUX                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[11]~SLOAD_MUX                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[12]~SLOAD_MUX                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[13]~SLOAD_MUX                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[14]~SLOAD_MUX                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_data[15]~SLOAD_MUX                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                             ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                             ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                             ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                             ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                             ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                             ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                             ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                             ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                             ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                            ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                            ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                            ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                            ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                            ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                            ; Q                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[8]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[9]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[10]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[11]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[12]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[13]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[14]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[15]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|out_payload[0]                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a0                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|out_payload[1]                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a1                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|out_payload[2]                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a2                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|out_payload[3]                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a3                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|out_payload[4]                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a4                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|out_payload[5]                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a5                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|out_payload[6]                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a6                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|out_payload[7]                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a7                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; picosoc_min:soc|char_y_reg[5]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|char_y_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|char_y_reg[7]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|char_y_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|char_y_reg[9]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|char_y_reg[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|H_Cont[2]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|H_Cont[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[6]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[10]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[10]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; picosoc_min:soc|game_top:game|freeze_game                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|game_top:game|freeze_game~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|wr_ptr[0]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|wr_ptr[0]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|wr_ptr[1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|wr_ptr[1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[3]~DUPLICATE                                            ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[2]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[2]~DUPLICATE                                           ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[8]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[8]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[11]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[11]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[1]~DUPLICATE                                            ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[2]~DUPLICATE                                            ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[4]~DUPLICATE                                            ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_clock_edge:ADC_Left_Right_Clock_Edges|last_test_clk                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_clock_edge:ADC_Left_Right_Clock_Edges|last_test_clk~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_clock_edge:DAC_Left_Right_Clock_Edges|last_test_clk                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_clock_edge:DAC_Left_Right_Clock_Edges|last_test_clk~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|done_dac_channel_sync                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|done_dac_channel_sync~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[1]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[1]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[3]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[3]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[4]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[4]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[5]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[5]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[11]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[11]~DUPLICATE                                                                             ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|middle_of_high_level                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|middle_of_high_level~DUPLICATE                                                                        ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_0_IDLE                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_0_IDLE~DUPLICATE                                                                                                                           ;                  ;                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_4_TRANSFER                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_4_TRANSFER~DUPLICATE                                                                                                                       ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|internal_out_valid                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|internal_out_valid~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_valid                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_valid~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|wr_ptr[0]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem[1][69]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem[1][69]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem[4][69]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem[4][69]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[3]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[4]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[5]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[5]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[7]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[7]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sdram_wrapper_0_avalon_master_agent|hold_waitrequest                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sdram_wrapper_0_avalon_master_agent|hold_waitrequest~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|memory_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|memory_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|active_addr[15]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|active_addr[15]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|active_addr[18]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|active_addr[18]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|i_state.000~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|i_state.010                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|i_state.010~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_count[0]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_count[0]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_count[1]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_next.000010000                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_next.000010000~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_state.000000100                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_state.000000100~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_state.000001000                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_state.000001000~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|memory_new_sdram_controller_0_input_efifo_module:the_memory_new_sdram_controller_0_input_efifo_module|entries[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|memory_new_sdram_controller_0_input_efifo_module:the_memory_new_sdram_controller_0_input_efifo_module|entries[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|memory_new_sdram_controller_0_input_efifo_module:the_memory_new_sdram_controller_0_input_efifo_module|entries[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|memory_new_sdram_controller_0_input_efifo_module:the_memory_new_sdram_controller_0_input_efifo_module|entries[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|memory_new_sdram_controller_0_input_efifo_module:the_memory_new_sdram_controller_0_input_efifo_module|entry_0[29]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|memory_new_sdram_controller_0_input_efifo_module:the_memory_new_sdram_controller_0_input_efifo_module|entry_0[29]~DUPLICATE                                                                                                                 ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|memory_new_sdram_controller_0_input_efifo_module:the_memory_new_sdram_controller_0_input_efifo_module|rd_address                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|memory_new_sdram_controller_0_input_efifo_module:the_memory_new_sdram_controller_0_input_efifo_module|rd_address~DUPLICATE                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[8]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[8]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[9]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[9]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|refresh_request~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; picosoc_min:soc|obstacle_height_top_reg[6]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|obstacle_height_top_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|obstacle_height_top_reg[7]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|obstacle_height_top_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|obstacle_x_reg[9]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|obstacle_x_reg[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:output_fifo_out_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:output_fifo_out_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:output_fifo_out_csr_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:output_fifo_out_csr_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|a_graycounter_7cc:wrptr_g1p|counter7a2                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|a_graycounter_7cc:wrptr_g1p|counter7a2~DUPLICATE                                                                       ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|a_graycounter_7cc:wrptr_g1p|counter7a4                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|a_graycounter_7cc:wrptr_g1p|counter7a4~DUPLICATE                                                                       ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|a_graycounter_bu6:rdptr_g1p|counter5a0                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|a_graycounter_bu6:rdptr_g1p|counter5a0~DUPLICATE                                                                       ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|a_graycounter_bu6:rdptr_g1p|counter5a1                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|a_graycounter_bu6:rdptr_g1p|counter5a1~DUPLICATE                                                                       ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|rdptr_g[4]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|rdptr_g[4]~DUPLICATE                                                                                                   ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[3]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[3]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[7]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[7]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[8]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[8]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[9]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[9]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[10]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[10]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[14]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[14]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[26]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[26]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[28]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[28]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[31]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[31]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|command[4]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|command[4]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[0]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[0]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[1]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[1]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[6]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[6]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[8]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[8]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[9]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[9]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[10]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[10]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[12]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[12]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[13]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[13]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[14]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[14]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[1]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[1]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_startofpacket                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_startofpacket~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|read                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|read~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR4                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR4~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_SIZE1                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_SIZE1~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_CMD_WAIT                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_CMD_WAIT~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|write                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|write~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|wr_ptr[0]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|wr_ptr[0]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|wr_ptr[1]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|wr_ptr[1]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_bytes_to_packets:b2p|received_esc                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_bytes_to_packets:b2p|received_esc~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1~DUPLICATE                                                      ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter|received_esc                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter|received_esc~DUPLICATE                                                     ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[5]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[5]~DUPLICATE                                                                                         ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]~DUPLICATE                                                                                      ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[1]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[1]~DUPLICATE                                                                                      ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~DUPLICATE                                                                                     ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[1]~DUPLICATE                                                                                     ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[2]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[2]~DUPLICATE                                                                                     ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[4]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[4]~DUPLICATE                                                                                     ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[5]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[5]~DUPLICATE                                                                                     ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[6]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[6]~DUPLICATE                                                                                     ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[7]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[7]~DUPLICATE                                                                                                     ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[1]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[1]~DUPLICATE                                                                                         ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[2]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[2]~DUPLICATE                                                                                         ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[5]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[5]~DUPLICATE                                                                                         ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[8]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[8]~DUPLICATE                                                                                         ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[1]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[1]~DUPLICATE                                                                                           ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[13]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[13]~DUPLICATE                                                                      ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~DUPLICATE                                                                                          ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_packets_to_bytes:p2b|sent_channel_char                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_packets_to_bytes:p2b|sent_channel_char~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_packets_to_bytes:p2b|sent_sop                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_packets_to_bytes:p2b|sent_sop~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|instr_lb                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|instr_lb~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|instr_lw                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|instr_lw~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|instr_rdinstr                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|instr_rdinstr~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|instr_slli                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|instr_slli~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|instr_srai                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|instr_srai~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|mem_rdata_q[0]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|mem_rdata_q[0]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|mem_rdata_q[6]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|mem_rdata_q[6]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|mem_rdata_q[9]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|mem_rdata_q[9]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|mem_rdata_q[10]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|mem_rdata_q[10]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|mem_rdata_q[12]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|mem_rdata_q[12]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|mem_rdata_q[13]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|mem_rdata_q[13]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|mem_rdata_q[14]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|mem_rdata_q[14]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|mem_rdata_q[15]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|mem_rdata_q[15]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|mem_rdata_q[16]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|mem_rdata_q[16]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|mem_rdata_q[20]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|mem_rdata_q[20]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|mem_rdata_q[22]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|mem_rdata_q[22]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|mem_rdata_q[30]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|mem_rdata_q[30]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|mem_rdata_q[31]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|mem_rdata_q[31]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|pcpi_insn[10]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|pcpi_insn[10]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|pcpi_insn[28]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|pcpi_insn[28]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|picorv32:cpu|pcpi_insn[31]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|picorv32:cpu|pcpi_insn[31]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|score_reg[11]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|score_reg[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|is_vst                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|is_vst~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs1[0]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|rs1[0]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs1[1]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|rs1[1]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs1[2]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|rs1[2]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs1[3]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|rs1[3]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs1[4]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|rs1[4]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs2[0]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|rs2[0]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs2[4]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|rs2[4]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|state.EXECUTE                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|state.EXECUTE~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|state.MEMORY                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|state.MEMORY~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[0][6]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[0][6]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[0][40]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[0][40]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[0][90]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[0][90]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[0][92]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[0][92]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[0][96]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[0][96]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[1][18]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[1][18]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[1][40]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[1][40]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[1][52]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[1][52]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[1][95]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[1][95]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[1][96]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[1][96]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[1][118]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[1][118]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[2][76]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[2][76]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[2][96]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[2][96]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][0]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][0]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][1]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][1]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][15]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][15]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][36]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][36]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][37]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][37]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][57]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][57]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][82]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][82]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][90]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][90]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[5][42]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[5][42]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[5][90]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[5][90]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[5][94]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[5][94]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[6][42]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[6][42]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[8][71]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[8][71]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[8][82]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[8][82]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[8][89]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[8][89]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[9][36]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[9][36]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[9][70]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[9][70]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[9][81]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[9][81]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[9][112]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[9][112]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[10][37]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[10][37]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[10][64]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[10][64]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[10][73]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[10][73]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[10][112]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[10][112]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[11][87]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[11][87]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[11][107]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[11][107]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[11][112]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[11][112]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][10]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][10]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][73]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][73]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][74]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][74]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][78]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][78]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][93]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][93]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][95]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][95]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][103]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][103]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][108]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][108]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][115]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][115]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][1]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][10]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][10]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][35]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][35]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][49]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][49]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][64]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][64]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][74]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][74]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][77]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][77]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][78]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][78]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][92]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][92]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][98]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][98]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][103]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][103]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][108]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][108]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[14][64]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[14][64]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[14][74]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[14][74]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[15][49]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[15][49]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[15][77]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[15][77]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[16][5]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[16][5]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[16][67]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[16][67]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[16][69]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[16][69]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[17][64]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[17][64]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[17][96]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[17][96]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[18][102]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[18][102]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[18][107]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[18][107]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[18][113]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[18][113]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[18][116]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[18][116]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[18][118]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[18][118]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[21][96]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[21][96]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][20]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][20]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][30]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][30]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][62]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][62]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][65]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][65]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][96]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][96]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][107]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][107]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][108]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][108]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][110]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][110]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][113]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][113]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[23][29]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[23][29]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[23][112]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[23][112]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[24][41]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[24][41]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[24][72]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[24][72]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[24][77]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[24][77]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[24][99]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[24][99]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[24][100]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[24][100]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[25][32]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[25][32]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[25][64]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[25][64]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[25][69]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[25][69]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[25][84]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[25][84]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[25][90]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[25][90]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[28][23]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[28][23]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[28][26]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[28][26]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[28][69]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[28][69]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[28][89]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[28][89]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[28][95]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[28][95]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[29][11]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[29][11]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[29][62]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[29][62]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[29][116]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[29][116]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[30][6]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[30][6]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|wb_data[91]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; picosoc_min:soc|vpu_zve32x:pico_vpu|wb_data[91]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg~DUPLICATE                     ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                        ;
+-----------------------------+-------------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity                ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-------------------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; memory_new_sdram_controller_0 ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; memory_new_sdram_controller_0 ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-------------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 19729 ) ; 0.00 % ( 0 / 19729 )       ; 0.00 % ( 0 / 19729 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 19729 ) ; 0.00 % ( 0 / 19729 )       ; 0.00 % ( 0 / 19729 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 19522 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 169 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 38 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8,314 / 32,070        ; 26 %  ;
; ALMs needed [=A-B+C]                                        ; 8,314                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9,396 / 32,070        ; 29 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,898                 ;       ;
;         [b] ALMs used for LUT logic                         ; 5,625                 ;       ;
;         [c] ALMs used for registers                         ; 1,873                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,170 / 32,070        ; 4 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 88 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 6                     ;       ;
;         [c] Due to LAB input limits                         ; 82                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,370 / 3,207         ; 43 %  ;
;     -- Logic LABs                                           ; 1,370                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 10,695                ;       ;
;     -- 7 input functions                                    ; 363                   ;       ;
;     -- 6 input functions                                    ; 4,326                 ;       ;
;     -- 5 input functions                                    ; 1,179                 ;       ;
;     -- 4 input functions                                    ; 851                   ;       ;
;     -- <=3 input functions                                  ; 3,976                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 2,326                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 8,059                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 7,541 / 64,140        ; 12 %  ;
;         -- Secondary logic registers                        ; 518 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 7,792                 ;       ;
;         -- Routing optimization registers                   ; 267                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 162 / 457             ; 35 %  ;
;     -- Clock pins                                           ; 7 / 8                 ; 88 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
; I/O registers                                               ; 67                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 394 / 397             ; 99 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 3,157,760 / 4,065,280 ; 78 %  ;
; Total block memory implementation bits                      ; 4,034,560 / 4,065,280 ; 99 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 10 / 87               ; 11 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 3 / 6                 ; 50 %  ;
; Global signals                                              ; 6                     ;       ;
;     -- Global clocks                                        ; 6 / 16                ; 38 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 10.9% / 10.8% / 11.1% ;       ;
; Peak interconnect usage (total/H/V)                         ; 35.0% / 33.4% / 40.2% ;       ;
; Maximum fan-out                                             ; 7458                  ;       ;
; Highest non-global fan-out                                  ; 3980                  ;       ;
; Total fan-out                                               ; 91577                 ;       ;
; Average fan-out                                             ; 4.17                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8261 / 32070 ( 26 % ) ; 53 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 8261                  ; 53                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9333 / 32070 ( 29 % ) ; 64 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1874                  ; 24                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 5600                  ; 26                   ; 0                              ;
;         [c] ALMs used for registers                         ; 1859                  ; 14                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1160 / 32070 ( 4 % )  ; 11 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 88 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 6                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 82                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 1363 / 3207 ( 43 % )  ; 9 / 3207 ( < 1 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 1363                  ; 9                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 10603                 ; 92                   ; 0                              ;
;     -- 7 input functions                                    ; 363                   ; 0                    ; 0                              ;
;     -- 6 input functions                                    ; 4313                  ; 13                   ; 0                              ;
;     -- 5 input functions                                    ; 1156                  ; 23                   ; 0                              ;
;     -- 4 input functions                                    ; 837                   ; 14                   ; 0                              ;
;     -- <=3 input functions                                  ; 3934                  ; 42                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 2316                  ; 10                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 7465 / 64140 ( 12 % ) ; 76 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 510 / 64140 ( < 1 % ) ; 8 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 7715                  ; 77                   ; 0                              ;
;         -- Routing optimization registers                   ; 260                   ; 7                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 157                   ; 0                    ; 5                              ;
; I/O registers                                               ; 67                    ; 0                    ; 0                              ;
; Total block memory bits                                     ; 3157760               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 4034560               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 394 / 397 ( 99 % )    ; 0 / 397 ( 0 % )      ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 10 / 87 ( 11 % )      ; 0 / 87 ( 0 % )       ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 6 / 116 ( 5 % )                ;
; Double data rate I/O input circuitry                        ; 16 / 400 ( 4 % )      ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 35 / 400 ( 8 % )      ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 16 / 425 ( 3 % )      ; 0 / 425 ( 0 % )      ; 0 / 425 ( 0 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 3 / 6 ( 50 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 4 / 54 ( 7 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 3 / 6 ( 50 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 3 / 6 ( 50 % )                 ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 13963                 ; 121                  ; 1                              ;
;     -- Registered Input Connections                         ; 13254                 ; 93                   ; 0                              ;
;     -- Output Connections                                   ; 41                    ; 208                  ; 13836                          ;
;     -- Registered Output Connections                        ; 0                     ; 208                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 97100                 ; 821                  ; 13965                          ;
;     -- Registered Connections                               ; 47904                 ; 631                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 72                    ; 212                  ; 13720                          ;
;     -- sld_hub:auto_hub                                     ; 212                   ; 0                    ; 117                            ;
;     -- hard_block:auto_generated_inst                       ; 13720                 ; 117                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 47                    ; 38                   ; 6                              ;
;     -- Output Ports                                         ; 112                   ; 55                   ; 17                             ;
;     -- Bidir Ports                                          ; 36                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 22                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 4                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 25                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 30                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 44                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; AUD_ADCDAT ; K7    ; 8A       ; 8            ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK2_50  ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50  ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50  ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50   ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 7461                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]     ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 5270                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]     ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]     ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]     ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]      ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 40                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]      ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]      ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]      ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]      ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]      ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]      ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]      ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]      ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]      ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT    ; J7    ; 8A       ; 16           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK       ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_I2C_SCLK ; J12   ; 8A       ; 12           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                                      ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; AUD_ADCLRCK   ; K8    ; 8A       ; 8            ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; AUD_BCLK      ; H7    ; 8A       ; 16           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; AUD_DACLRCK   ; H8    ; 8A       ; 24           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[0]    ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                ;
; DRAM_DQ[10]   ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                  ;
; DRAM_DQ[11]   ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                  ;
; DRAM_DQ[12]   ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                  ;
; DRAM_DQ[13]   ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                  ;
; DRAM_DQ[14]   ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                  ;
; DRAM_DQ[15]   ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                  ;
; DRAM_DQ[16]   ; AF6   ; 3A       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[17]   ; AJ2   ; 3A       ; 14           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[18]   ; AG8   ; 3A       ; 8            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[19]   ; AG1   ; 3A       ; 10           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[1]    ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                   ;
; DRAM_DQ[20]   ; AG2   ; 3A       ; 16           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[21]   ; AJ1   ; 3A       ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[22]   ; AA12  ; 3A       ; 12           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[23]   ; AG6   ; 3A       ; 12           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[24]   ; AH5   ; 3A       ; 14           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[25]   ; AH3   ; 3A       ; 16           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[26]   ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[27]   ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[28]   ; AG3   ; 3A       ; 6            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[29]   ; AD9   ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[2]    ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                   ;
; DRAM_DQ[30]   ; AE9   ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[31]   ; AF8   ; 3A       ; 10           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                        ;
; DRAM_DQ[3]    ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                   ;
; DRAM_DQ[4]    ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                   ;
; DRAM_DQ[5]    ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                   ;
; DRAM_DQ[6]    ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                   ;
; DRAM_DQ[7]    ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                   ;
; DRAM_DQ[8]    ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                   ;
; DRAM_DQ[9]    ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                   ;
; FPGA_I2C_SDAT ; K12   ; 8A       ; 12           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|serial_data~2 (inverted) ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 26 / 32 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 44 / 48 ( 92 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 8 / 80 ( 10 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 14 / 16 ( 88 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 38 / 80 ( 48 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; DRAM_DQ[22]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; DRAM_DQ[27]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; DRAM_DQ[29]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; DRAM_DQ[26]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; DRAM_DQ[30]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; DRAM_DQ[16]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; DRAM_DQ[31]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; DRAM_DQ[19]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG2      ; 83         ; 3A             ; DRAM_DQ[20]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; DRAM_DQ[28]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; DRAM_DQ[23]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; DRAM_DQ[18]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; DRAM_DQ[25]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; DRAM_DQ[24]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; DRAM_DQ[21]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; DRAM_DQ[17]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; AUD_XCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A             ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; AUD_DACDAT                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A             ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; VGA_BLANK_N   ; Missing drive strength and slew rate ;
; VGA_B[0]      ; Missing drive strength and slew rate ;
; VGA_B[1]      ; Missing drive strength and slew rate ;
; VGA_B[2]      ; Missing drive strength and slew rate ;
; VGA_B[3]      ; Missing drive strength and slew rate ;
; VGA_B[4]      ; Missing drive strength and slew rate ;
; VGA_B[5]      ; Missing drive strength and slew rate ;
; VGA_B[6]      ; Missing drive strength and slew rate ;
; VGA_B[7]      ; Missing drive strength and slew rate ;
; VGA_CLK       ; Missing drive strength and slew rate ;
; VGA_G[0]      ; Missing drive strength and slew rate ;
; VGA_G[1]      ; Missing drive strength and slew rate ;
; VGA_G[2]      ; Missing drive strength and slew rate ;
; VGA_G[3]      ; Missing drive strength and slew rate ;
; VGA_G[4]      ; Missing drive strength and slew rate ;
; VGA_G[5]      ; Missing drive strength and slew rate ;
; VGA_G[6]      ; Missing drive strength and slew rate ;
; VGA_G[7]      ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing drive strength and slew rate ;
; VGA_R[1]      ; Missing drive strength and slew rate ;
; VGA_R[2]      ; Missing drive strength and slew rate ;
; VGA_R[3]      ; Missing drive strength and slew rate ;
; VGA_R[4]      ; Missing drive strength and slew rate ;
; VGA_R[5]      ; Missing drive strength and slew rate ;
; VGA_R[6]      ; Missing drive strength and slew rate ;
; VGA_R[7]      ; Missing drive strength and slew rate ;
; VGA_VS        ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; AUD_DACDAT    ; Missing drive strength and slew rate ;
; AUD_XCK       ; Missing drive strength and slew rate ;
; FPGA_I2C_SCLK ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_CLK      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_LDQM     ; Missing drive strength and slew rate ;
; DRAM_UDQM     ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; VGA_SYNC_N    ; Missing drive strength and slew rate ;
; AUD_ADCLRCK   ; Missing drive strength and slew rate ;
; AUD_BCLK      ; Missing drive strength and slew rate ;
; AUD_DACLRCK   ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; FPGA_I2C_SDAT ; Missing drive strength and slew rate ;
; DRAM_DQ[16]   ; Incomplete set of assignments        ;
; DRAM_DQ[17]   ; Incomplete set of assignments        ;
; DRAM_DQ[18]   ; Incomplete set of assignments        ;
; DRAM_DQ[19]   ; Incomplete set of assignments        ;
; DRAM_DQ[20]   ; Incomplete set of assignments        ;
; DRAM_DQ[21]   ; Incomplete set of assignments        ;
; DRAM_DQ[22]   ; Incomplete set of assignments        ;
; DRAM_DQ[23]   ; Incomplete set of assignments        ;
; DRAM_DQ[24]   ; Incomplete set of assignments        ;
; DRAM_DQ[25]   ; Incomplete set of assignments        ;
; DRAM_DQ[26]   ; Incomplete set of assignments        ;
; DRAM_DQ[27]   ; Incomplete set of assignments        ;
; DRAM_DQ[28]   ; Incomplete set of assignments        ;
; DRAM_DQ[29]   ; Incomplete set of assignments        ;
; DRAM_DQ[30]   ; Incomplete set of assignments        ;
; DRAM_DQ[31]   ; Incomplete set of assignments        ;
; DRAM_DQ[16]   ; Missing location assignment          ;
; DRAM_DQ[17]   ; Missing location assignment          ;
; DRAM_DQ[18]   ; Missing location assignment          ;
; DRAM_DQ[19]   ; Missing location assignment          ;
; DRAM_DQ[20]   ; Missing location assignment          ;
; DRAM_DQ[21]   ; Missing location assignment          ;
; DRAM_DQ[22]   ; Missing location assignment          ;
; DRAM_DQ[23]   ; Missing location assignment          ;
; DRAM_DQ[24]   ; Missing location assignment          ;
; DRAM_DQ[25]   ; Missing location assignment          ;
; DRAM_DQ[26]   ; Missing location assignment          ;
; DRAM_DQ[27]   ; Missing location assignment          ;
; DRAM_DQ[28]   ; Missing location assignment          ;
; DRAM_DQ[29]   ; Missing location assignment          ;
; DRAM_DQ[30]   ; Missing location assignment          ;
; DRAM_DQ[31]   ; Missing location assignment          ;
+---------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                                                                                          ;                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; picosoc_min:soc|VGA:VGA_pll|VGA_video_pll_0:video_pll_0|VGA_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                       ;                            ;
;     -- PLL Type                                                                                                                                                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                                                                                                                                                      ; FRACTIONALPLL_X0_Y1_N0     ;
;     -- PLL Feedback clock type                                                                                                                                                                                           ; none                       ;
;     -- PLL Bandwidth                                                                                                                                                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                                                                                           ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                                                                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                                                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                                                                                 ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                                                                                ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                                                                                                 ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                                                                                 ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                                                                                                                        ; On                         ;
;     -- PLL Fractional Division                                                                                                                                                                                           ; N/A                        ;
;     -- M Counter                                                                                                                                                                                                         ; 12                         ;
;     -- N Counter                                                                                                                                                                                                         ; 2                          ;
;     -- IOPLL Self RST                                                                                                                                                                                                    ; Off                        ;
;     -- PLL Refclk Select                                                                                                                                                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                                                                                                                                                ; PLLREFCLKSELECT_X0_Y7_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                                                                                                                        ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                                                                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                                                                                           ; N/A                        ;
;             -- CORECLKIN source                                                                                                                                                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                                                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                                                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                                                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                                                                                           ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                                                                                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                                                                                           ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                                                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                                                                                ;                            ;
;         -- picosoc_min:soc|VGA:VGA_pll|VGA_video_pll_0:video_pll_0|VGA_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER                                                        ;                            ;
;             -- Output Clock Frequency                                                                                                                                                                                    ; 25.0 MHz                   ;
;             -- Output Clock Location                                                                                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y5_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                                                                    ; Off                        ;
;             -- Duty Cycle                                                                                                                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                                                                                 ; 12                         ;
;             -- C Counter PH Mux PRST                                                                                                                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                                                                                                                            ; 1                          ;
;                                                                                                                                                                                                                          ;                            ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_pll_0:audio_pll_0|audio_system_audio_pll_0_audio_pll:audio_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                                                                                                                                                      ; FRACTIONALPLL_X0_Y32_N0    ;
;     -- PLL Feedback clock type                                                                                                                                                                                           ; none                       ;
;     -- PLL Bandwidth                                                                                                                                                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                                                                                           ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                                                                                                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                                                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                                                                                 ; 725.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                                                                                ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                                                                                                 ; 41.379311 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                                                                                 ; 110.344827 MHz             ;
;     -- PLL Enable                                                                                                                                                                                                        ; On                         ;
;     -- PLL Fractional Division                                                                                                                                                                                           ; N/A                        ;
;     -- M Counter                                                                                                                                                                                                         ; 29                         ;
;     -- N Counter                                                                                                                                                                                                         ; 2                          ;
;     -- IOPLL Self RST                                                                                                                                                                                                    ; Off                        ;
;     -- PLL Refclk Select                                                                                                                                                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                                                                                                                                                ; PLLREFCLKSELECT_X0_Y38_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                                                                                        ; clk_2                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                                                                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                                                                                           ; N/A                        ;
;             -- CORECLKIN source                                                                                                                                                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                                                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                                                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                                                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                                                                                           ; N/A                        ;
;             -- CLKIN(1) source                                                                                                                                                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                                                                                           ; CLOCK_50~input             ;
;             -- CLKIN(3) source                                                                                                                                                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                                                                                ;                            ;
;         -- picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_pll_0:audio_pll_0|audio_system_audio_pll_0_audio_pll:audio_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                                                                                    ; 12.288135 MHz              ;
;             -- Output Clock Location                                                                                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y33_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                                                                    ; On                         ;
;             -- Duty Cycle                                                                                                                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                                                                                 ; 59                         ;
;             -- C Counter PH Mux PRST                                                                                                                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                                                                                                                            ; 1                          ;
;                                                                                                                                                                                                                          ;                            ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll|memory_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                         ;                            ;
;     -- PLL Type                                                                                                                                                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                                                                                                                                                      ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                                                                                                           ; none                       ;
;     -- PLL Bandwidth                                                                                                                                                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                                                                                           ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                                                                                                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                                                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                                                                                 ; 500.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                                                                                ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                                                                                                 ; 30.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                                                                                 ; 80.000000 MHz              ;
;     -- PLL Enable                                                                                                                                                                                                        ; On                         ;
;     -- PLL Fractional Division                                                                                                                                                                                           ; N/A                        ;
;     -- M Counter                                                                                                                                                                                                         ; 20                         ;
;     -- N Counter                                                                                                                                                                                                         ; 2                          ;
;     -- IOPLL Self RST                                                                                                                                                                                                    ; Off                        ;
;     -- PLL Refclk Select                                                                                                                                                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                                                                                                                                                ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                                                                                        ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                                                                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                                                                                           ; N/A                        ;
;             -- CORECLKIN source                                                                                                                                                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                                                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                                                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                                                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                                                                                           ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                                                                                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                                                                                           ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                                                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                                                                                ;                            ;
;         -- picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll|memory_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER          ;                            ;
;             -- Output Clock Frequency                                                                                                                                                                                    ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                                                                    ; On                         ;
;             -- Duty Cycle                                                                                                                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                                                                                 ; 5                          ;
;             -- C Counter PH Mux PRST                                                                                                                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                                                                                                                            ; 1                          ;
;         -- picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll|memory_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER          ;                            ;
;             -- Output Clock Frequency                                                                                                                                                                                    ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                                                                    ; On                         ;
;             -- Duty Cycle                                                                                                                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                                                                               ; 252.000000 degrees         ;
;             -- C Counter                                                                                                                                                                                                 ; 5                          ;
;             -- C Counter PH Mux PRST                                                                                                                                                                                     ; 4                          ;
;             -- C Counter PRST                                                                                                                                                                                            ; 4                          ;
;                                                                                                                                                                                                                          ;                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+------------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                 ; Entity Name                                      ; Library Name     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+------------------+
; |DE1_SOC                                                                                                                                ; 8313.4 (12.2)        ; 9395.3 (20.5)                    ; 1169.0 (8.3)                                      ; 87.0 (0.0)                       ; 0.0 (0.0)            ; 10695 (30)          ; 8059 (0)                  ; 67 (67)       ; 3157760           ; 394   ; 10         ; 162  ; 0            ; |DE1_SOC                                                                                                                                                                                                                                                                                                                                            ; DE1_SOC                                          ; work             ;
;    |picosoc_min:soc|                                                                                                                    ; 8248.2 (99.4)        ; 9311.3 (112.2)                   ; 1150.1 (13.6)                                     ; 87.0 (0.8)                       ; 0.0 (0.0)            ; 10573 (135)         ; 7975 (84)                 ; 0 (0)         ; 3157760           ; 394   ; 10         ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc                                                                                                                                                                                                                                                                                                                            ; picosoc_min                                      ; work             ;
;       |ROM:rom_inst|                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|ROM:rom_inst                                                                                                                                                                                                                                                                                                               ; ROM                                              ; ROM              ;
;          |ROM_onchip_memory2_0:onchip_memory2_0|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|ROM:rom_inst|ROM_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                         ; ROM_onchip_memory2_0                             ; ROM              ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|ROM:rom_inst|ROM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                               ; altsyncram                                       ; work             ;
;                |altsyncram_3ar1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|ROM:rom_inst|ROM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_3ar1:auto_generated                                                                                                                                                                                                                ; altsyncram_3ar1                                  ; work             ;
;       |VGA:VGA_pll|                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|VGA:VGA_pll                                                                                                                                                                                                                                                                                                                ; VGA                                              ; VGA              ;
;          |VGA_video_pll_0:video_pll_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|VGA:VGA_pll|VGA_video_pll_0:video_pll_0                                                                                                                                                                                                                                                                                    ; VGA_video_pll_0                                  ; VGA              ;
;             |VGA_video_pll_0_video_pll:video_pll|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|VGA:VGA_pll|VGA_video_pll_0:video_pll_0|VGA_video_pll_0_video_pll:video_pll                                                                                                                                                                                                                                                ; VGA_video_pll_0_video_pll                        ; VGA              ;
;                |altera_pll:altera_pll_i|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|VGA:VGA_pll|VGA_video_pll_0:video_pll_0|VGA_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i                                                                                                                                                                                                                        ; altera_pll                                       ; work             ;
;       |game_top:game|                                                                                                                   ; 1440.1 (583.6)       ; 1459.4 (589.1)                   ; 28.7 (8.6)                                        ; 9.4 (3.1)                        ; 0.0 (0.0)            ; 2534 (943)          ; 123 (44)                  ; 0 (0)         ; 1935872           ; 238   ; 2          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game                                                                                                                                                                                                                                                                                                              ; game_top                                         ; work             ;
;          |VGA_Controller:vga_inst|                                                                                                      ; 53.2 (53.2)          ; 56.6 (56.6)                      ; 4.6 (4.6)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 90 (90)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|VGA_Controller:vga_inst                                                                                                                                                                                                                                                                                      ; VGA_Controller                                   ; work             ;
;          |background_data:u_image_data2|                                                                                                ; 82.1 (0.0)           ; 78.5 (0.0)                       ; 1.5 (0.0)                                         ; 5.1 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 6 (0)                     ; 0 (0)         ; 1843200           ; 225   ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|background_data:u_image_data2                                                                                                                                                                                                                                                                                ; background_data                                  ; background_data  ;
;             |background_data_onchip_memory2_0:onchip_memory2_0|                                                                         ; 82.1 (0.0)           ; 78.5 (0.0)                       ; 1.5 (0.0)                                         ; 5.1 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 6 (0)                     ; 0 (0)         ; 1843200           ; 225   ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|background_data:u_image_data2|background_data_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                              ; background_data_onchip_memory2_0                 ; background_data  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 82.1 (0.0)           ; 78.5 (0.0)                       ; 1.5 (0.0)                                         ; 5.1 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 6 (0)                     ; 0 (0)         ; 1843200           ; 225   ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|background_data:u_image_data2|background_data_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                    ; altsyncram                                       ; work             ;
;                   |altsyncram_74p1:auto_generated|                                                                                      ; 82.1 (1.5)           ; 78.5 (1.5)                       ; 1.5 (0.0)                                         ; 5.1 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 6 (6)                     ; 0 (0)         ; 1843200           ; 225   ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|background_data:u_image_data2|background_data_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_74p1:auto_generated                                                                                                                                                                     ; altsyncram_74p1                                  ; work             ;
;                      |mux_jhb:mux2|                                                                                                     ; 80.6 (80.6)          ; 77.0 (77.0)                      ; 1.5 (1.5)                                         ; 5.1 (5.1)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|background_data:u_image_data2|background_data_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_74p1:auto_generated|mux_jhb:mux2                                                                                                                                                        ; mux_jhb                                          ; work             ;
;          |background_index:u_palette_data2|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1536              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|background_index:u_palette_data2                                                                                                                                                                                                                                                                             ; background_index                                 ; background_index ;
;             |background_index_onchip_memory2_0:onchip_memory2_0|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1536              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|background_index:u_palette_data2|background_index_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                          ; background_index_onchip_memory2_0                ; background_index ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1536              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|background_index:u_palette_data2|background_index_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                ; altsyncram                                       ; work             ;
;                   |altsyncram_qfr1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1536              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|background_index:u_palette_data2|background_index_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_qfr1:auto_generated                                                                                                                                                                 ; altsyncram_qfr1                                  ; work             ;
;          |cheesehat_sprite:cheese_hat|                                                                                                  ; 1.5 (0.0)            ; 6.0 (0.0)                        ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 12 (0)                    ; 0 (0)         ; 8704              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat                                                                                                                                                                                                                                                                                  ; cheesehat_sprite                                 ; cheesehat_sprite ;
;             |altera_reset_controller:rst_controller|                                                                                    ; 1.5 (1.0)            ; 6.0 (3.0)                        ; 4.5 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (2)               ; 12 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|altera_reset_controller:rst_controller                                                                                                                                                                                                                                           ; altera_reset_controller                          ; cheesehat_sprite ;
;                |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                         ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                            ; altera_reset_synchronizer                        ; cheesehat_sprite ;
;                |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                ; altera_reset_synchronizer                        ; cheesehat_sprite ;
;             |cheesehat_sprite_onchip_memory2_0:onchip_memory2_0|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                               ; cheesehat_sprite_onchip_memory2_0                ; cheesehat_sprite ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                     ; altsyncram                                       ; work             ;
;                   |altsyncram_mbq1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mbq1:auto_generated                                                                                                                                                                      ; altsyncram_mbq1                                  ; work             ;
;             |cheesehat_sprite_onchip_memory2_1:onchip_memory2_1|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1536              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_1:onchip_memory2_1                                                                                                                                                                                                                               ; cheesehat_sprite_onchip_memory2_1                ; cheesehat_sprite ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1536              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_1:onchip_memory2_1|altsyncram:the_altsyncram                                                                                                                                                                                                     ; altsyncram                                       ; work             ;
;                   |altsyncram_1ns1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1536              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_1:onchip_memory2_1|altsyncram:the_altsyncram|altsyncram_1ns1:auto_generated                                                                                                                                                                      ; altsyncram_1ns1                                  ; work             ;
;             |cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2                                                                                                                                                                                                                               ; cheesehat_sprite_onchip_memory2_2                ; cheesehat_sprite ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram                                                                                                                                                                                                     ; altsyncram                                       ; work             ;
;                   |altsyncram_8cq1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated                                                                                                                                                                      ; altsyncram_8cq1                                  ; work             ;
;          |data_mem_1:u_image_data|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|data_mem_1:u_image_data                                                                                                                                                                                                                                                                                      ; data_mem_1                                       ; data_mem_1       ;
;             |data_mem_1_image:image|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|data_mem_1:u_image_data|data_mem_1_image:image                                                                                                                                                                                                                                                               ; data_mem_1_image                                 ; data_mem_1       ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|data_mem_1:u_image_data|data_mem_1_image:image|altsyncram:the_altsyncram                                                                                                                                                                                                                                     ; altsyncram                                       ; work             ;
;                   |altsyncram_3jq1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|data_mem_1:u_image_data|data_mem_1_image:image|altsyncram:the_altsyncram|altsyncram_3jq1:auto_generated                                                                                                                                                                                                      ; altsyncram_3jq1                                  ; work             ;
;          |data_mem_2:u_palette_data|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1536              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|data_mem_2:u_palette_data                                                                                                                                                                                                                                                                                    ; data_mem_2                                       ; data_mem_2       ;
;             |data_mem_2_palette:palette|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1536              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|data_mem_2:u_palette_data|data_mem_2_palette:palette                                                                                                                                                                                                                                                         ; data_mem_2_palette                               ; data_mem_2       ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1536              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|data_mem_2:u_palette_data|data_mem_2_palette:palette|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; altsyncram                                       ; work             ;
;                   |altsyncram_eus1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1536              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|data_mem_2:u_palette_data|data_mem_2_palette:palette|altsyncram:the_altsyncram|altsyncram_eus1:auto_generated                                                                                                                                                                                                ; altsyncram_eus1                                  ; work             ;
;          |data_mem_3:u_mask|                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|data_mem_3:u_mask                                                                                                                                                                                                                                                                                            ; data_mem_3                                       ; data_mem_3       ;
;             |data_mem_3_onchip_memory2_0:onchip_memory2_0|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|data_mem_3:u_mask|data_mem_3_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                               ; data_mem_3_onchip_memory2_0                      ; data_mem_3       ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|data_mem_3:u_mask|data_mem_3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                     ; altsyncram                                       ; work             ;
;                   |altsyncram_ljq1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|data_mem_3:u_mask|data_mem_3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ljq1:auto_generated                                                                                                                                                                                      ; altsyncram_ljq1                                  ; work             ;
;          |lpm_divide:Div0|                                                                                                              ; 83.3 (0.0)           ; 83.8 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div0                                                                                                                                                                                                                                                                                              ; lpm_divide                                       ; work             ;
;             |lpm_divide_nbm:auto_generated|                                                                                             ; 83.3 (0.0)           ; 83.8 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div0|lpm_divide_nbm:auto_generated                                                                                                                                                                                                                                                                ; lpm_divide_nbm                                   ; work             ;
;                |sign_div_unsign_tlh:divider|                                                                                            ; 83.3 (0.0)           ; 83.8 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div0|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider                                                                                                                                                                                                                                    ; sign_div_unsign_tlh                              ; work             ;
;                   |alt_u_div_00f:divider|                                                                                               ; 83.3 (83.3)          ; 83.8 (83.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (174)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div0|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider                                                                                                                                                                                                              ; alt_u_div_00f                                    ; work             ;
;          |lpm_divide:Div1|                                                                                                              ; 71.2 (0.0)           ; 72.2 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div1                                                                                                                                                                                                                                                                                              ; lpm_divide                                       ; work             ;
;             |lpm_divide_kbm:auto_generated|                                                                                             ; 71.2 (0.0)           ; 72.2 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div1|lpm_divide_kbm:auto_generated                                                                                                                                                                                                                                                                ; lpm_divide_kbm                                   ; work             ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 71.2 (0.0)           ; 72.2 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div1|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                    ; sign_div_unsign_qlh                              ; work             ;
;                   |alt_u_div_qve:divider|                                                                                               ; 71.2 (71.2)          ; 72.2 (72.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (137)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div1|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                              ; alt_u_div_qve                                    ; work             ;
;          |lpm_divide:Div2|                                                                                                              ; 82.0 (0.0)           ; 83.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div2                                                                                                                                                                                                                                                                                              ; lpm_divide                                       ; work             ;
;             |lpm_divide_nbm:auto_generated|                                                                                             ; 82.0 (0.0)           ; 83.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div2|lpm_divide_nbm:auto_generated                                                                                                                                                                                                                                                                ; lpm_divide_nbm                                   ; work             ;
;                |sign_div_unsign_tlh:divider|                                                                                            ; 82.0 (0.0)           ; 83.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div2|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider                                                                                                                                                                                                                                    ; sign_div_unsign_tlh                              ; work             ;
;                   |alt_u_div_00f:divider|                                                                                               ; 82.0 (82.0)          ; 83.5 (83.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (174)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div2|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider                                                                                                                                                                                                              ; alt_u_div_00f                                    ; work             ;
;          |lpm_divide:Div3|                                                                                                              ; 71.2 (0.0)           ; 71.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div3                                                                                                                                                                                                                                                                                              ; lpm_divide                                       ; work             ;
;             |lpm_divide_kbm:auto_generated|                                                                                             ; 71.2 (0.0)           ; 71.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div3|lpm_divide_kbm:auto_generated                                                                                                                                                                                                                                                                ; lpm_divide_kbm                                   ; work             ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 71.2 (0.0)           ; 71.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div3|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                    ; sign_div_unsign_qlh                              ; work             ;
;                   |alt_u_div_qve:divider|                                                                                               ; 71.2 (71.2)          ; 71.7 (71.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (137)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Div3|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                              ; alt_u_div_qve                                    ; work             ;
;          |lpm_divide:Mod0|                                                                                                              ; 36.0 (0.0)           ; 37.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod0                                                                                                                                                                                                                                                                                              ; lpm_divide                                       ; work             ;
;             |lpm_divide_h3m:auto_generated|                                                                                             ; 36.0 (0.0)           ; 37.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod0|lpm_divide_h3m:auto_generated                                                                                                                                                                                                                                                                ; lpm_divide_h3m                                   ; work             ;
;                |sign_div_unsign_klh:divider|                                                                                            ; 36.0 (0.0)           ; 37.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod0|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                                                                                                                                                                                                                                    ; sign_div_unsign_klh                              ; work             ;
;                   |alt_u_div_eve:divider|                                                                                               ; 36.0 (36.0)          ; 37.5 (37.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod0|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                                                                                                                                                              ; alt_u_div_eve                                    ; work             ;
;          |lpm_divide:Mod1|                                                                                                              ; 47.0 (0.0)           ; 48.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod1                                                                                                                                                                                                                                                                                              ; lpm_divide                                       ; work             ;
;             |lpm_divide_n3m:auto_generated|                                                                                             ; 47.0 (0.0)           ; 48.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod1|lpm_divide_n3m:auto_generated                                                                                                                                                                                                                                                                ; lpm_divide_n3m                                   ; work             ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 47.0 (0.0)           ; 48.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                    ; sign_div_unsign_qlh                              ; work             ;
;                   |alt_u_div_qve:divider|                                                                                               ; 47.0 (47.0)          ; 48.5 (48.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (93)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                              ; alt_u_div_qve                                    ; work             ;
;          |lpm_divide:Mod2|                                                                                                              ; 66.5 (0.0)           ; 67.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod2                                                                                                                                                                                                                                                                                              ; lpm_divide                                       ; work             ;
;             |lpm_divide_n3m:auto_generated|                                                                                             ; 66.5 (0.0)           ; 67.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod2|lpm_divide_n3m:auto_generated                                                                                                                                                                                                                                                                ; lpm_divide_n3m                                   ; work             ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 66.5 (0.0)           ; 67.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod2|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                    ; sign_div_unsign_qlh                              ; work             ;
;                   |alt_u_div_qve:divider|                                                                                               ; 66.5 (66.5)          ; 67.0 (67.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (126)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod2|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                              ; alt_u_div_qve                                    ; work             ;
;          |lpm_divide:Mod3|                                                                                                              ; 74.5 (0.0)           ; 75.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 141 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod3                                                                                                                                                                                                                                                                                              ; lpm_divide                                       ; work             ;
;             |lpm_divide_n3m:auto_generated|                                                                                             ; 74.5 (0.0)           ; 75.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 141 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod3|lpm_divide_n3m:auto_generated                                                                                                                                                                                                                                                                ; lpm_divide_n3m                                   ; work             ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 74.5 (0.0)           ; 75.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 141 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod3|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                    ; sign_div_unsign_qlh                              ; work             ;
;                   |alt_u_div_qve:divider|                                                                                               ; 74.5 (74.5)          ; 75.5 (75.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 141 (141)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod3|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                              ; alt_u_div_qve                                    ; work             ;
;          |lpm_divide:Mod4|                                                                                                              ; 47.0 (0.0)           ; 47.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod4                                                                                                                                                                                                                                                                                              ; lpm_divide                                       ; work             ;
;             |lpm_divide_n3m:auto_generated|                                                                                             ; 47.0 (0.0)           ; 47.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod4|lpm_divide_n3m:auto_generated                                                                                                                                                                                                                                                                ; lpm_divide_n3m                                   ; work             ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 47.0 (0.0)           ; 47.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod4|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                    ; sign_div_unsign_qlh                              ; work             ;
;                   |alt_u_div_qve:divider|                                                                                               ; 47.0 (47.0)          ; 47.5 (47.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (93)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod4|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                              ; alt_u_div_qve                                    ; work             ;
;          |lpm_divide:Mod5|                                                                                                              ; 66.5 (0.0)           ; 66.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod5                                                                                                                                                                                                                                                                                              ; lpm_divide                                       ; work             ;
;             |lpm_divide_n3m:auto_generated|                                                                                             ; 66.5 (0.0)           ; 66.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod5|lpm_divide_n3m:auto_generated                                                                                                                                                                                                                                                                ; lpm_divide_n3m                                   ; work             ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 66.5 (0.0)           ; 66.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod5|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                    ; sign_div_unsign_qlh                              ; work             ;
;                   |alt_u_div_qve:divider|                                                                                               ; 66.5 (66.5)          ; 66.5 (66.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (126)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod5|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                              ; alt_u_div_qve                                    ; work             ;
;          |lpm_divide:Mod6|                                                                                                              ; 74.5 (0.0)           ; 75.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 141 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod6                                                                                                                                                                                                                                                                                              ; lpm_divide                                       ; work             ;
;             |lpm_divide_n3m:auto_generated|                                                                                             ; 74.5 (0.0)           ; 75.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 141 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod6|lpm_divide_n3m:auto_generated                                                                                                                                                                                                                                                                ; lpm_divide_n3m                                   ; work             ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 74.5 (0.0)           ; 75.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 141 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod6|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                    ; sign_div_unsign_qlh                              ; work             ;
;                   |alt_u_div_qve:divider|                                                                                               ; 74.5 (74.5)          ; 75.5 (75.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 141 (141)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|lpm_divide:Mod6|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                              ; alt_u_div_qve                                    ; work             ;
;          |obstacle:Obstacle_data|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|obstacle:Obstacle_data                                                                                                                                                                                                                                                                                       ; obstacle                                         ; obstacle         ;
;             |obstacle_onchip_memory2_0:onchip_memory2_0|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|obstacle:Obstacle_data|obstacle_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                            ; obstacle_onchip_memory2_0                        ; obstacle         ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|obstacle:Obstacle_data|obstacle_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                  ; altsyncram                                       ; work             ;
;                   |altsyncram_dls1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|obstacle:Obstacle_data|obstacle_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_dls1:auto_generated                                                                                                                                                                                   ; altsyncram_dls1                                  ; work             ;
;          |obstacle_top:obstacle_top_data|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|obstacle_top:obstacle_top_data                                                                                                                                                                                                                                                                               ; obstacle_top                                     ; obstacle_top     ;
;             |obstacle_top_onchip_memory2_0:onchip_memory2_0|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|obstacle_top:obstacle_top_data|obstacle_top_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                ; obstacle_top_onchip_memory2_0                    ; obstacle_top     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|obstacle_top:obstacle_top_data|obstacle_top_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                      ; altsyncram                                       ; work             ;
;                   |altsyncram_e3t1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|game_top:game|obstacle_top:obstacle_top_data|obstacle_top_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_e3t1:auto_generated                                                                                                                                                                       ; altsyncram_e3t1                                  ; work             ;
;       |input_audio:input_io|                                                                                                            ; 299.5 (7.1)          ; 314.0 (8.0)                      ; 16.2 (1.1)                                        ; 1.7 (0.2)                        ; 0.0 (0.0)            ; 501 (3)             ; 412 (19)                  ; 0 (0)         ; 1056896           ; 133   ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io                                                                                                                                                                                                                                                                                                       ; input_audio                                      ; work             ;
;          |audio_system:u_audio_system|                                                                                                  ; 292.4 (0.0)          ; 306.0 (0.0)                      ; 15.1 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 498 (0)             ; 393 (0)                   ; 0 (0)         ; 1056896           ; 133   ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system                                                                                                                                                                                                                                                                           ; audio_system                                     ; audio_system     ;
;             |altera_avalon_sc_fifo:audio_final_fifo|                                                                                    ; 85.5 (41.5)          ; 86.7 (43.8)                      ; 2.7 (2.4)                                         ; 1.5 (0.1)                        ; 0.0 (0.0)            ; 126 (70)            ; 55 (52)                   ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; audio_system     ;
;                |altsyncram:mem_rtl_0|                                                                                                   ; 44.0 (0.0)           ; 42.8 (0.0)                       ; 0.2 (0.0)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 3 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                               ; altsyncram                                       ; work             ;
;                   |altsyncram_egn1:auto_generated|                                                                                      ; 44.0 (0.8)           ; 42.8 (0.8)                       ; 0.2 (0.0)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 3 (3)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|altsyncram:mem_rtl_0|altsyncram_egn1:auto_generated                                                                                                                                                                                ; altsyncram_egn1                                  ; work             ;
;                      |decode_dla:decode2|                                                                                               ; 5.7 (5.7)            ; 6.0 (6.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|altsyncram:mem_rtl_0|altsyncram_egn1:auto_generated|decode_dla:decode2                                                                                                                                                             ; decode_dla                                       ; work             ;
;                      |mux_chb:mux3|                                                                                                     ; 37.4 (37.4)          ; 36.0 (36.0)                      ; 0.0 (0.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|altsyncram:mem_rtl_0|altsyncram_egn1:auto_generated|mux_chb:mux3                                                                                                                                                                   ; mux_chb                                          ; work             ;
;             |altera_avalon_sc_fifo:audio_sc_fifo|                                                                                       ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                            ; audio_system     ;
;                |altsyncram:mem_rtl_0|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                  ; altsyncram                                       ; work             ;
;                   |altsyncram_40n1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated                                                                                                                                                                                   ; altsyncram_40n1                                  ; work             ;
;             |altera_reset_controller:rst_controller|                                                                                    ; 0.7 (0.0)            ; 1.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_reset_controller:rst_controller                                                                                                                                                                                                                                    ; altera_reset_controller                          ; audio_system     ;
;                |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                             ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                         ; altera_reset_synchronizer                        ; audio_system     ;
;             |altera_reset_controller:rst_controller_001|                                                                                ; 0.7 (0.0)            ; 1.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                ; altera_reset_controller                          ; audio_system     ;
;                |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                             ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                     ; altera_reset_synchronizer                        ; audio_system     ;
;             |audio_system_audio_0:audio_0|                                                                                              ; 126.3 (3.4)          ; 137.7 (3.7)                      ; 11.3 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (7)             ; 205 (3)                   ; 0 (0)         ; 8192              ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0                                                                                                                                                                                                                                              ; audio_system_audio_0                             ; audio_system     ;
;                |altera_up_audio_in_deserializer:Audio_In_Deserializer|                                                                  ; 61.5 (6.7)           ; 68.9 (13.5)                      ; 7.4 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (5)             ; 108 (34)                  ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer                                                                                                                                                                                        ; altera_up_audio_in_deserializer                  ; audio_system     ;
;                   |altera_up_audio_bit_counter:Audio_Out_Bit_Counter|                                                                   ; 6.2 (6.2)            ; 6.3 (6.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter                                                                                                                                      ; altera_up_audio_bit_counter                      ; audio_system     ;
;                   |altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|                                                                      ; 24.6 (0.0)           ; 25.1 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 34 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO                                                                                                                                         ; altera_up_sync_fifo                              ; audio_system     ;
;                      |scfifo:Sync_FIFO|                                                                                                 ; 24.6 (0.0)           ; 25.1 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 34 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                        ; scfifo                                           ; work             ;
;                         |scfifo_9ba1:auto_generated|                                                                                    ; 24.6 (0.0)           ; 25.1 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 34 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated                                                                                             ; scfifo_9ba1                                      ; work             ;
;                            |a_dpfifo_s2a1:dpfifo|                                                                                       ; 24.6 (13.7)          ; 25.1 (14.4)                      ; 0.5 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (25)             ; 34 (13)                   ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo                                                                        ; a_dpfifo_s2a1                                    ; work             ;
;                               |altsyncram_r3i1:FIFOram|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|altsyncram_r3i1:FIFOram                                                ; altsyncram_r3i1                                  ; work             ;
;                               |cntr_h2b:rd_ptr_msb|                                                                                     ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_h2b:rd_ptr_msb                                                    ; cntr_h2b                                         ; work             ;
;                               |cntr_i2b:wr_ptr|                                                                                         ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_i2b:wr_ptr                                                        ; cntr_i2b                                         ; work             ;
;                               |cntr_u27:usedw_counter|                                                                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_u27:usedw_counter                                                 ; cntr_u27                                         ; work             ;
;                   |altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|                                                                     ; 24.1 (0.0)           ; 24.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 34 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO                                                                                                                                        ; altera_up_sync_fifo                              ; audio_system     ;
;                      |scfifo:Sync_FIFO|                                                                                                 ; 24.1 (0.0)           ; 24.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 34 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                       ; scfifo                                           ; work             ;
;                         |scfifo_9ba1:auto_generated|                                                                                    ; 24.1 (0.0)           ; 24.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 34 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated                                                                                            ; scfifo_9ba1                                      ; work             ;
;                            |a_dpfifo_s2a1:dpfifo|                                                                                       ; 24.1 (13.2)          ; 24.1 (13.4)                      ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (26)             ; 34 (13)                   ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo                                                                       ; a_dpfifo_s2a1                                    ; work             ;
;                               |altsyncram_r3i1:FIFOram|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|altsyncram_r3i1:FIFOram                                               ; altsyncram_r3i1                                  ; work             ;
;                               |cntr_h2b:rd_ptr_msb|                                                                                     ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_h2b:rd_ptr_msb                                                   ; cntr_h2b                                         ; work             ;
;                               |cntr_i2b:wr_ptr|                                                                                         ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_i2b:wr_ptr                                                       ; cntr_i2b                                         ; work             ;
;                               |cntr_u27:usedw_counter|                                                                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_u27:usedw_counter                                                ; cntr_u27                                         ; work             ;
;                |altera_up_audio_out_serializer:Audio_Out_Serializer|                                                                    ; 59.3 (17.4)          ; 61.8 (19.1)                      ; 2.4 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 116 (35)            ; 86 (26)                   ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer                                                                                                                                                                                          ; altera_up_audio_out_serializer                   ; audio_system     ;
;                   |altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|                                                                     ; 16.7 (0.0)           ; 16.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 24 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO                                                                                                                                          ; altera_up_sync_fifo                              ; audio_system     ;
;                      |scfifo:Sync_FIFO|                                                                                                 ; 16.7 (0.0)           ; 16.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 24 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                         ; scfifo                                           ; work             ;
;                         |scfifo_9ba1:auto_generated|                                                                                    ; 16.7 (0.0)           ; 16.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 24 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated                                                                                              ; scfifo_9ba1                                      ; work             ;
;                            |a_dpfifo_s2a1:dpfifo|                                                                                       ; 16.7 (9.2)           ; 16.7 (9.2)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (17)             ; 24 (11)                   ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo                                                                         ; a_dpfifo_s2a1                                    ; work             ;
;                               |altsyncram_r3i1:FIFOram|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|altsyncram_r3i1:FIFOram                                                 ; altsyncram_r3i1                                  ; work             ;
;                               |cmpr_6l8:three_comparison|                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cmpr_6l8:three_comparison                                               ; cmpr_6l8                                         ; work             ;
;                               |cntr_h2b:rd_ptr_msb|                                                                                     ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_h2b:rd_ptr_msb                                                     ; cntr_h2b                                         ; work             ;
;                               |cntr_u27:usedw_counter|                                                                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_u27:usedw_counter                                                  ; cntr_u27                                         ; work             ;
;                   |altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|                                                                    ; 25.1 (0.0)           ; 26.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 36 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO                                                                                                                                         ; altera_up_sync_fifo                              ; audio_system     ;
;                      |scfifo:Sync_FIFO|                                                                                                 ; 25.1 (0.0)           ; 26.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 36 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                        ; scfifo                                           ; work             ;
;                         |scfifo_9ba1:auto_generated|                                                                                    ; 25.1 (0.0)           ; 26.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 36 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated                                                                                             ; scfifo_9ba1                                      ; work             ;
;                            |a_dpfifo_s2a1:dpfifo|                                                                                       ; 25.1 (14.1)          ; 26.0 (15.0)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (26)             ; 36 (13)                   ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo                                                                        ; a_dpfifo_s2a1                                    ; work             ;
;                               |altsyncram_r3i1:FIFOram|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|altsyncram_r3i1:FIFOram                                                ; altsyncram_r3i1                                  ; work             ;
;                               |cntr_h2b:rd_ptr_msb|                                                                                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_h2b:rd_ptr_msb                                                    ; cntr_h2b                                         ; work             ;
;                               |cntr_i2b:wr_ptr|                                                                                         ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_i2b:wr_ptr                                                        ; cntr_i2b                                         ; work             ;
;                               |cntr_u27:usedw_counter|                                                                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_u27:usedw_counter                                                 ; cntr_u27                                         ; work             ;
;                |altera_up_clock_edge:ADC_Left_Right_Clock_Edges|                                                                        ; 0.8 (0.8)            ; 1.4 (1.4)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_clock_edge:ADC_Left_Right_Clock_Edges                                                                                                                                                                                              ; altera_up_clock_edge                             ; audio_system     ;
;                |altera_up_clock_edge:Bit_Clock_Edges|                                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_clock_edge:Bit_Clock_Edges                                                                                                                                                                                                         ; altera_up_clock_edge                             ; audio_system     ;
;                |altera_up_clock_edge:DAC_Left_Right_Clock_Edges|                                                                        ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_clock_edge:DAC_Left_Right_Clock_Edges                                                                                                                                                                                              ; altera_up_clock_edge                             ; audio_system     ;
;             |audio_system_audio_and_video_config_0:audio_and_video_config_0|                                                            ; 72.0 (0.0)           ; 72.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 123 (0)             ; 115 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0                                                                                                                                                                                                            ; audio_system_audio_and_video_config_0            ; audio_system     ;
;                |altera_up_av_config_auto_init:AV_Config_Auto_Init|                                                                      ; 11.8 (11.8)          ; 11.9 (11.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init                                                                                                                                                          ; altera_up_av_config_auto_init                    ; audio_system     ;
;                |altera_up_av_config_auto_init_ob_de1_soc:Auto_Init_OB_Devices_ROM|                                                      ; 11.0 (8.0)           ; 11.0 (8.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init_ob_de1_soc:Auto_Init_OB_Devices_ROM                                                                                                                                          ; altera_up_av_config_auto_init_ob_de1_soc         ; audio_system     ;
;                   |altera_up_av_config_auto_init_ob_adv7180:Auto_Init_Video_ROM|                                                        ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init_ob_de1_soc:Auto_Init_OB_Devices_ROM|altera_up_av_config_auto_init_ob_adv7180:Auto_Init_Video_ROM                                                                             ; altera_up_av_config_auto_init_ob_adv7180         ; audio_system     ;
;                |altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|                                                        ; 49.1 (40.6)          ; 49.1 (40.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (79)             ; 85 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller                                                                                                                                            ; altera_up_av_config_serial_bus_controller        ; audio_system     ;
;                   |altera_up_slow_clock_generator:Serial_Config_Clock_Generator|                                                        ; 8.2 (8.2)            ; 8.5 (8.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator                                                                               ; altera_up_slow_clock_generator                   ; audio_system     ;
;             |audio_system_audio_pll_0:audio_pll_0|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_pll_0:audio_pll_0                                                                                                                                                                                                                                      ; audio_system_audio_pll_0                         ; audio_system     ;
;                |audio_system_audio_pll_0_audio_pll:audio_pll|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_pll_0:audio_pll_0|audio_system_audio_pll_0_audio_pll:audio_pll                                                                                                                                                                                         ; audio_system_audio_pll_0_audio_pll               ; audio_system     ;
;                   |altera_pll:altera_pll_i|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_pll_0:audio_pll_0|audio_system_audio_pll_0_audio_pll:audio_pll|altera_pll:altera_pll_i                                                                                                                                                                 ; altera_pll                                       ; work             ;
;       |memory_wrapper:full_memory|                                                                                                      ; 273.7 (65.4)         ; 293.7 (63.7)                     ; 21.7 (0.0)                                        ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 491 (167)           ; 315 (0)                   ; 0 (0)         ; 131200            ; 17    ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory                                                                                                                                                                                                                                                                                                 ; memory_wrapper                                   ; work             ;
;          |RAM:ram_inst0|                                                                                                                ; 1.8 (0.0)            ; 1.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst0                                                                                                                                                                                                                                                                                   ; RAM                                              ; RAM              ;
;             |RAM_onchip_memory2_0:onchip_memory2_0|                                                                                     ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst0|RAM_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                             ; RAM_onchip_memory2_0                             ; RAM              ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst0|RAM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; altsyncram                                       ; work             ;
;                   |altsyncram_mtm1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst0|RAM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mtm1:auto_generated                                                                                                                                                                                    ; altsyncram_mtm1                                  ; work             ;
;          |RAM:ram_inst1|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst1                                                                                                                                                                                                                                                                                   ; RAM                                              ; RAM              ;
;             |RAM_onchip_memory2_0:onchip_memory2_0|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst1|RAM_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                             ; RAM_onchip_memory2_0                             ; RAM              ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst1|RAM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; altsyncram                                       ; work             ;
;                   |altsyncram_mtm1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst1|RAM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mtm1:auto_generated                                                                                                                                                                                    ; altsyncram_mtm1                                  ; work             ;
;          |RAM:ram_inst2|                                                                                                                ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst2                                                                                                                                                                                                                                                                                   ; RAM                                              ; RAM              ;
;             |RAM_onchip_memory2_0:onchip_memory2_0|                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst2|RAM_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                             ; RAM_onchip_memory2_0                             ; RAM              ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst2|RAM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; altsyncram                                       ; work             ;
;                   |altsyncram_mtm1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst2|RAM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mtm1:auto_generated                                                                                                                                                                                    ; altsyncram_mtm1                                  ; work             ;
;          |RAM:ram_inst3|                                                                                                                ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst3                                                                                                                                                                                                                                                                                   ; RAM                                              ; RAM              ;
;             |RAM_onchip_memory2_0:onchip_memory2_0|                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst3|RAM_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                             ; RAM_onchip_memory2_0                             ; RAM              ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst3|RAM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; altsyncram                                       ; work             ;
;                   |altsyncram_mtm1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst3|RAM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mtm1:auto_generated                                                                                                                                                                                    ; altsyncram_mtm1                                  ; work             ;
;          |memory:sdram_interface|                                                                                                       ; 196.0 (0.0)          ; 227.2 (0.0)                      ; 31.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 318 (0)             ; 315 (0)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface                                                                                                                                                                                                                                                                          ; memory                                           ; memory           ;
;             |Sdram_wrapper:sdram_wrapper_0|                                                                                             ; 15.7 (15.7)          ; 31.5 (31.5)                      ; 15.8 (15.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0                                                                                                                                                                                                                                            ; Sdram_wrapper                                    ; memory           ;
;             |altera_reset_controller:rst_controller|                                                                                    ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|altera_reset_controller:rst_controller                                                                                                                                                                                                                                   ; altera_reset_controller                          ; memory           ;
;                |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                        ; altera_reset_synchronizer                        ; memory           ;
;             |memory_mm_interconnect_0:mm_interconnect_0|                                                                                ; 34.6 (0.0)           ; 35.2 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 43 (0)                    ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                               ; memory_mm_interconnect_0                         ; memory           ;
;                |altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|                                                       ; 7.0 (7.0)            ; 7.1 (7.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo                                                                                                                                                              ; altera_avalon_sc_fifo                            ; memory           ;
;                   |altsyncram:mem_rtl_0|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                                                                                         ; altsyncram                                       ; work             ;
;                      |altsyncram_40n1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated                                                                                                          ; altsyncram_40n1                                  ; work             ;
;                |altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|                                                         ; 11.6 (11.6)          ; 11.6 (11.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo                                                                                                                                                                ; altera_avalon_sc_fifo                            ; memory           ;
;                |altera_merlin_master_agent:sdram_wrapper_0_avalon_master_agent|                                                         ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sdram_wrapper_0_avalon_master_agent                                                                                                                                                                ; altera_merlin_master_agent                       ; memory           ;
;                |altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|                                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent                                                                                                                                                                     ; altera_merlin_slave_agent                        ; memory           ;
;                |memory_mm_interconnect_0_cmd_mux:cmd_mux|                                                                               ; 15.1 (13.4)          ; 15.1 (13.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (45)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|memory_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                      ; memory_mm_interconnect_0_cmd_mux                 ; memory           ;
;                   |altera_merlin_arbitrator:arb|                                                                                        ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|memory_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                         ; altera_merlin_arbitrator                         ; memory           ;
;                |memory_mm_interconnect_0_rsp_demux:rsp_demux|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|memory_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                  ; memory_mm_interconnect_0_rsp_demux               ; memory           ;
;             |memory_new_sdram_controller_0:new_sdram_controller_0|                                                                      ; 145.3 (113.3)        ; 159.4 (119.7)                    ; 14.2 (6.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 231 (183)           ; 208 (118)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0                                                                                                                                                                                                                     ; memory_new_sdram_controller_0                    ; memory           ;
;                |memory_new_sdram_controller_0_input_efifo_module:the_memory_new_sdram_controller_0_input_efifo_module|                  ; 32.0 (32.0)          ; 39.7 (39.7)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 90 (90)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|memory_new_sdram_controller_0_input_efifo_module:the_memory_new_sdram_controller_0_input_efifo_module                                                                                                               ; memory_new_sdram_controller_0_input_efifo_module ; memory           ;
;             |memory_sys_sdram_pll:sys_sdram_pll|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll                                                                                                                                                                                                                                       ; memory_sys_sdram_pll                             ; memory           ;
;                |memory_sys_sdram_pll_sys_pll:sys_pll|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll|memory_sys_sdram_pll_sys_pll:sys_pll                                                                                                                                                                                                  ; memory_sys_sdram_pll_sys_pll                     ; memory           ;
;                   |altera_pll:altera_pll_i|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll|memory_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i                                                                                                                                                                          ; altera_pll                                       ; work             ;
;       |output_io:out_fifo|                                                                                                              ; 437.4 (0.0)          ; 521.9 (0.0)                      ; 84.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 729 (0)             ; 646 (0)                   ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo                                                                                                                                                                                                                                                                                                         ; output_io                                        ; output_io        ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                  ; altera_reset_controller                          ; output_io        ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                       ; altera_reset_synchronizer                        ; output_io        ;
;          |output_io_mm_interconnect_0:mm_interconnect_0|                                                                                ; 28.0 (0.0)           ; 30.0 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                           ; output_io_mm_interconnect_0                      ; output_io        ;
;             |altera_avalon_sc_fifo:output_fifo_out_agent_rsp_fifo|                                                                      ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:output_fifo_out_agent_rsp_fifo                                                                                                                                                                                                      ; altera_avalon_sc_fifo                            ; output_io        ;
;             |altera_avalon_sc_fifo:output_fifo_out_csr_agent_rsp_fifo|                                                                  ; 2.8 (2.8)            ; 2.9 (2.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:output_fifo_out_csr_agent_rsp_fifo                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; output_io        ;
;             |altera_merlin_master_agent:output_jtag_master_master_agent|                                                                ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:output_jtag_master_master_agent                                                                                                                                                                                                ; altera_merlin_master_agent                       ; output_io        ;
;             |altera_merlin_slave_agent:output_fifo_out_agent|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:output_fifo_out_agent                                                                                                                                                                                                           ; altera_merlin_slave_agent                        ; output_io        ;
;             |altera_merlin_slave_agent:output_fifo_out_csr_agent|                                                                       ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:output_fifo_out_csr_agent                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; output_io        ;
;             |altera_merlin_slave_translator:output_fifo_out_csr_translator|                                                             ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:output_fifo_out_csr_translator                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; output_io        ;
;             |altera_merlin_slave_translator:output_fifo_out_translator|                                                                 ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:output_fifo_out_translator                                                                                                                                                                                                 ; altera_merlin_slave_translator                   ; output_io        ;
;             |altera_merlin_traffic_limiter:output_jtag_master_master_limiter|                                                           ; 3.2 (3.2)            ; 3.7 (3.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:output_jtag_master_master_limiter                                                                                                                                                                                           ; altera_merlin_traffic_limiter                    ; output_io        ;
;             |output_io_mm_interconnect_0_cmd_demux:cmd_demux|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|output_io_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                           ; output_io_mm_interconnect_0_cmd_demux            ; output_io        ;
;             |output_io_mm_interconnect_0_router:router|                                                                                 ; 4.0 (4.0)            ; 5.7 (5.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|output_io_mm_interconnect_0_router:router                                                                                                                                                                                                                 ; output_io_mm_interconnect_0_router               ; output_io        ;
;             |output_io_mm_interconnect_0_rsp_mux:rsp_mux|                                                                               ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|output_io_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                               ; output_io_mm_interconnect_0_rsp_mux              ; output_io        ;
;          |output_io_output_fifo:output_fifo|                                                                                            ; 57.2 (0.0)           ; 73.3 (0.0)                       ; 16.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (0)             ; 112 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo                                                                                                                                                                                                                                                                       ; output_io_output_fifo                            ; output_io        ;
;             |output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|                                                       ; 57.2 (29.6)          ; 73.3 (31.7)                      ; 16.1 (2.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (54)            ; 112 (36)                  ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls                                                                                                                                                                                                   ; output_io_output_fifo_dcfifo_with_controls       ; output_io        ;
;                |altera_std_synchronizer:wrdreq_sync_i|                                                                                  ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|altera_std_synchronizer:wrdreq_sync_i                                                                                                                                                             ; altera_std_synchronizer                          ; work             ;
;                |output_io_output_fifo_dual_clock_fifo:the_dcfifo|                                                                       ; 27.0 (1.7)           ; 40.4 (1.7)                       ; 13.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (3)              ; 72 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo                                                                                                                                                  ; output_io_output_fifo_dual_clock_fifo            ; output_io        ;
;                   |dcfifo:dual_clock_fifo|                                                                                              ; 25.3 (0.0)           ; 38.8 (0.0)                       ; 13.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 72 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo                                                                                                                           ; dcfifo                                           ; work             ;
;                      |dcfifo_m282:auto_generated|                                                                                       ; 25.3 (5.1)           ; 38.8 (9.7)                       ; 13.4 (4.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (13)             ; 72 (16)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated                                                                                                ; dcfifo_m282                                      ; work             ;
;                         |a_gray2bin_c9b:rdptr_g_gray2bin|                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|a_gray2bin_c9b:rdptr_g_gray2bin                                                                ; a_gray2bin_c9b                                   ; work             ;
;                         |a_gray2bin_c9b:rs_dgwp_gray2bin|                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|a_gray2bin_c9b:rs_dgwp_gray2bin                                                                ; a_gray2bin_c9b                                   ; work             ;
;                         |a_gray2bin_c9b:wrptr_g_gray2bin|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|a_gray2bin_c9b:wrptr_g_gray2bin                                                                ; a_gray2bin_c9b                                   ; work             ;
;                         |a_gray2bin_c9b:ws_dgrp_gray2bin|                                                                               ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|a_gray2bin_c9b:ws_dgrp_gray2bin                                                                ; a_gray2bin_c9b                                   ; work             ;
;                         |a_graycounter_7cc:wrptr_g1p|                                                                                   ; 3.9 (3.9)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|a_graycounter_7cc:wrptr_g1p                                                                    ; a_graycounter_7cc                                ; work             ;
;                         |a_graycounter_bu6:rdptr_g1p|                                                                                   ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|a_graycounter_bu6:rdptr_g1p                                                                    ; a_graycounter_bu6                                ; work             ;
;                         |alt_synch_pipe_snl:rs_dgwp|                                                                                    ; 0.5 (0.0)            ; 3.5 (0.0)                        ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|alt_synch_pipe_snl:rs_dgwp                                                                     ; alt_synch_pipe_snl                               ; work             ;
;                            |dffpipe_dd9:dffpipe13|                                                                                      ; 0.5 (0.5)            ; 3.5 (3.5)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|alt_synch_pipe_snl:rs_dgwp|dffpipe_dd9:dffpipe13                                               ; dffpipe_dd9                                      ; work             ;
;                         |alt_synch_pipe_tnl:ws_dgrp|                                                                                    ; 0.3 (0.0)            ; 3.5 (0.0)                        ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|alt_synch_pipe_tnl:ws_dgrp                                                                     ; alt_synch_pipe_tnl                               ; work             ;
;                            |dffpipe_ed9:dffpipe16|                                                                                      ; 0.3 (0.3)            ; 3.5 (3.5)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|alt_synch_pipe_tnl:ws_dgrp|dffpipe_ed9:dffpipe16                                               ; dffpipe_ed9                                      ; work             ;
;                         |altsyncram_q5d1:fifo_ram|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|altsyncram_q5d1:fifo_ram                                                                       ; altsyncram_q5d1                                  ; work             ;
;                         |cmpr_tu5:rdempty_eq_comp|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|cmpr_tu5:rdempty_eq_comp                                                                       ; cmpr_tu5                                         ; work             ;
;                         |cmpr_tu5:rdfull_eq_comp|                                                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|cmpr_tu5:rdfull_eq_comp                                                                        ; cmpr_tu5                                         ; work             ;
;                         |cmpr_tu5:wrfull_eq_comp|                                                                                       ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|cmpr_tu5:wrfull_eq_comp                                                                        ; cmpr_tu5                                         ; work             ;
;                         |dffpipe_3dc:rdaclr|                                                                                            ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|dffpipe_3dc:rdaclr                                                                             ; dffpipe_3dc                                      ; work             ;
;                         |dffpipe_3dc:wraclr|                                                                                            ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|dffpipe_3dc:wraclr                                                                             ; dffpipe_3dc                                      ; work             ;
;                         |dffpipe_cd9:rs_brp|                                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|dffpipe_cd9:rs_brp                                                                             ; dffpipe_cd9                                      ; work             ;
;                         |dffpipe_cd9:rs_bwp|                                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|dffpipe_cd9:rs_bwp                                                                             ; dffpipe_cd9                                      ; work             ;
;                         |dffpipe_cd9:ws_brp|                                                                                            ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|dffpipe_cd9:ws_brp                                                                             ; dffpipe_cd9                                      ; work             ;
;                         |dffpipe_cd9:ws_bwp|                                                                                            ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|dffpipe_cd9:ws_bwp                                                                             ; dffpipe_cd9                                      ; work             ;
;          |output_io_output_jtag_master:output_jtag_master|                                                                              ; 351.7 (0.0)          ; 417.3 (0.0)                      ; 65.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 560 (0)             ; 506 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master                                                                                                                                                                                                                                                         ; output_io_output_jtag_master                     ; output_io        ;
;             |altera_avalon_packets_to_master:transacto|                                                                                 ; 131.1 (0.0)          ; 141.7 (0.0)                      ; 10.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 211 (0)             ; 171 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto                                                                                                                                                                                                               ; altera_avalon_packets_to_master                  ; output_io        ;
;                |packets_to_master:p2m|                                                                                                  ; 131.1 (131.1)        ; 141.7 (141.7)                    ; 10.6 (10.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 211 (211)           ; 171 (171)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m                                                                                                                                                                                         ; packets_to_master                                ; output_io        ;
;             |altera_avalon_sc_fifo:fifo|                                                                                                ; 13.8 (13.8)          ; 15.3 (15.3)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 18 (18)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                            ; output_io        ;
;                |altsyncram:mem_rtl_0|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                         ; altsyncram                                       ; work             ;
;                   |altsyncram_g0n1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated                                                                                                                                                                          ; altsyncram_g0n1                                  ; work             ;
;             |altera_avalon_st_bytes_to_packets:b2p|                                                                                     ; 8.2 (8.2)            ; 10.4 (10.4)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_bytes_to_packets:b2p                                                                                                                                                                                                                   ; altera_avalon_st_bytes_to_packets                ; output_io        ;
;             |altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|                                                          ; 185.0 (0.0)          ; 234.2 (0.0)                      ; 49.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 283 (0)             ; 284 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                                                                                                                                                                        ; altera_avalon_st_jtag_interface                  ; output_io        ;
;                |altera_jtag_dc_streaming:normal.jtag_dc_streaming|                                                                      ; 183.7 (0.0)          ; 233.2 (0.0)                      ; 49.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 280 (0)             ; 284 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming                                                                                                                                      ; altera_jtag_dc_streaming                         ; output_io        ;
;                   |altera_avalon_st_clock_crosser:sink_crosser|                                                                         ; 9.1 (2.2)            ; 23.9 (8.6)                       ; 14.8 (6.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (3)               ; 48 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser                                                                                          ; altera_avalon_st_clock_crosser                   ; output_io        ;
;                      |altera_avalon_st_pipeline_base:output_stage|                                                                      ; 6.8 (6.8)            ; 11.2 (11.2)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage                                              ; altera_avalon_st_pipeline_base                   ; output_io        ;
;                      |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                             ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:in_to_out_synchronizer                                     ; altera_std_synchronizer_nocut                    ; output_io        ;
;                      |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                             ; 0.2 (0.2)            ; 3.0 (3.0)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:out_to_in_synchronizer                                     ; altera_std_synchronizer_nocut                    ; output_io        ;
;                   |altera_jtag_src_crosser:source_crosser|                                                                              ; 0.9 (0.8)            ; 13.1 (8.6)                       ; 12.2 (7.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser                                                                                               ; altera_jtag_src_crosser                          ; output_io        ;
;                      |altera_jtag_control_signal_crosser:crosser|                                                                       ; 0.2 (0.2)            ; 4.5 (0.5)                        ; 4.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser                                                    ; altera_jtag_control_signal_crosser               ; output_io        ;
;                         |altera_std_synchronizer:synchronizer|                                                                          ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer               ; altera_std_synchronizer                          ; work             ;
;                   |altera_jtag_streaming:jtag_streaming|                                                                                ; 173.7 (168.0)        ; 194.6 (182.7)                    ; 21.0 (14.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 270 (261)           ; 206 (186)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming                                                                                                 ; altera_jtag_streaming                            ; output_io        ;
;                      |altera_avalon_st_idle_inserter:idle_inserter|                                                                     ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter                                                    ; altera_avalon_st_idle_inserter                   ; output_io        ;
;                      |altera_avalon_st_idle_remover:idle_remover|                                                                       ; 1.8 (1.8)            ; 2.7 (2.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover                                                      ; altera_avalon_st_idle_remover                    ; output_io        ;
;                      |altera_std_synchronizer:clock_sense_reset_n_synchronizer|                                                         ; 0.0 (0.0)            ; 3.8 (3.8)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer                                        ; altera_std_synchronizer                          ; work             ;
;                      |altera_std_synchronizer:clock_sensor_synchronizer|                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer                                               ; altera_std_synchronizer                          ; work             ;
;                      |altera_std_synchronizer:clock_to_sample_div2_synchronizer|                                                        ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer                                       ; altera_std_synchronizer                          ; work             ;
;                      |altera_std_synchronizer:reset_to_sample_synchronizer|                                                             ; 0.2 (0.2)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer                                            ; altera_std_synchronizer                          ; work             ;
;                   |altera_std_synchronizer:synchronizer|                                                                                ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer                                                                                                 ; altera_std_synchronizer                          ; work             ;
;                |altera_jtag_sld_node:node|                                                                                              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node                                                                                                                                                              ; altera_jtag_sld_node                             ; output_io        ;
;                   |sld_virtual_jtag_basic:sld_virtual_jtag_component|                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component                                                                                                            ; sld_virtual_jtag_basic                           ; work             ;
;             |altera_avalon_st_packets_to_bytes:p2b|                                                                                     ; 13.7 (13.7)          ; 14.2 (14.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_packets_to_bytes:p2b                                                                                                                                                                                                                   ; altera_avalon_st_packets_to_bytes                ; output_io        ;
;             |altera_reset_controller:rst_controller|                                                                                    ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_reset_controller:rst_controller                                                                                                                                                                                                                  ; altera_reset_controller                          ; output_io        ;
;                |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                       ; altera_reset_synchronizer                        ; output_io        ;
;       |picorv32:cpu|                                                                                                                    ; 1586.8 (1586.8)      ; 1646.7 (1646.7)                  ; 83.6 (83.6)                                       ; 23.6 (23.6)                      ; 0.0 (0.0)            ; 1560 (1560)         ; 1610 (1610)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|picorv32:cpu                                                                                                                                                                                                                                                                                                               ; picorv32                                         ; work             ;
;       |vpu_zve32x:pico_vpu|                                                                                                             ; 4111.3 (761.7)       ; 4963.4 (833.4)                   ; 901.9 (107.0)                                     ; 49.8 (35.3)                      ; 0.0 (0.0)            ; 4623 (810)          ; 4785 (584)                ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|vpu_zve32x:pico_vpu                                                                                                                                                                                                                                                                                                        ; vpu_zve32x                                       ; work             ;
;          |valupath:alu_path|                                                                                                            ; 609.2 (609.2)        ; 651.5 (651.5)                    ; 50.3 (50.3)                                       ; 8.0 (8.0)                        ; 0.0 (0.0)            ; 955 (955)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|vpu_zve32x:pico_vpu|valupath:alu_path                                                                                                                                                                                                                                                                                      ; valupath                                         ; work             ;
;          |vregfile:rf|                                                                                                                  ; 2740.4 (2740.4)      ; 3478.5 (3478.5)                  ; 744.6 (744.6)                                     ; 6.4 (6.4)                        ; 0.0 (0.0)            ; 2858 (2858)         ; 4201 (4201)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf                                                                                                                                                                                                                                                                                            ; vregfile                                         ; work             ;
;    |sld_hub:auto_hub|                                                                                                                   ; 53.0 (0.5)           ; 63.5 (0.5)                       ; 10.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (1)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                          ; altera_sld       ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 52.5 (0.0)           ; 63.0 (0.0)                       ; 10.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input                      ; altera_sld       ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 52.5 (0.0)           ; 63.0 (0.0)                       ; 10.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                                      ; alt_sld_fab      ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 52.5 (0.8)           ; 63.0 (2.7)                       ; 10.5 (1.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (1)              ; 84 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                          ; alt_sld_fab      ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 51.7 (0.0)           ; 60.3 (0.0)                       ; 8.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 79 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric                ; alt_sld_fab      ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 51.7 (32.0)          ; 60.3 (40.9)                      ; 8.7 (8.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (55)             ; 79 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                                     ; work             ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 9.1 (9.1)            ; 9.1 (9.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                                       ; work             ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.2 (10.2)          ; 10.3 (10.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                                   ; altera_sld       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; VGA_BLANK_N   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACDAT    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SCLK ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_BA[0]    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_CLK      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK2_50     ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50     ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50     ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_ADCLRCK   ; Bidir    ; --   ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK      ; Bidir    ; --   ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK   ; Bidir    ; --   ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; FPGA_I2C_SDAT ; Bidir    ; --   ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[16]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[17]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[18]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[19]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[20]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[21]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[22]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[23]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[24]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[25]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[26]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[27]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[28]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[29]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[30]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[31]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; --   ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_ADCDAT    ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                                                                                                                         ;                   ;         ;
; CLOCK3_50                                                                                                                                                                                                         ;                   ;         ;
; CLOCK4_50                                                                                                                                                                                                         ;                   ;         ;
; KEY[2]                                                                                                                                                                                                            ;                   ;         ;
; SW[1]                                                                                                                                                                                                             ;                   ;         ;
; SW[2]                                                                                                                                                                                                             ;                   ;         ;
; SW[3]                                                                                                                                                                                                             ;                   ;         ;
; SW[4]                                                                                                                                                                                                             ;                   ;         ;
; SW[5]                                                                                                                                                                                                             ;                   ;         ;
; SW[6]                                                                                                                                                                                                             ;                   ;         ;
; SW[7]                                                                                                                                                                                                             ;                   ;         ;
; SW[8]                                                                                                                                                                                                             ;                   ;         ;
; SW[9]                                                                                                                                                                                                             ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                                                       ;                   ;         ;
;      - picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_clock_edge:ADC_Left_Right_Clock_Edges|cur_test_clk                                                 ; 1                 ; 0       ;
; AUD_BCLK                                                                                                                                                                                                          ;                   ;         ;
;      - picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_clock_edge:Bit_Clock_Edges|cur_test_clk                                                            ; 1                 ; 0       ;
; AUD_DACLRCK                                                                                                                                                                                                       ;                   ;         ;
;      - picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_clock_edge:DAC_Left_Right_Clock_Edges|cur_test_clk                                                 ; 0                 ; 0       ;
; DRAM_DQ[0]                                                                                                                                                                                                        ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                                          ; 0                 ; 0       ;
; DRAM_DQ[1]                                                                                                                                                                                                        ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                                          ; 0                 ; 0       ;
; DRAM_DQ[2]                                                                                                                                                                                                        ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                                          ; 0                 ; 0       ;
; DRAM_DQ[3]                                                                                                                                                                                                        ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                                          ; 0                 ; 0       ;
; DRAM_DQ[4]                                                                                                                                                                                                        ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                                          ; 0                 ; 0       ;
; DRAM_DQ[5]                                                                                                                                                                                                        ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                                          ; 0                 ; 0       ;
; DRAM_DQ[6]                                                                                                                                                                                                        ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                                          ; 0                 ; 0       ;
; DRAM_DQ[7]                                                                                                                                                                                                        ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                                          ; 0                 ; 0       ;
; DRAM_DQ[8]                                                                                                                                                                                                        ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[8]                                                                          ; 0                 ; 0       ;
; DRAM_DQ[9]                                                                                                                                                                                                        ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[9]                                                                          ; 0                 ; 0       ;
; DRAM_DQ[10]                                                                                                                                                                                                       ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[10]                                                                         ; 0                 ; 0       ;
; DRAM_DQ[11]                                                                                                                                                                                                       ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[11]                                                                         ; 0                 ; 0       ;
; DRAM_DQ[12]                                                                                                                                                                                                       ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[12]                                                                         ; 0                 ; 0       ;
; DRAM_DQ[13]                                                                                                                                                                                                       ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[13]                                                                         ; 0                 ; 0       ;
; DRAM_DQ[14]                                                                                                                                                                                                       ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[14]                                                                         ; 0                 ; 0       ;
; DRAM_DQ[15]                                                                                                                                                                                                       ;                   ;         ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|za_data[15]                                                                         ; 0                 ; 0       ;
; FPGA_I2C_SDAT                                                                                                                                                                                                     ;                   ;         ;
;      - picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|new_data~0 ; 0                 ; 0       ;
; DRAM_DQ[16]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[17]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[18]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[19]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[20]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[21]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[22]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[23]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[24]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[25]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[26]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[27]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[28]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[29]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[30]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[31]                                                                                                                                                                                                       ;                   ;         ;
; SW[0]                                                                                                                                                                                                             ;                   ;         ;
;      - WideOr6~0                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - WideOr5~0                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - WideOr4~0                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - WideOr3~0                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - WideOr2~0                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - WideOr1~0                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - WideOr0~0                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - WideOr13~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr12~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr11~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr10~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr9~0                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - WideOr8~0                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - WideOr7~0                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - WideOr20~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr19~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr18~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr17~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr16~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr15~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr14~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr27~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr26~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr25~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr24~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr23~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr22~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - WideOr21~0                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - HEX5[5]~output                                                                                                                                                                                             ; 0                 ; 0       ;
;      - HEX5[4]~output                                                                                                                                                                                             ; 0                 ; 0       ;
;      - HEX5[3]~output                                                                                                                                                                                             ; 0                 ; 0       ;
;      - HEX5[2]~output                                                                                                                                                                                             ; 0                 ; 0       ;
;      - HEX5[1]~output                                                                                                                                                                                             ; 0                 ; 0       ;
;      - HEX5[0]~output                                                                                                                                                                                             ; 0                 ; 0       ;
;      - HEX4[5]~output                                                                                                                                                                                             ; 0                 ; 0       ;
;      - HEX4[4]~output                                                                                                                                                                                             ; 0                 ; 0       ;
;      - HEX4[3]~output                                                                                                                                                                                             ; 0                 ; 0       ;
;      - HEX4[2]~output                                                                                                                                                                                             ; 0                 ; 0       ;
;      - HEX4[1]~output                                                                                                                                                                                             ; 0                 ; 0       ;
;      - HEX4[0]~output                                                                                                                                                                                             ; 0                 ; 0       ;
; KEY[0]                                                                                                                                                                                                            ;                   ;         ;
;      - picosoc_min:soc|picorv32:cpu|instr_bgeu                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_addi                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_slti                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_sltiu                                                                                                                                                                   ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_xori                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_ori                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_andi                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_add                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_bge                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_blt                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_sll                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_bne                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_beq                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_sub                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_bltu                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_slt                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_sltu                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_xor                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_srl                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_sra                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_or                                                                                                                                                                      ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_and                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_fence                                                                                                                                                                   ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[47]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[49]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[50]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[51]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[52]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[14]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[54]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[55]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[56]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[57]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[58]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[59]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[60]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[18]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[61]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[62]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[63]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[48]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[53]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[38]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[39]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[40]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[41]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[42]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[43]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[44]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[45]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[37]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[36]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[35]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[34]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[33]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[32]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[31]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[30]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[29]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[28]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[27]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[26]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[25]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[24]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[46]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[22]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[21]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[20]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[19]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[17]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[16]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[15]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[13]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[12]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[11]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[23]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[9]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[8]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[7]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[6]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[5]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[4]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[3]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[2]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[1]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[0]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_instr[10]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|latched_stalu                                                                                                                                                                 ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|latched_branch                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[10]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[9]                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[8]                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[7]                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[6]                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[4]                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[3]                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[2]                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[1]                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[5]                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[29]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[15]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[14]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[13]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[12]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[11]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[17]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[31]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[30]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[28]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[27]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[26]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[25]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[24]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[23]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[22]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[21]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[20]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[19]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[18]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[16]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[11]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[10]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[9]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[8]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[7]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[6]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[5]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[4]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[3]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[2]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[31]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[30]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[29]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[28]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[27]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[26]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[25]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[24]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[23]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[22]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[21]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[20]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[19]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[18]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[17]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[16]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[15]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[14]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[13]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[12]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|is_beq_bne_blt_bge_bltu_bgeu                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|latched_store                                                                                                                                                                 ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|latched_is_lh                                                                                                                                                                 ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|latched_is_lb                                                                                                                                                                 ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|pcpi_valid                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|latched_rd[1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_do_rinst                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_do_rdata                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_do_wdata                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|decoder_trigger                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_next_pc[1]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out[10]                                                                                                                                                                   ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out[7]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[39]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[28]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[27]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[26]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[25]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[24]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[23]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[22]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[21]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[20]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[19]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[18]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[44]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[17]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[16]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[15]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[14]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[13]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[12]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[11]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[9]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[8]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[7]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[6]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[5]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[3]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[2]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[1]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[0]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|decoder_pseudo_trigger                                                                                                                                                        ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[10]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|pcpi_timeout                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[63]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[62]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[61]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[60]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[59]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[58]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[57]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[56]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[55]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[54]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[53]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[52]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[51]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[50]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[49]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[48]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[47]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[46]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[45]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[4]                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[43]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[42]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[41]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[40]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[38]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[37]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[36]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[35]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[34]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[33]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[32]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[31]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[30]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|count_cycle[29]                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|Selector430~1                                                                                                                                                                 ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out[24]~136                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_addr[31]~0                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_valid~1                                                                                                                                                                   ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_instr~1                                                                                                                                                                   ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_op1[31]                                                                                                                                                                   ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_do_wdata~0                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_do_rdata~0                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_op1[30]~1                                                                                                                                                                 ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_pc[10]~0                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_op1[0]                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_do_prefetch~1                                                                                                                                                             ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out[6]~0                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out[6]~1                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out~2                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_state[0]~1                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_state[0]~4                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_state[1]~5                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_state[1]~6                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_state[0]~8                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_do_wdata~1                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|trap~0                                                                                                                                                                        ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_do_rdata~1                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out[8]~15                                                                                                                                                                 ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out[8]~16                                                                                                                                                                 ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out~21                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out~26                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out~31                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out~36                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out~41                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out~46                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_out~51                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|comb~3                                                                                                                                                                        ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|cpu_state~25                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|cpu_state~26                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|always18~1                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|cpu_state~28                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|cpu_state~30                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|cpu_state~32                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|cpu_state~33                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|always9~0                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|cpu_state~37                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|cpu_state~39                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|cpu_state~41                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|cpu_state~43                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|cpu_state~45                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|cpu_state~46                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|reg_op2[31]~1                                                                                                                                                                 ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|instr_bgeu~1                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_wordsize~6                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_wstrb~2                                                                                                                                                                   ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|always5~2                                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_la_write~0                                                                                                                                                                ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_wstrb~5                                                                                                                                                                   ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_wstrb~7                                                                                                                                                                   ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|mem_wstrb~9                                                                                                                                                                   ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|always16~0                                                                                                                                                                    ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|cpuregs~1938                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|Selector431~1                                                                                                                                                                 ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|pcpi_timeout_counter[3]~0                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|pcpi_timeout_counter[2]~1                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|pcpi_timeout_counter[1]~2                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|pcpi_timeout_counter[0]~3                                                                                                                                                     ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|latched_rd~0                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|latched_rd[4]~1                                                                                                                                                               ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|latched_rd~2                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|latched_rd~3                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|latched_rd~4                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|cpuregs~1982                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|picorv32:cpu|is_compare~0                                                                                                                                                                  ; 1                 ; 0       ;
;      - picosoc_min:soc|VGA:VGA_pll|VGA_video_pll_0:video_pll_0|VGA_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                         ; 0                 ; 0       ;
;      - picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_pll_0:audio_pll_0|audio_system_audio_pll_0_audio_pll:audio_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL  ; 1                 ; 0       ;
;      - picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll|memory_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL           ; 1                 ; 0       ;
;      - KEY[0]~inputCLKENA0                                                                                                                                                                                        ; 1                 ; 0       ;
; CLOCK_50                                                                                                                                                                                                          ;                   ;         ;
; KEY[1]                                                                                                                                                                                                            ;                   ;         ;
;      - picosoc_min:soc|input_audio:input_io|key1_sync[0]~0                                                                                                                                                        ; 0                 ; 0       ;
; KEY[3]                                                                                                                                                                                                            ;                   ;         ;
;      - picosoc_min:soc|game_top:game|key1_sync[0]~0                                                                                                                                                               ; 0                 ; 0       ;
; AUD_ADCDAT                                                                                                                                                                                                        ;                   ;         ;
;      - picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[0]~feeder                            ; 1                 ; 0       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_AF14                   ; 7453    ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                     ; PIN_AA14                   ; 4968    ; Async. clear                            ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                     ; PIN_AA14                   ; 303     ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 323     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 24      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|VGA:VGA_pll|VGA_video_pll_0:video_pll_0|VGA_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                         ; PLLOUTPUTCOUNTER_X0_Y5_N1  ; 365     ; Clock                                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; picosoc_min:soc|char_y_reg[9]~0                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y27_N24       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|game_status_reg~0                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y27_N9        ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|game_top:game|LessThan7~8                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X6_Y38_N54        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|Equal0~3                                                                                                                                                                                                                                                                                             ; LABCELL_X33_Y33_N48        ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|LessThan11~1                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y33_N57        ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|LessThan9~1                                                                                                                                                                                                                                                                                          ; LABCELL_X30_Y33_N30        ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|mVGA_R~0                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y33_N12        ; 24      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|oRequest                                                                                                                                                                                                                                                                                             ; FF_X30_Y33_N44             ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                               ; FF_X29_Y28_N37             ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|always1~0                                                                                                                                                                                                                                                                                                             ; LABCELL_X53_Y9_N45         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|altsyncram:mem_rtl_0|altsyncram_egn1:auto_generated|decode_dla:decode2|w_anode1063w[3]~0                                                                                                                                                           ; LABCELL_X33_Y63_N18        ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|altsyncram:mem_rtl_0|altsyncram_egn1:auto_generated|decode_dla:decode2|w_anode1080w[3]~0                                                                                                                                                           ; LABCELL_X33_Y63_N3         ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|altsyncram:mem_rtl_0|altsyncram_egn1:auto_generated|decode_dla:decode2|w_anode1090w[3]~0                                                                                                                                                           ; LABCELL_X33_Y63_N36        ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|altsyncram:mem_rtl_0|altsyncram_egn1:auto_generated|decode_dla:decode2|w_anode1100w[3]~0                                                                                                                                                           ; LABCELL_X33_Y63_N33        ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|altsyncram:mem_rtl_0|altsyncram_egn1:auto_generated|decode_dla:decode2|w_anode1110w[3]~0                                                                                                                                                           ; LABCELL_X33_Y63_N0         ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|altsyncram:mem_rtl_0|altsyncram_egn1:auto_generated|decode_dla:decode2|w_anode1120w[3]~0                                                                                                                                                           ; LABCELL_X33_Y63_N42        ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|altsyncram:mem_rtl_0|altsyncram_egn1:auto_generated|decode_dla:decode2|w_anode1130w[3]~0                                                                                                                                                           ; LABCELL_X33_Y63_N45        ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|altsyncram:mem_rtl_0|altsyncram_egn1:auto_generated|decode_dla:decode2|w_anode1140w[3]~0                                                                                                                                                           ; LABCELL_X33_Y63_N12        ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|internal_out_valid                                                                                                                                                                                                                                 ; FF_X31_Y61_N20             ; 36      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|write                                                                                                                                                                                                                                              ; LABCELL_X33_Y63_N24        ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|write~0                                                                                                                                                                                                                                               ; LABCELL_X36_Y68_N54        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                             ; FF_X33_Y63_N11             ; 52      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                 ; FF_X36_Y68_N26             ; 325     ; Async. clear, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                ; LABCELL_X35_Y68_N27        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                    ; LABCELL_X40_Y67_N0         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|rd_ptr_lsb~1                                                                           ; LABCELL_X35_Y68_N0         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|usedw_will_be_1~0                                                                      ; LABCELL_X36_Y68_N27        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                               ; LABCELL_X33_Y68_N21        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                   ; MLABCELL_X39_Y67_N54       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|rd_ptr_lsb~1                                                                          ; LABCELL_X33_Y68_N27        ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|usedw_will_be_1~0                                                                     ; LABCELL_X37_Y71_N51        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~0                                                                                                                                                                                                 ; LABCELL_X36_Y69_N48        ; 14      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~2                                                                                                                                                                                                 ; LABCELL_X36_Y69_N42        ; 14      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[2]~0                                                                                                                                                                                 ; LABCELL_X36_Y69_N0         ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                 ; LABCELL_X33_Y68_N15        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                ; LABCELL_X31_Y71_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                    ; MLABCELL_X39_Y71_N51       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|rd_ptr_lsb~1                                                                           ; LABCELL_X33_Y71_N36        ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|usedw_will_be_1~1                                                                      ; LABCELL_X33_Y71_N54        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~0                                                                                                                                                                                                   ; LABCELL_X36_Y71_N42        ; 14      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[14]~1                                                                                                                                                                                 ; LABCELL_X30_Y71_N15        ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[14]~2                                                                                                                                                                                 ; LABCELL_X30_Y71_N18        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg~4                                                                                                                                                                                     ; LABCELL_X33_Y68_N54        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[3]~0                                                                                                                                                         ; LABCELL_X30_Y69_N3         ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_1_INITIALIZE                                                                                                                       ; FF_X30_Y69_N56             ; 37      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|serial_data~2                                                                                                                                              ; LABCELL_X30_Y70_N39        ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask[1]~1                                                                                                                                         ; LABCELL_X30_Y70_N18        ; 57      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_pll_0:audio_pll_0|audio_system_audio_pll_0_audio_pll:audio_pll|altera_pll:altera_pll_i|locked_wire[0]                                                                                                                                                                  ; FRACTIONALPLL_X0_Y32_N0    ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|input_audio:input_io|output_valid                                                                                                                                                                                                                                                                                                          ; FF_X56_Y9_N26              ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst0|RAM_onchip_memory2_0:onchip_memory2_0|wren~2                                                                                                                                                                                                                                                      ; MLABCELL_X52_Y11_N3        ; 4       ; Read enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst1|RAM_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                      ; MLABCELL_X52_Y11_N54       ; 4       ; Read enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst2|RAM_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                      ; MLABCELL_X52_Y11_N0        ; 4       ; Read enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst3|RAM_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                      ; LABCELL_X50_Y8_N36         ; 4       ; Read enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|always0~0                                                                                                                                                                                                                                                  ; LABCELL_X62_Y5_N27         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[20]~0                                                                                                                                                                                                                                       ; LABCELL_X62_Y5_N18         ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[6]~0                                                                                                                                                                                                                                      ; LABCELL_X62_Y5_N0          ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                ; FF_X31_Y3_N47              ; 253     ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|write                                                                                                                                                                        ; LABCELL_X40_Y4_N18         ; 6       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[6]~3                                                                                                                                                                  ; MLABCELL_X39_Y5_N54        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|memory_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]~0                                                                                                                                                   ; MLABCELL_X34_Y5_N45        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|memory_mm_interconnect_0_rsp_demux:rsp_demux|src0_valid                                                                                                                                                                                       ; LABCELL_X53_Y8_N12         ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|WideOr16~0                                                                                                                                                                                                                          ; LABCELL_X29_Y4_N45         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|WideOr17~0                                                                                                                                                                                                                          ; LABCELL_X33_Y1_N24         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|active_rnw~0                                                                                                                                                                                                                        ; LABCELL_X31_Y3_N36         ; 45      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|f_select                                                                                                                                                                                                                            ; LABCELL_X31_Y4_N30         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]~1                                                                                                                                                                                                                         ; LABCELL_X31_Y2_N27         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_state.000010000                                                                                                                                                                                                                   ; FF_X30_Y3_N55              ; 26      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                                                                                                                                   ; FF_X31_Y2_N44              ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|memory_new_sdram_controller_0_input_efifo_module:the_memory_new_sdram_controller_0_input_efifo_module|entry_0[6]~0                                                                                                                  ; MLABCELL_X34_Y5_N9         ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|memory_new_sdram_controller_0_input_efifo_module:the_memory_new_sdram_controller_0_input_efifo_module|entry_1[0]~0                                                                                                                  ; MLABCELL_X34_Y5_N6         ; 41      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                  ; DDIOOECELL_X24_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                     ; DDIOOECELL_X26_Y0_N96      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                    ; DDIOOECELL_X30_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                    ; DDIOOECELL_X18_Y0_N96      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                    ; DDIOOECELL_X32_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                    ; DDIOOECELL_X32_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                    ; DDIOOECELL_X26_Y0_N79      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                    ; DDIOOECELL_X24_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                     ; DDIOOECELL_X28_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                     ; DDIOOECELL_X28_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                     ; DDIOOECELL_X30_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                     ; DDIOOECELL_X18_Y0_N79      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                     ; DDIOOECELL_X34_Y0_N62      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                     ; DDIOOECELL_X34_Y0_N45      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                     ; DDIOOECELL_X34_Y0_N79      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                     ; DDIOOECELL_X34_Y0_N96      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll|memory_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                           ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 383     ; Clock                                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; picosoc_min:soc|obstacle_height_bottom_reg[9]~0                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y27_N15       ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|obstacle_height_top_reg[9]~0                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y27_N36       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|obstacle_x_reg[9]~0                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X34_Y27_N42       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                               ; FF_X11_Y3_N5               ; 69      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:output_fifo_out_csr_agent|m0_read~1                                                                                                                                                                                                             ; LABCELL_X11_Y1_N30         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:output_jtag_master_master_limiter|save_dest_id~0                                                                                                                                                                                            ; LABCELL_X11_Y1_N0          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|always24~1                                                                                                                                                                                                        ; LABCELL_X10_Y1_N21         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|always25~0                                                                                                                                                                                                        ; LABCELL_X10_Y1_N18         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|always26~0                                                                                                                                                                                                        ; LABCELL_X10_Y1_N39         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|dffpipe_3dc:rdaclr|dffe11a[0]                                                                                  ; FF_X8_Y3_N41               ; 34      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|dffpipe_3dc:wraclr|dffe11a[0]                                                                                  ; FF_X7_Y3_N41               ; 37      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|valid_rdreq                                                                                                    ; LABCELL_X9_Y3_N12          ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|valid_wrreq                                                                                                    ; LABCELL_X4_Y3_N51          ; 11      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[15]~2                                                                                                                                                                                           ; LABCELL_X10_Y3_N21         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[22]~3                                                                                                                                                                                           ; LABCELL_X11_Y3_N21         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[31]~4                                                                                                                                                                                           ; LABCELL_X10_Y3_N0          ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[4]~5                                                                                                                                                                                            ; LABCELL_X11_Y3_N57         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                                                               ; MLABCELL_X8_Y5_N39         ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[0]~0                                                                                                                                                                                            ; LABCELL_X9_Y5_N54          ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[10]~1                                                                                                                                                                                           ; LABCELL_X9_Y5_N45          ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]~2                                                                                                                                                                                       ; LABCELL_X12_Y3_N0          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[0]~3                                                                                                                                                                                           ; LABCELL_X12_Y3_N51         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~0                                                                                                                                                                                              ; LABCELL_X9_Y5_N15          ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR1                                                                                                                                                                                         ; FF_X9_Y5_N50               ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR2                                                                                                                                                                                         ; FF_X8_Y5_N5                ; 14      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR3                                                                                                                                                                                         ; FF_X8_Y5_N11               ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                                                                    ; FF_X11_Y4_N38              ; 36      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[15]~1                                                                                                                                                                                         ; LABCELL_X13_Y4_N42         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[23]~2                                                                                                                                                                                         ; LABCELL_X13_Y4_N36         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[31]~3                                                                                                                                                                                         ; LABCELL_X12_Y5_N24         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[5]~0                                                                                                                                                                                          ; LABCELL_X13_Y4_N45         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|internal_out_ready                                                                                                                                                                                                                           ; LABCELL_X12_Y2_N39         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|write                                                                                                                                                                                                                                        ; LABCELL_X11_Y5_N27         ; 10      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_bytes_to_packets:b2p|always2~0                                                                                                                                                                                                                         ; LABCELL_X12_Y2_N57         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_bytes_to_packets:b2p|out_channel[0]~0                                                                                                                                                                                                                  ; LABCELL_X12_Y2_N12         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0                                                        ; FF_X7_Y2_N11               ; 19      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0~0                                                      ; LABCELL_X7_Y2_N3           ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|out_data_taken                                                                                           ; LABCELL_X7_Y2_N42          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|take_in_data                                                                                             ; LABCELL_X9_Y4_N27          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|sync_control_signal~0                                              ; MLABCELL_X8_Y6_N6          ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                                                                       ; MLABCELL_X6_Y2_N12         ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal21~0                                                                                                       ; MLABCELL_X6_Y2_N0          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter|always0~1                                                          ; LABCELL_X7_Y2_N39          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid                                                            ; MLABCELL_X8_Y2_N54         ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[6]                                                ; FF_X4_Y6_N4                ; 1       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[7]~1                                                                                         ; MLABCELL_X6_Y1_N45         ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter~0                                                                                            ; MLABCELL_X6_Y4_N57         ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sense_reset_n                                                                                             ; FF_X6_Y2_N43               ; 8       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~1                                                                                                 ; MLABCELL_X6_Y4_N45         ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[0]~7                                                                                                ; LABCELL_X7_Y4_N48          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]~1                                                                                                   ; MLABCELL_X6_Y2_N39         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]~2                                                                                                    ; MLABCELL_X6_Y4_N36         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[4]~1                                                                                                  ; MLABCELL_X3_Y5_N48         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]~1                                                                                      ; MLABCELL_X3_Y5_N42         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~1                                                                                     ; MLABCELL_X3_Y5_N18         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]~0                                                                                     ; MLABCELL_X3_Y1_N51         ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_valid                                                                                         ; FF_X3_Y1_N50               ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[7]~0                                                                                                     ; MLABCELL_X6_Y2_N24         ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~1                                                                                         ; MLABCELL_X3_Y5_N0          ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~2                                                                                         ; LABCELL_X7_Y4_N6           ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~1                                                                                      ; LABCELL_X4_Y5_N36          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length[3]~0                                                                                                ; MLABCELL_X3_Y5_N54         ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~0                                                                                   ; LABCELL_X2_Y4_N36          ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[14]~11                                                                                 ; MLABCELL_X3_Y1_N33         ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~1                                                                       ; LABCELL_X2_Y5_N57          ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~3                                                                       ; LABCELL_X4_Y1_N15          ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~1                                                                                     ; MLABCELL_X3_Y1_N9          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~0                                                                                          ; LABCELL_X2_Y5_N3           ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_valid~0                                                                                              ; MLABCELL_X3_Y1_N27         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                                                                         ; FF_X2_Y6_N8                ; 43      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_packets_to_bytes:p2b|in_ready~3                                                                                                                                                                                                                        ; LABCELL_X9_Y4_N51          ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_packets_to_bytes:p2b|sent_channel                                                                                                                                                                                                                      ; FF_X9_Y6_N41               ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_packets_to_bytes:p2b|sent_eop~1                                                                                                                                                                                                                        ; LABCELL_X9_Y6_N54          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_st_packets_to_bytes:p2b|sent_sop~1                                                                                                                                                                                                                        ; LABCELL_X9_Y6_N27          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                               ; FF_X15_Y4_N50              ; 259     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|alu_out_q[5]~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y14_N45        ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|always15~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X63_Y17_N3         ; 992     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|always9~0                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X65_Y10_N36       ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|always9~1                                                                                                                                                                                                                                                                                                                     ; LABCELL_X66_Y11_N27        ; 92      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpu_state.cpu_state_ld_rs2                                                                                                                                                                                                                                                                                                    ; FF_X67_Y11_N44             ; 60      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1932                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N24        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1933                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N54        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1934                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N0         ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1938                                                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y20_N42        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1939                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N27        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1940                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N3         ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1941                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N6         ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1942                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N57        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1943                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N51        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1944                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N9         ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1945                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N18        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1946                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N12        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1947                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N48        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1948                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N30        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1949                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N21        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1950                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N36        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1951                                                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y21_N48        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1952                                                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y21_N6         ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1953                                                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y21_N0         ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1980                                                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y20_N36        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1981                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N42        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1982                                                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y20_N36        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1983                                                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y21_N42        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1984                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N33        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1985                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N45        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1986                                                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y20_N21        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1987                                                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y20_N51        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1988                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N15        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1989                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N39        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1990                                                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y20_N18        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|cpuregs~1991                                                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y20_N15        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|instr_bgeu~1                                                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y11_N57        ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|latched_rd[4]~1                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y20_N9         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|mem_addr[31]~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X67_Y9_N6          ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|mem_state[1]~5                                                                                                                                                                                                                                                                                                                ; LABCELL_X66_Y9_N33         ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|mem_wordsize.00                                                                                                                                                                                                                                                                                                               ; FF_X72_Y13_N26             ; 21      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|mem_wordsize.10                                                                                                                                                                                                                                                                                                               ; FF_X66_Y13_N8              ; 23      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|mem_wstrb[3]~3                                                                                                                                                                                                                                                                                                                ; LABCELL_X67_Y9_N42         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|reg_op1[19]~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X73_Y14_N27        ; 30      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|reg_op1[30]~1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X73_Y14_N18        ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|reg_op2[11]~0                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X72_Y16_N27       ; 27      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|reg_op2[31]~1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y17_N36        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|reg_out[24]~136                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y11_N39       ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|picorv32:cpu|reg_pc[10]~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y11_N54        ; 125     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|rom_sel                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X67_Y9_N12         ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|score_reg[15]~0                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y27_N33       ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|alu_result[115]~23                                                                                                                                                                                                                                                                                                     ; MLABCELL_X21_Y5_N54        ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|alu_result[127]~14                                                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y9_N54         ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|alu_result[24]~43                                                                                                                                                                                                                                                                                                      ; MLABCELL_X34_Y10_N51       ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|alu_result[54]~32                                                                                                                                                                                                                                                                                                      ; MLABCELL_X25_Y8_N45        ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|alu_result[84]~13                                                                                                                                                                                                                                                                                                      ; LABCELL_X51_Y11_N48        ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|is_vld                                                                                                                                                                                                                                                                                                                 ; FF_X59_Y9_N23              ; 137     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|is_vredsum                                                                                                                                                                                                                                                                                                             ; FF_X52_Y7_N47              ; 74      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|mem_addr[9]~0                                                                                                                                                                                                                                                                                                          ; MLABCELL_X59_Y9_N42        ; 138     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|mem_read_data[121]~0                                                                                                                                                                                                                                                                                                   ; MLABCELL_X65_Y10_N9        ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|state.DECODE                                                                                                                                                                                                                                                                                                           ; FF_X59_Y9_N11              ; 48      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|state.WRITEBACK                                                                                                                                                                                                                                                                                                        ; FF_X59_Y9_N32              ; 138     ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[0][127]~24                                                                                                                                                                                                                                                                                            ; MLABCELL_X52_Y20_N54       ; 133     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[10][127]~18                                                                                                                                                                                                                                                                                           ; LABCELL_X56_Y22_N9         ; 132     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[11][127]~19                                                                                                                                                                                                                                                                                           ; LABCELL_X55_Y17_N18        ; 131     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[12][127]~20                                                                                                                                                                                                                                                                                           ; LABCELL_X56_Y22_N57        ; 137     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[13][96]~21                                                                                                                                                                                                                                                                                            ; MLABCELL_X52_Y20_N48       ; 140     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[14][127]~22                                                                                                                                                                                                                                                                                           ; LABCELL_X56_Y22_N24        ; 130     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[15][127]~23                                                                                                                                                                                                                                                                                           ; LABCELL_X55_Y17_N24        ; 130     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[16][127]~0                                                                                                                                                                                                                                                                                            ; LABCELL_X55_Y17_N0         ; 131     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[17][127]~4                                                                                                                                                                                                                                                                                            ; LABCELL_X55_Y17_N33        ; 130     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[18][127]~8                                                                                                                                                                                                                                                                                            ; LABCELL_X55_Y17_N27        ; 133     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[19][127]~12                                                                                                                                                                                                                                                                                           ; LABCELL_X55_Y17_N15        ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[1][127]~25                                                                                                                                                                                                                                                                                            ; LABCELL_X56_Y22_N54        ; 134     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[20][127]~1                                                                                                                                                                                                                                                                                            ; LABCELL_X55_Y17_N30        ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[21][127]~5                                                                                                                                                                                                                                                                                            ; LABCELL_X55_Y17_N3         ; 129     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[22][127]~9                                                                                                                                                                                                                                                                                            ; LABCELL_X55_Y17_N6         ; 137     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[23][127]~13                                                                                                                                                                                                                                                                                           ; LABCELL_X56_Y22_N42        ; 130     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[24][127]~2                                                                                                                                                                                                                                                                                            ; LABCELL_X56_Y22_N36        ; 133     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[25][127]~6                                                                                                                                                                                                                                                                                            ; LABCELL_X56_Y22_N12        ; 133     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[26][127]~10                                                                                                                                                                                                                                                                                           ; LABCELL_X56_Y22_N3         ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[27][127]~14                                                                                                                                                                                                                                                                                           ; LABCELL_X56_Y22_N18        ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[28][127]~3                                                                                                                                                                                                                                                                                            ; LABCELL_X56_Y22_N15        ; 133     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[29][127]~7                                                                                                                                                                                                                                                                                            ; LABCELL_X56_Y22_N33        ; 131     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[2][127]~26                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y23_N15        ; 130     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[30][127]~11                                                                                                                                                                                                                                                                                           ; LABCELL_X56_Y22_N21        ; 129     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[31][0]~15                                                                                                                                                                                                                                                                                             ; LABCELL_X56_Y22_N48        ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[3][127]~27                                                                                                                                                                                                                                                                                            ; LABCELL_X55_Y17_N54        ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[4][127]~28                                                                                                                                                                                                                                                                                            ; MLABCELL_X52_Y20_N3        ; 136     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[5][127]~29                                                                                                                                                                                                                                                                                            ; LABCELL_X55_Y17_N9         ; 131     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[6][127]~30                                                                                                                                                                                                                                                                                            ; MLABCELL_X52_Y17_N3        ; 129     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[7][127]~31                                                                                                                                                                                                                                                                                            ; LABCELL_X55_Y22_N57        ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[8][127]~16                                                                                                                                                                                                                                                                                            ; LABCELL_X56_Y22_N0         ; 131     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|vregfile:rf|regs[9][127]~17                                                                                                                                                                                                                                                                                            ; LABCELL_X55_Y17_N57        ; 132     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y3_N14               ; 13      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                      ; LABCELL_X1_Y3_N57          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; LABCELL_X1_Y2_N9           ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X2_Y3_N42          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X1_Y2_N45          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~1                             ; LABCELL_X2_Y3_N27          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~1              ; LABCELL_X1_Y3_N39          ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~1      ; LABCELL_X2_Y3_N30          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X1_Y3_N36          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y1_N23               ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X1_Y2_N8                ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X1_Y1_N24          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X1_Y1_N50               ; 73      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X1_Y3_N24          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                      ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                  ; PIN_AF14                   ; 7453    ; Global Clock         ; GCLK4            ; --                        ;
; KEY[0]                                                                                                                                                                                    ; PIN_AA14                   ; 4968    ; Global Clock         ; GCLK3            ; --                        ;
; picosoc_min:soc|VGA:VGA_pll|VGA_video_pll_0:video_pll_0|VGA_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|outclk_wire[1]                                                        ; PLLOUTPUTCOUNTER_X0_Y5_N1  ; 365     ; Global Clock         ; GCLK6            ; --                        ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_pll_0:audio_pll_0|audio_system_audio_pll_0_audio_pll:audio_pll|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y33_N1 ; 1       ; Global Clock         ; GCLK2            ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll|memory_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]          ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 383     ; Global Clock         ; GCLK7            ; --                        ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll|memory_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[1]          ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 1       ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                ;
+------------------------------------------------------+---------+
; Name                                                 ; Fan-Out ;
+------------------------------------------------------+---------+
; ~GND                                                 ; 3980    ;
; picosoc_min:soc|picorv32:cpu|always15~0              ; 992     ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs2[1]           ; 640     ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs2[2]           ; 640     ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs2[3]           ; 640     ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs1[1]~DUPLICATE ; 637     ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs1[3]~DUPLICATE ; 637     ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs1[0]~DUPLICATE ; 618     ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs1[2]~DUPLICATE ; 616     ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|rs2[0]~DUPLICATE ; 543     ;
+------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                                                       ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; picosoc_min:soc|ROM:rom_inst|ROM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_3ar1:auto_generated|ALTSYNCRAM                                                                                                                                                                  ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768   ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; C:/Users/rohan/development/capstone/ECE554CPU_WORKING/working_code.mif                    ; M10K_X69_Y12_N0, M10K_X58_Y13_N0, M10K_X69_Y13_N0, M10K_X69_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; picosoc_min:soc|game_top:game|background_data:u_image_data2|background_data_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_74p1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Single Port      ; Single Clock ; 307200       ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2457600 ; 307200                      ; 6                           ; --                          ; --                          ; 1843200             ; 225         ; 0     ; C:/Users/rohan/development/capstone/ECE554CPU_WORKING/background_data.mif                 ; M10K_X26_Y26_N0, M10K_X14_Y19_N0, M10K_X38_Y43_N0, M10K_X26_Y18_N0, M10K_X69_Y18_N0, M10K_X41_Y47_N0, M10K_X49_Y34_N0, M10K_X49_Y33_N0, M10K_X14_Y23_N0, M10K_X26_Y24_N0, M10K_X14_Y25_N0, M10K_X5_Y35_N0, M10K_X38_Y26_N0, M10K_X49_Y16_N0, M10K_X5_Y5_N0, M10K_X69_Y21_N0, M10K_X41_Y48_N0, M10K_X38_Y38_N0, M10K_X49_Y46_N0, M10K_X69_Y34_N0, M10K_X49_Y53_N0, M10K_X5_Y54_N0, M10K_X38_Y46_N0, M10K_X38_Y44_N0, M10K_X5_Y9_N0, M10K_X26_Y32_N0, M10K_X14_Y51_N0, M10K_X14_Y47_N0, M10K_X69_Y36_N0, M10K_X69_Y9_N0, M10K_X49_Y43_N0, M10K_X49_Y31_N0, M10K_X5_Y40_N0, M10K_X14_Y30_N0, M10K_X49_Y45_N0, M10K_X58_Y31_N0, M10K_X14_Y33_N0, M10K_X76_Y31_N0, M10K_X14_Y24_N0, M10K_X26_Y27_N0, M10K_X41_Y22_N0, M10K_X38_Y11_N0, M10K_X58_Y33_N0, M10K_X26_Y33_N0, M10K_X69_Y8_N0, M10K_X38_Y37_N0, M10K_X49_Y22_N0, M10K_X69_Y28_N0, M10K_X41_Y21_N0, M10K_X41_Y18_N0, M10K_X41_Y32_N0, M10K_X5_Y14_N0, M10K_X26_Y43_N0, M10K_X41_Y41_N0, M10K_X14_Y48_N0, M10K_X49_Y36_N0, M10K_X41_Y38_N0, M10K_X5_Y50_N0, M10K_X41_Y17_N0, M10K_X26_Y25_N0, M10K_X41_Y29_N0, M10K_X38_Y17_N0, M10K_X14_Y37_N0, M10K_X26_Y41_N0, M10K_X38_Y32_N0, M10K_X14_Y38_N0, M10K_X49_Y41_N0, M10K_X69_Y29_N0, M10K_X69_Y19_N0, M10K_X76_Y17_N0, M10K_X38_Y18_N0, M10K_X49_Y44_N0, M10K_X5_Y33_N0, M10K_X14_Y44_N0, M10K_X41_Y37_N0, M10K_X41_Y16_N0, M10K_X49_Y14_N0, M10K_X41_Y14_N0, M10K_X49_Y24_N0, M10K_X38_Y14_N0, M10K_X69_Y16_N0, M10K_X49_Y8_N0, M10K_X76_Y21_N0, M10K_X38_Y24_N0, M10K_X41_Y28_N0, M10K_X41_Y20_N0, M10K_X38_Y20_N0, M10K_X14_Y16_N0, M10K_X26_Y42_N0, M10K_X38_Y12_N0, M10K_X76_Y22_N0, M10K_X41_Y15_N0, M10K_X58_Y35_N0, M10K_X38_Y19_N0, M10K_X41_Y43_N0, M10K_X41_Y24_N0, M10K_X76_Y29_N0, M10K_X14_Y35_N0, M10K_X38_Y25_N0, M10K_X41_Y33_N0, M10K_X14_Y39_N0, M10K_X41_Y46_N0, M10K_X38_Y33_N0, M10K_X76_Y30_N0, M10K_X76_Y33_N0, M10K_X58_Y34_N0, M10K_X26_Y19_N0, M10K_X58_Y26_N0, M10K_X76_Y13_N0, M10K_X49_Y23_N0, M10K_X49_Y6_N0, M10K_X38_Y29_N0, M10K_X5_Y36_N0, M10K_X5_Y38_N0, M10K_X26_Y44_N0, M10K_X14_Y45_N0, M10K_X14_Y40_N0, M10K_X26_Y36_N0, M10K_X38_Y49_N0, M10K_X14_Y36_N0, M10K_X38_Y40_N0, M10K_X49_Y30_N0, M10K_X5_Y48_N0, M10K_X26_Y47_N0, M10K_X26_Y40_N0, M10K_X26_Y14_N0, M10K_X26_Y48_N0, M10K_X26_Y45_N0, M10K_X26_Y38_N0, M10K_X49_Y28_N0, M10K_X14_Y26_N0, M10K_X26_Y28_N0, M10K_X58_Y32_N0, M10K_X38_Y23_N0, M10K_X14_Y20_N0, M10K_X38_Y10_N0, M10K_X38_Y30_N0, M10K_X26_Y46_N0, M10K_X76_Y36_N0, M10K_X38_Y39_N0, M10K_X41_Y27_N0, M10K_X49_Y25_N0, M10K_X38_Y28_N0, M10K_X49_Y50_N0, M10K_X58_Y30_N0, M10K_X5_Y34_N0, M10K_X76_Y20_N0, M10K_X49_Y32_N0, M10K_X41_Y34_N0, M10K_X26_Y17_N0, M10K_X14_Y8_N0, M10K_X26_Y39_N0, M10K_X38_Y36_N0, M10K_X41_Y51_N0, M10K_X76_Y24_N0, M10K_X5_Y32_N0, M10K_X41_Y40_N0, M10K_X38_Y27_N0, M10K_X38_Y48_N0, M10K_X14_Y46_N0, M10K_X69_Y32_N0, M10K_X26_Y34_N0, M10K_X38_Y41_N0, M10K_X26_Y22_N0, M10K_X26_Y35_N0, M10K_X14_Y42_N0, M10K_X41_Y30_N0, M10K_X38_Y47_N0, M10K_X14_Y28_N0, M10K_X38_Y16_N0, M10K_X26_Y16_N0, M10K_X41_Y44_N0, M10K_X69_Y20_N0, M10K_X41_Y26_N0, M10K_X14_Y22_N0, M10K_X14_Y32_N0, M10K_X49_Y29_N0, M10K_X14_Y27_N0, M10K_X76_Y34_N0, M10K_X58_Y21_N0, M10K_X69_Y10_N0, M10K_X58_Y6_N0, M10K_X49_Y27_N0, M10K_X26_Y15_N0, M10K_X26_Y21_N0, M10K_X26_Y5_N0, M10K_X69_Y27_N0, M10K_X41_Y42_N0, M10K_X49_Y20_N0, M10K_X69_Y25_N0, M10K_X14_Y21_N0, M10K_X49_Y26_N0, M10K_X14_Y31_N0, M10K_X69_Y22_N0, M10K_X58_Y22_N0, M10K_X69_Y6_N0, M10K_X58_Y7_N0, M10K_X76_Y25_N0, M10K_X5_Y49_N0, M10K_X69_Y30_N0, M10K_X69_Y33_N0, M10K_X69_Y24_N0, M10K_X49_Y18_N0, M10K_X49_Y19_N0, M10K_X69_Y26_N0, M10K_X49_Y38_N0, M10K_X14_Y9_N0, M10K_X69_Y31_N0, M10K_X26_Y31_N0, M10K_X58_Y28_N0, M10K_X58_Y24_N0, M10K_X69_Y23_N0, M10K_X58_Y29_N0, M10K_X38_Y21_N0, M10K_X14_Y41_N0, M10K_X41_Y13_N0, M10K_X58_Y23_N0, M10K_X58_Y27_N0, M10K_X49_Y7_N0, M10K_X69_Y7_N0, M10K_X58_Y25_N0, M10K_X5_Y39_N0, M10K_X49_Y47_N0, M10K_X26_Y29_N0, M10K_X14_Y34_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; picosoc_min:soc|game_top:game|background_index:u_palette_data2|background_index_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_qfr1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Single Port      ; Single Clock ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048    ; 64                          ; 24                          ; --                          ; --                          ; 1536                ; 1           ; 0     ; C:/Users/rohan/development/capstone/ECE554CPU_WORKING/background_index.mif                ; M10K_X14_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Grounded Input Enables                 ;
; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mbq1:auto_generated|ALTSYNCRAM                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 1024         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 1024                        ; 6                           ; --                          ; --                          ; 6144                ; 1           ; 0     ; C:/Users/rohan/development/capstone/ECE554CPU_WORKING/python_scripts/cheesehat_data.mif   ; M10K_X38_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_1:onchip_memory2_1|altsyncram:the_altsyncram|altsyncram_1ns1:auto_generated|ALTSYNCRAM                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048    ; 64                          ; 24                          ; --                          ; --                          ; 1536                ; 1           ; 0     ; C:/Users/rohan/development/capstone/ECE554CPU_WORKING/python_scripts/cheesehat_pal.mif    ; M10K_X38_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Grounded Input Enables                 ;
; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ALTSYNCRAM                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 1024         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 1024                        ; 1                           ; --                          ; --                          ; 1024                ; 1           ; 0     ; C:/Users/rohan/development/capstone/ECE554CPU_WORKING/python_scripts/cheesehat_mask.mif   ; M10K_X38_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; picosoc_min:soc|game_top:game|data_mem_1:u_image_data|data_mem_1_image:image|altsyncram:the_altsyncram|altsyncram_3jq1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 1024         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 1024                        ; 6                           ; --                          ; --                          ; 6144                ; 1           ; 0     ; C:/Users/rohan/development/capstone/ECE554CPU_WORKING/python_scripts/bucky_nohat_data.mif ; M10K_X41_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; picosoc_min:soc|game_top:game|data_mem_2:u_palette_data|data_mem_2_palette:palette|altsyncram:the_altsyncram|altsyncram_eus1:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO ; Single Port      ; Single Clock ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048    ; 64                          ; 24                          ; --                          ; --                          ; 1536                ; 1           ; 0     ; C:/Users/rohan/development/capstone/ECE554CPU_WORKING/python_scripts/bucky_nohat_pal.mif  ; M10K_X41_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Grounded Input Enables                 ;
; picosoc_min:soc|game_top:game|data_mem_3:u_mask|data_mem_3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ljq1:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 1024         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 1024                        ; 1                           ; --                          ; --                          ; 1024                ; 1           ; 0     ; C:/Users/rohan/development/capstone/ECE554CPU_WORKING/python_scripts/bucky_nohat_mask.mif ; M10K_X41_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; picosoc_min:soc|game_top:game|obstacle:Obstacle_data|obstacle_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_dls1:auto_generated|ALTSYNCRAM                                                                                                                                     ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768   ; 1024                        ; 24                          ; --                          ; --                          ; 24576               ; 3           ; 0     ; C:/Users/rohan/development/capstone/ECE554CPU_WORKING/python_scripts/new_pillar.mif       ; M10K_X49_Y35_N0, M10K_X38_Y34_N0, M10K_X41_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; picosoc_min:soc|game_top:game|obstacle_top:obstacle_top_data|obstacle_top_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_e3t1:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536   ; 2048                        ; 24                          ; --                          ; --                          ; 49152               ; 5           ; 0     ; C:/Users/rohan/development/capstone/ECE554CPU_WORKING/python_scripts/new_pillar_top.mif   ; M10K_X5_Y45_N0, M10K_X5_Y42_N0, M10K_X5_Y43_N0, M10K_X5_Y44_N0, M10K_X5_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_final_fifo|altsyncram:mem_rtl_0|altsyncram_egn1:auto_generated|ALTSYNCRAM                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 65536        ; 16           ; 65536        ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1048576 ; 65536                       ; 16                          ; 65536                       ; 16                          ; 1048576             ; 128         ; 0     ; None                                                                                      ; M10K_X26_Y51_N0, M10K_X38_Y54_N0, M10K_X38_Y53_N0, M10K_X26_Y56_N0, M10K_X26_Y58_N0, M10K_X38_Y52_N0, M10K_X38_Y56_N0, M10K_X26_Y52_N0, M10K_X14_Y69_N0, M10K_X38_Y78_N0, M10K_X14_Y70_N0, M10K_X5_Y73_N0, M10K_X14_Y71_N0, M10K_X5_Y74_N0, M10K_X14_Y73_N0, M10K_X38_Y77_N0, M10K_X26_Y54_N0, M10K_X14_Y63_N0, M10K_X14_Y50_N0, M10K_X38_Y65_N0, M10K_X14_Y55_N0, M10K_X14_Y54_N0, M10K_X14_Y56_N0, M10K_X14_Y53_N0, M10K_X26_Y59_N0, M10K_X26_Y67_N0, M10K_X41_Y59_N0, M10K_X26_Y57_N0, M10K_X38_Y63_N0, M10K_X26_Y60_N0, M10K_X14_Y58_N0, M10K_X38_Y61_N0, M10K_X38_Y66_N0, M10K_X26_Y73_N0, M10K_X26_Y69_N0, M10K_X38_Y69_N0, M10K_X26_Y65_N0, M10K_X26_Y72_N0, M10K_X26_Y66_N0, M10K_X26_Y68_N0, M10K_X41_Y55_N0, M10K_X49_Y63_N0, M10K_X49_Y57_N0, M10K_X38_Y55_N0, M10K_X49_Y60_N0, M10K_X49_Y55_N0, M10K_X41_Y57_N0, M10K_X38_Y60_N0, M10K_X41_Y53_N0, M10K_X41_Y54_N0, M10K_X49_Y56_N0, M10K_X41_Y56_N0, M10K_X49_Y52_N0, M10K_X41_Y52_N0, M10K_X49_Y58_N0, M10K_X49_Y59_N0, M10K_X14_Y64_N0, M10K_X26_Y63_N0, M10K_X26_Y62_N0, M10K_X14_Y67_N0, M10K_X26_Y64_N0, M10K_X41_Y66_N0, M10K_X14_Y65_N0, M10K_X14_Y66_N0, M10K_X41_Y70_N0, M10K_X49_Y74_N0, M10K_X49_Y71_N0, M10K_X38_Y70_N0, M10K_X26_Y75_N0, M10K_X26_Y70_N0, M10K_X41_Y75_N0, M10K_X49_Y69_N0, M10K_X14_Y61_N0, M10K_X14_Y62_N0, M10K_X41_Y50_N0, M10K_X26_Y55_N0, M10K_X38_Y64_N0, M10K_X38_Y51_N0, M10K_X38_Y62_N0, M10K_X41_Y62_N0, M10K_X41_Y63_N0, M10K_X41_Y65_N0, M10K_X38_Y57_N0, M10K_X49_Y62_N0, M10K_X49_Y65_N0, M10K_X41_Y60_N0, M10K_X14_Y59_N0, M10K_X49_Y61_N0, M10K_X41_Y64_N0, M10K_X41_Y61_N0, M10K_X49_Y67_N0, M10K_X38_Y68_N0, M10K_X38_Y58_N0, M10K_X49_Y70_N0, M10K_X49_Y64_N0, M10K_X41_Y58_N0, M10K_X38_Y72_N0, M10K_X14_Y72_N0, M10K_X14_Y74_N0, M10K_X14_Y75_N0, M10K_X26_Y74_N0, M10K_X26_Y76_N0, M10K_X38_Y73_N0, M10K_X26_Y77_N0, M10K_X41_Y73_N0, M10K_X41_Y78_N0, M10K_X41_Y74_N0, M10K_X49_Y73_N0, M10K_X49_Y68_N0, M10K_X41_Y71_N0, M10K_X38_Y75_N0, M10K_X49_Y76_N0, M10K_X41_Y69_N0, M10K_X41_Y72_N0, M10K_X38_Y74_N0, M10K_X41_Y77_N0, M10K_X49_Y66_N0, M10K_X41_Y76_N0, M10K_X49_Y75_N0, M10K_X38_Y76_N0, M10K_X14_Y52_N0, M10K_X26_Y53_N0, M10K_X38_Y59_N0, M10K_X14_Y57_N0, M10K_X5_Y52_N0, M10K_X26_Y61_N0, M10K_X14_Y60_N0, M10K_X14_Y68_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|altera_avalon_sc_fifo:audio_sc_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ALTSYNCRAM                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128     ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1           ; 0     ; None                                                                                      ; M10K_X38_Y67_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|altsyncram_r3i1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1           ; 0     ; None                                                                                      ; M10K_X41_Y67_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|altsyncram_r3i1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1           ; 0     ; None                                                                                      ; M10K_X41_Y68_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|altsyncram_r3i1:FIFOram|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1           ; 0     ; None                                                                                      ; M10K_X26_Y71_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Grounded Input Enables                 ;
; picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_0:audio_0|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_9ba1:auto_generated|a_dpfifo_s2a1:dpfifo|altsyncram_r3i1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1           ; 0     ; None                                                                                      ; M10K_X38_Y71_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst0|RAM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mtm1:auto_generated|ALTSYNCRAM                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768   ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; RAM_onchip_memory2_0.hex                                                                  ; M10K_X49_Y10_N0, M10K_X49_Y12_N0, M10K_X49_Y11_N0, M10K_X58_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst1|RAM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mtm1:auto_generated|ALTSYNCRAM                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768   ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; RAM_onchip_memory2_0.hex                                                                  ; M10K_X58_Y8_N0, M10K_X58_Y12_N0, M10K_X58_Y9_N0, M10K_X58_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst2|RAM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mtm1:auto_generated|ALTSYNCRAM                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768   ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; RAM_onchip_memory2_0.hex                                                                  ; M10K_X58_Y16_N0, M10K_X58_Y14_N0, M10K_X58_Y15_N0, M10K_X49_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; picosoc_min:soc|memory_wrapper:full_memory|RAM:ram_inst3|RAM_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mtm1:auto_generated|ALTSYNCRAM                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768   ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; RAM_onchip_memory2_0.hex                                                                  ; M10K_X41_Y8_N0, M10K_X49_Y9_N0, M10K_X38_Y9_N0, M10K_X41_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128     ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1           ; 0     ; None                                                                                      ; M10K_X41_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_fifo:output_fifo|output_io_output_fifo_dcfifo_with_controls:the_dcfifo_with_controls|output_io_output_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_m282:auto_generated|altsyncram_q5d1:fifo_ram|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; None                                                                                      ; M10K_X5_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage                 ;
; picosoc_min:soc|output_io:out_fifo|output_io_output_jtag_master:output_jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ALTSYNCRAM                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                                      ; M10K_X14_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Independent 9x9                   ; 2           ;
; Two Independent 18x18             ; 4           ;
; Sum of two 18x18                  ; 4           ;
; Total number of DSP blocks        ; 10          ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 6           ;
; Fixed Point Mixed Sign Multiplier ; 8           ;
+-----------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                   ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; picosoc_min:soc|game_top:game|Mult0~8                                  ; Independent 9x9       ; DSP_X32_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; picosoc_min:soc|game_top:game|Mult1~8                                  ; Independent 9x9       ; DSP_X20_Y43_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|valupath:alu_path|Mult0~12         ; Two Independent 18x18 ; DSP_X32_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|valupath:alu_path|Mult1~12         ; Two Independent 18x18 ; DSP_X20_Y10_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|valupath:alu_path|Mult2~12         ; Two Independent 18x18 ; DSP_X32_Y14_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|valupath:alu_path|Mult3~mult_llmac ; Two Independent 18x18 ; DSP_X20_Y6_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|valupath:alu_path|Mult2~405        ; Sum of two 18x18      ; DSP_X32_Y16_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|valupath:alu_path|Mult3~387        ; Sum of two 18x18      ; DSP_X20_Y8_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|valupath:alu_path|Mult1~405        ; Sum of two 18x18      ; DSP_X20_Y12_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|valupath:alu_path|Mult0~405        ; Sum of two 18x18      ; DSP_X32_Y10_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 36,443 / 289,320 ( 13 % ) ;
; C12 interconnects                           ; 956 / 13,420 ( 7 % )      ;
; C2 interconnects                            ; 11,271 / 119,108 ( 9 % )  ;
; C4 interconnects                            ; 7,688 / 56,300 ( 14 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,284 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 6 / 16 ( 38 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 6,504 / 84,580 ( 8 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 1,347 / 12,676 ( 11 % )   ;
; R14/C12 interconnect drivers                ; 1,919 / 20,720 ( 9 % )    ;
; R3 interconnects                            ; 13,937 / 130,992 ( 11 % ) ;
; R6 interconnects                            ; 24,452 / 266,960 ( 9 % )  ;
; Spine clocks                                ; 39 / 360 ( 11 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 146          ; 35           ; 146          ; 0            ; 0            ; 166       ; 146          ; 0            ; 166       ; 166       ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 19           ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 20           ; 131          ; 20           ; 166          ; 166          ; 0         ; 20           ; 166          ; 0         ; 0         ; 166          ; 150          ; 166          ; 166          ; 166          ; 166          ; 150          ; 166          ; 166          ; 166          ; 147          ; 150          ; 166          ; 166          ; 166          ; 166          ; 166          ; 166          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDAT       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                              ; Destination Clock(s)                                                                                                  ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------+
; CLOCK_50                                                                                                     ; soc|VGA_pll|video_pll_0|video_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                              ; 347.3             ;
; altera_reserved_tck                                                                                          ; altera_reserved_tck                                                                                                   ; 295.0             ;
; CLOCK_50,soc|VGA_pll|video_pll_0|video_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk            ; soc|VGA_pll|video_pll_0|video_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                              ; 286.0             ;
; CLOCK_50                                                                                                     ; soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk          ; 231.3             ;
; CLOCK_50                                                                                                     ; CLOCK_50                                                                                                              ; 227.6             ;
; soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk          ; 93.7              ;
; CLOCK_50                                                                                                     ; CLOCK_50,soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 58.1              ;
+--------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                  ; Destination Register                                                                                                                                                                                  ; Delay Added in ns ;
+------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; picosoc_min:soc|char_y_reg[0]                                    ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 7.239             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[12]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[12]                                                                                    ; 6.014             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[14]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[14]                                                                                    ; 5.904             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[13]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[13]                                                                                    ; 5.904             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[22]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[22]                                                                                    ; 5.887             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[16]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[16]                                                                                    ; 5.887             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[20]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[20]                                                                                    ; 5.874             ;
; picosoc_min:soc|vpu_zve32x:pico_vpu|mem_req_valid                ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.848             ;
; picosoc_min:soc|char_y_reg[1]                                    ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.594             ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[11] ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.594             ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[10] ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.594             ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[9]  ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.594             ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[12] ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.594             ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[8]  ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.594             ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[7]  ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.594             ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[5]  ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.594             ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[6]  ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.594             ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[4]  ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.594             ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[3]  ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.594             ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[2]  ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.594             ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[1]  ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.594             ;
; picosoc_min:soc|game_top:game|VGA_Controller:vga_inst|V_Cont[0]  ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.594             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[4]                         ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.576             ;
; picosoc_min:soc|picorv32:cpu|mem_instr                           ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.541             ;
; picosoc_min:soc|picorv32:cpu|mem_valid                           ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.532             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[15]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[15]                                                                                    ; 5.474             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[7]                         ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[7]                                                                                     ; 5.474             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[3]                         ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.438             ;
; picosoc_min:soc|game_status_reg                                  ; picosoc_min:soc|game_top:game|freeze_game                                                                                                                                                             ; 5.418             ;
; picosoc_min:soc|char_y_reg[2]                                    ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.398             ;
; picosoc_min:soc|picorv32:cpu|mem_wstrb[2]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.392             ;
; picosoc_min:soc|picorv32:cpu|mem_wstrb[1]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.384             ;
; picosoc_min:soc|picorv32:cpu|mem_wstrb[0]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.364             ;
; picosoc_min:soc|picorv32:cpu|mem_wstrb[3]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.326             ;
; picosoc_min:soc|char_y_reg[4]                                    ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.321             ;
; picosoc_min:soc|char_y_reg[3]                                    ; picosoc_min:soc|game_top:game|cheesehat_sprite:cheese_hat|cheesehat_sprite_onchip_memory2_2:onchip_memory2_2|altsyncram:the_altsyncram|altsyncram_8cq1:auto_generated|ram_block1a0~porta_address_reg0 ; 5.321             ;
; picosoc_min:soc|score_reg[11]                                    ; picosoc_min:soc|game_top:game|high_score[11]                                                                                                                                                          ; 5.280             ;
; picosoc_min:soc|score_reg[10]                                    ; picosoc_min:soc|game_top:game|high_score[10]                                                                                                                                                          ; 5.276             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[25]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.228             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[23]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.226             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[24]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.202             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[21]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.196             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[19]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[19]                                                                                    ; 5.152             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[5]                         ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.151             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[30]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.121             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[31]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 5.118             ;
; picosoc_min:soc|score_reg[15]                                    ; picosoc_min:soc|game_top:game|high_score[15]                                                                                                                                                          ; 5.115             ;
; picosoc_min:soc|score_reg[14]                                    ; picosoc_min:soc|game_top:game|high_score[14]                                                                                                                                                          ; 5.107             ;
; picosoc_min:soc|score_reg[12]                                    ; picosoc_min:soc|game_top:game|high_score[12]                                                                                                                                                          ; 5.107             ;
; picosoc_min:soc|score_reg[9]                                     ; picosoc_min:soc|game_top:game|high_score[9]                                                                                                                                                           ; 5.101             ;
; picosoc_min:soc|score_reg[13]                                    ; picosoc_min:soc|game_top:game|high_score[13]                                                                                                                                                          ; 5.090             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[18]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[18]                                                                                    ; 5.064             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[17]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[17]                                                                                    ; 5.064             ;
; picosoc_min:soc|score_reg[1]                                     ; picosoc_min:soc|game_top:game|high_score[1]                                                                                                                                                           ; 4.986             ;
; picosoc_min:soc|score_reg[3]                                     ; picosoc_min:soc|game_top:game|high_score[3]                                                                                                                                                           ; 4.981             ;
; picosoc_min:soc|score_reg[2]                                     ; picosoc_min:soc|game_top:game|high_score[2]                                                                                                                                                           ; 4.974             ;
; picosoc_min:soc|score_reg[8]                                     ; picosoc_min:soc|game_top:game|high_score[8]                                                                                                                                                           ; 4.967             ;
; picosoc_min:soc|score_reg[6]                                     ; picosoc_min:soc|game_top:game|high_score[6]                                                                                                                                                           ; 4.965             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[8]                         ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 4.955             ;
; picosoc_min:soc|obstacle_x_reg[0]                                ; picosoc_min:soc|game_top:game|obstacle:Obstacle_data|obstacle_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_dls1:auto_generated|ram_block1a10~porta_address_reg0             ; 4.951             ;
; picosoc_min:soc|score_reg[7]                                     ; picosoc_min:soc|game_top:game|high_score[7]                                                                                                                                                           ; 4.949             ;
; picosoc_min:soc|score_reg[5]                                     ; picosoc_min:soc|game_top:game|high_score[5]                                                                                                                                                           ; 4.945             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[2]                         ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 4.943             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[27]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 4.935             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[26]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 4.930             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[28]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 4.921             ;
; picosoc_min:soc|score_reg[0]                                     ; picosoc_min:soc|game_top:game|high_score[0]                                                                                                                                                           ; 4.901             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[29]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_read                                                                                           ; 4.854             ;
; picosoc_min:soc|score_reg[4]                                     ; picosoc_min:soc|game_top:game|high_score[4]                                                                                                                                                           ; 4.788             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[6]                         ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[6]                                                                                     ; 4.779             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[10]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[10]                                                                                    ; 4.768             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[11]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[11]                                                                                    ; 4.768             ;
; picosoc_min:soc|picorv32:cpu|mem_addr[9]                         ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_address[9]                                                                                     ; 4.766             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[2]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[2]                                                                                   ; 4.739             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[3]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[3]                                                                                   ; 4.726             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[7]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[7]                                                                                   ; 4.726             ;
; picosoc_min:soc|obstacle_x_reg[1]                                ; picosoc_min:soc|game_top:game|obstacle:Obstacle_data|obstacle_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_dls1:auto_generated|ram_block1a10~porta_address_reg0             ; 4.632             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[0]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[0]                                                                                   ; 4.590             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[5]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[5]                                                                                   ; 4.586             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[1]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[1]                                                                                   ; 4.581             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[11]                       ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[11]                                                                                  ; 4.535             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[10]                       ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[10]                                                                                  ; 4.531             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[12]                       ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[12]                                                                                  ; 4.524             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[9]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[9]                                                                                   ; 4.524             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[13]                       ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[13]                                                                                  ; 4.523             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[8]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[8]                                                                                   ; 4.523             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[15]                       ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[15]                                                                                  ; 4.523             ;
; picosoc_min:soc|obstacle_x_reg[4]                                ; picosoc_min:soc|game_top:game|obstacle:Obstacle_data|obstacle_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_dls1:auto_generated|ram_block1a10~porta_address_reg0             ; 4.518             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[14]                       ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[14]                                                                                  ; 4.516             ;
; picosoc_min:soc|obstacle_x_reg[3]                                ; picosoc_min:soc|game_top:game|obstacle:Obstacle_data|obstacle_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_dls1:auto_generated|ram_block1a10~porta_address_reg0             ; 4.501             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[4]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[4]                                                                                   ; 4.498             ;
; picosoc_min:soc|picorv32:cpu|mem_wdata[6]                        ; picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|Sdram_wrapper:sdram_wrapper_0|master_writedata[6]                                                                                   ; 4.481             ;
; picosoc_min:soc|obstacle_x_reg[2]                                ; picosoc_min:soc|game_top:game|obstacle:Obstacle_data|obstacle_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_dls1:auto_generated|ram_block1a10~porta_address_reg0             ; 4.433             ;
; picosoc_min:soc|obstacle_x_reg[6]                                ; picosoc_min:soc|game_top:game|obstacle:Obstacle_data|obstacle_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_dls1:auto_generated|ram_block1a10~porta_address_reg0             ; 4.323             ;
; picosoc_min:soc|obstacle_x_reg[5]                                ; picosoc_min:soc|game_top:game|obstacle:Obstacle_data|obstacle_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_dls1:auto_generated|ram_block1a10~porta_address_reg0             ; 4.306             ;
; picosoc_min:soc|char_y_reg[7]                                    ; picosoc_min:soc|game_top:game|iRed[7]                                                                                                                                                                 ; 3.876             ;
; picosoc_min:soc|char_y_reg[8]                                    ; picosoc_min:soc|game_top:game|iRed[7]                                                                                                                                                                 ; 3.826             ;
; picosoc_min:soc|char_y_reg[9]                                    ; picosoc_min:soc|game_top:game|iRed[7]                                                                                                                                                                 ; 3.822             ;
; picosoc_min:soc|game_top:game|high_score[10]                     ; picosoc_min:soc|game_top:game|high_score[11]                                                                                                                                                          ; 3.794             ;
; picosoc_min:soc|game_top:game|high_score[9]                      ; picosoc_min:soc|game_top:game|high_score[11]                                                                                                                                                          ; 3.794             ;
+------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 13 processors
Info (119006): Selected device 5CSEMA5F31C6 for design "DE1_SOC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "picosoc_min:soc|VGA:VGA_pll|VGA_video_pll_0:video_pll_0|VGA_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (21300): LOCKED port on the PLL is not properly connected on instance "picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll|memory_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "picosoc_min:soc|game_top:game|background_index:u_palette_data2|background_index_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_qfr1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 16 pins of 162 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 4 clocks (4 global)
    Info (11162): picosoc_min:soc|VGA:VGA_pll|VGA_video_pll_0:video_pll_0|VGA_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 480 fanout uses global clock CLKCTRL_G6
    Info (11162): picosoc_min:soc|input_audio:input_io|audio_system:u_audio_system|audio_system_audio_pll_0:audio_pll_0|audio_system_audio_pll_0_audio_pll:audio_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G2
    Info (11162): picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll|memory_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 366 fanout uses global clock CLKCTRL_G7
    Info (11162): picosoc_min:soc|memory_wrapper:full_memory|memory:sdram_interface|memory_sys_sdram_pll:sys_sdram_pll|memory_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G0
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 7623 fanout uses global clock CLKCTRL_G4
    Info (11162): KEY[0]~inputCLKENA0 with 4839 fanout uses global clock CLKCTRL_G5
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver KEY[0]~inputCLKENA0, placed at CLKCTRL_G5
        Info (179012): Refclk input I/O pad KEY[0] is placed onto PIN_AA14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_m282
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ed9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_dd9:dffpipe13|dffe14a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'cheesehat_sprite/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'Audio_ips/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'output_io/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'output_io/synthesis/submodules/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: 'output_io/synthesis/submodules/output_io_output_fifo.sdc'
Info (332104): Reading SDC File: 'sdram Jtag test/sdram/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'sdram Jtag test/sdram/synthesis/submodules/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: 'DE1_SOC.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {soc|VGA_pll|video_pll_0|video_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {soc|VGA_pll|video_pll_0|video_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {soc|VGA_pll|video_pll_0|video_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {soc|VGA_pll|video_pll_0|video_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 12 -duty_cycle 50.00 -name {soc|VGA_pll|video_pll_0|video_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {soc|VGA_pll|video_pll_0|video_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {soc|input_io|u_audio_system|audio_pll_0|audio_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 2 -multiply_by 29 -duty_cycle 50.00 -name {soc|input_io|u_audio_system|audio_pll_0|audio_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {soc|input_io|u_audio_system|audio_pll_0|audio_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {soc|input_io|u_audio_system|audio_pll_0|audio_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 59 -duty_cycle 50.00 -name {soc|input_io|u_audio_system|audio_pll_0|audio_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {soc|input_io|u_audio_system|audio_pll_0|audio_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 10 -duty_cycle 50.00 -name {soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 5 -duty_cycle 50.00 -name {soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 5 -phase -108.00 -duty_cycle 50.00 -name {soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'obstacle/synthesis/submodules/altera_reset_controller.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: soc|VGA_pll|video_pll_0|video_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: soc|VGA_pll|video_pll_0|video_pll|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: soc|VGA_pll|video_pll_0|video_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: soc|input_io|u_audio_system|audio_pll_0|audio_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: soc|input_io|u_audio_system|audio_pll_0|audio_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: soc|input_io|u_audio_system|audio_pll_0|audio_pll|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[2]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 12 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):    2.000 soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   10.000 soc|full_memory|sdram_interface|sys_sdram_pll|sys_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    1.379 soc|input_io|u_audio_system|audio_pll_0|audio_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   81.379 soc|input_io|u_audio_system|audio_pll_0|audio_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    3.333 soc|VGA_pll|video_pll_0|video_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.000 soc|VGA_pll|video_pll_0|video_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 40 registers into blocks of type Block RAM
    Extra Info (176218): Packed 16 registers into blocks of type I/O input buffer
    Extra Info (176218): Packed 51 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 18 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:38
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:19
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 32% of the available device resources in the region that extends from location X33_Y11 to location X44_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:33
Info (11888): Total time spent on timing analysis during the Fitter is 35.41 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:31
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 19 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 10
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 11
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 13
    Info (169065): Pin DRAM_DQ[16] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[17] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[18] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[19] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[20] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[21] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[22] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[23] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[24] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[25] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[26] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[27] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[28] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[29] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[30] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
    Info (169065): Pin DRAM_DQ[31] has a permanently disabled output enable File: C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.v Line: 29
Info (144001): Generated suppressed messages file C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 8224 megabytes
    Info: Processing ended: Wed Apr 30 00:48:00 2025
    Info: Elapsed time: 00:03:25
    Info: Total CPU time (on all processors): 00:16:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/rohan/development/capstone/ECE554CPU_WORKING/DE1_SOC.fit.smsg.


