-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_ring_buffer_registers.i_ring_buffer_registers_BUF_VALID_COUNT.data_out[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_ring_buffer_registers.i_ring_buffer_registers_BUF_VALID_COUNT.data_out[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_ring_buffer_registers.i_ring_buffer_registers_BUF_VALID_COUNT.data_out[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_ring_buffer_registers.i_ring_buffer_registers_BUF_VALID_COUNT.data_out[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_ring_buffer_registers.i_ring_buffer_registers_BUF_VALID_COUNT.data_out[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_ring_buffer_registers.i_ring_buffer_registers_BUF_VALID_COUNT.data_out[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_ring_buffer_registers.i_ring_buffer_registers_BUF_VALID_COUNT.data_out[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.interrupt_registers_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_test_dsi.i_TEST_DSI.i_TEST_DSI_TMR_ANA_DSI3_TX.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_test_dsi.i_TEST_DSI.i_TEST_DSI_TMR_ANA_DSI3_TX.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.elip_out_supply[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.elip_out_main_fsm[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.o_jtag_dr[15:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_common_DSI3_block_registers.i_common_DSI3_block_registers_DSI_CFG.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_test_osc.o_jtag_dr[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.utils_sram_with_bist_inst.generate_ram_with_ecc.utils_sram_ecc_inst[0].part_ecc_bit_7.ecc_7_hd4_shell_inst.i_disable // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_test_supply.i_TEST_SUPPLY.i_TEST_SUPPLY_TMR_ANA_SUPPLY.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.i_Interrupt_Registers_ECC_CORR_IRQ_MASK.data_out[11:10] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.i_ecc_encoder_data.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.i_ecc_encoder_data.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.i_ecc_encoder_data.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.i_ecc_encoder_data.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_core.i_ecc_enc_spi_shift_out.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_core.i_ecc_enc_spi_shift_out.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_core.i_ecc_enc_spi_shift_out.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_core.i_ecc_enc_spi_shift_out.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_core.i_ecc_dec_spi_shift_out.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_core.i_ecc_dec_spi_shift_out.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_core.i_ecc_enc_spi.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_core.i_ecc_enc_spi.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_core.i_ecc_enc_spi.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_core.i_ecc_enc_spi.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_core.i_ecc_dec_spi.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_core.i_ecc_dec_spi.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_fsm.i_ecc_decoder_rx_datat.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_fsm.i_ecc_decoder_rx_datat.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_fsm.i_crm_packet_reader.i_ecc_dec_crm_rx_data.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_fsm.i_crm_packet_reader.i_ecc_dec_crm_rx_data.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_fsm.i_pdcm_frame_reader.i_ecc_dec_pdcm_rx_data.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_fsm.i_pdcm_frame_reader.i_ecc_dec_pdcm_rx_data.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_ecc_dec_spi.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_ecc_dec_spi.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_elip_full_to_elip.i_ecc_enc_spi.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_elip_full_to_elip.i_ecc_enc_spi.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_elip_full_to_elip.i_ecc_enc_spi.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_elip_full_to_elip.i_ecc_enc_spi.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.i_ecc_enc_2.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.i_ecc_enc_2.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.i_ecc_enc_2.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.i_ecc_enc_2.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_ecc_dec_command_reader_data.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_ecc_dec_command_reader_data.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_ecc_enc_crc.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_ecc_enc_crc.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_ecc_enc_crc.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_ecc_enc_crc.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_ecc_dec_data_high_dsi3_trm.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_ecc_dec_data_high_dsi3_trm.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_ecc_dec_data_low_dsi3_trm.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_ecc_dec_data_low_dsi3_trm.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_receive.i_dsi3_receive_data_collect.i_ecc_enc_dsi.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_receive.i_dsi3_receive_data_collect.i_ecc_enc_dsi.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_receive.i_dsi3_receive_data_collect.i_ecc_enc_dsi.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_receive.i_dsi3_receive_data_collect.i_ecc_enc_dsi.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_crm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_crm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_crm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_crm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_pdcm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_pdcm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_pdcm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_pdcm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_ecc_dec_rx_data.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_ecc_dec_rx_data.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_earliest.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_earliest.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_latest.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_latest.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_info.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_info.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_earliest.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_earliest.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_latest.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_latest.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_info.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_info.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_header_ecc_check.i_ecc_decoder_header_packet_count.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_header_ecc_check.i_ecc_decoder_header_packet_count.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_header_ecc_check.i_ecc_decoder_header_period.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_header_ecc_check.i_ecc_decoder_header_period.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_decoder_packet_index.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_decoder_packet_index.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_ecc_dec_command_reader_data.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_ecc_dec_command_reader_data.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_ecc_enc_crc.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_ecc_enc_crc.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_ecc_enc_crc.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_ecc_enc_crc.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_ecc_dec_data_high_dsi3_trm.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_ecc_dec_data_high_dsi3_trm.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_ecc_dec_data_low_dsi3_trm.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_ecc_dec_data_low_dsi3_trm.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.WIDTH_greater_7.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_receive.i_dsi3_receive_data_collect.i_ecc_enc_dsi.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_receive.i_dsi3_receive_data_collect.i_ecc_enc_dsi.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_receive.i_dsi3_receive_data_collect.i_ecc_enc_dsi.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_receive.i_dsi3_receive_data_collect.i_ecc_enc_dsi.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_crm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_crm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_crm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_crm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_pdcm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_pdcm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_pdcm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_pdcm_data_writer.i_ecc_enc_dsi3_rec.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_ecc_dec_rx_data.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_ecc_dec_rx_data.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.datain[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_encoder.i_dw_ecc_encoder.dataout[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_decoder.i_ecc_dw_decoder.datain[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_earliest.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_earliest.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_latest.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_latest.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_info.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_info.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_earliest.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_earliest.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_latest.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_latest.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_info.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_info.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_header_ecc_check.i_ecc_decoder_header_packet_count.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_header_ecc_check.i_ecc_decoder_header_packet_count.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_header_ecc_check.i_ecc_decoder_header_period.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_header_ecc_check.i_ecc_decoder_header_period.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_decoder_packet_index.i_ecc_dw_decoder.gen // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_decoder_packet_index.i_ecc_dw_decoder.correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_jtag_elip.i_ecc_encoder.i_dw_ecc_encoder.gen // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_jtag_elip.i_ecc_encoder.i_dw_ecc_encoder.correct_n // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_jtag_elip.i_ecc_encoder.i_dw_ecc_encoder.err_detect // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_jtag_elip.i_ecc_encoder.i_dw_ecc_encoder.err_multpl // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.i_Interrupt_Registers_ECC_IRQ_MASK.data_out[11:10] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_SPI_registers.i_SPI_registers_SPI_IRQ_MASK.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_trimming_registers.i_DSI3_channel_trimming_registers_TRIM_DSI_REC_FALL.data_out[15:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_trimming_registers.i_DSI3_channel_trimming_registers_TRIM_DSI_REC_FALL.data_out[15:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_SPI_registers.data_out_SPI_IRQ_STAT[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_SPI_registers.data_out_SPI_IRQ_MASK[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_SPI_registers.data_out_STATUS_WORD[9:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_SPI_registers.data_out[9:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.i_Interrupt_Registers_IRQ_STAT.data_out[8:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.i_Interrupt_Registers_IRQ_STAT.data_out[15:13] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_buffer_interrupt_registers.i_buffer_interrupt_registers_BUF_IRQ_STAT.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.data_out_TMR_ANA[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.data_out_TMR_DIG[15:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.data_out_TMR_OUT_CSB_SCK[6:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.data_out_TMR_OUT_CSB_SCK[14:14] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.data_out_TMR_OUT_MOSI_MISO[6:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.data_out_TMR_OUT_MOSI_MISO[14:14] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.data_out_TMR_OUT_BFWB_SYNCB[6:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.data_out_TMR_OUT_BFWB_SYNCB[14:14] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.data_out_TMR_OUT_DAB_INTB[6:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.data_out_TMR_OUT_DAB_INTB[14:14] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.data_out_TMR_OUT_RFC[6:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.data_out_TMR_OUT_RFC[15:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_tick_1us.reset_sync // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_tick_1us.reset_sync // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_tick_1us.reset_sync // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_write_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_read_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_core.i_ecc_dec_spi_shift_out.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_core.i_ecc_dec_spi.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_fsm.i_ecc_decoder_rx_datat.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_fsm.i_crm_packet_reader.i_ecc_dec_crm_rx_data.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_spi_fsm.i_pdcm_frame_reader.i_ecc_dec_pdcm_rx_data.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_ecc_dec_spi.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_ecc_dec_command_reader_data.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_ecc_dec_data_high_dsi3_trm.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_ecc_dec_data_low_dsi3_trm.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_ecc_dec_rx_data.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_decoder.i_data[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_decoder.i_data[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_decoder.i_data[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_decoder.i_data[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_earliest.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_latest.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_info.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_earliest.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_latest.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_info.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_header_ecc_check.i_ecc_decoder_header_packet_count.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_header_ecc_check.i_ecc_decoder_header_period.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_decoder_packet_index.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_ecc_dec_command_reader_data.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_ecc_dec_data_high_dsi3_trm.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_ecc_dec_data_low_dsi3_trm.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.WIDTH_greater_7.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_ecc_dec_rx_data.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_decoder.i_data[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_decoder.i_data[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_decoder.i_data[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_decoder.i_data[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_decoder.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_decoder.i_data[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_earliest.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_latest.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_ecc_check.i_ecc_decoder_packet_info.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_earliest.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_latest.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_packet_next_ecc_check.i_ecc_decoder_packet_info.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_header_ecc_check.i_ecc_decoder_header_packet_count.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_tdma_ecc_check.i_tdma_header_ecc_check.i_ecc_decoder_header_period.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_decoder_packet_index.i_correct_n // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.i_supply_registers_SUP_STAT.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.i_TEST_TOP_TMR_OUT_DAB_INTB.data_out[6:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.i_TEST_TOP_TMR_OUT_DAB_INTB.data_out[14:14] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_test_supply.i_TEST_SUPPLY.i_TEST_SUPPLY_TMR_DIG_SUPPLY.data_out[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.data_out_DSI_STAT[15:15] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.data_out_DSI_LOAD[13:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.data_out_DSI_IRQ_STAT[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.data_out_DSI_IRQ_MASK[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.data_out_PACKET_STAT[15:14] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.data_out_WAIT_TIME[15:15] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.data_out_SYNC[3:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.data_out_SYNC[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.data_out_FRAME_STAT[14:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.data_out_DSI_STAT[15:15] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.data_out_DSI_LOAD[13:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.data_out_DSI_IRQ_STAT[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.data_out_DSI_IRQ_MASK[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.data_out_PACKET_STAT[15:14] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.data_out_WAIT_TIME[15:15] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.data_out_SYNC[3:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.data_out_SYNC[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.data_out_FRAME_STAT[14:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_wave_shaping.generate_wave_shape[0].i_test_ws.o_jtag_dr[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_wave_shaping.generate_wave_shape[1].i_test_ws.o_jtag_dr[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_receive.i_dsi3_receive_sampling.i_dsi3_receive_counter.i_count // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_receive.i_dsi3_receive_sampling.i_dsi3_receive_counter.i_count // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.i_TEST_TOP_TMR_OUT_CSB_SCK.data_out[6:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.i_TEST_TOP_TMR_OUT_CSB_SCK.data_out[14:14] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.chip_in_filtered // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.sensed_new_slave // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.chip_in_filtered // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.sensed_new_slave // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.utils_sram_with_bist_inst.ce_zero // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.utils_sram_with_bist_inst.we_zero // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.utils_sram_with_bist_inst.oe_zero // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.utils_sram_with_bist_inst.addr_zero // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.utils_sram_with_bist_inst.wdata_zero // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.utils_sram_with_bist_inst.zero_busy // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_DSI_IRQ_STAT.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_DSI_IRQ_STAT.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.jtag_dr_supply[15:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.elip_spi_data_read[9:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.jtag_dr_data_storage[15:15] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.jtag_dr_osc[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.i_TEST_TOP_TMR_ANA.data_out[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.i_supply_registers_TRIM_IREF.data_out[15:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_test_osc.i_TEST_OSC.i_TEST_OSC_TMR_ANA_TB_OSC.data_out[15:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.i_supply_registers_SUP_HW_CTRL.data_out[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.i_SRAM_BIST_registers.i_SRAM_BIST_registers_SRAM_ECC_CONTROL.data_out[15:15] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_test_dsi.i_TEST_DSI.i_TEST_DSI_TMR_IN_DSI3.data_out[15:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_test_dsi.i_TEST_DSI.i_TEST_DSI_TMR_IN_DSI3.data_out[15:3] // 0 always
-node top_tb.th.i_dut_wrapper.CLKREF_EN_P // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_OTP_test_registers.i_OTP_test_registers_OTP_WRITE_PULSE_WIDTH.data_out[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_dsi3_start_manager.channel_specific_assignments[0].gate_tick_of_previous_channels[0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_dsi3_start_manager.channel_specific_assignments[0].gate_tick_of_previous_channels[1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_dsi3_start_manager.channel_specific_assignments[0].start_ticks_of_channels_before[1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_dsi3_start_manager.channel_specific_assignments[1].gate_tick_of_previous_channels[1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_common_DSI3_block_registers.i_common_DSI3_block_registers_DSI_TX_SHIFT.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_test_osc.i_TEST_OSC.i_TEST_OSC_TMR_VAL_TB.data_out[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_ring_buffer_registers.data_out_BUF_VALID_COUNT[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_ring_buffer_registers.data_out_BUF_VALID_COUNT[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_ring_buffer_registers.data_out_BUF_VALID_COUNT[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_ring_buffer_registers.data_out_BUF_VALID_COUNT[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_ring_buffer_registers.data_out_BUF_VALID_COUNT[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_ring_buffer_registers.data_out_BUF_VALID_COUNT[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_ring_buffer_registers.data_out_BUF_VALID_COUNT[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_filter_for_dm.o_filtered // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_filter_for_dm.o_filtered // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_SPI_registers.i_SPI_registers_STATUS_WORD.data_out[9:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_encoder.i_data[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_encoder.i_data[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_encoder.i_data[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_encoder.i_data[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.i_ecc_encoder.i_data[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.i_ecc_encoder.i_data[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.i_ecc_encoder.i_data[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.i_ecc_encoder.i_data[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.i_ecc_encoder.i_data[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_time_base_registers.i_time_base_registers_CLKREF_CONF.data_out[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.o_ic_revision[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.o_ic_revision[2:1] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.o_ic_revision[3:3] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.o_ic_revision[6:4] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.o_ic_revision[7:7] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.o_ic_revision[9:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.o_ic_revision[11:10] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.o_ic_revision[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_wave_shaping.generate_wave_shape[0].i_test_ws.i_TEST_WS.i_TEST_WS_TMR_VAL_WS.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_wave_shaping.generate_wave_shape[1].i_test_ws.i_TEST_WS.i_TEST_WS_TMR_VAL_WS.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_FRAME_STAT.data_out[14:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_FRAME_STAT.data_out[14:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.elip_register_read_trimming[15:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.o_jtag_dr[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.elip_register_read_trimming[15:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.o_jtag_dr[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_DSI_IRQ_MASK.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_DSI_IRQ_MASK.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_syncb.i_test_vector[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_syncb.i_test_vector[1:1] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_syncb.i_test_vector[48:43] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_syncb.i_test_vector[58:55] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_bfwb.i_test_vector[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_bfwb.i_test_vector[1:1] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_bfwb.i_test_vector[48:43] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_bfwb.i_test_vector[58:55] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_dab.i_test_vector[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_dab.i_test_vector[1:1] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_dab.i_test_vector[48:43] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_dab.i_test_vector[58:55] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.CLKREF_IE // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.o_jtag_dr[15:15] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.CLKREF_PAD.I // 0 always
-node top_tb.th.i_dut_wrapper.xtop.CLKREF_PAD.IE // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.i_supply_registers_SUP_IRQ_STAT.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_3_0.nibble_out[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_3_0.nibble_out[2:1] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_3_0.nibble_out[3:3] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_7_4.nibble_out[2:0] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_7_4.nibble_out[3:3] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_11_8.nibble_out[1:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_11_8.nibble_out[3:2] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_15_12.nibble_out // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.i_Interrupt_Registers_IRQ_MASK.data_out[8:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.i_Interrupt_Registers_IRQ_MASK.data_out[15:13] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.data_out_IRQ_STAT[8:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.data_out_IRQ_STAT[15:13] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.data_out_IRQ_MASK[8:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.data_out_IRQ_MASK[15:13] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.data_out_ECC_IRQ_STAT[11:10] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.data_out_ECC_IRQ_MASK[11:10] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.data_out_ECC_CORR_IRQ_STAT[11:10] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.data_out_ECC_CORR_IRQ_MASK[11:10] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_common_DSI3_block_registers.i_common_DSI3_block_registers_CRM_TIME_NR.data_out[15:11] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_common_DSI3_block_registers.i_common_DSI3_block_registers_SYNC_IDLE_REG.data_out[14:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_common_DSI3_block_registers.data_out_DSI_ENABLE[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_common_DSI3_block_registers.data_out_DSI_CFG[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_common_DSI3_block_registers.data_out_DSI_TX_SHIFT[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_common_DSI3_block_registers.data_out_SYNC_IDLE_REG[14:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_common_DSI3_block_registers.data_out_CRM_TIME[15:11] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_common_DSI3_block_registers.data_out_CRM_TIME_NR[15:11] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_common_DSI3_block_registers.data_out[14:11] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_scan_registers.data_out_SCAN[15:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_scan_registers.data_out[15:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_test_osc.i_TEST_OSC.i_TEST_OSC_TMR_SEL_TB.data_out[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_test_dsi.i_TEST_DSI.i_TEST_DSI_TMR_DIG_DSI3.data_out[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_test_dsi.i_TEST_DSI.i_TEST_DSI_TMR_DIG_DSI3.data_out[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.i_otp_reader.i_OTP_readout_register.i_OTP_readout_register_OTP_READ_ADDRESS.data_out[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.i_SPI_registers.i_SPI_registers_SPI_IRQ_STAT.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_JTAG_standard_registers.i_JTAG_standard_registers_JTAG_ID.data_out[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_JTAG_standard_registers.i_JTAG_standard_registers_JTAG_ID.data_out[31:28] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.i_TEST_TOP_TMR_OUT_BFWB_SYNCB.data_out[6:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.i_TEST_TOP_TMR_OUT_BFWB_SYNCB.data_out[14:14] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.jtag_dr_test_registers[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.jtag_dr_standard[31:28] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.i_Interrupt_Registers_ECC_IRQ_STAT.data_out[11:10] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.i_supply_registers_SUP_IRQ_MASK.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.o_jtag_dr[15:15] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_test_dsi.i_TEST_DSI.i_TEST_DSI_TMR_SEL_DSI3.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_test_dsi.i_TEST_DSI.i_TEST_DSI_TMR_SEL_DSI3.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_15_12.generate_rom_nibble_0.i_ROMNIBBLE_0.O // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_wave_shaping.generate_wave_shape[0].i_test_ws.i_TEST_WS.i_TEST_WS_TMR_SEL_WS.data_out[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_wave_shaping.generate_wave_shape[1].i_test_ws.i_TEST_WS.i_TEST_WS_TMR_SEL_WS.data_out[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_11_8.generate_rom_nibble_4.i_ROMNIBBLE_4.O[1:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_11_8.generate_rom_nibble_4.i_ROMNIBBLE_4.O[3:2] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_test_supply.i_TEST_SUPPLY.i_TEST_SUPPLY_TMR_ANA_TEMP_SENSOR.data_out[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_7_4.generate_rom_nibble_9.i_ROMNIBBLE_9.O[2:0] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_7_4.generate_rom_nibble_9.i_ROMNIBBLE_9.O[3:3] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.i_supply_registers_TRIM_OT.data_out[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.i_TEST_TOP_TMR_DIG.data_out[15:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_3_0.generate_rom_nibble_A.i_ROMNIBBLE_A.O[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_3_0.generate_rom_nibble_A.i_ROMNIBBLE_A.O[2:1] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_ic_revision.i_ROMNIBBLE_3_0.generate_rom_nibble_A.i_ROMNIBBLE_A.O[3:3] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_DSI_LOAD.data_out[13:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_DSI_LOAD.data_out[13:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_test_osc.i_TEST_OSC.i_TEST_OSC_TMR_ANA_TB_PLL.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_dsi3_start_manager.channel_specific_assignments[0].i_dsi3_start_tick_gater.i_start_ticks_of_channels_before[1:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_dsi3_start_manager.channel_specific_assignments[0].i_dsi3_start_tick_gater.i_gate_of_previous_channels // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_dsi3_start_manager.channel_specific_assignments[1].i_dsi3_start_tick_gater.i_gate_of_previous_channels[1:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_time_base_registers.i_time_base_registers_TRIM_OSC_TCF.data_out[15:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_csb.i_test_vector[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_csb.i_test_vector[1:1] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_csb.i_test_vector[48:43] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_csb.i_test_vector[58:55] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_sck.i_test_vector[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_sck.i_test_vector[1:1] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_sck.i_test_vector[48:43] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_sck.i_test_vector[58:55] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_mosi.i_test_vector[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_mosi.i_test_vector[1:1] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_mosi.i_test_vector[48:43] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_mosi.i_test_vector[58:55] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_miso.i_test_vector[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_miso.i_test_vector[1:1] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_miso.i_test_vector[48:43] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_miso.i_test_vector[58:55] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_rfc.i_test_vector[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_rfc.i_test_vector[1:1] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_rfc.i_test_vector[48:43] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_rfc.i_test_vector[58:55] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_intb.i_test_vector[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_intb.i_test_vector[1:1] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_intb.i_test_vector[48:43] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_pad_mux_test_intb.i_test_vector[58:55] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.XANA.LDO_CTRL // 0 always
-node top_tb.th.i_dut_wrapper.xtop.XANA.VDSI_CTRL // 0 always
-node top_tb.th.i_dut_wrapper.xtop.XANA.gen_dsi_trx[0].i_dsi_transceiver.VDSI_CTRL // 0 always
-node top_tb.th.i_dut_wrapper.xtop.XANA.gen_dsi_trx[1].i_dsi_transceiver.VDSI_CTRL // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_common_DSI3_block_registers.i_common_DSI3_block_registers_DSI_ENABLE.data_out[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.i_supply_registers_IO_CTRL.data_out[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.i_otp_reader.o_elip_out[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_JTAG_standard_registers.i_JTAG_standard_registers_JTAG_BYPASS.data_out[31:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_JTAG_standard_registers.i_JTAG_standard_registers_JTAG_BYPASS.data_in // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_JTAG_standard_registers.i_JTAG_standard_registers_JTAG_BYPASS.wr // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.o_elip_out[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_test_supply.o_jtag_dr[15:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_pdcm_data_writer.tdma_packet_index[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_pdcm_data_writer.tdma_packet_index[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_buffer_interrupt_registers.i_buffer_interrupt_registers_BUF_IRQ_MASK.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_OTP_test_registers.data_out_OTP_WRITE_PULSE_WIDTH[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_OTP_test_registers.data_out[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_test_dsi.i_TEST_DSI.data_out_TMR_ANA_DSI3_TX[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_test_dsi.i_TEST_DSI.data_out_TMR_ANA_DSI3_RX[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_test_dsi.i_TEST_DSI.data_out_TMR_DIG_DSI3[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_test_dsi.i_TEST_DSI.data_out_TMR_SEL_DSI3[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_test_dsi.i_TEST_DSI.data_out_TMR_VAL_DSI3[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_test_dsi.i_TEST_DSI.data_out_TMR_IN_DSI3[15:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_test_dsi.i_TEST_DSI.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_test_dsi.i_TEST_DSI.data_out_TMR_ANA_DSI3_TX[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_test_dsi.i_TEST_DSI.data_out_TMR_ANA_DSI3_RX[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_test_dsi.i_TEST_DSI.data_out_TMR_DIG_DSI3[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_test_dsi.i_TEST_DSI.data_out_TMR_SEL_DSI3[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_test_dsi.i_TEST_DSI.data_out_TMR_VAL_DSI3[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_test_dsi.i_TEST_DSI.data_out_TMR_IN_DSI3[15:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_test_dsi.i_TEST_DSI.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_receive.i_dsi3_receive_sampling.i_dsi3_receive_sample_counter.i_tick_sample // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_receive.i_dsi3_receive_sampling.i_dsi3_receive_sample_counter.i_tick_sample // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.i_SRAM_BIST_registers.data_out_SRAM_ECC_CONTROL[15:15] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.i_SRAM_BIST_registers.data_out_SRAM_BIST_CTRL[15:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.i_SRAM_BIST_registers.data_out_SRAM_BIST_STAT[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.i_SRAM_BIST_registers.data_out[15:15] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_Interrupt_Registers.i_Interrupt_Registers_ECC_CORR_IRQ_STAT.data_out[11:10] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.i_otp_reader.i_OTP_readout_register.i_OTP_readout_register_OTP_READ_STATUS.data_out[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_test_supply.i_TEST_SUPPLY.data_out_TMR_ANA_SUPPLY[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_test_supply.i_TEST_SUPPLY.data_out_TMR_DIG_SUPPLY[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_test_supply.i_TEST_SUPPLY.data_out_TMR_ANA_TEMP_SENSOR[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_test_supply.i_TEST_SUPPLY.data_out_TMR_ANA_OTP[15:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_test_supply.i_TEST_SUPPLY.data_out[15:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_common_DSI3_block_registers.i_common_DSI3_block_registers_CRM_TIME.data_out[15:11] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_spi.o_elip_data_read[9:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_write_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_write_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_read_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_read_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_valid_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_valid_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_command_buffer.i_state_fsm_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.din_ecc_encoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.din_ecc_decoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_write_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.din_ecc_encoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.din_ecc_decoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_read_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.din_ecc_encoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.din_ecc_decoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_valid_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_command_buffer.i_state_fsm_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_write_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_write_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_read_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_read_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.din_ecc_encoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.din_ecc_decoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_write_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.din_ecc_encoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.din_ecc_decoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_read_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.din_ecc_encoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.din_ecc_decoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_valid_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[0].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.din_ecc_encoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.WIDTH_less_8.din_ecc_decoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_write_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.din_ecc_encoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.WIDTH_less_8.din_ecc_decoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_read_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.din_ecc_encoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.WIDTH_less_8.din_ecc_decoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_valid_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_command_buffer.i_state_fsm_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_write_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_write_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_read_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_read_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_valid_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_frame_header_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_packet_header_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_pdcm_data_buffer.i_state_fsm_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.din_ecc_encoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.WIDTH_less_8.din_ecc_decoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_write_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.din_ecc_encoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.WIDTH_less_8.din_ecc_decoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_read_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.din_ecc_encoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.WIDTH_less_8.din_ecc_decoder[7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_valid_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.generate_dsi_buffers[1].i_dsi3_crm_data_buffer.i_state_fsm_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.WIDTH_less_8.din_ecc_encoder[7:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.WIDTH_less_8.din_ecc_decoder[7:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_channels_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.WIDTH_less_8.din_ecc_encoder[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.WIDTH_less_8.din_ecc_decoder[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_command_control.i_command_counter_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.din_ecc_encoder[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.din_ecc_decoder[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.din_ecc_encoder[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.din_ecc_decoder[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.din_ecc_encoder[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.din_ecc_decoder[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.din_ecc_encoder[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.din_ecc_decoder[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.din_ecc_encoder[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.din_ecc_decoder[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_dsi3_core.i_dsi3_transmit.i_data_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.din_ecc_encoder[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.WIDTH_less_8.din_ecc_decoder[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_ecc_register_state.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.din_ecc_encoder[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.WIDTH_less_8.din_ecc_decoder[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.u_tdma_buffer.i_packet_index_ecc_register.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.din_ecc_encoder[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.WIDTH_less_8.din_ecc_decoder[7:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_packet_counter.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.din_ecc_encoder[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.WIDTH_less_8.din_ecc_decoder[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.din_ecc_encoder[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.WIDTH_less_8.din_ecc_decoder[7:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.i_waccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_tdma_manager.i_ecc_register_fsm_state_to_branch.i_raccess // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.elip_data_out_common[14:11] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.utils_sram_with_bist_inst.generate_ram_with_ecc.utils_sram_ecc_inst[0].part_ecc_bit_7.ecc_7_hd4_shell_inst.ecc_7_hd4_calc_wdata_inst.i_ecc // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_buffer_interrupt_registers.data_out_BUF_IRQ_STAT[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_buffer_interrupt_registers.data_out_BUF_IRQ_MASK[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_buffer_interrupt_registers.data_out_BUF_FILL_WARN[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_buffer_interrupt_registers.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_trimming_registers.i_DSI3_channel_trimming_registers_TRIM_DSI_REC_RISE.data_out[15:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_trimming_registers.i_DSI3_channel_trimming_registers_TRIM_DSI_REC_RISE.data_out[15:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_time_base_registers.data_out_TRIM_OSC[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_time_base_registers.data_out_TRIM_OSC_TCF[15:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_time_base_registers.data_out_CLKREF_CONF[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.data_out_TRIM_IREF[15:4] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.data_out_TRIM_OT[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.data_out_SUP_IRQ_STAT[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.data_out_SUP_IRQ_MASK[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.data_out_SUP_HW_CTRL[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.data_out_SUP_STAT[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.data_out_SUP_CTRL[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.data_out_IO_CTRL[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.i_otp_reader.i_OTP_readout_register.i_OTP_readout_register_OTP_READ_VALUE.data_out[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_SYNC.data_out[3:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_SYNC.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_SYNC.data_out[3:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_SYNC.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.O_CLKREF_IE // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.tmr_out_signals[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.tmr_out_signals[1:1] // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.tmr_out_signals[48:43] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.tmr_out_signals[58:55] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.VDD // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.VSS // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.PSUB // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.VDD_NBL // 1 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_DSI_STAT.data_out[15:15] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_DSI_STAT.data_out[15:15] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_test_dsi.o_jtag_dr[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_test_dsi.o_jtag_dr[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.utils_sram_with_bist_inst.generate_ram_with_ecc.utils_sram_ecc_inst[0].part_ecc_bit_7.ecc_7_hd4_shell_inst.ecc_7_hd4_correct_inst.i_disable // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_test_supply.i_TEST_SUPPLY.i_TEST_SUPPLY_TMR_ANA_OTP.data_out[15:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.i_TEST_TOP_TMR_OUT_RFC.data_out[6:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.i_TEST_TOP_TMR_OUT_RFC.data_out[15:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.i_SRAM_BIST_registers.i_SRAM_BIST_registers_SRAM_BIST_STAT.data_out[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_supply_registers.i_supply_registers_SUP_CTRL.data_out[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.i_otp_reader.i_OTP_readout_register.data_out_OTP_READ_ADDRESS[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.i_otp_reader.i_OTP_readout_register.data_out_OTP_READ_VALUE[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.i_otp_reader.i_OTP_readout_register.data_out_OTP_READ_STATUS[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_main_control.i_main_fsm.i_otp_reader.i_OTP_readout_register.data_out[15:12] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_time_base_registers.i_time_base_registers_TRIM_OSC.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_data_storage.i_ram_wrapper_ecc_with_bist.i_SRAM_BIST_registers.i_SRAM_BIST_registers_SRAM_BIST_CTRL.data_out[15:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_test_osc.i_TEST_OSC.data_out_TMR_ANA_TB_PLL[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_test_osc.i_TEST_OSC.data_out_TMR_ANA_TB_OSC[15:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_test_osc.i_TEST_OSC.data_out_TMR_DIG_TB[15:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_test_osc.i_TEST_OSC.data_out_TMR_VAL_TB[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_test_osc.i_TEST_OSC.data_out_TMR_SEL_TB[15:2] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_test_osc.i_TEST_OSC.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_scan_registers.i_scan_registers_SCAN.data_out[15:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_test_osc.i_TEST_OSC.i_TEST_OSC_TMR_DIG_TB.data_out[15:3] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_test_dsi.i_TEST_DSI.i_TEST_DSI_TMR_ANA_DSI3_RX.data_out[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_test_dsi.i_TEST_DSI.i_TEST_DSI_TMR_ANA_DSI3_RX.data_out[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_trimming_registers.data_out_TRIM_DSI_REC_FALL[15:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_trimming_registers.data_out_TRIM_DSI_REC_RISE[15:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_trimming_registers.data_out[15:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_trimming_registers.data_out_TRIM_DSI_REC_FALL[15:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_trimming_registers.data_out_TRIM_DSI_REC_RISE[15:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_trimming_registers.data_out[15:8] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_test_dsi.i_TEST_DSI.i_TEST_DSI_TMR_VAL_DSI3.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_test_dsi.i_TEST_DSI.i_TEST_DSI_TMR_VAL_DSI3.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_PACKET_STAT.data_out[15:14] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_PACKET_STAT.data_out[15:14] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_buffers.i_buffer_interrupt_registers.i_buffer_interrupt_registers_BUF_FILL_WARN.data_out[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.i_TEST_TOP_TMR_OUT_MOSI_MISO.data_out[6:6] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_top.i_TEST_TOP.i_TEST_TOP_TMR_OUT_MOSI_MISO.data_out[14:14] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_JTAG_standard_registers.data_in // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_JTAG_standard_registers.wr // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_JTAG_standard_registers.data_out_JTAG_ID[0:0] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_JTAG_standard_registers.data_out_JTAG_ID[31:28] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_JTAG_standard_registers.data_out_JTAG_BYPASS[31:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_test.i_test_control.i_JTAG_standard_registers.data_out[31:28] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_wave_shaping.generate_wave_shape[0].i_test_ws.i_TEST_WS.data_out_TMR_SEL_WS[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_wave_shaping.generate_wave_shape[0].i_test_ws.i_TEST_WS.data_out_TMR_VAL_WS[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_wave_shaping.generate_wave_shape[0].i_test_ws.i_TEST_WS.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_wave_shaping.generate_wave_shape[1].i_test_ws.i_TEST_WS.data_out_TMR_SEL_WS[15:1] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_wave_shaping.generate_wave_shape[1].i_test_ws.i_TEST_WS.data_out_TMR_VAL_WS[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.i_wave_shaping.generate_wave_shape[1].i_test_ws.i_TEST_WS.data_out[15:5] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.o_jtag_dr[15:7] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_timebase.i_tick_1_3us.reset_sync // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[0].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_WAIT_TIME.data_out[15:15] // 0 always
-node top_tb.th.i_dut_wrapper.xtop.xdigtop.i_logic_top.i_dsi3.generate_dsi3_blocks[1].i_dsi3_block.i_DSI3_channel_registers.i_DSI3_channel_registers_WAIT_TIME.data_out[15:15] // 0 always
