TimeQuest Timing Analyzer report for Debug
Sun Nov 16 20:49:08 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock10'
 13. Slow Model Hold: 'Clock10'
 14. Slow Model Minimum Pulse Width: 'Clock10'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'Clock10'
 25. Fast Model Hold: 'Clock10'
 26. Fast Model Minimum Pulse Width: 'Clock10'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Debug                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Sun Nov 16 20:49:07 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock10    ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 208.03 MHz ; 208.03 MHz      ; Clock10    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock10 ; 95.193 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clock10 ; 0.445 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock10 ; 48.889 ; 0.000               ;
+---------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                                                               ;
+--------+---------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 95.193 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 4.843      ;
; 95.449 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.586      ;
; 95.499 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.539      ;
; 95.529 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.506      ;
; 95.582 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 4.454      ;
; 95.582 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.456      ;
; 95.601 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.437      ;
; 95.609 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.426      ;
; 95.622 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.416      ;
; 95.643 ; ClkDivider:clkdi|counter[26]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.823     ; 3.572      ;
; 95.662 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 4.374      ;
; 95.689 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.346      ;
; 95.707 ; ClkDivider:clkdi|counter[30]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.823     ; 3.508      ;
; 95.715 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0]                    ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.323      ;
; 95.721 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0]                    ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]    ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.317      ;
; 95.742 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.296      ;
; 95.748 ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]    ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.290      ;
; 95.751 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.287      ;
; 95.752 ; ClkDivider:clkdi|counter[29]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.823     ; 3.463      ;
; 95.755 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.282      ;
; 95.768 ; ClkDivider:clkdi|counter[28]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.823     ; 3.447      ;
; 95.769 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.266      ;
; 95.785 ; ClkDivider:clkdi|counter[16]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.823     ; 3.430      ;
; 95.795 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[1]                    ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.243      ;
; 95.803 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[3] ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]    ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.235      ;
; 95.815 ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.223      ;
; 95.835 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.202      ;
; 95.838 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.199      ;
; 95.849 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.186      ;
; 95.857 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.180      ;
; 95.861 ; ClkDivider:clkdi|counter[6]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.177      ;
; 95.870 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[3] ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.168      ;
; 95.877 ; ClkDivider:clkdi|counter[22]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.823     ; 3.338      ;
; 95.878 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.159      ;
; 95.888 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.150      ;
; 95.902 ; ClkDivider:clkdi|counter[25]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.823     ; 3.313      ;
; 95.904 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[0]                ; Clock10      ; Clock10     ; 100.000      ; 0.002      ; 4.136      ;
; 95.915 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.122      ;
; 95.918 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.119      ;
; 95.921 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.824     ; 3.293      ;
; 95.927 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[0]                ; Clock10      ; Clock10     ; 100.000      ; 0.002      ; 4.113      ;
; 95.929 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[25]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.106      ;
; 95.937 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.100      ;
; 95.944 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.824     ; 3.270      ;
; 95.947 ; ClkDivider:clkdi|counter[8]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.091      ;
; 95.958 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.079      ;
; 95.968 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.070      ;
; 95.971 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.067      ;
; 95.985 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0]                    ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[0] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 4.054      ;
; 95.990 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.048      ;
; 95.992 ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                       ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.046      ;
; 95.995 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.042      ;
; 95.998 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.039      ;
; 95.998 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.039      ;
; 95.998 ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                       ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]    ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.040      ;
; 96.001 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3]                    ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]    ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.037      ;
; 96.007 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.030      ;
; 96.009 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[24]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.026      ;
; 96.011 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.027      ;
; 96.017 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.020      ;
; 96.031 ; ClkDivider:clkdi|counter[26]                                  ; ClkDivider:clkdi|counter[13]               ; Clock10      ; Clock10     ; 100.000      ; 0.003      ; 4.010      ;
; 96.035 ; ClkDivider:clkdi|counter[24]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.823     ; 3.180      ;
; 96.038 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.999      ;
; 96.046 ; ClkDivider:clkdi|counter[20]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.823     ; 3.169      ;
; 96.051 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.987      ;
; 96.053 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[0]                ; Clock10      ; Clock10     ; 100.000      ; 0.002      ; 3.987      ;
; 96.059 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[3]                    ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]    ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.978      ;
; 96.068 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3]                    ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.970      ;
; 96.069 ; ClkDivider:clkdi|counter[19]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.823     ; 3.146      ;
; 96.070 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.968      ;
; 96.070 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.824     ; 3.144      ;
; 96.075 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.962      ;
; 96.078 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.959      ;
; 96.078 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.959      ;
; 96.087 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.950      ;
; 96.091 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.947      ;
; 96.095 ; ClkDivider:clkdi|counter[30]                                  ; ClkDivider:clkdi|counter[13]               ; Clock10      ; Clock10     ; 100.000      ; 0.003      ; 3.946      ;
; 96.097 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.940      ;
; 96.105 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1]                    ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.933      ;
; 96.108 ; ClkDivider:clkdi|counter[31]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.823     ; 3.107      ;
; 96.109 ; ClkDivider:clkdi|counter[10]                                  ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.929      ;
; 96.116 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[7]                    ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]    ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.921      ;
; 96.117 ; ClkDivider:clkdi|counter[6]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.920      ;
; 96.118 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.919      ;
; 96.119 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[7]                    ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.919      ;
; 96.119 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[7]                    ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.919      ;
; 96.126 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[3]                    ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.911      ;
; 96.131 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.907      ;
; 96.140 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.898      ;
; 96.140 ; ClkDivider:clkdi|counter[29]                                  ; ClkDivider:clkdi|counter[13]               ; Clock10      ; Clock10     ; 100.000      ; 0.003      ; 3.901      ;
; 96.141 ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]    ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.897      ;
; 96.143 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[13]               ; Clock10      ; Clock10     ; 100.000      ; 0.002      ; 3.897      ;
; 96.144 ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[7] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 3.895      ;
; 96.144 ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[7] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 3.895      ;
; 96.146 ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                       ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.892      ;
; 96.155 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.882      ;
; 96.156 ; ClkDivider:clkdi|counter[28]                                  ; ClkDivider:clkdi|counter[13]               ; Clock10      ; Clock10     ; 100.000      ; 0.003      ; 3.885      ;
; 96.158 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.879      ;
; 96.158 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.879      ;
; 96.163 ; ClkDivider:clkdi|counter[11]                                  ; ClkDivider:clkdi|counter[0]                ; Clock10      ; Clock10     ; 100.000      ; 0.002      ; 3.877      ;
+--------+---------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                                                                                     ;
+-------+---------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; ClkDivider:clkdi|clkReg                                 ; ClkDivider:clkdi|clkReg                                                ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; ClkDivider:clkdi|counter[31]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.915      ;
; 0.972 ; ClkDivider:clkdi|counter[15]                            ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[16]                            ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[20]                            ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[23]                            ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[2]                             ; ClkDivider:clkdi|counter[2]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[4]                             ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[14]                            ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; ClkDivider:clkdi|counter[1]                             ; ClkDivider:clkdi|counter[1]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; ClkDivider:clkdi|counter[9]                             ; ClkDivider:clkdi|counter[9]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; ClkDivider:clkdi|counter[29]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[30]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[11]                            ; ClkDivider:clkdi|counter[11]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 1.007 ; ClkDivider:clkdi|counter[12]                            ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.293      ;
; 1.011 ; ClkDivider:clkdi|counter[19]                            ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; ClkDivider:clkdi|counter[3]                             ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; ClkDivider:clkdi|counter[22]                            ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; ClkDivider:clkdi|counter[6]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.015 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; ClkDivider:clkdi|counter[26]                            ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ClkDivider:clkdi|counter[28]                            ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.404 ; ClkDivider:clkdi|counter[14]                            ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[2]                             ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.407 ; ClkDivider:clkdi|counter[1]                             ; ClkDivider:clkdi|counter[2]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.693      ;
; 1.409 ; ClkDivider:clkdi|counter[30]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; ClkDivider:clkdi|counter[29]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; ClkDivider:clkdi|counter[11]                            ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.444 ; ClkDivider:clkdi|counter[19]                            ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.730      ;
; 1.444 ; ClkDivider:clkdi|counter[3]                             ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.730      ;
; 1.445 ; ClkDivider:clkdi|counter[22]                            ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.731      ;
; 1.448 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; ClkDivider:clkdi|counter[26]                            ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; ClkDivider:clkdi|counter[28]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.735      ;
; 1.484 ; ClkDivider:clkdi|counter[20]                            ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[4]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[2]                             ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.487 ; ClkDivider:clkdi|counter[1]                             ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; ClkDivider:clkdi|counter[9]                             ; ClkDivider:clkdi|counter[11]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; ClkDivider:clkdi|counter[29]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.775      ;
; 1.505 ; ClkDivider:clkdi|counter[15]                            ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; -0.001     ; 1.790      ;
; 1.505 ; ClkDivider:clkdi|counter[23]                            ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.791      ;
; 1.520 ; ClkDivider:clkdi|counter[12]                            ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.806      ;
; 1.528 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; ClkDivider:clkdi|counter[26]                            ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; ClkDivider:clkdi|counter[28]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.815      ;
; 1.564 ; ClkDivider:clkdi|counter[16]                            ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; ClkDivider:clkdi|counter[20]                            ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.850      ;
; 1.566 ; ClkDivider:clkdi|counter[14]                            ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; -0.001     ; 1.851      ;
; 1.567 ; ClkDivider:clkdi|counter[1]                             ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; ClkDivider:clkdi|counter[9]                             ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; ClkDivider:clkdi|counter[11]                            ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.855      ;
; 1.574 ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                 ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                                ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.860      ;
; 1.577 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[1] ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[1] ; Clock10      ; Clock10     ; 0.000        ; 0.005      ; 1.868      ;
; 1.585 ; ClkDivider:clkdi|counter[23]                            ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.871      ;
; 1.589 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[3] ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[3] ; Clock10      ; Clock10     ; 0.000        ; 0.005      ; 1.880      ;
; 1.600 ; ClkDivider:clkdi|counter[12]                            ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.886      ;
; 1.604 ; ClkDivider:clkdi|counter[19]                            ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.890      ;
; 1.604 ; ClkDivider:clkdi|counter[3]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.890      ;
; 1.605 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[0] ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[0] ; Clock10      ; Clock10     ; 0.000        ; 0.005      ; 1.896      ;
; 1.606 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[2] ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[2] ; Clock10      ; Clock10     ; 0.000        ; 0.005      ; 1.897      ;
; 1.608 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; ClkDivider:clkdi|counter[26]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; ClkDivider:clkdi|counter[28]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.895      ;
; 1.611 ; ClkDivider:clkdi|counter[10]                            ; ClkDivider:clkdi|counter[11]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.897      ;
; 1.613 ; ClkDivider:clkdi|counter[8]                             ; ClkDivider:clkdi|counter[9]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.899      ;
; 1.619 ; ClkDivider:clkdi|counter[22]                            ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.905      ;
; 1.625 ; ClkDivider:clkdi|counter[5]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.911      ;
; 1.629 ; ClkDivider:clkdi|counter[13]                            ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; -0.002     ; 1.913      ;
; 1.633 ; ClkDivider:clkdi|counter[0]                             ; ClkDivider:clkdi|counter[1]                                            ; Clock10      ; Clock10     ; 0.000        ; -0.002     ; 1.917      ;
; 1.644 ; ClkDivider:clkdi|counter[16]                            ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.930      ;
; 1.644 ; ClkDivider:clkdi|counter[2]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.930      ;
; 1.644 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.930      ;
; 1.644 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.930      ;
; 1.649 ; ClkDivider:clkdi|counter[11]                            ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.935      ;
; 1.665 ; ClkDivider:clkdi|counter[23]                            ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.951      ;
; 1.684 ; ClkDivider:clkdi|counter[19]                            ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.970      ;
; 1.688 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.974      ;
; 1.689 ; ClkDivider:clkdi|counter[26]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.975      ;
; 1.691 ; ClkDivider:clkdi|counter[10]                            ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.977      ;
; 1.699 ; ClkDivider:clkdi|counter[22]                            ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.985      ;
; 1.699 ; ClkDivider:clkdi|counter[6]                             ; ClkDivider:clkdi|counter[9]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.985      ;
; 1.709 ; ClkDivider:clkdi|counter[13]                            ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; -0.002     ; 1.993      ;
; 1.713 ; ClkDivider:clkdi|counter[0]                             ; ClkDivider:clkdi|counter[2]                                            ; Clock10      ; Clock10     ; 0.000        ; -0.002     ; 1.997      ;
; 1.724 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 2.010      ;
; 1.727 ; ClkDivider:clkdi|counter[1]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 2.013      ;
; 1.728 ; ClkDivider:clkdi|counter[9]                             ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 2.014      ;
; 1.738 ; ClkDivider:clkdi|counter[20]                            ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 2.024      ;
; 1.745 ; ClkDivider:clkdi|counter[15]                            ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; -0.001     ; 2.030      ;
; 1.745 ; ClkDivider:clkdi|counter[23]                            ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 2.031      ;
; 1.762 ; ClkDivider:clkdi|counter[12]                            ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; -0.001     ; 2.047      ;
; 1.768 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 2.054      ;
+-------+---------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[10]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[10]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[11]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[11]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[12]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[12]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[5]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[5]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[6]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[6]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0] ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 7.643 ; 7.643 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 7.239 ; 7.239 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 7.238 ; 7.238 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 7.643 ; 7.643 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 4.679 ; 4.679 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 3.828 ; 3.828 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 3.828 ; 3.828 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 2.285 ; 2.285 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 2.223 ; 2.223 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 2.974 ; 2.974 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -4.431 ; -4.431 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -6.991 ; -6.991 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -6.990 ; -6.990 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -7.395 ; -7.395 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -4.431 ; -4.431 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -1.975 ; -1.975 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -1.978 ; -1.978 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -2.037 ; -2.037 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -1.975 ; -1.975 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -2.726 ; -2.726 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 10.951 ; 10.951 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 9.014  ; 9.014  ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 9.322  ; 9.322  ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 10.164 ; 10.164 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 9.908  ; 9.908  ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 9.876  ; 9.876  ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 10.752 ; 10.752 ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 10.951 ; 10.951 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 10.707 ; 10.707 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 10.408 ; 10.408 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 10.556 ; 10.556 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 9.558  ; 9.558  ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 9.710  ; 9.710  ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 10.584 ; 10.584 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 10.707 ; 10.707 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 9.501  ; 9.501  ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 10.362 ; 10.362 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 9.982  ; 9.982  ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 10.319 ; 10.319 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 10.250 ; 10.250 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 10.361 ; 10.361 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 10.351 ; 10.351 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 10.345 ; 10.345 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 10.362 ; 10.362 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 10.669 ; 10.669 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 9.797  ; 9.797  ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 10.011 ; 10.011 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 10.669 ; 10.669 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 9.769  ; 9.769  ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 8.843  ; 8.843  ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 10.130 ; 10.130 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 10.456 ; 10.456 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 8.818  ; 8.818  ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 8.312  ; 8.312  ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 8.759  ; 8.759  ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 8.751  ; 8.751  ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 8.706  ; 8.706  ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 8.818  ; 8.818  ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 8.711  ; 8.711  ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 8.793  ; 8.793  ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 8.613  ; 8.613  ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 9.152  ; 9.152  ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 8.362  ; 8.362  ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 8.699  ; 8.699  ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 9.152  ; 9.152  ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 8.976  ; 8.976  ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 8.933  ; 8.933  ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 8.271  ; 8.271  ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 8.772  ; 8.772  ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 8.442  ; 8.442  ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 9.119  ; 9.119  ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 8.523  ; 8.523  ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 8.674  ; 8.674  ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 8.674  ; 8.674  ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 8.952  ; 8.952  ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 9.795  ; 9.795  ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 9.083  ; 9.083  ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 9.102  ; 9.102  ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 9.927  ; 9.927  ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 10.120 ; 10.120 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 8.800  ; 8.800  ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 9.755  ; 9.755  ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 9.858  ; 9.858  ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 8.905  ; 8.905  ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 9.014  ; 9.014  ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 9.887  ; 9.887  ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 10.009 ; 10.009 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 8.800  ; 8.800  ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 9.279  ; 9.279  ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 9.279  ; 9.279  ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 9.619  ; 9.619  ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 9.537  ; 9.537  ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 9.653  ; 9.653  ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 9.649  ; 9.649  ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 9.636  ; 9.636  ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 9.654  ; 9.654  ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 8.422  ; 8.422  ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 9.382  ; 9.382  ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 9.590  ; 9.590  ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 10.248 ; 10.248 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 9.349  ; 9.349  ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 8.422  ; 8.422  ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 9.711  ; 9.711  ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 10.036 ; 10.036 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 8.312  ; 8.312  ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 8.312  ; 8.312  ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 8.759  ; 8.759  ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 8.751  ; 8.751  ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 8.706  ; 8.706  ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 8.818  ; 8.818  ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 8.711  ; 8.711  ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 8.793  ; 8.793  ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 8.613  ; 8.613  ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 8.271  ; 8.271  ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 8.362  ; 8.362  ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 8.699  ; 8.699  ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 9.152  ; 9.152  ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 8.976  ; 8.976  ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 8.933  ; 8.933  ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 8.271  ; 8.271  ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 8.772  ; 8.772  ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 8.442  ; 8.442  ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 9.119  ; 9.119  ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 8.523  ; 8.523  ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock10 ; 97.902 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clock10 ; 0.215 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock10 ; 49.000 ; 0.000               ;
+---------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                                                               ;
+--------+---------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 97.902 ; ClkDivider:clkdi|counter[26]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.754     ; 1.376      ;
; 97.927 ; ClkDivider:clkdi|counter[29]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.754     ; 1.351      ;
; 97.934 ; ClkDivider:clkdi|counter[30]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.754     ; 1.344      ;
; 97.935 ; ClkDivider:clkdi|counter[28]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.754     ; 1.343      ;
; 97.961 ; ClkDivider:clkdi|counter[16]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.754     ; 1.317      ;
; 97.974 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.302      ;
; 97.986 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.290      ;
; 97.994 ; ClkDivider:clkdi|counter[22]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.754     ; 1.284      ;
; 97.997 ; ClkDivider:clkdi|counter[25]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.754     ; 1.281      ;
; 98.056 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.220      ;
; 98.059 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.971      ;
; 98.070 ; ClkDivider:clkdi|counter[24]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.754     ; 1.208      ;
; 98.073 ; ClkDivider:clkdi|counter[31]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.754     ; 1.205      ;
; 98.080 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.949      ;
; 98.082 ; ClkDivider:clkdi|counter[11]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.194      ;
; 98.083 ; ClkDivider:clkdi|counter[19]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.754     ; 1.195      ;
; 98.086 ; ClkDivider:clkdi|counter[20]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.754     ; 1.192      ;
; 98.115 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.914      ;
; 98.120 ; ClkDivider:clkdi|counter[27]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.754     ; 1.158      ;
; 98.130 ; ClkDivider:clkdi|counter[23]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.754     ; 1.148      ;
; 98.138 ; ClkDivider:clkdi|counter[17]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.755     ; 1.139      ;
; 98.150 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.879      ;
; 98.157 ; ClkDivider:clkdi|counter[12]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.119      ;
; 98.175 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.856      ;
; 98.185 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.844      ;
; 98.189 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 1.086      ;
; 98.196 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.834      ;
; 98.199 ; ClkDivider:clkdi|counter[18]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.755     ; 1.078      ;
; 98.211 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.820      ;
; 98.220 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.809      ;
; 98.227 ; ClkDivider:clkdi|counter[13]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 1.048      ;
; 98.231 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.799      ;
; 98.232 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.798      ;
; 98.233 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.798      ;
; 98.234 ; ClkDivider:clkdi|counter[15]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.042      ;
; 98.238 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.794      ;
; 98.240 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.790      ;
; 98.254 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.776      ;
; 98.254 ; ClkDivider:clkdi|counter[8]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.755     ; 1.023      ;
; 98.255 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.774      ;
; 98.259 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.772      ;
; 98.266 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.764      ;
; 98.267 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.763      ;
; 98.275 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.755      ;
; 98.276 ; ClkDivider:clkdi|counter[14]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.000      ;
; 98.281 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.750      ;
; 98.289 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.741      ;
; 98.290 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[25]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.739      ;
; 98.291 ; ClkDivider:clkdi|counter[6]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 0.985      ;
; 98.292 ; ClkDivider:clkdi|counter[21]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.755     ; 0.985      ;
; 98.294 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.737      ;
; 98.301 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.729      ;
; 98.302 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.728      ;
; 98.302 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.728      ;
; 98.306 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.755     ; 0.971      ;
; 98.308 ; ClkDivider:clkdi|counter[9]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 0.968      ;
; 98.311 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.721      ;
; 98.311 ; ClkDivider:clkdi|counter[10]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.755     ; 0.966      ;
; 98.311 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.755     ; 0.966      ;
; 98.314 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 0.962      ;
; 98.324 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.706      ;
; 98.325 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[24]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.704      ;
; 98.329 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.702      ;
; 98.332 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.699      ;
; 98.336 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.694      ;
; 98.337 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.693      ;
; 98.337 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.693      ;
; 98.338 ; ClkDivider:clkdi|counter[6]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.693      ;
; 98.356 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.675      ;
; 98.359 ; ClkDivider:clkdi|counter[6]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.671      ;
; 98.359 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.671      ;
; 98.361 ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]    ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.671      ;
; 98.364 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.667      ;
; 98.367 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.664      ;
; 98.371 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.659      ;
; 98.372 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.658      ;
; 98.372 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.658      ;
; 98.383 ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 1.650      ;
; 98.385 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[1]                    ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 1.648      ;
; 98.386 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0]                    ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.646      ;
; 98.387 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[3] ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]    ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.644      ;
; 98.388 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0]                    ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]    ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.643      ;
; 98.391 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.640      ;
; 98.392 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.639      ;
; 98.394 ; ClkDivider:clkdi|counter[6]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.636      ;
; 98.394 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.636      ;
; 98.397 ; ClkDivider:clkdi|counter[8]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.635      ;
; 98.399 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.632      ;
; 98.402 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.629      ;
; 98.406 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[25]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.624      ;
; 98.407 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.623      ;
; 98.407 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.623      ;
; 98.409 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[3] ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.623      ;
; 98.414 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.617      ;
; 98.418 ; ClkDivider:clkdi|counter[8]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.613      ;
; 98.419 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[23]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.610      ;
; 98.419 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.613      ;
; 98.427 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.604      ;
; 98.429 ; ClkDivider:clkdi|counter[6]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.601      ;
; 98.429 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.601      ;
+--------+---------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                                                            ;
+-------+-----------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ClkDivider:clkdi|clkReg                 ; ClkDivider:clkdi|clkReg                                       ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; ClkDivider:clkdi|counter[31]            ; ClkDivider:clkdi|counter[31]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.395      ;
; 0.315 ; SW[0]                                   ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                       ; Clock10      ; Clock10     ; 0.000        ; 1.790      ; 2.257      ;
; 0.317 ; SW[0]                                   ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[2]                    ; Clock10      ; Clock10     ; 0.000        ; 1.790      ; 2.259      ;
; 0.357 ; ClkDivider:clkdi|counter[16]            ; ClkDivider:clkdi|counter[16]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; ClkDivider:clkdi|counter[15]            ; ClkDivider:clkdi|counter[15]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[20]            ; ClkDivider:clkdi|counter[20]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[23]            ; ClkDivider:clkdi|counter[23]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[25]            ; ClkDivider:clkdi|counter[25]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[27]            ; ClkDivider:clkdi|counter[27]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[2]             ; ClkDivider:clkdi|counter[2]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[4]             ; ClkDivider:clkdi|counter[4]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[14]            ; ClkDivider:clkdi|counter[14]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ClkDivider:clkdi|counter[1]             ; ClkDivider:clkdi|counter[1]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ClkDivider:clkdi|counter[9]             ; ClkDivider:clkdi|counter[9]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ClkDivider:clkdi|counter[11]            ; ClkDivider:clkdi|counter[11]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ClkDivider:clkdi|counter[29]            ; ClkDivider:clkdi|counter[29]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ClkDivider:clkdi|counter[30]            ; ClkDivider:clkdi|counter[30]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; ClkDivider:clkdi|counter[12]            ; ClkDivider:clkdi|counter[12]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; SW[2]                                   ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[2]       ; Clock10      ; Clock10     ; 0.000        ; 1.784      ; 2.304      ;
; 0.369 ; ClkDivider:clkdi|counter[19]            ; ClkDivider:clkdi|counter[19]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[22]            ; ClkDivider:clkdi|counter[22]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[3]             ; ClkDivider:clkdi|counter[3]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[6]             ; ClkDivider:clkdi|counter[6]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; ClkDivider:clkdi|counter[24]            ; ClkDivider:clkdi|counter[24]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ClkDivider:clkdi|counter[26]            ; ClkDivider:clkdi|counter[26]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ClkDivider:clkdi|counter[28]            ; ClkDivider:clkdi|counter[28]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.383 ; SW[0]                                   ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                       ; Clock10      ; Clock10     ; 0.000        ; 1.786      ; 2.321      ;
; 0.385 ; SW[0]                                   ; IO_controller:ioCtrl|Hex:heX|rhexOut[12]                      ; Clock10      ; Clock10     ; 0.000        ; 1.787      ; 2.324      ;
; 0.387 ; SW[0]                                   ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[2]                    ; Clock10      ; Clock10     ; 0.000        ; 1.791      ; 2.330      ;
; 0.388 ; SW[0]                                   ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                      ; Clock10      ; Clock10     ; 0.000        ; 1.787      ; 2.327      ;
; 0.390 ; SW[0]                                   ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                       ; Clock10      ; Clock10     ; 0.000        ; 1.786      ; 2.328      ;
; 0.391 ; SW[0]                                   ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                      ; Clock10      ; Clock10     ; 0.000        ; 1.787      ; 2.330      ;
; 0.392 ; SW[0]                                   ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                      ; Clock10      ; Clock10     ; 0.000        ; 1.787      ; 2.331      ;
; 0.402 ; SW[0]                                   ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                       ; Clock10      ; Clock10     ; 0.000        ; 1.790      ; 2.344      ;
; 0.402 ; SW[0]                                   ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[1]                    ; Clock10      ; Clock10     ; 0.000        ; 1.790      ; 2.344      ;
; 0.404 ; SW[1]                                   ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[1]       ; Clock10      ; Clock10     ; 0.000        ; 1.784      ; 2.340      ;
; 0.422 ; SW[0]                                   ; IO_controller:ioCtrl|Hex:heX|rhexOut[6]                       ; Clock10      ; Clock10     ; 0.000        ; 1.788      ; 2.362      ;
; 0.435 ; SW[0]                                   ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[4]                    ; Clock10      ; Clock10     ; 0.000        ; 1.789      ; 2.376      ;
; 0.436 ; SW[0]                                   ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[6]                    ; Clock10      ; Clock10     ; 0.000        ; 1.789      ; 2.377      ;
; 0.436 ; SW[0]                                   ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[6]                    ; Clock10      ; Clock10     ; 0.000        ; 1.789      ; 2.377      ;
; 0.437 ; SW[0]                                   ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[4]                    ; Clock10      ; Clock10     ; 0.000        ; 1.789      ; 2.378      ;
; 0.461 ; SW[0]                                   ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[0]       ; Clock10      ; Clock10     ; 0.000        ; 1.784      ; 2.397      ;
; 0.489 ; SW[0]                                   ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[3] ; Clock10      ; Clock10     ; 0.000        ; 1.791      ; 2.432      ;
; 0.496 ; ClkDivider:clkdi|counter[14]            ; ClkDivider:clkdi|counter[15]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ClkDivider:clkdi|counter[2]             ; ClkDivider:clkdi|counter[3]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ClkDivider:clkdi|counter[25]            ; ClkDivider:clkdi|counter[26]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ClkDivider:clkdi|counter[27]            ; ClkDivider:clkdi|counter[28]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; ClkDivider:clkdi|counter[1]             ; ClkDivider:clkdi|counter[2]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; ClkDivider:clkdi|counter[11]            ; ClkDivider:clkdi|counter[12]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; ClkDivider:clkdi|counter[30]            ; ClkDivider:clkdi|counter[31]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; ClkDivider:clkdi|counter[29]            ; ClkDivider:clkdi|counter[30]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.651      ;
; 0.505 ; SW[0]                                   ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                       ; Clock10      ; Clock10     ; 0.000        ; 1.788      ; 2.445      ;
; 0.509 ; ClkDivider:clkdi|counter[19]            ; ClkDivider:clkdi|counter[20]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; ClkDivider:clkdi|counter[22]            ; ClkDivider:clkdi|counter[23]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; ClkDivider:clkdi|counter[3]             ; ClkDivider:clkdi|counter[4]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; ClkDivider:clkdi|counter[24]            ; ClkDivider:clkdi|counter[25]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; ClkDivider:clkdi|counter[26]            ; ClkDivider:clkdi|counter[27]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; ClkDivider:clkdi|counter[28]            ; ClkDivider:clkdi|counter[29]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; SW[0]                                   ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[7]                    ; Clock10      ; Clock10     ; 0.000        ; 1.789      ; 2.456      ;
; 0.516 ; SW[0]                                   ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[7]                    ; Clock10      ; Clock10     ; 0.000        ; 1.789      ; 2.457      ;
; 0.516 ; SW[0]                                   ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ; Clock10      ; Clock10     ; 0.000        ; 1.788      ; 2.456      ;
; 0.521 ; SW[0]                                   ; IO_controller:ioCtrl|Hex:heX|rhexOut[10]                      ; Clock10      ; Clock10     ; 0.000        ; 1.786      ; 2.459      ;
; 0.531 ; ClkDivider:clkdi|counter[20]            ; ClkDivider:clkdi|counter[22]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[4]             ; ClkDivider:clkdi|counter[6]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[2]             ; ClkDivider:clkdi|counter[4]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[25]            ; ClkDivider:clkdi|counter[27]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[27]            ; ClkDivider:clkdi|counter[29]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; ClkDivider:clkdi|counter[1]             ; ClkDivider:clkdi|counter[3]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; ClkDivider:clkdi|counter[9]             ; ClkDivider:clkdi|counter[11]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; ClkDivider:clkdi|counter[29]            ; ClkDivider:clkdi|counter[31]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; SW[0]                                   ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1]                    ; Clock10      ; Clock10     ; 0.000        ; 1.791      ; 2.478      ;
; 0.542 ; ClkDivider:clkdi|counter[12]            ; ClkDivider:clkdi|counter[14]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; ClkDivider:clkdi|counter[15]            ; ClkDivider:clkdi|counter[16]                                  ; Clock10      ; Clock10     ; 0.000        ; -0.002     ; 0.695      ;
; 0.546 ; ClkDivider:clkdi|counter[24]            ; ClkDivider:clkdi|counter[26]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; ClkDivider:clkdi|counter[26]            ; ClkDivider:clkdi|counter[28]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; ClkDivider:clkdi|counter[28]            ; ClkDivider:clkdi|counter[30]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; ClkDivider:clkdi|counter[23]            ; ClkDivider:clkdi|counter[24]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.703      ;
; 0.565 ; ClkDivider:clkdi|counter[16]            ; ClkDivider:clkdi|counter[19]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; ClkDivider:clkdi|counter[20]            ; ClkDivider:clkdi|counter[23]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; ClkDivider:clkdi|counter[25]            ; ClkDivider:clkdi|counter[28]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; ClkDivider:clkdi|counter[27]            ; ClkDivider:clkdi|counter[30]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; ClkDivider:clkdi|counter[1]             ; ClkDivider:clkdi|counter[4]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; ClkDivider:clkdi|counter[9]             ; ClkDivider:clkdi|counter[12]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; ClkDivider:clkdi|counter[11]            ; ClkDivider:clkdi|counter[14]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.720      ;
; 0.574 ; SW[0]                                   ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[1] ; Clock10      ; Clock10     ; 0.000        ; 1.790      ; 2.516      ;
; 0.574 ; IO_controller:ioCtrl|Hex:heX|rhexOut[9] ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                       ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; ClkDivider:clkdi|counter[5]             ; ClkDivider:clkdi|counter[6]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.727      ;
; 0.576 ; ClkDivider:clkdi|counter[13]            ; ClkDivider:clkdi|counter[14]                                  ; Clock10      ; Clock10     ; 0.000        ; -0.001     ; 0.727      ;
; 0.577 ; ClkDivider:clkdi|counter[12]            ; ClkDivider:clkdi|counter[15]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.729      ;
; 0.577 ; ClkDivider:clkdi|counter[10]            ; ClkDivider:clkdi|counter[11]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.730      ;
; 0.578 ; ClkDivider:clkdi|counter[0]             ; ClkDivider:clkdi|counter[1]                                   ; Clock10      ; Clock10     ; 0.000        ; -0.001     ; 0.729      ;
; 0.579 ; ClkDivider:clkdi|counter[8]             ; ClkDivider:clkdi|counter[9]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.732      ;
; 0.579 ; ClkDivider:clkdi|counter[19]            ; ClkDivider:clkdi|counter[22]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; ClkDivider:clkdi|counter[3]             ; ClkDivider:clkdi|counter[6]                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; ClkDivider:clkdi|counter[24]            ; ClkDivider:clkdi|counter[27]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; ClkDivider:clkdi|counter[26]            ; ClkDivider:clkdi|counter[29]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; ClkDivider:clkdi|counter[28]            ; ClkDivider:clkdi|counter[31]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.734      ;
; 0.585 ; ClkDivider:clkdi|counter[14]            ; ClkDivider:clkdi|counter[16]                                  ; Clock10      ; Clock10     ; 0.000        ; -0.002     ; 0.735      ;
; 0.586 ; ClkDivider:clkdi|counter[23]            ; ClkDivider:clkdi|counter[25]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.738      ;
+-------+-----------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[10]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[10]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[11]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[11]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[12]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[12]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[5]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[5]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[6]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[6]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0] ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 3.322 ; 3.322 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 3.224 ; 3.224 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 3.162 ; 3.162 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 3.322 ; 3.322 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 2.130 ; 2.130 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 1.104 ; 1.104 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 1.104 ; 1.104 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 0.524 ; 0.524 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 0.488 ; 0.488 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 0.947 ; 0.947 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -2.010 ; -2.010 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -3.104 ; -3.104 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -3.042 ; -3.042 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -3.202 ; -3.202 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -2.010 ; -2.010 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -0.315 ; -0.315 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -0.315 ; -0.315 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -0.404 ; -0.404 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -0.368 ; -0.368 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -0.827 ; -0.827 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 5.397 ; 5.397 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.540 ; 4.540 ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 4.656 ; 4.656 ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 4.918 ; 4.918 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.874 ; 4.874 ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 4.888 ; 4.888 ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 5.204 ; 5.204 ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 5.397 ; 5.397 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 5.186 ; 5.186 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 5.043 ; 5.043 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 5.083 ; 5.083 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 4.761 ; 4.761 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 4.812 ; 4.812 ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 5.105 ; 5.105 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 5.186 ; 5.186 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 4.772 ; 4.772 ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 5.040 ; 5.040 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 4.871 ; 4.871 ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 4.993 ; 4.993 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 4.990 ; 4.990 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 5.040 ; 5.040 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 5.025 ; 5.025 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 5.022 ; 5.022 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 5.037 ; 5.037 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 5.229 ; 5.229 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 4.854 ; 4.854 ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 5.011 ; 5.011 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 5.229 ; 5.229 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 4.798 ; 4.798 ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 4.486 ; 4.486 ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 4.959 ; 4.959 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 5.082 ; 5.082 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 4.552 ; 4.552 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.364 ; 4.364 ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.499 ; 4.499 ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.466 ; 4.466 ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.443 ; 4.443 ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.552 ; 4.552 ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 4.493 ; 4.493 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.537 ; 4.537 ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.501 ; 4.501 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 4.645 ; 4.645 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 4.298 ; 4.298 ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.430 ; 4.430 ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.632 ; 4.632 ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.597 ; 4.597 ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 4.633 ; 4.633 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.318 ; 4.318 ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 4.522 ; 4.522 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.460 ; 4.460 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.645 ; 4.645 ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 4.419 ; 4.419 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 4.421 ; 4.421 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.421 ; 4.421 ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 4.537 ; 4.537 ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 4.803 ; 4.803 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.616 ; 4.616 ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 4.642 ; 4.642 ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 4.951 ; 4.951 ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 5.141 ; 5.141 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 4.514 ; 4.514 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 4.796 ; 4.796 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 4.824 ; 4.824 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 4.515 ; 4.515 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 4.557 ; 4.557 ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 4.849 ; 4.849 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 4.927 ; 4.927 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 4.514 ; 4.514 ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 4.655 ; 4.655 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 4.655 ; 4.655 ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 4.781 ; 4.781 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 4.764 ; 4.764 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 4.814 ; 4.814 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 4.811 ; 4.811 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 4.796 ; 4.796 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 4.816 ; 4.816 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 4.329 ; 4.329 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 4.701 ; 4.701 ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 4.861 ; 4.861 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 5.079 ; 5.079 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 4.648 ; 4.648 ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 4.329 ; 4.329 ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 4.803 ; 4.803 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 4.933 ; 4.933 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 4.364 ; 4.364 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.364 ; 4.364 ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.499 ; 4.499 ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.466 ; 4.466 ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.443 ; 4.443 ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.552 ; 4.552 ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 4.493 ; 4.493 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.537 ; 4.537 ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.501 ; 4.501 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 4.298 ; 4.298 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 4.298 ; 4.298 ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.430 ; 4.430 ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.632 ; 4.632 ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.597 ; 4.597 ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 4.633 ; 4.633 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.318 ; 4.318 ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 4.522 ; 4.522 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.460 ; 4.460 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.645 ; 4.645 ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 4.419 ; 4.419 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 95.193 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
;  Clock10         ; 95.193 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 7.643 ; 7.643 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 7.239 ; 7.239 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 7.238 ; 7.238 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 7.643 ; 7.643 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 4.679 ; 4.679 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 3.828 ; 3.828 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 3.828 ; 3.828 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 2.285 ; 2.285 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 2.223 ; 2.223 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 2.974 ; 2.974 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -2.010 ; -2.010 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -3.104 ; -3.104 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -3.042 ; -3.042 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -3.202 ; -3.202 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -2.010 ; -2.010 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -0.315 ; -0.315 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -0.315 ; -0.315 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -0.404 ; -0.404 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -0.368 ; -0.368 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -0.827 ; -0.827 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 10.951 ; 10.951 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 9.014  ; 9.014  ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 9.322  ; 9.322  ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 10.164 ; 10.164 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 9.908  ; 9.908  ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 9.876  ; 9.876  ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 10.752 ; 10.752 ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 10.951 ; 10.951 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 10.707 ; 10.707 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 10.408 ; 10.408 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 10.556 ; 10.556 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 9.558  ; 9.558  ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 9.710  ; 9.710  ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 10.584 ; 10.584 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 10.707 ; 10.707 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 9.501  ; 9.501  ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 10.362 ; 10.362 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 9.982  ; 9.982  ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 10.319 ; 10.319 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 10.250 ; 10.250 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 10.361 ; 10.361 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 10.351 ; 10.351 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 10.345 ; 10.345 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 10.362 ; 10.362 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 10.669 ; 10.669 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 9.797  ; 9.797  ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 10.011 ; 10.011 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 10.669 ; 10.669 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 9.769  ; 9.769  ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 8.843  ; 8.843  ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 10.130 ; 10.130 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 10.456 ; 10.456 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 8.818  ; 8.818  ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 8.312  ; 8.312  ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 8.759  ; 8.759  ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 8.751  ; 8.751  ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 8.706  ; 8.706  ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 8.818  ; 8.818  ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 8.711  ; 8.711  ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 8.793  ; 8.793  ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 8.613  ; 8.613  ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 9.152  ; 9.152  ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 8.362  ; 8.362  ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 8.699  ; 8.699  ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 9.152  ; 9.152  ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 8.976  ; 8.976  ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 8.933  ; 8.933  ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 8.271  ; 8.271  ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 8.772  ; 8.772  ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 8.442  ; 8.442  ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 9.119  ; 9.119  ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 8.523  ; 8.523  ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 4.421 ; 4.421 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.421 ; 4.421 ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 4.537 ; 4.537 ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 4.803 ; 4.803 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.616 ; 4.616 ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 4.642 ; 4.642 ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 4.951 ; 4.951 ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 5.141 ; 5.141 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 4.514 ; 4.514 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 4.796 ; 4.796 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 4.824 ; 4.824 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 4.515 ; 4.515 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 4.557 ; 4.557 ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 4.849 ; 4.849 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 4.927 ; 4.927 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 4.514 ; 4.514 ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 4.655 ; 4.655 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 4.655 ; 4.655 ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 4.781 ; 4.781 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 4.764 ; 4.764 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 4.814 ; 4.814 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 4.811 ; 4.811 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 4.796 ; 4.796 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 4.816 ; 4.816 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 4.329 ; 4.329 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 4.701 ; 4.701 ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 4.861 ; 4.861 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 5.079 ; 5.079 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 4.648 ; 4.648 ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 4.329 ; 4.329 ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 4.803 ; 4.803 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 4.933 ; 4.933 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 4.364 ; 4.364 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.364 ; 4.364 ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.499 ; 4.499 ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.466 ; 4.466 ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.443 ; 4.443 ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.552 ; 4.552 ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 4.493 ; 4.493 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.537 ; 4.537 ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.501 ; 4.501 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 4.298 ; 4.298 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 4.298 ; 4.298 ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.430 ; 4.430 ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.632 ; 4.632 ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.597 ; 4.597 ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 4.633 ; 4.633 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.318 ; 4.318 ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 4.522 ; 4.522 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.460 ; 4.460 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.645 ; 4.645 ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 4.419 ; 4.419 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock10    ; Clock10  ; 1177     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock10    ; Clock10  ; 1177     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 16 20:49:06 2014
Info: Command: quartus_sta Project4 -c Debug
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Warning (332060): Node: ClkDivider:clkdi|clkReg was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 95.193
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    95.193         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 48.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.889         0.000 Clock10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 95.193
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 95.193 
    Info (332115): ===================================================================
    Info (332115): From Node    : ClkDivider:clkdi|counter[0]
    Info (332115): To Node      : ClkDivider:clkdi|counter[21]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.864      2.864  R        clock network delay
    Info (332115):      3.141      0.277     uTco  ClkDivider:clkdi|counter[0]
    Info (332115):      3.141      0.000 RR  CELL  clkdi|counter[0]|regout
    Info (332115):      3.732      0.591 RR    IC  clkdi|Add0~0|datab
    Info (332115):      4.227      0.495 RR  CELL  clkdi|Add0~0|cout
    Info (332115):      4.227      0.000 RR    IC  clkdi|Add0~2|cin
    Info (332115):      4.307      0.080 RF  CELL  clkdi|Add0~2|cout
    Info (332115):      4.307      0.000 FF    IC  clkdi|Add0~4|cin
    Info (332115):      4.387      0.080 FR  CELL  clkdi|Add0~4|cout
    Info (332115):      4.387      0.000 RR    IC  clkdi|Add0~6|cin
    Info (332115):      4.467      0.080 RF  CELL  clkdi|Add0~6|cout
    Info (332115):      4.467      0.000 FF    IC  clkdi|Add0~8|cin
    Info (332115):      4.547      0.080 FR  CELL  clkdi|Add0~8|cout
    Info (332115):      4.547      0.000 RR    IC  clkdi|Add0~10|cin
    Info (332115):      4.627      0.080 RF  CELL  clkdi|Add0~10|cout
    Info (332115):      4.627      0.000 FF    IC  clkdi|Add0~12|cin
    Info (332115):      4.707      0.080 FR  CELL  clkdi|Add0~12|cout
    Info (332115):      4.707      0.000 RR    IC  clkdi|Add0~14|cin
    Info (332115):      4.881      0.174 RF  CELL  clkdi|Add0~14|cout
    Info (332115):      4.881      0.000 FF    IC  clkdi|Add0~16|cin
    Info (332115):      4.961      0.080 FR  CELL  clkdi|Add0~16|cout
    Info (332115):      4.961      0.000 RR    IC  clkdi|Add0~18|cin
    Info (332115):      5.041      0.080 RF  CELL  clkdi|Add0~18|cout
    Info (332115):      5.041      0.000 FF    IC  clkdi|Add0~20|cin
    Info (332115):      5.121      0.080 FR  CELL  clkdi|Add0~20|cout
    Info (332115):      5.121      0.000 RR    IC  clkdi|Add0~22|cin
    Info (332115):      5.201      0.080 RF  CELL  clkdi|Add0~22|cout
    Info (332115):      5.201      0.000 FF    IC  clkdi|Add0~24|cin
    Info (332115):      5.281      0.080 FR  CELL  clkdi|Add0~24|cout
    Info (332115):      5.281      0.000 RR    IC  clkdi|Add0~26|cin
    Info (332115):      5.361      0.080 RF  CELL  clkdi|Add0~26|cout
    Info (332115):      5.361      0.000 FF    IC  clkdi|Add0~28|cin
    Info (332115):      5.441      0.080 FR  CELL  clkdi|Add0~28|cout
    Info (332115):      5.441      0.000 RR    IC  clkdi|Add0~30|cin
    Info (332115):      5.602      0.161 RF  CELL  clkdi|Add0~30|cout
    Info (332115):      5.602      0.000 FF    IC  clkdi|Add0~32|cin
    Info (332115):      5.682      0.080 FR  CELL  clkdi|Add0~32|cout
    Info (332115):      5.682      0.000 RR    IC  clkdi|Add0~34|cin
    Info (332115):      5.762      0.080 RF  CELL  clkdi|Add0~34|cout
    Info (332115):      5.762      0.000 FF    IC  clkdi|Add0~36|cin
    Info (332115):      5.842      0.080 FR  CELL  clkdi|Add0~36|cout
    Info (332115):      5.842      0.000 RR    IC  clkdi|Add0~38|cin
    Info (332115):      5.922      0.080 RF  CELL  clkdi|Add0~38|cout
    Info (332115):      5.922      0.000 FF    IC  clkdi|Add0~40|cin
    Info (332115):      6.002      0.080 FR  CELL  clkdi|Add0~40|cout
    Info (332115):      6.002      0.000 RR    IC  clkdi|Add0~42|cin
    Info (332115):      6.460      0.458 RR  CELL  clkdi|Add0~42|combout
    Info (332115):      7.289      0.829 RR    IC  clkdi|counter~8|datac
    Info (332115):      7.611      0.322 RR  CELL  clkdi|counter~8|combout
    Info (332115):      7.611      0.000 RR    IC  clkdi|counter[21]|datain
    Info (332115):      7.707      0.096 RR  CELL  ClkDivider:clkdi|counter[21]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.862      2.862  R        clock network delay
    Info (332115):    102.900      0.038     uTsu  ClkDivider:clkdi|counter[21]
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.707
    Info (332115): Data Required Time :   102.900
    Info (332115): Slack              :    95.193 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.445
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.445 
    Info (332115): ===================================================================
    Info (332115): From Node    : ClkDivider:clkdi|clkReg
    Info (332115): To Node      : ClkDivider:clkdi|clkReg
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.038      2.038  R        clock network delay
    Info (332115):      2.315      0.277     uTco  ClkDivider:clkdi|clkReg
    Info (332115):      2.315      0.000 RR  CELL  clkdi|clkReg|regout
    Info (332115):      2.315      0.000 RR    IC  clkdi|clkReg~0|datac
    Info (332115):      2.673      0.358 RR  CELL  clkdi|clkReg~0|combout
    Info (332115):      2.673      0.000 RR    IC  clkdi|clkReg|datain
    Info (332115):      2.769      0.096 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.038      2.038  R        clock network delay
    Info (332115):      2.324      0.286      uTh  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.769
    Info (332115): Data Required Time :     2.324
    Info (332115): Slack              :     0.445 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.889
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.889 
    Info (332113): ===================================================================
    Info (332113): Node             : ClkDivider:clkdi|clkReg
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):      1.436      0.410 RR    IC  clkdi|clkReg|clk
    Info (332113):      2.038      0.602 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113):     51.436      0.410 FF    IC  clkdi|clkReg|clk
    Info (332113):     52.038      0.602 FF  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Required Width   :     1.111
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.889
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: ClkDivider:clkdi|clkReg was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 97.902
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    97.902         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 49.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.000         0.000 Clock10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 97.902
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 97.902 
    Info (332115): ===================================================================
    Info (332115): From Node    : ClkDivider:clkdi|counter[26]
    Info (332115): To Node      : ClkDivider:clkdi|clkReg
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.794      1.794  R        clock network delay
    Info (332115):      1.935      0.141     uTco  ClkDivider:clkdi|counter[26]
    Info (332115):      1.935      0.000 FF  CELL  clkdi|counter[26]|regout
    Info (332115):      2.265      0.330 FF    IC  clkdi|Equal0~7|dataa
    Info (332115):      2.452      0.187 FR  CELL  clkdi|Equal0~7|combout
    Info (332115):      2.642      0.190 RR    IC  clkdi|Equal0~9|datab
    Info (332115):      2.822      0.180 RR  CELL  clkdi|Equal0~9|combout
    Info (332115):      2.953      0.131 RR    IC  clkdi|clkReg~0|datab
    Info (332115):      3.128      0.175 RR  CELL  clkdi|clkReg~0|combout
    Info (332115):      3.128      0.000 RR    IC  clkdi|clkReg|datain
    Info (332115):      3.170      0.042 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.040      1.040  R        clock network delay
    Info (332115):    101.072      0.032     uTsu  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.170
    Info (332115): Data Required Time :   101.072
    Info (332115): Slack              :    97.902 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : ClkDivider:clkdi|clkReg
    Info (332115): To Node      : ClkDivider:clkdi|clkReg
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.040      1.040  R        clock network delay
    Info (332115):      1.181      0.141     uTco  ClkDivider:clkdi|clkReg
    Info (332115):      1.181      0.000 RR  CELL  clkdi|clkReg|regout
    Info (332115):      1.181      0.000 RR    IC  clkdi|clkReg~0|datac
    Info (332115):      1.365      0.184 RR  CELL  clkdi|clkReg~0|combout
    Info (332115):      1.365      0.000 RR    IC  clkdi|clkReg|datain
    Info (332115):      1.407      0.042 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.040      1.040  R        clock network delay
    Info (332115):      1.192      0.152      uTh  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.407
    Info (332115): Data Required Time :     1.192
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.000 
    Info (332113): ===================================================================
    Info (332113): Node             : ClkDivider:clkdi|clkReg
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):      0.718      0.147 RR    IC  clkdi|clkReg|clk
    Info (332113):      1.040      0.322 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113):     50.718      0.147 FF    IC  clkdi|clkReg|clk
    Info (332113):     51.040      0.322 FF  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 417 megabytes
    Info: Processing ended: Sun Nov 16 20:49:08 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


