TimeQuest Timing Analyzer report for singlecycle
Mon Nov 06 17:28:31 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_divider:genclk|clkout'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'clock_divider:genclk|clkout'
 15. Slow Model Minimum Pulse Width: 'clock_divider:genclk|clkout'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock_divider:genclk|clkout'
 27. Fast Model Setup: 'CLOCK_50'
 28. Fast Model Hold: 'CLOCK_50'
 29. Fast Model Hold: 'clock_divider:genclk|clkout'
 30. Fast Model Minimum Pulse Width: 'clock_divider:genclk|clkout'
 31. Fast Model Minimum Pulse Width: 'CLOCK_50'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; singlecycle                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; CLOCK_50                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                    ;
; clock_divider:genclk|clkout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:genclk|clkout } ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                    ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note                                                          ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
; 17.77 MHz  ; 17.77 MHz       ; clock_divider:genclk|clkout ;                                                               ;
; 933.71 MHz ; 420.17 MHz      ; CLOCK_50                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow Model Setup Summary                              ;
+-----------------------------+---------+---------------+
; Clock                       ; Slack   ; End Point TNS ;
+-----------------------------+---------+---------------+
; clock_divider:genclk|clkout ; -30.851 ; -19676.836    ;
; CLOCK_50                    ; -0.071  ; -0.083        ;
+-----------------------------+---------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; CLOCK_50                    ; 0.391 ; 0.000         ;
; clock_divider:genclk|clkout ; 0.391 ; 0.000         ;
+-----------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clock_divider:genclk|clkout ; -2.000 ; -1659.000     ;
; CLOCK_50                    ; -1.380 ; -5.380        ;
+-----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_divider:genclk|clkout'                                                                                                                                                          ;
+---------+---------------------------------------+---------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack   ; From Node                             ; To Node                                           ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------+---------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -30.851 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[28][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.027     ; 31.860     ;
; -30.847 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[3][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.002      ; 31.885     ;
; -30.847 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[1][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.002      ; 31.885     ;
; -30.841 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[6][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.012     ; 31.865     ;
; -30.839 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[5][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.012     ; 31.863     ;
; -30.832 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[2][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.007      ; 31.875     ;
; -30.807 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[2][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.012     ; 31.831     ;
; -30.803 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[1][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.000      ; 31.839     ;
; -30.795 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[28][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.023     ; 31.808     ;
; -30.792 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[25][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.010      ; 31.838     ;
; -30.791 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[3][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.006      ; 31.833     ;
; -30.791 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[1][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.006      ; 31.833     ;
; -30.790 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[1][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.010      ; 31.836     ;
; -30.790 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[28][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.023     ; 31.803     ;
; -30.786 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[3][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.006      ; 31.828     ;
; -30.786 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[1][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.006      ; 31.828     ;
; -30.785 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[6][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 31.813     ;
; -30.783 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[5][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 31.811     ;
; -30.780 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[6][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 31.808     ;
; -30.778 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[5][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 31.806     ;
; -30.776 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[2][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.011      ; 31.823     ;
; -30.771 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[2][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.011      ; 31.818     ;
; -30.751 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[2][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 31.779     ;
; -30.747 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[1][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.004      ; 31.787     ;
; -30.746 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[2][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 31.774     ;
; -30.746 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[28][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.023     ; 31.759     ;
; -30.742 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[1][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.004      ; 31.782     ;
; -30.742 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[3][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.006      ; 31.784     ;
; -30.742 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[1][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.006      ; 31.784     ;
; -30.740 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[7][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.017      ; 31.793     ;
; -30.736 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[4][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.017      ; 31.789     ;
; -30.736 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[25][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.014      ; 31.786     ;
; -30.736 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[6][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 31.764     ;
; -30.734 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[1][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.014      ; 31.784     ;
; -30.734 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[5][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 31.762     ;
; -30.731 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[25][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.014      ; 31.781     ;
; -30.729 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[1][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.014      ; 31.779     ;
; -30.727 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[2][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.011      ; 31.774     ;
; -30.725 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[6][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.025      ; 31.786     ;
; -30.722 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[7][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.025      ; 31.783     ;
; -30.702 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[2][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 31.730     ;
; -30.698 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[1][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.004      ; 31.738     ;
; -30.690 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[28][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.027     ; 31.699     ;
; -30.687 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[25][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.014      ; 31.737     ;
; -30.686 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[3][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.002      ; 31.724     ;
; -30.686 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[1][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.002      ; 31.724     ;
; -30.685 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[1][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.014      ; 31.735     ;
; -30.684 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[7][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.021      ; 31.741     ;
; -30.680 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[6][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.012     ; 31.704     ;
; -30.680 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[4][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.021      ; 31.737     ;
; -30.679 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[7][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.021      ; 31.736     ;
; -30.678 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[5][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.012     ; 31.702     ;
; -30.675 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[4][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.021      ; 31.732     ;
; -30.671 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[2][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.007      ; 31.714     ;
; -30.669 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[6][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.029      ; 31.734     ;
; -30.666 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[7][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.029      ; 31.731     ;
; -30.665 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[28][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.000      ; 31.701     ;
; -30.664 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[26][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.000      ; 31.700     ;
; -30.664 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[6][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.029      ; 31.729     ;
; -30.661 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[7][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.029      ; 31.726     ;
; -30.652 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[7][8]   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.007      ; 31.695     ;
; -30.646 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[2][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.012     ; 31.670     ;
; -30.642 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[1][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.000      ; 31.678     ;
; -30.635 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[7][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.021      ; 31.692     ;
; -30.631 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[25][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.010      ; 31.677     ;
; -30.631 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[4][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.021      ; 31.688     ;
; -30.629 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[1][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.010      ; 31.675     ;
; -30.620 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[6][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.029      ; 31.685     ;
; -30.617 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[7][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.029      ; 31.682     ;
; -30.609 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[28][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.004      ; 31.649     ;
; -30.608 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[26][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.004      ; 31.648     ;
; -30.604 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[28][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.004      ; 31.644     ;
; -30.603 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[26][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.004      ; 31.643     ;
; -30.597 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[25][23] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.005      ; 31.638     ;
; -30.596 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[7][8]   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.011      ; 31.643     ;
; -30.594 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[28][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.021     ; 31.609     ;
; -30.591 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[7][8]   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.011      ; 31.638     ;
; -30.590 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[3][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.008      ; 31.634     ;
; -30.590 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[1][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.008      ; 31.634     ;
; -30.584 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[6][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.006     ; 31.614     ;
; -30.582 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[5][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.006     ; 31.612     ;
; -30.579 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[7][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.017      ; 31.632     ;
; -30.575 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[2][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.013      ; 31.624     ;
; -30.575 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[4][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.017      ; 31.628     ;
; -30.571 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[25][16] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.025     ; 31.582     ;
; -30.570 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[5][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.012     ; 31.594     ;
; -30.565 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[4][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.016     ; 31.585     ;
; -30.564 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[6][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.025      ; 31.625     ;
; -30.561 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[7][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.025      ; 31.622     ;
; -30.560 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[28][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.004      ; 31.600     ;
; -30.559 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[26][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.004      ; 31.599     ;
; -30.558 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[30][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.033      ; 31.627     ;
; -30.558 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[5][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.025      ; 31.619     ;
; -30.551 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[26][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.011     ; 31.576     ;
; -30.550 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[2][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.006     ; 31.580     ;
; -30.547 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[7][8]   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.011      ; 31.594     ;
; -30.546 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[1][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.006      ; 31.588     ;
; -30.541 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[25][23] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.009      ; 31.586     ;
; -30.536 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[25][23] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.009      ; 31.581     ;
; -30.535 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[25][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.016      ; 31.587     ;
+---------+---------------------------------------+---------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.071 ; clock_divider:genclk|count[0] ; clock_divider:genclk|count[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.107      ;
; -0.012 ; clock_divider:genclk|count[2] ; clock_divider:genclk|count[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; 0.006  ; clock_divider:genclk|count[1] ; clock_divider:genclk|clkout   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.030      ;
; 0.059  ; clock_divider:genclk|count[0] ; clock_divider:genclk|count[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.977      ;
; 0.108  ; clock_divider:genclk|count[0] ; clock_divider:genclk|clkout   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.928      ;
; 0.228  ; clock_divider:genclk|count[1] ; clock_divider:genclk|count[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.808      ;
; 0.230  ; clock_divider:genclk|count[2] ; clock_divider:genclk|clkout   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.806      ;
; 0.232  ; clock_divider:genclk|count[1] ; clock_divider:genclk|count[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.804      ;
; 0.379  ; clock_divider:genclk|count[2] ; clock_divider:genclk|count[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_divider:genclk|count[0] ; clock_divider:genclk|count[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_divider:genclk|count[1] ; clock_divider:genclk|count[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; clock_divider:genclk|count[0] ; clock_divider:genclk|count[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_divider:genclk|count[1] ; clock_divider:genclk|count[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_divider:genclk|count[2] ; clock_divider:genclk|count[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.538 ; clock_divider:genclk|count[1] ; clock_divider:genclk|count[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.804      ;
; 0.540 ; clock_divider:genclk|count[2] ; clock_divider:genclk|clkout   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.806      ;
; 0.542 ; clock_divider:genclk|count[1] ; clock_divider:genclk|count[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.662 ; clock_divider:genclk|count[0] ; clock_divider:genclk|clkout   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.928      ;
; 0.711 ; clock_divider:genclk|count[0] ; clock_divider:genclk|count[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.977      ;
; 0.764 ; clock_divider:genclk|count[1] ; clock_divider:genclk|clkout   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.030      ;
; 0.782 ; clock_divider:genclk|count[2] ; clock_divider:genclk|count[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.048      ;
; 0.841 ; clock_divider:genclk|count[0] ; clock_divider:genclk|count[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_divider:genclk|clkout'                                                                                                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.391 ; singlecycle:riscv32i|pc_reg:pcr|pc[1]                                                                                                    ; singlecycle:riscv32i|pc_reg:pcr|pc[1]                                                                                                    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; singlecycle:riscv32i|lsu:usl|reg32_cp:ledg|outs[8]                                                                                       ; singlecycle:riscv32i|lsu:usl|reg32_cp:ledg|outs[8]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; singlecycle:riscv32i|lsu:usl|reg32_cp:lcd|outs[31]                                                                                       ; singlecycle:riscv32i|lsu:usl|reg32_cp:lcd|outs[31]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 0.657      ;
; 2.211 ; singlecycle:riscv32i|regfile:rf|registers[1][6]                                                                                          ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[6]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.000      ; 1.977      ;
; 2.475 ; singlecycle:riscv32i|regfile:rf|registers[26][3]                                                                                         ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[3]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.000      ; 2.241      ;
; 2.494 ; singlecycle:riscv32i|regfile:rf|registers[7][5]                                                                                          ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[5]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.009      ; 2.269      ;
; 2.494 ; singlecycle:riscv32i|regfile:rf|registers[29][3]                                                                                         ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[3]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.019     ; 2.241      ;
; 2.543 ; singlecycle:riscv32i|regfile:rf|registers[31][5]                                                                                         ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[5]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.009     ; 2.300      ;
; 2.576 ; singlecycle:riscv32i|regfile:rf|registers[25][4]                                                                                         ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[4]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.001      ; 2.343      ;
; 2.582 ; singlecycle:riscv32i|regfile:rf|registers[31][2]                                                                                         ; singlecycle:riscv32i|lsu:usl|reg32_cp:ledg|outs[2]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.009      ; 2.357      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg0    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_memory_reg0    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg1    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a3~porta_memory_reg0    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg2    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a7~porta_memory_reg0    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg3    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a15~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg4    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a18~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg5    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a19~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg6    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a20~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg7    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a21~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg8    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a22~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg9    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a23~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg10   ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a24~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg11   ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a25~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg12   ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a26~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg13   ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a27~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg14   ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a28~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg15   ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a29~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg16   ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a30~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg17   ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a31~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg0   ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg1   ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg2   ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a2~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg3   ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a3~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg4   ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a4~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg5   ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a5~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg6   ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a6~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg7   ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a7~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg8   ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a8~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg9   ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a9~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg10  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a10~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg11  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a11~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg12  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a12~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg13  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a13~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg14  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a14~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg15  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a15~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg0  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg1  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a1~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg2  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a2~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg3  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a3~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg4  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a4~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg5  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a5~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg6  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a6~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg7  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a7~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_datain_reg0    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_memory_reg0    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_datain_reg1    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a2~porta_memory_reg0    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_datain_reg2    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a4~porta_memory_reg0    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_datain_reg3    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a5~porta_memory_reg0    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_datain_reg4    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a6~porta_memory_reg0    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_datain_reg5    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a8~porta_memory_reg0    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_datain_reg6    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a9~porta_memory_reg0    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_datain_reg7    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a10~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_datain_reg8    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a11~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_datain_reg9    ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a12~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_datain_reg10   ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a13~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_datain_reg11   ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a14~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_datain_reg12   ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a1~porta_datain_reg13   ; singlecycle:riscv32i|lsu:usl|inmem:imem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a17~porta_memory_reg0   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a8~porta_datain_reg0  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a8~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a8~porta_datain_reg1  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a9~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a8~porta_datain_reg2  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a10~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a8~porta_datain_reg3  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a11~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a8~porta_datain_reg4  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a12~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a8~porta_datain_reg5  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a13~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a8~porta_datain_reg6  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a14~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a8~porta_datain_reg7  ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a15~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a23~porta_datain_reg0 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a23~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a23~porta_datain_reg1 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a24~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a23~porta_datain_reg2 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a25~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a23~porta_datain_reg3 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a26~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a23~porta_datain_reg4 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a27~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a23~porta_datain_reg5 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a28~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a23~porta_datain_reg6 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a29~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a23~porta_datain_reg7 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a30~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a23~porta_datain_reg8 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a31~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg0  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg1  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a17~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg2  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a18~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg3  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a19~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg4  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a20~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg5  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a21~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg6  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a22~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg7  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a23~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg8  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a24~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg9  ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a25~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg10 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a26~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg11 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a27~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg12 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a28~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg13 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a29~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg14 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a30~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg15 ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a31~porta_memory_reg0  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg0 ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_memory_reg0 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.025     ; 2.854      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_divider:genclk|clkout'                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a20~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a20~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:genclk|clkout   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:genclk|clkout   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:genclk|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:genclk|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:genclk|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:genclk|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:genclk|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:genclk|count[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; genclk|clkout|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; genclk|clkout|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; genclk|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; genclk|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; genclk|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; genclk|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; genclk|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; genclk|count[2]|clk           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; SW[*]     ; clock_divider:genclk|clkout ; 5.659 ; 5.659 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[0]    ; clock_divider:genclk|clkout ; 1.098 ; 1.098 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[1]    ; clock_divider:genclk|clkout ; 1.642 ; 1.642 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[2]    ; clock_divider:genclk|clkout ; 1.442 ; 1.442 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[3]    ; clock_divider:genclk|clkout ; 1.143 ; 1.143 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[4]    ; clock_divider:genclk|clkout ; 1.364 ; 1.364 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[5]    ; clock_divider:genclk|clkout ; 1.487 ; 1.487 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[6]    ; clock_divider:genclk|clkout ; 1.607 ; 1.607 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[7]    ; clock_divider:genclk|clkout ; 1.303 ; 1.303 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[8]    ; clock_divider:genclk|clkout ; 1.640 ; 1.640 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[9]    ; clock_divider:genclk|clkout ; 1.486 ; 1.486 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[10]   ; clock_divider:genclk|clkout ; 1.390 ; 1.390 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[11]   ; clock_divider:genclk|clkout ; 0.642 ; 0.642 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[12]   ; clock_divider:genclk|clkout ; 1.150 ; 1.150 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[13]   ; clock_divider:genclk|clkout ; 5.416 ; 5.416 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[14]   ; clock_divider:genclk|clkout ; 5.659 ; 5.659 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[15]   ; clock_divider:genclk|clkout ; 4.933 ; 4.933 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[16]   ; clock_divider:genclk|clkout ; 5.390 ; 5.390 ; Fall       ; clock_divider:genclk|clkout ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; SW[*]     ; clock_divider:genclk|clkout ; -0.373 ; -0.373 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[0]    ; clock_divider:genclk|clkout ; -0.829 ; -0.829 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[1]    ; clock_divider:genclk|clkout ; -1.373 ; -1.373 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[2]    ; clock_divider:genclk|clkout ; -1.173 ; -1.173 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[3]    ; clock_divider:genclk|clkout ; -0.874 ; -0.874 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[4]    ; clock_divider:genclk|clkout ; -1.095 ; -1.095 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[5]    ; clock_divider:genclk|clkout ; -1.218 ; -1.218 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[6]    ; clock_divider:genclk|clkout ; -1.338 ; -1.338 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[7]    ; clock_divider:genclk|clkout ; -1.034 ; -1.034 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[8]    ; clock_divider:genclk|clkout ; -1.371 ; -1.371 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[9]    ; clock_divider:genclk|clkout ; -1.217 ; -1.217 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[10]   ; clock_divider:genclk|clkout ; -1.121 ; -1.121 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[11]   ; clock_divider:genclk|clkout ; -0.373 ; -0.373 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[12]   ; clock_divider:genclk|clkout ; -0.881 ; -0.881 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[13]   ; clock_divider:genclk|clkout ; -5.147 ; -5.147 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[14]   ; clock_divider:genclk|clkout ; -5.390 ; -5.390 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[15]   ; clock_divider:genclk|clkout ; -4.664 ; -4.664 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[16]   ; clock_divider:genclk|clkout ; -5.121 ; -5.121 ; Fall       ; clock_divider:genclk|clkout ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port     ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+
; pc_debug[*]   ; clock_divider:genclk|clkout ; 8.102 ; 8.102 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[1]  ; clock_divider:genclk|clkout ; 7.601 ; 7.601 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[2]  ; clock_divider:genclk|clkout ; 8.102 ; 8.102 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[3]  ; clock_divider:genclk|clkout ; 7.605 ; 7.605 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[4]  ; clock_divider:genclk|clkout ; 7.670 ; 7.670 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[5]  ; clock_divider:genclk|clkout ; 7.712 ; 7.712 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[6]  ; clock_divider:genclk|clkout ; 7.729 ; 7.729 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[7]  ; clock_divider:genclk|clkout ; 7.638 ; 7.638 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[8]  ; clock_divider:genclk|clkout ; 7.572 ; 7.572 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[9]  ; clock_divider:genclk|clkout ; 7.577 ; 7.577 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[10] ; clock_divider:genclk|clkout ; 7.932 ; 7.932 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[11] ; clock_divider:genclk|clkout ; 7.689 ; 7.689 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[12] ; clock_divider:genclk|clkout ; 7.394 ; 7.394 ; Rise       ; clock_divider:genclk|clkout ;
; HEX0[*]       ; clock_divider:genclk|clkout ; 7.937 ; 7.937 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[0]      ; clock_divider:genclk|clkout ; 7.937 ; 7.937 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[1]      ; clock_divider:genclk|clkout ; 7.886 ; 7.886 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[2]      ; clock_divider:genclk|clkout ; 7.181 ; 7.181 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[3]      ; clock_divider:genclk|clkout ; 7.687 ; 7.687 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[4]      ; clock_divider:genclk|clkout ; 7.691 ; 7.691 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[5]      ; clock_divider:genclk|clkout ; 7.451 ; 7.451 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[6]      ; clock_divider:genclk|clkout ; 7.661 ; 7.661 ; Fall       ; clock_divider:genclk|clkout ;
; HEX1[*]       ; clock_divider:genclk|clkout ; 9.041 ; 9.041 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[0]      ; clock_divider:genclk|clkout ; 8.355 ; 8.355 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[1]      ; clock_divider:genclk|clkout ; 8.580 ; 8.580 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[2]      ; clock_divider:genclk|clkout ; 8.973 ; 8.973 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[3]      ; clock_divider:genclk|clkout ; 8.745 ; 8.745 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[4]      ; clock_divider:genclk|clkout ; 9.015 ; 9.015 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[5]      ; clock_divider:genclk|clkout ; 9.041 ; 9.041 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[6]      ; clock_divider:genclk|clkout ; 8.804 ; 8.804 ; Fall       ; clock_divider:genclk|clkout ;
; HEX2[*]       ; clock_divider:genclk|clkout ; 9.465 ; 9.465 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[0]      ; clock_divider:genclk|clkout ; 9.286 ; 9.286 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[1]      ; clock_divider:genclk|clkout ; 9.329 ; 9.329 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[2]      ; clock_divider:genclk|clkout ; 9.465 ; 9.465 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[3]      ; clock_divider:genclk|clkout ; 9.267 ; 9.267 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[4]      ; clock_divider:genclk|clkout ; 7.680 ; 7.680 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[5]      ; clock_divider:genclk|clkout ; 7.683 ; 7.683 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[6]      ; clock_divider:genclk|clkout ; 8.121 ; 8.121 ; Fall       ; clock_divider:genclk|clkout ;
; HEX3[*]       ; clock_divider:genclk|clkout ; 9.529 ; 9.529 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[0]      ; clock_divider:genclk|clkout ; 8.557 ; 8.557 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[1]      ; clock_divider:genclk|clkout ; 8.619 ; 8.619 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[2]      ; clock_divider:genclk|clkout ; 9.155 ; 9.155 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[3]      ; clock_divider:genclk|clkout ; 9.529 ; 9.529 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[4]      ; clock_divider:genclk|clkout ; 8.555 ; 8.555 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[5]      ; clock_divider:genclk|clkout ; 8.320 ; 8.320 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[6]      ; clock_divider:genclk|clkout ; 8.051 ; 8.051 ; Fall       ; clock_divider:genclk|clkout ;
; HEX4[*]       ; clock_divider:genclk|clkout ; 7.901 ; 7.901 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[0]      ; clock_divider:genclk|clkout ; 7.773 ; 7.773 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[1]      ; clock_divider:genclk|clkout ; 7.777 ; 7.777 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[2]      ; clock_divider:genclk|clkout ; 7.767 ; 7.767 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[3]      ; clock_divider:genclk|clkout ; 7.268 ; 7.268 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[4]      ; clock_divider:genclk|clkout ; 7.103 ; 7.103 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[5]      ; clock_divider:genclk|clkout ; 7.901 ; 7.901 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[6]      ; clock_divider:genclk|clkout ; 7.066 ; 7.066 ; Fall       ; clock_divider:genclk|clkout ;
; HEX5[*]       ; clock_divider:genclk|clkout ; 8.516 ; 8.516 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[0]      ; clock_divider:genclk|clkout ; 8.052 ; 8.052 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[1]      ; clock_divider:genclk|clkout ; 7.174 ; 7.174 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[2]      ; clock_divider:genclk|clkout ; 8.004 ; 8.004 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[3]      ; clock_divider:genclk|clkout ; 8.028 ; 8.028 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[4]      ; clock_divider:genclk|clkout ; 8.012 ; 8.012 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[5]      ; clock_divider:genclk|clkout ; 8.516 ; 8.516 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[6]      ; clock_divider:genclk|clkout ; 8.486 ; 8.486 ; Fall       ; clock_divider:genclk|clkout ;
; HEX6[*]       ; clock_divider:genclk|clkout ; 8.459 ; 8.459 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[0]      ; clock_divider:genclk|clkout ; 8.348 ; 8.348 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[1]      ; clock_divider:genclk|clkout ; 7.739 ; 7.739 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[2]      ; clock_divider:genclk|clkout ; 8.028 ; 8.028 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[3]      ; clock_divider:genclk|clkout ; 8.009 ; 8.009 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[4]      ; clock_divider:genclk|clkout ; 8.036 ; 8.036 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[5]      ; clock_divider:genclk|clkout ; 7.724 ; 7.724 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[6]      ; clock_divider:genclk|clkout ; 8.459 ; 8.459 ; Fall       ; clock_divider:genclk|clkout ;
; HEX7[*]       ; clock_divider:genclk|clkout ; 9.178 ; 9.178 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[0]      ; clock_divider:genclk|clkout ; 9.178 ; 9.178 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[1]      ; clock_divider:genclk|clkout ; 8.483 ; 8.483 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[2]      ; clock_divider:genclk|clkout ; 7.747 ; 7.747 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[3]      ; clock_divider:genclk|clkout ; 8.794 ; 8.794 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[4]      ; clock_divider:genclk|clkout ; 8.362 ; 8.362 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[5]      ; clock_divider:genclk|clkout ; 8.740 ; 8.740 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[6]      ; clock_divider:genclk|clkout ; 8.357 ; 8.357 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_DATA[*]   ; clock_divider:genclk|clkout ; 9.045 ; 9.045 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[0]  ; clock_divider:genclk|clkout ; 8.269 ; 8.269 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[1]  ; clock_divider:genclk|clkout ; 7.814 ; 7.814 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[2]  ; clock_divider:genclk|clkout ; 8.621 ; 8.621 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[3]  ; clock_divider:genclk|clkout ; 8.888 ; 8.888 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[4]  ; clock_divider:genclk|clkout ; 8.026 ; 8.026 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[5]  ; clock_divider:genclk|clkout ; 8.249 ; 8.249 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[6]  ; clock_divider:genclk|clkout ; 8.575 ; 8.575 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[7]  ; clock_divider:genclk|clkout ; 9.045 ; 9.045 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_EN        ; clock_divider:genclk|clkout ; 7.580 ; 7.580 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_ON        ; clock_divider:genclk|clkout ; 7.829 ; 7.829 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_RS        ; clock_divider:genclk|clkout ; 7.332 ; 7.332 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_RW        ; clock_divider:genclk|clkout ; 8.416 ; 8.416 ; Fall       ; clock_divider:genclk|clkout ;
; LEDG[*]       ; clock_divider:genclk|clkout ; 9.876 ; 9.876 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[0]      ; clock_divider:genclk|clkout ; 8.399 ; 8.399 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[1]      ; clock_divider:genclk|clkout ; 8.913 ; 8.913 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[2]      ; clock_divider:genclk|clkout ; 8.840 ; 8.840 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[3]      ; clock_divider:genclk|clkout ; 8.875 ; 8.875 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[4]      ; clock_divider:genclk|clkout ; 8.668 ; 8.668 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[5]      ; clock_divider:genclk|clkout ; 8.400 ; 8.400 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[6]      ; clock_divider:genclk|clkout ; 8.421 ; 8.421 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[7]      ; clock_divider:genclk|clkout ; 9.876 ; 9.876 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[8]      ; clock_divider:genclk|clkout ; 7.850 ; 7.850 ; Fall       ; clock_divider:genclk|clkout ;
; LEDR[*]       ; clock_divider:genclk|clkout ; 9.800 ; 9.800 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[0]      ; clock_divider:genclk|clkout ; 8.603 ; 8.603 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[1]      ; clock_divider:genclk|clkout ; 8.049 ; 8.049 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[2]      ; clock_divider:genclk|clkout ; 8.164 ; 8.164 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[3]      ; clock_divider:genclk|clkout ; 8.751 ; 8.751 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[4]      ; clock_divider:genclk|clkout ; 8.447 ; 8.447 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[5]      ; clock_divider:genclk|clkout ; 9.681 ; 9.681 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[6]      ; clock_divider:genclk|clkout ; 9.684 ; 9.684 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[7]      ; clock_divider:genclk|clkout ; 9.800 ; 9.800 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[8]      ; clock_divider:genclk|clkout ; 8.308 ; 8.308 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[9]      ; clock_divider:genclk|clkout ; 8.271 ; 8.271 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[10]     ; clock_divider:genclk|clkout ; 8.353 ; 8.353 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[11]     ; clock_divider:genclk|clkout ; 8.117 ; 8.117 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[12]     ; clock_divider:genclk|clkout ; 8.338 ; 8.338 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[13]     ; clock_divider:genclk|clkout ; 7.620 ; 7.620 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[14]     ; clock_divider:genclk|clkout ; 7.896 ; 7.896 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[15]     ; clock_divider:genclk|clkout ; 7.575 ; 7.575 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[16]     ; clock_divider:genclk|clkout ; 7.137 ; 7.137 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[17]     ; clock_divider:genclk|clkout ; 7.701 ; 7.701 ; Fall       ; clock_divider:genclk|clkout ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port     ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+
; pc_debug[*]   ; clock_divider:genclk|clkout ; 7.394 ; 7.394 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[1]  ; clock_divider:genclk|clkout ; 7.601 ; 7.601 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[2]  ; clock_divider:genclk|clkout ; 8.102 ; 8.102 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[3]  ; clock_divider:genclk|clkout ; 7.605 ; 7.605 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[4]  ; clock_divider:genclk|clkout ; 7.670 ; 7.670 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[5]  ; clock_divider:genclk|clkout ; 7.712 ; 7.712 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[6]  ; clock_divider:genclk|clkout ; 7.729 ; 7.729 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[7]  ; clock_divider:genclk|clkout ; 7.638 ; 7.638 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[8]  ; clock_divider:genclk|clkout ; 7.572 ; 7.572 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[9]  ; clock_divider:genclk|clkout ; 7.577 ; 7.577 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[10] ; clock_divider:genclk|clkout ; 7.932 ; 7.932 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[11] ; clock_divider:genclk|clkout ; 7.689 ; 7.689 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[12] ; clock_divider:genclk|clkout ; 7.394 ; 7.394 ; Rise       ; clock_divider:genclk|clkout ;
; HEX0[*]       ; clock_divider:genclk|clkout ; 7.181 ; 7.181 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[0]      ; clock_divider:genclk|clkout ; 7.937 ; 7.937 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[1]      ; clock_divider:genclk|clkout ; 7.886 ; 7.886 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[2]      ; clock_divider:genclk|clkout ; 7.181 ; 7.181 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[3]      ; clock_divider:genclk|clkout ; 7.687 ; 7.687 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[4]      ; clock_divider:genclk|clkout ; 7.691 ; 7.691 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[5]      ; clock_divider:genclk|clkout ; 7.451 ; 7.451 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[6]      ; clock_divider:genclk|clkout ; 7.661 ; 7.661 ; Fall       ; clock_divider:genclk|clkout ;
; HEX1[*]       ; clock_divider:genclk|clkout ; 8.355 ; 8.355 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[0]      ; clock_divider:genclk|clkout ; 8.355 ; 8.355 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[1]      ; clock_divider:genclk|clkout ; 8.580 ; 8.580 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[2]      ; clock_divider:genclk|clkout ; 8.973 ; 8.973 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[3]      ; clock_divider:genclk|clkout ; 8.745 ; 8.745 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[4]      ; clock_divider:genclk|clkout ; 9.015 ; 9.015 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[5]      ; clock_divider:genclk|clkout ; 9.041 ; 9.041 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[6]      ; clock_divider:genclk|clkout ; 8.804 ; 8.804 ; Fall       ; clock_divider:genclk|clkout ;
; HEX2[*]       ; clock_divider:genclk|clkout ; 7.680 ; 7.680 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[0]      ; clock_divider:genclk|clkout ; 9.286 ; 9.286 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[1]      ; clock_divider:genclk|clkout ; 9.329 ; 9.329 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[2]      ; clock_divider:genclk|clkout ; 9.465 ; 9.465 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[3]      ; clock_divider:genclk|clkout ; 9.267 ; 9.267 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[4]      ; clock_divider:genclk|clkout ; 7.680 ; 7.680 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[5]      ; clock_divider:genclk|clkout ; 7.683 ; 7.683 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[6]      ; clock_divider:genclk|clkout ; 8.121 ; 8.121 ; Fall       ; clock_divider:genclk|clkout ;
; HEX3[*]       ; clock_divider:genclk|clkout ; 8.051 ; 8.051 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[0]      ; clock_divider:genclk|clkout ; 8.557 ; 8.557 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[1]      ; clock_divider:genclk|clkout ; 8.619 ; 8.619 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[2]      ; clock_divider:genclk|clkout ; 9.155 ; 9.155 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[3]      ; clock_divider:genclk|clkout ; 9.529 ; 9.529 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[4]      ; clock_divider:genclk|clkout ; 8.555 ; 8.555 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[5]      ; clock_divider:genclk|clkout ; 8.320 ; 8.320 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[6]      ; clock_divider:genclk|clkout ; 8.051 ; 8.051 ; Fall       ; clock_divider:genclk|clkout ;
; HEX4[*]       ; clock_divider:genclk|clkout ; 7.066 ; 7.066 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[0]      ; clock_divider:genclk|clkout ; 7.773 ; 7.773 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[1]      ; clock_divider:genclk|clkout ; 7.777 ; 7.777 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[2]      ; clock_divider:genclk|clkout ; 7.767 ; 7.767 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[3]      ; clock_divider:genclk|clkout ; 7.268 ; 7.268 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[4]      ; clock_divider:genclk|clkout ; 7.103 ; 7.103 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[5]      ; clock_divider:genclk|clkout ; 7.901 ; 7.901 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[6]      ; clock_divider:genclk|clkout ; 7.066 ; 7.066 ; Fall       ; clock_divider:genclk|clkout ;
; HEX5[*]       ; clock_divider:genclk|clkout ; 7.174 ; 7.174 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[0]      ; clock_divider:genclk|clkout ; 8.052 ; 8.052 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[1]      ; clock_divider:genclk|clkout ; 7.174 ; 7.174 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[2]      ; clock_divider:genclk|clkout ; 8.004 ; 8.004 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[3]      ; clock_divider:genclk|clkout ; 8.028 ; 8.028 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[4]      ; clock_divider:genclk|clkout ; 8.012 ; 8.012 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[5]      ; clock_divider:genclk|clkout ; 8.516 ; 8.516 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[6]      ; clock_divider:genclk|clkout ; 8.486 ; 8.486 ; Fall       ; clock_divider:genclk|clkout ;
; HEX6[*]       ; clock_divider:genclk|clkout ; 7.724 ; 7.724 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[0]      ; clock_divider:genclk|clkout ; 8.348 ; 8.348 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[1]      ; clock_divider:genclk|clkout ; 7.739 ; 7.739 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[2]      ; clock_divider:genclk|clkout ; 8.028 ; 8.028 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[3]      ; clock_divider:genclk|clkout ; 8.009 ; 8.009 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[4]      ; clock_divider:genclk|clkout ; 8.036 ; 8.036 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[5]      ; clock_divider:genclk|clkout ; 7.724 ; 7.724 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[6]      ; clock_divider:genclk|clkout ; 8.459 ; 8.459 ; Fall       ; clock_divider:genclk|clkout ;
; HEX7[*]       ; clock_divider:genclk|clkout ; 7.747 ; 7.747 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[0]      ; clock_divider:genclk|clkout ; 9.178 ; 9.178 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[1]      ; clock_divider:genclk|clkout ; 8.483 ; 8.483 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[2]      ; clock_divider:genclk|clkout ; 7.747 ; 7.747 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[3]      ; clock_divider:genclk|clkout ; 8.794 ; 8.794 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[4]      ; clock_divider:genclk|clkout ; 8.362 ; 8.362 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[5]      ; clock_divider:genclk|clkout ; 8.740 ; 8.740 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[6]      ; clock_divider:genclk|clkout ; 8.357 ; 8.357 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_DATA[*]   ; clock_divider:genclk|clkout ; 7.814 ; 7.814 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[0]  ; clock_divider:genclk|clkout ; 8.269 ; 8.269 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[1]  ; clock_divider:genclk|clkout ; 7.814 ; 7.814 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[2]  ; clock_divider:genclk|clkout ; 8.621 ; 8.621 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[3]  ; clock_divider:genclk|clkout ; 8.888 ; 8.888 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[4]  ; clock_divider:genclk|clkout ; 8.026 ; 8.026 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[5]  ; clock_divider:genclk|clkout ; 8.249 ; 8.249 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[6]  ; clock_divider:genclk|clkout ; 8.575 ; 8.575 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[7]  ; clock_divider:genclk|clkout ; 9.045 ; 9.045 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_EN        ; clock_divider:genclk|clkout ; 7.580 ; 7.580 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_ON        ; clock_divider:genclk|clkout ; 7.829 ; 7.829 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_RS        ; clock_divider:genclk|clkout ; 7.332 ; 7.332 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_RW        ; clock_divider:genclk|clkout ; 8.416 ; 8.416 ; Fall       ; clock_divider:genclk|clkout ;
; LEDG[*]       ; clock_divider:genclk|clkout ; 7.850 ; 7.850 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[0]      ; clock_divider:genclk|clkout ; 8.399 ; 8.399 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[1]      ; clock_divider:genclk|clkout ; 8.913 ; 8.913 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[2]      ; clock_divider:genclk|clkout ; 8.840 ; 8.840 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[3]      ; clock_divider:genclk|clkout ; 8.875 ; 8.875 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[4]      ; clock_divider:genclk|clkout ; 8.668 ; 8.668 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[5]      ; clock_divider:genclk|clkout ; 8.400 ; 8.400 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[6]      ; clock_divider:genclk|clkout ; 8.421 ; 8.421 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[7]      ; clock_divider:genclk|clkout ; 9.876 ; 9.876 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[8]      ; clock_divider:genclk|clkout ; 7.850 ; 7.850 ; Fall       ; clock_divider:genclk|clkout ;
; LEDR[*]       ; clock_divider:genclk|clkout ; 7.137 ; 7.137 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[0]      ; clock_divider:genclk|clkout ; 8.603 ; 8.603 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[1]      ; clock_divider:genclk|clkout ; 8.049 ; 8.049 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[2]      ; clock_divider:genclk|clkout ; 8.164 ; 8.164 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[3]      ; clock_divider:genclk|clkout ; 8.751 ; 8.751 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[4]      ; clock_divider:genclk|clkout ; 8.447 ; 8.447 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[5]      ; clock_divider:genclk|clkout ; 9.681 ; 9.681 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[6]      ; clock_divider:genclk|clkout ; 9.684 ; 9.684 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[7]      ; clock_divider:genclk|clkout ; 9.800 ; 9.800 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[8]      ; clock_divider:genclk|clkout ; 8.308 ; 8.308 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[9]      ; clock_divider:genclk|clkout ; 8.271 ; 8.271 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[10]     ; clock_divider:genclk|clkout ; 8.353 ; 8.353 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[11]     ; clock_divider:genclk|clkout ; 8.117 ; 8.117 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[12]     ; clock_divider:genclk|clkout ; 8.338 ; 8.338 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[13]     ; clock_divider:genclk|clkout ; 7.620 ; 7.620 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[14]     ; clock_divider:genclk|clkout ; 7.896 ; 7.896 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[15]     ; clock_divider:genclk|clkout ; 7.575 ; 7.575 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[16]     ; clock_divider:genclk|clkout ; 7.137 ; 7.137 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[17]     ; clock_divider:genclk|clkout ; 7.701 ; 7.701 ; Fall       ; clock_divider:genclk|clkout ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+


+-------------------------------------------------------+
; Fast Model Setup Summary                              ;
+-----------------------------+---------+---------------+
; Clock                       ; Slack   ; End Point TNS ;
+-----------------------------+---------+---------------+
; clock_divider:genclk|clkout ; -13.366 ; -8550.779     ;
; CLOCK_50                    ; 0.505   ; 0.000         ;
+-----------------------------+---------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; CLOCK_50                    ; 0.215 ; 0.000         ;
; clock_divider:genclk|clkout ; 0.215 ; 0.000         ;
+-----------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clock_divider:genclk|clkout ; -2.000 ; -1659.000     ;
; CLOCK_50                    ; -1.380 ; -5.380        ;
+-----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_divider:genclk|clkout'                                                                                                                                                          ;
+---------+---------------------------------------+---------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack   ; From Node                             ; To Node                                           ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------+---------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -13.366 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[28][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.023     ; 14.375     ;
; -13.362 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[28][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.021     ; 14.373     ;
; -13.344 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[1][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.003      ; 14.379     ;
; -13.342 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[2][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.008      ; 14.382     ;
; -13.342 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[3][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.003      ; 14.377     ;
; -13.342 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[6][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.010     ; 14.364     ;
; -13.341 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[5][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.010     ; 14.363     ;
; -13.340 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[1][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.005      ; 14.377     ;
; -13.338 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[2][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.010      ; 14.380     ;
; -13.338 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[3][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.005      ; 14.375     ;
; -13.338 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[6][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 14.362     ;
; -13.337 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[25][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.008      ; 14.377     ;
; -13.337 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[28][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.021     ; 14.348     ;
; -13.337 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[5][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 14.361     ;
; -13.335 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[1][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.008      ; 14.375     ;
; -13.333 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[25][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.010      ; 14.375     ;
; -13.332 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[28][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.021     ; 14.343     ;
; -13.331 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[1][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.010      ; 14.373     ;
; -13.321 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[1][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.001      ; 14.354     ;
; -13.317 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[1][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.003      ; 14.352     ;
; -13.316 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[2][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.010     ; 14.338     ;
; -13.315 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[1][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.005      ; 14.352     ;
; -13.313 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[2][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.010      ; 14.355     ;
; -13.313 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[3][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.005      ; 14.350     ;
; -13.313 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[6][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 14.337     ;
; -13.312 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[5][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 14.336     ;
; -13.312 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[2][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 14.336     ;
; -13.310 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[1][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.005      ; 14.347     ;
; -13.308 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[2][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.010      ; 14.350     ;
; -13.308 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[3][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.005      ; 14.345     ;
; -13.308 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[6][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 14.332     ;
; -13.308 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[25][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.010      ; 14.350     ;
; -13.307 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[5][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 14.331     ;
; -13.306 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[1][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.010      ; 14.348     ;
; -13.303 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[25][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.010      ; 14.345     ;
; -13.301 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[1][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.010      ; 14.343     ;
; -13.295 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[28][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.023     ; 14.304     ;
; -13.292 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[1][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.003      ; 14.327     ;
; -13.287 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[1][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.003      ; 14.322     ;
; -13.287 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[2][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 14.311     ;
; -13.282 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[2][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 14.306     ;
; -13.280 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[6][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.022      ; 14.334     ;
; -13.278 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[7][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.022      ; 14.332     ;
; -13.277 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[7][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.014      ; 14.323     ;
; -13.276 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[6][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.024      ; 14.332     ;
; -13.274 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[28][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.020     ; 14.286     ;
; -13.274 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[7][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.024      ; 14.330     ;
; -13.273 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[1][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.003      ; 14.308     ;
; -13.273 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[7][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.016      ; 14.321     ;
; -13.272 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[4][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.014      ; 14.318     ;
; -13.271 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[2][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.008      ; 14.311     ;
; -13.271 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[3][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.003      ; 14.306     ;
; -13.271 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[6][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.010     ; 14.293     ;
; -13.270 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[5][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.010     ; 14.292     ;
; -13.268 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[4][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.016      ; 14.316     ;
; -13.266 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[25][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.008      ; 14.306     ;
; -13.264 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[1][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.008      ; 14.304     ;
; -13.253 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[28][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.002      ; 14.287     ;
; -13.252 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[26][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.002      ; 14.286     ;
; -13.252 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[1][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.006      ; 14.290     ;
; -13.251 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[6][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.024      ; 14.307     ;
; -13.250 ; singlecycle:riscv32i|pc_reg:pcr|pc[3] ; singlecycle:riscv32i|regfile:rf|registers[28][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.023     ; 14.259     ;
; -13.250 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[2][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.011      ; 14.293     ;
; -13.250 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[3][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.006      ; 14.288     ;
; -13.250 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[6][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.007     ; 14.275     ;
; -13.250 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[1][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.001      ; 14.283     ;
; -13.249 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[5][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.007     ; 14.274     ;
; -13.249 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[7][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.024      ; 14.305     ;
; -13.249 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[28][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.004      ; 14.285     ;
; -13.248 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[7][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.016      ; 14.296     ;
; -13.248 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[26][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.004      ; 14.284     ;
; -13.246 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[6][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.024      ; 14.302     ;
; -13.245 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[25][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.011      ; 14.288     ;
; -13.245 ; singlecycle:riscv32i|pc_reg:pcr|pc[5] ; singlecycle:riscv32i|regfile:rf|registers[2][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.010     ; 14.267     ;
; -13.244 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[7][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.024      ; 14.300     ;
; -13.243 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[1][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.011      ; 14.286     ;
; -13.243 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[7][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.016      ; 14.291     ;
; -13.243 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[4][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.016      ; 14.291     ;
; -13.238 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[5][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.010     ; 14.260     ;
; -13.238 ; singlecycle:riscv32i|pc_reg:pcr|pc[4] ; singlecycle:riscv32i|regfile:rf|registers[4][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.016      ; 14.286     ;
; -13.236 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[4][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.013     ; 14.255     ;
; -13.234 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[5][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 14.258     ;
; -13.232 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[4][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.011     ; 14.253     ;
; -13.229 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[25][16] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.022     ; 14.239     ;
; -13.229 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[1][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.004      ; 14.265     ;
; -13.228 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[25][23] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.006      ; 14.266     ;
; -13.228 ; singlecycle:riscv32i|pc_reg:pcr|pc[3] ; singlecycle:riscv32i|regfile:rf|registers[1][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.003      ; 14.263     ;
; -13.227 ; singlecycle:riscv32i|pc_reg:pcr|pc[2] ; singlecycle:riscv32i|regfile:rf|registers[26][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.008     ; 14.251     ;
; -13.226 ; singlecycle:riscv32i|pc_reg:pcr|pc[3] ; singlecycle:riscv32i|regfile:rf|registers[2][21]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.008      ; 14.266     ;
; -13.226 ; singlecycle:riscv32i|pc_reg:pcr|pc[3] ; singlecycle:riscv32i|regfile:rf|registers[3][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.003      ; 14.261     ;
; -13.226 ; singlecycle:riscv32i|pc_reg:pcr|pc[3] ; singlecycle:riscv32i|regfile:rf|registers[6][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.010     ; 14.248     ;
; -13.225 ; singlecycle:riscv32i|pc_reg:pcr|pc[3] ; singlecycle:riscv32i|regfile:rf|registers[5][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.010     ; 14.247     ;
; -13.225 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[25][16] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.020     ; 14.237     ;
; -13.224 ; singlecycle:riscv32i|pc_reg:pcr|pc[7] ; singlecycle:riscv32i|regfile:rf|registers[2][23]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.007     ; 14.249     ;
; -13.224 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[28][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.004      ; 14.260     ;
; -13.224 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[25][23] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.008      ; 14.264     ;
; -13.223 ; singlecycle:riscv32i|pc_reg:pcr|pc[8] ; singlecycle:riscv32i|regfile:rf|registers[26][8]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.004      ; 14.259     ;
; -13.223 ; singlecycle:riscv32i|pc_reg:pcr|pc[6] ; singlecycle:riscv32i|regfile:rf|registers[26][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; -0.006     ; 14.249     ;
; -13.221 ; singlecycle:riscv32i|pc_reg:pcr|pc[3] ; singlecycle:riscv32i|regfile:rf|registers[25][22] ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.008      ; 14.261     ;
; -13.219 ; singlecycle:riscv32i|pc_reg:pcr|pc[3] ; singlecycle:riscv32i|regfile:rf|registers[1][22]  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 1.000        ; 0.008      ; 14.259     ;
+---------+---------------------------------------+---------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.505 ; clock_divider:genclk|count[0] ; clock_divider:genclk|count[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.527      ;
; 0.510 ; clock_divider:genclk|count[2] ; clock_divider:genclk|count[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.522      ;
; 0.512 ; clock_divider:genclk|count[1] ; clock_divider:genclk|clkout   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.520      ;
; 0.557 ; clock_divider:genclk|count[0] ; clock_divider:genclk|count[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.475      ;
; 0.588 ; clock_divider:genclk|count[0] ; clock_divider:genclk|clkout   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.444      ;
; 0.626 ; clock_divider:genclk|count[1] ; clock_divider:genclk|count[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.406      ;
; 0.628 ; clock_divider:genclk|count[2] ; clock_divider:genclk|clkout   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.404      ;
; 0.630 ; clock_divider:genclk|count[1] ; clock_divider:genclk|count[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.402      ;
; 0.665 ; clock_divider:genclk|count[2] ; clock_divider:genclk|count[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_divider:genclk|count[0] ; clock_divider:genclk|count[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_divider:genclk|count[1] ; clock_divider:genclk|count[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; clock_divider:genclk|count[0] ; clock_divider:genclk|count[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clock_divider:genclk|count[1] ; clock_divider:genclk|count[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clock_divider:genclk|count[2] ; clock_divider:genclk|count[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; clock_divider:genclk|count[1] ; clock_divider:genclk|count[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; clock_divider:genclk|count[2] ; clock_divider:genclk|clkout   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.254 ; clock_divider:genclk|count[1] ; clock_divider:genclk|count[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.406      ;
; 0.292 ; clock_divider:genclk|count[0] ; clock_divider:genclk|clkout   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.444      ;
; 0.323 ; clock_divider:genclk|count[0] ; clock_divider:genclk|count[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.475      ;
; 0.368 ; clock_divider:genclk|count[1] ; clock_divider:genclk|clkout   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; clock_divider:genclk|count[2] ; clock_divider:genclk|count[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.375 ; clock_divider:genclk|count[0] ; clock_divider:genclk|count[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_divider:genclk|clkout'                                                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                                                  ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.215 ; singlecycle:riscv32i|pc_reg:pcr|pc[1]              ; singlecycle:riscv32i|pc_reg:pcr|pc[1]                                                                                                    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; singlecycle:riscv32i|lsu:usl|reg32_cp:ledg|outs[8] ; singlecycle:riscv32i|lsu:usl|reg32_cp:ledg|outs[8]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; singlecycle:riscv32i|lsu:usl|reg32_cp:lcd|outs[31] ; singlecycle:riscv32i|lsu:usl|reg32_cp:lcd|outs[31]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 0.367      ;
; 1.259 ; singlecycle:riscv32i|regfile:rf|registers[1][6]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[6]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.000      ; 0.911      ;
; 1.374 ; singlecycle:riscv32i|regfile:rf|registers[26][3]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[3]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.000      ; 1.026      ;
; 1.398 ; singlecycle:riscv32i|regfile:rf|registers[25][4]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[4]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.002      ; 1.052      ;
; 1.409 ; singlecycle:riscv32i|regfile:rf|registers[7][5]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[5]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.009      ; 1.070      ;
; 1.429 ; singlecycle:riscv32i|regfile:rf|registers[31][5]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[5]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.006     ; 1.075      ;
; 1.432 ; singlecycle:riscv32i|regfile:rf|registers[29][3]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[3]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.014     ; 1.070      ;
; 1.438 ; singlecycle:riscv32i|pc_reg:pcr|pc[10]             ; singlecycle:riscv32i|pc_reg:pcr|pc[10]                                                                                                   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 1.590      ;
; 1.440 ; singlecycle:riscv32i|regfile:rf|registers[31][2]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:ledg|outs[2]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.008      ; 1.100      ;
; 1.453 ; singlecycle:riscv32i|pc_reg:pcr|pc[9]              ; singlecycle:riscv32i|pc_reg:pcr|pc[9]                                                                                                    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 1.605      ;
; 1.516 ; singlecycle:riscv32i|pc_reg:pcr|pc[8]              ; singlecycle:riscv32i|pc_reg:pcr|pc[8]                                                                                                    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 1.668      ;
; 1.576 ; singlecycle:riscv32i|pc_reg:pcr|pc[1]              ; singlecycle:riscv32i|regfile:rf|registers[7][1]                                                                                          ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.022     ; 1.706      ;
; 1.576 ; singlecycle:riscv32i|pc_reg:pcr|pc[1]              ; singlecycle:riscv32i|regfile:rf|registers[31][1]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.022     ; 1.706      ;
; 1.586 ; singlecycle:riscv32i|regfile:rf|registers[6][6]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[6]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.001     ; 1.237      ;
; 1.587 ; singlecycle:riscv32i|regfile:rf|registers[7][3]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[3]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.006      ; 1.245      ;
; 1.591 ; singlecycle:riscv32i|pc_reg:pcr|pc[9]              ; singlecycle:riscv32i|pc_reg:pcr|pc[10]                                                                                                   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 1.743      ;
; 1.592 ; singlecycle:riscv32i|regfile:rf|registers[26][5]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[5]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.017      ; 1.261      ;
; 1.597 ; singlecycle:riscv32i|regfile:rf|registers[28][5]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[5]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.006     ; 1.243      ;
; 1.618 ; singlecycle:riscv32i|regfile:rf|registers[7][7]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:ledg|outs[7]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.027      ; 1.297      ;
; 1.624 ; singlecycle:riscv32i|pc_reg:pcr|pc[8]              ; singlecycle:riscv32i|pc_reg:pcr|pc[9]                                                                                                    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 1.773      ;
; 1.636 ; singlecycle:riscv32i|regfile:rf|registers[2][3]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[3]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.001      ; 1.289      ;
; 1.652 ; singlecycle:riscv32i|pc_reg:pcr|pc[8]              ; singlecycle:riscv32i|regfile:rf|registers[24][3]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 1.801      ;
; 1.652 ; singlecycle:riscv32i|pc_reg:pcr|pc[8]              ; singlecycle:riscv32i|regfile:rf|registers[24][5]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 1.801      ;
; 1.652 ; singlecycle:riscv32i|pc_reg:pcr|pc[8]              ; singlecycle:riscv32i|regfile:rf|registers[24][11]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 1.801      ;
; 1.652 ; singlecycle:riscv32i|pc_reg:pcr|pc[8]              ; singlecycle:riscv32i|regfile:rf|registers[24][19]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 1.801      ;
; 1.652 ; singlecycle:riscv32i|pc_reg:pcr|pc[8]              ; singlecycle:riscv32i|regfile:rf|registers[24][26]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 1.801      ;
; 1.652 ; singlecycle:riscv32i|pc_reg:pcr|pc[8]              ; singlecycle:riscv32i|regfile:rf|registers[24][28]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 1.801      ;
; 1.652 ; singlecycle:riscv32i|pc_reg:pcr|pc[8]              ; singlecycle:riscv32i|regfile:rf|registers[24][0]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 1.801      ;
; 1.656 ; singlecycle:riscv32i|regfile:rf|registers[30][6]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[6]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.003     ; 1.305      ;
; 1.657 ; singlecycle:riscv32i|pc_reg:pcr|pc[8]              ; singlecycle:riscv32i|pc_reg:pcr|pc[10]                                                                                                   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 1.806      ;
; 1.661 ; singlecycle:riscv32i|pc_reg:pcr|pc[1]              ; singlecycle:riscv32i|regfile:rf|registers[28][1]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.018     ; 1.795      ;
; 1.685 ; singlecycle:riscv32i|regfile:rf|registers[6][22]   ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a16~porta_datain_reg6  ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.063      ; 1.386      ;
; 1.685 ; singlecycle:riscv32i|regfile:rf|registers[4][3]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[3]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.004      ; 1.341      ;
; 1.693 ; singlecycle:riscv32i|regfile:rf|registers[27][4]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[4]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.020     ; 1.325      ;
; 1.698 ; singlecycle:riscv32i|regfile:rf|registers[25][6]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[6]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.006     ; 1.344      ;
; 1.708 ; singlecycle:riscv32i|regfile:rf|registers[27][6]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[6]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.006     ; 1.354      ;
; 1.712 ; singlecycle:riscv32i|pc_reg:pcr|pc[1]              ; singlecycle:riscv32i|regfile:rf|registers[27][1]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.011     ; 1.853      ;
; 1.712 ; singlecycle:riscv32i|regfile:rf|registers[27][5]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[5]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.017      ; 1.381      ;
; 1.714 ; singlecycle:riscv32i|pc_reg:pcr|pc[1]              ; singlecycle:riscv32i|regfile:rf|registers[26][1]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.011     ; 1.855      ;
; 1.720 ; singlecycle:riscv32i|regfile:rf|registers[1][5]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[5]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.001      ; 1.373      ;
; 1.722 ; singlecycle:riscv32i|pc_reg:pcr|pc[2]              ; singlecycle:riscv32i|pc_reg:pcr|pc[2]                                                                                                    ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 1.874      ;
; 1.729 ; singlecycle:riscv32i|regfile:rf|registers[30][4]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[4]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.014     ; 1.367      ;
; 1.730 ; singlecycle:riscv32i|regfile:rf|registers[25][2]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:ledg|outs[2]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.004      ; 1.386      ;
; 1.735 ; singlecycle:riscv32i|regfile:rf|registers[4][6]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[6]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.001     ; 1.386      ;
; 1.738 ; singlecycle:riscv32i|regfile:rf|registers[1][3]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[3]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.008      ; 1.398      ;
; 1.740 ; singlecycle:riscv32i|pc_reg:pcr|pc[11]             ; singlecycle:riscv32i|pc_reg:pcr|pc[11]                                                                                                   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 1.892      ;
; 1.764 ; singlecycle:riscv32i|regfile:rf|registers[2][6]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[6]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.018     ; 1.398      ;
; 1.768 ; singlecycle:riscv32i|regfile:rf|registers[27][3]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[3]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.007      ; 1.427      ;
; 1.772 ; singlecycle:riscv32i|regfile:rf|registers[7][9]    ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg9   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.089      ; 1.499      ;
; 1.779 ; singlecycle:riscv32i|regfile:rf|registers[2][5]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[5]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.001      ; 1.432      ;
; 1.783 ; singlecycle:riscv32i|regfile:rf|registers[1][4]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[4]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.004      ; 1.439      ;
; 1.787 ; singlecycle:riscv32i|pc_reg:pcr|pc[7]              ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[6]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.011      ; 1.450      ;
; 1.804 ; singlecycle:riscv32i|regfile:rf|registers[24][4]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[4]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.029      ; 1.485      ;
; 1.808 ; singlecycle:riscv32i|pc_reg:pcr|pc[1]              ; singlecycle:riscv32i|regfile:rf|registers[3][1]                                                                                          ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.022     ; 1.938      ;
; 1.808 ; singlecycle:riscv32i|pc_reg:pcr|pc[10]             ; singlecycle:riscv32i|regfile:rf|registers[24][3]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 1.960      ;
; 1.808 ; singlecycle:riscv32i|pc_reg:pcr|pc[10]             ; singlecycle:riscv32i|regfile:rf|registers[24][5]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 1.960      ;
; 1.808 ; singlecycle:riscv32i|pc_reg:pcr|pc[10]             ; singlecycle:riscv32i|regfile:rf|registers[24][11]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 1.960      ;
; 1.808 ; singlecycle:riscv32i|pc_reg:pcr|pc[10]             ; singlecycle:riscv32i|regfile:rf|registers[24][19]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 1.960      ;
; 1.808 ; singlecycle:riscv32i|pc_reg:pcr|pc[10]             ; singlecycle:riscv32i|regfile:rf|registers[24][26]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 1.960      ;
; 1.808 ; singlecycle:riscv32i|pc_reg:pcr|pc[10]             ; singlecycle:riscv32i|regfile:rf|registers[24][28]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 1.960      ;
; 1.808 ; singlecycle:riscv32i|pc_reg:pcr|pc[10]             ; singlecycle:riscv32i|regfile:rf|registers[24][0]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 1.960      ;
; 1.809 ; singlecycle:riscv32i|regfile:rf|registers[30][8]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:lcd|outs[8]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.004     ; 1.457      ;
; 1.810 ; singlecycle:riscv32i|pc_reg:pcr|pc[1]              ; singlecycle:riscv32i|regfile:rf|registers[1][1]                                                                                          ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.022     ; 1.940      ;
; 1.816 ; singlecycle:riscv32i|regfile:rf|registers[29][6]   ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[6]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.003     ; 1.465      ;
; 1.823 ; singlecycle:riscv32i|pc_reg:pcr|pc[8]              ; singlecycle:riscv32i|regfile:rf|registers[25][7]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.002     ; 1.973      ;
; 1.835 ; singlecycle:riscv32i|pc_reg:pcr|pc[1]              ; singlecycle:riscv32i|regfile:rf|registers[29][1]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.002     ; 1.985      ;
; 1.840 ; singlecycle:riscv32i|pc_reg:pcr|pc[1]              ; singlecycle:riscv32i|regfile:rf|registers[30][1]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.002     ; 1.990      ;
; 1.841 ; singlecycle:riscv32i|regfile:rf|registers[6][22]   ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg6 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.058      ; 1.537      ;
; 1.844 ; singlecycle:riscv32i|pc_reg:pcr|pc[8]              ; singlecycle:riscv32i|regfile:rf|registers[24][24]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.002      ; 1.998      ;
; 1.845 ; singlecycle:riscv32i|pc_reg:pcr|pc[3]              ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[6]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.008      ; 1.505      ;
; 1.849 ; singlecycle:riscv32i|regfile:rf|registers[31][2]   ; singlecycle:riscv32i|lsu:usl|outmem:omem|altsyncram:altsyncram_component|altsyncram_r1i1:auto_generated|ram_block1a0~porta_datain_reg2   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.070      ; 1.557      ;
; 1.852 ; singlecycle:riscv32i|pc_reg:pcr|pc[8]              ; singlecycle:riscv32i|regfile:rf|registers[24][27]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.005     ; 1.999      ;
; 1.852 ; singlecycle:riscv32i|pc_reg:pcr|pc[1]              ; singlecycle:riscv32i|regfile:rf|registers[2][1]                                                                                          ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.035     ; 1.969      ;
; 1.855 ; singlecycle:riscv32i|pc_reg:pcr|pc[10]             ; singlecycle:riscv32i|pc_reg:pcr|pc[11]                                                                                                   ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 2.007      ;
; 1.857 ; singlecycle:riscv32i|regfile:rf|registers[7][9]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:lcd|outs[9]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.025      ; 1.534      ;
; 1.859 ; singlecycle:riscv32i|pc_reg:pcr|pc[12]             ; singlecycle:riscv32i|regfile:rf|registers[24][3]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 2.011      ;
; 1.859 ; singlecycle:riscv32i|pc_reg:pcr|pc[12]             ; singlecycle:riscv32i|regfile:rf|registers[24][5]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 2.011      ;
; 1.859 ; singlecycle:riscv32i|pc_reg:pcr|pc[12]             ; singlecycle:riscv32i|regfile:rf|registers[24][11]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 2.011      ;
; 1.859 ; singlecycle:riscv32i|pc_reg:pcr|pc[12]             ; singlecycle:riscv32i|regfile:rf|registers[24][19]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 2.011      ;
; 1.859 ; singlecycle:riscv32i|pc_reg:pcr|pc[12]             ; singlecycle:riscv32i|regfile:rf|registers[24][26]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 2.011      ;
; 1.859 ; singlecycle:riscv32i|pc_reg:pcr|pc[12]             ; singlecycle:riscv32i|regfile:rf|registers[24][28]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 2.011      ;
; 1.859 ; singlecycle:riscv32i|pc_reg:pcr|pc[12]             ; singlecycle:riscv32i|regfile:rf|registers[24][0]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; 0.000      ; 2.011      ;
; 1.859 ; singlecycle:riscv32i|regfile:rf|registers[6][4]    ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[4]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; -0.007     ; 1.504      ;
; 1.860 ; singlecycle:riscv32i|regfile:rf|registers[7][29]   ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a23~porta_datain_reg6 ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.084      ; 1.582      ;
; 1.865 ; singlecycle:riscv32i|pc_reg:pcr|pc[7]              ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[4]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.012      ; 1.529      ;
; 1.868 ; singlecycle:riscv32i|pc_reg:pcr|pc[7]              ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[3]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.012      ; 1.532      ;
; 1.869 ; singlecycle:riscv32i|pc_reg:pcr|pc[2]              ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[3]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.009      ; 1.530      ;
; 1.869 ; singlecycle:riscv32i|pc_reg:pcr|pc[2]              ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[5]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.009      ; 1.530      ;
; 1.869 ; singlecycle:riscv32i|pc_reg:pcr|pc[7]              ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[5]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.012      ; 1.533      ;
; 1.870 ; singlecycle:riscv32i|pc_reg:pcr|pc[2]              ; singlecycle:riscv32i|lsu:usl|reg32_cp:hex1|outs[4]                                                                                       ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; -0.500       ; 0.009      ; 1.531      ;
; 1.875 ; singlecycle:riscv32i|pc_reg:pcr|pc[6]              ; singlecycle:riscv32i|regfile:rf|registers[24][3]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 2.024      ;
; 1.875 ; singlecycle:riscv32i|pc_reg:pcr|pc[6]              ; singlecycle:riscv32i|regfile:rf|registers[24][5]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 2.024      ;
; 1.875 ; singlecycle:riscv32i|pc_reg:pcr|pc[6]              ; singlecycle:riscv32i|regfile:rf|registers[24][11]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 2.024      ;
; 1.875 ; singlecycle:riscv32i|pc_reg:pcr|pc[6]              ; singlecycle:riscv32i|regfile:rf|registers[24][19]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 2.024      ;
; 1.875 ; singlecycle:riscv32i|pc_reg:pcr|pc[6]              ; singlecycle:riscv32i|regfile:rf|registers[24][26]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 2.024      ;
; 1.875 ; singlecycle:riscv32i|pc_reg:pcr|pc[6]              ; singlecycle:riscv32i|regfile:rf|registers[24][28]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 2.024      ;
; 1.875 ; singlecycle:riscv32i|pc_reg:pcr|pc[6]              ; singlecycle:riscv32i|regfile:rf|registers[24][0]                                                                                         ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.003     ; 2.024      ;
; 1.878 ; singlecycle:riscv32i|pc_reg:pcr|pc[8]              ; singlecycle:riscv32i|regfile:rf|registers[24][29]                                                                                        ; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; 0.000        ; -0.008     ; 2.022      ;
+-------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_divider:genclk|clkout'                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a20~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock_divider:genclk|clkout ; Fall       ; singlecycle:riscv32i|lsu:usl|datamem:dmem|altsyncram:altsyncram_component|altsyncram_c3i1:auto_generated|ram_block1a20~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:genclk|clkout   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:genclk|clkout   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:genclk|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:genclk|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:genclk|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:genclk|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider:genclk|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider:genclk|count[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; genclk|clkout|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; genclk|clkout|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; genclk|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; genclk|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; genclk|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; genclk|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; genclk|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; genclk|count[2]|clk           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; SW[*]     ; clock_divider:genclk|clkout ; 2.960 ; 2.960 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[0]    ; clock_divider:genclk|clkout ; 0.236 ; 0.236 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[1]    ; clock_divider:genclk|clkout ; 0.501 ; 0.501 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[2]    ; clock_divider:genclk|clkout ; 0.418 ; 0.418 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[3]    ; clock_divider:genclk|clkout ; 0.264 ; 0.264 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[4]    ; clock_divider:genclk|clkout ; 0.393 ; 0.393 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[5]    ; clock_divider:genclk|clkout ; 0.451 ; 0.451 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[6]    ; clock_divider:genclk|clkout ; 0.562 ; 0.562 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[7]    ; clock_divider:genclk|clkout ; 0.334 ; 0.334 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[8]    ; clock_divider:genclk|clkout ; 0.560 ; 0.560 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[9]    ; clock_divider:genclk|clkout ; 0.450 ; 0.450 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[10]   ; clock_divider:genclk|clkout ; 0.372 ; 0.372 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[11]   ; clock_divider:genclk|clkout ; 0.008 ; 0.008 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[12]   ; clock_divider:genclk|clkout ; 0.232 ; 0.232 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[13]   ; clock_divider:genclk|clkout ; 2.854 ; 2.854 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[14]   ; clock_divider:genclk|clkout ; 2.960 ; 2.960 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[15]   ; clock_divider:genclk|clkout ; 2.588 ; 2.588 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[16]   ; clock_divider:genclk|clkout ; 2.874 ; 2.874 ; Fall       ; clock_divider:genclk|clkout ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; SW[*]     ; clock_divider:genclk|clkout ; 0.131  ; 0.131  ; Fall       ; clock_divider:genclk|clkout ;
;  SW[0]    ; clock_divider:genclk|clkout ; -0.097 ; -0.097 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[1]    ; clock_divider:genclk|clkout ; -0.362 ; -0.362 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[2]    ; clock_divider:genclk|clkout ; -0.279 ; -0.279 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[3]    ; clock_divider:genclk|clkout ; -0.125 ; -0.125 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[4]    ; clock_divider:genclk|clkout ; -0.254 ; -0.254 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[5]    ; clock_divider:genclk|clkout ; -0.312 ; -0.312 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[6]    ; clock_divider:genclk|clkout ; -0.423 ; -0.423 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[7]    ; clock_divider:genclk|clkout ; -0.195 ; -0.195 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[8]    ; clock_divider:genclk|clkout ; -0.421 ; -0.421 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[9]    ; clock_divider:genclk|clkout ; -0.311 ; -0.311 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[10]   ; clock_divider:genclk|clkout ; -0.233 ; -0.233 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[11]   ; clock_divider:genclk|clkout ; 0.131  ; 0.131  ; Fall       ; clock_divider:genclk|clkout ;
;  SW[12]   ; clock_divider:genclk|clkout ; -0.093 ; -0.093 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[13]   ; clock_divider:genclk|clkout ; -2.715 ; -2.715 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[14]   ; clock_divider:genclk|clkout ; -2.821 ; -2.821 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[15]   ; clock_divider:genclk|clkout ; -2.449 ; -2.449 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[16]   ; clock_divider:genclk|clkout ; -2.735 ; -2.735 ; Fall       ; clock_divider:genclk|clkout ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port     ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+
; pc_debug[*]   ; clock_divider:genclk|clkout ; 4.454 ; 4.454 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[1]  ; clock_divider:genclk|clkout ; 4.208 ; 4.208 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[2]  ; clock_divider:genclk|clkout ; 4.454 ; 4.454 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[3]  ; clock_divider:genclk|clkout ; 4.162 ; 4.162 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[4]  ; clock_divider:genclk|clkout ; 4.190 ; 4.190 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[5]  ; clock_divider:genclk|clkout ; 4.213 ; 4.213 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[6]  ; clock_divider:genclk|clkout ; 4.219 ; 4.219 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[7]  ; clock_divider:genclk|clkout ; 4.186 ; 4.186 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[8]  ; clock_divider:genclk|clkout ; 4.134 ; 4.134 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[9]  ; clock_divider:genclk|clkout ; 4.155 ; 4.155 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[10] ; clock_divider:genclk|clkout ; 4.325 ; 4.325 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[11] ; clock_divider:genclk|clkout ; 4.203 ; 4.203 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[12] ; clock_divider:genclk|clkout ; 4.061 ; 4.061 ; Rise       ; clock_divider:genclk|clkout ;
; HEX0[*]       ; clock_divider:genclk|clkout ; 4.352 ; 4.352 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[0]      ; clock_divider:genclk|clkout ; 4.352 ; 4.352 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[1]      ; clock_divider:genclk|clkout ; 4.309 ; 4.309 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[2]      ; clock_divider:genclk|clkout ; 4.006 ; 4.006 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[3]      ; clock_divider:genclk|clkout ; 4.227 ; 4.227 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[4]      ; clock_divider:genclk|clkout ; 4.231 ; 4.231 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[5]      ; clock_divider:genclk|clkout ; 4.148 ; 4.148 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[6]      ; clock_divider:genclk|clkout ; 4.208 ; 4.208 ; Fall       ; clock_divider:genclk|clkout ;
; HEX1[*]       ; clock_divider:genclk|clkout ; 4.863 ; 4.863 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[0]      ; clock_divider:genclk|clkout ; 4.555 ; 4.555 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[1]      ; clock_divider:genclk|clkout ; 4.654 ; 4.654 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[2]      ; clock_divider:genclk|clkout ; 4.748 ; 4.748 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[3]      ; clock_divider:genclk|clkout ; 4.744 ; 4.744 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[4]      ; clock_divider:genclk|clkout ; 4.751 ; 4.751 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[5]      ; clock_divider:genclk|clkout ; 4.863 ; 4.863 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[6]      ; clock_divider:genclk|clkout ; 4.694 ; 4.694 ; Fall       ; clock_divider:genclk|clkout ;
; HEX2[*]       ; clock_divider:genclk|clkout ; 5.062 ; 5.062 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[0]      ; clock_divider:genclk|clkout ; 4.937 ; 4.937 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[1]      ; clock_divider:genclk|clkout ; 4.922 ; 4.922 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[2]      ; clock_divider:genclk|clkout ; 5.062 ; 5.062 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[3]      ; clock_divider:genclk|clkout ; 5.008 ; 5.008 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[4]      ; clock_divider:genclk|clkout ; 4.244 ; 4.244 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[5]      ; clock_divider:genclk|clkout ; 4.247 ; 4.247 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[6]      ; clock_divider:genclk|clkout ; 4.390 ; 4.390 ; Fall       ; clock_divider:genclk|clkout ;
; HEX3[*]       ; clock_divider:genclk|clkout ; 5.113 ; 5.113 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[0]      ; clock_divider:genclk|clkout ; 4.590 ; 4.590 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[1]      ; clock_divider:genclk|clkout ; 4.632 ; 4.632 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[2]      ; clock_divider:genclk|clkout ; 4.979 ; 4.979 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[3]      ; clock_divider:genclk|clkout ; 5.113 ; 5.113 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[4]      ; clock_divider:genclk|clkout ; 4.596 ; 4.596 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[5]      ; clock_divider:genclk|clkout ; 4.479 ; 4.479 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[6]      ; clock_divider:genclk|clkout ; 4.412 ; 4.412 ; Fall       ; clock_divider:genclk|clkout ;
; HEX4[*]       ; clock_divider:genclk|clkout ; 4.259 ; 4.259 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[0]      ; clock_divider:genclk|clkout ; 4.186 ; 4.186 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[1]      ; clock_divider:genclk|clkout ; 4.193 ; 4.193 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[2]      ; clock_divider:genclk|clkout ; 4.186 ; 4.186 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[3]      ; clock_divider:genclk|clkout ; 3.981 ; 3.981 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[4]      ; clock_divider:genclk|clkout ; 3.925 ; 3.925 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[5]      ; clock_divider:genclk|clkout ; 4.259 ; 4.259 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[6]      ; clock_divider:genclk|clkout ; 3.901 ; 3.901 ; Fall       ; clock_divider:genclk|clkout ;
; HEX5[*]       ; clock_divider:genclk|clkout ; 4.634 ; 4.634 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[0]      ; clock_divider:genclk|clkout ; 4.329 ; 4.329 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[1]      ; clock_divider:genclk|clkout ; 3.946 ; 3.946 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[2]      ; clock_divider:genclk|clkout ; 4.287 ; 4.287 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[3]      ; clock_divider:genclk|clkout ; 4.313 ; 4.313 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[4]      ; clock_divider:genclk|clkout ; 4.294 ; 4.294 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[5]      ; clock_divider:genclk|clkout ; 4.580 ; 4.580 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[6]      ; clock_divider:genclk|clkout ; 4.634 ; 4.634 ; Fall       ; clock_divider:genclk|clkout ;
; HEX6[*]       ; clock_divider:genclk|clkout ; 4.639 ; 4.639 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[0]      ; clock_divider:genclk|clkout ; 4.595 ; 4.595 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[1]      ; clock_divider:genclk|clkout ; 4.193 ; 4.193 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[2]      ; clock_divider:genclk|clkout ; 4.305 ; 4.305 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[3]      ; clock_divider:genclk|clkout ; 4.304 ; 4.304 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[4]      ; clock_divider:genclk|clkout ; 4.321 ; 4.321 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[5]      ; clock_divider:genclk|clkout ; 4.182 ; 4.182 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[6]      ; clock_divider:genclk|clkout ; 4.639 ; 4.639 ; Fall       ; clock_divider:genclk|clkout ;
; HEX7[*]       ; clock_divider:genclk|clkout ; 4.932 ; 4.932 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[0]      ; clock_divider:genclk|clkout ; 4.932 ; 4.932 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[1]      ; clock_divider:genclk|clkout ; 4.593 ; 4.593 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[2]      ; clock_divider:genclk|clkout ; 4.259 ; 4.259 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[3]      ; clock_divider:genclk|clkout ; 4.776 ; 4.776 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[4]      ; clock_divider:genclk|clkout ; 4.548 ; 4.548 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[5]      ; clock_divider:genclk|clkout ; 4.690 ; 4.690 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[6]      ; clock_divider:genclk|clkout ; 4.473 ; 4.473 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_DATA[*]   ; clock_divider:genclk|clkout ; 4.902 ; 4.902 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[0]  ; clock_divider:genclk|clkout ; 4.499 ; 4.499 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[1]  ; clock_divider:genclk|clkout ; 4.287 ; 4.287 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[2]  ; clock_divider:genclk|clkout ; 4.621 ; 4.621 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[3]  ; clock_divider:genclk|clkout ; 4.902 ; 4.902 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[4]  ; clock_divider:genclk|clkout ; 4.381 ; 4.381 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[5]  ; clock_divider:genclk|clkout ; 4.471 ; 4.471 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[6]  ; clock_divider:genclk|clkout ; 4.595 ; 4.595 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[7]  ; clock_divider:genclk|clkout ; 4.809 ; 4.809 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_EN        ; clock_divider:genclk|clkout ; 4.138 ; 4.138 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_ON        ; clock_divider:genclk|clkout ; 4.256 ; 4.256 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_RS        ; clock_divider:genclk|clkout ; 4.039 ; 4.039 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_RW        ; clock_divider:genclk|clkout ; 4.491 ; 4.491 ; Fall       ; clock_divider:genclk|clkout ;
; LEDG[*]       ; clock_divider:genclk|clkout ; 5.310 ; 5.310 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[0]      ; clock_divider:genclk|clkout ; 4.651 ; 4.651 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[1]      ; clock_divider:genclk|clkout ; 4.847 ; 4.847 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[2]      ; clock_divider:genclk|clkout ; 4.808 ; 4.808 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[3]      ; clock_divider:genclk|clkout ; 4.836 ; 4.836 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[4]      ; clock_divider:genclk|clkout ; 4.728 ; 4.728 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[5]      ; clock_divider:genclk|clkout ; 4.634 ; 4.634 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[6]      ; clock_divider:genclk|clkout ; 4.636 ; 4.636 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[7]      ; clock_divider:genclk|clkout ; 5.310 ; 5.310 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[8]      ; clock_divider:genclk|clkout ; 4.286 ; 4.286 ; Fall       ; clock_divider:genclk|clkout ;
; LEDR[*]       ; clock_divider:genclk|clkout ; 5.342 ; 5.342 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[0]      ; clock_divider:genclk|clkout ; 4.741 ; 4.741 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[1]      ; clock_divider:genclk|clkout ; 4.485 ; 4.485 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[2]      ; clock_divider:genclk|clkout ; 4.505 ; 4.505 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[3]      ; clock_divider:genclk|clkout ; 4.756 ; 4.756 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[4]      ; clock_divider:genclk|clkout ; 4.682 ; 4.682 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[5]      ; clock_divider:genclk|clkout ; 5.127 ; 5.127 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[6]      ; clock_divider:genclk|clkout ; 5.122 ; 5.122 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[7]      ; clock_divider:genclk|clkout ; 5.342 ; 5.342 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[8]      ; clock_divider:genclk|clkout ; 4.496 ; 4.496 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[9]      ; clock_divider:genclk|clkout ; 4.473 ; 4.473 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[10]     ; clock_divider:genclk|clkout ; 4.523 ; 4.523 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[11]     ; clock_divider:genclk|clkout ; 4.421 ; 4.421 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[12]     ; clock_divider:genclk|clkout ; 4.530 ; 4.530 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[13]     ; clock_divider:genclk|clkout ; 4.224 ; 4.224 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[14]     ; clock_divider:genclk|clkout ; 4.326 ; 4.326 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[15]     ; clock_divider:genclk|clkout ; 4.248 ; 4.248 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[16]     ; clock_divider:genclk|clkout ; 4.000 ; 4.000 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[17]     ; clock_divider:genclk|clkout ; 4.235 ; 4.235 ; Fall       ; clock_divider:genclk|clkout ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port     ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+
; pc_debug[*]   ; clock_divider:genclk|clkout ; 4.061 ; 4.061 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[1]  ; clock_divider:genclk|clkout ; 4.208 ; 4.208 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[2]  ; clock_divider:genclk|clkout ; 4.454 ; 4.454 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[3]  ; clock_divider:genclk|clkout ; 4.162 ; 4.162 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[4]  ; clock_divider:genclk|clkout ; 4.190 ; 4.190 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[5]  ; clock_divider:genclk|clkout ; 4.213 ; 4.213 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[6]  ; clock_divider:genclk|clkout ; 4.219 ; 4.219 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[7]  ; clock_divider:genclk|clkout ; 4.186 ; 4.186 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[8]  ; clock_divider:genclk|clkout ; 4.134 ; 4.134 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[9]  ; clock_divider:genclk|clkout ; 4.155 ; 4.155 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[10] ; clock_divider:genclk|clkout ; 4.325 ; 4.325 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[11] ; clock_divider:genclk|clkout ; 4.203 ; 4.203 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[12] ; clock_divider:genclk|clkout ; 4.061 ; 4.061 ; Rise       ; clock_divider:genclk|clkout ;
; HEX0[*]       ; clock_divider:genclk|clkout ; 4.006 ; 4.006 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[0]      ; clock_divider:genclk|clkout ; 4.352 ; 4.352 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[1]      ; clock_divider:genclk|clkout ; 4.309 ; 4.309 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[2]      ; clock_divider:genclk|clkout ; 4.006 ; 4.006 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[3]      ; clock_divider:genclk|clkout ; 4.227 ; 4.227 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[4]      ; clock_divider:genclk|clkout ; 4.231 ; 4.231 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[5]      ; clock_divider:genclk|clkout ; 4.148 ; 4.148 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[6]      ; clock_divider:genclk|clkout ; 4.208 ; 4.208 ; Fall       ; clock_divider:genclk|clkout ;
; HEX1[*]       ; clock_divider:genclk|clkout ; 4.555 ; 4.555 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[0]      ; clock_divider:genclk|clkout ; 4.555 ; 4.555 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[1]      ; clock_divider:genclk|clkout ; 4.654 ; 4.654 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[2]      ; clock_divider:genclk|clkout ; 4.748 ; 4.748 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[3]      ; clock_divider:genclk|clkout ; 4.744 ; 4.744 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[4]      ; clock_divider:genclk|clkout ; 4.751 ; 4.751 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[5]      ; clock_divider:genclk|clkout ; 4.863 ; 4.863 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[6]      ; clock_divider:genclk|clkout ; 4.694 ; 4.694 ; Fall       ; clock_divider:genclk|clkout ;
; HEX2[*]       ; clock_divider:genclk|clkout ; 4.244 ; 4.244 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[0]      ; clock_divider:genclk|clkout ; 4.937 ; 4.937 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[1]      ; clock_divider:genclk|clkout ; 4.922 ; 4.922 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[2]      ; clock_divider:genclk|clkout ; 5.062 ; 5.062 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[3]      ; clock_divider:genclk|clkout ; 5.008 ; 5.008 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[4]      ; clock_divider:genclk|clkout ; 4.244 ; 4.244 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[5]      ; clock_divider:genclk|clkout ; 4.247 ; 4.247 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[6]      ; clock_divider:genclk|clkout ; 4.390 ; 4.390 ; Fall       ; clock_divider:genclk|clkout ;
; HEX3[*]       ; clock_divider:genclk|clkout ; 4.412 ; 4.412 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[0]      ; clock_divider:genclk|clkout ; 4.590 ; 4.590 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[1]      ; clock_divider:genclk|clkout ; 4.632 ; 4.632 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[2]      ; clock_divider:genclk|clkout ; 4.979 ; 4.979 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[3]      ; clock_divider:genclk|clkout ; 5.113 ; 5.113 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[4]      ; clock_divider:genclk|clkout ; 4.596 ; 4.596 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[5]      ; clock_divider:genclk|clkout ; 4.479 ; 4.479 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[6]      ; clock_divider:genclk|clkout ; 4.412 ; 4.412 ; Fall       ; clock_divider:genclk|clkout ;
; HEX4[*]       ; clock_divider:genclk|clkout ; 3.901 ; 3.901 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[0]      ; clock_divider:genclk|clkout ; 4.186 ; 4.186 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[1]      ; clock_divider:genclk|clkout ; 4.193 ; 4.193 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[2]      ; clock_divider:genclk|clkout ; 4.186 ; 4.186 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[3]      ; clock_divider:genclk|clkout ; 3.981 ; 3.981 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[4]      ; clock_divider:genclk|clkout ; 3.925 ; 3.925 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[5]      ; clock_divider:genclk|clkout ; 4.259 ; 4.259 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[6]      ; clock_divider:genclk|clkout ; 3.901 ; 3.901 ; Fall       ; clock_divider:genclk|clkout ;
; HEX5[*]       ; clock_divider:genclk|clkout ; 3.946 ; 3.946 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[0]      ; clock_divider:genclk|clkout ; 4.329 ; 4.329 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[1]      ; clock_divider:genclk|clkout ; 3.946 ; 3.946 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[2]      ; clock_divider:genclk|clkout ; 4.287 ; 4.287 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[3]      ; clock_divider:genclk|clkout ; 4.313 ; 4.313 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[4]      ; clock_divider:genclk|clkout ; 4.294 ; 4.294 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[5]      ; clock_divider:genclk|clkout ; 4.580 ; 4.580 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[6]      ; clock_divider:genclk|clkout ; 4.634 ; 4.634 ; Fall       ; clock_divider:genclk|clkout ;
; HEX6[*]       ; clock_divider:genclk|clkout ; 4.182 ; 4.182 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[0]      ; clock_divider:genclk|clkout ; 4.595 ; 4.595 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[1]      ; clock_divider:genclk|clkout ; 4.193 ; 4.193 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[2]      ; clock_divider:genclk|clkout ; 4.305 ; 4.305 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[3]      ; clock_divider:genclk|clkout ; 4.304 ; 4.304 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[4]      ; clock_divider:genclk|clkout ; 4.321 ; 4.321 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[5]      ; clock_divider:genclk|clkout ; 4.182 ; 4.182 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[6]      ; clock_divider:genclk|clkout ; 4.639 ; 4.639 ; Fall       ; clock_divider:genclk|clkout ;
; HEX7[*]       ; clock_divider:genclk|clkout ; 4.259 ; 4.259 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[0]      ; clock_divider:genclk|clkout ; 4.932 ; 4.932 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[1]      ; clock_divider:genclk|clkout ; 4.593 ; 4.593 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[2]      ; clock_divider:genclk|clkout ; 4.259 ; 4.259 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[3]      ; clock_divider:genclk|clkout ; 4.776 ; 4.776 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[4]      ; clock_divider:genclk|clkout ; 4.548 ; 4.548 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[5]      ; clock_divider:genclk|clkout ; 4.690 ; 4.690 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[6]      ; clock_divider:genclk|clkout ; 4.473 ; 4.473 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_DATA[*]   ; clock_divider:genclk|clkout ; 4.287 ; 4.287 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[0]  ; clock_divider:genclk|clkout ; 4.499 ; 4.499 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[1]  ; clock_divider:genclk|clkout ; 4.287 ; 4.287 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[2]  ; clock_divider:genclk|clkout ; 4.621 ; 4.621 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[3]  ; clock_divider:genclk|clkout ; 4.902 ; 4.902 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[4]  ; clock_divider:genclk|clkout ; 4.381 ; 4.381 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[5]  ; clock_divider:genclk|clkout ; 4.471 ; 4.471 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[6]  ; clock_divider:genclk|clkout ; 4.595 ; 4.595 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[7]  ; clock_divider:genclk|clkout ; 4.809 ; 4.809 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_EN        ; clock_divider:genclk|clkout ; 4.138 ; 4.138 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_ON        ; clock_divider:genclk|clkout ; 4.256 ; 4.256 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_RS        ; clock_divider:genclk|clkout ; 4.039 ; 4.039 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_RW        ; clock_divider:genclk|clkout ; 4.491 ; 4.491 ; Fall       ; clock_divider:genclk|clkout ;
; LEDG[*]       ; clock_divider:genclk|clkout ; 4.286 ; 4.286 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[0]      ; clock_divider:genclk|clkout ; 4.651 ; 4.651 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[1]      ; clock_divider:genclk|clkout ; 4.847 ; 4.847 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[2]      ; clock_divider:genclk|clkout ; 4.808 ; 4.808 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[3]      ; clock_divider:genclk|clkout ; 4.836 ; 4.836 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[4]      ; clock_divider:genclk|clkout ; 4.728 ; 4.728 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[5]      ; clock_divider:genclk|clkout ; 4.634 ; 4.634 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[6]      ; clock_divider:genclk|clkout ; 4.636 ; 4.636 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[7]      ; clock_divider:genclk|clkout ; 5.310 ; 5.310 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[8]      ; clock_divider:genclk|clkout ; 4.286 ; 4.286 ; Fall       ; clock_divider:genclk|clkout ;
; LEDR[*]       ; clock_divider:genclk|clkout ; 4.000 ; 4.000 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[0]      ; clock_divider:genclk|clkout ; 4.741 ; 4.741 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[1]      ; clock_divider:genclk|clkout ; 4.485 ; 4.485 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[2]      ; clock_divider:genclk|clkout ; 4.505 ; 4.505 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[3]      ; clock_divider:genclk|clkout ; 4.756 ; 4.756 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[4]      ; clock_divider:genclk|clkout ; 4.682 ; 4.682 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[5]      ; clock_divider:genclk|clkout ; 5.127 ; 5.127 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[6]      ; clock_divider:genclk|clkout ; 5.122 ; 5.122 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[7]      ; clock_divider:genclk|clkout ; 5.342 ; 5.342 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[8]      ; clock_divider:genclk|clkout ; 4.496 ; 4.496 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[9]      ; clock_divider:genclk|clkout ; 4.473 ; 4.473 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[10]     ; clock_divider:genclk|clkout ; 4.523 ; 4.523 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[11]     ; clock_divider:genclk|clkout ; 4.421 ; 4.421 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[12]     ; clock_divider:genclk|clkout ; 4.530 ; 4.530 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[13]     ; clock_divider:genclk|clkout ; 4.224 ; 4.224 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[14]     ; clock_divider:genclk|clkout ; 4.326 ; 4.326 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[15]     ; clock_divider:genclk|clkout ; 4.248 ; 4.248 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[16]     ; clock_divider:genclk|clkout ; 4.000 ; 4.000 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[17]     ; clock_divider:genclk|clkout ; 4.235 ; 4.235 ; Fall       ; clock_divider:genclk|clkout ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+------------------------------+------------+-------+----------+---------+---------------------+
; Clock                        ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack             ; -30.851    ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                    ; -0.071     ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clock_divider:genclk|clkout ; -30.851    ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS              ; -19676.919 ; 0.0   ; 0.0      ; 0.0     ; -1664.38            ;
;  CLOCK_50                    ; -0.083     ; 0.000 ; N/A      ; N/A     ; -5.380              ;
;  clock_divider:genclk|clkout ; -19676.836 ; 0.000 ; N/A      ; N/A     ; -1659.000           ;
+------------------------------+------------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; SW[*]     ; clock_divider:genclk|clkout ; 5.659 ; 5.659 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[0]    ; clock_divider:genclk|clkout ; 1.098 ; 1.098 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[1]    ; clock_divider:genclk|clkout ; 1.642 ; 1.642 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[2]    ; clock_divider:genclk|clkout ; 1.442 ; 1.442 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[3]    ; clock_divider:genclk|clkout ; 1.143 ; 1.143 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[4]    ; clock_divider:genclk|clkout ; 1.364 ; 1.364 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[5]    ; clock_divider:genclk|clkout ; 1.487 ; 1.487 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[6]    ; clock_divider:genclk|clkout ; 1.607 ; 1.607 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[7]    ; clock_divider:genclk|clkout ; 1.303 ; 1.303 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[8]    ; clock_divider:genclk|clkout ; 1.640 ; 1.640 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[9]    ; clock_divider:genclk|clkout ; 1.486 ; 1.486 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[10]   ; clock_divider:genclk|clkout ; 1.390 ; 1.390 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[11]   ; clock_divider:genclk|clkout ; 0.642 ; 0.642 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[12]   ; clock_divider:genclk|clkout ; 1.150 ; 1.150 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[13]   ; clock_divider:genclk|clkout ; 5.416 ; 5.416 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[14]   ; clock_divider:genclk|clkout ; 5.659 ; 5.659 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[15]   ; clock_divider:genclk|clkout ; 4.933 ; 4.933 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[16]   ; clock_divider:genclk|clkout ; 5.390 ; 5.390 ; Fall       ; clock_divider:genclk|clkout ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; SW[*]     ; clock_divider:genclk|clkout ; 0.131  ; 0.131  ; Fall       ; clock_divider:genclk|clkout ;
;  SW[0]    ; clock_divider:genclk|clkout ; -0.097 ; -0.097 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[1]    ; clock_divider:genclk|clkout ; -0.362 ; -0.362 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[2]    ; clock_divider:genclk|clkout ; -0.279 ; -0.279 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[3]    ; clock_divider:genclk|clkout ; -0.125 ; -0.125 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[4]    ; clock_divider:genclk|clkout ; -0.254 ; -0.254 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[5]    ; clock_divider:genclk|clkout ; -0.312 ; -0.312 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[6]    ; clock_divider:genclk|clkout ; -0.423 ; -0.423 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[7]    ; clock_divider:genclk|clkout ; -0.195 ; -0.195 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[8]    ; clock_divider:genclk|clkout ; -0.421 ; -0.421 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[9]    ; clock_divider:genclk|clkout ; -0.311 ; -0.311 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[10]   ; clock_divider:genclk|clkout ; -0.233 ; -0.233 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[11]   ; clock_divider:genclk|clkout ; 0.131  ; 0.131  ; Fall       ; clock_divider:genclk|clkout ;
;  SW[12]   ; clock_divider:genclk|clkout ; -0.093 ; -0.093 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[13]   ; clock_divider:genclk|clkout ; -2.715 ; -2.715 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[14]   ; clock_divider:genclk|clkout ; -2.821 ; -2.821 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[15]   ; clock_divider:genclk|clkout ; -2.449 ; -2.449 ; Fall       ; clock_divider:genclk|clkout ;
;  SW[16]   ; clock_divider:genclk|clkout ; -2.735 ; -2.735 ; Fall       ; clock_divider:genclk|clkout ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port     ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+
; pc_debug[*]   ; clock_divider:genclk|clkout ; 8.102 ; 8.102 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[1]  ; clock_divider:genclk|clkout ; 7.601 ; 7.601 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[2]  ; clock_divider:genclk|clkout ; 8.102 ; 8.102 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[3]  ; clock_divider:genclk|clkout ; 7.605 ; 7.605 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[4]  ; clock_divider:genclk|clkout ; 7.670 ; 7.670 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[5]  ; clock_divider:genclk|clkout ; 7.712 ; 7.712 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[6]  ; clock_divider:genclk|clkout ; 7.729 ; 7.729 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[7]  ; clock_divider:genclk|clkout ; 7.638 ; 7.638 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[8]  ; clock_divider:genclk|clkout ; 7.572 ; 7.572 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[9]  ; clock_divider:genclk|clkout ; 7.577 ; 7.577 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[10] ; clock_divider:genclk|clkout ; 7.932 ; 7.932 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[11] ; clock_divider:genclk|clkout ; 7.689 ; 7.689 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[12] ; clock_divider:genclk|clkout ; 7.394 ; 7.394 ; Rise       ; clock_divider:genclk|clkout ;
; HEX0[*]       ; clock_divider:genclk|clkout ; 7.937 ; 7.937 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[0]      ; clock_divider:genclk|clkout ; 7.937 ; 7.937 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[1]      ; clock_divider:genclk|clkout ; 7.886 ; 7.886 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[2]      ; clock_divider:genclk|clkout ; 7.181 ; 7.181 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[3]      ; clock_divider:genclk|clkout ; 7.687 ; 7.687 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[4]      ; clock_divider:genclk|clkout ; 7.691 ; 7.691 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[5]      ; clock_divider:genclk|clkout ; 7.451 ; 7.451 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[6]      ; clock_divider:genclk|clkout ; 7.661 ; 7.661 ; Fall       ; clock_divider:genclk|clkout ;
; HEX1[*]       ; clock_divider:genclk|clkout ; 9.041 ; 9.041 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[0]      ; clock_divider:genclk|clkout ; 8.355 ; 8.355 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[1]      ; clock_divider:genclk|clkout ; 8.580 ; 8.580 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[2]      ; clock_divider:genclk|clkout ; 8.973 ; 8.973 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[3]      ; clock_divider:genclk|clkout ; 8.745 ; 8.745 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[4]      ; clock_divider:genclk|clkout ; 9.015 ; 9.015 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[5]      ; clock_divider:genclk|clkout ; 9.041 ; 9.041 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[6]      ; clock_divider:genclk|clkout ; 8.804 ; 8.804 ; Fall       ; clock_divider:genclk|clkout ;
; HEX2[*]       ; clock_divider:genclk|clkout ; 9.465 ; 9.465 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[0]      ; clock_divider:genclk|clkout ; 9.286 ; 9.286 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[1]      ; clock_divider:genclk|clkout ; 9.329 ; 9.329 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[2]      ; clock_divider:genclk|clkout ; 9.465 ; 9.465 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[3]      ; clock_divider:genclk|clkout ; 9.267 ; 9.267 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[4]      ; clock_divider:genclk|clkout ; 7.680 ; 7.680 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[5]      ; clock_divider:genclk|clkout ; 7.683 ; 7.683 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[6]      ; clock_divider:genclk|clkout ; 8.121 ; 8.121 ; Fall       ; clock_divider:genclk|clkout ;
; HEX3[*]       ; clock_divider:genclk|clkout ; 9.529 ; 9.529 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[0]      ; clock_divider:genclk|clkout ; 8.557 ; 8.557 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[1]      ; clock_divider:genclk|clkout ; 8.619 ; 8.619 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[2]      ; clock_divider:genclk|clkout ; 9.155 ; 9.155 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[3]      ; clock_divider:genclk|clkout ; 9.529 ; 9.529 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[4]      ; clock_divider:genclk|clkout ; 8.555 ; 8.555 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[5]      ; clock_divider:genclk|clkout ; 8.320 ; 8.320 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[6]      ; clock_divider:genclk|clkout ; 8.051 ; 8.051 ; Fall       ; clock_divider:genclk|clkout ;
; HEX4[*]       ; clock_divider:genclk|clkout ; 7.901 ; 7.901 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[0]      ; clock_divider:genclk|clkout ; 7.773 ; 7.773 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[1]      ; clock_divider:genclk|clkout ; 7.777 ; 7.777 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[2]      ; clock_divider:genclk|clkout ; 7.767 ; 7.767 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[3]      ; clock_divider:genclk|clkout ; 7.268 ; 7.268 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[4]      ; clock_divider:genclk|clkout ; 7.103 ; 7.103 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[5]      ; clock_divider:genclk|clkout ; 7.901 ; 7.901 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[6]      ; clock_divider:genclk|clkout ; 7.066 ; 7.066 ; Fall       ; clock_divider:genclk|clkout ;
; HEX5[*]       ; clock_divider:genclk|clkout ; 8.516 ; 8.516 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[0]      ; clock_divider:genclk|clkout ; 8.052 ; 8.052 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[1]      ; clock_divider:genclk|clkout ; 7.174 ; 7.174 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[2]      ; clock_divider:genclk|clkout ; 8.004 ; 8.004 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[3]      ; clock_divider:genclk|clkout ; 8.028 ; 8.028 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[4]      ; clock_divider:genclk|clkout ; 8.012 ; 8.012 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[5]      ; clock_divider:genclk|clkout ; 8.516 ; 8.516 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[6]      ; clock_divider:genclk|clkout ; 8.486 ; 8.486 ; Fall       ; clock_divider:genclk|clkout ;
; HEX6[*]       ; clock_divider:genclk|clkout ; 8.459 ; 8.459 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[0]      ; clock_divider:genclk|clkout ; 8.348 ; 8.348 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[1]      ; clock_divider:genclk|clkout ; 7.739 ; 7.739 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[2]      ; clock_divider:genclk|clkout ; 8.028 ; 8.028 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[3]      ; clock_divider:genclk|clkout ; 8.009 ; 8.009 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[4]      ; clock_divider:genclk|clkout ; 8.036 ; 8.036 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[5]      ; clock_divider:genclk|clkout ; 7.724 ; 7.724 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[6]      ; clock_divider:genclk|clkout ; 8.459 ; 8.459 ; Fall       ; clock_divider:genclk|clkout ;
; HEX7[*]       ; clock_divider:genclk|clkout ; 9.178 ; 9.178 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[0]      ; clock_divider:genclk|clkout ; 9.178 ; 9.178 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[1]      ; clock_divider:genclk|clkout ; 8.483 ; 8.483 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[2]      ; clock_divider:genclk|clkout ; 7.747 ; 7.747 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[3]      ; clock_divider:genclk|clkout ; 8.794 ; 8.794 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[4]      ; clock_divider:genclk|clkout ; 8.362 ; 8.362 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[5]      ; clock_divider:genclk|clkout ; 8.740 ; 8.740 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[6]      ; clock_divider:genclk|clkout ; 8.357 ; 8.357 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_DATA[*]   ; clock_divider:genclk|clkout ; 9.045 ; 9.045 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[0]  ; clock_divider:genclk|clkout ; 8.269 ; 8.269 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[1]  ; clock_divider:genclk|clkout ; 7.814 ; 7.814 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[2]  ; clock_divider:genclk|clkout ; 8.621 ; 8.621 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[3]  ; clock_divider:genclk|clkout ; 8.888 ; 8.888 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[4]  ; clock_divider:genclk|clkout ; 8.026 ; 8.026 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[5]  ; clock_divider:genclk|clkout ; 8.249 ; 8.249 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[6]  ; clock_divider:genclk|clkout ; 8.575 ; 8.575 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[7]  ; clock_divider:genclk|clkout ; 9.045 ; 9.045 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_EN        ; clock_divider:genclk|clkout ; 7.580 ; 7.580 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_ON        ; clock_divider:genclk|clkout ; 7.829 ; 7.829 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_RS        ; clock_divider:genclk|clkout ; 7.332 ; 7.332 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_RW        ; clock_divider:genclk|clkout ; 8.416 ; 8.416 ; Fall       ; clock_divider:genclk|clkout ;
; LEDG[*]       ; clock_divider:genclk|clkout ; 9.876 ; 9.876 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[0]      ; clock_divider:genclk|clkout ; 8.399 ; 8.399 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[1]      ; clock_divider:genclk|clkout ; 8.913 ; 8.913 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[2]      ; clock_divider:genclk|clkout ; 8.840 ; 8.840 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[3]      ; clock_divider:genclk|clkout ; 8.875 ; 8.875 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[4]      ; clock_divider:genclk|clkout ; 8.668 ; 8.668 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[5]      ; clock_divider:genclk|clkout ; 8.400 ; 8.400 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[6]      ; clock_divider:genclk|clkout ; 8.421 ; 8.421 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[7]      ; clock_divider:genclk|clkout ; 9.876 ; 9.876 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[8]      ; clock_divider:genclk|clkout ; 7.850 ; 7.850 ; Fall       ; clock_divider:genclk|clkout ;
; LEDR[*]       ; clock_divider:genclk|clkout ; 9.800 ; 9.800 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[0]      ; clock_divider:genclk|clkout ; 8.603 ; 8.603 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[1]      ; clock_divider:genclk|clkout ; 8.049 ; 8.049 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[2]      ; clock_divider:genclk|clkout ; 8.164 ; 8.164 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[3]      ; clock_divider:genclk|clkout ; 8.751 ; 8.751 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[4]      ; clock_divider:genclk|clkout ; 8.447 ; 8.447 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[5]      ; clock_divider:genclk|clkout ; 9.681 ; 9.681 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[6]      ; clock_divider:genclk|clkout ; 9.684 ; 9.684 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[7]      ; clock_divider:genclk|clkout ; 9.800 ; 9.800 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[8]      ; clock_divider:genclk|clkout ; 8.308 ; 8.308 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[9]      ; clock_divider:genclk|clkout ; 8.271 ; 8.271 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[10]     ; clock_divider:genclk|clkout ; 8.353 ; 8.353 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[11]     ; clock_divider:genclk|clkout ; 8.117 ; 8.117 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[12]     ; clock_divider:genclk|clkout ; 8.338 ; 8.338 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[13]     ; clock_divider:genclk|clkout ; 7.620 ; 7.620 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[14]     ; clock_divider:genclk|clkout ; 7.896 ; 7.896 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[15]     ; clock_divider:genclk|clkout ; 7.575 ; 7.575 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[16]     ; clock_divider:genclk|clkout ; 7.137 ; 7.137 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[17]     ; clock_divider:genclk|clkout ; 7.701 ; 7.701 ; Fall       ; clock_divider:genclk|clkout ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port     ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+
; pc_debug[*]   ; clock_divider:genclk|clkout ; 4.061 ; 4.061 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[1]  ; clock_divider:genclk|clkout ; 4.208 ; 4.208 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[2]  ; clock_divider:genclk|clkout ; 4.454 ; 4.454 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[3]  ; clock_divider:genclk|clkout ; 4.162 ; 4.162 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[4]  ; clock_divider:genclk|clkout ; 4.190 ; 4.190 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[5]  ; clock_divider:genclk|clkout ; 4.213 ; 4.213 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[6]  ; clock_divider:genclk|clkout ; 4.219 ; 4.219 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[7]  ; clock_divider:genclk|clkout ; 4.186 ; 4.186 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[8]  ; clock_divider:genclk|clkout ; 4.134 ; 4.134 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[9]  ; clock_divider:genclk|clkout ; 4.155 ; 4.155 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[10] ; clock_divider:genclk|clkout ; 4.325 ; 4.325 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[11] ; clock_divider:genclk|clkout ; 4.203 ; 4.203 ; Rise       ; clock_divider:genclk|clkout ;
;  pc_debug[12] ; clock_divider:genclk|clkout ; 4.061 ; 4.061 ; Rise       ; clock_divider:genclk|clkout ;
; HEX0[*]       ; clock_divider:genclk|clkout ; 4.006 ; 4.006 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[0]      ; clock_divider:genclk|clkout ; 4.352 ; 4.352 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[1]      ; clock_divider:genclk|clkout ; 4.309 ; 4.309 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[2]      ; clock_divider:genclk|clkout ; 4.006 ; 4.006 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[3]      ; clock_divider:genclk|clkout ; 4.227 ; 4.227 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[4]      ; clock_divider:genclk|clkout ; 4.231 ; 4.231 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[5]      ; clock_divider:genclk|clkout ; 4.148 ; 4.148 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX0[6]      ; clock_divider:genclk|clkout ; 4.208 ; 4.208 ; Fall       ; clock_divider:genclk|clkout ;
; HEX1[*]       ; clock_divider:genclk|clkout ; 4.555 ; 4.555 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[0]      ; clock_divider:genclk|clkout ; 4.555 ; 4.555 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[1]      ; clock_divider:genclk|clkout ; 4.654 ; 4.654 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[2]      ; clock_divider:genclk|clkout ; 4.748 ; 4.748 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[3]      ; clock_divider:genclk|clkout ; 4.744 ; 4.744 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[4]      ; clock_divider:genclk|clkout ; 4.751 ; 4.751 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[5]      ; clock_divider:genclk|clkout ; 4.863 ; 4.863 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX1[6]      ; clock_divider:genclk|clkout ; 4.694 ; 4.694 ; Fall       ; clock_divider:genclk|clkout ;
; HEX2[*]       ; clock_divider:genclk|clkout ; 4.244 ; 4.244 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[0]      ; clock_divider:genclk|clkout ; 4.937 ; 4.937 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[1]      ; clock_divider:genclk|clkout ; 4.922 ; 4.922 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[2]      ; clock_divider:genclk|clkout ; 5.062 ; 5.062 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[3]      ; clock_divider:genclk|clkout ; 5.008 ; 5.008 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[4]      ; clock_divider:genclk|clkout ; 4.244 ; 4.244 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[5]      ; clock_divider:genclk|clkout ; 4.247 ; 4.247 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX2[6]      ; clock_divider:genclk|clkout ; 4.390 ; 4.390 ; Fall       ; clock_divider:genclk|clkout ;
; HEX3[*]       ; clock_divider:genclk|clkout ; 4.412 ; 4.412 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[0]      ; clock_divider:genclk|clkout ; 4.590 ; 4.590 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[1]      ; clock_divider:genclk|clkout ; 4.632 ; 4.632 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[2]      ; clock_divider:genclk|clkout ; 4.979 ; 4.979 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[3]      ; clock_divider:genclk|clkout ; 5.113 ; 5.113 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[4]      ; clock_divider:genclk|clkout ; 4.596 ; 4.596 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[5]      ; clock_divider:genclk|clkout ; 4.479 ; 4.479 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX3[6]      ; clock_divider:genclk|clkout ; 4.412 ; 4.412 ; Fall       ; clock_divider:genclk|clkout ;
; HEX4[*]       ; clock_divider:genclk|clkout ; 3.901 ; 3.901 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[0]      ; clock_divider:genclk|clkout ; 4.186 ; 4.186 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[1]      ; clock_divider:genclk|clkout ; 4.193 ; 4.193 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[2]      ; clock_divider:genclk|clkout ; 4.186 ; 4.186 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[3]      ; clock_divider:genclk|clkout ; 3.981 ; 3.981 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[4]      ; clock_divider:genclk|clkout ; 3.925 ; 3.925 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[5]      ; clock_divider:genclk|clkout ; 4.259 ; 4.259 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX4[6]      ; clock_divider:genclk|clkout ; 3.901 ; 3.901 ; Fall       ; clock_divider:genclk|clkout ;
; HEX5[*]       ; clock_divider:genclk|clkout ; 3.946 ; 3.946 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[0]      ; clock_divider:genclk|clkout ; 4.329 ; 4.329 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[1]      ; clock_divider:genclk|clkout ; 3.946 ; 3.946 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[2]      ; clock_divider:genclk|clkout ; 4.287 ; 4.287 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[3]      ; clock_divider:genclk|clkout ; 4.313 ; 4.313 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[4]      ; clock_divider:genclk|clkout ; 4.294 ; 4.294 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[5]      ; clock_divider:genclk|clkout ; 4.580 ; 4.580 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX5[6]      ; clock_divider:genclk|clkout ; 4.634 ; 4.634 ; Fall       ; clock_divider:genclk|clkout ;
; HEX6[*]       ; clock_divider:genclk|clkout ; 4.182 ; 4.182 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[0]      ; clock_divider:genclk|clkout ; 4.595 ; 4.595 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[1]      ; clock_divider:genclk|clkout ; 4.193 ; 4.193 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[2]      ; clock_divider:genclk|clkout ; 4.305 ; 4.305 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[3]      ; clock_divider:genclk|clkout ; 4.304 ; 4.304 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[4]      ; clock_divider:genclk|clkout ; 4.321 ; 4.321 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[5]      ; clock_divider:genclk|clkout ; 4.182 ; 4.182 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX6[6]      ; clock_divider:genclk|clkout ; 4.639 ; 4.639 ; Fall       ; clock_divider:genclk|clkout ;
; HEX7[*]       ; clock_divider:genclk|clkout ; 4.259 ; 4.259 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[0]      ; clock_divider:genclk|clkout ; 4.932 ; 4.932 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[1]      ; clock_divider:genclk|clkout ; 4.593 ; 4.593 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[2]      ; clock_divider:genclk|clkout ; 4.259 ; 4.259 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[3]      ; clock_divider:genclk|clkout ; 4.776 ; 4.776 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[4]      ; clock_divider:genclk|clkout ; 4.548 ; 4.548 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[5]      ; clock_divider:genclk|clkout ; 4.690 ; 4.690 ; Fall       ; clock_divider:genclk|clkout ;
;  HEX7[6]      ; clock_divider:genclk|clkout ; 4.473 ; 4.473 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_DATA[*]   ; clock_divider:genclk|clkout ; 4.287 ; 4.287 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[0]  ; clock_divider:genclk|clkout ; 4.499 ; 4.499 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[1]  ; clock_divider:genclk|clkout ; 4.287 ; 4.287 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[2]  ; clock_divider:genclk|clkout ; 4.621 ; 4.621 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[3]  ; clock_divider:genclk|clkout ; 4.902 ; 4.902 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[4]  ; clock_divider:genclk|clkout ; 4.381 ; 4.381 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[5]  ; clock_divider:genclk|clkout ; 4.471 ; 4.471 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[6]  ; clock_divider:genclk|clkout ; 4.595 ; 4.595 ; Fall       ; clock_divider:genclk|clkout ;
;  LCD_DATA[7]  ; clock_divider:genclk|clkout ; 4.809 ; 4.809 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_EN        ; clock_divider:genclk|clkout ; 4.138 ; 4.138 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_ON        ; clock_divider:genclk|clkout ; 4.256 ; 4.256 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_RS        ; clock_divider:genclk|clkout ; 4.039 ; 4.039 ; Fall       ; clock_divider:genclk|clkout ;
; LCD_RW        ; clock_divider:genclk|clkout ; 4.491 ; 4.491 ; Fall       ; clock_divider:genclk|clkout ;
; LEDG[*]       ; clock_divider:genclk|clkout ; 4.286 ; 4.286 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[0]      ; clock_divider:genclk|clkout ; 4.651 ; 4.651 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[1]      ; clock_divider:genclk|clkout ; 4.847 ; 4.847 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[2]      ; clock_divider:genclk|clkout ; 4.808 ; 4.808 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[3]      ; clock_divider:genclk|clkout ; 4.836 ; 4.836 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[4]      ; clock_divider:genclk|clkout ; 4.728 ; 4.728 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[5]      ; clock_divider:genclk|clkout ; 4.634 ; 4.634 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[6]      ; clock_divider:genclk|clkout ; 4.636 ; 4.636 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[7]      ; clock_divider:genclk|clkout ; 5.310 ; 5.310 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDG[8]      ; clock_divider:genclk|clkout ; 4.286 ; 4.286 ; Fall       ; clock_divider:genclk|clkout ;
; LEDR[*]       ; clock_divider:genclk|clkout ; 4.000 ; 4.000 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[0]      ; clock_divider:genclk|clkout ; 4.741 ; 4.741 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[1]      ; clock_divider:genclk|clkout ; 4.485 ; 4.485 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[2]      ; clock_divider:genclk|clkout ; 4.505 ; 4.505 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[3]      ; clock_divider:genclk|clkout ; 4.756 ; 4.756 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[4]      ; clock_divider:genclk|clkout ; 4.682 ; 4.682 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[5]      ; clock_divider:genclk|clkout ; 5.127 ; 5.127 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[6]      ; clock_divider:genclk|clkout ; 5.122 ; 5.122 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[7]      ; clock_divider:genclk|clkout ; 5.342 ; 5.342 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[8]      ; clock_divider:genclk|clkout ; 4.496 ; 4.496 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[9]      ; clock_divider:genclk|clkout ; 4.473 ; 4.473 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[10]     ; clock_divider:genclk|clkout ; 4.523 ; 4.523 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[11]     ; clock_divider:genclk|clkout ; 4.421 ; 4.421 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[12]     ; clock_divider:genclk|clkout ; 4.530 ; 4.530 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[13]     ; clock_divider:genclk|clkout ; 4.224 ; 4.224 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[14]     ; clock_divider:genclk|clkout ; 4.326 ; 4.326 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[15]     ; clock_divider:genclk|clkout ; 4.248 ; 4.248 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[16]     ; clock_divider:genclk|clkout ; 4.000 ; 4.000 ; Fall       ; clock_divider:genclk|clkout ;
;  LEDR[17]     ; clock_divider:genclk|clkout ; 4.235 ; 4.235 ; Fall       ; clock_divider:genclk|clkout ;
+---------------+-----------------------------+-------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+-----------------------------+-----------------------------+--------------+----------+--------------+----------+
; From Clock                  ; To Clock                    ; RR Paths     ; FR Paths ; RF Paths     ; FF Paths ;
+-----------------------------+-----------------------------+--------------+----------+--------------+----------+
; CLOCK_50                    ; CLOCK_50                    ; 11           ; 0        ; 0            ; 0        ;
; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; > 2147483647 ; 25920    ; > 2147483647 ; 98       ;
+-----------------------------+-----------------------------+--------------+----------+--------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+-----------------------------+-----------------------------+--------------+----------+--------------+----------+
; From Clock                  ; To Clock                    ; RR Paths     ; FR Paths ; RF Paths     ; FF Paths ;
+-----------------------------+-----------------------------+--------------+----------+--------------+----------+
; CLOCK_50                    ; CLOCK_50                    ; 11           ; 0        ; 0            ; 0        ;
; clock_divider:genclk|clkout ; clock_divider:genclk|clkout ; > 2147483647 ; 25920    ; > 2147483647 ; 98       ;
+-----------------------------+-----------------------------+--------------+----------+--------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 608   ; 608  ;
; Unconstrained Output Ports      ; 107   ; 107  ;
; Unconstrained Output Port Paths ; 107   ; 107  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 06 17:28:22 2023
Info: Command: quartus_sta singlecycle -c singlecycle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'singlecycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:genclk|clkout clock_divider:genclk|clkout
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -30.851
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -30.851    -19676.836 clock_divider:genclk|clkout 
    Info (332119):    -0.071        -0.083 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clock_divider:genclk|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1659.000 clock_divider:genclk|clkout 
    Info (332119):    -1.380        -5.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.366
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.366     -8550.779 clock_divider:genclk|clkout 
    Info (332119):     0.505         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
    Info (332119):     0.215         0.000 clock_divider:genclk|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1659.000 clock_divider:genclk|clkout 
    Info (332119):    -1.380        -5.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4575 megabytes
    Info: Processing ended: Mon Nov 06 17:28:31 2023
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:04


