+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                               ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; ad9866pll_inst|altpll_component|auto_generated                          ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ad9866pll_inst                                                          ; 1     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_inst|LPM_COUNTER_component|auto_generated|cmpr1                 ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_inst|LPM_COUNTER_component|auto_generated                       ; 1     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_inst                                                            ; 1     ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[0]|auto_generated             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[1]|auto_generated             ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[2]|auto_generated             ; 10    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[3]|auto_generated             ; 12    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[4]|auto_generated             ; 14    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[5]|auto_generated             ; 16    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[6]|auto_generated             ; 18    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[7]|auto_generated             ; 20    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[8]|auto_generated             ; 22    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[9]|auto_generated             ; 24    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[10]|auto_generated            ; 26    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[11]|auto_generated            ; 28    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[12]|auto_generated            ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[13]|auto_generated            ; 32    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[14]|auto_generated            ; 34    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst|ALTSQRT_component|subtractors[15]|auto_generated            ; 36    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sqroot_inst                                                             ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; square_Q|altsquare_component|auto_generated                             ; 17    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; square_Q                                                                ; 17    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; square_I|altsquare_component|auto_generated                             ; 17    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; square_I                                                                ; 17    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fiEER|ramEER|altsyncram_component|auto_generated                        ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fiEER|ramEER                                                            ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fiEER|rom|altsyncram_component|auto_generated                           ; 12    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fiEER|rom                                                               ; 12    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fiEER                                                                   ; 34    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb      ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb      ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|wrempty_eq_comp         ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|rdfull_eq_comp          ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb    ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe22       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|ws_dgrp                 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|ws_bwp                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|ws_brp                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe13       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|rs_dgwp                 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|rs_bwp                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|rs_brp                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|fifo_ram                ; 62    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|wrptr_g1p               ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|rdptr_g1p               ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst|dcfifo_component|auto_generated                         ; 37    ; 0              ; 0            ; 0              ; 60     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_EER_inst                                                         ; 37    ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst|cordic_inst                                            ; 65    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst|in2                                                    ; 42    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst|fi|ram|altsyncram_component|auto_generated             ; 52    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst|fi|ram                                                 ; 52    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst|fi|rom|altsyncram_component|auto_generated             ; 11    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst|fi|rom                                                 ; 11    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst|fi                                                     ; 34    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; transmitter_inst                                                        ; 85    ; 16             ; 1            ; 16             ; 13     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb          ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb          ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb         ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb         ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|wrempty_eq_comp             ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rdfull_eq_comp              ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb         ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb         ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb        ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb        ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe22           ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|ws_dgrp                     ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|ws_bwp                      ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|ws_brp                      ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe13           ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rs_dgwp                     ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rs_bwp                      ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rs_brp                      ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|fifo_ram                    ; 62    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|wrptr_g1p                   ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rdptr_g1p                   ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin            ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin            ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin            ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin            ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst|dcfifo_component|auto_generated                             ; 37    ; 0              ; 0            ; 0              ; 60     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; txFIFO_inst                                                             ; 37    ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_mux_inst2                                                           ; 50    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb        ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb        ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb       ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb       ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb      ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe20         ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|ws_dgrp                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|ws_bwp                    ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|ws_brp                    ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe10         ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rs_dgwp                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|fifo_ram                  ; 74    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrptr_g1p                 ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|rdptr_g1p                 ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin          ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin          ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst|dcfifo_component|auto_generated                           ; 53    ; 0              ; 0            ; 0              ; 59     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx2_FIFO_inst                                                           ; 53    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_mux_inst1                                                           ; 50    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb        ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb        ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb       ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb       ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb      ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe20         ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|ws_dgrp                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|ws_bwp                    ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|ws_brp                    ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe10         ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|rs_dgwp                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|fifo_ram                  ; 74    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|wrptr_g1p                 ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|rdptr_g1p                 ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin          ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin          ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst|dcfifo_component|auto_generated                           ; 53    ; 0              ; 0            ; 0              ; 59     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx1_FIFO_inst                                                           ; 53    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|DH|ram|altsyncram_component|auto_generated       ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|DH|ram                                           ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|DH|rom|altsyncram_component|auto_generated       ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|DH|rom                                           ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|DH                                               ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|CG|ram|altsyncram_component|auto_generated       ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|CG|ram                                           ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|CG|rom|altsyncram_component|auto_generated       ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|CG|rom                                           ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|CG                                               ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|BF|ram|altsyncram_component|auto_generated       ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|BF|ram                                           ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|BF|rom|altsyncram_component|auto_generated       ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|BF|rom                                           ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|BF                                               ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|AE|ram|altsyncram_component|auto_generated       ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|AE|ram                                           ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|AE|rom|altsyncram_component|auto_generated       ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|AE|rom                                           ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2|AE                                               ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|fir2                                                  ; 39    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[4].cic_comb_inst            ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[4].cic_integrator_inst      ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[3].cic_comb_inst            ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[3].cic_integrator_inst      ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[2].cic_comb_inst            ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[2].cic_integrator_inst      ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[1].cic_comb_inst            ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[1].cic_integrator_inst      ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[0].cic_comb_inst            ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1|cic_stages[0].cic_integrator_inst      ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_Q1                                        ; 24    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[4].cic_comb_inst            ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[4].cic_integrator_inst      ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[3].cic_comb_inst            ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[3].cic_integrator_inst      ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[2].cic_comb_inst            ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[2].cic_integrator_inst      ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[1].cic_comb_inst            ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[1].cic_integrator_inst      ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[0].cic_comb_inst            ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1|cic_stages[0].cic_integrator_inst      ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|varcic_inst_I1                                        ; 24    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_Q2|cic_stages[2].cic_comb_inst               ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_Q2|cic_stages[2].cic_integrator_inst         ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_Q2|cic_stages[1].cic_comb_inst               ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_Q2|cic_stages[1].cic_integrator_inst         ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_Q2|cic_stages[0].cic_comb_inst               ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_Q2|cic_stages[0].cic_integrator_inst         ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_Q2                                           ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_I2|cic_stages[2].cic_comb_inst               ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_I2|cic_stages[2].cic_integrator_inst         ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_I2|cic_stages[1].cic_comb_inst               ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_I2|cic_stages[1].cic_integrator_inst         ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_I2|cic_stages[0].cic_comb_inst               ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_I2|cic_stages[0].cic_integrator_inst         ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cic_inst_I2                                           ; 20    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst|cordic_inst                                           ; 45    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx2_inst                                                       ; 52    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|DH|ram|altsyncram_component|auto_generated        ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|DH|ram                                            ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|DH|rom|altsyncram_component|auto_generated        ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|DH|rom                                            ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|DH                                                ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|CG|ram|altsyncram_component|auto_generated        ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|CG|ram                                            ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|CG|rom|altsyncram_component|auto_generated        ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|CG|rom                                            ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|CG                                                ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|BF|ram|altsyncram_component|auto_generated        ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|BF|ram                                            ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|BF|rom|altsyncram_component|auto_generated        ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|BF|rom                                            ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|BF                                                ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|AE|ram|altsyncram_component|auto_generated        ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|AE|ram                                            ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|AE|rom|altsyncram_component|auto_generated        ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|AE|rom                                            ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2|AE                                                ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|fir2                                                   ; 39    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_Q1|cic_stages[4].cic_comb_inst             ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_Q1|cic_stages[4].cic_integrator_inst       ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_Q1|cic_stages[3].cic_comb_inst             ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_Q1|cic_stages[3].cic_integrator_inst       ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_Q1|cic_stages[2].cic_comb_inst             ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_Q1|cic_stages[2].cic_integrator_inst       ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_Q1|cic_stages[1].cic_comb_inst             ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_Q1|cic_stages[1].cic_integrator_inst       ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_Q1|cic_stages[0].cic_comb_inst             ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_Q1|cic_stages[0].cic_integrator_inst       ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_Q1                                         ; 24    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_I1|cic_stages[4].cic_comb_inst             ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_I1|cic_stages[4].cic_integrator_inst       ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_I1|cic_stages[3].cic_comb_inst             ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_I1|cic_stages[3].cic_integrator_inst       ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_I1|cic_stages[2].cic_comb_inst             ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_I1|cic_stages[2].cic_integrator_inst       ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_I1|cic_stages[1].cic_comb_inst             ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_I1|cic_stages[1].cic_integrator_inst       ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_I1|cic_stages[0].cic_comb_inst             ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_I1|cic_stages[0].cic_integrator_inst       ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|varcic_inst_I1                                         ; 24    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cic_inst_Q2|cic_stages[2].cic_comb_inst                ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cic_inst_Q2|cic_stages[2].cic_integrator_inst          ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cic_inst_Q2|cic_stages[1].cic_comb_inst                ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cic_inst_Q2|cic_stages[1].cic_integrator_inst          ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cic_inst_Q2|cic_stages[0].cic_comb_inst                ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cic_inst_Q2|cic_stages[0].cic_integrator_inst          ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cic_inst_Q2                                            ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cic_inst_I2|cic_stages[2].cic_comb_inst                ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cic_inst_I2|cic_stages[2].cic_integrator_inst          ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cic_inst_I2|cic_stages[1].cic_comb_inst                ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cic_inst_I2|cic_stages[1].cic_integrator_inst          ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cic_inst_I2|cic_stages[0].cic_comb_inst                ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cic_inst_I2|cic_stages[0].cic_integrator_inst          ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cic_inst_I2                                            ; 20    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst|cordic_inst                                            ; 45    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_rx_inst                                                        ; 52    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset_handler_inst                                                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_slave_rx2_inst                                                      ; 70    ; 44             ; 0            ; 44             ; 66     ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi_slave_rx_inst                                                       ; 54    ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe8       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|ws_dgrp                ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe8       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|rs_dgwp                ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|fifo_ram               ; 58    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|wrptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated|rdptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst|dcfifo_component|auto_generated                        ; 53    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; commandFIFO_inst                                                        ; 53    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ad9866_inst                                                             ; 17    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
