use crate::GB::APU;
use crate::GB::PPU;
use crate::GB::joypad::Joypad;
use crate::GB::mbc::MBC;
use crate::GB::timer::Timer;
use rand::Rng;

pub struct MemoryBus {
    mbc: Box<dyn MBC + Send>,
    wram: [u8; 0x2000], // Work RAM (8KB)
    hram: [u8; 0x7F],   // High RAM (127 bytes)
    timer: Timer,
    pub joypad: Joypad,
    pub ppu: PPU::PPU,
    pub apu: APU::APU,
    tima: u8,                  // FF05
    tma: u8,                   // FF06
    tac: u8,                   // FF07
    ie: u8,                    // 0xFFFF
    if_: u8,                   // 0xFF0F
    boot_rom: Option<Vec<u8>>, // Boot ROM (0x100 bytes)
    boot_rom_enabled: bool,    // FF50 controle

    // ===== OAM DMA =====
    oam_dma_active: bool,
    oam_dma_src: u16,
    oam_dma_index: u8,
    oam_dma_cycles: u32,
    oam_dma_value: u8, // Último valor escrito em FF46

    // ===== Serial =====
    serial_sb: u8,                // FF01 - Serial Transfer Data
    serial_sc: u8,                // FF02 - Serial Transfer Control
    serial_transfer_active: bool, // Transferência em andamento
    serial_transfer_cycles: u32,  // Ciclos acumulados da transferência
    serial_clock_source: bool,    // true = internal clock (master), false = external clock (slave)
    serial_last_transmitted: u8,  // Último byte transmitido (para debug/testes)
    pub serial_output_buffer: Vec<u8>, // Bytes capturados ao completar transferências seriais

    // Contagem de ciclos consumidos pela CPU nesta instrução
    cpu_cycle_log: u32,

    // ===== CGB =====
    pub cgb_mode: bool,    // true se ROM é CGB
    pub cgb_speed: bool,   // false = velocidade normal, true = velocidade dupla
    pub key1: u8,          // 0xFF4D: bit 0 = solicitação de troca de velocidade
}

impl MemoryBus {
    /// Retorna true se Joypad deve acordar do STOP (detecta novo botão pressionado)
    pub fn joypad_should_wake_from_stop(&mut self) -> bool {
        self.joypad.has_new_press()
    }
    /// Durante DMA de OAM, a CPU só pode acessar HRAM (FF80–FFFE) e IE (FFFF)
    #[inline]
    fn dma_cpu_can_access(&self, addr: u16) -> bool {
        (0xFF80..=0xFFFE).contains(&addr) || addr == 0xFFFF
    }
    #[inline]
    fn lcd_on(&self) -> bool {
        (self.ppu.lcdc & 0x80) != 0
    }
    /// Carrega a boot ROM (256 bytes) e ativa mapeamento.
    pub fn load_boot_rom(&mut self, data: Vec<u8>) {
        if data.len() == 0x100 {
            self.boot_rom = Some(data);
            self.boot_rom_enabled = true;
        } else {
            eprintln!("Boot ROM inválida: esperado 256 bytes");
        }
    }

    #[inline]
    pub fn get_ie(&self) -> u8 {
        self.ie
    }

    /// Inicializa o DIV para um valor específico (estado pós-boot)
    pub fn set_div(&mut self, value: u8) {
        self.timer.set_div(value);
    }

    /// Inicializa o div_counter completo (16-bit) para o estado pós-boot exato
    pub fn set_div_counter(&mut self, value: u16) {
        self.timer.set_div_counter(value);
    }

    #[inline]
    pub fn get_if(&self) -> u8 {
        self.if_
    }

    /// Limpa bits específicos de IF e reflete no registrador mapeado em 0xFF0F
    #[inline]
    pub fn clear_if_bits(&mut self, mask: u8) {
        self.if_ &= !mask;
    }

    /// Seta o bit de interrupção do Joypad (IF bit 4)
    pub fn request_joypad_interrupt(&mut self) {
        self.if_ |= 0x10;
    }

    pub fn load_cart_ram(&mut self, path: &str) -> Result<(), String> {
        let data = std::fs::read(path).map_err(|e| e.to_string())?;
        self.mbc.load_ram(&data);
        Ok(())
    }

    pub fn save_cart_ram(&self, path: &str) -> Result<(), String> {
        if let Some(data) = self.mbc.save_ram() {
            std::fs::write(path, &data).map_err(|e| e.to_string())?;
            Ok(())
        } else {
            Err("No RAM to save".to_string())
        }
    }

    pub fn new(mbc: Box<dyn MBC + Send>) -> Self {
        let mut rng = rand::thread_rng();
        let mut wram = [0u8; 0x2000];
        let mut hram = [0u8; 0x7F];
        rng.fill(&mut wram[..]);
        rng.fill(&mut hram[..]);
        Self {
            mbc,
            wram,
            hram,
            timer: Timer::new(),
            joypad: Joypad::new(),
            ppu: PPU::PPU::new(),
            apu: APU::APU::new(),
            tima: 0,
            tma: 0,
            tac: 0,
            ie: 0,
            if_: 0,
            boot_rom: None, // Boot ROM (0x100 bytes)
            boot_rom_enabled: false,
            oam_dma_active: false,
            oam_dma_src: 0,
            oam_dma_index: 0,
            oam_dma_cycles: 0,
            oam_dma_value: 0,
            serial_sb: 0x00,
            serial_sc: 0x7E, // bits não usados em 1
            serial_transfer_active: false,
            serial_transfer_cycles: 0,
            serial_clock_source: false,
            serial_last_transmitted: 0x00,
            serial_output_buffer: Vec::new(),
            cpu_cycle_log: 0,
            cgb_mode: false,
            cgb_speed: false,
            key1: 0,
        }
    }

    /// Configura o modelo do Game Boy baseado na ROM
    pub fn set_cgb_mode(&mut self, is_cgb: bool) {
        self.apu.set_cgb_mode(is_cgb);
        self.cgb_mode = is_cgb;
    }

    pub fn read(&self, address: u16) -> u8 {
        // 🔒 Durante DMA de OAM, a CPU só pode acessar HRAM/IE
        if self.oam_dma_active && !self.dma_cpu_can_access(address) {
            return 0xFF;
        }
        // Boot ROM mapeada em 0x0000–0x00FF enquanto boot_rom_enabled
        if address <= 0x00FF && self.boot_rom_enabled {
            if let Some(ref rom) = self.boot_rom {
                return rom[address as usize];
            }
        }

        match address {
            0x0000..=0x7FFF => self.mbc.read_rom(address),
            // VRAM: bloqueada em mode 3 se LCD on
            0x8000..=0x9FFF => {
                if self.lcd_on() && self.ppu.mode == 3 {
                    0xFF
                } else {
                    self.ppu.read_vram(address)
                }
            }
            0xA000..=0xBFFF => self.mbc.read_ram(address),
            0xC000..=0xDFFF => self.wram[(address - 0xC000) as usize],
            0xE000..=0xFDFF => self.wram[(address - 0xE000) as usize],
            // OAM: bloqueada em mode 2/3 e durante DMA
            0xFE00..=0xFE9F => {
                if (self.lcd_on() && (self.ppu.mode == 2 || self.ppu.mode == 3))
                    || self.oam_dma_active
                {
                    0xFF
                } else {
                    self.ppu.read_oam(address)
                }
            }
            0xFF00 => self.joypad.read(),
            0xFF01 => self.serial_sb,
            0xFF02 => {
                // Bit 7: Transfer Start Flag (read-only durante transferência)
                // Bits 1-6: Não usados, sempre leem como 1
                // Bit 0: Clock Source (readable)
                let transfer_flag = if self.serial_transfer_active {
                    0x80
                } else {
                    0x00
                };
                transfer_flag | 0x7E | (if self.serial_clock_source { 0x01 } else { 0x00 })
            }
            0xFF04 => self.timer.read_div(),
            0xFF05 => self.tima,
            0xFF06 => self.tma,
            0xFF07 => (self.tac & 0x07) | 0xF8, // bits 0-2 são TAC real, bits 3-7 leem como 1
            0xFF0F => self.if_ | 0xE0, // bits 5-7 sempre leem como 1 no DMG
            0xFF10..=0xFF3F => self.apu.read_register(address),
            0xFF40..=0xFF45 => self.ppu.read_register(address),
            0xFF46 => self.oam_dma_value,
            0xFF47..=0xFF4B => self.ppu.read_register(address),
            0xFF4D => {
                // KEY1: registrador de troca de velocidade (apenas CGB)
                // Bit 7 = velocidade atual (0=normal, 1=dupla), Bit 0 = solicitação pendente
                // Bits 1-6 sempre leem como 1
                if self.cgb_mode {
                    (self.cgb_speed as u8) << 7 | 0x7E | (self.key1 & 0x01)
                } else {
                    0xFF
                }
            }
            0xFF80..=0xFFFE => self.hram[(address - 0xFF80) as usize],
            0xFFFF => self.ie,
            _ => 0xFF,
        }
    }

    pub fn write(&mut self, address: u16, value: u8) {
        // 🔒 Durante DMA de OAM, a CPU só pode escrever em HRAM/IE
        if self.oam_dma_active && !self.dma_cpu_can_access(address) {
            // Escrita ignorada
            return;
        }
        if address == 0xFF50 {
            if self.boot_rom_enabled && (value & 0x01) != 0 {
                self.boot_rom_enabled = false;
            }
            return;
        }

        // OAM DMA: escrever em FF46 inicia transferência
        if address == 0xFF46 {
            self.oam_dma_value = value;
            self.start_oam_dma(value);
            return;
        }

        match address {
            0x0000..=0x7FFF => self.mbc.write_register(address, value),
            // VRAM: bloqueada em mode 3 se LCD on
            0x8000..=0x9FFF => {
                if self.lcd_on() && self.ppu.mode == 3 {
                    // escrita ignorada
                } else {
                    self.ppu.write_vram(address, value);
                }
            }
            0xA000..=0xBFFF => self.mbc.write_ram(address, value),
            0xC000..=0xDFFF => {
                let idx = (address - 0xC000) as usize;
                self.wram[idx] = value;
                // Espelha na echo RAM
                let echo_addr = address + 0x2000;
                if echo_addr <= 0xFDFF {
                    self.wram[(echo_addr - 0xE000) as usize] = value;
                }
            }
            0xE000..=0xFDFF => {
                let idx = (address - 0xE000) as usize;
                self.wram[idx] = value;
                // Espelha na WRAM principal
                let main_addr = address - 0x2000;
                if main_addr >= 0xC000 && main_addr <= 0xDFFF {
                    self.wram[(main_addr - 0xC000) as usize] = value;
                }
            }
            // OAM: bloqueada em mode 2/3 e durante DMA
            0xFE00..=0xFE9F => {
                if (self.lcd_on() && (self.ppu.mode == 2 || self.ppu.mode == 3))
                    || self.oam_dma_active
                {
                    // escrita ignorada
                } else {
                    self.ppu.write_oam(address, value);
                }
            }
            0xFF00 => self.joypad.write(value),
            0xFF01 => {
                // SB pode ser escrito mesmo durante transferência (mas não é recomendado)
                self.serial_sb = value;
                // Guarda o último byte escrito para uso em testes/debug
                if !self.serial_transfer_active {
                    self.serial_last_transmitted = value;
                }
            }
            0xFF02 => {
                // SC: bits 1-6 são write-only (não usados)
                // Bit 0: Clock Source (0=external/slave, 1=internal/master)
                // Bit 7: Transfer Start Flag
                let old_transfer_start = (self.serial_sc & 0x80) != 0;
                let new_transfer_start = (value & 0x80) != 0;
                let clock_source = (value & 0x01) != 0;

                self.serial_clock_source = clock_source;
                self.serial_sc = value & 0b1000_0001;

                // Inicia transferência se bit 7 mudou de 0 para 1
                if !old_transfer_start && new_transfer_start {
                    self.start_serial_transfer();
                }
            }
            0xFF04 => {
                let (new_tima, new_if, events) = self
                    .timer
                    .reset_div(self.tima, self.tac, self.if_, self.cgb_speed);
                self.tima = new_tima;
                self.if_ = new_if;
                // Processa eventos do APU
                if events.apu_div_event {
                    self.apu.div_event();
                }
                if events.apu_div_secondary {
                    self.apu.div_secondary_event();
                }
            }
            0xFF05 => {
                // IMPORTANTE: Segundo Pan Docs:
                // - Escrever em TIMA durante ciclo A (Reloading) cancela o overflow
                // - Escrever em TIMA durante ciclo B (Reloaded): "TIMA constantly copies its input,
                //   so it updates together with TMA". Isso significa que a escrita vai através,
                //   mas será sobrescrita no final do ciclo se TMA mudar.
                //   Para o teste funcionar, precisamos atualizar TIMA imediatamente.
                self.timer.notify_tima_write(self.tac);
                self.tima = value;
            }
            0xFF06 => {
                // IMPORTANTE: Segundo Pan Docs, escrever em TMA durante o ciclo B
                // terá o mesmo valor copiado para TIMA também, no mesmo ciclo
                self.tma = value;
                // Notifica o Timer sobre a escrita em TMA para que ele use o valor atualizado no reload
                self.timer.notify_tma_write(value);
                // Se estamos no ciclo B (Reloaded), atualiza TIMA também
                if self.timer.is_reloading_tima() {
                    self.tima = value;
                }
            }
            0xFF07 => {
                let (new_tima, new_if) = self
                    .timer
                    .write_tac(self.tima, self.tac, value, self.if_);
                self.tima = new_tima;
                self.if_ = new_if;
                self.tac = value;
            }
            0xFF0F => {
                // Escrever em IF substitui o valor (permite forçar interrupções para testes)
                self.if_ = value;
            }
            0xFF10..=0xFF3F => self.apu.write_register(address, value),
            0xFF40..=0xFF4B => self.ppu.write_register(address, value, &mut self.if_),
            0xFF4D => {
                // KEY1: apenas bit 0 é gravável (solicitação de troca de velocidade)
                if self.cgb_mode {
                    self.key1 = value & 0x01;
                }
            }
            0xFF80..=0xFFFE => self.hram[(address - 0xFF80) as usize] = value,
            0xFFFF => {
                self.ie = value;
            }
            _ => {}
        }
    }

    /// Inicia uma transferência OAM DMA a partir de `value << 8`
    pub fn start_oam_dma(&mut self, value: u8) {
        let src = (value as u16) << 8;
        self.oam_dma_src = src;
        self.oam_dma_index = 0;
        self.oam_dma_cycles = 0;
        self.oam_dma_active = true;
    }

    /// Lê um byte da fonte do DMA sem causar efeitos colaterais extras.
    fn oam_dma_read_source(&self, addr: u16) -> u8 {
        match addr {
            0x0000..=0x7FFF => self.mbc.read_rom(addr),
            0x8000..=0x9FFF => self.ppu.read_vram(addr),
            0xA000..=0xBFFF => self.mbc.read_ram(addr),
            0xC000..=0xDFFF => self.wram[(addr - 0xC000) as usize],
            0xE000..=0xFDFF => {
                let base = addr - 0x2000;
                if (0xC000..=0xDDFF).contains(&base) {
                    self.wram[(base - 0xC000) as usize]
                } else {
                    0xFF
                }
            }
            _ => 0xFF,
        }
    }

    /// Avança OAM DMA consumindo `cycles` da CPU.
    fn step_oam_dma(&mut self, cycles: u32) {
        if !self.oam_dma_active {
            return;
        }
        self.oam_dma_cycles = self.oam_dma_cycles.saturating_add(cycles);
        while self.oam_dma_cycles >= 4 && self.oam_dma_index < 160 {
            self.oam_dma_cycles -= 4;
            let src_addr = self.oam_dma_src.wrapping_add(self.oam_dma_index as u16);
            let val = self.oam_dma_read_source(src_addr);
            let dst_addr = 0xFE00u16 + self.oam_dma_index as u16;
            self.ppu.write_oam(dst_addr, val);
            self.oam_dma_index = self.oam_dma_index.wrapping_add(1);
        }
        if self.oam_dma_index >= 160 {
            self.oam_dma_active = false;
        }
    }

    pub fn tick(&mut self, cycles: u32) {
        self.step_oam_dma(cycles);
        self.step_serial_transfer(cycles);

        // Timer otimizado - processa cycles em bulk
        let (new_tima, new_if, events) = self
            .timer
            .tick(cycles, self.tima, self.tac, self.if_, self.cgb_speed);
        self.tima = new_tima;
        self.if_ = new_if;

        // Processa eventos do DIV para o APU (frame sequencer 512Hz)
        if events.apu_div_event {
            self.apu.div_event();
        }
        if events.apu_div_secondary {
            self.apu.div_secondary_event();
        }

        // APU channel timers - otimizado para processar múltiplos M-cycles de uma vez
        let m_cycles = cycles / 4;
        if m_cycles > 0 {
            // Chama tick_m_cycle apenas uma vez com o número de M-cycles
            // Se tick_m_cycle não suporta múltiplos cycles, mantém o loop mas otimizado
            for _ in 0..m_cycles {
                self.apu.tick_m_cycle();
            }
        }

        self.ppu.step(cycles, &mut self.if_);
    }

    #[inline]
    fn consume_cpu_cycles(&mut self, cycles: u32) {
        if cycles == 0 {
            return;
        }
        self.tick(cycles);
        self.cpu_cycle_log = self.cpu_cycle_log.saturating_add(cycles);
    }

    #[inline]
    pub fn cpu_read(&mut self, address: u16) -> u8 {
        // Sincronizar PPU antes de aplicar OAM bug (hardware behavior)
        // OAM bug é aplicado automaticamente dentro de trigger_oam_bug_read
        if (0xFE00..=0xFEFF).contains(&address) {
            if self.lcd_on() && (self.ppu.mode == 2 || self.ppu.mode == 3) {
                // Sincronizar PPU para garantir que mode_clock está atualizado
                // (isso é feito implicitamente pelo tick, mas garantimos aqui)
                self.ppu.trigger_oam_bug_read();
            }
        }
        let value = self.read(address);
        self.consume_cpu_cycles(4);
        value
    }

    #[inline]
    pub fn cpu_write(&mut self, address: u16, value: u8) {
        // Sincronizar PPU antes de aplicar OAM bug (hardware behavior)
        // OAM bug é aplicado automaticamente dentro de trigger_oam_bug_write
        if (0xFE00..=0xFEFF).contains(&address) {
            if self.lcd_on() && (self.ppu.mode == 2 || self.ppu.mode == 3) {
                // Sincronizar PPU para garantir que mode_clock está atualizado
                // (isso é feito implicitamente pelo tick, mas garantimos aqui)
                self.ppu.trigger_oam_bug_write();
            }
        }
        self.write(address, value);
        self.consume_cpu_cycles(4);
    }

    #[inline]
    pub fn cpu_idle(&mut self, cycles: u32) {
        self.consume_cpu_cycles(cycles);
    }

    #[inline]
    pub fn reset_cpu_cycle_log(&mut self) {
        self.cpu_cycle_log = 0;
    }

    #[inline]
    pub fn take_cpu_cycle_log(&mut self) -> u32 {
        let taken = self.cpu_cycle_log;
        self.cpu_cycle_log = 0;
        taken
    }

    // ========== OAM CORRUPTION BUG ==========

    /// Verifica se um endereço está no range OAM ($FE00-$FEFF)
    #[inline]
    fn is_oam_range(addr: u16) -> bool {
        (0xFE00..=0xFEFF).contains(&addr)
    }

    /// Chamado quando INC rr ou DEC rr é executado com rr no range OAM
    pub fn oam_bug_inc_dec(&mut self, reg_value: u16) {
        if Self::is_oam_range(reg_value) {
            self.ppu.trigger_oam_bug_write();
        }
    }

    /// Chamado quando LD A,[HLI] ou LD A,[HLD] é executado com HL no range OAM
    pub fn oam_bug_read_inc_dec(&mut self, hl_value: u16) {
        if Self::is_oam_range(hl_value) {
            self.ppu.trigger_oam_bug_read_inc_dec();
        }
    }

    /// Chamado quando LD [HLI],A ou LD [HLD],A é executado com HL no range OAM
    pub fn oam_bug_write_inc_dec(&mut self, hl_value: u16) {
        if Self::is_oam_range(hl_value) {
            self.ppu.trigger_oam_bug_write();
        }
    }

    // ========== SERIAL PORT ==========

    /// Inicia uma transferência serial
    /// Chamado quando bit 7 de SC (FF02) é setado para 1
    fn start_serial_transfer(&mut self) {
        // Só inicia se estiver em modo internal clock (master)
        // Em modo external clock (slave), a transferência é controlada externamente
        if self.serial_clock_source {
            self.serial_transfer_active = true;
            self.serial_transfer_cycles = 0;
            // Guarda o byte que será transmitido
            self.serial_last_transmitted = self.serial_sb;
        }
    }

    /// Avança a transferência serial
    /// Internal clock: 8192 Hz = 512 ciclos de CPU por bit = 4096 ciclos por byte
    /// External clock: aguarda sinal externo (não implementado ainda)
    fn step_serial_transfer(&mut self, cycles: u32) {
        if !self.serial_transfer_active {
            return;
        }

        // Só processa se estiver em modo internal clock (master)
        if !self.serial_clock_source {
            // Em modo external clock (slave), a transferência é controlada externamente
            // Por enquanto, não implementamos comunicação real entre consoles
            return;
        }

        // Internal clock: 8192 Hz = 512 ciclos por bit = 4096 ciclos por byte completo
        const SERIAL_CYCLES_PER_BYTE: u32 = 4096; // 8 bits * 512 ciclos por bit

        self.serial_transfer_cycles = self.serial_transfer_cycles.saturating_add(cycles);

        if self.serial_transfer_cycles >= SERIAL_CYCLES_PER_BYTE {
            // Transferência completa
            self.complete_serial_transfer();
        }
    }

    /// Completa a transferência serial e dispara interrupção
    fn complete_serial_transfer(&mut self) {
        // Reset do bit 7 (Transfer Start Flag)
        self.serial_sc &= !0x80;
        self.serial_transfer_active = false;
        self.serial_transfer_cycles = 0;

        // Captura o byte transmitido no buffer antes que o ROM possa limpar IF
        self.serial_output_buffer.push(self.serial_last_transmitted);

        // SB recebe 0xFF (nenhum byte recebido, sem cabo serial)
        self.serial_sb = 0xFF;

        // Dispara interrupção serial (bit 3 do IF)
        self.if_ |= 0x08;
    }
}
