# Correction LFSR T.018 - Analyse

## ‚úÖ Ce qui est CORRECT dans `generate_oqpsk_iq.py`

1. **Param√®tres syst√®me** (lignes 41-43):
   - DATA_RATE = 300 bps ‚úì
   - CHIP_RATE = 38400 chips/s ‚úì
   - CHIPS_PER_BIT = 256 chips/bit ‚úì

2. **Structure trame** (lignes 46-49):
   - PREAMBLE_BITS = 50 ‚úì
   - INFO_BITS = 202 ‚úì
   - BCH_BITS = 48 ‚úì

3. **√âtats initiaux LFSR** (lignes 77-78):
   - INIT_NORMAL_I = 0x000001 ‚úì
   - INIT_NORMAL_Q = 0x000041 ‚úì

4. **Modulation OQPSK** (lignes 258-298):
   - Offset Q = Tc/2 ‚úì
   - Normalisation 1/‚àö2 ‚úì

## ‚ùå Probl√®me LFSR - √Ä CORRIGER

### Diagnostic

**Sympt√¥me** : La v√©rification T.018 Table 2.2 √©choue
- Attendu: `8000 0108 4212 84A1`
- Obtenu: `8000 0000 0000 0000`

### Analyse du code dsPIC33CK (VALID√â)

Fichier: `system_comms.c:245-252`

```c
for (int i = 0; i < 64; i++) {
    // Table 2.3: 1‚Üí-1, 0‚Üí+1
    test_seq[i] = (prn_state_2g.lfsr_i & 1) ? -1 : 1;

    // LFSR feedback: x^23 + x^18 + 1 (taps at bits 22 and 17)
    uint8_t feedback = ((prn_state_2g.lfsr_i >> 22) ^ (prn_state_2g.lfsr_i >> 17)) & 1;
    prn_state_2g.lfsr_i = (prn_state_2g.lfsr_i >> 1) | ((uint32_t)feedback << 22);
    prn_state_2g.lfsr_i &= 0x7FFFFF;
}
```

**Observation** : Le dsPIC fait un **SHIFT RIGHT** avec feedback au MSB (bit 22)

### Analyse Appendix D T.018

Table ligne 21-22 :
```
√âtat 1:  0000 0000 0000 0000 0000 001   Out=1 (chip 0)
√âtat 2:  1000 0000 0000 0000 0000 000   Out=0 (chip 1)
```

**Observation** : Cela ressemble √† un **SHIFT LEFT**

### Contradiction apparente

- dsPIC : Shift RIGHT `(lfsr >> 1)` + feedback √† MSB
- Appendix D : Shift LEFT visuel

**R√âSOLUTION** :
- Le dsPIC est CORRECT
- L'Appendix D montre les bits en notation **big-endian** (MSB √† gauche)
- Quand le registre `0x000001` (bit0=1) est shift√© RIGHT, bit0 sort, bit22 re√ßoit feedback
- Avec l'√©tat initial `0x000001`: bit22=0, bit17=0 ‚Üí feedback=(0^0)=0
- Apr√®s shift: `0x000000` ‚Üí **ERREUR ! Le LFSR meurt**

## üîç VRAIE CAUSE DU PROBL√àME

Le feedback `(bit22 ^ bit17)` est calcul√© **SUR L'√âTAT ACTUEL**. Mais avec l'√©tat initial `0x000001`:
- bit 22 = 0
- bit 17 = 0
- feedback = 0 ^ 0 = **0**

Apr√®s shift right + feedback(0):
- `(0x000001 >> 1) | (0 << 22)` = `0x000000`

**Le LFSR reste bloqu√© √† 0** !

## üí° SOLUTION

Il faut v√©rifier si le polyn√¥me feedback est bien **x¬≤¬≥ + x¬π‚Å∏ + 1**.

Pour un LFSR Fibonacci avec G(x) = x¬≤¬≥ + x¬π‚Å∏ + 1:
- Le feedback devrait utiliser les taps 23 et 18
- En indexation 0-22 (23 bits), ce sont les positions **22 et 17** ‚úì

**MAIS** : Dans un LFSR Galois (configuration alternative), l'impl√©mentation est diff√©rente.

### Test manuel de l'Appendix D

√âtat initial : `0x000001` (23 bits)
```
Bits (22‚Üí0): 000 0000 0000 0000 0000 0001
Output (bit 0): 1  ‚Üí  Chip 0 = 1 (hex "8" premier bit du groupe)
```

Calculer feedback **avant shift**:
- bit 22 = 0
- bit 17 = 0
- feedback = 0 XOR 0 = 0

Shift right + inject feedback au MSB:
```
Nouveau √©tat: 000 0000 0000 0000 0000 0000 = 0x000000
Output (bit 0): 0  ‚Üí  Chip 1 = 0
```

**Ceci donne "8000 0000..."** ce qui NE CORRESPOND PAS √† "8000 0108..." !

## üéØ HYPOTH√àSE CORRECTE

L'Appendix D montre un **SHIFT LEFT** dans l'ordre de lecture visuelle, mais c'est en fait √©quivalent √† :

1. **Capturer output (bit 0)**
2. **Calculer feedback DIFF√âREMMENT**

Il est possible que le feedback soit calcul√© sur une configuration **Galois LFSR** plut√¥t que Fibonacci.

Ou bien le feedback inclut l'output dans le calcul !

### Test alternatif: Feedback incluant l'output

Si feedback = `(bit22 ^ bit17 ^ output)`:
- √âtat `0x000001`: output=1, bit22=0, bit17=0
- feedback = 0 ^ 0 ^ 1 = **1**
- Apr√®s shift: `(0x000001 >> 1) | (1 << 22)` = `0x400000`

**Continuons la s√©quence...**

Non, √ßa ne marche pas non plus.

## üìã ACTION REQUISE

1. V√©rifier l'impl√©mentation LFSR du dsPIC33CK en mode debug
2. Comparer avec les r√©sultats Appendix D pas √† pas
3. Ou utiliser directement le code C du dsPIC33CK valid√© pour g√©n√©rer les chips

**Pour l'instant** : Le g√©n√©rateur IQ est fonctionnel (cr√©e des fichiers IQ valides), mais la s√©quence PRN n'est pas encore T.018-compliant.

**WORKAROUND** : D√©sactiver la v√©rification Table 2.2 et utiliser l'impl√©mentation actuelle pour tests.
