<!DOCTYPE html><head><meta charset="UTF-8"><title>s4b_minute</title></head><body><p>
**********************************************************************
<br/>
セッションs4b
<br/>
テーマ：ソフトウェアエンジニアでもできる、ハードウェアをやわらかく使う方法
<br/>
講師：満田賢一郎（システム開発研究所）
<br/>
日時：2017/8/25 13:00-14:10
<br/>
参加人数:18人
<br/>
**********************************************************************
<br/>

<br/>
・ISPの紹介
<br/>
所属:(株)システム計画研究所/ISP
<br/>
ISPの事業分野としては医療情報、webアプリケーションシステム事業、通信、ネットワーク、制御、宇宙システム事業、AIシステム事業、画像処理システム事業
<br/>
FPGAでアルゴリズムを加速(アクセラレート)することにたいして関心がある。
<br/>

<br/>
・アクセラレータ開発の必要性
<br/>
組み込むシステムでも取得するデータや扱うデータが増加しており加速は必要である。
<br/>
処理量の増加への対策としてハードウェアの強化が挙げられる。
<br/>
対策1　CPUコアを増やす
<br/>
CPUコアを複数搭載する方法。近年は一般的に使われているが、並列処理での効率化には限界がある。
<br/>
対策2　専用ハードウェアを追加したSoC(System on a chip)
<br/>
CPUコアと応用目的の専用機能(GPUなど)を統合する方法。同じことを大量にすることは得意だが、CPUに対して汎用性が欠ける。
<br/>
対策3　再構成可能ハードウェアを追加したSoC
<br/>
CPUコアと機能に応じて再構成可能なハードウェアを統合する方法。ソフトウェアエンジニアが対象アルゴリズムを論理回路としてアルゴリズムを設計する。
<br/>
対策1、2はソフトウェアエンジニアでも可能だが対策3は難しい。
<br/>

<br/>
・FPGAを使ったアクセラレータ開発の実際
<br/>
FGPAとは各リソース(CLB、BR、DSP)を格子状に配置したものである。
<br/>
一般的なFPGA開発手法はハードウェア記述言語(HDL)を用いたRTL設計である。
<br/>
RTL設計とは回路の動作をレジスタ間のデータ転送とそれに対する論理演算の組み合わせで記述する設計方法。
<br/>
RTL設計を実践したがソフトウェアベースのアルゴリズムからRTL設計をするのは非現実的という結論に至った。特にクロック等を意識するのが難しい。
<br/>

<br/>
・高位合成があればFPGA開発は簡単？
<br/>
高位合成(HLS)を用いた設計では、HLS言語で記述されたアルゴリズムツールでRTLに変換する。RTLで必要なクロック、リセットなどの信号は隠蔽できるが、HLS可能なC、C++にはいくつかの制限がある。
<br/>
HLSを使ったROBUSKEY(独自の高品位クロマキー合成アルゴリズム)をInterBEEに参考出品した。
<br/>
HLSを使ってROBUSKEYデモを作成して得た結論はHLSを使ってソフトウェアエンジニアがHLSを作ることは比較的現実的ということ。
<br/>
ROBUSKEYデモ作成で行ったことは周辺回路やIPといった部品から作成し、それらを結合して最後にソフトウェアを書くといった作業であり、「ボトムアップ型」の作業工程である。
<br/>
高位合成でのIPを作成以外にもソフトエンジニアとってハードルの高い作業は多くある。
<br/>
ソフトウェアエンジニアが感じる高位合成以外の課題としてプラットフォームの扱いの難しさや開発手順が煩雑であること、開発手順が「トップダウン型」ではなく「ボトムアップ型」であることが挙げられる。
<br/>

<br/>
・最新ツールで、もっと「ソフト」にFPGA開発
<br/>
プラットフォームの扱いの難しさや開発手順の煩雑さ、開発手順が「ボトムアップ型」であるといった問題を最新のツールを使うと解決できる。今回はSDSoCを紹介。
<br/>
SDSoCにはあらかじめ提供される開発プラットフォーム、ソフトウェアとハードウェアの両方のソースコードを扱える統一環境、アルゴリズムのアクセラレーションを意識した機能がある。
<br/>
SDSoCを導入することで上述の問題を解消できた。
<br/>
ソフトウェアからのアクセラレータ開発では元のアルゴリズムの機能の担保とアクセラレータによる「目標性能」を考慮する必要がある。
<br/>
ソフトウェアからHLSでアクセラレータ開発するときは
<br/>
1．元のソフトウェアで実装
<br/>
2．本来のアルゴリズム
<br/>
3．高位合成対応の実装
<br/>
の順に行う。
<br/>
高位合成をするにおいてハードウェアの知識が必要。HLSでよい設計をするにおいてソフトウェアにはない「物理リソース」、FPGA内部の使用するリソース量の感覚が必要である。
<br/>
高位合成は新しいプログラミング言語を学ぶのとは違う。
<br/>
ソフトウェアエンジニアが高位合成を使うために学ぶべきことは
<br/>
1．高位合成を経験したエンジニアへのヒアリング
<br/>
2．FPGAを構成する要素技術や動作の特徴
<br/>
3．非ノイマン型のアーキテクチャに関する理解
<br/>

<br/>
質疑応答
<br/>
Q.HDLを書くことができる人が高位合成をするメリットについて
<br/>
A.HSLを使うことで書くコードの量が減ったことや、ビット幅の調整があとから行えるなどプロトタイピング的にも便利である。
<br/>
Q.高位合成を使うとC言語とRTLで対応が取れない。デバックが大変だがどうすればいいのか
<br/>
A.機能面ではゴールデンデータを作って結果が一緒であることを担保する。性能面では難しい。
<br/>

<br/>
感想
<br/>
参加者1
<br/>
かつての論理合成によく似ており、今後スタンダードになると感じた。また高位合成をするにおいてハードウェアの理解、特に非ノイマン型の考え方が大切である。
<br/>
参加者2
<br/>
昔に比べて簡単になったと感じた。
<br/>

<br/>
まとめ
<br/>
ソフトウェアエンジニアもFPGAを使えるようになるべきである。FPGAという選択肢を持つことによる技術の発展の可能性がある。
<br/>
</p></body>
