
TEST26_TIMER2_CLOCK.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         000008b4  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000022  00800060  000008b4  00000948  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000009  00800082  00800082  0000096a  2**0
                  ALLOC
  3 .stab         00001890  00000000  00000000  0000096c  2**2
                  CONTENTS, READONLY, DEBUGGING
  4 .stabstr      0000051f  00000000  00000000  000021fc  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_aranges 000000a0  00000000  00000000  00002720  2**3
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000009c4  00000000  00000000  000027c0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000001ab  00000000  00000000  00003184  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000040c  00000000  00000000  0000332f  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000328  00000000  00000000  0000373c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000067c  00000000  00000000  00003a64  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000734  00000000  00000000  000040e0  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
   8:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
   c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  10:	0c 94 0d 02 	jmp	0x41a	; 0x41a <__vector_4>
  14:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  18:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  1c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  20:	0c 94 78 02 	jmp	0x4f0	; 0x4f0 <__vector_8>
  24:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  28:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  2c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  30:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  34:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  38:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  3c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  40:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  44:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  48:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  4c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  50:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d4 e0       	ldi	r29, 0x04	; 4
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_copy_data>:
  60:	10 e0       	ldi	r17, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	e4 eb       	ldi	r30, 0xB4	; 180
  68:	f8 e0       	ldi	r31, 0x08	; 8
  6a:	02 c0       	rjmp	.+4      	; 0x70 <__do_copy_data+0x10>
  6c:	05 90       	lpm	r0, Z+
  6e:	0d 92       	st	X+, r0
  70:	a2 38       	cpi	r26, 0x82	; 130
  72:	b1 07       	cpc	r27, r17
  74:	d9 f7       	brne	.-10     	; 0x6c <__do_copy_data+0xc>

00000076 <__do_clear_bss>:
  76:	10 e0       	ldi	r17, 0x00	; 0
  78:	a2 e8       	ldi	r26, 0x82	; 130
  7a:	b0 e0       	ldi	r27, 0x00	; 0
  7c:	01 c0       	rjmp	.+2      	; 0x80 <.do_clear_bss_start>

0000007e <.do_clear_bss_loop>:
  7e:	1d 92       	st	X+, r1

00000080 <.do_clear_bss_start>:
  80:	ab 38       	cpi	r26, 0x8B	; 139
  82:	b1 07       	cpc	r27, r17
  84:	e1 f7       	brne	.-8      	; 0x7e <.do_clear_bss_loop>
  86:	0e 94 e1 02 	call	0x5c2	; 0x5c2 <main>
  8a:	0c 94 58 04 	jmp	0x8b0	; 0x8b0 <_exit>

0000008e <__bad_interrupt>:
  8e:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000092 <_Z12delay_reducel>:

#define uchar unsigned char


void delay_reduce(long int delay)
{
  92:	dc 01       	movw	r26, r24
  94:	cb 01       	movw	r24, r22
    for(;delay > 1;delay--)
	{
		asm volatile ("nop");
	}
	*/
	while (delay)
  96:	00 97       	sbiw	r24, 0x00	; 0
  98:	a1 05       	cpc	r26, r1
  9a:	b1 05       	cpc	r27, r1
  9c:	41 f0       	breq	.+16     	; 0xae <_Z12delay_reducel+0x1c>
	{
		delay--;
  9e:	01 97       	sbiw	r24, 0x01	; 1
  a0:	a1 09       	sbc	r26, r1
  a2:	b1 09       	sbc	r27, r1
		asm volatile ("nop");
  a4:	00 00       	nop
    for(;delay > 1;delay--)
	{
		asm volatile ("nop");
	}
	*/
	while (delay)
  a6:	00 97       	sbiw	r24, 0x00	; 0
  a8:	a1 05       	cpc	r26, r1
  aa:	b1 05       	cpc	r27, r1
  ac:	c1 f7       	brne	.-16     	; 0x9e <_Z12delay_reducel+0xc>
  ae:	08 95       	ret

000000b0 <_Z12delay_secondi>:

void delay_second(int i) 
{
	
	int j;
	for(;i!=0;i--)
  b0:	00 97       	sbiw	r24, 0x00	; 0
  b2:	41 f4       	brne	.+16     	; 0xc4 <_Z12delay_secondi+0x14>
  b4:	08 95       	ret
  b6:	21 50       	subi	r18, 0x01	; 1
  b8:	30 40       	sbci	r19, 0x00	; 0
	{
		for(j=65535;j!=0;j--);
  ba:	e9 f7       	brne	.-6      	; 0xb6 <_Z12delay_secondi+0x6>
		{
			asm volatile ("nop");
  bc:	00 00       	nop

void delay_second(int i) 
{
	
	int j;
	for(;i!=0;i--)
  be:	01 97       	sbiw	r24, 0x01	; 1
  c0:	19 f4       	brne	.+6      	; 0xc8 <_Z12delay_secondi+0x18>
  c2:	08 95       	ret
		asm volatile ("nop");
	}
}

void delay_second(int i) 
{
  c4:	4f ef       	ldi	r20, 0xFF	; 255
  c6:	5f ef       	ldi	r21, 0xFF	; 255
  c8:	9a 01       	movw	r18, r20
  ca:	f5 cf       	rjmp	.-22     	; 0xb6 <_Z12delay_secondi+0x6>

000000cc <_Z22TIMER0_NORMAL_PWM_INITv>:
void TIMER0_NORMAL_PWM_INIT()
{
	//端口初始化
	//PWM_TIMER0_DDR |= (1 << PWM_TIMER0_OUT); 
	//计数器初始化
	TCNT0=0x00;
  cc:	12 be       	out	0x32, r1	; 50
	//OCR0 = 0X01;//***避免与bottom相同时候特殊情况
	//中断初始化
	TIMSK |= 1 << TOIE0;
  ce:	89 b7       	in	r24, 0x39	; 57
  d0:	81 60       	ori	r24, 0x01	; 1
  d2:	89 bf       	out	0x39, r24	; 57
	//PWM模式设置
	TCCR0 |= (1 << CS00) | (1 << CS02);//设置为普通PWM；匹配时将取反；1024分频
  d4:	83 b7       	in	r24, 0x33	; 51
  d6:	85 60       	ori	r24, 0x05	; 5
  d8:	83 bf       	out	0x33, r24	; 51
	
	
}
  da:	08 95       	ret

000000dc <_Z27TIMER0_NORMAL_PWM_TCNT0_setf>:
//**************************************************************


void TIMER0_NORMAL_PWM_TCNT0_set(float compare_time)
{
	TCNT0 = 256 - F_CPU/1024 * compare_time;
  dc:	20 e0       	ldi	r18, 0x00	; 0
  de:	30 e0       	ldi	r19, 0x00	; 0
  e0:	41 ee       	ldi	r20, 0xE1	; 225
  e2:	55 e4       	ldi	r21, 0x45	; 69
  e4:	0e 94 e1 03 	call	0x7c2	; 0x7c2 <__mulsf3>
  e8:	9b 01       	movw	r18, r22
  ea:	ac 01       	movw	r20, r24
  ec:	60 e0       	ldi	r22, 0x00	; 0
  ee:	70 e0       	ldi	r23, 0x00	; 0
  f0:	80 e8       	ldi	r24, 0x80	; 128
  f2:	93 e4       	ldi	r25, 0x43	; 67
  f4:	0e 94 ff 02 	call	0x5fe	; 0x5fe <__subsf3>
  f8:	0e 94 64 03 	call	0x6c8	; 0x6c8 <__fixunssfsi>
  fc:	62 bf       	out	0x32, r22	; 50
	
}
  fe:	08 95       	ret

00000100 <_Z24TIMER0_NORMAL_PWM_SEARCHv>:
//*****************F_CPU/1024 * compare_time 不大于255******
//**************一般compare_time取0.01 在中断中累加或者用TIMER1
//**************************************************************
void TIMER0_NORMAL_PWM_SEARCH()
{
	while(!(TIFR & ~(1 << TOV0)));//***********等待置位
 100:	88 b7       	in	r24, 0x38	; 56
 102:	8e 7f       	andi	r24, 0xFE	; 254
 104:	e9 f3       	breq	.-6      	; 0x100 <_Z24TIMER0_NORMAL_PWM_SEARCHv>
	
	TIFR |= 1 << TOV0;//***************写1清零
 106:	88 b7       	in	r24, 0x38	; 56
 108:	81 60       	ori	r24, 0x01	; 1
 10a:	88 bf       	out	0x38, r24	; 56
	
	
	
}
 10c:	08 95       	ret

0000010e <_Z21TIMER0_CATCH_PWM_INITv>:
//**************************************************************

void TIMER0_CATCH_PWM_INIT()
{
	//端口初始化
	PWM_TIMER0_DDR &= ~(1 << PWM_TIMER0_T0); 
 10e:	b8 98       	cbi	0x17, 0	; 23
	PWM_TIMER0_PORT |= 1 << PWM_TIMER0_T0;
 110:	c0 9a       	sbi	0x18, 0	; 24
	//计数器初始化
	TCNT0 = 255;
 112:	8f ef       	ldi	r24, 0xFF	; 255
 114:	82 bf       	out	0x32, r24	; 50
	//OCR0 = 0X01;//***避免与bottom相同时候特殊情况
	//中断初始化
	TIMSK |= 1 << TICIE1;
 116:	89 b7       	in	r24, 0x39	; 57
 118:	80 62       	ori	r24, 0x20	; 32
 11a:	89 bf       	out	0x39, r24	; 57
	//快速PWM模式设置
	TCCR0 |=  (1 << CS01) | (1 << CS02);//设置为捕获PWM；
 11c:	83 b7       	in	r24, 0x33	; 51
 11e:	86 60       	ori	r24, 0x06	; 6
 120:	83 bf       	out	0x33, r24	; 51
	
	
}
 122:	08 95       	ret

00000124 <_Z24TIMER0_FASTPWM_OCR0_initv>:

//**********************FAST PWM OCR0模式初始化*******************//
void TIMER0_FASTPWM_OCR0_init()
{
	//端口初始化
	PWM_TIMER0_DDR|=(1<<PWM_TIMER0_OUT); 
 124:	bb 9a       	sbi	0x17, 3	; 23
	//计数器初始化
	TCNT0=0x00;OCR0 = 0X01;//***避免与bottom相同时候特殊情况
 126:	12 be       	out	0x32, r1	; 50
 128:	81 e0       	ldi	r24, 0x01	; 1
 12a:	8c bf       	out	0x3c, r24	; 60
	//中断初始化
	TIMSK |= (1<<OCIE0)|(1<<TOIE0);
 12c:	89 b7       	in	r24, 0x39	; 57
 12e:	83 60       	ori	r24, 0x03	; 3
 130:	89 bf       	out	0x39, r24	; 57
	//快速PWM模式设置
	TCCR0 |= (1 << WGM00) | (1 << WGM01) | (1 << COM01) | (1 << COM00) | (1 << CS01);//设置为快速PWM；与OCR0匹配时将清零；8分频
 132:	83 b7       	in	r24, 0x33	; 51
 134:	8a 67       	ori	r24, 0x7A	; 122
 136:	83 bf       	out	0x33, r24	; 51
	
	
}
 138:	08 95       	ret

0000013a <_Z24TIMER0_FASTPWMA_OCR0_setf>:
//********************FAST PWM ICR0模式时间设定*********************//
void TIMER0_FASTPWMA_OCR0_set(float compare_time)
{
	OCR0=F_CPU/8*compare_time;
 13a:	20 e0       	ldi	r18, 0x00	; 0
 13c:	30 e0       	ldi	r19, 0x00	; 0
 13e:	41 e6       	ldi	r20, 0x61	; 97
 140:	59 e4       	ldi	r21, 0x49	; 73
 142:	0e 94 e1 03 	call	0x7c2	; 0x7c2 <__mulsf3>
 146:	0e 94 64 03 	call	0x6c8	; 0x6c8 <__fixunssfsi>
 14a:	6c bf       	out	0x3c, r22	; 60
	
}
 14c:	08 95       	ret

0000014e <_Z22TIMER1_NORMAL_PWM_INITv>:
void TIMER1_NORMAL_PWM_INIT()
{
	//端口初始化
	//PWM_TIMER1_DDR |= (1<<PWM_TIMER1_OUTA);  PWM_TIMER1_PORT &= ~(1 << PWM_TIMER1_OUTA);
	//计数器初始化
	TCNT1 = 0x00;
 14e:	1d bc       	out	0x2d, r1	; 45
 150:	1c bc       	out	0x2c, r1	; 44
	//中断初始化
	TIMSK |= 1<<TOIE1;
 152:	89 b7       	in	r24, 0x39	; 57
 154:	84 60       	ori	r24, 0x04	; 4
 156:	89 bf       	out	0x39, r24	; 57
	//普通PWM模式设置
	//TCCR1A |= 1<<COM1A1;//比较匹配清零 TOP置位
	TCCR1B |= (1<<CS10)|(1<<CS12);//1024分频
 158:	8e b5       	in	r24, 0x2e	; 46
 15a:	85 60       	ori	r24, 0x05	; 5
 15c:	8e bd       	out	0x2e, r24	; 46
	//TCCR1B |= 1 << CS10;//**********1分频
	
}
 15e:	08 95       	ret

00000160 <_Z21TIMER1_NORMAL_PWM_setf>:
//********************TIMER1 NORMAL PWM 模式时间设定*********************//
void TIMER1_NORMAL_PWM_set(float compare_time)
{
	TCNT1 = 65536 - F_CPU/1024*compare_time;
 160:	20 e0       	ldi	r18, 0x00	; 0
 162:	30 e0       	ldi	r19, 0x00	; 0
 164:	41 ee       	ldi	r20, 0xE1	; 225
 166:	55 e4       	ldi	r21, 0x45	; 69
 168:	0e 94 e1 03 	call	0x7c2	; 0x7c2 <__mulsf3>
 16c:	9b 01       	movw	r18, r22
 16e:	ac 01       	movw	r20, r24
 170:	60 e0       	ldi	r22, 0x00	; 0
 172:	70 e0       	ldi	r23, 0x00	; 0
 174:	80 e8       	ldi	r24, 0x80	; 128
 176:	97 e4       	ldi	r25, 0x47	; 71
 178:	0e 94 ff 02 	call	0x5fe	; 0x5fe <__subsf3>
 17c:	0e 94 64 03 	call	0x6c8	; 0x6c8 <__fixunssfsi>
 180:	dc 01       	movw	r26, r24
 182:	cb 01       	movw	r24, r22
 184:	9d bd       	out	0x2d, r25	; 45
 186:	8c bd       	out	0x2c, r24	; 44
	
}
 188:	08 95       	ret

0000018a <_Z25TIMER1_FASTPWMA_ICR1_initv>:

//**********************FAST PWM ICR1模式初始化*******************//
void TIMER1_FASTPWMA_ICR1_init()
{
	//端口初始化
	PWM_TIMER1_DDR |= (1<<PWM_TIMER1_OUTA);  PWM_TIMER1_PORT &= ~(1 << PWM_TIMER1_OUTA);
 18a:	8d 9a       	sbi	0x11, 5	; 17
 18c:	95 98       	cbi	0x12, 5	; 18
	//计数器初始化
	TCNT1 = 0x00;
 18e:	1d bc       	out	0x2d, r1	; 45
 190:	1c bc       	out	0x2c, r1	; 44
	//中断初始化
	TIMSK |= (1<<OCIE1A)|(1<<TOIE1);
 192:	89 b7       	in	r24, 0x39	; 57
 194:	84 61       	ori	r24, 0x14	; 20
 196:	89 bf       	out	0x39, r24	; 57
	//快速PWM模式设置
	TCCR1A |= (1<<COM1A1)|(1<<WGM11);//比较匹配清零 TOP置位 
 198:	8f b5       	in	r24, 0x2f	; 47
 19a:	82 68       	ori	r24, 0x82	; 130
 19c:	8f bd       	out	0x2f, r24	; 47
	TCCR1B |= (1<<WGM12)|(1<<WGM13)|(1<<CS10)|(1<<CS12);//TOP为ICR1的值 1024分频
 19e:	8e b5       	in	r24, 0x2e	; 46
 1a0:	8d 61       	ori	r24, 0x1D	; 29
 1a2:	8e bd       	out	0x2e, r24	; 46
	
	
}
 1a4:	08 95       	ret

000001a6 <_Z24TIMER1_FASTPWMA_ICR1_setff>:
//********************FAST PWM ICR1模式时间设定*********************//
void TIMER1_FASTPWMA_ICR1_set(float compare_time,float top_time)
{
 1a6:	cf 92       	push	r12
 1a8:	df 92       	push	r13
 1aa:	ef 92       	push	r14
 1ac:	ff 92       	push	r15
 1ae:	69 01       	movw	r12, r18
 1b0:	7a 01       	movw	r14, r20
	OCR1A=F_CPU/1024*compare_time;
 1b2:	20 e0       	ldi	r18, 0x00	; 0
 1b4:	30 e0       	ldi	r19, 0x00	; 0
 1b6:	41 ee       	ldi	r20, 0xE1	; 225
 1b8:	55 e4       	ldi	r21, 0x45	; 69
 1ba:	0e 94 e1 03 	call	0x7c2	; 0x7c2 <__mulsf3>
 1be:	0e 94 64 03 	call	0x6c8	; 0x6c8 <__fixunssfsi>
 1c2:	dc 01       	movw	r26, r24
 1c4:	cb 01       	movw	r24, r22
 1c6:	9b bd       	out	0x2b, r25	; 43
 1c8:	8a bd       	out	0x2a, r24	; 42
	ICR1=F_CPU/1024*top_time;
 1ca:	c7 01       	movw	r24, r14
 1cc:	b6 01       	movw	r22, r12
 1ce:	20 e0       	ldi	r18, 0x00	; 0
 1d0:	30 e0       	ldi	r19, 0x00	; 0
 1d2:	41 ee       	ldi	r20, 0xE1	; 225
 1d4:	55 e4       	ldi	r21, 0x45	; 69
 1d6:	0e 94 e1 03 	call	0x7c2	; 0x7c2 <__mulsf3>
 1da:	0e 94 64 03 	call	0x6c8	; 0x6c8 <__fixunssfsi>
 1de:	dc 01       	movw	r26, r24
 1e0:	cb 01       	movw	r24, r22
 1e2:	97 bd       	out	0x27, r25	; 39
 1e4:	86 bd       	out	0x26, r24	; 38
}
 1e6:	ff 90       	pop	r15
 1e8:	ef 90       	pop	r14
 1ea:	df 90       	pop	r13
 1ec:	cf 90       	pop	r12
 1ee:	08 95       	ret

000001f0 <_Z31TIMER1_PHASE_CORRECTION_10_initv>:

//**********************十位相位修正PWM模式初始化*******************//
void TIMER1_PHASE_CORRECTION_10_init()
{
	//端口初始化
	PWM_TIMER1_DDR |= (1<<PWM_TIMER1_OUTA);  PWM_TIMER1_PORT &= ~(1 << PWM_TIMER1_OUTA);
 1f0:	8d 9a       	sbi	0x11, 5	; 17
 1f2:	95 98       	cbi	0x12, 5	; 18
	//计数器初始化
	TCNT1 = 0x00;OCR1A = 0X00;
 1f4:	1d bc       	out	0x2d, r1	; 45
 1f6:	1c bc       	out	0x2c, r1	; 44
 1f8:	1b bc       	out	0x2b, r1	; 43
 1fa:	1a bc       	out	0x2a, r1	; 42
	//中断初始化
	TIMSK |= (1<<OCIE1A)|(1<<TOIE1);
 1fc:	89 b7       	in	r24, 0x39	; 57
 1fe:	84 61       	ori	r24, 0x14	; 20
 200:	89 bf       	out	0x39, r24	; 57
	//快速PWM模式设置
	TCCR1A |= (1<<COM1A1)|(1<<WGM11)|(1<<WGM10);//比较匹配清零 TOP置位
 202:	8f b5       	in	r24, 0x2f	; 47
 204:	83 68       	ori	r24, 0x83	; 131
 206:	8f bd       	out	0x2f, r24	; 47
	TCCR1B |= (1<<CS11);//TOP为ICR1的值 8分频
 208:	8e b5       	in	r24, 0x2e	; 46
 20a:	82 60       	ori	r24, 0x02	; 2
 20c:	8e bd       	out	0x2e, r24	; 46
	
	
}
 20e:	08 95       	ret

00000210 <_Z21TIMER1_CATCH_PWM_INITv>:
//**************************************************************

void TIMER1_CATCH_PWM_INIT()
{
	//端口初始化
	PWM_TIMER1_DDR &= ~(1 << PWM_TIMER1_CATCH); 
 210:	8e 98       	cbi	0x11, 6	; 17
	PWM_TIMER1_PORT |= 1 << PWM_TIMER1_CATCH;
 212:	96 9a       	sbi	0x12, 6	; 18
	//计数器初始化
	TCNT0 = 0X00;
 214:	12 be       	out	0x32, r1	; 50
	//OCR0 = 0X01;//***避免与bottom相同时候特殊情况
	//中断初始化
	TIMSK |= 1 << TICIE1;
 216:	89 b7       	in	r24, 0x39	; 57
 218:	80 62       	ori	r24, 0x20	; 32
 21a:	89 bf       	out	0x39, r24	; 57
	//快速PWM模式设置
	//TCCR0 |=  (1 << CS01) | (1 << CS02);//设置为捕获PWM；
	TCCR1B |= (1 << ICNC1) | (1 << ICES1) | (1 << CS10);//********频率1分频
 21c:	8e b5       	in	r24, 0x2e	; 46
 21e:	81 6c       	ori	r24, 0xC1	; 193
 220:	8e bd       	out	0x2e, r24	; 46
	
}
 222:	08 95       	ret

00000224 <_Z22TIMER2_NORMAL_PWM_INITv>:
void TIMER2_NORMAL_PWM_INIT()
{
	//端口初始化
	//PWM_TIMER1_DDR |= (1<<PWM_TIMER1_OUTA);  PWM_TIMER1_PORT &= ~(1 << PWM_TIMER1_OUTA);
	//计数器初始化
	TCNT2 = 0x00;
 224:	14 bc       	out	0x24, r1	; 36
	//中断初始化
	TIMSK |= 1<<TOIE2;
 226:	89 b7       	in	r24, 0x39	; 57
 228:	80 64       	ori	r24, 0x40	; 64
 22a:	89 bf       	out	0x39, r24	; 57
	//普通PWM模式设置
	//TCCR2 |= 1<<COM20;//比较匹配取反
	TCCR2 |= (1 << CS22) | (1 << CS21) | (1 << CS20);//1024分频
 22c:	85 b5       	in	r24, 0x25	; 37
 22e:	87 60       	ori	r24, 0x07	; 7
 230:	85 bd       	out	0x25, r24	; 37
	
	
}
 232:	08 95       	ret

00000234 <_Z21TIMER2_NORMAL_PWM_setf>:
//********************TIMER2 NORMAL PWM 模式时间设定*********************//
void TIMER2_NORMAL_PWM_set(float compare_time)
{
	TCNT2 = 256 - F_CPU/1024*compare_time;
 234:	20 e0       	ldi	r18, 0x00	; 0
 236:	30 e0       	ldi	r19, 0x00	; 0
 238:	41 ee       	ldi	r20, 0xE1	; 225
 23a:	55 e4       	ldi	r21, 0x45	; 69
 23c:	0e 94 e1 03 	call	0x7c2	; 0x7c2 <__mulsf3>
 240:	9b 01       	movw	r18, r22
 242:	ac 01       	movw	r20, r24
 244:	60 e0       	ldi	r22, 0x00	; 0
 246:	70 e0       	ldi	r23, 0x00	; 0
 248:	80 e8       	ldi	r24, 0x80	; 128
 24a:	93 e4       	ldi	r25, 0x43	; 67
 24c:	0e 94 ff 02 	call	0x5fe	; 0x5fe <__subsf3>
 250:	0e 94 64 03 	call	0x6c8	; 0x6c8 <__fixunssfsi>
 254:	64 bd       	out	0x24, r22	; 36
	
}
 256:	08 95       	ret

00000258 <_Z10NIXIE_INITv>:

#define uchar unsigned char
//*********************数码管初始化
void NIXIE_INIT()
{
	NIXIE_DDR = 0xff;
 258:	8f ef       	ldi	r24, 0xFF	; 255
 25a:	8a bb       	out	0x1a, r24	; 26
	
	NIXIE_PORT = 0x00;
 25c:	1b ba       	out	0x1b, r1	; 27
	
}
 25e:	08 95       	ret

00000260 <_Z10NIXIE_SHOWh>:

//********************显示数码管 输入序号显示相应的数字 暂时没有加入英文 16为错值
//*************************要带DP加17

void NIXIE_SHOW(uchar count)
{
 260:	cf 93       	push	r28
 262:	df 93       	push	r29
 264:	cd b7       	in	r28, 0x3d	; 61
 266:	de b7       	in	r29, 0x3e	; 62
 268:	a1 97       	sbiw	r28, 0x21	; 33
 26a:	0f b6       	in	r0, 0x3f	; 63
 26c:	f8 94       	cli
 26e:	de bf       	out	0x3e, r29	; 62
 270:	0f be       	out	0x3f, r0	; 63
 272:	cd bf       	out	0x3d, r28	; 61
uchar nixie[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f,0x77,0x7c,0x39,0x5e,0x79,0x71,0x00,
0x3f | 0x80,0x06 | 0x80,0x5b | 0x80,0x4f | 0x80,0x66 | 0x80,0x6d | 0x80,0x7d | 0x80,0x07 | 0x80,0x7f | 0x80,
0x6f | 0x80,0x77 | 0x80,0x7c | 0x80,0x39 | 0x80,0x5e | 0x80,0x79 | 0x80,0x71 | 0x80 };
 274:	de 01       	movw	r26, r28
 276:	11 96       	adiw	r26, 0x01	; 1
 278:	e0 e6       	ldi	r30, 0x60	; 96
 27a:	f0 e0       	ldi	r31, 0x00	; 0
 27c:	91 e2       	ldi	r25, 0x21	; 33
 27e:	01 90       	ld	r0, Z+
 280:	0d 92       	st	X+, r0
 282:	91 50       	subi	r25, 0x01	; 1
 284:	e1 f7       	brne	.-8      	; 0x27e <_Z10NIXIE_SHOWh+0x1e>
	
NIXIE_PORT=nixie[count];
 286:	fe 01       	movw	r30, r28
 288:	e8 0f       	add	r30, r24
 28a:	f1 1d       	adc	r31, r1
 28c:	81 81       	ldd	r24, Z+1	; 0x01
 28e:	8b bb       	out	0x1b, r24	; 27

}
 290:	a1 96       	adiw	r28, 0x21	; 33
 292:	0f b6       	in	r0, 0x3f	; 63
 294:	f8 94       	cli
 296:	de bf       	out	0x3e, r29	; 62
 298:	0f be       	out	0x3f, r0	; 63
 29a:	cd bf       	out	0x3d, r28	; 61
 29c:	df 91       	pop	r29
 29e:	cf 91       	pop	r28
 2a0:	08 95       	ret

000002a2 <_Z10NIXIE_FLOWv>:



//*******************循环显示0到9 延时没有严格计算
void NIXIE_FLOW()
{
 2a2:	cf 93       	push	r28
       for(uchar count=0;count<=15;count++)
 2a4:	c0 e0       	ldi	r28, 0x00	; 0
	   {
		  
		    
		NIXIE_SHOW(count);
 2a6:	8c 2f       	mov	r24, r28
 2a8:	0e 94 30 01 	call	0x260	; 0x260 <_Z10NIXIE_SHOWh>
		
		delay_second(7);
 2ac:	87 e0       	ldi	r24, 0x07	; 7
 2ae:	90 e0       	ldi	r25, 0x00	; 0
 2b0:	0e 94 58 00 	call	0xb0	; 0xb0 <_Z12delay_secondi>


//*******************循环显示0到9 延时没有严格计算
void NIXIE_FLOW()
{
       for(uchar count=0;count<=15;count++)
 2b4:	cf 5f       	subi	r28, 0xFF	; 255
 2b6:	c0 31       	cpi	r28, 0x10	; 16
 2b8:	b1 f7       	brne	.-20     	; 0x2a6 <_Z10NIXIE_FLOWv+0x4>
		NIXIE_SHOW(count);
		
		delay_second(7);
		   
	   }		   
    }
 2ba:	cf 91       	pop	r28
 2bc:	08 95       	ret

000002be <_Z15NIXIE_4BIT_INITv>:
	//*********************数码管4位初始化
void NIXIE_4BIT_INIT()
{
	NIXIE_DDR = 0xff;
 2be:	8f ef       	ldi	r24, 0xFF	; 255
 2c0:	8a bb       	out	0x1a, r24	; 26
	
	NIXIE_PORT = 0x00;
 2c2:	1b ba       	out	0x1b, r1	; 27
	
	//***********准备工作
	NIXIE_DDR = 0XFF;
 2c4:	8a bb       	out	0x1a, r24	; 26
	
	NIXIE_CON_DDR |= (1 << 0)|(1 << 1)|(1 << 2)|(1 << 3);
 2c6:	87 b3       	in	r24, 0x17	; 23
 2c8:	8f 60       	ori	r24, 0x0F	; 15
 2ca:	87 bb       	out	0x17, r24	; 23
}
 2cc:	08 95       	ret

000002ce <_Z17NIXIE_4BIT_0_SHOWh>:
{
	
	
	//******************第3位
	
	NIXIE_CON_PORT = NIXIE_CON_PORT | 0X0F;//*********	清低四位 
 2ce:	98 b3       	in	r25, 0x18	; 24
 2d0:	9f 60       	ori	r25, 0x0F	; 15
 2d2:	98 bb       	out	0x18, r25	; 24
	
	NIXIE_PORT = 0X00;
 2d4:	1b ba       	out	0x1b, r1	; 27
	
	
	NIXIE_CON_PORT = NIXIE_CON_PORT & 0XF7;//*********第3位
 2d6:	c3 98       	cbi	0x18, 3	; 24
	
	//NIXIE_CON_PORT = ~(1 << 3);
	
	NIXIE_SHOW(T);
 2d8:	0e 94 30 01 	call	0x260	; 0x260 <_Z10NIXIE_SHOWh>
	
	delay_reduce(100);
 2dc:	64 e6       	ldi	r22, 0x64	; 100
 2de:	70 e0       	ldi	r23, 0x00	; 0
 2e0:	80 e0       	ldi	r24, 0x00	; 0
 2e2:	90 e0       	ldi	r25, 0x00	; 0
 2e4:	0e 94 49 00 	call	0x92	; 0x92 <_Z12delay_reducel>
	
}	
 2e8:	08 95       	ret

000002ea <_Z17NIXIE_4BIT_1_SHOWh>:
{
	
	
	//******************第2位
	
	NIXIE_CON_PORT = NIXIE_CON_PORT | 0X0F;//*********	清低四位 
 2ea:	98 b3       	in	r25, 0x18	; 24
 2ec:	9f 60       	ori	r25, 0x0F	; 15
 2ee:	98 bb       	out	0x18, r25	; 24
	
	NIXIE_PORT = 0X00;
 2f0:	1b ba       	out	0x1b, r1	; 27
	
	
	NIXIE_CON_PORT = NIXIE_CON_PORT & 0XFB;//*********第2位
 2f2:	c2 98       	cbi	0x18, 2	; 24
	
	//NIXIE_CON_PORT = ~(1 << 2);
	
	NIXIE_SHOW(T);
 2f4:	0e 94 30 01 	call	0x260	; 0x260 <_Z10NIXIE_SHOWh>
	
	
	delay_reduce(100);
 2f8:	64 e6       	ldi	r22, 0x64	; 100
 2fa:	70 e0       	ldi	r23, 0x00	; 0
 2fc:	80 e0       	ldi	r24, 0x00	; 0
 2fe:	90 e0       	ldi	r25, 0x00	; 0
 300:	0e 94 49 00 	call	0x92	; 0x92 <_Z12delay_reducel>
	
	
}	
 304:	08 95       	ret

00000306 <_Z17NIXIE_4BIT_2_SHOWh>:
{
	
	
	//******************第1位
	
	 NIXIE_CON_PORT = NIXIE_CON_PORT | 0X0F;//*********	清低四位
 306:	98 b3       	in	r25, 0x18	; 24
 308:	9f 60       	ori	r25, 0x0F	; 15
 30a:	98 bb       	out	0x18, r25	; 24
	
	NIXIE_PORT = 0X00;
 30c:	1b ba       	out	0x1b, r1	; 27
	
	
	NIXIE_CON_PORT = NIXIE_CON_PORT & 0XFD;//*********第1位
 30e:	c1 98       	cbi	0x18, 1	; 24
	
	//NIXIE_CON_PORT = ~(1 << 1);
	
	NIXIE_SHOW(T);
 310:	0e 94 30 01 	call	0x260	; 0x260 <_Z10NIXIE_SHOWh>

    
    delay_reduce(100);
 314:	64 e6       	ldi	r22, 0x64	; 100
 316:	70 e0       	ldi	r23, 0x00	; 0
 318:	80 e0       	ldi	r24, 0x00	; 0
 31a:	90 e0       	ldi	r25, 0x00	; 0
 31c:	0e 94 49 00 	call	0x92	; 0x92 <_Z12delay_reducel>
    

}	
 320:	08 95       	ret

00000322 <_Z17NIXIE_4BIT_3_SHOWh>:
{
	
	
	//******************第0位
	
	NIXIE_CON_PORT = NIXIE_CON_PORT | 0X0F;//*********	清低四位 
 322:	98 b3       	in	r25, 0x18	; 24
 324:	9f 60       	ori	r25, 0x0F	; 15
 326:	98 bb       	out	0x18, r25	; 24
	
	NIXIE_PORT = 0X00;
 328:	1b ba       	out	0x1b, r1	; 27
	
	
	NIXIE_CON_PORT = NIXIE_CON_PORT & 0XFE;//*********第0位
 32a:	c0 98       	cbi	0x18, 0	; 24
	
	//NIXIE_CON_PORT = ~(1 << 0);
	
	NIXIE_SHOW(T);
 32c:	0e 94 30 01 	call	0x260	; 0x260 <_Z10NIXIE_SHOWh>
	
	
	delay_reduce(100);
 330:	64 e6       	ldi	r22, 0x64	; 100
 332:	70 e0       	ldi	r23, 0x00	; 0
 334:	80 e0       	ldi	r24, 0x00	; 0
 336:	90 e0       	ldi	r25, 0x00	; 0
 338:	0e 94 49 00 	call	0x92	; 0x92 <_Z12delay_reducel>
	
	
}	
 33c:	08 95       	ret

0000033e <_Z15NIXIE_4BIT_SHOWhhhh>:

void NIXIE_4BIT_SHOW(uchar D ,uchar C ,uchar B ,uchar A)
{
 33e:	1f 93       	push	r17
 340:	cf 93       	push	r28
 342:	df 93       	push	r29
 344:	c8 2f       	mov	r28, r24
 346:	d6 2f       	mov	r29, r22
 348:	14 2f       	mov	r17, r20
 34a:	82 2f       	mov	r24, r18
	NIXIE_4BIT_0_SHOW(A);
 34c:	0e 94 67 01 	call	0x2ce	; 0x2ce <_Z17NIXIE_4BIT_0_SHOWh>
	
	NIXIE_4BIT_1_SHOW(B);
 350:	81 2f       	mov	r24, r17
 352:	0e 94 75 01 	call	0x2ea	; 0x2ea <_Z17NIXIE_4BIT_1_SHOWh>
	
	NIXIE_4BIT_2_SHOW(C);
 356:	8d 2f       	mov	r24, r29
 358:	0e 94 83 01 	call	0x306	; 0x306 <_Z17NIXIE_4BIT_2_SHOWh>
	
	NIXIE_4BIT_3_SHOW(D);
 35c:	8c 2f       	mov	r24, r28
 35e:	0e 94 91 01 	call	0x322	; 0x322 <_Z17NIXIE_4BIT_3_SHOWh>
	
	
}
 362:	df 91       	pop	r29
 364:	cf 91       	pop	r28
 366:	1f 91       	pop	r17
 368:	08 95       	ret

0000036a <_Z18NIXIE_4BIT_SHOW_L1hhhh>:
//********************四位数码管显示
//******************用改变最后一个显示的顺序来平衡亮度
void NIXIE_4BIT_SHOW_L1(uchar D ,uchar C ,uchar B ,uchar A)
{
 36a:	1f 93       	push	r17
 36c:	cf 93       	push	r28
 36e:	df 93       	push	r29
 370:	c8 2f       	mov	r28, r24
 372:	d6 2f       	mov	r29, r22
 374:	14 2f       	mov	r17, r20
 376:	82 2f       	mov	r24, r18
	NIXIE_4BIT_0_SHOW(A);
 378:	0e 94 67 01 	call	0x2ce	; 0x2ce <_Z17NIXIE_4BIT_0_SHOWh>
	
	NIXIE_4BIT_1_SHOW(B);
 37c:	81 2f       	mov	r24, r17
 37e:	0e 94 75 01 	call	0x2ea	; 0x2ea <_Z17NIXIE_4BIT_1_SHOWh>
	
	NIXIE_4BIT_2_SHOW(C);
 382:	8d 2f       	mov	r24, r29
 384:	0e 94 83 01 	call	0x306	; 0x306 <_Z17NIXIE_4BIT_2_SHOWh>
	
	NIXIE_4BIT_3_SHOW(D);
 388:	8c 2f       	mov	r24, r28
 38a:	0e 94 91 01 	call	0x322	; 0x322 <_Z17NIXIE_4BIT_3_SHOWh>
	
	
}
 38e:	df 91       	pop	r29
 390:	cf 91       	pop	r28
 392:	1f 91       	pop	r17
 394:	08 95       	ret

00000396 <_Z18NIXIE_4BIT_SHOW_L2hhhh>:

void NIXIE_4BIT_SHOW_L2(uchar D ,uchar C ,uchar B ,uchar A)
{
 396:	1f 93       	push	r17
 398:	cf 93       	push	r28
 39a:	df 93       	push	r29
 39c:	d8 2f       	mov	r29, r24
 39e:	c6 2f       	mov	r28, r22
 3a0:	14 2f       	mov	r17, r20
 3a2:	82 2f       	mov	r24, r18
	NIXIE_4BIT_0_SHOW(A);
 3a4:	0e 94 67 01 	call	0x2ce	; 0x2ce <_Z17NIXIE_4BIT_0_SHOWh>
	
	NIXIE_4BIT_1_SHOW(B);
 3a8:	81 2f       	mov	r24, r17
 3aa:	0e 94 75 01 	call	0x2ea	; 0x2ea <_Z17NIXIE_4BIT_1_SHOWh>
	
	NIXIE_4BIT_3_SHOW(D);
 3ae:	8d 2f       	mov	r24, r29
 3b0:	0e 94 91 01 	call	0x322	; 0x322 <_Z17NIXIE_4BIT_3_SHOWh>
	
	NIXIE_4BIT_2_SHOW(C);
 3b4:	8c 2f       	mov	r24, r28
 3b6:	0e 94 83 01 	call	0x306	; 0x306 <_Z17NIXIE_4BIT_2_SHOWh>
	
	
}
 3ba:	df 91       	pop	r29
 3bc:	cf 91       	pop	r28
 3be:	1f 91       	pop	r17
 3c0:	08 95       	ret

000003c2 <_Z18NIXIE_4BIT_SHOW_L3hhhh>:

void NIXIE_4BIT_SHOW_L3(uchar D ,uchar C ,uchar B ,uchar A)
{
 3c2:	1f 93       	push	r17
 3c4:	cf 93       	push	r28
 3c6:	df 93       	push	r29
 3c8:	d8 2f       	mov	r29, r24
 3ca:	16 2f       	mov	r17, r22
 3cc:	c4 2f       	mov	r28, r20
 3ce:	82 2f       	mov	r24, r18
	NIXIE_4BIT_0_SHOW(A);
 3d0:	0e 94 67 01 	call	0x2ce	; 0x2ce <_Z17NIXIE_4BIT_0_SHOWh>
	
	NIXIE_4BIT_2_SHOW(C);
 3d4:	81 2f       	mov	r24, r17
 3d6:	0e 94 83 01 	call	0x306	; 0x306 <_Z17NIXIE_4BIT_2_SHOWh>
	
	NIXIE_4BIT_3_SHOW(D);
 3da:	8d 2f       	mov	r24, r29
 3dc:	0e 94 91 01 	call	0x322	; 0x322 <_Z17NIXIE_4BIT_3_SHOWh>
	
	NIXIE_4BIT_1_SHOW(B);
 3e0:	8c 2f       	mov	r24, r28
 3e2:	0e 94 75 01 	call	0x2ea	; 0x2ea <_Z17NIXIE_4BIT_1_SHOWh>
	
	
}
 3e6:	df 91       	pop	r29
 3e8:	cf 91       	pop	r28
 3ea:	1f 91       	pop	r17
 3ec:	08 95       	ret

000003ee <_Z18NIXIE_4BIT_SHOW_L4hhhh>:

void NIXIE_4BIT_SHOW_L4(uchar D ,uchar C ,uchar B ,uchar A)
{
 3ee:	1f 93       	push	r17
 3f0:	cf 93       	push	r28
 3f2:	df 93       	push	r29
 3f4:	d8 2f       	mov	r29, r24
 3f6:	16 2f       	mov	r17, r22
 3f8:	84 2f       	mov	r24, r20
 3fa:	c2 2f       	mov	r28, r18
	
	NIXIE_4BIT_1_SHOW(B);
 3fc:	0e 94 75 01 	call	0x2ea	; 0x2ea <_Z17NIXIE_4BIT_1_SHOWh>
	
	NIXIE_4BIT_2_SHOW(C);
 400:	81 2f       	mov	r24, r17
 402:	0e 94 83 01 	call	0x306	; 0x306 <_Z17NIXIE_4BIT_2_SHOWh>
	
	NIXIE_4BIT_3_SHOW(D);
 406:	8d 2f       	mov	r24, r29
 408:	0e 94 91 01 	call	0x322	; 0x322 <_Z17NIXIE_4BIT_3_SHOWh>
	
	NIXIE_4BIT_0_SHOW(A);
 40c:	8c 2f       	mov	r24, r28
 40e:	0e 94 67 01 	call	0x2ce	; 0x2ce <_Z17NIXIE_4BIT_0_SHOWh>
	
}
 412:	df 91       	pop	r29
 414:	cf 91       	pop	r28
 416:	1f 91       	pop	r17
 418:	08 95       	ret

0000041a <__vector_4>:
uchar MINUTE_TEN,MINUTE_BIT,SECOND_TEN,SECOND_BIT = 0;

uchar DIRECTION = 0;

ISR(TIMER2_OVF_vect)
{
 41a:	1f 92       	push	r1
 41c:	0f 92       	push	r0
 41e:	0f b6       	in	r0, 0x3f	; 63
 420:	0f 92       	push	r0
 422:	11 24       	eor	r1, r1
 424:	2f 93       	push	r18
 426:	3f 93       	push	r19
 428:	4f 93       	push	r20
 42a:	5f 93       	push	r21
 42c:	6f 93       	push	r22
 42e:	7f 93       	push	r23
 430:	8f 93       	push	r24
 432:	9f 93       	push	r25
 434:	af 93       	push	r26
 436:	bf 93       	push	r27
 438:	cf 93       	push	r28
 43a:	df 93       	push	r29
 43c:	ef 93       	push	r30
 43e:	ff 93       	push	r31
	TIMER2_NORMAL_PWM_set(0.01);
 440:	6a e0       	ldi	r22, 0x0A	; 10
 442:	77 ed       	ldi	r23, 0xD7	; 215
 444:	83 e2       	ldi	r24, 0x23	; 35
 446:	9c e3       	ldi	r25, 0x3C	; 60
 448:	0e 94 1a 01 	call	0x234	; 0x234 <_Z21TIMER2_NORMAL_PWM_setf>
	
	TIMER2_COUNT ++;
 44c:	80 91 89 00 	lds	r24, 0x0089
 450:	90 91 8a 00 	lds	r25, 0x008A
 454:	01 96       	adiw	r24, 0x01	; 1
 456:	90 93 8a 00 	sts	0x008A, r25
 45a:	80 93 89 00 	sts	0x0089, r24
	
	if (TIMER2_COUNT == 100)
 45e:	84 36       	cpi	r24, 0x64	; 100
 460:	91 05       	cpc	r25, r1
 462:	99 f5       	brne	.+102    	; 0x4ca <__stack+0x6b>
	{
		TIMER2_COUNT = 0;
 464:	10 92 8a 00 	sts	0x008A, r1
 468:	10 92 89 00 	sts	0x0089, r1
		
		TIME_COUNT ++;
 46c:	20 91 87 00 	lds	r18, 0x0087
 470:	30 91 88 00 	lds	r19, 0x0088
 474:	2f 5f       	subi	r18, 0xFF	; 255
 476:	3f 4f       	sbci	r19, 0xFF	; 255
 478:	30 93 88 00 	sts	0x0088, r19
 47c:	20 93 87 00 	sts	0x0087, r18
		
		
		MINUTE_TEN = TIME_COUNT / 60 / 10;
 480:	c9 01       	movw	r24, r18
 482:	68 e5       	ldi	r22, 0x58	; 88
 484:	72 e0       	ldi	r23, 0x02	; 2
 486:	0e 94 44 04 	call	0x888	; 0x888 <__udivmodhi4>
 48a:	60 93 86 00 	sts	0x0086, r22
		
		MINUTE_BIT = TIME_COUNT / 60 % 10;
 48e:	c9 01       	movw	r24, r18
 490:	6c e3       	ldi	r22, 0x3C	; 60
 492:	70 e0       	ldi	r23, 0x00	; 0
 494:	0e 94 44 04 	call	0x888	; 0x888 <__udivmodhi4>
 498:	ec 01       	movw	r28, r24
 49a:	ea e0       	ldi	r30, 0x0A	; 10
 49c:	f0 e0       	ldi	r31, 0x00	; 0
 49e:	cb 01       	movw	r24, r22
 4a0:	bf 01       	movw	r22, r30
 4a2:	0e 94 44 04 	call	0x888	; 0x888 <__udivmodhi4>
 4a6:	80 93 85 00 	sts	0x0085, r24
		
		SECOND_TEN = TIME_COUNT % 60 / 10;
 4aa:	ce 01       	movw	r24, r28
 4ac:	bf 01       	movw	r22, r30
 4ae:	0e 94 44 04 	call	0x888	; 0x888 <__udivmodhi4>
 4b2:	60 93 84 00 	sts	0x0084, r22
		
		SECOND_BIT = TIME_COUNT % 60 % 10;
 4b6:	80 93 83 00 	sts	0x0083, r24
		
		if (TIME_COUNT == 3600)
 4ba:	8e e0       	ldi	r24, 0x0E	; 14
 4bc:	20 31       	cpi	r18, 0x10	; 16
 4be:	38 07       	cpc	r19, r24
 4c0:	21 f4       	brne	.+8      	; 0x4ca <__stack+0x6b>
		{
			TIME_COUNT = 0;
 4c2:	10 92 88 00 	sts	0x0088, r1
 4c6:	10 92 87 00 	sts	0x0087, r1
		}
		
		
	}
}
 4ca:	ff 91       	pop	r31
 4cc:	ef 91       	pop	r30
 4ce:	df 91       	pop	r29
 4d0:	cf 91       	pop	r28
 4d2:	bf 91       	pop	r27
 4d4:	af 91       	pop	r26
 4d6:	9f 91       	pop	r25
 4d8:	8f 91       	pop	r24
 4da:	7f 91       	pop	r23
 4dc:	6f 91       	pop	r22
 4de:	5f 91       	pop	r21
 4e0:	4f 91       	pop	r20
 4e2:	3f 91       	pop	r19
 4e4:	2f 91       	pop	r18
 4e6:	0f 90       	pop	r0
 4e8:	0f be       	out	0x3f, r0	; 63
 4ea:	0f 90       	pop	r0
 4ec:	1f 90       	pop	r1
 4ee:	18 95       	reti

000004f0 <__vector_8>:

ISR(TIMER1_OVF_vect)
{
 4f0:	1f 92       	push	r1
 4f2:	0f 92       	push	r0
 4f4:	0f b6       	in	r0, 0x3f	; 63
 4f6:	0f 92       	push	r0
 4f8:	11 24       	eor	r1, r1
 4fa:	2f 93       	push	r18
 4fc:	3f 93       	push	r19
 4fe:	4f 93       	push	r20
 500:	5f 93       	push	r21
 502:	6f 93       	push	r22
 504:	7f 93       	push	r23
 506:	8f 93       	push	r24
 508:	9f 93       	push	r25
 50a:	af 93       	push	r26
 50c:	bf 93       	push	r27
 50e:	ef 93       	push	r30
 510:	ff 93       	push	r31
	TIMER1_NORMAL_PWM_set(0.001);
 512:	6f e6       	ldi	r22, 0x6F	; 111
 514:	72 e1       	ldi	r23, 0x12	; 18
 516:	83 e8       	ldi	r24, 0x83	; 131
 518:	9a e3       	ldi	r25, 0x3A	; 58
 51a:	0e 94 b0 00 	call	0x160	; 0x160 <_Z21TIMER1_NORMAL_PWM_setf>
	
	
	switch (DIRECTION)
 51e:	80 91 82 00 	lds	r24, 0x0082
 522:	81 30       	cpi	r24, 0x01	; 1
 524:	a9 f0       	breq	.+42     	; 0x550 <__vector_8+0x60>
 526:	81 30       	cpi	r24, 0x01	; 1
 528:	28 f0       	brcs	.+10     	; 0x534 <__vector_8+0x44>
 52a:	82 30       	cpi	r24, 0x02	; 2
 52c:	f9 f0       	breq	.+62     	; 0x56c <__vector_8+0x7c>
 52e:	83 30       	cpi	r24, 0x03	; 3
 530:	b9 f5       	brne	.+110    	; 0x5a0 <__vector_8+0xb0>
 532:	2a c0       	rjmp	.+84     	; 0x588 <__vector_8+0x98>
	{
		
	case 0:NIXIE_4BIT_SHOW_L1(MINUTE_TEN,MINUTE_BIT,SECOND_TEN,SECOND_BIT);
 534:	80 91 86 00 	lds	r24, 0x0086
 538:	60 91 85 00 	lds	r22, 0x0085
 53c:	40 91 84 00 	lds	r20, 0x0084
 540:	20 91 83 00 	lds	r18, 0x0083
 544:	0e 94 b5 01 	call	0x36a	; 0x36a <_Z18NIXIE_4BIT_SHOW_L1hhhh>
	
	    DIRECTION = 1;
 548:	81 e0       	ldi	r24, 0x01	; 1
 54a:	80 93 82 00 	sts	0x0082, r24
	
		break;
 54e:	28 c0       	rjmp	.+80     	; 0x5a0 <__vector_8+0xb0>
		
	case 1:NIXIE_4BIT_SHOW_L2(MINUTE_TEN,MINUTE_BIT,SECOND_TEN,SECOND_BIT);
 550:	80 91 86 00 	lds	r24, 0x0086
 554:	60 91 85 00 	lds	r22, 0x0085
 558:	40 91 84 00 	lds	r20, 0x0084
 55c:	20 91 83 00 	lds	r18, 0x0083
 560:	0e 94 cb 01 	call	0x396	; 0x396 <_Z18NIXIE_4BIT_SHOW_L2hhhh>
	
	DIRECTION = 2;
 564:	82 e0       	ldi	r24, 0x02	; 2
 566:	80 93 82 00 	sts	0x0082, r24
	
	break;	
 56a:	1a c0       	rjmp	.+52     	; 0x5a0 <__vector_8+0xb0>
		
		case 2:NIXIE_4BIT_SHOW_L3(MINUTE_TEN,MINUTE_BIT,SECOND_TEN,SECOND_BIT);
 56c:	80 91 86 00 	lds	r24, 0x0086
 570:	60 91 85 00 	lds	r22, 0x0085
 574:	40 91 84 00 	lds	r20, 0x0084
 578:	20 91 83 00 	lds	r18, 0x0083
 57c:	0e 94 e1 01 	call	0x3c2	; 0x3c2 <_Z18NIXIE_4BIT_SHOW_L3hhhh>
		
		DIRECTION = 3;
 580:	83 e0       	ldi	r24, 0x03	; 3
 582:	80 93 82 00 	sts	0x0082, r24
		
		break;
 586:	0c c0       	rjmp	.+24     	; 0x5a0 <__vector_8+0xb0>
			
			case 3:NIXIE_4BIT_SHOW_L4(MINUTE_TEN,MINUTE_BIT,SECOND_TEN,SECOND_BIT);
 588:	80 91 86 00 	lds	r24, 0x0086
 58c:	60 91 85 00 	lds	r22, 0x0085
 590:	40 91 84 00 	lds	r20, 0x0084
 594:	20 91 83 00 	lds	r18, 0x0083
 598:	0e 94 f7 01 	call	0x3ee	; 0x3ee <_Z18NIXIE_4BIT_SHOW_L4hhhh>
			
			DIRECTION = 0;
 59c:	10 92 82 00 	sts	0x0082, r1
				
		
	}
	
	
}
 5a0:	ff 91       	pop	r31
 5a2:	ef 91       	pop	r30
 5a4:	bf 91       	pop	r27
 5a6:	af 91       	pop	r26
 5a8:	9f 91       	pop	r25
 5aa:	8f 91       	pop	r24
 5ac:	7f 91       	pop	r23
 5ae:	6f 91       	pop	r22
 5b0:	5f 91       	pop	r21
 5b2:	4f 91       	pop	r20
 5b4:	3f 91       	pop	r19
 5b6:	2f 91       	pop	r18
 5b8:	0f 90       	pop	r0
 5ba:	0f be       	out	0x3f, r0	; 63
 5bc:	0f 90       	pop	r0
 5be:	1f 90       	pop	r1
 5c0:	18 95       	reti

000005c2 <main>:


int main(void)
{
	TIMER2_NORMAL_PWM_INIT();
 5c2:	0e 94 12 01 	call	0x224	; 0x224 <_Z22TIMER2_NORMAL_PWM_INITv>
	 
	TIMER2_NORMAL_PWM_set(0.01);
 5c6:	6a e0       	ldi	r22, 0x0A	; 10
 5c8:	77 ed       	ldi	r23, 0xD7	; 215
 5ca:	83 e2       	ldi	r24, 0x23	; 35
 5cc:	9c e3       	ldi	r25, 0x3C	; 60
 5ce:	0e 94 1a 01 	call	0x234	; 0x234 <_Z21TIMER2_NORMAL_PWM_setf>
	
	TIMER1_NORMAL_PWM_INIT();
 5d2:	0e 94 a7 00 	call	0x14e	; 0x14e <_Z22TIMER1_NORMAL_PWM_INITv>
	
	TIMER1_NORMAL_PWM_set(0.001);
 5d6:	6f e6       	ldi	r22, 0x6F	; 111
 5d8:	72 e1       	ldi	r23, 0x12	; 18
 5da:	83 e8       	ldi	r24, 0x83	; 131
 5dc:	9a e3       	ldi	r25, 0x3A	; 58
 5de:	0e 94 b0 00 	call	0x160	; 0x160 <_Z21TIMER1_NORMAL_PWM_setf>
	
	NIXIE_4BIT_INIT();
 5e2:	0e 94 5f 01 	call	0x2be	; 0x2be <_Z15NIXIE_4BIT_INITv>
	
	NIXIE_4BIT_SHOW(MINUTE_TEN,MINUTE_BIT,SECOND_TEN,SECOND_BIT);
 5e6:	80 91 86 00 	lds	r24, 0x0086
 5ea:	60 91 85 00 	lds	r22, 0x0085
 5ee:	40 91 84 00 	lds	r20, 0x0084
 5f2:	20 91 83 00 	lds	r18, 0x0083
 5f6:	0e 94 9f 01 	call	0x33e	; 0x33e <_Z15NIXIE_4BIT_SHOWhhhh>
	
	sei();
 5fa:	78 94       	sei
 5fc:	ff cf       	rjmp	.-2      	; 0x5fc <main+0x3a>

000005fe <__subsf3>:
 5fe:	50 58       	subi	r21, 0x80	; 128

00000600 <__addsf3>:
 600:	bb 27       	eor	r27, r27
 602:	aa 27       	eor	r26, r26
 604:	0e d0       	rcall	.+28     	; 0x622 <__addsf3x>
 606:	a3 c0       	rjmp	.+326    	; 0x74e <__fp_round>
 608:	94 d0       	rcall	.+296    	; 0x732 <__fp_pscA>
 60a:	30 f0       	brcs	.+12     	; 0x618 <__addsf3+0x18>
 60c:	99 d0       	rcall	.+306    	; 0x740 <__fp_pscB>
 60e:	20 f0       	brcs	.+8      	; 0x618 <__addsf3+0x18>
 610:	31 f4       	brne	.+12     	; 0x61e <__addsf3+0x1e>
 612:	9f 3f       	cpi	r25, 0xFF	; 255
 614:	11 f4       	brne	.+4      	; 0x61a <__addsf3+0x1a>
 616:	1e f4       	brtc	.+6      	; 0x61e <__addsf3+0x1e>
 618:	89 c0       	rjmp	.+274    	; 0x72c <__fp_nan>
 61a:	0e f4       	brtc	.+2      	; 0x61e <__addsf3+0x1e>
 61c:	e0 95       	com	r30
 61e:	e7 fb       	bst	r30, 7
 620:	7f c0       	rjmp	.+254    	; 0x720 <__fp_inf>

00000622 <__addsf3x>:
 622:	e9 2f       	mov	r30, r25
 624:	a5 d0       	rcall	.+330    	; 0x770 <__fp_split3>
 626:	80 f3       	brcs	.-32     	; 0x608 <__addsf3+0x8>
 628:	ba 17       	cp	r27, r26
 62a:	62 07       	cpc	r22, r18
 62c:	73 07       	cpc	r23, r19
 62e:	84 07       	cpc	r24, r20
 630:	95 07       	cpc	r25, r21
 632:	18 f0       	brcs	.+6      	; 0x63a <__addsf3x+0x18>
 634:	71 f4       	brne	.+28     	; 0x652 <__addsf3x+0x30>
 636:	9e f5       	brtc	.+102    	; 0x69e <__addsf3x+0x7c>
 638:	bd c0       	rjmp	.+378    	; 0x7b4 <__fp_zero>
 63a:	0e f4       	brtc	.+2      	; 0x63e <__addsf3x+0x1c>
 63c:	e0 95       	com	r30
 63e:	0b 2e       	mov	r0, r27
 640:	ba 2f       	mov	r27, r26
 642:	a0 2d       	mov	r26, r0
 644:	0b 01       	movw	r0, r22
 646:	b9 01       	movw	r22, r18
 648:	90 01       	movw	r18, r0
 64a:	0c 01       	movw	r0, r24
 64c:	ca 01       	movw	r24, r20
 64e:	a0 01       	movw	r20, r0
 650:	11 24       	eor	r1, r1
 652:	ff 27       	eor	r31, r31
 654:	59 1b       	sub	r21, r25
 656:	99 f0       	breq	.+38     	; 0x67e <__addsf3x+0x5c>
 658:	59 3f       	cpi	r21, 0xF9	; 249
 65a:	50 f4       	brcc	.+20     	; 0x670 <__addsf3x+0x4e>
 65c:	50 3e       	cpi	r21, 0xE0	; 224
 65e:	68 f1       	brcs	.+90     	; 0x6ba <__addsf3x+0x98>
 660:	1a 16       	cp	r1, r26
 662:	f0 40       	sbci	r31, 0x00	; 0
 664:	a2 2f       	mov	r26, r18
 666:	23 2f       	mov	r18, r19
 668:	34 2f       	mov	r19, r20
 66a:	44 27       	eor	r20, r20
 66c:	58 5f       	subi	r21, 0xF8	; 248
 66e:	f3 cf       	rjmp	.-26     	; 0x656 <__addsf3x+0x34>
 670:	46 95       	lsr	r20
 672:	37 95       	ror	r19
 674:	27 95       	ror	r18
 676:	a7 95       	ror	r26
 678:	f0 40       	sbci	r31, 0x00	; 0
 67a:	53 95       	inc	r21
 67c:	c9 f7       	brne	.-14     	; 0x670 <__addsf3x+0x4e>
 67e:	7e f4       	brtc	.+30     	; 0x69e <__addsf3x+0x7c>
 680:	1f 16       	cp	r1, r31
 682:	ba 0b       	sbc	r27, r26
 684:	62 0b       	sbc	r22, r18
 686:	73 0b       	sbc	r23, r19
 688:	84 0b       	sbc	r24, r20
 68a:	ba f0       	brmi	.+46     	; 0x6ba <__addsf3x+0x98>
 68c:	91 50       	subi	r25, 0x01	; 1
 68e:	a1 f0       	breq	.+40     	; 0x6b8 <__addsf3x+0x96>
 690:	ff 0f       	add	r31, r31
 692:	bb 1f       	adc	r27, r27
 694:	66 1f       	adc	r22, r22
 696:	77 1f       	adc	r23, r23
 698:	88 1f       	adc	r24, r24
 69a:	c2 f7       	brpl	.-16     	; 0x68c <__addsf3x+0x6a>
 69c:	0e c0       	rjmp	.+28     	; 0x6ba <__addsf3x+0x98>
 69e:	ba 0f       	add	r27, r26
 6a0:	62 1f       	adc	r22, r18
 6a2:	73 1f       	adc	r23, r19
 6a4:	84 1f       	adc	r24, r20
 6a6:	48 f4       	brcc	.+18     	; 0x6ba <__addsf3x+0x98>
 6a8:	87 95       	ror	r24
 6aa:	77 95       	ror	r23
 6ac:	67 95       	ror	r22
 6ae:	b7 95       	ror	r27
 6b0:	f7 95       	ror	r31
 6b2:	9e 3f       	cpi	r25, 0xFE	; 254
 6b4:	08 f0       	brcs	.+2      	; 0x6b8 <__addsf3x+0x96>
 6b6:	b3 cf       	rjmp	.-154    	; 0x61e <__addsf3+0x1e>
 6b8:	93 95       	inc	r25
 6ba:	88 0f       	add	r24, r24
 6bc:	08 f0       	brcs	.+2      	; 0x6c0 <__addsf3x+0x9e>
 6be:	99 27       	eor	r25, r25
 6c0:	ee 0f       	add	r30, r30
 6c2:	97 95       	ror	r25
 6c4:	87 95       	ror	r24
 6c6:	08 95       	ret

000006c8 <__fixunssfsi>:
 6c8:	5b d0       	rcall	.+182    	; 0x780 <__fp_splitA>
 6ca:	88 f0       	brcs	.+34     	; 0x6ee <__fixunssfsi+0x26>
 6cc:	9f 57       	subi	r25, 0x7F	; 127
 6ce:	90 f0       	brcs	.+36     	; 0x6f4 <__fixunssfsi+0x2c>
 6d0:	b9 2f       	mov	r27, r25
 6d2:	99 27       	eor	r25, r25
 6d4:	b7 51       	subi	r27, 0x17	; 23
 6d6:	a0 f0       	brcs	.+40     	; 0x700 <__fixunssfsi+0x38>
 6d8:	d1 f0       	breq	.+52     	; 0x70e <__fixunssfsi+0x46>
 6da:	66 0f       	add	r22, r22
 6dc:	77 1f       	adc	r23, r23
 6de:	88 1f       	adc	r24, r24
 6e0:	99 1f       	adc	r25, r25
 6e2:	1a f0       	brmi	.+6      	; 0x6ea <__fixunssfsi+0x22>
 6e4:	ba 95       	dec	r27
 6e6:	c9 f7       	brne	.-14     	; 0x6da <__fixunssfsi+0x12>
 6e8:	12 c0       	rjmp	.+36     	; 0x70e <__fixunssfsi+0x46>
 6ea:	b1 30       	cpi	r27, 0x01	; 1
 6ec:	81 f0       	breq	.+32     	; 0x70e <__fixunssfsi+0x46>
 6ee:	62 d0       	rcall	.+196    	; 0x7b4 <__fp_zero>
 6f0:	b1 e0       	ldi	r27, 0x01	; 1
 6f2:	08 95       	ret
 6f4:	5f c0       	rjmp	.+190    	; 0x7b4 <__fp_zero>
 6f6:	67 2f       	mov	r22, r23
 6f8:	78 2f       	mov	r23, r24
 6fa:	88 27       	eor	r24, r24
 6fc:	b8 5f       	subi	r27, 0xF8	; 248
 6fe:	39 f0       	breq	.+14     	; 0x70e <__fixunssfsi+0x46>
 700:	b9 3f       	cpi	r27, 0xF9	; 249
 702:	cc f3       	brlt	.-14     	; 0x6f6 <__fixunssfsi+0x2e>
 704:	86 95       	lsr	r24
 706:	77 95       	ror	r23
 708:	67 95       	ror	r22
 70a:	b3 95       	inc	r27
 70c:	d9 f7       	brne	.-10     	; 0x704 <__fixunssfsi+0x3c>
 70e:	3e f4       	brtc	.+14     	; 0x71e <__fixunssfsi+0x56>
 710:	90 95       	com	r25
 712:	80 95       	com	r24
 714:	70 95       	com	r23
 716:	61 95       	neg	r22
 718:	7f 4f       	sbci	r23, 0xFF	; 255
 71a:	8f 4f       	sbci	r24, 0xFF	; 255
 71c:	9f 4f       	sbci	r25, 0xFF	; 255
 71e:	08 95       	ret

00000720 <__fp_inf>:
 720:	97 f9       	bld	r25, 7
 722:	9f 67       	ori	r25, 0x7F	; 127
 724:	80 e8       	ldi	r24, 0x80	; 128
 726:	70 e0       	ldi	r23, 0x00	; 0
 728:	60 e0       	ldi	r22, 0x00	; 0
 72a:	08 95       	ret

0000072c <__fp_nan>:
 72c:	9f ef       	ldi	r25, 0xFF	; 255
 72e:	80 ec       	ldi	r24, 0xC0	; 192
 730:	08 95       	ret

00000732 <__fp_pscA>:
 732:	00 24       	eor	r0, r0
 734:	0a 94       	dec	r0
 736:	16 16       	cp	r1, r22
 738:	17 06       	cpc	r1, r23
 73a:	18 06       	cpc	r1, r24
 73c:	09 06       	cpc	r0, r25
 73e:	08 95       	ret

00000740 <__fp_pscB>:
 740:	00 24       	eor	r0, r0
 742:	0a 94       	dec	r0
 744:	12 16       	cp	r1, r18
 746:	13 06       	cpc	r1, r19
 748:	14 06       	cpc	r1, r20
 74a:	05 06       	cpc	r0, r21
 74c:	08 95       	ret

0000074e <__fp_round>:
 74e:	09 2e       	mov	r0, r25
 750:	03 94       	inc	r0
 752:	00 0c       	add	r0, r0
 754:	11 f4       	brne	.+4      	; 0x75a <__fp_round+0xc>
 756:	88 23       	and	r24, r24
 758:	52 f0       	brmi	.+20     	; 0x76e <__fp_round+0x20>
 75a:	bb 0f       	add	r27, r27
 75c:	40 f4       	brcc	.+16     	; 0x76e <__fp_round+0x20>
 75e:	bf 2b       	or	r27, r31
 760:	11 f4       	brne	.+4      	; 0x766 <__fp_round+0x18>
 762:	60 ff       	sbrs	r22, 0
 764:	04 c0       	rjmp	.+8      	; 0x76e <__fp_round+0x20>
 766:	6f 5f       	subi	r22, 0xFF	; 255
 768:	7f 4f       	sbci	r23, 0xFF	; 255
 76a:	8f 4f       	sbci	r24, 0xFF	; 255
 76c:	9f 4f       	sbci	r25, 0xFF	; 255
 76e:	08 95       	ret

00000770 <__fp_split3>:
 770:	57 fd       	sbrc	r21, 7
 772:	90 58       	subi	r25, 0x80	; 128
 774:	44 0f       	add	r20, r20
 776:	55 1f       	adc	r21, r21
 778:	59 f0       	breq	.+22     	; 0x790 <__fp_splitA+0x10>
 77a:	5f 3f       	cpi	r21, 0xFF	; 255
 77c:	71 f0       	breq	.+28     	; 0x79a <__fp_splitA+0x1a>
 77e:	47 95       	ror	r20

00000780 <__fp_splitA>:
 780:	88 0f       	add	r24, r24
 782:	97 fb       	bst	r25, 7
 784:	99 1f       	adc	r25, r25
 786:	61 f0       	breq	.+24     	; 0x7a0 <__fp_splitA+0x20>
 788:	9f 3f       	cpi	r25, 0xFF	; 255
 78a:	79 f0       	breq	.+30     	; 0x7aa <__fp_splitA+0x2a>
 78c:	87 95       	ror	r24
 78e:	08 95       	ret
 790:	12 16       	cp	r1, r18
 792:	13 06       	cpc	r1, r19
 794:	14 06       	cpc	r1, r20
 796:	55 1f       	adc	r21, r21
 798:	f2 cf       	rjmp	.-28     	; 0x77e <__fp_split3+0xe>
 79a:	46 95       	lsr	r20
 79c:	f1 df       	rcall	.-30     	; 0x780 <__fp_splitA>
 79e:	08 c0       	rjmp	.+16     	; 0x7b0 <__fp_splitA+0x30>
 7a0:	16 16       	cp	r1, r22
 7a2:	17 06       	cpc	r1, r23
 7a4:	18 06       	cpc	r1, r24
 7a6:	99 1f       	adc	r25, r25
 7a8:	f1 cf       	rjmp	.-30     	; 0x78c <__fp_splitA+0xc>
 7aa:	86 95       	lsr	r24
 7ac:	71 05       	cpc	r23, r1
 7ae:	61 05       	cpc	r22, r1
 7b0:	08 94       	sec
 7b2:	08 95       	ret

000007b4 <__fp_zero>:
 7b4:	e8 94       	clt

000007b6 <__fp_szero>:
 7b6:	bb 27       	eor	r27, r27
 7b8:	66 27       	eor	r22, r22
 7ba:	77 27       	eor	r23, r23
 7bc:	cb 01       	movw	r24, r22
 7be:	97 f9       	bld	r25, 7
 7c0:	08 95       	ret

000007c2 <__mulsf3>:
 7c2:	0b d0       	rcall	.+22     	; 0x7da <__mulsf3x>
 7c4:	c4 cf       	rjmp	.-120    	; 0x74e <__fp_round>
 7c6:	b5 df       	rcall	.-150    	; 0x732 <__fp_pscA>
 7c8:	28 f0       	brcs	.+10     	; 0x7d4 <__mulsf3+0x12>
 7ca:	ba df       	rcall	.-140    	; 0x740 <__fp_pscB>
 7cc:	18 f0       	brcs	.+6      	; 0x7d4 <__mulsf3+0x12>
 7ce:	95 23       	and	r25, r21
 7d0:	09 f0       	breq	.+2      	; 0x7d4 <__mulsf3+0x12>
 7d2:	a6 cf       	rjmp	.-180    	; 0x720 <__fp_inf>
 7d4:	ab cf       	rjmp	.-170    	; 0x72c <__fp_nan>
 7d6:	11 24       	eor	r1, r1
 7d8:	ee cf       	rjmp	.-36     	; 0x7b6 <__fp_szero>

000007da <__mulsf3x>:
 7da:	ca df       	rcall	.-108    	; 0x770 <__fp_split3>
 7dc:	a0 f3       	brcs	.-24     	; 0x7c6 <__mulsf3+0x4>

000007de <__mulsf3_pse>:
 7de:	95 9f       	mul	r25, r21
 7e0:	d1 f3       	breq	.-12     	; 0x7d6 <__mulsf3+0x14>
 7e2:	95 0f       	add	r25, r21
 7e4:	50 e0       	ldi	r21, 0x00	; 0
 7e6:	55 1f       	adc	r21, r21
 7e8:	62 9f       	mul	r22, r18
 7ea:	f0 01       	movw	r30, r0
 7ec:	72 9f       	mul	r23, r18
 7ee:	bb 27       	eor	r27, r27
 7f0:	f0 0d       	add	r31, r0
 7f2:	b1 1d       	adc	r27, r1
 7f4:	63 9f       	mul	r22, r19
 7f6:	aa 27       	eor	r26, r26
 7f8:	f0 0d       	add	r31, r0
 7fa:	b1 1d       	adc	r27, r1
 7fc:	aa 1f       	adc	r26, r26
 7fe:	64 9f       	mul	r22, r20
 800:	66 27       	eor	r22, r22
 802:	b0 0d       	add	r27, r0
 804:	a1 1d       	adc	r26, r1
 806:	66 1f       	adc	r22, r22
 808:	82 9f       	mul	r24, r18
 80a:	22 27       	eor	r18, r18
 80c:	b0 0d       	add	r27, r0
 80e:	a1 1d       	adc	r26, r1
 810:	62 1f       	adc	r22, r18
 812:	73 9f       	mul	r23, r19
 814:	b0 0d       	add	r27, r0
 816:	a1 1d       	adc	r26, r1
 818:	62 1f       	adc	r22, r18
 81a:	83 9f       	mul	r24, r19
 81c:	a0 0d       	add	r26, r0
 81e:	61 1d       	adc	r22, r1
 820:	22 1f       	adc	r18, r18
 822:	74 9f       	mul	r23, r20
 824:	33 27       	eor	r19, r19
 826:	a0 0d       	add	r26, r0
 828:	61 1d       	adc	r22, r1
 82a:	23 1f       	adc	r18, r19
 82c:	84 9f       	mul	r24, r20
 82e:	60 0d       	add	r22, r0
 830:	21 1d       	adc	r18, r1
 832:	82 2f       	mov	r24, r18
 834:	76 2f       	mov	r23, r22
 836:	6a 2f       	mov	r22, r26
 838:	11 24       	eor	r1, r1
 83a:	9f 57       	subi	r25, 0x7F	; 127
 83c:	50 40       	sbci	r21, 0x00	; 0
 83e:	8a f0       	brmi	.+34     	; 0x862 <__mulsf3_pse+0x84>
 840:	e1 f0       	breq	.+56     	; 0x87a <__mulsf3_pse+0x9c>
 842:	88 23       	and	r24, r24
 844:	4a f0       	brmi	.+18     	; 0x858 <__mulsf3_pse+0x7a>
 846:	ee 0f       	add	r30, r30
 848:	ff 1f       	adc	r31, r31
 84a:	bb 1f       	adc	r27, r27
 84c:	66 1f       	adc	r22, r22
 84e:	77 1f       	adc	r23, r23
 850:	88 1f       	adc	r24, r24
 852:	91 50       	subi	r25, 0x01	; 1
 854:	50 40       	sbci	r21, 0x00	; 0
 856:	a9 f7       	brne	.-22     	; 0x842 <__mulsf3_pse+0x64>
 858:	9e 3f       	cpi	r25, 0xFE	; 254
 85a:	51 05       	cpc	r21, r1
 85c:	70 f0       	brcs	.+28     	; 0x87a <__mulsf3_pse+0x9c>
 85e:	60 cf       	rjmp	.-320    	; 0x720 <__fp_inf>
 860:	aa cf       	rjmp	.-172    	; 0x7b6 <__fp_szero>
 862:	5f 3f       	cpi	r21, 0xFF	; 255
 864:	ec f3       	brlt	.-6      	; 0x860 <__mulsf3_pse+0x82>
 866:	98 3e       	cpi	r25, 0xE8	; 232
 868:	dc f3       	brlt	.-10     	; 0x860 <__mulsf3_pse+0x82>
 86a:	86 95       	lsr	r24
 86c:	77 95       	ror	r23
 86e:	67 95       	ror	r22
 870:	b7 95       	ror	r27
 872:	f7 95       	ror	r31
 874:	e7 95       	ror	r30
 876:	9f 5f       	subi	r25, 0xFF	; 255
 878:	c1 f7       	brne	.-16     	; 0x86a <__mulsf3_pse+0x8c>
 87a:	fe 2b       	or	r31, r30
 87c:	88 0f       	add	r24, r24
 87e:	91 1d       	adc	r25, r1
 880:	96 95       	lsr	r25
 882:	87 95       	ror	r24
 884:	97 f9       	bld	r25, 7
 886:	08 95       	ret

00000888 <__udivmodhi4>:
 888:	aa 1b       	sub	r26, r26
 88a:	bb 1b       	sub	r27, r27
 88c:	51 e1       	ldi	r21, 0x11	; 17
 88e:	07 c0       	rjmp	.+14     	; 0x89e <__udivmodhi4_ep>

00000890 <__udivmodhi4_loop>:
 890:	aa 1f       	adc	r26, r26
 892:	bb 1f       	adc	r27, r27
 894:	a6 17       	cp	r26, r22
 896:	b7 07       	cpc	r27, r23
 898:	10 f0       	brcs	.+4      	; 0x89e <__udivmodhi4_ep>
 89a:	a6 1b       	sub	r26, r22
 89c:	b7 0b       	sbc	r27, r23

0000089e <__udivmodhi4_ep>:
 89e:	88 1f       	adc	r24, r24
 8a0:	99 1f       	adc	r25, r25
 8a2:	5a 95       	dec	r21
 8a4:	a9 f7       	brne	.-22     	; 0x890 <__udivmodhi4_loop>
 8a6:	80 95       	com	r24
 8a8:	90 95       	com	r25
 8aa:	bc 01       	movw	r22, r24
 8ac:	cd 01       	movw	r24, r26
 8ae:	08 95       	ret

000008b0 <_exit>:
 8b0:	f8 94       	cli

000008b2 <__stop_program>:
 8b2:	ff cf       	rjmp	.-2      	; 0x8b2 <__stop_program>
