{"NOM": {"NO_PREPOSITION": ["Синтезированная подсхема ( структурное описание ) была сохранена в Leonardo на языке VHDL . [Sing]", "Функцию сложения чисел выполняет подсхема adder 2 , функцию умножения -- подсхема mult 2 , управление подачей выходных сигналов -- подсхема YY MUX ( выходные мультиплексоры ). VHDL - описания данных подсхем приведены в Приложении . [Plur]", "Функцию сложения чисел выполняет подсхема adder 2 , функцию умножения -- подсхема mult 2 , управление подачей выходных сигналов -- подсхема YY MUX ( выходные мультиплексоры ). VHDL - описания данных подсхем приведены в Приложении . [Plur]"]}, "ACC": {"NO_PREPOSITION": []}, "GEN": {"NO_PREPOSITION": ["RTL - описание подсхемы VLSI 1 будет исходным для синтеза схемы из примитивов БМК . [Sing]", "VHDL - описания подсхем mult 2 , adder 2 , YY MUX [Sing]", "VHDL - описание схемы VLSI 1 D с использованием подсхемы VLSI 1 F имеет вид ; [Sing]", "Например , RTL - описание подсхемы addl ( одноразрядного полусумматора ) выглядит следующим образом ( сравните его с приведённым в Приложении ): [Sing]", "Иерархия описания комбинационного блока сохранилась , однако листовые описания подсхем add 1 , add 2 изменились и представляются на уровне двухвходовых логических элементов и инверторов . [Sing]", "В результате синтеза в целевой библиотеке БМК RTL - описания подсхемы VLSI 1 было получено структурное описание логической схемы из примитивов БМК . [Sing]"]}, "LOC": {"в/во": ["Заметим , что порты в подсхеме VLSI 1 F описаны другими типами данных . [Sing]"], "NO_PREPOSITION": []}, "DAT": {"NO_PREPOSITION": []}, "INS": {"NO_PREPOSITION": []}}