### Verilog HDL

1. **基本介绍**

```
HDL：硬件描述语言	Verilog：硬件描述语言的名字
主要功能：
	1.包含基本逻辑门(and,or,nand)
	2.两种基本数据类型(线网和寄存器)，线网表示构件间的物理连线，寄存器表示抽象的数据存储元件。
	3.采用三种方式对设计建模。行为描述方式——使用过程化建模；数据流方式——使用连续赋值语句方式建模；结构化方式——使用基本逻辑门和自定义模块实例化建模。
----------------------------------------
和VHDL区别：
	1.相同点：都是用于逻辑设计的硬件描述语言，能够形式化地抽象表示电路的行为和结构。
	2.不同点：Verilog HDL和C语言很像，相对更灵活，而VHDL更加严谨；在底层门级开关电路描述方面，Verilog HDL更擅长；在上层系统级抽象描述方面，VHDL更擅长
```

2. **词法标记**

```verilog
1.标识符(对大小写敏感)：包括0~9、26英文字母、_以及$,以字母或_开头。
----------------------------------------
2.扩展标识符：\开头，空白符结束。
----------------------------------------
3.空白符：空格+制表符\t+换行符\n+回车符
----------------------------------------
4.注释：和C语言一样
----------------------------------------
5.值集：对应1bit的取值范围，包括：0(低电平)、1(高电平)、x(未知逻辑值)、z(高阻状态)。
----------------------------------------
6.数：
	1.整型数。格式：占用的bit数+'+基数+值。	  Eg:4'b1010——4位二进制数1010
	  Eg:3'D3——3位十进制数3
	  Eg:4'B11zx——4位二进制数11zx
	  Eg:6'b1z——6位二进制数00001z
	  注：若省去占用的bit，会给出默认位宽(32)          －只能出现在最前面
	  注：空格不能在'和基数之间
	2.浮点数。小数表示法、指数表示法。
	  Eg:1.2——小数表示法
	  Eg:1.2E3——指数表示法
----------------------------------------
7.字符串：每个字符由8bit表示,包含在""内。
----------------------------------------
8.系统函数：以$开头。Eg:$display	打印
```

3. **代码的基本结构**

```verilog
module 模块名(		  //模块接口定义
	input I_a,		//输入
    input I_b,
    output O_sum,	//输出
    output O_count
);
    
assign O_sum = I_a^I_b;	//连续赋值方式
assign O_count = I_a&I_b;
    
endmodule
```

4. **数据对象**

```verilog
1.线网型：类似于电路板上的导线。主要包括wire(普通连线)、tri(三态门的wire线)等。
定义格式：线网类型+[signed](可选)+[vectored|scalared](可选)+对象列表
其中：
	[signed](可选):有符号数据对象
	[vectored|scalared](可选):矢量或标量
使用：
Eg:wire cout	  //1位的wire类型对象
Eg:wire[7:0] data //8位的wire类型对象
Eg:wire vectored[7:0] bus//vectored类型的8位wire
注：线网型数据对象的写操作只能在assign连续赋值语句中使用。
    vectored和scalared的区别：scalared的数据对象不能进行某一位的读/写操作。
    Eg:wire vectored[7:0]data;
       assign a = data[0];
       assign b = data[5:3];
	Eg:wire scalared[7:0]data;
       assign b = data[5:3];
----------------------------------------
2.寄存器型：最常用的数据对象之一。
定义格式：reg+[signed](可选)+[vectored|scalared](可选)+对象列表
使用方法和线网型非常类似。
Eg:reg scalared[7:0] data
   data[1]=1'b1//写操作
注：assign连续赋值语句中不能使用寄存器型对象。
----------------------------------------
3.存储器型：寄存器的组合，大小由宽度和深度决定。
定义格式：reg[m1:l1]memory[m2:l2]
其中：
    [m1:l1]:memory的宽度
    [m2:l2]:memory的深度
Eg:reg[7:0]memory[63:0]//宽度8位，深度64位
    memory[0]=8'h12
----------------------------------------
4.整型：默认32位
定义格式：integer+变量名
Eg:integer data
Eg:integer idata[7:0]//整型对象数组 
   idata[1]=1'b0
----------------------------------------
5.时间型：一般不少于64位
定义格式：time+变量名
Eg:time data
Eg:time idata[7:0]//时间型对象数组
----------------------------------------
6.实型：默认值为0，x与z看成0处理
定义格式：real+变量名
Eg:real data=1.2
----------------------------------------
7.参数：用来定义常量
定义格式：parameter 变量名=值
Eg:parameter HIGH=1
类别：普通参数(可重新赋值)和局部参数(不可改变)
Eg:localparam real PI=3.14
----------------------------------------
8.字符串型：每个字符由8bit表示,包含在""内。
```

5. **特殊操作符**

```verilog
1.赋值：=或<=
其中：
	=用在连续赋值assign和阻塞进程块赋值中
    <=用在非阻塞进程块赋值中
Eg:assign data = ~I_data
Eg:always@(data_A,data_B)
   begin
       data = data_A&data_B;
   end
Eg:always@(posedge clk)
   begin
       q<=d;
   end
----------------------------------------
2.逻辑运算符
操作数是多位时，只要有1位是1，则为真
Eg:r = 4'b1010	//r为真
操作数含有z或x，不能确定结果的情况下返回未知值x
Eg:r = 1'b0x0z
   r&&1'b1		//返回1'bx
----------------------------------------
3.关系运算符

```

