# fifo
Реализованый в ходе выполения лабораторной работы модуль записывает и читает данные в памяти, запись происходит через такт после установления сигнала wrreq_i, если запись происходила в пустую очередь то сигнал empty_o изменится через 2 такта после установления сигнала записи. На шине q_o всегда присутствуют данные соответствующие началу очереди.