$comment
	File created using the following command:
		vcd file mips.msim.vcd -direction
$end
$date
	Thu Oct 25 18:41:33 2018
$end
$version
	ModelSim Version 10.5b
$end
$timescale
	1ps
$end

$scope module mips_vhd_vec_tst $end
$var wire 1 ! clk $end
$var wire 1 " otR1 [31] $end
$var wire 1 # otR1 [30] $end
$var wire 1 $ otR1 [29] $end
$var wire 1 % otR1 [28] $end
$var wire 1 & otR1 [27] $end
$var wire 1 ' otR1 [26] $end
$var wire 1 ( otR1 [25] $end
$var wire 1 ) otR1 [24] $end
$var wire 1 * otR1 [23] $end
$var wire 1 + otR1 [22] $end
$var wire 1 , otR1 [21] $end
$var wire 1 - otR1 [20] $end
$var wire 1 . otR1 [19] $end
$var wire 1 / otR1 [18] $end
$var wire 1 0 otR1 [17] $end
$var wire 1 1 otR1 [16] $end
$var wire 1 2 otR1 [15] $end
$var wire 1 3 otR1 [14] $end
$var wire 1 4 otR1 [13] $end
$var wire 1 5 otR1 [12] $end
$var wire 1 6 otR1 [11] $end
$var wire 1 7 otR1 [10] $end
$var wire 1 8 otR1 [9] $end
$var wire 1 9 otR1 [8] $end
$var wire 1 : otR1 [7] $end
$var wire 1 ; otR1 [6] $end
$var wire 1 < otR1 [5] $end
$var wire 1 = otR1 [4] $end
$var wire 1 > otR1 [3] $end
$var wire 1 ? otR1 [2] $end
$var wire 1 @ otR1 [1] $end
$var wire 1 A otR1 [0] $end
$var wire 1 B otR2 [31] $end
$var wire 1 C otR2 [30] $end
$var wire 1 D otR2 [29] $end
$var wire 1 E otR2 [28] $end
$var wire 1 F otR2 [27] $end
$var wire 1 G otR2 [26] $end
$var wire 1 H otR2 [25] $end
$var wire 1 I otR2 [24] $end
$var wire 1 J otR2 [23] $end
$var wire 1 K otR2 [22] $end
$var wire 1 L otR2 [21] $end
$var wire 1 M otR2 [20] $end
$var wire 1 N otR2 [19] $end
$var wire 1 O otR2 [18] $end
$var wire 1 P otR2 [17] $end
$var wire 1 Q otR2 [16] $end
$var wire 1 R otR2 [15] $end
$var wire 1 S otR2 [14] $end
$var wire 1 T otR2 [13] $end
$var wire 1 U otR2 [12] $end
$var wire 1 V otR2 [11] $end
$var wire 1 W otR2 [10] $end
$var wire 1 X otR2 [9] $end
$var wire 1 Y otR2 [8] $end
$var wire 1 Z otR2 [7] $end
$var wire 1 [ otR2 [6] $end
$var wire 1 \ otR2 [5] $end
$var wire 1 ] otR2 [4] $end
$var wire 1 ^ otR2 [3] $end
$var wire 1 _ otR2 [2] $end
$var wire 1 ` otR2 [1] $end
$var wire 1 a otR2 [0] $end
$var wire 1 b otR3 [31] $end
$var wire 1 c otR3 [30] $end
$var wire 1 d otR3 [29] $end
$var wire 1 e otR3 [28] $end
$var wire 1 f otR3 [27] $end
$var wire 1 g otR3 [26] $end
$var wire 1 h otR3 [25] $end
$var wire 1 i otR3 [24] $end
$var wire 1 j otR3 [23] $end
$var wire 1 k otR3 [22] $end
$var wire 1 l otR3 [21] $end
$var wire 1 m otR3 [20] $end
$var wire 1 n otR3 [19] $end
$var wire 1 o otR3 [18] $end
$var wire 1 p otR3 [17] $end
$var wire 1 q otR3 [16] $end
$var wire 1 r otR3 [15] $end
$var wire 1 s otR3 [14] $end
$var wire 1 t otR3 [13] $end
$var wire 1 u otR3 [12] $end
$var wire 1 v otR3 [11] $end
$var wire 1 w otR3 [10] $end
$var wire 1 x otR3 [9] $end
$var wire 1 y otR3 [8] $end
$var wire 1 z otR3 [7] $end
$var wire 1 { otR3 [6] $end
$var wire 1 | otR3 [5] $end
$var wire 1 } otR3 [4] $end
$var wire 1 ~ otR3 [3] $end
$var wire 1 !! otR3 [2] $end
$var wire 1 "! otR3 [1] $end
$var wire 1 #! otR3 [0] $end
$var wire 1 $! otR4 [31] $end
$var wire 1 %! otR4 [30] $end
$var wire 1 &! otR4 [29] $end
$var wire 1 '! otR4 [28] $end
$var wire 1 (! otR4 [27] $end
$var wire 1 )! otR4 [26] $end
$var wire 1 *! otR4 [25] $end
$var wire 1 +! otR4 [24] $end
$var wire 1 ,! otR4 [23] $end
$var wire 1 -! otR4 [22] $end
$var wire 1 .! otR4 [21] $end
$var wire 1 /! otR4 [20] $end
$var wire 1 0! otR4 [19] $end
$var wire 1 1! otR4 [18] $end
$var wire 1 2! otR4 [17] $end
$var wire 1 3! otR4 [16] $end
$var wire 1 4! otR4 [15] $end
$var wire 1 5! otR4 [14] $end
$var wire 1 6! otR4 [13] $end
$var wire 1 7! otR4 [12] $end
$var wire 1 8! otR4 [11] $end
$var wire 1 9! otR4 [10] $end
$var wire 1 :! otR4 [9] $end
$var wire 1 ;! otR4 [8] $end
$var wire 1 <! otR4 [7] $end
$var wire 1 =! otR4 [6] $end
$var wire 1 >! otR4 [5] $end
$var wire 1 ?! otR4 [4] $end
$var wire 1 @! otR4 [3] $end
$var wire 1 A! otR4 [2] $end
$var wire 1 B! otR4 [1] $end
$var wire 1 C! otR4 [0] $end
$var wire 1 D! otR5 [31] $end
$var wire 1 E! otR5 [30] $end
$var wire 1 F! otR5 [29] $end
$var wire 1 G! otR5 [28] $end
$var wire 1 H! otR5 [27] $end
$var wire 1 I! otR5 [26] $end
$var wire 1 J! otR5 [25] $end
$var wire 1 K! otR5 [24] $end
$var wire 1 L! otR5 [23] $end
$var wire 1 M! otR5 [22] $end
$var wire 1 N! otR5 [21] $end
$var wire 1 O! otR5 [20] $end
$var wire 1 P! otR5 [19] $end
$var wire 1 Q! otR5 [18] $end
$var wire 1 R! otR5 [17] $end
$var wire 1 S! otR5 [16] $end
$var wire 1 T! otR5 [15] $end
$var wire 1 U! otR5 [14] $end
$var wire 1 V! otR5 [13] $end
$var wire 1 W! otR5 [12] $end
$var wire 1 X! otR5 [11] $end
$var wire 1 Y! otR5 [10] $end
$var wire 1 Z! otR5 [9] $end
$var wire 1 [! otR5 [8] $end
$var wire 1 \! otR5 [7] $end
$var wire 1 ]! otR5 [6] $end
$var wire 1 ^! otR5 [5] $end
$var wire 1 _! otR5 [4] $end
$var wire 1 `! otR5 [3] $end
$var wire 1 a! otR5 [2] $end
$var wire 1 b! otR5 [1] $end
$var wire 1 c! otR5 [0] $end
$var wire 1 d! otR6 [31] $end
$var wire 1 e! otR6 [30] $end
$var wire 1 f! otR6 [29] $end
$var wire 1 g! otR6 [28] $end
$var wire 1 h! otR6 [27] $end
$var wire 1 i! otR6 [26] $end
$var wire 1 j! otR6 [25] $end
$var wire 1 k! otR6 [24] $end
$var wire 1 l! otR6 [23] $end
$var wire 1 m! otR6 [22] $end
$var wire 1 n! otR6 [21] $end
$var wire 1 o! otR6 [20] $end
$var wire 1 p! otR6 [19] $end
$var wire 1 q! otR6 [18] $end
$var wire 1 r! otR6 [17] $end
$var wire 1 s! otR6 [16] $end
$var wire 1 t! otR6 [15] $end
$var wire 1 u! otR6 [14] $end
$var wire 1 v! otR6 [13] $end
$var wire 1 w! otR6 [12] $end
$var wire 1 x! otR6 [11] $end
$var wire 1 y! otR6 [10] $end
$var wire 1 z! otR6 [9] $end
$var wire 1 {! otR6 [8] $end
$var wire 1 |! otR6 [7] $end
$var wire 1 }! otR6 [6] $end
$var wire 1 ~! otR6 [5] $end
$var wire 1 !" otR6 [4] $end
$var wire 1 "" otR6 [3] $end
$var wire 1 #" otR6 [2] $end
$var wire 1 $" otR6 [1] $end
$var wire 1 %" otR6 [0] $end
$var wire 1 &" otR7 [31] $end
$var wire 1 '" otR7 [30] $end
$var wire 1 (" otR7 [29] $end
$var wire 1 )" otR7 [28] $end
$var wire 1 *" otR7 [27] $end
$var wire 1 +" otR7 [26] $end
$var wire 1 ," otR7 [25] $end
$var wire 1 -" otR7 [24] $end
$var wire 1 ." otR7 [23] $end
$var wire 1 /" otR7 [22] $end
$var wire 1 0" otR7 [21] $end
$var wire 1 1" otR7 [20] $end
$var wire 1 2" otR7 [19] $end
$var wire 1 3" otR7 [18] $end
$var wire 1 4" otR7 [17] $end
$var wire 1 5" otR7 [16] $end
$var wire 1 6" otR7 [15] $end
$var wire 1 7" otR7 [14] $end
$var wire 1 8" otR7 [13] $end
$var wire 1 9" otR7 [12] $end
$var wire 1 :" otR7 [11] $end
$var wire 1 ;" otR7 [10] $end
$var wire 1 <" otR7 [9] $end
$var wire 1 =" otR7 [8] $end
$var wire 1 >" otR7 [7] $end
$var wire 1 ?" otR7 [6] $end
$var wire 1 @" otR7 [5] $end
$var wire 1 A" otR7 [4] $end
$var wire 1 B" otR7 [3] $end
$var wire 1 C" otR7 [2] $end
$var wire 1 D" otR7 [1] $end
$var wire 1 E" otR7 [0] $end

$scope module i1 $end
$var wire 1 F" gnd $end
$var wire 1 G" vcc $end
$var wire 1 H" unknown $end
$var wire 1 I" devoe $end
$var wire 1 J" devclrn $end
$var wire 1 K" devpor $end
$var wire 1 L" ww_devoe $end
$var wire 1 M" ww_devclrn $end
$var wire 1 N" ww_devpor $end
$var wire 1 O" ww_clk $end
$var wire 1 P" ww_otR1 [31] $end
$var wire 1 Q" ww_otR1 [30] $end
$var wire 1 R" ww_otR1 [29] $end
$var wire 1 S" ww_otR1 [28] $end
$var wire 1 T" ww_otR1 [27] $end
$var wire 1 U" ww_otR1 [26] $end
$var wire 1 V" ww_otR1 [25] $end
$var wire 1 W" ww_otR1 [24] $end
$var wire 1 X" ww_otR1 [23] $end
$var wire 1 Y" ww_otR1 [22] $end
$var wire 1 Z" ww_otR1 [21] $end
$var wire 1 [" ww_otR1 [20] $end
$var wire 1 \" ww_otR1 [19] $end
$var wire 1 ]" ww_otR1 [18] $end
$var wire 1 ^" ww_otR1 [17] $end
$var wire 1 _" ww_otR1 [16] $end
$var wire 1 `" ww_otR1 [15] $end
$var wire 1 a" ww_otR1 [14] $end
$var wire 1 b" ww_otR1 [13] $end
$var wire 1 c" ww_otR1 [12] $end
$var wire 1 d" ww_otR1 [11] $end
$var wire 1 e" ww_otR1 [10] $end
$var wire 1 f" ww_otR1 [9] $end
$var wire 1 g" ww_otR1 [8] $end
$var wire 1 h" ww_otR1 [7] $end
$var wire 1 i" ww_otR1 [6] $end
$var wire 1 j" ww_otR1 [5] $end
$var wire 1 k" ww_otR1 [4] $end
$var wire 1 l" ww_otR1 [3] $end
$var wire 1 m" ww_otR1 [2] $end
$var wire 1 n" ww_otR1 [1] $end
$var wire 1 o" ww_otR1 [0] $end
$var wire 1 p" ww_otR2 [31] $end
$var wire 1 q" ww_otR2 [30] $end
$var wire 1 r" ww_otR2 [29] $end
$var wire 1 s" ww_otR2 [28] $end
$var wire 1 t" ww_otR2 [27] $end
$var wire 1 u" ww_otR2 [26] $end
$var wire 1 v" ww_otR2 [25] $end
$var wire 1 w" ww_otR2 [24] $end
$var wire 1 x" ww_otR2 [23] $end
$var wire 1 y" ww_otR2 [22] $end
$var wire 1 z" ww_otR2 [21] $end
$var wire 1 {" ww_otR2 [20] $end
$var wire 1 |" ww_otR2 [19] $end
$var wire 1 }" ww_otR2 [18] $end
$var wire 1 ~" ww_otR2 [17] $end
$var wire 1 !# ww_otR2 [16] $end
$var wire 1 "# ww_otR2 [15] $end
$var wire 1 ## ww_otR2 [14] $end
$var wire 1 $# ww_otR2 [13] $end
$var wire 1 %# ww_otR2 [12] $end
$var wire 1 &# ww_otR2 [11] $end
$var wire 1 '# ww_otR2 [10] $end
$var wire 1 (# ww_otR2 [9] $end
$var wire 1 )# ww_otR2 [8] $end
$var wire 1 *# ww_otR2 [7] $end
$var wire 1 +# ww_otR2 [6] $end
$var wire 1 ,# ww_otR2 [5] $end
$var wire 1 -# ww_otR2 [4] $end
$var wire 1 .# ww_otR2 [3] $end
$var wire 1 /# ww_otR2 [2] $end
$var wire 1 0# ww_otR2 [1] $end
$var wire 1 1# ww_otR2 [0] $end
$var wire 1 2# ww_otR3 [31] $end
$var wire 1 3# ww_otR3 [30] $end
$var wire 1 4# ww_otR3 [29] $end
$var wire 1 5# ww_otR3 [28] $end
$var wire 1 6# ww_otR3 [27] $end
$var wire 1 7# ww_otR3 [26] $end
$var wire 1 8# ww_otR3 [25] $end
$var wire 1 9# ww_otR3 [24] $end
$var wire 1 :# ww_otR3 [23] $end
$var wire 1 ;# ww_otR3 [22] $end
$var wire 1 <# ww_otR3 [21] $end
$var wire 1 =# ww_otR3 [20] $end
$var wire 1 ># ww_otR3 [19] $end
$var wire 1 ?# ww_otR3 [18] $end
$var wire 1 @# ww_otR3 [17] $end
$var wire 1 A# ww_otR3 [16] $end
$var wire 1 B# ww_otR3 [15] $end
$var wire 1 C# ww_otR3 [14] $end
$var wire 1 D# ww_otR3 [13] $end
$var wire 1 E# ww_otR3 [12] $end
$var wire 1 F# ww_otR3 [11] $end
$var wire 1 G# ww_otR3 [10] $end
$var wire 1 H# ww_otR3 [9] $end
$var wire 1 I# ww_otR3 [8] $end
$var wire 1 J# ww_otR3 [7] $end
$var wire 1 K# ww_otR3 [6] $end
$var wire 1 L# ww_otR3 [5] $end
$var wire 1 M# ww_otR3 [4] $end
$var wire 1 N# ww_otR3 [3] $end
$var wire 1 O# ww_otR3 [2] $end
$var wire 1 P# ww_otR3 [1] $end
$var wire 1 Q# ww_otR3 [0] $end
$var wire 1 R# ww_otR4 [31] $end
$var wire 1 S# ww_otR4 [30] $end
$var wire 1 T# ww_otR4 [29] $end
$var wire 1 U# ww_otR4 [28] $end
$var wire 1 V# ww_otR4 [27] $end
$var wire 1 W# ww_otR4 [26] $end
$var wire 1 X# ww_otR4 [25] $end
$var wire 1 Y# ww_otR4 [24] $end
$var wire 1 Z# ww_otR4 [23] $end
$var wire 1 [# ww_otR4 [22] $end
$var wire 1 \# ww_otR4 [21] $end
$var wire 1 ]# ww_otR4 [20] $end
$var wire 1 ^# ww_otR4 [19] $end
$var wire 1 _# ww_otR4 [18] $end
$var wire 1 `# ww_otR4 [17] $end
$var wire 1 a# ww_otR4 [16] $end
$var wire 1 b# ww_otR4 [15] $end
$var wire 1 c# ww_otR4 [14] $end
$var wire 1 d# ww_otR4 [13] $end
$var wire 1 e# ww_otR4 [12] $end
$var wire 1 f# ww_otR4 [11] $end
$var wire 1 g# ww_otR4 [10] $end
$var wire 1 h# ww_otR4 [9] $end
$var wire 1 i# ww_otR4 [8] $end
$var wire 1 j# ww_otR4 [7] $end
$var wire 1 k# ww_otR4 [6] $end
$var wire 1 l# ww_otR4 [5] $end
$var wire 1 m# ww_otR4 [4] $end
$var wire 1 n# ww_otR4 [3] $end
$var wire 1 o# ww_otR4 [2] $end
$var wire 1 p# ww_otR4 [1] $end
$var wire 1 q# ww_otR4 [0] $end
$var wire 1 r# ww_otR5 [31] $end
$var wire 1 s# ww_otR5 [30] $end
$var wire 1 t# ww_otR5 [29] $end
$var wire 1 u# ww_otR5 [28] $end
$var wire 1 v# ww_otR5 [27] $end
$var wire 1 w# ww_otR5 [26] $end
$var wire 1 x# ww_otR5 [25] $end
$var wire 1 y# ww_otR5 [24] $end
$var wire 1 z# ww_otR5 [23] $end
$var wire 1 {# ww_otR5 [22] $end
$var wire 1 |# ww_otR5 [21] $end
$var wire 1 }# ww_otR5 [20] $end
$var wire 1 ~# ww_otR5 [19] $end
$var wire 1 !$ ww_otR5 [18] $end
$var wire 1 "$ ww_otR5 [17] $end
$var wire 1 #$ ww_otR5 [16] $end
$var wire 1 $$ ww_otR5 [15] $end
$var wire 1 %$ ww_otR5 [14] $end
$var wire 1 &$ ww_otR5 [13] $end
$var wire 1 '$ ww_otR5 [12] $end
$var wire 1 ($ ww_otR5 [11] $end
$var wire 1 )$ ww_otR5 [10] $end
$var wire 1 *$ ww_otR5 [9] $end
$var wire 1 +$ ww_otR5 [8] $end
$var wire 1 ,$ ww_otR5 [7] $end
$var wire 1 -$ ww_otR5 [6] $end
$var wire 1 .$ ww_otR5 [5] $end
$var wire 1 /$ ww_otR5 [4] $end
$var wire 1 0$ ww_otR5 [3] $end
$var wire 1 1$ ww_otR5 [2] $end
$var wire 1 2$ ww_otR5 [1] $end
$var wire 1 3$ ww_otR5 [0] $end
$var wire 1 4$ ww_otR6 [31] $end
$var wire 1 5$ ww_otR6 [30] $end
$var wire 1 6$ ww_otR6 [29] $end
$var wire 1 7$ ww_otR6 [28] $end
$var wire 1 8$ ww_otR6 [27] $end
$var wire 1 9$ ww_otR6 [26] $end
$var wire 1 :$ ww_otR6 [25] $end
$var wire 1 ;$ ww_otR6 [24] $end
$var wire 1 <$ ww_otR6 [23] $end
$var wire 1 =$ ww_otR6 [22] $end
$var wire 1 >$ ww_otR6 [21] $end
$var wire 1 ?$ ww_otR6 [20] $end
$var wire 1 @$ ww_otR6 [19] $end
$var wire 1 A$ ww_otR6 [18] $end
$var wire 1 B$ ww_otR6 [17] $end
$var wire 1 C$ ww_otR6 [16] $end
$var wire 1 D$ ww_otR6 [15] $end
$var wire 1 E$ ww_otR6 [14] $end
$var wire 1 F$ ww_otR6 [13] $end
$var wire 1 G$ ww_otR6 [12] $end
$var wire 1 H$ ww_otR6 [11] $end
$var wire 1 I$ ww_otR6 [10] $end
$var wire 1 J$ ww_otR6 [9] $end
$var wire 1 K$ ww_otR6 [8] $end
$var wire 1 L$ ww_otR6 [7] $end
$var wire 1 M$ ww_otR6 [6] $end
$var wire 1 N$ ww_otR6 [5] $end
$var wire 1 O$ ww_otR6 [4] $end
$var wire 1 P$ ww_otR6 [3] $end
$var wire 1 Q$ ww_otR6 [2] $end
$var wire 1 R$ ww_otR6 [1] $end
$var wire 1 S$ ww_otR6 [0] $end
$var wire 1 T$ ww_otR7 [31] $end
$var wire 1 U$ ww_otR7 [30] $end
$var wire 1 V$ ww_otR7 [29] $end
$var wire 1 W$ ww_otR7 [28] $end
$var wire 1 X$ ww_otR7 [27] $end
$var wire 1 Y$ ww_otR7 [26] $end
$var wire 1 Z$ ww_otR7 [25] $end
$var wire 1 [$ ww_otR7 [24] $end
$var wire 1 \$ ww_otR7 [23] $end
$var wire 1 ]$ ww_otR7 [22] $end
$var wire 1 ^$ ww_otR7 [21] $end
$var wire 1 _$ ww_otR7 [20] $end
$var wire 1 `$ ww_otR7 [19] $end
$var wire 1 a$ ww_otR7 [18] $end
$var wire 1 b$ ww_otR7 [17] $end
$var wire 1 c$ ww_otR7 [16] $end
$var wire 1 d$ ww_otR7 [15] $end
$var wire 1 e$ ww_otR7 [14] $end
$var wire 1 f$ ww_otR7 [13] $end
$var wire 1 g$ ww_otR7 [12] $end
$var wire 1 h$ ww_otR7 [11] $end
$var wire 1 i$ ww_otR7 [10] $end
$var wire 1 j$ ww_otR7 [9] $end
$var wire 1 k$ ww_otR7 [8] $end
$var wire 1 l$ ww_otR7 [7] $end
$var wire 1 m$ ww_otR7 [6] $end
$var wire 1 n$ ww_otR7 [5] $end
$var wire 1 o$ ww_otR7 [4] $end
$var wire 1 p$ ww_otR7 [3] $end
$var wire 1 q$ ww_otR7 [2] $end
$var wire 1 r$ ww_otR7 [1] $end
$var wire 1 s$ ww_otR7 [0] $end
$var wire 1 t$ \clk~inputclkctrl_INCLK_bus\ [3] $end
$var wire 1 u$ \clk~inputclkctrl_INCLK_bus\ [2] $end
$var wire 1 v$ \clk~inputclkctrl_INCLK_bus\ [1] $end
$var wire 1 w$ \clk~inputclkctrl_INCLK_bus\ [0] $end
$var wire 1 x$ \otR1[0]~output_o\ $end
$var wire 1 y$ \otR1[1]~output_o\ $end
$var wire 1 z$ \otR1[2]~output_o\ $end
$var wire 1 {$ \otR1[3]~output_o\ $end
$var wire 1 |$ \otR1[4]~output_o\ $end
$var wire 1 }$ \otR1[5]~output_o\ $end
$var wire 1 ~$ \otR1[6]~output_o\ $end
$var wire 1 !% \otR1[7]~output_o\ $end
$var wire 1 "% \otR1[8]~output_o\ $end
$var wire 1 #% \otR1[9]~output_o\ $end
$var wire 1 $% \otR1[10]~output_o\ $end
$var wire 1 %% \otR1[11]~output_o\ $end
$var wire 1 &% \otR1[12]~output_o\ $end
$var wire 1 '% \otR1[13]~output_o\ $end
$var wire 1 (% \otR1[14]~output_o\ $end
$var wire 1 )% \otR1[15]~output_o\ $end
$var wire 1 *% \otR1[16]~output_o\ $end
$var wire 1 +% \otR1[17]~output_o\ $end
$var wire 1 ,% \otR1[18]~output_o\ $end
$var wire 1 -% \otR1[19]~output_o\ $end
$var wire 1 .% \otR1[20]~output_o\ $end
$var wire 1 /% \otR1[21]~output_o\ $end
$var wire 1 0% \otR1[22]~output_o\ $end
$var wire 1 1% \otR1[23]~output_o\ $end
$var wire 1 2% \otR1[24]~output_o\ $end
$var wire 1 3% \otR1[25]~output_o\ $end
$var wire 1 4% \otR1[26]~output_o\ $end
$var wire 1 5% \otR1[27]~output_o\ $end
$var wire 1 6% \otR1[28]~output_o\ $end
$var wire 1 7% \otR1[29]~output_o\ $end
$var wire 1 8% \otR1[30]~output_o\ $end
$var wire 1 9% \otR1[31]~output_o\ $end
$var wire 1 :% \otR2[0]~output_o\ $end
$var wire 1 ;% \otR2[1]~output_o\ $end
$var wire 1 <% \otR2[2]~output_o\ $end
$var wire 1 =% \otR2[3]~output_o\ $end
$var wire 1 >% \otR2[4]~output_o\ $end
$var wire 1 ?% \otR2[5]~output_o\ $end
$var wire 1 @% \otR2[6]~output_o\ $end
$var wire 1 A% \otR2[7]~output_o\ $end
$var wire 1 B% \otR2[8]~output_o\ $end
$var wire 1 C% \otR2[9]~output_o\ $end
$var wire 1 D% \otR2[10]~output_o\ $end
$var wire 1 E% \otR2[11]~output_o\ $end
$var wire 1 F% \otR2[12]~output_o\ $end
$var wire 1 G% \otR2[13]~output_o\ $end
$var wire 1 H% \otR2[14]~output_o\ $end
$var wire 1 I% \otR2[15]~output_o\ $end
$var wire 1 J% \otR2[16]~output_o\ $end
$var wire 1 K% \otR2[17]~output_o\ $end
$var wire 1 L% \otR2[18]~output_o\ $end
$var wire 1 M% \otR2[19]~output_o\ $end
$var wire 1 N% \otR2[20]~output_o\ $end
$var wire 1 O% \otR2[21]~output_o\ $end
$var wire 1 P% \otR2[22]~output_o\ $end
$var wire 1 Q% \otR2[23]~output_o\ $end
$var wire 1 R% \otR2[24]~output_o\ $end
$var wire 1 S% \otR2[25]~output_o\ $end
$var wire 1 T% \otR2[26]~output_o\ $end
$var wire 1 U% \otR2[27]~output_o\ $end
$var wire 1 V% \otR2[28]~output_o\ $end
$var wire 1 W% \otR2[29]~output_o\ $end
$var wire 1 X% \otR2[30]~output_o\ $end
$var wire 1 Y% \otR2[31]~output_o\ $end
$var wire 1 Z% \otR3[0]~output_o\ $end
$var wire 1 [% \otR3[1]~output_o\ $end
$var wire 1 \% \otR3[2]~output_o\ $end
$var wire 1 ]% \otR3[3]~output_o\ $end
$var wire 1 ^% \otR3[4]~output_o\ $end
$var wire 1 _% \otR3[5]~output_o\ $end
$var wire 1 `% \otR3[6]~output_o\ $end
$var wire 1 a% \otR3[7]~output_o\ $end
$var wire 1 b% \otR3[8]~output_o\ $end
$var wire 1 c% \otR3[9]~output_o\ $end
$var wire 1 d% \otR3[10]~output_o\ $end
$var wire 1 e% \otR3[11]~output_o\ $end
$var wire 1 f% \otR3[12]~output_o\ $end
$var wire 1 g% \otR3[13]~output_o\ $end
$var wire 1 h% \otR3[14]~output_o\ $end
$var wire 1 i% \otR3[15]~output_o\ $end
$var wire 1 j% \otR3[16]~output_o\ $end
$var wire 1 k% \otR3[17]~output_o\ $end
$var wire 1 l% \otR3[18]~output_o\ $end
$var wire 1 m% \otR3[19]~output_o\ $end
$var wire 1 n% \otR3[20]~output_o\ $end
$var wire 1 o% \otR3[21]~output_o\ $end
$var wire 1 p% \otR3[22]~output_o\ $end
$var wire 1 q% \otR3[23]~output_o\ $end
$var wire 1 r% \otR3[24]~output_o\ $end
$var wire 1 s% \otR3[25]~output_o\ $end
$var wire 1 t% \otR3[26]~output_o\ $end
$var wire 1 u% \otR3[27]~output_o\ $end
$var wire 1 v% \otR3[28]~output_o\ $end
$var wire 1 w% \otR3[29]~output_o\ $end
$var wire 1 x% \otR3[30]~output_o\ $end
$var wire 1 y% \otR3[31]~output_o\ $end
$var wire 1 z% \otR4[0]~output_o\ $end
$var wire 1 {% \otR4[1]~output_o\ $end
$var wire 1 |% \otR4[2]~output_o\ $end
$var wire 1 }% \otR4[3]~output_o\ $end
$var wire 1 ~% \otR4[4]~output_o\ $end
$var wire 1 !& \otR4[5]~output_o\ $end
$var wire 1 "& \otR4[6]~output_o\ $end
$var wire 1 #& \otR4[7]~output_o\ $end
$var wire 1 $& \otR4[8]~output_o\ $end
$var wire 1 %& \otR4[9]~output_o\ $end
$var wire 1 && \otR4[10]~output_o\ $end
$var wire 1 '& \otR4[11]~output_o\ $end
$var wire 1 (& \otR4[12]~output_o\ $end
$var wire 1 )& \otR4[13]~output_o\ $end
$var wire 1 *& \otR4[14]~output_o\ $end
$var wire 1 +& \otR4[15]~output_o\ $end
$var wire 1 ,& \otR4[16]~output_o\ $end
$var wire 1 -& \otR4[17]~output_o\ $end
$var wire 1 .& \otR4[18]~output_o\ $end
$var wire 1 /& \otR4[19]~output_o\ $end
$var wire 1 0& \otR4[20]~output_o\ $end
$var wire 1 1& \otR4[21]~output_o\ $end
$var wire 1 2& \otR4[22]~output_o\ $end
$var wire 1 3& \otR4[23]~output_o\ $end
$var wire 1 4& \otR4[24]~output_o\ $end
$var wire 1 5& \otR4[25]~output_o\ $end
$var wire 1 6& \otR4[26]~output_o\ $end
$var wire 1 7& \otR4[27]~output_o\ $end
$var wire 1 8& \otR4[28]~output_o\ $end
$var wire 1 9& \otR4[29]~output_o\ $end
$var wire 1 :& \otR4[30]~output_o\ $end
$var wire 1 ;& \otR4[31]~output_o\ $end
$var wire 1 <& \otR5[0]~output_o\ $end
$var wire 1 =& \otR5[1]~output_o\ $end
$var wire 1 >& \otR5[2]~output_o\ $end
$var wire 1 ?& \otR5[3]~output_o\ $end
$var wire 1 @& \otR5[4]~output_o\ $end
$var wire 1 A& \otR5[5]~output_o\ $end
$var wire 1 B& \otR5[6]~output_o\ $end
$var wire 1 C& \otR5[7]~output_o\ $end
$var wire 1 D& \otR5[8]~output_o\ $end
$var wire 1 E& \otR5[9]~output_o\ $end
$var wire 1 F& \otR5[10]~output_o\ $end
$var wire 1 G& \otR5[11]~output_o\ $end
$var wire 1 H& \otR5[12]~output_o\ $end
$var wire 1 I& \otR5[13]~output_o\ $end
$var wire 1 J& \otR5[14]~output_o\ $end
$var wire 1 K& \otR5[15]~output_o\ $end
$var wire 1 L& \otR5[16]~output_o\ $end
$var wire 1 M& \otR5[17]~output_o\ $end
$var wire 1 N& \otR5[18]~output_o\ $end
$var wire 1 O& \otR5[19]~output_o\ $end
$var wire 1 P& \otR5[20]~output_o\ $end
$var wire 1 Q& \otR5[21]~output_o\ $end
$var wire 1 R& \otR5[22]~output_o\ $end
$var wire 1 S& \otR5[23]~output_o\ $end
$var wire 1 T& \otR5[24]~output_o\ $end
$var wire 1 U& \otR5[25]~output_o\ $end
$var wire 1 V& \otR5[26]~output_o\ $end
$var wire 1 W& \otR5[27]~output_o\ $end
$var wire 1 X& \otR5[28]~output_o\ $end
$var wire 1 Y& \otR5[29]~output_o\ $end
$var wire 1 Z& \otR5[30]~output_o\ $end
$var wire 1 [& \otR5[31]~output_o\ $end
$var wire 1 \& \otR6[0]~output_o\ $end
$var wire 1 ]& \otR6[1]~output_o\ $end
$var wire 1 ^& \otR6[2]~output_o\ $end
$var wire 1 _& \otR6[3]~output_o\ $end
$var wire 1 `& \otR6[4]~output_o\ $end
$var wire 1 a& \otR6[5]~output_o\ $end
$var wire 1 b& \otR6[6]~output_o\ $end
$var wire 1 c& \otR6[7]~output_o\ $end
$var wire 1 d& \otR6[8]~output_o\ $end
$var wire 1 e& \otR6[9]~output_o\ $end
$var wire 1 f& \otR6[10]~output_o\ $end
$var wire 1 g& \otR6[11]~output_o\ $end
$var wire 1 h& \otR6[12]~output_o\ $end
$var wire 1 i& \otR6[13]~output_o\ $end
$var wire 1 j& \otR6[14]~output_o\ $end
$var wire 1 k& \otR6[15]~output_o\ $end
$var wire 1 l& \otR6[16]~output_o\ $end
$var wire 1 m& \otR6[17]~output_o\ $end
$var wire 1 n& \otR6[18]~output_o\ $end
$var wire 1 o& \otR6[19]~output_o\ $end
$var wire 1 p& \otR6[20]~output_o\ $end
$var wire 1 q& \otR6[21]~output_o\ $end
$var wire 1 r& \otR6[22]~output_o\ $end
$var wire 1 s& \otR6[23]~output_o\ $end
$var wire 1 t& \otR6[24]~output_o\ $end
$var wire 1 u& \otR6[25]~output_o\ $end
$var wire 1 v& \otR6[26]~output_o\ $end
$var wire 1 w& \otR6[27]~output_o\ $end
$var wire 1 x& \otR6[28]~output_o\ $end
$var wire 1 y& \otR6[29]~output_o\ $end
$var wire 1 z& \otR6[30]~output_o\ $end
$var wire 1 {& \otR6[31]~output_o\ $end
$var wire 1 |& \otR7[0]~output_o\ $end
$var wire 1 }& \otR7[1]~output_o\ $end
$var wire 1 ~& \otR7[2]~output_o\ $end
$var wire 1 !' \otR7[3]~output_o\ $end
$var wire 1 "' \otR7[4]~output_o\ $end
$var wire 1 #' \otR7[5]~output_o\ $end
$var wire 1 $' \otR7[6]~output_o\ $end
$var wire 1 %' \otR7[7]~output_o\ $end
$var wire 1 &' \otR7[8]~output_o\ $end
$var wire 1 '' \otR7[9]~output_o\ $end
$var wire 1 (' \otR7[10]~output_o\ $end
$var wire 1 )' \otR7[11]~output_o\ $end
$var wire 1 *' \otR7[12]~output_o\ $end
$var wire 1 +' \otR7[13]~output_o\ $end
$var wire 1 ,' \otR7[14]~output_o\ $end
$var wire 1 -' \otR7[15]~output_o\ $end
$var wire 1 .' \otR7[16]~output_o\ $end
$var wire 1 /' \otR7[17]~output_o\ $end
$var wire 1 0' \otR7[18]~output_o\ $end
$var wire 1 1' \otR7[19]~output_o\ $end
$var wire 1 2' \otR7[20]~output_o\ $end
$var wire 1 3' \otR7[21]~output_o\ $end
$var wire 1 4' \otR7[22]~output_o\ $end
$var wire 1 5' \otR7[23]~output_o\ $end
$var wire 1 6' \otR7[24]~output_o\ $end
$var wire 1 7' \otR7[25]~output_o\ $end
$var wire 1 8' \otR7[26]~output_o\ $end
$var wire 1 9' \otR7[27]~output_o\ $end
$var wire 1 :' \otR7[28]~output_o\ $end
$var wire 1 ;' \otR7[29]~output_o\ $end
$var wire 1 <' \otR7[30]~output_o\ $end
$var wire 1 =' \otR7[31]~output_o\ $end
$var wire 1 >' \clk~input_o\ $end
$var wire 1 ?' \clk~inputclkctrl_outclk\ $end
$var wire 1 @' \fd|adder|addsloop:3:add1to31|soma~combout\ $end
$var wire 1 A' \fd|Rom|Equal6~0_combout\ $end
$var wire 1 B' \fd|Rom|WideOr2~0_combout\ $end
$var wire 1 C' \fd|Rom|WideOr2~1_combout\ $end
$var wire 1 D' \fd|Rom|WideOr8~combout\ $end
$var wire 1 E' \fd|adder|addsloop:4:add1to31|soma~combout\ $end
$var wire 1 F' \fd|Rom|WideOr0~0_combout\ $end
$var wire 1 G' \fd|Rom|WideOr10~combout\ $end
$var wire 1 H' \fd|Rom|WideOr1~0_combout\ $end
$var wire 1 I' \fd|Rom|Equal5~0_combout\ $end
$var wire 1 J' \fd|Rom|WideOr12~combout\ $end
$var wire 1 K' \fd|adder2|addsloop:3:add1to31|vaium~0_combout\ $end
$var wire 1 L' \fd|adder2|addsloop:4:add1to31|soma~combout\ $end
$var wire 1 M' \fd|Rom|q~0_combout\ $end
$var wire 1 N' \fd|MuxRegRam|selected[9]~72_combout\ $end
$var wire 1 O' \fd|BankRegister|add1to4|DOUT[9]~feeder_combout\ $end
$var wire 1 P' \ucfd|Equal0~0_combout\ $end
$var wire 1 Q' \fd|Rom|WideOr7~0_combout\ $end
$var wire 1 R' \fd|Rom|WideOr7~combout\ $end
$var wire 1 S' \fd|Rom|WideOr3~combout\ $end
$var wire 1 T' \ucfd|Equal1~0_combout\ $end
$var wire 1 U' \fd|Rom|WideOr6~combout\ $end
$var wire 1 V' \fd|Rom|q[12]~feeder_combout\ $end
$var wire 1 W' \fd|BankRegister|add1to8|Equal0~0_combout\ $end
$var wire 1 X' \fd|Rom|WideOr5~combout\ $end
$var wire 1 Y' \fd|BankRegister|add1to4|Equal0~0_combout\ $end
$var wire 1 Z' \fd|Rom|WideOr4~combout\ $end
$var wire 1 [' \fd|BankRegister|add1to4|Equal0~1_combout\ $end
$var wire 1 \' \fd|Rom|WideOr2~combout\ $end
$var wire 1 ]' \fd|BankRegister|add1to1|Equal0~0_combout\ $end
$var wire 1 ^' \fd|BankRegister|add1to6|Equal0~0_combout\ $end
$var wire 1 _' \fd|BankRegister|add1to2|Equal0~0_combout\ $end
$var wire 1 `' \fd|BankRegister|add1to1|Equal0~1_combout\ $end
$var wire 1 a' \fd|BankRegister|add1to1|Equal0~2_combout\ $end
$var wire 1 b' \fd|BankRegister|muxA|selected[9]~23_combout\ $end
$var wire 1 c' \fd|BankRegister|add1to3|Equal0~0_combout\ $end
$var wire 1 d' \fd|Rom|WideOr9~combout\ $end
$var wire 1 e' \fd|UCalu|Equal2~0_combout\ $end
$var wire 1 f' \fd|UCalu|comb~4_combout\ $end
$var wire 1 g' \fd|UCalu|Equal3~0_combout\ $end
$var wire 1 h' \fd|UCalu|output[3]~0_combout\ $end
$var wire 1 i' \fd|UCalu|output[3]~1_combout\ $end
$var wire 1 j' \fd|UCalu|comb~6_combout\ $end
$var wire 1 k' \fd|UCalu|comb~5_combout\ $end
$var wire 1 l' \fd|beqAnd~0_combout\ $end
$var wire 1 m' \fd|UCalu|output[2]~2_combout\ $end
$var wire 1 n' \fd|UCalu|comb~2_combout\ $end
$var wire 1 o' \fd|UCalu|comb~3_combout\ $end
$var wire 1 p' \fd|UCalu|comb~1_combout\ $end
$var wire 1 q' \fd|UCalu|comb~0_combout\ $end
$var wire 1 r' \fd|BankRegister|add1to8|DOUT[8]~feeder_combout\ $end
$var wire 1 s' \fd|BankRegister|add1to8|Equal0~1_combout\ $end
$var wire 1 t' \fd|BankRegister|add1to8|Equal0~2_combout\ $end
$var wire 1 u' \fd|BankRegister|add1to6|Equal0~1_combout\ $end
$var wire 1 v' \fd|BankRegister|add1to5|DOUT[8]~feeder_combout\ $end
$var wire 1 w' \fd|BankRegister|add1to5|Equal0~0_combout\ $end
$var wire 1 x' \fd|BankRegister|add1to7|Equal0~0_combout\ $end
$var wire 1 y' \fd|BankRegister|muxB|selected[8]~96_combout\ $end
$var wire 1 z' \fd|BankRegister|muxB|selected[8]~97_combout\ $end
$var wire 1 {' \fd|BankRegister|muxB|selected[8]~98_combout\ $end
$var wire 1 |' \fd|BankRegister|muxB|selected[8]~99_combout\ $end
$var wire 1 }' \fd|MuxSaidaBankRegister|selected[8]~28_combout\ $end
$var wire 1 ~' \fd|BankRegister|add1to1|DOUT[7]~feeder_combout\ $end
$var wire 1 !( \fd|BankRegister|muxB|selected[7]~102_combout\ $end
$var wire 1 "( \fd|BankRegister|muxB|selected[7]~103_combout\ $end
$var wire 1 #( \fd|BankRegister|muxB|selected[7]~100_combout\ $end
$var wire 1 $( \fd|BankRegister|muxB|selected[7]~101_combout\ $end
$var wire 1 %( \fd|MuxSaidaBankRegister|selected[7]~29_combout\ $end
$var wire 1 &( \fd|BankRegister|muxB|selected[1]~126_combout\ $end
$var wire 1 '( \fd|BankRegister|muxB|selected[1]~127_combout\ $end
$var wire 1 (( \fd|BankRegister|add1to6|DOUT[1]~feeder_combout\ $end
$var wire 1 )( \fd|BankRegister|muxB|selected[1]~124_combout\ $end
$var wire 1 *( \fd|BankRegister|muxB|selected[1]~125_combout\ $end
$var wire 1 +( \fd|MuxSaidaBankRegister|selected[1]~38_combout\ $end
$var wire 1 ,( \fd|MuxSaidaBankRegister|selected[1]~39_combout\ $end
$var wire 1 -( \fd|MuxSaidaBankRegister|selected[0]~0_combout\ $end
$var wire 1 .( \fd|BankRegister|add1to3|DOUT[0]~feeder_combout\ $end
$var wire 1 /( \fd|BankRegister|muxA|selected[0]~0_combout\ $end
$var wire 1 0( \fd|BankRegister|muxB|selected[0]~2_combout\ $end
$var wire 1 1( \fd|BankRegister|muxB|selected[0]~3_combout\ $end
$var wire 1 2( \fd|BankRegister|add1to5|DOUT[0]~feeder_combout\ $end
$var wire 1 3( \fd|BankRegister|muxB|selected[0]~0_combout\ $end
$var wire 1 4( \fd|BankRegister|muxB|selected[0]~1_combout\ $end
$var wire 1 5( \fd|MuxSaidaBankRegister|selected[0]~1_combout\ $end
$var wire 1 6( \fd|ALU|adder|a0|vaium~0_combout\ $end
$var wire 1 7( \fd|ALU|final|selected[1]~123_combout\ $end
$var wire 1 8( \fd|ALU|final|selected[1]~124_combout\ $end
$var wire 1 9( \fd|MuxRegRam|selected[1]~64_combout\ $end
$var wire 1 :( \fd|BankRegister|muxA|selected[1]~31_combout\ $end
$var wire 1 ;( \fd|ALU|adder|addsloop:1:add1to31|vaium~0_combout\ $end
$var wire 1 <( \fd|BankRegister|add1to7|DOUT[2]~feeder_combout\ $end
$var wire 1 =( \fd|BankRegister|muxB|selected[2]~120_combout\ $end
$var wire 1 >( \fd|BankRegister|muxB|selected[2]~121_combout\ $end
$var wire 1 ?( \fd|BankRegister|add1to3|DOUT[2]~feeder_combout\ $end
$var wire 1 @( \fd|BankRegister|add1to1|DOUT[2]~feeder_combout\ $end
$var wire 1 A( \fd|BankRegister|muxB|selected[2]~122_combout\ $end
$var wire 1 B( \fd|BankRegister|muxB|selected[2]~123_combout\ $end
$var wire 1 C( \fd|MuxSaidaBankRegister|selected[2]~36_combout\ $end
$var wire 1 D( \fd|MuxSaidaBankRegister|selected[2]~37_combout\ $end
$var wire 1 E( \fd|ALU|final|selected[2]~121_combout\ $end
$var wire 1 F( \fd|ALU|final|selected[2]~122_combout\ $end
$var wire 1 G( \fd|MuxRegRam|selected[2]~65_combout\ $end
$var wire 1 H( \fd|BankRegister|muxA|selected[2]~30_combout\ $end
$var wire 1 I( \fd|ALU|adder|addsloop:2:add1to31|vaium~0_combout\ $end
$var wire 1 J( \fd|BankRegister|add1to1|DOUT[3]~feeder_combout\ $end
$var wire 1 K( \fd|BankRegister|muxB|selected[3]~118_combout\ $end
$var wire 1 L( \fd|BankRegister|muxB|selected[3]~119_combout\ $end
$var wire 1 M( \fd|BankRegister|add1to6|DOUT[3]~feeder_combout\ $end
$var wire 1 N( \fd|BankRegister|add1to5|DOUT[3]~feeder_combout\ $end
$var wire 1 O( \fd|BankRegister|add1to7|DOUT[3]~feeder_combout\ $end
$var wire 1 P( \fd|BankRegister|muxB|selected[3]~116_combout\ $end
$var wire 1 Q( \fd|BankRegister|muxB|selected[3]~117_combout\ $end
$var wire 1 R( \fd|MuxSaidaBankRegister|selected[3]~34_combout\ $end
$var wire 1 S( \fd|MuxSaidaBankRegister|selected[3]~35_combout\ $end
$var wire 1 T( \fd|ALU|final|selected[3]~119_combout\ $end
$var wire 1 U( \fd|ALU|final|selected[3]~120_combout\ $end
$var wire 1 V( \fd|MuxRegRam|selected[3]~66_combout\ $end
$var wire 1 W( \fd|BankRegister|add1to3|DOUT[3]~feeder_combout\ $end
$var wire 1 X( \fd|BankRegister|muxA|selected[3]~29_combout\ $end
$var wire 1 Y( \fd|ALU|adder|addsloop:3:add1to31|vaium~0_combout\ $end
$var wire 1 Z( \fd|ALU|final|selected[4]~117_combout\ $end
$var wire 1 [( \fd|BankRegister|add1to1|DOUT[4]~feeder_combout\ $end
$var wire 1 \( \fd|BankRegister|muxA|selected[4]~28_combout\ $end
$var wire 1 ]( \fd|ALU|final|selected[4]~118_combout\ $end
$var wire 1 ^( \fd|MuxRegRam|selected[4]~67_combout\ $end
$var wire 1 _( \fd|BankRegister|add1to6|DOUT[4]~feeder_combout\ $end
$var wire 1 `( \fd|BankRegister|add1to5|DOUT[4]~feeder_combout\ $end
$var wire 1 a( \fd|BankRegister|muxB|selected[4]~112_combout\ $end
$var wire 1 b( \fd|BankRegister|muxB|selected[4]~113_combout\ $end
$var wire 1 c( \fd|BankRegister|muxB|selected[4]~114_combout\ $end
$var wire 1 d( \fd|BankRegister|muxB|selected[4]~115_combout\ $end
$var wire 1 e( \fd|MuxSaidaBankRegister|selected[4]~33_combout\ $end
$var wire 1 f( \fd|ALU|adder|addsloop:4:add1to31|vaium~0_combout\ $end
$var wire 1 g( \fd|BankRegister|add1to8|DOUT[5]~feeder_combout\ $end
$var wire 1 h( \fd|BankRegister|add1to6|DOUT[5]~feeder_combout\ $end
$var wire 1 i( \fd|BankRegister|muxB|selected[5]~108_combout\ $end
$var wire 1 j( \fd|BankRegister|muxB|selected[5]~109_combout\ $end
$var wire 1 k( \fd|BankRegister|muxB|selected[5]~110_combout\ $end
$var wire 1 l( \fd|BankRegister|muxB|selected[5]~111_combout\ $end
$var wire 1 m( \fd|MuxSaidaBankRegister|selected[5]~31_combout\ $end
$var wire 1 n( \fd|MuxSaidaBankRegister|selected[5]~32_combout\ $end
$var wire 1 o( \fd|ALU|final|selected[5]~115_combout\ $end
$var wire 1 p( \fd|ALU|final|selected[5]~116_combout\ $end
$var wire 1 q( \fd|MuxRegRam|selected[5]~68_combout\ $end
$var wire 1 r( \fd|BankRegister|muxA|selected[5]~27_combout\ $end
$var wire 1 s( \fd|ALU|adder|addsloop:5:add1to31|vaium~0_combout\ $end
$var wire 1 t( \fd|BankRegister|muxB|selected[6]~104_combout\ $end
$var wire 1 u( \fd|BankRegister|muxB|selected[6]~105_combout\ $end
$var wire 1 v( \fd|BankRegister|muxB|selected[6]~106_combout\ $end
$var wire 1 w( \fd|BankRegister|muxB|selected[6]~107_combout\ $end
$var wire 1 x( \fd|MuxSaidaBankRegister|selected[6]~30_combout\ $end
$var wire 1 y( \fd|ALU|final|selected[6]~113_combout\ $end
$var wire 1 z( \fd|ALU|final|selected[6]~114_combout\ $end
$var wire 1 {( \fd|MuxRegRam|selected[6]~69_combout\ $end
$var wire 1 |( \fd|BankRegister|add1to4|DOUT[6]~feeder_combout\ $end
$var wire 1 }( \fd|BankRegister|muxA|selected[6]~26_combout\ $end
$var wire 1 ~( \fd|ALU|adder|addsloop:6:add1to31|vaium~0_combout\ $end
$var wire 1 !) \fd|ALU|final|selected[7]~111_combout\ $end
$var wire 1 ") \fd|ALU|final|selected[7]~112_combout\ $end
$var wire 1 #) \fd|MuxRegRam|selected[7]~70_combout\ $end
$var wire 1 $) \fd|BankRegister|add1to4|DOUT[7]~feeder_combout\ $end
$var wire 1 %) \fd|BankRegister|muxA|selected[7]~25_combout\ $end
$var wire 1 &) \fd|ALU|adder|addsloop:7:add1to31|vaium~0_combout\ $end
$var wire 1 ') \fd|ALU|final|selected[8]~109_combout\ $end
$var wire 1 () \fd|ALU|final|selected[8]~110_combout\ $end
$var wire 1 )) \fd|MuxRegRam|selected[8]~71_combout\ $end
$var wire 1 *) \fd|BankRegister|muxA|selected[8]~24_combout\ $end
$var wire 1 +) \fd|ALU|adder|addsloop:8:add1to31|vaium~0_combout\ $end
$var wire 1 ,) \fd|BankRegister|add1to7|DOUT[9]~feeder_combout\ $end
$var wire 1 -) \fd|BankRegister|muxB|selected[9]~92_combout\ $end
$var wire 1 .) \fd|BankRegister|add1to8|DOUT[9]~feeder_combout\ $end
$var wire 1 /) \fd|BankRegister|muxB|selected[9]~93_combout\ $end
$var wire 1 0) \fd|BankRegister|muxB|selected[9]~94_combout\ $end
$var wire 1 1) \fd|BankRegister|muxB|selected[9]~95_combout\ $end
$var wire 1 2) \fd|MuxSaidaBankRegister|selected[9]~27_combout\ $end
$var wire 1 3) \fd|ALU|final|selected[9]~107_combout\ $end
$var wire 1 4) \fd|ALU|final|selected[9]~108_combout\ $end
$var wire 1 5) \fd|beqAnd~2_combout\ $end
$var wire 1 6) \fd|beqAnd~1_combout\ $end
$var wire 1 7) \fd|MuxRegRam|selected[13]~76_combout\ $end
$var wire 1 8) \fd|BankRegister|muxA|selected[13]~19_combout\ $end
$var wire 1 9) \fd|BankRegister|add1to7|DOUT[13]~feeder_combout\ $end
$var wire 1 :) \fd|BankRegister|muxB|selected[13]~76_combout\ $end
$var wire 1 ;) \fd|BankRegister|muxB|selected[13]~77_combout\ $end
$var wire 1 <) \fd|BankRegister|muxB|selected[13]~78_combout\ $end
$var wire 1 =) \fd|BankRegister|muxB|selected[13]~79_combout\ $end
$var wire 1 >) \fd|MuxSaidaBankRegister|selected[13]~20_combout\ $end
$var wire 1 ?) \fd|MuxSaidaBankRegister|selected[13]~21_combout\ $end
$var wire 1 @) \fd|BankRegister|muxB|selected[12]~82_combout\ $end
$var wire 1 A) \fd|BankRegister|muxB|selected[12]~83_combout\ $end
$var wire 1 B) \fd|BankRegister|add1to7|DOUT[12]~feeder_combout\ $end
$var wire 1 C) \fd|BankRegister|muxB|selected[12]~80_combout\ $end
$var wire 1 D) \fd|BankRegister|muxB|selected[12]~81_combout\ $end
$var wire 1 E) \fd|MuxSaidaBankRegister|selected[12]~22_combout\ $end
$var wire 1 F) \fd|MuxSaidaBankRegister|selected[12]~23_combout\ $end
$var wire 1 G) \fd|ALU|adder|addsloop:9:add1to31|vaium~0_combout\ $end
$var wire 1 H) \fd|BankRegister|muxB|selected[10]~90_combout\ $end
$var wire 1 I) \fd|BankRegister|muxB|selected[10]~91_combout\ $end
$var wire 1 J) \fd|BankRegister|add1to5|DOUT[10]~feeder_combout\ $end
$var wire 1 K) \fd|BankRegister|muxB|selected[10]~88_combout\ $end
$var wire 1 L) \fd|BankRegister|muxB|selected[10]~89_combout\ $end
$var wire 1 M) \fd|MuxSaidaBankRegister|selected[10]~26_combout\ $end
$var wire 1 N) \fd|ALU|final|selected[10]~105_combout\ $end
$var wire 1 O) \fd|ALU|final|selected[10]~106_combout\ $end
$var wire 1 P) \fd|MuxRegRam|selected[10]~73_combout\ $end
$var wire 1 Q) \fd|BankRegister|muxA|selected[10]~22_combout\ $end
$var wire 1 R) \fd|ALU|adder|addsloop:10:add1to31|vaium~0_combout\ $end
$var wire 1 S) \fd|BankRegister|add1to7|DOUT[11]~feeder_combout\ $end
$var wire 1 T) \fd|BankRegister|muxB|selected[11]~84_combout\ $end
$var wire 1 U) \fd|BankRegister|muxB|selected[11]~85_combout\ $end
$var wire 1 V) \fd|BankRegister|muxB|selected[11]~86_combout\ $end
$var wire 1 W) \fd|BankRegister|add1to4|DOUT[11]~feeder_combout\ $end
$var wire 1 X) \fd|BankRegister|muxB|selected[11]~87_combout\ $end
$var wire 1 Y) \fd|MuxSaidaBankRegister|selected[11]~24_combout\ $end
$var wire 1 Z) \fd|MuxSaidaBankRegister|selected[11]~25_combout\ $end
$var wire 1 [) \fd|ALU|final|selected[11]~103_combout\ $end
$var wire 1 \) \fd|ALU|final|selected[11]~104_combout\ $end
$var wire 1 ]) \fd|MuxRegRam|selected[11]~74_combout\ $end
$var wire 1 ^) \fd|BankRegister|muxA|selected[11]~21_combout\ $end
$var wire 1 _) \fd|ALU|adder|addsloop:11:add1to31|vaium~0_combout\ $end
$var wire 1 `) \fd|ALU|final|selected[12]~101_combout\ $end
$var wire 1 a) \fd|ALU|final|selected[12]~102_combout\ $end
$var wire 1 b) \fd|MuxRegRam|selected[12]~75_combout\ $end
$var wire 1 c) \fd|BankRegister|muxA|selected[12]~20_combout\ $end
$var wire 1 d) \fd|ALU|adder|addsloop:12:add1to31|vaium~0_combout\ $end
$var wire 1 e) \fd|ALU|final|selected[13]~99_combout\ $end
$var wire 1 f) \fd|ALU|final|selected[13]~100_combout\ $end
$var wire 1 g) \fd|beqAnd~3_combout\ $end
$var wire 1 h) \fd|MuxRegRam|selected[16]~79_combout\ $end
$var wire 1 i) \fd|BankRegister|add1to2|DOUT[16]~feeder_combout\ $end
$var wire 1 j) \fd|BankRegister|muxA|selected[16]~16_combout\ $end
$var wire 1 k) \fd|BankRegister|add1to4|DOUT[16]~feeder_combout\ $end
$var wire 1 l) \fd|BankRegister|add1to2|DOUT[15]~feeder_combout\ $end
$var wire 1 m) \fd|BankRegister|muxB|selected[15]~70_combout\ $end
$var wire 1 n) \fd|BankRegister|muxB|selected[15]~71_combout\ $end
$var wire 1 o) \fd|BankRegister|add1to6|DOUT[15]~feeder_combout\ $end
$var wire 1 p) \fd|BankRegister|add1to7|DOUT[15]~feeder_combout\ $end
$var wire 1 q) \fd|BankRegister|muxB|selected[15]~68_combout\ $end
$var wire 1 r) \fd|BankRegister|muxB|selected[15]~69_combout\ $end
$var wire 1 s) \fd|MuxSaidaBankRegister|selected[15]~18_combout\ $end
$var wire 1 t) \fd|BankRegister|add1to7|DOUT[14]~feeder_combout\ $end
$var wire 1 u) \fd|BankRegister|muxB|selected[14]~72_combout\ $end
$var wire 1 v) \fd|BankRegister|muxB|selected[14]~73_combout\ $end
$var wire 1 w) \fd|BankRegister|muxB|selected[14]~74_combout\ $end
$var wire 1 x) \fd|BankRegister|muxB|selected[14]~75_combout\ $end
$var wire 1 y) \fd|MuxSaidaBankRegister|selected[14]~19_combout\ $end
$var wire 1 z) \fd|ALU|adder|addsloop:13:add1to31|vaium~0_combout\ $end
$var wire 1 {) \fd|ALU|final|selected[14]~97_combout\ $end
$var wire 1 |) \fd|ALU|final|selected[14]~98_combout\ $end
$var wire 1 }) \fd|MuxRegRam|selected[14]~77_combout\ $end
$var wire 1 ~) \fd|BankRegister|muxA|selected[14]~18_combout\ $end
$var wire 1 !* \fd|ALU|adder|addsloop:14:add1to31|vaium~0_combout\ $end
$var wire 1 "* \fd|ALU|final|selected[15]~95_combout\ $end
$var wire 1 #* \fd|ALU|final|selected[15]~96_combout\ $end
$var wire 1 $* \fd|MuxRegRam|selected[15]~78_combout\ $end
$var wire 1 %* \fd|BankRegister|add1to4|DOUT[15]~feeder_combout\ $end
$var wire 1 &* \fd|BankRegister|muxA|selected[15]~17_combout\ $end
$var wire 1 '* \fd|ALU|adder|addsloop:15:add1to31|vaium~0_combout\ $end
$var wire 1 (* \fd|BankRegister|add1to6|DOUT[16]~feeder_combout\ $end
$var wire 1 )* \fd|BankRegister|add1to7|DOUT[16]~feeder_combout\ $end
$var wire 1 ** \fd|BankRegister|muxB|selected[16]~64_combout\ $end
$var wire 1 +* \fd|BankRegister|muxB|selected[16]~65_combout\ $end
$var wire 1 ,* \fd|BankRegister|muxB|selected[16]~66_combout\ $end
$var wire 1 -* \fd|BankRegister|muxB|selected[16]~67_combout\ $end
$var wire 1 .* \fd|MuxSaidaBankRegister|selected[16]~17_combout\ $end
$var wire 1 /* \fd|ALU|final|selected[16]~93_combout\ $end
$var wire 1 0* \fd|ALU|final|selected[16]~94_combout\ $end
$var wire 1 1* \fd|MuxRegRam|selected[17]~80_combout\ $end
$var wire 1 2* \fd|BankRegister|muxA|selected[17]~15_combout\ $end
$var wire 1 3* \fd|BankRegister|muxB|selected[17]~62_combout\ $end
$var wire 1 4* \fd|BankRegister|muxB|selected[17]~63_combout\ $end
$var wire 1 5* \fd|BankRegister|add1to6|DOUT[17]~feeder_combout\ $end
$var wire 1 6* \fd|BankRegister|add1to7|DOUT[17]~feeder_combout\ $end
$var wire 1 7* \fd|BankRegister|muxB|selected[17]~60_combout\ $end
$var wire 1 8* \fd|BankRegister|muxB|selected[17]~61_combout\ $end
$var wire 1 9* \fd|MuxSaidaBankRegister|selected[17]~16_combout\ $end
$var wire 1 :* \fd|ALU|adder|addsloop:16:add1to31|vaium~0_combout\ $end
$var wire 1 ;* \fd|ALU|final|selected[17]~91_combout\ $end
$var wire 1 <* \fd|ALU|final|selected[17]~92_combout\ $end
$var wire 1 =* \fd|beqAnd~4_combout\ $end
$var wire 1 >* \fd|beqAnd~5_combout\ $end
$var wire 1 ?* \fd|MuxRegRam|selected[24]~87_combout\ $end
$var wire 1 @* \fd|BankRegister|add1to1|DOUT[24]~feeder_combout\ $end
$var wire 1 A* \fd|BankRegister|add1to2|DOUT[24]~feeder_combout\ $end
$var wire 1 B* \fd|BankRegister|muxA|selected[24]~8_combout\ $end
$var wire 1 C* \fd|BankRegister|add1to4|DOUT[24]~feeder_combout\ $end
$var wire 1 D* \fd|BankRegister|muxB|selected[24]~34_combout\ $end
$var wire 1 E* \fd|BankRegister|muxB|selected[24]~35_combout\ $end
$var wire 1 F* \fd|BankRegister|add1to7|DOUT[24]~feeder_combout\ $end
$var wire 1 G* \fd|BankRegister|muxB|selected[24]~32_combout\ $end
$var wire 1 H* \fd|BankRegister|muxB|selected[24]~33_combout\ $end
$var wire 1 I* \fd|MuxSaidaBankRegister|selected[24]~9_combout\ $end
$var wire 1 J* \fd|BankRegister|muxA|selected[23]~9_combout\ $end
$var wire 1 K* \fd|BankRegister|add1to2|DOUT[22]~feeder_combout\ $end
$var wire 1 L* \fd|BankRegister|muxB|selected[22]~42_combout\ $end
$var wire 1 M* \fd|BankRegister|muxB|selected[22]~43_combout\ $end
$var wire 1 N* \fd|BankRegister|add1to7|DOUT[22]~feeder_combout\ $end
$var wire 1 O* \fd|BankRegister|muxB|selected[22]~40_combout\ $end
$var wire 1 P* \fd|BankRegister|muxB|selected[22]~41_combout\ $end
$var wire 1 Q* \fd|MuxSaidaBankRegister|selected[22]~11_combout\ $end
$var wire 1 R* \fd|BankRegister|muxA|selected[21]~11_combout\ $end
$var wire 1 S* \fd|BankRegister|add1to4|DOUT[21]~feeder_combout\ $end
$var wire 1 T* \fd|BankRegister|add1to4|DOUT[20]~feeder_combout\ $end
$var wire 1 U* \fd|BankRegister|muxA|selected[20]~12_combout\ $end
$var wire 1 V* \fd|BankRegister|muxA|selected[19]~13_combout\ $end
$var wire 1 W* \fd|BankRegister|muxB|selected[18]~58_combout\ $end
$var wire 1 X* \fd|BankRegister|muxB|selected[18]~59_combout\ $end
$var wire 1 Y* \fd|BankRegister|add1to7|DOUT[18]~feeder_combout\ $end
$var wire 1 Z* \fd|BankRegister|muxB|selected[18]~56_combout\ $end
$var wire 1 [* \fd|BankRegister|add1to8|DOUT[18]~feeder_combout\ $end
$var wire 1 \* \fd|BankRegister|muxB|selected[18]~57_combout\ $end
$var wire 1 ]* \fd|MuxSaidaBankRegister|selected[18]~15_combout\ $end
$var wire 1 ^* \fd|ALU|adder|addsloop:17:add1to31|vaium~0_combout\ $end
$var wire 1 _* \fd|ALU|final|selected[18]~89_combout\ $end
$var wire 1 `* \fd|ALU|final|selected[18]~90_combout\ $end
$var wire 1 a* \fd|MuxRegRam|selected[18]~81_combout\ $end
$var wire 1 b* \fd|BankRegister|muxA|selected[18]~14_combout\ $end
$var wire 1 c* \fd|ALU|adder|addsloop:18:add1to31|vaium~0_combout\ $end
$var wire 1 d* \fd|ALU|final|selected[19]~87_combout\ $end
$var wire 1 e* \fd|ALU|final|selected[19]~88_combout\ $end
$var wire 1 f* \fd|MuxRegRam|selected[19]~82_combout\ $end
$var wire 1 g* \fd|BankRegister|muxB|selected[19]~52_combout\ $end
$var wire 1 h* \fd|BankRegister|muxB|selected[19]~53_combout\ $end
$var wire 1 i* \fd|BankRegister|muxB|selected[19]~54_combout\ $end
$var wire 1 j* \fd|BankRegister|muxB|selected[19]~55_combout\ $end
$var wire 1 k* \fd|MuxSaidaBankRegister|selected[19]~14_combout\ $end
$var wire 1 l* \fd|ALU|adder|addsloop:19:add1to31|vaium~0_combout\ $end
$var wire 1 m* \fd|ALU|final|selected[20]~85_combout\ $end
$var wire 1 n* \fd|ALU|final|selected[20]~86_combout\ $end
$var wire 1 o* \fd|MuxRegRam|selected[20]~83_combout\ $end
$var wire 1 p* \fd|BankRegister|add1to7|DOUT[20]~feeder_combout\ $end
$var wire 1 q* \fd|BankRegister|add1to5|DOUT[20]~feeder_combout\ $end
$var wire 1 r* \fd|BankRegister|muxB|selected[20]~48_combout\ $end
$var wire 1 s* \fd|BankRegister|muxB|selected[20]~49_combout\ $end
$var wire 1 t* \fd|BankRegister|muxB|selected[20]~50_combout\ $end
$var wire 1 u* \fd|BankRegister|muxB|selected[20]~51_combout\ $end
$var wire 1 v* \fd|MuxSaidaBankRegister|selected[20]~13_combout\ $end
$var wire 1 w* \fd|ALU|adder|addsloop:20:add1to31|vaium~0_combout\ $end
$var wire 1 x* \fd|ALU|final|selected[21]~83_combout\ $end
$var wire 1 y* \fd|ALU|final|selected[21]~84_combout\ $end
$var wire 1 z* \fd|MuxRegRam|selected[21]~84_combout\ $end
$var wire 1 {* \fd|BankRegister|add1to7|DOUT[21]~feeder_combout\ $end
$var wire 1 |* \fd|BankRegister|add1to5|DOUT[21]~feeder_combout\ $end
$var wire 1 }* \fd|BankRegister|muxB|selected[21]~44_combout\ $end
$var wire 1 ~* \fd|BankRegister|muxB|selected[21]~45_combout\ $end
$var wire 1 !+ \fd|BankRegister|muxB|selected[21]~46_combout\ $end
$var wire 1 "+ \fd|BankRegister|muxB|selected[21]~47_combout\ $end
$var wire 1 #+ \fd|MuxSaidaBankRegister|selected[21]~12_combout\ $end
$var wire 1 $+ \fd|ALU|adder|addsloop:21:add1to31|vaium~0_combout\ $end
$var wire 1 %+ \fd|ALU|final|selected[22]~81_combout\ $end
$var wire 1 &+ \fd|ALU|final|selected[22]~82_combout\ $end
$var wire 1 '+ \fd|MuxRegRam|selected[22]~85_combout\ $end
$var wire 1 (+ \fd|BankRegister|add1to3|DOUT[22]~feeder_combout\ $end
$var wire 1 )+ \fd|BankRegister|muxA|selected[22]~10_combout\ $end
$var wire 1 *+ \fd|ALU|adder|addsloop:22:add1to31|vaium~0_combout\ $end
$var wire 1 ++ \fd|ALU|final|selected[23]~79_combout\ $end
$var wire 1 ,+ \fd|ALU|final|selected[23]~80_combout\ $end
$var wire 1 -+ \fd|MuxRegRam|selected[23]~86_combout\ $end
$var wire 1 .+ \fd|BankRegister|muxB|selected[23]~38_combout\ $end
$var wire 1 /+ \fd|BankRegister|muxB|selected[23]~39_combout\ $end
$var wire 1 0+ \fd|BankRegister|add1to7|DOUT[23]~feeder_combout\ $end
$var wire 1 1+ \fd|BankRegister|muxB|selected[23]~36_combout\ $end
$var wire 1 2+ \fd|BankRegister|muxB|selected[23]~37_combout\ $end
$var wire 1 3+ \fd|MuxSaidaBankRegister|selected[23]~10_combout\ $end
$var wire 1 4+ \fd|ALU|adder|addsloop:23:add1to31|vaium~0_combout\ $end
$var wire 1 5+ \fd|ALU|final|selected[24]~77_combout\ $end
$var wire 1 6+ \fd|ALU|final|selected[24]~78_combout\ $end
$var wire 1 7+ \fd|MuxRegRam|selected[25]~88_combout\ $end
$var wire 1 8+ \fd|BankRegister|add1to3|DOUT[25]~feeder_combout\ $end
$var wire 1 9+ \fd|BankRegister|add1to2|DOUT[25]~feeder_combout\ $end
$var wire 1 :+ \fd|BankRegister|add1to1|DOUT[25]~feeder_combout\ $end
$var wire 1 ;+ \fd|BankRegister|muxA|selected[25]~7_combout\ $end
$var wire 1 <+ \fd|BankRegister|muxB|selected[25]~30_combout\ $end
$var wire 1 =+ \fd|BankRegister|muxB|selected[25]~31_combout\ $end
$var wire 1 >+ \fd|BankRegister|add1to7|DOUT[25]~feeder_combout\ $end
$var wire 1 ?+ \fd|BankRegister|muxB|selected[25]~28_combout\ $end
$var wire 1 @+ \fd|BankRegister|muxB|selected[25]~29_combout\ $end
$var wire 1 A+ \fd|MuxSaidaBankRegister|selected[25]~8_combout\ $end
$var wire 1 B+ \fd|ALU|adder|addsloop:24:add1to31|vaium~0_combout\ $end
$var wire 1 C+ \fd|ALU|final|selected[25]~75_combout\ $end
$var wire 1 D+ \fd|ALU|final|selected[25]~76_combout\ $end
$var wire 1 E+ \fd|beqAnd~7_combout\ $end
$var wire 1 F+ \fd|beqAnd~6_combout\ $end
$var wire 1 G+ \fd|beqAnd~8_combout\ $end
$var wire 1 H+ \fd|MuxRegRam|selected[27]~90_combout\ $end
$var wire 1 I+ \fd|BankRegister|add1to2|DOUT[27]~feeder_combout\ $end
$var wire 1 J+ \fd|BankRegister|muxA|selected[27]~5_combout\ $end
$var wire 1 K+ \fd|BankRegister|add1to4|DOUT[27]~feeder_combout\ $end
$var wire 1 L+ \fd|BankRegister|add1to2|DOUT[26]~feeder_combout\ $end
$var wire 1 M+ \fd|BankRegister|muxA|selected[26]~6_combout\ $end
$var wire 1 N+ \fd|ALU|adder|addsloop:25:add1to31|vaium~0_combout\ $end
$var wire 1 O+ \fd|ALU|final|selected[26]~73_combout\ $end
$var wire 1 P+ \fd|ALU|final|selected[26]~74_combout\ $end
$var wire 1 Q+ \fd|MuxRegRam|selected[26]~89_combout\ $end
$var wire 1 R+ \fd|BankRegister|add1to4|DOUT[26]~feeder_combout\ $end
$var wire 1 S+ \fd|BankRegister|muxB|selected[26]~26_combout\ $end
$var wire 1 T+ \fd|BankRegister|muxB|selected[26]~27_combout\ $end
$var wire 1 U+ \fd|BankRegister|add1to7|DOUT[26]~feeder_combout\ $end
$var wire 1 V+ \fd|BankRegister|muxB|selected[26]~24_combout\ $end
$var wire 1 W+ \fd|BankRegister|muxB|selected[26]~25_combout\ $end
$var wire 1 X+ \fd|MuxSaidaBankRegister|selected[26]~7_combout\ $end
$var wire 1 Y+ \fd|ALU|adder|addsloop:26:add1to31|vaium~0_combout\ $end
$var wire 1 Z+ \fd|BankRegister|muxB|selected[27]~22_combout\ $end
$var wire 1 [+ \fd|BankRegister|muxB|selected[27]~23_combout\ $end
$var wire 1 \+ \fd|BankRegister|add1to7|DOUT[27]~feeder_combout\ $end
$var wire 1 ]+ \fd|BankRegister|muxB|selected[27]~20_combout\ $end
$var wire 1 ^+ \fd|BankRegister|muxB|selected[27]~21_combout\ $end
$var wire 1 _+ \fd|MuxSaidaBankRegister|selected[27]~6_combout\ $end
$var wire 1 `+ \fd|ALU|final|selected[27]~71_combout\ $end
$var wire 1 a+ \fd|ALU|final|selected[27]~72_combout\ $end
$var wire 1 b+ \fd|MuxRegRam|selected[29]~92_combout\ $end
$var wire 1 c+ \fd|BankRegister|add1to4|DOUT[29]~feeder_combout\ $end
$var wire 1 d+ \fd|BankRegister|muxA|selected[29]~3_combout\ $end
$var wire 1 e+ \fd|BankRegister|add1to3|DOUT[29]~feeder_combout\ $end
$var wire 1 f+ \fd|BankRegister|add1to7|DOUT[29]~feeder_combout\ $end
$var wire 1 g+ \fd|BankRegister|muxB|selected[29]~12_combout\ $end
$var wire 1 h+ \fd|BankRegister|muxB|selected[29]~13_combout\ $end
$var wire 1 i+ \fd|BankRegister|muxB|selected[29]~14_combout\ $end
$var wire 1 j+ \fd|BankRegister|muxB|selected[29]~15_combout\ $end
$var wire 1 k+ \fd|MuxSaidaBankRegister|selected[29]~4_combout\ $end
$var wire 1 l+ \fd|BankRegister|add1to7|DOUT[28]~feeder_combout\ $end
$var wire 1 m+ \fd|BankRegister|muxB|selected[28]~16_combout\ $end
$var wire 1 n+ \fd|BankRegister|muxB|selected[28]~17_combout\ $end
$var wire 1 o+ \fd|BankRegister|add1to2|DOUT[28]~feeder_combout\ $end
$var wire 1 p+ \fd|BankRegister|muxB|selected[28]~18_combout\ $end
$var wire 1 q+ \fd|BankRegister|muxB|selected[28]~19_combout\ $end
$var wire 1 r+ \fd|MuxSaidaBankRegister|selected[28]~5_combout\ $end
$var wire 1 s+ \fd|ALU|adder|addsloop:27:add1to31|vaium~0_combout\ $end
$var wire 1 t+ \fd|ALU|final|selected[28]~69_combout\ $end
$var wire 1 u+ \fd|ALU|final|selected[28]~70_combout\ $end
$var wire 1 v+ \fd|MuxRegRam|selected[28]~91_combout\ $end
$var wire 1 w+ \fd|BankRegister|muxA|selected[28]~4_combout\ $end
$var wire 1 x+ \fd|ALU|adder|addsloop:28:add1to31|vaium~0_combout\ $end
$var wire 1 y+ \fd|ALU|final|selected[29]~67_combout\ $end
$var wire 1 z+ \fd|ALU|final|selected[29]~68_combout\ $end
$var wire 1 {+ \fd|beqAnd~9_combout\ $end
$var wire 1 |+ \fd|BankRegister|add1to7|DOUT[31]~feeder_combout\ $end
$var wire 1 }+ \fd|BankRegister|muxB|selected[31]~4_combout\ $end
$var wire 1 ~+ \fd|BankRegister|muxB|selected[31]~5_combout\ $end
$var wire 1 !, \fd|BankRegister|add1to3|DOUT[31]~feeder_combout\ $end
$var wire 1 ", \fd|BankRegister|add1to1|DOUT[31]~feeder_combout\ $end
$var wire 1 #, \fd|BankRegister|muxB|selected[31]~6_combout\ $end
$var wire 1 $, \fd|BankRegister|muxB|selected[31]~7_combout\ $end
$var wire 1 %, \fd|MuxSaidaBankRegister|selected[31]~2_combout\ $end
$var wire 1 &, \fd|BankRegister|add1to7|DOUT[30]~feeder_combout\ $end
$var wire 1 ', \fd|BankRegister|muxB|selected[30]~8_combout\ $end
$var wire 1 (, \fd|BankRegister|muxB|selected[30]~9_combout\ $end
$var wire 1 ), \fd|BankRegister|muxB|selected[30]~10_combout\ $end
$var wire 1 *, \fd|BankRegister|muxB|selected[30]~11_combout\ $end
$var wire 1 +, \fd|MuxSaidaBankRegister|selected[30]~3_combout\ $end
$var wire 1 ,, \fd|ALU|adder|addsloop:29:add1to31|vaium~0_combout\ $end
$var wire 1 -, \fd|ALU|final|selected[30]~65_combout\ $end
$var wire 1 ., \fd|ALU|final|selected[30]~66_combout\ $end
$var wire 1 /, \fd|MuxRegRam|selected[30]~93_combout\ $end
$var wire 1 0, \fd|BankRegister|add1to3|DOUT[30]~feeder_combout\ $end
$var wire 1 1, \fd|BankRegister|muxA|selected[30]~2_combout\ $end
$var wire 1 2, \fd|ALU|adder|addsloop:30:add1to31|vaium~0_combout\ $end
$var wire 1 3, \fd|ALU|final|selected[31]~63_combout\ $end
$var wire 1 4, \fd|ALU|final|selected[31]~64_combout\ $end
$var wire 1 5, \fd|MuxRegRam|selected[31]~62_combout\ $end
$var wire 1 6, \fd|BankRegister|muxA|selected[31]~1_combout\ $end
$var wire 1 7, \fd|ALU|final|selected[31]~62_combout\ $end
$var wire 1 8, \fd|beqAnd~10_combout\ $end
$var wire 1 9, \fd|ALU|adder|a0|soma~0_combout\ $end
$var wire 1 :, \fd|ALU|choiceB|selected[0]~0_combout\ $end
$var wire 1 ;, \fd|ALU|final|selected[0]~60_combout\ $end
$var wire 1 <, \fd|ALU|out4[0]~0_combout\ $end
$var wire 1 =, \fd|ALU|final|selected[0]~61_combout\ $end
$var wire 1 >, \fd|beqAnd~11_combout\ $end
$var wire 1 ?, \fd|beqAnd~12_combout\ $end
$var wire 1 @, \fd|PC|DOUT[4]~5_combout\ $end
$var wire 1 A, \fd|adder2|addsloop:6:add1to31|soma~combout\ $end
$var wire 1 B, \fd|PC|DOUT[6]~3_combout\ $end
$var wire 1 C, \fd|adder|addsloop:6:add1to31|soma~combout\ $end
$var wire 1 D, \fd|adder|addsloop:4:add1to31|w3~combout\ $end
$var wire 1 E, \fd|adder|addsloop:7:add1to31|soma~combout\ $end
$var wire 1 F, \fd|adder2|addsloop:7:add1to31|soma~combout\ $end
$var wire 1 G, \fd|PC|DOUT[7]~2_combout\ $end
$var wire 1 H, \fd|Rom|Equal0~2_combout\ $end
$var wire 1 I, \fd|adder|addsloop:7:add1to31|w3~combout\ $end
$var wire 1 J, \fd|adder|addsloop:8:add1to31|soma~combout\ $end
$var wire 1 K, \fd|adder2|addsloop:10:add1to31|soma~combout\ $end
$var wire 1 L, \fd|MuxPC|selected[10]~5_combout\ $end
$var wire 1 M, \fd|adder|addsloop:10:add1to31|soma~combout\ $end
$var wire 1 N, \fd|adder2|addsloop:10:add1to31|w3~combout\ $end
$var wire 1 O, \fd|adder|addsloop:11:add1to31|soma~combout\ $end
$var wire 1 P, \fd|MuxPC|selected[11]~4_combout\ $end
$var wire 1 Q, \fd|adder2|addsloop:11:add1to31|w3~combout\ $end
$var wire 1 R, \fd|adder|addsloop:12:add1to31|soma~combout\ $end
$var wire 1 S, \fd|MuxPC|selected[12]~3_combout\ $end
$var wire 1 T, \fd|adder|addsloop:13:add1to31|soma~combout\ $end
$var wire 1 U, \fd|adder2|addsloop:13:add1to31|soma~combout\ $end
$var wire 1 V, \fd|MuxPC|selected[13]~2_combout\ $end
$var wire 1 W, \fd|Rom|Equal0~0_combout\ $end
$var wire 1 X, \fd|Rom|Equal8~0_combout\ $end
$var wire 1 Y, \fd|Rom|Equal8~1_combout\ $end
$var wire 1 Z, \fd|Rom|WideOr11~0_combout\ $end
$var wire 1 [, \fd|Rom|WideOr11~1_combout\ $end
$var wire 1 \, \fd|adder2|addsloop:3:add1to31|soma~0_combout\ $end
$var wire 1 ], \fd|MuxPC|selected[3]~7_combout\ $end
$var wire 1 ^, \fd|adder|addsloop:3:add1to31|w3~combout\ $end
$var wire 1 _, \fd|adder|addsloop:5:add1to31|soma~combout\ $end
$var wire 1 `, \fd|adder2|addsloop:4:add1to31|vaium~0_combout\ $end
$var wire 1 a, \fd|adder2|addsloop:5:add1to31|soma~combout\ $end
$var wire 1 b, \fd|PC|DOUT[5]~4_combout\ $end
$var wire 1 c, \fd|adder2|addsloop:5:add1to31|vaium~0_combout\ $end
$var wire 1 d, \fd|adder2|addsloop:7:add1to31|vaium~0_combout\ $end
$var wire 1 e, \fd|MuxPC|selected[8]~6_combout\ $end
$var wire 1 f, \fd|adder|addsloop:9:add1to31|soma~combout\ $end
$var wire 1 g, \fd|adder2|addsloop:9:add1to31|soma~combout\ $end
$var wire 1 h, \fd|PC|DOUT[9]~1_combout\ $end
$var wire 1 i, \fd|adder|addsloop:10:add1to31|w3~combout\ $end
$var wire 1 j, \fd|adder|addsloop:13:add1to31|w3~combout\ $end
$var wire 1 k, \fd|adder2|addsloop:13:add1to31|vaium~0_combout\ $end
$var wire 1 l, \fd|MuxPC|selected[14]~0_combout\ $end
$var wire 1 m, \fd|MuxPC|selected[14]~1_combout\ $end
$var wire 1 n, \fd|adder|addsloop:15:add1to31|soma~combout\ $end
$var wire 1 o, \fd|adder2|addsloop:14:add1to31|vaium~0_combout\ $end
$var wire 1 p, \fd|adder2|addsloop:15:add1to31|soma~combout\ $end
$var wire 1 q, \fd|PC|DOUT[15]~0_combout\ $end
$var wire 1 r, \fd|Rom|Equal0~1_combout\ $end
$var wire 1 s, \fd|Rom|Equal0~3_combout\ $end
$var wire 1 t, \fd|Rom|Equal7~0_combout\ $end
$var wire 1 u, \fd|MuxPC|selected[0]~10_combout\ $end
$var wire 1 v, \fd|adder|addsloop:2:add1to31|soma~combout\ $end
$var wire 1 w, \fd|MuxPC|selected[2]~9_combout\ $end
$var wire 1 x, \fd|Rom|Equal0~4_combout\ $end
$var wire 1 y, \fd|Rom|WideOr0~combout\ $end
$var wire 1 z, \ucfd|Mux1~0_combout\ $end
$var wire 1 {, \fd|MuxPC|selected[1]~8_combout\ $end
$var wire 1 |, \fd|Rom|Equal1~0_combout\ $end
$var wire 1 }, \fd|Rom|WideOr1~combout\ $end
$var wire 1 ~, \fd|MuxRegRam|selected[0]~63_combout\ $end
$var wire 1 !- \fd|PC|DOUT\ [31] $end
$var wire 1 "- \fd|PC|DOUT\ [30] $end
$var wire 1 #- \fd|PC|DOUT\ [29] $end
$var wire 1 $- \fd|PC|DOUT\ [28] $end
$var wire 1 %- \fd|PC|DOUT\ [27] $end
$var wire 1 &- \fd|PC|DOUT\ [26] $end
$var wire 1 '- \fd|PC|DOUT\ [25] $end
$var wire 1 (- \fd|PC|DOUT\ [24] $end
$var wire 1 )- \fd|PC|DOUT\ [23] $end
$var wire 1 *- \fd|PC|DOUT\ [22] $end
$var wire 1 +- \fd|PC|DOUT\ [21] $end
$var wire 1 ,- \fd|PC|DOUT\ [20] $end
$var wire 1 -- \fd|PC|DOUT\ [19] $end
$var wire 1 .- \fd|PC|DOUT\ [18] $end
$var wire 1 /- \fd|PC|DOUT\ [17] $end
$var wire 1 0- \fd|PC|DOUT\ [16] $end
$var wire 1 1- \fd|PC|DOUT\ [15] $end
$var wire 1 2- \fd|PC|DOUT\ [14] $end
$var wire 1 3- \fd|PC|DOUT\ [13] $end
$var wire 1 4- \fd|PC|DOUT\ [12] $end
$var wire 1 5- \fd|PC|DOUT\ [11] $end
$var wire 1 6- \fd|PC|DOUT\ [10] $end
$var wire 1 7- \fd|PC|DOUT\ [9] $end
$var wire 1 8- \fd|PC|DOUT\ [8] $end
$var wire 1 9- \fd|PC|DOUT\ [7] $end
$var wire 1 :- \fd|PC|DOUT\ [6] $end
$var wire 1 ;- \fd|PC|DOUT\ [5] $end
$var wire 1 <- \fd|PC|DOUT\ [4] $end
$var wire 1 =- \fd|PC|DOUT\ [3] $end
$var wire 1 >- \fd|PC|DOUT\ [2] $end
$var wire 1 ?- \fd|PC|DOUT\ [1] $end
$var wire 1 @- \fd|PC|DOUT\ [0] $end
$var wire 1 A- \fd|BankRegister|add1to5|DOUT\ [31] $end
$var wire 1 B- \fd|BankRegister|add1to5|DOUT\ [30] $end
$var wire 1 C- \fd|BankRegister|add1to5|DOUT\ [29] $end
$var wire 1 D- \fd|BankRegister|add1to5|DOUT\ [28] $end
$var wire 1 E- \fd|BankRegister|add1to5|DOUT\ [27] $end
$var wire 1 F- \fd|BankRegister|add1to5|DOUT\ [26] $end
$var wire 1 G- \fd|BankRegister|add1to5|DOUT\ [25] $end
$var wire 1 H- \fd|BankRegister|add1to5|DOUT\ [24] $end
$var wire 1 I- \fd|BankRegister|add1to5|DOUT\ [23] $end
$var wire 1 J- \fd|BankRegister|add1to5|DOUT\ [22] $end
$var wire 1 K- \fd|BankRegister|add1to5|DOUT\ [21] $end
$var wire 1 L- \fd|BankRegister|add1to5|DOUT\ [20] $end
$var wire 1 M- \fd|BankRegister|add1to5|DOUT\ [19] $end
$var wire 1 N- \fd|BankRegister|add1to5|DOUT\ [18] $end
$var wire 1 O- \fd|BankRegister|add1to5|DOUT\ [17] $end
$var wire 1 P- \fd|BankRegister|add1to5|DOUT\ [16] $end
$var wire 1 Q- \fd|BankRegister|add1to5|DOUT\ [15] $end
$var wire 1 R- \fd|BankRegister|add1to5|DOUT\ [14] $end
$var wire 1 S- \fd|BankRegister|add1to5|DOUT\ [13] $end
$var wire 1 T- \fd|BankRegister|add1to5|DOUT\ [12] $end
$var wire 1 U- \fd|BankRegister|add1to5|DOUT\ [11] $end
$var wire 1 V- \fd|BankRegister|add1to5|DOUT\ [10] $end
$var wire 1 W- \fd|BankRegister|add1to5|DOUT\ [9] $end
$var wire 1 X- \fd|BankRegister|add1to5|DOUT\ [8] $end
$var wire 1 Y- \fd|BankRegister|add1to5|DOUT\ [7] $end
$var wire 1 Z- \fd|BankRegister|add1to5|DOUT\ [6] $end
$var wire 1 [- \fd|BankRegister|add1to5|DOUT\ [5] $end
$var wire 1 \- \fd|BankRegister|add1to5|DOUT\ [4] $end
$var wire 1 ]- \fd|BankRegister|add1to5|DOUT\ [3] $end
$var wire 1 ^- \fd|BankRegister|add1to5|DOUT\ [2] $end
$var wire 1 _- \fd|BankRegister|add1to5|DOUT\ [1] $end
$var wire 1 `- \fd|BankRegister|add1to5|DOUT\ [0] $end
$var wire 1 a- \fd|BankRegister|add1to1|DOUT\ [31] $end
$var wire 1 b- \fd|BankRegister|add1to1|DOUT\ [30] $end
$var wire 1 c- \fd|BankRegister|add1to1|DOUT\ [29] $end
$var wire 1 d- \fd|BankRegister|add1to1|DOUT\ [28] $end
$var wire 1 e- \fd|BankRegister|add1to1|DOUT\ [27] $end
$var wire 1 f- \fd|BankRegister|add1to1|DOUT\ [26] $end
$var wire 1 g- \fd|BankRegister|add1to1|DOUT\ [25] $end
$var wire 1 h- \fd|BankRegister|add1to1|DOUT\ [24] $end
$var wire 1 i- \fd|BankRegister|add1to1|DOUT\ [23] $end
$var wire 1 j- \fd|BankRegister|add1to1|DOUT\ [22] $end
$var wire 1 k- \fd|BankRegister|add1to1|DOUT\ [21] $end
$var wire 1 l- \fd|BankRegister|add1to1|DOUT\ [20] $end
$var wire 1 m- \fd|BankRegister|add1to1|DOUT\ [19] $end
$var wire 1 n- \fd|BankRegister|add1to1|DOUT\ [18] $end
$var wire 1 o- \fd|BankRegister|add1to1|DOUT\ [17] $end
$var wire 1 p- \fd|BankRegister|add1to1|DOUT\ [16] $end
$var wire 1 q- \fd|BankRegister|add1to1|DOUT\ [15] $end
$var wire 1 r- \fd|BankRegister|add1to1|DOUT\ [14] $end
$var wire 1 s- \fd|BankRegister|add1to1|DOUT\ [13] $end
$var wire 1 t- \fd|BankRegister|add1to1|DOUT\ [12] $end
$var wire 1 u- \fd|BankRegister|add1to1|DOUT\ [11] $end
$var wire 1 v- \fd|BankRegister|add1to1|DOUT\ [10] $end
$var wire 1 w- \fd|BankRegister|add1to1|DOUT\ [9] $end
$var wire 1 x- \fd|BankRegister|add1to1|DOUT\ [8] $end
$var wire 1 y- \fd|BankRegister|add1to1|DOUT\ [7] $end
$var wire 1 z- \fd|BankRegister|add1to1|DOUT\ [6] $end
$var wire 1 {- \fd|BankRegister|add1to1|DOUT\ [5] $end
$var wire 1 |- \fd|BankRegister|add1to1|DOUT\ [4] $end
$var wire 1 }- \fd|BankRegister|add1to1|DOUT\ [3] $end
$var wire 1 ~- \fd|BankRegister|add1to1|DOUT\ [2] $end
$var wire 1 !. \fd|BankRegister|add1to1|DOUT\ [1] $end
$var wire 1 ". \fd|BankRegister|add1to1|DOUT\ [0] $end
$var wire 1 #. \fd|BankRegister|add1to6|DOUT\ [31] $end
$var wire 1 $. \fd|BankRegister|add1to6|DOUT\ [30] $end
$var wire 1 %. \fd|BankRegister|add1to6|DOUT\ [29] $end
$var wire 1 &. \fd|BankRegister|add1to6|DOUT\ [28] $end
$var wire 1 '. \fd|BankRegister|add1to6|DOUT\ [27] $end
$var wire 1 (. \fd|BankRegister|add1to6|DOUT\ [26] $end
$var wire 1 ). \fd|BankRegister|add1to6|DOUT\ [25] $end
$var wire 1 *. \fd|BankRegister|add1to6|DOUT\ [24] $end
$var wire 1 +. \fd|BankRegister|add1to6|DOUT\ [23] $end
$var wire 1 ,. \fd|BankRegister|add1to6|DOUT\ [22] $end
$var wire 1 -. \fd|BankRegister|add1to6|DOUT\ [21] $end
$var wire 1 .. \fd|BankRegister|add1to6|DOUT\ [20] $end
$var wire 1 /. \fd|BankRegister|add1to6|DOUT\ [19] $end
$var wire 1 0. \fd|BankRegister|add1to6|DOUT\ [18] $end
$var wire 1 1. \fd|BankRegister|add1to6|DOUT\ [17] $end
$var wire 1 2. \fd|BankRegister|add1to6|DOUT\ [16] $end
$var wire 1 3. \fd|BankRegister|add1to6|DOUT\ [15] $end
$var wire 1 4. \fd|BankRegister|add1to6|DOUT\ [14] $end
$var wire 1 5. \fd|BankRegister|add1to6|DOUT\ [13] $end
$var wire 1 6. \fd|BankRegister|add1to6|DOUT\ [12] $end
$var wire 1 7. \fd|BankRegister|add1to6|DOUT\ [11] $end
$var wire 1 8. \fd|BankRegister|add1to6|DOUT\ [10] $end
$var wire 1 9. \fd|BankRegister|add1to6|DOUT\ [9] $end
$var wire 1 :. \fd|BankRegister|add1to6|DOUT\ [8] $end
$var wire 1 ;. \fd|BankRegister|add1to6|DOUT\ [7] $end
$var wire 1 <. \fd|BankRegister|add1to6|DOUT\ [6] $end
$var wire 1 =. \fd|BankRegister|add1to6|DOUT\ [5] $end
$var wire 1 >. \fd|BankRegister|add1to6|DOUT\ [4] $end
$var wire 1 ?. \fd|BankRegister|add1to6|DOUT\ [3] $end
$var wire 1 @. \fd|BankRegister|add1to6|DOUT\ [2] $end
$var wire 1 A. \fd|BankRegister|add1to6|DOUT\ [1] $end
$var wire 1 B. \fd|BankRegister|add1to6|DOUT\ [0] $end
$var wire 1 C. \fd|BankRegister|add1to2|DOUT\ [31] $end
$var wire 1 D. \fd|BankRegister|add1to2|DOUT\ [30] $end
$var wire 1 E. \fd|BankRegister|add1to2|DOUT\ [29] $end
$var wire 1 F. \fd|BankRegister|add1to2|DOUT\ [28] $end
$var wire 1 G. \fd|BankRegister|add1to2|DOUT\ [27] $end
$var wire 1 H. \fd|BankRegister|add1to2|DOUT\ [26] $end
$var wire 1 I. \fd|BankRegister|add1to2|DOUT\ [25] $end
$var wire 1 J. \fd|BankRegister|add1to2|DOUT\ [24] $end
$var wire 1 K. \fd|BankRegister|add1to2|DOUT\ [23] $end
$var wire 1 L. \fd|BankRegister|add1to2|DOUT\ [22] $end
$var wire 1 M. \fd|BankRegister|add1to2|DOUT\ [21] $end
$var wire 1 N. \fd|BankRegister|add1to2|DOUT\ [20] $end
$var wire 1 O. \fd|BankRegister|add1to2|DOUT\ [19] $end
$var wire 1 P. \fd|BankRegister|add1to2|DOUT\ [18] $end
$var wire 1 Q. \fd|BankRegister|add1to2|DOUT\ [17] $end
$var wire 1 R. \fd|BankRegister|add1to2|DOUT\ [16] $end
$var wire 1 S. \fd|BankRegister|add1to2|DOUT\ [15] $end
$var wire 1 T. \fd|BankRegister|add1to2|DOUT\ [14] $end
$var wire 1 U. \fd|BankRegister|add1to2|DOUT\ [13] $end
$var wire 1 V. \fd|BankRegister|add1to2|DOUT\ [12] $end
$var wire 1 W. \fd|BankRegister|add1to2|DOUT\ [11] $end
$var wire 1 X. \fd|BankRegister|add1to2|DOUT\ [10] $end
$var wire 1 Y. \fd|BankRegister|add1to2|DOUT\ [9] $end
$var wire 1 Z. \fd|BankRegister|add1to2|DOUT\ [8] $end
$var wire 1 [. \fd|BankRegister|add1to2|DOUT\ [7] $end
$var wire 1 \. \fd|BankRegister|add1to2|DOUT\ [6] $end
$var wire 1 ]. \fd|BankRegister|add1to2|DOUT\ [5] $end
$var wire 1 ^. \fd|BankRegister|add1to2|DOUT\ [4] $end
$var wire 1 _. \fd|BankRegister|add1to2|DOUT\ [3] $end
$var wire 1 `. \fd|BankRegister|add1to2|DOUT\ [2] $end
$var wire 1 a. \fd|BankRegister|add1to2|DOUT\ [1] $end
$var wire 1 b. \fd|BankRegister|add1to2|DOUT\ [0] $end
$var wire 1 c. \fd|BankRegister|add1to3|DOUT\ [31] $end
$var wire 1 d. \fd|BankRegister|add1to3|DOUT\ [30] $end
$var wire 1 e. \fd|BankRegister|add1to3|DOUT\ [29] $end
$var wire 1 f. \fd|BankRegister|add1to3|DOUT\ [28] $end
$var wire 1 g. \fd|BankRegister|add1to3|DOUT\ [27] $end
$var wire 1 h. \fd|BankRegister|add1to3|DOUT\ [26] $end
$var wire 1 i. \fd|BankRegister|add1to3|DOUT\ [25] $end
$var wire 1 j. \fd|BankRegister|add1to3|DOUT\ [24] $end
$var wire 1 k. \fd|BankRegister|add1to3|DOUT\ [23] $end
$var wire 1 l. \fd|BankRegister|add1to3|DOUT\ [22] $end
$var wire 1 m. \fd|BankRegister|add1to3|DOUT\ [21] $end
$var wire 1 n. \fd|BankRegister|add1to3|DOUT\ [20] $end
$var wire 1 o. \fd|BankRegister|add1to3|DOUT\ [19] $end
$var wire 1 p. \fd|BankRegister|add1to3|DOUT\ [18] $end
$var wire 1 q. \fd|BankRegister|add1to3|DOUT\ [17] $end
$var wire 1 r. \fd|BankRegister|add1to3|DOUT\ [16] $end
$var wire 1 s. \fd|BankRegister|add1to3|DOUT\ [15] $end
$var wire 1 t. \fd|BankRegister|add1to3|DOUT\ [14] $end
$var wire 1 u. \fd|BankRegister|add1to3|DOUT\ [13] $end
$var wire 1 v. \fd|BankRegister|add1to3|DOUT\ [12] $end
$var wire 1 w. \fd|BankRegister|add1to3|DOUT\ [11] $end
$var wire 1 x. \fd|BankRegister|add1to3|DOUT\ [10] $end
$var wire 1 y. \fd|BankRegister|add1to3|DOUT\ [9] $end
$var wire 1 z. \fd|BankRegister|add1to3|DOUT\ [8] $end
$var wire 1 {. \fd|BankRegister|add1to3|DOUT\ [7] $end
$var wire 1 |. \fd|BankRegister|add1to3|DOUT\ [6] $end
$var wire 1 }. \fd|BankRegister|add1to3|DOUT\ [5] $end
$var wire 1 ~. \fd|BankRegister|add1to3|DOUT\ [4] $end
$var wire 1 !/ \fd|BankRegister|add1to3|DOUT\ [3] $end
$var wire 1 "/ \fd|BankRegister|add1to3|DOUT\ [2] $end
$var wire 1 #/ \fd|BankRegister|add1to3|DOUT\ [1] $end
$var wire 1 $/ \fd|BankRegister|add1to3|DOUT\ [0] $end
$var wire 1 %/ \fd|Rom|q\ [31] $end
$var wire 1 &/ \fd|Rom|q\ [30] $end
$var wire 1 '/ \fd|Rom|q\ [29] $end
$var wire 1 (/ \fd|Rom|q\ [28] $end
$var wire 1 )/ \fd|Rom|q\ [27] $end
$var wire 1 */ \fd|Rom|q\ [26] $end
$var wire 1 +/ \fd|Rom|q\ [25] $end
$var wire 1 ,/ \fd|Rom|q\ [24] $end
$var wire 1 -/ \fd|Rom|q\ [23] $end
$var wire 1 ./ \fd|Rom|q\ [22] $end
$var wire 1 // \fd|Rom|q\ [21] $end
$var wire 1 0/ \fd|Rom|q\ [20] $end
$var wire 1 1/ \fd|Rom|q\ [19] $end
$var wire 1 2/ \fd|Rom|q\ [18] $end
$var wire 1 3/ \fd|Rom|q\ [17] $end
$var wire 1 4/ \fd|Rom|q\ [16] $end
$var wire 1 5/ \fd|Rom|q\ [15] $end
$var wire 1 6/ \fd|Rom|q\ [14] $end
$var wire 1 7/ \fd|Rom|q\ [13] $end
$var wire 1 8/ \fd|Rom|q\ [12] $end
$var wire 1 9/ \fd|Rom|q\ [11] $end
$var wire 1 :/ \fd|Rom|q\ [10] $end
$var wire 1 ;/ \fd|Rom|q\ [9] $end
$var wire 1 </ \fd|Rom|q\ [8] $end
$var wire 1 =/ \fd|Rom|q\ [7] $end
$var wire 1 >/ \fd|Rom|q\ [6] $end
$var wire 1 ?/ \fd|Rom|q\ [5] $end
$var wire 1 @/ \fd|Rom|q\ [4] $end
$var wire 1 A/ \fd|Rom|q\ [3] $end
$var wire 1 B/ \fd|Rom|q\ [2] $end
$var wire 1 C/ \fd|Rom|q\ [1] $end
$var wire 1 D/ \fd|Rom|q\ [0] $end
$var wire 1 E/ \fd|BankRegister|add1to7|DOUT\ [31] $end
$var wire 1 F/ \fd|BankRegister|add1to7|DOUT\ [30] $end
$var wire 1 G/ \fd|BankRegister|add1to7|DOUT\ [29] $end
$var wire 1 H/ \fd|BankRegister|add1to7|DOUT\ [28] $end
$var wire 1 I/ \fd|BankRegister|add1to7|DOUT\ [27] $end
$var wire 1 J/ \fd|BankRegister|add1to7|DOUT\ [26] $end
$var wire 1 K/ \fd|BankRegister|add1to7|DOUT\ [25] $end
$var wire 1 L/ \fd|BankRegister|add1to7|DOUT\ [24] $end
$var wire 1 M/ \fd|BankRegister|add1to7|DOUT\ [23] $end
$var wire 1 N/ \fd|BankRegister|add1to7|DOUT\ [22] $end
$var wire 1 O/ \fd|BankRegister|add1to7|DOUT\ [21] $end
$var wire 1 P/ \fd|BankRegister|add1to7|DOUT\ [20] $end
$var wire 1 Q/ \fd|BankRegister|add1to7|DOUT\ [19] $end
$var wire 1 R/ \fd|BankRegister|add1to7|DOUT\ [18] $end
$var wire 1 S/ \fd|BankRegister|add1to7|DOUT\ [17] $end
$var wire 1 T/ \fd|BankRegister|add1to7|DOUT\ [16] $end
$var wire 1 U/ \fd|BankRegister|add1to7|DOUT\ [15] $end
$var wire 1 V/ \fd|BankRegister|add1to7|DOUT\ [14] $end
$var wire 1 W/ \fd|BankRegister|add1to7|DOUT\ [13] $end
$var wire 1 X/ \fd|BankRegister|add1to7|DOUT\ [12] $end
$var wire 1 Y/ \fd|BankRegister|add1to7|DOUT\ [11] $end
$var wire 1 Z/ \fd|BankRegister|add1to7|DOUT\ [10] $end
$var wire 1 [/ \fd|BankRegister|add1to7|DOUT\ [9] $end
$var wire 1 \/ \fd|BankRegister|add1to7|DOUT\ [8] $end
$var wire 1 ]/ \fd|BankRegister|add1to7|DOUT\ [7] $end
$var wire 1 ^/ \fd|BankRegister|add1to7|DOUT\ [6] $end
$var wire 1 _/ \fd|BankRegister|add1to7|DOUT\ [5] $end
$var wire 1 `/ \fd|BankRegister|add1to7|DOUT\ [4] $end
$var wire 1 a/ \fd|BankRegister|add1to7|DOUT\ [3] $end
$var wire 1 b/ \fd|BankRegister|add1to7|DOUT\ [2] $end
$var wire 1 c/ \fd|BankRegister|add1to7|DOUT\ [1] $end
$var wire 1 d/ \fd|BankRegister|add1to7|DOUT\ [0] $end
$var wire 1 e/ \fd|BankRegister|add1to4|DOUT\ [31] $end
$var wire 1 f/ \fd|BankRegister|add1to4|DOUT\ [30] $end
$var wire 1 g/ \fd|BankRegister|add1to4|DOUT\ [29] $end
$var wire 1 h/ \fd|BankRegister|add1to4|DOUT\ [28] $end
$var wire 1 i/ \fd|BankRegister|add1to4|DOUT\ [27] $end
$var wire 1 j/ \fd|BankRegister|add1to4|DOUT\ [26] $end
$var wire 1 k/ \fd|BankRegister|add1to4|DOUT\ [25] $end
$var wire 1 l/ \fd|BankRegister|add1to4|DOUT\ [24] $end
$var wire 1 m/ \fd|BankRegister|add1to4|DOUT\ [23] $end
$var wire 1 n/ \fd|BankRegister|add1to4|DOUT\ [22] $end
$var wire 1 o/ \fd|BankRegister|add1to4|DOUT\ [21] $end
$var wire 1 p/ \fd|BankRegister|add1to4|DOUT\ [20] $end
$var wire 1 q/ \fd|BankRegister|add1to4|DOUT\ [19] $end
$var wire 1 r/ \fd|BankRegister|add1to4|DOUT\ [18] $end
$var wire 1 s/ \fd|BankRegister|add1to4|DOUT\ [17] $end
$var wire 1 t/ \fd|BankRegister|add1to4|DOUT\ [16] $end
$var wire 1 u/ \fd|BankRegister|add1to4|DOUT\ [15] $end
$var wire 1 v/ \fd|BankRegister|add1to4|DOUT\ [14] $end
$var wire 1 w/ \fd|BankRegister|add1to4|DOUT\ [13] $end
$var wire 1 x/ \fd|BankRegister|add1to4|DOUT\ [12] $end
$var wire 1 y/ \fd|BankRegister|add1to4|DOUT\ [11] $end
$var wire 1 z/ \fd|BankRegister|add1to4|DOUT\ [10] $end
$var wire 1 {/ \fd|BankRegister|add1to4|DOUT\ [9] $end
$var wire 1 |/ \fd|BankRegister|add1to4|DOUT\ [8] $end
$var wire 1 }/ \fd|BankRegister|add1to4|DOUT\ [7] $end
$var wire 1 ~/ \fd|BankRegister|add1to4|DOUT\ [6] $end
$var wire 1 !0 \fd|BankRegister|add1to4|DOUT\ [5] $end
$var wire 1 "0 \fd|BankRegister|add1to4|DOUT\ [4] $end
$var wire 1 #0 \fd|BankRegister|add1to4|DOUT\ [3] $end
$var wire 1 $0 \fd|BankRegister|add1to4|DOUT\ [2] $end
$var wire 1 %0 \fd|BankRegister|add1to4|DOUT\ [1] $end
$var wire 1 &0 \fd|BankRegister|add1to4|DOUT\ [0] $end
$var wire 1 '0 \fd|BankRegister|add1to8|DOUT\ [31] $end
$var wire 1 (0 \fd|BankRegister|add1to8|DOUT\ [30] $end
$var wire 1 )0 \fd|BankRegister|add1to8|DOUT\ [29] $end
$var wire 1 *0 \fd|BankRegister|add1to8|DOUT\ [28] $end
$var wire 1 +0 \fd|BankRegister|add1to8|DOUT\ [27] $end
$var wire 1 ,0 \fd|BankRegister|add1to8|DOUT\ [26] $end
$var wire 1 -0 \fd|BankRegister|add1to8|DOUT\ [25] $end
$var wire 1 .0 \fd|BankRegister|add1to8|DOUT\ [24] $end
$var wire 1 /0 \fd|BankRegister|add1to8|DOUT\ [23] $end
$var wire 1 00 \fd|BankRegister|add1to8|DOUT\ [22] $end
$var wire 1 10 \fd|BankRegister|add1to8|DOUT\ [21] $end
$var wire 1 20 \fd|BankRegister|add1to8|DOUT\ [20] $end
$var wire 1 30 \fd|BankRegister|add1to8|DOUT\ [19] $end
$var wire 1 40 \fd|BankRegister|add1to8|DOUT\ [18] $end
$var wire 1 50 \fd|BankRegister|add1to8|DOUT\ [17] $end
$var wire 1 60 \fd|BankRegister|add1to8|DOUT\ [16] $end
$var wire 1 70 \fd|BankRegister|add1to8|DOUT\ [15] $end
$var wire 1 80 \fd|BankRegister|add1to8|DOUT\ [14] $end
$var wire 1 90 \fd|BankRegister|add1to8|DOUT\ [13] $end
$var wire 1 :0 \fd|BankRegister|add1to8|DOUT\ [12] $end
$var wire 1 ;0 \fd|BankRegister|add1to8|DOUT\ [11] $end
$var wire 1 <0 \fd|BankRegister|add1to8|DOUT\ [10] $end
$var wire 1 =0 \fd|BankRegister|add1to8|DOUT\ [9] $end
$var wire 1 >0 \fd|BankRegister|add1to8|DOUT\ [8] $end
$var wire 1 ?0 \fd|BankRegister|add1to8|DOUT\ [7] $end
$var wire 1 @0 \fd|BankRegister|add1to8|DOUT\ [6] $end
$var wire 1 A0 \fd|BankRegister|add1to8|DOUT\ [5] $end
$var wire 1 B0 \fd|BankRegister|add1to8|DOUT\ [4] $end
$var wire 1 C0 \fd|BankRegister|add1to8|DOUT\ [3] $end
$var wire 1 D0 \fd|BankRegister|add1to8|DOUT\ [2] $end
$var wire 1 E0 \fd|BankRegister|add1to8|DOUT\ [1] $end
$var wire 1 F0 \fd|BankRegister|add1to8|DOUT\ [0] $end
$var wire 1 G0 \fd|BankRegister|muxA|selected\ [31] $end
$var wire 1 H0 \fd|BankRegister|muxA|selected\ [30] $end
$var wire 1 I0 \fd|BankRegister|muxA|selected\ [29] $end
$var wire 1 J0 \fd|BankRegister|muxA|selected\ [28] $end
$var wire 1 K0 \fd|BankRegister|muxA|selected\ [27] $end
$var wire 1 L0 \fd|BankRegister|muxA|selected\ [26] $end
$var wire 1 M0 \fd|BankRegister|muxA|selected\ [25] $end
$var wire 1 N0 \fd|BankRegister|muxA|selected\ [24] $end
$var wire 1 O0 \fd|BankRegister|muxA|selected\ [23] $end
$var wire 1 P0 \fd|BankRegister|muxA|selected\ [22] $end
$var wire 1 Q0 \fd|BankRegister|muxA|selected\ [21] $end
$var wire 1 R0 \fd|BankRegister|muxA|selected\ [20] $end
$var wire 1 S0 \fd|BankRegister|muxA|selected\ [19] $end
$var wire 1 T0 \fd|BankRegister|muxA|selected\ [18] $end
$var wire 1 U0 \fd|BankRegister|muxA|selected\ [17] $end
$var wire 1 V0 \fd|BankRegister|muxA|selected\ [16] $end
$var wire 1 W0 \fd|BankRegister|muxA|selected\ [15] $end
$var wire 1 X0 \fd|BankRegister|muxA|selected\ [14] $end
$var wire 1 Y0 \fd|BankRegister|muxA|selected\ [13] $end
$var wire 1 Z0 \fd|BankRegister|muxA|selected\ [12] $end
$var wire 1 [0 \fd|BankRegister|muxA|selected\ [11] $end
$var wire 1 \0 \fd|BankRegister|muxA|selected\ [10] $end
$var wire 1 ]0 \fd|BankRegister|muxA|selected\ [9] $end
$var wire 1 ^0 \fd|BankRegister|muxA|selected\ [8] $end
$var wire 1 _0 \fd|BankRegister|muxA|selected\ [7] $end
$var wire 1 `0 \fd|BankRegister|muxA|selected\ [6] $end
$var wire 1 a0 \fd|BankRegister|muxA|selected\ [5] $end
$var wire 1 b0 \fd|BankRegister|muxA|selected\ [4] $end
$var wire 1 c0 \fd|BankRegister|muxA|selected\ [3] $end
$var wire 1 d0 \fd|BankRegister|muxA|selected\ [2] $end
$var wire 1 e0 \fd|BankRegister|muxA|selected\ [1] $end
$var wire 1 f0 \fd|BankRegister|muxA|selected\ [0] $end
$var wire 1 g0 \fd|UCalu|output\ [3] $end
$var wire 1 h0 \fd|UCalu|output\ [2] $end
$var wire 1 i0 \fd|UCalu|output\ [1] $end
$var wire 1 j0 \fd|UCalu|output\ [0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0!
0F"
1G"
xH"
1I"
1J"
1K"
1L"
1M"
1N"
0O"
0x$
0y$
0z$
0{$
0|$
0}$
0~$
0!%
0"%
0#%
0$%
0%%
0&%
0'%
0(%
0)%
0*%
0+%
0,%
0-%
0.%
0/%
00%
01%
02%
03%
04%
05%
06%
07%
08%
09%
0:%
0;%
0<%
0=%
0>%
0?%
0@%
0A%
0B%
0C%
0D%
0E%
0F%
0G%
0H%
0I%
0J%
0K%
0L%
0M%
0N%
0O%
0P%
0Q%
0R%
0S%
0T%
0U%
0V%
0W%
0X%
0Y%
0Z%
0[%
0\%
0]%
0^%
0_%
0`%
0a%
0b%
0c%
0d%
0e%
0f%
0g%
0h%
0i%
0j%
0k%
0l%
0m%
0n%
0o%
0p%
0q%
0r%
0s%
0t%
0u%
0v%
0w%
0x%
0y%
0z%
0{%
0|%
0}%
0~%
0!&
0"&
0#&
0$&
0%&
0&&
0'&
0(&
0)&
0*&
0+&
0,&
0-&
0.&
0/&
00&
01&
02&
03&
04&
05&
06&
07&
08&
09&
0:&
0;&
0<&
0=&
0>&
0?&
0@&
0A&
0B&
0C&
0D&
0E&
0F&
0G&
0H&
0I&
0J&
0K&
0L&
0M&
0N&
0O&
0P&
0Q&
0R&
0S&
0T&
0U&
0V&
0W&
0X&
0Y&
0Z&
0[&
0\&
0]&
0^&
0_&
0`&
0a&
0b&
0c&
0d&
0e&
0f&
0g&
0h&
0i&
0j&
0k&
0l&
0m&
0n&
0o&
0p&
0q&
0r&
0s&
0t&
0u&
0v&
0w&
0x&
0y&
0z&
0{&
0|&
0}&
0~&
0!'
0"'
0#'
0$'
0%'
0&'
0''
0('
0)'
0*'
0+'
0,'
0-'
0.'
0/'
00'
01'
02'
03'
04'
05'
06'
07'
08'
09'
0:'
0;'
0<'
0='
0>'
0?'
0@'
0A'
1B'
1C'
0D'
0E'
1F'
0G'
0H'
0I'
1J'
0K'
0L'
0M'
xN'
xO'
1P'
0Q'
0R'
1S'
0T'
0U'
0V'
0W'
0X'
0Y'
0Z'
0['
0\'
1]'
0^'
0_'
1`'
1a'
0b'
0c'
0d'
0e'
1f'
0g'
1h'
0i'
0j'
0k'
0l'
1m'
0n'
0o'
0p'
0q'
xr'
0s'
0t'
0u'
xv'
0w'
0x'
0y'
0z'
0{'
0|'
0}'
x~'
0!(
0"(
0#(
0$(
0%(
0&(
0'(
x((
0)(
0*(
0+(
0,(
0-(
x.(
0/(
00(
01(
x2(
03(
04(
05(
x6(
x7(
x8(
x9(
0:(
x;(
x<(
0=(
0>(
x?(
x@(
0A(
0B(
0C(
0D(
xE(
xF(
xG(
0H(
xI(
xJ(
0K(
0L(
xM(
xN(
xO(
0P(
0Q(
0R(
0S(
xT(
xU(
xV(
xW(
0X(
xY(
xZ(
x[(
0\(
x](
x^(
x_(
x`(
0a(
0b(
0c(
0d(
0e(
xf(
xg(
xh(
0i(
0j(
0k(
0l(
0m(
0n(
xo(
xp(
xq(
0r(
xs(
0t(
0u(
0v(
0w(
0x(
xy(
xz(
x{(
x|(
0}(
x~(
x!)
x")
x#)
x$)
0%)
x&)
x')
x()
x))
0*)
x+)
x,)
0-)
x.)
0/)
00)
01)
02)
x3)
x4)
x5)
x6)
x7)
08)
x9)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
xB)
0C)
0D)
0E)
0F)
xG)
0H)
0I)
xJ)
0K)
0L)
0M)
xN)
xO)
xP)
0Q)
xR)
xS)
0T)
0U)
0V)
xW)
0X)
0Y)
0Z)
x[)
x\)
x])
0^)
x_)
x`)
xa)
xb)
0c)
xd)
xe)
xf)
xg)
xh)
xi)
0j)
xk)
xl)
0m)
0n)
xo)
xp)
0q)
0r)
0s)
xt)
0u)
0v)
0w)
0x)
0y)
xz)
x{)
x|)
x})
0~)
x!*
x"*
x#*
x$*
x%*
0&*
x'*
x(*
x)*
0**
0+*
0,*
0-*
0.*
x/*
x0*
x1*
02*
03*
04*
x5*
x6*
07*
08*
09*
x:*
x;*
x<*
x=*
x>*
x?*
x@*
xA*
0B*
xC*
0D*
0E*
xF*
0G*
0H*
0I*
0J*
xK*
0L*
0M*
xN*
0O*
0P*
0Q*
0R*
xS*
xT*
0U*
0V*
0W*
0X*
xY*
0Z*
x[*
0\*
0]*
x^*
x_*
x`*
xa*
0b*
xc*
xd*
xe*
xf*
0g*
0h*
0i*
0j*
0k*
xl*
xm*
xn*
xo*
xp*
xq*
0r*
0s*
0t*
0u*
0v*
xw*
xx*
xy*
xz*
x{*
x|*
0}*
0~*
0!+
0"+
0#+
x$+
x%+
x&+
x'+
x(+
0)+
x*+
x++
x,+
x-+
0.+
0/+
x0+
01+
02+
03+
x4+
x5+
x6+
x7+
x8+
x9+
x:+
0;+
0<+
0=+
x>+
0?+
0@+
0A+
xB+
xC+
xD+
xE+
xF+
xG+
xH+
xI+
0J+
xK+
xL+
0M+
xN+
xO+
xP+
xQ+
xR+
0S+
0T+
xU+
0V+
0W+
0X+
xY+
0Z+
0[+
x\+
0]+
0^+
0_+
x`+
xa+
xb+
xc+
0d+
xe+
xf+
0g+
0h+
0i+
0j+
0k+
xl+
0m+
0n+
xo+
0p+
0q+
0r+
xs+
xt+
xu+
xv+
0w+
xx+
xy+
xz+
x{+
x|+
0}+
0~+
x!,
x",
0#,
0$,
0%,
x&,
0',
0(,
0),
0*,
0+,
x,,
x-,
x.,
x/,
x0,
01,
x2,
x3,
x4,
x5,
06,
x7,
x8,
09,
x:,
x;,
x<,
x=,
0>,
0?,
0@,
0A,
0B,
0C,
0D,
0E,
0F,
0G,
1H,
0I,
0J,
0K,
0L,
0M,
0N,
0O,
0P,
0Q,
0R,
0S,
0T,
0U,
0V,
1W,
0X,
0Y,
0Z,
0[,
0\,
0],
0^,
0_,
0`,
0a,
0b,
0c,
0d,
0e,
0f,
0g,
0h,
0i,
0j,
0k,
0l,
0m,
0n,
0o,
0p,
0q,
1r,
1s,
0t,
1u,
0v,
0w,
1x,
1y,
0z,
0{,
0|,
1},
x~,
0P"
0Q"
0R"
0S"
0T"
0U"
0V"
0W"
0X"
0Y"
0Z"
0["
0\"
0]"
0^"
0_"
0`"
0a"
0b"
0c"
0d"
0e"
0f"
0g"
0h"
0i"
0j"
0k"
0l"
0m"
0n"
0o"
0p"
0q"
0r"
0s"
0t"
0u"
0v"
0w"
0x"
0y"
0z"
0{"
0|"
0}"
0~"
0!#
0"#
0##
0$#
0%#
0&#
0'#
0(#
0)#
0*#
0+#
0,#
0-#
0.#
0/#
00#
01#
02#
03#
04#
05#
06#
07#
08#
09#
0:#
0;#
0<#
0=#
0>#
0?#
0@#
0A#
0B#
0C#
0D#
0E#
0F#
0G#
0H#
0I#
0J#
0K#
0L#
0M#
0N#
0O#
0P#
0Q#
0R#
0S#
0T#
0U#
0V#
0W#
0X#
0Y#
0Z#
0[#
0\#
0]#
0^#
0_#
0`#
0a#
0b#
0c#
0d#
0e#
0f#
0g#
0h#
0i#
0j#
0k#
0l#
0m#
0n#
0o#
0p#
0q#
0r#
0s#
0t#
0u#
0v#
0w#
0x#
0y#
0z#
0{#
0|#
0}#
0~#
0!$
0"$
0#$
0$$
0%$
0&$
0'$
0($
0)$
0*$
0+$
0,$
0-$
0.$
0/$
00$
01$
02$
03$
04$
05$
06$
07$
08$
09$
0:$
0;$
0<$
0=$
0>$
0?$
0@$
0A$
0B$
0C$
0D$
0E$
0F$
0G$
0H$
0I$
0J$
0K$
0L$
0M$
0N$
0O$
0P$
0Q$
0R$
0S$
0T$
0U$
0V$
0W$
0X$
0Y$
0Z$
0[$
0\$
0]$
0^$
0_$
0`$
0a$
0b$
0c$
0d$
0e$
0f$
0g$
0h$
0i$
0j$
0k$
0l$
0m$
0n$
0o$
0p$
0q$
0r$
0s$
x!-
x"-
x#-
x$-
x%-
x&-
x'-
x(-
x)-
x*-
x+-
x,-
x--
x.-
x/-
x0-
01-
02-
03-
04-
05-
06-
07-
08-
09-
0:-
0;-
0<-
0=-
0>-
0?-
0@-
0A-
0B-
0C-
0D-
0E-
0F-
0G-
0H-
0I-
0J-
0K-
0L-
0M-
0N-
0O-
0P-
0Q-
0R-
0S-
0T-
0U-
0V-
0W-
0X-
0Y-
0Z-
0[-
0\-
0]-
0^-
0_-
0`-
0a-
0b-
0c-
0d-
0e-
0f-
0g-
0h-
0i-
0j-
0k-
0l-
0m-
0n-
0o-
0p-
0q-
0r-
0s-
0t-
0u-
0v-
0w-
0x-
0y-
0z-
0{-
0|-
0}-
0~-
0!.
0".
0#.
0$.
0%.
0&.
0'.
0(.
0).
0*.
0+.
0,.
0-.
0..
0/.
00.
01.
02.
03.
04.
05.
06.
07.
08.
09.
0:.
0;.
0<.
0=.
0>.
0?.
0@.
0A.
0B.
0C.
0D.
0E.
0F.
0G.
0H.
0I.
0J.
0K.
0L.
0M.
0N.
0O.
0P.
0Q.
0R.
0S.
0T.
0U.
0V.
0W.
0X.
0Y.
0Z.
0[.
0\.
0].
0^.
0_.
0`.
0a.
0b.
0c.
0d.
0e.
0f.
0g.
0h.
0i.
0j.
0k.
0l.
0m.
0n.
0o.
0p.
0q.
0r.
0s.
0t.
0u.
0v.
0w.
0x.
0y.
0z.
0{.
0|.
0}.
0~.
0!/
0"/
0#/
0$/
0%/
x&/
x'/
0(/
0)/
x*/
x+/
x,/
x-/
0./
0//
x0/
x1/
x2/
03/
04/
x5/
x6/
07/
08/
09/
x:/
x;/
x</
x=/
x>/
0?/
x@/
0A/
0B/
0C/
0D/
0E/
0F/
0G/
0H/
0I/
0J/
0K/
0L/
0M/
0N/
0O/
0P/
0Q/
0R/
0S/
0T/
0U/
0V/
0W/
0X/
0Y/
0Z/
0[/
0\/
0]/
0^/
0_/
0`/
0a/
0b/
0c/
0d/
0e/
0f/
0g/
0h/
0i/
0j/
0k/
0l/
0m/
0n/
0o/
0p/
0q/
0r/
0s/
0t/
0u/
0v/
0w/
0x/
0y/
0z/
0{/
0|/
0}/
0~/
0!0
0"0
0#0
0$0
0%0
0&0
0'0
0(0
0)0
0*0
0+0
0,0
0-0
0.0
0/0
000
010
020
030
040
050
060
070
080
090
0:0
0;0
0<0
0=0
0>0
0?0
0@0
0A0
0B0
0C0
0D0
0E0
0F0
0G0
0H0
0I0
0J0
0K0
0L0
0M0
0N0
0O0
0P0
0Q0
0R0
0S0
0T0
0U0
0V0
0W0
0X0
0Y0
0Z0
0[0
0\0
0]0
0^0
0_0
0`0
0a0
0b0
0c0
0d0
0e0
0f0
xg0
xh0
xi0
xj0
1t$
1u$
1v$
0w$
0"
0#
0$
0%
0&
0'
0(
0)
0*
0+
0,
0-
0.
0/
00
01
02
03
04
05
06
07
08
09
0:
0;
0<
0=
0>
0?
0@
0A
0B
0C
0D
0E
0F
0G
0H
0I
0J
0K
0L
0M
0N
0O
0P
0Q
0R
0S
0T
0U
0V
0W
0X
0Y
0Z
0[
0\
0]
0^
0_
0`
0a
0b
0c
0d
0e
0f
0g
0h
0i
0j
0k
0l
0m
0n
0o
0p
0q
0r
0s
0t
0u
0v
0w
0x
0y
0z
0{
0|
0}
0~
0!!
0"!
0#!
0$!
0%!
0&!
0'!
0(!
0)!
0*!
0+!
0,!
0-!
0.!
0/!
00!
01!
02!
03!
04!
05!
06!
07!
08!
09!
0:!
0;!
0<!
0=!
0>!
0?!
0@!
0A!
0B!
0C!
0D!
0E!
0F!
0G!
0H!
0I!
0J!
0K!
0L!
0M!
0N!
0O!
0P!
0Q!
0R!
0S!
0T!
0U!
0V!
0W!
0X!
0Y!
0Z!
0[!
0\!
0]!
0^!
0_!
0`!
0a!
0b!
0c!
0d!
0e!
0f!
0g!
0h!
0i!
0j!
0k!
0l!
0m!
0n!
0o!
0p!
0q!
0r!
0s!
0t!
0u!
0v!
0w!
0x!
0y!
0z!
0{!
0|!
0}!
0~!
0!"
0""
0#"
0$"
0%"
0&"
0'"
0("
0)"
0*"
0+"
0,"
0-"
0."
0/"
00"
01"
02"
03"
04"
05"
06"
07"
08"
09"
0:"
0;"
0<"
0="
0>"
0?"
0@"
0A"
0B"
0C"
0D"
0E"
$end
#50000
1!
1O"
1>'
1w$
1?'
1D/
13/
xw-
xx-
xy-
x!.
x~-
x}-
x|-
x{-
xz-
xs-
xt-
xv-
xu-
xp-
xq-
xr-
xo-
xh-
xi-
xj-
xk-
xl-
xm-
xn-
xg-
xe-
xf-
xc-
xd-
xa-
xb-
1@-
1%/
1)/
x".
x/(
0N'
0P'
1T'
09(
0G(
0V(
0^(
0q(
0{(
0#)
0))
07)
0P)
0])
0b)
0h)
0})
0$*
01*
0?*
0a*
0f*
0o*
0z*
0'+
0-+
07+
0H+
0Q+
0b+
0v+
0/,
0~,
0u,
0x,
1{,
1|,
x1,
x6,
xw+
xd+
xM+
xJ+
x;+
xb*
xV*
xU*
xR*
x)+
xJ*
xB*
x2*
x~)
x&*
xj)
x^)
xQ)
xc)
x8)
x}(
xr(
x\(
xX(
xH(
x:(
x%)
x*)
xb'
0h'
1-(
06(
19,
x]0
x^0
x_0
xe0
xd0
xc0
xb0
xa0
x`0
xY0
xZ0
x\0
x[0
xV0
xW0
xX0
xU0
xN0
xO0
xP0
xQ0
xR0
xS0
xT0
xM0
xK0
xL0
xI0
xJ0
xG0
xH0
0F'
1H'
0S'
0y,
0.(
02(
0&,
00,
0l+
0o+
0c+
0e+
0f+
0L+
0R+
0U+
0I+
0K+
0\+
08+
09+
0:+
0>+
00+
0K*
0N*
0(+
0S*
0{*
0|*
0T*
0p*
0q*
0Y*
0[*
0@*
0A*
0C*
0F*
05*
06*
0l)
0o)
0p)
0%*
0t)
0i)
0k)
0(*
0)*
0B)
0S)
0W)
0J)
09)
0r'
0v'
0~'
0$)
0|(
0g(
0h(
0[(
0_(
0`(
0J(
0M(
0N(
0O(
0W(
0<(
0?(
0@(
0((
05,
1W'
0]'
0f'
1i'
0m'
0O'
0,)
0.)
xf0
xx$
x8%
x9%
x6%
x7%
x4%
x5%
x3%
x,%
x-%
x.%
x/%
x0%
x1%
x2%
x+%
x(%
x)%
x*%
x%%
x$%
x&%
x'%
x~$
x}$
x|$
x{$
xz$
xy$
x!%
x"%
x#%
x6(
x9,
1n'
1p'
1k'
0`'
1Y'
0|+
0!,
0",
0J'
1G'
1Z'
1y,
xo"
xQ"
xP"
xS"
xR"
xU"
xT"
xV"
x]"
x\"
x["
xZ"
xY"
xX"
xW"
x^"
xa"
x`"
x_"
xd"
xe"
xc"
xb"
xi"
xj"
xk"
xl"
xm"
xn"
xh"
xg"
xf"
xA
x@
x?
x>
x=
x<
x;
x:
x9
x8
x7
x6
x5
x4
x3
x2
x1
x0
x/
x.
x-
x,
x+
x*
x)
x(
x'
x&
x%
x$
x#
x"
1c'
0a'
0j0
1i0
0h0
1:,
07,
0;,
#100000
0!
0O"
0>'
0w$
0?'
#150000
1!
1O"
1>'
1w$
1?'
1B/
0D/
03/
14/
0@-
1?-
0B'
1Z,
1Q'
1U'
1u,
0|,
1['
0c'
0W'
1]'
0-(
1L'
1h'
1D(
06(
0:,
1^'
0Y'
1F'
0},
1V'
1R'
0C'
1D'
1S'
1\'
0G'
0Z'
0y,
0['
1_'
07(
0;(
1E(
#200000
0!
0O"
0>'
0w$
0?'
#250000
1!
1O"
1>'
1w$
1?'
1?/
0B/
19/
13/
18/
04/
1//
1@-
0%/
0)/
xN'
1P'
0T'
x9(
xG(
xV(
x^(
xq(
x{(
x#)
x))
x7)
xP)
x])
xb)
xh)
x})
x$*
x1*
x?*
xa*
xf*
xo*
xz*
x'+
x-+
x7+
xH+
xQ+
xb+
xv+
x/,
x~,
0Q'
0U'
1X'
1[,
0u,
1v,
0{,
0b'
0/(
0:(
0H(
0X(
0\(
0r(
0}(
0%)
0*)
08)
0Q)
0^)
0c)
0j)
0~)
0&*
02*
0B*
0J*
0R*
0U*
0V*
0b*
0)+
0;+
0J+
0M+
0d+
0w+
01,
06,
1F)
1W'
0]'
0^'
1`'
1Z)
1U,
0L'
0D(
1e'
1g'
1n(
1F,
0E(
0I(
0G0
0H0
0J0
0I0
0L0
0K0
0M0
0P0
0T0
0S0
0R0
0Q0
0O0
0N0
0U0
0W0
0X0
0V0
0Z0
0[0
0\0
0Y0
0^0
0_0
0`0
0a0
0b0
0c0
0d0
0e0
0f0
0]0
1w,
0V'
0R'
x.(
x2(
x&,
x0,
xl+
xo+
xc+
xe+
xf+
xL+
xR+
xU+
xI+
xK+
x\+
x8+
x9+
x:+
x>+
x0+
xK*
xN*
x(+
xS*
x{*
x|*
xT*
xp*
xq*
xY*
x[*
x@*
xA*
xC*
xF*
x5*
x6*
xl)
xo)
xp)
x%*
xt)
xi)
xk)
x(*
x)*
xB)
xS)
xW)
xJ)
x9)
xr'
xv'
x~'
x$)
x|(
xg(
xh(
x[(
x_(
x`(
xJ(
xM(
xN(
xO(
xW(
x<(
x?(
x@(
x((
0n(
0F)
0Z)
x5,
1Y'
0_'
0`'
1a'
xO'
x,)
x.)
0a'
1['
x|+
x!,
x",
0G)
09,
08(
0f(
0s(
0~(
0&)
0+)
0z)
0R)
0_)
0d)
0:*
0!*
0'*
0^*
0B+
04+
0$+
0w*
0l*
0c*
0*+
0N+
0s+
0Y+
0,,
0x+
02,
0T(
0Y(
0F(
0G(
0Z(
0U(
03,
0<,
0y+
0-,
0`+
0t+
0O+
0++
0d*
0m*
0x*
0%+
05+
0C+
0_*
0/*
0"*
0;*
0e)
0`)
0[)
0{)
03)
0')
0!)
0y(
0o(
09(
0=,
0N)
0O)
0~,
0((
0p(
0z(
0")
0()
04)
0|)
0\)
0a)
0f)
0<*
0#*
00*
0`*
0D+
06+
0&+
0y*
0n*
0e*
0,+
0P+
0u+
0a+
0.,
0z+
04,
0V(
0](
0<(
0?(
0@(
0^(
0J(
0M(
0N(
0O(
0W(
05,
0b+
0/,
18,
0H+
0v+
0Q+
1{+
0-+
0f*
0o*
0z*
0'+
0?*
07+
1E+
0a*
1F+
0h)
0$*
01*
07)
0b)
0])
0})
1=*
0N'
0))
0#)
0{(
15)
0q(
16)
0.(
02(
0P)
1g)
0J)
0g(
0h(
0|(
0~'
0$)
0r'
0v'
0O'
0,)
0.)
1>*
0t)
0S)
0W)
0B)
09)
05*
06*
0l)
0o)
0p)
0%*
0i)
0k)
0(*
0)*
0Y*
0[*
1G+
08+
09+
0:+
0>+
0@*
0A*
0C*
0F*
0K*
0N*
0(+
0S*
0{*
0|*
0T*
0p*
0q*
00+
0L+
0R+
0U+
0l+
0o+
0I+
0K+
0\+
0&,
00,
0c+
0e+
0f+
0|+
0!,
0",
0[(
0_(
0`(
#300000
0!
0O"
0>'
0w$
0?'
#350000
1!
1O"
1>'
1w$
1?'
09/
08/
17/
1C/
0@-
1>-
0?-
1G'
0Z,
1Q'
0[,
1u,
0e'
1\,
0Y'
1s'
1p,
0W'
1]'
0['
1c'
0U,
1`'
0s'
1x'
0c'
1f'
1m'
1R'
0n'
1o'
0x'
1w'
1h0
16(
17(
1E(
1T(
1Z(
1o(
1y(
1!)
1')
13)
1N)
1[)
1`)
1e)
1{)
1"*
1/*
1;*
1_*
1d*
1m*
1x*
1%+
1++
15+
1C+
1O+
1`+
1t+
1y+
1-,
13,
1:,
14,
1.,
1z+
1u+
1a+
1P+
1D+
16+
1,+
1&+
1y*
1n*
1e*
1`*
1<*
10*
1#*
1|)
1f)
1a)
1\)
1O)
14)
1()
1")
1z(
1p(
1](
1U(
1F(
18(
07(
1;(
0E(
1I(
08(
19(
1G(
1V(
1^(
1q(
06)
1{(
1#)
1))
1N'
05)
1P)
1])
1b)
17)
0g)
1})
1$*
1h)
11*
0=*
1a*
1f*
1o*
1z*
0F+
1'+
1-+
1?*
17+
0E+
1Q+
1H+
1v+
1b+
0{+
1/,
15,
08,
1|+
1!,
1",
1&,
10,
1c+
1e+
1f+
1l+
1o+
1I+
1K+
1\+
1L+
1R+
1U+
18+
19+
1:+
1>+
1@*
1A*
1C*
1F*
10+
1K*
1N*
1(+
0G+
1S*
1{*
1|*
1T*
1p*
1q*
1Y*
1[*
15*
16*
1i)
1k)
1(*
1)*
1l)
1o)
1p)
1%*
1t)
19)
1B)
1S)
1W)
1J)
1O'
1,)
1.)
1r'
1v'
1~'
1$)
1|(
0>*
1g(
1h(
1[(
1_(
1`(
1J(
1M(
1N(
1O(
1W(
1<(
1?(
1@(
1((
09(
0T(
1Y(
0F(
0G(
0Z(
1f(
0U(
0((
0V(
0o(
1s(
0](
0<(
0?(
0@(
0^(
0y(
1~(
0p(
0J(
0M(
0N(
0O(
0W(
0q(
16)
0!)
1&)
0z(
0[(
0_(
0`(
0{(
0')
1+)
0")
0g(
0h(
0#)
03)
1G)
0()
0|(
0))
0N)
1R)
04)
0~'
0$)
0N'
15)
0[)
1_)
0O)
0r'
0v'
0P)
0`)
1d)
0\)
0O'
0,)
0.)
0])
0e)
1z)
0a)
0J)
0b)
0{)
1!*
0f)
0S)
0W)
07)
1g)
0"*
1'*
0|)
0B)
0})
0/*
1:*
0#*
09)
0$*
0;*
1^*
00*
0t)
0h)
0_*
1c*
0<*
0l)
0o)
0p)
0%*
01*
1=*
0d*
1l*
0`*
0i)
0k)
0(*
0)*
0a*
0m*
1w*
0e*
1>*
05*
06*
0f*
0x*
1$+
0n*
0Y*
0[*
0o*
0%+
1*+
0y*
0z*
1F+
0++
14+
0&+
0T*
0p*
0q*
0'+
05+
1B+
0,+
0S*
0{*
0|*
0-+
0C+
1N+
06+
0K*
0N*
0(+
0?*
0O+
1Y+
0D+
00+
07+
1E+
0`+
1s+
0P+
0@*
0A*
0C*
0F*
0Q+
0t+
1x+
0a+
1G+
08+
09+
0:+
0>+
0H+
0y+
1,,
0u+
0L+
0R+
0U+
0v+
0-,
12,
0z+
0I+
0K+
0\+
0b+
1{+
03,
0.,
0l+
0o+
0/,
04,
0c+
0e+
0f+
05,
18,
0&,
00,
0|+
0!,
0",
#400000
0!
0O"
0>'
0w$
0?'
#450000
1!
1O"
1>'
1w$
1?'
1B/
19/
0C/
1@-
1I'
0Q'
1U'
0u,
1{,
1e'
1j'
0k'
0\,
1^'
0`'
1U,
1L'
0g'
0w'
1u'
1j0
0f'
0m'
0p'
1q'
1V'
0R'
1J'
0i0
1n'
0o'
0j'
1k'
17,
1;,
0j0
0h0
17(
1E(
1T(
1Z(
1o(
1y(
1!)
1')
13)
1N)
1[)
1`)
1e)
1{)
1"*
1/*
1;*
1_*
1d*
1m*
1x*
1%+
1++
15+
1C+
1O+
1`+
1t+
1y+
1-,
15,
08,
1=,
1~,
1|+
1!,
1",
06(
07(
0;(
0E(
0I(
0T(
0Y(
0Z(
0f(
0o(
0s(
0y(
0~(
0!)
0&)
0')
0+)
03)
0G)
0N)
0R)
0[)
0_)
0`)
0d)
0e)
0z)
0{)
0!*
0"*
0'*
0/*
0:*
0;*
0^*
0_*
0c*
0d*
0l*
0m*
0w*
0x*
0$+
0%+
0*+
0++
04+
05+
0B+
0C+
0N+
0O+
0Y+
0`+
0s+
0t+
0x+
0y+
0,,
0-,
02,
13,
0:,
1<,
07,
0;,
05,
18,
0=,
03,
0<,
1.(
12(
0~,
0|+
0!,
0",
0.(
02(
#500000
0!
0O"
0>'
0w$
0?'
#550000
1!
1O"
1>'
1w$
1?'
1D/
09/
18/
0@-
1?-
1B'
0G'
1M'
1A'
0I'
1Q'
1u,
1W'
0]'
0^'
1`'
0U,
1f'
1\,
1j'
0k'
1w'
0u'
0`'
1s'
1R'
0J'
1Z'
1d'
1[,
1C'
0S'
0\'
1x'
0w'
1j0
#600000
0!
0O"
0>'
0w$
0?'
#650000
1!
1O"
1>'
1w$
1?'
0B/
0D/
1./
19/
03/
14/
0//
1A/
1C/
1@-
1@'
0A'
0Q'
0U'
0X'
1t,
0u,
0v,
0{,
0e'
1a,
1t'
0x'
1U,
0f'
0L'
1p'
0q'
1i0
0j'
1k'
1f'
1m'
0w,
1J'
1\'
0V'
0R'
0D'
0Z'
0d'
0[,
1K'
0\,
1],
1L'
0n'
1o'
1j'
0k'
0j0
1;,
0;,
1j0
1h0
16(
17(
1E(
1T(
1Z(
1o(
1y(
1!)
1')
13)
1N)
1[)
1`)
1e)
1{)
1"*
1/*
1;*
1_*
1d*
1m*
1x*
1%+
1++
15+
1C+
1O+
1`+
1t+
1y+
1-,
13,
1:,
17,
1;,
07(
1;(
0E(
1I(
0T(
1Y(
0Z(
1f(
0o(
1s(
0y(
1~(
0!)
1&)
0')
1+)
03)
1G)
0N)
1R)
0[)
1_)
0`)
1d)
0e)
1z)
0{)
1!*
0"*
1'*
0/*
1:*
0;*
1^*
0_*
1c*
0d*
1l*
0m*
1w*
0x*
1$+
0%+
1*+
0++
14+
05+
1B+
0C+
1N+
0O+
1Y+
0`+
1s+
0t+
1x+
0y+
1,,
0-,
12,
03,
#700000
0!
0O"
0>'
0w$
0?'
#750000
1!
1O"
1>'
1w$
1?'
0?/
1D/
09/
08/
07/
04/
1//
0A/
0C/
1=-
1(/
0@-
0>-
0?-
0M'
0t,
1x,
0P'
1l'
1u,
1X,
0s,
0a,
1b'
1/(
1:(
1H(
1X(
1\(
1r(
1}(
1%)
1*)
18)
1Q)
1^)
1c)
1j)
1~)
1&*
12*
1B*
1J*
1R*
1U*
1V*
1b*
1)+
1;+
1J+
1M+
1d+
1w+
11,
16,
x{'
x!(
x&(
x0(
xA(
xK(
xc(
xk(
xv(
x0)
x<)
x@)
xH)
xV)
xm)
xw)
x,*
x3*
xD*
xL*
xW*
xi*
xt*
x!+
x.+
x<+
xS+
xZ+
xi+
xp+
x#,
x),
0p,
0W'
1]'
0t'
1x'
0U,
0K'
0h'
1\,
0i'
0F,
0j'
0L'
x*,
x$,
xq+
xj+
x[+
xT+
x=+
x/+
x"+
xu*
xj*
xX*
xM*
xE*
x4*
x-*
xx)
xn)
xX)
xI)
xA)
x=)
x1)
xw(
xl(
xd(
xL(
xB(
x1(
x'(
x"(
x|'
0x,
1Y,
0o'
1>,
0]'
1`'
0f'
1i'
0m'
0p'
0s'
0H'
1S'
1y,
0J'
0\'
1J'
1},
0x'
1o'
1p'
1k'
1w'
0`'
1?,
0F'
1Z,
0S'
0y,
1G'
1Z'
1y,
1w,
0w'
0j0
07,
0;,
#800000
0!
0O"
0>'
0w$
0?'
#850000
1!
1O"
1>'
1w$
1?'
1B/
0./
14/
0//
0(/
1@-
1>-
1%/
1)/
0X,
1F'
1I'
1d'
1[,
1v,
1{,
1T'
0l'
x}'
x%(
x+(
1-(
x5(
xC(
xR(
xe(
xm(
xx(
x2)
x>)
xE)
xM)
xY)
xs)
xy)
x.*
x9*
xI*
xQ*
x]*
xk*
xv*
x#+
x3+
xA+
xX+
x_+
xk+
xr+
x%,
x+,
0u,
0{'
0!(
0&(
00(
0A(
0K(
0c(
0k(
0v(
00)
0<)
0@)
0H)
0V)
0m)
0w)
0,*
03*
0D*
0L*
0W*
0i*
0t*
0!+
0.+
0<+
0S+
0Z+
0i+
0p+
0#,
0),
xb'
1]0
x/(
1f0
x:(
1e0
xH(
1d0
xX(
1c0
x\(
1b0
xr(
1a0
x}(
1`0
x%)
1_0
x*)
1^0
x8)
1Y0
xQ)
1\0
x^)
1[0
xc)
1Z0
xj)
1V0
x~)
1X0
x&*
1W0
x2*
1U0
xB*
1N0
xJ*
1O0
xR*
1Q0
xU*
1R0
xV*
1S0
xb*
1T0
x)+
1P0
x;+
1M0
xJ+
1K0
xM+
1L0
xd+
1I0
xw+
1J0
x1,
1H0
x6,
1G0
1L'
1h'
1@,
xG0
1.,
xH0
1u+
xJ0
1z+
xI0
1P+
xL0
1a+
xK0
1D+
xM0
1&+
xP0
1`*
xT0
1e*
xS0
1n*
xR0
1y*
xQ0
1,+
xO0
16+
xN0
1<*
xU0
1#*
xW0
1|)
xX0
10*
xV0
1a)
xZ0
1\)
x[0
1O)
x\0
1f)
xY0
1()
x^0
1")
x_0
1z(
x`0
1p(
xa0
1](
xb0
1U(
xc0
1F(
xd0
18(
xe0
xf0
14)
x]0
0*,
0$,
0q+
0j+
0[+
0T+
0=+
0/+
0"+
0u*
0j*
0X*
0M*
0E*
04*
0-*
0x)
0n)
0X)
0I)
0A)
0=)
01)
0w(
0l(
0d(
0L(
0B(
01(
0'(
0"(
0|'
x-,
x3,
x7,
x<,
xt+
xy+
x`+
xO+
xC+
x++
xx*
xm*
xd*
x_*
x%+
x5+
x;*
x/*
x{)
x"*
xN)
x3)
xy(
xZ(
0:,
x!)
x')
1n'
0o'
0>,
1]'
0}'
0%(
0+(
x,(
05(
0C(
1D(
0R(
xS(
0e(
0m(
xn(
0x(
02)
0>)
x?)
0E)
xF)
0M)
0Y)
xZ)
0s)
0y)
0.*
09*
0I*
0Q*
0]*
0k*
0v*
0#+
03+
0A+
0X+
0_+
0k+
0r+
0%,
0+,
1K'
0\,
0w,
0G'
0Z'
0y,
0Y,
1H'
0d'
0Z,
0],
0L'
1`,
0-,
0t+
0y+
0`+
0O+
0C+
0++
0x*
0m*
0d*
0_*
0%+
05+
0;*
0/*
0{)
0"*
x[)
0Z)
0N)
x`)
0F)
xe)
0?)
03)
0y(
xo(
0n(
0Z(
xT(
0S(
1E(
x7(
0,(
0!)
0')
1^'
0?,
0h0
x4,
x4)
x6(
x9,
x8(
x;(
xF(
xI(
xU(
xY(
x](
xp(
xs(
06)
xz(
x")
x()
05)
xf)
xz)
xO)
x\)
x_)
xa)
xd)
0g)
x0*
x|)
x#*
x<*
0=*
x6+
x,+
xy*
xn*
xe*
x`*
0F+
x&+
xD+
0E+
xa+
xP+
xz+
xu+
0{+
x.,
08,
x{+
0G+
xF+
xE+
x=*
xg)
0>*
x6)
x=,
x5)
x8,
xE(
xZ(
xf(
xy(
x~(
1!)
x&)
1')
x+)
13)
xG)
1N)
xR)
x{)
x!*
1"*
x'*
1/*
x:*
1;*
x^*
1_*
xc*
1d*
xl*
1m*
xw*
1x*
x$+
1%+
x*+
1++
x4+
15+
xB+
1C+
xN+
1O+
xY+
1`+
xs+
1t+
xx+
1y+
x,,
1-,
x2,
07,
1:,
1<,
1],
1w,
1_'
1o(
1[)
1a,
0@,
0[,
0J'
0},
x<,
x-,
xy+
xt+
x`+
xO+
xC+
x5+
x++
x%+
xx*
xm*
xd*
x_*
x;*
x/*
x"*
x[)
xN)
x3)
x')
x!)
xo(
x>*
xG+
#900000
0!
0O"
0>'
0w$
0?'
#950000
1!
1O"
1>'
1w$
1?'
0B/
0D/
04/
0@-
0%/
1?-
0)/
xN'
1P'
0T'
x9(
xG(
xV(
x^(
xq(
x{(
x#)
x))
x7)
xP)
x])
xb)
xh)
x})
x$*
x1*
x?*
xa*
xf*
xo*
xz*
x'+
x-+
x7+
xH+
xQ+
xb+
xv+
x/,
x~,
0I'
1u,
0^'
1`'
x{'
x!(
x&(
x0(
xA(
xK(
xc(
xk(
xv(
x0)
x<)
x@)
xH)
xV)
xm)
xw)
x,*
x3*
xD*
xL*
xW*
xi*
xt*
x!+
x.+
x<+
xS+
xZ+
xi+
xp+
x#,
x),
0K'
0-(
1\,
1L'
0D(
0`,
0a,
06(
0:,
0L'
x*,
x$,
xq+
xj+
x[+
xT+
x=+
x/+
x"+
xu*
xj*
xX*
xM*
xE*
x4*
x-*
xx)
xn)
xX)
xI)
xA)
x=)
x1)
xw(
xl(
xd(
xL(
xB(
x1(
x'(
x"(
x|'
x.(
x2(
x&,
x0,
xl+
xo+
xc+
xe+
xf+
xL+
xR+
xU+
xI+
xK+
x\+
x8+
x9+
x:+
x>+
x0+
xK*
xN*
x(+
xS*
x{*
x|*
xT*
xp*
xq*
xY*
x[*
x@*
xA*
xC*
xF*
x5*
x6*
xl)
xo)
xp)
x%*
xt)
xi)
xk)
x(*
x)*
xB)
xS)
xW)
xJ)
x9)
xr'
xv'
x~'
x$)
x|(
xg(
xh(
x[(
x_(
x`(
xJ(
xM(
xN(
xO(
xW(
x<(
x?(
x@(
x((
x5,
0_'
1a'
1f'
0i'
1m'
xO'
x,)
x.)
0n'
0p'
0k'
x|+
x!,
x",
x}'
x%(
x+(
x5(
xC(
xR(
xe(
xm(
xx(
x2)
x>)
xE)
xM)
xY)
xs)
xy)
x.*
x9*
xI*
xQ*
x]*
xk*
xv*
x#+
x3+
xA+
xX+
x_+
xk+
xr+
x%,
x+,
07(
0;(
0E(
0I(
x7,
xZ)
xF)
x?)
xn(
xS(
xD(
x6(
x:,
x,(
x7(
x;(
xE(
xI(
#1000000
