<!DOCTYPE HTML>
<html lang="en" class="light" dir="ltr">
    <head>
        <!-- Book generated using mdBook -->
        <meta charset="UTF-8">
        <title>NoteBook</title>
        <meta name="robots" content="noindex">


        <!-- Custom HTML head -->
        
        <meta name="description" content="">
        <meta name="viewport" content="width=device-width, initial-scale=1">
        <meta name="theme-color" content="#ffffff">

        <link rel="icon" href="favicon.svg">
        <link rel="shortcut icon" href="favicon.png">
        <link rel="stylesheet" href="css/variables.css">
        <link rel="stylesheet" href="css/general.css">
        <link rel="stylesheet" href="css/chrome.css">
        <link rel="stylesheet" href="css/print.css" media="print">

        <!-- Fonts -->
        <link rel="stylesheet" href="FontAwesome/css/font-awesome.css">
        <link rel="stylesheet" href="fonts/fonts.css">

        <!-- Highlight.js Stylesheets -->
        <link rel="stylesheet" href="highlight.css">
        <link rel="stylesheet" href="tomorrow-night.css">
        <link rel="stylesheet" href="ayu-highlight.css">

        <!-- Custom theme stylesheets -->

    </head>
    <body class="sidebar-visible no-js">
    <div id="body-container">
        <!-- Provide site root to javascript -->
        <script>
            var path_to_root = "";
            var default_theme = window.matchMedia("(prefers-color-scheme: dark)").matches ? "navy" : "light";
        </script>

        <!-- Work around some values being stored in localStorage wrapped in quotes -->
        <script>
            try {
                var theme = localStorage.getItem('mdbook-theme');
                var sidebar = localStorage.getItem('mdbook-sidebar');

                if (theme.startsWith('"') && theme.endsWith('"')) {
                    localStorage.setItem('mdbook-theme', theme.slice(1, theme.length - 1));
                }

                if (sidebar.startsWith('"') && sidebar.endsWith('"')) {
                    localStorage.setItem('mdbook-sidebar', sidebar.slice(1, sidebar.length - 1));
                }
            } catch (e) { }
        </script>

        <!-- Set the theme before any content is loaded, prevents flash -->
        <script>
            var theme;
            try { theme = localStorage.getItem('mdbook-theme'); } catch(e) { }
            if (theme === null || theme === undefined) { theme = default_theme; }
            var html = document.querySelector('html');
            html.classList.remove('light')
            html.classList.add(theme);
            var body = document.querySelector('body');
            body.classList.remove('no-js')
            body.classList.add('js');
        </script>

        <input type="checkbox" id="sidebar-toggle-anchor" class="hidden">

        <!-- Hide / unhide sidebar before it is displayed -->
        <script>
            var body = document.querySelector('body');
            var sidebar = null;
            var sidebar_toggle = document.getElementById("sidebar-toggle-anchor");
            if (document.body.clientWidth >= 1080) {
                try { sidebar = localStorage.getItem('mdbook-sidebar'); } catch(e) { }
                sidebar = sidebar || 'visible';
            } else {
                sidebar = 'hidden';
            }
            sidebar_toggle.checked = sidebar === 'visible';
            body.classList.remove('sidebar-visible');
            body.classList.add("sidebar-" + sidebar);
        </script>

        <nav id="sidebar" class="sidebar" aria-label="Table of contents">
            <div class="sidebar-scrollbox">
                <ol class="chapter"><li class="chapter-item expanded affix "><a href="index.html">MyNote</a></li><li class="chapter-item expanded affix "><li class="part-title">工作</li><li class="chapter-item expanded "><a href="01_体系结构/index.html"><strong aria-hidden="true">1.</strong> 体系结构</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="01_体系结构/ARM固件启动顺序.html"><strong aria-hidden="true">1.1.</strong> ARM固件启动顺序</a></li><li class="chapter-item expanded "><a href="01_体系结构/01_SMMU/SMMU.html"><strong aria-hidden="true">1.2.</strong> SMMU</a></li><li class="chapter-item expanded "><a href="01_体系结构/01_SMMU/SVA.html"><strong aria-hidden="true">1.3.</strong> 异构内存管理SVA</a></li></ol></li><li class="chapter-item expanded "><a href="02_AMBA/index.html"><strong aria-hidden="true">2.</strong> AMBA</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="02_AMBA/AXI.html"><strong aria-hidden="true">2.1.</strong> AXI</a></li><li class="chapter-item expanded "><a href="02_AMBA/CHI.html"><strong aria-hidden="true">2.2.</strong> CHI</a></li></ol></li><li class="chapter-item expanded "><a href="03_PCIe/index.html"><strong aria-hidden="true">3.</strong> PCIe</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="03_PCIe/index.html"><strong aria-hidden="true">3.1.</strong> 协议学习</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="03_PCIe/00_PCIe协议/physical_layer.html"><strong aria-hidden="true">3.1.1.</strong> Physical Layer</a></li><li class="chapter-item expanded "><a href="03_PCIe/00_PCIe协议/data_link_layer.html"><strong aria-hidden="true">3.1.2.</strong> Data Link Layer</a></li><li class="chapter-item expanded "><a href="03_PCIe/00_PCIe协议/TransactionLayer.html"><strong aria-hidden="true">3.1.3.</strong> Transaction Layer</a></li></ol></li><li class="chapter-item expanded "><a href="03_PCIe/01_PCIe子系统简介/index.html"><strong aria-hidden="true">3.2.</strong> ARM N2 PCIe子系统简介</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="03_PCIe/01_PCIe子系统简介/01_PCIe子系统.html"><strong aria-hidden="true">3.2.1.</strong> 01_PCIe子系统.md</a></li></ol></li><li class="chapter-item expanded "><a href="03_PCIe/02_PCIe枚举与资源分配/index.html"><strong aria-hidden="true">3.3.</strong> PCIe 枚举与资源分配</a></li><li class="chapter-item expanded "><a href="03_PCIe/03_PCIe高级特性/index.html"><strong aria-hidden="true">3.4.</strong> PCIe 高级特性</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="03_PCIe/03_PCIe高级特性/PCIe_AER.html"><strong aria-hidden="true">3.4.1.</strong> PCIe AER</a></li><li class="chapter-item expanded "><a href="03_PCIe/03_PCIe高级特性/PCIe_Interrupt.html"><strong aria-hidden="true">3.4.2.</strong> PCIe Interrupt</a></li><li class="chapter-item expanded "><a href="03_PCIe/03_PCIe高级特性/PCIe_Hot_Plug.html"><strong aria-hidden="true">3.4.3.</strong> PCIe Hot-Plug</a></li><li class="chapter-item expanded "><a href="03_PCIe/03_PCIe高级特性/PCIe_Power_management.html"><strong aria-hidden="true">3.4.4.</strong> PCIe Power Management</a></li><li class="chapter-item expanded "><a href="03_PCIe/03_PCIe高级特性/PCIe_DPC.html"><strong aria-hidden="true">3.4.5.</strong> PCIe_DPC.md</a></li></ol></li></ol></li><li class="chapter-item expanded "><a href="04_Silicon_IP/index.html"><strong aria-hidden="true">4.</strong> Silicon IP</a></li><li class="chapter-item expanded "><a href="05_LeetCode/LeetCode.html"><strong aria-hidden="true">5.</strong> LeetCode</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="05_LeetCode/二分法.html"><strong aria-hidden="true">5.1.</strong> 二分法</a></li></ol></li><li class="chapter-item expanded "><li class="part-title">读书</li></ol>
            </div>
            <div id="sidebar-resize-handle" class="sidebar-resize-handle">
                <div class="sidebar-resize-indicator"></div>
            </div>
        </nav>

        <!-- Track and set sidebar scroll position -->
        <script>
            var sidebarScrollbox = document.querySelector('#sidebar .sidebar-scrollbox');
            sidebarScrollbox.addEventListener('click', function(e) {
                if (e.target.tagName === 'A') {
                    sessionStorage.setItem('sidebar-scroll', sidebarScrollbox.scrollTop);
                }
            }, { passive: true });
            var sidebarScrollTop = sessionStorage.getItem('sidebar-scroll');
            sessionStorage.removeItem('sidebar-scroll');
            if (sidebarScrollTop) {
                // preserve sidebar scroll position when navigating via links within sidebar
                sidebarScrollbox.scrollTop = sidebarScrollTop;
            } else {
                // scroll sidebar to current active section when navigating via "next/previous chapter" buttons
                var activeSection = document.querySelector('#sidebar .active');
                if (activeSection) {
                    activeSection.scrollIntoView({ block: 'center' });
                }
            }
        </script>

        <div id="page-wrapper" class="page-wrapper">

            <div class="page">
                                <div id="menu-bar-hover-placeholder"></div>
                <div id="menu-bar" class="menu-bar sticky">
                    <div class="left-buttons">
                        <label id="sidebar-toggle" class="icon-button" for="sidebar-toggle-anchor" title="Toggle Table of Contents" aria-label="Toggle Table of Contents" aria-controls="sidebar">
                            <i class="fa fa-bars"></i>
                        </label>
                        <button id="theme-toggle" class="icon-button" type="button" title="Change theme" aria-label="Change theme" aria-haspopup="true" aria-expanded="false" aria-controls="theme-list">
                            <i class="fa fa-paint-brush"></i>
                        </button>
                        <ul id="theme-list" class="theme-popup" aria-label="Themes" role="menu">
                            <li role="none"><button role="menuitem" class="theme" id="light">Light</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="rust">Rust</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="coal">Coal</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="navy">Navy</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="ayu">Ayu</button></li>
                        </ul>
                        <button id="search-toggle" class="icon-button" type="button" title="Search. (Shortkey: s)" aria-label="Toggle Searchbar" aria-expanded="false" aria-keyshortcuts="S" aria-controls="searchbar">
                            <i class="fa fa-search"></i>
                        </button>
                    </div>

                    <h1 class="menu-title">NoteBook</h1>

                    <div class="right-buttons">
                        <a href="print.html" title="Print this book" aria-label="Print this book">
                            <i id="print-button" class="fa fa-print"></i>
                        </a>

                    </div>
                </div>

                <div id="search-wrapper" class="hidden">
                    <form id="searchbar-outer" class="searchbar-outer">
                        <input type="search" id="searchbar" name="searchbar" placeholder="Search this book ..." aria-controls="searchresults-outer" aria-describedby="searchresults-header">
                    </form>
                    <div id="searchresults-outer" class="searchresults-outer hidden">
                        <div id="searchresults-header" class="searchresults-header"></div>
                        <ul id="searchresults">
                        </ul>
                    </div>
                </div>

                <!-- Apply ARIA attributes after the sidebar and the sidebar toggle button are added to the DOM -->
                <script>
                    document.getElementById('sidebar-toggle').setAttribute('aria-expanded', sidebar === 'visible');
                    document.getElementById('sidebar').setAttribute('aria-hidden', sidebar !== 'visible');
                    Array.from(document.querySelectorAll('#sidebar a')).forEach(function(link) {
                        link.setAttribute('tabIndex', sidebar === 'visible' ? 0 : -1);
                    });
                </script>

                <div id="content" class="content">
                    <main>
                        <h1 id="mynote"><a class="header" href="#mynote">MyNote</a></h1>
<div style="break-before: page; page-break-before: always;"></div><h1 id="体系结构"><a class="header" href="#体系结构">体系结构</a></h1>
<div style="break-before: page; page-break-before: always;"></div><h1 id="arm固件启动顺序"><a class="header" href="#arm固件启动顺序">ARM固件启动顺序</a></h1>
<h2 id="小core"><a class="header" href="#小core">小core</a></h2>
<ol>
<li>
<p>硬件上电流程完成后，BMC释放系统内所有C2000 CHIP的POR_N，pervsoc开始做复位启动流程；</p>
</li>
<li>
<p>在otprom valid且硬件逻辑做完SCP SRAM的BISR流程后，PVO(SCP)自动从ROM （otprom内容）开始取指执行；</p>
</li>
<li>
<p>各SCP初始化各自的SRAM；</p>
</li>
<li>
<p>SCP ROM FW 对GPIO初始化，读取CHIP ID,根据CHIP ID确定自己是否是主CHIP;</p>
</li>
<li>
<p>根据是主还是从，初始化I2C/FSI（具体用哪个待定）为对应模式；</p>
</li>
<li>
<p>主CHIP的SCP还需要初始化QSPI;</p>
</li>
<li>
<p>主CHIP的SCP发起与其他CHIP的握手信号，检测系统中哪些CHIP在位；</p>
</li>
<li>
<p>主CHIP的SCP与在位的从CHIP SCP建立数据通路；</p>
</li>
<li>
<p>主CHIP的SCP从QSPI校验并搬运SCP RAM FW至主CHIP的SRAM;</p>
</li>
<li>
<p>主CHIP的SCP透过步骤8已打通的数据通路，将SCP RAM FW和签名数据包传递给从SCP,从SCP将其放至对应的SRAM:</p>
</li>
<li>
<p>各CHIP的SCP跳至对应的SRAM,运行SCP RAM FW:</p>
</li>
<li>
<p>主CHIP的SCP读取QSPI有关C2C的配置，并根据需要分发给对应的SCP；</p>
</li>
<li>
<p>主CHIP的SCP与从CHIP的SCP配合，根据C2C配置，初始化C2C;</p>
</li>
<li>
<p>各SCP根据 CHIP ID初始化CMN、OCM(SLC)和SAM;</p>
</li>
<li>
<p>各CHIP的SCP校验、加载MCP RAM FW,启动MCP(待确认)；+</p>
</li>
<li>
<p>各SCP初始化对应CHIP内大核的L2、NCU、SCOM/FIR;+</p>
</li>
<li>
<p>主CHIP的SCP校验并搬运 Hostboot base 镜像至主CHIP的OCM(SLC);+</p>
</li>
<li>
<p>主CHIP的SCP启动主CHIP内的第一个可用大核的第一个线程；</p>
</li>
<li>
<p>主大核第一个线程开始从srest（0x100）取指执行。</p>
</li>
</ol>
<h2 id="大core-hostboot"><a class="header" href="#大core-hostboot">大core-hostboot</a></h2>
<ol>
<li>
<p>设置kernel other thread spinlock,此时只允许第一个thread往前走；</p>
</li>
<li>
<p>设置hostboot kernel堆栈，从汇编跳转至C/C++入口main函数；+</p>
</li>
<li>
<p>调用hostboot kernel模块内的静态构造函数；</p>
</li>
<li>
<p>初始化MMU(SLB/TLB),此时DIMM未准备好，只能用OCM(SLC,一个芯片多有28 核* 2MB=56MB，多能启用3/4）；</p>
</li>
<li>
<p>初始化时间管理的TB频率和CPU对象；</p>
</li>
<li>
<p>写Scratch寄存器，通知FSP/BMC;</p>
</li>
<li>
<p>为主CPU创建init main任务；</p>
</li>
<li>
<p>设置 kernel other thread spinlock为1，允许其它 thread往前走；</p>
</li>
<li>
<p>hostboot 进入task 调度，所有task 运行在user 模式，而kernel 服务运行在 hypersior 模式；</p>
</li>
<li>
<p>init main任务初始化VFS;</p>
</li>
<li>
<p>VFS遍历base modules，设置对应的模块的代码段和数据段属性，并调用对应模块</p>
</li>
</ol>
<p>的init函数；</p>
<ol start="12">
<li>
<p>创建initservice任务；</p>
</li>
<li>
<p>initservice 按g_taskinfolist列表调用列表中的模块的初始化入口函数；</p>
</li>
<li>
<p>secureboot_base/ipmibase/pnor/vfs/extinitsvc等基本模块初始化；</p>
</li>
<li>
<p>动态验证并从hostboot extended image中加载其他模块；</p>
</li>
<li>
<p>extinitsvc 模块按g_exttaskinfolist 列表加载并初始化其他模块；</p>
</li>
<li>
<p>后一个模块是istepdisp，到此，必要的hostboot 模块完成初始化；</p>
</li>
<li>
<p>按istep执行启动流程（详细流程参见后面hostboot章节）；</p>
</li>
<li>
<p>istep 21.03加载、验证、解压payload(skiboot,OPAL);+</p>
</li>
<li>
<p>跳至payload(skiboot,OPAL)。</p>
</li>
</ol>
<h2 id="大core-skiboot"><a class="header" href="#大core-skiboot">大core-skiboot</a></h2>
<ol>
<li>
<p>从大端转换成小端（C2000计划skiboot用小端编译）：</p>
</li>
<li>
<p>主thread 判断 skiboot 被加载的位置并根据需要做 relocate操作，其他thread则 等待；</p>
</li>
<li>
<p>主thread 设置 boot flag=1,允许其他 thread 往前走；</p>
</li>
<li>
<p>主 thread 跳至 main cpu entry,其他 thread 则跳至 secondary cpu entry;</p>
</li>
<li>
<p>初始化uart(console);</p>
</li>
<li>
<p>初始化skiboot启动阶段用的中断/异常向量表；</p>
</li>
<li>
<p>调用skiboot相关库的构造函数；</p>
</li>
<li>
<p>初始化opal call table;</p>
</li>
<li>
<p>处理 hostboot 传过来的 device tree 或HDAT;</p>
</li>
<li>
<p>根据DT初始化SCOM/eSPI(LPC):</p>
</li>
<li>
<p>根据DT初始化内存可用和保留区域（C2000的DIMM初始化应在其前面）；</p>
</li>
<li>
<p>根据DT初始化homer（C2000待确认是否需要）；</p>
</li>
</ol>
<p>13.根据DT初始化所有可用CPU(thread);</p>
<p>14.将opal信息加到DT;</p>
<p>15.检测运行平台，并根据平台作配置：</p>
<p>16.根据平台配置，初始化BMC相关的ipmi/BT/UART;</p>
<p>17.初始化中断控制器（GIC）；</p>
<p>18.让所有可用CPU（thread）进入可用状态；</p>
<p>19.设置sreset，以实现CPU核的电源管理；</p>
<p>20.初始化TOD，同步TOD时钟；</p>
<p>21.初始化sensor 相关的OPAL接口；</p>
<p>22.调用平台初始化接口；</p>
<p>23.NV初始化；</p>
<p>24.安全启动（jiayu）初始化；</p>
<p>25.可信启动（TPM）初始化；</p>
<p>26.初始化opal console(UART)接口；</p>
<ol start="27">
<li>PCIE HB初始化和PCIE枚举； (RC初始化，CXL与PCIe枚举，device tree 资源汇报等)</li>
</ol>
<p>28.PCIE SLOT初始化；</p>
<p>29.回收未使用内存；</p>
<p>30.更新保留内存区域；</p>
<p>31.加载、验证、解压zImage(boot loader内核和petitboot);</p>
<p>32.启动boot loader内核。</p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/images/ARM%E5%9B%BA%E4%BB%B6%E5%90%AF%E5%8A%A8%E9%A1%BA%E5%BA%8F/image-20240704111929075.png" alt="image-20240704111929075" /></p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/images/ARM%E5%9B%BA%E4%BB%B6%E5%90%AF%E5%8A%A8%E9%A1%BA%E5%BA%8F/image-20240704111945789.png" alt="image-20240704111945789" /></p>
<p>CMN OCM(on chip memory) 是L3 cache，在没有DDR 的时候就使用这个组件来运行代码。与Intel的cache as ram 类似。</p>
<p>当OCM 当做memory 时候的时候，CMN OCM(on chip memory) 不能使用28*2=56M 全部缓存，只能用一部分，一般不超过3/4，实际只使用了32M。</p>
<p>测试流程：</p>
<p>SCP ram 中进行DDR training，不需要使用OCM 功能，将flash 中的内容直接搬到DDR 开始运行。</p>
<p>如果不开启OCM 功能，地址不会路由到SNF 节点中去。</p>
<p>标准流程：</p>
<p>SCP 中开启OCM 功能，SCP RAM将hostboot 搬到OCM 中去运行，skiboot 早期同样在OCM 中运行，在skiboot 中进行ddr training，然后搬运代码到DDR，关闭OCM，刷新OCM，开启cache 功能。</p>
<p>hostboot会将skiboot 搬到0x800 0000 处。</p>
<p>32M 最大的地址是0x200 0000, 而skiboot 默认会将自己搬到0x3000 0000 来运行，所以开了OCM，即不能去那里运行，当前代码使用的是0x0，也就是搬到0x0处运行。</p>
<div style="break-before: page; page-break-before: always;"></div><h1 id="smmu"><a class="header" href="#smmu">SMMU</a></h1>
<p>[toc]</p>
<h2 id="什么是smmu它是做什么的"><a class="header" href="#什么是smmu它是做什么的">什么是SMMU，它是做什么的？</a></h2>
<p>系统内存管理单元 (SMMU, System Memory Management Unit) 是计算机体系结构中的一个关键组件，尤其在复杂的系统中，例如多核处理器、虚拟化环境和高性能计算系统中。它主要负责管理和控制系统内存访问的安全性和有效性。具体来说，SMMU 的主要功能包括以下几个方面：</p>
<ol>
<li><strong>地址转换</strong>：
<ul>
<li><strong>虚拟地址到物理地址的映射</strong>：SMMU 负责将设备生成的虚拟地址转换为实际的物理地址。这种地址转换使得不同设备和软件可以在各自的地址空间中操作，而不需要了解物理内存的具体布局。</li>
<li><strong>I/O 虚拟化</strong>：SMMU 支持 I/O 设备的虚拟化，使多个虚拟机可以安全地共享同一物理设备。这对于虚拟化环境尤为重要，因为它可以隔离不同虚拟机的内存访问，防止相互干扰。</li>
</ul>
</li>
<li><strong>内存保护</strong>：
<ul>
<li><strong>访问权限控制</strong>：SMMU 通过设置访问权限，确保只有被授权的设备或进程可以访问特定的内存区域。这有助于防止恶意软件或错误的设备访问系统中的敏感数据。</li>
<li><strong>防止地址空间冲突</strong>：SMMU 能够防止不同设备或进程之间的地址空间冲突，确保每个设备或进程都在各自的受控地址空间内操作。</li>
</ul>
</li>
<li><strong>缓存一致性</strong>：
<ul>
<li><strong>保持缓存一致性</strong>：SMMU 通过缓存一致性协议确保多个处理器和 I/O 设备之间的数据一致性。对于高性能计算和数据密集型应用，这一特性非常重要。</li>
</ul>
</li>
<li><strong>性能优化</strong>：
<ul>
<li><strong>减少地址转换开销</strong>：SMMU 通过高效的地址转换机制，减少了设备和处理器进行地址转换的开销，从而提升系统性能。</li>
<li><strong>支持高级内存管理功能</strong>：SMMU 提供了高级的内存管理功能，如大页支持、多级页表等，有助于优化内存使用和提升系统性能。</li>
</ul>
</li>
</ol>
<p>安全，地址可以不连续。</p>
<h2 id="mmu-700是什么"><a class="header" href="#mmu-700是什么">MMU-700是什么</a></h2>
<p>在ARM 体系中，SMMU 是指为IO设备提供地址翻译的模块，其他体系结构下可能叫IOMMU等，而MMU-700是指具体的IP 产品。</p>
<p>所以有两份文档，一个是SMMU Spec，一个是MMU-700 TRM。</p>
<h2 id="mmu与smmu区别"><a class="header" href="#mmu与smmu区别"><strong>MMU与SMMU区别</strong></a></h2>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240704172717749.png" alt="image-20240704172717749" /></p>
<h2 id="smmu位置"><a class="header" href="#smmu位置">SMMU<strong>位置</strong></a></h2>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240704172835264.png" alt="image-20240704172835264" /></p>
<p>1）上面SMMU给（使能DMA）device提供地址转换功能。device1使用VA访问内存，smmu根据VA计算对应PA，访问物理内存；</p>
<p>2）下面SMMU一对一连接PCIe Root Complex (which itself hosts a network of endpoints)设备，为PCIE设备提供虚拟地址（通过ATS）功能。</p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240704172210004.png" alt="image-20240704172210004" /></p>
<p>1）SMMU A为complex device提供地址翻译功能；</p>
<p>2）SMMU B为多个device（使用同个I/O，经过DMA）提供地址翻译功能；</p>
<p>3）SMMU C并行提供多条路径，多个功能，以提供更高带宽，包括：</p>
<p>a. central translation table walker，包括主接口（用于获取翻译地址、初始化页表结构和队列）以及从接口（用于配置访问权限）。</p>
<p>b. 为多个device设备和PCIe提供虚拟化能力。</p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240704173417659.png" alt="image-20240704173417659" /></p>
<h2 id="mmu-700-组成"><a class="header" href="#mmu-700-组成">MMU-700 组成</a></h2>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240704174121552.png" alt="image-20240704174121552" /></p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240704174321677.png" alt="image-20240704174321677" /></p>
<p>The MMU‑700 contains the following key components:
<strong>Translation Buffer Unit (TBU)</strong>
The TBU contains Translation Lookaside Buffers (TLBs) that cache translation tables. The
MMU‑700 implements a TBU that can be connected to single master or multiple masters. It
is also possible to connect multiple TBUs to a single master to improve performance. These
TBUs are local to the corresponding master and can be one of the following:</p>
<ul>
<li>ACE‑Lite TBU</li>
<li>LTI TBU</li>
</ul>
<p><strong>Translation Control Unit (TCU)</strong>
The TCU controls and manages the address translations. The MMU‑700 implements a
single TCU. In MMU‑700-based systems, the AMBA® DTI protocol defines the standard for
communicating with the TCU. See the AMBA® DTI Protocol Specification.</p>
<p><strong>DTI interconnect</strong>
The DTI interconnect connects multiple TBUs to the TCU</p>
<p>TBU 有两种类型，<strong>TBU ACE模式，可以把PA的transaction直接往下发，而c2000采用的是TBU LTI模式，不会把transaction往下发，而是把PA返回给pcie controller</strong></p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240704184219326.png" alt="image-20240704184219326" /></p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240704183355432.png" alt="image-20240704183355432" /></p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240704183407823.png" alt="image-20240704183407823" /></p>
<p>TLB是什么</p>
<p>The TBU contains Translation Lookaside Buffers (TLBs) that cache translation tables.</p>
<p>TBU里有两级cache，一个micro TLB一个是mainTLB。</p>
<h2 id="工作过程"><a class="header" href="#工作过程">工作过程</a></h2>
<p>PA = F(streamID, substreamID, Address)</p>
<p>step1.master（假设为pcie controller）使用VA中发起了一个transaction</p>
<p>step2.SMMU收到了VA，根据SMMU_CRO.SMMUEN判断是否启用SMMU,如果没开启则直接bypass,把VA作为PA执行 DMA请求,否则根据StreamlD查找对应STE;</p>
<p>根据STE.Config确定是否执行Stage1翻译,如果不需要则把VA直接当成IPA输入到Stage2翻译处,否则根据 STE.S1ContextPtr 以及 SubStreamID找到对应CD,并据此找到 Stage 1 translation table以及 ASID,执行Stage 1 translation table walk,将VA翻译成IPA并当成 Stage 2的输入;</p>
<p>根据STE.Config确定是否执行Stage2翻译,如果不需要则把IPA直接当成PA作为SMMU的输出,否则应根据STE.S2TTB 找到 Stage 2 translation table 以及 VMID,执行 Stage 2 translation table walk,将 IPA翻译成 PA并作为SMMU的输出,结 末翻译。</p>
<p>Note:在执行Stage 1/2 translation table walk前,需要查询SMMU的TLB以确定是否在缓存中有该请求的翻译结果,如果 有则直接返回对应结果,不进行translation table walk。否则需要执行translation table walk并在结束后将翻译结果存入TLB 中以备后续查询使用。</p>
<p>这种主要是针对 untranslated transaction, PCle的ATS translation request/PRI流程与其不同。</p>
<p>转换成PA</p>
<ul>
<li>TBU从TLB获取转换结果成功，输出PA</li>
<li>TBU从TLB获取转换结果失败，TBU就会告知TCU必须执行transaction table walk，在memory获取translation table去获得VA到PA的转换</li>
</ul>
<p>step3.SMMU使用PA发起transaction</p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240704185719424.png" alt="image-20240704185719424" /></p>
<p>有两级页表，可以配置寄存器，来控制是否进行这一级的翻译。</p>
<p>还有SMMU enable开关，如果关上了，就相当于没有SMMU这个东西，不进行翻译。</p>
<div class="table-wrapper"><table><thead><tr><th>术语</th><th>概念</th></tr></thead><tbody>
<tr><td>StreamID</td><td>一个平台上可以有多个SMMU设备，每个SMMU设备下面可能连接着多个Endpoint， 多个设备互相之间可能不会复用同一个页表，需要加以区分，SMMU用StreamID来做这个区分( SubstreamID的概念和PCIe PASID是等效的)</td></tr>
<tr><td>STE</td><td>Stream Table Entry, STE里面包含一个指向stage2地址翻译表的指针，并且同时还包含一个指向CD（Context Descriptor）的指针.</td></tr>
<tr><td>CD</td><td>Context Descriptor, 是一个特定格式的数据结构，包含了指向stage1地址翻译表的基地址指针</td></tr>
</tbody></table>
</div>
<p>有两个重要数据结构，STE和CD。</p>
<p>STE（stream table entry）：包含stage1初始化信息、CD表指针（<strong>CD中包含stage1的页表基地址和相关转换信息</strong>）、stage2的页表基地址以及相关转换信息（如果使能stage2的话）</p>
<h2 id="数据格式"><a class="header" href="#数据格式">数据格式</a></h2>
<h3 id="ste"><a class="header" href="#ste">STE</a></h3>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240705110509333.png" alt="image-20240705110509333" /></p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240705110521407.png" alt="image-20240705110521407" /></p>
<p>STE大小为64B。SMMU根据寄存器配置的STRTAB_BASE地址找到STE， STRTAB_BASE定义了STE的基地值， Stream id定义了STE的偏移。如果使用linear 查找， 通过STRTAB_BASE + sid * 64（一个STE的大小为64B）找到STE； 若使用2-level查找， 则先通过sid的高位找到L1_STD（STRTAB_BASE + sid[9:8] * 8, 一个L1_STD的大小为8B）, L1_STD定义了下一级查找的基地址，然后通过sid 找到具体的STE（l2ptr + sid[7:0] * 64）.</p>
<p>最终找到的STE如下所示，表中的信息包含属性相关信息， 翻译模式信息（是否 stream bypass, 若否，选择stage1, stage2或者stage1 + stage2翻译模式）。</p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240705110739974.png" alt="image-20240705110739974" /></p>
<h3 id="cd"><a class="header" href="#cd">CD</a></h3>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240705131054747.png" alt="image-20240705131054747" /></p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SMMU/image-20240705131413291.png" alt="image-20240705131413291" /></p>
<p>由上可知每个SubStreamID对应一个CD表，SubStreamID对应每个用户态空间地址，换句话说，每个涉及对应外设的进程，都对应一个SubStreamID。</p>
<h2 id="smmu-command-queue-与-event-queue"><a class="header" href="#smmu-command-queue-与-event-queue">SMMU command queue 与 event queue</a></h2>
<p>系统软件通过Command Queue和Event Queue来和SMMU打交道，这2个Queue都是循环队列。
Command queue用于软件与SMMU的硬件交互，软件写命令到command queue, SMMU从command queue中 地区命令处理。
Event Queue用于SMMU发生软件配置错误的状态信息记录，SMMU将配置错误信息写到Event queue中，软件通过读取Event queue获得配置错误信息并进行配置错误处理。</p>
<h2 id="streamid与substreamid"><a class="header" href="#streamid与substreamid">streamID与substreamID</a></h2>
<p><strong>StreamID</strong></p>
<p>StreamID is generated from the PCI RequesterID so that <strong>StreamID[15:0] ==RequesterID[15:0]</strong></p>
<p><strong>SubstreamID</strong></p>
<p>The SubstreamID is equivalent to a <strong>PCIe PASID</strong>. Because the concept can be applied to non-PCIe systems,
it has been given a more generic name in the SMMU. The maximum size of SubstreamID, 20 bits, matches the
maximum size of a PCIe PASID.</p>
<p>c2k设计StreamID N是24，也就是StreamID[23:0]</p>
<p>StreamID[15:0]就是pcie的RequesterID[15:0].</p>
<p>StreamID[23:16]表示Root Complex，具体c2000上每个root complex对应的id是多少跟刘艺确认，由软件定义 此外:</p>
<p>SubstreamID 就是pcie的 PASID</p>
<div style="break-before: page; page-break-before: always;"></div><h1 id="异构内存管理sva"><a class="header" href="#异构内存管理sva">异构内存管理SVA</a></h1>
<h2 id="什么是-sva-"><a class="header" href="#什么是-sva-">什么是 SVA ？</a></h2>
<p>SVA (Shared Virtual Addressing) 指设备和处理器使用相同的虚拟地址空间的能力。
SVA 也被称为 SVM (Shared Virtual Memory)，但社区倾向用 SVA，避免与 Secure Virtual Machine 混淆。</p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SVA/image-20240705132416014.png" alt="image-20240705132416014" /></p>
<h2 id="sva好处"><a class="header" href="#sva好处">SVA好处</a></h2>
<ul>
<li>
<p>降低 CPU 与高性能外设（GPU/NPU/SmartNIC/FPGA/ASIC/Accelerator等）间共享数据的开销</p>
</li>
<li>
<p>device 和 cpu 共用相同的内存指针，降低软件复杂度</p>
</li>
<li>
<p>设备 DMA 时具备了和 cpu 类似的缺页处理，不再需要 pin DMA page</p>
</li>
</ul>
<h2 id="sva-能力需要三个方面特性的支持"><a class="header" href="#sva-能力需要三个方面特性的支持">SVA 能力需要三个方面特性的支持：</a></h2>
<ol>
<li>每个设备内支持多份地址空间，比如 PASID</li>
<li>IO page fault 的支持，比如 PCIe 的 PRI</li>
<li><strong>MMU 与 IOMMU 页表的兼容</strong></li>
</ol>
<h2 id="异构系统不兼容问题"><a class="header" href="#异构系统不兼容问题">异构系统不兼容问题</a></h2>
<p>C2K问题就在与一个使用了PPC的MMU，一个使用了ARM的SMMU。也表格格式不兼容。</p>
<p>ARM SMMU 采用的是正向页表，为每个进程组织一份页表</p>
<p>PPC MMU 采用的是反向页表，为整个系统物理内存组织页表</p>
<p>SVA地址翻译时，MMU和SMMU使用的都是进程的page table。但SMMU 的输入是64bit EA，MMU 的输入是64bit EA经过SLB转换后的78bit VA。</p>
<p>SVA 在各个平台上的实现不一样，比如 Intel 和 ARM 上各自有一套术语，但大体上含义一样。</p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SVA/image-20240705132753779.png" alt="image-20240705132753779" /></p>
<p>为了实现共用一套页表，索引机制也得变，device 使用的是BDF编码的streamID，而一个BDF设备可以被多个进程使用，CPU是以process为单位的，两者颗粒度不同。因此需要使用PASID 功能，让设备DMA也以process来索引。</p>
<p>所以插入一个，记录一下什么是PASID。</p>
<h2 id="pasid"><a class="header" href="#pasid">PASID</a></h2>
<p>什么是 PASID？这个是 PCIe spec 引入的概念。
PASID TLP prefix 中包含 20 bit 位宽的 PASID value，<strong>用来作为使用者 process 的标识</strong>。它与 Requeseter ID (BDF) 结合起来，可以作为一个地址空间的标识。一个 Requester ID 内的 PASID 是唯一的；换句话说，不同的 Requester ID 下，可以使用数字相同的 PASID，两者的地址空间不冲突。携带 PASID prefix 后，每个进程可以在拥有独立的虚拟地址空间的情况下，共用同一个 EP 设备。
PASID 与 ATS、PRI 功能正交，没有依赖关系。
PASID TLP prefix 的格式：</p>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SVA/image-20240705133326367.png" alt="image-20240705133326367" /></p>
<h2 id="intel-iommuvt-d方案"><a class="header" href="#intel-iommuvt-d方案">Intel IOMMU（VT-d）方案</a></h2>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SVA/image-20240705133458991.png" alt="image-20240705133458991" /></p>
<h2 id="nvidia-uva"><a class="header" href="#nvidia-uva">Nvidia UVA</a></h2>
<p><img src="01_%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/01_SMMU/images/SVA/image-20240705133550787.png" alt="image-20240705133550787" /></p>
<div style="break-before: page; page-break-before: always;"></div><h1 id="amba"><a class="header" href="#amba">AMBA</a></h1>
<div style="break-before: page; page-break-before: always;"></div><h1 id="axi"><a class="header" href="#axi">AXI</a></h1>
<div style="break-before: page; page-break-before: always;"></div><h1 id="chi"><a class="header" href="#chi">CHI</a></h1>
<div style="break-before: page; page-break-before: always;"></div><h1 id="pcie"><a class="header" href="#pcie">PCIe</a></h1>
<div style="break-before: page; page-break-before: always;"></div><h1 id="pcie-1"><a class="header" href="#pcie-1">PCIe</a></h1>
<div style="break-before: page; page-break-before: always;"></div><h1 id="物理层"><a class="header" href="#物理层">物理层</a></h1>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/physical_layer/image-20240704095625749.png" alt="image-20240704095625749" /></p>
<div style="break-before: page; page-break-before: always;"></div><h1 id="data-link-layer"><a class="header" href="#data-link-layer">Data Link Layer</a></h1>
<h2 id="introduction"><a class="header" href="#introduction">Introduction</a></h2>
<p><strong>关键词：传输TLP，Ack/Nack，流控</strong>，电源管理</p>
<p>当事务层将事务消息准备好之后，就会向下传递给数据链路层（Data Link Layer）。对于我们发送的事务消息来说，数据链路层主要负责一件事情：<strong>保证事务消息能正确的传输到目的地</strong>。</p>
<p>数据链路层传输的包主要包括两种，<strong>一种用于传输TLP事务消息</strong>，<strong>一种用于传输数据链路层的控制消息</strong>，比如功能（Feature）控制，流量控制，电源管理ack/nack机制等等。这两种类型的包通过物理层的Token来进行区分：STP（Start of TLP）表示TLP消息，SDP（Start of DLLP）表示控制消息（DLLP，Data Link Layer Packet）。</p>
<p>问题：流量控制是为Transaction layer 服务的，为什么不在TLP中交换信息？因为在TLP中可能出现死锁。buffer满了，不能继续传输TLP了。对方也不知道满了，还在继续传输。</p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/data_link_layer/image-20240705142038727.png" alt="image-20240705142038727" /></p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/data_link_layer/image-20240705142914955.png" alt="image-20240705142914955" /></p>
<h2 id="传输tlp"><a class="header" href="#传输tlp">传输TLP</a></h2>
<p>为了达到这个目的，数据链路层会对数据包再进行一层封装：</p>
<ol>
<li>在包的前方添加一个序列号（Sequence Number），占用2个字节，用于保证包发送的顺序。这个序列号是每个Link独立的，只有上下游两端保存的序列号（<code>NEXT_RCV_SEQ</code>）一致，才会被对端接收。</li>
<li>在包的后方添加一个CRC校验码，叫做LCRC（Link CRC），占用4个字节，用于保证包中数据的正确性。注意，计算CRC的时候，刚刚添加的序列号也会被纳入计算范围中。</li>
</ol>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/data_link_layer/image-20240705144307306.png" alt="image-20240705144307306" /></p>
<h3 id="数据发送"><a class="header" href="#数据发送">数据发送</a></h3>
<p>封装完成后，为了保证成功的发送，数据链路层会先将包保存在Retry Buffer中，再转交给物理层（Physical Layer）进行发送。在每条消息发送完毕之后，发送方会等待接收方发送ACK消息，如果接收到的返回消息是失败消息，比如Seq错误，CRC校验错误，或者任何物理层的错误，发送方就会把Retry Buffer中的消息拿出来重新发送。</p>
<h3 id="数据接收"><a class="header" href="#数据接收">数据接收</a></h3>
<p>对于数据的接收方，操作流程则相反。接收方会检查接收到的数据包的序列号和CRC是否正确，如果不正确，就会发送一个Nak消息，要求发送方进行重传。如果正确，就会回发一个Ack消息，表示接收成功，而此时发送方在收到了ACK消息后也可以将其从Retry Buffer中移除。这样，数据链路层就保证了TLP的正确传输。</p>
<h2 id="传输dllp"><a class="header" href="#传输dllp">传输DLLP</a></h2>
<p>除了传输TLP数据包之外，数据链路层还需要很多专门用于控制的数据包，比如上面提到的Ack和Nak，这些数据包叫做DLLP（Data Link Layer Packet）。其大小为8B，DLLP层组装6B，还有2B是在物理层，逻辑子层组装(gen1&amp;2 加SDP和end，gen3只加一个2B的SDP)，包括物理层的帧头和帧尾，或者说，站在协议分析仪的角度，他就是8B。</p>
<p>其格式如下：</p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/data_link_layer/image-20240705144504223.png" alt="image-20240705144504223" /></p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/data_link_layer/image-20240705153319533.png" alt="image-20240705153319533" /></p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/data_link_layer/image-20240705153333401.png" alt="image-20240705153333401" /></p>
<p>另外，<strong>传输TLP时候，在DLL层加的CRC是32bit，但是传世DLLP时候加的CRC是16bit</strong>。</p>
<p>DLLP中DLLP Type用来指定包的类型，而最后16位的CRC用来做校验，其主要分为以下几种类型：</p>
<div class="table-wrapper"><table><thead><tr><th>名称</th><th>Type</th><th>描述</th></tr></thead><tbody>
<tr><td>Ack</td><td>00000000b</td><td>用于确认接收到的TLP数据包</td></tr>
<tr><td>Nak</td><td>00010000</td><td>用于拒绝接收到的TLP数据包</td></tr>
<tr><td>&lt;InitFC1/InitFC2/UpdateFC&gt;-&lt;P/NP/Cpl&gt;</td><td>（Type较多，后面来说）</td><td>用于流量控制，P/NP/Cpl表示流控类型</td></tr>
<tr><td>MRInitFC1/MRInitFC2/MRUpdateFC</td><td>&lt;0111/1111/1011&gt;0xxxb</td><td>用于流量控制，P/NP/Cpl表示流控类型</td></tr>
<tr><td>PM_*</td><td>00100xxxb</td><td>用于电源管理，告知对端当前的电源状态</td></tr>
<tr><td>NOP</td><td>00110001b</td><td>用于保持链路活跃，防止链路被关闭</td></tr>
<tr><td>Data_Link_Feature</td><td>00000010b</td><td>用于告知对端当前链路的特性，如支持Scaled Flow Control</td></tr>
<tr><td>Vendor-specific</td><td>00110000b</td><td>用于支持厂商自定义的DLLP，实现厂商特有功能</td></tr>
</tbody></table>
</div>
<h4 id="acknak"><a class="header" href="#acknak">Ack/Nak</a></h4>
<p>我们在TLP事务消息传输的里就提到过Ack和Nak消息，它们可以说是DLLP中最常用的消息了。功能顾名思义，Ack表示接收成功，Nak表示接收失败，需要重传。这两个包的格式如下：</p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/data_link_layer/image-20240705153917566.png" alt="image-20240705153917566" /></p>
<p>其中，AckNak_Seq_Num表示当前已经收到的最新的消息序号，所以和TCP类似，PCIe的Ack和Nak可以进行批量操作：无论是Ack还是Nak，当发送方收到这个消息之后，就可以将Retry Buffer中比这个序号老的消息全部移除了，所以Ack/Nak时只需要将最新的序号带上即可。Ack/Nak的差别在于：如果是Nak，那么发送方在移除之后，需要对Retry Buffer中这个序号之后的消息全部进行重传。</p>
<p>最后，DDLP的重传是由次数限制的，默认阈值是4次。如果超过四次，就出触发物理层开始重建（retrain）链路。如果依然失败，就会将该链路关闭。</p>
<h4 id="vcvirtual-channel与流量控制"><a class="header" href="#vcvirtual-channel与流量控制">VC（Virtual Channel）与流量控制</a></h4>
<p>在说TLP的时候，我们提到了PCIe的流量控制是通过将TC（Traffic Class）映射到VC（Virtual Channel），并且利用VC的信用机制来实现的。这里我们就一起来看看这个信用机制吧！</p>
<p>数据链路层中的信用额度管理有两个重要的特点：</p>
<ol>
<li>不同处理方式是的TLP消息有着单独的信用额度管理：Posted（P），Non-Posted（NP）和Completion（Cpl）。这三种消息的信用额度是独立的，互不影响。</li>
<li>每个VC都有着自己的独立的信用额度管理，而不是Link。也就是说，如果一个Link上有多个VC，那么每个VC都需要单独的初始化和更新。</li>
</ol>
<p>参与流量控制的消息有很多，主要有三类，每一类有三个变种（N/NP/Cpl），我们的流量控制也主要分三步，其细节和统一的消息格式如下：</p>
<ul>
<li><strong>InitFC1-P/NP/Cpl</strong>：接收端设备使用此消息向发送端发起初始化流量控制的流程，并初始化信用额度，这是第一步。这个消息有接收端发起的原因是因为，不同的接收端能力不同，所以应该由接收端根据自己的能力，比如缓存的大小，来决定信用额度的大小。</li>
<li><strong>InitFC2-P/NP/Cpl</strong>：用于发送端向接收端确认InitFC1的消息，这是第二步。这个消息中会带有从第一步接收到的信用信息，但是它会被接收端忽略，并没有什么用。另外，这个消息发送之后，发送端将不会再理会任何后续的InitFC1消息了。</li>
<li><strong>UpdateFC-P/NP/Cpl</strong>：用于在信用额度初始化完成之后，接收端向发送端对信用额度进行更新。</li>
</ul>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/data_link_layer/image-20240705153948650.png" alt="image-20240705153948650" /></p>
<p>这个消息中各个字段含义如下：</p>
<ul>
<li>
<p><strong>Type</strong>：消息ID，映射如下：</p>
<div class="table-wrapper"><table><thead><tr><th>Type</th><th>Id</th></tr></thead><tbody>
<tr><td>InitFC1-P</td><td>0100b</td></tr>
<tr><td>InitFC1-NP</td><td>0101b</td></tr>
<tr><td>InitFC1-Cpl</td><td>0110b</td></tr>
<tr><td>InitFC2-P</td><td>1100b</td></tr>
<tr><td>InitFC2-NP</td><td>1101b</td></tr>
<tr><td>InitFC2-Cpl</td><td>1110b</td></tr>
<tr><td>UpdateFC-P</td><td>1000b</td></tr>
<tr><td>UpdateFC-NP</td><td>1001b</td></tr>
<tr><td>UpdateFC-Cpl</td><td>1010b</td></tr>
</tbody></table>
</div></li>
<li>
<p><strong>VC ID（v[2:0]）</strong>：Virtual Channel的Id，Id一共有3位，代表8个VC。</p>
</li>
<li>
<p><strong>HdrFC</strong>：TLP头部的Credit数量。在发送时，一个TLP头对应着一个Header Credit，不论该TLP的大小如何。</p>
</li>
<li>
<p><strong>DataFC</strong>：TLP数据部分的Credit数量。一个 DW（Double Word，双字，即4字节）对应着一个Data Credit。</p>
</li>
</ul>
<p>举个例子，我们假设有一个64位地址的内存的写请求，数据长度为128字节，那么我们会需要发送一个4 DW的TLP头，加上128字节的Payload，和一个1 DW可选的TLP Digest，所以我们一共最多消耗1个Header Credit，和 (128 + 4) / 4 = 33个Data Credit。</p>
<p>然后，为了保证发送方正常的消息发送，当接收方处理完部分消息后（或者一些特殊情况后），就会根据其当前缓存的大小，向发送方发送UpdateFC消息，告诉发送方，接收方的信用额度还剩下多少。另外，除了这种情况，接收方还会定时的向发送方上报自己的信用额度（最长间隔30us），这么做的原因是为了避免意外情况，如CRC校验出错，导致信用额度上报丢失，从而导致发送方停止发送消息的问题。</p>
<p>最后，数据链路层还支持Scaled Flow Control，即信用额度的数量可以是2的幂次方，这样就可以管理更大的信用额度了：</p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/data_link_layer/image-20240705154129709.png" alt="image-20240705154129709" /></p>
<p>AVIP log 基于credit ，6个stack，post non-post cpl head and data</p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/data_link_layer/image-20240705154107474.png" alt="image-20240705154107474" /></p>
<p>一个例子：</p>
<blockquote>
<p>注意：如果查看原始的包，在计算时需要注意，HdrFC和DataFC都没有对其到字节上，所以记得做好位运算。</p>
</blockquote>
<ol>
<li>首先，PCIe的Endpoint会向Switch发送如下三条消息来进行流控初始化：</li>
</ol>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/data_link_layer/image-20240705154329341.png" alt="image-20240705154329341" /></p>
<ol start="2">
<li>
<p>当Switch收到这个消息后，也会向Endpoint发送三条类似的消息，进行反向的初始化。因为流程类似，从这里开始，之后Switch向Endpoint发送的反向流程我们就忽略了。</p>
</li>
<li>
<p>Switch收到了InitFC1 DLLP后，会使用InitFC2 DLLP进行确认：</p>
</li>
</ol>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/data_link_layer/image-20240705154350541.png" alt="image-20240705154350541" /></p>
<p>参考：<a href="https://r12f.com/posts/pcie-3-tl-dll/#%E6%95%B0%E6%8D%AE%E9%93%BE%E8%B7%AF%E5%B1%82%EF%BC%88Transaction-Layer%EF%BC%89">Blog</a></p>
<div style="break-before: page; page-break-before: always;"></div><h1 id="transaction-layer"><a class="header" href="#transaction-layer">Transaction Layer</a></h1>
<p>[toc]</p>
<h2 id="introduction-1"><a class="header" href="#introduction-1">Introduction</a></h2>
<p>PCIe的所有操作都被称为一个事务（Transaction），这些事务分为四种类型：</p>
<ul>
<li>内存事务（Memory Transaction）</li>
<li>IO事务（IO Transaction）</li>
<li>配置事务（Configuration Transaction）</li>
<li>消息事务（Message Transaction）</li>
</ul>
<p>一个事务根据其请求的处理方式又被分为两种：</p>
<ul>
<li><strong>Non-Posted</strong>：每个事务的请求消息发送出去后，会需要一个完成消息（Completion）来完成事务。比如，读内存。</li>
<li><strong>Posted</strong>：请求发送后不需要完成消息，属于Fire and forget。比如，写内存和所有的消息事务（这也是唯二的两类请求）</li>
</ul>
<p>所以，事务层的消息有三类：Non-Posted（NP），Posted（P）和Completion（Cpl）。</p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/TransactionLayer/image-20240705142038727.png" alt="image-20240705142038727" /></p>
<h2 id="tlptransaction-layer-packet"><a class="header" href="#tlptransaction-layer-packet">TLP（Transaction Layer Packet）</a></h2>
<p>PCIe的事务请求和完成消息都是以TLP（Transaction Layer Packet）为单位传输的。</p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/TransactionLayer/image-20240705140042775.png" alt="image-20240705140042775" /></p>
<ul>
<li>
<p><strong>TLP Prefix</strong>：用来实现一些高级特性，比如精确时间测量（Precision Time Measurement），因为它不是必须的，所以我们先跳过。</p>
<p>SMMU 中用到的substreamID就是这里面的PASID。</p>
</li>
<li>
<p><strong>TLP Digest</strong>：4个字节，可以存放诸如CRC的校验码，不过一般不需要开启，因为后面说的数据链路层已经自带了校验了，这里相当于是双保险。</p>
<p>这里有个问题，为什么DLLP层有CRC，这里还需要CRC？因为在switch内部路由时候，需要对DLLP拆包，重新CRC，这个时候TLP有可能发生错误，但是由于switch没有对TLP修改的权限，所以它也不知道TLP出错了，就需要加额外的保护。</p>
</li>
<li>
<p><strong>TLP Header</strong>：这个是TLP中最重要的部分，我们后面马上会详细介绍。</p>
</li>
<li>
<p><strong>TLP Payload</strong>：这个是TLP中的数据部分，根据不同的事务类型，其大小也不同。比如，读事务就不需要Payload。另外Payload的大小也是有限制的，它不能超过<code>Max_Payload_Size</code>，最大为4096字节。</p>
<p>这个的大小和物理层弹性buffer大小也是有关系的，设计buffer大小需要用到<code>Max_Payload_Size</code></p>
</li>
</ul>
<h3 id="tlp头"><a class="header" href="#tlp头">TLP头</a></h3>
<p>TLP的头部根据处理地址长度的不同，会有12字节（称为3DW）或者16字节（称为4DW）宽。其前4个字节（第一个DW）是公共的头部，包含了绝大部分的用于描述该事务本身的信息和行为的字段，其后的8个字节（第二个和第三个DW）会根据事务种类的不同而产生变化。其前四个字节如下：</p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/TransactionLayer/image-20240705140608530.png" alt="image-20240705140608530" /></p>
<ul>
<li>
<p><strong>Fmt</strong></p>
<p>: TLP头的格式</p>
<ul>
<li><strong>Bit 7</strong>：如果是1，则Fmt必须是100，表示这个头是TLP Prefix</li>
<li><strong>Bit 6</strong>：1 = 读事务（TLP头之后没有Payload），0 = 写事务（TLP头之后有Payload）</li>
<li><strong>Bit 5</strong>：1 = 使用32位地址，头部长度12字节（3DW Header），0 = 使用64位地址，头部长度16字节（4DW Header）</li>
</ul>
</li>
<li>
<p><strong>Type</strong>：事务类型，表示这个事务是什么类型的事务，比如内存事务、IO事务、配置事务、消息事务等</p>
<p>以上两个共同确定了这个TLP类型。</p>
</li>
<li>
<p><strong>LN（Lightweight Notification）</strong>：用于标识当前这个内存请求或者完成消息是不是一个轻量级通知</p>
</li>
<li>
<p><strong>TH（TLP Hints）</strong>：用于表示TPH（TLP Processing Hint）是否启用和TPH TLP Prefix是否存在</p>
</li>
<li>
<p><strong>TD（TLP Digest）</strong>：1 = 有TLP Digest，0 = 没有TLP Digest</p>
</li>
<li>
<p><strong>EP（Error Poisoning）</strong>：1 = 有错误，0 = 没有错误</p>
</li>
<li>
<p><strong>AT（Address Translation）</strong>：虚拟化相关的字段，00 = 无地址转换，01 = 需要地址转换，10 = 地址转换已完成，11 = 保留</p>
</li>
<li>
<p><strong>Length</strong>：Payload的长度，<strong>单位为DW（Double Word）</strong>，1DW = 4字节</p>
</li>
</ul>
<h3 id="事务描述符transaction-descriptor"><a class="header" href="#事务描述符transaction-descriptor">事务描述符（Transaction Descriptor）</a></h3>
<p>为了帮助通信的双方知道对方的信息和对消息的处理方式进行描述，在TLP的头中有几个公共的字段，合在一起被称为事务描述符：事务ID（Requester ID和Tag两个字段），消息的属性（Attr字段），流量分类（TC字段）。虽然TLP头中第二个DW开始的部分会随着请求类型的不同而发生变化，但是这四个字段几乎会在所有的消息中存在（某些情况下Tag会被忽略），所以这里我们用一个内存请求的消息来做例子，展示它们在TLP中的位置：</p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/TransactionLayer/image-20240705140840954.png" alt="image-20240705140840954" /></p>
<h5 id="事务idtransaction-id"><a class="header" href="#事务idtransaction-id">事务ID（Transaction ID）</a></h5>
<p>事务ID由Requester ID和Tag两个字段组成，用于标识一个事务。其中，</p>
<ul>
<li><strong>Requester ID</strong>：一共16个bit，用于标识发起这个事务的设备，是请求发起者的BDF，各占用了8:5:3.</li>
<li><strong>Tag</strong>：一共10个bit，每个发出的TLP都会被赋予一个唯一的标签，帮助PCIe进行数据传输的跟踪和管理，比如并行处理，流控或乱序处理。这里注意T8和T9两个bits，它们和其他的tag的bits不在一起（绿色高亮），且需要修改<code>10-Bit Tag Requester Enable</code>配置寄存器启用</li>
</ul>
<h5 id="消息属性attributes"><a class="header" href="#消息属性attributes">消息属性（Attributes）</a></h5>
<p>消息属性一共有三个bits：高两位 Attr[2:1]（Byte 1 - Bit 2，Byte 2 - Bit 5）用于控制消息处理的顺序，而最低位 Attr[0]（Byte 2 - Bit 4）用于控制Coherency。</p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/TransactionLayer/image-20240705141055372.png" alt="image-20240705141055372" /></p>
<h6 id="消息处理顺序ordering"><a class="header" href="#消息处理顺序ordering">消息处理顺序（Ordering）</a></h6>
<p>PCIe协议中有不同的virtual channel，不同TLP包，根据不同的TC，被放到不同的buffer中去。不同VC之间有传输的先后顺序，同一个VC内不同的TC TLP也有不同传输顺序，这部分就需要靠这个ordering来控制。</p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/TransactionLayer/image-20240705141430718.png" alt="image-20240705141430718" /></p>
<p>Attr[2:1]这两个Bits用于控制消息处理的顺序，一共有四种情况：</p>
<div class="table-wrapper"><table><thead><tr><th>Attr[2]</th><th>Attr[1]</th><th>顺序类型</th><th>说明</th></tr></thead><tbody>
<tr><td>0</td><td>0</td><td>强制顺序</td><td>默认值，不允许乱序处理</td></tr>
<tr><td>0</td><td>1</td><td>Relaxed Ordering</td><td>允许接收者在当前请求没有完成的时候，同时处理任何后续的请求</td></tr>
<tr><td>1</td><td>0</td><td>ID-based Ordering</td><td>允许接收者在当前请求没有完成的时候，同时处理来自其他设备的请求</td></tr>
<tr><td>1</td><td>1</td><td>无序</td><td>相当于是Relaxed Ordering和ID-based Ordering的并集，允许接收者在当前请求没有完成的时候，同时处理任何的请求</td></tr>
</tbody></table>
</div>
<h6 id="no-snoop"><a class="header" href="#no-snoop">No Snoop</a></h6>
<p>NoSnoop（Attr[0]）使用来控制缓存一致性的。默认的情况下（值为0），PCIe会对请求进行缓存一致性的处理，比如一个内存的读请求，它会保证先去读Cache，如果没有读到再去读主内存。但是如果这个值为1，PCIe就会直接跳过Cache，去操作主内存。这样就有可能导致一致性的问题，因为有可能Cache中的内容还没有被写入主内存中，这样就读到了错误的值。</p>
<p>但是，这并不代表这个flag没有用，如果我们非常确定我们不需要考虑缓存，那么我们可以启用这个flag，直接去操作主内存，从而提高性能。</p>
<p>当然，也正因为有一致性的问题，所以这个功能被很多事务禁止使用了：比如配置事务、IO事务、大部分的消息事务和MSI（跳过缓存发起中断会导致DMA等功能出错，读到脏数据）等。</p>
<h5 id="流量分类traffic-class"><a class="header" href="#流量分类traffic-class">流量分类（Traffic Class）</a></h5>
<p>Traffic Class总共有3个bit，用于把所有的事务分成8个不同的类别，用于流控。</p>
<p>基于TC的流控是通过和VC（Virtual Channel）合作来实现的：</p>
<ol>
<li>PCIe中的所有物理链路（Link）都可以创建多个VC（Virtual Channel），而每个VC都独立工作，并有着流量控制机制。</li>
<li>一个或者多个TC可以被映射到一个VC上，这样就可以通过操作TLP的TC来控制TLP走的VC了。</li>
<li>VC通过信用机制来控制发包速度，每个VC都有着自己的Credit Pool，如果一个VC的Credit不为0，那么它就可以发送TLP，并且消耗特定的Credit。每个VC的Credit也会在特定的时候补充，保证通信不会中断。</li>
<li>TC的默认值是0，也是所有设备必须实现的。它被Hardcoded到了VC0上，所以如果没有设置TC，那么所有的TLP都会走VC0。</li>
<li>最后，如果两个包有了不同的VC，或者不同的TC，那么它们之间将没有顺序的保证。</li>
</ol>
<h3 id="tlp事务路由"><a class="header" href="#tlp事务路由">TLP事务路由</a></h3>
<p>有了事务ID，我们可以很容易的了解当前事务的源是谁，然而为了能让通信双方通信，我们还需要知道事务的目的地是哪里，这样我们才能把事务发送到正确的地方。</p>
<p>在PCIe中，不同类型的事务中会使用不同的字段和方法来指定目的地，有三种：</p>
<p><strong>通过具体的地址来指定目的地</strong>：这种路由方式叫做<strong>基于地址的路由（Address-Based Routing）</strong>。这种方式主要用于内存事务（Memory Transaction）和IO事务（IO Transaction），通过需要访问的地址。</p>
<p><img src="03_PCIe/00_PCIe%E5%8D%8F%E8%AE%AE/images/TransactionLayer/image-20240705141753898.png" alt="image-20240705141753898" /></p>
<p><strong>通过BDF来指定目的地</strong>：这种路由方式叫做<strong>基于ID的路由（ID Based Routing）</strong>。这种方式主要用于非内存访问型的事务，比如：配置事务（Configuration Transaction），消息事务（Message Transaction）和事务完成的消息通知（Completion）。</p>
<p>还有一种隐式路由。</p>
<p>Implicit routing is used only with <strong>Message Requests</strong>, and is covered in Section 2.2.8</p>
<div style="break-before: page; page-break-before: always;"></div><h1 id="arm-n2-pcie子系统简介"><a class="header" href="#arm-n2-pcie子系统简介">ARM N2 PCIe子系统简介</a></h1>
<p>ARM N2 参考设计（ARM Neoverse N2 reference design）是一种基于ARM架构的处理器设计，专注于高性能和高效能计算。Neoverse N2 是 ARM 公司推出的一款针对数据中心、云计算和边缘计算等领域的高性能 CPU 架构。以下是一些关键特性：</p>
<ol>
<li><strong>高性能计算</strong>：N2 架构旨在提供高性能计算能力，适用于数据中心和云计算环境中的各种高负载应用，如人工智能、大数据分析和高性能计算（HPC）等。</li>
<li><strong>多核设计</strong>：Neoverse N2 支持多核设计，能够实现更高的并行计算能力，从而提高整体计算效率。</li>
<li><strong>能效优化</strong>：ARM N2 在提高性能的同时，注重能效优化，旨在提供更低的功耗和更高的性能比，适合在需要高效能计算的场景中使用。</li>
<li><strong>扩展性</strong>：N2 架构具有良好的扩展性，支持大规模部署，可以适应不同规模和需求的数据中心和边缘计算环境。</li>
<li><strong>兼容性</strong>：Neoverse N2 保持了对 ARM 生态系统的兼容性，支持现有的 ARM 软件和工具链，方便开发者进行迁移和优化。</li>
</ol>
<p>通过这些特性，ARM N2 参考设计为构建高效能和高性能计算平台提供了一个可靠的基础，适用于多种现代计算需求和应用场景。</p>
<p>ARM Neoverse N2 参考设计中使用了多种 ARM 的知识产权（IP）模块，以实现其高性能和高效能的目标。以下是其中一些关键的 IP 组件：</p>
<ol>
<li><strong>ARM Neoverse N2 CPU 核心</strong>：这是 N2 设计的核心，提供了高性能的计算能力。N2 核心基于 ARMv9 架构，支持高频率和多核配置，适合处理大规模并行工作负载。</li>
<li><strong>System Level Cache (SLC)</strong>：ARM N2 参考设计中集成了系统级缓存（SLC），用于在多个核心和其他系统组件之间共享数据，从而提高整体系统的性能和效率。</li>
<li><strong>CCIX 和 CXL 支持</strong>：N2 设计支持 CCIX（Cache Coherent Interconnect for Accelerators）和 CXL（Compute Express Link）接口，这些接口用于连接加速器和其他外部设备，提供高带宽、低延迟的数据传输能力。</li>
<li><strong>AMBA (Advanced Microcontroller Bus Architecture) 总线架构</strong>：AMBA 是一种用于片上系统（SoC）设计的总线标准，用于连接各种 IP 模块和外设。N2 参考设计中使用了 AMBA 架构来实现高效的数据传输和通信。</li>
<li><strong>TrustZone 安全技术</strong>：ARM TrustZone 技术提供了硬件隔离机制，增强了系统的安全性，适用于保护敏感数据和执行安全操作。</li>
<li><strong>Mali GPU（可选）</strong>：虽然 N2 主要专注于 CPU 性能，但在某些应用场景中，可能会集成 ARM 的 Mali GPU，以提供图形处理和加速计算能力。</li>
<li><strong>SMMU (System Memory Management Unit)</strong>：用于实现高级的内存管理功能，支持虚拟化和内存保护，提升系统的灵活性和安全性。</li>
</ol>
<p>通过集成这些关键 IP 组件，ARM Neoverse N2 参考设计能够提供高性能、高效能和高扩展性的计算解决方案，满足数据中心、云计算和边缘计算等多种应用场景的需求。</p>
<p>本文通过从一些High Level 角度，简单介绍该处理器架构及其基本功能。</p>
<p>主要参考的是这份文档 <a href="https://developer.arm.com/documentation/102337/0000/Introduction/Product-revision-status?lang=en">Arm Neoverse N2 reference design Technical Overview</a></p>
<p><img src="03_PCIe/01_PCIe%E5%AD%90%E7%B3%BB%E7%BB%9F%E7%AE%80%E4%BB%8B/images/readme/image-20240704104921533.png" alt="image-20240704104921533" /></p>
<p>上图是整体架构，包括片内互连总线CMN-700，与PICe子系统相连的SMMU和NI-700，挂在RNI节点上的SCP，分布在不同位置的GIC与挂在SNF上的memory controller，及最关键的大core。</p>
<div style="break-before: page; page-break-before: always;"></div><h1 id="pcie-子系统介绍"><a class="header" href="#pcie-子系统介绍">PCIe 子系统介绍</a></h1>
<p><img src="03_PCIe/01_PCIe%E5%AD%90%E7%B3%BB%E7%BB%9F%E7%AE%80%E4%BB%8B/images/01_PCIe%E5%AD%90%E7%B3%BB%E7%BB%9F/image-20240704105750294.png" alt="image-20240704105750294" /></p>
<p><img src="03_PCIe/01_PCIe%E5%AD%90%E7%B3%BB%E7%BB%9F%E7%AE%80%E4%BB%8B/images/01_PCIe%E5%AD%90%E7%B3%BB%E7%BB%9F/image-20240704110348168.png" alt="image-20240704110348168" /></p>
<p>主要有4个S家的控制器，实际是CXL控制器，因为CXL控制器兼容PCIe。一个比较高端支持x16，另外三个是x4的，主要控制这4个controller的开关，实现不同的bifircation。</p>
<p>主要路是CMN RNI、HNP和CCG节点，连接到NI-700。NI-700完成访问请求的路由，最终路由到某一个controller上去。其中只有X16的控制器连接了CCG节点，以支持CXL和CCIX互联。</p>
<p>SMMU-700 负责将虚拟地址翻译为物理地址，类似于系统的MMU。主要有TBU、TCU和DTIIC构成。</p>
<p>MSI-IC 是个MSI的switch，将多个controller的MSI汇总为一个MSI出口。</p>
<p>ITS 负责将PCIe的MSI中断转发给GIC，其实ITS 也是GIC的组成部分之一。</p>
<p>int process 是负责将中断汇总。</p>
<p>NIC-450 和NI-700都是路由模块，NIC-450负责链接小core的cfg模块，用来配置controller和自研寄存器，NI-700负责的是PCIe数据通路，走的是AMBA总线的ACE协议。</p>
<div style="break-before: page; page-break-before: always;"></div><h1 id="pcie-枚举与资源分配"><a class="header" href="#pcie-枚举与资源分配">PCIe 枚举与资源分配</a></h1>
<div style="break-before: page; page-break-before: always;"></div><h1 id="pcie-高级特性"><a class="header" href="#pcie-高级特性">PCIe 高级特性</a></h1>
<div style="break-before: page; page-break-before: always;"></div><h1 id="pcie-aer"><a class="header" href="#pcie-aer">PCIe AER</a></h1>
<div style="break-before: page; page-break-before: always;"></div><h1 id="pcie-interrupt"><a class="header" href="#pcie-interrupt">PCIe Interrupt</a></h1>
<div style="break-before: page; page-break-before: always;"></div><h1 id="pcie-hot-plug"><a class="header" href="#pcie-hot-plug">PCIe Hot-Plug</a></h1>
<div style="break-before: page; page-break-before: always;"></div><h1 id="pcie-power-management"><a class="header" href="#pcie-power-management">PCIe Power Management</a></h1>
<div style="break-before: page; page-break-before: always;"></div><h1 id="dpc梳理"><a class="header" href="#dpc梳理"><em>DPC梳理</em></a></h1>
<h2 id="概述"><a class="header" href="#概述">概述</a></h2>
<p>DPC的全称是downstream port containment，是PCIe Spec 3.1 中新引入的一个功能，是针对root port和pcie switch检测到不可修正错误时候，就会halt下游端口的数据通路，以防止数据损坏的扩散。DPC 提供的这种机制，使软件有机会修正错误。</p>
<p>DPC触发条件是检测到unmasked uncorrectable error 或者是接收到下游发送的ERR_FATAL 或者 ERR_NONFATAL 信息，此外，还提供了一种软件触发DPC的方式，该方式可以为系统软件或者固件提供测试的接口。</p>
<p>当DPC 被触发，它会做出的动作为，DP会立刻设置DPC Trigger Status bit and DPC Trigger Reason field，并且通过设置LTSSM到disable状态来切断当前的link。LTSSM会一直处于disable状态，直到DPC Trigger Status bit 被清除。</p>
<p>当退出DPC以后，LTSSM必须切换到detect 状态，尝试恢复链路。</p>
<p>当DPC被触发后，它会发出的信号为DPC中断或者ERR_COR message。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704131847187.png" alt="image-20240704131847187" /></p>
<p><strong>DPC Extended Capability structure</strong></p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704131926844.png" alt="image-20240704131926844" /></p>
<p>上图列出了DPC extended capability 的结构，其ID 为 1Dh。</p>
<p>其主要包括一组能力、控制和状态寄存器，以及一组RP PIO功能的寄存器。</p>
<p>寄存器具体的功能在后续的章节会陆续涉及到。</p>
<h2 id="dpc-功能的开启"><a class="header" href="#dpc-功能的开启"><strong>DPC 功能的开启</strong></a></h2>
<p>DPC功能默认是关闭的，如需开启这个功能，可以通过DPC control register进行控制。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132016601.png" alt="image-20240704132016601" /></p>
<p>通过向DPC Trigger Enable写入不同的数据，可以配置DPC不同的触发条件。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132045698.png" alt="image-20240704132045698" /></p>
<p>● 当 DPC Trigger Enable field配置 01b，DPC使能，当检测到未屏蔽的不可纠正错误或者收到ERR_FATAL Message则触发DPC。</p>
<p>● 当 DPC Trigger Enable field配置 10b，DPC使能，当检测到未屏蔽的不可纠正错误或者收到ERR_NONFATAL or ERR_FATAL Message则触发DPC</p>
<h2 id="软件触发dpc"><a class="header" href="#软件触发dpc"><strong>软件触发DPC</strong></a></h2>
<p>DPC 为软件或者固件的开发测试提供了一种软件触发机制。软件触发DPC的前提条件是：</p>
<p>● DPC 处于enable 状态，</p>
<p>● 并且当前Port不处于DPC中，</p>
<p>● DPC Software Triggering Supported bit in DPC Capability register为0x1，</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132111525.png" alt="image-20240704132111525" /></p>
<p>那么就可以使用软件来触发DPC。</p>
<p>写1b 到DPC Software Trigger bit in the DPC Control Register，那么该Port就会进入DPC 模式。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132124832.png" alt="image-20240704132124832" /></p>
<p>可以读取DPC Status Register寄存器来判断当前触发是否成功。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132148504.png" alt="image-20240704132148504" /></p>
<p>如果触发成功，</p>
<p>DPC Trigger Status为1，表示当前处于DPC状态；</p>
<p>DPC Trigger Reason为0x11，表示当前触发状态由DPC Trigger Reason Extension来表示</p>
<p>DPC Trigger Reason Extension为0x01，表示当前是由DPC software Trigger 触发</p>
<h2 id="dpc-中断"><a class="header" href="#dpc-中断"><strong>DPC 中断</strong></a></h2>
<p>支持DPC的DSP必须支持DPC中断产生。</p>
<p>DPC中断配置 DPC Control Register内DPC Interrupt Enable bit使能。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132231738.png" alt="image-20240704132231738" /></p>
<p>DPC中断状态通过 DPC Status Register内DPC Interrupt Status bit反映。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132253717.png" alt="image-20240704132253717" /></p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132308721.png" alt="image-20240704132308721" /></p>
<h2 id="dpc-err_cor-signaling"><a class="header" href="#dpc-err_cor-signaling"><strong>DPC ERR_COR signaling</strong></a></h2>
<p>支持DPC的DSP必须支持 ERR_COR 信号，不管是否支持 Advanced Error Reporting (AER)。</p>
<p>DPC ERR_COR信号独立于DPC中断进行管理，并且允许同时使用这两种机制。</p>
<p>DPC ERR_COR signaling is enabled by the DPC ERR_COR Enable bit in the DPC Control Register.</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132336098.png" alt="image-20240704132336098" /></p>
<p>其他要求：</p>
<p>● the Correctable Error Reporting Enable bit in the Device Control Register</p>
<p>● <strong>or</strong> the DPC SIG_SFW Enable bit in the DPC Control Register is Set</p>
<p>PCIe Spec 建议OS 使用DPC中断，FW 使用ERR_COR signaling</p>
<h2 id="退出dpc"><a class="header" href="#退出dpc"><strong>退出DPC</strong></a></h2>
<p>软件可以通过清除DPC Trigger Status bit in DPC Status Register 使当前Root port退出DPC。</p>
<p>为保证LTSSM 有足够时间进入到disbale状态，软件必须等到Data Link Layer Link Active bit in the Link Status Register reads 0b才可以离开DPC。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132410187.png" alt="image-20240704132410187" /></p>
<p>同时为了保证Root Port 有足够时间来完全清理内部的活动，RP 离开DPC时候也要确保DPC RP Busy bit reads 0b.</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132418536.png" alt="image-20240704132418536" /></p>
<h2 id="dl_active-err_cor-signaling"><a class="header" href="#dl_active-err_cor-signaling"><strong>DL_Active ERR_COR signaling</strong></a></h2>
<p>当退出DPC以后，链路会尝试重新恢复。如果恢复到active状态，可以选择发送DL_Active ERR_COR 信号。</p>
<p>DL_Active 状态可以通过读取 the Data Link Layer Link Active bit in the Link Status Register得知。就是前文中退出DPC的前置条件中提到的那个bit。</p>
<p>数据链路状态改变也是有中断信号的，这个ERR_COR信号和中断不冲突，可以同时使用。只是ERR_COR信号只能表示链路恢复到active状态，而中断表示的是状态改变。</p>
<p>开启 DL_Active ERR_COR signaling 需要在DPC control寄存器中进行设置:</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132518904.png" alt="image-20240704132518904" /></p>
<p>和DPC ERR_COR 信号一样，它也需要额外的要求：</p>
<p>● the Correctable Error Reporting Enable bit in the Device Control Register</p>
<p>● <strong>or</strong> the DPC SIG_SFW Enable bit in the DPC Control Register is Set</p>
<p>对于给定的DL_ACTIVE事件，如果端口要发送ERR_COR消息和MSI/MSI-X事务，则端口必须在发送MSI/MSI-X事务之前发送ERR_COR消息。</p>
<p>如果使用INTx机制发出DL_ACTIVE中断信号，则没有相应的要求，因为在路由时，INTx消息不一定保持相对于ERR_COR消息的顺序。</p>
<h1 id="edpc"><a class="header" href="#edpc"><strong>eDPC</strong></a></h1>
<h2 id="简介"><a class="header" href="#简介"><strong>简介</strong></a></h2>
<p>eDPC 与DPC功能同样是PCIe Spec 3.1中引入的新功能，其是 在DPC功能引入后，是对DPC功能增加了新的扩展功能，其扩展功能主要实现了对RP PIO（Root Port Programmed I/O）错误的控制。</p>
<p>RP PIO错误控制功能是指PCIe设备在使用RP PIO模式进行数据传输时，对数据传输过程中出现的错误进行控制和处理的功能。</p>
<p>通过DPC capability 寄存器的bit5 我们可以知道当前RP是否支持eDPC功能。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132607043.png" alt="image-20240704132607043" /></p>
<h2 id="pcie三种传输模型"><a class="header" href="#pcie三种传输模型"><strong>PCIe三种传输模型</strong></a></h2>
<p>PIO 是PCIe 三种传输模型之一，另外两种是DMA和P2P。可以通过下方三个图来简要了解三种传输方式的区别。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132910411.png" alt="image-20240704132910411" /></p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132921038.png" alt="image-20240704132921038" /></p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704132935032.png" alt="image-20240704132935032" /></p>
<h2 id="rp-pio处理错误类型"><a class="header" href="#rp-pio处理错误类型"><strong>RP PIO处理错误类型</strong></a></h2>
<p>主要管理三种错误：</p>
<p>Completion with Unsupported Request status (UR Cpl)</p>
<p>Completion with Completer Abort status (CA Cpl)</p>
<p>Completion Timeout (CTO) errors</p>
<p>每种类型又可以具体分为，Configuration Requests， I/O Requests， Memory Requests， 因此RP PIO一共有9种错误需要关注。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704133039272.png" alt="image-20240704133039272" /></p>
<p>AER对UR CA 和CTO类型的错误也有相应的处理机制，但是其和RP PIO error control 并不冲突，我们可以通过下面两幅图来加以区分。</p>
<p>当RP作为Completer时， UR 和 CA error会被记录在AER中。</p>
<p>当RP作为Requester时， UR 和 CA error会被记录在RP PIO中，而CTO error 既可以记录在AER中也可以记录在RP PIO中，或者同时记录。</p>
<p>规范建议，如果软件没有在RP PIO中屏蔽CTO error，那么软件应该在AER 中屏蔽CTO error，以避免意外交互。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704133101020.png" alt="image-20240704133101020" /></p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704133108266.png" alt="image-20240704133108266" /></p>
<h2 id="错误处理方式"><a class="header" href="#错误处理方式"><strong>错误处理方式</strong></a></h2>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704133134383.png" alt="image-20240704133134383" /></p>
<p>RP PIO error control机制主要通过DPC extended capability中的一系列寄存器来实现。可以看出红框中RP PIO 相关寄存器和AER capability中的寄存器非常相似，其工作原理也非常相似。</p>
<p>The RP PIO Status, Mask, and Severity registers 行为类似于 AER 中的the Uncorrectable Error Status, Mask, and Severity registers。</p>
<p>当一个RP PIO错误被检测到时，且该错误未屏蔽，RP PIO Status Register中的相关位被设置，并且错误被记录在RP PIO log registers（假设RP PIO错误日志资源可用）。</p>
<p>当一个RP PIO错误被检测到，而它被屏蔽时，相关的状态位仍然在RP PIO Status Register中设置，但是这个错误不会触发DPC，也不会记录在RP PIO log registers中。</p>
<p>每个未被屏蔽的RP PIO错误被处理为uncorrectable or advisory（警告），由 RP PIO Severity Register中相应位的值决定。</p>
<p>如果相关的 Severity bit被设置，错误被处理为uncorrectable，触发DPC(假设DPC被启用)，并用DPC中断和/或ERR_COR(if enabled)发送此事件的信号。</p>
<p>如果相关的Severity bit为Clear，则错误作为警告处理(不触发DPC)，并使用ERR_COR(if enabled)发出信号。</p>
<p>The RP PIO Header Log Register, RP PIO ImpSpec Log Register, and RP PIO TLP Prefix Log Registers统称为 RP PIO log registers。</p>
<p>The RP PIO First Error Pointer, RP PIO Header Log, and RP PIO TLP Prefix Log行为类似于 AER 中的the First Error Pointer, Header Log, and TLP Prefix Log。</p>
<p>RP PIO Header Log用来记录发生RP PIO error的 TLP header;</p>
<p>RP PIO ImpSpec Log Register是一个可选实现寄存器 ，用来记录request TLP 源，当DPC capability寄存器中的RP Log Size field大于5，表明这个寄存器需要实现；</p>
<p>RP PIO TLP Prefix Log Register是一个可选实现寄存器，用来记录发生RP PIO error的 TLP Prefix，这个寄存器具体实现几个DW，由DPC capability寄存器中的RP Log Size field 来确定：</p>
<p>● Number = RP Log Size - 5； if RP Log Size &lt;=9;</p>
<p>● Number =4；if RP Log Size &gt;9;</p>
<h1 id="linux-kernel-中对dpc的处理"><a class="header" href="#linux-kernel-中对dpc的处理"><strong>Linux Kernel 中对DPC的处理</strong></a></h1>
<h2 id="初始化dpc与注册中断"><a class="header" href="#初始化dpc与注册中断"><strong>初始化DPC与注册中断</strong></a></h2>
<p>梳理了一下Linux kernel 5.10.201 中DPC RAS的相关流程，为验证、开发C2000 固件中 DPC RAS 做一些参考。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704133341302.png" alt="image-20240704133341302" /></p>
<p>从dpc_probe 开始看起，这里开始初始化DPC并注册中断处理函数。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704133356801.png" alt="image-20240704133356801" /></p>
<p>● line356：检查是否支持 PCIe AER，以及 DPC 功能是否支持。如果不支持，返回错误代码 -ENOTSUPP。</p>
<p>● line359：调用函数 devm_request_threaded_irq 来请求指定 dev-&gt;irq 的中断处理程序。如果成功，将结果赋给 status 变量。</p>
<p>注：devm_request_threaded_irq 是 Linux 设备驱动中的一个函数，用于请求中断处理程序（IRQ）并将其与线程绑定。这里最重要的两个回调函数dpc_irq 和 dpc_handler。前一个为顶半，后一个为底半。这个翻译很糟糕。英文是top half 和 bottom half，感觉英文更好理解一下。就是把中断处理函数分为两部分，前一半的回调函数放比较重要、优先级比较高的内容，后一半放优先级比较低的部分。底半部可以被新的中断打断，这与顶半部的不同之处在于，顶半部往往被设计成不可中断。<strong>顶半部和底半部的结合能够在中断处理中找到平衡点，使系统具有更好的响应能力。</strong></p>
<p>● line362：注册完中断处理函数还会检查一下注册的状态，如果失败了就返回，如果成功了就继续往下跑；</p>
<p>● line368：这里读取DPC capability和control 寄存器，并存下来；</p>
<p>● line371：配置control寄存器，忽略原来寄存器中的中断位和enable位，重新设置为Fatal error 触发，开启中断，并将结果写回到control寄存器；</p>
<h2 id="上半部中断处理函数"><a class="header" href="#上半部中断处理函数"><strong>上半部中断处理函数</strong></a></h2>
<p>dpc_irq是上半部中断处理函数，这部分内容不会被其他中断打断。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704133458974.png" alt="image-20240704133458974" /></p>
<p>● 这部分首先读取DPC status 寄存器，判断是否真的有中断发生，或者status寄存器全部为1，如果满足其中之一，那么就直接返回，认为没有中断；</p>
<p>● 如果有中断，就向status寄存器写0x8，将dpc中断清除（写1b 清除）。</p>
<p>● 如果 DPC 状态寄存器中的触发位被置位，则执行return IRQ_WAKE_THREAD;</p>
<p>返回 IRQ_WAKE_THREAD，表示需要唤醒一个线程来处理中断。</p>
<p>● 如果触发位没有被置位，返回 IRQ_HANDLED，表示中断已经被处理。</p>
<h2 id="下半部中断处理函数"><a class="header" href="#下半部中断处理函数"><strong>下半部中断处理函数</strong></a></h2>
<p>dpc_handler是下半部中断处理函数，上半部处理完会开始跑这个函数。</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704133532559.png" alt="image-20240704133532559" /></p>
<p>● 调用了一个名为 dpc_process_error 的函数，并传入了 pdev 作为参数。这个函数的作用是初步处理 DPC 错误。</p>
<p>● 调用了一个名为 pcie_do_recovery 的函数，并传入了三个参数：pdev、pci_channel_io_frozen 和 dpc_reset_link。这个函数的作用是执行 DPC 的具体恢复操作。</p>
<p>● 返回 IRQ_HANDLED，表示中断已经被处理。</p>
<h4 id="错误处理函数"><a class="header" href="#错误处理函数"><strong>错误处理函数</strong></a></h4>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704133555716.png" alt="image-20240704133555716" /></p>
<p>● 首先读取status 和 source ID 寄存器；</p>
<p>● 打印寄存器raw data，再解析并打印出错的原因；</p>
<p>● line287：如果设备支持 DPC RP 扩展，并且 reason 为 3，ext_reason 为 0，表示当前进入DPC的原因是检测到RP PIO错误，则执行dpc_process_rp_pio_error。</p>
<p>● line289：否则，如果 reason 为 0 （unmasked uncorrectable error），并且能够获取 AER（Advanced Error Reporting）uce严重性信息和设备错误信息，则打印错误信息后，清除AER非致命错误状态和致命错误状态。</p>
<p>● dpc_process_rp_pio_error （待整理）</p>
<h4 id="错误恢复函数"><a class="header" href="#错误恢复函数"><strong>错误恢复函数</strong></a></h4>
<p><strong>pcie_do_recovery(pdev, pci_channel_io_frozen, dpc_reset_link);</strong></p>
<p>这个函数具体实现在err.c 中，用于执行 PCIe 设备的错误恢复。函数的具体梳理，稍后补充。</p>
<p>简单来说，它会执行以下步骤：</p>
<p>○ 通知所有受影响的设备驱动程序，包括多功能卡上的多个实例，以避免在自旋循环中死锁。</p>
<p>○ 根据每个驱动程序的要求，执行重置操作（例如重新启用 I/O 或请求槽位重置）。</p>
<p>○ 在重置和/或重新启用 I/O 后，再次通知所有驱动程序，以便它们可以执行所需的设备设置/配置。</p>
<p>○ 最后，发送“恢复正常操作”事件。</p>
<p>可以看到第三个参数是 <strong>dpc_reset_link</strong> 这个函数是在dpc.c 中实现的，与DPC 相关。</p>
<p>第三个参数名字是 reset_subordinates，它的作用是用于执行设备的子设备重置操作。具体来说：</p>
<p>● 当发生 PCIe 错误时，pcie_do_recovery 函数会根据错误类型和设备类型执行不同的恢复操作。</p>
<p>● 对于一些设备，例如 Root Port、Downstream Port 或 RCEC，错误恢复会在设备本身上执行，同时也包括其下属的子设备。</p>
<p>● 但对于其他设备，例如 Endpoint 等，错误恢复会在设备本身以及同一 Port 下的其他设备上执行。</p>
<p>● 如果存在需要重置子设备的情况，reset_subordinates 参数会传递一个函数指针，用于执行子设备的重置操作</p>
<p>dpc_reset_link 就是传递进去的函数指针，先梳理一下该函数的内容：</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704133630816.png" alt="image-20240704133630816" /></p>
<p>line151：设置一个标志位，表示正在进行 DPC 恢复。</p>
<p>line163：等待链路处于非活动状态，然后清除 DPC 触发状态。pcie_wait_for_link 函数会等待链路变为指定的状态（这里就是inactive状态），最多等待 100 毫秒。如果在这个时间内链路达到了指定状态，就返回 true，否则返回 false。</p>
<p>如果链路没有达到我们想要的状态，打印一条警告信息，表明我们在规定的时间内没有等到期望的状态。</p>
<p>打印完就继续执行后面的内容了。</p>
<p>line172：向status寄存器bit0写1b，清除DPC 状态；（<strong>这里和PCIe 5.0 Spec 有点不相符，当然也可以理解为对于异常情况的一种处理策略，spec 中说要等到链路处于disabled 状态再清DPC，但是这里等了100ms，即使没等到，打印了warning就继续清DPC 状态了。 固件中也可以参考这种策略。</strong>）</p>
<p><img src="03_PCIe/03_PCIe%E9%AB%98%E7%BA%A7%E7%89%B9%E6%80%A7/images/PCIe_DPC/image-20240704133648074.png" alt="image-20240704133648074" /></p>
<p>line175：如果等待次级总线准备就绪失败，清除PCI_DPC_RECOVERED 状态，返回值设置为PCI_ERS_RESULT_DISCONNECT；</p>
<p>line179：设置PCI_DPC_RECOVERED 状态，返回值设置为PCI_ERS_RESULT_RECOVERED ；</p>
<p>line184：清除 DPC 恢复标志位，唤醒等待队列中的所有进程。然后返回。</p>
<div style="break-before: page; page-break-before: always;"></div><h1 id="silicon-ip"><a class="header" href="#silicon-ip">Silicon IP</a></h1>
<div style="break-before: page; page-break-before: always;"></div><h1 id="leetcode"><a class="header" href="#leetcode">LeetCode</a></h1>
<!-- toc -->
<p>记录自己做过的一些题，方便复习。</p>
<div style="break-before: page; page-break-before: always;"></div><h1 id="二分法"><a class="header" href="#二分法">二分法</a></h1>

                    </main>

                    <nav class="nav-wrapper" aria-label="Page navigation">
                        <!-- Mobile navigation buttons -->


                        <div style="clear: both"></div>
                    </nav>
                </div>
            </div>

            <nav class="nav-wide-wrapper" aria-label="Page navigation">

            </nav>

        </div>




        <script>
            window.playground_copyable = true;
        </script>


        <script src="elasticlunr.min.js"></script>
        <script src="mark.min.js"></script>
        <script src="searcher.js"></script>

        <script src="clipboard.min.js"></script>
        <script src="highlight.js"></script>
        <script src="book.js"></script>

        <!-- Custom JS scripts -->

        <script>
        window.addEventListener('load', function() {
            window.setTimeout(window.print, 100);
        });
        </script>

    </div>
    </body>
</html>
