-- VHDL test case input
\a\\b\

