# learning_verilog

这是我学习fpga的

## 程序开头介绍

```verilog
//==============================================================================
// Module name:
// Author     : momo
// E-mail     : 1345238761@qq.com
// Create date:
// Description:
// -------------------------------------------------
// Modification log here:
// Author     :
// Date       :
// Message    :
//==============================================================================
```

## modelsim

[do文件模板](modelsim.do)

|color|中文|
|-|-|
|white|白|
|silver|有点灰|
|gray|灰
|dark gray|暗灰
|light cyan|淡蓝
|aqua|亮蓝
|teal|青？
|blue|蓝
|dark blue|暗蓝
|lime|亮绿
|green|绿
|olive|橄榄
|yellow|黄
|gold|金
|orange|橙
|chocolate|巧克力
|pink|粉
|purple|紫
|red|红
