---
title: verilog语言设计一个60.00s的秒表
name: verilog-60s-clock
date: 2018-04-22
id: 0
tags: [技术]
categories: []
abstract: ""
---
<code>Sorry</code>该文章暂无概述💊
<!--more-->


一.实验目的
------

1.掌握定时器的设计方法 2.掌握时序逻辑电路设计与功能测试方法。 3.熟悉时序电路（计数器）的波形测量方法。 4.各种常用MSI时序逻辑电路功能和使用方法；小型数字系统设计、组装与调试的方法

二.实验原件
------

共阴极显示数码管*4，74ls00，74ls192，NE555，CD4511，74ls04，导线，面包板

三.预习要求
------

1.复习书本信号发生器内容，使用ne555如何产生需要的信号频率。 2.了解共阴极的数码管显示原理。 3.查看书本附录，了解每种芯片的引脚功能 4.设计实验线路，画出状态图表和原理图

四.实验内容
------

利用已有的原件设计一个60.00s的数字秒表，要求秒表的计时范围从0.01s-59.99s。可以通过两个按键实现秒表的暂停，继续功能，当清零信号无效时，按下按键开始计时，再按一下暂停计时，再按一下继续计时。 当计时到60.00s时自动暂停。 **实验设计** 1.由实验的要求知道要最低的计时信号为0.01s，则需要的频率为100hz的信号

2.555的方波发生器的设计： 根据555芯片的信号产生频率公式，f=1.43/（R1+2R2）C。可以的电阻，所以使用5k的电阻代替，最终在示波器上测试得到的方波频率为80hz，接近实验要求的100hz。 

3.根据实验的电路图连接好电路板后，进行测试，分别测试其暂停和继续的功能，清零的功能，以及是否能在60.00s的时候暂停计数。

4.原理图

![](http://file.mgek.cc/images/blog/60s-clock-1.webp)

![](http://file.mgek.cc/images/blog/60s-clock-2.webp)
![](http://file.mgek.cc/images/blog/60s-clock-3.webp)
**实验电路设计图**
![](http://file.mgek.cc/images/blog/60s-clock-4.webp)
实验结果展示
![](http://file.mgek.cc/images/blog/60s-clock-5.webp)