### LEF
- 반도체 설계 라이브러리와 CAD 도구 간의 데이터 교환을 위한 파일 형식으로, 레이아웃 및 기술 정보를 포함합니다.
- 배치 및 라우팅에 필요한 레이어, 비아 및 매크로 정의가 포함되어 있습니다.
  - 레이어 정보 : 레이어 이름, 너비, 사용 용도 등
  - 물리적 셀과 핀 정보 : 셀의 외부 치수(바운딩 박스), 핀 및 포트의 방향, 레이어 위치 등
  - 대칭 규칭 : 셀을 회전할 때의 규칙(X, Y 또는 90도 간격)

### 파라미터 및 속성 정보
- **라이브러리 셀(예: logic gate, latch, flip-flop)의 물리적 특성**을 설명하는 ==매개변수와 속성 정보==. 
- 이 정보는 각 ==셀의 크기, 위치, 금속 레이어 지정 및 기타 중요한 물리적 특성==을 정의합니다.

### 레이아웃 정보
- 각 셀의 레이아웃 상세 정보, 레이어 순서, 레이어 간격을 정의하며, 레이아웃 설계 효율성을 높입니다.

### Routing Rules from the technology LEF are used
- 라우팅 트랙(칩 위세 전선을 연결할 수 있는 미리 정의된 경로) 생성
  : 트랙은 LEF에서 지정된 라우팅 규칙에 따름
- 상세 라우팅에 대한 규칙 제공 및 검사

### Floor Planning 중 배치 행 생성
- Standard Cell을 배치할 수 있는 허용되는 배치 행에 대한 정보를 제공
- Logic Cell을 배치하기 위한 Grid(가상의 격자)를 결정하는 데 도움
- Standard Cell 위치를 정의

>[!reflection]
>lef는 표준 셀/ 매크로의 물리적 정보를 담고 있고, 물리적 배치 및 배선의 제한 조건에 대해 PnR 툴이 설계를 처리하는데 제약이 얼마나 있는 지를 제공한다.