######################################
# 96-DIR PP,  64-LDB-PP
# 96-DIR QID, 32-LDB-QID
# VAS
# VF-16
######################################



cfg_begin


##- VF Mode Only

  dir qid DQID0:*
  dir qid DQID1:*
  dir qid DQID2:*
  dir qid DQID3:*
  dir qid DQID4:*
  dir qid DQID5:*
  dir qid DQID6:*
  dir qid DQID7:*
  dir qid DQID8:*
  dir qid DQID9:*
  dir qid DQID10:*
  dir qid DQID11:*
  dir qid DQID12:*
  dir qid DQID13:*
  dir qid DQID14:*
  dir qid DQID15:*

  ldb qid LQID0:*   qid_ldb_inflight_limit=256
  ldb qid LQID1:*   qid_ldb_inflight_limit=256
  ldb qid LQID2:*   qid_ldb_inflight_limit=256
  ldb qid LQID3:*   qid_ldb_inflight_limit=256
  ldb qid LQID4:*   qid_ldb_inflight_limit=256
  ldb qid LQID5:*   qid_ldb_inflight_limit=256
  ldb qid LQID6:*   qid_ldb_inflight_limit=256
  ldb qid LQID7:*   qid_ldb_inflight_limit=256
  ldb qid LQID8:*   qid_ldb_inflight_limit=256
  ldb qid LQID9:*   qid_ldb_inflight_limit=256
  ldb qid LQID10:*  qid_ldb_inflight_limit=256
  ldb qid LQID11:*  qid_ldb_inflight_limit=256
  ldb qid LQID12:*  qid_ldb_inflight_limit=256
  ldb qid LQID13:*  qid_ldb_inflight_limit=256
  ldb qid LQID14:*  qid_ldb_inflight_limit=256
  ldb qid LQID15:*  qid_ldb_inflight_limit=256

  vas VAS0:* dir_qidv:DQID0=1  dir_qidv:DQID1=1  dir_qidv:DQID2=1  dir_qidv:DQID3=1  dir_qidv:DQID4=1  dir_qidv:DQID5=1  dir_qidv:DQID6=1  dir_qidv:DQID7=1 credit_cnt=4096
  vas VAS0   dir_qidv:DQID8=1  dir_qidv:DQID9=1  dir_qidv:DQID10=1 dir_qidv:DQID11=1 dir_qidv:DQID12=1 dir_qidv:DQID13=1 dir_qidv:DQID14=1 dir_qidv:DQID15=1
  vas VAS0   ldb_qidv:LQID0=1  ldb_qidv:LQID1=1  ldb_qidv:LQID2=1  ldb_qidv:LQID3=1  ldb_qidv:LQID4=1  ldb_qidv:LQID5=1  ldb_qidv:LQID6=1  ldb_qidv:LQID7=1 
  vas VAS0   ldb_qidv:LQID8=1  ldb_qidv:LQID9=1  ldb_qidv:LQID10=1 ldb_qidv:LQID11=1 ldb_qidv:LQID12=1 ldb_qidv:LQID13=1 ldb_qidv:LQID14=1  ldb_qidv:LQID15=1

  dir pp DQID0   vas=VAS0 
  dir pp DQID1   vas=VAS0 
  dir pp DQID2   vas=VAS0 
  dir pp DQID3   vas=VAS0 
  dir pp DQID4   vas=VAS0 
  dir pp DQID5   vas=VAS0 
  dir pp DQID6   vas=VAS0 
  dir pp DQID7   vas=VAS0 
  dir pp DQID8   vas=VAS0
  dir pp DQID9   vas=VAS0
  dir pp DQID10  vas=VAS0
  dir pp DQID11  vas=VAS0
  dir pp DQID12  vas=VAS0
  dir pp DQID13  vas=VAS0
  dir pp DQID14  vas=VAS0
  dir pp DQID15  vas=VAS0

  ldb pp LPP0:*  vas=VAS0 
  ldb pp LPP1:*  vas=VAS0 
  ldb pp LPP2:*  vas=VAS0 
  ldb pp LPP3:*  vas=VAS0 
  ldb pp LPP4:*  vas=VAS0 
  ldb pp LPP5:*  vas=VAS0 
  ldb pp LPP6:*  vas=VAS0 
  ldb pp LPP7:*  vas=VAS0 
  ldb pp LPP8:*  vas=VAS0 
  ldb pp LPP9:*  vas=VAS0 
  ldb pp LPP10:* vas=VAS0 
  ldb pp LPP11:* vas=VAS0 
  ldb pp LPP12:* vas=VAS0 
  ldb pp LPP13:* vas=VAS0 
  ldb pp LPP14:* vas=VAS0 
  ldb pp LPP15:* vas=VAS0 

  ##- VF-CQ Threshold-cq[0,2] timer on cq 1,3, en_code=1
  dir cq DQID0  cq_depth=16 gpa=sm cq_timer_intr_thresh=2  cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=1 cq_isr_en_code=1  
  dir cq DQID1  cq_depth=16 gpa=sm cq_timer_intr_thresh=92 cq_timer_intr_ena=1 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1 
  dir cq DQID2  cq_depth=16 gpa=sm cq_timer_intr_thresh=2  cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=1 cq_isr_en_code=1
  dir cq DQID3  cq_depth=16 gpa=sm cq_timer_intr_thresh=92 cq_timer_intr_ena=1 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1

  ##- VF+ timer & threshold, en_code=0
  ##- en_code=0+ enable Thrshold+Timer > cq intr armed but no msix
  dir cq DQID4  cq_depth=16 gpa=sm cq_timer_intr_thresh=128 cq_timer_intr_ena=1 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=0
  dir cq DQID5  cq_depth=16 gpa=sm cq_timer_intr_thresh=128 cq_timer_intr_ena=1 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=0
  dir cq DQID6  cq_depth=16 gpa=sm cq_timer_intr_thresh=128 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=1 cq_isr_en_code=0 
  dir cq DQID7  cq_depth=16 gpa=sm cq_timer_intr_thresh=128 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=1 cq_isr_en_code=0

  ##unused
  dir cq DQID8  cq_depth=16 gpa=sm cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1
  dir cq DQID9  cq_depth=16 gpa=sm cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1
  dir cq DQID10 cq_depth=16 gpa=sm cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1
  dir cq DQID11 cq_depth=16 gpa=sm cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1

  ##VF+dis_Thrshold+dis_Timer > cq intr not armed ,no msix en_code=1
  dir cq DQID12 cq_depth=16 gpa=sm cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1
  dir cq DQID13 cq_depth=16 gpa=sm cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1
  dir cq DQID14 cq_depth=16 gpa=sm cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1
  dir cq DQID15 cq_depth=16 gpa=sm cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1

  ##- VF-CQ Threshold-cq[1,3] timer on cq 0,2, en_code=1
  ldb cq LPP0   cq_depth=16 gpa=sm qidv0=1 qidix0=LQID0  cq_timer_intr_thresh=128 cq_timer_intr_ena=1 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1
  ldb cq LPP1   cq_depth=16 gpa=sm qidv0=1 qidix0=LQID1  cq_timer_intr_thresh=128 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=1 cq_isr_en_code=1
  ldb cq LPP2   cq_depth=16 gpa=sm qidv0=1 qidix0=LQID2  cq_timer_intr_thresh=128 cq_timer_intr_ena=1 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1
  ldb cq LPP3   cq_depth=16 gpa=sm qidv0=1 qidix0=LQID3  cq_timer_intr_thresh=128 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=1 cq_isr_en_code=1

  ##- VF+ timer & threshold, en_code=0
  ##- en_code=0+ enable Thrshold+Timer > cq intr armed but no msix
  ldb cq LPP4   cq_depth=16 gpa=sm qidv0=1 qidix0=LQID4  cq_timer_intr_thresh=128 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=1 cq_isr_en_code=0
  ldb cq LPP5   cq_depth=16 gpa=sm qidv0=1 qidix0=LQID5  cq_timer_intr_thresh=128 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=1 cq_isr_en_code=0
  ldb cq LPP6   cq_depth=16 gpa=sm qidv0=1 qidix0=LQID6  cq_timer_intr_thresh=128 cq_timer_intr_ena=1 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=0
  ldb cq LPP7   cq_depth=16 gpa=sm qidv0=1 qidix0=LQID7  cq_timer_intr_thresh=128 cq_timer_intr_ena=1 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=0

  ##Disable+Thrshold+Timer > No cq intr armed & no msix
  ldb cq LPP8   cq_depth=16 gpa=sm qidv0=1 qidix0=LQID8  cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1
  ldb cq LPP9   cq_depth=16 gpa=sm qidv0=1 qidix0=LQID9  cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1
  ldb cq LPP10  cq_depth=16 gpa=sm qidv0=1 qidix0=LQID10 cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1
  ldb cq LPP11  cq_depth=16 gpa=sm qidv0=1 qidix0=LQID11 cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1

  ##Disable+Thrshold+Timer > No cq intr armed & no msix
  ldb cq LPP12  cq_depth=16 gpa=sm qidv0=1 qidix0=LQID12 cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1 
  ldb cq LPP13  cq_depth=16 gpa=sm qidv0=1 qidix0=LQID13 cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1
  ldb cq LPP14  cq_depth=16 gpa=sm qidv0=1 qidix0=LQID14 cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1
  ldb cq LPP15  cq_depth=16 gpa=sm qidv0=1 qidix0=LQID15 cq_timer_intr_thresh=2 cq_timer_intr_ena=0 cq_depth_intr_thresh=14 cq_depth_intr_ena=0 cq_isr_en_code=1

  ##cq0,1,2,3
  vf VF0:* dir_vpp0_v=1 dir_vpp0_pp=DQID0 dir_vqid0_v=1 dir_vqid0_qid=DQID0 
  vf VF0   ldb_vpp0_v=1 ldb_vpp0_pp=LPP0  ldb_vqid0_v=1 ldb_vqid0_qid=LQID0 
 
  vf VF1:* dir_vpp1_v=1 dir_vpp1_pp=DQID1 dir_vqid1_v=1 dir_vqid1_qid=DQID1 
  vf VF1   ldb_vpp1_v=1 ldb_vpp1_pp=LPP1 ldb_vqid1_v=1  ldb_vqid1_qid=LQID1 

  vf VF2:* dir_vpp2_v=1 dir_vpp2_pp=DQID2 dir_vqid2_v=1 dir_vqid2_qid=DQID2
  vf VF2   ldb_vpp2_v=1 ldb_vpp2_pp=LPP2  ldb_vqid2_v=1 ldb_vqid2_qid=LQID2

  vf VF3:* dir_vpp3_v=1 dir_vpp3_pp=DQID3 dir_vqid3_v=1 dir_vqid3_qid=DQID3 
  vf VF3   ldb_vpp3_v=1 ldb_vpp3_pp=LPP3  ldb_vqid3_v=1 ldb_vqid3_qid=LQID3 

  vf VF0   msi_enable=1 msi_multi_msg_en=5 msi_addr=0x66666600aaaaa000 msi_data=0xc0deffff 
  vf VF0   msi0_dir_vcq=0  msi11_ldb_vcq=0
  vf VF1   msi_enable=1 msi_multi_msg_en=5 msi_addr=0x11111110aaaaa010 msi_data=0x5a5a5a01 
  vf VF1   msi1_dir_vcq=1 msi12_ldb_vcq=1
  vf VF2   msi_enable=1 msi_multi_msg_en=5 msi_addr=0x22222220aaaaa020 msi_data=0x5a5a5a02
  vf VF2   msi2_dir_vcq=2 msi13_ldb_vcq=2
  vf VF3   msi_enable=1 msi_multi_msg_en=5 msi_addr=0x33333330aaaaa030 msi_data=0x5a5a5a03
  vf VF3   msi3_dir_vcq=3 msi14_ldb_vcq=3
  
  ##cq4,5,6,7
  vf VF4:* dir_vpp4_v=1 dir_vpp4_pp=DQID4 dir_vqid4_v=1 dir_vqid4_qid=DQID4 
  vf VF4   dir_vpp5_v=1 dir_vpp5_pp=DQID5 dir_vqid5_v=1 dir_vqid5_qid=DQID5
  vf VF4   dir_vpp6_v=1 dir_vpp6_pp=DQID6 dir_vqid6_v=1 dir_vqid6_qid=DQID6
  vf VF4   dir_vpp7_v=1 dir_vpp7_pp=DQID7 dir_vqid7_v=1 dir_vqid7_qid=DQID7

  vf VF4   ldb_vpp4_v=1 ldb_vpp4_pp=LPP4  ldb_vqid4_v=1 ldb_vqid4_qid=LQID4 
  vf VF4   ldb_vpp5_v=1 ldb_vpp5_pp=LPP5  ldb_vqid5_v=1 ldb_vqid5_qid=LQID5 
  vf VF4   ldb_vpp6_v=1 ldb_vpp6_pp=LPP6  ldb_vqid6_v=1 ldb_vqid6_qid=LQID6 
  vf VF4   ldb_vpp7_v=1 ldb_vpp7_pp=LPP7  ldb_vqid7_v=1 ldb_vqid7_qid=LQID7 

  vf VF4   msi_enable=1 msi_multi_msg_en=5 msi_addr=0x44444400aaaaa040 msi_data=0xc0deff04 
  vf VF4   msi4_dir_vcq=4  msi5_dir_vcq=5  msi6_dir_vcq=6  msi7_dir_vcq=7 
  vf VF4   msi15_ldb_vcq=4  msi16_ldb_vcq=5  msi17_ldb_vcq=6 msi10_dir_vcq=7

  ##cq12,13
  vf VF5:* dir_vpp0_v=1 dir_vpp0_pp=DQID12 dir_vqid0_v=1 dir_vqid0_qid=DQID12 
  vf VF5   dir_vpp1_v=1 dir_vpp1_pp=DQID13 dir_vqid1_v=1 dir_vqid1_qid=DQID13

  vf VF5   ldb_vpp0_v=1 ldb_vpp0_pp=LPP12 ldb_vqid0_v=1 ldb_vqid0_qid=LQID12 
  vf VF5   ldb_vpp1_v=1 ldb_vpp1_pp=LPP13 ldb_vqid1_v=1 ldb_vqid1_qid=LQID13

  vf VF5   msi_enable=1 msi_multi_msg_en=5 msi_addr=0x55555500aaaaa050 msi_data=0xc0deff05 
  vf VF5   msi8_dir_vcq=0  msi9_dir_vcq=1  
  vf VF5   msi18_ldb_vcq=0  msi19_ldb_vcq=1

cfg_end

##configuration reg set only for cq for which inter en is set
##  wr credit_hist_pipe.cfg_dir_cq_intr_armed0 0xffffffff
##  wr credit_hist_pipe.cfg_dir_cq_intr_armed1 0xffffffff
##  wr credit_hist_pipe.cfg_ldb_cq_intr_armed0 0xffffffff
##  wr credit_hist_pipe.cfg_ldb_cq_intr_armed1 0xffffffff

## Interrupt timer enable bit. &SAMPLE_INTERVAL required for timer intr case
wr credit_hist_pipe.cfg_dir_cq_timer_ctl.enb 1
wr credit_hist_pipe.cfg_dir_cq_timer_ctl.sample_interval 1
wr credit_hist_pipe.cfg_ldb_cq_timer_ctl.enb 1
wr credit_hist_pipe.cfg_ldb_cq_timer_ctl.sample_interval 1

rd credit_hist_pipe.cfg_dir_cq_intr_armed0 
rd credit_hist_pipe.cfg_dir_cq_intr_armed1 
rd credit_hist_pipe.cfg_ldb_cq_intr_armed0 
rd credit_hist_pipe.cfg_ldb_cq_intr_armed1 


