<<<<<<< HEAD:LimeSDR-Mini_lms7_trx/output_files/LimeSDR-Mini_lms7_trx.fit.rpt
Fitter report for LimeSDR-Mini_lms7_trx
Sun Oct 03 14:11:37 2021
=======
Fitter report for LimeSDR-Mini_lms7_lelec210x
Wed Sep 29 19:09:50 2021
>>>>>>> f16dab0 (Rename project with subfix lelec210x_HW_1.0):LimeSDR-Mini_lms7_lelec210x/output_files/LimeSDR-Mini_lms7_trx.fit.rpt
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Oct 03 14:11:37 2021       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; LimeSDR-Mini_lms7_lelec210x                       ;
; Top-level Entity Name              ; lms7_trx_top                                ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M16SAU169C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 13,975 / 15,840 ( 88 % )                    ;
;     Total combinational functions  ; 8,982 / 15,840 ( 57 % )                     ;
;     Dedicated logic registers      ; 11,420 / 15,840 ( 72 % )                    ;
; Total registers                    ; 11492                                       ;
; Total pins                         ; 117 / 130 ( 90 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 239,760 / 562,176 ( 43 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 90 ( 0 % )                              ;
; Total PLLs                         ; 1 / 1 ( 100 % )                             ;
; UFM blocks                         ; 1 / 1 ( 100 % )                             ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 10M16SAU169C8G      ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                 ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Auto Merge PLLs                                                    ; Off                 ; On                                    ;
; Router Timing Optimization Level                                   ; MAXIMUM             ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; On                  ; Off                                   ;
; Placement Effort Multiplier                                        ; 5.0                 ; 1.0                                   ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device Migration List                                              ; 10M16SAU169C8G      ;                                       ;
; Device I/O Standard                                                ; 2.5 V               ;                                       ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                  ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                  ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit        ; Auto Fit                              ;
; Auto Global Register Control Signals                               ; Off                 ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.62        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.2%      ;
;     Processor 3            ;   7.0%      ;
;     Processor 4            ;   6.8%      ;
;     Processor 5            ;   6.5%      ;
;     Processor 6            ;   6.4%      ;
;     Processor 7            ;   6.3%      ;
;     Processor 8            ;   6.2%      ;
;     Processors 9-10        ;   5.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                           ;
+------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                 ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[0]~en      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_BE[0]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[0]~en      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[1]~en      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_BE[1]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[1]~en      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[2]~en      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_BE[2]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[2]~en      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[3]~en      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_BE[3]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[3]~en      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[0]~en    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[0]~output   ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[0]~en    ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[0]~reg0  ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[0]~output   ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[1]~en    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[1]~output   ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[1]~en    ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[1]~reg0  ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[1]~output   ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[2]~en    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[2]~output   ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[2]~en    ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[2]~reg0  ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[2]~output   ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[3]~en    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[3]~output   ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[3]~en    ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[3]~reg0  ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[3]~output   ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[4]~en    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[4]~output   ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[4]~en    ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[4]~reg0  ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[4]~output   ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[5]~en    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[5]~output   ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[5]~en    ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[5]~reg0  ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[5]~output   ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[6]~en    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[6]~output   ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[6]~en    ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[6]~reg0  ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[6]~output   ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[7]~en    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[7]~output   ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[7]~en    ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[7]~reg0  ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[7]~output   ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[8]~en    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[8]~output   ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[8]~en    ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[8]~reg0  ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[8]~output   ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[9]~en    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[9]~output   ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[9]~en    ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[9]~reg0  ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[9]~output   ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[10]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[10]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[10]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[10]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[10]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[11]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[11]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[11]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[11]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[11]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[12]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[12]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[12]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[12]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[12]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[13]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[13]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[13]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[13]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[13]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[14]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[14]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[14]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[14]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[14]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[15]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[15]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[15]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[15]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[15]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[16]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[16]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[16]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[16]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[16]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[17]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[17]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[17]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[17]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[17]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[18]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[18]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[18]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[18]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[18]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[19]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[19]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[19]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[19]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[19]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[20]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[20]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[20]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[20]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[20]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[21]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[21]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[21]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[21]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[21]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[22]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[22]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[22]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[22]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[22]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[23]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[23]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[23]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[23]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[23]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[24]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[24]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[24]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[24]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[24]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[25]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[25]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[25]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[25]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[25]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[26]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[26]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[26]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[26]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[26]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[27]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[27]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[27]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[27]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[27]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[28]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[28]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[28]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[28]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[28]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[29]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[29]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[29]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[29]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[29]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[30]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[30]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[30]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[30]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[30]~output  ; I                ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[31]~en   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[31]~output  ; OE               ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[31]~en   ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                  ;                  ;                       ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[31]~reg0 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[31]~output  ; I                ;                       ;
+------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 21039 ) ; 0.00 % ( 0 / 21039 )       ; 0.00 % ( 0 / 21039 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 21039 ) ; 0.00 % ( 0 / 21039 )       ; 0.00 % ( 0 / 21039 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 20830 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 199 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/output_files/LimeSDR-Mini_lms7_lelec210x.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 13,975 / 15,840 ( 88 % )   ;
;     -- Combinational with no register       ; 2555                       ;
;     -- Register only                        ; 4993                       ;
;     -- Combinational with a register        ; 6427                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 4004                       ;
;     -- 3 input functions                    ; 3177                       ;
;     -- <=2 input functions                  ; 1801                       ;
;     -- Register only                        ; 4993                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 7033                       ;
;     -- arithmetic mode                      ; 1949                       ;
;                                             ;                            ;
; Total registers*                            ; 11,492 / 16,445 ( 70 % )   ;
;     -- Dedicated logic registers            ; 11,420 / 15,840 ( 72 % )   ;
;     -- I/O registers                        ; 72 / 605 ( 12 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 964 / 990 ( 97 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 117 / 130 ( 90 % )         ;
;     -- Clock pins                           ; 7 / 7 ( 100 % )            ;
;     -- Dedicated input pins                 ; 0 / 1 ( 0 % )              ;
;                                             ;                            ;
; M9Ks                                        ; 32 / 61 ( 52 % )           ;
; UFM blocks                                  ; 1 / 1 ( 100 % )            ;
; ADC blocks                                  ; 0 / 1 ( 0 % )              ;
; Total block memory bits                     ; 239,760 / 562,176 ( 43 % ) ;
; Total block memory implementation bits      ; 294,912 / 562,176 ( 52 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 90 ( 0 % )             ;
; PLLs                                        ; 1 / 1 ( 100 % )            ;
; Global signals                              ; 13                         ;
;     -- Global clocks                        ; 13 / 20 ( 65 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Remote update blocks                        ; 1 / 1 ( 100 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 19.6% / 19.5% / 19.8%      ;
; Peak interconnect usage (total/H/V)         ; 32.2% / 32.3% / 32.0%      ;
; Maximum fan-out                             ; 6062                       ;
; Highest non-global fan-out                  ; 3295                       ;
; Total fan-out                               ; 72939                      ;
; Average fan-out                             ; 3.03                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                    ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                   ; Low                            ;
;                                              ;                        ;                       ;                                ;
; Total logic elements                         ; 13833 / 15840 ( 87 % ) ; 136 / 15840 ( < 1 % ) ; 6 / 15840 ( < 1 % )            ;
;     -- Combinational with no register        ; 2490                   ; 59                    ; 6                              ;
;     -- Register only                         ; 4979                   ; 14                    ; 0                              ;
;     -- Combinational with a register         ; 6364                   ; 63                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                       ;                                ;
;     -- 4 input functions                     ; 3944                   ; 57                    ; 3                              ;
;     -- 3 input functions                     ; 3150                   ; 27                    ; 0                              ;
;     -- <=2 input functions                   ; 1760                   ; 38                    ; 3                              ;
;     -- Register only                         ; 4979                   ; 14                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Logic elements by mode                       ;                        ;                       ;                                ;
;     -- normal mode                           ; 6913                   ; 114                   ; 6                              ;
;     -- arithmetic mode                       ; 1941                   ; 8                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Total registers                              ; 11415                  ; 77                    ; 0                              ;
;     -- Dedicated logic registers             ; 11343 / 15840 ( 72 % ) ; 77 / 15840 ( < 1 % )  ; 0 / 15840 ( 0 % )              ;
;     -- I/O registers                         ; 144                    ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Total LABs:  partially or completely used    ; 954 / 990 ( 96 % )     ; 13 / 990 ( 1 % )      ; 2 / 990 ( < 1 % )              ;
;                                              ;                        ;                       ;                                ;
; Virtual pins                                 ; 0                      ; 0                     ; 0                              ;
; I/O pins                                     ; 117                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 90 ( 0 % )         ; 0 / 90 ( 0 % )        ; 0 / 90 ( 0 % )                 ;
; Total memory bits                            ; 239760                 ; 0                     ; 0                              ;
; Total RAM block bits                         ; 294912                 ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M9K                                          ; 32 / 61 ( 52 % )       ; 0 / 61 ( 0 % )        ; 0 / 61 ( 0 % )                 ;
; Remote update block                          ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Clock control block                          ; 10 / 24 ( 41 % )       ; 0 / 24 ( 0 % )        ; 3 / 24 ( 12 % )                ;
; User Flash Memory                            ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Double Data Rate I/O output circuitry        ; 34 / 320 ( 10 % )      ; 0 / 320 ( 0 % )       ; 0 / 320 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 36 / 320 ( 11 % )      ; 0 / 320 ( 0 % )       ; 0 / 320 ( 0 % )                ;
; Analog-to-Digital Converter                  ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
;                                              ;                        ;                       ;                                ;
; Connections                                  ;                        ;                       ;                                ;
;     -- Input Connections                     ; 204                    ; 112                   ; 14                             ;
;     -- Registered Input Connections          ; 50                     ; 86                    ; 0                              ;
;     -- Output Connections                    ; 225                    ; 93                    ; 12                             ;
;     -- Registered Output Connections         ; 7                      ; 93                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Internal Connections                         ;                        ;                       ;                                ;
;     -- Total Connections                     ; 72477                  ; 733                   ; 42                             ;
;     -- Registered Connections                ; 38115                  ; 507                   ; 0                              ;
;                                              ;                        ;                       ;                                ;
; External Connections                         ;                        ;                       ;                                ;
;     -- Top                                   ; 198                    ; 205                   ; 26                             ;
;     -- sld_hub:auto_hub                      ; 205                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 26                     ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Partition Interface                          ;                        ;                       ;                                ;
;     -- Input Ports                           ; 56                     ; 37                    ; 14                             ;
;     -- Output Ports                          ; 44                     ; 54                    ; 6                              ;
;     -- Bidir Ports                           ; 48                     ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Registered Ports                             ;                        ;                       ;                                ;
;     -- Registered Input Ports                ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 21                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Port Connectivity                            ;                        ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 1                     ; 3                              ;
;     -- Output Ports driven by GND            ; 0                      ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 25                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 30                    ; 2                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 43                    ; 0                              ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; BOM_VER[0]        ; K7    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; 0         ;
; BOM_VER[1]        ; H3    ; 1B       ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; BOM_VER[2]        ; C2    ; 1A       ; 25           ; 25           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; FPGA_QSPI_IO1     ; C1    ; 1A       ; 25           ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; 0         ;
; FPGA_SPI_MISO     ; J6    ; 3        ; 14           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; FT_CLK            ; G9    ; 6        ; 50           ; 14           ; 21           ; 446                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; FT_RXFn           ; C11   ; 6        ; 50           ; 24           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; FT_TXEn           ; C13   ; 6        ; 50           ; 21           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; HW_VER[0]         ; E3    ; 1A       ; 25           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; HW_VER[1]         ; E4    ; 1A       ; 25           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; HW_VER[2]         ; F4    ; 1B       ; 0            ; 12           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; HW_VER[3]         ; G4    ; 1B       ; 0            ; 12           ; 21           ; 471                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; LM75_OS           ; H2    ; 1B       ; 0            ; 11           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; 0         ;
; LMK_CLK           ; H6    ; 2        ; 0            ; 9            ; 21           ; 2531                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[0]     ; M2    ; 2        ; 0            ; 8            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[10]    ; L5    ; 3        ; 3            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[11]    ; L4    ; 3        ; 6            ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[1]     ; M4    ; 3        ; 3            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[2]     ; M1    ; 2        ; 0            ; 8            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[3]     ; J1    ; 2        ; 0            ; 9            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[4]     ; N2    ; 2        ; 0            ; 7            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[5]     ; K1    ; 2        ; 0            ; 3            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[6]     ; L2    ; 2        ; 0            ; 7            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[7]     ; J2    ; 2        ; 0            ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[8]     ; N4    ; 3        ; 6            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[9]     ; K2    ; 2        ; 0            ; 3            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_ENABLE_IQSEL2 ; N3    ; 2        ; 0            ; 7            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_MCLK1         ; G5    ; 2        ; 0            ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_MCLK2         ; H4    ; 2        ; 0            ; 8            ; 21           ; 4                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; FAN_CTRL           ; C5    ; 8        ; 10           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_LED_G         ; D8    ; 8        ; 16           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_LED_R         ; B9    ; 8        ; 19           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_QSPI_FLASH_SS ; E1    ; 1A       ; 25           ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_QSPI_IO0      ; D1    ; 1A       ; 25           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_QSPI_IO2      ; B1    ; 1A       ; 25           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_QSPI_IO3      ; H1    ; 1B       ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_QSPI_SCLK     ; F1    ; 1A       ; 25           ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_DAC_SS    ; K8    ; 3        ; 24           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_LMS_SS    ; J5    ; 3        ; 6            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_MOSI      ; J7    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_SCLK      ; K5    ; 3        ; 6            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FT_WRn             ; E12   ; 6        ; 50           ; 16           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_CORE_LDO_EN    ; N11   ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[0]      ; M12   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[10]     ; M9    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[11]     ; N6    ; 3        ; 8            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[1]      ; N12   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[2]      ; N10   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[3]      ; L10   ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[4]      ; M10   ; 3        ; 24           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[5]      ; M13   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[6]      ; N9    ; 3        ; 19           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[7]      ; N8    ; 3        ; 8            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[8]      ; M7    ; 3        ; 8            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[9]      ; N7    ; 3        ; 8            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_ENABLE_IQSEL1  ; M8    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_FCLK1          ; L3    ; 2        ; 0            ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_FCLK2          ; M3    ; 2        ; 0            ; 3            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_RESET          ; L1    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_RXEN           ; M11   ; 3        ; 21           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXEN           ; K6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXNRX1         ; J8    ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXNRX2         ; H5    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RFSW_RX_V1         ; A10   ; 8        ; 16           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RFSW_RX_V2         ; C9    ; 8        ; 19           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RFSW_TX_V1         ; L11   ; 3        ; 21           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RFSW_TX_V2         ; C4    ; 8        ; 10           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX_LB_AT           ; K10   ; 5        ; 50           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX_LB_SH           ; J10   ; 5        ; 50           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                       ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; FPGA_EGPIO[0] ; B7    ; 8        ; 14           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:8:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_EGPIO[1] ; D6    ; 8        ; 10           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:9:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[0]  ; A11   ; 8        ; 16           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[1]  ; B10   ; 8        ; 19           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[2]  ; C10   ; 8        ; 21           ; 17           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[3]  ; D11   ; 6        ; 50           ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[4]  ; E13   ; 6        ; 50           ; 15           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[5]  ; F13   ; 6        ; 50           ; 15           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[6]  ; F10   ; 6        ; 50           ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[7]  ; G10   ; 6        ; 50           ; 14           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_I2C_SCL  ; D13   ; 6        ; 50           ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen (inverted) ;
; FPGA_I2C_SDA  ; K13   ; 5        ; 50           ; 8            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen (inverted) ;
; FT_BE[0]      ; B11   ; 6        ; 50           ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[0]~en                                                                                                                                                           ;
; FT_BE[1]      ; C12   ; 6        ; 50           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[1]~en                                                                                                                                                           ;
; FT_BE[2]      ; A12   ; 6        ; 50           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[2]~en                                                                                                                                                           ;
; FT_BE[3]      ; B13   ; 6        ; 50           ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[3]~en                                                                                                                                                           ;
; FT_D[0]       ; A2    ; 8        ; 8            ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[0]~en                                                                                                                                                         ;
; FT_D[10]      ; E9    ; 6        ; 50           ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[10]~en                                                                                                                                                        ;
; FT_D[11]      ; B2    ; 8        ; 8            ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[11]~en                                                                                                                                                        ;
; FT_D[12]      ; D9    ; 6        ; 50           ; 25           ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[12]~en                                                                                                                                                        ;
; FT_D[13]      ; J9    ; 5        ; 50           ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[13]~en                                                                                                                                                        ;
; FT_D[14]      ; A9    ; 8        ; 19           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[14]~en                                                                                                                                                        ;
; FT_D[15]      ; H9    ; 5        ; 50           ; 11           ; 22           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[15]~en                                                                                                                                                        ;
; FT_D[16]      ; A7    ; 8        ; 14           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[16]~en                                                                                                                                                        ;
; FT_D[17]      ; F8    ; 6        ; 50           ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[17]~en                                                                                                                                                        ;
; FT_D[18]      ; A6    ; 8        ; 14           ; 17           ; 28           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[18]~en                                                                                                                                                        ;
; FT_D[19]      ; E10   ; 6        ; 50           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[19]~en                                                                                                                                                        ;
; FT_D[1]       ; B6    ; 8        ; 12           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[1]~en                                                                                                                                                         ;
; FT_D[20]      ; A5    ; 8        ; 8            ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[20]~en                                                                                                                                                        ;
; FT_D[21]      ; F9    ; 6        ; 50           ; 21           ; 22           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[21]~en                                                                                                                                                        ;
; FT_D[22]      ; E8    ; 8        ; 16           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[22]~en                                                                                                                                                        ;
; FT_D[23]      ; A8    ; 8        ; 19           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[23]~en                                                                                                                                                        ;
; FT_D[24]      ; K11   ; 5        ; 50           ; 2            ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[24]~en                                                                                                                                                        ;
; FT_D[25]      ; K12   ; 5        ; 50           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[25]~en                                                                                                                                                        ;
; FT_D[26]      ; J12   ; 5        ; 50           ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[26]~en                                                                                                                                                        ;
; FT_D[27]      ; G12   ; 5        ; 50           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[27]~en                                                                                                                                                        ;
; FT_D[28]      ; L13   ; 5        ; 50           ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[28]~en                                                                                                                                                        ;
; FT_D[29]      ; G13   ; 5        ; 50           ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[29]~en                                                                                                                                                        ;
; FT_D[2]       ; B3    ; 8        ; 10           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[2]~en                                                                                                                                                         ;
; FT_D[30]      ; J13   ; 5        ; 50           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[30]~en                                                                                                                                                        ;
; FT_D[31]      ; H13   ; 5        ; 50           ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[31]~en                                                                                                                                                        ;
; FT_D[3]       ; B5    ; 8        ; 12           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[3]~en                                                                                                                                                         ;
; FT_D[4]       ; A3    ; 8        ; 12           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[4]~en                                                                                                                                                         ;
; FT_D[5]       ; B4    ; 8        ; 10           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[5]~en                                                                                                                                                         ;
; FT_D[6]       ; E6    ; 8        ; 12           ; 17           ; 28           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[6]~en                                                                                                                                                         ;
; FT_D[7]       ; A4    ; 8        ; 12           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[7]~en                                                                                                                                                         ;
; FT_D[8]       ; B12   ; 6        ; 50           ; 22           ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[8]~en                                                                                                                                                         ;
; FT_D[9]       ; H8    ; 5        ; 50           ; 11           ; 14           ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[9]~en                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; G1       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; F5       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; F6       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; B9       ; DIFFIO_RX_T28n, DIFFOUT_T28n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; FPGA_LED_R          ; Dual Purpose Pin ;
; D8       ; DIFFIO_RX_T30p, DIFFOUT_T30p, DEV_OE, Low_Speed    ; Use as regular IO              ; FPGA_LED_G          ; Dual Purpose Pin ;
; D6       ; DIFFIO_RX_T34n, DIFFOUT_T34n, CRC_ERROR, Low_Speed ; Use as regular IO              ; FPGA_EGPIO[1]       ; Dual Purpose Pin ;
; C4       ; DIFFIO_RX_T36p, DIFFOUT_T36p, nSTATUS, Low_Speed   ; Use as regular IO              ; RFSW_TX_V2          ; Dual Purpose Pin ;
; C5       ; DIFFIO_RX_T36n, DIFFOUT_T36n, CONF_DONE, Low_Speed ; Use as regular IO              ; FAN_CTRL            ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 8 / 8 ( 100 % )   ; 1.8V          ; --           ;
; 1B       ; 9 / 10 ( 90 % )   ; 1.8V          ; --           ;
; 2        ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ;
; 3        ; 28 / 30 ( 93 % )  ; 2.5V          ; --           ;
; 5        ; 14 / 16 ( 88 % )  ; 3.3V          ; --           ;
; 6        ; 20 / 22 ( 91 % )  ; 3.3V          ; --           ;
; 8        ; 26 / 28 ( 93 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                             ;
+----------+------------+----------+---------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage      ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; A2       ; 316        ; 8        ; FT_D[0]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 307        ; 8        ; FT_D[4]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 305        ; 8        ; FT_D[7]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 313        ; 8        ; FT_D[20]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 303        ; 8        ; FT_D[18]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 301        ; 8        ; FT_D[16]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 289        ; 8        ; FT_D[23]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 291        ; 8        ; FT_D[14]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 8        ; RFSW_RX_V1          ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 295        ; 8        ; FPGA_GPIO[0]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 227        ; 6        ; FT_BE[2]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B1       ; 10         ; 1A       ; FPGA_QSPI_IO2       ; output ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 318        ; 8        ; FT_D[11]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B3       ; 309        ; 8        ; FT_D[2]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 311        ; 8        ; FT_D[5]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 306        ; 8        ; FT_D[3]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 304        ; 8        ; FT_D[1]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 299        ; 8        ; FPGA_EGPIO[0]       ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B9       ; 294        ; 8        ; FPGA_LED_R          ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 8        ; FPGA_GPIO[1]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 223        ; 6        ; FT_BE[0]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B12      ; 221        ; 6        ; FT_D[8]             ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B13      ; 225        ; 6        ; FT_BE[3]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 8          ; 1A       ; FPGA_QSPI_IO1       ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 2          ; 1A       ; BOM_VER[2]          ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; C3       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; C4       ; 312        ; 8        ; RFSW_TX_V2          ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 314        ; 8        ; FAN_CTRL            ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C6       ;            ; 8        ; VCCIO8              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C8       ;            ; 8        ; VCCIO8              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C9       ; 290        ; 8        ; RFSW_RX_V2          ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 288        ; 8        ; FPGA_GPIO[2]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 226        ; 6        ; FT_RXFn             ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C12      ; 224        ; 6        ; FT_BE[1]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C13      ; 219        ; 6        ; FT_TXEn             ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 0          ; 1A       ; FPGA_QSPI_IO0       ; output ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ;            ;          ; ANAIN1              ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; ADC_VREF            ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA3               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D6       ; 310        ; 8        ; FPGA_EGPIO[1]       ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 300        ; 8        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 296        ; 8        ; FPGA_LED_G          ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 230        ; 6        ; FT_D[12]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D10      ;            ; --       ; VCCA2               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D11      ; 234        ; 6        ; FPGA_GPIO[3]        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D12      ; 232        ; 6        ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; D13      ; 217        ; 6        ; FPGA_I2C_SCL        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 14         ; 1A       ; FPGA_QSPI_FLASH_SS  ; output ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; REFGND              ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; E3       ; 4          ; 1A       ; HW_VER[0]           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; E4       ; 6          ; 1A       ; HW_VER[1]           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; E5       ; 18         ; 1B       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 308        ; 8        ; FT_D[6]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 302        ; 8        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 298        ; 8        ; FT_D[22]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 222        ; 6        ; FT_D[10]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E10      ; 228        ; 6        ; FT_D[19]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E12      ; 202        ; 6        ; FT_WRn              ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E13      ; 198        ; 6        ; FPGA_GPIO[4]        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1A       ; FPGA_QSPI_SCLK      ; output ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ;            ; 1A       ; VCCIO1A             ; power  ;                       ; 1.8V      ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; F4       ; 28         ; 1B       ; HW_VER[2]           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; F5       ; 24         ; 1B       ; altera_reserved_tdi ; input  ; 1.8 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 26         ; 1B       ; altera_reserved_tdo ; output ; 1.8 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; F7       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F8       ; 220        ; 6        ; FT_D[17]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F9       ; 216        ; 6        ; FT_D[21]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F10      ; 218        ; 6        ; FPGA_GPIO[6]        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F11      ;            ; 6        ; VCCIO6              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; F12      ; 200        ; 6        ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; F13      ; 196        ; 6        ; FPGA_GPIO[5]        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 20         ; 1B       ; altera_reserved_tms ; input  ; 1.8 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 22         ; 1B       ; altera_reserved_tck ; input  ; 1.8 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1B       ; VCCIO1B             ; power  ;                       ; 1.8V      ; --         ;                 ; --       ; --           ;
; G4       ; 30         ; 1B       ; HW_VER[3]           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; G5       ; 40         ; 2        ; LMS_MCLK1           ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G8       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G9       ; 192        ; 6        ; FT_CLK              ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G10      ; 194        ; 6        ; FPGA_GPIO[7]        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G11      ;            ; 6        ; VCCIO6              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; G12      ; 187        ; 5        ; FT_D[27]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 185        ; 5        ; FT_D[29]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 21         ; 1B       ; FPGA_QSPI_IO3       ; output ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 32         ; 1B       ; LM75_OS             ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 34         ; 1B       ; BOM_VER[1]          ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; H4       ; 46         ; 2        ; LMS_MCLK2           ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 44         ; 2        ; LMS_TXNRX2          ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 42         ; 2        ; LMK_CLK             ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H8       ; 186        ; 5        ; FT_D[9]             ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ; 184        ; 5        ; FT_D[15]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H10      ; 182        ; 5        ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; H11      ;            ; 5        ; VCCIO5              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; H13      ; 183        ; 5        ; FT_D[31]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 41         ; 2        ; LMS_DIQ2_D[3]       ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 43         ; 2        ; LMS_DIQ2_D[7]       ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2              ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J5       ; 74         ; 3        ; FPGA_SPI_LMS_SS     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; J6       ; 92         ; 3        ; FPGA_SPI_MISO       ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; J7       ; 96         ; 3        ; FPGA_SPI_MOSI       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; J8       ; 108        ; 3        ; LMS_TXNRX1          ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; J9       ; 180        ; 5        ; FT_D[13]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J10      ; 158        ; 5        ; TX_LB_SH            ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J11      ;            ; 5        ; VCCIO5              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J12      ; 178        ; 5        ; FT_D[26]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 181        ; 5        ; FT_D[30]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 65         ; 2        ; LMS_DIQ2_D[5]       ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 67         ; 2        ; LMS_DIQ2_D[9]       ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2              ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA1               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K5       ; 72         ; 3        ; FPGA_SPI_SCLK       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; K6       ; 94         ; 3        ; LMS_TXEN            ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; K7       ; 98         ; 3        ; BOM_VER[0]          ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; On           ;
; K8       ; 110        ; 3        ; FPGA_SPI_DAC_SS     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; K9       ;            ; --       ; VCCA4               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K10      ; 156        ; 5        ; TX_LB_AT            ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K11      ; 157        ; 5        ; FT_D[24]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 176        ; 5        ; FT_D[25]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ; 179        ; 5        ; FPGA_I2C_SDA        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 49         ; 2        ; LMS_RESET           ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 51         ; 2        ; LMS_DIQ2_D[6]       ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 66         ; 2        ; LMS_FCLK1           ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 70         ; 3        ; LMS_DIQ2_D[11]      ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; L5       ; 68         ; 3        ; LMS_DIQ2_D[10]      ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; L6       ;            ; 3        ; VCCIO3              ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L7       ;            ; 3        ; VCCIO3              ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L8       ;            ; 3        ; VCCIO3              ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; L10      ; 114        ; 3        ; LMS_DIQ1_D[3]       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 106        ; 3        ; RFSW_TX_V1          ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 159        ; 5        ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 177        ; 5        ; FT_D[28]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; LMS_DIQ2_D[2]       ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 47         ; 2        ; LMS_DIQ2_D[0]       ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 64         ; 2        ; LMS_FCLK2           ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 69         ; 3        ; LMS_DIQ2_D[1]       ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M5       ; 71         ; 3        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; M6       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M7       ; 78         ; 3        ; LMS_DIQ1_D[8]       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 93         ; 3        ; LMS_ENABLE_IQSEL1   ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 95         ; 3        ; LMS_DIQ1_D[10]      ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 112        ; 3        ; LMS_DIQ1_D[4]       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 104        ; 3        ; LMS_RXEN            ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 102        ; 3        ; LMS_DIQ1_D[0]       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M13      ; 100        ; 3        ; LMS_DIQ1_D[5]       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N2       ; 48         ; 2        ; LMS_DIQ2_D[4]       ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 50         ; 2        ; LMS_ENABLE_IQSEL2   ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 73         ; 3        ; LMS_DIQ2_D[8]       ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N5       ; 75         ; 3        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 76         ; 3        ; LMS_DIQ1_D[11]      ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N7       ; 77         ; 3        ; LMS_DIQ1_D[9]       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 79         ; 3        ; LMS_DIQ1_D[7]       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 103        ; 3        ; LMS_DIQ1_D[6]       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 101        ; 3        ; LMS_DIQ1_D[2]       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 97         ; 3        ; LMS_CORE_LDO_EN     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 99         ; 3        ; LMS_DIQ1_D[1]       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                      ;
+-------------------------------+--------------------------------------------------------------------------------------------------+
; Name                          ; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------------------------+
; SDC pin name                  ; inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1                                    ;
; PLL mode                      ; Normal                                                                                           ;
; Compensate clock              ; clock3                                                                                           ;
; Compensated input/output pins ; --                                                                                               ;
; Switchover type               ; --                                                                                               ;
; Input frequency 0             ; 160.0 MHz                                                                                        ;
; Input frequency 1             ; --                                                                                               ;
; Nominal PFD frequency         ; 160.0 MHz                                                                                        ;
; Nominal VCO frequency         ; 640.0 MHz                                                                                        ;
; VCO post scale K counter      ; 2                                                                                                ;
; VCO frequency control         ; Auto                                                                                             ;
; VCO phase shift step          ; 195 ps                                                                                           ;
; VCO multiply                  ; --                                                                                               ;
; VCO divide                    ; --                                                                                               ;
; Freq min lock                 ; 75.01 MHz                                                                                        ;
; Freq max lock                 ; 162.55 MHz                                                                                       ;
; M VCO Tap                     ; 0                                                                                                ;
; M Initial                     ; 1                                                                                                ;
; M value                       ; 4                                                                                                ;
; N value                       ; 1                                                                                                ;
; Charge pump current           ; setting 1                                                                                        ;
; Loop filter resistance        ; setting 28                                                                                       ;
; Loop filter capacitance       ; setting 0                                                                                        ;
; Bandwidth                     ; 1.19 MHz to 1.7 MHz                                                                              ;
; Bandwidth type                ; Medium                                                                                           ;
; Real time reconfigurable      ; On                                                                                               ;
; Scan chain MIF file           ; ip/pll/pll.mif (mismatches detected between MIF file settings and PLL settings)                  ;
; Preserve PLL counter order    ; Off                                                                                              ;
; PLL location                  ; PLL_1                                                                                            ;
; Inclk0 signal                 ; LMS_MCLK2                                                                                        ;
; Inclk1 signal                 ; --                                                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                                                    ;
; Inclk1 signal type            ; --                                                                                               ;
+-------------------------------+--------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------+
; Name                                                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                         ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------+
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 11.25 (195 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[0] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 11.25 (195 ps)   ; 50/50      ; C2      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[2] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 11.25 (195 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[3] ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------+


+-----------------------------------------------------------+
; I/O Assignment Warnings                                   ;
+--------------------+--------------------------------------+
; Pin Name           ; Reason                               ;
+--------------------+--------------------------------------+
; LMS_FCLK1          ; Missing slew rate                    ;
; LMS_TXNRX1         ; Missing slew rate                    ;
; LMS_ENABLE_IQSEL1  ; Missing slew rate                    ;
; LMS_DIQ1_D[0]      ; Missing slew rate                    ;
; LMS_DIQ1_D[1]      ; Missing slew rate                    ;
; LMS_DIQ1_D[2]      ; Missing slew rate                    ;
; LMS_DIQ1_D[3]      ; Missing slew rate                    ;
; LMS_DIQ1_D[4]      ; Missing slew rate                    ;
; LMS_DIQ1_D[5]      ; Missing slew rate                    ;
; LMS_DIQ1_D[6]      ; Missing slew rate                    ;
; LMS_DIQ1_D[7]      ; Missing slew rate                    ;
; LMS_DIQ1_D[8]      ; Missing slew rate                    ;
; LMS_DIQ1_D[9]      ; Missing slew rate                    ;
; LMS_DIQ1_D[10]     ; Missing slew rate                    ;
; LMS_DIQ1_D[11]     ; Missing slew rate                    ;
; LMS_FCLK2          ; Missing slew rate                    ;
; LMS_TXNRX2         ; Missing slew rate                    ;
; LMS_RESET          ; Missing slew rate                    ;
; LMS_TXEN           ; Missing slew rate                    ;
; LMS_RXEN           ; Missing slew rate                    ;
; LMS_CORE_LDO_EN    ; Missing slew rate                    ;
; FT_WRn             ; Missing drive strength               ;
; FPGA_SPI_SCLK      ; Missing drive strength and slew rate ;
; FPGA_SPI_MOSI      ; Missing drive strength and slew rate ;
; FPGA_SPI_LMS_SS    ; Missing drive strength and slew rate ;
; FPGA_SPI_DAC_SS    ; Missing drive strength and slew rate ;
; FPGA_QSPI_SCLK     ; Missing drive strength and slew rate ;
; FPGA_QSPI_IO0      ; Missing drive strength and slew rate ;
; FPGA_QSPI_IO2      ; Missing drive strength and slew rate ;
; FPGA_QSPI_IO3      ; Missing drive strength and slew rate ;
; FPGA_QSPI_FLASH_SS ; Missing drive strength and slew rate ;
; FPGA_LED_R         ; Missing drive strength               ;
; FPGA_LED_G         ; Missing drive strength               ;
; FAN_CTRL           ; Missing drive strength               ;
; RFSW_RX_V1         ; Missing drive strength               ;
; RFSW_RX_V2         ; Missing drive strength               ;
; RFSW_TX_V1         ; Missing drive strength and slew rate ;
; RFSW_TX_V2         ; Missing drive strength               ;
; TX_LB_AT           ; Missing drive strength               ;
; TX_LB_SH           ; Missing drive strength               ;
; FT_BE[0]           ; Missing drive strength               ;
; FT_BE[1]           ; Missing drive strength               ;
; FT_BE[2]           ; Missing drive strength               ;
; FT_BE[3]           ; Missing drive strength               ;
; FT_D[0]            ; Missing drive strength               ;
; FT_D[1]            ; Missing drive strength               ;
; FT_D[2]            ; Missing drive strength               ;
; FT_D[3]            ; Missing drive strength               ;
; FT_D[4]            ; Missing drive strength               ;
; FT_D[5]            ; Missing drive strength               ;
; FT_D[6]            ; Missing drive strength               ;
; FT_D[7]            ; Missing drive strength               ;
; FT_D[8]            ; Missing drive strength               ;
; FT_D[9]            ; Missing drive strength               ;
; FT_D[10]           ; Missing drive strength               ;
; FT_D[11]           ; Missing drive strength               ;
; FT_D[12]           ; Missing drive strength               ;
; FT_D[13]           ; Missing drive strength               ;
; FT_D[14]           ; Missing drive strength               ;
; FT_D[15]           ; Missing drive strength               ;
; FT_D[16]           ; Missing drive strength               ;
; FT_D[17]           ; Missing drive strength               ;
; FT_D[18]           ; Missing drive strength               ;
; FT_D[19]           ; Missing drive strength               ;
; FT_D[20]           ; Missing drive strength               ;
; FT_D[21]           ; Missing drive strength               ;
; FT_D[22]           ; Missing drive strength               ;
; FT_D[23]           ; Missing drive strength               ;
; FT_D[24]           ; Missing drive strength               ;
; FT_D[25]           ; Missing drive strength               ;
; FT_D[26]           ; Missing drive strength               ;
; FT_D[27]           ; Missing drive strength               ;
; FT_D[28]           ; Missing drive strength               ;
; FT_D[29]           ; Missing drive strength               ;
; FT_D[30]           ; Missing drive strength               ;
; FT_D[31]           ; Missing drive strength               ;
; FPGA_I2C_SCL       ; Missing drive strength               ;
; FPGA_I2C_SDA       ; Missing drive strength               ;
; FPGA_GPIO[0]       ; Missing drive strength               ;
; FPGA_GPIO[1]       ; Missing drive strength               ;
; FPGA_GPIO[2]       ; Missing drive strength               ;
; FPGA_GPIO[3]       ; Missing drive strength               ;
; FPGA_GPIO[4]       ; Missing drive strength               ;
; FPGA_GPIO[5]       ; Missing drive strength               ;
; FPGA_GPIO[6]       ; Missing drive strength               ;
; FPGA_GPIO[7]       ; Missing drive strength               ;
; FPGA_EGPIO[0]      ; Missing drive strength               ;
; FPGA_EGPIO[1]      ; Missing drive strength               ;
+--------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                      ; Entity Name                                               ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+
; |lms7_trx_top                                                                                                                           ; 13975 (1)   ; 11420 (0)                 ; 72 (72)       ; 239760      ; 32   ; 1          ; 0            ; 0       ; 0         ; 117  ; 0            ; 2555 (1)     ; 4993 (0)          ; 6427 (1)         ; 0          ; |lms7_trx_top                                                                                                                                                                                                                                                                                                                                                                                                            ; lms7_trx_top                                              ; work         ;
;    |FT601_top:inst2_FT601_top|                                                                                                          ; 586 (0)     ; 436 (0)                   ; 0 (0)         ; 147456      ; 18   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 191 (0)           ; 247 (0)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top                                                                                                                                                                                                                                                                                                                                                                                  ; FT601_top                                                 ; work         ;
;       |FT601:ft_fsm|                                                                                                                    ; 119 (119)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 35 (35)           ; 32 (32)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|FT601:ft_fsm                                                                                                                                                                                                                                                                                                                                                                     ; FT601                                                     ; work         ;
;       |FT601_arb:ftdi_arbiter|                                                                                                          ; 35 (35)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 17 (17)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter                                                                                                                                                                                                                                                                                                                                                           ; FT601_arb                                                 ; work         ;
;       |fifo_inst:EP02_fifo|                                                                                                             ; 103 (0)     ; 89 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 48 (0)            ; 42 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo                                                                                                                                                                                                                                                                                                                                                              ; fifo_inst                                                 ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 103 (0)     ; 89 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 48 (0)            ; 42 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                            ; dcfifo_mixed_widths                                       ; work         ;
;             |dcfifo_pcn1:auto_generated|                                                                                                ; 103 (30)    ; 89 (27)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (3)       ; 48 (24)           ; 42 (4)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated                                                                                                                                                                                                                                                                                 ; dcfifo_pcn1                                               ; work         ;
;                |a_graycounter_fub:wrptr_g1p|                                                                                            ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 12 (12)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_fub                                         ; work         ;
;                |a_graycounter_jg6:rdptr_g1p|                                                                                            ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_jg6                                         ; work         ;
;                |alt_synch_pipe_0ol:rs_dgwp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp                                                                                                                                                                                                                                                      ; alt_synch_pipe_0ol                                        ; work         ;
;                   |dffpipe_hd9:dffpipe14|                                                                                               ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14                                                                                                                                                                                                                                ; dffpipe_hd9                                               ; work         ;
;                |alt_synch_pipe_1ol:ws_dgrp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 9 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp                                                                                                                                                                                                                                                      ; alt_synch_pipe_1ol                                        ; work         ;
;                   |dffpipe_id9:dffpipe17|                                                                                               ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 9 (9)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17                                                                                                                                                                                                                                ; dffpipe_id9                                               ; work         ;
;                |altsyncram_8a61:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|altsyncram_8a61:fifo_ram                                                                                                                                                                                                                                                        ; altsyncram_8a61                                           ; work         ;
;                |cmpr_5h5:rdempty_eq_comp|                                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                                                                                                                                        ; cmpr_5h5                                                  ; work         ;
;                |cmpr_5h5:wrfull_eq_comp|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_5h5                                                  ; work         ;
;       |fifo_inst:EP82_fifo|                                                                                                             ; 129 (0)     ; 106 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 48 (0)            ; 59 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo                                                                                                                                                                                                                                                                                                                                                              ; fifo_inst                                                 ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 129 (0)     ; 106 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 48 (0)            ; 59 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                            ; dcfifo_mixed_widths                                       ; work         ;
;             |dcfifo_r9n1:auto_generated|                                                                                                ; 129 (36)    ; 106 (27)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (9)       ; 48 (20)           ; 59 (4)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated                                                                                                                                                                                                                                                                                 ; dcfifo_r9n1                                               ; work         ;
;                |a_gray2bin_kra:rdptr_g_gray2bin|                                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_gray2bin_kra:rdptr_g_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_kra                                            ; work         ;
;                |a_gray2bin_kra:rs_dgwp_gray2bin|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_gray2bin_kra:rs_dgwp_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_kra                                            ; work         ;
;                |a_graycounter_fub:wrptr_g1p|                                                                                            ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_fub                                         ; work         ;
;                |a_graycounter_jg6:rdptr_g1p|                                                                                            ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 15 (15)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_jg6                                         ; work         ;
;                |alt_synch_pipe_2ol:rs_dgwp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|alt_synch_pipe_2ol:rs_dgwp                                                                                                                                                                                                                                                      ; alt_synch_pipe_2ol                                        ; work         ;
;                   |dffpipe_jd9:dffpipe6|                                                                                                ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6                                                                                                                                                                                                                                 ; dffpipe_jd9                                               ; work         ;
;                |alt_synch_pipe_3ol:ws_dgrp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|alt_synch_pipe_3ol:ws_dgrp                                                                                                                                                                                                                                                      ; alt_synch_pipe_3ol                                        ; work         ;
;                   |dffpipe_kd9:dffpipe9|                                                                                                ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9                                                                                                                                                                                                                                 ; dffpipe_kd9                                               ; work         ;
;                |altsyncram_v241:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|altsyncram_v241:fifo_ram                                                                                                                                                                                                                                                        ; altsyncram_v241                                           ; work         ;
;                |cmpr_5h5:rdempty_eq_comp|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                                                                                                                                        ; cmpr_5h5                                                  ; work         ;
;                |cmpr_5h5:rdfull_eq_comp|                                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|cmpr_5h5:rdfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_5h5                                                  ; work         ;
;                |cmpr_5h5:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_5h5                                                  ; work         ;
;                |dffpipe_8d9:rdfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                          ; dffpipe_8d9                                               ; work         ;
;                |dffpipe_gd9:rs_brp|                                                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|dffpipe_gd9:rs_brp                                                                                                                                                                                                                                                              ; dffpipe_gd9                                               ; work         ;
;                |dffpipe_gd9:rs_bwp|                                                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                                                              ; dffpipe_gd9                                               ; work         ;
;       |fifo_inst:EP83_fifo|                                                                                                             ; 208 (0)     ; 165 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 60 (0)            ; 105 (0)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo                                                                                                                                                                                                                                                                                                                                                              ; fifo_inst                                                 ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 208 (0)     ; 165 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 60 (0)            ; 105 (0)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                            ; dcfifo_mixed_widths                                       ; work         ;
;             |dcfifo_6en1:auto_generated|                                                                                                ; 208 (63)    ; 165 (37)                  ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (13)      ; 60 (29)           ; 105 (19)         ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated                                                                                                                                                                                                                                                                                 ; dcfifo_6en1                                               ; work         ;
;                |a_gray2bin_usa:rdptr_g_gray2bin|                                                                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_gray2bin_usa:rdptr_g_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_usa                                            ; work         ;
;                |a_gray2bin_usa:rs_dgwp_gray2bin|                                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_gray2bin_usa:rs_dgwp_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_usa                                            ; work         ;
;                |a_gray2bin_usa:wrptr_g_gray2bin|                                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_gray2bin_usa:wrptr_g_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_usa                                            ; work         ;
;                |a_gray2bin_usa:ws_dgrp_gray2bin|                                                                                        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_gray2bin_usa:ws_dgrp_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_usa                                            ; work         ;
;                |a_graycounter_pvb:wrptr_g1p|                                                                                            ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 17 (17)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_graycounter_pvb:wrptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_pvb                                         ; work         ;
;                |a_graycounter_sh6:rdptr_g1p|                                                                                            ; 27 (27)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 16 (16)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_graycounter_sh6:rdptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_sh6                                         ; work         ;
;                |alt_synch_pipe_apl:rs_dgwp|                                                                                             ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 14 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|alt_synch_pipe_apl:rs_dgwp                                                                                                                                                                                                                                                      ; alt_synch_pipe_apl                                        ; work         ;
;                   |dffpipe_se9:dffpipe14|                                                                                               ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 14 (14)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|alt_synch_pipe_apl:rs_dgwp|dffpipe_se9:dffpipe14                                                                                                                                                                                                                                ; dffpipe_se9                                               ; work         ;
;                |alt_synch_pipe_bpl:ws_dgrp|                                                                                             ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 5 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|alt_synch_pipe_bpl:ws_dgrp                                                                                                                                                                                                                                                      ; alt_synch_pipe_bpl                                        ; work         ;
;                   |dffpipe_te9:dffpipe17|                                                                                               ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|alt_synch_pipe_bpl:ws_dgrp|dffpipe_te9:dffpipe17                                                                                                                                                                                                                                ; dffpipe_te9                                               ; work         ;
;                |altsyncram_vp01:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|altsyncram_vp01:fifo_ram                                                                                                                                                                                                                                                        ; altsyncram_vp01                                           ; work         ;
;                |cmpr_fi5:rdempty_eq_comp|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|cmpr_fi5:rdempty_eq_comp                                                                                                                                                                                                                                                        ; cmpr_fi5                                                  ; work         ;
;                |cmpr_fi5:wrfull_eq_comp|                                                                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|cmpr_fi5:wrfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_fi5                                                  ; work         ;
;                |cmpr_gi5:rdfull_eq_comp|                                                                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|cmpr_gi5:rdfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_gi5                                                  ; work         ;
;                |cntr_red:cntr_b|                                                                                                        ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|cntr_red:cntr_b                                                                                                                                                                                                                                                                 ; cntr_red                                                  ; work         ;
;                |dffpipe_8d9:rdfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                          ; dffpipe_8d9                                               ; work         ;
;                |dffpipe_8d9:wrfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                                                                          ; dffpipe_8d9                                               ; work         ;
;                |dffpipe_qe9:rs_bwp|                                                                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_qe9:rs_bwp                                                                                                                                                                                                                                                              ; dffpipe_qe9                                               ; work         ;
;                |dffpipe_qe9:ws_brp|                                                                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_qe9:ws_brp                                                                                                                                                                                                                                                              ; dffpipe_qe9                                               ; work         ;
;                |dffpipe_qe9:ws_bwp|                                                                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_qe9:ws_bwp                                                                                                                                                                                                                                                              ; dffpipe_qe9                                               ; work         ;
;                |dffpipe_re9:rs_brp|                                                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_re9:rs_brp                                                                                                                                                                                                                                                              ; dffpipe_re9                                               ; work         ;
;    |general_periph_top:inst4_general_periph_top|                                                                                        ; 48 (1)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 43 (1)           ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top                                                                                                                                                                                                                                                                                                                                                                ; general_periph_top                                        ; work         ;
;       |FPGA_LED_ctrl:FPGA_LED1_cntrl_inst2|                                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|FPGA_LED_ctrl:FPGA_LED1_cntrl_inst2                                                                                                                                                                                                                                                                                                                            ; FPGA_LED_ctrl                                             ; work         ;
;       |alive:alive_inst0|                                                                                                               ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|alive:alive_inst0                                                                                                                                                                                                                                                                                                                                              ; alive                                                     ; work         ;
;       |gpio_ctrl_top:gpio_ctrl_top_inst5|                                                                                               ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 16 (0)           ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5                                                                                                                                                                                                                                                                                                                              ; gpio_ctrl_top                                             ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:8:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:8:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:9:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:9:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;    |nios_cpu:inst0_nios_cpu|                                                                                                            ; 6244 (1)    ; 4157 (0)                  ; 0 (0)         ; 43008       ; 7    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2079 (1)     ; 1247 (0)          ; 2918 (1)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu                                                                                                                                                                                                                                                                                                                                                                                    ; nios_cpu                                                  ; work         ;
;       |cfg_top:cfg_top_inst1|                                                                                                           ; 2857 (0)    ; 2214 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 635 (0)      ; 946 (0)           ; 1276 (0)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1                                                                                                                                                                                                                                                                                                                                                              ; cfg_top                                                   ; work         ;
;          |fpgacfg:fpgacfg_inst0|                                                                                                        ; 772 (754)   ; 612 (606)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (148)    ; 199 (198)         ; 413 (408)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0                                                                                                                                                                                                                                                                                                                                        ; fpgacfg                                                   ; work         ;
;             |mcfg32wm_fsm:fsm|                                                                                                          ; 18 (18)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 5 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                                       ; mcfg32wm_fsm                                              ; work         ;
;          |periphcfg:periphcfg_inst6|                                                                                                    ; 687 (678)   ; 543 (543)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (135)    ; 235 (235)         ; 313 (308)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6                                                                                                                                                                                                                                                                                                                                    ; periphcfg                                                 ; work         ;
;             |mcfg32wm_fsm:fsm|                                                                                                          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                                   ; mcfg32wm_fsm                                              ; work         ;
;          |pllcfg:pllcfg_inst1|                                                                                                          ; 671 (665)   ; 516 (516)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (142)    ; 263 (263)         ; 260 (260)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1                                                                                                                                                                                                                                                                                                                                          ; pllcfg                                                    ; work         ;
;             |mcfg32wm_fsm:fsmA|                                                                                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA                                                                                                                                                                                                                                                                                                                        ; mcfg32wm_fsm                                              ; work         ;
;          |tstcfg:tstcfg_inst3|                                                                                                          ; 738 (734)   ; 543 (543)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 188 (185)    ; 249 (249)         ; 301 (300)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3                                                                                                                                                                                                                                                                                                                                          ; tstcfg                                                    ; work         ;
;             |mcfg32wm_fsm:fsm|                                                                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                                         ; mcfg32wm_fsm                                              ; work         ;
;       |lms_ctr:lms_ctr_inst0|                                                                                                           ; 3388 (0)    ; 1943 (0)                  ; 0 (0)         ; 43008       ; 7    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1443 (0)     ; 301 (0)           ; 1644 (0)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0                                                                                                                                                                                                                                                                                                                                                              ; lms_ctr                                                   ; lms_ctr      ;
;          |altera_dual_boot:dual_boot_0|                                                                                                 ; 237 (0)     ; 169 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 63 (0)            ; 106 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0                                                                                                                                                                                                                                                                                                                                 ; altera_dual_boot                                          ; lms_ctr      ;
;             |alt_dual_boot_avmm:alt_dual_boot_avmm_comp|                                                                                ; 237 (32)    ; 169 (17)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (9)       ; 63 (16)           ; 106 (20)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp                                                                                                                                                                                                                                                                                      ; alt_dual_boot_avmm                                        ; lms_ctr      ;
;                |alt_dual_boot:alt_dual_boot|                                                                                            ; 211 (134)   ; 152 (76)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (58)      ; 47 (18)           ; 105 (58)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot                                                                                                                                                                                                                                                          ; alt_dual_boot                                             ; lms_ctr      ;
;                   |lpm_counter:counter|                                                                                                 ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter                                                                                                                                                                                                                                      ; lpm_counter                                               ; work         ;
;                      |cntr_d7i:auto_generated|                                                                                          ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated                                                                                                                                                                                                              ; cntr_d7i                                                  ; work         ;
;                   |lpm_shiftreg:read_reg|                                                                                               ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_shiftreg:read_reg                                                                                                                                                                                                                                    ; lpm_shiftreg                                              ; work         ;
;                   |lpm_shiftreg:write_reg|                                                                                              ; 41 (41)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 41 (41)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_shiftreg:write_reg                                                                                                                                                                                                                                   ; lpm_shiftreg                                              ; work         ;
;          |altera_onchip_flash:onchip_flash_0|                                                                                           ; 576 (0)     ; 282 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 261 (0)      ; 4 (0)             ; 311 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0                                                                                                                                                                                                                                                                                                                           ; altera_onchip_flash                                       ; lms_ctr      ;
;             |altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|                                                               ; 89 (89)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 1 (1)             ; 64 (64)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller                                                                                                                                                                                                                                                               ; altera_onchip_flash_avmm_csr_controller                   ; lms_ctr      ;
;             |altera_onchip_flash_avmm_data_controller:avmm_data_controller|                                                             ; 488 (429)   ; 249 (213)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 237 (213)    ; 3 (2)             ; 248 (213)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller                                                                                                                                                                                                                                                             ; altera_onchip_flash_avmm_data_controller                  ; lms_ctr      ;
;                |altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker|                           ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker                                                                                                                                                                ; altera_onchip_flash_a_address_write_protection_check      ; lms_ctr      ;
;                |altera_onchip_flash_convert_address:address_convertor|                                                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_address:address_convertor                                                                                                                                                                                                       ; altera_onchip_flash_convert_address                       ; lms_ctr      ;
;                |altera_onchip_flash_convert_sector:sector_convertor|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_sector:sector_convertor                                                                                                                                                                                                         ; altera_onchip_flash_convert_sector                        ; lms_ctr      ;
;                |altera_onchip_flash_s_address_write_protection_check:sector_address_write_protection_checker|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_s_address_write_protection_check:sector_address_write_protection_checker                                                                                                                                                                ; altera_onchip_flash_s_address_write_protection_check      ; lms_ctr      ;
;                |altera_std_synchronizer:stdsync_busy_clear|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy_clear                                                                                                                                                                                                                  ; altera_std_synchronizer                                   ; work         ;
;                |altera_std_synchronizer:stdsync_busy|                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy                                                                                                                                                                                                                        ; altera_std_synchronizer                                   ; work         ;
;                |lpm_shiftreg:ufm_data_shiftreg|                                                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|lpm_shiftreg:ufm_data_shiftreg                                                                                                                                                                                                                              ; lpm_shiftreg                                              ; work         ;
;             |altera_onchip_flash_block:altera_onchip_flash_block|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block                                                                                                                                                                                                                                                                       ; altera_onchip_flash_block                                 ; lms_ctr      ;
;          |altera_reset_controller:rst_controller_001|                                                                                   ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                   ; altera_reset_controller                                   ; lms_ctr      ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                                 ; lms_ctr      ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                 ; lms_ctr      ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                                   ; lms_ctr      ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                 ; lms_ctr      ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                                 ; lms_ctr      ;
;          |avfifo:av_fifo_int_0|                                                                                                         ; 41 (41)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 35 (35)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|avfifo:av_fifo_int_0                                                                                                                                                                                                                                                                                                                                         ; avfifo                                                    ; lms_ctr      ;
;          |i2c_opencores:i2c_opencores_0|                                                                                                ; 275 (0)     ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (0)      ; 0 (0)             ; 129 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0                                                                                                                                                                                                                                                                                                                                ; i2c_opencores                                             ; lms_ctr      ;
;             |i2c_master_top:i2c_master_top_inst|                                                                                        ; 275 (79)    ; 129 (54)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (25)     ; 0 (0)             ; 129 (54)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst                                                                                                                                                                                                                                                                                             ; i2c_master_top                                            ; lms_ctr      ;
;                |i2c_master_byte_ctrl:byte_controller|                                                                                   ; 196 (56)    ; 75 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (30)     ; 0 (0)             ; 75 (26)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                                                                        ; i2c_master_byte_ctrl                                      ; lms_ctr      ;
;                   |i2c_master_bit_ctrl:bit_controller|                                                                                  ; 140 (140)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (91)      ; 0 (0)             ; 49 (49)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                                                                     ; i2c_master_bit_ctrl                                       ; lms_ctr      ;
;          |lms_ctr_dac_spi:dac_spi|                                                                                                      ; 141 (141)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 40 (40)           ; 76 (76)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi                                                                                                                                                                                                                                                                                                                                      ; lms_ctr_dac_spi                                           ; lms_ctr      ;
;          |lms_ctr_flash_spi:flash_spi|                                                                                                  ; 143 (143)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 39 (39)           ; 76 (76)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi                                                                                                                                                                                                                                                                                                                                  ; lms_ctr_flash_spi                                         ; lms_ctr      ;
;          |lms_ctr_fpga_spi:fpga_spi|                                                                                                    ; 162 (162)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 42 (42)           ; 80 (80)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi                                                                                                                                                                                                                                                                                                                                    ; lms_ctr_fpga_spi                                          ; lms_ctr      ;
;          |lms_ctr_leds:leds|                                                                                                            ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 8 (8)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_leds:leds                                                                                                                                                                                                                                                                                                                                            ; lms_ctr_leds                                              ; lms_ctr      ;
;          |lms_ctr_lms_ctr_gpio:lms_ctr_gpio|                                                                                            ; 11 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_lms_ctr_gpio:lms_ctr_gpio                                                                                                                                                                                                                                                                                                                            ; lms_ctr_lms_ctr_gpio                                      ; lms_ctr      ;
;          |lms_ctr_mm_interconnect_0:mm_interconnect_0|                                                                                  ; 582 (0)     ; 282 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (0)      ; 14 (0)            ; 312 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                  ; lms_ctr_mm_interconnect_0                                 ; lms_ctr      ;
;             |altera_avalon_sc_fifo:av_fifo_int_0_avalon_slave_0_agent_rsp_fifo|                                                         ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_fifo_int_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:dac_spi_spi_control_port_agent_rsp_fifo|                                                             ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dac_spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:dual_boot_0_avalon_agent_rsp_fifo|                                                                   ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dual_boot_0_avalon_agent_rsp_fifo                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:flash_spi_spi_control_port_agent_rsp_fifo|                                                           ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:flash_spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:fpga_spi_spi_control_port_agent_rsp_fifo|                                                            ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fpga_spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:i2c_opencores_0_avalon_slave_0_agent_rsp_fifo|                                                       ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_opencores_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                                                                              ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:lms_ctr_gpio_s1_agent_rsp_fifo|                                                                      ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lms_ctr_gpio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo|                                                            ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo|                                                                   ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|                                                                  ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                  ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo|                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo|                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_merlin_master_agent:nios2_cpu_data_master_agent|                                                                    ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_cpu_data_master_agent                                                                                                                                                                                                                                                           ; altera_merlin_master_agent                                ; lms_ctr      ;
;             |altera_merlin_master_agent:nios2_cpu_instruction_master_agent|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_cpu_instruction_master_agent                                                                                                                                                                                                                                                    ; altera_merlin_master_agent                                ; lms_ctr      ;
;             |altera_merlin_master_translator:nios2_cpu_data_master_translator|                                                          ; 11 (11)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_data_master_translator                                                                                                                                                                                                                                                 ; altera_merlin_master_translator                           ; lms_ctr      ;
;             |altera_merlin_master_translator:nios2_cpu_instruction_master_translator|                                                   ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_instruction_master_translator                                                                                                                                                                                                                                          ; altera_merlin_master_translator                           ; lms_ctr      ;
;             |altera_merlin_slave_agent:av_fifo_int_0_avalon_slave_0_agent|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_fifo_int_0_avalon_slave_0_agent                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:dual_boot_0_avalon_agent|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dual_boot_0_avalon_agent                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:leds_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_s1_agent                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:lms_ctr_gpio_s1_agent|                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lms_ctr_gpio_s1_agent                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:nios2_cpu_debug_mem_slave_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_cpu_debug_mem_slave_agent                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:onchip_flash_0_csr_agent|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_0_csr_agent                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:onchip_flash_0_data_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_0_data_agent                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:switch_s1_agent|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:switch_s1_agent                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_translator:av_fifo_int_0_avalon_slave_0_translator|                                                    ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:av_fifo_int_0_avalon_slave_0_translator                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:dac_spi_spi_control_port_translator|                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 15 (15)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dac_spi_spi_control_port_translator                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:dual_boot_0_avalon_translator|                                                              ; 25 (25)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 20 (20)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dual_boot_0_avalon_translator                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:flash_spi_spi_control_port_translator|                                                      ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 13 (13)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:flash_spi_spi_control_port_translator                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:fpga_spi_spi_control_port_translator|                                                       ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fpga_spi_spi_control_port_translator                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:i2c_opencores_0_avalon_slave_0_translator|                                                  ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_opencores_0_avalon_slave_0_translator                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:leds_s1_translator|                                                                         ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:lms_ctr_gpio_s1_translator|                                                                 ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lms_ctr_gpio_s1_translator                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:nios2_cpu_debug_mem_slave_translator|                                                       ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_cpu_debug_mem_slave_translator                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:onchip_flash_0_csr_translator|                                                              ; 35 (35)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 33 (33)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_flash_0_csr_translator                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:switch_s1_translator|                                                                       ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switch_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                      ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:uart_s1_translator|                                                                         ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux:cmd_demux|                                                                             ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                    ; lms_ctr_mm_interconnect_0_cmd_demux                       ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                            ; lms_ctr_mm_interconnect_0_cmd_demux_001                   ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_005|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_005                                                                                                                                                                                                                                                            ; lms_ctr_mm_interconnect_0_cmd_demux_001                   ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_006|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_006                                                                                                                                                                                                                                                            ; lms_ctr_mm_interconnect_0_cmd_demux_001                   ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|                                                                         ; 29 (26)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (23)      ; 0 (0)             ; 5 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005                                                                                                                                                                                                                                                                ; lms_ctr_mm_interconnect_0_cmd_mux_005                     ; lms_ctr      ;
;                |altera_merlin_arbitrator:arb|                                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                                  ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006|                                                                         ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 1 (1)             ; 48 (45)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006                                                                                                                                                                                                                                                                ; lms_ctr_mm_interconnect_0_cmd_mux_005                     ; lms_ctr      ;
;                |altera_merlin_arbitrator:arb|                                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                                  ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_router:router|                                                                                   ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                          ; lms_ctr_mm_interconnect_0_router                          ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_router_001:router_001|                                                                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                  ; lms_ctr_mm_interconnect_0_router_001                      ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                 ; 148 (148)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 90 (90)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                        ; lms_ctr_mm_interconnect_0_rsp_mux                         ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                ; lms_ctr_mm_interconnect_0_rsp_mux_001                     ; lms_ctr      ;
;          |lms_ctr_nios2_cpu:nios2_cpu|                                                                                                  ; 1178 (0)    ; 596 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 571 (0)      ; 61 (0)            ; 546 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu                                                                                                                                                                                                                                                                                                                                  ; lms_ctr_nios2_cpu                                         ; lms_ctr      ;
;             |lms_ctr_nios2_cpu_cpu:cpu|                                                                                                 ; 1178 (788)  ; 596 (323)                 ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 571 (454)    ; 61 (16)           ; 546 (317)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu                                                                                                                                                                                                                                                                                                        ; lms_ctr_nios2_cpu_cpu                                     ; lms_ctr      ;
;                |lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|                                                    ; 391 (87)    ; 273 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (8)      ; 45 (1)            ; 229 (77)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci                                                                                                                                                                                                                                    ; lms_ctr_nios2_cpu_cpu_nios2_oci                           ; lms_ctr      ;
;                   |lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|                             ; 139 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 39 (0)            ; 57 (0)           ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper                                                                                                                                            ; lms_ctr_nios2_cpu_cpu_debug_slave_wrapper                 ; lms_ctr      ;
;                      |lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|                            ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 30 (27)           ; 19 (18)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk                                                      ; lms_ctr_nios2_cpu_cpu_debug_slave_sysclk                  ; lms_ctr      ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer3|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                                   ; work         ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer4|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                                   ; work         ;
;                      |lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|                                  ; 92 (88)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 9 (5)             ; 46 (46)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck                                                            ; lms_ctr_nios2_cpu_cpu_debug_slave_tck                     ; lms_ctr      ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                                   ; work         ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer2|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                                   ; work         ;
;                      |sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy                                                                               ; sld_virtual_jtag_basic                                    ; work         ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg|                                   ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg                                                                                                                                                  ; lms_ctr_nios2_cpu_cpu_nios2_avalon_reg                    ; lms_ctr      ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break|                                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break                                                                                                                                                    ; lms_ctr_nios2_cpu_cpu_nios2_oci_break                     ; lms_ctr      ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|                                     ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (2)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug                                                                                                                                                    ; lms_ctr_nios2_cpu_cpu_nios2_oci_debug                     ; lms_ctr      ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                ; altera_std_synchronizer                                   ; work         ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|                                           ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 58 (58)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem                                                                                                                                                          ; lms_ctr_nios2_cpu_cpu_nios2_ocimem                        ; lms_ctr      ;
;                      |lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram                                                                           ; lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module                ; lms_ctr      ;
;                         |altsyncram:the_altsyncram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                                ; work         ;
;                            |altsyncram_0n61:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                  ; altsyncram_0n61                                           ; work         ;
;                |lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a                                                                                                                                                                                                                     ; lms_ctr_nios2_cpu_cpu_register_bank_a_module              ; lms_ctr      ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                           ; altsyncram                                                ; work         ;
;                      |altsyncram_s0c1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                            ; altsyncram_s0c1                                           ; work         ;
;                |lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b                                                                                                                                                                                                                     ; lms_ctr_nios2_cpu_cpu_register_bank_b_module              ; lms_ctr      ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                           ; altsyncram                                                ; work         ;
;                      |altsyncram_s0c1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                            ; altsyncram_s0c1                                           ; work         ;
;          |lms_ctr_nios2_cpu_custom_instruction_master_comb_xconnect:nios2_cpu_custom_instruction_master_comb_xconnect|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu_custom_instruction_master_comb_xconnect:nios2_cpu_custom_instruction_master_comb_xconnect                                                                                                                                                                                                                                                  ; lms_ctr_nios2_cpu_custom_instruction_master_comb_xconnect ; lms_ctr      ;
;          |lms_ctr_onchip_memory2_0:onchip_memory2_0|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                    ; lms_ctr_onchip_memory2_0                                  ; lms_ctr      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                          ; altsyncram                                                ; work         ;
;                |altsyncram_skc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_skc1:auto_generated                                                                                                                                                                                                                                                           ; altsyncram_skc1                                           ; work         ;
;          |lms_ctr_uart:uart|                                                                                                            ; 125 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 11 (0)            ; 79 (0)           ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_uart:uart                                                                                                                                                                                                                                                                                                                                            ; lms_ctr_uart                                              ; lms_ctr      ;
;             |lms_ctr_uart_regs:the_lms_ctr_uart_regs|                                                                                   ; 47 (47)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 11 (11)           ; 25 (25)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_uart:uart|lms_ctr_uart_regs:the_lms_ctr_uart_regs                                                                                                                                                                                                                                                                                                    ; lms_ctr_uart_regs                                         ; lms_ctr      ;
;             |lms_ctr_uart_rx:the_lms_ctr_uart_rx|                                                                                       ; 52 (51)     ; 37 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (13)      ; 0 (0)             ; 38 (38)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_uart:uart|lms_ctr_uart_rx:the_lms_ctr_uart_rx                                                                                                                                                                                                                                                                                                        ; lms_ctr_uart_rx                                           ; lms_ctr      ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_uart:uart|lms_ctr_uart_rx:the_lms_ctr_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                    ; altera_std_synchronizer                                   ; work         ;
;             |lms_ctr_uart_tx:the_lms_ctr_uart_tx|                                                                                       ; 34 (34)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 24 (24)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_uart:uart|lms_ctr_uart_tx:the_lms_ctr_uart_tx                                                                                                                                                                                                                                                                                                        ; lms_ctr_uart_tx                                           ; lms_ctr      ;
;    |pll_top:inst1_pll_top|                                                                                                              ; 856 (0)     ; 675 (0)                   ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (0)      ; 266 (0)           ; 410 (0)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top                                                                                                                                                                                                                                                                                                                                                                                      ; pll_top                                                   ; work         ;
;       |pll_ctrl:pll_ctrl_inst2|                                                                                                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|pll_ctrl:pll_ctrl_inst2                                                                                                                                                                                                                                                                                                                                                              ; pll_ctrl                                                  ; work         ;
;       |rxtx_pll:rxtx_pll_inst0|                                                                                                         ; 853 (14)    ; 675 (0)                   ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 177 (14)     ; 266 (0)           ; 410 (0)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0                                                                                                                                                                                                                                                                                                                                                              ; rxtx_pll                                                  ; work         ;
;          |altpll:altpll_inst3|                                                                                                          ; 20 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 1 (0)             ; 9 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3                                                                                                                                                                                                                                                                                                                                          ; altpll                                                    ; work         ;
;             |pll_altpll:auto_generated|                                                                                                 ; 20 (12)     ; 9 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (7)       ; 1 (1)             ; 9 (5)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated                                                                                                                                                                                                                                                                                                                ; pll_altpll                                                ; work         ;
;                |pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5|                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5                                                                                                                                                                                                                                                                 ; pll_altpll_dyn_phase_le12                                 ; work         ;
;                |pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4                                                                                                                                                                                                                                                                  ; pll_altpll_dyn_phase_le1                                  ; work         ;
;                |pll_altpll_dyn_phase_le:altpll_dyn_phase_le2|                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_altpll_dyn_phase_le:altpll_dyn_phase_le2                                                                                                                                                                                                                                                                   ; pll_altpll_dyn_phase_le                                   ; work         ;
;                |pll_cntr1:pll_internal_phasestep|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_cntr1:pll_internal_phasestep                                                                                                                                                                                                                                                                               ; pll_cntr1                                                 ; work         ;
;                |pll_cntr:phasestep_counter|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_cntr:phasestep_counter                                                                                                                                                                                                                                                                                     ; pll_cntr                                                  ; work         ;
;          |bus_sync_reg:bus_sync_reg0|                                                                                                   ; 274 (274)   ; 274 (274)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 188 (188)         ; 86 (86)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg1|                                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg2|                                                                                                   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg3|                                                                                                   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;          |clkctrl:clkctrl_inst10|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10                                                                                                                                                                                                                                                                                                                                       ; clkctrl                                                   ; clkctrl      ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                     ; clkctrl_altclkctrl_0                                      ; clkctrl      ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                         ; clkctrl_altclkctrl_0_sub                                  ; clkctrl      ;
;          |clkctrl:clkctrl_inst11|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11                                                                                                                                                                                                                                                                                                                                       ; clkctrl                                                   ; clkctrl      ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                     ; clkctrl_altclkctrl_0                                      ; clkctrl      ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                         ; clkctrl_altclkctrl_0_sub                                  ; clkctrl      ;
;          |clkctrl:clkctrl_inst7|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7                                                                                                                                                                                                                                                                                                                                        ; clkctrl                                                   ; clkctrl      ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                      ; clkctrl_altclkctrl_0                                      ; clkctrl      ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                          ; clkctrl_altclkctrl_0_sub                                  ; clkctrl      ;
;          |clkctrl:clkctrl_inst8|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8                                                                                                                                                                                                                                                                                                                                        ; clkctrl                                                   ; clkctrl      ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                      ; clkctrl_altclkctrl_0                                      ; clkctrl      ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                          ; clkctrl_altclkctrl_0_sub                                  ; clkctrl      ;
;          |config_ctrl:config_ctrl_inst0|                                                                                                ; 110 (110)   ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 85 (85)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|config_ctrl:config_ctrl_inst0                                                                                                                                                                                                                                                                                                                                ; config_ctrl                                               ; work         ;
;          |ddrox1:ddrox1_inst6|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst6                                                                                                                                                                                                                                                                                                                                          ; ddrox1                                                    ; ddrox1       ;
;             |altera_gpio_lite:ddrox1_inst|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst6|altera_gpio_lite:ddrox1_inst                                                                                                                                                                                                                                                                                                             ; altera_gpio_lite                                          ; ddrox1       ;
;                |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst6|altera_gpio_lite:ddrox1_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                        ; altgpio_one_bit                                           ; ddrox1       ;
;          |ddrox1:ddrox1_inst7|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst7                                                                                                                                                                                                                                                                                                                                          ; ddrox1                                                    ; ddrox1       ;
;             |altera_gpio_lite:ddrox1_inst|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst7|altera_gpio_lite:ddrox1_inst                                                                                                                                                                                                                                                                                                             ; altera_gpio_lite                                          ; ddrox1       ;
;                |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst7|altera_gpio_lite:ddrox1_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                        ; altgpio_one_bit                                           ; ddrox1       ;
;          |pll_ps_top:pll_ps_top_inst2|                                                                                                  ; 305 (22)    ; 223 (14)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (6)       ; 14 (0)            ; 216 (16)         ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2                                                                                                                                                                                                                                                                                                                                  ; pll_ps_top                                                ; work         ;
;             |pll_ps:pll_ps_inst0|                                                                                                       ; 66 (66)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 49 (49)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0                                                                                                                                                                                                                                                                                                              ; pll_ps                                                    ; work         ;
;             |pll_ps_fsm:pll_ps_fsm_inst1|                                                                                               ; 233 (233)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 13 (13)           ; 167 (167)        ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1                                                                                                                                                                                                                                                                                                      ; pll_ps_fsm                                                ; work         ;
;          |pll_reconfig_module:pll_reconfig_module_inst1|                                                                                ; 151 (0)     ; 89 (0)                    ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 10 (0)            ; 88 (0)           ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1                                                                                                                                                                                                                                                                                                                ; pll_reconfig_module                                       ; work         ;
;             |pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|                                               ; 151 (94)    ; 89 (46)                   ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (39)      ; 10 (10)           ; 88 (45)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component                                                                                                                                                                                                                                    ; pll_reconfig_module_pllrcfg_ev01                          ; work         ;
;                |altsyncram:altsyncram4|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|altsyncram:altsyncram4                                                                                                                                                                                                             ; altsyncram                                                ; work         ;
;                   |altsyncram_lcj3:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|altsyncram:altsyncram4|altsyncram_lcj3:auto_generated                                                                                                                                                                              ; altsyncram_lcj3                                           ; work         ;
;                |lpm_counter:cntr12|                                                                                                     ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr12                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_stn:auto_generated|                                                                                             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr12|cntr_stn:auto_generated                                                                                                                                                                                         ; cntr_stn                                                  ; work         ;
;                |lpm_counter:cntr13|                                                                                                     ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr13                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_hqn:auto_generated|                                                                                             ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr13|cntr_hqn:auto_generated                                                                                                                                                                                         ; cntr_hqn                                                  ; work         ;
;                |lpm_counter:cntr14|                                                                                                     ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr14                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_jqn:auto_generated|                                                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr14|cntr_jqn:auto_generated                                                                                                                                                                                         ; cntr_jqn                                                  ; work         ;
;                |lpm_counter:cntr15|                                                                                                     ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr15                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_gqn:auto_generated|                                                                                             ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr15|cntr_gqn:auto_generated                                                                                                                                                                                         ; cntr_gqn                                                  ; work         ;
;                |lpm_counter:cntr16|                                                                                                     ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr16                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_stn:auto_generated|                                                                                             ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr16|cntr_stn:auto_generated                                                                                                                                                                                         ; cntr_stn                                                  ; work         ;
;                |lpm_counter:cntr2|                                                                                                      ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr2                                                                                                                                                                                                                  ; lpm_counter                                               ; work         ;
;                   |cntr_0kn:auto_generated|                                                                                             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr2|cntr_0kn:auto_generated                                                                                                                                                                                          ; cntr_0kn                                                  ; work         ;
;          |sync_reg:sync_reg0|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg10|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg10                                                                                                                                                                                                                                                                                                                                          ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg1|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg2|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg2                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg4|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg4                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg5|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg5                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg6|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg6                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg7|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg7                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg9|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg9                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;    |rx_path_top:inst6_rx_path_top|                                                                                                      ; 6012 (0)    ; 5945 (0)                  ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 3262 (0)          ; 2684 (0)         ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top                                                                                                                                                                                                                                                                                                                                                                              ; rx_path_top                                               ; work         ;
;       |bus_sync_reg:bus_sync_reg0|                                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;       |bus_sync_reg:bus_sync_reg1|                                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|bus_sync_reg:bus_sync_reg1                                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;       |bus_sync_reg:bus_sync_reg3|                                                                                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 28 (28)          ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|bus_sync_reg:bus_sync_reg3                                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;       |data2packets_top:data2packets_top_inst2|                                                                                         ; 1643 (97)   ; 1613 (88)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (2)       ; 756 (66)          ; 863 (27)         ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2                                                                                                                                                                                                                                                                                                                                      ; data2packets_top                                          ; work         ;
;          |bit_pack:bit_pack_inst1|                                                                                                      ; 1278 (130)  ; 1277 (130)                ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 626 (0)           ; 651 (130)        ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1                                                                                                                                                                                                                                                                                                              ; bit_pack                                                  ; work         ;
;             |pack_48_to_64:inst0|                                                                                                       ; 263 (263)   ; 262 (262)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 193 (193)         ; 69 (69)          ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0                                                                                                                                                                                                                                                                                          ; pack_48_to_64                                             ; work         ;
;             |pack_56_to_64:inst1|                                                                                                       ; 885 (885)   ; 885 (885)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 433 (433)         ; 452 (452)        ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1                                                                                                                                                                                                                                                                                          ; pack_56_to_64                                             ; work         ;
;          |data2packets:data2packets_inst2|                                                                                              ; 233 (233)   ; 221 (221)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 64 (64)           ; 159 (159)        ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2                                                                                                                                                                                                                                                                                                      ; data2packets                                              ; work         ;
;          |data2packets_fsm:data2packets_fsm_inst0|                                                                                      ; 38 (38)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 27 (27)          ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|data2packets_fsm:data2packets_fsm_inst0                                                                                                                                                                                                                                                                                              ; data2packets_fsm                                          ; work         ;
;       |delay_chain:delay_chain_inst5|                                                                                                   ; 384 (384)   ; 384 (384)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 382 (382)         ; 2 (2)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|delay_chain:delay_chain_inst5                                                                                                                                                                                                                                                                                                                                                ; delay_chain                                               ; work         ;
;       |diq2fifo:diq2fifo_inst0|                                                                                                         ; 381 (26)    ; 341 (26)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 204 (0)           ; 157 (27)         ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0                                                                                                                                                                                                                                                                                                                                                      ; diq2fifo                                                  ; work         ;
;          |lms7002_ddin:inst0_lms7002_ddin|                                                                                              ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (0)            ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin                                                                                                                                                                                                                                                                                                                      ; lms7002_ddin                                              ; work         ;
;             |altddio_in:ALTDDIO_IN_component|                                                                                           ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (0)            ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component                                                                                                                                                                                                                                                                                      ; altddio_in                                                ; work         ;
;                |ddio_in_e4i:auto_generated|                                                                                             ; 39 (39)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated                                                                                                                                                                                                                                                           ; ddio_in_e4i                                               ; work         ;
;          |rxiq:inst1_rxiq|                                                                                                              ; 211 (51)    ; 206 (50)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 146 (47)          ; 61 (2)           ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq                                                                                                                                                                                                                                                                                                                                      ; rxiq                                                      ; work         ;
;             |rxiq_siso:inst0_rxiq_siso|                                                                                                 ; 162 (53)    ; 156 (51)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 99 (2)            ; 59 (52)          ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso                                                                                                                                                                                                                                                                                                            ; rxiq_siso                                                 ; work         ;
;                |rxiq_siso_ddr:rxiq_siso_ddr_inst1|                                                                                      ; 56 (56)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 49 (49)           ; 3 (3)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1                                                                                                                                                                                                                                                                          ; rxiq_siso_ddr                                             ; work         ;
;                |rxiq_siso_sdr:rxiq_siso_sdr_inst0|                                                                                      ; 53 (53)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 48 (48)           ; 5 (5)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0                                                                                                                                                                                                                                                                          ; rxiq_siso_sdr                                             ; work         ;
;          |smpl_cmp:inst3_smpl_cmp|                                                                                                      ; 93 (93)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 19 (19)           ; 58 (58)          ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|smpl_cmp:inst3_smpl_cmp                                                                                                                                                                                                                                                                                                                              ; smpl_cmp                                                  ; work         ;
;          |test_data_dd:int2_test_data_dd|                                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|test_data_dd:int2_test_data_dd                                                                                                                                                                                                                                                                                                                       ; test_data_dd                                              ; work         ;
;       |fifo_inst:smpl_fifo_inst1|                                                                                                       ; 149 (0)     ; 128 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 56 (0)            ; 73 (0)           ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1                                                                                                                                                                                                                                                                                                                                                    ; fifo_inst                                                 ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 149 (0)     ; 128 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 56 (0)            ; 73 (0)           ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                  ; dcfifo_mixed_widths                                       ; work         ;
;             |dcfifo_3hn1:auto_generated|                                                                                                ; 149 (35)    ; 128 (33)                  ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (2)       ; 56 (22)           ; 73 (3)           ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated                                                                                                                                                                                                                                                                       ; dcfifo_3hn1                                               ; work         ;
;                |a_gray2bin_tsa:rdptr_g_gray2bin|                                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|a_gray2bin_tsa:rdptr_g_gray2bin                                                                                                                                                                                                                                       ; a_gray2bin_tsa                                            ; work         ;
;                |a_gray2bin_tsa:rs_dgwp_gray2bin|                                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|a_gray2bin_tsa:rs_dgwp_gray2bin                                                                                                                                                                                                                                       ; a_gray2bin_tsa                                            ; work         ;
;                |a_graycounter_ovb:wrptr_g1p|                                                                                            ; 27 (27)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 18 (18)          ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|a_graycounter_ovb:wrptr_g1p                                                                                                                                                                                                                                           ; a_graycounter_ovb                                         ; work         ;
;                |a_graycounter_th6:rdptr_g1p|                                                                                            ; 24 (24)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 18 (18)          ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|a_graycounter_th6:rdptr_g1p                                                                                                                                                                                                                                           ; a_graycounter_th6                                         ; work         ;
;                |alt_synch_pipe_9pl:rs_dgwp|                                                                                             ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 4 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                                                                                                                                                                                                                                            ; alt_synch_pipe_9pl                                        ; work         ;
;                   |dffpipe_ue9:dffpipe13|                                                                                               ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 4 (4)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_ue9:dffpipe13                                                                                                                                                                                                                      ; dffpipe_ue9                                               ; work         ;
;                |alt_synch_pipe_cpl:ws_dgrp|                                                                                             ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 9 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|alt_synch_pipe_cpl:ws_dgrp                                                                                                                                                                                                                                            ; alt_synch_pipe_cpl                                        ; work         ;
;                   |dffpipe_ve9:dffpipe16|                                                                                               ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 9 (9)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_ve9:dffpipe16                                                                                                                                                                                                                      ; dffpipe_ve9                                               ; work         ;
;                |altsyncram_8d61:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|altsyncram_8d61:fifo_ram                                                                                                                                                                                                                                              ; altsyncram_8d61                                           ; work         ;
;                |cmpr_ei5:rdempty_eq_comp|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|cmpr_ei5:rdempty_eq_comp                                                                                                                                                                                                                                              ; cmpr_ei5                                                  ; work         ;
;                |cmpr_ei5:rdfull_eq_comp|                                                                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|cmpr_ei5:rdfull_eq_comp                                                                                                                                                                                                                                               ; cmpr_ei5                                                  ; work         ;
;                |cmpr_ei5:wrfull_eq_comp|                                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|cmpr_ei5:wrfull_eq_comp                                                                                                                                                                                                                                               ; cmpr_ei5                                                  ; work         ;
;                |dffpipe_8d9:rdfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                ; dffpipe_8d9                                               ; work         ;
;                |dffpipe_pe9:rs_brp|                                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                                                    ; dffpipe_pe9                                               ; work         ;
;                |dffpipe_pe9:rs_bwp|                                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                                                    ; dffpipe_pe9                                               ; work         ;
;       |lms_dsp:dsp_subsystem_inst11|                                                                                                    ; 3300 (0)    ; 3298 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1847 (0)          ; 1451 (0)         ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11                                                                                                                                                                                                                                                                                                                                                 ; lms_dsp                                                   ; lms_dsp      ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                                   ; lms_dsp      ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                                 ; lms_dsp      ;
;          |avs2fifo:avs2fifo_0|                                                                                                          ; 49 (49)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 46 (46)           ; 3 (3)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|avs2fifo:avs2fifo_0                                                                                                                                                                                                                                                                                                                             ; avs2fifo                                                  ; lms_dsp      ;
;          |fifo2avs:fifo2avs_0|                                                                                                          ; 49 (49)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 48 (48)           ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|fifo2avs:fifo2avs_0                                                                                                                                                                                                                                                                                                                             ; fifo2avs                                                  ; lms_dsp      ;
;          |lms_dsp_avalon_st_adapter:avalon_st_adapter|                                                                                  ; 102 (0)     ; 101 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 48 (0)            ; 53 (0)           ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter:avalon_st_adapter                                                                                                                                                                                                                                                                                                     ; lms_dsp_avalon_st_adapter                                 ; lms_dsp      ;
;             |lms_dsp_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|                                                     ; 102 (102)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 48 (48)           ; 53 (53)          ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter:avalon_st_adapter|lms_dsp_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0                                                                                                                                                                                                                               ; lms_dsp_avalon_st_adapter_data_format_adapter_0           ; lms_dsp      ;
;          |lms_dsp_avalon_st_adapter_001:avalon_st_adapter_001|                                                                          ; 76 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 50 (0)            ; 25 (0)           ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter_001:avalon_st_adapter_001                                                                                                                                                                                                                                                                                             ; lms_dsp_avalon_st_adapter_001                             ; lms_dsp      ;
;             |lms_dsp_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|                                                 ; 76 (76)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 50 (50)           ; 25 (25)          ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter_001:avalon_st_adapter_001|lms_dsp_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0                                                                                                                                                                                                                   ; lms_dsp_avalon_st_adapter_001_data_format_adapter_0       ; lms_dsp      ;
;          |lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|                                                                                  ; 3022 (0)    ; 3021 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1653 (0)          ; 1369 (0)         ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0                                                                                                                                                                                                                                                                                                     ; lms_dsp_fir_compiler_ii_0                                 ; lms_dsp      ;
;             |lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|                                                          ; 3022 (0)    ; 3021 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1653 (0)          ; 1369 (0)         ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst                                                                                                                                                                                                                                    ; lms_dsp_fir_compiler_ii_0_ast                             ; lms_dsp      ;
;                |auk_dspip_avalon_streaming_source_hpfir:source|                                                                         ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 3 (3)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                                     ; auk_dspip_avalon_streaming_source_hpfir                   ; lms_dsp      ;
;                |lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|                                                    ; 2999 (1508) ; 2996 (1481)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1631 (140)        ; 1368 (1368)      ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                                ; lms_dsp_fir_compiler_ii_0_rtl_core                        ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_compute_q_11|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_11                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_compute_q_12|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_12                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_compute_q_15|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_15                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_compute_q_17|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_17                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr11_q_11|                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr11_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr12_q_11|                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr12_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_11|                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr16_q_12|                                                                        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr16_q_12                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr17_q_11|                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr17_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr18_q_11|                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr18_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr19_q_11|                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr19_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr21_q_11|                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr21_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr22_q_11|                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr22_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr26_q_12|                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr26_q_12                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr28_q_12|                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr28_q_12                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr32_q_15|                                                                        ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr32_q_15                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr7_q_16|                                                                         ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (66)           ; 6 (6)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr7_q_16                                                                                                                    ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr8_q_16|                                                                         ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 72 (72)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr8_q_16                                                                                                                    ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr9_q_13|                                                                         ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr9_q_13                                                                                                                    ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr11_q_11|                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr11_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr12_q_11|                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr12_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr13_q_11|                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr13_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr14_q_11|                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr14_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr16_q_12|                                                                        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr16_q_12                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr17_q_11|                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr17_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr18_q_11|                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr18_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr19_q_11|                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr19_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr21_q_11|                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr21_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr22_q_11|                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr22_q_11                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr26_q_12|                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr26_q_12                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr28_q_12|                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr28_q_12                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr32_q_15|                                                                        ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr32_q_15                                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr7_q_16|                                                                         ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (66)           ; 6 (6)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr7_q_16                                                                                                                    ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr8_q_16|                                                                         ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 71 (71)           ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr8_q_16                                                                                                                    ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr9_q_13|                                                                         ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr9_q_13                                                                                                                    ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr10|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr11|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr12|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr13|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr14|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr15|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr16|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr17|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr18|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr19|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr1|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr20|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr21|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr22|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr23|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 2 (2)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr24|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr25|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr26|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr27|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr28|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr29|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr2|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr30|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr31|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr32|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr33|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr3|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr4|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr5|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr6|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr7|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr8|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u0_m0_wo0_wi0_r0_delayr9|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr10|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr10                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr11|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr11                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr12|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr12                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr13|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr13                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr14|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr14                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr15|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr15                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr16|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr16                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr17|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr17                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr18|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr18                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr19|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr19                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr1|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr1                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr20|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr20                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr21|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr21                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr22|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr22                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr23|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr23                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr24|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr24                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr25|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr25                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr26|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr26                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr27|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr27                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr28|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr28                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr29|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr29                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr2|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr2                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr30|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr30                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr31|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr31                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr32|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr32                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr33|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr33                                                                                                                          ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr3|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr3                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr4|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr4                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr5|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr5                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr6|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr6                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr7|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr7                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr8|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr8                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                   |dspba_delay:u1_m0_wo0_wi0_r0_delayr9|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr9                                                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;       |smpl_cnt:smpl_cnt_inst3|                                                                                                         ; 131 (66)    ; 129 (65)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 130 (65)         ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|smpl_cnt:smpl_cnt_inst3                                                                                                                                                                                                                                                                                                                                                      ; smpl_cnt                                                  ; work         ;
;          |lpm_cnt_inst:lpm_cnt_inst_inst0|                                                                                              ; 65 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (0)           ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0                                                                                                                                                                                                                                                                                                                      ; lpm_cnt_inst                                              ; work         ;
;             |lpm_counter:LPM_COUNTER_component|                                                                                         ; 65 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (0)           ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                                                    ; lpm_counter                                               ; work         ;
;                |cntr_5gk:auto_generated|                                                                                                ; 65 (65)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (65)          ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated                                                                                                                                                                                                                                                            ; cntr_5gk                                                  ; work         ;
;       |sync_reg:sync_reg0|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;       |sync_reg:sync_reg10|                                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|sync_reg:sync_reg10                                                                                                                                                                                                                                                                                                                                                          ; sync_reg                                                  ; work         ;
;       |sync_reg:sync_reg11|                                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|sync_reg:sync_reg11                                                                                                                                                                                                                                                                                                                                                          ; sync_reg                                                  ; work         ;
;       |sync_reg:sync_reg5|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|sync_reg:sync_reg5                                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;       |sync_reg:sync_reg6|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|sync_reg:sync_reg6                                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;       |sync_reg:sync_reg8|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rx_path_top:inst6_rx_path_top|sync_reg:sync_reg8                                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 136 (1)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (1)       ; 14 (0)            ; 63 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                           ; sld_hub                                                   ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 135 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 14 (0)            ; 63 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input                               ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 135 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 14 (0)            ; 63 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                        ; alt_sld_fab                                               ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 135 (6)     ; 77 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (1)       ; 14 (4)            ; 63 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                    ; alt_sld_fab_alt_sld_fab                                   ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 130 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 10 (0)            ; 63 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric                         ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 130 (89)    ; 72 (44)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (44)      ; 10 (10)           ; 63 (37)          ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                           ; sld_jtag_hub                                              ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                   ; sld_rom_sr                                                ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                 ; sld_shadow_jsm                                            ; altera_sld   ;
;    |sync_reg:sync_reg0|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                                                         ; sync_reg                                                  ; work         ;
;    |sync_reg:sync_reg1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                                                                         ; sync_reg                                                  ; work         ;
;    |sync_reg:sync_reg2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|sync_reg:sync_reg2                                                                                                                                                                                                                                                                                                                                                                                         ; sync_reg                                                  ; work         ;
;    |tst_top:inst3_tst_top|                                                                                                              ; 116 (0)     ; 99 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 10 (0)            ; 89 (0)           ; 0          ; |lms7_trx_top|tst_top:inst3_tst_top                                                                                                                                                                                                                                                                                                                                                                                      ; tst_top                                                   ; work         ;
;       |clock_test:clock_test_inst0|                                                                                                     ; 116 (0)     ; 99 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 10 (0)            ; 89 (0)           ; 0          ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0                                                                                                                                                                                                                                                                                                                                                          ; clock_test                                                ; work         ;
;          |clk_no_ref_test:FX3_clk_test|                                                                                                 ; 26 (26)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 18 (18)          ; 0          ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_no_ref_test:FX3_clk_test                                                                                                                                                                                                                                                                                                                             ; clk_no_ref_test                                           ; work         ;
;          |clk_with_ref_test:Si5351C_test|                                                                                               ; 26 (26)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 18 (18)          ; 0          ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test                                                                                                                                                                                                                                                                                                                           ; clk_with_ref_test                                         ; work         ;
;          |singl_clk_with_ref_test:LML_CLK_test|                                                                                         ; 62 (62)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 52 (52)          ; 0          ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test                                                                                                                                                                                                                                                                                                                     ; singl_clk_with_ref_test                                   ; work         ;
;          |transition_count:ADF_muxout_test|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0|transition_count:ADF_muxout_test                                                                                                                                                                                                                                                                                                                         ; transition_count                                          ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                         ;
+--------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+--------------------+----------+---------------+---------------+-----------------------+----------+----------+
; LMS_MCLK1          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LMS_FCLK1          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LMS_TXNRX1         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_ENABLE_IQSEL1  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1_D[0]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1_D[1]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1_D[2]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1_D[3]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1_D[4]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1_D[5]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1_D[6]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1_D[7]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1_D[8]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1_D[9]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1_D[10]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1_D[11]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_FCLK2          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LMS_TXNRX2         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_RESET          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_TXEN           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_RXEN           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_CORE_LDO_EN    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FT_WRn             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_SPI_SCLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_SPI_MOSI      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_SPI_LMS_SS    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_SPI_DAC_SS    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_QSPI_SCLK     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_QSPI_IO0      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_QSPI_IO2      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_QSPI_IO3      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_QSPI_FLASH_SS ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_LED_R         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_LED_G         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FAN_CTRL           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RFSW_RX_V1         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RFSW_RX_V2         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RFSW_TX_V1         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RFSW_TX_V2         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; TX_LB_AT           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; TX_LB_SH           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FT_BE[0]           ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; FT_BE[1]           ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; FT_BE[2]           ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; FT_BE[3]           ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; FT_D[0]            ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[1]            ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[2]            ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[3]            ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[4]            ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[5]            ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[6]            ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[7]            ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[8]            ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[9]            ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[10]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[11]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[12]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[13]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[14]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[15]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[16]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[17]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[18]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[19]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[20]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[21]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[22]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[23]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[24]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[25]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[26]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[27]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[28]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[29]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[30]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[31]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FPGA_I2C_SCL       ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; FPGA_I2C_SDA       ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; FPGA_GPIO[0]       ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; FPGA_GPIO[1]       ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; FPGA_GPIO[2]       ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; FPGA_GPIO[3]       ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; FPGA_GPIO[4]       ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; FPGA_GPIO[5]       ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; FPGA_GPIO[6]       ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; FPGA_GPIO[7]       ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; FPGA_EGPIO[0]      ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; FPGA_EGPIO[1]      ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; LM75_OS            ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; LMK_CLK            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; FT_RXFn            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; FT_CLK             ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; HW_VER[3]          ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; LMS_MCLK2          ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; FT_TXEn            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; FPGA_QSPI_IO1      ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; FPGA_SPI_MISO      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_ENABLE_IQSEL2  ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; LMS_DIQ2_D[10]     ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; LMS_DIQ2_D[8]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[11]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[9]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[6]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[4]      ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; LMS_DIQ2_D[7]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[5]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[2]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[0]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[3]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[1]      ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; BOM_VER[2]         ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; HW_VER[0]          ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; HW_VER[1]          ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; HW_VER[2]          ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; BOM_VER[1]         ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; BOM_VER[0]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
+--------------------+----------+---------------+---------------+-----------------------+----------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; LMS_MCLK1                                                                                                                                                                                            ;                   ;         ;
; FT_BE[0]                                                                                                                                                                                             ;                   ;         ;
; FT_BE[1]                                                                                                                                                                                             ;                   ;         ;
; FT_BE[2]                                                                                                                                                                                             ;                   ;         ;
; FT_BE[3]                                                                                                                                                                                             ;                   ;         ;
; FT_D[0]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[0]~feeder                                                                                                                                      ; 1                 ; 0       ;
; FT_D[1]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[1]~feeder                                                                                                                                      ; 1                 ; 0       ;
; FT_D[2]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[2]~feeder                                                                                                                                      ; 0                 ; 0       ;
; FT_D[3]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[3]~feeder                                                                                                                                      ; 1                 ; 0       ;
; FT_D[4]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[4]~feeder                                                                                                                                      ; 0                 ; 0       ;
; FT_D[5]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[5]~feeder                                                                                                                                      ; 1                 ; 0       ;
; FT_D[6]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[6]~feeder                                                                                                                                      ; 1                 ; 0       ;
; FT_D[7]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[7]~feeder                                                                                                                                      ; 0                 ; 0       ;
; FT_D[8]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|Selector1~5                                                                                                                                  ; 1                 ; 0       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[8]~feeder                                                                                                                                      ; 1                 ; 0       ;
; FT_D[9]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|Selector1~7                                                                                                                                  ; 1                 ; 0       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[9]                                                                                                                                             ; 1                 ; 0       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|Selector1~9                                                                                                                                  ; 1                 ; 0       ;
; FT_D[10]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[10]~feeder                                                                                                                                     ; 0                 ; 0       ;
; FT_D[11]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[11]~feeder                                                                                                                                     ; 0                 ; 0       ;
; FT_D[12]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|Selector1~2                                                                                                                                  ; 0                 ; 0       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[12]~feeder                                                                                                                                     ; 0                 ; 0       ;
; FT_D[13]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[13]                                                                                                                                            ; 1                 ; 0       ;
; FT_D[14]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[14]                                                                                                                                            ; 1                 ; 0       ;
; FT_D[15]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[15]                                                                                                                                            ; 1                 ; 0       ;
; FT_D[16]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[16]~feeder                                                                                                                                     ; 0                 ; 0       ;
; FT_D[17]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[17]~feeder                                                                                                                                     ; 0                 ; 0       ;
; FT_D[18]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[18]~feeder                                                                                                                                     ; 1                 ; 0       ;
; FT_D[19]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[19]~feeder                                                                                                                                     ; 0                 ; 0       ;
; FT_D[20]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[20]~feeder                                                                                                                                     ; 1                 ; 0       ;
; FT_D[21]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[21]~feeder                                                                                                                                     ; 0                 ; 0       ;
; FT_D[22]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[22]~feeder                                                                                                                                     ; 0                 ; 0       ;
; FT_D[23]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[23]~feeder                                                                                                                                     ; 0                 ; 0       ;
; FT_D[24]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[24]~feeder                                                                                                                                     ; 1                 ; 0       ;
; FT_D[25]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[25]                                                                                                                                            ; 1                 ; 0       ;
; FT_D[26]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[26]~feeder                                                                                                                                     ; 1                 ; 0       ;
; FT_D[27]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[27]~feeder                                                                                                                                     ; 0                 ; 0       ;
; FT_D[28]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[28]                                                                                                                                            ; 0                 ; 0       ;
; FT_D[29]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[29]~feeder                                                                                                                                     ; 0                 ; 0       ;
; FT_D[30]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[30]                                                                                                                                            ; 0                 ; 0       ;
; FT_D[31]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[31]~feeder                                                                                                                                     ; 0                 ; 0       ;
; FPGA_I2C_SCL                                                                                                                                                                                         ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~0 ; 1                 ; 6       ;
; FPGA_I2C_SDA                                                                                                                                                                                         ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0 ; 0                 ; 6       ;
; FPGA_GPIO[0]                                                                                                                                                                                         ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~347                                                                                                          ; 1                 ; 6       ;
; FPGA_GPIO[1]                                                                                                                                                                                         ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~332                                                                                                          ; 1                 ; 6       ;
; FPGA_GPIO[2]                                                                                                                                                                                         ;                   ;         ;
; FPGA_GPIO[3]                                                                                                                                                                                         ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~286                                                                                                          ; 0                 ; 6       ;
; FPGA_GPIO[4]                                                                                                                                                                                         ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~263                                                                                                          ; 0                 ; 0       ;
; FPGA_GPIO[5]                                                                                                                                                                                         ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~240                                                                                                          ; 0                 ; 0       ;
; FPGA_GPIO[6]                                                                                                                                                                                         ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~217                                                                                                          ; 0                 ; 6       ;
; FPGA_GPIO[7]                                                                                                                                                                                         ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~194                                                                                                          ; 0                 ; 0       ;
; FPGA_EGPIO[0]                                                                                                                                                                                        ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~171                                                                                                          ; 1                 ; 6       ;
; FPGA_EGPIO[1]                                                                                                                                                                                        ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~148                                                                                                          ; 1                 ; 6       ;
; LM75_OS                                                                                                                                                                                              ;                   ;         ;
;      - general_periph_top:inst4_general_periph_top|fan_ctrl_out~0                                                                                                                                    ; 0                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~347                                                                                                          ; 0                 ; 6       ;
; LMK_CLK                                                                                                                                                                                              ;                   ;         ;
; FT_RXFn                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|Selector2~0                                                                                                                                            ; 0                 ; 0       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|Selector37~2                                                                                                                                           ; 0                 ; 0       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|Selector35~0                                                                                                                                           ; 0                 ; 0       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|WR_data_req_int~0                                                                                                                                      ; 0                 ; 0       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data_valid_int~1                                                                                                                                    ; 0                 ; 0       ;
; FT_CLK                                                                                                                                                                                               ;                   ;         ;
; HW_VER[3]                                                                                                                                                                                            ;                   ;         ;
;      - sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg7|sync_reg[0]                                                                                                                  ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg7|sync_reg[1]                                                                                                                  ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|altsyncram_8a61:fifo_ram|ram_block11a0                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.idle                                                                                                                                     ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.prep_cmd                                                                                                                                 ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.cmd                                                                                                                                      ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.bus_turn0                                                                                                                                ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.bus_turn1                                                                                                                                ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.data_trnsf                                                                                                                               ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[0]                                                                                                                                            ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[1]                                                                                                                                            ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[2]                                                                                                                                            ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[3]                                                                                                                                            ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[4]                                                                                                                                            ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[5]                                                                                                                                            ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[6]                                                                                                                                            ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[7]                                                                                                                                            ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[8]                                                                                                                                            ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[9]                                                                                                                                            ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[10]                                                                                                                                           ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[11]                                                                                                                                           ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[12]                                                                                                                                           ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[13]                                                                                                                                           ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[14]                                                                                                                                           ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[15]                                                                                                                                           ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg1|sync_reg[1]                                                                                                                  ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg9|sync_reg[1]                                                                                                                  ; 1                 ; 6       ;
;      - sync_reg:sync_reg1|sync_reg[0]                                                                                                                                                                ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|rd_wr_reg                                                                                                                                              ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|ch_n_reg[0]                                                                                                                                            ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|ch_n_reg[1]                                                                                                                                            ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|trnsf_en_reg                                                                                                                                           ; 1                 ; 6       ;
;      - sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg4|sync_reg[1]                                                                                                                  ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg1|sync_reg[0]                                                                                                                  ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg9|sync_reg[0]                                                                                                                  ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg5|sync_reg[1]                                                                                                                  ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg2|sync_reg[1]                                                                                                                  ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.go_ep02                                                                                                                        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.go_ep82                                                                                                                        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.go_ep83                                                                                                                        ; 1                 ; 6       ;
;      - sync_reg:sync_reg0|sync_reg[0]                                                                                                                                                                ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|ep_priority[1]                                                                                                                               ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|ep_priority[0]                                                                                                                               ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg4|sync_reg[0]                                                                                                                  ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg5|sync_reg[0]                                                                                                                  ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg6|sync_reg[1]                                                                                                                  ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg10|sync_reg[1]                                                                                                                 ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[1]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[0]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[2]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg2|sync_reg[0]                                                                                                                  ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[9]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[8]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[7]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[6]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[5]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[4]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[3]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[2]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[1]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[0]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[90]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[106]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[74]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[122]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[102]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[86]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[70]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[118]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[82]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[98]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[66]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[114]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[110]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[94]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[78]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[126]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[101]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[85]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[69]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[117]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[89]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[105]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[73]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[121]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[81]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[97]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[65]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[113]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[109]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[93]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[77]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[125]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[88]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[104]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[72]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[120]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[100]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[84]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[68]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[116]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[80]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[96]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[64]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[112]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[108]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[92]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[76]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[124]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[91]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[87]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[83]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[95]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[103]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[107]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[99]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[111]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[71]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[75]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[67]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[79]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[123]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[119]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[115]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[127]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[41]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[42]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[40]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[43]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[38]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[37]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[36]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[39]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[33]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[34]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[32]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[35]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[46]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[45]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[44]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[47]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[22]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[21]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[20]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[23]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[25]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[26]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[24]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[27]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[17]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[18]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[16]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[19]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[30]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[29]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[28]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[31]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[9]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[8]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[6]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[5]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[4]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[7]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[3]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[2]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[15]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[54]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[53]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[52]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[55]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[57]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[58]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[56]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[59]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[49]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[50]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[48]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[51]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[62]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[61]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[60]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[63]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[133]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[137]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[129]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[141]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[138]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[134]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[130]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[142]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[136]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[132]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[128]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[140]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[135]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[139]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[131]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[143]                                                                                                       ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[6]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[4]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[4]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[6]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[5]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[2]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[2]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[5]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[3]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[0]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[0]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[3]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[1]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[1]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.check_ep02                                                                                                                     ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[8]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[7]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[7]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[8]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.check_ep82                                                                                                                     ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.check_ep83                                                                                                                     ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|WR_data_req_int                                                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[9]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[8]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[7]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[6]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[5]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[4]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[3]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[2]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[1]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[0]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg6|sync_reg[0]                                                                                                                  ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg10|sync_reg[0]                                                                                                                 ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[1]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[0]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[2]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[9]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[8]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[7]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[6]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[5]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[4]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[3]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[2]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[1]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[0]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[90]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[106]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[74]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[122]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[102]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[86]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[70]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[118]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[82]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[98]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[66]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[114]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[110]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[94]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[78]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[126]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[101]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[85]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[69]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[117]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[89]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[105]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[73]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[121]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[81]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[97]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[65]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[113]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[109]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[93]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[77]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[125]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[88]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[104]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[72]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[120]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[100]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[84]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[68]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[116]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[80]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[96]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[64]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[112]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[108]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[92]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[76]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[124]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[91]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[87]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[83]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[95]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[103]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[107]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[99]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[111]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[71]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[75]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[67]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[79]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[123]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[119]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[115]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[127]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[41]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[42]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[40]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[43]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[38]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[37]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[36]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[39]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[33]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[34]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[32]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[35]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[46]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[45]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[44]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[47]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[22]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[21]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[20]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[23]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[25]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[26]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[24]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[27]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[17]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[18]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[16]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[19]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[30]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[29]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[28]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[31]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[9]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[8]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[6]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[5]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[4]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[7]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[3]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[2]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[15]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[54]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[53]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[52]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[55]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[57]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[58]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[56]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[59]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[49]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[50]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[48]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[51]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[62]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[61]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[60]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[63]                                                                                                        ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[133]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[137]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[129]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[141]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[138]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[134]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[130]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[142]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[136]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[132]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[128]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[140]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[135]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[139]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[131]                                                                                                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[143]                                                                                                       ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a6                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a4                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[4]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[6]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a5                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a2                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[2]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[5]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a3                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a0                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[0]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[3]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a1                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[1]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.check_priority                                                                                                                 ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a8                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a7                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[7]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[8]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|master_is_writting                                                                                                                                     ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[9]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[8]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[7]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[6]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[5]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[4]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[3]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[2]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[1]                                                                                                         ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[0]                                                                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[8]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[8]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[6]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[6]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[7]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[7]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[4]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[4]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[5]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[5]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[2]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[2]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[3]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[3]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[0]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[0]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[1]                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[1]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a0                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a1                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a2                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a3                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a4                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a5                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a6                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a7                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a8                             ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|parity9                                ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg0|sync_reg[1]                                                                                                                  ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[8]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[6]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[7]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[4]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[5]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[2]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[3]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[0]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[1]        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|parity6                                ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[2]                       ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[1]                       ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[0]                       ; 1                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg0|sync_reg[0]                                                                                                                  ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[8]                                                 ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[6]                                                 ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[7]                                                 ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[4]                                                 ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[5]                                                 ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[2]                                                 ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[3]                                                 ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[0]                                                 ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[1]                                                 ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[2]                        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[1]                        ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[0]                        ; 1                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|Equal0~0                                                                                                                  ; 1                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|hw_ver_int[3]                                                                                                             ; 1                 ; 6       ;
; LMS_MCLK2                                                                                                                                                                                            ;                   ;         ;
; FT_TXEn                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|process_4~0                                                                                                                                            ; 0                 ; 0       ;
; FPGA_QSPI_IO1                                                                                                                                                                                        ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|MISO_reg~0                                                                                                          ; 1                 ; 6       ;
; FPGA_SPI_MISO                                                                                                                                                                                        ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|MISO_reg~5                                                                                                            ; 0                 ; 0       ;
; LMS_ENABLE_IQSEL2                                                                                                                                                                                    ;                   ;         ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[12]~feeder                      ; 1                 ; 0       ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[12]~feeder                      ; 1                 ; 0       ;
; LMS_DIQ2_D[10]                                                                                                                                                                                       ;                   ;         ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[10]~feeder                      ; 1                 ; 0       ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[10]~feeder                      ; 1                 ; 0       ;
; LMS_DIQ2_D[8]                                                                                                                                                                                        ;                   ;         ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[8]~feeder                       ; 0                 ; 0       ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[8]~feeder                       ; 0                 ; 0       ;
; LMS_DIQ2_D[11]                                                                                                                                                                                       ;                   ;         ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[11]~feeder                      ; 0                 ; 0       ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[11]~feeder                      ; 0                 ; 0       ;
; LMS_DIQ2_D[9]                                                                                                                                                                                        ;                   ;         ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[9]~feeder                       ; 0                 ; 0       ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[9]~feeder                       ; 0                 ; 0       ;
; LMS_DIQ2_D[6]                                                                                                                                                                                        ;                   ;         ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[6]~feeder                       ; 0                 ; 0       ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[6]~feeder                       ; 0                 ; 0       ;
; LMS_DIQ2_D[4]                                                                                                                                                                                        ;                   ;         ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[4]~feeder                       ; 1                 ; 0       ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[4]~feeder                       ; 1                 ; 0       ;
; LMS_DIQ2_D[7]                                                                                                                                                                                        ;                   ;         ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[7]~feeder                       ; 0                 ; 0       ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[7]~feeder                       ; 0                 ; 0       ;
; LMS_DIQ2_D[5]                                                                                                                                                                                        ;                   ;         ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[5]~feeder                       ; 0                 ; 0       ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[5]~feeder                       ; 0                 ; 0       ;
; LMS_DIQ2_D[2]                                                                                                                                                                                        ;                   ;         ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[2]~feeder                       ; 0                 ; 0       ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[2]~feeder                       ; 0                 ; 0       ;
; LMS_DIQ2_D[0]                                                                                                                                                                                        ;                   ;         ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[0]~feeder                       ; 0                 ; 0       ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[0]~feeder                       ; 0                 ; 0       ;
; LMS_DIQ2_D[3]                                                                                                                                                                                        ;                   ;         ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[3]~feeder                       ; 0                 ; 0       ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[3]~feeder                       ; 0                 ; 0       ;
; LMS_DIQ2_D[1]                                                                                                                                                                                        ;                   ;         ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[1]~feeder                       ; 1                 ; 0       ;
;      - rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[1]~feeder                       ; 1                 ; 0       ;
; BOM_VER[2]                                                                                                                                                                                           ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|bom_ver_int~0                                                                                                             ; 1                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|hw_ver_int~0                                                                                                              ; 1                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|hw_ver_int~1                                                                                                              ; 1                 ; 6       ;
; HW_VER[0]                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|Equal0~0                                                                                                                  ; 0                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|hw_ver_int~1                                                                                                              ; 0                 ; 6       ;
; HW_VER[1]                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|Equal0~0                                                                                                                  ; 1                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|hw_ver_int~0                                                                                                              ; 1                 ; 6       ;
; HW_VER[2]                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|Equal0~0                                                                                                                  ; 0                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|hw_ver_int[2]                                                                                                             ; 0                 ; 6       ;
; BOM_VER[1]                                                                                                                                                                                           ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|bom_ver_int[1]                                                                                                            ; 1                 ; 6       ;
; BOM_VER[0]                                                                                                                                                                                           ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|bom_ver_int[0]                                                                                                            ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+--------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                         ; Location               ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+--------------------------------------------------------------------------------+
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[0]~en                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X50_Y22_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[1]~en                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X50_Y24_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[2]~en                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X50_Y24_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[3]~en                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X50_Y24_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.data_trnsf                                                                                                                                                                                                                                                                                                              ; FF_X44_Y16_N19         ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[0]~en                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X8_Y17_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[10]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y22_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[11]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X8_Y17_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[12]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y25_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[13]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y10_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[14]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X19_Y17_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[15]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y11_N27 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[16]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X14_Y17_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[17]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y22_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[18]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X14_Y17_N33 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[19]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y25_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[1]~en                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X12_Y17_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[20]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X8_Y17_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[21]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y21_N27 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[22]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X16_Y17_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[23]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X19_Y17_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[24]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y2_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[25]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y8_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[26]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y8_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[27]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y11_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[28]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y8_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[29]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y11_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[2]~en                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X10_Y17_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[30]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y10_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[31]~en                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y10_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[3]~en                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X12_Y17_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[4]~en                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X12_Y17_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[5]~en                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X10_Y17_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[6]~en                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X12_Y17_N33 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[7]~en                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X12_Y17_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[8]~en                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X50_Y22_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[9]~en                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X50_Y11_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|ep_checked~2                                                                                                                                                                                                                                                                                                                ; LCCOMB_X46_Y16_N18     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|fsm_epgo                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y16_N26     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                     ; LCCOMB_X42_Y17_N8      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|valid_wrreq~1                                                                                                                                                                                                                                     ; LCCOMB_X44_Y17_N4      ; 20      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_graycounter_fub:wrptr_g1p|_~0                                                                                                                                                                                                                   ; LCCOMB_X44_Y19_N8      ; 17      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                     ; LCCOMB_X42_Y19_N2      ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|_~1                                                                                                                                                                                                                                               ; LCCOMB_X29_Y11_N22     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                     ; LCCOMB_X32_Y11_N4      ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                     ; LCCOMB_X31_Y12_N10     ; 36      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; FT_CLK                                                                                                                                                                                                                                                                                                                                                                       ; PIN_G9                 ; 446     ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                                                                             ;
; HW_VER[3]                                                                                                                                                                                                                                                                                                                                                                    ; PIN_G4                 ; 471     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; LMK_CLK                                                                                                                                                                                                                                                                                                                                                                      ; PIN_H6                 ; 13      ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; LMK_CLK                                                                                                                                                                                                                                                                                                                                                                      ; PIN_H6                 ; 2519    ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                                                                             ;
; LMS_MCLK2                                                                                                                                                                                                                                                                                                                                                                    ; PIN_H4                 ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X25_Y18_N0        ; 124     ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                                                                             ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X25_Y18_N0        ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X26_Y17_N18     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X27_Y15_N26     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X26_Y17_N24     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X26_Y17_N10     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X31_Y15_N22     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X31_Y15_N6      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X27_Y15_N30     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X26_Y17_N28     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:8:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X26_Y17_N16     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:9:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X26_Y17_N0      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg[13]~24                                                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y10_N14     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|Mux0~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y10_N26     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|Mux1~2                                                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y10_N6      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|state[5]~0                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y18_N30     ; 6       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[0][15]~16                                                                                                                                                                                                                                                                                            ; LCCOMB_X22_Y11_N28     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[10][0]                                                                                                                                                                                                                                                                                               ; FF_X25_Y8_N29          ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[10][0]~7                                                                                                                                                                                                                                                                                             ; LCCOMB_X22_Y8_N26      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[11][15]~19                                                                                                                                                                                                                                                                                           ; LCCOMB_X24_Y9_N20      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[12][15]~17                                                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y10_N10     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[13][15]~14                                                                                                                                                                                                                                                                                           ; LCCOMB_X24_Y9_N16      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[14][15]~11                                                                                                                                                                                                                                                                                           ; LCCOMB_X24_Y8_N4       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[15][15]~21                                                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y11_N22     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[16][15]~30                                                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y9_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[17][15]~27                                                                                                                                                                                                                                                                                           ; LCCOMB_X24_Y9_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[18][15]~23                                                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y10_N28     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[19][3]~1                                                                                                                                                                                                                                                                                             ; LCCOMB_X29_Y9_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[1][15]~13                                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y9_N2       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[20][15]~29                                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y11_N18     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[21][15]~26                                                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y9_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[22][15]~22                                                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y9_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[23][8]~2                                                                                                                                                                                                                                                                                             ; LCCOMB_X29_Y9_N2       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[24][15]~28                                                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y11_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[25][15]~25                                                                                                                                                                                                                                                                                           ; LCCOMB_X24_Y9_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[26][1]~5                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y9_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[27][15]~32                                                                                                                                                                                                                                                                                           ; LCCOMB_X30_Y9_N16      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[28][15]~31                                                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y10_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][0]                                                                                                                                                                                                                                                                                               ; FF_X25_Y9_N5           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][2]                                                                                                                                                                                                                                                                                               ; FF_X25_Y9_N23          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3]                                                                                                                                                                                                                                                                                               ; FF_X25_Y9_N11          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3]~6                                                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y9_N18      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[2][15]~10                                                                                                                                                                                                                                                                                            ; LCCOMB_X22_Y9_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[30][15]~24                                                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y10_N14     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[31][15]~33                                                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y11_N6      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[3][15]~20                                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y9_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[4][15]~15                                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y13_N16     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[5][0]~4                                                                                                                                                                                                                                                                                              ; LCCOMB_X22_Y8_N28      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[6][15]~9                                                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y8_N18      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[7][15]~18                                                                                                                                                                                                                                                                                            ; LCCOMB_X22_Y9_N6       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[8][1]~8                                                                                                                                                                                                                                                                                              ; LCCOMB_X22_Y11_N18     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[9][15]~12                                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y9_N6       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg[15]~24                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y8_N6       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mcfg32wm_fsm:fsm|Mux1~2                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y18_N24     ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mcfg32wm_fsm:fsm|Mux3~0                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y18_N12     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[0][0]~3                                                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y15_N14     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[10][15]~22                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y13_N2      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[11][15]~30                                                                                                                                                                                                                                                                                       ; LCCOMB_X29_Y15_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[12][0]~1                                                                                                                                                                                                                                                                                         ; LCCOMB_X30_Y15_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[13][0]~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y13_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[14][15]~24                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y13_N10     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[15][15]~32                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y13_N22     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[16][15]~16                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y15_N0      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[17][15]~14                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y18_N6      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[18][15]~8                                                                                                                                                                                                                                                                                        ; LCCOMB_X30_Y13_N24     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[19][15]~6                                                                                                                                                                                                                                                                                        ; LCCOMB_X30_Y13_N26     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[1][15]~27                                                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y15_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[20][15]~12                                                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y15_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[21][15]~11                                                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y13_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[22][15]~20                                                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y15_N6      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[23][15]~19                                                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y13_N10     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[24][15]~15                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y13_N24     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[25][15]~17                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y18_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[26][15]~7                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y13_N20     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[27][15]~9                                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y15_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[28][15]~10                                                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y15_N24     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[29][15]~13                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y13_N26     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[2][15]~29                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y13_N18     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[30][15]~18                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y13_N6      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[31][15]~21                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y18_N20     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[3][15]~26                                                                                                                                                                                                                                                                                        ; LCCOMB_X30_Y13_N20     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[4][0]~4                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y15_N22     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[5][15]~25                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y13_N0      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[6][0]~2                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y15_N26     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[7][15]~28                                                                                                                                                                                                                                                                                        ; LCCOMB_X30_Y13_N28     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[8][15]~23                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y13_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[9][15]~31                                                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y13_N0      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|dout_regA[11]~35                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y8_N4       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA|Mux1~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y5_N24      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA|Mux2~1                                                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y5_N18      ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA|Mux3~2                                                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y5_N12      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[0][15]~18                                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y4_N20      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[10][0]~12                                                                                                                                                                                                                                                                                              ; LCCOMB_X20_Y4_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[11][0]~10                                                                                                                                                                                                                                                                                              ; LCCOMB_X20_Y4_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[12][15]~20                                                                                                                                                                                                                                                                                             ; LCCOMB_X22_Y5_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[13][15]~19                                                                                                                                                                                                                                                                                             ; LCCOMB_X22_Y4_N2       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[14][0]~8                                                                                                                                                                                                                                                                                               ; LCCOMB_X21_Y3_N24      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[15][0]~6                                                                                                                                                                                                                                                                                               ; LCCOMB_X17_Y4_N18      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[16][0]~5                                                                                                                                                                                                                                                                                               ; LCCOMB_X17_Y4_N4       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[17][0]~7                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y4_N16      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[18][0]~9                                                                                                                                                                                                                                                                                               ; LCCOMB_X22_Y3_N8       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[19][15]~21                                                                                                                                                                                                                                                                                             ; LCCOMB_X17_Y4_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[20][15]~26                                                                                                                                                                                                                                                                                             ; LCCOMB_X22_Y3_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[21][15]~24                                                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y4_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[22][15]~31                                                                                                                                                                                                                                                                                             ; LCCOMB_X22_Y4_N18      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[23][15]~30                                                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y3_N28      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[24][15]~28                                                                                                                                                                                                                                                                                             ; LCCOMB_X20_Y4_N28      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[25][15]~29                                                                                                                                                                                                                                                                                             ; LCCOMB_X21_Y3_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[26][15]~22                                                                                                                                                                                                                                                                                             ; LCCOMB_X20_Y4_N16      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[27][15]~23                                                                                                                                                                                                                                                                                             ; LCCOMB_X20_Y4_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[28][15]~25                                                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y4_N28      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[29][15]~27                                                                                                                                                                                                                                                                                             ; LCCOMB_X22_Y4_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[30][0]~15                                                                                                                                                                                                                                                                                              ; LCCOMB_X21_Y3_N8       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[31][9]~14                                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y4_N24      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[3][2]~2                                                                                                                                                                                                                                                                                                ; LCCOMB_X17_Y4_N26      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[4][9]~3                                                                                                                                                                                                                                                                                                ; LCCOMB_X22_Y3_N24      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[5][8]~13                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y4_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[6][3]~11                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y3_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[7][9]~4                                                                                                                                                                                                                                                                                                ; LCCOMB_X17_Y4_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[8][15]~17                                                                                                                                                                                                                                                                                              ; LCCOMB_X20_Y4_N20      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[9][15]~16                                                                                                                                                                                                                                                                                              ; LCCOMB_X21_Y3_N6       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg~38                                                                                                                                                                                                                                                                                                ; LCCOMB_X31_Y8_N8       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mcfg32wm_fsm:fsm|Mux1~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y5_N16      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[0][15]~10                                                                                                                                                                                                                                                                                              ; LCCOMB_X30_Y4_N16      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[10][15]~5                                                                                                                                                                                                                                                                                              ; LCCOMB_X28_Y3_N24      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[11][15]~13                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y5_N28      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[12][15]~11                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y3_N2       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[13][15]~3                                                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y4_N16      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[14][15]~7                                                                                                                                                                                                                                                                                              ; LCCOMB_X28_Y3_N22      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[15][15]~15                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y5_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[16][15]~26                                                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y4_N2       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[17][15]~22                                                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y3_N26      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[18][15]~18                                                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y3_N4       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[19][15]~30                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y5_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[1][2]                                                                                                                                                                                                                                                                                                  ; FF_X32_Y3_N7           ; 28      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[1][2]~2                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y3_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[20][15]~25                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y3_N28      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[21][15]~21                                                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y3_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[22][15]~16                                                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y3_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[23][15]~28                                                                                                                                                                                                                                                                                             ; LCCOMB_X29_Y4_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[24][15]~24                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y3_N8       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[25][15]~20                                                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y3_N22      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[26][15]~17                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y3_N16      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[27][15]~29                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y5_N2       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[28][15]~27                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y3_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[29][15]~23                                                                                                                                                                                                                                                                                             ; LCCOMB_X29_Y4_N22      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[2][15]~6                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y3_N8       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[30][15]~19                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y3_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[31][15]~31                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y5_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[3][15]~14                                                                                                                                                                                                                                                                                              ; LCCOMB_X32_Y5_N26      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[4][15]~9                                                                                                                                                                                                                                                                                               ; LCCOMB_X28_Y3_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[5][15]~1                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y3_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[6][15]~4                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y3_N2       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[7][15]~12                                                                                                                                                                                                                                                                                              ; LCCOMB_X30_Y4_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[8][15]~8                                                                                                                                                                                                                                                                                               ; LCCOMB_X28_Y3_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[9][15]~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y3_N20      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|always5~0                                                                                                                                                                                                                  ; LCCOMB_X30_Y21_N10     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source1[0]~0                                                                                                                                                                                                  ; LCCOMB_X29_Y21_N18     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source2[0]~0                                                                                                                                                                                                  ; LCCOMB_X29_Y21_N10     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|busy                                                                                                                                                                                                                       ; FF_X30_Y21_N15         ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~10                                                                                                                                                                                                                    ; LCCOMB_X28_Y19_N30     ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~11                                                                                                                                                                                                                    ; LCCOMB_X28_Y19_N26     ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~12                                                                                                                                                                                                                    ; LCCOMB_X28_Y19_N10     ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_CAPTURE                                                                                                                                                                                           ; FF_X27_Y19_N11         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated|_~0                                                                                                                                                                            ; LCCOMB_X28_Y19_N28     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|next_state.STATE_SAME~0                                                                                                                                                                                                    ; LCCOMB_X26_Y19_N10     ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rd_boot_sel_overwrite~0                                                                                                                                                                                                    ; LCCOMB_X29_Y21_N26     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[1]~7                                                                                                                                                                                                     ; LCCOMB_X29_Y27_N10     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_clk                                                                                                                                                                                                                     ; FF_X26_Y19_N27         ; 10      ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[0]~0                                                                                                                                                                                                        ; LCCOMB_X29_Y21_N20     ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[16]~12                                                                                                                                                                                                                               ; LCCOMB_X31_Y21_N28     ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk                                                                                                                                                                                                                                      ; LCCOMB_X27_Y4_N2       ; 169     ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|rst_timer                                                                                                                                                                                                                                              ; LCCOMB_X29_Y27_N26     ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg[8]~1                                                                                                                                                                                             ; LCCOMB_X32_Y25_N28     ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_wp_mode[3]~1                                                                                                                                                                                                                ; LCCOMB_X33_Y25_N14     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|reset_n_reg2                                                                                                                                                                                                                    ; FF_X38_Y24_N15         ; 195     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|Equal2~0                                                                                                                                                                                                                      ; LCCOMB_X32_Y24_N10     ; 47      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always9~0                                                                                                                                                                                                                     ; LCCOMB_X29_Y25_N4      ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|avmm_burstcount_reg[3]~2                                                                                                                                                                                                      ; LCCOMB_X28_Y26_N24     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|data_count[1]~1                                                                                                                                                                                                               ; LCCOMB_X29_Y26_N8      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_count[0]~6                                                                                                                                                                                                              ; LCCOMB_X28_Y25_N26     ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state~36                                                                                                                                                                                                                ; LCCOMB_X28_Y25_N30     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_ardin_align_backup_reg[1]~1                                                                                                                                                                                             ; LCCOMB_X29_Y26_N30     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_seq_read_ardin[16]~3                                                                                                                                                                                                    ; LCCOMB_X33_Y24_N26     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE                                                                                                                                                                                                    ; FF_X30_Y25_N25         ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_SETUP                                                                                                                                                                                                   ; FF_X30_Y25_N9          ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_count[0]~13                                                                                                                                                                                                             ; LCCOMB_X29_Y23_N4      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE                                                                                                                                                                                                  ; FF_X29_Y24_N17         ; 51      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_WRITE                                                                                                                                                                                                 ; FF_X29_Y22_N19         ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state~28                                                                                                                                                                                                                ; LCCOMB_X28_Y23_N6      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc                                                                                                                                                                                                                                     ; UNVM_X0_Y18_N40        ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                         ; FF_X27_Y27_N31         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                          ; FF_X27_Y27_N7          ; 181     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                              ; FF_X32_Y22_N31         ; 1092    ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|avfifo:av_fifo_int_0|coe_fifo_rst                                                                                                                                                                                                                                                                                              ; FF_X36_Y23_N19         ; 108     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|Decoder0~0                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y29_N2      ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|cr[0]~9                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y29_N8      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|cr[6]~4                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y28_N14     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|ctr[3]~1                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y29_N24     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|core_cmd[3]~5                                                                                                                                                                                                            ; LCCOMB_X31_Y28_N16     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|dcnt[2]~0                                                                                                                                                                                                                ; LCCOMB_X34_Y29_N20     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~3                                                                                                                                                                             ; LCCOMB_X30_Y28_N28     ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|prer[15]~1                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y29_N8      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|prer[3]~9                                                                                                                                                                                                                                                     ; LCCOMB_X32_Y29_N18     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|txr[7]~0                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y29_N10     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|always11~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X29_Y19_N30     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|always6~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X33_Y20_N20     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|control_wr_strobe                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y20_N2      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y20_N22     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|shift_reg[5]~11                                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y19_N12     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                  ; LCCOMB_X33_Y20_N6      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|transaction_primed                                                                                                                                                                                                                                                                                     ; FF_X29_Y19_N25         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|write_tx_holding                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y19_N4      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|always11~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y25_N14     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|always6~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y23_N2      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|control_wr_strobe                                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y23_N26     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y23_N0      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|rx_holding_reg[5]~0                                                                                                                                                                                                                                                                                ; LCCOMB_X31_Y25_N4      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|shift_reg[0]~1                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y22_N20     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y23_N8      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|write_tx_holding                                                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y23_N30     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg                                                                                                                                                                                                                                                                                             ; FF_X31_Y19_N15         ; 14      ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg                                                                                                                                                                                                                                                                                             ; FF_X31_Y19_N15         ; 2213    ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|always12~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X36_Y18_N4      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|always6~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y18_N20     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|control_wr_strobe                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y22_N12     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y22_N8      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg[0]~10                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y19_N18     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y22_N10     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|transmitting~3                                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y18_N8      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|write_tx_holding                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y19_N28     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_leds:leds|always0~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y29_N6      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_lms_ctr_gpio:lms_ctr_gpio|data_out[0]~8                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y26_N14     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                       ; LCCOMB_X39_Y26_N18     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|mem_used[1]~4                                                                                                                                                                                                             ; LCCOMB_X39_Y22_N26     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                               ; LCCOMB_X37_Y28_N4      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|update_grant~2                                                                                                                                                                                                                   ; LCCOMB_X29_Y22_N20     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                               ; LCCOMB_X38_Y29_N24     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006|update_grant~1                                                                                                                                                                                                                   ; LCCOMB_X38_Y29_N26     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                            ; LCCOMB_X46_Y24_N0      ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                  ; FF_X39_Y23_N1          ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                               ; FF_X43_Y27_N13         ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                           ; FF_X37_Y27_N23         ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                ; LCCOMB_X37_Y21_N16     ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                          ; FF_X48_Y27_N19         ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_src1~25                                                                                                                                                                                                                                                                ; LCCOMB_X46_Y26_N18     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                              ; LCCOMB_X48_Y27_N24     ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[2]                                                                                                                                                                                                                                                          ; FF_X46_Y29_N15         ; 177     ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y27_N28     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y25_N18     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_valid                                                                                                                                                                                                                                                                  ; FF_X37_Y27_N17         ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y26_N26     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                    ; LCCOMB_X44_Y25_N28     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                          ; LCCOMB_X42_Y26_N2      ; 28      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|address[8]                                                                                                                                                                                           ; FF_X43_Y24_N23         ; 38      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|jxuir                  ; FF_X47_Y21_N31         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X47_Y21_N16     ; 5       ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X48_Y20_N10     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LCCOMB_X49_Y20_N12     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X48_Y20_N18     ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X46_Y18_N31         ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[33]~29                    ; LCCOMB_X48_Y19_N16     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[37]~21                    ; LCCOMB_X48_Y18_N18     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[8]~13                     ; LCCOMB_X46_Y18_N0      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|virtual_state_sdr~0                             ; LCCOMB_X48_Y18_N0      ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|virtual_state_uir~0                             ; LCCOMB_X46_Y18_N12     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                    ; LCCOMB_X42_Y23_N20     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break|break_readreg[23]~1                                                                                                  ; LCCOMB_X48_Y20_N0      ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|resetrequest                                                                                                         ; FF_X47_Y23_N1          ; 6       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                              ; LCCOMB_X44_Y22_N6      ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|ociram_reset_req                                                                                                           ; LCCOMB_X43_Y22_N30     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                             ; LCCOMB_X42_Y21_N26     ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y24_N10     ; 4       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_uart:uart|lms_ctr_uart_regs:the_lms_ctr_uart_regs|control_wr_strobe                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y26_N12     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_uart:uart|lms_ctr_uart_rx:the_lms_ctr_uart_rx|got_new_char                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y27_N12     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_uart:uart|lms_ctr_uart_rx:the_lms_ctr_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]~0                                                                                                                                                                                                                 ; LCCOMB_X33_Y27_N22     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_uart:uart|lms_ctr_uart_tx:the_lms_ctr_uart_tx|always4~0                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y22_N30     ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_uart:uart|lms_ctr_uart_tx:the_lms_ctr_uart_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                                     ; LCCOMB_X33_Y26_N8      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_uart:uart|lms_ctr_uart_tx:the_lms_ctr_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[7]~1                                                                                                                                                                                                          ; LCCOMB_X30_Y26_N18     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|pll_ctrl:pll_ctrl_inst2|pllrst_start[0]~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y2_N10      ; 31      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|comb~1                                                                                                                                                                                                                                                                           ; LCCOMB_X1_Y1_N6        ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|phasedone_state                                                                                                                                                                                                                                                                  ; FF_X1_Y1_N15           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_internal_phasestep_reg                                                                                                                                                                                                                                                       ; FF_X1_Y1_N19           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                                 ; PLL_1                  ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c0_mux                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X13_Y16_N10     ; 1       ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][0] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c2_mux                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y16_N12     ; 1       ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][2] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c3_mux                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X13_Y16_N28     ; 6056    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|current_state.ps_disable                                                                                                                                                                                                                                                                           ; FF_X9_Y4_N29           ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_phase_step_cnt[8]~32                                                                                                                                                                                                                                                   ; LCCOMB_X10_Y2_N28      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.check_phase_done                                                                                                                                                                                                                                                 ; FF_X3_Y2_N23           ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.check_phase_step                                                                                                                                                                                                                                                 ; FF_X3_Y2_N25           ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.phase_step                                                                                                                                                                                                                                                       ; FF_X3_Y2_N19           ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|process_0~0                                                                                                                                                                                                                                                                    ; LCCOMB_X9_Y2_N8        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.check_max_steps                                                                                                                                                                                                                                          ; FF_X10_Y1_N1           ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.max_found                                                                                                                                                                                                                                                ; FF_X9_Y3_N1            ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.wait_after_ph_shift                                                                                                                                                                                                                                      ; FF_X10_Y1_N23          ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|process_0~0                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y9_N30      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|process_1~0                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y2_N0       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|ps_ctrl_phase_reg[6]~0                                                                                                                                                                                                                                                 ; LCCOMB_X12_Y2_N16      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|ps_done_reg~0                                                                                                                                                                                                                                                          ; LCCOMB_X9_Y2_N6        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt[6]~30                                                                                                                                                                                                                                                         ; LCCOMB_X10_Y3_N22      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt_max[0]~30                                                                                                                                                                                                                                                     ; LCCOMB_X9_Y3_N2        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt_min[0]~1                                                                                                                                                                                                                                                      ; LCCOMB_X9_Y5_N26       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr12|cntr_stn:auto_generated|counter_reg_bit[7]~0                                                                                                                                      ; LCCOMB_X6_Y2_N4        ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr13|cntr_hqn:auto_generated|_~0                                                                                                                                                       ; LCCOMB_X8_Y3_N6        ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr16|cntr_stn:auto_generated|counter_reg_bit[7]~0                                                                                                                                      ; LCCOMB_X4_Y3_N12       ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr2|cntr_0kn:auto_generated|_~0                                                                                                                                                        ; LCCOMB_X8_Y1_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|pll_areset                                                                                                                                                                                           ; LCCOMB_X12_Y2_N30      ; 5       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|power_up~1                                                                                                                                                                                           ; LCCOMB_X7_Y2_N24       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_counter_state~2                                                                                                                                                                             ; LCCOMB_X6_Y3_N12       ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_counter_state~3                                                                                                                                                                             ; LCCOMB_X7_Y3_N2        ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_seq_ena_state                                                                                                                                                                               ; FF_X8_Y3_N29           ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|rom_init_state                                                                                                                                                                                       ; FF_X8_Y2_N31           ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|scan_cache_write_enable~0                                                                                                                                                                            ; LCCOMB_X7_Y1_N16       ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg7|sync_reg[1]                                                                                                                                                                                                                                                                                                 ; FF_X12_Y3_N31          ; 223     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|mux1_data_out_valid_reg                                                                                                                                                                                                                                                        ; FF_X12_Y13_N21         ; 198     ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|Equal0~0                                                                                                                                                                                                                                                   ; LCCOMB_X10_Y13_N24     ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|Equal0~1                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y13_N30     ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|Equal0~2                                                                                                                                                                                                                                                   ; LCCOMB_X13_Y13_N0      ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|word64_0_valid                                                                                                                                                                                                                                             ; FF_X10_Y13_N25         ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1|Equal0~0                                                                                                                                                                                                                                                   ; LCCOMB_X13_Y13_N6      ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1|Equal0~1                                                                                                                                                                                                                                                   ; LCCOMB_X13_Y13_N20     ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1|Equal0~2                                                                                                                                                                                                                                                   ; LCCOMB_X13_Y13_N8      ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1|Equal0~3                                                                                                                                                                                                                                                   ; LCCOMB_X13_Y13_N28     ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1|Equal0~4                                                                                                                                                                                                                                                   ; LCCOMB_X13_Y13_N30     ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1|Equal0~5                                                                                                                                                                                                                                                   ; LCCOMB_X13_Y13_N12     ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1|Equal0~6                                                                                                                                                                                                                                                   ; LCCOMB_X13_Y13_N24     ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2|current_state.s1                                                                                                                                                                                                                                                       ; FF_X15_Y12_N17         ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2|current_state.s2                                                                                                                                                                                                                                                       ; FF_X16_Y12_N23         ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2|reg_1_en                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y12_N2      ; 129     ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|data2packets_fsm:data2packets_fsm_inst0|current_state.rd_smpl_buff                                                                                                                                                                                                                                     ; FF_X14_Y10_N13         ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|data2packets_top:data2packets_top_inst2|inst1_data_in_valid                                                                                                                                                                                                                                                                                    ; FF_X8_Y10_N3           ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|inst0_reset_n~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X14_Y8_N24      ; 39      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|inst0_reset_n                                                                                                                                                                                                                                                                                          ; FF_X7_Y7_N21           ; 51      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|inst0_reset_n                                                                                                                                                                                                                                                                ; FF_X6_Y5_N11           ; 53      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|inst1_reset_n                                                                                                                                                                                                                                                                ; FF_X3_Y7_N7            ; 52      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos0_reg_proc~1                                                                                                                                                                                                                        ; LCCOMB_X4_Y4_N12       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos1_reg_proc~0                                                                                                                                                                                                                        ; LCCOMB_X4_Y4_N22       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos2_reg_proc~0                                                                                                                                                                                                                        ; LCCOMB_X3_Y4_N22       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos3_reg_proc~0                                                                                                                                                                                                                        ; LCCOMB_X3_Y4_N6        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos0_reg_proc~0                                                                                                                                                                                                                        ; LCCOMB_X6_Y4_N8        ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos1_reg_proc~0                                                                                                                                                                                                                        ; LCCOMB_X6_Y4_N0        ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos2_reg_proc~0                                                                                                                                                                                                                        ; LCCOMB_X6_Y4_N22       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos3_reg_proc~0                                                                                                                                                                                                                        ; LCCOMB_X6_Y4_N26       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|smpl_cmp:inst3_smpl_cmp|current_state.compare                                                                                                                                                                                                                                                                          ; FF_X14_Y8_N1           ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|smpl_cmp:inst3_smpl_cmp|process_1~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X3_Y4_N18       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|test_data_dd:int2_test_data_dd|iq_sel                                                                                                                                                                                                                                                                                  ; FF_X2_Y4_N7            ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                           ; LCCOMB_X8_Y8_N0        ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                           ; LCCOMB_X6_Y8_N26       ; 24      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                         ; FF_X25_Y16_N27         ; 3295    ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter:avalon_st_adapter|lms_dsp_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|Mux5~0                                                                                                                                                                                          ; LCCOMB_X11_Y8_N22      ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter_001:avalon_st_adapter_001|lms_dsp_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|in_ready                                                                                                                                                                            ; LCCOMB_X9_Y6_N6        ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter_001:avalon_st_adapter_001|lms_dsp_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|out_valid                                                                                                                                                                           ; FF_X34_Y6_N3           ; 529     ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_11|delay_signals[0][0]                                                                         ; FF_X44_Y6_N27          ; 145     ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_12|delay_signals[0][0]                                                                         ; FF_X46_Y4_N25          ; 97      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_15|delay_signals[0][0]                                                                         ; FF_X47_Y7_N5           ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated|_~0                                                                                                                                                                                                                          ; LCCOMB_X17_Y10_N20     ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                                 ; FF_X14_Y8_N15          ; 2352    ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|sync_reg:sync_reg11|sync_reg[1]                                                                                                                                                                                                                                                                                                                ; FF_X14_Y8_N19          ; 61      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rx_path_top:inst6_rx_path_top|sync_reg:sync_reg8|sync_reg[1]                                                                                                                                                                                                                                                                                                                 ; FF_X19_Y8_N25          ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                     ; FF_X43_Y18_N29         ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                          ; LCCOMB_X37_Y18_N16     ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                            ; LCCOMB_X37_Y18_N18     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                          ; LCCOMB_X37_Y18_N12     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                             ; LCCOMB_X41_Y18_N6      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                                             ; LCCOMB_X41_Y18_N0      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~15                                              ; LCCOMB_X42_Y18_N30     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~7                                ; LCCOMB_X38_Y18_N4      ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~8                                ; LCCOMB_X41_Y18_N4      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                        ; LCCOMB_X43_Y18_N2      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~15                       ; LCCOMB_X39_Y18_N8      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~22                  ; LCCOMB_X39_Y17_N28     ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~23                  ; LCCOMB_X39_Y18_N30     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                          ; FF_X36_Y17_N1          ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                         ; FF_X43_Y18_N15         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                   ; LCCOMB_X43_Y18_N6      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                         ; FF_X44_Y18_N15         ; 29      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                       ; LCCOMB_X41_Y18_N22     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                                                               ; FF_X25_Y15_N5          ; 98      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                                                                                                                                                                                               ; FF_X25_Y12_N21         ; 2119    ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sync_reg:sync_reg2|sync_reg[1]                                                                                                                                                                                                                                                                                                                                               ; FF_X25_Y8_N15          ; 181     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_no_ref_test:FX3_clk_test|current_state.idle                                                                                                                                                                                                                                                                            ; FF_X27_Y3_N13          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test|current_state.count                                                                                                                                                                                                                                                                         ; FF_X27_Y5_N29          ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0_en_reg1                                                                                                                                                                                                                                                                      ; FF_X27_Y3_N11          ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|current_state.count                                                                                                                                                                                                                                                                   ; FF_X27_Y3_N5           ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+--------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+--------------------------------------------------------------------------------+
; Name                                                                                                                                                                                    ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+--------------------------------------------------------------------------------+
; FT_CLK                                                                                                                                                                                  ; PIN_G9           ; 446     ; 34                                   ; Global Clock         ; GCLK9            ; --                                                                             ;
; LMK_CLK                                                                                                                                                                                 ; PIN_H6           ; 2519    ; 19                                   ; Global Clock         ; GCLK2            ; --                                                                             ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                            ; JTAG_X25_Y18_N0  ; 124     ; 3                                    ; Global Clock         ; GCLK12           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk                                                 ; LCCOMB_X27_Y4_N2 ; 169     ; 0                                    ; Global Clock         ; GCLK15           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc                                                ; UNVM_X0_Y18_N40  ; 2       ; 0                                    ; Global Clock         ; GCLK14           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg                                                                                                        ; FF_X31_Y19_N15   ; 2213    ; 0                                    ; Global Clock         ; GCLK10           ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                            ; PLL_1            ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[2]                                                                            ; PLL_1            ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[3]                                                                            ; PLL_1            ; 1       ; 0                                    ; Global Clock         ; GCLK18           ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk ; CLKCTRL_G1       ; 1       ; 0                                    ; Global Clock         ; GCLK1            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][2] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk ; CLKCTRL_G3       ; 6056    ; 46                                   ; Global Clock         ; GCLK3            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk  ; CLKCTRL_G4       ; 3       ; 0                                    ; Global Clock         ; GCLK4            ; VCC                                                                            ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk  ; CLKCTRL_G0       ; 1       ; 0                                    ; Global Clock         ; GCLK0            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][0] ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+--------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out               ; 3295    ;
; rx_path_top:inst6_rx_path_top|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                       ; 2352    ;
; sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                     ; 2119    ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                    ; 1092    ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[0]                                                                                                                    ; 551     ;
; rx_path_top:inst6_rx_path_top|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter_001:avalon_st_adapter_001|lms_dsp_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|out_valid ; 529     ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[1]                                                                                                                    ; 521     ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[3]                                                                                                                    ; 513     ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[2]                                                                                                                    ; 504     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                     ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|altsyncram_8a61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X45_Y17_N0                                                                                                                                                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|altsyncram_v241:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X45_Y19_N0                                                                                                                                                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|altsyncram_vp01:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 64           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 2048                        ; 64                          ; 4096                        ; 32                          ; 131072              ; 16   ; None ; M9K_X23_Y14_N0, M9K_X45_Y15_N0, M9K_X23_Y13_N0, M9K_X45_Y16_N0, M9K_X23_Y12_N0, M9K_X45_Y13_N0, M9K_X23_Y10_N0, M9K_X23_Y16_N0, M9K_X45_Y14_N0, M9K_X45_Y12_N0, M9K_X23_Y11_N0, M9K_X45_Y11_N0, M9K_X45_Y10_N0, M9K_X23_Y9_N0, M9K_X23_Y15_N0, M9K_X45_Y9_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X45_Y21_N0                                                                                                                                                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X45_Y26_N0                                                                                                                                                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X45_Y25_N0                                                                                                                                                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_skc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; None ; M9K_X45_Y27_N0, M9K_X45_Y23_N0, M9K_X45_Y22_N0, M9K_X45_Y24_N0                                                                                                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|altsyncram:altsyncram4|altsyncram_lcj3:auto_generated|ALTSYNCRAM                                                                                                                                                             ; AUTO ; Single Port      ; Single Clock ; 144          ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 144    ; 144                         ; 1                           ; --                          ; --                          ; 144                 ; 1    ; None ; M9K_X5_Y2_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rx_path_top:inst6_rx_path_top|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|altsyncram_8d61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 48           ; 1024         ; 48           ; yes                    ; no                      ; yes                    ; yes                     ; 49152  ; 1024                        ; 48                          ; 1024                        ; 48                          ; 49152               ; 6    ; None ; M9K_X5_Y8_N0, M9K_X5_Y11_N0, M9K_X5_Y7_N0, M9K_X5_Y10_N0, M9K_X5_Y9_N0, M9K_X5_Y6_N0                                                                                                                                                                         ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 18,572 / 49,625 ( 37 % ) ;
; C16 interconnects     ; 101 / 2,250 ( 4 % )      ;
; C4 interconnects      ; 8,073 / 39,600 ( 20 % )  ;
; Direct links          ; 3,484 / 49,625 ( 7 % )   ;
; Global clocks         ; 13 / 20 ( 65 % )         ;
; Local interconnects   ; 6,042 / 15,840 ( 38 % )  ;
; NSLEEPs               ; 0 / 320 ( 0 % )          ;
; R24 interconnects     ; 275 / 2,146 ( 13 % )     ;
; R4 interconnects      ; 10,093 / 53,244 ( 19 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.50) ; Number of LABs  (Total = 964) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 6                             ;
; 3                                           ; 6                             ;
; 4                                           ; 7                             ;
; 5                                           ; 9                             ;
; 6                                           ; 10                            ;
; 7                                           ; 7                             ;
; 8                                           ; 10                            ;
; 9                                           ; 14                            ;
; 10                                          ; 18                            ;
; 11                                          ; 24                            ;
; 12                                          ; 25                            ;
; 13                                          ; 39                            ;
; 14                                          ; 49                            ;
; 15                                          ; 114                           ;
; 16                                          ; 619                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.58) ; Number of LABs  (Total = 964) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 787                           ;
; 1 Clock                            ; 895                           ;
; 1 Clock enable                     ; 395                           ;
; 1 Sync. clear                      ; 24                            ;
; 1 Sync. load                       ; 69                            ;
; 2 Async. clears                    ; 61                            ;
; 2 Clock enables                    ; 215                           ;
; 2 Clocks                           ; 44                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 24.49) ; Number of LABs  (Total = 964) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 5                             ;
; 3                                            ; 3                             ;
; 4                                            ; 5                             ;
; 5                                            ; 3                             ;
; 6                                            ; 6                             ;
; 7                                            ; 2                             ;
; 8                                            ; 6                             ;
; 9                                            ; 7                             ;
; 10                                           ; 2                             ;
; 11                                           ; 6                             ;
; 12                                           ; 6                             ;
; 13                                           ; 7                             ;
; 14                                           ; 10                            ;
; 15                                           ; 12                            ;
; 16                                           ; 22                            ;
; 17                                           ; 10                            ;
; 18                                           ; 23                            ;
; 19                                           ; 27                            ;
; 20                                           ; 41                            ;
; 21                                           ; 24                            ;
; 22                                           ; 51                            ;
; 23                                           ; 54                            ;
; 24                                           ; 62                            ;
; 25                                           ; 55                            ;
; 26                                           ; 83                            ;
; 27                                           ; 63                            ;
; 28                                           ; 69                            ;
; 29                                           ; 74                            ;
; 30                                           ; 83                            ;
; 31                                           ; 54                            ;
; 32                                           ; 85                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.85) ; Number of LABs  (Total = 964) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 22                            ;
; 2                                               ; 25                            ;
; 3                                               ; 38                            ;
; 4                                               ; 55                            ;
; 5                                               ; 49                            ;
; 6                                               ; 66                            ;
; 7                                               ; 49                            ;
; 8                                               ; 72                            ;
; 9                                               ; 73                            ;
; 10                                              ; 83                            ;
; 11                                              ; 74                            ;
; 12                                              ; 62                            ;
; 13                                              ; 54                            ;
; 14                                              ; 62                            ;
; 15                                              ; 50                            ;
; 16                                              ; 94                            ;
; 17                                              ; 19                            ;
; 18                                              ; 8                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 5                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.99) ; Number of LABs  (Total = 964) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 10                            ;
; 4                                            ; 26                            ;
; 5                                            ; 35                            ;
; 6                                            ; 28                            ;
; 7                                            ; 34                            ;
; 8                                            ; 27                            ;
; 9                                            ; 25                            ;
; 10                                           ; 17                            ;
; 11                                           ; 28                            ;
; 12                                           ; 50                            ;
; 13                                           ; 31                            ;
; 14                                           ; 36                            ;
; 15                                           ; 48                            ;
; 16                                           ; 37                            ;
; 17                                           ; 44                            ;
; 18                                           ; 34                            ;
; 19                                           ; 34                            ;
; 20                                           ; 25                            ;
; 21                                           ; 27                            ;
; 22                                           ; 42                            ;
; 23                                           ; 35                            ;
; 24                                           ; 41                            ;
; 25                                           ; 41                            ;
; 26                                           ; 33                            ;
; 27                                           ; 24                            ;
; 28                                           ; 25                            ;
; 29                                           ; 20                            ;
; 30                                           ; 24                            ;
; 31                                           ; 20                            ;
; 32                                           ; 16                            ;
; 33                                           ; 10                            ;
; 34                                           ; 7                             ;
; 35                                           ; 11                            ;
; 36                                           ; 9                             ;
; 37                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 19    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 11    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 117          ; 38           ; 117          ; 0            ; 0            ; 121       ; 117          ; 0            ; 121       ; 121       ; 21           ; 10           ; 0            ; 7            ; 69           ; 21           ; 10           ; 69           ; 7            ; 0            ; 4            ; 10           ; 31           ; 0            ; 0            ; 0            ; 0            ; 121       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 83           ; 4            ; 121          ; 121          ; 0         ; 4            ; 121          ; 0         ; 0         ; 100          ; 111          ; 121          ; 114          ; 52           ; 100          ; 111          ; 52           ; 114          ; 121          ; 117          ; 111          ; 90           ; 121          ; 121          ; 121          ; 121          ; 0         ; 121          ; 121          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LMS_MCLK1           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_FCLK1           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_TXNRX1          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_ENABLE_IQSEL1   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_FCLK2           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_TXNRX2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_RESET           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_TXEN            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_RXEN            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_CORE_LDO_EN     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_WRn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_MOSI       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_LMS_SS     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_DAC_SS     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_QSPI_SCLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_QSPI_IO0       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_QSPI_IO2       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_QSPI_IO3       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_QSPI_FLASH_SS  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_LED_R          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_LED_G          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FAN_CTRL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RFSW_RX_V1          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RFSW_RX_V2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RFSW_TX_V1          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RFSW_TX_V2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_LB_AT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_LB_SH            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[0]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[1]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[2]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[3]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[4]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[5]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[6]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[7]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[8]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[9]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[10]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[11]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[12]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[13]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[14]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[15]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[16]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[17]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[18]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[19]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[20]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[21]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[22]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[23]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[24]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[25]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[26]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[27]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[28]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[29]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[30]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[31]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_EGPIO[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_EGPIO[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LM75_OS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMK_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_RXFn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_MCLK2           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_TXEn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_QSPI_IO1       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_MISO       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_ENABLE_IQSEL2   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; Off                    ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; Off                    ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 �C   ;
; High Junction Temperature ; 85 �C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                ;
+-----------------------------------+----------------------+-------------------+
; Source Clock(s)                   ; Destination Clock(s) ; Delay Added in ns ;
+-----------------------------------+----------------------+-------------------+
; LMK_CLK                           ; FPGA_SPI_SCLK_FPGA   ; 1304.5            ;
; LMK_CLK                           ; LMK_CLK              ; 193.5             ;
; LMS_MCLK2,RX_C3                   ; LMS_MCLK2,RX_C3      ; 143.5             ;
; LMK_CLK,FPGA_SPI_SCLK_FPGA        ; FPGA_SPI_SCLK_FPGA   ; 66.7              ;
; FT_CLK,LMK_CLK,FPGA_SPI_SCLK_FPGA ; FPGA_SPI_SCLK_FPGA   ; 43.9              ;
+-----------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                      ; Destination Register                                                                                                                                        ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[1]                                                                                   ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[1]                                                                               ; 5.360             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[2]                                                                                   ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[2]                                                                               ; 5.359             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[13]                                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[13]                                                                              ; 5.022             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[17]                                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[1]                                                                               ; 4.964             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[11]                                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[11]                                                                              ; 4.950             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[18]                                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[2]                                                                               ; 4.946             ;
; sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                       ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|MAJOR_REV_reg[14]                                                                       ; 4.919             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[15]                                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[15]                                                                              ; 4.843             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[9]                                                                                   ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[9]                                                                               ; 4.770             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg[7]                                                                                                 ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|din_reg[0]                                                                          ; 4.668             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[12]                                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[12]                                                                              ; 4.599             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[14]                                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[14]                                                                              ; 4.545             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE            ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK ; 4.516             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[10]                                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[10]                                                                              ; 4.431             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[8]                                                                                   ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[8]                                                                               ; 4.200             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|ps_done_reg_manual_mode                                                        ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[1][2]                                                                                 ; 4.177             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[20]                                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[4]                                                                               ; 4.090             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[5]                                                                                   ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 4.045             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|ps_status_reg                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[1][3]                                                                                 ; 4.006             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[23]                                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[7]                                                                               ; 3.903             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[0][0]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[4]                                                                               ; 3.817             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[4]                                                                                   ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[4]                                                                               ; 3.817             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_no_ref_test:FX3_clk_test|cnt[4]                                                                                                ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[4]                                                                               ; 3.817             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[0]                                                                                                      ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[4]                                                                               ; 3.817             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[3]                                                                                                      ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[4]                                                                               ; 3.817             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[4]                                                                                                      ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[4]                                                                               ; 3.817             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|areset_state ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[1][1]                                                                                 ; 3.811             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[0][1]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.811             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[21]                                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.811             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_no_ref_test:FX3_clk_test|cnt[5]                                                                                                ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.811             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|ps_done_reg                                                                    ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[1][2]                                                                                 ; 3.792             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[0][2]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[6]                                                                               ; 3.775             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[22]                                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[6]                                                                               ; 3.775             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[6]                                                                                   ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[6]                                                                               ; 3.775             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_no_ref_test:FX3_clk_test|cnt[6]                                                                                                ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[6]                                                                               ; 3.775             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|idle_state   ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[1][0]                                                                                 ; 3.759             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE          ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK ; 3.745             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[19]                                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[3]                                                                               ; 3.692             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[0][3]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[7]                                                                               ; 3.666             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[7]                                                                                   ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[7]                                                                               ; 3.666             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_no_ref_test:FX3_clk_test|cnt[7]                                                                                                ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[7]                                                                               ; 3.666             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[9][5]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[12][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[8][5]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[13][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[3][5]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[6][5]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[2][5]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[7][5]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[1][5]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[4][5]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[0][5]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[5][5]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[11][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[14][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[10][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[15][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[5]                                                                                                      ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[6]                                                                                                      ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[7]                                                                                                      ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[8]                                                                                                      ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[9]                                                                                                      ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[10]                                                                                                     ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[11]                                                                                                     ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[12]                                                                                                     ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[13]                                                                                                     ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[14]                                                                                                     ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[15]                                                                                                     ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[1]                                                                                                      ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|inst_reg[2]                                                                                                      ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|state[3]                                                                                        ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|state[2]                                                                                        ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|state[1]                                                                                        ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|state[0]                                                                                        ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|state[5]                                                                                        ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|state[4]                                                                                        ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.606             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|busy_reg                                                                               ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[1][3]                                                                                 ; 3.571             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[3][6]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[1][3]                                                                                 ; 3.515             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[3][5]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[1][3]                                                                                 ; 3.515             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[3][4]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[1][3]                                                                                 ; 3.515             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[3][3]                                                                                                          ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[1][3]                                                                                 ; 3.515             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg4|sync_reg[1]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[1][3]                                                                                 ; 3.515             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[4]                                                                                                        ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[19][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[25][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[17][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[27][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[28][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[22][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[20][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[30][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[18][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[24][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[16][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[26][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[29][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[23][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[21][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[31][5]                                                                                                         ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[5]                                                                               ; 3.401             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0[16]                                                                                  ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg[0]                                                                               ; 3.332             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
    Info (16304): Mode behavior is affected by advanced setting Placement Effort Multiplier (default for this mode is 4.0)
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (119006): Selected device 10M16SAU169C8G for design "LimeSDR-Mini_lms7_lelec210x"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/pll_altpll.v Line: 503
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[0] port File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/pll_altpll.v Line: 503
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[2] port File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/pll_altpll.v Line: 503
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[3] port File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/pll_altpll.v Line: 503
Warning (15075): The contents of the scan chain Memory Initialization File E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/ip/pll/pll.mif for PLL "pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll1" do not match the initial state of the scan chain for the PLL File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/pll_altpll.v Line: 503
    Warning (15076): The value for the clk1 Counter Bypass parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: Not Bypassed
        Info (15079): The value in the parameter value source PLL node: Bypassed
    Warning (15076): The value for the clk1 Counter High Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: 2
        Info (15079): The value in the parameter value source PLL node: 0
    Warning (15076): The value for the clk1 Counter Low Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: 2
        Info (15079): The value in the parameter value source PLL node: 0
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAU169C8G is compatible
    Info (176445): Device 10M08SAU169C8GES is compatible
    Info (176445): Device 10M04SAU169C8G is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_3hn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ve9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ue9:dffpipe13|dffe14a* 
    Info (332165): Entity dcfifo_6en1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_te9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_se9:dffpipe14|dffe15a* 
    Info (332165): Entity dcfifo_pcn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a* 
    Info (332165): Entity dcfifo_r9n1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a* 
    Info (332165): Entity pll_altpll
        Info (332166): set_false_path -from ** -to *phasedone_state* 
        Info (332166): set_false_path -from ** -to *internal_phasestep* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/altera_onchip_flash.sdc'
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/lms_ctr_nios2_cpu_cpu.sdc'
Info (332104): Reading SDC File: 'lms_dsp/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'LMS7002_timing.sdc'
Warning (332174): Ignored filter at LMS7002_timing.sdc(64): *pll_top*|pll1|clk[1] could not be matched with a pin File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/LMS7002_timing.sdc Line: 64
Critical Warning (332049): Ignored create_generated_clock at LMS7002_timing.sdc(60): Argument <targets> is an empty collection File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/LMS7002_timing.sdc Line: 60
    Info (332050): create_generated_clock     -name   TX_C1 \
                                -master     [get_clocks LMS_MCLK2] \
                                -source     [get_pins -compatibility_mode *pll_top*|pll1|inclk[0]] \
                                -phase 90 \
                                            [get_pins -compatibility_mode *pll_top*|pll1|clk[1]] File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/LMS7002_timing.sdc Line: 60
Warning (332174): Ignored filter at LMS7002_timing.sdc(223): TX_C1 could not be matched with a clock File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/LMS7002_timing.sdc Line: 223
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(223): Argument <from> is an empty collection File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/LMS7002_timing.sdc Line: 223
    Info (332050): set_false_path -setup     -rise_from     [get_clocks TX_C1] -rise_to \
                                                [get_clocks LMS_FCLK1] File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/LMS7002_timing.sdc Line: 223
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(225): Argument <from> is an empty collection File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/LMS7002_timing.sdc Line: 225
    Info (332050): set_false_path -setup     -fall_from     [get_clocks TX_C1] -fall_to \
                                                [get_clocks LMS_FCLK1] File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/LMS7002_timing.sdc Line: 225
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(227): Argument <from> is an empty collection File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/LMS7002_timing.sdc Line: 227
    Info (332050): set_false_path -hold     -rise_from     [get_clocks TX_C1] -fall_to \
                                                [get_clocks LMS_FCLK1] File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/LMS7002_timing.sdc Line: 227
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(229): Argument <from> is an empty collection File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/LMS7002_timing.sdc Line: 229
    Info (332050): set_false_path -hold     -fall_from     [get_clocks TX_C1] -rise_to \
                                                [get_clocks LMS_FCLK1] File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/LMS7002_timing.sdc Line: 229
Info (332104): Reading SDC File: 'FT601_timing.sdc'
Info (332104): Reading SDC File: 'timing.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332043): Overwriting existing clock: altera_reserved_tck
<<<<<<< HEAD:LimeSDR-Mini_lms7_trx/output_files/LimeSDR-Mini_lms7_trx.fit.rpt
=======
Warning (332174): Ignored filter at timing.sdc(168): LMS_CORE_LDO_EN could not be matched with a port File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/timing.sdc Line: 168
Warning (332049): Ignored set_false_path at timing.sdc(168): Argument <to> is an empty collection File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/timing.sdc Line: 168
    Info (332050): set_false_path -to [get_ports LMS_CORE_LDO_EN] File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/timing.sdc Line: 168
Warning (332174): Ignored filter at timing.sdc(169): LMS_RESET could not be matched with a port File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/timing.sdc Line: 169
Warning (332049): Ignored set_false_path at timing.sdc(169): Argument <to> is an empty collection File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/timing.sdc Line: 169
    Info (332050): set_false_path -to [get_ports LMS_RESET] File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/timing.sdc Line: 169
Warning (332174): Ignored filter at timing.sdc(170): LMS_RXEN could not be matched with a port File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/timing.sdc Line: 170
Warning (332049): Ignored set_false_path at timing.sdc(170): Argument <to> is an empty collection File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/timing.sdc Line: 170
    Info (332050): set_false_path -to [get_ports LMS_RXEN] File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/timing.sdc Line: 170
Warning (332174): Ignored filter at timing.sdc(171): LMS_TXEN could not be matched with a port File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/timing.sdc Line: 171
Warning (332049): Ignored set_false_path at timing.sdc(171): Argument <to> is an empty collection File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/timing.sdc Line: 171
    Info (332050): set_false_path -to [get_ports LMS_TXEN] File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/timing.sdc Line: 171
>>>>>>> f16dab0 (Rename project with subfix lelec210x_HW_1.0):LimeSDR-Mini_lms7_lelec210x/output_files/LimeSDR-Mini_lms7_trx.fit.rpt
Info (332104): Reading SDC File: 'Clock_groups.sdc'
Warning (332174): Ignored filter at Clock_groups.sdc(16): TX_C1 could not be matched with a clock File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/Clock_groups.sdc Line: 16
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst0_nios_cpu|lms_ctr_inst0|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc was found missing 1 generated clock that corresponds to a base clock with a period of: 181.818
    Warning (332056): Clock: TX_C0 with master clock period: 8.000 found on PLL node: inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[0] does not match the master clock period requirement: 6.250
    Warning (332056): Clock: RX_C2 with master clock period: 8.000 found on PLL node: inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[2] does not match the master clock period requirement: 6.250
    Warning (332056): Clock: RX_C3 with master clock period: 8.000 found on PLL node: inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[3] does not match the master clock period requirement: 6.250
Warning (332061): Virtual clock FT_CLK_VIRT is never referenced in any input or output delay assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 17 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   25.000 DUAL_BOOT_CLK
    Info (332111):  100.000 FPGA_SPI_SCLK
    Info (332111):  100.000 FPGA_SPI_SCLK_FPGA
    Info (332111):  100.000 FPGA_SPI_SCLK_out
    Info (332111):   10.000       FT_CLK
    Info (332111):   10.000  FT_CLK_VIRT
    Info (332111):   25.000      LMK_CLK
    Info (332111):    8.000    LMS_FCLK1
    Info (332111):    8.000    LMS_FCLK2
    Info (332111):    8.000    LMS_MCLK1
    Info (332111):    8.000    LMS_MCLK2
    Info (332111):    8.000 LMS_MCLK2_VIRT
    Info (332111):  100.000 ONCHIP_FLASH_CLK
    Info (332111):    8.000        RX_C2
    Info (332111):    8.000        RX_C3
    Info (332111):    8.000        TX_C0
Info (176352): Promoted node LMS_MCLK2~input (placed in PIN H4 (CLK1p, DIFFIO_RX_L22p, DIFFOUT_L22p, High_Speed)) File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 64
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G4 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 61
Info (176353): Automatically promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1) File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/pll_altpll.v Line: 619
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_1) File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/pll_altpll.v Line: 619
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C0 of PLL_1) File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/pll_altpll.v Line: 619
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176352): Promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c0_mux  File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/pll_top/synth/rxtx_pll.vhd Line: 180
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 61
Info (176352): Promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c2_mux  File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/pll_top/synth/rxtx_pll.vhd Line: 181
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 61
Info (176352): Promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c3_mux  File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/pll_top/synth/rxtx_pll.vhd Line: 181
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 61
Info (176353): Automatically promoted node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk  File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/rtl/alt_dual_boot_avmm.v Line: 43
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node LMK_CLK~input (placed in PIN H6 (CLK0p, DIFFIO_RX_L20p, DIFFOUT_L20p, High_Speed)) File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 54
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|transmitting File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 135
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|stateZero File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 132
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|spi_slave_select_reg[0] File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 244
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|SSO_reg File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 213
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_reg File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 214
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_arclk_neg_pos_reg File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 213
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_arclk_neg_reg File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 212
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_arclk~0 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 165
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_pos_reg File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 215
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_pos_write_reg File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 216
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node FT_CLK~input (placed in PIN G9 (CLK2p, DIFFIO_RX_R18p, DIFFOUT_R18p, High_Speed)) File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg  File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 361
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|spi_0_SCLK~0 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/nios_cpu/nios_cpu.vhd Line: 45
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg~2 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 361
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~2 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[5][0] File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/spi/fpgacfg.vhd Line: 224
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~3 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~4 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~5 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~6 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~7 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~8 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc  File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/lms_ctr/synthesis/submodules/rtl/altera_onchip_flash_block.v Line: 147
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[12]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[12]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[12]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_ENABLE_IQSEL2~input" is constrained to location IOIBUF_X0_Y7_N22 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 67
    Info (176467): Node "LMS_ENABLE_IQSEL2" is constrained to location PIN N3 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 67
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[10]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[10]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[10]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[10]~input" is constrained to location IOIBUF_X3_Y0_N1 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[10]" is constrained to location PIN L5 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[8]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[8]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[8]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[8]~input" is constrained to location IOIBUF_X6_Y0_N22 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[8]" is constrained to location PIN N4 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[11]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[11]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[11]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[11]~input" is constrained to location IOIBUF_X6_Y0_N29 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[11]" is constrained to location PIN L4 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[9]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[9]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[9]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[9]~input" is constrained to location IOIBUF_X0_Y3_N8 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[9]" is constrained to location PIN K2 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[6]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[6]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[6]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[6]~input" is constrained to location IOIBUF_X0_Y7_N8 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[6]" is constrained to location PIN L2 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[4]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[4]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[4]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[4]~input" is constrained to location IOIBUF_X0_Y7_N15 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[4]" is constrained to location PIN N2 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[7]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[7]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[7]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[7]~input" is constrained to location IOIBUF_X0_Y9_N8 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[7]" is constrained to location PIN J2 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[5]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[5]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[5]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[5]~input" is constrained to location IOIBUF_X0_Y3_N1 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[5]" is constrained to location PIN K1 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[2]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[2]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[2]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[2]~input" is constrained to location IOIBUF_X0_Y8_N1 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[2]" is constrained to location PIN M1 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[0]~input" is constrained to location IOIBUF_X0_Y8_N8 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[0]" is constrained to location PIN M2 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[3]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[3]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[3]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[3]~input" is constrained to location IOIBUF_X0_Y9_N1 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[3]" is constrained to location PIN J1 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[1]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[1]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rx_path_top:inst6_rx_path_top|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[1]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[1]~input" is constrained to location IOIBUF_X3_Y0_N15 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[1]" is constrained to location PIN M4 to improve DDIO timing File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 68
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 68 registers into blocks of type I/O Output Buffer
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:03
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:11
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:27
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 4.3% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 17% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X38_Y20 to location X50_Y30
Info (170194): Fitter routing operations ending: elapsed time is 00:00:19
Info (11888): Total time spent on timing analysis during the Fitter is 15.79 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (169177): 51 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
<<<<<<< HEAD:LimeSDR-Mini_lms7_trx/output_files/LimeSDR-Mini_lms7_trx.fit.rpt
    Info (169178): Pin FT_BE[0] uses I/O standard 3.3-V LVCMOS at B11 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_BE[1] uses I/O standard 3.3-V LVCMOS at C12 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_BE[2] uses I/O standard 3.3-V LVCMOS at A12 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_BE[3] uses I/O standard 3.3-V LVCMOS at B13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[0] uses I/O standard 3.3-V LVCMOS at A2 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[1] uses I/O standard 3.3-V LVCMOS at B6 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[2] uses I/O standard 3.3-V LVCMOS at B3 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[3] uses I/O standard 3.3-V LVCMOS at B5 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[4] uses I/O standard 3.3-V LVCMOS at A3 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[5] uses I/O standard 3.3-V LVCMOS at B4 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[6] uses I/O standard 3.3-V LVCMOS at E6 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[7] uses I/O standard 3.3-V LVCMOS at A4 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[8] uses I/O standard 3.3-V LVCMOS at B12 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[9] uses I/O standard 3.3-V LVCMOS at H8 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[10] uses I/O standard 3.3-V LVCMOS at E9 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[11] uses I/O standard 3.3-V LVCMOS at B2 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[12] uses I/O standard 3.3-V LVCMOS at D9 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[13] uses I/O standard 3.3-V LVCMOS at J9 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[14] uses I/O standard 3.3-V LVCMOS at A9 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[15] uses I/O standard 3.3-V LVCMOS at H9 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[16] uses I/O standard 3.3-V LVCMOS at A7 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[17] uses I/O standard 3.3-V LVCMOS at F8 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[18] uses I/O standard 3.3-V LVCMOS at A6 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[19] uses I/O standard 3.3-V LVCMOS at E10 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[20] uses I/O standard 3.3-V LVCMOS at A5 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[21] uses I/O standard 3.3-V LVCMOS at F9 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[22] uses I/O standard 3.3-V LVCMOS at E8 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[23] uses I/O standard 3.3-V LVCMOS at A8 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[24] uses I/O standard 3.3-V LVCMOS at K11 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[25] uses I/O standard 3.3-V LVCMOS at K12 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[26] uses I/O standard 3.3-V LVCMOS at J12 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[27] uses I/O standard 3.3-V LVCMOS at G12 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[28] uses I/O standard 3.3-V LVCMOS at L13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[29] uses I/O standard 3.3-V LVCMOS at G13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[30] uses I/O standard 3.3-V LVCMOS at J13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FT_D[31] uses I/O standard 3.3-V LVCMOS at H13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin FPGA_I2C_SCL uses I/O standard 3.3-V LVCMOS at D13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 102
    Info (169178): Pin FPGA_I2C_SDA uses I/O standard 3.3-V LVCMOS at K13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 103
    Info (169178): Pin FPGA_GPIO[0] uses I/O standard 3.3-V LVCMOS at A11 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 110
    Info (169178): Pin FPGA_GPIO[1] uses I/O standard 3.3-V LVCMOS at B10 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 110
    Info (169178): Pin FPGA_GPIO[2] uses I/O standard 3.3-V LVCMOS at C10 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 110
    Info (169178): Pin FPGA_GPIO[3] uses I/O standard 3.3-V LVCMOS at D11 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 110
    Info (169178): Pin FPGA_GPIO[4] uses I/O standard 3.3-V LVCMOS at E13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 110
    Info (169178): Pin FPGA_GPIO[5] uses I/O standard 3.3-V LVCMOS at F13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 110
    Info (169178): Pin FPGA_GPIO[6] uses I/O standard 3.3-V LVCMOS at F10 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 110
    Info (169178): Pin FPGA_GPIO[7] uses I/O standard 3.3-V LVCMOS at G10 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 110
    Info (169178): Pin FPGA_EGPIO[0] uses I/O standard 3.3-V LVCMOS at B7 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 111
    Info (169178): Pin FPGA_EGPIO[1] uses I/O standard 3.3-V LVCMOS at D6 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 111
    Info (169178): Pin FT_RXFn uses I/O standard 3.3-V LVCMOS at C11 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 83
    Info (169178): Pin FT_CLK uses I/O standard 3.3-V LVCMOS at G9 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 78
    Info (169178): Pin FT_TXEn uses I/O standard 3.3-V LVCMOS at C13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 84
Info (144001): Generated suppressed messages file E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_trx/output_files/LimeSDR-Mini_lms7_trx.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 6404 megabytes
    Info: Processing ended: Sun Oct 03 14:11:39 2021
    Info: Elapsed time: 00:01:16
    Info: Total CPU time (on all processors): 00:03:08
=======
    Info (169178): Pin FT_BE[0] uses I/O standard 3.3-V LVCMOS at B11 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 79
    Info (169178): Pin FT_BE[1] uses I/O standard 3.3-V LVCMOS at C12 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 79
    Info (169178): Pin FT_BE[2] uses I/O standard 3.3-V LVCMOS at A12 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 79
    Info (169178): Pin FT_BE[3] uses I/O standard 3.3-V LVCMOS at B13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 79
    Info (169178): Pin FT_D[0] uses I/O standard 3.3-V LVCMOS at A2 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[1] uses I/O standard 3.3-V LVCMOS at B6 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[2] uses I/O standard 3.3-V LVCMOS at B3 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[3] uses I/O standard 3.3-V LVCMOS at B5 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[4] uses I/O standard 3.3-V LVCMOS at A3 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[5] uses I/O standard 3.3-V LVCMOS at B4 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[6] uses I/O standard 3.3-V LVCMOS at E6 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[7] uses I/O standard 3.3-V LVCMOS at A4 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[8] uses I/O standard 3.3-V LVCMOS at B12 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[9] uses I/O standard 3.3-V LVCMOS at H8 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[10] uses I/O standard 3.3-V LVCMOS at E9 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[11] uses I/O standard 3.3-V LVCMOS at B2 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[12] uses I/O standard 3.3-V LVCMOS at D9 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[13] uses I/O standard 3.3-V LVCMOS at J9 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[14] uses I/O standard 3.3-V LVCMOS at A9 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[15] uses I/O standard 3.3-V LVCMOS at H9 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[16] uses I/O standard 3.3-V LVCMOS at A7 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[17] uses I/O standard 3.3-V LVCMOS at F8 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[18] uses I/O standard 3.3-V LVCMOS at A6 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[19] uses I/O standard 3.3-V LVCMOS at E10 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[20] uses I/O standard 3.3-V LVCMOS at A5 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[21] uses I/O standard 3.3-V LVCMOS at F9 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[22] uses I/O standard 3.3-V LVCMOS at E8 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[23] uses I/O standard 3.3-V LVCMOS at A8 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[24] uses I/O standard 3.3-V LVCMOS at K11 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[25] uses I/O standard 3.3-V LVCMOS at K12 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[26] uses I/O standard 3.3-V LVCMOS at J12 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[27] uses I/O standard 3.3-V LVCMOS at G12 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[28] uses I/O standard 3.3-V LVCMOS at L13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[29] uses I/O standard 3.3-V LVCMOS at G13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[30] uses I/O standard 3.3-V LVCMOS at J13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FT_D[31] uses I/O standard 3.3-V LVCMOS at H13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 80
    Info (169178): Pin FPGA_I2C_SCL uses I/O standard 3.3-V LVCMOS at D13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 101
    Info (169178): Pin FPGA_I2C_SDA uses I/O standard 3.3-V LVCMOS at K13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 102
    Info (169178): Pin FPGA_GPIO[0] uses I/O standard 3.3-V LVCMOS at A11 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 109
    Info (169178): Pin FPGA_GPIO[1] uses I/O standard 3.3-V LVCMOS at B10 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 109
    Info (169178): Pin FPGA_GPIO[2] uses I/O standard 3.3-V LVCMOS at C10 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 109
    Info (169178): Pin FPGA_GPIO[3] uses I/O standard 3.3-V LVCMOS at D11 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 109
    Info (169178): Pin FPGA_GPIO[4] uses I/O standard 3.3-V LVCMOS at E13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 109
    Info (169178): Pin FPGA_GPIO[5] uses I/O standard 3.3-V LVCMOS at F13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 109
    Info (169178): Pin FPGA_GPIO[6] uses I/O standard 3.3-V LVCMOS at F10 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 109
    Info (169178): Pin FPGA_GPIO[7] uses I/O standard 3.3-V LVCMOS at G10 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 109
    Info (169178): Pin FPGA_EGPIO[0] uses I/O standard 3.3-V LVCMOS at B7 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 110
    Info (169178): Pin FPGA_EGPIO[1] uses I/O standard 3.3-V LVCMOS at D6 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 110
    Info (169178): Pin FT_RXFn uses I/O standard 3.3-V LVCMOS at C11 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 82
    Info (169178): Pin FT_CLK uses I/O standard 3.3-V LVCMOS at G9 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 77
    Info (169178): Pin FT_TXEn uses I/O standard 3.3-V LVCMOS at C13 File: E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/src/top/synth/lms7_trx_top.vhd Line: 83
Info (144001): Generated suppressed messages file E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/output_files/LimeSDR-Mini_lms7_lelec210x.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 37 warnings
    Info: Peak virtual memory: 6402 megabytes
    Info: Processing ended: Fri Oct 01 12:49:17 2021
    Info: Elapsed time: 00:01:10
    Info: Total CPU time (on all processors): 00:02:42
>>>>>>> f16dab0 (Rename project with subfix lelec210x_HW_1.0):LimeSDR-Mini_lms7_lelec210x/output_files/LimeSDR-Mini_lms7_trx.fit.rpt


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Github/LELEC210x/fpga-offloading/LimeSDR-Mini_lms7_lelec210x/output_files/LimeSDR-Mini_lms7_lelec210x.fit.smsg.


