{"patent_id": "10-2022-0014973", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0118406", "출원번호": "10-2022-0014973", "발명의 명칭": "인터포저 인쇄 회로 기판을 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "정명균"}}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "인터포저 PCB(interposer printed circuit board)를 포함하는 전자 장치에 있어서,적어도 2개 이상의 비아를 포함하는 인터포저 PCB;전력 공급 회로를 포함하며, 상기 전력 공급 회로를 제 1 비아로 직접적으로 연결하는 제 1 직접 연결부, 및 상기 제 1 직접 연결부로부터 연장된 배선을 통해 제 2 비아를 연결하는 제 1 연장 연결부를 포함하는 제 1 PCB;부하 회로를 포함하며, 상기 부하 회로를 상기 제 2 비아로 직접적으로 연결하는 제 2 직접 연결부, 및 상기 제2 직접 연결부로부터 연장된 배선을 통해 상기 제 1 비아를 연결하는 제 2 연장 연결부를 포함하는 제 2 PCB을포함하는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1항에 있어서,상기 제 1 PCB는상기 전력 공급 회로와 상기 제 1 직접 연결부를 제 1 노드에서 전기적으로 연결하는 제 1 도전 경로를 포함하는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2항에 있어서,상기 제 2 PCB는상기 부하 회로와 상기 제 2 직접 연결부를 제 2 노드에서 전기적으로 연결하는 제 2 도전 경로를 포함하는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 2항에 있어서,상기 제 1 PCB는복수의 PCB가 적층된 구조인 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4항에 있어서,상기 제 1 도전 경로는상기 복수의 PCB에 대한 관통 전극 및 상기 복수의 PCB 각각의 배선을 포함하는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 3항에 있어서,상기 제 2 PCB는복수의 PCB가 적층된 구조인 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 6항에 있어서,공개특허 10-2023-0118406-3-상기 제 2 도전 경로는상기 복수의 PCB에 대한 관통 전극 및 상기 복수의 PCB 각각의 배선을 포함하는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 3항에 있어서,상기 제 1 비아 및 상기 제 2 연장 연결부는 상기 제 1 노드와 상기 제 2 노드 사이에 직렬로 연결되는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 3항에 있어서,상기 제 2 비아 및 상기 제 1 연장 연결부는상기 제 1 노드와 상기 제 2 노드 사이에 직렬로 연결되는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1항에 있어서,상기 제 1 연장 연결부는상기 제 1 직접 연결부로부터 브릿지 형태로 연장된 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 1항에 있어서,상기 제 2 연장 연결부는상기 제 2 직접 연결부로부터 브릿지 형태로 연장된 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 1항에 있어서,상기 제 1 PCB는상기 제 1 바아와 연결되는 제 1 컨택 영역; 및상기 제 2 비아와 연결되는 제 2 컨택 영역을 포함하는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12항에 있어서,상기 제 1 컨택 영역 또는 상기 제 2 컨택 영역은적어도 하나 이상의 비아 연결 영역을 포함하는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 1항에 있어서,상기 제 2 PCB는상기 제 1 바아와 연결되는 제 3 컨택 영역; 및상기 제 2 비아와 연결되는 제 4 컨택 영역을 포함하는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 14항에 있어서,공개특허 10-2023-0118406-4-상기 제 3 컨택 영역 또는 상기 제 4 컨택 영역은적어도 하나 이상의 비아 연결 영역을 포함하는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "인터포저 PCB를 포함하는 전자 장치에 있어서,적어도 2개 이상의 비아를 포함하는 인터포저 PCB;전력 공급 회로를 포함하며, 상기 전력 공급 회로와 전기적으로 연결되며 브릿지 구조로 상기 적어도 2개 이상의 비아에 연결하는 제 1 컨택부를 포함하는 제 1 PCB;부하 회로를 포함하며, 상기 전력 공급 회로와 전기적으로 연결되며 브릿지 구조로 상기 적어도 2개 이상의 비아에 연결하는 제 2 컨택부를 포함하는 제 2 PCB을 포함하는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16항에 있어서,상기 제 1 컨택부는상기 전력 공급 회로를 제 1 비아로 직접적으로 연결하는 제 1 직접 연결부; 및 상기 제 1 직접 연결부로부터 연장된 배선을 통해 제 2 비아를 연결하는 제 1 연장 연결부를 포함하는 전자 장치"}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 16항에 있어서,상기 부하 회로를 상기 제 2 비아로 직접적으로 연결하는 제 2 직접 연결부; 및 상기 제 2 직접 연결부로부터 연장된 배선을 통해 상기 제 1 비아를 연결하는 제 2 연장 연결부를 포함하는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 16항에 있어서,상기 제 1 PCB는상기 전력 공급 회로와 상기 제 1 컨택부를 전기적으로 연결하는 제 1 도전 경로를 포함하는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 16항에 있어서,상기 제 2 PCB는상기 부하 회로와 상기 제 2 직접 연결부를 전기적으로 연결하는 제 2 도전 경로를 포함하는 전자 장치."}
{"patent_id": "10-2022-0014973", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "인터포저 PCB(interposer printed circuit board)를 포함하는 전자 장치는 적어도 2개 이상의 비아를 포함하는 인터포저 PCB; 전력 공급 회로를 포함하며, 상기 전력 공급 회로를 제 1 비아로 직접적으로 연결하는 제 1 직접 연결부, 및 상기 제 1 직접 연결부로부터 연장된 배선을 통해 제 2 비아를 연결하는 제 1 연장 연결부를 포함하 는 제 1 PCB; 부하 회로를 포함하며, 상기 부하 회로를 상기 제 2 비아로 직접적으로 연결하는 제 2 직접 연결부, 및 상기 제 2 직접 연결부로부터 연장된 배선을 통해 상기 제 1 비아를 연결하는 제 2 연장 연결부를 포 함하는 제 2 PCB을 포함할 수 있다."}
{"patent_id": "10-2022-0014973", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 인터포저 인쇄 회로 기판을 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2022-0014973", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 또는 랩탑 PC(laptop personal compute r)와 같은 전자 장치는 카메라, 오디오 장치, 디스플레이와 같은 다양한 기능을 수행하는 복수의 인쇄 회로 기 판을 실장할 수 있다. 전자 장치가 슬림화됨에 따라 인쇄 회로 기판의 실장 공간을 확보하기 위해서 복수의 인쇄 회로 기판을 적층할 수 있다."}
{"patent_id": "10-2022-0014973", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "인터포저 PCB(printed circuit board)를 이용하여 복수의 인쇄 회로 기판을 적층하는 경우, 전력 배선 별 최대 전류를 고려하여 인터포저 비아(via)를 할당할 수 있다. 인터포저 PCB는 많은 배선들이 경유하므로, 2 이상의 인터포저 비아(via)가 할당되면, 배선의 길이에 따라서 직 류 저항(direct current resistance, DCR)의 차이가 발생할 수 있다. 배선의 길이에 따라 직류 저항의 차이가 발생하면, 전류 분산이 불균형하여 배선에서의 전력의 손실이 발생할 수 있다. 또한, 전력의 손실에 따라 발열 도 발생할 수 있다. 본 개시의 전자 장치는 전력 배선을 할 때 인터포저 비아로 흐르는 전류의 균형을 이루는데 목적이 있다."}
{"patent_id": "10-2022-0014973", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 인터포저 PCB(interposer printed circuit board)를 포함하는 전자 장치는 적어도 2개 이상의 비아 를 포함하는 인터포저 PCB; 전력 공급 회로를 포함하며, 상기 전력 공급 회로를 제 1 비아로 직접적으로 연결하 는 제 1 직접 연결부, 및 상기 제 1 직접 연결부로부터 연장된 배선을 통해 제 2 비아를 연결하는 제 1 연장 연 결부를 포함하는 제 1 PCB; 부하 회로를 포함하며, 상기 부하 회로를 상기 제 2 비아로 직접적으로 연결하는 제 2 직접 연결부, 및 상기 제 2 직접 연결부로부터 연장된 배선을 통해 상기 제 1 비아를 연결하는 제 2 연장 연 결부를 포함하는 제 2 PCB을 포함할 수 있다. 본 개시의 인터포저 PCB를 포함하는 전자 장치는 적어도 2개 이상의 비아를 포함하는 인터포저 PCB; 전력 공급 회로를 포함하며, 상기 전력 공급 회로와 전기적으로 연결되며 브릿지 구조로 상기 적어도 2개 이상의 비아에 연결하는 제 1 컨택부를 포함하는 제 1 PCB; 부하 회로를 포함하며, 상기 전력 공급 회로와 전기적으로 연결되 며 브릿지 구조로 상기 적어도 2개 이상의 비아에 연결하는 제 2 컨택부를 포함하는 제 2 PCB을 포함할 수 있다."}
{"patent_id": "10-2022-0014973", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 전자 장치는 전력 배선을 할 때 인터포저의 비아로 흐르는 전류의 균형을 이룸으로써, 발열 현상을 억제할 수 있다. 본 개시의 전자 장치는 전력 배선을 할 때 인터포저의 비아로 흐르는 전류의 균형을 이룸으로써, 전원 라인의 안정성을 향상할 수 있다."}
{"patent_id": "10-2022-0014973", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 1, "content": "도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워 크)를 통하여 전자 장치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하 여 전자 장치 또는 서버 중 적어도 하나와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 서 버를 통하여 전자 장치와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 프로세서, 메 모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통 신 모듈, 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장 치에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안 테나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서 는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메 모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메 모리에 저장할 수 있다. 일실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또 는 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처리 장치, 신경 망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서를 포함 하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설 정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구 성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로 세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상 기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예 에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈은 하나 이상 의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈 은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리 는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수 의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입 자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같 은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이 루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈은 복수의 안테나들 (예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모 듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품 (예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 도 2는 본 개시의 인터포저 인쇄 회로 기판(interposer printed circuit board, 210)을 포함하는 전자 장치 를 나타내는 도면이다. 도 3은 본 개시의 인터포저 인쇄 회로 기판을 전면에서 바라 본 도면이다. 도 4는 본 개시의 인터포저 인쇄 회로 기판의 구성을 나타내는 도면이다. 도 2 내지 도 4를 참조하면, 전자 장치는 인터포저 PCB, 제 1 PCB(printed circuit board) 및 제 2 PCB를 포함할 수 있다. 일 실시예에서, 전자 장치는 인터포저 PCB를 이용하여 제 1 PCB 및 제 2 PCB를 적층할 수 있다. 일 실시예에서, 인터포저 PCB, 제 1 PCB 및 제 2 PCB는 적층될 수 있다. 인터포저 PCB, 제 1 PCB 및 제 2 PCB는 수직으로 적층될 수 있다. 일 실시예에서, 인터포저 PCB는 PCB와 PCB를 전기적으로 연결할 수 있다. 다양한 실시예에서, 인터포저 PCB는 PCB와 IC(integrated circuit)를 전기적으로 연결할 수 있다. 일 실시예에서, 인터포저 PCB는 인터포저 PCB를 기준으로 인터포저 PCB의 제 1 면에 제 1 PCB와 전기적으로 연결하고, 제 2 면에 제 2 PCB와 전기적으로 연결할 수 있다. 일 실시예에서, 제 1 PCB와 제 2 PCB는 인터포저 PCB를 통해 전기적으로 연결될 수 있다. 제 1 PCB와 제 2 PCB는 인터포저 PCB를 사이에 두고 전기적으로 연결될 수 있다. 일 실시예에서, 인터포저 PCB는 적어도 하나 이상의 비아(via)를 포함할 수 있다. 인터포저 PCB는 적 어도 하나 이상의 관통형의 비아를 포함할 수 있다. 인터포저 PCB는 제 1 PCB와 제 2 PCB를 전 기적으로 연결하기 위해서 적어도 하나 이상의 비아(via)를 포함할 수 있다. 다양한 실시예에서, 제 1 PCB와 제 2 PCB는 인터포저 PCB와 전기적으로 연결되기 위한 적어도 하나 이상의 비아를 포함할 수 있다. 일 실시예에서, 인터포저 PCB는 제 1 PCB 및/또는 제 2 PCB의 열팽창 계수가 동일할 수 있다. 일 실시예에서, 인터포저 PCB는 제 1 PCB 및/또는 제 2 PCB의 외곽 형상과 유사하게 성형될 수 있다. 도 5는 본 개시의 인터포저 PCB, 제 1 PCB 및/또는 제 2 PCB에 포함된 비아(via)의 구조를 나 타내는 일 실시예이다. 도 6은 본 개시의 인터포저 PCB, 제 1 PCB 및/또는 제 2 PCB에 포함된 비아(via)의 구조를 나 타내는 일 실시예이다. 도 5 및 도 6을 참조하면, 비아(예를 들어, 도 4의 비아)는 적어도 일부가 전기 전도성 성질을 가진 소재 일 수 있다. 비아(예를 들어, 도 4의 비아)는 유리, 실리콘, 유기 소재 및/또는 금속 또는 이들의 조합을 포함할 수 있다. 일 실시예에서, 비아(예를 들어, 도 4의 비아)는 인터포저 PCB를 가공 공정을 통하여 형성될 수 있다. 예를 들어, 인터포저 PCB에 드릴링(drilling) 가공, 레이저 가공, 에칭 가공 및/또는 파워 블라스터 가공을 수행하여 비아를 형성할 수 있다. 일 실시예에서, 비아(예를 들어, 도 4의 비아)는 가공 공정을 통하여 관통홀을 형성하고, 금속(예를 들어, 구리(Cu))를 증착 및/또는 도금하여 형성될 수 있다. 일 실시예에서, 비아(예를 들어, 도 4의 비아)는 비아의 내경 및/또는 도금된 금속의 두께에 의하여 저항 이 결정될 수 있다. 도 5를 참조하면, 비아(예를 들어, 도 4의 비아)는 레이저 가공을 통해 형성될 수 있다. 레이저 가공을 통해 형성된 비아(예를 들어, 도 4의 비아)는 원뿔대 형상으로 정면에서 볼 때 사다리꼴일 수 있다. 두 내경의 길이 중 짧은 내경의 길이(L1)는 긴 내경의 길이(L2)의 70~80% 길이일 수 있다. 레이저 가 공을 통해 형성된 비아(예를 들어, 도 4의 비아)의 내경이 약 0.1mm이면, 비아에 허용되는 전류는 460 mA 일 수 있다. 도 6을 참조하면, 비아(예를 들어, 도 4의 비아)는 드릴링(drilling) 가공을 통해 형성될 수 있다. 드릴링 가공을 통해 형성된 비아(예를 들어, 도 4의 비아)는 원통형일 수 있다. 드릴링 가공을 통해 형성된 비아 (예를 들어, 도 4의 비아)의 내경의 길이(L3)가 약 0.2mm이면, 비아에 허용되는 전류는 500 mA일 수 있다. 도 7은 본 개시의 인터포저 PCB를 포함하는 전자 장치의 구조를 나타내는 도면이다. 도 8은 본 개시의 제 1 컨택부를 나타내는 도면이다. 도 9는 본 개시의 제 2 컨택부를 나타내는 도면이다. 도 7 내지 도 9를 참조하면, 전자 장치는 인터포저 PCB, 제 1 PCB 및 제 2 PCB를 포함할 수 있다. 일 실시예에서, 인터포저 PCB는 적어도 하나 이상의 비아(711, 712, 713, 714)를 포함할 수 있다. 도 7의 적어도 하나 이상의 비아(711, 712, 713, 714)는 도 6의 비아와 동일한 형상일 수 있다. 일 실시예에서, 인터포저 PCB는 제 1 비아, 제 2 비아, 제 3 비아 및 제 4 비아를 포함할 수 있다. 다양한 실시예에서, 인터포저 PCB는 4개의 비아(711, 712, 713, 714)보다 많은 비아를 포 함할 수 있다. 인터포저 PCB는 적어도 2 개의 비아를 포함할 수 있다. 일 실시예에서, 인터포저 PCB는 제 2 비아 및 제 3 비아을 통해서 제 1 PCB와 제 2 PCB를 전기적으로 연결할 수 있다. 인터포저 PCB는 제 1 PCB의 제 1 컨택부를 통해 제 1 PCB와 전기적으로 연결될 수 있다. 인터포저 PCB는 제 2 PCB의 제 2 컨택부를 통해 제 2 PCB와 전기적으로 연결될 수 있다. 일 실시예에서, 제 1 PCB 및 제 2 PCB는 복수의 PCB 레이어를 포함하는 적층 구조일 수 있다. 다양한 실시예에서, 제 1 PCB 및 제 2 PCB는 인터포저의 비아를 적어도 2개 이상 할당하는 전력 레일(power rail)을 통해 전기적으로 연결될 수 있다. 일 실시예에서, 제 1 PCB는 제 1 도전 경로를 포함할 수 있다. 제 1 도전 경로는 복수의 PCB 레 이어를 전기적으로 연결하기 위한 관통 전극을 포함할 수 있다. 제 1 도전 경로는 제 1 PCB에 포함된 복수의 배선을 도전 경로로 포함할 수 있다. 일 실시예에서, 제 2 PCB는 제 2 도전 경로를 포함할 수 있다. 제 2 도전 경로는 복수의 PCB 레 이어를 전기적으로 연결하기 위한 관통 전극을 포함할 수 있다. 제 2 도전 경로는 제 2 PCB에 포함된 복수의 배선을 도전 경로로 포함할 수 있다. 관통 전극은 도 5 및/또는 도 6에 포함된 비아 구조와 동일 유사할 수 있다. 일 실시예에서, 제 1 PCB는 일면이 인터포저 PCB에 전기적으로 연결되고, 인터포저 PCB에 연결 되지 않은 면에 전자 부품을 배치할 수 있다. 제 1 PCB는 전력 공급 회로(power supply IC)를 포함할 수 있다. 제 1 PCB는 전력 공급 회로을 통해 출력되는 전력을 제 2 PCB에 공급할 수 있다. 일 실시예에서, 제 1 PCB는 제 1 도전 경로 및 제 1 컨택부를 포함할 수 있다. 제 1 도전 경로 는 제 1 컨택부와 연결될 수 있다. 도 8을 참조하면, 제 1 컨택부는 브릿지(bridge) 구조를 포함할 수 있다. 제 1 컨택부는 제 1 직접 연결부 및 제 1 연장 연결부를 포함할 수 있다. 일 실시예에서, 제 1 컨택부는 제 1 도전 경로와 인터포저 PCB에 포함된 비아를 직접적으로 연 결시키는 제 1 직접 연결부를 포함할 수 있다. 제 1 컨택부는 제 1 도전 경로 및/또는 제 1 직 접 연결부로부터 연장되어 인터포저 PCB에 포함된 비아를 전기적으로 연결시키는 제 1 연장 연결부 를 포함할 수 있다. 일 실시예에서, 제 1 직접 연결부는 제 2 비아와 연결되고, 제 1 연장 연결부는 제 3 비아(71 3)와 연결될 수 있다. 제 1 PCB는 제 1 직접 연결부를 통해 제 1 도전 경로와 제 2 비아 를 전기적으로 연결할 수 있다. 제 1 PCB는 제 1 연장 연결부를 통해 제 1 도전 경로와 제 3 비 아를 전기적으로 연결할 수 있다. 제 1 도전 경로는 제 1 연장 연결부를 통해 제 3 비아와 연결됨으로써, 제 1 직접 연결부와 제 2 비아가 연결될 때보다 배선의 길이를 연장되게 할 수 있다. 일 실시예에서, 제 2 PCB는 일면이 인터포저 PCB에 전기적으로 연결되고, 인터포저 PCB에 연결 되지 않은 면에 전자 부품을 배치할 수 있다. 제 2 PCB는 부하 회로(load IC)를 포함할 수 있다. 제 2 PCB는 제 1 PCB의 전력 공급 회로에서 출력되는 전력을 부하 회로에 공급할 수 있다. 일 실시예에서, 제 2 PCB는 제 2 도전 경로 및 제 2 컨택부를 포함할 수 있다. 제 2 도전 경로 는 제 2 컨택부와 연결될 수 있다. 도 9를 참조하면, 제 2 컨택부는 브릿지 구조를 포함할 수 있다. 제 2 컨택부는 제 2 직접 연결부 및 제 2 연장 연결부를 포함할 수 있다. 일 실시예에서, 제 2 컨택부는 제 2 도전 경로와 인터포저 PCB에 포함된 비아를 직접적으로 연 결시키는 제 2 직접 연결부를 포함할 수 있다. 제 2 컨택부는 제 2 도전 경로 및/또는 제 2 직 접 연결부로부터 연장되어 인터포저 PCB에 포함된 비아를 전기적으로 연결시키는 제 2 연장 연결부 를 포함할 수 있다. 일 실시예에서, 제 2 직접 연결부는 제 3 비아와 연결되고, 제 2 연장 연결부는 제 2 비아(71 2)와 연결될 수 있다. 제 2 PCB는 제 2 직접 연결부를 통해 제 2 도전 경로와 제 3 비아 를 전기적으로 연결할 수 있다. 제 2 PCB는 제 2 연장 연결부를 통해 제 2 도전 경로와 제 2 비 아를 전기적으로 연결할 수 있다. 제 2 도전 경로는 제 2 연장 연결부를 통해 제 2 비아와 연결됨으로써, 제 2 직접 연결부와 제 3 비아가 연결될 때보다 배선의 길이를 연장되게 할 수 있다. 일 실시예에서, 제 1 직접 연결부를 기준으로, -x 축 방향으로 제 1 도전 경로가 배치되고, +x축 방 향으로 제 1 연장 연결부가 배치될 수 있다. 제 1 직접 연결부를 기준으로, +x축 방향의 제 1 연장 연결부와 제 3 비아가 연결될 수 있다. 제 1 직접 연결부는 제 1 도전 경로에 가까운 방향 에 배치되고, 제 1 연장 연결부는 제 1 도전 경로에서 먼 방향에 배치될 수 있다. 일 실시예에서, 제 2 직접 연결부는 제 1 직접 연결부와 연결되지 않은 제 3 비아와 연결되고, 제 2 연장 연결부는 제 1 연장 연결부와 연결되지 않은 제 2 비아와 연결될 수 있다. 다양한 실시예에서, 제 1 컨택부가 제 3 비아와 제 1 직접 연결부가 연결되면, 제 2 컨택부 는 제 2 비아와 제 2 직접 연결부와 연결될 수 있다. 이때, 제 1 연장 연결부는 제 2 비아 와 연결되고, 제 2 연장 연결부는 제 3 비아와 연결될 수 있다. 다양한 실시예에서, 제 1 직접 연결부가 제 1 비아과 연결되면, 제 2 직접 연결부는 제 2 비아 , 제 3 비아 또는 제 4 비아 중 적어도 하나와 연결될 수 있다. 이때, 제 2 연장 연결부는 제 1 비아와 연결되고, 제 1 연장 연결부는 제 2 직접 연결부에 연결된 비아와 연결될 수 있다. 다양한 실시예에서, 제 1 직접 연결부가 제 2 비아과 연결되면, 제 2 직접 연결부는 제 1 비아 , 제 3 비아 또는 제 4 비아 중 적어도 하나와 연결될 수 있다. 이때, 제 2 연장 연결부는 제 2 비아와 연결되고, 제 1 연장 연결부는 제 2 직접 연결부에 연결된 비아와 연결될 수 있다.다양한 실시예에서, 제 1 직접 연결부가 제 3 비아과 연결되면, 제 2 직접 연결부는 제 1 비아 , 제 2 비아 또는 제 4 비아 중 적어도 하나와 연결될 수 있다. 이때, 제 2 연장 연결부는 제 3 비아와 연결되고, 제 1 연장 연결부는 제 2 직접 연결부에 연결된 비아와 연결될 수 있다. 다양한 실시예에서, 제 1 직접 연결부가 제 4 비아과 연결되면, 제 2 직접 연결부는 제 1 비아 , 제 2 비아 또는 제 3 비아 중 적어도 하나와 연결될 수 있다. 이때, 제 2 연장 연결부는 제 4 비아와 연결되고, 제 1 연장 연결부는 제 2 직접 연결부에 연결된 비아와 연결될 수 있다. 일 실시예에서, 도 7을 참조하면, 제 1 PCB와 제 2 PCB는 제 1 도전 경로와 제 2 도전 경로 가 직접적으로 연결되는 직접 연결부(예, 제 1 직접 연결부, 제 2 직접 연결부)가 하나의 비아 가 아닌 서로 다른 비아를 통해 연결될 수 있다. 제 1 PCB와 제 2 PCB는 연장된 배선을 가지는 연장 연결부(예, 제 1 연장 연결부, 제 2 연장 연결부)를 통해 직류 저항(direct current resistance, DCR)을 조정하여 전류 균형을 향상할 수 있다. 도 10은 도 7의 인터포저 PCB를 포함하는 전자 장치의 등가회로를 나타내는 도면이다. 도 7 및 도 10을 참조하면, 인터포저 PCB를 포함하는 전자 장치는 제 1 등가 회로, 제 2 등가 회로 및 제 3 등가 회로를 포함할 수 있다. 제 1 등가 회로, 제 2 등가 회로 및 제 3 등가 회로는 전기적으로 연결될 수 있다. 일 실시예에서, 제 1 등가 회로는 제 1 PCB의 등가회로를 나타낸다. 제 2 등가 회로는 제 2 PCB의 등가회로를 나타낸다. 제 3 등가 회로는 인터포저 PCB의 등가회로를 나타낸다. 일 실시예에서, 제 1 등가 회로는 전원, 제 1 내부 저항 및 제 1 배선 저항을 포함할 수 있다. 전원은 전력 공급 회로에서 출력되는 전력을 나타내는 등가회로이다. 제 1 내부 저항은 는 제 1 도전 경로 및 제 1 직접 연결부의 저항 값을 나타내는 등가회로이다. 제 1 내부 저항 은 제 1 노드(N1)을 통해 제 1 배선 저항 및 제 1 비아 저항과 연결될 수 있다. 제 1 배선 저항은 제 1 연장 연결부의 저항 값을 나타내는 등가회로이다. 제 1 배선 저항은 제 3 노드 (N3)를 통해 제 2 비아 저항와 연결될 수 있다. 일 실시예에서, 제 2 등가 회로는 부하 저항, 제 2 내부 저항 및 제 2 배선 저항을 포함할 수 있다. 부하 저항은 부하 회로의 저항을 나타내는 등가회로이다. 제 2 내부 저항은 는 제 2 도전 경로 및 제 2 직접 연결부의 저항 값을 나타내는 등가회로이다. 제 2 내부 저항 은 제 2 노드(N2)을 통해 제 2 배선 저항 및 제 2 비아 저항과 연결될 수 있다. 제 2 배선 저항 은 제 2 연장 연결부의 저항 값을 나타내는 등가회로이다. 제 2 배선 저항은 제 4 노드(N4)를 통해 제 1 비아 저항와 연결될 수 있다. 일 실시예에서, 제 3 등가 회로는 제 1 비아 저항 및 제 2 비아 저항를 포함할 수 있다. 제 1 비아 저항은 제 2 비아의 저항 값을 나타내는 등가회로이다. 제 2 비아 저항은 제 3 비아 의 저항 값을 나타내는 등가회로이다. 일 실시예에서, 제 1 도전 경로와 제 1 직접 연결부의 저항 값을 나타내는 제 1 내부 저항은 제 1 노드(N1)를 통해 제 1 비아 저항과 연결되며, 제 1 노드(N1)와 제 3 노드(N3) 사이에 배치되는 제 1 배선 저항은 제 3 노드(N3)를 통해 제 2 비아 저항와 연결될 수 있다. 일 실시예에서, 제 2 도전 경로와 제 2 직접 연결부의 저항 값을 나타내는 제 2 내부 저항은 제 2 노드(N2)를 통해 제 2 비아 저항과 연결되며, 제 2 노드(N2)와 제 4 노드(N4) 사이에 배치되는 제 2 배선 저항은 제 2 노드(N2)를 통해 제 1 비아 저항와 연결될 수 있다. 일 실시예에서, 제 1 노드(N1)와 제 2 노드(N2)를 기준으로, 제 1 비아 저항과 제 2 배선 저항이 직렬 연결되어 있고, 제 2 비아 저항과 제 1 배선 저항이 직렬 연결되어 있다. 이때, 제 1 비아 저 항과 제 2 배선 저항의 합을 제 1 저항(미도시)이라 하고, 제 2 비아 저항과 제 1 배선 저항 의 합을 제 2 저항(미도시)이라고 하면, 제 1 저항과 제 2 저항은 제 1 노드(N1)와 제 2 노드(N2) 사이에 병렬 연결되어 있을 수 있다. 따라서, 제 1 PCB와 제 2 PCB는 연장된 배선을 가지는 연장 연결부(예, 제 1 연장 연결부, 제 2 연장 연결부)를 통해 직류 저항(direct current resistance, DCR)을 조정하 여 전류 균형을 향상할 수 있다. 도 11은 도 7의 인터포저 PCB를 포함하는 전자 장치의 전류를 나타내는 그래프이다. 도 7 내지 도 11을 참조하면, 1101 그래프는 제 1 비아 저항 또는 제 2 비아에 흐르는 전류를 나타 내고, 1103 그래프는 제 2 비아 저항 또는 제 3 비아에 흐르는 전류를 나타낸다. 1101 그래프를 참조하면, 제 1 비아 저항 또는 제 2 비아에 흐르는 전류는 463 mA일 수 있다. 1103 그래프를 참조하면, 제 2 비아 저항 또는 제 3 비아에 흐르는 전류 537 mA일 수 있다. 본 발명의 실시예가 고려되지 않고 최단거리로 배선하는 경우, 각각의 배선 라인의 저항차이에 의하여 각 비아 에 흐르는 전류가 비대칭 값을 가질 수 있다. 예를 들어, 본 발명의 실시예가 고려되지 않은 전자 장치의 제 1 비아 저항 또는 제 2 비아에 992 mA의 전류가 흐르고, 제 2 비아 저항 또는 제 3 비아 에 8 mA의 전류가 흐를 수 있다. 도 11의 그래프를 참조하면, 본 개시의 실시예가 적용된 제 1 비아 저항과 제 2 비아 저항에 흐르 는 전류 차이가 본 개시의 실시예가 적용되지 않는 제 1 비아 저항과 제 2 비아 저항에 흐르는 전 류 차이보다 작을 수 있다. 도 12는 본 개시의 제 1 PCB의 PCB 레이아웃을 나타내는 도면이다. 일 실시예에서, PCB 레이아웃은 복수의 컨택 영역(1210, 1220)을 포함할 수 있다. 제 1 컨택 영역 은 도 7의 제 1 컨택부를 x-y 평면에서 바라 본 영역일 수 있다. 제 2 컨택 영역은 도 7의 제 1 컨 택부를 x-y 평면에서 바라 본 영역일 수 있다. 일 실시예에서, 제 1 컨택 영역은 제 1 비아 연결 영역 및 제 2 비아 연결 영역을 포함할 수 있다. 제 1 컨택 영역은 제 1 비아 연결 영역 및 제 2 비아 연결 영역을 이용하여 도 7의 제 2 비아와 전기적으로 연결될 수 있다. 제 1 비아 연결 영역 및 제 2 비아 연결 영역은 도 5 및/또는 도 6에 포함된 비아 구조와 동일 유사할 수 있다. 일 실시예에서, 제 2 컨택 영역은 제 3 비아 연결 영역 및 제 4 비아 연결 영역을 포함할 수 있다. 제 2 컨택 영역은 제 3 비아 연결 영역 및 제 4 비아 연결 영역을 이용하여 도 7의 제 3 비아와 전기적으로 연결될 수 있다. 제 3 비아 연결 영역 및 제 4 비아 연결 영역은 도 5 및/또는 도 6에 포함된 비아 구조와 동일 유사할 수 있다. 일 실시예에서, 제 1 PCB는 제 1 컨택 영역을 통해 도 7의 제 2 비아와 직접적으로 연결되고, 도 7의 제 3 비아에 PCB 레이아웃 내의 브릿지(예를 들어, 제 1 연장 연결부) 및 제 2 컨택 영 역을 통해 연결될 수 있다. 도 13은 본 개시의 제 2 PCB의 제 1 PCB 레이아웃을 나타내는 도면이다. 도 14는 본 개시의 제 2 PCB의 제 2 PCB 레이아웃을 나타내는 도면이다. 도 15는 본 개시의 제 2 PCB의 제 3 PCB 레이아웃을 나타내는 도면이다. 도 16은 본 개시의 제 2 PCB의 제 4 PCB 레이아웃을 나타내는 도면이다. 제 2 PCB는 제 1 PCB 레이아웃, 제 2 PCB 레이아웃, 제 3 PCB 레이아웃 및/또는 제 3 PCB 레이아웃를 포함할 수 있다. 제 1 PCB 레이아웃, 제 2 PCB 레이아웃, 제 3 PCB 레이아웃 및/또는 제 3 PCB 레이아웃 는 제 2 PCB를 구성할 수 있다. 제 1 PCB 레이아웃, 제 2 PCB 레이아웃, 제 3 PCB 레이아웃 또는 제 3 PCB 레이아웃 는 관통 전극을 통해 전기적으로 연결될 수 있다. 관통 전극은 도 5 및/또는 도 6에 포함된 비아 구조와 동일 유사할 수 있다. 도 13을 참조하면, 제 1 PCB 레이아웃은 복수의 컨택 영역(1310, 1320)을 포함할 수 있다. 제 3 컨택 영 역은 도 7의 제 2 컨택부를 x-y 평면에서 바라 본 영역일 수 있다. 제 4 컨택 영역은 도 7의 제 2 컨택부을 x-y 평면에서 바라 본 영역일 수 있다. 일 실시예에서, 제 3 컨택 영역은 제 5 비아 연결 영역 및 제 6 비아 연결 영역을 포함할 수 있다. 제 3 컨택 영역은 제 5 비아 연결 영역 및 제 6 비아 연결 영역을 이용하여 도 7의 제2 비아와 전기적으로 연결될 수 있다. 제 5 비아 연결 영역 및 제 6 비아 연결 영역은 도 5 및/또는 도 6에 포함된 비아 구조와 동일 유사할 수 있다. 일 실시예에서, 제 4 컨택 영역은 제 7 비아 연결 영역 및 제 8 비아 연결 영역을 포함할 수 있다. 제 4 컨택 영역은 제 7 비아 연결 영역 및 제 8 비아 연결 영역을 이용하여 도 7의 제 3 비아와 전기적으로 연결될 수 있다. 제 7 비아 연결 영역 및 제 8 비아 연결 영역은 도 5 및/또는 도 6에 포함된 비아 구조와 동일 유사할 수 있다. 제 1 PCB 레이아웃은 제 4 컨택 영역을 통해 도 7의 제 3 비아와 직접적으로 연결되고, 도 7 의 제 2 비아에 제 1 PCB 레이아웃 내의 브릿지(예를 들어, 제 2 연장 연결부) 및 제 3 컨택 영역을 통해 연결될 수 있다. 도 14를 참조하면, 제 2 PCB 레이아웃은 복수의 컨택 영역(1410, 1420)을 포함할 수 있다. 제 5 컨택 영 역은 도 7의 제 2 컨택부을 -y축 방향에서 바라 본 영역일 수 있다. 제 6 컨택 영역은 도 7의 제 2 컨택부을 -y축 방향에서 바라 본 영역일 수 있다. 일 실시예에서, 제 5 컨택 영역은 제 9 비아 연결 영역 및 제 10 비아 연결 영역을 포함할 수 있다. 제 5 컨택 영역은 제 9 비아 연결 영역 및 제 10 비아 연결 영역을 이용하여 도 7 의 제 2 비아와 전기적으로 연결될 수 있다. 제 9 비아 연결 영역 및 제 10 비아 연결 영역은 도 5 및/또는 도 6에 포함된 비아 구조와 동일 유사할 수 있다. 일 실시예에서, 제 6 컨택 영역은 제 11 비아 연결 영역 및 제 12 비아 연결 영역을 포함할 수 있다. 제 6 컨택 영역은 제 11 비아 연결 영역 및 제 12 비아 연결 영역을 이용하여 도 7 의 제 3 비아와 전기적으로 연결될 수 있다. 제 11 비아 연결 영역 및 제 12 비아 연결 영역 은 도 5 및/또는 도 6에 포함된 비아 구조와 동일 유사할 수 있다. 제 2 PCB 레이아웃은 제 6 컨택 영역을 통해 도 7의 제 3 비아와 직접적으로 연결되고, 도 7 의 제 2 비아에 제 1 PCB 레이아웃 내의 브릿지(예를 들어, 제 2 연장 연결부) 및 제 3 컨택 영역을 통해 연결될 수 있다. 도 15를 참조하면, 제 3 PCB 레이아웃은 제 7 컨택 영역을 포함할 수 있다. 제 7 컨택 영역(151 0)은 제 13 비아 연결 영역 및 제 14 비아 연결 영역을 포함할 수 있다. 도 16을 참조하면, 제 4 PCB 레이아웃은 제 8 컨택 영역을 포함할 수 있다. 제 8 컨택 영역(161 0)은 제 15 비아 연결 영역 및 제 16 비아 연결 영역을 포함할 수 있다. 제 7 컨택 영역 및 제 8 컨택 영역은 도 7의 제 3 비아와 직접적으로 연결될 수 있다. 제 15 비아 연결 영역 및 제 16 비아 연결 영역은 도 5 및/또는 도 6에 포함된 비아 구조와 동일 유사할 수 있다. 도 17은 본 개시의 전류 균형 구조가 적용된 충전 패스를 포함하는 제 5 PCB 레이아웃을 나타내는 도면이 다. 도 18은 본 개시의 전류 균형 구조가 적용된 충전 패스를 포함하는 제 6 PCB 레이아웃을 나타내는 도면이 다. 도 19는 전류 균형 구조가 적용된 충전 패스를 포함하는 전자 장치의 등가회로를 나타내는 도면이다. 도 17 및 도 18을 참조하면, 제 5 PCB 레이아웃 및 제 6 PCB 레이아웃은 적층된 구조일 수 있다. 제 5 PCB 레이아웃 및 제 6 PCB 레이아웃은 제 2 PCB의 적어도 일부일 수 있다. 제 5 PCB 레이아웃의 제 9 컨택 영역은 직접적으로 비아(예를 들어, 도 7의 제 3 비아)에 연결되고, 제 6 PCB 레이아웃의 제 10 컨택 영역은 제 6 PCB 레이아웃의 브릿지(예, 도 7의 제 2 연장 연 결부)를 통해서 비아(예를 들어, 도 7의 제 2 비아)에 연결될 수 있다. 도 17 내지 도 19를 참조하면, 전자 장치는 제 4 등가 회로, 제 5 등가 회로 및 제 6 등가 회로를 포함할 수 있다. 제 4 등가 회로는 제 1 PCB의 등가 회로를 나타낸다. 제 5 등가 회로는 도 17 및 도 18의 충 전 패스가 적용된 제 2 PCB의 등가 회로를 나타낸다. 제 6 등기 회로은 인터포저 PCB의 등가 회로를 나타낸다.일 실시예에서, 제 4 등가 회로는 전원, 제 3 내부 저항 및 제 1 복수의 배선 저항(R29, R30, R31, R32, R33, R34, R35, R36, R37, R38, R39, R40, R41)을 포함할 수 있다. 제 3 내부 저항은 도 7의 제 1 도전 경로에 대응하는 저항 값일 수 있다. 제 1 복수의 배선 저항(R29, R30, R31, R32, R33, R34, R35, R36, R37, R38, R39, R40, R41) 중 적어도 일부는 도 7의 제 1 연장 연결부에 대응하는 저항 값일 수 있다. 일 실시예에서, 제 5 등가 회로는 부하 저항, 제 4 내부 저항 및 제 2 복수의 배선 저항 (R43, R44, R45, R46, R47, R48, R49, R50, R51, R52, R53, R54, R55, R56)을 포함할 수 있다. 제 4 내부 저항 은 도 7의 제 2 도전 경로에 대응하는 저항 값일 수 있다. 제 2 복수의 배선 저항(R43, R44, R45, R46, R47, R48, R49, R50, R51, R52, R53, R54, R55, R56) 중 적어도 일부는 도 7의 제 2 연장 연결부에 대응하는 저항 값일 수 있다. 일 실시예에서, 제 6 등가 회로는 복수의 비아 저항(A1, B1, C1, D1, E1, F1, G1, H1, I1, J1, K1, L1, M1, N1, O1)을 포함할 수 있다. 전자 장치는 복수의 비아 저항(A1, B1, C1, D1, E1, F1, G1, H1, I1, J1, K1, L1, M1, N1, O1), 제 1 복 수의 배선 저항(R29, R30, R31, R32, R33, R34, R35, R36, R37, R38, R39, R40, R41), 제 2 복수의 배선 저항 (R43, R44, R45, R46, R47, R48, R49, R50, R51, R52, R53, R54, R55, R56)은 적어도 일부가 제 5 노드(N5)와 제 6 노드(N6) 사이에 병렬로 연결될 수 있다. 표 1은 본 발명의 일 실시예가 적용된 비아에 흐르는 전류와 미적용된 비아에 흐르는 전류를 비교한 표이다. 표 1 비아 미적용 비아 전류(mA) 본 발명의 비아 전류(mA) A1 745 527 B1 643 480 C1 382 441 D1 505 584 E1 643 584 F1 745 584 G1 643 584 H1 504 527 I1 288 333 J1 353 408 K1 456 527 L1 565 654 M1 565 654 N1 505 584 O1 456 527 표 1을 참조하면, 본 발명이 미적용된 비아에 흐르는 최대 전류는 745mA 이고, 최소 전류는 288mA로서 전류 차 이가 최대 457 mA일 수 있다. 예를 들어, A1 비아 및 F1 비아에 흐르는 전류는 허용 전류 대비하여 더 많은 전 류가 흐르고, I1 비아와 J1 비아에 흐르는 전류는 허용 전류 대비하여 더 적은 전류가 흐를 수 있다.본 발명이 적용된 비아에 흐르는 최대 전류는 654mA이고, 최소 전류는 333mA로서 전류 차이가 최대 321 mA일 수 있다. 또 한, A1 비아 및 F1 비아의 전류, I1 비아와 J1 비아의 전류는 전류 차이가 작아지며 허용 전류에 근접할 수 있 다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되 지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적 으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자 기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우 와 임시적으로 저장되는 경우를 구분하지 않는다. 일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스 마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12 도면13 도면14 도면15 도면16 도면17 도면18 도면19"}
{"patent_id": "10-2022-0014973", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도면의 설명과 관련하여, 동일 또는 유사한 구성 요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있 다. 도 1은, 본 발명의 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 2는 본 개시의 인터포저 인쇄 회로 기판을 포함하는 전자 장치를 나타내는 도면이다. 도 3은 본 개시의 인터포저 인쇄 회로 기판을 전면에서 바라 본 도면이다. 도 4는 본 개시의 인터포저 인쇄 회로 기판의 구성을 나타내는 도면이다. 도 5는 본 개시의 인터포저 PCB, 제 1 PCB 및/또는 제 2 PCB에 포함된 비아(via)의 구조를 나타내는 일 실시예 이다. 도 6은 본 개시의 인터포저 PCB, 제 1 PCB 및/또는 제 2 PCB에 포함된 비아(via)의 구조를 나타내는 일 실시예 이다. 도 7은 본 개시의 인터포저 PCB를 포함하는 전자 장치의 구조를 나타내는 도면이다. 도 8은 본 개시의 제 1 컨택부를 나타내는 도면이다. 도 9는 본 개시의 제 2 컨택부를 나타내는 도면이다. 도 10은 도 7의 인터포저 PCB를 포함하는 전자 장치의 등가회로를 나타내는 도면이다. 도 11은 도 7의 인터포저 PCB를 포함하는 전자 장치의 전류를 나타내는 그래프이다. 도 12는 본 개시의 제 1 PCB의 PCB 레이아웃을 나타내는 도면이다. 도 13은 본 개시의 제 2 PCB의 제 1 PCB 레이아웃을 나타내는 도면이다. 도 14는 본 개시의 제 2 PCB의 제 2 PCB 레이아웃을 나타내는 도면이다. 도 15는 본 개시의 제 2 PCB의 제 3 PCB 레이아웃을 나타내는 도면이다. 도 16은 본 개시의 제 2 PCB의 제 4 PCB 레이아웃을 나타내는 도면이다. 도 17은 본 개시의 전류 균형 구조가 적용된 충전 패스를 포함하는 제 5 PCB 레이아웃을 나타내는 도면이다. 도 18은 본 개시의 전류 균형 구조가 적용된 충전 패스를 포함하는 제 6 PCB 레이아웃을 나타내는 도면이다. 도 19는 전류 균형 구조가 적용된 충전 패스를 포함하는 전자 장치의 등가회로를 나타내는 도면이다."}
