TimeQuest Timing Analyzer report for project
Fri Dec 04 18:19:25 2015
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; project                                                         ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 6.45 MHz ; 6.45 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clk   ; -154.062 ; -9198.976     ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.697 ; -40.507       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.064 ; -1024.567             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                      ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -154.062 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.004     ; 155.096    ;
; -154.062 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.004     ; 155.096    ;
; -153.975 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 155.011    ;
; -153.975 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 155.011    ;
; -153.966 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.003     ; 155.001    ;
; -153.966 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 155.001    ;
; -153.879 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.916    ;
; -153.879 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.916    ;
; -153.559 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.595    ;
; -153.559 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.595    ;
; -153.520 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.556    ;
; -153.520 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.556    ;
; -153.463 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.500    ;
; -153.463 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.500    ;
; -153.424 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.461    ;
; -153.424 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.461    ;
; -153.418 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.454    ;
; -153.418 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.454    ;
; -153.375 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.411    ;
; -153.369 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.003     ; 154.404    ;
; -153.322 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.359    ;
; -153.322 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.359    ;
; -153.317 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|ir_enable   ; clk          ; clk         ; 1.000        ; -0.001     ; 154.354    ;
; -153.317 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.353    ;
; -153.317 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.353    ;
; -153.288 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; 0.000      ; 154.326    ;
; -153.282 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.319    ;
; -153.280 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.316    ;
; -153.280 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.316    ;
; -153.244 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.280    ;
; -153.242 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.278    ;
; -153.242 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.278    ;
; -153.241 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.277    ;
; -153.241 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.277    ;
; -153.230 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|ir_enable   ; clk          ; clk         ; 1.000        ; 0.001      ; 154.269    ;
; -153.221 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.258    ;
; -153.221 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.258    ;
; -153.205 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.002     ; 154.241    ;
; -153.184 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.220    ;
; -153.184 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.221    ;
; -153.184 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.221    ;
; -153.181 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.002     ; 154.217    ;
; -153.161 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.001     ; 154.198    ;
; -153.157 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; 0.000      ; 154.195    ;
; -153.146 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.183    ;
; -153.146 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.183    ;
; -153.145 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.182    ;
; -153.145 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.182    ;
; -153.118 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.000      ; 154.156    ;
; -153.114 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; -0.002     ; 154.150    ;
; -153.097 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 154.135    ;
; -153.094 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; 0.000      ; 154.132    ;
; -153.074 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; 0.001      ; 154.113    ;
; -153.027 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; 0.000      ; 154.065    ;
; -153.008 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.362      ; 154.408    ;
; -152.985 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.021    ;
; -152.985 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.021    ;
; -152.952 ; ControlUnit:inst2|stage[20] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.004     ; 153.986    ;
; -152.952 ; ControlUnit:inst2|stage[20] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.004     ; 153.986    ;
; -152.936 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 153.972    ;
; -152.936 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 153.972    ;
; -152.921 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.364      ; 154.323    ;
; -152.905 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 153.941    ;
; -152.905 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 153.941    ;
; -152.889 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 153.926    ;
; -152.889 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 153.926    ;
; -152.872 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; 0.000      ; 153.910    ;
; -152.866 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 153.903    ;
; -152.856 ; ControlUnit:inst2|stage[20] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.003     ; 153.891    ;
; -152.856 ; ControlUnit:inst2|stage[20] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 153.891    ;
; -152.840 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 153.877    ;
; -152.840 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 153.877    ;
; -152.833 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; 0.000      ; 153.871    ;
; -152.827 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 153.864    ;
; -152.818 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 153.854    ;
; -152.818 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 153.854    ;
; -152.814 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|ir_enable   ; clk          ; clk         ; 1.000        ; 0.001      ; 153.853    ;
; -152.809 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 153.846    ;
; -152.809 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 153.846    ;
; -152.781 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 153.817    ;
; -152.781 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 153.817    ;
; -152.775 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|ir_enable   ; clk          ; clk         ; 1.000        ; 0.001      ; 153.814    ;
; -152.770 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; 0.361      ; 154.169    ;
; -152.741 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; 0.000      ; 153.779    ;
; -152.731 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; 0.000      ; 153.769    ;
; -152.725 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 153.762    ;
; -152.722 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 153.759    ;
; -152.722 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 153.759    ;
; -152.702 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; 0.000      ; 153.740    ;
; -152.702 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.000      ; 153.740    ;
; -152.685 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 153.722    ;
; -152.685 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 153.722    ;
; -152.683 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; 0.363      ; 154.084    ;
; -152.681 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 153.719    ;
; -152.678 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; 0.000      ; 153.716    ;
; -152.673 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|ir_enable   ; clk          ; clk         ; 1.000        ; 0.001      ; 153.712    ;
; -152.663 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.000      ; 153.701    ;
; -152.658 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; 0.001      ; 153.697    ;
; -152.642 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 153.680    ;
; -152.639 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; 0.000      ; 153.677    ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.697 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]             ; clk          ; clk         ; -0.500       ; 5.364      ; 1.453      ;
; -3.651 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]             ; clk          ; clk         ; -0.500       ; 5.364      ; 1.499      ;
; -3.591 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]     ; clk          ; clk         ; -0.500       ; 5.257      ; 1.452      ;
; -3.545 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]     ; clk          ; clk         ; -0.500       ; 5.257      ; 1.498      ;
; -3.459 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]     ; clk          ; clk         ; -0.500       ; 5.257      ; 1.584      ;
; -3.375 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]             ; clk          ; clk         ; -0.500       ; 5.359      ; 1.770      ;
; -3.076 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]             ; clk          ; clk         ; -0.500       ; 5.359      ; 2.069      ;
; -2.956 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]     ; clk          ; clk         ; -0.500       ; 5.267      ; 2.097      ;
; -2.852 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]     ; clk          ; clk         ; -0.500       ; 5.267      ; 2.201      ;
; -2.541 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]             ; clk          ; clk         ; -0.500       ; 5.382      ; 2.627      ;
; -1.862 ; BuffReg16:RM|output[7]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]             ; clk          ; clk         ; -0.500       ; 5.393      ; 3.317      ;
; -1.838 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]             ; clk          ; clk         ; -0.500       ; 5.394      ; 3.342      ;
; -1.771 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]             ; clk          ; clk         ; -0.500       ; 5.382      ; 3.397      ;
; -1.270 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]     ; clk          ; clk         ; -0.500       ; 5.255      ; 3.771      ;
; -1.023 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]     ; clk          ; clk         ; -0.500       ; 5.255      ; 4.018      ;
; 0.445  ; ControlUnit:inst2|ma_select                                                      ; ControlUnit:inst2|ma_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|mem_write                                                      ; ControlUnit:inst2|mem_write                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|ir_enable                                                      ; ControlUnit:inst2|ir_enable                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|pc_select                                                      ; ControlUnit:inst2|pc_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|rf_write                                                       ; ControlUnit:inst2|rf_write                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|extend[0]                                                      ; ControlUnit:inst2|extend[0]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|b_select                                                       ; ControlUnit:inst2|b_select                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|inc_select                                                     ; ControlUnit:inst2|inc_select                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.620  ; BuffReg16:RB_inst|output[14]                                                     ; BuffReg16:RM|output[14]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.622  ; BuffReg16:RB_inst|output[15]                                                     ; BuffReg16:RM|output[15]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.626  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.626  ; BuffReg16:RB_inst|output[3]                                                      ; BuffReg16:RM|output[3]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.626  ; BuffReg16:RB_inst|output[0]                                                      ; BuffReg16:RM|output[0]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.626  ; BuffReg16:RB_inst|output[7]                                                      ; BuffReg16:RM|output[7]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.628  ; BuffReg16:RB_inst|output[9]                                                      ; BuffReg16:RM|output[9]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.629  ; BuffReg16:RB_inst|output[8]                                                      ; BuffReg16:RM|output[8]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.629  ; BuffReg16:RB_inst|output[5]                                                      ; BuffReg16:RM|output[5]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.631  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.635  ; BuffReg16:RB_inst|output[11]                                                     ; BuffReg16:RM|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.921      ;
; 0.640  ; BuffReg16:RB_inst|output[12]                                                     ; BuffReg16:RM|output[12]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.729  ; BuffReg16:RB_inst|output[1]                                                      ; BuffReg16:RM|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.015      ;
; 0.734  ; BuffReg16:RB_inst|output[2]                                                      ; BuffReg16:RM|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.020      ;
; 0.736  ; BuffReg16:RB_inst|output[4]                                                      ; BuffReg16:RM|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.022      ;
; 0.738  ; BuffReg16:RB_inst|output[13]                                                     ; BuffReg16:RM|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.024      ;
; 0.739  ; BuffReg16:RB_inst|output[10]                                                     ; BuffReg16:RM|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.025      ;
; 0.739  ; BuffReg16:RB_inst|output[6]                                                      ; BuffReg16:RM|output[6]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.025      ;
; 0.920  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BuffReg16:RY|output[5]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.206      ;
; 0.920  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BuffReg16:RY|output[9]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.206      ;
; 0.922  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BuffReg16:RY|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.208      ;
; 0.925  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BuffReg16:RY|output[15]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.211      ;
; 0.926  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BuffReg16:RY|output[7]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.212      ;
; 1.028  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg12|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.315      ;
; 1.030  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg13|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.317      ;
; 1.047  ; BuffReg16:RA|output[8]                                                           ; BuffReg16:RZ|output[8]                                                           ; clk          ; clk         ; 0.000        ; -0.004     ; 1.329      ;
; 1.065  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BuffReg16:RY|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.351      ;
; 1.066  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BuffReg16:RY|output[14]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.352      ;
; 1.067  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BuffReg16:RY|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.353      ;
; 1.075  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BuffReg16:RY|output[12]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.361      ;
; 1.148  ; registerFile:inst8|Reg16:reg15|output[2]                                         ; BuffReg16:RA|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.434      ;
; 1.219  ; BuffReg16:RY|output[10]                                                          ; registerFile:inst8|Reg16:reg9|output[10]                                         ; clk          ; clk         ; 0.000        ; -0.009     ; 1.496      ;
; 1.222  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.504      ;
; 1.234  ; BuffReg16:RA|output[12]                                                          ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.575      ;
; 1.243  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BuffReg16:RY|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.529      ;
; 1.267  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.553      ;
; 1.271  ; BuffReg16:RA|output[2]                                                           ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.556      ;
; 1.272  ; registerFile:inst8|Reg16:reg9|output[5]                                          ; BuffReg16:RA|output[5]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.559      ;
; 1.286  ; BuffReg16:RY|output[12]                                                          ; registerFile:inst8|Reg16:reg12|output[12]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.572      ;
; 1.288  ; BuffReg16:RY|output[12]                                                          ; registerFile:inst8|Reg16:reg13|output[12]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.574      ;
; 1.293  ; BuffReg16:RA|output[13]                                                          ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; clk          ; clk         ; 0.000        ; 0.059      ; 1.638      ;
; 1.295  ; BuffReg16:RA|output[7]                                                           ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.580      ;
; 1.299  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg15|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.586      ;
; 1.299  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg14|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.586      ;
; 1.301  ; BuffReg16:RY|output[12]                                                          ; registerFile:inst8|Reg16:reg14|output[12]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.588      ;
; 1.303  ; BuffReg16:RY|output[12]                                                          ; registerFile:inst8|Reg16:reg15|output[12]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.590      ;
; 1.303  ; BuffReg16:RY|output[14]                                                          ; registerFile:inst8|Reg16:reg12|output[14]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.589      ;
; 1.304  ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg9|output[6]                                          ; clk          ; clk         ; 0.000        ; -0.004     ; 1.586      ;
; 1.304  ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg11|output[6]                                         ; clk          ; clk         ; 0.000        ; -0.004     ; 1.586      ;
; 1.304  ; BuffReg16:RY|output[1]                                                           ; registerFile:inst8|Reg16:reg12|output[1]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.591      ;
; 1.304  ; BuffReg16:RY|output[1]                                                           ; registerFile:inst8|Reg16:reg13|output[1]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.591      ;
; 1.304  ; BuffReg16:RY|output[14]                                                          ; registerFile:inst8|Reg16:reg13|output[14]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.590      ;
; 1.308  ; BuffReg16:RY|output[3]                                                           ; registerFile:inst8|Reg16:reg11|output[3]                                         ; clk          ; clk         ; 0.000        ; -0.004     ; 1.590      ;
; 1.311  ; BuffReg16:RY|output[14]                                                          ; registerFile:inst8|Reg16:reg15|output[14]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.598      ;
; 1.312  ; BuffReg16:RY|output[14]                                                          ; registerFile:inst8|Reg16:reg14|output[14]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.599      ;
; 1.314  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg13|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.602      ;
; 1.316  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg12|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.604      ;
; 1.319  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg14|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.607      ;
; 1.319  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg15|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.607      ;
; 1.321  ; BuffReg16:RY|output[1]                                                           ; registerFile:inst8|Reg16:reg14|output[1]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.608      ;
; 1.325  ; BuffReg16:RY|output[1]                                                           ; registerFile:inst8|Reg16:reg15|output[1]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.612      ;
; 1.325  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clk          ; clk         ; 0.000        ; -0.005     ; 1.606      ;
; 1.348  ; BuffReg16:RY|output[8]                                                           ; registerFile:inst8|Reg16:reg9|output[8]                                          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.629      ;
; 1.352  ; BuffReg16:RA|output[15]                                                          ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; clk          ; clk         ; 0.000        ; 0.007      ; 1.645      ;
; 1.356  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg8|output[15]                                         ; clk          ; clk         ; 0.000        ; -0.017     ; 1.625      ;
; 1.365  ; BuffReg16:RY|output[4]                                                           ; registerFile:inst8|Reg16:reg11|output[4]                                         ; clk          ; clk         ; 0.000        ; -0.013     ; 1.638      ;
; 1.368  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg10|output[15]                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 1.651      ;
; 1.399  ; BuffReg16:RY|output[14]                                                          ; registerFile:inst8|Reg16:reg8|output[14]                                         ; clk          ; clk         ; 0.000        ; -0.013     ; 1.672      ;
; 1.400  ; BuffReg16:RY|output[3]                                                           ; registerFile:inst8|Reg16:reg10|output[3]                                         ; clk          ; clk         ; 0.000        ; -0.010     ; 1.676      ;
; 1.401  ; BuffReg16:RY|output[14]                                                          ; registerFile:inst8|Reg16:reg9|output[14]                                         ; clk          ; clk         ; 0.000        ; -0.013     ; 1.674      ;
; 1.406  ; BuffReg16:RY|output[14]                                                          ; registerFile:inst8|Reg16:reg11|output[14]                                        ; clk          ; clk         ; 0.000        ; -0.013     ; 1.679      ;
; 1.410  ; BuffReg16:RY|output[1]                                                           ; registerFile:inst8|Reg16:reg9|output[1]                                          ; clk          ; clk         ; 0.000        ; -0.009     ; 1.687      ;
; 1.411  ; BuffReg16:RY|output[1]                                                           ; registerFile:inst8|Reg16:reg11|output[1]                                         ; clk          ; clk         ; 0.000        ; -0.009     ; 1.688      ;
; 1.417  ; registerFile:inst8|Reg16:reg9|output[6]                                          ; BuffReg16:RB_inst|output[6]                                                      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.704      ;
; 1.427  ; BuffReg16:RY|output[13]                                                          ; registerFile:inst8|Reg16:reg11|output[13]                                        ; clk          ; clk         ; 0.000        ; -0.013     ; 1.700      ;
; 1.428  ; BuffReg16:RY|output[13]                                                          ; registerFile:inst8|Reg16:reg9|output[13]                                         ; clk          ; clk         ; 0.000        ; -0.013     ; 1.701      ;
; 1.437  ; BuffReg16:RY|output[1]                                                           ; registerFile:inst8|Reg16:reg6|output[1]                                          ; clk          ; clk         ; 0.000        ; -0.017     ; 1.706      ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; res       ; clk        ; 153.727 ; 153.727 ; Rise       ; clk             ;
; key[*]    ; clk        ; 4.523   ; 4.523   ; Fall       ; clk             ;
;  key[0]   ; clk        ; 4.326   ; 4.326   ; Fall       ; clk             ;
;  key[1]   ; clk        ; 4.453   ; 4.453   ; Fall       ; clk             ;
;  key[2]   ; clk        ; 4.384   ; 4.384   ; Fall       ; clk             ;
;  key[3]   ; clk        ; 4.523   ; 4.523   ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.581   ; 0.581   ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 0.374   ; 0.374   ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 0.581   ; 0.581   ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 0.281   ; 0.281   ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.294   ; 0.294   ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.346   ; 0.346   ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.348   ; 0.348   ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.314   ; 0.314   ; Fall       ; clk             ;
;  sw[7]    ; clk        ; -0.185  ; -0.185  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; -0.156  ; -0.156  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; -0.159  ; -0.159  ; Fall       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -2.301 ; -2.301 ; Rise       ; clk             ;
; key[*]    ; clk        ; -4.078 ; -4.078 ; Fall       ; clk             ;
;  key[0]   ; clk        ; -4.078 ; -4.078 ; Fall       ; clk             ;
;  key[1]   ; clk        ; -4.205 ; -4.205 ; Fall       ; clk             ;
;  key[2]   ; clk        ; -4.136 ; -4.136 ; Fall       ; clk             ;
;  key[3]   ; clk        ; -4.275 ; -4.275 ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.433  ; 0.433  ; Fall       ; clk             ;
;  sw[0]    ; clk        ; -0.126 ; -0.126 ; Fall       ; clk             ;
;  sw[1]    ; clk        ; -0.333 ; -0.333 ; Fall       ; clk             ;
;  sw[2]    ; clk        ; -0.033 ; -0.033 ; Fall       ; clk             ;
;  sw[3]    ; clk        ; -0.046 ; -0.046 ; Fall       ; clk             ;
;  sw[4]    ; clk        ; -0.098 ; -0.098 ; Fall       ; clk             ;
;  sw[5]    ; clk        ; -0.100 ; -0.100 ; Fall       ; clk             ;
;  sw[6]    ; clk        ; -0.066 ; -0.066 ; Fall       ; clk             ;
;  sw[7]    ; clk        ; 0.433  ; 0.433  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.404  ; 0.404  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.407  ; 0.407  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; RM_out[*]    ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
;  RM_out[0]   ; clk        ; 8.043  ; 8.043  ; Rise       ; clk             ;
;  RM_out[1]   ; clk        ; 8.807  ; 8.807  ; Rise       ; clk             ;
;  RM_out[2]   ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
;  RM_out[3]   ; clk        ; 9.479  ; 9.479  ; Rise       ; clk             ;
;  RM_out[4]   ; clk        ; 8.832  ; 8.832  ; Rise       ; clk             ;
;  RM_out[5]   ; clk        ; 8.161  ; 8.161  ; Rise       ; clk             ;
;  RM_out[6]   ; clk        ; 8.852  ; 8.852  ; Rise       ; clk             ;
;  RM_out[7]   ; clk        ; 9.537  ; 9.537  ; Rise       ; clk             ;
;  RM_out[8]   ; clk        ; 9.261  ; 9.261  ; Rise       ; clk             ;
;  RM_out[9]   ; clk        ; 9.019  ; 9.019  ; Rise       ; clk             ;
;  RM_out[10]  ; clk        ; 8.739  ; 8.739  ; Rise       ; clk             ;
;  RM_out[11]  ; clk        ; 9.384  ; 9.384  ; Rise       ; clk             ;
;  RM_out[12]  ; clk        ; 8.770  ; 8.770  ; Rise       ; clk             ;
;  RM_out[13]  ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  RM_out[14]  ; clk        ; 8.242  ; 8.242  ; Rise       ; clk             ;
;  RM_out[15]  ; clk        ; 8.514  ; 8.514  ; Rise       ; clk             ;
; aluop[*]     ; clk        ; 7.945  ; 7.945  ; Rise       ; clk             ;
;  aluop[0]    ; clk        ; 7.945  ; 7.945  ; Rise       ; clk             ;
;  aluop[1]    ; clk        ; 7.939  ; 7.939  ; Rise       ; clk             ;
; aluout[*]    ; clk        ; 25.347 ; 25.347 ; Rise       ; clk             ;
;  aluout[0]   ; clk        ; 12.357 ; 12.357 ; Rise       ; clk             ;
;  aluout[1]   ; clk        ; 11.380 ; 11.380 ; Rise       ; clk             ;
;  aluout[2]   ; clk        ; 15.043 ; 15.043 ; Rise       ; clk             ;
;  aluout[3]   ; clk        ; 13.992 ; 13.992 ; Rise       ; clk             ;
;  aluout[4]   ; clk        ; 16.578 ; 16.578 ; Rise       ; clk             ;
;  aluout[5]   ; clk        ; 16.196 ; 16.196 ; Rise       ; clk             ;
;  aluout[6]   ; clk        ; 18.609 ; 18.609 ; Rise       ; clk             ;
;  aluout[7]   ; clk        ; 18.122 ; 18.122 ; Rise       ; clk             ;
;  aluout[8]   ; clk        ; 20.110 ; 20.110 ; Rise       ; clk             ;
;  aluout[9]   ; clk        ; 20.800 ; 20.800 ; Rise       ; clk             ;
;  aluout[10]  ; clk        ; 23.147 ; 23.147 ; Rise       ; clk             ;
;  aluout[11]  ; clk        ; 21.084 ; 21.084 ; Rise       ; clk             ;
;  aluout[12]  ; clk        ; 25.247 ; 25.247 ; Rise       ; clk             ;
;  aluout[13]  ; clk        ; 23.914 ; 23.914 ; Rise       ; clk             ;
;  aluout[14]  ; clk        ; 25.272 ; 25.272 ; Rise       ; clk             ;
;  aluout[15]  ; clk        ; 25.347 ; 25.347 ; Rise       ; clk             ;
; b_select     ; clk        ; 8.891  ; 8.891  ; Rise       ; clk             ;
; dataD[*]     ; clk        ; 8.543  ; 8.543  ; Rise       ; clk             ;
;  dataD[0]    ; clk        ; 8.027  ; 8.027  ; Rise       ; clk             ;
;  dataD[1]    ; clk        ; 7.661  ; 7.661  ; Rise       ; clk             ;
;  dataD[2]    ; clk        ; 8.015  ; 8.015  ; Rise       ; clk             ;
;  dataD[3]    ; clk        ; 7.961  ; 7.961  ; Rise       ; clk             ;
;  dataD[4]    ; clk        ; 7.879  ; 7.879  ; Rise       ; clk             ;
;  dataD[5]    ; clk        ; 7.978  ; 7.978  ; Rise       ; clk             ;
;  dataD[6]    ; clk        ; 8.493  ; 8.493  ; Rise       ; clk             ;
;  dataD[7]    ; clk        ; 7.686  ; 7.686  ; Rise       ; clk             ;
;  dataD[8]    ; clk        ; 8.543  ; 8.543  ; Rise       ; clk             ;
;  dataD[9]    ; clk        ; 8.051  ; 8.051  ; Rise       ; clk             ;
;  dataD[10]   ; clk        ; 8.257  ; 8.257  ; Rise       ; clk             ;
;  dataD[11]   ; clk        ; 8.327  ; 8.327  ; Rise       ; clk             ;
;  dataD[12]   ; clk        ; 8.531  ; 8.531  ; Rise       ; clk             ;
;  dataD[13]   ; clk        ; 8.004  ; 8.004  ; Rise       ; clk             ;
;  dataD[14]   ; clk        ; 8.538  ; 8.538  ; Rise       ; clk             ;
;  dataD[15]   ; clk        ; 8.038  ; 8.038  ; Rise       ; clk             ;
; inA[*]       ; clk        ; 9.700  ; 9.700  ; Rise       ; clk             ;
;  inA[0]      ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  inA[1]      ; clk        ; 9.123  ; 9.123  ; Rise       ; clk             ;
;  inA[2]      ; clk        ; 9.270  ; 9.270  ; Rise       ; clk             ;
;  inA[3]      ; clk        ; 9.145  ; 9.145  ; Rise       ; clk             ;
;  inA[4]      ; clk        ; 8.511  ; 8.511  ; Rise       ; clk             ;
;  inA[5]      ; clk        ; 9.700  ; 9.700  ; Rise       ; clk             ;
;  inA[6]      ; clk        ; 9.254  ; 9.254  ; Rise       ; clk             ;
;  inA[7]      ; clk        ; 8.203  ; 8.203  ; Rise       ; clk             ;
;  inA[8]      ; clk        ; 8.527  ; 8.527  ; Rise       ; clk             ;
;  inA[9]      ; clk        ; 8.178  ; 8.178  ; Rise       ; clk             ;
;  inA[10]     ; clk        ; 9.258  ; 9.258  ; Rise       ; clk             ;
;  inA[11]     ; clk        ; 9.345  ; 9.345  ; Rise       ; clk             ;
;  inA[12]     ; clk        ; 8.821  ; 8.821  ; Rise       ; clk             ;
;  inA[13]     ; clk        ; 9.089  ; 9.089  ; Rise       ; clk             ;
;  inA[14]     ; clk        ; 8.963  ; 8.963  ; Rise       ; clk             ;
;  inA[15]     ; clk        ; 8.762  ; 8.762  ; Rise       ; clk             ;
; incSelect    ; clk        ; 8.825  ; 8.825  ; Rise       ; clk             ;
; ir[*]        ; clk        ; 9.390  ; 9.390  ; Rise       ; clk             ;
;  ir[0]       ; clk        ; 7.248  ; 7.248  ; Rise       ; clk             ;
;  ir[1]       ; clk        ; 8.571  ; 8.571  ; Rise       ; clk             ;
;  ir[2]       ; clk        ; 8.389  ; 8.389  ; Rise       ; clk             ;
;  ir[3]       ; clk        ; 8.572  ; 8.572  ; Rise       ; clk             ;
;  ir[4]       ; clk        ; 7.968  ; 7.968  ; Rise       ; clk             ;
;  ir[5]       ; clk        ; 7.705  ; 7.705  ; Rise       ; clk             ;
;  ir[6]       ; clk        ; 8.484  ; 8.484  ; Rise       ; clk             ;
;  ir[7]       ; clk        ; 8.288  ; 8.288  ; Rise       ; clk             ;
;  ir[8]       ; clk        ; 8.366  ; 8.366  ; Rise       ; clk             ;
;  ir[9]       ; clk        ; 8.962  ; 8.962  ; Rise       ; clk             ;
;  ir[10]      ; clk        ; 9.390  ; 9.390  ; Rise       ; clk             ;
;  ir[11]      ; clk        ; 8.637  ; 8.637  ; Rise       ; clk             ;
;  ir[12]      ; clk        ; 8.260  ; 8.260  ; Rise       ; clk             ;
;  ir[13]      ; clk        ; 8.298  ; 8.298  ; Rise       ; clk             ;
;  ir[14]      ; clk        ; 8.242  ; 8.242  ; Rise       ; clk             ;
;  ir[15]      ; clk        ; 8.858  ; 8.858  ; Rise       ; clk             ;
;  ir[16]      ; clk        ; 8.559  ; 8.559  ; Rise       ; clk             ;
;  ir[17]      ; clk        ; 8.577  ; 8.577  ; Rise       ; clk             ;
;  ir[18]      ; clk        ; 8.298  ; 8.298  ; Rise       ; clk             ;
;  ir[19]      ; clk        ; 8.330  ; 8.330  ; Rise       ; clk             ;
;  ir[20]      ; clk        ; 8.957  ; 8.957  ; Rise       ; clk             ;
;  ir[21]      ; clk        ; 9.218  ; 9.218  ; Rise       ; clk             ;
;  ir[22]      ; clk        ; 8.456  ; 8.456  ; Rise       ; clk             ;
;  ir[23]      ; clk        ; 8.820  ; 8.820  ; Rise       ; clk             ;
; maRS[*]      ; clk        ; 11.581 ; 11.581 ; Rise       ; clk             ;
;  maRS[0]     ; clk        ; 10.359 ; 10.359 ; Rise       ; clk             ;
;  maRS[1]     ; clk        ; 10.632 ; 10.632 ; Rise       ; clk             ;
;  maRS[2]     ; clk        ; 10.563 ; 10.563 ; Rise       ; clk             ;
;  maRS[3]     ; clk        ; 10.713 ; 10.713 ; Rise       ; clk             ;
;  maRS[4]     ; clk        ; 10.574 ; 10.574 ; Rise       ; clk             ;
;  maRS[5]     ; clk        ; 10.959 ; 10.959 ; Rise       ; clk             ;
;  maRS[6]     ; clk        ; 10.911 ; 10.911 ; Rise       ; clk             ;
;  maRS[7]     ; clk        ; 10.950 ; 10.950 ; Rise       ; clk             ;
;  maRS[8]     ; clk        ; 11.237 ; 11.237 ; Rise       ; clk             ;
;  maRS[9]     ; clk        ; 10.587 ; 10.587 ; Rise       ; clk             ;
;  maRS[10]    ; clk        ; 11.553 ; 11.553 ; Rise       ; clk             ;
;  maRS[11]    ; clk        ; 11.581 ; 11.581 ; Rise       ; clk             ;
;  maRS[12]    ; clk        ; 10.091 ; 10.091 ; Rise       ; clk             ;
;  maRS[13]    ; clk        ; 10.796 ; 10.796 ; Rise       ; clk             ;
;  maRS[14]    ; clk        ; 10.345 ; 10.345 ; Rise       ; clk             ;
;  maRS[15]    ; clk        ; 10.657 ; 10.657 ; Rise       ; clk             ;
; ma_select    ; clk        ; 8.479  ; 8.479  ; Rise       ; clk             ;
; memRead      ; clk        ; 8.263  ; 8.263  ; Rise       ; clk             ;
; memWrite     ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
; muxMA[*]     ; clk        ; 9.151  ; 9.151  ; Rise       ; clk             ;
;  muxMA[0]    ; clk        ; 8.061  ; 8.061  ; Rise       ; clk             ;
;  muxMA[1]    ; clk        ; 8.320  ; 8.320  ; Rise       ; clk             ;
;  muxMA[2]    ; clk        ; 8.930  ; 8.930  ; Rise       ; clk             ;
;  muxMA[3]    ; clk        ; 8.023  ; 8.023  ; Rise       ; clk             ;
;  muxMA[4]    ; clk        ; 8.298  ; 8.298  ; Rise       ; clk             ;
;  muxMA[5]    ; clk        ; 8.998  ; 8.998  ; Rise       ; clk             ;
;  muxMA[6]    ; clk        ; 8.528  ; 8.528  ; Rise       ; clk             ;
;  muxMA[7]    ; clk        ; 8.224  ; 8.224  ; Rise       ; clk             ;
;  muxMA[8]    ; clk        ; 8.482  ; 8.482  ; Rise       ; clk             ;
;  muxMA[9]    ; clk        ; 8.627  ; 8.627  ; Rise       ; clk             ;
;  muxMA[10]   ; clk        ; 8.998  ; 8.998  ; Rise       ; clk             ;
;  muxMA[11]   ; clk        ; 9.151  ; 9.151  ; Rise       ; clk             ;
;  muxMA[12]   ; clk        ; 8.331  ; 8.331  ; Rise       ; clk             ;
;  muxMA[13]   ; clk        ; 8.268  ; 8.268  ; Rise       ; clk             ;
;  muxMA[14]   ; clk        ; 7.393  ; 7.393  ; Rise       ; clk             ;
;  muxMA[15]   ; clk        ; 8.351  ; 8.351  ; Rise       ; clk             ;
; muxyout[*]   ; clk        ; 17.236 ; 17.236 ; Rise       ; clk             ;
;  muxyout[0]  ; clk        ; 15.864 ; 15.864 ; Rise       ; clk             ;
;  muxyout[1]  ; clk        ; 17.236 ; 17.236 ; Rise       ; clk             ;
;  muxyout[2]  ; clk        ; 16.193 ; 16.193 ; Rise       ; clk             ;
;  muxyout[3]  ; clk        ; 15.946 ; 15.946 ; Rise       ; clk             ;
;  muxyout[4]  ; clk        ; 15.759 ; 15.759 ; Rise       ; clk             ;
;  muxyout[5]  ; clk        ; 15.086 ; 15.086 ; Rise       ; clk             ;
;  muxyout[6]  ; clk        ; 15.460 ; 15.460 ; Rise       ; clk             ;
;  muxyout[7]  ; clk        ; 15.789 ; 15.789 ; Rise       ; clk             ;
;  muxyout[8]  ; clk        ; 14.864 ; 14.864 ; Rise       ; clk             ;
;  muxyout[9]  ; clk        ; 15.717 ; 15.717 ; Rise       ; clk             ;
;  muxyout[10] ; clk        ; 14.566 ; 14.566 ; Rise       ; clk             ;
;  muxyout[11] ; clk        ; 15.228 ; 15.228 ; Rise       ; clk             ;
;  muxyout[12] ; clk        ; 13.663 ; 13.663 ; Rise       ; clk             ;
;  muxyout[13] ; clk        ; 13.976 ; 13.976 ; Rise       ; clk             ;
;  muxyout[14] ; clk        ; 14.025 ; 14.025 ; Rise       ; clk             ;
;  muxyout[15] ; clk        ; 14.414 ; 14.414 ; Rise       ; clk             ;
; ncvz[*]      ; clk        ; 27.712 ; 27.712 ; Rise       ; clk             ;
;  ncvz[0]     ; clk        ; 26.406 ; 26.406 ; Rise       ; clk             ;
;  ncvz[1]     ; clk        ; 25.996 ; 25.996 ; Rise       ; clk             ;
;  ncvz[2]     ; clk        ; 27.712 ; 27.712 ; Rise       ; clk             ;
;  ncvz[3]     ; clk        ; 26.332 ; 26.332 ; Rise       ; clk             ;
; pcEnable     ; clk        ; 7.971  ; 7.971  ; Rise       ; clk             ;
; pcSelect     ; clk        ; 8.536  ; 8.536  ; Rise       ; clk             ;
; rbout[*]     ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  rbout[0]    ; clk        ; 7.369  ; 7.369  ; Rise       ; clk             ;
;  rbout[1]    ; clk        ; 8.666  ; 8.666  ; Rise       ; clk             ;
;  rbout[2]    ; clk        ; 8.611  ; 8.611  ; Rise       ; clk             ;
;  rbout[3]    ; clk        ; 8.754  ; 8.754  ; Rise       ; clk             ;
;  rbout[4]    ; clk        ; 8.548  ; 8.548  ; Rise       ; clk             ;
;  rbout[5]    ; clk        ; 8.408  ; 8.408  ; Rise       ; clk             ;
;  rbout[6]    ; clk        ; 7.901  ; 7.901  ; Rise       ; clk             ;
;  rbout[7]    ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  rbout[8]    ; clk        ; 7.898  ; 7.898  ; Rise       ; clk             ;
;  rbout[9]    ; clk        ; 8.551  ; 8.551  ; Rise       ; clk             ;
;  rbout[10]   ; clk        ; 8.150  ; 8.150  ; Rise       ; clk             ;
;  rbout[11]   ; clk        ; 8.187  ; 8.187  ; Rise       ; clk             ;
;  rbout[12]   ; clk        ; 8.518  ; 8.518  ; Rise       ; clk             ;
;  rbout[13]   ; clk        ; 8.480  ; 8.480  ; Rise       ; clk             ;
;  rbout[14]   ; clk        ; 8.190  ; 8.190  ; Rise       ; clk             ;
;  rbout[15]   ; clk        ; 8.547  ; 8.547  ; Rise       ; clk             ;
; rfwrite      ; clk        ; 8.376  ; 8.376  ; Rise       ; clk             ;
; rzout[*]     ; clk        ; 9.594  ; 9.594  ; Rise       ; clk             ;
;  rzout[0]    ; clk        ; 8.663  ; 8.663  ; Rise       ; clk             ;
;  rzout[1]    ; clk        ; 9.383  ; 9.383  ; Rise       ; clk             ;
;  rzout[2]    ; clk        ; 8.111  ; 8.111  ; Rise       ; clk             ;
;  rzout[3]    ; clk        ; 8.944  ; 8.944  ; Rise       ; clk             ;
;  rzout[4]    ; clk        ; 9.008  ; 9.008  ; Rise       ; clk             ;
;  rzout[5]    ; clk        ; 7.684  ; 7.684  ; Rise       ; clk             ;
;  rzout[6]    ; clk        ; 9.268  ; 9.268  ; Rise       ; clk             ;
;  rzout[7]    ; clk        ; 9.082  ; 9.082  ; Rise       ; clk             ;
;  rzout[8]    ; clk        ; 8.218  ; 8.218  ; Rise       ; clk             ;
;  rzout[9]    ; clk        ; 8.940  ; 8.940  ; Rise       ; clk             ;
;  rzout[10]   ; clk        ; 9.594  ; 9.594  ; Rise       ; clk             ;
;  rzout[11]   ; clk        ; 9.064  ; 9.064  ; Rise       ; clk             ;
;  rzout[12]   ; clk        ; 9.551  ; 9.551  ; Rise       ; clk             ;
;  rzout[13]   ; clk        ; 9.144  ; 9.144  ; Rise       ; clk             ;
;  rzout[14]   ; clk        ; 8.591  ; 8.591  ; Rise       ; clk             ;
;  rzout[15]   ; clk        ; 8.392  ; 8.392  ; Rise       ; clk             ;
; MI_out[*]    ; clk        ; 13.351 ; 13.351 ; Fall       ; clk             ;
;  MI_out[0]   ; clk        ; 11.716 ; 11.716 ; Fall       ; clk             ;
;  MI_out[1]   ; clk        ; 11.319 ; 11.319 ; Fall       ; clk             ;
;  MI_out[2]   ; clk        ; 11.736 ; 11.736 ; Fall       ; clk             ;
;  MI_out[3]   ; clk        ; 12.202 ; 12.202 ; Fall       ; clk             ;
;  MI_out[4]   ; clk        ; 11.333 ; 11.333 ; Fall       ; clk             ;
;  MI_out[5]   ; clk        ; 11.466 ; 11.466 ; Fall       ; clk             ;
;  MI_out[6]   ; clk        ; 10.819 ; 10.819 ; Fall       ; clk             ;
;  MI_out[7]   ; clk        ; 11.338 ; 11.338 ; Fall       ; clk             ;
;  MI_out[8]   ; clk        ; 11.418 ; 11.418 ; Fall       ; clk             ;
;  MI_out[9]   ; clk        ; 11.165 ; 11.165 ; Fall       ; clk             ;
;  MI_out[10]  ; clk        ; 11.370 ; 11.370 ; Fall       ; clk             ;
;  MI_out[11]  ; clk        ; 11.177 ; 11.177 ; Fall       ; clk             ;
;  MI_out[12]  ; clk        ; 10.611 ; 10.611 ; Fall       ; clk             ;
;  MI_out[13]  ; clk        ; 13.351 ; 13.351 ; Fall       ; clk             ;
;  MI_out[14]  ; clk        ; 11.565 ; 11.565 ; Fall       ; clk             ;
;  MI_out[15]  ; clk        ; 11.371 ; 11.371 ; Fall       ; clk             ;
;  MI_out[16]  ; clk        ; 11.373 ; 11.373 ; Fall       ; clk             ;
;  MI_out[17]  ; clk        ; 12.187 ; 12.187 ; Fall       ; clk             ;
;  MI_out[18]  ; clk        ; 11.909 ; 11.909 ; Fall       ; clk             ;
;  MI_out[19]  ; clk        ; 11.190 ; 11.190 ; Fall       ; clk             ;
;  MI_out[20]  ; clk        ; 12.055 ; 12.055 ; Fall       ; clk             ;
;  MI_out[21]  ; clk        ; 11.200 ; 11.200 ; Fall       ; clk             ;
;  MI_out[22]  ; clk        ; 12.077 ; 12.077 ; Fall       ; clk             ;
;  MI_out[23]  ; clk        ; 12.658 ; 12.658 ; Fall       ; clk             ;
; hex0[*]      ; clk        ; 14.906 ; 14.906 ; Fall       ; clk             ;
;  hex0[0]     ; clk        ; 14.499 ; 14.499 ; Fall       ; clk             ;
;  hex0[1]     ; clk        ; 13.558 ; 13.558 ; Fall       ; clk             ;
;  hex0[2]     ; clk        ; 11.805 ; 11.805 ; Fall       ; clk             ;
;  hex0[3]     ; clk        ; 11.805 ; 11.805 ; Fall       ; clk             ;
;  hex0[4]     ; clk        ; 14.906 ; 14.906 ; Fall       ; clk             ;
;  hex0[5]     ; clk        ; 13.893 ; 13.893 ; Fall       ; clk             ;
;  hex0[6]     ; clk        ; 13.576 ; 13.576 ; Fall       ; clk             ;
; ledG[*]      ; clk        ; 13.934 ; 13.934 ; Fall       ; clk             ;
;  ledG[0]     ; clk        ; 11.902 ; 11.902 ; Fall       ; clk             ;
;  ledG[1]     ; clk        ; 11.942 ; 11.942 ; Fall       ; clk             ;
;  ledG[2]     ; clk        ; 13.932 ; 13.932 ; Fall       ; clk             ;
;  ledG[3]     ; clk        ; 12.815 ; 12.815 ; Fall       ; clk             ;
;  ledG[4]     ; clk        ; 12.137 ; 12.137 ; Fall       ; clk             ;
;  ledG[5]     ; clk        ; 13.934 ; 13.934 ; Fall       ; clk             ;
;  ledG[6]     ; clk        ; 13.609 ; 13.609 ; Fall       ; clk             ;
;  ledG[7]     ; clk        ; 12.190 ; 12.190 ; Fall       ; clk             ;
; muxyout[*]   ; clk        ; 15.097 ; 15.097 ; Fall       ; clk             ;
;  muxyout[0]  ; clk        ; 14.307 ; 14.307 ; Fall       ; clk             ;
;  muxyout[1]  ; clk        ; 15.097 ; 15.097 ; Fall       ; clk             ;
;  muxyout[2]  ; clk        ; 14.659 ; 14.659 ; Fall       ; clk             ;
;  muxyout[3]  ; clk        ; 14.261 ; 14.261 ; Fall       ; clk             ;
;  muxyout[4]  ; clk        ; 13.871 ; 13.871 ; Fall       ; clk             ;
;  muxyout[5]  ; clk        ; 13.320 ; 13.320 ; Fall       ; clk             ;
;  muxyout[6]  ; clk        ; 13.184 ; 13.184 ; Fall       ; clk             ;
;  muxyout[7]  ; clk        ; 13.936 ; 13.936 ; Fall       ; clk             ;
;  muxyout[8]  ; clk        ; 13.055 ; 13.055 ; Fall       ; clk             ;
;  muxyout[9]  ; clk        ; 13.880 ; 13.880 ; Fall       ; clk             ;
;  muxyout[10] ; clk        ; 14.417 ; 14.417 ; Fall       ; clk             ;
;  muxyout[11] ; clk        ; 15.088 ; 15.088 ; Fall       ; clk             ;
;  muxyout[12] ; clk        ; 14.108 ; 14.108 ; Fall       ; clk             ;
;  muxyout[13] ; clk        ; 14.425 ; 14.425 ; Fall       ; clk             ;
;  muxyout[14] ; clk        ; 14.090 ; 14.090 ; Fall       ; clk             ;
;  muxyout[15] ; clk        ; 14.268 ; 14.268 ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; RM_out[*]    ; clk        ; 8.043  ; 8.043  ; Rise       ; clk             ;
;  RM_out[0]   ; clk        ; 8.043  ; 8.043  ; Rise       ; clk             ;
;  RM_out[1]   ; clk        ; 8.807  ; 8.807  ; Rise       ; clk             ;
;  RM_out[2]   ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
;  RM_out[3]   ; clk        ; 9.479  ; 9.479  ; Rise       ; clk             ;
;  RM_out[4]   ; clk        ; 8.832  ; 8.832  ; Rise       ; clk             ;
;  RM_out[5]   ; clk        ; 8.161  ; 8.161  ; Rise       ; clk             ;
;  RM_out[6]   ; clk        ; 8.852  ; 8.852  ; Rise       ; clk             ;
;  RM_out[7]   ; clk        ; 9.537  ; 9.537  ; Rise       ; clk             ;
;  RM_out[8]   ; clk        ; 9.261  ; 9.261  ; Rise       ; clk             ;
;  RM_out[9]   ; clk        ; 9.019  ; 9.019  ; Rise       ; clk             ;
;  RM_out[10]  ; clk        ; 8.739  ; 8.739  ; Rise       ; clk             ;
;  RM_out[11]  ; clk        ; 9.384  ; 9.384  ; Rise       ; clk             ;
;  RM_out[12]  ; clk        ; 8.770  ; 8.770  ; Rise       ; clk             ;
;  RM_out[13]  ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  RM_out[14]  ; clk        ; 8.242  ; 8.242  ; Rise       ; clk             ;
;  RM_out[15]  ; clk        ; 8.514  ; 8.514  ; Rise       ; clk             ;
; aluop[*]     ; clk        ; 7.939  ; 7.939  ; Rise       ; clk             ;
;  aluop[0]    ; clk        ; 7.945  ; 7.945  ; Rise       ; clk             ;
;  aluop[1]    ; clk        ; 7.939  ; 7.939  ; Rise       ; clk             ;
; aluout[*]    ; clk        ; 9.381  ; 9.381  ; Rise       ; clk             ;
;  aluout[0]   ; clk        ; 10.129 ; 10.129 ; Rise       ; clk             ;
;  aluout[1]   ; clk        ; 9.616  ; 9.616  ; Rise       ; clk             ;
;  aluout[2]   ; clk        ; 10.415 ; 10.415 ; Rise       ; clk             ;
;  aluout[3]   ; clk        ; 10.674 ; 10.674 ; Rise       ; clk             ;
;  aluout[4]   ; clk        ; 9.915  ; 9.915  ; Rise       ; clk             ;
;  aluout[5]   ; clk        ; 10.352 ; 10.352 ; Rise       ; clk             ;
;  aluout[6]   ; clk        ; 9.754  ; 9.754  ; Rise       ; clk             ;
;  aluout[7]   ; clk        ; 10.291 ; 10.291 ; Rise       ; clk             ;
;  aluout[8]   ; clk        ; 9.862  ; 9.862  ; Rise       ; clk             ;
;  aluout[9]   ; clk        ; 10.413 ; 10.413 ; Rise       ; clk             ;
;  aluout[10]  ; clk        ; 11.107 ; 11.107 ; Rise       ; clk             ;
;  aluout[11]  ; clk        ; 9.398  ; 9.398  ; Rise       ; clk             ;
;  aluout[12]  ; clk        ; 10.974 ; 10.974 ; Rise       ; clk             ;
;  aluout[13]  ; clk        ; 9.429  ; 9.429  ; Rise       ; clk             ;
;  aluout[14]  ; clk        ; 10.286 ; 10.286 ; Rise       ; clk             ;
;  aluout[15]  ; clk        ; 9.381  ; 9.381  ; Rise       ; clk             ;
; b_select     ; clk        ; 8.891  ; 8.891  ; Rise       ; clk             ;
; dataD[*]     ; clk        ; 7.661  ; 7.661  ; Rise       ; clk             ;
;  dataD[0]    ; clk        ; 8.027  ; 8.027  ; Rise       ; clk             ;
;  dataD[1]    ; clk        ; 7.661  ; 7.661  ; Rise       ; clk             ;
;  dataD[2]    ; clk        ; 8.015  ; 8.015  ; Rise       ; clk             ;
;  dataD[3]    ; clk        ; 7.961  ; 7.961  ; Rise       ; clk             ;
;  dataD[4]    ; clk        ; 7.879  ; 7.879  ; Rise       ; clk             ;
;  dataD[5]    ; clk        ; 7.978  ; 7.978  ; Rise       ; clk             ;
;  dataD[6]    ; clk        ; 8.493  ; 8.493  ; Rise       ; clk             ;
;  dataD[7]    ; clk        ; 7.686  ; 7.686  ; Rise       ; clk             ;
;  dataD[8]    ; clk        ; 8.543  ; 8.543  ; Rise       ; clk             ;
;  dataD[9]    ; clk        ; 8.051  ; 8.051  ; Rise       ; clk             ;
;  dataD[10]   ; clk        ; 8.257  ; 8.257  ; Rise       ; clk             ;
;  dataD[11]   ; clk        ; 8.327  ; 8.327  ; Rise       ; clk             ;
;  dataD[12]   ; clk        ; 8.531  ; 8.531  ; Rise       ; clk             ;
;  dataD[13]   ; clk        ; 8.004  ; 8.004  ; Rise       ; clk             ;
;  dataD[14]   ; clk        ; 8.538  ; 8.538  ; Rise       ; clk             ;
;  dataD[15]   ; clk        ; 8.038  ; 8.038  ; Rise       ; clk             ;
; inA[*]       ; clk        ; 8.178  ; 8.178  ; Rise       ; clk             ;
;  inA[0]      ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  inA[1]      ; clk        ; 9.123  ; 9.123  ; Rise       ; clk             ;
;  inA[2]      ; clk        ; 9.270  ; 9.270  ; Rise       ; clk             ;
;  inA[3]      ; clk        ; 9.145  ; 9.145  ; Rise       ; clk             ;
;  inA[4]      ; clk        ; 8.511  ; 8.511  ; Rise       ; clk             ;
;  inA[5]      ; clk        ; 9.700  ; 9.700  ; Rise       ; clk             ;
;  inA[6]      ; clk        ; 9.254  ; 9.254  ; Rise       ; clk             ;
;  inA[7]      ; clk        ; 8.203  ; 8.203  ; Rise       ; clk             ;
;  inA[8]      ; clk        ; 8.527  ; 8.527  ; Rise       ; clk             ;
;  inA[9]      ; clk        ; 8.178  ; 8.178  ; Rise       ; clk             ;
;  inA[10]     ; clk        ; 9.258  ; 9.258  ; Rise       ; clk             ;
;  inA[11]     ; clk        ; 9.345  ; 9.345  ; Rise       ; clk             ;
;  inA[12]     ; clk        ; 8.821  ; 8.821  ; Rise       ; clk             ;
;  inA[13]     ; clk        ; 9.089  ; 9.089  ; Rise       ; clk             ;
;  inA[14]     ; clk        ; 8.963  ; 8.963  ; Rise       ; clk             ;
;  inA[15]     ; clk        ; 8.762  ; 8.762  ; Rise       ; clk             ;
; incSelect    ; clk        ; 8.825  ; 8.825  ; Rise       ; clk             ;
; ir[*]        ; clk        ; 7.248  ; 7.248  ; Rise       ; clk             ;
;  ir[0]       ; clk        ; 7.248  ; 7.248  ; Rise       ; clk             ;
;  ir[1]       ; clk        ; 8.571  ; 8.571  ; Rise       ; clk             ;
;  ir[2]       ; clk        ; 8.389  ; 8.389  ; Rise       ; clk             ;
;  ir[3]       ; clk        ; 8.572  ; 8.572  ; Rise       ; clk             ;
;  ir[4]       ; clk        ; 7.968  ; 7.968  ; Rise       ; clk             ;
;  ir[5]       ; clk        ; 7.705  ; 7.705  ; Rise       ; clk             ;
;  ir[6]       ; clk        ; 8.484  ; 8.484  ; Rise       ; clk             ;
;  ir[7]       ; clk        ; 8.288  ; 8.288  ; Rise       ; clk             ;
;  ir[8]       ; clk        ; 8.366  ; 8.366  ; Rise       ; clk             ;
;  ir[9]       ; clk        ; 8.962  ; 8.962  ; Rise       ; clk             ;
;  ir[10]      ; clk        ; 9.390  ; 9.390  ; Rise       ; clk             ;
;  ir[11]      ; clk        ; 8.637  ; 8.637  ; Rise       ; clk             ;
;  ir[12]      ; clk        ; 8.260  ; 8.260  ; Rise       ; clk             ;
;  ir[13]      ; clk        ; 8.298  ; 8.298  ; Rise       ; clk             ;
;  ir[14]      ; clk        ; 8.242  ; 8.242  ; Rise       ; clk             ;
;  ir[15]      ; clk        ; 8.858  ; 8.858  ; Rise       ; clk             ;
;  ir[16]      ; clk        ; 8.559  ; 8.559  ; Rise       ; clk             ;
;  ir[17]      ; clk        ; 8.577  ; 8.577  ; Rise       ; clk             ;
;  ir[18]      ; clk        ; 8.298  ; 8.298  ; Rise       ; clk             ;
;  ir[19]      ; clk        ; 8.330  ; 8.330  ; Rise       ; clk             ;
;  ir[20]      ; clk        ; 8.957  ; 8.957  ; Rise       ; clk             ;
;  ir[21]      ; clk        ; 9.218  ; 9.218  ; Rise       ; clk             ;
;  ir[22]      ; clk        ; 8.456  ; 8.456  ; Rise       ; clk             ;
;  ir[23]      ; clk        ; 8.820  ; 8.820  ; Rise       ; clk             ;
; maRS[*]      ; clk        ; 9.131  ; 9.131  ; Rise       ; clk             ;
;  maRS[0]     ; clk        ; 9.445  ; 9.445  ; Rise       ; clk             ;
;  maRS[1]     ; clk        ; 9.131  ; 9.131  ; Rise       ; clk             ;
;  maRS[2]     ; clk        ; 9.255  ; 9.255  ; Rise       ; clk             ;
;  maRS[3]     ; clk        ; 9.226  ; 9.226  ; Rise       ; clk             ;
;  maRS[4]     ; clk        ; 9.658  ; 9.658  ; Rise       ; clk             ;
;  maRS[5]     ; clk        ; 9.960  ; 9.960  ; Rise       ; clk             ;
;  maRS[6]     ; clk        ; 9.832  ; 9.832  ; Rise       ; clk             ;
;  maRS[7]     ; clk        ; 9.793  ; 9.793  ; Rise       ; clk             ;
;  maRS[8]     ; clk        ; 10.290 ; 10.290 ; Rise       ; clk             ;
;  maRS[9]     ; clk        ; 9.423  ; 9.423  ; Rise       ; clk             ;
;  maRS[10]    ; clk        ; 10.197 ; 10.197 ; Rise       ; clk             ;
;  maRS[11]    ; clk        ; 10.202 ; 10.202 ; Rise       ; clk             ;
;  maRS[12]    ; clk        ; 9.764  ; 9.764  ; Rise       ; clk             ;
;  maRS[13]    ; clk        ; 10.450 ; 10.450 ; Rise       ; clk             ;
;  maRS[14]    ; clk        ; 9.346  ; 9.346  ; Rise       ; clk             ;
;  maRS[15]    ; clk        ; 9.494  ; 9.494  ; Rise       ; clk             ;
; ma_select    ; clk        ; 8.479  ; 8.479  ; Rise       ; clk             ;
; memRead      ; clk        ; 8.263  ; 8.263  ; Rise       ; clk             ;
; memWrite     ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
; muxMA[*]     ; clk        ; 7.393  ; 7.393  ; Rise       ; clk             ;
;  muxMA[0]    ; clk        ; 8.061  ; 8.061  ; Rise       ; clk             ;
;  muxMA[1]    ; clk        ; 8.320  ; 8.320  ; Rise       ; clk             ;
;  muxMA[2]    ; clk        ; 8.930  ; 8.930  ; Rise       ; clk             ;
;  muxMA[3]    ; clk        ; 8.023  ; 8.023  ; Rise       ; clk             ;
;  muxMA[4]    ; clk        ; 8.298  ; 8.298  ; Rise       ; clk             ;
;  muxMA[5]    ; clk        ; 8.998  ; 8.998  ; Rise       ; clk             ;
;  muxMA[6]    ; clk        ; 8.528  ; 8.528  ; Rise       ; clk             ;
;  muxMA[7]    ; clk        ; 8.224  ; 8.224  ; Rise       ; clk             ;
;  muxMA[8]    ; clk        ; 8.482  ; 8.482  ; Rise       ; clk             ;
;  muxMA[9]    ; clk        ; 8.627  ; 8.627  ; Rise       ; clk             ;
;  muxMA[10]   ; clk        ; 8.998  ; 8.998  ; Rise       ; clk             ;
;  muxMA[11]   ; clk        ; 9.151  ; 9.151  ; Rise       ; clk             ;
;  muxMA[12]   ; clk        ; 8.331  ; 8.331  ; Rise       ; clk             ;
;  muxMA[13]   ; clk        ; 8.268  ; 8.268  ; Rise       ; clk             ;
;  muxMA[14]   ; clk        ; 7.393  ; 7.393  ; Rise       ; clk             ;
;  muxMA[15]   ; clk        ; 8.351  ; 8.351  ; Rise       ; clk             ;
; muxyout[*]   ; clk        ; 7.901  ; 7.901  ; Rise       ; clk             ;
;  muxyout[0]  ; clk        ; 8.841  ; 8.841  ; Rise       ; clk             ;
;  muxyout[1]  ; clk        ; 10.108 ; 10.108 ; Rise       ; clk             ;
;  muxyout[2]  ; clk        ; 9.362  ; 9.362  ; Rise       ; clk             ;
;  muxyout[3]  ; clk        ; 9.147  ; 9.147  ; Rise       ; clk             ;
;  muxyout[4]  ; clk        ; 9.775  ; 9.775  ; Rise       ; clk             ;
;  muxyout[5]  ; clk        ; 7.901  ; 7.901  ; Rise       ; clk             ;
;  muxyout[6]  ; clk        ; 9.474  ; 9.474  ; Rise       ; clk             ;
;  muxyout[7]  ; clk        ; 8.944  ; 8.944  ; Rise       ; clk             ;
;  muxyout[8]  ; clk        ; 8.877  ; 8.877  ; Rise       ; clk             ;
;  muxyout[9]  ; clk        ; 8.536  ; 8.536  ; Rise       ; clk             ;
;  muxyout[10] ; clk        ; 9.163  ; 9.163  ; Rise       ; clk             ;
;  muxyout[11] ; clk        ; 9.475  ; 9.475  ; Rise       ; clk             ;
;  muxyout[12] ; clk        ; 8.630  ; 8.630  ; Rise       ; clk             ;
;  muxyout[13] ; clk        ; 8.951  ; 8.951  ; Rise       ; clk             ;
;  muxyout[14] ; clk        ; 8.968  ; 8.968  ; Rise       ; clk             ;
;  muxyout[15] ; clk        ; 9.018  ; 9.018  ; Rise       ; clk             ;
; ncvz[*]      ; clk        ; 10.393 ; 10.393 ; Rise       ; clk             ;
;  ncvz[0]     ; clk        ; 10.798 ; 10.798 ; Rise       ; clk             ;
;  ncvz[1]     ; clk        ; 10.393 ; 10.393 ; Rise       ; clk             ;
;  ncvz[2]     ; clk        ; 11.395 ; 11.395 ; Rise       ; clk             ;
;  ncvz[3]     ; clk        ; 10.723 ; 10.723 ; Rise       ; clk             ;
; pcEnable     ; clk        ; 7.971  ; 7.971  ; Rise       ; clk             ;
; pcSelect     ; clk        ; 8.536  ; 8.536  ; Rise       ; clk             ;
; rbout[*]     ; clk        ; 7.369  ; 7.369  ; Rise       ; clk             ;
;  rbout[0]    ; clk        ; 7.369  ; 7.369  ; Rise       ; clk             ;
;  rbout[1]    ; clk        ; 8.666  ; 8.666  ; Rise       ; clk             ;
;  rbout[2]    ; clk        ; 8.611  ; 8.611  ; Rise       ; clk             ;
;  rbout[3]    ; clk        ; 8.754  ; 8.754  ; Rise       ; clk             ;
;  rbout[4]    ; clk        ; 8.548  ; 8.548  ; Rise       ; clk             ;
;  rbout[5]    ; clk        ; 8.408  ; 8.408  ; Rise       ; clk             ;
;  rbout[6]    ; clk        ; 7.901  ; 7.901  ; Rise       ; clk             ;
;  rbout[7]    ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  rbout[8]    ; clk        ; 7.898  ; 7.898  ; Rise       ; clk             ;
;  rbout[9]    ; clk        ; 8.551  ; 8.551  ; Rise       ; clk             ;
;  rbout[10]   ; clk        ; 8.150  ; 8.150  ; Rise       ; clk             ;
;  rbout[11]   ; clk        ; 8.187  ; 8.187  ; Rise       ; clk             ;
;  rbout[12]   ; clk        ; 8.518  ; 8.518  ; Rise       ; clk             ;
;  rbout[13]   ; clk        ; 8.480  ; 8.480  ; Rise       ; clk             ;
;  rbout[14]   ; clk        ; 8.190  ; 8.190  ; Rise       ; clk             ;
;  rbout[15]   ; clk        ; 8.547  ; 8.547  ; Rise       ; clk             ;
; rfwrite      ; clk        ; 8.376  ; 8.376  ; Rise       ; clk             ;
; rzout[*]     ; clk        ; 7.684  ; 7.684  ; Rise       ; clk             ;
;  rzout[0]    ; clk        ; 8.663  ; 8.663  ; Rise       ; clk             ;
;  rzout[1]    ; clk        ; 9.383  ; 9.383  ; Rise       ; clk             ;
;  rzout[2]    ; clk        ; 8.111  ; 8.111  ; Rise       ; clk             ;
;  rzout[3]    ; clk        ; 8.944  ; 8.944  ; Rise       ; clk             ;
;  rzout[4]    ; clk        ; 9.008  ; 9.008  ; Rise       ; clk             ;
;  rzout[5]    ; clk        ; 7.684  ; 7.684  ; Rise       ; clk             ;
;  rzout[6]    ; clk        ; 9.268  ; 9.268  ; Rise       ; clk             ;
;  rzout[7]    ; clk        ; 9.082  ; 9.082  ; Rise       ; clk             ;
;  rzout[8]    ; clk        ; 8.218  ; 8.218  ; Rise       ; clk             ;
;  rzout[9]    ; clk        ; 8.940  ; 8.940  ; Rise       ; clk             ;
;  rzout[10]   ; clk        ; 9.594  ; 9.594  ; Rise       ; clk             ;
;  rzout[11]   ; clk        ; 9.064  ; 9.064  ; Rise       ; clk             ;
;  rzout[12]   ; clk        ; 9.551  ; 9.551  ; Rise       ; clk             ;
;  rzout[13]   ; clk        ; 9.144  ; 9.144  ; Rise       ; clk             ;
;  rzout[14]   ; clk        ; 8.591  ; 8.591  ; Rise       ; clk             ;
;  rzout[15]   ; clk        ; 8.392  ; 8.392  ; Rise       ; clk             ;
; MI_out[*]    ; clk        ; 10.611 ; 10.611 ; Fall       ; clk             ;
;  MI_out[0]   ; clk        ; 11.716 ; 11.716 ; Fall       ; clk             ;
;  MI_out[1]   ; clk        ; 11.319 ; 11.319 ; Fall       ; clk             ;
;  MI_out[2]   ; clk        ; 11.736 ; 11.736 ; Fall       ; clk             ;
;  MI_out[3]   ; clk        ; 12.202 ; 12.202 ; Fall       ; clk             ;
;  MI_out[4]   ; clk        ; 11.333 ; 11.333 ; Fall       ; clk             ;
;  MI_out[5]   ; clk        ; 11.466 ; 11.466 ; Fall       ; clk             ;
;  MI_out[6]   ; clk        ; 10.819 ; 10.819 ; Fall       ; clk             ;
;  MI_out[7]   ; clk        ; 11.338 ; 11.338 ; Fall       ; clk             ;
;  MI_out[8]   ; clk        ; 11.418 ; 11.418 ; Fall       ; clk             ;
;  MI_out[9]   ; clk        ; 11.165 ; 11.165 ; Fall       ; clk             ;
;  MI_out[10]  ; clk        ; 11.370 ; 11.370 ; Fall       ; clk             ;
;  MI_out[11]  ; clk        ; 11.177 ; 11.177 ; Fall       ; clk             ;
;  MI_out[12]  ; clk        ; 10.611 ; 10.611 ; Fall       ; clk             ;
;  MI_out[13]  ; clk        ; 13.351 ; 13.351 ; Fall       ; clk             ;
;  MI_out[14]  ; clk        ; 11.565 ; 11.565 ; Fall       ; clk             ;
;  MI_out[15]  ; clk        ; 11.371 ; 11.371 ; Fall       ; clk             ;
;  MI_out[16]  ; clk        ; 11.373 ; 11.373 ; Fall       ; clk             ;
;  MI_out[17]  ; clk        ; 12.187 ; 12.187 ; Fall       ; clk             ;
;  MI_out[18]  ; clk        ; 11.909 ; 11.909 ; Fall       ; clk             ;
;  MI_out[19]  ; clk        ; 11.190 ; 11.190 ; Fall       ; clk             ;
;  MI_out[20]  ; clk        ; 12.055 ; 12.055 ; Fall       ; clk             ;
;  MI_out[21]  ; clk        ; 11.200 ; 11.200 ; Fall       ; clk             ;
;  MI_out[22]  ; clk        ; 12.077 ; 12.077 ; Fall       ; clk             ;
;  MI_out[23]  ; clk        ; 12.658 ; 12.658 ; Fall       ; clk             ;
; hex0[*]      ; clk        ; 11.805 ; 11.805 ; Fall       ; clk             ;
;  hex0[0]     ; clk        ; 14.499 ; 14.499 ; Fall       ; clk             ;
;  hex0[1]     ; clk        ; 13.558 ; 13.558 ; Fall       ; clk             ;
;  hex0[2]     ; clk        ; 11.805 ; 11.805 ; Fall       ; clk             ;
;  hex0[3]     ; clk        ; 11.805 ; 11.805 ; Fall       ; clk             ;
;  hex0[4]     ; clk        ; 14.906 ; 14.906 ; Fall       ; clk             ;
;  hex0[5]     ; clk        ; 13.893 ; 13.893 ; Fall       ; clk             ;
;  hex0[6]     ; clk        ; 13.576 ; 13.576 ; Fall       ; clk             ;
; ledG[*]      ; clk        ; 11.902 ; 11.902 ; Fall       ; clk             ;
;  ledG[0]     ; clk        ; 11.902 ; 11.902 ; Fall       ; clk             ;
;  ledG[1]     ; clk        ; 11.942 ; 11.942 ; Fall       ; clk             ;
;  ledG[2]     ; clk        ; 13.932 ; 13.932 ; Fall       ; clk             ;
;  ledG[3]     ; clk        ; 12.815 ; 12.815 ; Fall       ; clk             ;
;  ledG[4]     ; clk        ; 12.137 ; 12.137 ; Fall       ; clk             ;
;  ledG[5]     ; clk        ; 13.934 ; 13.934 ; Fall       ; clk             ;
;  ledG[6]     ; clk        ; 13.609 ; 13.609 ; Fall       ; clk             ;
;  ledG[7]     ; clk        ; 12.190 ; 12.190 ; Fall       ; clk             ;
; muxyout[*]   ; clk        ; 8.368  ; 8.368  ; Fall       ; clk             ;
;  muxyout[0]  ; clk        ; 9.310  ; 9.310  ; Fall       ; clk             ;
;  muxyout[1]  ; clk        ; 10.339 ; 10.339 ; Fall       ; clk             ;
;  muxyout[2]  ; clk        ; 9.676  ; 9.676  ; Fall       ; clk             ;
;  muxyout[3]  ; clk        ; 9.468  ; 9.468  ; Fall       ; clk             ;
;  muxyout[4]  ; clk        ; 10.015 ; 10.015 ; Fall       ; clk             ;
;  muxyout[5]  ; clk        ; 8.368  ; 8.368  ; Fall       ; clk             ;
;  muxyout[6]  ; clk        ; 9.516  ; 9.516  ; Fall       ; clk             ;
;  muxyout[7]  ; clk        ; 9.759  ; 9.759  ; Fall       ; clk             ;
;  muxyout[8]  ; clk        ; 9.070  ; 9.070  ; Fall       ; clk             ;
;  muxyout[9]  ; clk        ; 9.008  ; 9.008  ; Fall       ; clk             ;
;  muxyout[10] ; clk        ; 14.417 ; 14.417 ; Fall       ; clk             ;
;  muxyout[11] ; clk        ; 15.088 ; 15.088 ; Fall       ; clk             ;
;  muxyout[12] ; clk        ; 14.108 ; 14.108 ; Fall       ; clk             ;
;  muxyout[13] ; clk        ; 14.425 ; 14.425 ; Fall       ; clk             ;
;  muxyout[14] ; clk        ; 14.090 ; 14.090 ; Fall       ; clk             ;
;  muxyout[15] ; clk        ; 14.268 ; 14.268 ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -59.211 ; -3345.043     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.390 ; -14.624       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -909.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                     ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -59.211 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.004     ; 60.239     ;
; -59.211 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.004     ; 60.239     ;
; -59.197 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.003     ; 60.226     ;
; -59.197 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 60.226     ;
; -59.175 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.250     ; 59.957     ;
; -59.169 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 60.199     ;
; -59.169 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 60.199     ;
; -59.155 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 60.186     ;
; -59.155 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 60.186     ;
; -59.133 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.248     ; 59.917     ;
; -59.042 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.246     ; 59.828     ;
; -59.002 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 60.032     ;
; -59.002 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 60.032     ;
; -59.000 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.244     ; 59.788     ;
; -58.991 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 60.021     ;
; -58.991 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 60.021     ;
; -58.988 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 60.019     ;
; -58.988 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 60.019     ;
; -58.977 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 60.008     ;
; -58.977 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 60.008     ;
; -58.966 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.248     ; 59.750     ;
; -58.962 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.992     ;
; -58.962 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.992     ;
; -58.955 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.248     ; 59.739     ;
; -58.948 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.979     ;
; -58.948 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.979     ;
; -58.926 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.956     ;
; -58.926 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.956     ;
; -58.926 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.248     ; 59.710     ;
; -58.918 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.948     ;
; -58.918 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.948     ;
; -58.912 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.943     ;
; -58.912 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.943     ;
; -58.904 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.935     ;
; -58.904 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.935     ;
; -58.902 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.932     ;
; -58.902 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.932     ;
; -58.890 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.248     ; 59.674     ;
; -58.888 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.919     ;
; -58.888 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.919     ;
; -58.882 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.248     ; 59.666     ;
; -58.866 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.248     ; 59.650     ;
; -58.864 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.894     ;
; -58.857 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.003     ; 59.886     ;
; -58.855 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.885     ;
; -58.855 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.885     ;
; -58.849 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.879     ;
; -58.848 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|ir_enable   ; clk          ; clk         ; 1.000        ; -0.001     ; 59.879     ;
; -58.847 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.877     ;
; -58.843 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.002     ; 59.873     ;
; -58.841 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.872     ;
; -58.841 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.872     ;
; -58.833 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.244     ; 59.621     ;
; -58.831 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.002     ; 59.861     ;
; -58.822 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.244     ; 59.610     ;
; -58.822 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.854     ;
; -58.819 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.248     ; 59.603     ;
; -58.815 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.846     ;
; -58.807 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.839     ;
; -58.806 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|ir_enable   ; clk          ; clk         ; 1.000        ; 0.001      ; 59.839     ;
; -58.805 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.837     ;
; -58.801 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; 0.000      ; 59.833     ;
; -58.797 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; -0.002     ; 59.827     ;
; -58.796 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.001     ; 59.827     ;
; -58.793 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.244     ; 59.581     ;
; -58.789 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.000      ; 59.821     ;
; -58.757 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.244     ; 59.545     ;
; -58.755 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; 0.000      ; 59.787     ;
; -58.754 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; 0.001      ; 59.787     ;
; -58.749 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.244     ; 59.537     ;
; -58.739 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.769     ;
; -58.739 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.769     ;
; -58.733 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.244     ; 59.521     ;
; -58.725 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.756     ;
; -58.725 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.756     ;
; -58.711 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.741     ;
; -58.711 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.741     ;
; -58.703 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.248     ; 59.487     ;
; -58.697 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.728     ;
; -58.697 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.728     ;
; -58.686 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.244     ; 59.474     ;
; -58.683 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.713     ;
; -58.683 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.713     ;
; -58.675 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.705     ;
; -58.675 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.705     ;
; -58.675 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.248     ; 59.459     ;
; -58.669 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.700     ;
; -58.669 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.700     ;
; -58.661 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.692     ;
; -58.661 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.692     ;
; -58.655 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.687     ;
; -58.652 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.682     ;
; -58.652 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 59.682     ;
; -58.648 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 59.679     ;
; -58.647 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.248     ; 59.431     ;
; -58.645 ; ControlUnit:inst2|stage[20] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.004     ; 59.673     ;
; -58.645 ; ControlUnit:inst2|stage[20] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.004     ; 59.673     ;
; -58.644 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.676     ;
; -58.640 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.672     ;
; -58.639 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.248     ; 59.423     ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.390 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]             ; clk          ; clk         ; -0.500       ; 2.335      ; 0.597      ;
; -1.360 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]             ; clk          ; clk         ; -0.500       ; 2.335      ; 0.627      ;
; -1.312 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]     ; clk          ; clk         ; -0.500       ; 2.256      ; 0.596      ;
; -1.283 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]     ; clk          ; clk         ; -0.500       ; 2.256      ; 0.625      ;
; -1.270 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]             ; clk          ; clk         ; -0.500       ; 2.331      ; 0.713      ;
; -1.231 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]     ; clk          ; clk         ; -0.500       ; 2.256      ; 0.677      ;
; -1.154 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]             ; clk          ; clk         ; -0.500       ; 2.331      ; 0.829      ;
; -1.064 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]     ; clk          ; clk         ; -0.500       ; 2.264      ; 0.852      ;
; -1.003 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]     ; clk          ; clk         ; -0.500       ; 2.264      ; 0.913      ;
; -0.904 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]             ; clk          ; clk         ; -0.500       ; 2.351      ; 1.099      ;
; -0.686 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]             ; clk          ; clk         ; -0.500       ; 2.361      ; 1.327      ;
; -0.678 ; BuffReg16:RM|output[7]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]             ; clk          ; clk         ; -0.500       ; 2.360      ; 1.334      ;
; -0.641 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]             ; clk          ; clk         ; -0.500       ; 2.351      ; 1.362      ;
; -0.387 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]     ; clk          ; clk         ; -0.500       ; 2.253      ; 1.518      ;
; -0.261 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]     ; clk          ; clk         ; -0.500       ; 2.253      ; 1.644      ;
; 0.215  ; ControlUnit:inst2|ma_select                                                      ; ControlUnit:inst2|ma_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|mem_write                                                      ; ControlUnit:inst2|mem_write                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|ir_enable                                                      ; ControlUnit:inst2|ir_enable                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|pc_select                                                      ; ControlUnit:inst2|pc_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|rf_write                                                       ; ControlUnit:inst2|rf_write                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|extend[0]                                                      ; ControlUnit:inst2|extend[0]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|b_select                                                       ; ControlUnit:inst2|b_select                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|inc_select                                                     ; ControlUnit:inst2|inc_select                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; BuffReg16:RB_inst|output[14]                                                     ; BuffReg16:RM|output[14]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; BuffReg16:RB_inst|output[15]                                                     ; BuffReg16:RM|output[15]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.241  ; BuffReg16:RB_inst|output[7]                                                      ; BuffReg16:RM|output[7]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; BuffReg16:RB_inst|output[3]                                                      ; BuffReg16:RM|output[3]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; BuffReg16:RB_inst|output[0]                                                      ; BuffReg16:RM|output[0]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; BuffReg16:RB_inst|output[9]                                                      ; BuffReg16:RM|output[9]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; BuffReg16:RB_inst|output[8]                                                      ; BuffReg16:RM|output[8]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; BuffReg16:RB_inst|output[5]                                                      ; BuffReg16:RM|output[5]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; BuffReg16:RB_inst|output[11]                                                     ; BuffReg16:RM|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; BuffReg16:RB_inst|output[12]                                                     ; BuffReg16:RM|output[12]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.255  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clk          ; clk         ; 0.000        ; 0.372      ; 0.779      ;
; 0.265  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clk          ; clk         ; 0.000        ; 0.372      ; 0.789      ;
; 0.315  ; BuffReg16:RB_inst|output[1]                                                      ; BuffReg16:RM|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.467      ;
; 0.318  ; BuffReg16:RB_inst|output[2]                                                      ; BuffReg16:RM|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.318  ; BuffReg16:RB_inst|output[4]                                                      ; BuffReg16:RM|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.321  ; BuffReg16:RB_inst|output[13]                                                     ; BuffReg16:RM|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.473      ;
; 0.321  ; BuffReg16:RB_inst|output[6]                                                      ; BuffReg16:RM|output[6]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.473      ;
; 0.322  ; BuffReg16:RB_inst|output[10]                                                     ; BuffReg16:RM|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.380  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BuffReg16:RY|output[5]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BuffReg16:RY|output[9]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BuffReg16:RY|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.382  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BuffReg16:RY|output[15]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.384  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BuffReg16:RY|output[7]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.401  ; BuffReg16:RA|output[8]                                                           ; BuffReg16:RZ|output[8]                                                           ; clk          ; clk         ; 0.000        ; -0.004     ; 0.549      ;
; 0.425  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg12|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.578      ;
; 0.429  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg13|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.582      ;
; 0.456  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BuffReg16:RY|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.461  ; registerFile:inst8|Reg16:reg15|output[2]                                         ; BuffReg16:RA|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.614      ;
; 0.465  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BuffReg16:RY|output[14]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.466  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BuffReg16:RY|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.466  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BuffReg16:RY|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.469  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.618      ;
; 0.470  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BuffReg16:RY|output[12]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.622      ;
; 0.476  ; BuffReg16:RY|output[10]                                                          ; registerFile:inst8|Reg16:reg9|output[10]                                         ; clk          ; clk         ; 0.000        ; -0.009     ; 0.619      ;
; 0.478  ; registerFile:inst8|Reg16:reg9|output[5]                                          ; BuffReg16:RA|output[5]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.631      ;
; 0.512  ; BuffReg16:RA|output[2]                                                           ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clk          ; clk         ; 0.000        ; -0.002     ; 0.662      ;
; 0.518  ; BuffReg16:RY|output[12]                                                          ; registerFile:inst8|Reg16:reg12|output[12]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.522  ; BuffReg16:RY|output[12]                                                          ; registerFile:inst8|Reg16:reg13|output[12]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.674      ;
; 0.523  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.676      ;
; 0.527  ; BuffReg16:RA|output[7]                                                           ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; clk          ; clk         ; 0.000        ; -0.002     ; 0.677      ;
; 0.527  ; BuffReg16:RY|output[12]                                                          ; registerFile:inst8|Reg16:reg14|output[12]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.680      ;
; 0.528  ; BuffReg16:RY|output[1]                                                           ; registerFile:inst8|Reg16:reg12|output[1]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.681      ;
; 0.528  ; BuffReg16:RY|output[1]                                                           ; registerFile:inst8|Reg16:reg13|output[1]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.681      ;
; 0.529  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg15|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.682      ;
; 0.529  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg14|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.682      ;
; 0.530  ; BuffReg16:RY|output[12]                                                          ; registerFile:inst8|Reg16:reg15|output[12]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.683      ;
; 0.531  ; BuffReg16:RY|output[14]                                                          ; registerFile:inst8|Reg16:reg12|output[14]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BuffReg16:RY|output[3]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; BuffReg16:RY|output[14]                                                          ; registerFile:inst8|Reg16:reg13|output[14]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.534  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg13|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.688      ;
; 0.534  ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg9|output[6]                                          ; clk          ; clk         ; 0.000        ; -0.003     ; 0.683      ;
; 0.534  ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg11|output[6]                                         ; clk          ; clk         ; 0.000        ; -0.003     ; 0.683      ;
; 0.535  ; BuffReg16:RY|output[14]                                                          ; registerFile:inst8|Reg16:reg15|output[14]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.688      ;
; 0.535  ; BuffReg16:RY|output[14]                                                          ; registerFile:inst8|Reg16:reg14|output[14]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.688      ;
; 0.536  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg12|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.690      ;
; 0.538  ; BuffReg16:RY|output[1]                                                           ; registerFile:inst8|Reg16:reg14|output[1]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.691      ;
; 0.538  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BuffReg16:RY|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.539  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg15|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.693      ;
; 0.540  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg14|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.694      ;
; 0.542  ; BuffReg16:RY|output[1]                                                           ; registerFile:inst8|Reg16:reg15|output[1]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.695      ;
; 0.542  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clk          ; clk         ; 0.000        ; -0.004     ; 0.690      ;
; 0.544  ; BuffReg16:RY|output[3]                                                           ; registerFile:inst8|Reg16:reg11|output[3]                                         ; clk          ; clk         ; 0.000        ; -0.004     ; 0.692      ;
; 0.546  ; BuffReg16:RY|output[8]                                                           ; registerFile:inst8|Reg16:reg9|output[8]                                          ; clk          ; clk         ; 0.000        ; -0.005     ; 0.693      ;
; 0.547  ; BuffReg16:RA|output[15]                                                          ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; clk          ; clk         ; 0.000        ; 0.006      ; 0.705      ;
; 0.557  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg8|output[15]                                         ; clk          ; clk         ; 0.000        ; -0.014     ; 0.695      ;
; 0.559  ; registerFile:inst8|Reg16:reg9|output[6]                                          ; BuffReg16:RB_inst|output[6]                                                      ; clk          ; clk         ; 0.000        ; 0.001      ; 0.712      ;
; 0.564  ; BuffReg16:RY|output[4]                                                           ; registerFile:inst8|Reg16:reg11|output[4]                                         ; clk          ; clk         ; 0.000        ; -0.010     ; 0.706      ;
; 0.568  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; clk          ; clk         ; 0.000        ; 0.371      ; 1.091      ;
; 0.568  ; BuffReg16:RY|output[8]                                                           ; registerFile:inst8|Reg16:reg8|output[8]                                          ; clk          ; clk         ; 0.000        ; -0.003     ; 0.717      ;
; 0.572  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg10|output[15]                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 0.721      ;
; 0.574  ; registerFile:inst8|Reg16:reg15|output[4]                                         ; BuffReg16:RA|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.727      ;
; 0.577  ; registerFile:inst8|Reg16:reg11|output[1]                                         ; BuffReg16:RA|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.005      ; 0.734      ;
; 0.583  ; registerFile:inst8|Reg16:reg9|output[1]                                          ; BuffReg16:RB_inst|output[1]                                                      ; clk          ; clk         ; 0.000        ; 0.005      ; 0.740      ;
; 0.583  ; registerFile:inst8|Reg16:reg14|output[0]                                         ; BuffReg16:RA|output[0]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.736      ;
; 0.584  ; BuffReg16:RY|output[3]                                                           ; registerFile:inst8|Reg16:reg10|output[3]                                         ; clk          ; clk         ; 0.000        ; -0.009     ; 0.727      ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; 59.143 ; 59.143 ; Rise       ; clk             ;
; key[*]    ; clk        ; 2.101  ; 2.101  ; Fall       ; clk             ;
;  key[0]   ; clk        ; 1.982  ; 1.982  ; Fall       ; clk             ;
;  key[1]   ; clk        ; 2.065  ; 2.065  ; Fall       ; clk             ;
;  key[2]   ; clk        ; 2.033  ; 2.033  ; Fall       ; clk             ;
;  key[3]   ; clk        ; 2.101  ; 2.101  ; Fall       ; clk             ;
; sw[*]     ; clk        ; -0.236 ; -0.236 ; Fall       ; clk             ;
;  sw[0]    ; clk        ; -0.290 ; -0.290 ; Fall       ; clk             ;
;  sw[1]    ; clk        ; -0.236 ; -0.236 ; Fall       ; clk             ;
;  sw[2]    ; clk        ; -0.340 ; -0.340 ; Fall       ; clk             ;
;  sw[3]    ; clk        ; -0.405 ; -0.405 ; Fall       ; clk             ;
;  sw[4]    ; clk        ; -0.321 ; -0.321 ; Fall       ; clk             ;
;  sw[5]    ; clk        ; -0.301 ; -0.301 ; Fall       ; clk             ;
;  sw[6]    ; clk        ; -0.400 ; -0.400 ; Fall       ; clk             ;
;  sw[7]    ; clk        ; -0.555 ; -0.555 ; Fall       ; clk             ;
;  sw[8]    ; clk        ; -0.536 ; -0.536 ; Fall       ; clk             ;
;  sw[9]    ; clk        ; -0.540 ; -0.540 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.286 ; -0.286 ; Rise       ; clk             ;
; key[*]    ; clk        ; -1.862 ; -1.862 ; Fall       ; clk             ;
;  key[0]   ; clk        ; -1.862 ; -1.862 ; Fall       ; clk             ;
;  key[1]   ; clk        ; -1.945 ; -1.945 ; Fall       ; clk             ;
;  key[2]   ; clk        ; -1.913 ; -1.913 ; Fall       ; clk             ;
;  key[3]   ; clk        ; -1.981 ; -1.981 ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.675  ; 0.675  ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 0.410  ; 0.410  ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 0.356  ; 0.356  ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 0.460  ; 0.460  ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.525  ; 0.525  ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.441  ; 0.441  ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.421  ; 0.421  ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.520  ; 0.520  ; Fall       ; clk             ;
;  sw[7]    ; clk        ; 0.675  ; 0.675  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.656  ; 0.656  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.660  ; 0.660  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; RM_out[*]    ; clk        ; 4.783  ; 4.783  ; Rise       ; clk             ;
;  RM_out[0]   ; clk        ; 4.224  ; 4.224  ; Rise       ; clk             ;
;  RM_out[1]   ; clk        ; 4.474  ; 4.474  ; Rise       ; clk             ;
;  RM_out[2]   ; clk        ; 4.783  ; 4.783  ; Rise       ; clk             ;
;  RM_out[3]   ; clk        ; 4.772  ; 4.772  ; Rise       ; clk             ;
;  RM_out[4]   ; clk        ; 4.482  ; 4.482  ; Rise       ; clk             ;
;  RM_out[5]   ; clk        ; 4.324  ; 4.324  ; Rise       ; clk             ;
;  RM_out[6]   ; clk        ; 4.480  ; 4.480  ; Rise       ; clk             ;
;  RM_out[7]   ; clk        ; 4.769  ; 4.769  ; Rise       ; clk             ;
;  RM_out[8]   ; clk        ; 4.721  ; 4.721  ; Rise       ; clk             ;
;  RM_out[9]   ; clk        ; 4.579  ; 4.579  ; Rise       ; clk             ;
;  RM_out[10]  ; clk        ; 4.499  ; 4.499  ; Rise       ; clk             ;
;  RM_out[11]  ; clk        ; 4.752  ; 4.752  ; Rise       ; clk             ;
;  RM_out[12]  ; clk        ; 4.524  ; 4.524  ; Rise       ; clk             ;
;  RM_out[13]  ; clk        ; 4.228  ; 4.228  ; Rise       ; clk             ;
;  RM_out[14]  ; clk        ; 4.233  ; 4.233  ; Rise       ; clk             ;
;  RM_out[15]  ; clk        ; 4.413  ; 4.413  ; Rise       ; clk             ;
; aluop[*]     ; clk        ; 4.202  ; 4.202  ; Rise       ; clk             ;
;  aluop[0]    ; clk        ; 4.202  ; 4.202  ; Rise       ; clk             ;
;  aluop[1]    ; clk        ; 4.199  ; 4.199  ; Rise       ; clk             ;
; aluout[*]    ; clk        ; 10.506 ; 10.506 ; Rise       ; clk             ;
;  aluout[0]   ; clk        ; 5.786  ; 5.786  ; Rise       ; clk             ;
;  aluout[1]   ; clk        ; 5.405  ; 5.405  ; Rise       ; clk             ;
;  aluout[2]   ; clk        ; 6.783  ; 6.783  ; Rise       ; clk             ;
;  aluout[3]   ; clk        ; 6.436  ; 6.436  ; Rise       ; clk             ;
;  aluout[4]   ; clk        ; 7.312  ; 7.312  ; Rise       ; clk             ;
;  aluout[5]   ; clk        ; 7.217  ; 7.217  ; Rise       ; clk             ;
;  aluout[6]   ; clk        ; 8.015  ; 8.015  ; Rise       ; clk             ;
;  aluout[7]   ; clk        ; 7.929  ; 7.929  ; Rise       ; clk             ;
;  aluout[8]   ; clk        ; 8.639  ; 8.639  ; Rise       ; clk             ;
;  aluout[9]   ; clk        ; 8.911  ; 8.911  ; Rise       ; clk             ;
;  aluout[10]  ; clk        ; 9.650  ; 9.650  ; Rise       ; clk             ;
;  aluout[11]  ; clk        ; 8.909  ; 8.909  ; Rise       ; clk             ;
;  aluout[12]  ; clk        ; 10.430 ; 10.430 ; Rise       ; clk             ;
;  aluout[13]  ; clk        ; 9.976  ; 9.976  ; Rise       ; clk             ;
;  aluout[14]  ; clk        ; 10.467 ; 10.467 ; Rise       ; clk             ;
;  aluout[15]  ; clk        ; 10.506 ; 10.506 ; Rise       ; clk             ;
; b_select     ; clk        ; 4.581  ; 4.581  ; Rise       ; clk             ;
; dataD[*]     ; clk        ; 4.441  ; 4.441  ; Rise       ; clk             ;
;  dataD[0]    ; clk        ; 4.164  ; 4.164  ; Rise       ; clk             ;
;  dataD[1]    ; clk        ; 4.093  ; 4.093  ; Rise       ; clk             ;
;  dataD[2]    ; clk        ; 4.248  ; 4.248  ; Rise       ; clk             ;
;  dataD[3]    ; clk        ; 4.214  ; 4.214  ; Rise       ; clk             ;
;  dataD[4]    ; clk        ; 4.147  ; 4.147  ; Rise       ; clk             ;
;  dataD[5]    ; clk        ; 4.226  ; 4.226  ; Rise       ; clk             ;
;  dataD[6]    ; clk        ; 4.418  ; 4.418  ; Rise       ; clk             ;
;  dataD[7]    ; clk        ; 4.114  ; 4.114  ; Rise       ; clk             ;
;  dataD[8]    ; clk        ; 4.433  ; 4.433  ; Rise       ; clk             ;
;  dataD[9]    ; clk        ; 4.264  ; 4.264  ; Rise       ; clk             ;
;  dataD[10]   ; clk        ; 4.334  ; 4.334  ; Rise       ; clk             ;
;  dataD[11]   ; clk        ; 4.329  ; 4.329  ; Rise       ; clk             ;
;  dataD[12]   ; clk        ; 4.433  ; 4.433  ; Rise       ; clk             ;
;  dataD[13]   ; clk        ; 4.246  ; 4.246  ; Rise       ; clk             ;
;  dataD[14]   ; clk        ; 4.441  ; 4.441  ; Rise       ; clk             ;
;  dataD[15]   ; clk        ; 4.195  ; 4.195  ; Rise       ; clk             ;
; inA[*]       ; clk        ; 4.929  ; 4.929  ; Rise       ; clk             ;
;  inA[0]      ; clk        ; 4.538  ; 4.538  ; Rise       ; clk             ;
;  inA[1]      ; clk        ; 4.657  ; 4.657  ; Rise       ; clk             ;
;  inA[2]      ; clk        ; 4.746  ; 4.746  ; Rise       ; clk             ;
;  inA[3]      ; clk        ; 4.580  ; 4.580  ; Rise       ; clk             ;
;  inA[4]      ; clk        ; 4.475  ; 4.475  ; Rise       ; clk             ;
;  inA[5]      ; clk        ; 4.929  ; 4.929  ; Rise       ; clk             ;
;  inA[6]      ; clk        ; 4.634  ; 4.634  ; Rise       ; clk             ;
;  inA[7]      ; clk        ; 4.247  ; 4.247  ; Rise       ; clk             ;
;  inA[8]      ; clk        ; 4.480  ; 4.480  ; Rise       ; clk             ;
;  inA[9]      ; clk        ; 4.325  ; 4.325  ; Rise       ; clk             ;
;  inA[10]     ; clk        ; 4.642  ; 4.642  ; Rise       ; clk             ;
;  inA[11]     ; clk        ; 4.729  ; 4.729  ; Rise       ; clk             ;
;  inA[12]     ; clk        ; 4.597  ; 4.597  ; Rise       ; clk             ;
;  inA[13]     ; clk        ; 4.642  ; 4.642  ; Rise       ; clk             ;
;  inA[14]     ; clk        ; 4.686  ; 4.686  ; Rise       ; clk             ;
;  inA[15]     ; clk        ; 4.444  ; 4.444  ; Rise       ; clk             ;
; incSelect    ; clk        ; 4.534  ; 4.534  ; Rise       ; clk             ;
; ir[*]        ; clk        ; 4.764  ; 4.764  ; Rise       ; clk             ;
;  ir[0]       ; clk        ; 3.900  ; 3.900  ; Rise       ; clk             ;
;  ir[1]       ; clk        ; 4.453  ; 4.453  ; Rise       ; clk             ;
;  ir[2]       ; clk        ; 4.326  ; 4.326  ; Rise       ; clk             ;
;  ir[3]       ; clk        ; 4.462  ; 4.462  ; Rise       ; clk             ;
;  ir[4]       ; clk        ; 4.201  ; 4.201  ; Rise       ; clk             ;
;  ir[5]       ; clk        ; 4.124  ; 4.124  ; Rise       ; clk             ;
;  ir[6]       ; clk        ; 4.360  ; 4.360  ; Rise       ; clk             ;
;  ir[7]       ; clk        ; 4.259  ; 4.259  ; Rise       ; clk             ;
;  ir[8]       ; clk        ; 4.391  ; 4.391  ; Rise       ; clk             ;
;  ir[9]       ; clk        ; 4.575  ; 4.575  ; Rise       ; clk             ;
;  ir[10]      ; clk        ; 4.764  ; 4.764  ; Rise       ; clk             ;
;  ir[11]      ; clk        ; 4.436  ; 4.436  ; Rise       ; clk             ;
;  ir[12]      ; clk        ; 4.222  ; 4.222  ; Rise       ; clk             ;
;  ir[13]      ; clk        ; 4.294  ; 4.294  ; Rise       ; clk             ;
;  ir[14]      ; clk        ; 4.319  ; 4.319  ; Rise       ; clk             ;
;  ir[15]      ; clk        ; 4.609  ; 4.609  ; Rise       ; clk             ;
;  ir[16]      ; clk        ; 4.450  ; 4.450  ; Rise       ; clk             ;
;  ir[17]      ; clk        ; 4.458  ; 4.458  ; Rise       ; clk             ;
;  ir[18]      ; clk        ; 4.347  ; 4.347  ; Rise       ; clk             ;
;  ir[19]      ; clk        ; 4.378  ; 4.378  ; Rise       ; clk             ;
;  ir[20]      ; clk        ; 4.516  ; 4.516  ; Rise       ; clk             ;
;  ir[21]      ; clk        ; 4.609  ; 4.609  ; Rise       ; clk             ;
;  ir[22]      ; clk        ; 4.387  ; 4.387  ; Rise       ; clk             ;
;  ir[23]      ; clk        ; 4.435  ; 4.435  ; Rise       ; clk             ;
; maRS[*]      ; clk        ; 5.328  ; 5.328  ; Rise       ; clk             ;
;  maRS[0]     ; clk        ; 4.863  ; 4.863  ; Rise       ; clk             ;
;  maRS[1]     ; clk        ; 4.971  ; 4.971  ; Rise       ; clk             ;
;  maRS[2]     ; clk        ; 4.798  ; 4.798  ; Rise       ; clk             ;
;  maRS[3]     ; clk        ; 4.821  ; 4.821  ; Rise       ; clk             ;
;  maRS[4]     ; clk        ; 4.862  ; 4.862  ; Rise       ; clk             ;
;  maRS[5]     ; clk        ; 5.182  ; 5.182  ; Rise       ; clk             ;
;  maRS[6]     ; clk        ; 4.998  ; 4.998  ; Rise       ; clk             ;
;  maRS[7]     ; clk        ; 5.041  ; 5.041  ; Rise       ; clk             ;
;  maRS[8]     ; clk        ; 5.043  ; 5.043  ; Rise       ; clk             ;
;  maRS[9]     ; clk        ; 4.927  ; 4.927  ; Rise       ; clk             ;
;  maRS[10]    ; clk        ; 5.328  ; 5.328  ; Rise       ; clk             ;
;  maRS[11]    ; clk        ; 5.218  ; 5.218  ; Rise       ; clk             ;
;  maRS[12]    ; clk        ; 4.663  ; 4.663  ; Rise       ; clk             ;
;  maRS[13]    ; clk        ; 4.962  ; 4.962  ; Rise       ; clk             ;
;  maRS[14]    ; clk        ; 4.812  ; 4.812  ; Rise       ; clk             ;
;  maRS[15]    ; clk        ; 4.893  ; 4.893  ; Rise       ; clk             ;
; ma_select    ; clk        ; 4.070  ; 4.070  ; Rise       ; clk             ;
; memRead      ; clk        ; 4.331  ; 4.331  ; Rise       ; clk             ;
; memWrite     ; clk        ; 4.080  ; 4.080  ; Rise       ; clk             ;
; muxMA[*]     ; clk        ; 4.648  ; 4.648  ; Rise       ; clk             ;
;  muxMA[0]    ; clk        ; 4.271  ; 4.271  ; Rise       ; clk             ;
;  muxMA[1]    ; clk        ; 4.350  ; 4.350  ; Rise       ; clk             ;
;  muxMA[2]    ; clk        ; 4.567  ; 4.567  ; Rise       ; clk             ;
;  muxMA[3]    ; clk        ; 4.246  ; 4.246  ; Rise       ; clk             ;
;  muxMA[4]    ; clk        ; 4.258  ; 4.258  ; Rise       ; clk             ;
;  muxMA[5]    ; clk        ; 4.605  ; 4.605  ; Rise       ; clk             ;
;  muxMA[6]    ; clk        ; 4.469  ; 4.469  ; Rise       ; clk             ;
;  muxMA[7]    ; clk        ; 4.304  ; 4.304  ; Rise       ; clk             ;
;  muxMA[8]    ; clk        ; 4.435  ; 4.435  ; Rise       ; clk             ;
;  muxMA[9]    ; clk        ; 4.489  ; 4.489  ; Rise       ; clk             ;
;  muxMA[10]   ; clk        ; 4.543  ; 4.543  ; Rise       ; clk             ;
;  muxMA[11]   ; clk        ; 4.648  ; 4.648  ; Rise       ; clk             ;
;  muxMA[12]   ; clk        ; 3.878  ; 3.878  ; Rise       ; clk             ;
;  muxMA[13]   ; clk        ; 3.898  ; 3.898  ; Rise       ; clk             ;
;  muxMA[14]   ; clk        ; 3.964  ; 3.964  ; Rise       ; clk             ;
;  muxMA[15]   ; clk        ; 4.384  ; 4.384  ; Rise       ; clk             ;
; muxyout[*]   ; clk        ; 7.413  ; 7.413  ; Rise       ; clk             ;
;  muxyout[0]  ; clk        ; 6.885  ; 6.885  ; Rise       ; clk             ;
;  muxyout[1]  ; clk        ; 7.413  ; 7.413  ; Rise       ; clk             ;
;  muxyout[2]  ; clk        ; 7.005  ; 7.005  ; Rise       ; clk             ;
;  muxyout[3]  ; clk        ; 6.887  ; 6.887  ; Rise       ; clk             ;
;  muxyout[4]  ; clk        ; 6.816  ; 6.816  ; Rise       ; clk             ;
;  muxyout[5]  ; clk        ; 6.470  ; 6.470  ; Rise       ; clk             ;
;  muxyout[6]  ; clk        ; 6.619  ; 6.619  ; Rise       ; clk             ;
;  muxyout[7]  ; clk        ; 6.850  ; 6.850  ; Rise       ; clk             ;
;  muxyout[8]  ; clk        ; 6.392  ; 6.392  ; Rise       ; clk             ;
;  muxyout[9]  ; clk        ; 6.814  ; 6.814  ; Rise       ; clk             ;
;  muxyout[10] ; clk        ; 6.393  ; 6.393  ; Rise       ; clk             ;
;  muxyout[11] ; clk        ; 6.635  ; 6.635  ; Rise       ; clk             ;
;  muxyout[12] ; clk        ; 6.051  ; 6.051  ; Rise       ; clk             ;
;  muxyout[13] ; clk        ; 6.189  ; 6.189  ; Rise       ; clk             ;
;  muxyout[14] ; clk        ; 6.194  ; 6.194  ; Rise       ; clk             ;
;  muxyout[15] ; clk        ; 6.361  ; 6.361  ; Rise       ; clk             ;
; ncvz[*]      ; clk        ; 11.294 ; 11.294 ; Rise       ; clk             ;
;  ncvz[0]     ; clk        ; 10.942 ; 10.942 ; Rise       ; clk             ;
;  ncvz[1]     ; clk        ; 10.756 ; 10.756 ; Rise       ; clk             ;
;  ncvz[2]     ; clk        ; 11.294 ; 11.294 ; Rise       ; clk             ;
;  ncvz[3]     ; clk        ; 10.881 ; 10.881 ; Rise       ; clk             ;
; pcEnable     ; clk        ; 4.209  ; 4.209  ; Rise       ; clk             ;
; pcSelect     ; clk        ; 4.342  ; 4.342  ; Rise       ; clk             ;
; rbout[*]     ; clk        ; 4.509  ; 4.509  ; Rise       ; clk             ;
;  rbout[0]    ; clk        ; 3.936  ; 3.936  ; Rise       ; clk             ;
;  rbout[1]    ; clk        ; 4.509  ; 4.509  ; Rise       ; clk             ;
;  rbout[2]    ; clk        ; 4.380  ; 4.380  ; Rise       ; clk             ;
;  rbout[3]    ; clk        ; 4.498  ; 4.498  ; Rise       ; clk             ;
;  rbout[4]    ; clk        ; 4.447  ; 4.447  ; Rise       ; clk             ;
;  rbout[5]    ; clk        ; 4.350  ; 4.350  ; Rise       ; clk             ;
;  rbout[6]    ; clk        ; 4.238  ; 4.238  ; Rise       ; clk             ;
;  rbout[7]    ; clk        ; 4.464  ; 4.464  ; Rise       ; clk             ;
;  rbout[8]    ; clk        ; 4.173  ; 4.173  ; Rise       ; clk             ;
;  rbout[9]    ; clk        ; 4.351  ; 4.351  ; Rise       ; clk             ;
;  rbout[10]   ; clk        ; 4.260  ; 4.260  ; Rise       ; clk             ;
;  rbout[11]   ; clk        ; 4.354  ; 4.354  ; Rise       ; clk             ;
;  rbout[12]   ; clk        ; 4.370  ; 4.370  ; Rise       ; clk             ;
;  rbout[13]   ; clk        ; 4.303  ; 4.303  ; Rise       ; clk             ;
;  rbout[14]   ; clk        ; 4.288  ; 4.288  ; Rise       ; clk             ;
;  rbout[15]   ; clk        ; 4.445  ; 4.445  ; Rise       ; clk             ;
; rfwrite      ; clk        ; 4.401  ; 4.401  ; Rise       ; clk             ;
; rzout[*]     ; clk        ; 4.865  ; 4.865  ; Rise       ; clk             ;
;  rzout[0]    ; clk        ; 4.567  ; 4.567  ; Rise       ; clk             ;
;  rzout[1]    ; clk        ; 4.789  ; 4.789  ; Rise       ; clk             ;
;  rzout[2]    ; clk        ; 4.238  ; 4.238  ; Rise       ; clk             ;
;  rzout[3]    ; clk        ; 4.601  ; 4.601  ; Rise       ; clk             ;
;  rzout[4]    ; clk        ; 4.642  ; 4.642  ; Rise       ; clk             ;
;  rzout[5]    ; clk        ; 4.075  ; 4.075  ; Rise       ; clk             ;
;  rzout[6]    ; clk        ; 4.736  ; 4.736  ; Rise       ; clk             ;
;  rzout[7]    ; clk        ; 4.645  ; 4.645  ; Rise       ; clk             ;
;  rzout[8]    ; clk        ; 4.212  ; 4.212  ; Rise       ; clk             ;
;  rzout[9]    ; clk        ; 4.562  ; 4.562  ; Rise       ; clk             ;
;  rzout[10]   ; clk        ; 4.865  ; 4.865  ; Rise       ; clk             ;
;  rzout[11]   ; clk        ; 4.629  ; 4.629  ; Rise       ; clk             ;
;  rzout[12]   ; clk        ; 4.415  ; 4.415  ; Rise       ; clk             ;
;  rzout[13]   ; clk        ; 4.230  ; 4.230  ; Rise       ; clk             ;
;  rzout[14]   ; clk        ; 4.459  ; 4.459  ; Rise       ; clk             ;
;  rzout[15]   ; clk        ; 4.473  ; 4.473  ; Rise       ; clk             ;
; MI_out[*]    ; clk        ; 6.819  ; 6.819  ; Fall       ; clk             ;
;  MI_out[0]   ; clk        ; 6.226  ; 6.226  ; Fall       ; clk             ;
;  MI_out[1]   ; clk        ; 6.049  ; 6.049  ; Fall       ; clk             ;
;  MI_out[2]   ; clk        ; 6.278  ; 6.278  ; Fall       ; clk             ;
;  MI_out[3]   ; clk        ; 6.483  ; 6.483  ; Fall       ; clk             ;
;  MI_out[4]   ; clk        ; 6.068  ; 6.068  ; Fall       ; clk             ;
;  MI_out[5]   ; clk        ; 6.179  ; 6.179  ; Fall       ; clk             ;
;  MI_out[6]   ; clk        ; 5.861  ; 5.861  ; Fall       ; clk             ;
;  MI_out[7]   ; clk        ; 6.078  ; 6.078  ; Fall       ; clk             ;
;  MI_out[8]   ; clk        ; 6.150  ; 6.150  ; Fall       ; clk             ;
;  MI_out[9]   ; clk        ; 6.067  ; 6.067  ; Fall       ; clk             ;
;  MI_out[10]  ; clk        ; 6.092  ; 6.092  ; Fall       ; clk             ;
;  MI_out[11]  ; clk        ; 6.064  ; 6.064  ; Fall       ; clk             ;
;  MI_out[12]  ; clk        ; 5.809  ; 5.809  ; Fall       ; clk             ;
;  MI_out[13]  ; clk        ; 6.819  ; 6.819  ; Fall       ; clk             ;
;  MI_out[14]  ; clk        ; 6.206  ; 6.206  ; Fall       ; clk             ;
;  MI_out[15]  ; clk        ; 6.096  ; 6.096  ; Fall       ; clk             ;
;  MI_out[16]  ; clk        ; 6.194  ; 6.194  ; Fall       ; clk             ;
;  MI_out[17]  ; clk        ; 6.483  ; 6.483  ; Fall       ; clk             ;
;  MI_out[18]  ; clk        ; 6.385  ; 6.385  ; Fall       ; clk             ;
;  MI_out[19]  ; clk        ; 5.999  ; 5.999  ; Fall       ; clk             ;
;  MI_out[20]  ; clk        ; 6.411  ; 6.411  ; Fall       ; clk             ;
;  MI_out[21]  ; clk        ; 5.996  ; 5.996  ; Fall       ; clk             ;
;  MI_out[22]  ; clk        ; 6.428  ; 6.428  ; Fall       ; clk             ;
;  MI_out[23]  ; clk        ; 6.782  ; 6.782  ; Fall       ; clk             ;
; hex0[*]      ; clk        ; 7.073  ; 7.073  ; Fall       ; clk             ;
;  hex0[0]     ; clk        ; 6.882  ; 6.882  ; Fall       ; clk             ;
;  hex0[1]     ; clk        ; 6.628  ; 6.628  ; Fall       ; clk             ;
;  hex0[2]     ; clk        ; 5.850  ; 5.850  ; Fall       ; clk             ;
;  hex0[3]     ; clk        ; 5.850  ; 5.850  ; Fall       ; clk             ;
;  hex0[4]     ; clk        ; 7.073  ; 7.073  ; Fall       ; clk             ;
;  hex0[5]     ; clk        ; 6.779  ; 6.779  ; Fall       ; clk             ;
;  hex0[6]     ; clk        ; 6.653  ; 6.653  ; Fall       ; clk             ;
; ledG[*]      ; clk        ; 6.705  ; 6.705  ; Fall       ; clk             ;
;  ledG[0]     ; clk        ; 5.933  ; 5.933  ; Fall       ; clk             ;
;  ledG[1]     ; clk        ; 5.957  ; 5.957  ; Fall       ; clk             ;
;  ledG[2]     ; clk        ; 6.697  ; 6.697  ; Fall       ; clk             ;
;  ledG[3]     ; clk        ; 6.331  ; 6.331  ; Fall       ; clk             ;
;  ledG[4]     ; clk        ; 6.023  ; 6.023  ; Fall       ; clk             ;
;  ledG[5]     ; clk        ; 6.705  ; 6.705  ; Fall       ; clk             ;
;  ledG[6]     ; clk        ; 6.618  ; 6.618  ; Fall       ; clk             ;
;  ledG[7]     ; clk        ; 6.053  ; 6.053  ; Fall       ; clk             ;
; muxyout[*]   ; clk        ; 7.565  ; 7.565  ; Fall       ; clk             ;
;  muxyout[0]  ; clk        ; 7.250  ; 7.250  ; Fall       ; clk             ;
;  muxyout[1]  ; clk        ; 7.565  ; 7.565  ; Fall       ; clk             ;
;  muxyout[2]  ; clk        ; 7.388  ; 7.388  ; Fall       ; clk             ;
;  muxyout[3]  ; clk        ; 7.220  ; 7.220  ; Fall       ; clk             ;
;  muxyout[4]  ; clk        ; 7.092  ; 7.092  ; Fall       ; clk             ;
;  muxyout[5]  ; clk        ; 6.773  ; 6.773  ; Fall       ; clk             ;
;  muxyout[6]  ; clk        ; 6.756  ; 6.756  ; Fall       ; clk             ;
;  muxyout[7]  ; clk        ; 7.097  ; 7.097  ; Fall       ; clk             ;
;  muxyout[8]  ; clk        ; 6.695  ; 6.695  ; Fall       ; clk             ;
;  muxyout[9]  ; clk        ; 7.073  ; 7.073  ; Fall       ; clk             ;
;  muxyout[10] ; clk        ; 7.307  ; 7.307  ; Fall       ; clk             ;
;  muxyout[11] ; clk        ; 7.549  ; 7.549  ; Fall       ; clk             ;
;  muxyout[12] ; clk        ; 7.174  ; 7.174  ; Fall       ; clk             ;
;  muxyout[13] ; clk        ; 7.316  ; 7.316  ; Fall       ; clk             ;
;  muxyout[14] ; clk        ; 7.199  ; 7.199  ; Fall       ; clk             ;
;  muxyout[15] ; clk        ; 7.270  ; 7.270  ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; RM_out[*]    ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  RM_out[0]   ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  RM_out[1]   ; clk        ; 4.474 ; 4.474 ; Rise       ; clk             ;
;  RM_out[2]   ; clk        ; 4.783 ; 4.783 ; Rise       ; clk             ;
;  RM_out[3]   ; clk        ; 4.772 ; 4.772 ; Rise       ; clk             ;
;  RM_out[4]   ; clk        ; 4.482 ; 4.482 ; Rise       ; clk             ;
;  RM_out[5]   ; clk        ; 4.324 ; 4.324 ; Rise       ; clk             ;
;  RM_out[6]   ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  RM_out[7]   ; clk        ; 4.769 ; 4.769 ; Rise       ; clk             ;
;  RM_out[8]   ; clk        ; 4.721 ; 4.721 ; Rise       ; clk             ;
;  RM_out[9]   ; clk        ; 4.579 ; 4.579 ; Rise       ; clk             ;
;  RM_out[10]  ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  RM_out[11]  ; clk        ; 4.752 ; 4.752 ; Rise       ; clk             ;
;  RM_out[12]  ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
;  RM_out[13]  ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  RM_out[14]  ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  RM_out[15]  ; clk        ; 4.413 ; 4.413 ; Rise       ; clk             ;
; aluop[*]     ; clk        ; 4.199 ; 4.199 ; Rise       ; clk             ;
;  aluop[0]    ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
;  aluop[1]    ; clk        ; 4.199 ; 4.199 ; Rise       ; clk             ;
; aluout[*]    ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  aluout[0]   ; clk        ; 5.028 ; 5.028 ; Rise       ; clk             ;
;  aluout[1]   ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  aluout[2]   ; clk        ; 5.107 ; 5.107 ; Rise       ; clk             ;
;  aluout[3]   ; clk        ; 5.216 ; 5.216 ; Rise       ; clk             ;
;  aluout[4]   ; clk        ; 4.941 ; 4.941 ; Rise       ; clk             ;
;  aluout[5]   ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
;  aluout[6]   ; clk        ; 4.864 ; 4.864 ; Rise       ; clk             ;
;  aluout[7]   ; clk        ; 5.082 ; 5.082 ; Rise       ; clk             ;
;  aluout[8]   ; clk        ; 4.940 ; 4.940 ; Rise       ; clk             ;
;  aluout[9]   ; clk        ; 5.198 ; 5.198 ; Rise       ; clk             ;
;  aluout[10]  ; clk        ; 5.342 ; 5.342 ; Rise       ; clk             ;
;  aluout[11]  ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  aluout[12]  ; clk        ; 5.296 ; 5.296 ; Rise       ; clk             ;
;  aluout[13]  ; clk        ; 4.786 ; 4.786 ; Rise       ; clk             ;
;  aluout[14]  ; clk        ; 5.133 ; 5.133 ; Rise       ; clk             ;
;  aluout[15]  ; clk        ; 4.767 ; 4.767 ; Rise       ; clk             ;
; b_select     ; clk        ; 4.581 ; 4.581 ; Rise       ; clk             ;
; dataD[*]     ; clk        ; 4.093 ; 4.093 ; Rise       ; clk             ;
;  dataD[0]    ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  dataD[1]    ; clk        ; 4.093 ; 4.093 ; Rise       ; clk             ;
;  dataD[2]    ; clk        ; 4.248 ; 4.248 ; Rise       ; clk             ;
;  dataD[3]    ; clk        ; 4.214 ; 4.214 ; Rise       ; clk             ;
;  dataD[4]    ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
;  dataD[5]    ; clk        ; 4.226 ; 4.226 ; Rise       ; clk             ;
;  dataD[6]    ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
;  dataD[7]    ; clk        ; 4.114 ; 4.114 ; Rise       ; clk             ;
;  dataD[8]    ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  dataD[9]    ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  dataD[10]   ; clk        ; 4.334 ; 4.334 ; Rise       ; clk             ;
;  dataD[11]   ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  dataD[12]   ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  dataD[13]   ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
;  dataD[14]   ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  dataD[15]   ; clk        ; 4.195 ; 4.195 ; Rise       ; clk             ;
; inA[*]       ; clk        ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  inA[0]      ; clk        ; 4.538 ; 4.538 ; Rise       ; clk             ;
;  inA[1]      ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
;  inA[2]      ; clk        ; 4.746 ; 4.746 ; Rise       ; clk             ;
;  inA[3]      ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  inA[4]      ; clk        ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  inA[5]      ; clk        ; 4.929 ; 4.929 ; Rise       ; clk             ;
;  inA[6]      ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  inA[7]      ; clk        ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  inA[8]      ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  inA[9]      ; clk        ; 4.325 ; 4.325 ; Rise       ; clk             ;
;  inA[10]     ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  inA[11]     ; clk        ; 4.729 ; 4.729 ; Rise       ; clk             ;
;  inA[12]     ; clk        ; 4.597 ; 4.597 ; Rise       ; clk             ;
;  inA[13]     ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  inA[14]     ; clk        ; 4.686 ; 4.686 ; Rise       ; clk             ;
;  inA[15]     ; clk        ; 4.444 ; 4.444 ; Rise       ; clk             ;
; incSelect    ; clk        ; 4.534 ; 4.534 ; Rise       ; clk             ;
; ir[*]        ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  ir[0]       ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  ir[1]       ; clk        ; 4.453 ; 4.453 ; Rise       ; clk             ;
;  ir[2]       ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  ir[3]       ; clk        ; 4.462 ; 4.462 ; Rise       ; clk             ;
;  ir[4]       ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  ir[5]       ; clk        ; 4.124 ; 4.124 ; Rise       ; clk             ;
;  ir[6]       ; clk        ; 4.360 ; 4.360 ; Rise       ; clk             ;
;  ir[7]       ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
;  ir[8]       ; clk        ; 4.391 ; 4.391 ; Rise       ; clk             ;
;  ir[9]       ; clk        ; 4.575 ; 4.575 ; Rise       ; clk             ;
;  ir[10]      ; clk        ; 4.764 ; 4.764 ; Rise       ; clk             ;
;  ir[11]      ; clk        ; 4.436 ; 4.436 ; Rise       ; clk             ;
;  ir[12]      ; clk        ; 4.222 ; 4.222 ; Rise       ; clk             ;
;  ir[13]      ; clk        ; 4.294 ; 4.294 ; Rise       ; clk             ;
;  ir[14]      ; clk        ; 4.319 ; 4.319 ; Rise       ; clk             ;
;  ir[15]      ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  ir[16]      ; clk        ; 4.450 ; 4.450 ; Rise       ; clk             ;
;  ir[17]      ; clk        ; 4.458 ; 4.458 ; Rise       ; clk             ;
;  ir[18]      ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  ir[19]      ; clk        ; 4.378 ; 4.378 ; Rise       ; clk             ;
;  ir[20]      ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  ir[21]      ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  ir[22]      ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  ir[23]      ; clk        ; 4.435 ; 4.435 ; Rise       ; clk             ;
; maRS[*]      ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
;  maRS[0]     ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
;  maRS[1]     ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  maRS[2]     ; clk        ; 4.637 ; 4.637 ; Rise       ; clk             ;
;  maRS[3]     ; clk        ; 4.599 ; 4.599 ; Rise       ; clk             ;
;  maRS[4]     ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  maRS[5]     ; clk        ; 4.974 ; 4.974 ; Rise       ; clk             ;
;  maRS[6]     ; clk        ; 4.865 ; 4.865 ; Rise       ; clk             ;
;  maRS[7]     ; clk        ; 4.915 ; 4.915 ; Rise       ; clk             ;
;  maRS[8]     ; clk        ; 4.974 ; 4.974 ; Rise       ; clk             ;
;  maRS[9]     ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  maRS[10]    ; clk        ; 5.081 ; 5.081 ; Rise       ; clk             ;
;  maRS[11]    ; clk        ; 5.061 ; 5.061 ; Rise       ; clk             ;
;  maRS[12]    ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
;  maRS[13]    ; clk        ; 4.795 ; 4.795 ; Rise       ; clk             ;
;  maRS[14]    ; clk        ; 4.694 ; 4.694 ; Rise       ; clk             ;
;  maRS[15]    ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
; ma_select    ; clk        ; 4.070 ; 4.070 ; Rise       ; clk             ;
; memRead      ; clk        ; 4.331 ; 4.331 ; Rise       ; clk             ;
; memWrite     ; clk        ; 4.080 ; 4.080 ; Rise       ; clk             ;
; muxMA[*]     ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  muxMA[0]    ; clk        ; 4.271 ; 4.271 ; Rise       ; clk             ;
;  muxMA[1]    ; clk        ; 4.350 ; 4.350 ; Rise       ; clk             ;
;  muxMA[2]    ; clk        ; 4.567 ; 4.567 ; Rise       ; clk             ;
;  muxMA[3]    ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
;  muxMA[4]    ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  muxMA[5]    ; clk        ; 4.605 ; 4.605 ; Rise       ; clk             ;
;  muxMA[6]    ; clk        ; 4.469 ; 4.469 ; Rise       ; clk             ;
;  muxMA[7]    ; clk        ; 4.304 ; 4.304 ; Rise       ; clk             ;
;  muxMA[8]    ; clk        ; 4.435 ; 4.435 ; Rise       ; clk             ;
;  muxMA[9]    ; clk        ; 4.489 ; 4.489 ; Rise       ; clk             ;
;  muxMA[10]   ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
;  muxMA[11]   ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  muxMA[12]   ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  muxMA[13]   ; clk        ; 3.898 ; 3.898 ; Rise       ; clk             ;
;  muxMA[14]   ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  muxMA[15]   ; clk        ; 4.384 ; 4.384 ; Rise       ; clk             ;
; muxyout[*]   ; clk        ; 4.108 ; 4.108 ; Rise       ; clk             ;
;  muxyout[0]  ; clk        ; 4.592 ; 4.592 ; Rise       ; clk             ;
;  muxyout[1]  ; clk        ; 5.041 ; 5.041 ; Rise       ; clk             ;
;  muxyout[2]  ; clk        ; 4.749 ; 4.749 ; Rise       ; clk             ;
;  muxyout[3]  ; clk        ; 4.656 ; 4.656 ; Rise       ; clk             ;
;  muxyout[4]  ; clk        ; 4.907 ; 4.907 ; Rise       ; clk             ;
;  muxyout[5]  ; clk        ; 4.108 ; 4.108 ; Rise       ; clk             ;
;  muxyout[6]  ; clk        ; 4.708 ; 4.708 ; Rise       ; clk             ;
;  muxyout[7]  ; clk        ; 4.606 ; 4.606 ; Rise       ; clk             ;
;  muxyout[8]  ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  muxyout[9]  ; clk        ; 4.455 ; 4.455 ; Rise       ; clk             ;
;  muxyout[10] ; clk        ; 4.701 ; 4.701 ; Rise       ; clk             ;
;  muxyout[11] ; clk        ; 4.818 ; 4.818 ; Rise       ; clk             ;
;  muxyout[12] ; clk        ; 4.502 ; 4.502 ; Rise       ; clk             ;
;  muxyout[13] ; clk        ; 4.647 ; 4.647 ; Rise       ; clk             ;
;  muxyout[14] ; clk        ; 4.653 ; 4.653 ; Rise       ; clk             ;
;  muxyout[15] ; clk        ; 4.673 ; 4.673 ; Rise       ; clk             ;
; ncvz[*]      ; clk        ; 5.165 ; 5.165 ; Rise       ; clk             ;
;  ncvz[0]     ; clk        ; 5.352 ; 5.352 ; Rise       ; clk             ;
;  ncvz[1]     ; clk        ; 5.165 ; 5.165 ; Rise       ; clk             ;
;  ncvz[2]     ; clk        ; 5.396 ; 5.396 ; Rise       ; clk             ;
;  ncvz[3]     ; clk        ; 5.293 ; 5.293 ; Rise       ; clk             ;
; pcEnable     ; clk        ; 4.209 ; 4.209 ; Rise       ; clk             ;
; pcSelect     ; clk        ; 4.342 ; 4.342 ; Rise       ; clk             ;
; rbout[*]     ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  rbout[0]    ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  rbout[1]    ; clk        ; 4.509 ; 4.509 ; Rise       ; clk             ;
;  rbout[2]    ; clk        ; 4.380 ; 4.380 ; Rise       ; clk             ;
;  rbout[3]    ; clk        ; 4.498 ; 4.498 ; Rise       ; clk             ;
;  rbout[4]    ; clk        ; 4.447 ; 4.447 ; Rise       ; clk             ;
;  rbout[5]    ; clk        ; 4.350 ; 4.350 ; Rise       ; clk             ;
;  rbout[6]    ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  rbout[7]    ; clk        ; 4.464 ; 4.464 ; Rise       ; clk             ;
;  rbout[8]    ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
;  rbout[9]    ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  rbout[10]   ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
;  rbout[11]   ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
;  rbout[12]   ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
;  rbout[13]   ; clk        ; 4.303 ; 4.303 ; Rise       ; clk             ;
;  rbout[14]   ; clk        ; 4.288 ; 4.288 ; Rise       ; clk             ;
;  rbout[15]   ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
; rfwrite      ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
; rzout[*]     ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  rzout[0]    ; clk        ; 4.567 ; 4.567 ; Rise       ; clk             ;
;  rzout[1]    ; clk        ; 4.789 ; 4.789 ; Rise       ; clk             ;
;  rzout[2]    ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  rzout[3]    ; clk        ; 4.601 ; 4.601 ; Rise       ; clk             ;
;  rzout[4]    ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  rzout[5]    ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  rzout[6]    ; clk        ; 4.736 ; 4.736 ; Rise       ; clk             ;
;  rzout[7]    ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  rzout[8]    ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  rzout[9]    ; clk        ; 4.562 ; 4.562 ; Rise       ; clk             ;
;  rzout[10]   ; clk        ; 4.865 ; 4.865 ; Rise       ; clk             ;
;  rzout[11]   ; clk        ; 4.629 ; 4.629 ; Rise       ; clk             ;
;  rzout[12]   ; clk        ; 4.415 ; 4.415 ; Rise       ; clk             ;
;  rzout[13]   ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  rzout[14]   ; clk        ; 4.459 ; 4.459 ; Rise       ; clk             ;
;  rzout[15]   ; clk        ; 4.473 ; 4.473 ; Rise       ; clk             ;
; MI_out[*]    ; clk        ; 5.809 ; 5.809 ; Fall       ; clk             ;
;  MI_out[0]   ; clk        ; 6.226 ; 6.226 ; Fall       ; clk             ;
;  MI_out[1]   ; clk        ; 6.049 ; 6.049 ; Fall       ; clk             ;
;  MI_out[2]   ; clk        ; 6.278 ; 6.278 ; Fall       ; clk             ;
;  MI_out[3]   ; clk        ; 6.483 ; 6.483 ; Fall       ; clk             ;
;  MI_out[4]   ; clk        ; 6.068 ; 6.068 ; Fall       ; clk             ;
;  MI_out[5]   ; clk        ; 6.179 ; 6.179 ; Fall       ; clk             ;
;  MI_out[6]   ; clk        ; 5.861 ; 5.861 ; Fall       ; clk             ;
;  MI_out[7]   ; clk        ; 6.078 ; 6.078 ; Fall       ; clk             ;
;  MI_out[8]   ; clk        ; 6.150 ; 6.150 ; Fall       ; clk             ;
;  MI_out[9]   ; clk        ; 6.067 ; 6.067 ; Fall       ; clk             ;
;  MI_out[10]  ; clk        ; 6.092 ; 6.092 ; Fall       ; clk             ;
;  MI_out[11]  ; clk        ; 6.064 ; 6.064 ; Fall       ; clk             ;
;  MI_out[12]  ; clk        ; 5.809 ; 5.809 ; Fall       ; clk             ;
;  MI_out[13]  ; clk        ; 6.819 ; 6.819 ; Fall       ; clk             ;
;  MI_out[14]  ; clk        ; 6.206 ; 6.206 ; Fall       ; clk             ;
;  MI_out[15]  ; clk        ; 6.096 ; 6.096 ; Fall       ; clk             ;
;  MI_out[16]  ; clk        ; 6.194 ; 6.194 ; Fall       ; clk             ;
;  MI_out[17]  ; clk        ; 6.483 ; 6.483 ; Fall       ; clk             ;
;  MI_out[18]  ; clk        ; 6.385 ; 6.385 ; Fall       ; clk             ;
;  MI_out[19]  ; clk        ; 5.999 ; 5.999 ; Fall       ; clk             ;
;  MI_out[20]  ; clk        ; 6.411 ; 6.411 ; Fall       ; clk             ;
;  MI_out[21]  ; clk        ; 5.996 ; 5.996 ; Fall       ; clk             ;
;  MI_out[22]  ; clk        ; 6.428 ; 6.428 ; Fall       ; clk             ;
;  MI_out[23]  ; clk        ; 6.782 ; 6.782 ; Fall       ; clk             ;
; hex0[*]      ; clk        ; 5.850 ; 5.850 ; Fall       ; clk             ;
;  hex0[0]     ; clk        ; 6.882 ; 6.882 ; Fall       ; clk             ;
;  hex0[1]     ; clk        ; 6.628 ; 6.628 ; Fall       ; clk             ;
;  hex0[2]     ; clk        ; 5.850 ; 5.850 ; Fall       ; clk             ;
;  hex0[3]     ; clk        ; 5.850 ; 5.850 ; Fall       ; clk             ;
;  hex0[4]     ; clk        ; 7.073 ; 7.073 ; Fall       ; clk             ;
;  hex0[5]     ; clk        ; 6.779 ; 6.779 ; Fall       ; clk             ;
;  hex0[6]     ; clk        ; 6.653 ; 6.653 ; Fall       ; clk             ;
; ledG[*]      ; clk        ; 5.933 ; 5.933 ; Fall       ; clk             ;
;  ledG[0]     ; clk        ; 5.933 ; 5.933 ; Fall       ; clk             ;
;  ledG[1]     ; clk        ; 5.957 ; 5.957 ; Fall       ; clk             ;
;  ledG[2]     ; clk        ; 6.697 ; 6.697 ; Fall       ; clk             ;
;  ledG[3]     ; clk        ; 6.331 ; 6.331 ; Fall       ; clk             ;
;  ledG[4]     ; clk        ; 6.023 ; 6.023 ; Fall       ; clk             ;
;  ledG[5]     ; clk        ; 6.705 ; 6.705 ; Fall       ; clk             ;
;  ledG[6]     ; clk        ; 6.618 ; 6.618 ; Fall       ; clk             ;
;  ledG[7]     ; clk        ; 6.053 ; 6.053 ; Fall       ; clk             ;
; muxyout[*]   ; clk        ; 4.271 ; 4.271 ; Fall       ; clk             ;
;  muxyout[0]  ; clk        ; 4.757 ; 4.757 ; Fall       ; clk             ;
;  muxyout[1]  ; clk        ; 5.166 ; 5.166 ; Fall       ; clk             ;
;  muxyout[2]  ; clk        ; 4.905 ; 4.905 ; Fall       ; clk             ;
;  muxyout[3]  ; clk        ; 4.801 ; 4.801 ; Fall       ; clk             ;
;  muxyout[4]  ; clk        ; 4.987 ; 4.987 ; Fall       ; clk             ;
;  muxyout[5]  ; clk        ; 4.271 ; 4.271 ; Fall       ; clk             ;
;  muxyout[6]  ; clk        ; 4.719 ; 4.719 ; Fall       ; clk             ;
;  muxyout[7]  ; clk        ; 4.887 ; 4.887 ; Fall       ; clk             ;
;  muxyout[8]  ; clk        ; 4.550 ; 4.550 ; Fall       ; clk             ;
;  muxyout[9]  ; clk        ; 4.621 ; 4.621 ; Fall       ; clk             ;
;  muxyout[10] ; clk        ; 7.307 ; 7.307 ; Fall       ; clk             ;
;  muxyout[11] ; clk        ; 7.549 ; 7.549 ; Fall       ; clk             ;
;  muxyout[12] ; clk        ; 7.174 ; 7.174 ; Fall       ; clk             ;
;  muxyout[13] ; clk        ; 7.316 ; 7.316 ; Fall       ; clk             ;
;  muxyout[14] ; clk        ; 7.199 ; 7.199 ; Fall       ; clk             ;
;  muxyout[15] ; clk        ; 7.270 ; 7.270 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -154.062  ; -3.697  ; N/A      ; N/A     ; -2.064              ;
;  clk             ; -154.062  ; -3.697  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -9198.976 ; -40.507 ; 0.0      ; 0.0     ; -1024.567           ;
;  clk             ; -9198.976 ; -40.507 ; N/A      ; N/A     ; -1024.567           ;
+------------------+-----------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; res       ; clk        ; 153.727 ; 153.727 ; Rise       ; clk             ;
; key[*]    ; clk        ; 4.523   ; 4.523   ; Fall       ; clk             ;
;  key[0]   ; clk        ; 4.326   ; 4.326   ; Fall       ; clk             ;
;  key[1]   ; clk        ; 4.453   ; 4.453   ; Fall       ; clk             ;
;  key[2]   ; clk        ; 4.384   ; 4.384   ; Fall       ; clk             ;
;  key[3]   ; clk        ; 4.523   ; 4.523   ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.581   ; 0.581   ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 0.374   ; 0.374   ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 0.581   ; 0.581   ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 0.281   ; 0.281   ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.294   ; 0.294   ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.346   ; 0.346   ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.348   ; 0.348   ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.314   ; 0.314   ; Fall       ; clk             ;
;  sw[7]    ; clk        ; -0.185  ; -0.185  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; -0.156  ; -0.156  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; -0.159  ; -0.159  ; Fall       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.286 ; -0.286 ; Rise       ; clk             ;
; key[*]    ; clk        ; -1.862 ; -1.862 ; Fall       ; clk             ;
;  key[0]   ; clk        ; -1.862 ; -1.862 ; Fall       ; clk             ;
;  key[1]   ; clk        ; -1.945 ; -1.945 ; Fall       ; clk             ;
;  key[2]   ; clk        ; -1.913 ; -1.913 ; Fall       ; clk             ;
;  key[3]   ; clk        ; -1.981 ; -1.981 ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.675  ; 0.675  ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 0.410  ; 0.410  ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 0.356  ; 0.356  ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 0.460  ; 0.460  ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.525  ; 0.525  ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.441  ; 0.441  ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.421  ; 0.421  ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.520  ; 0.520  ; Fall       ; clk             ;
;  sw[7]    ; clk        ; 0.675  ; 0.675  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.656  ; 0.656  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.660  ; 0.660  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; RM_out[*]    ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
;  RM_out[0]   ; clk        ; 8.043  ; 8.043  ; Rise       ; clk             ;
;  RM_out[1]   ; clk        ; 8.807  ; 8.807  ; Rise       ; clk             ;
;  RM_out[2]   ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
;  RM_out[3]   ; clk        ; 9.479  ; 9.479  ; Rise       ; clk             ;
;  RM_out[4]   ; clk        ; 8.832  ; 8.832  ; Rise       ; clk             ;
;  RM_out[5]   ; clk        ; 8.161  ; 8.161  ; Rise       ; clk             ;
;  RM_out[6]   ; clk        ; 8.852  ; 8.852  ; Rise       ; clk             ;
;  RM_out[7]   ; clk        ; 9.537  ; 9.537  ; Rise       ; clk             ;
;  RM_out[8]   ; clk        ; 9.261  ; 9.261  ; Rise       ; clk             ;
;  RM_out[9]   ; clk        ; 9.019  ; 9.019  ; Rise       ; clk             ;
;  RM_out[10]  ; clk        ; 8.739  ; 8.739  ; Rise       ; clk             ;
;  RM_out[11]  ; clk        ; 9.384  ; 9.384  ; Rise       ; clk             ;
;  RM_out[12]  ; clk        ; 8.770  ; 8.770  ; Rise       ; clk             ;
;  RM_out[13]  ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  RM_out[14]  ; clk        ; 8.242  ; 8.242  ; Rise       ; clk             ;
;  RM_out[15]  ; clk        ; 8.514  ; 8.514  ; Rise       ; clk             ;
; aluop[*]     ; clk        ; 7.945  ; 7.945  ; Rise       ; clk             ;
;  aluop[0]    ; clk        ; 7.945  ; 7.945  ; Rise       ; clk             ;
;  aluop[1]    ; clk        ; 7.939  ; 7.939  ; Rise       ; clk             ;
; aluout[*]    ; clk        ; 25.347 ; 25.347 ; Rise       ; clk             ;
;  aluout[0]   ; clk        ; 12.357 ; 12.357 ; Rise       ; clk             ;
;  aluout[1]   ; clk        ; 11.380 ; 11.380 ; Rise       ; clk             ;
;  aluout[2]   ; clk        ; 15.043 ; 15.043 ; Rise       ; clk             ;
;  aluout[3]   ; clk        ; 13.992 ; 13.992 ; Rise       ; clk             ;
;  aluout[4]   ; clk        ; 16.578 ; 16.578 ; Rise       ; clk             ;
;  aluout[5]   ; clk        ; 16.196 ; 16.196 ; Rise       ; clk             ;
;  aluout[6]   ; clk        ; 18.609 ; 18.609 ; Rise       ; clk             ;
;  aluout[7]   ; clk        ; 18.122 ; 18.122 ; Rise       ; clk             ;
;  aluout[8]   ; clk        ; 20.110 ; 20.110 ; Rise       ; clk             ;
;  aluout[9]   ; clk        ; 20.800 ; 20.800 ; Rise       ; clk             ;
;  aluout[10]  ; clk        ; 23.147 ; 23.147 ; Rise       ; clk             ;
;  aluout[11]  ; clk        ; 21.084 ; 21.084 ; Rise       ; clk             ;
;  aluout[12]  ; clk        ; 25.247 ; 25.247 ; Rise       ; clk             ;
;  aluout[13]  ; clk        ; 23.914 ; 23.914 ; Rise       ; clk             ;
;  aluout[14]  ; clk        ; 25.272 ; 25.272 ; Rise       ; clk             ;
;  aluout[15]  ; clk        ; 25.347 ; 25.347 ; Rise       ; clk             ;
; b_select     ; clk        ; 8.891  ; 8.891  ; Rise       ; clk             ;
; dataD[*]     ; clk        ; 8.543  ; 8.543  ; Rise       ; clk             ;
;  dataD[0]    ; clk        ; 8.027  ; 8.027  ; Rise       ; clk             ;
;  dataD[1]    ; clk        ; 7.661  ; 7.661  ; Rise       ; clk             ;
;  dataD[2]    ; clk        ; 8.015  ; 8.015  ; Rise       ; clk             ;
;  dataD[3]    ; clk        ; 7.961  ; 7.961  ; Rise       ; clk             ;
;  dataD[4]    ; clk        ; 7.879  ; 7.879  ; Rise       ; clk             ;
;  dataD[5]    ; clk        ; 7.978  ; 7.978  ; Rise       ; clk             ;
;  dataD[6]    ; clk        ; 8.493  ; 8.493  ; Rise       ; clk             ;
;  dataD[7]    ; clk        ; 7.686  ; 7.686  ; Rise       ; clk             ;
;  dataD[8]    ; clk        ; 8.543  ; 8.543  ; Rise       ; clk             ;
;  dataD[9]    ; clk        ; 8.051  ; 8.051  ; Rise       ; clk             ;
;  dataD[10]   ; clk        ; 8.257  ; 8.257  ; Rise       ; clk             ;
;  dataD[11]   ; clk        ; 8.327  ; 8.327  ; Rise       ; clk             ;
;  dataD[12]   ; clk        ; 8.531  ; 8.531  ; Rise       ; clk             ;
;  dataD[13]   ; clk        ; 8.004  ; 8.004  ; Rise       ; clk             ;
;  dataD[14]   ; clk        ; 8.538  ; 8.538  ; Rise       ; clk             ;
;  dataD[15]   ; clk        ; 8.038  ; 8.038  ; Rise       ; clk             ;
; inA[*]       ; clk        ; 9.700  ; 9.700  ; Rise       ; clk             ;
;  inA[0]      ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  inA[1]      ; clk        ; 9.123  ; 9.123  ; Rise       ; clk             ;
;  inA[2]      ; clk        ; 9.270  ; 9.270  ; Rise       ; clk             ;
;  inA[3]      ; clk        ; 9.145  ; 9.145  ; Rise       ; clk             ;
;  inA[4]      ; clk        ; 8.511  ; 8.511  ; Rise       ; clk             ;
;  inA[5]      ; clk        ; 9.700  ; 9.700  ; Rise       ; clk             ;
;  inA[6]      ; clk        ; 9.254  ; 9.254  ; Rise       ; clk             ;
;  inA[7]      ; clk        ; 8.203  ; 8.203  ; Rise       ; clk             ;
;  inA[8]      ; clk        ; 8.527  ; 8.527  ; Rise       ; clk             ;
;  inA[9]      ; clk        ; 8.178  ; 8.178  ; Rise       ; clk             ;
;  inA[10]     ; clk        ; 9.258  ; 9.258  ; Rise       ; clk             ;
;  inA[11]     ; clk        ; 9.345  ; 9.345  ; Rise       ; clk             ;
;  inA[12]     ; clk        ; 8.821  ; 8.821  ; Rise       ; clk             ;
;  inA[13]     ; clk        ; 9.089  ; 9.089  ; Rise       ; clk             ;
;  inA[14]     ; clk        ; 8.963  ; 8.963  ; Rise       ; clk             ;
;  inA[15]     ; clk        ; 8.762  ; 8.762  ; Rise       ; clk             ;
; incSelect    ; clk        ; 8.825  ; 8.825  ; Rise       ; clk             ;
; ir[*]        ; clk        ; 9.390  ; 9.390  ; Rise       ; clk             ;
;  ir[0]       ; clk        ; 7.248  ; 7.248  ; Rise       ; clk             ;
;  ir[1]       ; clk        ; 8.571  ; 8.571  ; Rise       ; clk             ;
;  ir[2]       ; clk        ; 8.389  ; 8.389  ; Rise       ; clk             ;
;  ir[3]       ; clk        ; 8.572  ; 8.572  ; Rise       ; clk             ;
;  ir[4]       ; clk        ; 7.968  ; 7.968  ; Rise       ; clk             ;
;  ir[5]       ; clk        ; 7.705  ; 7.705  ; Rise       ; clk             ;
;  ir[6]       ; clk        ; 8.484  ; 8.484  ; Rise       ; clk             ;
;  ir[7]       ; clk        ; 8.288  ; 8.288  ; Rise       ; clk             ;
;  ir[8]       ; clk        ; 8.366  ; 8.366  ; Rise       ; clk             ;
;  ir[9]       ; clk        ; 8.962  ; 8.962  ; Rise       ; clk             ;
;  ir[10]      ; clk        ; 9.390  ; 9.390  ; Rise       ; clk             ;
;  ir[11]      ; clk        ; 8.637  ; 8.637  ; Rise       ; clk             ;
;  ir[12]      ; clk        ; 8.260  ; 8.260  ; Rise       ; clk             ;
;  ir[13]      ; clk        ; 8.298  ; 8.298  ; Rise       ; clk             ;
;  ir[14]      ; clk        ; 8.242  ; 8.242  ; Rise       ; clk             ;
;  ir[15]      ; clk        ; 8.858  ; 8.858  ; Rise       ; clk             ;
;  ir[16]      ; clk        ; 8.559  ; 8.559  ; Rise       ; clk             ;
;  ir[17]      ; clk        ; 8.577  ; 8.577  ; Rise       ; clk             ;
;  ir[18]      ; clk        ; 8.298  ; 8.298  ; Rise       ; clk             ;
;  ir[19]      ; clk        ; 8.330  ; 8.330  ; Rise       ; clk             ;
;  ir[20]      ; clk        ; 8.957  ; 8.957  ; Rise       ; clk             ;
;  ir[21]      ; clk        ; 9.218  ; 9.218  ; Rise       ; clk             ;
;  ir[22]      ; clk        ; 8.456  ; 8.456  ; Rise       ; clk             ;
;  ir[23]      ; clk        ; 8.820  ; 8.820  ; Rise       ; clk             ;
; maRS[*]      ; clk        ; 11.581 ; 11.581 ; Rise       ; clk             ;
;  maRS[0]     ; clk        ; 10.359 ; 10.359 ; Rise       ; clk             ;
;  maRS[1]     ; clk        ; 10.632 ; 10.632 ; Rise       ; clk             ;
;  maRS[2]     ; clk        ; 10.563 ; 10.563 ; Rise       ; clk             ;
;  maRS[3]     ; clk        ; 10.713 ; 10.713 ; Rise       ; clk             ;
;  maRS[4]     ; clk        ; 10.574 ; 10.574 ; Rise       ; clk             ;
;  maRS[5]     ; clk        ; 10.959 ; 10.959 ; Rise       ; clk             ;
;  maRS[6]     ; clk        ; 10.911 ; 10.911 ; Rise       ; clk             ;
;  maRS[7]     ; clk        ; 10.950 ; 10.950 ; Rise       ; clk             ;
;  maRS[8]     ; clk        ; 11.237 ; 11.237 ; Rise       ; clk             ;
;  maRS[9]     ; clk        ; 10.587 ; 10.587 ; Rise       ; clk             ;
;  maRS[10]    ; clk        ; 11.553 ; 11.553 ; Rise       ; clk             ;
;  maRS[11]    ; clk        ; 11.581 ; 11.581 ; Rise       ; clk             ;
;  maRS[12]    ; clk        ; 10.091 ; 10.091 ; Rise       ; clk             ;
;  maRS[13]    ; clk        ; 10.796 ; 10.796 ; Rise       ; clk             ;
;  maRS[14]    ; clk        ; 10.345 ; 10.345 ; Rise       ; clk             ;
;  maRS[15]    ; clk        ; 10.657 ; 10.657 ; Rise       ; clk             ;
; ma_select    ; clk        ; 8.479  ; 8.479  ; Rise       ; clk             ;
; memRead      ; clk        ; 8.263  ; 8.263  ; Rise       ; clk             ;
; memWrite     ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
; muxMA[*]     ; clk        ; 9.151  ; 9.151  ; Rise       ; clk             ;
;  muxMA[0]    ; clk        ; 8.061  ; 8.061  ; Rise       ; clk             ;
;  muxMA[1]    ; clk        ; 8.320  ; 8.320  ; Rise       ; clk             ;
;  muxMA[2]    ; clk        ; 8.930  ; 8.930  ; Rise       ; clk             ;
;  muxMA[3]    ; clk        ; 8.023  ; 8.023  ; Rise       ; clk             ;
;  muxMA[4]    ; clk        ; 8.298  ; 8.298  ; Rise       ; clk             ;
;  muxMA[5]    ; clk        ; 8.998  ; 8.998  ; Rise       ; clk             ;
;  muxMA[6]    ; clk        ; 8.528  ; 8.528  ; Rise       ; clk             ;
;  muxMA[7]    ; clk        ; 8.224  ; 8.224  ; Rise       ; clk             ;
;  muxMA[8]    ; clk        ; 8.482  ; 8.482  ; Rise       ; clk             ;
;  muxMA[9]    ; clk        ; 8.627  ; 8.627  ; Rise       ; clk             ;
;  muxMA[10]   ; clk        ; 8.998  ; 8.998  ; Rise       ; clk             ;
;  muxMA[11]   ; clk        ; 9.151  ; 9.151  ; Rise       ; clk             ;
;  muxMA[12]   ; clk        ; 8.331  ; 8.331  ; Rise       ; clk             ;
;  muxMA[13]   ; clk        ; 8.268  ; 8.268  ; Rise       ; clk             ;
;  muxMA[14]   ; clk        ; 7.393  ; 7.393  ; Rise       ; clk             ;
;  muxMA[15]   ; clk        ; 8.351  ; 8.351  ; Rise       ; clk             ;
; muxyout[*]   ; clk        ; 17.236 ; 17.236 ; Rise       ; clk             ;
;  muxyout[0]  ; clk        ; 15.864 ; 15.864 ; Rise       ; clk             ;
;  muxyout[1]  ; clk        ; 17.236 ; 17.236 ; Rise       ; clk             ;
;  muxyout[2]  ; clk        ; 16.193 ; 16.193 ; Rise       ; clk             ;
;  muxyout[3]  ; clk        ; 15.946 ; 15.946 ; Rise       ; clk             ;
;  muxyout[4]  ; clk        ; 15.759 ; 15.759 ; Rise       ; clk             ;
;  muxyout[5]  ; clk        ; 15.086 ; 15.086 ; Rise       ; clk             ;
;  muxyout[6]  ; clk        ; 15.460 ; 15.460 ; Rise       ; clk             ;
;  muxyout[7]  ; clk        ; 15.789 ; 15.789 ; Rise       ; clk             ;
;  muxyout[8]  ; clk        ; 14.864 ; 14.864 ; Rise       ; clk             ;
;  muxyout[9]  ; clk        ; 15.717 ; 15.717 ; Rise       ; clk             ;
;  muxyout[10] ; clk        ; 14.566 ; 14.566 ; Rise       ; clk             ;
;  muxyout[11] ; clk        ; 15.228 ; 15.228 ; Rise       ; clk             ;
;  muxyout[12] ; clk        ; 13.663 ; 13.663 ; Rise       ; clk             ;
;  muxyout[13] ; clk        ; 13.976 ; 13.976 ; Rise       ; clk             ;
;  muxyout[14] ; clk        ; 14.025 ; 14.025 ; Rise       ; clk             ;
;  muxyout[15] ; clk        ; 14.414 ; 14.414 ; Rise       ; clk             ;
; ncvz[*]      ; clk        ; 27.712 ; 27.712 ; Rise       ; clk             ;
;  ncvz[0]     ; clk        ; 26.406 ; 26.406 ; Rise       ; clk             ;
;  ncvz[1]     ; clk        ; 25.996 ; 25.996 ; Rise       ; clk             ;
;  ncvz[2]     ; clk        ; 27.712 ; 27.712 ; Rise       ; clk             ;
;  ncvz[3]     ; clk        ; 26.332 ; 26.332 ; Rise       ; clk             ;
; pcEnable     ; clk        ; 7.971  ; 7.971  ; Rise       ; clk             ;
; pcSelect     ; clk        ; 8.536  ; 8.536  ; Rise       ; clk             ;
; rbout[*]     ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  rbout[0]    ; clk        ; 7.369  ; 7.369  ; Rise       ; clk             ;
;  rbout[1]    ; clk        ; 8.666  ; 8.666  ; Rise       ; clk             ;
;  rbout[2]    ; clk        ; 8.611  ; 8.611  ; Rise       ; clk             ;
;  rbout[3]    ; clk        ; 8.754  ; 8.754  ; Rise       ; clk             ;
;  rbout[4]    ; clk        ; 8.548  ; 8.548  ; Rise       ; clk             ;
;  rbout[5]    ; clk        ; 8.408  ; 8.408  ; Rise       ; clk             ;
;  rbout[6]    ; clk        ; 7.901  ; 7.901  ; Rise       ; clk             ;
;  rbout[7]    ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  rbout[8]    ; clk        ; 7.898  ; 7.898  ; Rise       ; clk             ;
;  rbout[9]    ; clk        ; 8.551  ; 8.551  ; Rise       ; clk             ;
;  rbout[10]   ; clk        ; 8.150  ; 8.150  ; Rise       ; clk             ;
;  rbout[11]   ; clk        ; 8.187  ; 8.187  ; Rise       ; clk             ;
;  rbout[12]   ; clk        ; 8.518  ; 8.518  ; Rise       ; clk             ;
;  rbout[13]   ; clk        ; 8.480  ; 8.480  ; Rise       ; clk             ;
;  rbout[14]   ; clk        ; 8.190  ; 8.190  ; Rise       ; clk             ;
;  rbout[15]   ; clk        ; 8.547  ; 8.547  ; Rise       ; clk             ;
; rfwrite      ; clk        ; 8.376  ; 8.376  ; Rise       ; clk             ;
; rzout[*]     ; clk        ; 9.594  ; 9.594  ; Rise       ; clk             ;
;  rzout[0]    ; clk        ; 8.663  ; 8.663  ; Rise       ; clk             ;
;  rzout[1]    ; clk        ; 9.383  ; 9.383  ; Rise       ; clk             ;
;  rzout[2]    ; clk        ; 8.111  ; 8.111  ; Rise       ; clk             ;
;  rzout[3]    ; clk        ; 8.944  ; 8.944  ; Rise       ; clk             ;
;  rzout[4]    ; clk        ; 9.008  ; 9.008  ; Rise       ; clk             ;
;  rzout[5]    ; clk        ; 7.684  ; 7.684  ; Rise       ; clk             ;
;  rzout[6]    ; clk        ; 9.268  ; 9.268  ; Rise       ; clk             ;
;  rzout[7]    ; clk        ; 9.082  ; 9.082  ; Rise       ; clk             ;
;  rzout[8]    ; clk        ; 8.218  ; 8.218  ; Rise       ; clk             ;
;  rzout[9]    ; clk        ; 8.940  ; 8.940  ; Rise       ; clk             ;
;  rzout[10]   ; clk        ; 9.594  ; 9.594  ; Rise       ; clk             ;
;  rzout[11]   ; clk        ; 9.064  ; 9.064  ; Rise       ; clk             ;
;  rzout[12]   ; clk        ; 9.551  ; 9.551  ; Rise       ; clk             ;
;  rzout[13]   ; clk        ; 9.144  ; 9.144  ; Rise       ; clk             ;
;  rzout[14]   ; clk        ; 8.591  ; 8.591  ; Rise       ; clk             ;
;  rzout[15]   ; clk        ; 8.392  ; 8.392  ; Rise       ; clk             ;
; MI_out[*]    ; clk        ; 13.351 ; 13.351 ; Fall       ; clk             ;
;  MI_out[0]   ; clk        ; 11.716 ; 11.716 ; Fall       ; clk             ;
;  MI_out[1]   ; clk        ; 11.319 ; 11.319 ; Fall       ; clk             ;
;  MI_out[2]   ; clk        ; 11.736 ; 11.736 ; Fall       ; clk             ;
;  MI_out[3]   ; clk        ; 12.202 ; 12.202 ; Fall       ; clk             ;
;  MI_out[4]   ; clk        ; 11.333 ; 11.333 ; Fall       ; clk             ;
;  MI_out[5]   ; clk        ; 11.466 ; 11.466 ; Fall       ; clk             ;
;  MI_out[6]   ; clk        ; 10.819 ; 10.819 ; Fall       ; clk             ;
;  MI_out[7]   ; clk        ; 11.338 ; 11.338 ; Fall       ; clk             ;
;  MI_out[8]   ; clk        ; 11.418 ; 11.418 ; Fall       ; clk             ;
;  MI_out[9]   ; clk        ; 11.165 ; 11.165 ; Fall       ; clk             ;
;  MI_out[10]  ; clk        ; 11.370 ; 11.370 ; Fall       ; clk             ;
;  MI_out[11]  ; clk        ; 11.177 ; 11.177 ; Fall       ; clk             ;
;  MI_out[12]  ; clk        ; 10.611 ; 10.611 ; Fall       ; clk             ;
;  MI_out[13]  ; clk        ; 13.351 ; 13.351 ; Fall       ; clk             ;
;  MI_out[14]  ; clk        ; 11.565 ; 11.565 ; Fall       ; clk             ;
;  MI_out[15]  ; clk        ; 11.371 ; 11.371 ; Fall       ; clk             ;
;  MI_out[16]  ; clk        ; 11.373 ; 11.373 ; Fall       ; clk             ;
;  MI_out[17]  ; clk        ; 12.187 ; 12.187 ; Fall       ; clk             ;
;  MI_out[18]  ; clk        ; 11.909 ; 11.909 ; Fall       ; clk             ;
;  MI_out[19]  ; clk        ; 11.190 ; 11.190 ; Fall       ; clk             ;
;  MI_out[20]  ; clk        ; 12.055 ; 12.055 ; Fall       ; clk             ;
;  MI_out[21]  ; clk        ; 11.200 ; 11.200 ; Fall       ; clk             ;
;  MI_out[22]  ; clk        ; 12.077 ; 12.077 ; Fall       ; clk             ;
;  MI_out[23]  ; clk        ; 12.658 ; 12.658 ; Fall       ; clk             ;
; hex0[*]      ; clk        ; 14.906 ; 14.906 ; Fall       ; clk             ;
;  hex0[0]     ; clk        ; 14.499 ; 14.499 ; Fall       ; clk             ;
;  hex0[1]     ; clk        ; 13.558 ; 13.558 ; Fall       ; clk             ;
;  hex0[2]     ; clk        ; 11.805 ; 11.805 ; Fall       ; clk             ;
;  hex0[3]     ; clk        ; 11.805 ; 11.805 ; Fall       ; clk             ;
;  hex0[4]     ; clk        ; 14.906 ; 14.906 ; Fall       ; clk             ;
;  hex0[5]     ; clk        ; 13.893 ; 13.893 ; Fall       ; clk             ;
;  hex0[6]     ; clk        ; 13.576 ; 13.576 ; Fall       ; clk             ;
; ledG[*]      ; clk        ; 13.934 ; 13.934 ; Fall       ; clk             ;
;  ledG[0]     ; clk        ; 11.902 ; 11.902 ; Fall       ; clk             ;
;  ledG[1]     ; clk        ; 11.942 ; 11.942 ; Fall       ; clk             ;
;  ledG[2]     ; clk        ; 13.932 ; 13.932 ; Fall       ; clk             ;
;  ledG[3]     ; clk        ; 12.815 ; 12.815 ; Fall       ; clk             ;
;  ledG[4]     ; clk        ; 12.137 ; 12.137 ; Fall       ; clk             ;
;  ledG[5]     ; clk        ; 13.934 ; 13.934 ; Fall       ; clk             ;
;  ledG[6]     ; clk        ; 13.609 ; 13.609 ; Fall       ; clk             ;
;  ledG[7]     ; clk        ; 12.190 ; 12.190 ; Fall       ; clk             ;
; muxyout[*]   ; clk        ; 15.097 ; 15.097 ; Fall       ; clk             ;
;  muxyout[0]  ; clk        ; 14.307 ; 14.307 ; Fall       ; clk             ;
;  muxyout[1]  ; clk        ; 15.097 ; 15.097 ; Fall       ; clk             ;
;  muxyout[2]  ; clk        ; 14.659 ; 14.659 ; Fall       ; clk             ;
;  muxyout[3]  ; clk        ; 14.261 ; 14.261 ; Fall       ; clk             ;
;  muxyout[4]  ; clk        ; 13.871 ; 13.871 ; Fall       ; clk             ;
;  muxyout[5]  ; clk        ; 13.320 ; 13.320 ; Fall       ; clk             ;
;  muxyout[6]  ; clk        ; 13.184 ; 13.184 ; Fall       ; clk             ;
;  muxyout[7]  ; clk        ; 13.936 ; 13.936 ; Fall       ; clk             ;
;  muxyout[8]  ; clk        ; 13.055 ; 13.055 ; Fall       ; clk             ;
;  muxyout[9]  ; clk        ; 13.880 ; 13.880 ; Fall       ; clk             ;
;  muxyout[10] ; clk        ; 14.417 ; 14.417 ; Fall       ; clk             ;
;  muxyout[11] ; clk        ; 15.088 ; 15.088 ; Fall       ; clk             ;
;  muxyout[12] ; clk        ; 14.108 ; 14.108 ; Fall       ; clk             ;
;  muxyout[13] ; clk        ; 14.425 ; 14.425 ; Fall       ; clk             ;
;  muxyout[14] ; clk        ; 14.090 ; 14.090 ; Fall       ; clk             ;
;  muxyout[15] ; clk        ; 14.268 ; 14.268 ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; RM_out[*]    ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  RM_out[0]   ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  RM_out[1]   ; clk        ; 4.474 ; 4.474 ; Rise       ; clk             ;
;  RM_out[2]   ; clk        ; 4.783 ; 4.783 ; Rise       ; clk             ;
;  RM_out[3]   ; clk        ; 4.772 ; 4.772 ; Rise       ; clk             ;
;  RM_out[4]   ; clk        ; 4.482 ; 4.482 ; Rise       ; clk             ;
;  RM_out[5]   ; clk        ; 4.324 ; 4.324 ; Rise       ; clk             ;
;  RM_out[6]   ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  RM_out[7]   ; clk        ; 4.769 ; 4.769 ; Rise       ; clk             ;
;  RM_out[8]   ; clk        ; 4.721 ; 4.721 ; Rise       ; clk             ;
;  RM_out[9]   ; clk        ; 4.579 ; 4.579 ; Rise       ; clk             ;
;  RM_out[10]  ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  RM_out[11]  ; clk        ; 4.752 ; 4.752 ; Rise       ; clk             ;
;  RM_out[12]  ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
;  RM_out[13]  ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  RM_out[14]  ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  RM_out[15]  ; clk        ; 4.413 ; 4.413 ; Rise       ; clk             ;
; aluop[*]     ; clk        ; 4.199 ; 4.199 ; Rise       ; clk             ;
;  aluop[0]    ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
;  aluop[1]    ; clk        ; 4.199 ; 4.199 ; Rise       ; clk             ;
; aluout[*]    ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  aluout[0]   ; clk        ; 5.028 ; 5.028 ; Rise       ; clk             ;
;  aluout[1]   ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  aluout[2]   ; clk        ; 5.107 ; 5.107 ; Rise       ; clk             ;
;  aluout[3]   ; clk        ; 5.216 ; 5.216 ; Rise       ; clk             ;
;  aluout[4]   ; clk        ; 4.941 ; 4.941 ; Rise       ; clk             ;
;  aluout[5]   ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
;  aluout[6]   ; clk        ; 4.864 ; 4.864 ; Rise       ; clk             ;
;  aluout[7]   ; clk        ; 5.082 ; 5.082 ; Rise       ; clk             ;
;  aluout[8]   ; clk        ; 4.940 ; 4.940 ; Rise       ; clk             ;
;  aluout[9]   ; clk        ; 5.198 ; 5.198 ; Rise       ; clk             ;
;  aluout[10]  ; clk        ; 5.342 ; 5.342 ; Rise       ; clk             ;
;  aluout[11]  ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  aluout[12]  ; clk        ; 5.296 ; 5.296 ; Rise       ; clk             ;
;  aluout[13]  ; clk        ; 4.786 ; 4.786 ; Rise       ; clk             ;
;  aluout[14]  ; clk        ; 5.133 ; 5.133 ; Rise       ; clk             ;
;  aluout[15]  ; clk        ; 4.767 ; 4.767 ; Rise       ; clk             ;
; b_select     ; clk        ; 4.581 ; 4.581 ; Rise       ; clk             ;
; dataD[*]     ; clk        ; 4.093 ; 4.093 ; Rise       ; clk             ;
;  dataD[0]    ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  dataD[1]    ; clk        ; 4.093 ; 4.093 ; Rise       ; clk             ;
;  dataD[2]    ; clk        ; 4.248 ; 4.248 ; Rise       ; clk             ;
;  dataD[3]    ; clk        ; 4.214 ; 4.214 ; Rise       ; clk             ;
;  dataD[4]    ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
;  dataD[5]    ; clk        ; 4.226 ; 4.226 ; Rise       ; clk             ;
;  dataD[6]    ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
;  dataD[7]    ; clk        ; 4.114 ; 4.114 ; Rise       ; clk             ;
;  dataD[8]    ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  dataD[9]    ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  dataD[10]   ; clk        ; 4.334 ; 4.334 ; Rise       ; clk             ;
;  dataD[11]   ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  dataD[12]   ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  dataD[13]   ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
;  dataD[14]   ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  dataD[15]   ; clk        ; 4.195 ; 4.195 ; Rise       ; clk             ;
; inA[*]       ; clk        ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  inA[0]      ; clk        ; 4.538 ; 4.538 ; Rise       ; clk             ;
;  inA[1]      ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
;  inA[2]      ; clk        ; 4.746 ; 4.746 ; Rise       ; clk             ;
;  inA[3]      ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  inA[4]      ; clk        ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  inA[5]      ; clk        ; 4.929 ; 4.929 ; Rise       ; clk             ;
;  inA[6]      ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  inA[7]      ; clk        ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  inA[8]      ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  inA[9]      ; clk        ; 4.325 ; 4.325 ; Rise       ; clk             ;
;  inA[10]     ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  inA[11]     ; clk        ; 4.729 ; 4.729 ; Rise       ; clk             ;
;  inA[12]     ; clk        ; 4.597 ; 4.597 ; Rise       ; clk             ;
;  inA[13]     ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  inA[14]     ; clk        ; 4.686 ; 4.686 ; Rise       ; clk             ;
;  inA[15]     ; clk        ; 4.444 ; 4.444 ; Rise       ; clk             ;
; incSelect    ; clk        ; 4.534 ; 4.534 ; Rise       ; clk             ;
; ir[*]        ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  ir[0]       ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  ir[1]       ; clk        ; 4.453 ; 4.453 ; Rise       ; clk             ;
;  ir[2]       ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  ir[3]       ; clk        ; 4.462 ; 4.462 ; Rise       ; clk             ;
;  ir[4]       ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  ir[5]       ; clk        ; 4.124 ; 4.124 ; Rise       ; clk             ;
;  ir[6]       ; clk        ; 4.360 ; 4.360 ; Rise       ; clk             ;
;  ir[7]       ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
;  ir[8]       ; clk        ; 4.391 ; 4.391 ; Rise       ; clk             ;
;  ir[9]       ; clk        ; 4.575 ; 4.575 ; Rise       ; clk             ;
;  ir[10]      ; clk        ; 4.764 ; 4.764 ; Rise       ; clk             ;
;  ir[11]      ; clk        ; 4.436 ; 4.436 ; Rise       ; clk             ;
;  ir[12]      ; clk        ; 4.222 ; 4.222 ; Rise       ; clk             ;
;  ir[13]      ; clk        ; 4.294 ; 4.294 ; Rise       ; clk             ;
;  ir[14]      ; clk        ; 4.319 ; 4.319 ; Rise       ; clk             ;
;  ir[15]      ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  ir[16]      ; clk        ; 4.450 ; 4.450 ; Rise       ; clk             ;
;  ir[17]      ; clk        ; 4.458 ; 4.458 ; Rise       ; clk             ;
;  ir[18]      ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  ir[19]      ; clk        ; 4.378 ; 4.378 ; Rise       ; clk             ;
;  ir[20]      ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  ir[21]      ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  ir[22]      ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  ir[23]      ; clk        ; 4.435 ; 4.435 ; Rise       ; clk             ;
; maRS[*]      ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
;  maRS[0]     ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
;  maRS[1]     ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  maRS[2]     ; clk        ; 4.637 ; 4.637 ; Rise       ; clk             ;
;  maRS[3]     ; clk        ; 4.599 ; 4.599 ; Rise       ; clk             ;
;  maRS[4]     ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  maRS[5]     ; clk        ; 4.974 ; 4.974 ; Rise       ; clk             ;
;  maRS[6]     ; clk        ; 4.865 ; 4.865 ; Rise       ; clk             ;
;  maRS[7]     ; clk        ; 4.915 ; 4.915 ; Rise       ; clk             ;
;  maRS[8]     ; clk        ; 4.974 ; 4.974 ; Rise       ; clk             ;
;  maRS[9]     ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  maRS[10]    ; clk        ; 5.081 ; 5.081 ; Rise       ; clk             ;
;  maRS[11]    ; clk        ; 5.061 ; 5.061 ; Rise       ; clk             ;
;  maRS[12]    ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
;  maRS[13]    ; clk        ; 4.795 ; 4.795 ; Rise       ; clk             ;
;  maRS[14]    ; clk        ; 4.694 ; 4.694 ; Rise       ; clk             ;
;  maRS[15]    ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
; ma_select    ; clk        ; 4.070 ; 4.070 ; Rise       ; clk             ;
; memRead      ; clk        ; 4.331 ; 4.331 ; Rise       ; clk             ;
; memWrite     ; clk        ; 4.080 ; 4.080 ; Rise       ; clk             ;
; muxMA[*]     ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  muxMA[0]    ; clk        ; 4.271 ; 4.271 ; Rise       ; clk             ;
;  muxMA[1]    ; clk        ; 4.350 ; 4.350 ; Rise       ; clk             ;
;  muxMA[2]    ; clk        ; 4.567 ; 4.567 ; Rise       ; clk             ;
;  muxMA[3]    ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
;  muxMA[4]    ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  muxMA[5]    ; clk        ; 4.605 ; 4.605 ; Rise       ; clk             ;
;  muxMA[6]    ; clk        ; 4.469 ; 4.469 ; Rise       ; clk             ;
;  muxMA[7]    ; clk        ; 4.304 ; 4.304 ; Rise       ; clk             ;
;  muxMA[8]    ; clk        ; 4.435 ; 4.435 ; Rise       ; clk             ;
;  muxMA[9]    ; clk        ; 4.489 ; 4.489 ; Rise       ; clk             ;
;  muxMA[10]   ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
;  muxMA[11]   ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  muxMA[12]   ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  muxMA[13]   ; clk        ; 3.898 ; 3.898 ; Rise       ; clk             ;
;  muxMA[14]   ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  muxMA[15]   ; clk        ; 4.384 ; 4.384 ; Rise       ; clk             ;
; muxyout[*]   ; clk        ; 4.108 ; 4.108 ; Rise       ; clk             ;
;  muxyout[0]  ; clk        ; 4.592 ; 4.592 ; Rise       ; clk             ;
;  muxyout[1]  ; clk        ; 5.041 ; 5.041 ; Rise       ; clk             ;
;  muxyout[2]  ; clk        ; 4.749 ; 4.749 ; Rise       ; clk             ;
;  muxyout[3]  ; clk        ; 4.656 ; 4.656 ; Rise       ; clk             ;
;  muxyout[4]  ; clk        ; 4.907 ; 4.907 ; Rise       ; clk             ;
;  muxyout[5]  ; clk        ; 4.108 ; 4.108 ; Rise       ; clk             ;
;  muxyout[6]  ; clk        ; 4.708 ; 4.708 ; Rise       ; clk             ;
;  muxyout[7]  ; clk        ; 4.606 ; 4.606 ; Rise       ; clk             ;
;  muxyout[8]  ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  muxyout[9]  ; clk        ; 4.455 ; 4.455 ; Rise       ; clk             ;
;  muxyout[10] ; clk        ; 4.701 ; 4.701 ; Rise       ; clk             ;
;  muxyout[11] ; clk        ; 4.818 ; 4.818 ; Rise       ; clk             ;
;  muxyout[12] ; clk        ; 4.502 ; 4.502 ; Rise       ; clk             ;
;  muxyout[13] ; clk        ; 4.647 ; 4.647 ; Rise       ; clk             ;
;  muxyout[14] ; clk        ; 4.653 ; 4.653 ; Rise       ; clk             ;
;  muxyout[15] ; clk        ; 4.673 ; 4.673 ; Rise       ; clk             ;
; ncvz[*]      ; clk        ; 5.165 ; 5.165 ; Rise       ; clk             ;
;  ncvz[0]     ; clk        ; 5.352 ; 5.352 ; Rise       ; clk             ;
;  ncvz[1]     ; clk        ; 5.165 ; 5.165 ; Rise       ; clk             ;
;  ncvz[2]     ; clk        ; 5.396 ; 5.396 ; Rise       ; clk             ;
;  ncvz[3]     ; clk        ; 5.293 ; 5.293 ; Rise       ; clk             ;
; pcEnable     ; clk        ; 4.209 ; 4.209 ; Rise       ; clk             ;
; pcSelect     ; clk        ; 4.342 ; 4.342 ; Rise       ; clk             ;
; rbout[*]     ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  rbout[0]    ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  rbout[1]    ; clk        ; 4.509 ; 4.509 ; Rise       ; clk             ;
;  rbout[2]    ; clk        ; 4.380 ; 4.380 ; Rise       ; clk             ;
;  rbout[3]    ; clk        ; 4.498 ; 4.498 ; Rise       ; clk             ;
;  rbout[4]    ; clk        ; 4.447 ; 4.447 ; Rise       ; clk             ;
;  rbout[5]    ; clk        ; 4.350 ; 4.350 ; Rise       ; clk             ;
;  rbout[6]    ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  rbout[7]    ; clk        ; 4.464 ; 4.464 ; Rise       ; clk             ;
;  rbout[8]    ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
;  rbout[9]    ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  rbout[10]   ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
;  rbout[11]   ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
;  rbout[12]   ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
;  rbout[13]   ; clk        ; 4.303 ; 4.303 ; Rise       ; clk             ;
;  rbout[14]   ; clk        ; 4.288 ; 4.288 ; Rise       ; clk             ;
;  rbout[15]   ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
; rfwrite      ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
; rzout[*]     ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  rzout[0]    ; clk        ; 4.567 ; 4.567 ; Rise       ; clk             ;
;  rzout[1]    ; clk        ; 4.789 ; 4.789 ; Rise       ; clk             ;
;  rzout[2]    ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  rzout[3]    ; clk        ; 4.601 ; 4.601 ; Rise       ; clk             ;
;  rzout[4]    ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  rzout[5]    ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  rzout[6]    ; clk        ; 4.736 ; 4.736 ; Rise       ; clk             ;
;  rzout[7]    ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  rzout[8]    ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  rzout[9]    ; clk        ; 4.562 ; 4.562 ; Rise       ; clk             ;
;  rzout[10]   ; clk        ; 4.865 ; 4.865 ; Rise       ; clk             ;
;  rzout[11]   ; clk        ; 4.629 ; 4.629 ; Rise       ; clk             ;
;  rzout[12]   ; clk        ; 4.415 ; 4.415 ; Rise       ; clk             ;
;  rzout[13]   ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  rzout[14]   ; clk        ; 4.459 ; 4.459 ; Rise       ; clk             ;
;  rzout[15]   ; clk        ; 4.473 ; 4.473 ; Rise       ; clk             ;
; MI_out[*]    ; clk        ; 5.809 ; 5.809 ; Fall       ; clk             ;
;  MI_out[0]   ; clk        ; 6.226 ; 6.226 ; Fall       ; clk             ;
;  MI_out[1]   ; clk        ; 6.049 ; 6.049 ; Fall       ; clk             ;
;  MI_out[2]   ; clk        ; 6.278 ; 6.278 ; Fall       ; clk             ;
;  MI_out[3]   ; clk        ; 6.483 ; 6.483 ; Fall       ; clk             ;
;  MI_out[4]   ; clk        ; 6.068 ; 6.068 ; Fall       ; clk             ;
;  MI_out[5]   ; clk        ; 6.179 ; 6.179 ; Fall       ; clk             ;
;  MI_out[6]   ; clk        ; 5.861 ; 5.861 ; Fall       ; clk             ;
;  MI_out[7]   ; clk        ; 6.078 ; 6.078 ; Fall       ; clk             ;
;  MI_out[8]   ; clk        ; 6.150 ; 6.150 ; Fall       ; clk             ;
;  MI_out[9]   ; clk        ; 6.067 ; 6.067 ; Fall       ; clk             ;
;  MI_out[10]  ; clk        ; 6.092 ; 6.092 ; Fall       ; clk             ;
;  MI_out[11]  ; clk        ; 6.064 ; 6.064 ; Fall       ; clk             ;
;  MI_out[12]  ; clk        ; 5.809 ; 5.809 ; Fall       ; clk             ;
;  MI_out[13]  ; clk        ; 6.819 ; 6.819 ; Fall       ; clk             ;
;  MI_out[14]  ; clk        ; 6.206 ; 6.206 ; Fall       ; clk             ;
;  MI_out[15]  ; clk        ; 6.096 ; 6.096 ; Fall       ; clk             ;
;  MI_out[16]  ; clk        ; 6.194 ; 6.194 ; Fall       ; clk             ;
;  MI_out[17]  ; clk        ; 6.483 ; 6.483 ; Fall       ; clk             ;
;  MI_out[18]  ; clk        ; 6.385 ; 6.385 ; Fall       ; clk             ;
;  MI_out[19]  ; clk        ; 5.999 ; 5.999 ; Fall       ; clk             ;
;  MI_out[20]  ; clk        ; 6.411 ; 6.411 ; Fall       ; clk             ;
;  MI_out[21]  ; clk        ; 5.996 ; 5.996 ; Fall       ; clk             ;
;  MI_out[22]  ; clk        ; 6.428 ; 6.428 ; Fall       ; clk             ;
;  MI_out[23]  ; clk        ; 6.782 ; 6.782 ; Fall       ; clk             ;
; hex0[*]      ; clk        ; 5.850 ; 5.850 ; Fall       ; clk             ;
;  hex0[0]     ; clk        ; 6.882 ; 6.882 ; Fall       ; clk             ;
;  hex0[1]     ; clk        ; 6.628 ; 6.628 ; Fall       ; clk             ;
;  hex0[2]     ; clk        ; 5.850 ; 5.850 ; Fall       ; clk             ;
;  hex0[3]     ; clk        ; 5.850 ; 5.850 ; Fall       ; clk             ;
;  hex0[4]     ; clk        ; 7.073 ; 7.073 ; Fall       ; clk             ;
;  hex0[5]     ; clk        ; 6.779 ; 6.779 ; Fall       ; clk             ;
;  hex0[6]     ; clk        ; 6.653 ; 6.653 ; Fall       ; clk             ;
; ledG[*]      ; clk        ; 5.933 ; 5.933 ; Fall       ; clk             ;
;  ledG[0]     ; clk        ; 5.933 ; 5.933 ; Fall       ; clk             ;
;  ledG[1]     ; clk        ; 5.957 ; 5.957 ; Fall       ; clk             ;
;  ledG[2]     ; clk        ; 6.697 ; 6.697 ; Fall       ; clk             ;
;  ledG[3]     ; clk        ; 6.331 ; 6.331 ; Fall       ; clk             ;
;  ledG[4]     ; clk        ; 6.023 ; 6.023 ; Fall       ; clk             ;
;  ledG[5]     ; clk        ; 6.705 ; 6.705 ; Fall       ; clk             ;
;  ledG[6]     ; clk        ; 6.618 ; 6.618 ; Fall       ; clk             ;
;  ledG[7]     ; clk        ; 6.053 ; 6.053 ; Fall       ; clk             ;
; muxyout[*]   ; clk        ; 4.271 ; 4.271 ; Fall       ; clk             ;
;  muxyout[0]  ; clk        ; 4.757 ; 4.757 ; Fall       ; clk             ;
;  muxyout[1]  ; clk        ; 5.166 ; 5.166 ; Fall       ; clk             ;
;  muxyout[2]  ; clk        ; 4.905 ; 4.905 ; Fall       ; clk             ;
;  muxyout[3]  ; clk        ; 4.801 ; 4.801 ; Fall       ; clk             ;
;  muxyout[4]  ; clk        ; 4.987 ; 4.987 ; Fall       ; clk             ;
;  muxyout[5]  ; clk        ; 4.271 ; 4.271 ; Fall       ; clk             ;
;  muxyout[6]  ; clk        ; 4.719 ; 4.719 ; Fall       ; clk             ;
;  muxyout[7]  ; clk        ; 4.887 ; 4.887 ; Fall       ; clk             ;
;  muxyout[8]  ; clk        ; 4.550 ; 4.550 ; Fall       ; clk             ;
;  muxyout[9]  ; clk        ; 4.621 ; 4.621 ; Fall       ; clk             ;
;  muxyout[10] ; clk        ; 7.307 ; 7.307 ; Fall       ; clk             ;
;  muxyout[11] ; clk        ; 7.549 ; 7.549 ; Fall       ; clk             ;
;  muxyout[12] ; clk        ; 7.174 ; 7.174 ; Fall       ; clk             ;
;  muxyout[13] ; clk        ; 7.316 ; 7.316 ; Fall       ; clk             ;
;  muxyout[14] ; clk        ; 7.199 ; 7.199 ; Fall       ; clk             ;
;  muxyout[15] ; clk        ; 7.270 ; 7.270 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 454      ; 217      ; 24       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 454      ; 217      ; 24       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 437   ; 437  ;
; Unconstrained Output Ports      ; 221   ; 221  ;
; Unconstrained Output Port Paths ; 1455  ; 1455 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Dec 04 18:19:20 2015
Info: Command: quartus_sta project -c project
Info: qsta_default_script.tcl version: #2
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -154.062
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -154.062     -9198.976 clk 
Info (332146): Worst-case hold slack is -3.697
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.697       -40.507 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1024.567 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -59.211
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -59.211     -3345.043 clk 
Info (332146): Worst-case hold slack is -1.390
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.390       -14.624 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -909.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 413 megabytes
    Info: Processing ended: Fri Dec 04 18:19:25 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


