# Interrupções no Cortex M4

> [!NOTE]
> :brain:

Antes de lançar a linha Cortex M, a ARM tinha alguns processadores chamados [ARM7TDMI](https://en.wikipedia.org/wiki/ARM7) com foco em sistemas embarcados, apesar de faltarem algumas características importantes para quem precisava de tempo real. Nesses processadores, existiam dois grupos de interrupções: as do núcleo, denominadas de FIRQ (_Fast Interrupt Request_) e as do integrador, chamadas IRQ (_Interrupt Request_). As interrupções FIRQs eram sempre tratadas com prioridade maior do que as IRQs, o que significava que uma interrupção FIRQ não poderia ser interrompida por uma IRQ. Com isso, as interrupções do integrador tinham a desvantagem de ter uma latência variável. Além disso, o processador não possuía um sistema de interrupções aninhadas baseado em prioridades como temos hoje num Cortex M e nenhuma interrupção não maascarável.

Para quem desejava um controle temporal fino sobre o sistema, isso era um enorme problema. Esses processadores não tinham ponto flutuante e suportavam o que a ARM chama hoje de Thumb2, que é um conjunto de instruções misto com instruções de 16 e 32 bits. Era necessário escolher se o conjunto a ser executado seria de 16 ou 32 bits e existia um procedimento para alternar entre esses conjuntos de instruções. 

Mesmo assim, o ARM7TDMI foi um processador muito popular e provavelmente você usou um deles se teve um iPod clássico, um Nokia 6110 ou mesmo um Microsoft Zune ou Lego Mindstorms de segunda geração. Inúmeras empresas fizeram produtos com esses processadores, entre elas fabricantes como Analog Devices, Atmel, NXP, ST, Mediatek, Nuvoton, Samsung, entre outras. Ok, acabamos de denunciar a nossa idade.

O Cortex M foi a solução da ARM para todos esses problemas. Ele é um processador de 32 bits, com ponto flutuante, que suporta o conjunto de instruções Thumb2 e tem um sistema de interrupções aninhadas baseado em prioridades. Apesar de não possuir mais as FIRQ, é de certa forma notório que as interrupções do núcleo são tratadas de forma diferente das interrupções do integrador, como já descrito na introdução e que parece ter relação com a herança dos processadores ARM7TDMI. Apenas para ficar temporalmente claro, o Cortex M3 foi o primeiro lançamento da linha Cortex M, seguido pelo Cortex M4 e depois o Cortex M0.

Agora, se existe algo confuso no Cortex M4 é como o sistema de interrupções é explicado e discutido na literatura. Alguns fatores contribuem para essa confusão:

- A documentação não deixa muito claro que as interrupções do Cortex M4 (chamadas de exceções) e as do integrador do microcontrolador (essas sim, denominadas de interrupções) são tratadas de formas diferentes. Existem registros diferentes para habilitar e desabilitar essas interrupções (vamos chamar tudo de interrupção daqui pra diante) e algumas coisas só se aplicam a interrupções do integrador, como o BASEPRI (explicado mais adiante), não a exceções do Cortex M4. O CMSIS é quem acaba deixando tudo com a mesma apresentação, escondendo os detalhes internos.
- A quantidade de níveis de prioridade é dependente do integrador, assim como a quantidade de interrupções que o integrador pode usar, existindo apenas o limite de 240 interrupções do integrador no Cortex M4. Isso, associado à possibilidade de organizar as prioridades em grupos e subgrupos, dificulta a compreensão do sistema de interrupções. 
- A confusão aumenta ao numerar as interrupções. Existe uma numeração onde interrupções do Cortex M4 são números negativos e as do integrador começam em zero. No fundo, isso tem mais relação com a forma como a enumeração das interrupções é tratada no CMSIS pela funções `NVIC_SetPriority()`, um atalho para deixar o código mais simples, uma vez que o conjunto de registros que trata as interrupções do Cortex M4 está no SCB (_System Control Block_) e as interrupções do integrador são controladas pelo NVIC (_Nested Vectored Interrupt Controller_). 
- Para piorar, existe uma outra numeração relacionada à tabela de vetores de interrupção que, obviamente, não vai ter número negativos para representar um index para a escolha de um endereço dentro dessa tabela. Assim, uma nova numeração é criada em várias documentações existentes. Junte que o primeiro endereço da tabela é o valor do stack pointer e não um endereço de função de tratamento de interrupção e isso piora ainda mais.
- A cereja do bolo vem do fato de que algo mais prioritário tem valor numérico menor, o que dificulta o entendimento e a comunicação entre desenvolvedores. Essa relação é especialmente perversa ao usar o recurso BASEPRI.

Nessa seção vamos esclarecer esses pontos e discutir as funções de tratamento de interrupções presentes no CMSIS do Cortex M4.

## Interrupções do núcleo Cortex M4

No Cortex M4, o tratamento das interrupções passa a ser feito pelo componentes NVIC, que é o controlador de interrupções aninhadas vetorizadas. Enquanto a origem das interrupções possa variar, vindo do núcleo Cortex ou do integrador, o NVIC é o responsável por gerenciar todas interrupções. O fato de serem originadas de locais diferentes muda apenas a forma como essas interrupções são habilitadas e priorizadas, mas o tratamento é sempre feito pelo componente NVIC, com as mesmas regras.

Como discutido na seção sobre a [partida do processador](./cortexm.md), existe uma tabela de vetores de interrupção que deve ser escrita no endereço de partida do processador, em geral o endereço `0x00000000`. Essa tabela contém os endereços das funções de tratamento de interrupção, que são chamadas quando uma interrupção ocorre. A exceção é o primeiro endereço da tabela cujo valor é, no fundo, o stack pointer, usado pelo processador para saber onde está o topo da pilha, não sendo um endereço de função de tratamento de interrupção.

Vamos apresentar as interrupções seguindo os vetores de interrupção. A primeira coluna é o index dentro dessa tabela, lembrando que cada endereço é de 4 bytes, logo o índice 4 está relacionado ao endereço 16 (0x00000010). Depois temos o valor usado na enumeração do CMSIS onde os valores negativos são úteis para o CMSIS calcular o registro SHP (_System Handler Priority Register_) correto dentro do SCB. Informações adicionais são apresentadas indicando se a interrupção é mascarável ou não, quais são os registros que configuram a prioridade e uma breve descrição da interrupção.

| Index da Interrupção | Enumeração do CMSIS | Mascarável? | Configuração de Prioridade | Descrição |
|-------------|-----------|-----------|-----------|-----------|
|  0 |  -- |  -- | -- | Endereço inicial do Stack Pointer |
|  1 |  -- | Não (-3) | -- | Endereço da função de Reset |
|  2 | -14 | Não (-2) | -- | NMI (Non-Maskable Interrupt) |
|  3 | -13 | Não (-1) | -- | HardFault |
|  4 | -12 | Sim | SCB→SHPR1[7:0] | MemManage Fault |
|  5 | -11 | Sim | SCB→SHPR1[15:8] | Bus Fault |
|  6 | -10 | Sim | SCB→SHPR1[23:16] | Usage Fault |
|  7 |  -- | --  | -- | Reservado |
|  8 |  -- | --  | -- | Reservado |
|  9 |  -- | --  | -- | Reservado |
| 10 |  -- | --  | -- | Reservado |
| 11 | -5  | Sim | SCB→SHPR2[31:24]  | SVC |
| 12 | -4  | Sim | SCB→SHPR3[7:0] | Debug Monitor |
| 13 |  -- | --  | -- | Reservado |
| 14 | -2  | Sim | SCB→SHPR3[23:16]| PendSV |
| 15 | -1  | Sim | SCB→SHPR3[31:24]  | SysTick |
| 16-255 | 0-239 | Sim | NVIC→IPR | Interrupções do integrador |

## Interrupções não mascaráveis e mascaráveis

> [!NOTE]
> :robot:

As interrupções no Cortex M4 podem ser divididas em dois grandes grupos: as mascaráveis e as não mascaráveis. Interrupções mascaráveis são aquelas que podem ser temporariamente desabilitadas ou postergadas por mecanismos internos do processador ou por software, como o uso dos registradores PRIMASK, BASEPRI ou FAULTMASK. Por outro lado, interrupções não mascaráveis são sempre executadas quando ocorrem, não podendo ser inibidas por esses mecanismos.

As exceções não mascaráveis no Cortex M4 incluem a exceção de Reset, a NMI (Non-Maskable Interrupt) e o HardFault. Essas exceções são utilizadas para eventos críticos e não podem ser desabilitadas por nenhum mecanismo de mascaramento como PRIMASK, BASEPRI ou FAULTMASK (vistos mais adiante). A ordem de prioridade e atendimento dessas exceções é fixa e determinada pela arquitetura: o Reset possui a prioridade mais alta, seguido pela NMI e, por fim, o HardFault. Na tabela, elas são indicadas por prioridades negativas, -3, -2 e -1. No fundo, é apenas uma forma de indicar que são mais prioritárias do que a maior prioridade configurável, que é a prioridade 0, não existe de fato uma prioridade negativa.

## Relação entre HardFault, Bus Fault, MemManage Fault e Usage Fault

> [!NOTE]
> :robot:

O Cortex M4 conta com quatro exceções principais para tratamento de falhas de execução: *HardFault*, *Bus Fault*, *MemManage Fault* e  *Usage Fault*. Embora possam parecer similares à primeira vista, elas possuem propósitos distintos e níveis de criticidade diferentes.

O *MemManage Fault* está relacionado a violações de acesso à memória protegida, como acesso a regiões não permitidas pelo controle de memória (MPU - Memory Protection Unit). O *Bus Fault* está ligado a falhas de acesso ao barramento, como acessos inválidos ou erros em periféricos. Já o *Usage Fault* trata erros de uso da CPU, como execução de instruções inválidas, divisão por zero e violação de alinhamento. Essas três exceções podem ser habilitadas ou desabilitadas individualmente por meio de bits de controle no registrador `SCB->SHCSR` (_System Handler Control and State Register_). Quando essas exceções estão desabilitadas e um erro correspondente ocorre, a falha não deixa de ser tratada: ela é automaticamente redirecionada ao manipulador de *HardFault* num processo documentado como __Priority Escalation__. Isso ocorre porque o *HardFault* atua como um “guarda-chuva” para qualquer exceção crítica não tratada diretamente. Por esse motivo, o *HardFault* não pode ser desabilitado — ele assegura que falhas graves não passem despercebidas, mesmo quando outros mecanismos de exceção estão inativos.

Essa hierarquia de tratamento oferece uma abordagem robusta e flexível, permitindo que desenvolvedores configurem o comportamento do sistema conforme as necessidades específicas de desenvolvimento ou produção, enquanto mantêm um nível mínimo de proteção contra falhas críticas.

## Uso do CMSIS para Controle de Interrupções

> [!NOTE]
> :robot: :brain:

O CMSIS (Cortex Microcontroller Software Interface Standard) fornece um conjunto padronizado de funções para configurar e manipular as interrupções no Cortex M4 de forma portável e simples. O controle das interrupções é baseados nos estados de cada uma delas. Esses estados são:

- **Habilitada**: A interrupção está habilitada e pode ser atendida se ocorrer um evento correspondente.
- **Desabilitada**: A interrupção está desabilitada e não será atendida.
- **Pendente**: A interrupção foi sinalizada como pendente, mas ainda não foi atendida. Isso pode ocorrer quando um evento correspondente acontece enquanto a interrupção está desabilitada ou quando a prioridade de outra interrupção em atendimento é maior.
- **Ativas**: A interrupção está sendo atendida pelo processador, ou seja, a função de tratamento de interrupção correspondente está sendo executada. É possível estar ativa e pendente ao mesmo tempo. Sem limpar o status de pendente a interrupção ativa será novamente atendida ao retornar do handler, em geral um cenário indesejado.

Esses estados são gerenciados pelo NVIC e podem ser manipulados por meio das funções do CMSIS, sendo as funções abaixo as principais para controle de interrupções:

- `NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)`: Define a prioridade de uma interrupção específica. O parâmetro IRQn indica a interrupção a ser configurada e priority define o nível de prioridade (valores menores indicam prioridade mais alta, por convenção do NVIC). O número de níveis disponíveis depende da implementação do microcontrolador e da quantidade de bits utilizados para codificar a prioridade.
- `NVIC_GetPriority(IRQn_Type IRQn)`: Retorna a prioridade atual da interrupção especificada.
- `NVIC_EnableIRQ(IRQn_Type IRQn)`: Habilita a interrupção identificada por IRQn, permitindo que ela dispare se ocorrer um evento correspondente.
- `NVIC_DisableIRQ(IRQn_Type IRQn)`: Desabilita a interrupção, impedindo que ela seja atendida mesmo que o evento ocorra.
- `NVIC_SetPendingIRQ(IRQn_Type IRQn)`: Sinaliza manualmente uma interrupção como pendente, forçando sua execução se estiver habilitada.
- `NVIC_ClearPendingIRQ(IRQn_Type IRQn)`: Limpa o estado de pendência de uma interrupção, impedindo sua execução caso ainda não tenha ocorrido.

A enumeração IRQn_Type define os identificadores simbólicos para todas as interrupções disponíveis em um microcontrolador baseado em Cortex M. Como comentado anteriormente, a enumeração tem valores negativos para a parte das exceções do Cortex M. Por exemplo, para o STM32F411, uma parte da definição pode ser vista a seguir:

```C copy
typedef enum
{
  NonMaskableInt_IRQn         = -14,
  MemoryManagement_IRQn       = -12, 
  BusFault_IRQn               = -11,
  UsageFault_IRQn             = -10
  SVCall_IRQn                 = -5, 
  DebugMonitor_IRQn           = -4, 
  PendSV_IRQn                 = -2, 
  SysTick_IRQn                = -1, 
  /* custom Interrupt Numbers */
  WWDG_IRQn                   = 0,  
  PVD_IRQn                    = 1,
  TAMP_STAMP_IRQn             = 2,
  // ... more interrupts
} IRQn_Type;
```
 Esses identificadores são utilizados como argumentos nas chamadas de funções do CMSIS, como `NVIC_SetPriority()` e `NVIC_EnableIRQ()`, para selecionar a interrupção desejada de maneira abstrata e portável. Cada valor dessa enumeração corresponde a uma posição na tabela de vetores de interrupção.

Como referência, veja a implementação da função `NVIC_SetPriority()` do CMSIS para o Cortex M4, evidenciando o tratamento para as definições com valores negativos.

```C copy
__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)
{
  if ((int32_t)(IRQn) >= 0)
  {
    NVIC->IP[((uint32_t)IRQn)]= (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);
  }
  else
  {
    SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);
  }
}
```

Percebam que existe um shift da prioridade antes de se fazer a atribuição no registro. Esse ponto merece uma explicação e está relacionado ao fato de as interrupções em Cortex M3, M4 e M7 possuírem a divisão de prioridades em grupos e subgrupos. 

O número de bits utilizados para a prioridade é definido pelo parâmetro `__NVIC_PRIO_BITS`, que é configurável no CMSIS e dependente do processador utilizado. Por exemplo, se `__NVIC_PRIO_BITS` for 4, as prioridades vão de 0 a 15, onde 0 é a prioridade mais alta e 15 é a mais baixa. 

É possível ainda dividir esses 4 bits em grupo e subgrupo, alocando uma quantidade de bits para cada parte. Por exemplo, se tivermos 2 bits para o grupo e 2 bits para o subgrupo, a prioridade total será representada por 4 bits, mas composta de 4 grupos e cada grupo com 4 com possibilidades de prioridade de subgrupo. A quantidade de bits alocados para cada grupo e subgrupo é configurável no registro `AIRCR` (_Application Interrupt and Reset Control Register_) do SCB (_System Control Block_), `SCB→AIRCR[10:8]`. No fundo, isso não altera a quantidade de prioridades, mas apenas a forma como elas são organizadas, podendo ser útil para organizar as interrupções de forma hierárquica.

Como a configuração da prioridade usa apenas alguns bits, pensando num campo de 8 bits, existem bits não usados. Por exemplo, se temos 4 bits para codificar a prioridade, os outros 4 bits não são usados. Os bits usados ficam na parte mais significativa e os não usados na parte menos significativa, sendo que a ARM decidiu que esses bits não usados devem ser representados com zeros. Assim, uma configuração de prioridade 10 (0x0A ou 00001010b, em binário) sem subgrupos, seria vista como:

```
PRIO = 0x0A << 4
PRIO = 10100000b = 0xA0
```

Usando 1 bit para grupo e 3 bits para subgrupo, a configuração de prioridade 1 para grupo e 2 para subgrupo seria vista como:

```
PRIO = (0x01 << 3 | 0x02) << 4
PRIO = 10100000b = 0xA0
```

No fundo, nesse exemplo, a prioridade final é a mesma nos dois casos (0xA0) e o CMSIS faz esse ajuste automaticamente ao atribuir a prioridade ao registro de interrupção, lendo a configuração do `AIRCR` e aplicando o shift necessário.

No CMSIS existe também uma função chamada `NVIC_EncodePriority()` que pode ser usada para codificar uma prioridade de interrupção com base no número de bits de grupo e subgrupo configurados, facilitando a chamada de `NVIC_SetPriority()`. Por exemplo, caso tenhamos 2 bits para grupo e dois para subgrupo e desejássemos atribuir a prioridade 1 para grupo e 3 para subgrupo, a chamada seria:

```c copy
// Parâmetros para NVIC_EncodePriority():
// - número de bits para o grupo de prioridade
// - prioridade para grupo
// - prioridade para subgrupo
NVIC_SetPriority(IRQn, NVIC_EncodePriority(2, 1, 3));
```
Outra informação importante é saber que a interrupção em atendimento está sempre indicada no registro de status do Cortex, sendo representada nos 8 bits menos significativos do IPSR (_Interrupt Program Status Register_), que é acessível através da função `__get_IPSR()`. Fique atento pois o valor retornado é o índice do vetor de interrupção em atendimento ou zero se nenhuma interrupção estiver ativa. Ou seja, o valor 1 é Reset, o valor 2 é NMI, o 16 é a primeira interrupção do integrador, e assim por diante. 

## Habilitando e Desabilitando Interrupções de Forma Global

O Cortex-M3/M4 oferece dois registradores especiais para controlar interrupções globalmente, de forma rápida e eficiente, sem depender de desabilitações individuais no NVIC, através dos registradores **PRIMASK** e **FAULTMASK**. São registro de 32 bits mas com apenas o bit 0 sendo utilizado e o restante mantido em zero. Esses registradores são úteis para desabilitar todas as interrupções mascaráveis de uma só vez, sem precisar configurar cada uma individualmente.

O PRIMASK	pode desabilitar todas as interrupções mascaráveis, ou seja, Reset, NMI e HardFault não são afetadas. Seria algo equivalente a desabilitar todas as interrupções maiores ou iguais a zero (lembre-se que existem os níveis simbólicos negativos, de -3 a -1).

As funções do CMSIS para manipular o PRIMASK são:

```c copy
__disable_irq();  // Usa a instrução CPSID i (Change Processor State/Disable Interrupts)
__enable_irq();   // Usa a instrução CPSIE i (Change Processor State/Enable Interrupts)
// ou
void __set_PRIMASK(uint32_t priMask); // Usa a instrução MSR 
uint32_t __get_PRIMASK(void); // Usa a instrução MRS
````

O registrador FAULTMASK atua de forma similar ao PRIMASK, mas com escopo ainda mais restritivo. Quando FAULTMASK = 1, o processador desabilita todas as interrupções mascaráveis, inclusive a exceção HardFault. Seria algo equivalente a  desabilitar todas as interrupções maiores ou iguais -1, onde somente Reset e NMI habilitadas. Mas tem um detalhe: o FAULTMASK só pode ser ativado dentro de uma interrupção que, por sua vez, não pode ser nem NMI nem Fault handler, e é automaticamente resetado ao retornar dessa interrupção. Isso gera cenários muitos específicos de uso desse recursos, como por exemplo:

- o FAULTMASK pode ser usado por tratadores de exceção configuráveis (como BusFault, MemManage e UsageFault) quando desejam garantir exclusividade total para tratar uma falha.  Isso garante que, enquanto o FAULTMASK estiver ativo, nenhuma outra interrupção mascarável será atendida, incluindo a HardFault, permitindo ignorar falhas de barramento ou proteções de área de memória, por exemplo, dentro de um tratador de falha de hardware como UsageFault.
- um outro caso de uso peculiar é forçar a execução de uma interrupção de maior prioridade apenas após o término da interrupção corrente, mesmo que esta última tenha prioridade inferior. Isso é possível porque o FAULTMASK é automaticamente limpo (setado para 0) ao sair de um handler de exceção (exceto NMI). Assim, a interrupção pendente só será atendida após o FAULTMASK ser automaticamente limpo, ao sair do handler. Ou seja, seria algo equivalente a desabilitar a preempção no tratamento da interrupção corrente. 

As funções CMSIS para manipular o FAULTMASK são:

```c copy
void __disable_fault_irq(void); // Usa a instrução CPSID f (Change Processor State/Disable Interrupts)
void __enable_fault_irq(void); // Usa a instrução CPSIE f (Change Processor State/Enable Interrupts)
// ou
void __set_FAULTMASK(uint32_t faultMask); // Usa a instrução MSR
uint32_t __get_FAULTMASK(void); // Usa a instrução MRS
```

E um exemplo de uso do FAULTMASK para forçar a execução de uma interrupção de maior prioridade após o término da interrupção corrente, poderia ser:

```C copy
__set_FAULTMASK(1);
NVIC_SetPendingIRQ(HigherIRQn);
// Handler atual continua...
//
// Ao retornar, FAULTMASK é limpo e "HigherIRQn" é atendida
```

## Cuidados no Uso de `__disable_irq()` e `__enable_irq()`

> [!NOTE]
> :robot:

As funções `__disable_irq()` e `__enable_irq()` são frequentemente utilizadas aos pares para proteger **regiões críticas**, isto é, trechos de código que acessam recursos compartilhados e que não devem ser interrompidos durante sua execução. Um uso típico seria:

```c copy
__disable_irq();
// Região crítica
__enable_irq();
```

No entanto, o uso ingênuo dessas funções pode introduzir um erro sutil quando chamadas aninhadas de `__disable_irq()` e `__enable_irq()` ocorrem. Suponha o seguinte cenário:

```c copy
void rotina_interna(void) 
{
    __disable_irq();
    // Operações internas
    __enable_irq(); // reabilita interrupções
}

void rotina_externa(void) 
{
    __disable_irq();
    rotina_interna(); 
    // interrupções são reabilitadas prematuramente
    // Região crítica sem proteção
    __enable_irq();
}
```

No exemplo acima, a chamada `__enable_irq()` dentro da função `rotina_interna()` reabilita as interrupções enquanto a função `rotina_externa()` ainda não terminou sua região crítica. Isso viola a proteção pretendida e pode resultar em **condições de corrida**, ou seja, acesso concorrente a recursos e falhas de sincronização.

A maneira mais segura de garantir a restauração do estado original do PRIMASK é utilizar as funções `__get_PRIMASK()` e `__set_PRIMASK()` com salvamento e restauração do valor do registrador, conforme o exemplo abaixo:

```c copy
uint32_t hal_cpu_critsec_enter(void)
{
    uint32_t primask = __get_PRIMASK();

    __disable_irq();
    
    return primask;
}

void hal_cpu_critsec_leave(uint32_t status)
{
    __set_PRIMASK(status);
}

void rotina(void)
{
    uint32_t status = hal_cpu_critsec_enter();
  
    // Região crítica
  
    hal_cpu_critsec_leave(status);
}
```

Com essa abordagem, é possível garantir que:

- Se as interrupções já estavam desabilitadas antes da entrada na região crítica, continuarão desabilitadas após a saída.
- Se estavam habilitadas, serão corretamente reabilitadas após o término da seção protegida.
- O código passa a ser seguro para **chamadas aninhadas** e uso inadvertido de múltiplos `__disable_irq()` e `__enable_irq()`.

Esse padrão é particularmente importante em bibliotecas reutilizáveis ou em sistemas de tempo real onde múltiplas camadas do software podem tentar controlar interrupções simultaneamente. 

## Alterando o nível de prioridade via BASEPRI

Para finalizar, o Cortex M4 introduz o registrador BASEPRI, que permite definir um nível de prioridade mínimo para atendimento e preempção de interrupções, permitindo que várias interrupções sejam desabilitadas de uma só vez. Uma analogia interessante é imaginar o BASEPRI como a altura de um determinado túnel. Veículos que desejem passar por esse túnel precisam ter uma altura menor do que a altura dele ou ficarão bloqueados. Da mesma forma, interrupções com prioridade maior (valor numérico menor) do que o valor definido em BASEPRI podem ser atendidas, enquanto interrupções com prioridade igual ou menor (valor numérico maior ou igual) serão ignoradas.

O BASEPRI é um registrador de 32 bits, mas apenas os 8 bits menos significativos são utilizados. BASEPRI depende do número de bits de prioridade usados pelo integrador e, assim como nas interrupções, o valor escrito também sofre um deslocamento dependente de `__NVIC_PRIO_BITS`.

 O valor do BASEPRI é configurado através da chamada do CMSIS `__set_BASEPRI()`, que recebe um valor de prioridade. O valor atual do BASEPRI pode ser lido com a função `__get_BASEPRI()`.

 Assim como no caso de PRIMASK, também existem cuidados ao usar BASEPRI em casos aninhados. A seguir é apresentada uma implementação onde o suporte a BASEPRI é adicionado. Assim, quando o nível de prioridade for zero, o BASEPRI não é usado e o PRIMASK é utilizado para desabilitar todas as interrupções. Quando um nível de prioridade diferente de zero é passado, o BASEPRI é usado para definir o nível mínimo de prioridade que pode ser atendido.

 ```C copy
// Input level codification:
//   0: disable all interrupts
//   n: interrupt level
//      interrupts with priority >= n will be disabled
//      interrupts with priority <  n will be enabled
//
// Returned level codification:
//   If bit1 is on (bit A), then basepri was used instead of primask (a level was provided)
//   and the level value is shifted by 4 bits to the right.
//
//   If bit1 is off, then primask was used instead of basepri (the same as using __disable_irq() / __enable_irq())
//   and bit 0 (bit B) indicates the last interrupt state (0 enabled, 1 disabled).
//
// Output level codification:
// |         31-8           | 7-4| 3-0|
// |000000000000000000000000|PRIO|00AB|
//
// indicates when basepri was used or not
#define PORT_CPU_BASEPRI_USED  (0x02)
// indicates if interrupts were enabled or disabled before entering critical section
#define PORT_CPU_INT_DISABLED  (0x01)
#define PORT_CPU_INT_ENABLED   (0x00)
// bits 7:4 are used for priority, bits 3:0 are not used
#define PORT_CPU_PRIO_BITS_POS (4)

static uint32_t port_cpu_critsec_enter(uint32_t level)
{
    uint32_t last_level = 0;

    if(level == 0)
    {
    	// PRIMASK:
        // 0 - interrupts enabled,
        // 1 - interrupts disabled
        last_level = __get_PRIMASK() ? PORT_CPU_INT_DISABLED : PORT_CPU_INT_ENABLED;
        __disable_irq();
    }
    else
    {
    	last_level = __get_BASEPRI() | PORT_CPU_BASEPRI_USED;
        __set_BASEPRI(level << PORT_CPU_PRIO_BITS_POS);
    }

    __ISB(); // flush pipeline
    __DSB(); // wait for all memory accesses to complete

    return last_level;
}

static void port_cpu_critsec_leave(uint32_t last_level)
{
    if(last_level & PORT_CPU_BASEPRI_USED)
    {
    	last_level &=  ~(PORT_CPU_BASEPRI_USED);
    	__set_BASEPRI(last_level);
    }
    else
    {
    	if(last_level == PORT_CPU_INT_ENABLED)
    	{
        	// Restoring interrupts as they were enabled before calling
    		__enable_irq();
    	}
    	// else: keep interrupts disabled (as they were before)
    }

	__ISB(); // flush pipeline
	__DSB(); // wait for all memory accesses to complete
}
 ```

> [!NOTE]
> :robot: :brain:

A função `port_cpu_critsec_enter()` recebe um parâmetro inteiro denominado `level`, que define o tipo de bloqueio a ser aplicado às interrupções. Quando esse parâmetro é igual a zero, a função atua de forma global, utilizando o registrador `PRIMASK`. Nesse modo, a rotina consulta o valor atual de `PRIMASK`, armazenando se as interrupções estavam habilitadas (bit 0) ou não no momento da chamada. Em seguida, invoca a função `__disable_irq()`, que desabilita todas as interrupções mascaráveis. Esse caminho é adequado para proteger regiões críticas mais simples, onde não se deseja granularidade no controle das prioridades.

Se, por outro lado, o valor de `level` for maior que zero, a função opta por utilizar o registrador `BASEPRI`. Nesse caso, ela primeiro lê e armazena o valor atual de `BASEPRI`, marcando que essa foi a técnica empregada ao setar um bit indicador no valor de retorno (bit 1). Em seguida, o novo valor de `BASEPRI` é configurado com base no parâmetro level (lembre-se que é preciso um shit dado por `__NVIC_PRIO_BITS`, conforme definido pela arquitetura). Essa técnica permite que apenas as interrupções com prioridade inferior ou igual ao valor de indicado sejam mascaradas, mantendo habilitadas aquelas de maior prioridade. É especialmente útil em sistemas com requisitos de tempo real mais exigentes, onde algumas interrupções devem permanecer operantes mesmo durante seções críticas.

Independentemente do caminho tomado — via `PRIMASK` ou `BASEPRI` — a função finaliza executando as instruções de barreira `ISB` (_Instruction Synchronization Barrier_) e `DSB` (_Data Synchronization Barrier_). Essas instruções garantem que todas as alterações nos registradores de controle sejam efetivamente aplicadas antes que a execução continue, evitando efeitos colaterais decorrentes de reordenação de instruções ou acessos pendentes à memória.

A função `port_cpu_critsec_leave()` complementa a operação anterior, restaurando o estado original das interrupções ao final da seção crítica. Se o valor retornado por `port_cpu_critsec_enter()` indicar que `BASEPRI` foi utilizado, então o valor anterior desse registrador é restaurado. Caso contrário, se o método empregado foi o uso de `PRIMASK`, a função verifica se as interrupções estavam habilitadas antes da entrada na seção crítica e, se for o caso, chama `__enable_irq()` para restaurar o estado anterior. Em ambos os casos, as instruções `ISB` e `DSB` são novamente aplicadas para garantir a integridade da operação.

Essa implementação oferece uma base sólida para desenvolvimento seguro em ambientes multitarefa ou com requisitos críticos de temporização. Ao preservar o estado original de maneira precisa e permitir o controle seletivo de prioridades, ela permite a construção de sistemas embarcados confiáveis, com controle fino sobre o comportamento de interrupções.

Infelizmente, dada a semântica de uso do `BASEPRI` onde o valor zero indica que nenhuma interrupção será mascarada, não é possível usar somente o `BASEPRI` para desabilitar todas as interrupções. 

## Detalhamento do NVIC

> [!NOTE]
> :robot: 

O NVIC é o componente central para o gerenciamento de interrupções externas e algumas exceções internas. Ele é configurado por meio de registros localizados no **System Control Space (SCS)**, que é uma região de memória mapeada a partir do endereço `0xE000E000`. Abaixo estão os principais grupos de registros do NVIC:

### 3.1 Registros de Configuração de Interrupções Externas

O NVIC possui bancos de registros de 32 bits para configurar interrupções externas, onde cada bit controla uma interrupção específica. Para uma interrupção externa com número IRQn = 65, por exemplo, a configuração estará no bit 1 do terceiro registrador de 32 bits no banco correspondente, e seu número de exceção será 81 (16 + 65). Os principais registros incluem:

- **ISER (Interrupt Set-Enable Registers)**: Habilita interrupções escrevendo 1 no bit correspondente. Uma leitura retorna 1 se a interrupção está habilitada.
- **ICER (Interrupt Clear-Enable Registers)**: Desabilita interrupções escrevendo 1 no bit correspondente.
- **ISPR (Interrupt Set-Pending Registers)**: Define o estado pendente de uma interrupção escrevendo 1. Uma leitura retorna 1 se a interrupção está pendente.
- **ICPR (Interrupt Clear-Pending Registers)**: Limpa o estado pendente de uma interrupção escrevendo 1.
- **IABR (Interrupt Active Bit Registers, não disponível em Cortex-M0/M0+)**: Leitura retorna 1 se a interrupção está ativa.
- **IPR (Interrupt Priority Registers)**: Configura a prioridade de cada interrupção usando 8 bits por interrupção. O número de bits implementados depende do microcontrolador (geralmente 2 a 8 bits, com os bits mais significativos usados para prioridade preemptiva).

### Registros de Controle de Sistema

Além dos registros do NVIC, o **System Control Block (SCB)** no SCS contém registros para configurar exceções do sistema:

- **SHCSR (System Handler Control and State Register)**: Controla e monitora o estado de exceções como MemManage, BusFault e UsageFault. Bits como MEMFAULTENA, BUSFAULTENA e USGFAULTENA habilitam essas exceções.
- **CFSR (Configurable Fault Status Register)**: Fornece detalhes sobre falhas (MemManage, BusFault, UsageFault). Por exemplo, o bit UNALIGNED indica acessos não alinhados, e o bit NOCP indica tentativa de uso de um coprocessador desabilitado.
- **HFSR (Hard Fault Status Register)**: Indica a causa de um HardFault, como escalonamento de outra exceção desabilitada (bit FORCED).
- **MMFAR e BFAR**: Registradores que armazenam os endereços de memória que causaram falhas MemManage ou BusFault, respectivamente, se o bit MMARVALID ou BFARVALID estiver definido.
- **VTOR (Vector Table Offset Register)**: Define o endereço base da tabela de vetores, permitindo sua realocação para RAM.

### Depuração de Falhas

Falhas como HardFault, BusFault e UsageFault são comuns em sistemas embarcados. Para depurá-las:

- **Inspecionar registros de falha** (CFSR, HFSR, MMFAR, BFAR) para identificar a causa (e.g., acesso desalinhado, divisão por zero).
- **Erros imprecisos**: Falhas assíncronas (e.g., escritas em buffer) podem dificultar a identificação do código causador. O uso do Embedded Trace Macrocell (ETM) pode ajudar a rastrear instruções recentes.
- **Modo DebugMonitor**: Permite depuração em tempo de execução sem parar o núcleo, configurando a prioridade do DebugMonitor via SHPR3.

