{"patent_id": "10-2021-0001487", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0099353", "출원번호": "10-2021-0001487", "발명의 명칭": "회로 기판 및 이를 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "김병걸"}}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치에 있어서,제 1 하우징부 및 상기 제 1 하우징부에 대하여 움직일 수 있는 제 2 하우징부를 포함하는 하우징; 및상기 하우징 내 위치되고, 상기 제 2 하우징부의 움직임에 대응하여 휘어지는 제 1 부분, 및 상기 제 1 부분으로부터 연장되고 상기 제 1 부분보다 리지드한(rigid) 제 2 부분을 포함하는 회로 기판을 포함하고,상기 회로 기판은,상기 제 1 부분으로부터 상기 제 2 부분으로 연장된 가요성 비도전 필름, 및 상기 가요성 비도전 필름에 위치된적어도 하나의 도전성 패턴을 포함하는 적층 구조;상기 제 1 부분으로부터 상기 제 2 부분으로 연장되고, 상기 적층 구조와 중첩된 전자기 차폐 성분을 포함하는커버레이(coverlay); 및상기 제 2 부분에 위치되고, 상기 적어도 하나의 도전성 패턴 및 상기 커버레이를 전기적으로 연결하는 적어도하나의 도전성 비아를 포함하는 전자 장치."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 커버레이는, 상기 제 2 부분의 내부로 연장된 전자 장치."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 커버레이는, 상기 회로 기판의 표면 일부를 형성하는 제 1 영역, 및 상기 제 1 영역으로부터 상기 제 2 부분의 내부로 연장된 제 2 영역을 포함하는 전자 장치."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 커버레이는,상기 회로 기판의 표면 일부를 형성하는 제 1 절연 층, 상기 제 1 절연 층 및 상기 적층 구조 사이에 위치된 제2 절연 층, 및 상기 제 1 절연 층 및 상기 제 2 절연 층 사이에 위치된 도전 층을 포함하고,상기 적어도 하나의 도전성 비아는,상기 적어도 하나의 도전성 패턴 및 상기 도전 층을 전기적으로 연결하는 전자 장치."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 커버레이는, 상기 제 2 절연 층 및 상기 적층 구조 사이에 위치된 비도전 점착 층을 더 포함하는 전자 장공개특허 10-2022-0099353-3-치."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 4 항에 있어서,상기 제 2 절연 층은, 상기 도전 층 또는 상기 제 1 절연 층보다 큰 두께를 가진 전자 장치."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 적어도 하나의 도전성 비아는, LVH(laser via hole) 또는 Stacked via를 포함하는 전자 장치."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서,상기 적층 구조는, 상기 적어도 하나의 도전성 패턴과 물리적으로 분리된 적어도 하나의 다른 도전성 패턴을 더포함하고,상기 회로 기판은, 상기 제 2 부분에 위치되고, 상기 적어도 하나의 다른 도전성 패턴과 전기적으로 연결된 적어도 하나의 다른 도전성 비아를 더 포함하는 전자 장치."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 커버레이는, 상기 적어도 하나의 다른 도전성 비아와 물리적으로 분리된 전자 장치."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9 항에 있어서,상기 커버레이는, 상기 적어도 하나의 다른 도전성 비아에 의해 관통된 홀을 포함하고,상기 회로 기판은, 상기 홀 및 상기 적어도 하나의 다른 도전성 비아 사이에 위치된 비도전 부재를 더 포함하는전자 장치."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 8 항에 있어서,상기 적어도 하나의 다른 도전성 비아는, PTH(plated through hole)를 포함하는 전자 장치."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 1 항에 있어서,상기 제 2 부분은, 상기 제 1 부분보다 큰 두께를 갖는 전자 장치.공개특허 10-2022-0099353-4-청구항 13 제 1 항에 있어서,제 2 부분은, 상기 제 1 부분에 대하여 돌출된 전자 장치."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 1 항에 있어서,제 2 부분은, 상기 제 1 부분대비, 리지드한 유전체를 더 포함하는 전자 장치."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 1 항에 있어서,상기 회로 기판은, 상기 제 1 하우징부에 위치된 제 1 전기적 요소 및 상기 제 2 하우징부에 위치된 제 2 전기적 요소를 전기적으로 연결하고,상기 제 1 전기적 요소는, 적어도 하나의 안테나를 포함하고,상기 제 2 전기적 요소는, 상기 적어도 하나의 안테나를 통해 선택된 또는 지정된 주파수 대역의 신호를 송신또는 수신하도록 설정된 무선 통신 회로를 포함하는 전자 장치."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "회로 기판에 있어서,제 1 부분, 및 상기 제 1 부분으로부터 연장되고 상기 제 1 부분보다 리지드한(rigid) 제 2 부분을 포함하고,상기 제 1 부분으로부터 상기 제 2 부분으로 연장된 가요성 비도전 필름, 및 상기 가요성 비도전 필름에 위치된적어도 하나의 도전성 패턴을 포함하는 적층 구조;상기 제 1 부분으로부터 상기 제 2 부분의 내부로 연장되고, 상기 적층 구조와 중첩된 전자기 차폐 성분을 포함하는 커버레이(coverlay); 및상기 제 2 부분에 위치되고, 상기 적어도 하나의 도전성 패턴 및 상기 커버레이를 전기적으로 연결하는 적어도하나의 도전성 비아를 포함하는 회로 기판."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서,상기 커버레이는, 상기 회로 기판의 표면 일부를 형성하는 제 1 영역, 및 상기 제 1 영역으로부터 상기 제 2 부분의 내부로 연장된 제 2 영역을 포함하는 회로 기판."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 16 항에 있어서,상기 커버레이는,상기 회로 기판의 표면 일부를 형성하는 제 1 절연 층, 상기 제 1 절연 층 및 상기 적층 구조 사이에 위치된 제2 절연 층, 상기 제 1 절연 층 및 상기 제 2 절연 층 사이에 위치된 도전 층, 및 상기 제 2 절연 층 및 상기 적층 구조 사이에 위치된 비도전 점착 층을 포함하고,공개특허 10-2022-0099353-5-상기 적어도 하나의 도전성 비아는,상기 적어도 하나의 도전성 패턴 및 상기 도전 층을 전기적으로 연결하는 회로 기판."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 16 항에 있어서,상기 적층 구조는, 상기 적어도 하나의 도전성 패턴과 물리적으로 분리된 적어도 하나의 다른 도전성 패턴을 더포함하고,상기 회로 기판은, 상기 제 2 부분에 위치되고, 상기 적어도 하나의 다른 도전성 패턴과 전기적으로 연결된 적어도 하나의 다른 도전성 비아를 더 포함하는 회로 기판."}
{"patent_id": "10-2021-0001487", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 19 항에 있어서,상기 커버레이는, 상기 적어도 하나의 다른 도전성 비아에 의해 관통된 홀을 포함하고,상기 회로 기판은, 상기 홀 및 상기 적어도 하나의 다른 도전성 비아 사이에 위치된 비도전 부재를 더포함하고,상기 커버레이는, 상기 적어도 하나의 다른 도전성 비아와 물리적으로 분리된 회로 기판."}
{"patent_id": "10-2021-0001487", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 문서의 일 실시예에 따르면, 전자 장치는, 제 1 하우징부 및 상기 제 1 하우징부에 대하여 움직일 수 있는 제 2 하우징부를 포함하는 하우징, 및 상기 하우징 내 위치되고, 상기 제 2 하우징부의 움직임에 대응하여 휘어지는 제 1 부분, 및 상기 제 1 부분으로부터 연장되고 상기 제 1 부분보다 리지드한(rigid) 제 2 부분을 포함하는 회 로 기판을 포함하고, 상기 회로 기판은, 상기 제 1 부분으로부터 상기 제 2 부분으로 연장된 가요성 비도전 필름, 및 상기 가요성 비도전 필름에 위치된 적어도 하나의 도전성 패턴을 포함하는 적층 구조, 상기 제 1 부분 으로부터 상기 제 2 부분으로 연장되고, 상기 적층 구조와 중첩된 전자기 차폐 성분을 포함하는 커버레이 (coverlay), 및 상기 제 2 부분에 위치되고, 상기 적어도 하나의 도전성 패턴 및 상기 커버레이를 전기적으로 연 결하는 적어도 하나의 도전성 비아를 포함할 수 있다. 다양한 다른 실시예들이 가능하다."}
{"patent_id": "10-2021-0001487", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 문서의 다양한 실시예들은 회로 기판 및 이를 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2021-0001487", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 장치는 디지털 기술의 발달과 함께 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 또는 PDA(personal digital assistant)와 같은 다양한 형태로 제공되고 있다. 전자 장치는 이동성(portability) 및 사용자의 접근성(accessibility)을 향상시킬 수 있도록 사용자에 착용할 수 있는 형태로도 개발되고 있다. 무선 통신 기술의 발전에 따라 전자 장치(예: 통신용 전자 장치)는 일상 생활에 보편적으로 사용되고 있으며, 이로 인한 컨텐츠 사용이 증가하고 있다. 데이터 트래픽이 급증하면서 주파수 수요가 늘고 있는 가운데 점차 데이터 전달이 보다 용이한 고주파 대역 또는 초고주파 대역(예: 밀리미터파(mmWave))을 이동 통신용으로 이용하기 위 한 기술이 개발되고 있다. 전자 장치는, 예를 들어, 전기적 요소들을 전기적으로 연결하는 전기적 경로로써 회 로 기판(예: 연성 인쇄 회로 기판)을 포함할 수 있다. 회로 기판에는 회로 기판을 통해 전달되는 신호에 대한 전자기 영향(예: 전자기 간섭(EMI(electro magnetic interference))을 줄이기 위한 전자기 차폐 구조가 위치될 수 있다. 고주파수 대역에서 전자기적 노이즈에 의한 영향은 더욱 민감할 수 있고, 이에, 신호 전달의 신뢰성 (예: 신호 무결성(signal integrity))을 확보하기 위한 전자기 차폐 구조는 전기적 경로로 활용되는 회로 기판 에 필연적으로 요구되고 있다."}
{"patent_id": "10-2021-0001487", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "전자기 차폐 구조는, 예를 들어, 회로 기판의 일면에 부착하는 방식의 차폐 필름(shield film)을 포함할 수 있 다. 회로 기판은 차폐 필름을 부착하는 방식에 대응하여 차폐 필름과의 통전 구조를 포함하여 구현되어야 하기때문에 제조 공정 및 제조 비용적인 측면에서 효율적이라 하기 어려울 수 있다. 또한, 회로 기판이 폴더블 전자 장치와 같이 벤딩 특성을 필요로 하는 전자 장치에 적용되는 경우, 차폐 필름을 부착하는 방식은 벤딩 시 회로 기판의 파손을 방지하기 어려울 수 있고, 이러한 파손은 결과적으로 전자기 차폐 성능의 저하를 일으킬 수 있다. 본 문서의 일 실시예는 벤딩 시 파손을 줄일 수 있는 벤딩 특성을 확보하면서 제조 공정 및 제조 비용을 줄일 수 있는 전자기 차폐 구조를 포함하는 회로 기판 및 이를 포함하는 전자 장치를 제공할 수 있다. 본 문서에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또"}
{"patent_id": "10-2021-0001487", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 2, "content": "다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 이해될 수 있을 것이다."}
{"patent_id": "10-2021-0001487", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 문서의 일 실시예에 따르면, 전자 장치는, 제 1 하우징부 및 상기 제 1 하우징부에 대하여 움직일 수 있는 제 2 하우징부를 포함하는 하우징, 및 상기 하우징 내 위치되고, 상기 제 2 하우징부의 움직임에 대응하여 휘어 지는 제 1 부분, 및 상기 제 1 부분으로부터 연장되고 상기 제 1 부분보다 리지드한(rigid) 제 2 부분을 포함하 는 회로 기판을 포함하고, 상기 회로 기판은, 상기 제 1 부분으로부터 상기 제 2 부분으로 연장된 가요성 비도 전 필름, 및 상기 가요성 비도전 필름에 위치된 적어도 하나의 도전성 패턴을 포함하는 적층 구조, 상기 제 1 부분으로부터 상기 제 2 부분으로 연장되고, 상기 적층 구조와 중첩된 전자기 차폐 성분을 포함하는 커버레이 (coverlay), 및 상기 제 2 부분에 위치되고, 상기 적어도 하나의 도전성 패턴 및 상기 커버레이를 전기적으로 연결하는 적어도 하나의 도전성 비아를 포함할 수 있다. 본 문서의 일 실시예에 따르면, 회로 기판은, 제 1 부분, 및 상기 제 1 부분으로부터 연장되고 상기 제 1 부분 보다 리지드한(rigid) 제 2 부분을 포함하고, 상기 제 1 부분으로부터 상기 제 2 부분으로 연장된 가요성 비도 전 필름, 및 상기 가요성 비도전 필름에 위치된 적어도 하나의 도전성 패턴을 포함하는 적층 구조, 상기 제 1 부분으로부터 상기 제 2 부분의 내부로 연장되고, 상기 적층 구조와 중첩된 전자기 차폐 성분을 포함하는 커버 레이(coverlay), 및 상기 제 2 부분에 위치되고, 상기 적어도 하나의 도전성 패턴 및 상기 커버레이를 전기적으 로 연결하는 적어도 하나의 도전성 비아를 포함할 수 있다."}
{"patent_id": "10-2021-0001487", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 문서의 일 실시예에 따른 회로 기판은 벤딩 시 파손을 줄일 수 있는 벤딩 특성을 확보하면서 제조 공정 및 제조 비용을 줄일 수 있는 전자기 차폐 구조를 포함하므로, 폴더블 전자 장치와 같이 벤딩 특성을 필요로 하는 전자 장치에 적용되어 신호 전달 및 내구성에 신뢰성을 향상시킬 수 있을 뿐 아니라, 슬림화에 기여할 수 있다. 그 외에 본 문서의 다양한 실시예들로 인하여 얻을 수 있거나 예측되는 효과에 대해서는 본 문서의 실시예에 대 한 상세한 설명에서 직접적으로 또는 암시적으로 개시하도록 한다. 예컨대, 본 문서의 다양한 실시예들에 따라 예측되는 다양한 효과에 대해서는 후술될 상세한 설명 내에서 개시될 것이다."}
{"patent_id": "10-2021-0001487", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 기재된다. 도 1은, 일 실시예에서, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워 크)를 통하여 전자 장치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하 여 전자 장치 또는 서버 중 적어도 하나와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 서버를 통하여 전자 장치와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈 , 인터페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리 , 통신 모듈, 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치에는, 이 구성 요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구 성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성 요소들 중 일부들(예: 센서 모듈, 카메라 모듈 , 또는 안테나 모듈)은 하나의 구성 요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성 요소(예: 하드웨어 또는 소프트웨어 구성 요소)를 제어할 수 있고, 다양한 데 이터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로 세서는 다른 구성 요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발 성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발 성 메모리에 저장할 수 있다. 일 실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장 치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래 픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프 로세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기 능에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현 될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성 요소들 중 적어도 하나의 구성 요소(예: 디스플레이 모듈, 센서 모 듈, 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르 면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다 른 구성 요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일 실시예에 따르면, 보 조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning), 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks), 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는 다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 메모리는, 전자 장치의 적어도 하나의 구성 요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 , 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성 요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일 실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는, 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위 해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인 터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈은 하나 이 상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모 듈은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터 리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통 신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복 수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO(full dimensional MIMO)), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안 테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전 자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구 사항을 지원할 수 있다. 일 실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈은 복수의 안테나 들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통 신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통 신 모듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성 요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴 퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되 지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성 요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이 템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복 수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성 요소를 다른 해당 구성 요소와 구분하 기 위해 사용될 수 있으며, 해당 구성 요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤 (예: 제 1) 구성 요소가 다른(예: 제 2) 구성 요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성 요소가 상기 다른 구성 요 소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성 요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치)에 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전 자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경 우와 임시적으로 저장되는 경우를 구분하지 않는다. 일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스 마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성 요소들의 각각의 구성 요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성 요소에 분리 배치될 수도 있다. 다양한 실 시예들에 따르면, 전술한 해당 구성 요소들 중 하나 이상의 구성 요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성 요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성 요소들(예: 모듈 또는 프로그램)은 하나의 구성 요소로 통합될 수 있다. 이런 경우, 통합된 구성 요소는 상기 복수의 구성 요소들 각각의 구성 요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성 요소들 중 해당 구성 요 소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들 이 추가될 수 있다. 도 2는, 일 실시예에서, 펼쳐진 상태(flat or unfolded state)의 전자 장치에 관한 전면의 사시도이다. 도 3 은, 일 실시예에서, 펼쳐진 상태의 전자 장치에 관한 후면의 사시도이다. 도 4는, 일 실시예에서, 접힌 상태 (folded state)의 전자 장치에 관한 사시도이다. 도 2, 3, 및 4를 참조하면, 일 실시예에서, 전자 장치는 폴더블 하우징(foldable housing)을 포함할 수 있다. 폴더블 하우징은 전자 장치의 제 1 면(20A), 및 제 1 면(20A)과는 반대 편에 위치된 전자 장치 의 제 2 면(20B)을 포함할 수 있다. 폴더블 하우징은 제 1 면(20A) 및 제 2 면(20B) 사이의 공간을 적어 도 일부 둘러싸는 전자 장치의 제 1 측면(20C) 및 제 2 측면(20D)을 포함할 수 있다. 제 1 면(20A)은 제 1 커버 영역(①), 제 2 커버 영역(②), 및 제 1 커버 영역(①) 및 제 2 커버 영역(②) 사이의 폴딩 커버 영역(F) 을 포함할 수 있다. 폴더블 하우징의 펼쳐진 상태에서, 제 1 면(20A)은 실질적으로 평면일 수 있고, 제 1 커버 영역(①), 제 2 커버 영역(②), 및 폴딩 커버 영역(F)은 실질적으로 동일한 방향으로 향할 수 있다. 제 2 면(20B)은 제 3 커버 영역(③) 및 제 4 커버 영역(④)을 포함할 수 있다. 제 3 커버 영역(③)은 제 1 면(20A)의 제 1 커버 영역(①)과는 반대 편에 위치되고, 제 1 커버 영역(①)과는 반대 방향으로 향할 수 있다. 제 4 커버 영역(④)은 제 1 면(20A)의 제 2 커버 영역(②)과는 반대 편에 위치되고, 제 2 커버 영역(②)과는 반대 방향으 로 향할 수 있다. 일 실시예에서, 폴더블 하우징은 제 1 면(20A)이 안으로 접히는 인 폴딩(in-folding) 구 조로 구현될 수 있다. 예를 들어, 폴더블 하우징의 펼쳐진 상태(도 2 참조)에서, 폴딩 커버 영역(F)은 평면 으로 배치되고, 제 1 커버 영역(①) 및 제 2 커버 영역(②)은 약 180도의 각도를 이룰 수 있다. 폴더블 하우징 의 접힌 상태(도 4 참조)에서, 폴딩 커버 영역(F)은 곡면으로 배치되고, 제 1 커버 영역(①) 및 제 2 커버 영역(②)은 약 180도의 각도와는 다른 각도를 이룰 수 있다. 접힌 상태는 완전히 접힌 상태(fully folded state) 또는 중간 상태(intermediate state)를 포함할 수 있다. 완전히 접힌 상태(도 4 참조)는 제 1 면(20A) 의 제 1 커버 영역(①) 및 제 2 커버 영역(②)이 더 이상 가까워지지 않는 최대로 접힌 상태로서, 예를 들어, 제 1 커버 영역(①) 및 제 2 커버 영역(②)은 약 0도 ~ 약 10도의 각도를 이룰 수 있다. 완전히 접힌 상태에서 제 1 면(20A)은 실질적으로 외부로 노출되지 않을 수 있다. 중간 상태는 펼쳐진 상태 및 완전히 접힌 상태 사이 의 상태를 가리킬 수 있다. 제 1 면(20A)의 폴딩 커버 영역(F)은 중간 상태보다 완전히 접힌 상태에서 더 많이 휘어질 수 있다. 일 실시예에 따르면, 폴더블 하우징은 제 1 면(20A)을 적어도 일부 형성하는 전면 커버(예: 윈도우 (window))를 포함할 수 있다. 플렉서블 디스플레이는 전면 커버와 적어도 일부 중첩하여 전자 장 치의 내부 공간에 위치될 수 있다. 전면 커버는 플렉서블 디스플레이를 외부로부터 보호할 수있고, 실질적으로 투명할 수 있다. 플렉서블 디스플레이로부터 출력된 광은 전면 커버를 통과하여 외 부로 진행할 수 있다. 플렉서블 디스플레이는, 예를 들어, 제 1 면(20A)의 제 1 커버 영역(①)과 중첩된 제 1 디스플레이 영역(또는, 액티브 영역), 제 1 면(20A)의 제 2 커버 영역(②)과 중첩된 제 2 디스플레이 영역, 및 폴딩 커버 영역(F)과 중첩된 제 3 디스플레이 영역을 포함할 수 있다. 화면은 플렉서블 디스플레이 및 전면 커버로 이루어진 장치에서 이미지를 표현할 수 있는 영역을 가리킬 수 있고, 예를 들어, 플렉서블 디 스플레이의 디스플레이 영역 및 이와 중첩된 전면 커버의 영역을 포함할 수 있다. 어떤 실시예에서, 전면 커버는 플렉서블 디스플레이에 포함된 구성 요소로서 플렉서블 디스플레이와 일체로 형성될 수 있다. 전면 커버는 굴곡성을 가지도록 필름과 같은 박막 형태로 구현될 수 있다. 전면 커버는, 예 를 들어, 플라스틱 필름(예: 폴리이미드 필름) 또는 박막 글라스(예: 울트라신글라스(UTG(ultra-thin glass))를 포함할 수 있다. 어떤 실시예에서, 전면 커버는 복수의 층들을 포함할 수 있다. 예를 들어, 전면 커버 는 플라스틱 필름 또는 박막 글라스에 다양한 폴리머 재질(예: PET(polyester), PI(polyimide), 또는 TPU(thermoplastic polyurethane))의 코팅 층 또는 보호 층이 배치된 형태일 수 있다. 일 실시예에 따르면, 폴더블 하우징은 제 1 하우징부(또는 제 1 하우징 구조), 제 2 하우징부(또는 제 2 하우징 구조), 및/또는 힌지 구조(hinge structure)(또는 힌지 조립체(hinge assembly))를 포함할 수 있다. 제 1 하우징부 및 제 2 하우징부는 힌지 구조로 연결되며, 폴더블 하우징의 폴딩 축(C)(예: 힌지 구조의 회전 축)을 기준으로 상호 회전 가능할 수 있다. 제 1 하우징부는 폴딩 축(C)을 기 준으로 일측에 위치된 전면 커버의 제 1 커버 부, 제 2 면(20B)의 제 3 커버 영역(③)을 적어도 일부 형성 하는 제 1 후면 커버, 및 제 1 커버부 및 제 1 후면 커버 사이의 공간을 적어도 일부 둘러싸며 제 1 측면(20C)을 형성하는 제 1 측면 부재(또는, 제 1 측면 베젤 구조)를 포함할 수 있다. 전면 커버의 제 1 커버부는, 예를 들어, 제 1 커버 영역(①), 및 폴딩 커버 영역(F) 중 폴딩 축(C)을 기준으로 일측에 위치 된 제 1 폴딩 커버 영역(F1)을 형성할 수 있다. 제 2 하우징부는 폴딩 축(C)을 기준으로 일측에 위치된 전 면 커버의 제 2 커버 부, 제 2 면(20B)의 제 4 커버 영역(④)을 적어도 일부 형성하는 제 2 후면 커버 , 및 제 2 커버부 및 제 2 후면 커버 사이의 공간을 적어도 일부 둘러싸며 제 2 측면(20D)을 형성하 는 제 2 측면 부재(또는, 제 1 측면 베젤 구조)를 포함할 수 있다. 전면 커버의 제 2 커버부는, 예를 들어, 제 2 커버 영역(②), 및 폴딩 커버 영역(F) 중 폴딩 축(C)을 기준으로 타측에 위치된 제 2 폴딩 커버 영 역(F2)을 형성할 수 있다. 폴더블 하우징의 완전히 접힌 상태에서, 제 1 측면 부재 및 제 2 측면 부재 는 적어도 일부 중첩하여 정렬될 수 있다. 제 1 측면 부재 및/또는 제 2 측면 부재는, 예를 들 어, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인리스 스틸, 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 제 1 후면 커버 및/또는 제 2 후면 커버는 실질적으로 불투명할 수 있다. 제 1 후면 커버 및/또는 제 2 후면 커버는, 예를 들어, 코팅 또는 착색된 글라스, 세라믹, 폴 리머, 금속(예: 알루미늄, 스테인리스 스틸, 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 어떤 실시예에서, 제 1 후면 커버 및 제 1 측면 부재는 일체로 형성될 수 있고, 동 일한 물질을 포함할 수 있다. 어떤 실시예에서, 제 2 후면 커버 및 제 2 측면 부재는 일체로 형성될 수 있고, 동일한 물질을 포함할 수 있다. 일 실시예에서, 힌지 구조는 힌지 커버(hinge cover)(도 4 참 조)를 포함할 수 있다. 도 4의 접힌 상태에서 도 3의 펼쳐진 상태로 전환될 때, 힌지 커버는, 제 1 하우징 부 및 제 2 하우징부 사이의 틈(G)이 열리면서 폴딩 축(C) 쪽에서 전자 장치의 내부가 노출되지 않게 가릴 수 있다. 도 3에 도시된 바와 같이, 전자 장치의 완전히 펼쳐진 상태에서는, 상기 틈(G)이 실질적 으로 없을 수 있고, 힌지 커버는 제 1 하우징부 및 제 2 하우징부에 의해 가려져 외부로 노출되 지 않을 수 있다. 도시하지 않았으나, 중간 상태에서, 힌지 커버는 제 1 하우징부 및 제 2 하우징부 의 사이에서 일부 노출될 수 있다. 힌지 커버는 중간 상태보다 도 4의 접힌 상태에서 더 많이 노출될 수 있다. 어떤 실시예에 따르면, 폴더블 하우징은 제 1 면(20A), 제 2 면(20B), 제 1 측면(20C), 및 제 2 측면(20D) 중 적어도 일부를 형성하는 구조(예: 폴더블 하우징 구조체, 또는 폴더블 하우징 조립체)를 지칭할 수 있다. 예 를 들어, 폴더블 하우징은 제 1 하우징부, 제 2 하우징부, 및 제 1 하우징부 및 제 2 하우징부와 연결된 폴 딩부를 포함할 수 있다. 폴딩부는 제 1 하우징부 및 제 2 하우징부보다 더 유연한 부분을 가리킬 수 있고, 전자 장치의 접힌 상태에서 휘어질 수 있다. 폴딩부는, 예를 들어, 바(bar)가 복수 개 배열된 구조(예: 멀티 바 구조)를 포함할 수 있고, 이에 국한되지 않고 제 1 하우징부 및 제 2 하우징부를 연결하면서 벤딩 특성을 가질 수 있는 이 밖의 다양한 구조로 구현될 수 있다. 일 실시예에 따르면, 전자 장치는 전면 커버에 배치된 커버 부재를 더 포함할 수 있다. 커버 부재 는 전면 커버의 가장자리를 따라 전면 커버 중 화면 주변 영역에 위치될 수 있다. 커버 부재는, 전자 장치가 도 2의 열린 상태에서 도 4의 접힌 상태로 전환될 때, 제 1 하우징부 및 제 2 하 우징부 사이의 충격을 완화하여 전면 커버의 파손을 줄일 수 있다. 예를 들어, 전자 장치가 도 2 의 열린 상태에서 도 4의 접힌 상태로 전환될 때, 제 1 하우징부에 위치된 커버 부재의 일부 및 제 2 하우징부에 위치된 커버 부재의 다른 일부는 맞닿게 되고, 전면 커버의 제 1 커버 영역(①) 및 제 2 커버 영역(②)은 접촉 없이 가까워진 상태로 위치될 수 있다. 커버 부재는 화면을 둘러싸는 베젤 (bezel)로서 미관성에 기여할 수도 있다. 어떤 실시예에서, 커버 부재는 화면 확장으로 인해 생략되거나, 도면 부호 '203'가 가리키는 완충 부재와 같이 다른 형태로 형성될 수 있다. 전자 장치는, 예를 들어, 도 1의 전자 장치이거나, 도 1의 전자 장치에 포함된 구성 요소들 중 적 어도 하나를 포함할 수 있다. 일 실시예에서, 전자 장치는 입력 모듈(예: 도 1의 입력 모듈), 음향 출 력 모듈(예: 도 1의 음향 출력 모듈), 카메라 모듈(예: 도 1의 카메라 모듈), 센서 모듈(예: 도 1의 센서 모듈), 연결 단자(예: 도 1의 연결 단자), 또는 서브 디스플레이(예: 도 1의 디스플레이 모듈)를 포함할 수 있다. 어떤 실시예에서, 전자 장치는 구성 요소들 중 적어도 하나를 생략하거나 다 른 구성 요소를 추가적으로 포함할 수 있다. 입력 모듈은, 예를 들어, 전자 장치의 내부에 위치된 마이크, 및 마이크에 대응하여 제 2 측면(20D)에 형성 된 마이크 홀을 포함할 수 있다. 마이크 및 이에 대응하는 마이크 홀을 포함하는 입력 모듈의 위치 또는 개수는 도시된 예시에 국한되지 않고 다양할 수 있다. 어떤 실시예에서, 전자 장치는 소리의 방향을 감 지할 수 있는 복수의 마이크들을 포함할 수 있다. 입력 모듈은, 예를 들어, 키 입력 장치들을 포함할 수 있다. 키 입력 장치들은, 예를 들어, 제 1 측 면(20C)에 형성된 오프닝(opening)(미도시)에 위치될 수 있다. 어떤 실시예에서, 전자 장치는 키 입력 장치 들 중 일부 또는 전부를 포함하지 않을 수 있고, 포함되지 않은 키 입력 장치는 플렉서블 디스플레이 를 이용하여 소프트 키로 구현될 수 있다. 어떤 실시예에서, 입력 모듈은 적어도 하나의 센서 모듈을 포함할 수 있다. 음향 출력 모듈은, 예를 들어, 전자 장치의 내부에 위치된 스피커, 및 스피커에 대응하여 제 2 측면(20D)에 형성된 스피커 홀을 포함할 수 있다. 스피커 및 이에 대응하는 스피커 홀을 포함하는 음향 출력 모듈 의 위치 또는 개수는 도시된 예시에 국한되지 않고 다양할 수 있다. 어떤 실시예에서, 마이크 홀 및 스피 커 홀이 하나의 홀로 구현될 수 있다. 어떤 실시예에서, 스피커 홀이 생략된 피에조 스피커가 구현될 수도 있다. 음향 출력 모듈은, 예를 들어, 전자 장치의 내부에 위치된 통화용 리시버, 및 통화용 리시버에 대응하여 제 1 면(20A)에 형성된 리시버 홀을 포함할 수 있다. 카메라 모듈은, 예를 들어, 제 1 면(20A)에 대응하여 위치된 제 1 카메라 모듈(또는 전면 카메라 모듈), 또는 제 2 면(20B)에 대응하여 위치된 복수의 제 2 카메라 모듈들(또는 후면 카메라 모듈들)을 포함할 수 있다. 제 1 카메라 모듈 및/또는 복수의 제 2 카메라 모듈들은 하나 또는 복수의 렌즈들, 이미지 센 서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 제 1 카메라 모듈 또는 복수의 제 2 카메라 모듈 들의 위치 또는 개수는 도시된 예시에 국한되지 않고 다양할 수 있다. 일 실시예에 따르면, 플렉서블 디스플레이는 제 1 카메라 모듈과 정렬된 오프닝을 포함할 수 있다. 외 부 광은 전면 커버 및 플렉서블 디스플레이의 오프닝을 통해 제 1 카메라 모듈에 도달할 수 있다. 어떤 실시예에서, 플렉서블 디스플레이의 오프닝은 제 1 카메라 모듈의 위치에 따라 노치 (notch) 형태로 형성될 수도 있다. 어떤 실시예에서, 제 1 카메라 모듈은 플렉서블 디스플레이의 하단 에 배치될 수 있고, 제 1 카메라 모듈의 위치가 시각적으로 구별(또는 노출)되지 않고 관련 기능(예: 이미 지 촬영)을 수행할 수 있다. 예를 들어, 제 1 카메라 모듈은 플렉서블 디스플레이의 배면에, 또는 플 렉서블 디스플레이의 아래에(below or beneath) 위치될 수 있고, 감춰진 디스플레이 배면 카메라(UDC(under display camera))를 포함할 수 있다. 어떤 실시예에서, 제 1 카메라 모듈은 플렉서블 디스플레이의 배 면에 형성된 리세스(recess)에 정렬되어 위치될 수 있다. 제 1 카메라 모듈은 화면의 적어도 일부에 중첩 되게 배치되어, 외부로 시각적으로 노출되지 않으면서, 외부 피사체의 이미지를 획득할 수 있다. 이 경우, 제 1 카메라 모듈과 적어도 일부 중첩된 플렉서블 디스플레이의 일부 영역은 다른 영역대비 다른 픽셀 구조 및/또는 배선 구조를 포함할 수 있다. 예를 들어, 제 1 카메라 모듈과 적어도 일부 중첩된 플렉서블 디스 플레이의 일부 영역은 다른 영역대비 다른 픽셀 밀도를 가질 수 있다. 제 1 카메라 모듈과 적어도 일 부 중첩된 플렉서블 디스플레이의 일부 영역에 형성된 픽셀 구조 및/또는 배선 구조는 외부 및 제 1 카메라 모듈 사이에서 광의 손실을 줄일 수 있다. 어떤 실시예에서, 제 1 카메라 모듈과 적어도 일부 중첩되는 플렉서블 디스플레이의 일부 영역에는 픽셀이 배치되지 않을 수도 있다. 일 실시예에 따르면, 복수의 카메라 모듈들은 서로 다른 속성(예: 화각) 또는 기능을 가질 수 있고, 예를 들어, 듀얼 카메라 또는 트리플 카메라를 포함할 수 있다. 복수의 제 2 카메라 모듈들은 서로 다른 화각을 갖는 렌즈를 포함하는 카메라 모듈을 복수 개 포함할 수 있고, 전자 장치는, 사용자의 선택에 기반하여, 전 자 자치에서 수행되는 카메라 모듈의 화각을 변경하도록 제어할 수 있다. 복수의 제 2 카메라 모듈들은 광각 카메라, 망원 카메라, 컬러 카메라, 흑백(monochrome) 카메라, 또는 IR(infrared) 카메라(예: TOF(time of flight) camera, structured light camera) 중 적어도 하나를 포함할 수 있다. 어떤 실시예에서, IR 카메라 는 센서 모듈의 적어도 일부로 동작될 수도 있다. 전자 장치는 복수의 제 2 카메라 모듈들을 위한 광원 으로서 플래시(flash)를 포함할 수 있다. 플래시는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 센서 모듈은 전자 장치의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈은, 예를 들어, 근접 센서, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서(예: 지문 센서, HRM 센서), 온도 센서, 습 도 센서, 또는 조도 센서 중 적어도 하나를 포함할 수 있다. 일 실시예에 따르면, 센서 모듈은 제 1 면(20A)에 대응하여 전자 장치의 내부에 위치된 광학 센서를 포 함할 수 있다. 광학 센서는, 예를 들어, 근접 센서 또는 조도 센서를 포함할 수 있다. 광학 센서는 플렉서블 디스플레이에 형성된 오프닝과 정렬될 수 있다. 외부 광은 전면 커버 및 플렉서블 디스플레 이의 오프닝을 통해 광학 센서로 유입될 수 있다. 어떤 실시예에서, 광학 센서는 플렉서블 디스 플레이의 하단에 배치될 수 있고, 광학 센서의 위치가 시각적으로 구별(또는 노출)되지 않고 관련 기 능을 수행할 수 있다. 예를 들어, 광학 센서는 플렉서블 디스플레이의 배면에, 또는 플렉서블 디스플 레이의 아래에(below or beneath) 위치될 수 있다. 어떤 실시예에서, 광학 센서는 플렉서블 디스플레 이의 배면에 형성된 리세스에 정렬되어 위치될 수 있다. 광학 센서는 화면의 적어도 일부에 중첩되게 배치되어, 외부로 노출되지 않으면서 센싱 기능을 수행할 수 있다. 이 경우, 광학 센서와 적어도 일부 중 첩된 플렉서블 디스플레이의 일부 영역은 다른 영역대비 다른 픽셀 구조 및/또는 배선 구조를 포함할 수 있 다. 예를 들어, 광학 센서와 적어도 일부 중첩된 플렉서블 디스플레이의 일부 영역은 다른 영역대비 다른 픽셀 밀도를 가질 수 있다. 어떤 실시예에서, 센서 모듈은 플렉서블 디스플레이의 아래에 위치된 지문 센서(미도시)를 포함할 수 있다. 지문 센서는 정전 용량 방식, 광학 방식 또는 초음파 방식으로 구현될 수 있다. 센서 모듈과 적어도 일부 중첩된 플렉서블 디스플레이의 일부 영역에 형성된 픽셀 구조 및/또는 배선 구조는 외부 및 센서 모듈 사이에서 센서 모듈과 관련하는 다양한 형태의 신호(예: 광 또는 초음파)가 통과할 때 그 손실을 줄일 수 있다. 어떤 실시예에서, 센서 모듈과 적어도 일부 중첩되는 플렉서블 디스플레이의 일부 영역에는 복수의 픽셀들이 배치되지 않을 수 있다. 연결 단자는, 예를 들어, 전자 장치의 내부에 위치된 커넥터(예: USB 커넥터)를 포함할 수 있다. 전자 장치 는 커넥터에 대응하여 제 2 측면(20D)에 형성된 커넥터 홀을 포함할 수 있다. 전자 장치는 커넥터 홀을 통해 커넥터와 전기적으로 연결된 외부 전자 장치와 전력 및/또는 데이터를 송신 및/또는 수신할 수 있다. 커넥터 및 이에 대응하는 커넥터 홀의 위치 또는 개수는 도시된 예시에 국한되지 않고 다양할 수 있 다. 서브 디스플레이는, 예를 들어, 제 1 후면 커버와 인접하여 제 1 하우징부의 내부에 위치될 수 있다. 제 1 후면 커버의 일부 영역은 서브 디스플레이와 중첩될 수 있고 실질적으로 투명할 수 있다. 전자 장치는 도 4의 접힌 상태에서 플렉서블 디스플레이를 대신하여 서브 디스플레이를 통해 이미 지를 출력할 수 있다. 어떤 실시예에 따르면, 전자 장치는 제 1 면(20A)(또는 화면)이 밖으로 접히는 아웃 폴딩(out-folding) 구조 로 구현될 수 있다. 도 5는 일 실시예에 따른 전자 장치에 관한 분해도(exploded view)이다. 도 5를 참조하면, 일 실시예에서, 전자 장치는, 커버 부재, 전면 커버, 플렉서블 디스플레이, 제 1 측면 부재, 제 2 측면 부재, 제 1 지지 부재, 제 2 지지 부재, 힌지, 제 1 기 판 조립체, 제 2 기판 조립체, 제 1 배터리, 제 2 배터리, 제 1 전기적 경로, 제 2 전기적 경로, 제 3 지지 부재, 제 4 지지 부재, 안테나 구조체, 제 1 후면 커버, 제2 후면 커버, 또는 힌지 커버를 포함할 수 있다. 어떤 실시예에서, 전자 장치는 도시된 예시의 구 성 요소들 중 적어도 하나를 생략하거나 다른 구성 요소를 추가적으로 포함할 수 있다. 제 1 지지 부재(예: 제 1 브라켓(bracket))는, 예를 들어, 제 1 하우징부(도 2 참조)의 내부에 배치 되어 제 1 측면 부재와 연결되거나, 제 1 측면 부재와 일체로 형성될 수 있다. 제 2 지지 부재(예: 제 2 브라켓)는, 예를 들어, 제 2 하우징부(도 2 참조)의 내부에 배치되어 제 2 측면 부재와 연 결되거나, 제 2 측면 부재와 일체로 형성될 수 있다. 제 1 지지 부재 및/또는 제 2 지지 부재는, 예를 들어, 금속 재질 및/또는 비금속 재질(예: 폴리머)로 형성될 수 있다. 제 1 지지 부재 는 제 1 하우징부의 구성 요소로 정의되고, 제 2 지지 부재는 제 2 하우징부의 구성 요소로 정 의될 수 있다. 어떤 실시예에서, 제 1 지지 부재 및 제 1 측면 부재를 포함하는 제 1 프론트 케이스 (front case)로 지칭될 수 있고, 제 2 지지 부재 및 제 2 측면 부재를 포함하여 제 2 프론트 케이스 로 지칭될 수 있다. 힌지는, 예를 들어, 제 1 지지 부재 및 제 2 지지 부재를 연결할 수 있다. 도 2에 도시된 제 1 하우징부 및 제 2 하우징부는 힌지의 회전 축(예: 도 2의 폴딩 축(C))을 기준으로 상호 회전 가 능할 수 있다. 힌지 및 힌지 커버를 포함하여 힌지 구조로 지칭될 수 있다. 플렉서블 디스플레이는, 예를 들어, 제 1 지지 부재에 배치된 제 1 디스플레이 영역, 제 2 지지 부재에 배치된 제 2 디스플레이 영역, 및 제 1 디스플레이 영역 및 제 2 디스플레이 영역 사 이의 제 3 디스플레이 영역을 포함할 수 있다. 제 3 디스플레이 영역은 도 2의 폴딩 커버 영역(F)에 대 응하는 부분으로서, 예를 들어, 전자 장치의 펼쳐진 상태(도 2 참조)에서 평면 형태로 배치되고, 전자 장치 의 닫힌 상태(도 4 참조)에서 곡면 형태로 배치될 수 있다. 일 실시예에 따르면, 제 1 기판 조립체는 제 1 지지 부재 및 제 1 후면 커버 사이에서 제 1 지 지 부재에 배치될 수 있다. 제 2 기판 조립체는 제 2 지지 부재 및 제 2 후면 커버 사이에 서 제 2 지지 부재에 배치될 수 있다. 제 1 기판 조립체는, 예를 들어, 제 1 인쇄 회로 기판(예: PCB(printed circuit board), 또는 PBA(printed board assembly))을 포함할 수 있다. 제 1 기판 조립체는 제 1 인쇄 회로 기판에 배치되거나, 제 1 인쇄 회로 기판과 전기적으로 연결된 전자 부품들(예: 도 1의 전자 장 치에 포함된 구성 요소들 중 적어도 하나)을 포함할 수 있다. 제 2 기판 조립체는, 예를 들어, 제 1 기판 조립체의 제 1 인쇄 회로 기판과 전기적으로 연결된 제 2 인쇄 회로 기판(미도시)을 포함할 수 있다. 제 2 기판 조립체는 제 2 인쇄 회로 기판에 배치되거나, 제 2 인쇄 회로 기판과 전기적으로 연결된 다양한 전자 부품들(예: 도 1의 전자 장치에 포함된 구성 요소들 중 적어도 하나)을 포함할 수 있다. 어떤 실시예 에서, 제 1 기판 조립체 또는 제 2 인쇄 회로 기판은 main PCB, main PCB와 일부 중첩하여 배치된 slave PCB, 및/또는 main PCB 및 slave PCB 사이의 인터포저 기판(interposer substrate)을 포함할 수 있다. 제 1 배터리는, 예를 들어, 제 1 지지 부재 및 제 1 후면 커버 사이에서 제 1 지지 부재에 배치될 수 있다. 제 2 배터리는, 예를 들어, 제 2 지지 부재 및 제 2 후면 커버 사이에서 제 2 지지 부재에 배치될 수 있다. 제 1 배터리 및/또는 제 2 배터리는 전자 장치의 적어도 하나 의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2 차 전지, 또는 연료 전지를 포함할 수 있다. 제 1 배터리 또는 제 2 배터리는 전자 장치 내부에 일체로 배치될 수 있고, 어떤 실시예에서는 전자 장치와 탈부착 가능하게 배치될 수 있다. 어떤 실시예에서, 제 1 배터리 또는 제 2 배터리는 생략될 수 있다. 제 3 지지 부재는, 예를 들어, 제 1 지지 부재 및 제 1 후면 커버 사이에 배치될 수 있고, 볼트 와 같은 체결 요소를 통해 제 1 지지 부재와 결합될 수 있다. 제 1 기판 조립체의 적어도 일부는 제 1 지지 부재 및 제 3 지지 부재 사이에 배치될 수 있고, 제 3 지지 부재는 제 1 기판 조립체 를 적어도 일부 커버할 수 있다. 제 4 지지 부재는, 예를 들어, 제 2 지지 부재 및 제 2 후면 커버 사이에 배치될 수 있고, 볼트와 같은 체결 요소를 통해 제 2 지지 부재와 결합될 수 있다. 제 2 기판 조립체의 적어도 일부는 제 2 지지 부재 및 제 4 지지 부재 사이에 배치될 수 있고, 제 4 지지 부재는 제 2 기판 조립체를 적어도 일부 커버할 수 있다. 제 3 지지 부재 및/또는 제 4 지 지 부재는 금속 재질 및/또는 비금속 재질(예: 폴리머)로 형성될 수 있다. 어떤 실시예에서, 제 3 지지 부 재 및/또는 제 4 지지 부재는 리어 케이스(rear case)로 지칭될 수 있다. 제 1 전기적 경로 또는 제 2 전기적 경로는, 예를 들어, 제 1 기판 조립체에 포함된 제 1 인쇄 회로 기판 및 제 2 기판 조립체에 포함된 제 2 인쇄 회로 기판을 전기적으로 연결할 수 있다. 일 실시예에서, 제 1 전기적 경로 또는 제 2 전기적 경로는 제 1 하우징부(도 2 참조)로부터 제 2 하우징부 (도 2 참조)로 연장된 연성 인쇄 회로 기판(FPCB(flexible printed circuit board)) 또는 경연성 인쇄 회 로 기판(예: RFPCB(rigid flexible printed circuit board))을 포함할 수 있다. 제 1 기판 조립체에 포함 된 제 1 인쇄 회로 기판 및 제 2 기판 조립체에 포함된 제 2 인쇄 회로 기판 사이의 신호(예: 명령 또는 데이터)는 제 1 전기적 경로 및/또는 제 2 전기적 경로를 통해 전송될 수 있다. 일 실시예에 따르면, 안테나 구조체는 제 2 지지 부재 및 제 2 후면 커버 사이에 적어도 일부 위치될 수 있다. 안테나 구조체는, 예를 들어, 연성 인쇄 회로 기판과 같은 필름 형태로 구현될 수 있다. 안테나 구조체는 루프형 방사체로 활용되는 적어도 하나의 도전성 패턴을 포함할 수 있다. 예를 들어, 적 어도 하나의 도전성 패턴은 평면 형태의 나선형 도전성 패턴(예: 평면 코일, 또는 패턴 코일(pattern coil))을 포함할 수 있다. 도 6은, 일 실시예에서, 전자 장치에 포함된 회로 기판이 펼쳐진 상태일 때 회로 기판의 평면도이다. 도 6을 참조하면, 일 실시예에서, 회로 기판(circuit board, 또는 circuit substrate)은 제 1 부분, 제 2 부분, 또는 제 3 부분을 포함할 수 있다. 제 1 부분은 제 2 부분 및 제 3 부분 사이에 위치될 수 있다. 제 1 부분은 제 2 부분 및 제 3 부분보다 큰 가요성(flexibility)을 가질 수 있 다. 예를 들어, 제 1 부분은, 제 2 부분 및 제 3 부분대비, 동일 조건에서 스트레스 발생을 줄이면 서 파손 없이 휘어질 수 있는 벤딩 특성(예: 가요성)을 가질 수 있다. 일 실시예에서, 제 1 부분은 회로 기 판 중 실질적으로 플렉서블한(flexible) 부분(또는 플렉서블한 구간)일 수 있고, 제 2 부분 및 제 3 부 분은 회로 기판 중 실질적으로 리지드한(rigid) 부분들(또는 리지드한 구간들)일 수 있다. 예를 들어, 제 1 부분은 제 2 부분 및 제 3 부분보다 얇은 두께, 또는 적은 적층 수를 가질 수 있고, 이로 인 해 제 2 부분 및 제 3 부분보다 플렉서블하게 구현될 수 있다. 예를 들어, 제 1 부분은 제 2 부분 및 제 3 부분과는 다른 물질을 포함하여 제 2 부분 및 제 3 부분보다 리지드하게 구현될 수 있다. 이 밖의 다양한 구조를 이용하여 플렉서블한 부분 및 리지드한 부분, 또는 서로 다른 가요성을 가진 부분 들을 포함하는 회로 기판이 형성될 수 있다. 회로 기판은 제 1 부분과 실질적으로 유사하거나 동일한 방식으로 구현된 가요성 제 4 부분 또는 가요성 제 5 부분을 포함할 수 있다. 제 2 부분은 제 1 부 분 및 제 4 부분 사이에 위치될 수 있고, 제 3 부분은 제 1 부분 및 제 5 부분 사이에 위 치될 수 있다. 어떤 실시예에서, 회로 기판 중 일부, 예를 들어, 제 2 부분 및 제 4 부분, 또는 제 3 부분 및 제 5 부분은 생략될 수 있다. 회로 기판은, 도시된 예시에 국한되지 않고, 제 1 부분(6 1)과 같은 플렉서블한 부분 및 제 2 부분(또는 제 3 부분)과 같은 리지드한 부분을 포함하는 다양한 다 른 형태로 구현될 수 있다. 회로 기판은 플렉서블한 부분 및 리지드한 부분을 포함하는 형태로서, 예를 들어, 경연성 인쇄 회로 기판(RFPCB)으로 지칭될 수 있다. 어떤 실시예에서, 회로 기판은 서로 다른 가요성 을 가진 부분들을 포함하는 형태로서, 예를 들어, 연성 인쇄 회로 기판(FPCB)으로 지칭될 수 있다. 일 실시예에 따르면, 도 5의 제 1 전기적 경로 또는 제 2 전기적 경로는 도 6의 실시예에 따른 회로 기판의 적어도 일부를 포함할 수 있다. 도 2 및 도 6을 참조하면, 회로 기판의 제 2 부분 및 제 4 부 분은 제 1 하우징부에 위치될 수 있고, 회로 기판의 제 3 부분 및 제 5 부분은 제 2 하우 징부에 위치될 수 있다. 회로 기판의 제 1 부분은 제 1 하우징부 및 제 2 하우징부를 가 로질러 배치될 수 있고, 힌지(도 5 참조)에 대응하여 위치될 수 있다. 예를 들어, 전자 장치가 펼쳐진 상태(도 2 참조)로부터 접힌 상태(도 4 참조)로 전환될 때, 제 1 부분의 적어도 일부는 휘어질 수 있다. 도 5 및 도 6을 참조하면, 제 1 기판 조립체 및 제 2 기판 조립체는 회로 기판(예: 제 1 전기적 경로 또는 제 2 전기적 경로)을 통해 전기적으로 연결될 수 있다. 예를 들어, 회로 기판의 일단부에 위치된 제 1 커넥터는 제 1 기판 조립체와 전기적으로 연결되고, 회로 기판의 타단부에 위치된 제 2 커넥터는 제 2 기판 조립체와 전기적으로 연결될 수 있다. 회로 기판은 적어도 하나의 신호선(미 도시)을 포함할 수 있다. 예를 들어, 회로 기판에 포함된 적어도 하나의 신호선을 통해 제 1 기판 조립체 및 제 2 기판 조립체 사이의 신호(또는 전력)는 전달될 수 있다. 어떤 실시예에서, 회로 기판의 일단부는 제 1 커넥터 없이 솔더(solder)와 같은 도전성 접합 물질을 이용하여 제 1 기판 조립체와 전기적 으로 연결될 수 있다. 어떤 실시예에서, 회로 기판의 타단부는 제 2 커넥터 없이 솔더와 같은 도전성 접합 물질을 이용하여 제 2 기판 조립체와 전기적으로 연결될 수 있다. 어떤 실시예에서, 회로 기판은 제 1 기판 조립체에 포함된 제 1 인쇄 회로 기판 및/또는 제 2 기판 조립체에 포함된 제 2 인쇄 회로 기판 과 일체로 형성될 수 있고, 커넥터와 같은 통전 구조는 생략될 수 있다. 회로 기판에는, 예를 들어, 적어도 하나의 도전성 패턴을 포함하는 도전 층이 복수 개 적층되어 있고, 복수 의 도전 층들 사이에는 유전체(dielectric)(또는 절연체)가 위치될 수 있다. 복수의 도전 층들에 포함된 하나 이상의 도전성 패턴들은 신호선으로 활용될 수 있다. 복수의 도전 층들에 포함된 하나 이상의 도전성 패턴들은 그라운드 플레인(ground plane)으로 활용될 수 있다. 이하, 신호선의 적어도 일부로 활용되는 도전성 패턴은 신 호선 패턴(또는, 제 1 회로 패턴 또는 제 1 도전성 패턴)으로 지칭될 수 있고, 그라운드 플레인의 적어도 일부 로 활용되는 도전성 패턴은 그라운드 패턴(또는, 제 2 회로 패턴 또는 제 2 도전성 패턴)으로 지칭될 수 있다. 회로 기판은 복수의 도전성 비아들(vias)을 포함할 수 있다. 도전성 비아는 서로 다른 도전 층들의 도전성 패턴들을 전기적으로 연결하기 위한 접속 도선을 배치할 목적으로 뚫은 도전성 홀(hole)일 수 있다. 도전성 비 아는, 예를 들어, PTH(plated through hole), LVH(laser via hole), BVH(buried via hole), 또는 stacked via 를 포함할 수 있다. 일 실시예에 따르면, 회로 기판은 그라운드 구조체를 포함할 수 있다. 그라운드 구조체는 적어도 하나의 신 호선과 단락(short)되지 않고, 이로 인해 적어도 하나의 신호선을 통해 전달되는 신호 또는 전력은 유지될 수 있다. 그라운드 구조체는 회로 기판의 일단부와 전기적으로 연결된 제 1 기판 조립체(도 5 참조)의 그 라운드(예: 제 1 기판 조립체의 제 1 인쇄 회로 기판에 포함된 그라운드 플레인(ground plane))와 전기적 으로 연결될 수 있다. 그라운드 구조체는 회로 기판의 타단부와 전기적으로 연결된 제 2 기판 조립체 (도 5 참조)의 그라운드(예: 제 2 기판 조립체의 제 2 인쇄 회로 기판에 포함된 그라운드 플레인)와 전기 적으로 연결될 수 있다. 그라운드 구조체는 적어도 하나의 신호선에 대한 전자기 영향(예: 전자기 간섭 (EMI(electro magnetic interference))을 줄이기 위한 전자기 차폐 구조의 역할을 할 수 있다. 그라운드 구조 체는, 예를 들어, 복수의 신호선들 사이의 전자기 간섭을 줄일 수 있다. 그라운드 구조체는, 예를 들어, 전자 장치(도 2 참조)의 내부에서 발생하거나 전자 장치의 외부로부터 유입된 전자기적 노이즈(예: EMI)가 회 로 기판에 포함된 적어도 하나의 신호선을 통해 전달되는 신호에 미치는 영향(예: 신호 손실 또는 신호 변형)을 줄일 수 있다. 그라운드 구조체는, 예를 들어, 적어도 하나의 신호선을 통해 전류가 흐를 때 발생하는 전자기장이 회로 기판 주변의 전기적 요소에 미치는 영향을 줄일 수 있다. 일 실시예에서, 그라운드 구조체 는 회로 기판에 포함된 서로 다른 층에 위치된 복수의 그라운드 패턴들, 및 복수의 그라운드 패턴들을 전기 적으로 연결하는 복수의 도전성 비아들을 포함할 수 있다. 일 실시예에 따르면, 회로 기판의 제 1 부분, 제 2 부분, 제 3 부분, 제 4 부분, 및 제 5 부분은 실질적으로 동일하거나 임계 범위에 포함된 임피던스(impendence)를 형성할 수 있다. 제 1 부분 , 제 2 부분, 제 3 부분, 제 4 부분, 및 제 5 부분 사이의 임피던스 정합은 적어도 하나 의 신호선을 통해 선택된 또는 지정된 주파수를 갖는 신호가 전송될 때, 전력 손실 및/또는 전송 손실을 줄일 수 있다. 제 1 부분, 제 2 부분, 제 3 부분, 제 4 부분, 및 제 5 부분 사이의 임피던스 정합으로 인해 신호 무결성이 확보될 수 있다. 어떤 실시예에 따르면, 회로 기판은 안테나 장치(또는, 안테나 시스템)에서 전송 선로로 활용될 수 있다. 도 2의 전자 장치는 적어도 하나의 안테나, 및 적어도 하나의 안테나와 전기적으로 연결된 무선 통신 회로(예: 도 1 의 무선 통신 모듈)를 포함할 수 있다. 안테나는, 예를 들어, 적어도 하나의 안테나 방사체, 그라운 드, 또는 전송 선로를 포함할 수 있다. 적어도 하나의 안테나 방사체는 무선 통신 회로로부터 방사 전류가 제공 될 때 선택된 또는 지정된 주파수 대역에서 적어도 하나의 주파수의 신호를 송신 및/또는 수신 가능한 전자기장 을 형성할 수 있다. 무선 통신 회로는 적어도 하나의 안테나 방사체를 통해 적어도 하나의 지정된 주파수 대역 에서 송신 신호 또는 수신 신호를 처리할 수 있다. 상기 지정된 주파수 대역은, 예를 들어, LB(low band)(약 600MHz ~ 약 1GHz), MB(middle band)(약 1GHz ~ 약 2.3GHz), HB(high band)(약 2.3GHz ~ 약 2.7GHz) 또는 UHB(ultra high band)(약 2.7GHz ~ 약 6GHz) 중 적어도 하나를 포함할 수 있다. 지정된 주파수 대역은 이 밖의 다른 주파수 대역(예: 약 6GHz ~ 약 100GHz)을 포함할 수 있다. 적어도 하나의 안테나 방사체는 제 2 하우징부 (도 2 참조)에 위치될 수 있다. 일 실시예에서, 제 2 하우징부의 적어도 일부는 무선 통신 회로와 전 기적으로 연결되어 안테나 방사체로 동작할 수 있다. 예를 들어, 제 2 측면 부재(또는 제 2 측면 베젤 구 조)(도 5 참조)에 포함된 적어도 하나의 도전부, 제 2 지지 부재에 포함된 적어도 하나의 도전부, 또 는 제 2 후면 커버(도 5 참조)의 적어도 일부는 안테나 방사체로 활용될 수 있다. 어떤 실시예에서, 안테 나 방사체는 도 1의 안테나 모듈에 포함될 수 있다. 전송 선로는 무선 통신 회로 및 적어도 하나의 안테나 방사체를 전기적으로 연결하고, RF(radio frequency)의 신호(전압, 전류)를 전달할 수 있다. 그라운드(또는 안 테나 그라운드)는, 예를 들어, 제 1 기판 조립체(도 5 참조)의 제 1 인쇄 회로 기판에 위치 또는 포함된 그라운드(예: 그라운드 플레인(ground plane))를 포함할 수 있다. 무선 통신 회로는 제 1 기판 조립체(도 5 참조)의 제 1 인쇄 회로 기판에 위치될 수 있다.어떤 실시예에 따르면, 회로 기판의 제 2 부분은 트랜스미터(transmitter)와 전기적으로 연결될 수 있고, 회로 기판의 제 3 부분은 리시버(receiver)와 전기적으로 연결될 수 있다. 트랜스미터는 프라이머 리(primary) IC(integrated circuit)로써, 예를 들어, 도 1의 프로세서 및/또는 무선 통신 모듈을 포함할 수 있다. 리시버는 세컨더리(secondary) IC로써, 프라이머리 IC와 연결되어 주파수 신호를 교환하는 요 소들 또는 모듈들(예: 도 1의 안테나 모듈)을 포함할 수 있다. 어떤 실시예에 따르면, 회로 기판은 다양한 다른 전자 장치에 위치될 수 있다. 예를 들어, 회로 기판은 도 2의 전자 장치에 국한되지 않고 화면이 밖으로 접히는 아웃 폴딩 구조의 전자 장치(미도시)에 위치될 수 있다. 다른 예를 들어, 회로 기판은 바 타입과 같은 다양한 형태의 전자 장치(미도시)의 내부에서 휘어진 형 태로 위치될 수 있다. 도 7은, 일 실시예에서, 도 6의 A-A' 라인에 대한 회로 기판의 일부에 관한 단면 구조를 도시한다. 도 8은, 도 7의 실시예를 변형한 다른 실시예로서, LVH로 구현된 적어도 하나의 제 1 도전성 비아(V11)를 포함하는 회로 기판의 일부에 관한 단면 구조를 도시한다. 도 9는, 도 7의 실시예를 변형한 다른 실시예로서, LVH로 구현된 적어도 하나의 제 4 도전성 비아(V14)를 포함하는 회로 기판의 일부에 관한 단면 구조를 도시한다. 도 10은 일 실시예에 따른 전자기 차폐 특성을 가진 커버레이 필름(coverlay film)에 관한 단 면 구조를 도시한다. 도 11은, 일 실시예에서, 도 6의 도면 부호 'D'이 가리키는 부분에서 회로 기판에 포함 된 그라운드 구조체의 일부에 관한 사시도이다. 도 12는, 일 실시예에서, 도 6의 도면 부호 'D'이 가리키 는 부분에서 회로 기판에 포함된 그라운드 구조체의 일부에 관한 측면도이다. 도 7을 참조하면, 일 실시예에서, 회로 기판의 제 1 부분은 서로 반대 편에 위치된 제 1 면 및 제 2 면을 포함할 수 있다. 회로 기판의 제 2 부분은 서로 반대 편에 위치된 제 3 면 및 제 4 면 을 포함할 수 있다. 회로 기판의 제 3 부분은 서로 반대 편에 위치된 제 5 면 및 제 6 면 을 포함할 수 있다. 제 1 면, 제 3 면, 및 제 5 면은, 예를 들어, 실질적으로 동일한 방 향으로 향할 수 있다. 제 2 면, 제 4 면, 및 제 6 면은, 예를 들어, 실질적으로 동일한 방향으 로 향할 수 있다. 일 실시예에서, 회로 기판의 제 1 부분은 제 1 두께(T1)를 가질 수 있고, 회로 기판 의 제 2 부분은 제 1 두께(T1)보다 큰 제 2 두께(T2)를 가질 수 있다. 회로 기판의 제 3 부분 은 제 1 두께(T1)보다 큰 제 3 두께(T3)를 가질 수 있다. 제 2 두께(T2) 및 제 3 두께(T3)는 실질적으로 동일할 수 있다. 어떤 실시예에서, 제 2 두께(T2) 및 제 3 두께(T3)는 다를 수 있다. 회로 기판의 제 1 부분에 서 도전 층들이 적층된 수는 회로 기판의 제 2 부분 및/또는 제 3 부분보다 적을 수 있다. 일 실시 예에서, 제 3 면 또는 제 5 면은 제 1 면에 대하여 돌출하여 위치될 수 있고, 제 4 면 또 는 제 6 면은 제 2 면에 대하여 돌출하여 위치될 수 있다. 일 실시예에 따르면, 회로 기판은 제 1 도전 층, 제 2 도전 층, 제 3 도전 층, 제 4 도전 층, 제 5 도전 층, 제 6 도전 층, 또는 제 7 도전 층을 포함할 수 있다. 제 3 도전 층 및 제 4 도전 층은 회로 기판의 제 2 부분에 위치될 수 있다. 제 3 도전 층은, 예를 들어, 회로 기판의 제 2 부분에 포함된 도전 층들 중 제 3 면에 가장 가깝게 위치될 수 있다. 제 4 도전 층은, 예를 들어, 회로 기판의 제 2 부분에 포함된 도전 층들 중 제 4 면에 가장 가깝게 위치될 수 있다. 제 5 도전 층 및 제 6 도전 층은 회로 기판의 제 3 부분에 위치될 수 있다. 제 5 도전 층은, 예를 들어, 회로 기판의 제 3 부분에 포함된 도전 층들 중 제 5 면에 가장 가깝게 위치될 수 있다. 제 6 도전 층은, 예를 들어, 회로 기판의 제 3 부분에 포함된 도전 층들 중 제 6 면에 가장 가깝게 위치될 수 있다. 제 1 도전 층의 일부 및/또는 제 2 도전 층의 일부 는 회로 기판의 제 1 부분에 위치될 수 있다. 제 1 도전 층의 일부 및/또는 제 2 도전 층의 일부는 회로 기판의 제 2 부분에서 제 3 도전 층 및 제 4 도전 층 사이에 위치될 수 있다. 제 1 도전 층의 일부 및/또는 제 2 도전 층의 일부는 회로 기판의 제 3 부분에서 제 5 도전 층 및 제 6 도전 층 사이에 위치될 수 있다. 제 7 도전 층의 일부는 회로 기판의 제 1 부분 에 위치될 수 있다. 제 7 도전 층의 일부는 회로 기판의 제 2 부분에서 제 1 도전 층 및 제 3 도전 층 사이에 위치될 수 있다. 제 7 도전 층의 일부는 회로 기판의 제 3 부분에서 제 1 도전 층 및 제 5 도전 층 사이에 위치될 수 있다. 회로 기판은 제 1 도전 층 및 제 2 도전 층 사이의 제 1 유전체(D1)를 포함할 수 있다. 회로 기판은 제 1 도전 층 및 제 3 도전 층 사이의 제 2 유전체(D2)를 포함할 수 있다. 회로 기판은 제 2 도전 층 및 제 4 도전 층 사이의 제 3 유전체(D3)를 포함할 수 있다. 회로 기판은 제 1 도전 층 및 제 5 도전 층 사이의 제 4 유전체 (D4)를 포함할 수 있다. 회로 기판은 제 2 도전 층 및 제 6 도전 층 사이의 제 5 유전체(D5)를 포함할 수 있다. 제 1 유전체(D1), 제 2 유전체(D2), 제 3 유전체(D3), 제 4 유전체(D4), 또는 제 5 유전체(D5) 는 다양한 절연 물질 또는 비도전 물질을 포함할 수 있다. 회로 기판의 적어도 일부는, 예를 들어, 연성 동박 적층판(FCCL(flexible copper clad laminate))을 이용하 여 형성될 수 있다. 연성 동박 적층판은 인쇄 회로에 사용되는 적층판으로서 유연성을 가진 절연 필름(또는, 유 전체 필름)의 한쪽 면 또는 양쪽 면에 점착 물질(예: 아크릴 점착제)를 이용하여 동박을 붙인 구조를 포함할 수 있다. 유연성을 가진 절연 필름은, 예를 들어, 폴리이미드 필름 또는 폴리에스테르 필름과 같이 다양한 비도전 물질을 포함할 수 있다. 일 실시예에서, 제 1 도전 층, 제 2 도전 층, 및 제 1 유전체(D1)는 연성 동 박 적층판을 이용하여 형성될 수 있다. 예를 들어, 회로 인쇄, 에칭(etching), 및 레지스트(resist) 박리와 같 은 일련의 흐름으로 연성 인쇄 회로 기판을 가공하여, 제 1 도전 층, 제 2 도전 층, 및 제 1 유전체 (D1)가 형성될 수 있다. 일 실시예에서, 제 1 도전 층 및 제 3 도전 층 사이의 제 2 유전체(D2), 및/ 또는 제 2 도전 층 및 제 4 도전 층 사이의 제 3 유전체(D3)는 회로 기판의 제 2 부분이 리지 드한 특성을 가지도록 기여할 수 있다. 일 실시예에서, 제 1 도전 층 및 제 5 도전 층 사이의 제 4 유전체(D4), 및/또는 제 2 도전 층 및 제 6 도전 층 사이의 제 5 유전체(D5)는 회로 기판의 제 3 부분이 리지드한 특성을 가지도록 기여할 수 있다. 제 2 유전체(D2), 제 3 유전체(D3), 제 4 유전체(D4), 및/또는 제 5 유전체(D5)는, 예를 들어, 다양한 프리프레그(PREPREG(preimpregnated materials))(예: 절연성 수지층)를 포함할 수 있다. 프리프레그는, 예를 들어, 탄소 섬유나 유리 섬유(glass fiber)와 같은 섬유 강화제 (예: 보강 기재)에 액상 합성 수지를 침수시킨 소재일 수 있다. 다른 실시예에서, 유전체(예: 제 2 유전체(D2), 제 3 유전체(D3), 제 4 유전체(D4), 및/또는 제 5 유전체(D5))는 종이, 또는 유리 부직포 등의 보강 기재를 더 포함할 수 있고, 이러한 보강 기재는 수지(resin)만으로는 부족한 유전체(예: 제 2 유전체(D2), 제 3 유전체 (D3), 제 4 유전체(D4), 및/또는 제 5 유전체(D5))의 강성(예: 종횡 방향 강성)을 높이거나 온도에 대한 치수 변화율을 감소시킬 수 있다. 다른 예를 들어, 프리프레그는 페놀 수지(phenol resin), 또는 에폭시 수지(epoxy resin)와 같은 열경화성 수지계와 폴리에테르케톤과 같은 열가소성 수지계를 포함할 수 있다. 어떤 실시예에서, 프리프레그는 일방향 프리프레그와 크로스 프리프레그를 포함할 수 있다. 회로 기판은, 예를 들어, 적어도 하나의 신호선을 포함할 수 있다. 일 실시예에서, 적어도 하나의 신호선은 제 1 도전 층에 포함된 적어도 하나의 제 1 신호선 패턴(S1), 제 3 도전 층에 포함된 적어도 하나의 제 2 신호선 패턴(S3), 제 4 도전 층에 포함된 적어도 하나의 제 3 신호선 패턴(S4), 제 5 도전 층에 포함된 적어도 하나의 제 4 신호선 패턴(S5), 및/또는 제 6 도전 층에 포함된 적어도 하나의 제 5 신호선 패턴(S6)을 포함할 수 있다. 적어도 하나의 신호선은 적어도 하나의 제 1 신호선 패턴(S1), 적어도 하나의 제 2 신호선 패턴(S3), 및 적어도 하나의 제 3 신호선 패턴(S4)을 전기적으로 연결하는 적어도 하나의 제 1 도전성 비아(V11)를 포함할 수 있다. 적어도 하나의 제 1 도전성 비아(V11)는 회로 기판의 제 2 부분에 위치될 수 있다. 적어도 하나의 신호선은 적어도 하나의 제 1 신호선 패턴(S1), 적어도 하나의 제 4 신호선 패턴(S5), 및 적어도 하나의 제 5 신호선 패턴(S6)을 전기적으로 연결하는 적어도 하나의 제 2 도전성 비아(V12)를 포함할 수 있다. 적어도 하나의 제 2 도전성 비아(V12)는 회로 기판의 제 3 부분에 위치될 수 있다. 도시된 예 시에서, 적어도 하나의 제 1 도전성 비아(V11) 및/또는 적어도 하나의 제 2 도전성 비아(V12)는 PTH를 포함할 수 있다. 어떤 실시에서, 신호선 패턴들 형태 또는 위치에 따라 적어도 하나의 제 1 도전성 비아(V11) 또는 적 어도 하나의 제 2 도전성 비아(V12)는 LVH, BVH, 또는 stacked via로 구현될 수도 있다. 도 8을 참조하면, 적어 도 하나의 제 1 도전성 비아(V11)는 LVH로 구현될 수 있고, 예를 들어, 적어도 하나의 제 1 신호선 패턴(S1) 및 적어도 하나의 제 3 신호선 패턴(S3)을 전기적으로 연결할 수 있다. 도시하지 않았으나, 도 7에 도시된 적어도 하나의 제 2 도전성 비아(V12)는 도 8에 도시된 적어도 하나의 제 1 도전성 비아(V11)와 동일한 방식으로 형성 된 LVH로 구현될 수 있다. 어떤 실시예에서, 신호선 패턴들의 형태 또는 위치에 따라 적어도 하나의 제 1 도전 성 비아(V11) 또는 적어도 하나의 제 2 도전성 비아(V12)는 제 1 부분에 위치될 수도 있다. 회로 기판은, 예를 들어, 적어도 하나의 신호선에 대한 전자기 영향(예: 전자기 간섭(EMI))을 줄이기 위한 그라운드 구조체(또는, 전자기 차폐 구조)를 포함할 수 있다. 도 7, 9, 및 10을 참조하면, 일 실시예에서, 그라운드 구조체는 제 1 도전 층에 포함된 적어도 하나의 제 1 그라운드 패턴(G1), 제 2 도전 층 에 포함된 적어도 하나의 제 2 그라운드 패턴(G2), 제 3 도전 층에 포함된 적어도 하나의 제 3 그라 운드 패턴(G3), 제 4 도전 층에 포함된 적어도 하나의 제 4 그라운드 패턴(G4), 제 5 도전 층에 포함 된 적어도 하나의 제 5 그라운드 패턴(G5), 및/또는 제 6 도전 층에 포함된 적어도 하나의 제 6 그라운드 패턴(G6)을 포함할 수 있다. 그라운드 구조체는 제 7 도전 층을 포함할 수 있다. 그라운드 구조체 는 적어도 하나의 제 1 그라운드 패턴(G1), 적어도 하나의 제 2 그라운드 패턴(G2), 적어도 하나의 제 3 그라운드 패턴(G3), 적어도 하나의 제 4 그라운드 패턴(G4), 및 제 7 도전 층을 전기적으로 연결하는 적어도 하나의 제 3 도전성 비아(V13)를 포함할 수 있다. 적어도 하나의 제 3 도전성 비아(V13)는 회로 기판의 제 2 부분에 위치될 수 있다. 그라운드 구조체는 적어도 하나의 제 1 그라운드 패턴(G1), 적어도 하나 의 제 2 그라운드 패턴(G2), 적어도 하나의 제 5 그라운드 패턴(G5), 적어도 하나의 제 6 그라운드 패턴(G6), 및 제 7 도전 층을 전기적으로 연결하는 적어도 하나의 제 4 도전성 비아(V14)를 포함할 수 있다. 적어도 하나의 제 4 도전성 비아(V14)는 회로 기판의 제 3 부분에 위치될 수 있다. 적어도 하나의 제 3 도전성 비아(V13) 및/또는 적어도 하나의 제 4 도전성 비아(V14)는 PTH를 포함할 수 있다. 도 6의 도면 부호 'E'가 가 리키는 부분에서 회로 기판에 포함된 그라운드 구조체의 일부는 도 9 및 10에 도시된 예시와 실질적으 로 동일하게 또는 유사하게 구현될 수 있다. 어떤 실시에서, 그라운드 패턴들의 형태 또는 위치에 따라 적어도 하나의 제 3 도전성 비아(V13) 또는 적어도 하나의 제 4 도전성 비아(V14)는 LVH, 또는 stacked via로 구현될 수도 있다. 도 9를 참조하면, 적어도 하나의 제 4 도전성 비아(V14)는 LVH로 구현될 수 있고, 예를 들어, 적어 도 하나의 제 1 그라운드 패턴(G1), 적어도 하나의 제 2 그라운드 패턴(G2), 적어도 하나의 제 5 그라운드 패턴 (G5), 및 제 7 도전 층을 전기적으로 연결할 수 있다. 도시하지 않았으나, 도 7에 도시된 적어도 하나의 제 3 도전성 비아(V13)는 도 9에 도시된 적어도 하나의 제 4 도전성 비아(V14)와 동일한 방식으로 형성된 LVH로 구현될 수 있다. 어떤 실시예에서, 그라운드 패턴들의 형태 또는 위치에 따라 적어도 하나의 제 3 도전성 비아 (V13) 또는 적어도 하나의 제 4 도전성 비아(V14)는 제 1 부분에 위치될 수도 있다. 그라운드 구조체 는 적어도 하나의 신호선과 단락되지 않고(예: 물리적으로 분리), 이로 인해 적어도 하나의 신호선을 통해 전달 되는 신호 또는 전력은 유지될 수 있다. 그라운드 구조체는, 예를 들어, 복수의 신호선들 사이의 전자기 간섭을 줄일 수 있다. 그라운드 구조체는, 예를 들어, 전자 장치(도 2 참조)의 내부에서 발생하거나 전 자 장치의 외부로부터 유입된 전자기적 노이즈(예: EMI)가 회로 기판에 포함된 적어도 하나의 신호선을 통해 전달되는 신호에 미치는 영향(예: 신호 손실 또는 신호 변형)을 줄일 수 있다. 그라운드 구조체는, 예를 들어, 적어도 하나의 신호선을 통해 전류가 흐를 때 발생하는 전자기장이 회로 기판 주변의 전기적 요 소에 미치는 영향을 줄일 수 있다. 회로 기판은, 예를 들어, 하나 이상의 표면 보호 층을 포함할 수 있다. 표면 보호 층은 회로 기판의 회로 (또는 회로 패턴)을 보호하는 역할을 하며, 예를 들어, 절연 층 또는 비도전 층을 포함할 수 있다. 일 실시예에 서, 회로 기판은 제 1 면의 적어도 일부를 형성하는 제 1 표면 보호 층, 제 2 면의 적어도 일부를 형성하는 제 2 표면 보호 층, 제 3 면의 적어도 일부를 형성하는 제 3 표면 보호 층, 제 4 면의 적어도 일부를 형성하는 제 4 표면 보호 층, 제 5 면을 적어도 일부 형성하는 제 5 표면 보호 층, 및/또는 제 6 면을 적어도 일부 형성하는 제 6 표면 보호 층을 포함할 수 있다. 일 실시예에 따르면, 제 1 표면 보호 층은 회로 기판의 제 1 부분에 위치된 제 1 영역(710a), 회로 기판의 제 2 부분에 위치된 제 2 영역(710b), 및 회로 기판의 제 3 부분에 위치된 제 3 영역 (710c)을 포함할 수 있다. 제 2 영역(710b)은 제 1 영역(710a)으로부터 제 1 도전 층 및 제 3 도전 층 사이로 적어도 일부로 연장될 수 있다. 제 3 영역(710c)은 제 1 영역(710a)으로부터 제 1 도전 층 및 제 5 도전 층 사이로 적어도 일부로 연장될 수 있다. 일 실시예에 따르면, 제 1 표면 보호 층은 전자기 차폐 성분(또는 전자파 차폐 성분)을 포함하는 커버레이 (coverlay)를 포함할 수 있다. 제 1 표면 보호 층은 복수의 층들을 포함할 수 있고, 복수의 층들 중 일부 는 전자파를 차폐할 수 있는 도전 층(예: 제 7 도전 층)을 포함할 수 있다. 도시된 예시에서, 전자기 차폐 성분을 포함하는 제 1 표면 보호 층은, 예를 들어, 제 1 면 쪽으로 가해지는 외부의 전자기적 노이즈 가 적어도 하나의 제 1 신호선 패턴(S1)에 미치는 영향을 줄일 수 있다. 전자기 차폐 성분을 포함하는 제 1 표 면 보호 층은, 예를 들어, 적어도 하나의 제 1 신호선 패턴(S1)을 통해 전류가 흐를 때 발생하는 전자기장 이 회로 기판 주변의 전기적 요소에 미치는 영향을 줄일 수 있다. 제 1 표면 보호 층은, 예를 들어, 제 7 도전 층, 제 1 절연 층(또는, 제 1 비도전 층), 제 2 절연 층(또는, 제 2 비도전 층), 및/또 는 비도전 점착 층을 포함할 수 있다. 제 7 도전 층은 제 1 절연 층 및 제 2 절연 층 사이 에 위치될 수 있다. 제 2 절연 층은 제 7 도전 층 및 비도전 점착 층 사이에 위치될 수 있다. 비도전 점착 층은 제 1 도전 층 및 제 2 절연 층 사이에 위치될 수 있고, 제 1 표면 보호 층 은 비도전 점착 층을 이용하여 제 1 도전 층과 결합(예: 접합)될 수 있다. 제 7 도전 층은, 예를 들어, 전자기 간섭을 줄일 수 있는 차폐 특성을 가진 구리와 같은 다양한 도전성 물질을 포함 할 수 있다. 제 1 절연 층 및/또는 제 2 절연 층은, 예를 들어, 폴리이미드와 같은 다양한 가요성 폴 리머를 포함할 수 있다. 비도전 점착 층은, 예를 들어, 아크릴 계열 또는 에폭시 계열을 포함할 수 있다. 어떤 실시예에서, 제 7 도전 층 및 제 1 절연 층 사이, 및/또는 제 7 도전 층 및 제 2 절연 층 사이에는 다양한 점착 물질이 위치될 수 있다. 일 실시예에 따르면, 제 1 표면 보호 층은 전자기 차폐 특성(또는 전자파 차폐 특성) 또는 전자기 차폐 성 분을 가진 커버레이 필름(도 10 참조)를 이용하여 형성될 수 있다. 도 10을 참조하면, 커버레이 필름 은 도전 층, 제 1 비도전 층, 제 2 비도전 층, 비도전 점착 층, 또는 이형 층 (release layer)을 포함할 수 있다. 제 1 표면 보호 층의 제 7 도전 층은 커버레이 필름 의 도전 층을 기초로 형성될 수 있다. 제 1 표면 보호 층의 제 1 절연 층은 커버레이 필 름의 제 1 비도전 층을 기초로 형성될 수 있다. 제 1 표면 보호 층의 제 2 절연 층은 커 버레이 필름의 제 2 비도전 층을 기초로 형성될 수 있다. 제 1 표면 보호 층의 비도전 점착 층은 커버레이 필름의 비도전 점착 층을 기초로 형성될 수 있다. 이형 층은 비도전 점 착 층을 보호하기 위하여 비도전 점착 층에 분리 가능하게 배치될 수 있다. 커버레이 필름을 회로 기판의 형태에 맞게 외형 가공하는 동작, 및 이형 층을 분리하는 동작을 통해 제 1 표면 보호 층 이 형성될 수 있고, 제 1 표면 보호 층은 비도전 점착 층을 이용하여 제 1 도전 층과 결합 될 수 있다. 어떤 실시예에서, 커버레이 필름의 비도전 점착 층 및 이형 층은 생략될 수 있 고, 이 경우, 회로 기판의 비도전 점착 층은 제 1 표면 보호 층과 별개로 구현될 수 있다. 어떤 실시예에서, 커버레이 필름은 도시된 예시에 국한되지 않고 제 1 비도전 층 및 제 2 비도전 층 사이에서 제 1 비도전 층으로부터 제 2 비도전 층으로 향하는 방향으로 적층된 복수의 도전 층들을 포함하는 형태로 구현될 수 있다. 이 경우, 복수의 도전 층들 사이에는 비도전 점착 물질, 또는 도전 점 착 물질이 위치될 수 있다. 제 1 표면 보호 층의 제 2 영역(710b) 또는 제 3 영역(710c)은 도 7에 도시된 예시에 국한되지 않고 더 확장될 수 있다. 그라운드 구조체에 포함된 제 1 표면 보호 층의 제 7 도전 층은 적어도 하나의 제 1 도전성 비아(V11)와 통전되지 않도록 적어도 하나의 제 1 도전성 비아(V11)를 회 피하여 배치될 수 있다. 그라운드 구조체에 포함된 제 1 표면 보호 층의 제 7 도전 층은 적어도 하나의 제 2 도전성 비아(V12)와 통전되지 않도록 적어도 하나의 제 2 도전성 비아(V12)를 회피하여 배치될 수 있다. 제 1 표면 보호 층에 포함된 구성 요소들의 두께는 다양할 수 있다. 제 1 절연 층, 제 7 도전 층 , 제 2 절연 층, 및 비도전 점착 층 중 적어도 둘은 서로 다른 두께를 가질 수 있다. 어떤 실시 예에서, 제 1 절연 층, 제 7 도전 층, 제 2 절연 층, 및 비도전 점착 층 중 적어도 둘은 실질적으로 동일한 두께를 가질 수 있다. 일 실시예에서, 제 7 도전 층은 제 1 절연 층, 제 2 절연 층, 또는 비도전 점착 층보다 얇은 두께를 가질 수 있다. 일 실시예에서, 제 2 절연 층은 제 1 절연 층보다 큰 두께를 가질 수 있다. 제 7 도전 층은, 예를 들어, 약 10㎛(마이크로미터) 이하의 두 께(예: 약 7㎛)를 가질 수 있다. 제 1 절연 층은, 예를 들어, 약 10㎛ 이하의 두께(예: 약 8㎛)를 가질 수 있다. 제 2 절연 층은, 예를 들어, 약 25㎛ 이하의 두께(예: 약 20㎛)를 가질 수 있다. 비도전 점착 층 은, 예를 들어, 약 20㎛ 이하의 두께(예: 약 15㎛)를 가질 수 있다. 제 7 도전 층, 제 1 절연 층 , 제 2 절연 층, 또는 비도전 점착 층은 이 밖의 다양한 두께를 가질 수 있다. 일 실시예에서, 제 1 표면 보호 층은 약 100㎛ 이하의 두께(예: 약 50㎛)를 가질 수 있다. 제 2 표면 보호 층(예: 제 2 커버레이)은, 예를 들어, 회로 기판의 제 1 부분에 위치된 제 1 영역 (720a), 제 1 영역(720a)으로부터 회로 기판의 제 2 부분으로 연장된 제 2 영역(720b), 및/또는 제 1 영역(720a)으로부터 회로 기판의 제 3 부분으로 연장된 제 3 영역(720c)을 포함할 수 있다. 제 2 영역 (720b)은 제 2 도전 층 및 제 4 도전 층 사이에 위치될 수 있고, 제 3 영역(720c)은 제 2 도전 층 및 제 6 도전 층 사이에 위치될 수 있다. 어떤 실시예에서, 제 2 영역(720b)은 제 2 도전 층 및 제 4 도전 층 사이의 일부에 위치되거나, 제 3 영역(720c)은 제 2 도전 층 및 제 6 도전 층 사이의 일부에 위치될 수 있다. 어떤 실시예에서, 제 2 영역(720b) 및/또는 제 3 영역(720c)은 생략될 수 있다. 제 2 표면 보호 층은, 예를 들어, 에폭시 성분의 솔더 마스크 절연 잉크(예: PSR 잉크(photo imageable solder resist mask ink))와 같은 다양한 절연 물질을 포함할 수 있다. 제 2 표면 보호 층 및 제 2 도전 층 사이에는 다양한 비도전 점착 층이 위치될 수 있다. 어떤 실시예에서, 제 2 표면 보호 층은 점착 성분을 포함할 수 있고, 이 경우, 비도전 점착 층은 생략될 수 있다. 제 3 표면 보호 층은 제 3 도전 층을 적어도 일부 커버할 수 있다. 제 4 표면 보호 층은 제 4 도전 층을 적어도 일부 커버 할 수 있다. 제 5 표면 보호 층은 제 5 도전 층을 적어도 일부 커버할 수 있다. 제 6 표면 보호 층 은 제 6 도전 층을 적어도 일부 커버할 수 있다. 제 3 표면 보호 층, 제 4 표면 보호 층, 제 5 표면 보호 층, 및/또는 제 6 표면 보호 층은, 예를 들어, 솔더 마스크 절연 잉크와 같은 다양한절연 물질을 포함할 수 있다. 도 7에 도시된 회로 기판에 관한 단면 구조는 하나의 예시일 뿐, 플렉서블한 부분 및 리지드한 부분, 또는 서로 다른 가요성을 가진 부분들을 포함하는 다양한 회로 기판은 전자기 차폐 특성을 가진 커버레이 필름 (도 10 참조)을 이용하여 형성된 커버레이를 포함하여 구현될 수 있다. 어떤 실시예에서, 회로 기판에 는, 도 7에 도시된 구성 요소들 중 적어도 하나가 생략되거나, 하나 이상의 다른 구성 요소들이 추가될 수 있다. 도 13은, 다른 실시예에서, 도 6의 A-A' 라인에 대한 회로 기판의 일부에 관한 단면 구조를 도시한다. 도 13을 참조하면, 예를 들어, 회로 기판은 제 1 도전 층(예: 도 7의 제 1 도전 층), 제 2 도전 층(예: 도 7의 제 2 도전 층), 제 3 도전 층(예: 도 7의 제 3 도전 층), 제 4 도전 층 (예: 도 7의 제 4 도전 층), 제 5 도전 층(예: 도 7의 제 5 도전 층), 제 6 도전 층 (예: 도 7의 제 6 도전 층), 또는 제 7 도전 층(예: 도 7의 제 7 도전 층)을 포함할 수 있다. 제 3 도전 층 및 제 4 도전 층은 회로 기판의 제 2 부분에 위치될 수 있다. 제 3 도 전 층은, 예를 들어, 회로 기판의 제 2 부분에 포함된 도전 층들 중 제 3 면에 가장 가깝게 위치될 수 있다. 제 4 도전 층은, 예를 들어, 회로 기판의 제 2 부분에 포함된 도전 층들 중 제 4 면에 가장 가깝게 위치될 수 있다. 제 5 도전 층 및 제 6 도전 층은 회로 기판의 제 3 부 분에 위치될 수 있다. 제 5 도전 층은, 예를 들어, 회로 기판의 제 3 부분에 포함된 도전 층 들 중 제 5 면에 가장 가깝게 위치될 수 있다. 제 6 도전 층은, 예를 들어, 회로 기판의 제 3 부 분에 포함된 도전 층들 중 제 6 면에 가장 가깝게 위치될 수 있다. 제 1 도전 층의 일부 및/또 는 제 2 도전 층의 일부는 회로 기판의 제 1 부분에 위치될 수 있다. 제 1 도전 층의 일부 및/또는 제 2 도전 층의 일부는 회로 기판의 제 2 부분에서 제 3 도전 층 및 제 4 도전 층 사이에 위치될 수 있다. 제 1 도전 층의 일부 및/또는 제 2 도전 층의 일부는 회로 기판 의 제 3 부분에서 제 5 도전 층 및 제 6 도전 층 사이에 위치될 수 있다. 제 7 도전 층 의 일부는 회로 기판의 제 1 부분에 위치될 수 있다. 제 7 도전 층의 일부는 회로 기판 의 제 2 부분에서 제 1 도전 층 및 제 3 도전 층 사이에 위치될 수 있다. 제 7 도전 층(131 1)의 일부는 회로 기판의 제 3 부분에서 제 1 도전 층 및 제 5 도전 층 사이에 위치될 수 있다. 회로 기판은 제 1 도전 층 및 제 2 도전 층 사이의 제 1 유전체(D21)(예: 도 7의 제 1 유전체(D1))를 포함할 수 있다. 회로 기판은 제 1 도전 층 및 제 3 도전 층 사이의 제 2 유전체 (D22)(예: 도 7의 제 2 유전체(D2))를 포함할 수 있다. 회로 기판은 제 2 도전 층 및 제 4 도전 층 사이의 제 3 유전체(D23)(예: 도 7의 제 3 유전체(D3))를 포함할 수 있다. 회로 기판은 제 1 도전 층 및 제 5 도전 층 사이의 제 4 유전체(D24)(예: 도 7의 제 4 유전체(D4))를 포함할 수 있다. 회로 기판은 제 2 도전 층 및 제 6 도전 층 사이의 제 5 유전체(D25)(예: 도 7의 제 5 유전체(D5)) 를 포함할 수 있다. 제 1 유전체(D21), 제 2 유전체(D22), 제 3 유전체(D23), 제 4 유전체(D24), 또는 제 5 유 전체(D25)는 다양한 절연 물질 또는 비도전 물질을 포함할 수 있다. 제 1 도전 층, 제 2 도전 층, 및 제 1 유전체(D21)는, 예를 들어, 연성 동박 적층판을 이용하여 형 성될 수 있다. 제 1 도전 층 및 제 3 도전 층 사이의 제 2 유전체(D22), 및/또는 제 2 도전 층 및 제 4 도전 층 사이의 제 3 유전체(D23)는 회로 기판의 제 2 부분이 리지드한 특성을 가 지도록 기여할 수 있다. 제 1 도전 층 및 제 5 도전 층 사이의 제 4 유전체(D24), 및/또는 제 2 도 전 층 및 제 6 도전 층 사이의 제 5 유전체(D25)는 회로 기판의 제 3 부분이 리지드한 특성 을 가지도록 기여할 수 있다. 제 2 유전체(D22), 제 3 유전체(D23), 제 4 유전체(D24), 및/또는 제 5 유전체 (D25)는, 예를 들어, 다양한 프리프레그를 포함할 수 있다. 회로 기판은, 예를 들어, 적어도 하나의 신호선을 포함할 수 있다. 일 실시예에서, 적어도 하나의 신호선은 제 1 도전 층에 포함된 적어도 하나의 제 1 신호선 패턴(S21), 제 3 도전 층에 포함된 적어도 하나 의 제 2 신호선 패턴(S23), 및/또는 제 5 도전 층에 포함된 적어도 하나의 제 3 신호선 패턴(S25)을 포함 할 수 있다. 적어도 하나의 신호선은 적어도 하나의 제 1 신호선 패턴(S21) 및 적어도 하나의 제 2 신호선 패턴 (S23)을 전기적으로 연결하는 적어도 하나의 제 1 도전성 비아(V21)를 포함할 수 있다. 적어도 하나의 제 1 도 전성 비아(V21)는 제 2 부분에 위치될 수 있다. 적어도 하나의 신호선은 적어도 하나의 제 1 신호선 패턴 (S21) 및 적어도 하나의 제 5 신호선 패턴(S25)을 전기적으로 연결하는 적어도 하나의 제 2 도전성 비아(V22)를 포함할 수 있다. 적어도 하나의 제 2 도전성 비아(V22)는 회로 기판의 제 3 부분에 위치될 수 있다. 적 어도 하나의 제 1 도전성 비아(V21) 및/또는 적어도 하나의 제 2 도전성 비아(V22)는 LVH를 포함할 수 있다. 어떤 실시에서, 신호선 패턴들 형태 또는 위치에 따라 적어도 하나의 제 1 도전성 비아(V21) 또는 적어도 하나의 제 2 도전성 비아(V22)는 PTH, BVH, 또는 stacked via로 구현될 수도 있다. 어떤 실시예에서, 신호선에 포함된 신호선 패턴들의 형태 또는 위치에 따라 적어도 하나의 제 1 도전성 비아(V21) 또는 적어도 하나의 제 2 도전성 비아(V22)는 제 1 부분에 위치될 수도 있다. 회로 기판은, 예를 들어, 적어도 하나의 신호선에 대한 전자기 영향(예: 전자기 간섭(EMI))을 줄이기 위한 전자기 차폐 구조인 그라운드 구조체를 포함할 수 있다. 일 실시예에서, 그라운드 구조체는 제 1 도전 층에 포함된 적어도 하나의 제 1 그라운드 패턴(G21)(예: 도 7의 적어도 하나의 제 1 그라운드 패턴 (G1)), 제 2 도전 층에 포함된 적어도 하나의 제 2 그라운드 패턴(G22)(예: 도 7의 적어도 하나의 제 2 그라운드 패턴(G2)), 제 3 도전 층에 포함된 적어도 하나의 제 3 그라운드 패턴(G23)(예: 도 7의 적어도 하나의 제 3 그라운드 패턴(G3)), 제 4 도전 층에 포함된 적어도 하나의 제 4 그라운드 패턴(G24)(예: 도 7의 적어도 하나의 제 4 그라운드 패턴(G4)), 제 5 도전 층에 포함된 적어도 하나의 제 5 그라운드 패턴 (G25)(예: 도 7의 적어도 하나의 제 5 그라운드 패턴(G5)), 및/또는 제 6 도전 층에 포함된 적어도 하나 의 제 6 그라운드 패턴(G26)(예: 도 7의 적어도 하나의 제 6 그라운드 패턴(G6))을 포함할 수 있다. 그라운드 구조체는 제 7 도전 층(예: 도 7의 제 7 도전 층)을 포함할 수 있다. 그라운드 구조체(135 0)는 적어도 하나의 제 1 그라운드 패턴(G21), 적어도 하나의 제 2 그라운드 패턴(G22), 적어도 하나의 제 3 그 라운드 패턴(G23), 적어도 하나의 제 4 그라운드 패턴(G24), 및 제 7 도전 층을 전기적으로 연결하는 적 어도 하나의 제 3 도전성 비아(V23)(예: 도 7의 적어도 하나의 제 3 도전성 비아(V13))를 포함할 수 있다. 적어 도 하나의 제 3 도전성 비아(V23)는 회로 기판의 제 2 부분에 위치될 수 있다. 그라운드 구조체는 적어도 하나의 제 1 그라운드 패턴(G21), 적어도 하나의 제 2 그라운드 패턴(G22), 적어도 하나의 제 5 그라운 드 패턴(G25), 적어도 하나의 제 6 그라운드 패턴(G26), 및 제 7 도전 층을 전기적으로 연결하는 적어도 하나의 제 4 도전성 비아(V24)(예: 도 7의 적어도 하나의 제 4 도전성 비아(V14))를 포함할 수 있다. 적어도 하 나의 제 4 도전성 비아(V24)는 회로 기판의 제 3 부분에 위치될 수 있다. 적어도 하나의 제 3 도전성 비 아(V23) 및/또는 적어도 하나의 제 4 도전성 비아(V24)는 PTH를 포함할 수 있다. 어떤 실시예에서, 적어도 하나 의 제 3 도전성 비아(V23) 또는 적어도 하나의 제 4 도전성 비아(V24)는 도 9에 도시된 적어도 하나의 제 4 도 전성 비아(V14)와 동일한 방식으로 형성된 LVH로 구현될 수 있다. 그라운드 구조체는 적어도 하나의 신호 선과 단락되지 않고, 이로 인해 적어도 하나의 신호선을 통해 전달되는 신호 또는 전력은 유지될 수 있다. 그라 운드 구조체는 복수의 신호선들 사이의 전자기 간섭을 줄일 수 있다. 그라운드 구조체는, 예를 들 어, 전자 장치(도 2 참조)의 내부에서 발생하거나 전자 장치의 외부로부터 유입된 전자기적 노이즈(예: EMI)가 회로 기판에 포함된 적어도 하나의 신호선을 통해 전달되는 신호에 미치는 영향(예: 신호 손실 또는 신호 변형)을 줄일 수 있다. 그라운드 구조체는, 예를 들어, 적어도 하나의 신호선을 통해 전류가 흐를 때 발생하는 전자기장이 회로 기판 주변의 전기적 요소에 미치는 영향을 줄일 수 있다. 회로 기판은, 예를 들어, 회로 보호용 절연 층인 하나 이상의 표면 보호 층을 포함할 수 있다. 일 실시예에 서, 회로 기판은 제 1 면의 적어도 일부를 형성하는 제 1 표면 보호 층, 제 2 면의 적어도 일부를 형성하는 제 2 표면 보호 층, 제 3 면의 적어도 일부를 형성하는 제 3 표면 보호 층, 제 4 면의 적어도 일부를 형성하는 제 4 표면 보호 층, 제 5 면을 적어도 일부 형성하는 제 5 표면 보호 층, 및/또는 제 6 면을 적어도 일부 형성하는 제 6 표면 보호 층을 포함할 수 있다. 제 2 표면 보호 층은 도 7의 제 2 표면 보호 층과 실질적으로 동일할 수 있다. 제 3 표면 보 호 층은 도 7의 제 3 표면 보호 층과 실질적으로 동일할 수 있다. 제 4 표면 보호 층은 도 7 의 제 4 표면 보호 층과 실질적으로 동일할 수 있다. 제 5 표면 보호 층은 도 7의 제 5 표면 보호 층과 실질적으로 동일할 수 있다. 제 6 표면 보호 층은 도 7의 제 6 표면 보호 층과 실질적으 로 동일할 수 있다. 일 실시예에 따르면, 제 1 표면 보호 층은 회로 기판의 제 1 부분에 위치된 제 1 영역(1310a), 회 로 기판의 제 2 부분에 위치된 제 2 영역(1310b), 및 회로 기판의 제 3 부분에 위치된 제 3 영역 (1310c)을 포함할 수 있다. 제 2 영역(1310b)은 제 1 영역(1310a)으로부터 제 1 도전 층 및 제 3 도전 층 사이로 연장될 수 있다. 제 3 영역(1310c)은 제 1 영역(1310a)으로부터 제 1 도전 층 및 제 5 도전 층 사이로 연장될 수 있다. 일 실시예에서, 제 1 표면 보호 층은 전자기 차폐 특성을 가진 커 버레이 필름(도 10 참조)를 이용하여 형성될 수 있고, 예를 들어, 제 7 도전 층(예: 도 7의 도전 층), 제 1 절연 층(예: 도 7의 제 1 절연 층), 제 2 절연 층(예: 도 7의 제 2 절연 층 ), 및/또는 비도전 점착 층(예: 도 7의 비도전 점착 층)을 포함할 수 있다.일 실시예에 따르면, 제 1 표면 보호 층의 제 2 영역(1310b)은 그라운드 구조체에 포함된 제 7 도 전 층이 적어도 하나의 제 1 도전성 비아(V21)와 통전되지 않도록 적어도 하나의 제 1 도전성 비아(V21) 를 회피하여 배치될 수 있다. 제 1 표면 보호 층의 제 3 영역(1310c)은 그라운드 구조체에 포함된 제 7 도전 층이 적어도 하나의 제 2 도전성 비아(V22)와 통전되지 않도록 적어도 하나의 제 2 도전성 비 아(V22)를 회피하여 배치될 수 있다. 일 실시예에 따르면, 제 1 표면 보호 층은 제 1 도전성 비아(V21)에 의해 관통된 제 1 홀(H1)을 포함할 수 있다. 제 2 유전체(D22)와 동일하거나 다른 물질을 포함하는 제 1 비도전 부재는 제 1 도전성 비아 (V21) 및 제 1 홀(H1) 사이에 위치(예: 충진)될 수 있다. 어떤 실시예에서, 제 1 비도전 부재는 제 2 유 전체(D22)로부터 연장된 부분일 수 있다. 제 1 비도전 부재로 인해, 제 7 도전 층은 적어도 하나의 신호선에 포함된 제 1 도전성 비아(V21)와 물리적으로 분리될 수 있다. 제 1 표면 보호 층은 제 2 도전성 비아(V22)에 의해 관통된 제 2 홀(H2)을 포함할 수 있다. 제 4 유전체(D24)와 동일하거나 다른 물질을 포함하는 제 2 비도전 부재는 제 2 도전성 비아(V22) 및 제 2 홀(H2) 사이에 위치(예: 충진)될 수 있다. 어떤 실시 예에서, 제 2 비도전 부재는 제 4 유전체(D24)로부터 연장된 부분일 수 있다. 제 2 비도전2 부재로 인해, 제 7 도전 층은 적어도 하나의 신호선에 포함된 제 2 도전성 비아(V22)와 물리적으로 분리될 수 있 다. 일 실시예에 따르면, 회로 기판은 쌍을 이루는 두 개의 층들이 중심 기재(예: 제 1 유전체(D21))를 기준으로 양쪽에 각각 적층하는 동작을 여러 번 이행하는 제조 방법에 의해 제조될 수 있다. 이러한 제조 방법은, 예를 들어, 제조 상에서 가해지는 온도 또는 압력과 같은 환경에 의해 회로 기판의 휘어짐 또는 찢어짐과 같은 파 손을 방지할 수 있다. 제 1 도전 층 및 제 2 도전 층은, 예를 들어, 제 1 유전체(D21)를 기준으로 쌍을 이뤄 위치될 수 있다. 제 3 도전 층 및 제 4 도전 층은, 예를 들어, 제 1 유전체(D21)를 기준 으로 쌍을 이뤄 위치될 수 있다. 제 5 도전 층 및 제 6 도전 층은, 예를 들어, 제 1 유전체(D21)를 기준으로 쌍을 이뤄 위치될 수 있다. 제 2 유전체(D22) 및 제 3 유전체(D23)는, 예를 들어, 제 1 유전체(D21)를 기준으로 쌍을 이뤄 위치될 수 있다. 제 4 유전체(D24) 및 제 5 유전체(D25)는, 예를 들어, 제 1 유전체(D21)를 기준으로 쌍을 이뤄 위치될 수 있다. 비도전 점착 층 및 제 2 표면 보호 층을 포함하는 층 및 제 1 표면 보호 층은, 예를 들어, 제 1 유전체(D21)를 기준으로 쌍을 이뤄 위치될 수 있다. 도 13에 도시된 회로 기판에 관한 단면 구조는 하나의 예시일 뿐, 플렉서블한 부분 및 리지드한 부분, 또는 서로 다른 가요성을 가진 부분들을 포함하는 다양한 회로 기판은 전자기 차폐 특성을 가진 커버레이 필름 (도 10 참조)을 이용하여 형성된 커버레이를 포함하여 구현될 수 있다. 어떤 실시예에서, 회로 기판에 는, 도 13에 도시된 구성 요소들 중 적어도 하나가 생략되거나, 하나 이상의 다른 구성 요소들이 추가될 수 있 다. 도 14a, 14b, 14c, 14d, 및 14e는, 일 실시예에서, 도 13의 적어도 하나의 제 1 도전성 비아(V21)를 형성하는 동작 흐름을 설명하기 위한 단면도들이다. 도 14a를 참조하면, 제 1 적층 구조(1400a)는 도 13의 제 3 도전 층을 형성하기 위한 기초가 되는 도전 층, 도 13의 제 2 유전체(D22)를 형성하기 위한 기초가 되는 절연 층, 도 13의 제 1 표면 보호 층 을 형성하기 위한 기초가 되는 커버레이, 및 도 13의 제 1 도전 층을 형성하기 위한 기초가 되는 다른 도전 층을 포함할 수 있다. 커버레이는 전자기 차폐 특성을 가진 커버레이 필름 (도 10 참조)을 이용하여 형성될 수 있고, 예를 들어, 도전 층, 제 1 절연 층, 제 2 절연 층 , 및 비도전 점착 층을 포함할 수 있다. 도 14a 및 14b를 참조하면, 일 실시예에서, 도전 층, 절연 층, 및 커버레이를 관통하는 홀 구조를 포함하는 제 2 적층 구조(1400b)가 형성될 수 있다. 홀 구조는 도전 층에 포함된 제 1 홀, 절연 층에 포함된 제 2 홀, 및 커버레이에 포함된 제 3 홀을 포함할 수 있다. 일 실시예에서, 홀 구조는 제 1 적층 구조(1400a)의 적어도 일 영역을 드릴(drill) 가공하여 형성 될 수 있다. 드릴 가공은 홀 구조를 형성하는 가공 방식의 일 예시에서 불과하며, 다른 실시예에 따르면, 홀 구조는 레이저 가공 또는 펀칭(punching) 가공을 이용하여 형성될 수 있다. 도 14b 및 14c를 참조하면, 일 실시예에서, 제 2 홀 및 제 3 홀에 비도전 물질을 충진하여 비도전 부재를 포함하는 제 3 적층 구조(1400c)가 형성될 수 있다. 비도전 부재는 절연 층과 동일한 물질을 포함할 수 있다. 어떤 실시예에서, 비도전 부재는 절연 층과 다른 물질을 포함할 수 있다.도 14c 및 14d를 참조하면, 일 실시예에서, 비도전 부재 및 도전 층을 관통하는 제 4 홀을 포함하는 제 4 적층 구조(1400d)가 형성될 수 있다. 제 4 적층 구조(1400d)는 제 1 홀 및 제 4 홀(148 1)을 포함하는 홀 구조를 포함할 수 있다. 도 14d 및 14e를 참조하면, 일 실시예에서, 홀 구조에 도전성 물질을 도금(예: 동 도금(Cu plating))하여 형성된 도전 부재를 포함하는 제 5 적층 구조(1400e)가 형성될 수 있다. 일 실시예에서, 홀 플러깅(hole plugging) 인쇄 기술을 이용하여 홀 구조의 내부를 도전성 물질(또는 \"도전성 재료\")으로 충진할 수 있고, 홀 구조 내부를 전도성 물질으로 충진하는 방식은 상술한 실시예에 한정되는 것은 아니다. 일 실시 예에서, 도전성 물질은 구리(Cu(copper)) 이외의 물질일 수 있다. 예를 들어, 도전성 물질은 실버 페이스트 (silver paste), 알루미늄(aluminum), 실버-알루미늄(silver-aluminum), 카본 페이스트(carbon paster) 또는 CNT 페이스트(carbon nanotube paste) 중 적어도 하나를 포함할 수 있다. 일 실시 예에 따르면, 도전 부재는 도 11의 제 1 도전성 비아(V21)를 포함할 수 있고, 예를 들어, 서로 다른 두 도전 층들(1410, 1440)은 도전 부재를 통해 전기적으로 연결될 수 있다. 도전 부재의 일부 는 홀 구조에서 비도전 부재(예: 도 13의 제 1 비도전 부재)에 의해 둘러싸여 배치될 수 있 다. 커버레이의 도전 층(예: 도 11의 제 7 도전 층)은 비도전 부재로 인해 도전 부재 (예: 도 11의 제 1 도전성 비아(V21))와 물리적으로 분리될 수 있다. 다양한 실시예에 따르면, 플렉서블한 부분 및 리지드한 부분, 또는 서로 다른 가요성을 가진 부분들을 포함하는 회로 기판(예: 도 6의 회로 기판)을 포함하는 전자 장치는 도 2의 실시예에 국한되지 않고 다양하게 구현될 수 있다. 예를 들어, 화면을 확장 가능한 전자 장치가 있을 수 있다. 도 15a는 일 실시예에 따른 닫힌 상태(closed state)의 전자 장치에 관한 전면 사시도이다. 도 15b는 일 실 시예에 따른 닫힌 상태의 전자 장치에 관한 후면 사시도이다. 도 16a는 일 실시예에 따른 열린 상태(open state)의 전자 장치에 관한 전면 사시도이다. 도 16b는 일 실시예에 따른 열린 상태의 전자 장치에 관 한 후면 사시도이다. 도 15a, 15b, 16a, 및 16b를 참조하면, 전자 장치는 하우징(또는, 하우징 구조(housing structure)) 및 플렉서블 디스플레이를 포함할 수 있다. 하우징은 제 1 하우징부(또는, 제 1 하우징 구 조) 및 제 2 하우징부(또는, 제 2 하우징 구조)를 포함할 수 있다. 제 2 하우징부는 제 1 하 우징부에 대하여 슬라이딩 가능할 수 있다. 제 1 하우징부 및 제 2 하우징부 사이에는 제 2 하우징부의 슬라이딩을 위한 슬라이딩 구조가 마련될 수 있다. 슬라이딩 구조는, 예를 들어, 가이드 레일 (guide rail) 및 가이드 레일에 안내되어 이동되는 슬라이드(slide) 또는 롤러(roller)를 포함할 수 있다. 슬라 이딩 구조는 이 밖의 다양한 다른 방식으로 구현될 수 있다. 플렉서블 디스플레이는 전자 장치의 외 부로 보여지는 화면(또는 디스플레이 영역)(S)을 형성할 수 있다. 플렉서블 디스플레이는 제 1 하우징부 에 대응하는 제 1 영역, 및 제 1 영역으로부터 연장되고 제 2 하우징부에 대응하는 제 2 영역을 포함할 수 있다. 제 2 영역의 적어도 일부는 제 2 하우징부의 슬라이딩에 따라 전 자 장치의 외부로 인출되거나 전자 장치의 내부로 인입될 수 있고, 이로 인해 화면(S)의 사이즈는 달라 질 수 있다. 제 2 영역은 전자 장치의 상태 변화(예: 닫힌 상태 및 열린 상태 사이의 전환)에서 플렉 서블 디스플레이 중 휘어지는 부분으로서, 예를 들어, 벤더블 영역(bendable area) 또는 벤더블 구간 (bendable section)과 같은 다른 용어로 지칭될 수 있다. 도 15a는 화면(S)이 확장되지 않은 상태의 전자 장치 를 도시하고, 도 16a는 화면(S)이 확장된 상태의 전자 장치를 도시한다. 화면(S)이 확장되지 않은 상태 는 제 2 하우징부가 제 1 하우징부에 대하여 제 1 방향(예: +x 축 방향)으로 이동되지 않은 상태로 서 전자 장치의 닫힌 상태로 지칭될 수 있다. 화면(S)이 확장된 상태는 제 2 하우징부가 제 1 방향으 로 더 이상 이동되지 않는 최대로 이동된 상태로서 전자 장치의 열린 상태로 지칭될 수 있다. 어떤 실시예 에서, 열린 상태는 완전히 열린 상태(도 16a 참조) 또는 중간 상태(intermediated state)를 포함할 수 있다. 중 간 상태는 닫힌 상태(도 15a 참조) 및 완전히 열린 상태 사이의 상태를 가리킬 수 있다. 어떤 실시예에서, 제 2 하우징부가 제 1 하우징부에 대하여 제 1 방향으로 적어도 일부 이동되는 경우는 제 2 하우징부 의 '슬라이드 아웃(slide-out)'으로 지칭될 수 있다. 어떤 실시예에서, 제 2 하우징부가 제 1 하우 징부에 대하여 제 1 방향과는 반대인 제 2 방향(예: -x 축 방향)으로 적어도 일부 이동되는 경우는 제 2 하우징부의 '슬라이드 인(slide-in)'으로 지칭될 수 있다. 이하, 제 1 방향은 '슬라이드 아웃의 방향'으 로 지칭될 수 있고, 제 2 방향은 '슬라이드 인의 방향'으로 지칭될 수도 있다. 제 2 하우징부의 슬라이드 아웃에 대응하여 확장 가능한 화면(S)을 가진 전자 장치에서, 플렉서블 디스플레이는 '익스펜더블 디 스플레이(expandable display)' 또는 '슬라이드 아웃 디스플레이(slide-out display)과 같은 다른 용어로 지칭될 수도 있다. 일 실시예에 따르면, 화면(S)은 제 1 평면부(S1), 제 1 곡면부(S2), 및/또는 제 2 곡면부(S3)를 포함할 수 있다. 제 1 평면부(S1)는 제 1 곡면부(S2) 및 제 2 곡면부(S3) 사이에 위치될 수 있다. 제 1 곡면부(S2) 및 제 2 곡면부(S3)는 제 1 평면부(S1)로부터 전자 장치의 후면(예: 화면(S)과는 반대 편에 위치된 면) 쪽으로 휘 어진 형태일 수 있다. 제 1 곡면부(S2) 및 제 2 곡면부(S3)는, 예를 들어, 제 1 평면부(S1)를 사이에 두고 실질 적으로 대칭(symmetrical)일 수 있다. 제 1 평면부(S1)는 전자 장치의 상태 변화(예: 닫힌 상태 및 열린 상 태 사이의 전환)에 따라 확장되거나 축소될 수 있다. 제 2 곡면부(S3)는 전자 장치의 상태 변화에도 실질적 으로 동일한 형태로 제공될 수 있다. 플렉서블 디스플레이의 제 2 영역 중 제 2 곡면부(S3)를 형성 하는 부분은 전자 장치의 상태 변화에 따라 달라질 수 있다. 제 1 곡면부(S2)는 전자 장치의 닫힌 상태 또는 열린 상태에서 제 2 곡면부(S3)의 반대 편에 위치되어 화면(S)의 심미성을 향상시킬 수 있다. 어떤 실시예 에 따르면, 제 1 곡면부(S2) 없이 제 1 평면부(S1)가 확장된 형태로 구현될 수도 있다. 일 실시예에 따르면, 제 1 하우징부는 제 1 백 커버(back cover) 및 제 1 사이드 커버(side cover)를 포함할 수 있다. 제 1 백 커버는 화면(S)의 반대 편에 위치될 수 있다. 제 1 백 커버 는, 화면(S)의 위에서 볼 때(예: -z 축 방향으로 볼 때), 화면(S)의 일부 영역과 중첩될 수 있다. 제 1 사이드 커버는 제 1 백 커버 및 화면(S) 사이의 공간을 일부 둘러싸며, 전자 장치의 측면부를 형성할 수 있다. 제 1 사이드 커버는, 예를 들어, 제 1 커버부(1512a), 제 2 커버부(1512b), 및/또는 제 3 커버부(1512c)를 포함할 수 있다. 제 1 커버부(1512a)는 화면(S)의 제 1 곡면부(S2) 쪽에 위치될 수 있다. 제 2 커버부(1512b)는 제 1 커버부(1512a)의 일단부로부터 슬라이드 아웃의 방향(예: +x 축 방향)으로 연장될 수 있다. 제 3 커버부(1512c)는 제 1 커버부(1512a)의 타단부로부터 슬라이드 아웃의 방향으로 연장될 수 있다. 일 실시예에 따르면, 제 1 커버부(1512a), 제 2 커버부(1512b), 및 제 3 커버부(1512c)는 일체로 형성될 수 있고, 동일한 물질(예: 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 폴리머)을 포함할 수 있다. 일 실시예에 따르면, 제 2 하우징부는 제 2 백 커버 및 제 2 사이드 커버를 포함할 수 있다. 제 2 백 커버는 화면(S)의 반대 편에 위치될 수 있다. 제 2 백 커버는, 화면(S)의 위에서 볼 때, 화면(S)의 일부 영역과 중첩될 수 있다. 제 2 사이드 커버는 제 2 백 커버 및 화면(S) 사이의 공간 을 일부 둘러싸며, 전자 장치의 측면부를 형성할 수 있다. 제 2 사이드 커버는, 예를 들어, 화면(S) 의 제 2 곡면부(S3) 쪽에 위치된 제 1 커버부(1522a), 제 1 커버부(1522a)의 일단부로부터 슬라이드 인의 방향 (예: -x 축 방향)으로 연장된 제 2 커버부(1522b), 및/또는 제 1 커버부(1522a)의 타단부로부터 슬라이드 인의 방향으로 연장된 제 3 커버부(1522c)를 포함할 수 있다. 일 실시예에 따르면, 제 2 사이드 커버의 제 1 커버부(1522a), 제 2 커버부(1522b), 및 제 3 커버부(1522c)는 일체로 형성될 수 있고, 동일한 물질(예: 금속 (예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 폴리머)을 포함할 수 있다. 제 1 사이드 커버 의 제 1 커버부(1512a) 및 제 2 사이드 커버의 제 1 커버부(1522a)는 슬라이드 아웃의 방향(또는 슬라이드 인의 방향)과는 직교하는 제 3 방향(예: y 축 방향)으로 서로 실질적으로 평행하게 연장될 수 있다. 제 1 사이드 커버의 제 2 커버부(1512b) 및 제 2 사이드 커버의 제 2 커버부(1522b)는 화면(S)의 일측 가장자리 쪽에 위치될 수 있다. 제 1 사이드 커버의 제 3 커버부(1512c) 및 제 2 사이드 커버(152 2)의 제 3 커버부(1522c)는 화면(S)의 타측 가장자리 쪽에 위치될 수 있다. 하우징은, 제 1 백 커버 및 제 2 백 커버에 대응하여, 제 1 하우징부 및 제 2 하우징부 사이의 제 1 경계부 (G1)를 포함할 수 있다. 하우징은, 제 1 사이드 커버의 제 2 커버부(1512b) 및 제 2 사이드 커버 의 제 2 커버부(1522b)에 대응하여, 제 1 하우징부 및 제 2 하우징부 사이의 제 2 경계부 (G2)를 포함할 수 있다. 하우징은, 제 1 사이드 커버의 제 3 커버부(1512c) 및 제 2 사이드 커버 의 제 3 커버부(1522c)에 대응하여, 제 1 하우징부 및 제 2 하우징부 사이의 제 3 경계부 (G3)를 포함할 수 있다. 화면(S)의 위에서 볼 때(예: -z 축 방향으로 볼 때), 제 2 경계부(G2) 및 제 3 경계부 (G3)는 제 3 방향(예: y 축 방향)으로 정렬될 수 있다. 제 1 경계부(G1), 제 2 경계부(G2), 및 제 3 경계부 (G3)는 전자 장치가 열린 상태에서 닫힌 상태로 전환될 때 전자 장치의 외관 중 제 1 하우징부 및 제 2 하우징부가 실질적으로 맞닿는 부분에 해당할 수 있다. 일 실시예에 따르면, 전자 장치는 제 1 하우징부에 결합되거나 제 1 하우징부와 적어도 일부 일체로 형성된 제 1 지지 구조(도 16b 참조)를 포함할 수 있다. 플렉서블 디스플레이의 제 1 영역 은 제 1 지지 구조와 결합될 수 있다. 전자 장치는 플렉서블 디스플레이의 제 2 영역 에 대응하여 제 2 하우징부에 위치된 제 2 지지 구조(미도시)를 포함할 수 있다. 제 2 하우징부 의 슬라이드 아웃에서, 제 1 영역과 결합된 제 1 지지 구조 및 제 2 영역의 적어도 일부에 대응하는 제 2 지지 구조 사이의 공간적 위치 관계로 인해, 제 2 영역의 적어도 일부는 제 1 커버부 (1522a) 및 제 2 지지 구조 사이를 통해 외부로 인출될 수 있다. 제 2 하우징부의 슬라이드 인에서, 제 1 영역과 결합된 제 1 지지 구조 및 제 2 영역의 적어도 일부에 대응하는 제 2 지지 구조 사이 의 공간적 위치 관계로 인해, 제 2 영역의 적어도 일부는 제 1 커버부(1522a) 및 제 2 지지 구조 사이를 통해 하우징의 내부로 인입될 수 있다. 제 1 지지 구조에서 플렉서블 디스플레이의 제 1 영 역과 결합된 일면은, 예를 들어, 평면 영역 및 곡면 영역을 포함할 수 있다. 제 1 지지 구조의 평 면 영역은 화면(S)의 제 1 평면부(S1) 형성에 기여할 수 있다. 제 1 지지 구조의 곡면 영역은 화면(S)의 제 1 곡면부(S2) 형성에 기여할 수 있다. 화면(S)의 제 2 곡면부(S3)는 제 2 지지 구조의 곡면부에 대응하여 형 성될 수 있다. 일 실시예에 따르면, 제 1 백 커버는 전자 장치의 제 1 후면(B1)을 형성하고, 제 2 백 커버는 전자 장치의 제 2 후면(B2)을 형성할 수 있다. 제 1 후면(B1)은, 예를 들어, 화면(S)의 제 1 평면부(S1)와 평행한 제 2 평면부(B11), 및/또는 화면(S)의 제 1 곡면부(S2)에 대응하여 제 2 평면부(B11)로부터 제 1 곡면부 (S2) 쪽으로 휘어진 제 3 곡면부(B12)를 포함할 수 있다. 제 2 후면(B2)은, 예를 들어, 화면(S)의 제 1 평면부 (S1)와 평행한 제 3 평면부(B21), 및/또는 화면(S)의 제 2 곡면부(S3)에 대응하여 제 3 평면부(B21)로부터 제 2 곡면부(S3) 쪽으로 휘어진 제 4 곡면부(B22)를 포함할 수 있다. 제 2 평면부(B11) 및 제 3 평면부(B21)는 실질 적으로 높이 차 없이 형성될 수 있다. 어떤 실시예에서, 제 3 곡면부(B12) 없이 제 2 평면부(B11)가 확장된 형 태로 구현되거나, 제 4 곡면부(B22) 없이 제 3 평면부(B21)가 확장된 형태로 구현될 수 있다. 일 실시예에 따르면, 제 1 백 커버 및/또는 제 2 백 커버는 불투명할 수 있다. 제 1 백 커버 및/또는 제 2 백 커버는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테 인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 어떤 실시예에 따르면, 플렉서블 디스플레이의 제 2 영역이 하우징의 내부 공간에 적어도 일 부 인입된 상태(예: 전자 장치의 닫힌 상태)에서, 제 2 영역의 적어도 일부는 제 2 후면(B2)을 통해 외부로부터 보일 수 있다. 이 경우, 제 2 백 커버의 적어도 일부 영역은 투명 또는 반투명하게 구현될 수 있다. 어떤 실시예에서, 전자 장치의 닫힌 상태에서 제 2 백 커버 및 제 2 영역의 적어도 일부 사이에 위치된 부재가 있는 경우, 상기 부재의 적어도 일부 영역은 오프닝을 포함하거나 투명 또는 반투명하게 형성될 수 있다. 일 실시예에 따르면, 제 2 하우징부와 관련된 슬라이딩 구조는 탄력 구조를 포함할 수 있다. 예를 들어, 외력에 의해 제 2 하우징부가 설정된 거리로 이동되면, 슬라이딩 구조에 포함된 탄력 구조로 인해, 더 이 상의 외력 없이도 닫힌 상태에서 열린 상태로, 또는 열린 상태에서 닫힌 상태로 전환될 수 있다 (예: 반자동 슬 라이드 동작). 어떤 실시예에서, 전자 장치에 포함된 입력 장치를 통해 신호가 발생되면, 제 2 하우징부 와 연결된 모터와 같은 구동 장치로 인해 전자 장치는 닫힌 상태에서 열린 상태로, 또는 열린 상태에 서 닫힌 상태로 전환할 수 있다. 예를 들어, 하드웨어 버튼, 또는 화면(S)을 통해 제공되는 소프트웨어 버튼을 통해 신호가 발생되면, 전자 장치는 닫힌 상태에서 열린 상태로, 또는 열린 상태에서 닫힌 상태로 전환될 수 있다. 어떤 실시예에서, 압력 센서와 같은 다양한 센서로부터 신호가 발생되면, 전자 장치는 닫힌 상태 에서 열린 상태로, 또는 열린 상태에서 닫힌 상태로 전환될 수 있다. 일 실시예에 따르면, 전자 장치는 제 1 카메라 모듈, 복수의 제 2 카메라 모듈들, 및/또는 플 래시를 포함할 수 있다. 제 1 카메라 모듈 및/또는 복수의 제 2 카메라 모듈들은 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 제 1 카메라 모듈(예: 도 1의 카메라 모듈)은, 예를 들어, 화면(S)에 형성된 오프닝(예: 관통 홀, 또는 노치(notch))과 정렬되어 전자 장치의 내부에 위치될 수 있다. 외부 광은 상기 오프닝, 및 상기 오프 닝과 중첩된 투명 커버의 일부 영역을 투과하여 제 1 카메라 모듈로 유입될 수 있다. 투명 커버는 플렉서 블 디스플레이를 외부로부터 보호하는 역할을 하며, 예를 들어, 플라스틱 필름(예: 폴리이미드 필름 (polyimide film)) 또는 울트라신글라스(UTG(ultra-thin glass))와 같은 가요성 부재로 구현될 수 있다. 어떤 실시예에 따르면, 제 1 카메라 모듈은 화면(S)의 적어도 일부의 하단에 배치될 수 있고, 제 1 카메 라 모듈의 위치가 시각적으로 구별(또는 노출)되지 않고 관련 기능(예: 이미지 촬영)을 수행할 수 있다. 예를 들어, 제 1 카메라 모듈은 화면(S)의 배면에, 또는 화면(S)의 아래에(below or beneath) 위치될 수 있다. 제 1 카메라 모듈은 플렉서블 디스플레이의 배면에 형성된 리세스(recess)에 정렬되어 위치될 수 있다. 화면(S)의 위에서 볼 때(예: -z 축 방향으로 볼 때), 제 1 카메라 모듈은 화면(S)의 적어도 일부에 중첩되게 배치되어, 외부로 노출되지 않으면서, 외부 피사체의 이미지를 획득할 수 있다. 이 경우, 제 1 카메라 모듈과 적어도 일부 중첩된 플렉서블 디스플레이의 일부 영역은 다른 영역 대비 다른 픽셀 구조 및/또는 배선 구조를 포함할 수 있다. 예를 들어, 제 1 카메라 모듈과 적어도 일부 중첩된 플렉서블 디스플레이의 일부 영역은 다른 영역 대비 다른 픽셀 밀도를 가질 수 있다. 제 1 카메라 모듈과 적 어도 일부 중첩된 플렉서블 디스플레이의 일부 영역에 형성된 픽셀 구조 및/또는 배선 구조는 외부 및 제 1 카메라 모듈 사이에서 광의 손실을 줄일 수 있다. 어떤 실시예에 따르면, 제 1 카메라 모듈과 적 어도 일부 중첩되는 플렉서블 디스플레이의 일부 영역에는 픽셀이 배치되지 않을 수도 있다. 복수의 제 2 카메라 모듈들(예: 도 1의 카메라 모듈) 및/또는 플래시는, 예를 들어, 전자 장 치의 제 1 후면(B1)에 대응하여 제 1 하우징부에 위치될 수 있다. 복수의 제 2 카메라 모듈들 은 서로 다른 속성(예: 화각) 또는 기능을 가질 수 있고, 예를 들어, 듀얼 카메라, 또는 트리플 카메라를 포함 할 수 있다. 어떤 실시예에서, 복수의 제 2 카메라 모듈들은 서로 다른 화각을 갖는 렌즈를 포함할 수 있 고, 전자 장치는 사용자의 선택에 기반하여, 전자 장치에서 수행되는 카메라 모듈을 변경하도록 제어할 수 있다. 또 다른 예로, 복수의 제 2 카메라 모듈들은 광각 카메라, 망원 카메라, 컬러 카메라, 흑백 (monochrome) 카메라, 또는 IR(infrared) 카메라(예: TOF(time of flight) camera, structured light camera) 중 적어도 하나를 포함할 수 있다. IR 카메라는, 예를 들어, 센서 모듈(미도시)(예: 도 1의 센서 모듈)의 적어도 일부로 동작될 수 있다. 다양한 실시예에 따르면(미도시), 전자 장치는 다양한 센서 모듈(예: 도 1의 센서 모듈)을 포함할 수 있다. 센서 모듈은 전자 장치의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이 터 값을 생성할 수 있다. 센서 모듈은, 예를 들어, 근접 센서, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서(예: 지문 센서, HRM 센서), 온도 센 서, 습도 센서, 또는 조도 센서 중 적어도 하나를 포함할 수 있다. 일 실시예에 따르면, 센서 모듈은 광학 센서 를 포함할 수 있고, 플렉서블 디스플레이에 형성된 오프닝(예: 관통 홀, 또는 노치(notch))과 정렬되어 전자 장치의 내부에 위치될 수 있다. 이 경우, 외부 광은 상기 오프닝, 및 상기 오프닝과 중첩된 투명 커버 의 일부 영역을 투과하여 광학 센서로 유입될 수 있다. 어떤 실시예에 따르면, 센서 모듈은 플렉서블 디스플레이의 화면(S)의 적어도 일부의 하단에 배치될 수 있고, 센서 모듈의 위치가 시각적으로 구별(또는 노출)되지 않고 관련 기능을 수행할 수 있다. 예를 들어, 센서 모듈은 플렉서블 디스플레이의 화면(S)의 배면에, 또는 플렉서블 디스플레이의 화면(S)의 아래에 (below or beneath) 위치될 수 있다. 센서 모듈은 플렉서블 디스플레이의 배면에 형성된 리세스(recess) 에 정렬되어 위치될 수 있다. 화면(S)의 위에서 볼 때(예: -z 축 방향으로 볼 때), 센서 모듈은 화면(S)의 적어 도 일부에 중첩되게 배치되어, 외부로 노출되지 않으면서, 해당 기능을 수행할 수 있다. 이 경우, 센서 모듈과 적어도 일부 중첩된 플렉서블 디스플레이의 일부 영역은 다른 영역 대비 다른 픽셀 구조 및/또는 배선 구 조를 포함할 수 있다. 예를 들어, 센서 모듈과 적어도 일부 중첩된 플렉서블 디스플레이의 일부 영역은 다른 영역 대비 다른 픽셀 밀도를 가질 수 있다. 센서 모듈과 적어도 일부 중첩된 플렉서블 디스플레이의 일부 영역에 형성된 픽셀 구조 및/또는 배선 구조는 외부 및 센서 모듈 사이에서 센서 모듈과 관련하는 다양한 형태의 신호(예: 광 또는 초음파)가 통과할 때 그 손실을 줄일 수 있다. 어떤 실시예에 따르면, 센서 모듈과 적 어도 일부 중첩되는 플렉서블 디스플레이의 일부 영역에는 복수의 픽셀들이 배치되지 않을 수 있다. 일 실시예에 따르면, 전자 장치는 하나 이상의 키 입력 장치들(예: 도 1의 입력 모듈)을 포함할 수 있다. 어떤 실시예에서(미도시), 키 입력 장치는 적어도 하나의 센서 모듈을 포함할 수 있다. 다양한 실시예에 따르면, 전자 장치는 구성 요소들 중 적어도 하나를 생략하거나 다른 구성 요소를 추가적 으로 포함할 수 있다. 예를 들어, 전자 장치는 하우징의 내부에 위치된 마이크, 및 이에 대응하여 하 우징에 형성된 마이크 홀을 포함할 수 있다. 어떤 실시예에 따르면, 전자 장치는 소리의 방향을 감지 할 수 있는 복수의 마이크들을 포함할 수 있다. 예를 들어, 전자 장치는 하우징의 내부에 위치된 스 피커, 및 이에 대응하여 하우징에 형성된 스피커 홀을 포함할 수 있다. 예를 들어, 전자 장치는 하우 징의 내부에 위치된 통화용 리시버, 및 이에 대응하여 하우징에 형성된 리시버 홀을 포함할 수 있 다. 어떤 실시예에서, 마이크 홀 및 스피커 홀이 하나의 홀로 구현되거나, 피에조 스피커와 같이 스피커 홀이 생략될 수 있다. 예를 들어, 전자 장치는 하우징의 내부에 위치된 커넥터(예: USB 커넥터)(예: 도 1 의 연결 단자), 및 이에 대응하여 하우징에 형성된 커넥터 홀을 포함할 수 있다. 전자 장치는 커넥터 홀을 통해 커넥터와 전기적으로 연결된 외부 전자 장치와 전력 및/또는 데이터를 송신 및/또는 수신할수 있다. 다양한 실시예에 따르면, 전자 장치는 도 1의 전자 장치를 포함하거나, 도 1의 전자 장치 의 구성 요소들 중 적어도 하나를 포함할 수 있다. 일 실시예에 따르면, 전자 장치는 플렉서블한 부분 및 리지드한 부분, 또는 서로 다른 가요성을 가진 부분 들을 포함하는 회로 기판(예: 도 6의 회로 기판)을 포함할 수 있다. 이해를 돕기 위해 도 6의 회로 기판 이 전자 장치에 포함되는 예를 제시하나, 실시예의 범위를 한정하고자 하는 것은 아니다. 도 6, 15a, 15b, 16a, 및 16b를 참조하면, 예를 들어, 회로 기판의 제 1 커넥터는 제 1 하우징부에 위치된 구성 요 소와 전기적으로 연결될 수 있고, 회로 기판의 제 2 커넥터는 제 2 하우징부에 위치된 구성 요소 와 전기적으로 연결될 수 있다. 다른 예를 들어, 회로 기판의 제 1 커넥터는 플렉서블 디스플레이(153 0)과 전기적으로 연결될 수 있고, 회로 기판의 제 2 커넥터는 제 1 하우징부 또는 제 2 하우징부 에 위치된 구성 요소(예: 인쇄 회로 기판(예: PCB, 또는 PBA))와 전기적으로 연결될 수 있다. 회로 기판 에 포함된 제 1 부분의 적어도 일부는 전자 장치의 상태 변화(예: 닫힌 상태 및 열린 상태 사이의 전환)에 대응하는 형태로 배치될 수 있다. 화면을 확장 가능한 전자 장치는 도 15a의 실시예에 국한되지 않고 다양할 수 있다. 예를 들어, 전자 장치는 화면 축소 상태에서 플렉서블 디스플레이가 전자 장치(또는 하우징)의 내부 공간에 휘어진 상태 또는 말린 상태로 배치 가능하게 구현될 수 있다. 이 경우, 플렉서블 디스플레이는 롤 러블 디스플레이(rollable display)로 지칭될 수도 있다. 어떤 실시예에서, 플렉서블한 부분 및 리지드한 부분, 또는 서로 다른 가요성을 가진 부분들을 포함하는 회로 기판(예: 도 6의 회로 기판)을 포함하는 전자 장치는, 예를 들어, 슬라이드 타입(slide type), 또는 스위블 타입(swivel type)과 같이 적어도 둘 이상의 하우징들(또는 하우징부들)이 상호 운동(또는 상호 움직임)(예: 회 전 또는 슬라이딩) 가능하게 동작하는 다양한 형태로 구현될 수 있다. 예를 들어, 회로 기판(도 6 참조)의 제 1 커넥터는 하나의 하우징에 위치된 구성 요소와 전기적으로 연결될 수 있고, 회로 기판의 제 2 커넥 터는 다른 하우징에 위치된 구성 요소와 전기적으로 연결될 수 있다. 회로 기판에 포함된 제 1 부분(6 1)의 적어도 일부는 상호 운동에 따른 두 하우징들 사이의 공간적 위치 관계에 대응하는 형태로 배치될 수 있다. 예를 들어, 회로 기판에 포함된 제 1 부분은 두 하우징들 사이의 연결부에 적어도 일부 위치될 수 있고, 연결부(예: 상호 동작 지원부)는 두 하우징들 사이의 상호 운동과 관련된 다양한 형태로 구현될 수 있다. 본 문서의 일 실시예에 따르면, 전자 장치(예: 도 2의 전자 장치)는 하우징(예: 도 2의 폴더블 하우징, 또는 도 15a의 하우징)을 포함할 수 있다. 상기 하우징은 제 1 하우징부(예: 도 2의 제 1 하우징부, 또는 도 15a의 제 1 하우징부), 및 상기 제 1 하우징부에 대하여 움직일 수 있는 제 2 하우징부(예: 도 2 의 제 2 하우징부, 또는 도 15a의 제 2 하우징부)를 포함할 수 있다. 상기 전자 장치는 상기 하우징 내 위치된 회로 기판(예: 도 6의 회로 기판)을 포함할 수 있다. 상기 회로 기판은 상기 제 2 하우징부의 움 직임에 대응하여 휘어지는 제 1 부분(예: 도 6의 제 1 부분), 및 상기 제 1 부분으로부터 연장되고 상기 제 1 부분보다 리지드한(rigid) 제 2 부분(예: 도 6의 제 2 부분)을 포함할 수 있다. 상기 회로 기판은, 상기 제 1 부분으로부터 상기 제 2 부분으로 연장된 가요성 비도전 필름(예: 도 7의 제 1 유전체(D1)), 및 상기 가요 성 비도전 필름에 위치된 적어도 하나의 도전성 패턴(예: 도 7의 적어도 하나의 제 1 그라운드 패턴(G1) 또는 적어도 하나의 제 2 그라운드 패턴(G2))을 포함하는 적층 구조를 포함할 수 있다. 상기 회로 기판은 상기 제 1 부분으로부터 상기 제 2 부분으로 연장된 커버레이(coverlay)(예: 도 7의 제 1 표면 보호 층)를 포함할 수 있다. 상기 커버레이는 상기 적층 구조와 중첩되고, 전자기 차폐 성분을 포함할 수 있다. 상기 회로 기판은 상 기 제 2 부분에 위치된 적어도 하나의 도전성 비아(예: 도 7의 적어도 하나의 제 3 도전성 비아(V13))를 포함할 수 있다. 상기 적어도 하나의 도전성 비아는 상기 적어도 하나의 도전성 패턴 및 상기 커버레이를 전기적으로 연결할 수 있다. 본 문서의 일 실시예에 따르면, 상기 커버레이(예: 도 7의 제 1 표면 보호 층)는 상기 제 2 부분(예: 도 7 의 제 2 부분)의 내부로 연장될 수 있다. 본 문서의 일 실시예에 따르면, 상기 커버레이(예: 도 7의 제 1 표면 보호 층)는 상기 회로 기판의 표면 일부(예: 도 7의 제 1 면)를 형성하는 제 1 영역(예: 도 7의 제 1 영역(710a)), 및 상기 제 1 영역으로부 터 상기 제 2 부분의 내부로 연장된 제 2 영역(예: 도 7의 제 2 영역(710b))을 포함할 수 있다. 본 문서의 일 실시예에 따르면, 상기 커버레이(예: 도 7의 제 1 표면 보호 층)은 상기 회로 기판의 표면 일부(예: 도 7의 제 1 면)를 형성하는 제 1 절연 층(예: 도 7의 제 1 절연 층), 상기 제 1 절연 층 및 상기 적층 구조 사이에 위치된 제 2 절연 층(예: 도 7의 제 2 절연 층), 및 상기 제 1 절연 층 및 상기 제 2 절연 층 사이에 위치된 도전 층(예: 도 7의 제 7 도전 층)을 포함할 수 있다. 상기 적어도 하나의 도전성 비아(예: 도 7의 적어도 하나의 제 3 도전성 비아(V13))는 상기 적어도 하나의 도전성 패턴(예: 도 7의 적 어도 하나의 제 1 그라운드 패턴(G1) 또는 적어도 하나의 제 2 그라운드 패턴(G2)) 및 상기 도전 층을 전기적으 로 연결할 수 있다. 본 문서의 일 실시예에 따르면, 상기 커버레이(예: 도 7의 제 1 표면 보호 층)는 상기 제 2 절연 층(예: 도 7의 제 2 절연 층) 및 상기 적층 구조 사이에 위치된 비도전 점착 층(예: 도 7의 비도전 점착 층(71 4))을 더 포함할 수 있다. 본 문서의 일 실시예에 따르면, 상기 제 2 절연 층(예: 도 7의 제 2 절연 층)은 상기 도전 층(예: 도 7의 제 7 도전 층) 또는 상기 제 1 절연 층(예: 도 7의 제 1 절연 층)보다 큰 두께를 가질 수 있다. 본 문서의 일 실시예에 따르면, 상기 적어도 하나의 도전성 비아(예: 도 7의 적어도 하나의 제 3 도전성 비아 (V13))는 LVH(laser via hole) 또는 stacked via를 포함할 수 있다. 본 문서의 일 실시예에 따르면, 상기 적층 구조는 상기 적어도 하나의 도전성 패턴(예: 도 7의 적어도 하나의 제 1 그라운드 패턴(G1) 또는 적어도 하나의 제 2 그라운드 패턴(G2))과 물리적 분리된 적어도 하나의 다른 도 전성 패턴(예: 도 7의 적어도 하나의 제 1 신호선 패턴(S1))을 더 포함할 수 있다. 상기 회로 기판은 상기 제 2 부분(예: 도 7의 제 2 부분)에 위치된 적어도 하나의 다른 도전성 비아(예: 도 7의 적어도 하나의 제 1 도 전성 비아(V11))를 더 포함할 수 있다. 상기 적어도 하나의 다른 도전성 비아는 상기 적어도 하나의 다른 도전 성 패턴과 전기적으로 연결될 수 있다. 본 문서의 일 실시예에 따르면, 상기 커버레이(예: 도 7의 제 1 표면 보호 층)은 상기 적어도 하나의 다른 도전성 비아(예: 도 7의 적어도 하나의 제 1 도전성 비아(V11))와 물리적으로 분리될 수 있다. 본 문서의 일 실시예에 따르면, 상기 커버레이(예: 도 13의 제 1 표면 보호 층)는 상기 적어도 하나의 다 른 도전성 비아(예: 도 13의 적어도 하나의 제 1 도전성 비아(V21))에 관통된 홀(예: 도 13의 제 1 홀(H1))을 포함할 수 있다. 상기 회로 기판은 상기 홀 및 상기 적어도 하나의 다른 도전성 비아 사이에 위치된 비도전 부 재(예: 도 13의 제 1 비도전 부재)를 더 포함할 수 있다. 본 문서의 일 실시예에 따르면, 상기 적어도 하나의 다른 도전성 비아(예: 도 7의 적어도 하나의 제 1 도전성 비아(V11))는 PTH(plated through hole)를 포함할 수 있다. 본 문서의 일 실시예에 따르면, 상기 제 2 부분(예: 도 7의 제 2 부분)은 상기 제 1 부분(예: 도 7의 제 1 부분)보다 큰 두께를 가질 수 있다. 본 문서의 일 실시예에 따르면, 제 2 부분(예: 도 7의 제 2 부분)은 상기 제 1 부분(예: 도 7의 제 1 부분 )에 대하여 돌출될 수 있다. 본 문서의 일 실시예에 따르면, 제 2 부분(예: 도 7의 제 2 부분)은 상기 제 1 부분(예: 도 7의 제 1 부분 )대비 리지드한 유전체(예: 도 7의 제 2 유전체(D2) 또는 제 3 유전체(D3))를 더 포함할 수 있다. 본 문서의 일 실시예에 따르면, 상기 회로 기판은 상기 제 1 하우징부(예: 도 2의 제 1 하우징부)에 위치 된 제 1 전기적 요소 및 상기 제 2 하우징부(예: 도 2의 제 2 하우징부)에 위치된 제 2 전기적 요소를 전 기적으로 연결할 수 있다. 상기 제 1 전기적 요소는 적어도 하나의 안테나를 포함할 수 있다. 상기 제 2 전기적 요소는 상기 적어도 하나의 안테나를 통해 선택된 또는 지정된 주파수 대역의 신호를 송신 또는 수신하도록 설 정된 무선 통신 회로를 포함할 수 있다. 본 문서의 일 실시예에 따르면, 회로 기판(예: 도 6의 회로 기판)은 제 1 부분(예: 도 7의 제 1 부분), 및 상기 제 1 부분으로부터 연장되고 상기 제 1 부분보다 리지드한(rigid) 제 2 부분(예: 도 7의 제 2 부분 )을 포함할 수 있다. 상기 회로 기판은, 상기 제 1 부분으로부터 상기 제 2 부분으로 연장된 가요성 비도전 필름(예: 도 7의 제 1 유전체(D1)), 및 상기 가요성 비도전 필름에 위치된 적어도 하나의 도전성 패턴(예: 도 7 의 적어도 하나의 제 1 그라운드 패턴(G1) 또는 적어도 하나의 제 2 그라운드 패턴(G2))을 포함하는 적층 구조 를 포함할 수 있다. 상기 회로 기판은 상기 제 1 부분으로부터 상기 제 2 부분의 내부로 연장된 커버레이(예: 도 7의 제 1 표면 보호 층)을 포함할 수 있다. 상기 커버레이는 상기 적층 구조와 중첩되고, 전자기 차폐 성분을 포함할 수 있다. 상기 회로 기판은 상기 제 2 부분에 위치된 적어도 하나의 도전성 비아(예: 도 7의 적 어도 하나의 제 3 도전성 비아(V13))를 포함할 수 있다. 적어도 하나의 도전성 비아는 상기 적어도 하나의 도전 성 패턴 및 상기 커버레이를 전기적으로 연결할 수 있다.본 문서의 일 실시예에 따르면, 상기 커버레이(예: 도 7의 제 1 표면 보호 층)는 상기 회로 기판의 표면 일부(예: 도 7의 제 1 면)를 형성하는 제 1 영역(예: 도 7의 제 1 영역(710a)), 및 상기 제 1 영역으로부 터 상기 제 2 부분(예: 도 7의 제 2 부분)의 내부로 연장된 제 2 영역(예: 도 7의 제 2 영역(710b))을 포함 할 수 있다. 본 문서의 일 실시예에 따르면, 상기 커버레이(예: 도 7의 제 1 표면 보호 층)은, 상기 회로 기판의 표면 일부(예: 도 7의 제 1 표면)를 형성하는 제 1 절연 층(예: 도 7의 제 1 절연 층), 상기 제 1 절연 층 및 상기 적층 구조 사이에 위치된 제 2 절연 층(예: 도 7의 제 2 절연 층), 상기 제 1 절연 층 및 상기 제 2 절연 층 사이에 위치된 도전 층(예: 도 7의 제 7 도전 층), 및 상기 제 2 절연 층 및 상기 적층 구조 사 이에 위치된 비도전 점착 층(예: 도 7의 비도전 점착 층)을 포함할 수 있다. 상기 적어도 하나의 도전성 비아(예: 도 7의 적어도 하나의 제 3 도전성 비아(V13))는 상기 적어도 하나의 도전성 패턴(예: 도 7의 적어도 하나의 제 1 그라운드 패턴(G1) 또는 적어도 하나의 제 2 그라운드 패턴(G2)) 및 상기 도전 층을 전기적으로 연 결할 수 있다. 본 문서의 일 실시예에 따르면, 상기 적층 구조는 상기 적어도 하나의 도전성 패턴(예: 도 7의 적어도 하나의 제 1 그라운드 패턴(G1) 또는 적어도 하나의 제 2 그라운드 패턴(G2))과 물리적으로 분리된 적어도 하나의 다른 도전성 패턴(예: 도 7의 적어도 하나의 제 1 신호선 패턴(S1))을 더 포함할 수 있다. 상기 회로 기판은 상기 제 2 부분(예: 도 7의 제 2 부분)에 위치된 적어도 하나의 다른 도전성 비아(예: 도 7의 적어도 하나의 제 1 도전성 비아(V11))를 더 포함할 수 있다. 상기 적어도 하나의 다른 도전성 비아는 상기 적어도 하나의 다른 도 전성 패턴과 전기적으로 연결될 수 있다. 본 문서의 일 실시예에 따르면, 상기 커버레이(예: 도 13의 제 1 표면 보호 층)는 상기 적어도 하나의 다 른 도전성 비아(예: 도 13의 적어도 하나의 제 1 도전성 비아(V21))에 관통된 홀(예: 도 13의 제 1 홀(H1))을 포함할 수 있다. 상기 회로 기판은 상기 홀 및 상기 적어도 하나의 다른 도전성 비아 사이에 위치된 비도전 부 재(예: 도 13의 제 1 비도전 부재)를 더 포함할 수 있다. 본 문서와 도면에 개시된 실시예들은 실시예에 따른 기술 내용을 쉽게 설명하고 실시예의 이해를 돕기 위해 특 정 예를 제시한 것일 뿐이며, 실시예의 범위를 한정하고자 하는 것은 아니다. 따라서 본 문서의 다양한 실시예 의 범위는 여기에 개시된 실시예들 이외에도 다양한 실시예의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 문서의 다양한 실시예의 범위에 포함되는 것으로 해석되어야 한다."}
{"patent_id": "10-2021-0001487", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은, 일 실시예에서, 네트워크 환경 내의 전자 장치의 블록도이다. 도 2는, 일 실시예에서, 펼쳐진 상태의 전자 장치에 관한 전면의 사시도이다. 도 3은, 일 실시예에서, 펼쳐진 상태의 전자 장치에 관한 후면의 사시도이다. 도 4는, 일 실시예에서, 접힌 상태의 전자 장치에 관한 사시도이다. 도 5는 일 실시예에 따른 전자 장치에 관한 분해도이다. 도 6은 일 실시예에서, 전자 장치에 포함된 회로 기판이 펼쳐진 상태일 때 회로 기판의 일부에 관한 평면도이다.도 7은, 일 실시예에서, 도 6의 A-A' 라인에 대한 회로 기판의 일부에 관한 단면 구조를 도시한다. 도 8은, 도 7의 실시예를 변형한 다른 실시예로서, LVH로 구현된 적어도 하나의 제 1 도전성 비아를 포함하는 회로 기판의 일부에 관한 단면 구조를 도시한다. 도 9는, 도 7의 실시예를 변형한 다른 실시예로서, LVH로 구현된 적어도 하나의 제 3 도전성 비아를 포함하는 회로 기판의 일부에 관한 단면 구조를 도시한다. 도 10은 일 실시예에 따른 전자기 차폐 특성을 가진 커버레이 필름에 관한 단면 구조를 도시한다. 도 11은, 일 실시예에서, 도 6의 도면 부호 'D'이 가리키는 부분에서 회로 기판에 포함된 그라운드 구조체의 일 부에 관한 사시도이다. 도 12는, 일 실시예에서, 도 6의 도면 부호 'D'이 가리키는 부분에서 회로 기판에 포함된 그라운드 구조체의 일 부에 관한 측면도이다. 도 13은, 다른 실시예에서, 도 6의 A-A' 라인에 대한 회로 기판의 일부에 관한 단면 구조를 도시한다. 도 14a, 14b, 14c, 14d, 및 14e는, 일 실시예에서, 도 13의 적어도 하나의 제 1 도전성 비아를 형성하는 동작 흐름을 설명하기 위한 단면도들이다. 도 15a는 일 실시예에 따른 닫힌 상태의 전자 장치에 관한 전면 사시도이다. 도 15b는 일 실시예에 따른 닫힌 상태의 전자 장치에 관한 후면 사시도이다. 도 16a는 일 실시예에 따른 열린 상태의 전자 장치에 관한 전면 사시도이다. 도 16b는 일 실시예에 따른 열린 상태의 전자 장치에 관한 후면 사시도이다."}
