# ğŸ” SafeCrackPro Beta FSM

Projeto de uma **mÃ¡quina de estados finita (FSM)** em **SystemVerilog** para simular um cofre eletrÃ´nico.  
O sistema valida uma senha prÃ©-definida, conta erros e acertos, permite alteraÃ§Ã£o de senha e aplica um tempo de bloqueio apÃ³s tentativas incorretas.

---

## ğŸ“‹ Funcionalidades

- **ValidaÃ§Ã£o de senha** com trÃªs etapas (passcode de 3 dÃ­gitos).
- **Contagem de acertos e erros** com LEDs indicadores.
- **MudanÃ§a de senha** via modo de configuraÃ§Ã£o.
- **Bloqueio temporÃ¡rio** de 10 segundos apÃ³s 3 tentativas incorretas.
- **IndicaÃ§Ã£o visual**:
  - LEDs vermelhos para erros (`leds_erros`)
  - LEDs verdes para acertos (`leds_acertos`)
  - LED verde para quando desbloquear (`unlocked`)
  - LEDs vermelhos sequenciais para contagem de segundos de bloqueio (`leds_segundos`).

---

## ğŸ›  Estrutura do Sistema

O projeto Ã© implementado como uma FSM **one-hot** com os seguintes estados:

| Estado  | FunÃ§Ã£o |
|---------|--------|
| `S0`    | Estado inicial, aguardando o primeiro dÃ­gito da senha |
| `S1`    | Primeiro dÃ­gito correto, aguardando o segundo |
| `S2`    | Segundo dÃ­gito correto, aguardando o terceiro |
| `S3`    | Senha correta â†’ cofre desbloqueado |
| `MS0`   | AlteraÃ§Ã£o de senha: captura do primeiro dÃ­gito |
| `MS1`   | AlteraÃ§Ã£o de senha: captura do segundo dÃ­gito |
| `MS2`   | AlteraÃ§Ã£o de senha: captura do terceiro dÃ­gito |
| `ERRO`  | Entrada incorreta de senha |
| `CONT`  | Cofre bloqueado por 10 segundos |

---

## âš™ï¸ Entradas e SaÃ­das

### Entradas
- `clk` â†’ clock do sistema
- `rst` â†’ reset geral
- `ms` â†’ habilita modo de alteraÃ§Ã£o de senha
- `btn[3:0]` â†’ botÃµes para entrada de dÃ­gito da senha

### SaÃ­das
- `unlocked` â†’ indica se o cofre estÃ¡ destravado
- `leds_erros[2:0]` â†’ indica quantidade de erros
- `leds_acertos[2:0]` â†’ indica quantidade de acertos
- `leds_segundos[9:0]` â†’ barra de contagem visual de segundos durante bloqueio

---

## ğŸ”„ LÃ³gica de Bloqueio por Tempo

Quando o estado `CONT` Ã© ativado:
1. O contador `segundos` incrementa a cada ciclo de clock.
2. O LED correspondente ao segundo atual Ã© aceso.
3. Ao atingir **10 segundos**, o contador Ã© zerado e o estado volta para `S0`.

---

## ğŸš€ Como Usar

1. Compile o arquivo `safecrack_fsm.sv` em seu ambiente/ferramenta de simulaÃ§Ã£o FPGA ou SystemVerilog.
2. Configure as entradas (`clk`, `rst`, `ms`, `btn`) no simulador.
3. Observe as saÃ­das (`unlocked`, `leds_erros`, `leds_acertos`, `leds_segundos`) para verificar o funcionamento.

---

## ğŸ“Œ ObservaÃ§Ãµes

- A senha padrÃ£o no reset Ã© **1 2 3** (`1110`, `1101`, `1011`).
- Para resetar, ative o switch relacionado ao `rst`.
- Para alterar a senha, ative o switch relacionado ao `ms` e insira os 3 novos dÃ­gitos.
- ApÃ³s 3 erros, o sistema entra no estado `CONT` e bloqueia por 10 segundos.
- LEDs de segundos acendem de forma cumulativa (efeito barra de progresso).
