/******************************************************************************
 * Copyright (c) 2019 Texas Instruments Incorporated - http://www.ti.com
 *
 *  Redistribution and use in source and binary forms, with or without
 *  modification, are permitted provided that the following conditions
 *  are met:
 *
 *    Redistributions of source code must retain the above copyright
 *    notice, this list of conditions and the following disclaimer.
 *
 *    Redistributions in binary form must reproduce the above copyright
 *    notice, this list of conditions and the following disclaimer in the
 *    documentation and/or other materials provided with the
 *    distribution.
 *
 *    Neither the name of Texas Instruments Incorporated nor the names of
 *    its contributors may be used to endorse or promote products derived
 *    from this software without specific prior written permission.
 *
 *  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
 *  "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
 *  LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
 *  A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
 *  OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
 *  SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
 *  LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
 *  DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
 *  THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
 *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
 *  OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
 *
 *****************************************************************************/

/** \file board_ddr.c
 *
 *  \brief This file used to configure the DDR timing parameters.
 *
 */

#include "board_ddr.h"
#include "board_utils.h"
#include <ti/drv/sciclient/sciclient.h>

/* ************************************************************************* */
/* Global Helper Functions */
/* ************************************************************************* */

/* Write to a specific field in an MMR. */
static void Board_DDRWriteMMRField(uint32_t mmrAddr,
                                   uint32_t fieldVal,
                                   uint32_t width,
                                   uint32_t leftshift)
{
    uint32_t pMMR;
    uint32_t mask;
    pMMR = HW_RD_REG32(mmrAddr);   //Grab the MMR value
    mask = (((1 << width) - 1) << leftshift); //Build a mask of 1s for the field.
    mask = ~(mask); //Invert the mask so that the field will be zero'd out with the AND operation.
    pMMR &= mask; //Zero out the field in the register.
    pMMR |= (fieldVal << leftshift); //Assign the value to that specific field.
    HW_WR_REG32(mmrAddr, pMMR);
}

/**
 * \brief   Write the unlocking keys to the locking registers.
 *
 * \param   kick0 		 		The first lock register.
 *
 * \param   kick1 				The second lock register.
 *
 * \return  status 				This should return 0 on a successful unlock.
 */
static uint32_t Board_DDRMMRUnlockOne(uint32_t kick0, uint32_t kick1)
{
    // initialize the status variable
    uint32_t status = 1;

    // if either of the kick lock registers are locked
    if (!(kick0 & 0x1) | !(kick1 & 0x1)){
        // unlock the partition by writing the unlock values to the kick lock registers
        kick0 = KICK0_UNLOCK;
        kick1 = KICK1_UNLOCK;
    }

    // check to see if either of the kick registers are unlocked.
    if (!(kick0 & 0x1)){
        status = 0;
    }

    // return the status to the calling program
    return status;

}

/**
 * \brief   Unlock the partition for a specific PLL.
 *
 * \param   BaseAddr     		The base address of the PLL MMR instance.
 * \param   addrOffset          MMR register offset.
 * \param   PLLIndex 			The index of the PLL (one PLL per partition).
 *
 * \return  none
 */
static void Board_DDRUnlockPLLMMR(uint32_t BaseAddr, 
                                  uint32_t addrOffset, 
                                  uint32_t PLLIndex)
{
	uint32_t firstMMR; 
    uint32_t secondMMR;

	//Calculate the first lock register address based on the PLL index.
	firstMMR = 0x10 + (PLLIndex * 0x1000) + BaseAddr + addrOffset;
	//Calculate tthe second lock register address based on the PLL index.
	secondMMR = 0x14 + (PLLIndex * 0x1000) + BaseAddr + addrOffset;
	//Unlock the MMR region with those addresses.
	Board_DDRMMRUnlockOne(HW_RD_REG32(firstMMR), HW_RD_REG32(secondMMR));
}

/**
 * \brief   Set DDR PLL to bypass, efectively 20MHz or 19.2MHz (on silicon).
 *
 * \param   none
 *
 * \return  none
 */
static void Board_DDRSetPLLExtBypass(void)
{

	uint32_t addrOffset = 0x00000000;
	uint32_t BaseAddr = CSL_PLL0_CFG_BASE;
	uint32_t PLLIndex = DDR_PLL_INDEX;

    Board_DDRUnlockPLLMMR(CSL_PLL0_CFG_BASE, addrOffset, PLLIndex);
	//BOARD_DEBUG_LOG("Setting DDR PLL to 20MHz/19.2MHz on silicon (bypass)\n");
		//Put the PLL in external bypass first. Write "1" to bit #31 in the control register.
	Board_DDRWriteMMRField((BaseAddr + addrOffset + (PLLIndex * 0x1000) + CONTROL), 1, 1, 31);
	//BOARD_DEBUG_LOG("Set PLL to external bypass\n");
}

/**
 * \brief   Set DDR PLL clock value
 *
 * \param   none
 *
 * \return  none
 */
static void Board_DDRSetPLLClock(void)
{
    Board_STATUS  status = BOARD_SOK;
    status = Board_PLLInit(TISCI_DEV_DDR0,
                           TISCI_DEV_DDR0_DDRSS_DDR_PLL_CLK,
                           DDRSS_PLL_FREQUENCY);
    if(status != BOARD_SOK)
    {
        BOARD_DEBUG_LOG("Failed to set the PLL clock freq\n");
    }
}

static void Board_DDRChangeFreqAck(void)
{
      uint32_t reqType, regVal;
      volatile uint32_t counter, counter2;
      volatile uint32_t temp = 0;

      temp = temp;  /* To suppress compiler warning */
      BOARD_DEBUG_LOG("--->>> LPDDR4 Initialization is in progress ... <<<---\n");

      for(counter = 0; counter < DDRSS_PLL_FHS_CNT; counter++)
      {
          //wait for freq change request
          regVal = HW_RD_REG32(0x00114080) & 0x80;
          BOARD_DEBUG_LOG("Reg Value: %d \n",,,,, regVal);
          while(regVal == 0x0){
              regVal = HW_RD_REG32(0x00114080) & 0x80;
              BOARD_DEBUG_LOG("Reg Value: %d \n",,,,, regVal);
          }

              reqType = HW_RD_REG32(0x00114080) & 0x03;
              BOARD_DEBUG_LOG("Frequency Change type %d request from Controller \n",,,,, reqType);

              if(reqType == 1){
                  Board_DDRSetPLLClock();
              }else if(reqType == 2){
                  Board_DDRSetPLLClock(); //Set_DDR_PLL_933MHz
              }else if(reqType == 0){
                  Board_DDRSetPLLExtBypass();
              }else{
                  //BOARD_DEBUG_LOG("error\n",,,,,);
              }

              counter2 = 0;
              while(counter2 < 200){
                  temp = HW_RD_REG32(0x00114080);
                  counter2++;
              }

              HW_WR_REG32(0x001140C0, 0x1); //set the ack bit

              counter2 = 0;
              while(counter2 < 10){
                  temp = HW_RD_REG32(0x00114080);
                  counter2++;
              }

              while((HW_RD_REG32(0x00114080) & 0x80) == 0x80);

              counter2 = 0;
              while(counter2 < 10){
                  temp = HW_RD_REG32(0x00114080);
                  counter2++;
              }

              HW_WR_REG32(0x001140C0, 0x0); //clear the ack bit

              counter2 = 0;
              while(counter2 < 10){
                  temp= HW_RD_REG32(0x00114080);
                  counter2++;
              }
      }
	
    BOARD_DEBUG_LOG("--->>> Frequency Change request handshake is completed... <<<---\n");
}

/**
 * \brief DDR4 Initialization function
 *
 * Initializes the DDR timing parameters. Sets the DDR timing parameters
 * based in the DDR PLL controller configuration done by the board library.
 * Any changes to DDR PLL requires change to DDR timing.
 *
 * \param   void
 *
 * \return  BOARD_SOK in case of success or appropriate error code
 *
 */
Board_STATUS Board_DDRInit(void)
{
    Board_unlockMMR();

    Board_DDRSetPLLExtBypass();

    //Program the DDR Controller
    BOARD_DEBUG_LOG("--->>> DDR controller programming in progress.. <<<---\n");
    BOARD_delay(100000);

	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_0_OFFSET,   DDRSS_CTL_00_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_1_OFFSET,   DDRSS_CTL_01_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_2_OFFSET,   DDRSS_CTL_02_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_3_OFFSET,   DDRSS_CTL_03_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_4_OFFSET,   DDRSS_CTL_04_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_5_OFFSET,   DDRSS_CTL_05_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_6_OFFSET,   DDRSS_CTL_06_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_7_OFFSET,   DDRSS_CTL_07_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_8_OFFSET,   DDRSS_CTL_08_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_9_OFFSET,   DDRSS_CTL_09_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_10_OFFSET,  DDRSS_CTL_10_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_11_OFFSET,  DDRSS_CTL_11_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_12_OFFSET,  DDRSS_CTL_12_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_13_OFFSET,  DDRSS_CTL_13_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_14_OFFSET,  DDRSS_CTL_14_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_15_OFFSET,  DDRSS_CTL_15_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_16_OFFSET,  DDRSS_CTL_16_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_17_OFFSET,  DDRSS_CTL_17_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_18_OFFSET,  DDRSS_CTL_18_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_19_OFFSET,  DDRSS_CTL_19_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_20_OFFSET,  DDRSS_CTL_20_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_21_OFFSET,  DDRSS_CTL_21_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_22_OFFSET,  DDRSS_CTL_22_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_23_OFFSET,  DDRSS_CTL_23_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_24_OFFSET,  DDRSS_CTL_24_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_25_OFFSET,  DDRSS_CTL_25_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_26_OFFSET,  DDRSS_CTL_26_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_27_OFFSET,  DDRSS_CTL_27_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_28_OFFSET,  DDRSS_CTL_28_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_29_OFFSET,  DDRSS_CTL_29_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_30_OFFSET,  DDRSS_CTL_30_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_31_OFFSET,  DDRSS_CTL_31_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_32_OFFSET,  DDRSS_CTL_32_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_33_OFFSET,  DDRSS_CTL_33_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_34_OFFSET,  DDRSS_CTL_34_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_35_OFFSET,  DDRSS_CTL_35_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_36_OFFSET,  DDRSS_CTL_36_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_37_OFFSET,  DDRSS_CTL_37_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_38_OFFSET,  DDRSS_CTL_38_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_39_OFFSET,  DDRSS_CTL_39_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_40_OFFSET,  DDRSS_CTL_40_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_41_OFFSET,  DDRSS_CTL_41_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_42_OFFSET,  DDRSS_CTL_42_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_43_OFFSET,  DDRSS_CTL_43_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_44_OFFSET,  DDRSS_CTL_44_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_45_OFFSET,  DDRSS_CTL_45_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_46_OFFSET,  DDRSS_CTL_46_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_47_OFFSET,  DDRSS_CTL_47_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_48_OFFSET,  DDRSS_CTL_48_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_49_OFFSET,  DDRSS_CTL_49_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_50_OFFSET,  DDRSS_CTL_50_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_51_OFFSET,  DDRSS_CTL_51_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_52_OFFSET,  DDRSS_CTL_52_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_53_OFFSET,  DDRSS_CTL_53_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_54_OFFSET,  DDRSS_CTL_54_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_55_OFFSET,  DDRSS_CTL_55_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_56_OFFSET,  DDRSS_CTL_56_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_57_OFFSET,  DDRSS_CTL_57_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_58_OFFSET,  DDRSS_CTL_58_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_59_OFFSET,  DDRSS_CTL_59_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_60_OFFSET,  DDRSS_CTL_60_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_61_OFFSET,  DDRSS_CTL_61_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_62_OFFSET,  DDRSS_CTL_62_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_63_OFFSET,  DDRSS_CTL_63_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_64_OFFSET,  DDRSS_CTL_64_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_65_OFFSET,  DDRSS_CTL_65_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_66_OFFSET,  DDRSS_CTL_66_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_67_OFFSET,  DDRSS_CTL_67_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_68_OFFSET,  DDRSS_CTL_68_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_69_OFFSET,  DDRSS_CTL_69_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_70_OFFSET,  DDRSS_CTL_70_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_71_OFFSET,  DDRSS_CTL_71_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_72_OFFSET,  DDRSS_CTL_72_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_73_OFFSET,  DDRSS_CTL_73_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_74_OFFSET,  DDRSS_CTL_74_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_75_OFFSET,  DDRSS_CTL_75_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_76_OFFSET,  DDRSS_CTL_76_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_77_OFFSET,  DDRSS_CTL_77_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_78_OFFSET,  DDRSS_CTL_78_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_79_OFFSET,  DDRSS_CTL_79_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_80_OFFSET,  DDRSS_CTL_80_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_81_OFFSET,  DDRSS_CTL_81_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_82_OFFSET,  DDRSS_CTL_82_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_83_OFFSET,  DDRSS_CTL_83_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_84_OFFSET,  DDRSS_CTL_84_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_85_OFFSET,  DDRSS_CTL_85_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_86_OFFSET,  DDRSS_CTL_86_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_87_OFFSET,  DDRSS_CTL_87_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_88_OFFSET,  DDRSS_CTL_88_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_89_OFFSET,  DDRSS_CTL_89_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_90_OFFSET,  DDRSS_CTL_90_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_91_OFFSET,  DDRSS_CTL_91_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_92_OFFSET,  DDRSS_CTL_92_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_93_OFFSET,  DDRSS_CTL_93_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_94_OFFSET,  DDRSS_CTL_94_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_95_OFFSET,  DDRSS_CTL_95_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_96_OFFSET,  DDRSS_CTL_96_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_97_OFFSET,  DDRSS_CTL_97_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_98_OFFSET,  DDRSS_CTL_98_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_99_OFFSET,  DDRSS_CTL_99_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_100_OFFSET, DDRSS_CTL_100_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_101_OFFSET, DDRSS_CTL_101_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_102_OFFSET, DDRSS_CTL_102_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_103_OFFSET, DDRSS_CTL_103_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_104_OFFSET, DDRSS_CTL_104_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_105_OFFSET, DDRSS_CTL_105_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_106_OFFSET, DDRSS_CTL_106_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_107_OFFSET, DDRSS_CTL_107_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_108_OFFSET, DDRSS_CTL_108_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_109_OFFSET, DDRSS_CTL_109_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_110_OFFSET, DDRSS_CTL_110_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_111_OFFSET, DDRSS_CTL_111_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_112_OFFSET, DDRSS_CTL_112_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_113_OFFSET, DDRSS_CTL_113_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_114_OFFSET, DDRSS_CTL_114_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_115_OFFSET, DDRSS_CTL_115_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_116_OFFSET, DDRSS_CTL_116_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_117_OFFSET, DDRSS_CTL_117_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_118_OFFSET, DDRSS_CTL_118_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_119_OFFSET, DDRSS_CTL_119_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_120_OFFSET, DDRSS_CTL_120_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_121_OFFSET, DDRSS_CTL_121_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_122_OFFSET, DDRSS_CTL_122_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_123_OFFSET, DDRSS_CTL_123_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_124_OFFSET, DDRSS_CTL_124_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_125_OFFSET, DDRSS_CTL_125_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_126_OFFSET, DDRSS_CTL_126_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_127_OFFSET, DDRSS_CTL_127_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_128_OFFSET, DDRSS_CTL_128_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_129_OFFSET, DDRSS_CTL_129_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_130_OFFSET, DDRSS_CTL_130_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_131_OFFSET, DDRSS_CTL_131_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_132_OFFSET, DDRSS_CTL_132_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_133_OFFSET, DDRSS_CTL_133_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_134_OFFSET, DDRSS_CTL_134_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_135_OFFSET, DDRSS_CTL_135_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_136_OFFSET, DDRSS_CTL_136_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_137_OFFSET, DDRSS_CTL_137_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_138_OFFSET, DDRSS_CTL_138_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_139_OFFSET, DDRSS_CTL_139_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_140_OFFSET, DDRSS_CTL_140_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_141_OFFSET, DDRSS_CTL_141_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_142_OFFSET, DDRSS_CTL_142_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_143_OFFSET, DDRSS_CTL_143_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_144_OFFSET, DDRSS_CTL_144_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_145_OFFSET, DDRSS_CTL_145_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_146_OFFSET, DDRSS_CTL_146_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_147_OFFSET, DDRSS_CTL_147_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_148_OFFSET, DDRSS_CTL_148_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_149_OFFSET, DDRSS_CTL_149_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_150_OFFSET, DDRSS_CTL_150_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_151_OFFSET, DDRSS_CTL_151_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_152_OFFSET, DDRSS_CTL_152_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_153_OFFSET, DDRSS_CTL_153_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_154_OFFSET, DDRSS_CTL_154_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_155_OFFSET, DDRSS_CTL_155_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_156_OFFSET, DDRSS_CTL_156_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_157_OFFSET, DDRSS_CTL_157_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_158_OFFSET, DDRSS_CTL_158_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_159_OFFSET, DDRSS_CTL_159_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_160_OFFSET, DDRSS_CTL_160_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_161_OFFSET, DDRSS_CTL_161_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_162_OFFSET, DDRSS_CTL_162_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_163_OFFSET, DDRSS_CTL_163_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_164_OFFSET, DDRSS_CTL_164_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_165_OFFSET, DDRSS_CTL_165_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_166_OFFSET, DDRSS_CTL_166_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_167_OFFSET, DDRSS_CTL_167_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_168_OFFSET, DDRSS_CTL_168_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_169_OFFSET, DDRSS_CTL_169_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_170_OFFSET, DDRSS_CTL_170_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_171_OFFSET, DDRSS_CTL_171_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_172_OFFSET, DDRSS_CTL_172_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_173_OFFSET, DDRSS_CTL_173_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_174_OFFSET, DDRSS_CTL_174_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_175_OFFSET, DDRSS_CTL_175_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_176_OFFSET, DDRSS_CTL_176_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_177_OFFSET, DDRSS_CTL_177_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_178_OFFSET, DDRSS_CTL_178_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_179_OFFSET, DDRSS_CTL_179_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_180_OFFSET, DDRSS_CTL_180_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_181_OFFSET, DDRSS_CTL_181_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_182_OFFSET, DDRSS_CTL_182_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_183_OFFSET, DDRSS_CTL_183_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_184_OFFSET, DDRSS_CTL_184_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_185_OFFSET, DDRSS_CTL_185_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_186_OFFSET, DDRSS_CTL_186_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_187_OFFSET, DDRSS_CTL_187_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_188_OFFSET, DDRSS_CTL_188_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_189_OFFSET, DDRSS_CTL_189_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_190_OFFSET, DDRSS_CTL_190_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_191_OFFSET, DDRSS_CTL_191_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_192_OFFSET, DDRSS_CTL_192_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_193_OFFSET, DDRSS_CTL_193_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_194_OFFSET, DDRSS_CTL_194_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_195_OFFSET, DDRSS_CTL_195_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_196_OFFSET, DDRSS_CTL_196_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_197_OFFSET, DDRSS_CTL_197_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_198_OFFSET, DDRSS_CTL_198_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_199_OFFSET, DDRSS_CTL_199_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_200_OFFSET, DDRSS_CTL_200_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_201_OFFSET, DDRSS_CTL_201_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_202_OFFSET, DDRSS_CTL_202_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_203_OFFSET, DDRSS_CTL_203_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_204_OFFSET, DDRSS_CTL_204_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_205_OFFSET, DDRSS_CTL_205_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_206_OFFSET, DDRSS_CTL_206_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_207_OFFSET, DDRSS_CTL_207_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_208_OFFSET, DDRSS_CTL_208_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_209_OFFSET, DDRSS_CTL_209_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_210_OFFSET, DDRSS_CTL_210_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_211_OFFSET, DDRSS_CTL_211_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_212_OFFSET, DDRSS_CTL_212_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_213_OFFSET, DDRSS_CTL_213_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_214_OFFSET, DDRSS_CTL_214_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_215_OFFSET, DDRSS_CTL_215_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_216_OFFSET, DDRSS_CTL_216_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_217_OFFSET, DDRSS_CTL_217_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_218_OFFSET, DDRSS_CTL_218_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_219_OFFSET, DDRSS_CTL_219_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_220_OFFSET, DDRSS_CTL_220_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_221_OFFSET, DDRSS_CTL_221_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_222_OFFSET, DDRSS_CTL_222_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_223_OFFSET, DDRSS_CTL_223_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_224_OFFSET, DDRSS_CTL_224_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_225_OFFSET, DDRSS_CTL_225_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_226_OFFSET, DDRSS_CTL_226_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_227_OFFSET, DDRSS_CTL_227_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_228_OFFSET, DDRSS_CTL_228_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_229_OFFSET, DDRSS_CTL_229_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_230_OFFSET, DDRSS_CTL_230_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_231_OFFSET, DDRSS_CTL_231_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_232_OFFSET, DDRSS_CTL_232_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_233_OFFSET, DDRSS_CTL_233_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_234_OFFSET, DDRSS_CTL_234_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_235_OFFSET, DDRSS_CTL_235_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_236_OFFSET, DDRSS_CTL_236_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_237_OFFSET, DDRSS_CTL_237_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_238_OFFSET, DDRSS_CTL_238_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_239_OFFSET, DDRSS_CTL_239_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_240_OFFSET, DDRSS_CTL_240_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_241_OFFSET, DDRSS_CTL_241_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_242_OFFSET, DDRSS_CTL_242_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_243_OFFSET, DDRSS_CTL_243_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_244_OFFSET, DDRSS_CTL_244_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_245_OFFSET, DDRSS_CTL_245_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_246_OFFSET, DDRSS_CTL_246_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_247_OFFSET, DDRSS_CTL_247_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_248_OFFSET, DDRSS_CTL_248_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_249_OFFSET, DDRSS_CTL_249_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_250_OFFSET, DDRSS_CTL_250_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_251_OFFSET, DDRSS_CTL_251_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_252_OFFSET, DDRSS_CTL_252_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_253_OFFSET, DDRSS_CTL_253_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_254_OFFSET, DDRSS_CTL_254_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_255_OFFSET, DDRSS_CTL_255_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_256_OFFSET, DDRSS_CTL_256_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_257_OFFSET, DDRSS_CTL_257_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_258_OFFSET, DDRSS_CTL_258_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_259_OFFSET, DDRSS_CTL_259_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_260_OFFSET, DDRSS_CTL_260_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_261_OFFSET, DDRSS_CTL_261_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_262_OFFSET, DDRSS_CTL_262_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_263_OFFSET, DDRSS_CTL_263_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_264_OFFSET, DDRSS_CTL_264_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_265_OFFSET, DDRSS_CTL_265_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_266_OFFSET, DDRSS_CTL_266_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_267_OFFSET, DDRSS_CTL_267_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_268_OFFSET, DDRSS_CTL_268_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_269_OFFSET, DDRSS_CTL_269_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_270_OFFSET, DDRSS_CTL_270_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_271_OFFSET, DDRSS_CTL_271_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_272_OFFSET, DDRSS_CTL_272_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_273_OFFSET, DDRSS_CTL_273_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_274_OFFSET, DDRSS_CTL_274_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_275_OFFSET, DDRSS_CTL_275_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_276_OFFSET, DDRSS_CTL_276_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_277_OFFSET, DDRSS_CTL_277_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_278_OFFSET, DDRSS_CTL_278_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_279_OFFSET, DDRSS_CTL_279_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_280_OFFSET, DDRSS_CTL_280_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_281_OFFSET, DDRSS_CTL_281_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_282_OFFSET, DDRSS_CTL_282_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_283_OFFSET, DDRSS_CTL_283_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_284_OFFSET, DDRSS_CTL_284_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_285_OFFSET, DDRSS_CTL_285_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_286_OFFSET, DDRSS_CTL_286_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_287_OFFSET, DDRSS_CTL_287_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_288_OFFSET, DDRSS_CTL_288_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_289_OFFSET, DDRSS_CTL_289_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_290_OFFSET, DDRSS_CTL_290_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_291_OFFSET, DDRSS_CTL_291_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_292_OFFSET, DDRSS_CTL_292_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_293_OFFSET, DDRSS_CTL_293_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_294_OFFSET, DDRSS_CTL_294_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_295_OFFSET, DDRSS_CTL_295_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_296_OFFSET, DDRSS_CTL_296_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_297_OFFSET, DDRSS_CTL_297_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_298_OFFSET, DDRSS_CTL_298_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_299_OFFSET, DDRSS_CTL_299_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_300_OFFSET, DDRSS_CTL_300_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_301_OFFSET, DDRSS_CTL_301_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_302_OFFSET, DDRSS_CTL_302_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_303_OFFSET, DDRSS_CTL_303_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_304_OFFSET, DDRSS_CTL_304_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_305_OFFSET, DDRSS_CTL_305_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_306_OFFSET, DDRSS_CTL_306_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_307_OFFSET, DDRSS_CTL_307_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_308_OFFSET, DDRSS_CTL_308_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_309_OFFSET, DDRSS_CTL_309_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_310_OFFSET, DDRSS_CTL_310_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_311_OFFSET, DDRSS_CTL_311_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_312_OFFSET, DDRSS_CTL_312_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_313_OFFSET, DDRSS_CTL_313_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_314_OFFSET, DDRSS_CTL_314_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_315_OFFSET, DDRSS_CTL_315_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_316_OFFSET, DDRSS_CTL_316_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_317_OFFSET, DDRSS_CTL_317_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_318_OFFSET, DDRSS_CTL_318_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_319_OFFSET, DDRSS_CTL_319_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_320_OFFSET, DDRSS_CTL_320_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_321_OFFSET, DDRSS_CTL_321_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_322_OFFSET, DDRSS_CTL_322_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_323_OFFSET, DDRSS_CTL_323_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_324_OFFSET, DDRSS_CTL_324_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_325_OFFSET, DDRSS_CTL_325_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_326_OFFSET, DDRSS_CTL_326_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_327_OFFSET, DDRSS_CTL_327_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_328_OFFSET, DDRSS_CTL_328_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_329_OFFSET, DDRSS_CTL_329_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_330_OFFSET, DDRSS_CTL_330_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_331_OFFSET, DDRSS_CTL_331_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_332_OFFSET, DDRSS_CTL_332_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_333_OFFSET, DDRSS_CTL_333_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_334_OFFSET, DDRSS_CTL_334_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_335_OFFSET, DDRSS_CTL_335_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_336_OFFSET, DDRSS_CTL_336_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_337_OFFSET, DDRSS_CTL_337_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_338_OFFSET, DDRSS_CTL_338_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_339_OFFSET, DDRSS_CTL_339_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_340_OFFSET, DDRSS_CTL_340_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_341_OFFSET, DDRSS_CTL_341_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_342_OFFSET, DDRSS_CTL_342_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_343_OFFSET, DDRSS_CTL_343_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_344_OFFSET, DDRSS_CTL_344_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_345_OFFSET, DDRSS_CTL_345_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_346_OFFSET, DDRSS_CTL_346_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_347_OFFSET, DDRSS_CTL_347_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_348_OFFSET, DDRSS_CTL_348_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_349_OFFSET, DDRSS_CTL_349_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_350_OFFSET, DDRSS_CTL_350_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_351_OFFSET, DDRSS_CTL_351_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_352_OFFSET, DDRSS_CTL_352_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_353_OFFSET, DDRSS_CTL_353_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_354_OFFSET, DDRSS_CTL_354_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_355_OFFSET, DDRSS_CTL_355_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_356_OFFSET, DDRSS_CTL_356_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_357_OFFSET, DDRSS_CTL_357_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_358_OFFSET, DDRSS_CTL_358_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_359_OFFSET, DDRSS_CTL_359_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_360_OFFSET, DDRSS_CTL_360_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_361_OFFSET, DDRSS_CTL_361_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_362_OFFSET, DDRSS_CTL_362_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_363_OFFSET, DDRSS_CTL_363_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_364_OFFSET, DDRSS_CTL_364_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_365_OFFSET, DDRSS_CTL_365_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_366_OFFSET, DDRSS_CTL_366_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_367_OFFSET, DDRSS_CTL_367_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_368_OFFSET, DDRSS_CTL_368_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_369_OFFSET, DDRSS_CTL_369_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_370_OFFSET, DDRSS_CTL_370_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_371_OFFSET, DDRSS_CTL_371_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_372_OFFSET, DDRSS_CTL_372_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_373_OFFSET, DDRSS_CTL_373_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_374_OFFSET, DDRSS_CTL_374_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_375_OFFSET, DDRSS_CTL_375_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_376_OFFSET, DDRSS_CTL_376_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_377_OFFSET, DDRSS_CTL_377_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_378_OFFSET, DDRSS_CTL_378_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_379_OFFSET, DDRSS_CTL_379_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_380_OFFSET, DDRSS_CTL_380_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_381_OFFSET, DDRSS_CTL_381_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_382_OFFSET, DDRSS_CTL_382_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_383_OFFSET, DDRSS_CTL_383_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_384_OFFSET, DDRSS_CTL_384_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_385_OFFSET, DDRSS_CTL_385_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_386_OFFSET, DDRSS_CTL_386_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_387_OFFSET, DDRSS_CTL_387_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_388_OFFSET, DDRSS_CTL_388_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_389_OFFSET, DDRSS_CTL_389_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_390_OFFSET, DDRSS_CTL_390_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_391_OFFSET, DDRSS_CTL_391_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_392_OFFSET, DDRSS_CTL_392_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_393_OFFSET, DDRSS_CTL_393_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_394_OFFSET, DDRSS_CTL_394_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_395_OFFSET, DDRSS_CTL_395_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_396_OFFSET, DDRSS_CTL_396_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_397_OFFSET, DDRSS_CTL_397_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_398_OFFSET, DDRSS_CTL_398_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_399_OFFSET, DDRSS_CTL_399_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_400_OFFSET, DDRSS_CTL_400_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_401_OFFSET, DDRSS_CTL_401_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_402_OFFSET, DDRSS_CTL_402_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_403_OFFSET, DDRSS_CTL_403_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_404_OFFSET, DDRSS_CTL_404_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_405_OFFSET, DDRSS_CTL_405_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_406_OFFSET, DDRSS_CTL_406_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_407_OFFSET, DDRSS_CTL_407_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_408_OFFSET, DDRSS_CTL_408_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_409_OFFSET, DDRSS_CTL_409_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_410_OFFSET, DDRSS_CTL_410_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_411_OFFSET, DDRSS_CTL_411_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_412_OFFSET, DDRSS_CTL_412_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_413_OFFSET, DDRSS_CTL_413_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_414_OFFSET, DDRSS_CTL_414_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_415_OFFSET, DDRSS_CTL_415_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_416_OFFSET, DDRSS_CTL_416_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_417_OFFSET, DDRSS_CTL_417_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_418_OFFSET, DDRSS_CTL_418_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_419_OFFSET, DDRSS_CTL_419_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_420_OFFSET, DDRSS_CTL_420_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_421_OFFSET, DDRSS_CTL_421_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_422_OFFSET, DDRSS_CTL_422_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_423_OFFSET, DDRSS_CTL_423_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_424_OFFSET, DDRSS_CTL_424_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_425_OFFSET, DDRSS_CTL_425_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_426_OFFSET, DDRSS_CTL_426_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_427_OFFSET, DDRSS_CTL_427_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_428_OFFSET, DDRSS_CTL_428_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_429_OFFSET, DDRSS_CTL_429_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_430_OFFSET, DDRSS_CTL_430_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_431_OFFSET, DDRSS_CTL_431_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_432_OFFSET, DDRSS_CTL_432_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_433_OFFSET, DDRSS_CTL_433_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_434_OFFSET, DDRSS_CTL_434_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_435_OFFSET, DDRSS_CTL_435_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_436_OFFSET, DDRSS_CTL_436_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_437_OFFSET, DDRSS_CTL_437_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_438_OFFSET, DDRSS_CTL_438_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_439_OFFSET, DDRSS_CTL_439_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_440_OFFSET, DDRSS_CTL_440_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_441_OFFSET, DDRSS_CTL_441_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_442_OFFSET, DDRSS_CTL_442_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_443_OFFSET, DDRSS_CTL_443_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_444_OFFSET, DDRSS_CTL_444_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_445_OFFSET, DDRSS_CTL_445_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_446_OFFSET, DDRSS_CTL_446_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_447_OFFSET, DDRSS_CTL_447_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_448_OFFSET, DDRSS_CTL_448_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_449_OFFSET, DDRSS_CTL_449_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_450_OFFSET, DDRSS_CTL_450_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_451_OFFSET, DDRSS_CTL_451_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_452_OFFSET, DDRSS_CTL_452_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_453_OFFSET, DDRSS_CTL_453_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_454_OFFSET, DDRSS_CTL_454_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_455_OFFSET, DDRSS_CTL_455_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_456_OFFSET, DDRSS_CTL_456_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_457_OFFSET, DDRSS_CTL_457_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_458_OFFSET, DDRSS_CTL_458_DATA );

	BOARD_DEBUG_LOG("--->>> DDR controller programming completed... <<<---\n");

    //Program the PI module
    BOARD_DEBUG_LOG("--->>> DDR PI programming in progress.. <<<---\n");

	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_0_OFFSET,   DDRSS_PI_00_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_1_OFFSET,   DDRSS_PI_01_DATA	);
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_2_OFFSET,	DDRSS_PI_02_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_3_OFFSET,	DDRSS_PI_03_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_4_OFFSET,	DDRSS_PI_04_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_5_OFFSET,	DDRSS_PI_05_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_6_OFFSET,	DDRSS_PI_06_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_7_OFFSET,	DDRSS_PI_07_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_8_OFFSET,	DDRSS_PI_08_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_9_OFFSET,	DDRSS_PI_09_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_10_OFFSET,	DDRSS_PI_10_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_11_OFFSET,	DDRSS_PI_11_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_12_OFFSET,	DDRSS_PI_12_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_13_OFFSET,	DDRSS_PI_13_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_14_OFFSET,	DDRSS_PI_14_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_15_OFFSET,	DDRSS_PI_15_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_16_OFFSET,	DDRSS_PI_16_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_17_OFFSET,	DDRSS_PI_17_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_18_OFFSET,	DDRSS_PI_18_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_19_OFFSET,	DDRSS_PI_19_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_20_OFFSET,	DDRSS_PI_20_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_21_OFFSET,	DDRSS_PI_21_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_22_OFFSET,	DDRSS_PI_22_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_23_OFFSET,	DDRSS_PI_23_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_24_OFFSET,	DDRSS_PI_24_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_25_OFFSET,	DDRSS_PI_25_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_26_OFFSET,	DDRSS_PI_26_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_27_OFFSET,	DDRSS_PI_27_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_28_OFFSET,	DDRSS_PI_28_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_29_OFFSET,	DDRSS_PI_29_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_30_OFFSET,	DDRSS_PI_30_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_31_OFFSET,	DDRSS_PI_31_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_32_OFFSET,	DDRSS_PI_32_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_33_OFFSET,	DDRSS_PI_33_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_34_OFFSET,	DDRSS_PI_34_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_35_OFFSET,	DDRSS_PI_35_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_36_OFFSET,	DDRSS_PI_36_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_37_OFFSET,	DDRSS_PI_37_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_38_OFFSET,	DDRSS_PI_38_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_39_OFFSET,	DDRSS_PI_39_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_40_OFFSET,	DDRSS_PI_40_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_41_OFFSET,	DDRSS_PI_41_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_42_OFFSET,	DDRSS_PI_42_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_43_OFFSET,	DDRSS_PI_43_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_44_OFFSET,	DDRSS_PI_44_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_45_OFFSET,	DDRSS_PI_45_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_46_OFFSET,	DDRSS_PI_46_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_47_OFFSET,	DDRSS_PI_47_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_48_OFFSET,	DDRSS_PI_48_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_49_OFFSET,	DDRSS_PI_49_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_50_OFFSET,	DDRSS_PI_50_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_51_OFFSET,	DDRSS_PI_51_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_52_OFFSET,	DDRSS_PI_52_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_53_OFFSET,	DDRSS_PI_53_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_54_OFFSET,	DDRSS_PI_54_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_55_OFFSET,	DDRSS_PI_55_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_56_OFFSET,	DDRSS_PI_56_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_57_OFFSET,	DDRSS_PI_57_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_58_OFFSET,	DDRSS_PI_58_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_59_OFFSET,	DDRSS_PI_59_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_60_OFFSET,	DDRSS_PI_60_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_61_OFFSET,	DDRSS_PI_61_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_62_OFFSET,	DDRSS_PI_62_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_63_OFFSET,	DDRSS_PI_63_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_64_OFFSET,	DDRSS_PI_64_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_65_OFFSET,	DDRSS_PI_65_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_66_OFFSET,	DDRSS_PI_66_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_67_OFFSET,	DDRSS_PI_67_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_68_OFFSET,	DDRSS_PI_68_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_69_OFFSET,	DDRSS_PI_69_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_70_OFFSET,	DDRSS_PI_70_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_71_OFFSET,	DDRSS_PI_71_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_72_OFFSET,	DDRSS_PI_72_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_73_OFFSET,	DDRSS_PI_73_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_74_OFFSET,	DDRSS_PI_74_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_75_OFFSET,	DDRSS_PI_75_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_76_OFFSET,	DDRSS_PI_76_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_77_OFFSET,	DDRSS_PI_77_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_78_OFFSET,	DDRSS_PI_78_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_79_OFFSET,	DDRSS_PI_79_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_80_OFFSET,	DDRSS_PI_80_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_81_OFFSET,	DDRSS_PI_81_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_82_OFFSET,	DDRSS_PI_82_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_83_OFFSET,	DDRSS_PI_83_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_84_OFFSET,	DDRSS_PI_84_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_85_OFFSET,	DDRSS_PI_85_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_86_OFFSET,	DDRSS_PI_86_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_87_OFFSET,	DDRSS_PI_87_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_88_OFFSET,	DDRSS_PI_88_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_89_OFFSET,	DDRSS_PI_89_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_90_OFFSET,	DDRSS_PI_90_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_91_OFFSET,	DDRSS_PI_91_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_92_OFFSET,	DDRSS_PI_92_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_93_OFFSET,	DDRSS_PI_93_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_94_OFFSET,	DDRSS_PI_94_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_95_OFFSET,	DDRSS_PI_95_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_96_OFFSET,	DDRSS_PI_96_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_97_OFFSET,	DDRSS_PI_97_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_98_OFFSET,	DDRSS_PI_98_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_99_OFFSET,	DDRSS_PI_99_DATA   );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_100_OFFSET,	DDRSS_PI_100_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_101_OFFSET,	DDRSS_PI_101_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_102_OFFSET,	DDRSS_PI_102_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_103_OFFSET,	DDRSS_PI_103_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_104_OFFSET,	DDRSS_PI_104_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_105_OFFSET,	DDRSS_PI_105_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_106_OFFSET,	DDRSS_PI_106_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_107_OFFSET,	DDRSS_PI_107_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_108_OFFSET,	DDRSS_PI_108_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_109_OFFSET,	DDRSS_PI_109_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_110_OFFSET,	DDRSS_PI_110_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_111_OFFSET,	DDRSS_PI_111_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_112_OFFSET,	DDRSS_PI_112_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_113_OFFSET,	DDRSS_PI_113_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_114_OFFSET,	DDRSS_PI_114_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_115_OFFSET,	DDRSS_PI_115_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_116_OFFSET,	DDRSS_PI_116_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_117_OFFSET,	DDRSS_PI_117_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_118_OFFSET,	DDRSS_PI_118_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_119_OFFSET,	DDRSS_PI_119_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_120_OFFSET,	DDRSS_PI_120_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_121_OFFSET,	DDRSS_PI_121_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_122_OFFSET,	DDRSS_PI_122_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_123_OFFSET,	DDRSS_PI_123_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_124_OFFSET,	DDRSS_PI_124_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_125_OFFSET,	DDRSS_PI_125_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_126_OFFSET,	DDRSS_PI_126_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_127_OFFSET,	DDRSS_PI_127_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_128_OFFSET,	DDRSS_PI_128_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_129_OFFSET,	DDRSS_PI_129_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_130_OFFSET,	DDRSS_PI_130_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_131_OFFSET,	DDRSS_PI_131_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_132_OFFSET,	DDRSS_PI_132_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_133_OFFSET,	DDRSS_PI_133_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_134_OFFSET,	DDRSS_PI_134_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_135_OFFSET,	DDRSS_PI_135_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_136_OFFSET,	DDRSS_PI_136_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_137_OFFSET,	DDRSS_PI_137_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_138_OFFSET,	DDRSS_PI_138_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_139_OFFSET,	DDRSS_PI_139_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_140_OFFSET,	DDRSS_PI_140_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_141_OFFSET,	DDRSS_PI_141_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_142_OFFSET,	DDRSS_PI_142_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_143_OFFSET,	DDRSS_PI_143_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_144_OFFSET,	DDRSS_PI_144_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_145_OFFSET,	DDRSS_PI_145_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_146_OFFSET,	DDRSS_PI_146_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_147_OFFSET,	DDRSS_PI_147_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_148_OFFSET,	DDRSS_PI_148_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_149_OFFSET,	DDRSS_PI_149_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_150_OFFSET,	DDRSS_PI_150_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_151_OFFSET,	DDRSS_PI_151_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_152_OFFSET,	DDRSS_PI_152_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_153_OFFSET,	DDRSS_PI_153_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_154_OFFSET,	DDRSS_PI_154_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_155_OFFSET,	DDRSS_PI_155_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_156_OFFSET,	DDRSS_PI_156_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_157_OFFSET,	DDRSS_PI_157_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_158_OFFSET,	DDRSS_PI_158_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_159_OFFSET,	DDRSS_PI_159_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_160_OFFSET,	DDRSS_PI_160_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_161_OFFSET,	DDRSS_PI_161_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_162_OFFSET,	DDRSS_PI_162_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_163_OFFSET,	DDRSS_PI_163_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_164_OFFSET,	DDRSS_PI_164_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_165_OFFSET,	DDRSS_PI_165_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_166_OFFSET,	DDRSS_PI_166_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_167_OFFSET,	DDRSS_PI_167_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_168_OFFSET,	DDRSS_PI_168_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_169_OFFSET,	DDRSS_PI_169_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_170_OFFSET,	DDRSS_PI_170_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_171_OFFSET,	DDRSS_PI_171_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_172_OFFSET,	DDRSS_PI_172_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_173_OFFSET,	DDRSS_PI_173_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_174_OFFSET,	DDRSS_PI_174_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_175_OFFSET,	DDRSS_PI_175_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_176_OFFSET,	DDRSS_PI_176_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_177_OFFSET,	DDRSS_PI_177_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_178_OFFSET,	DDRSS_PI_178_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_179_OFFSET,	DDRSS_PI_179_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_180_OFFSET,	DDRSS_PI_180_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_181_OFFSET,	DDRSS_PI_181_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_182_OFFSET,	DDRSS_PI_182_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_183_OFFSET,	DDRSS_PI_183_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_184_OFFSET,	DDRSS_PI_184_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_185_OFFSET,	DDRSS_PI_185_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_186_OFFSET,	DDRSS_PI_186_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_187_OFFSET,	DDRSS_PI_187_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_188_OFFSET,	DDRSS_PI_188_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_189_OFFSET,	DDRSS_PI_189_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_190_OFFSET,	DDRSS_PI_190_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_191_OFFSET,	DDRSS_PI_191_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_192_OFFSET,	DDRSS_PI_192_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_193_OFFSET,	DDRSS_PI_193_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_194_OFFSET,	DDRSS_PI_194_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_195_OFFSET,	DDRSS_PI_195_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_196_OFFSET,	DDRSS_PI_196_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_197_OFFSET,	DDRSS_PI_197_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_198_OFFSET,	DDRSS_PI_198_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_199_OFFSET,	DDRSS_PI_199_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_200_OFFSET,	DDRSS_PI_200_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_201_OFFSET,	DDRSS_PI_201_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_202_OFFSET,	DDRSS_PI_202_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_203_OFFSET,	DDRSS_PI_203_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_204_OFFSET,	DDRSS_PI_204_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_205_OFFSET,	DDRSS_PI_205_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_206_OFFSET,	DDRSS_PI_206_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_207_OFFSET,	DDRSS_PI_207_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_208_OFFSET,	DDRSS_PI_208_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_209_OFFSET,	DDRSS_PI_209_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_210_OFFSET,	DDRSS_PI_210_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_211_OFFSET,	DDRSS_PI_211_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_212_OFFSET,	DDRSS_PI_212_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_213_OFFSET,	DDRSS_PI_213_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_214_OFFSET,	DDRSS_PI_214_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_215_OFFSET,	DDRSS_PI_215_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_216_OFFSET,	DDRSS_PI_216_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_217_OFFSET,	DDRSS_PI_217_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_218_OFFSET,	DDRSS_PI_218_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_219_OFFSET,	DDRSS_PI_219_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_220_OFFSET,	DDRSS_PI_220_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_221_OFFSET,	DDRSS_PI_221_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_222_OFFSET,	DDRSS_PI_222_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_223_OFFSET,	DDRSS_PI_223_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_224_OFFSET,	DDRSS_PI_224_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_225_OFFSET,	DDRSS_PI_225_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_226_OFFSET,	DDRSS_PI_226_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_227_OFFSET,	DDRSS_PI_227_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_228_OFFSET,	DDRSS_PI_228_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_229_OFFSET,	DDRSS_PI_229_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_230_OFFSET,	DDRSS_PI_230_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_231_OFFSET,	DDRSS_PI_231_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_232_OFFSET,	DDRSS_PI_232_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_233_OFFSET,	DDRSS_PI_233_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_234_OFFSET,	DDRSS_PI_234_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_235_OFFSET,	DDRSS_PI_235_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_236_OFFSET,	DDRSS_PI_236_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_237_OFFSET,	DDRSS_PI_237_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_238_OFFSET,	DDRSS_PI_238_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_239_OFFSET,	DDRSS_PI_239_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_240_OFFSET,	DDRSS_PI_240_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_241_OFFSET,	DDRSS_PI_241_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_242_OFFSET,	DDRSS_PI_242_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_243_OFFSET,	DDRSS_PI_243_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_244_OFFSET,	DDRSS_PI_244_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_245_OFFSET,	DDRSS_PI_245_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_246_OFFSET,	DDRSS_PI_246_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_247_OFFSET,	DDRSS_PI_247_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_248_OFFSET,	DDRSS_PI_248_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_249_OFFSET,	DDRSS_PI_249_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_250_OFFSET,	DDRSS_PI_250_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_251_OFFSET,	DDRSS_PI_251_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_252_OFFSET,	DDRSS_PI_252_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_253_OFFSET,	DDRSS_PI_253_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_254_OFFSET,	DDRSS_PI_254_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_255_OFFSET,	DDRSS_PI_255_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_256_OFFSET,	DDRSS_PI_256_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_257_OFFSET,	DDRSS_PI_257_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_258_OFFSET,	DDRSS_PI_258_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_259_OFFSET,	DDRSS_PI_259_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_260_OFFSET,	DDRSS_PI_260_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_261_OFFSET,	DDRSS_PI_261_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_262_OFFSET,	DDRSS_PI_262_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_263_OFFSET,	DDRSS_PI_263_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_264_OFFSET,	DDRSS_PI_264_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_265_OFFSET,	DDRSS_PI_265_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_266_OFFSET,	DDRSS_PI_266_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_267_OFFSET,	DDRSS_PI_267_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_268_OFFSET,	DDRSS_PI_268_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_269_OFFSET,	DDRSS_PI_269_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_270_OFFSET,	DDRSS_PI_270_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_271_OFFSET,	DDRSS_PI_271_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_272_OFFSET,	DDRSS_PI_272_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_273_OFFSET,	DDRSS_PI_273_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_274_OFFSET,	DDRSS_PI_274_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_275_OFFSET,	DDRSS_PI_275_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_276_OFFSET,	DDRSS_PI_276_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_277_OFFSET,	DDRSS_PI_277_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_278_OFFSET,	DDRSS_PI_278_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_279_OFFSET,	DDRSS_PI_279_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_280_OFFSET,	DDRSS_PI_280_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_281_OFFSET,	DDRSS_PI_281_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_282_OFFSET,	DDRSS_PI_282_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_283_OFFSET,	DDRSS_PI_283_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_284_OFFSET,	DDRSS_PI_284_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_285_OFFSET,	DDRSS_PI_285_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_286_OFFSET,	DDRSS_PI_286_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_287_OFFSET,	DDRSS_PI_287_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_288_OFFSET,	DDRSS_PI_288_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_289_OFFSET,	DDRSS_PI_289_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_290_OFFSET,	DDRSS_PI_290_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_291_OFFSET,	DDRSS_PI_291_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_292_OFFSET,	DDRSS_PI_292_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_293_OFFSET,	DDRSS_PI_293_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_294_OFFSET,	DDRSS_PI_294_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_295_OFFSET,	DDRSS_PI_295_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_296_OFFSET,	DDRSS_PI_296_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_297_OFFSET,	DDRSS_PI_297_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_298_OFFSET,	DDRSS_PI_298_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_299_OFFSET,	DDRSS_PI_299_DATA  );

    BOARD_DEBUG_LOG("--->>> DDR PI programming completed... <<<---\n");

    //Program the data slice 0
	BOARD_DEBUG_LOG("--->>> DDR PHY Data Slice 0 programming in progress.. <<<---\n");

	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_0_OFFSET,   	DDRSS_PHY_00_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1_OFFSET,   	DDRSS_PHY_01_DATA	);
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_2_OFFSET,	DDRSS_PHY_02_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_3_OFFSET,	DDRSS_PHY_03_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_4_OFFSET,	DDRSS_PHY_04_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_5_OFFSET,	DDRSS_PHY_05_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_6_OFFSET,	DDRSS_PHY_06_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_7_OFFSET,	DDRSS_PHY_07_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_8_OFFSET,	DDRSS_PHY_08_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_9_OFFSET,	DDRSS_PHY_09_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_10_OFFSET,	DDRSS_PHY_10_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_11_OFFSET,	DDRSS_PHY_11_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_12_OFFSET,	DDRSS_PHY_12_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_13_OFFSET,	DDRSS_PHY_13_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_14_OFFSET,	DDRSS_PHY_14_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_15_OFFSET,	DDRSS_PHY_15_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_16_OFFSET,	DDRSS_PHY_16_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_17_OFFSET,	DDRSS_PHY_17_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_18_OFFSET,	DDRSS_PHY_18_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_19_OFFSET,	DDRSS_PHY_19_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_20_OFFSET,	DDRSS_PHY_20_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_21_OFFSET,	DDRSS_PHY_21_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_22_OFFSET,	DDRSS_PHY_22_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_23_OFFSET,	DDRSS_PHY_23_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_24_OFFSET,	DDRSS_PHY_24_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_25_OFFSET,	DDRSS_PHY_25_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_26_OFFSET,	DDRSS_PHY_26_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_27_OFFSET,	DDRSS_PHY_27_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_28_OFFSET,	DDRSS_PHY_28_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_29_OFFSET,	DDRSS_PHY_29_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_30_OFFSET,	DDRSS_PHY_30_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_31_OFFSET,	DDRSS_PHY_31_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_32_OFFSET,	DDRSS_PHY_32_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_33_OFFSET,	DDRSS_PHY_33_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_34_OFFSET,	DDRSS_PHY_34_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_35_OFFSET,	DDRSS_PHY_35_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_36_OFFSET,	DDRSS_PHY_36_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_37_OFFSET,	DDRSS_PHY_37_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_38_OFFSET,	DDRSS_PHY_38_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_39_OFFSET,	DDRSS_PHY_39_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_40_OFFSET,	DDRSS_PHY_40_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_41_OFFSET,	DDRSS_PHY_41_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_42_OFFSET,	DDRSS_PHY_42_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_43_OFFSET,	DDRSS_PHY_43_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_44_OFFSET,	DDRSS_PHY_44_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_45_OFFSET,	DDRSS_PHY_45_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_46_OFFSET,	DDRSS_PHY_46_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_47_OFFSET,	DDRSS_PHY_47_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_48_OFFSET,	DDRSS_PHY_48_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_49_OFFSET,	DDRSS_PHY_49_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_50_OFFSET,	DDRSS_PHY_50_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_51_OFFSET,	DDRSS_PHY_51_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_52_OFFSET,	DDRSS_PHY_52_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_53_OFFSET,	DDRSS_PHY_53_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_54_OFFSET,	DDRSS_PHY_54_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_55_OFFSET,	DDRSS_PHY_55_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_56_OFFSET,	DDRSS_PHY_56_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_57_OFFSET,	DDRSS_PHY_57_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_58_OFFSET,	DDRSS_PHY_58_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_59_OFFSET,	DDRSS_PHY_59_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_60_OFFSET,	DDRSS_PHY_60_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_61_OFFSET,	DDRSS_PHY_61_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_62_OFFSET,	DDRSS_PHY_62_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_63_OFFSET,	DDRSS_PHY_63_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_64_OFFSET,	DDRSS_PHY_64_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_65_OFFSET,	DDRSS_PHY_65_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_66_OFFSET,	DDRSS_PHY_66_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_67_OFFSET,	DDRSS_PHY_67_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_68_OFFSET,	DDRSS_PHY_68_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_69_OFFSET,	DDRSS_PHY_69_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_70_OFFSET,	DDRSS_PHY_70_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_71_OFFSET,	DDRSS_PHY_71_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_72_OFFSET,	DDRSS_PHY_72_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_73_OFFSET,	DDRSS_PHY_73_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_74_OFFSET,	DDRSS_PHY_74_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_75_OFFSET,	DDRSS_PHY_75_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_76_OFFSET,	DDRSS_PHY_76_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_77_OFFSET,	DDRSS_PHY_77_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_78_OFFSET,	DDRSS_PHY_78_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_79_OFFSET,	DDRSS_PHY_79_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_80_OFFSET,	DDRSS_PHY_80_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_81_OFFSET,	DDRSS_PHY_81_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_82_OFFSET,	DDRSS_PHY_82_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_83_OFFSET,	DDRSS_PHY_83_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_84_OFFSET,	DDRSS_PHY_84_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_85_OFFSET,	DDRSS_PHY_85_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_86_OFFSET,	DDRSS_PHY_86_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_87_OFFSET,	DDRSS_PHY_87_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_88_OFFSET,	DDRSS_PHY_88_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_89_OFFSET,	DDRSS_PHY_89_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_90_OFFSET,	DDRSS_PHY_90_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_91_OFFSET,	DDRSS_PHY_91_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_92_OFFSET,	DDRSS_PHY_92_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_93_OFFSET,	DDRSS_PHY_93_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_94_OFFSET,	DDRSS_PHY_94_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_95_OFFSET,	DDRSS_PHY_95_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_96_OFFSET,	DDRSS_PHY_96_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_97_OFFSET,	DDRSS_PHY_97_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_98_OFFSET,	DDRSS_PHY_98_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_99_OFFSET,	DDRSS_PHY_99_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_100_OFFSET,  DDRSS_PHY_100_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_101_OFFSET,  DDRSS_PHY_101_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_102_OFFSET,  DDRSS_PHY_102_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_103_OFFSET,  DDRSS_PHY_103_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_104_OFFSET,  DDRSS_PHY_104_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_105_OFFSET,  DDRSS_PHY_105_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_106_OFFSET,  DDRSS_PHY_106_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_107_OFFSET,  DDRSS_PHY_107_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_108_OFFSET,  DDRSS_PHY_108_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_109_OFFSET,  DDRSS_PHY_109_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_110_OFFSET,  DDRSS_PHY_110_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_111_OFFSET,  DDRSS_PHY_111_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_112_OFFSET,  DDRSS_PHY_112_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_113_OFFSET,  DDRSS_PHY_113_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_114_OFFSET,  DDRSS_PHY_114_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_115_OFFSET,  DDRSS_PHY_115_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_116_OFFSET,  DDRSS_PHY_116_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_117_OFFSET,  DDRSS_PHY_117_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_118_OFFSET,  DDRSS_PHY_118_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_119_OFFSET,  DDRSS_PHY_119_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_120_OFFSET,  DDRSS_PHY_120_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_121_OFFSET,  DDRSS_PHY_121_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_122_OFFSET,  DDRSS_PHY_122_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_123_OFFSET,  DDRSS_PHY_123_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_124_OFFSET,  DDRSS_PHY_124_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_125_OFFSET,  DDRSS_PHY_125_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_126_OFFSET,  DDRSS_PHY_126_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_127_OFFSET,  DDRSS_PHY_127_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_128_OFFSET,  DDRSS_PHY_128_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_129_OFFSET,  DDRSS_PHY_129_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_130_OFFSET,  DDRSS_PHY_130_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_131_OFFSET,  DDRSS_PHY_131_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_132_OFFSET,  DDRSS_PHY_132_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_133_OFFSET,  DDRSS_PHY_133_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_134_OFFSET,  DDRSS_PHY_134_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_135_OFFSET,  DDRSS_PHY_135_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_136_OFFSET,  DDRSS_PHY_136_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_137_OFFSET,  DDRSS_PHY_137_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_138_OFFSET,  DDRSS_PHY_138_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_139_OFFSET,  DDRSS_PHY_139_DATA );
    BOARD_DEBUG_LOG("--->>> DDR PHY Data Slice 0 programming completed... <<<---\n");

	BOARD_DEBUG_LOG("--->>> DDR PHY Data Slice 1 programming in progress.. <<<---\n");

     //Program the data slice 1
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_256_OFFSET,  DDRSS_PHY_256_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_257_OFFSET,  DDRSS_PHY_257_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_258_OFFSET,  DDRSS_PHY_258_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_259_OFFSET,  DDRSS_PHY_259_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_260_OFFSET,  DDRSS_PHY_260_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_261_OFFSET,  DDRSS_PHY_261_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_262_OFFSET,  DDRSS_PHY_262_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_263_OFFSET,  DDRSS_PHY_263_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_264_OFFSET,  DDRSS_PHY_264_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_265_OFFSET,  DDRSS_PHY_265_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_266_OFFSET,  DDRSS_PHY_266_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_267_OFFSET,  DDRSS_PHY_267_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_268_OFFSET,  DDRSS_PHY_268_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_269_OFFSET,  DDRSS_PHY_269_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_270_OFFSET,  DDRSS_PHY_270_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_271_OFFSET,  DDRSS_PHY_271_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_272_OFFSET,  DDRSS_PHY_272_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_273_OFFSET,  DDRSS_PHY_273_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_274_OFFSET,  DDRSS_PHY_274_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_275_OFFSET,  DDRSS_PHY_275_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_276_OFFSET,  DDRSS_PHY_276_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_277_OFFSET,  DDRSS_PHY_277_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_278_OFFSET,  DDRSS_PHY_278_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_279_OFFSET,  DDRSS_PHY_279_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_280_OFFSET,  DDRSS_PHY_280_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_281_OFFSET,  DDRSS_PHY_281_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_282_OFFSET,  DDRSS_PHY_282_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_283_OFFSET,  DDRSS_PHY_283_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_284_OFFSET,  DDRSS_PHY_284_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_285_OFFSET,  DDRSS_PHY_285_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_286_OFFSET,  DDRSS_PHY_286_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_287_OFFSET,  DDRSS_PHY_287_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_288_OFFSET,  DDRSS_PHY_288_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_289_OFFSET,  DDRSS_PHY_289_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_290_OFFSET,  DDRSS_PHY_290_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_291_OFFSET,  DDRSS_PHY_291_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_292_OFFSET,  DDRSS_PHY_292_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_293_OFFSET,  DDRSS_PHY_293_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_294_OFFSET,  DDRSS_PHY_294_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_295_OFFSET,  DDRSS_PHY_295_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_296_OFFSET,  DDRSS_PHY_296_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_297_OFFSET,  DDRSS_PHY_297_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_298_OFFSET,  DDRSS_PHY_298_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_299_OFFSET,  DDRSS_PHY_299_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_300_OFFSET,  DDRSS_PHY_300_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_301_OFFSET,  DDRSS_PHY_301_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_302_OFFSET,  DDRSS_PHY_302_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_303_OFFSET,  DDRSS_PHY_303_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_304_OFFSET,  DDRSS_PHY_304_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_305_OFFSET,  DDRSS_PHY_305_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_306_OFFSET,  DDRSS_PHY_306_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_307_OFFSET,  DDRSS_PHY_307_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_308_OFFSET,  DDRSS_PHY_308_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_309_OFFSET,  DDRSS_PHY_309_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_310_OFFSET,  DDRSS_PHY_310_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_311_OFFSET,  DDRSS_PHY_311_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_312_OFFSET,  DDRSS_PHY_312_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_313_OFFSET,  DDRSS_PHY_313_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_314_OFFSET,  DDRSS_PHY_314_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_315_OFFSET,  DDRSS_PHY_315_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_316_OFFSET,  DDRSS_PHY_316_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_317_OFFSET,  DDRSS_PHY_317_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_318_OFFSET,  DDRSS_PHY_318_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_319_OFFSET,  DDRSS_PHY_319_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_320_OFFSET,  DDRSS_PHY_320_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_321_OFFSET,  DDRSS_PHY_321_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_322_OFFSET,  DDRSS_PHY_322_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_323_OFFSET,  DDRSS_PHY_323_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_324_OFFSET,  DDRSS_PHY_324_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_325_OFFSET,  DDRSS_PHY_325_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_326_OFFSET,  DDRSS_PHY_326_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_327_OFFSET,  DDRSS_PHY_327_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_328_OFFSET,  DDRSS_PHY_328_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_329_OFFSET,  DDRSS_PHY_329_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_330_OFFSET,  DDRSS_PHY_330_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_331_OFFSET,  DDRSS_PHY_331_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_332_OFFSET,  DDRSS_PHY_332_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_333_OFFSET,  DDRSS_PHY_333_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_334_OFFSET,  DDRSS_PHY_334_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_335_OFFSET,  DDRSS_PHY_335_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_336_OFFSET,  DDRSS_PHY_336_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_337_OFFSET,  DDRSS_PHY_337_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_338_OFFSET,  DDRSS_PHY_338_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_339_OFFSET,  DDRSS_PHY_339_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_340_OFFSET,  DDRSS_PHY_340_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_341_OFFSET,  DDRSS_PHY_341_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_342_OFFSET,  DDRSS_PHY_342_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_343_OFFSET,  DDRSS_PHY_343_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_344_OFFSET,  DDRSS_PHY_344_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_345_OFFSET,  DDRSS_PHY_345_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_346_OFFSET,  DDRSS_PHY_346_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_347_OFFSET,  DDRSS_PHY_347_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_348_OFFSET,  DDRSS_PHY_348_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_349_OFFSET,  DDRSS_PHY_349_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_350_OFFSET,  DDRSS_PHY_350_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_351_OFFSET,  DDRSS_PHY_351_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_352_OFFSET,  DDRSS_PHY_352_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_353_OFFSET,  DDRSS_PHY_353_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_354_OFFSET,  DDRSS_PHY_354_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_355_OFFSET,  DDRSS_PHY_355_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_356_OFFSET,  DDRSS_PHY_356_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_357_OFFSET,  DDRSS_PHY_357_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_358_OFFSET,  DDRSS_PHY_358_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_359_OFFSET,  DDRSS_PHY_359_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_360_OFFSET,  DDRSS_PHY_360_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_361_OFFSET,  DDRSS_PHY_361_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_362_OFFSET,  DDRSS_PHY_362_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_363_OFFSET,  DDRSS_PHY_363_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_364_OFFSET,  DDRSS_PHY_364_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_365_OFFSET,  DDRSS_PHY_365_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_366_OFFSET,  DDRSS_PHY_366_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_367_OFFSET,  DDRSS_PHY_367_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_368_OFFSET,  DDRSS_PHY_368_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_369_OFFSET,  DDRSS_PHY_369_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_370_OFFSET,  DDRSS_PHY_370_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_371_OFFSET,  DDRSS_PHY_371_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_372_OFFSET,  DDRSS_PHY_372_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_373_OFFSET,  DDRSS_PHY_373_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_374_OFFSET,  DDRSS_PHY_374_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_375_OFFSET,  DDRSS_PHY_375_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_376_OFFSET,  DDRSS_PHY_376_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_377_OFFSET,  DDRSS_PHY_377_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_378_OFFSET,  DDRSS_PHY_378_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_379_OFFSET,  DDRSS_PHY_379_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_380_OFFSET,  DDRSS_PHY_380_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_381_OFFSET,  DDRSS_PHY_381_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_382_OFFSET,  DDRSS_PHY_382_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_383_OFFSET,  DDRSS_PHY_383_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_384_OFFSET,  DDRSS_PHY_384_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_385_OFFSET,  DDRSS_PHY_385_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_386_OFFSET,  DDRSS_PHY_386_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_387_OFFSET,  DDRSS_PHY_387_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_388_OFFSET,  DDRSS_PHY_388_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_389_OFFSET,  DDRSS_PHY_389_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_390_OFFSET,  DDRSS_PHY_390_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_391_OFFSET,  DDRSS_PHY_391_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_392_OFFSET,  DDRSS_PHY_392_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_393_OFFSET,  DDRSS_PHY_393_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_394_OFFSET,  DDRSS_PHY_394_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_1_REGISTER_BLOCK__OFFS + DDRSS_PHY_395_OFFSET,  DDRSS_PHY_395_DATA );

    BOARD_DEBUG_LOG("--->>> DDR PHY Data Slice 1 programming completed... <<<---\n");
	BOARD_DEBUG_LOG("--->>> DDR PHY Data Slice 2 programming in progress.. <<<---\n");

     //Program the data slice 2);
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_512_OFFSET,  DDRSS_PHY_512_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_513_OFFSET,  DDRSS_PHY_513_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_514_OFFSET,  DDRSS_PHY_514_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_515_OFFSET,  DDRSS_PHY_515_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_516_OFFSET,  DDRSS_PHY_516_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_517_OFFSET,  DDRSS_PHY_517_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_518_OFFSET,  DDRSS_PHY_518_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_519_OFFSET,  DDRSS_PHY_519_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_520_OFFSET,  DDRSS_PHY_520_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_521_OFFSET,  DDRSS_PHY_521_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_522_OFFSET,  DDRSS_PHY_522_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_523_OFFSET,  DDRSS_PHY_523_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_524_OFFSET,  DDRSS_PHY_524_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_525_OFFSET,  DDRSS_PHY_525_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_526_OFFSET,  DDRSS_PHY_526_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_527_OFFSET,  DDRSS_PHY_527_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_528_OFFSET,  DDRSS_PHY_528_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_529_OFFSET,  DDRSS_PHY_529_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_530_OFFSET,  DDRSS_PHY_530_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_531_OFFSET,  DDRSS_PHY_531_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_532_OFFSET,  DDRSS_PHY_532_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_533_OFFSET,  DDRSS_PHY_533_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_534_OFFSET,  DDRSS_PHY_534_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_535_OFFSET,  DDRSS_PHY_535_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_536_OFFSET,  DDRSS_PHY_536_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_537_OFFSET,  DDRSS_PHY_537_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_538_OFFSET,  DDRSS_PHY_538_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_539_OFFSET,  DDRSS_PHY_539_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_540_OFFSET,  DDRSS_PHY_540_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_541_OFFSET,  DDRSS_PHY_541_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_542_OFFSET,  DDRSS_PHY_542_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_543_OFFSET,  DDRSS_PHY_543_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_544_OFFSET,  DDRSS_PHY_544_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_545_OFFSET,  DDRSS_PHY_545_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_546_OFFSET,  DDRSS_PHY_546_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_547_OFFSET,  DDRSS_PHY_547_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_548_OFFSET,  DDRSS_PHY_548_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_549_OFFSET,  DDRSS_PHY_549_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_550_OFFSET,  DDRSS_PHY_550_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_551_OFFSET,  DDRSS_PHY_551_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_552_OFFSET,  DDRSS_PHY_552_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_553_OFFSET,  DDRSS_PHY_553_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_554_OFFSET,  DDRSS_PHY_554_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_555_OFFSET,  DDRSS_PHY_555_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_556_OFFSET,  DDRSS_PHY_556_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_557_OFFSET,  DDRSS_PHY_557_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_558_OFFSET,  DDRSS_PHY_558_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_559_OFFSET,  DDRSS_PHY_559_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_560_OFFSET,  DDRSS_PHY_560_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_561_OFFSET,  DDRSS_PHY_561_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_562_OFFSET,  DDRSS_PHY_562_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_563_OFFSET,  DDRSS_PHY_563_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_564_OFFSET,  DDRSS_PHY_564_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_565_OFFSET,  DDRSS_PHY_565_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_566_OFFSET,  DDRSS_PHY_566_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_567_OFFSET,  DDRSS_PHY_567_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_568_OFFSET,  DDRSS_PHY_568_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_569_OFFSET,  DDRSS_PHY_569_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_570_OFFSET,  DDRSS_PHY_570_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_571_OFFSET,  DDRSS_PHY_571_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_572_OFFSET,  DDRSS_PHY_572_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_573_OFFSET,  DDRSS_PHY_573_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_574_OFFSET,  DDRSS_PHY_574_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_575_OFFSET,  DDRSS_PHY_575_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_576_OFFSET,  DDRSS_PHY_576_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_577_OFFSET,  DDRSS_PHY_577_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_578_OFFSET,  DDRSS_PHY_578_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_579_OFFSET,  DDRSS_PHY_579_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_580_OFFSET,  DDRSS_PHY_580_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_581_OFFSET,  DDRSS_PHY_581_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_582_OFFSET,  DDRSS_PHY_582_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_583_OFFSET,  DDRSS_PHY_583_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_584_OFFSET,  DDRSS_PHY_584_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_585_OFFSET,  DDRSS_PHY_585_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_586_OFFSET,  DDRSS_PHY_586_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_587_OFFSET,  DDRSS_PHY_587_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_588_OFFSET,  DDRSS_PHY_588_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_589_OFFSET,  DDRSS_PHY_589_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_590_OFFSET,  DDRSS_PHY_590_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_591_OFFSET,  DDRSS_PHY_591_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_592_OFFSET,  DDRSS_PHY_592_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_593_OFFSET,  DDRSS_PHY_593_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_594_OFFSET,  DDRSS_PHY_594_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_595_OFFSET,  DDRSS_PHY_595_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_596_OFFSET,  DDRSS_PHY_596_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_597_OFFSET,  DDRSS_PHY_597_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_598_OFFSET,  DDRSS_PHY_598_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_599_OFFSET,  DDRSS_PHY_599_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_600_OFFSET,  DDRSS_PHY_600_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_601_OFFSET,  DDRSS_PHY_601_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_602_OFFSET,  DDRSS_PHY_602_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_603_OFFSET,  DDRSS_PHY_603_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_604_OFFSET,  DDRSS_PHY_604_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_605_OFFSET,  DDRSS_PHY_605_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_606_OFFSET,  DDRSS_PHY_606_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_607_OFFSET,  DDRSS_PHY_607_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_608_OFFSET,  DDRSS_PHY_608_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_609_OFFSET,  DDRSS_PHY_609_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_610_OFFSET,  DDRSS_PHY_610_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_611_OFFSET,  DDRSS_PHY_611_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_612_OFFSET,  DDRSS_PHY_612_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_613_OFFSET,  DDRSS_PHY_613_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_614_OFFSET,  DDRSS_PHY_614_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_615_OFFSET,  DDRSS_PHY_615_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_616_OFFSET,  DDRSS_PHY_616_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_617_OFFSET,  DDRSS_PHY_617_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_618_OFFSET,  DDRSS_PHY_618_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_619_OFFSET,  DDRSS_PHY_619_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_620_OFFSET,  DDRSS_PHY_620_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_621_OFFSET,  DDRSS_PHY_621_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_622_OFFSET,  DDRSS_PHY_622_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_623_OFFSET,  DDRSS_PHY_623_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_624_OFFSET,  DDRSS_PHY_624_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_625_OFFSET,  DDRSS_PHY_625_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_626_OFFSET,  DDRSS_PHY_626_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_627_OFFSET,  DDRSS_PHY_627_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_628_OFFSET,  DDRSS_PHY_628_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_629_OFFSET,  DDRSS_PHY_629_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_630_OFFSET,  DDRSS_PHY_630_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_631_OFFSET,  DDRSS_PHY_631_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_632_OFFSET,  DDRSS_PHY_632_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_633_OFFSET,  DDRSS_PHY_633_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_634_OFFSET,  DDRSS_PHY_634_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_635_OFFSET,  DDRSS_PHY_635_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_636_OFFSET,  DDRSS_PHY_636_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_637_OFFSET,  DDRSS_PHY_637_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_638_OFFSET,  DDRSS_PHY_638_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_639_OFFSET,  DDRSS_PHY_639_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_640_OFFSET,  DDRSS_PHY_640_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_641_OFFSET,  DDRSS_PHY_641_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_642_OFFSET,  DDRSS_PHY_642_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_643_OFFSET,  DDRSS_PHY_643_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_644_OFFSET,  DDRSS_PHY_644_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_645_OFFSET,  DDRSS_PHY_645_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_646_OFFSET,  DDRSS_PHY_646_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_647_OFFSET,  DDRSS_PHY_647_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_648_OFFSET,  DDRSS_PHY_648_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_649_OFFSET,  DDRSS_PHY_649_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_650_OFFSET,  DDRSS_PHY_650_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_2_REGISTER_BLOCK__OFFS + DDRSS_PHY_651_OFFSET,  DDRSS_PHY_651_DATA );

    BOARD_DEBUG_LOG("--->>> DDR PHY Data Slice 2 programming completed... <<<---\n");
	BOARD_DEBUG_LOG("--->>> DDR PHY Data Slice 3 programming in progress.. <<<---\n");

    //Program the data slice 3
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_768_OFFSET,  DDRSS_PHY_768_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_769_OFFSET,  DDRSS_PHY_769_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_770_OFFSET,  DDRSS_PHY_770_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_771_OFFSET,  DDRSS_PHY_771_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_772_OFFSET,  DDRSS_PHY_772_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_773_OFFSET,  DDRSS_PHY_773_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_774_OFFSET,  DDRSS_PHY_774_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_775_OFFSET,  DDRSS_PHY_775_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_776_OFFSET,  DDRSS_PHY_776_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_777_OFFSET,  DDRSS_PHY_777_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_778_OFFSET,  DDRSS_PHY_778_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_779_OFFSET,  DDRSS_PHY_779_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_780_OFFSET,  DDRSS_PHY_780_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_781_OFFSET,  DDRSS_PHY_781_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_782_OFFSET,  DDRSS_PHY_782_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_783_OFFSET,  DDRSS_PHY_783_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_784_OFFSET,  DDRSS_PHY_784_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_785_OFFSET,  DDRSS_PHY_785_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_786_OFFSET,  DDRSS_PHY_786_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_787_OFFSET,  DDRSS_PHY_787_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_788_OFFSET,  DDRSS_PHY_788_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_789_OFFSET,  DDRSS_PHY_789_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_790_OFFSET,  DDRSS_PHY_790_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_791_OFFSET,  DDRSS_PHY_791_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_792_OFFSET,  DDRSS_PHY_792_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_793_OFFSET,  DDRSS_PHY_793_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_794_OFFSET,  DDRSS_PHY_794_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_795_OFFSET,  DDRSS_PHY_795_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_796_OFFSET,  DDRSS_PHY_796_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_797_OFFSET,  DDRSS_PHY_797_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_798_OFFSET,  DDRSS_PHY_798_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_799_OFFSET,  DDRSS_PHY_799_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_800_OFFSET,  DDRSS_PHY_800_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_801_OFFSET,  DDRSS_PHY_801_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_802_OFFSET,  DDRSS_PHY_802_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_803_OFFSET,  DDRSS_PHY_803_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_804_OFFSET,  DDRSS_PHY_804_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_805_OFFSET,  DDRSS_PHY_805_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_806_OFFSET,  DDRSS_PHY_806_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_807_OFFSET,  DDRSS_PHY_807_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_808_OFFSET,  DDRSS_PHY_808_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_809_OFFSET,  DDRSS_PHY_809_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_810_OFFSET,  DDRSS_PHY_810_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_811_OFFSET,  DDRSS_PHY_811_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_812_OFFSET,  DDRSS_PHY_812_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_813_OFFSET,  DDRSS_PHY_813_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_814_OFFSET,  DDRSS_PHY_814_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_815_OFFSET,  DDRSS_PHY_815_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_816_OFFSET,  DDRSS_PHY_816_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_817_OFFSET,  DDRSS_PHY_817_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_818_OFFSET,  DDRSS_PHY_818_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_819_OFFSET,  DDRSS_PHY_819_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_820_OFFSET,  DDRSS_PHY_820_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_821_OFFSET,  DDRSS_PHY_821_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_822_OFFSET,  DDRSS_PHY_822_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_823_OFFSET,  DDRSS_PHY_823_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_824_OFFSET,  DDRSS_PHY_824_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_825_OFFSET,  DDRSS_PHY_825_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_826_OFFSET,  DDRSS_PHY_826_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_827_OFFSET,  DDRSS_PHY_827_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_828_OFFSET,  DDRSS_PHY_828_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_829_OFFSET,  DDRSS_PHY_829_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_830_OFFSET,  DDRSS_PHY_830_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_831_OFFSET,  DDRSS_PHY_831_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_832_OFFSET,  DDRSS_PHY_832_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_833_OFFSET,  DDRSS_PHY_833_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_834_OFFSET,  DDRSS_PHY_834_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_835_OFFSET,  DDRSS_PHY_835_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_836_OFFSET,  DDRSS_PHY_836_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_837_OFFSET,  DDRSS_PHY_837_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_838_OFFSET,  DDRSS_PHY_838_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_839_OFFSET,  DDRSS_PHY_839_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_840_OFFSET,  DDRSS_PHY_840_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_841_OFFSET,  DDRSS_PHY_841_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_842_OFFSET,  DDRSS_PHY_842_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_843_OFFSET,  DDRSS_PHY_843_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_844_OFFSET,  DDRSS_PHY_844_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_845_OFFSET,  DDRSS_PHY_845_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_846_OFFSET,  DDRSS_PHY_846_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_847_OFFSET,  DDRSS_PHY_847_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_848_OFFSET,  DDRSS_PHY_848_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_849_OFFSET,  DDRSS_PHY_849_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_850_OFFSET,  DDRSS_PHY_850_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_851_OFFSET,  DDRSS_PHY_851_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_852_OFFSET,  DDRSS_PHY_852_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_853_OFFSET,  DDRSS_PHY_853_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_854_OFFSET,  DDRSS_PHY_854_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_855_OFFSET,  DDRSS_PHY_855_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_856_OFFSET,  DDRSS_PHY_856_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_857_OFFSET,  DDRSS_PHY_857_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_858_OFFSET,  DDRSS_PHY_858_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_859_OFFSET,  DDRSS_PHY_859_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_860_OFFSET,  DDRSS_PHY_860_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_861_OFFSET,  DDRSS_PHY_861_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_862_OFFSET,  DDRSS_PHY_862_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_863_OFFSET,  DDRSS_PHY_863_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_864_OFFSET,  DDRSS_PHY_864_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_865_OFFSET,  DDRSS_PHY_865_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_866_OFFSET,  DDRSS_PHY_866_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_867_OFFSET,  DDRSS_PHY_867_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_868_OFFSET,  DDRSS_PHY_868_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_869_OFFSET,  DDRSS_PHY_869_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_870_OFFSET,  DDRSS_PHY_870_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_871_OFFSET,  DDRSS_PHY_871_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_872_OFFSET,  DDRSS_PHY_872_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_873_OFFSET,  DDRSS_PHY_873_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_874_OFFSET,  DDRSS_PHY_874_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_875_OFFSET,  DDRSS_PHY_875_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_876_OFFSET,  DDRSS_PHY_876_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_877_OFFSET,  DDRSS_PHY_877_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_878_OFFSET,  DDRSS_PHY_878_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_879_OFFSET,  DDRSS_PHY_879_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_880_OFFSET,  DDRSS_PHY_880_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_881_OFFSET,  DDRSS_PHY_881_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_882_OFFSET,  DDRSS_PHY_882_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_883_OFFSET,  DDRSS_PHY_883_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_884_OFFSET,  DDRSS_PHY_884_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_885_OFFSET,  DDRSS_PHY_885_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_886_OFFSET,  DDRSS_PHY_886_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_887_OFFSET,  DDRSS_PHY_887_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_888_OFFSET,  DDRSS_PHY_888_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_889_OFFSET,  DDRSS_PHY_889_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_890_OFFSET,  DDRSS_PHY_890_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_891_OFFSET,  DDRSS_PHY_891_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_892_OFFSET,  DDRSS_PHY_892_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_893_OFFSET,  DDRSS_PHY_893_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_894_OFFSET,  DDRSS_PHY_894_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_895_OFFSET,  DDRSS_PHY_895_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_896_OFFSET,  DDRSS_PHY_896_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_897_OFFSET,  DDRSS_PHY_897_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_898_OFFSET,  DDRSS_PHY_898_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_899_OFFSET,  DDRSS_PHY_899_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_900_OFFSET,  DDRSS_PHY_900_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_901_OFFSET,  DDRSS_PHY_901_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_902_OFFSET,  DDRSS_PHY_902_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_903_OFFSET,  DDRSS_PHY_903_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_904_OFFSET,  DDRSS_PHY_904_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_905_OFFSET,  DDRSS_PHY_905_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_906_OFFSET,  DDRSS_PHY_906_DATA );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Data_Slice_3_REGISTER_BLOCK__OFFS + DDRSS_PHY_907_OFFSET,  DDRSS_PHY_907_DATA );

    BOARD_DEBUG_LOG("--->>> DDR PHY Data Slice 3 programming completed... <<<---\n");

	BOARD_DEBUG_LOG("--->>> DDR PHY Address slice 0 programming in progress.. <<<---\n");
	//Program the Addres slice 0
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1024_OFFSET, DDRSS_PHY_1024_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1025_OFFSET, DDRSS_PHY_1025_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1026_OFFSET, DDRSS_PHY_1026_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1027_OFFSET, DDRSS_PHY_1027_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1028_OFFSET, DDRSS_PHY_1028_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1029_OFFSET, DDRSS_PHY_1029_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1030_OFFSET, DDRSS_PHY_1030_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1031_OFFSET, DDRSS_PHY_1031_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1032_OFFSET, DDRSS_PHY_1032_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1033_OFFSET, DDRSS_PHY_1033_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1034_OFFSET, DDRSS_PHY_1034_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1035_OFFSET, DDRSS_PHY_1035_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1036_OFFSET, DDRSS_PHY_1036_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1037_OFFSET, DDRSS_PHY_1037_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1038_OFFSET, DDRSS_PHY_1038_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1039_OFFSET, DDRSS_PHY_1039_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1040_OFFSET, DDRSS_PHY_1040_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1041_OFFSET, DDRSS_PHY_1041_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1042_OFFSET, DDRSS_PHY_1042_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1043_OFFSET, DDRSS_PHY_1043_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1044_OFFSET, DDRSS_PHY_1044_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1045_OFFSET, DDRSS_PHY_1045_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1046_OFFSET, DDRSS_PHY_1046_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1047_OFFSET, DDRSS_PHY_1047_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1048_OFFSET, DDRSS_PHY_1048_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1049_OFFSET, DDRSS_PHY_1049_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1050_OFFSET, DDRSS_PHY_1050_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1051_OFFSET, DDRSS_PHY_1051_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1052_OFFSET, DDRSS_PHY_1052_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1053_OFFSET, DDRSS_PHY_1053_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1054_OFFSET, DDRSS_PHY_1054_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1055_OFFSET, DDRSS_PHY_1055_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1056_OFFSET, DDRSS_PHY_1056_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1057_OFFSET, DDRSS_PHY_1057_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1058_OFFSET, DDRSS_PHY_1058_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1059_OFFSET, DDRSS_PHY_1059_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1060_OFFSET, DDRSS_PHY_1060_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1061_OFFSET, DDRSS_PHY_1061_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1062_OFFSET, DDRSS_PHY_1062_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1063_OFFSET, DDRSS_PHY_1063_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1064_OFFSET, DDRSS_PHY_1064_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1065_OFFSET, DDRSS_PHY_1065_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1066_OFFSET, DDRSS_PHY_1066_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1067_OFFSET, DDRSS_PHY_1067_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1068_OFFSET, DDRSS_PHY_1068_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1069_OFFSET, DDRSS_PHY_1069_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1070_OFFSET, DDRSS_PHY_1070_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1071_OFFSET, DDRSS_PHY_1071_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1072_OFFSET, DDRSS_PHY_1072_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1073_OFFSET, DDRSS_PHY_1073_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1074_OFFSET, DDRSS_PHY_1074_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_Address_Slice_0_REGISTER_BLOCK__OFFS + DDRSS_PHY_1075_OFFSET, DDRSS_PHY_1075_DATA  );

    BOARD_DEBUG_LOG("--->>> DDR PHY Address Slice 0 programming completed... <<<---\n");
	BOARD_DEBUG_LOG("--->>> DDR PHY programming in progress.. <<<---\n");

	BOARD_DEBUG_LOG("--->>> Set PHY registers for F1 freq... <<<---\n");
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1281_OFFSET, 0x00000100  );

    //Program the PHY
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1280_OFFSET, DDRSS_PHY_1280_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1281_OFFSET, DDRSS_PHY_1281_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1282_OFFSET, DDRSS_PHY_1282_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1283_OFFSET, DDRSS_PHY_1283_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1284_OFFSET, DDRSS_PHY_1284_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1285_OFFSET, DDRSS_PHY_1285_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1286_OFFSET, DDRSS_PHY_1286_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1287_OFFSET, DDRSS_PHY_1287_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1288_OFFSET, DDRSS_PHY_1288_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1289_OFFSET, DDRSS_PHY_1289_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1290_OFFSET, DDRSS_PHY_1290_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1291_OFFSET, DDRSS_PHY_1291_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1292_OFFSET, DDRSS_PHY_1292_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1293_OFFSET, DDRSS_PHY_1293_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1294_OFFSET, DDRSS_PHY_1294_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1295_OFFSET, DDRSS_PHY_1295_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1296_OFFSET, DDRSS_PHY_1296_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1297_OFFSET, DDRSS_PHY_1297_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1298_OFFSET, DDRSS_PHY_1298_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1299_OFFSET, DDRSS_PHY_1299_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1300_OFFSET, DDRSS_PHY_1300_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1301_OFFSET, DDRSS_PHY_1301_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1302_OFFSET, DDRSS_PHY_1302_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1303_OFFSET, DDRSS_PHY_1303_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1304_OFFSET, DDRSS_PHY_1304_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1305_OFFSET, DDRSS_PHY_1305_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1306_OFFSET, DDRSS_PHY_1306_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1307_OFFSET, DDRSS_PHY_1307_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1308_OFFSET, DDRSS_PHY_1308_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1309_OFFSET, DDRSS_PHY_1309_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1310_OFFSET, DDRSS_PHY_1310_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1311_OFFSET, DDRSS_PHY_1311_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1312_OFFSET, DDRSS_PHY_1312_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1313_OFFSET, DDRSS_PHY_1313_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1314_OFFSET, DDRSS_PHY_1314_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1315_OFFSET, DDRSS_PHY_1315_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1316_OFFSET, DDRSS_PHY_1316_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1317_OFFSET, DDRSS_PHY_1317_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1318_OFFSET, DDRSS_PHY_1318_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1319_OFFSET, DDRSS_PHY_1319_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1320_OFFSET, DDRSS_PHY_1320_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1321_OFFSET, DDRSS_PHY_1321_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1322_OFFSET, DDRSS_PHY_1322_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1323_OFFSET, DDRSS_PHY_1323_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1324_OFFSET, DDRSS_PHY_1324_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1325_OFFSET, DDRSS_PHY_1325_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1326_OFFSET, DDRSS_PHY_1326_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1327_OFFSET, DDRSS_PHY_1327_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1328_OFFSET, DDRSS_PHY_1328_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1329_OFFSET, DDRSS_PHY_1329_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1330_OFFSET, DDRSS_PHY_1330_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1331_OFFSET, DDRSS_PHY_1331_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1332_OFFSET, DDRSS_PHY_1332_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1333_OFFSET, DDRSS_PHY_1333_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1334_OFFSET, DDRSS_PHY_1334_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1335_OFFSET, DDRSS_PHY_1335_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1336_OFFSET, DDRSS_PHY_1336_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1337_OFFSET, DDRSS_PHY_1337_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1338_OFFSET, DDRSS_PHY_1338_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1339_OFFSET, DDRSS_PHY_1339_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1340_OFFSET, DDRSS_PHY_1340_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1341_OFFSET, DDRSS_PHY_1341_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1342_OFFSET, DDRSS_PHY_1342_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1343_OFFSET, DDRSS_PHY_1343_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1344_OFFSET, DDRSS_PHY_1344_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1345_OFFSET, DDRSS_PHY_1345_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1346_OFFSET, DDRSS_PHY_1346_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1347_OFFSET, DDRSS_PHY_1347_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1348_OFFSET, DDRSS_PHY_1348_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1349_OFFSET, DDRSS_PHY_1349_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1350_OFFSET, DDRSS_PHY_1350_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1351_OFFSET, DDRSS_PHY_1351_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1352_OFFSET, DDRSS_PHY_1352_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1353_OFFSET, DDRSS_PHY_1353_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1354_OFFSET, DDRSS_PHY_1354_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1355_OFFSET, DDRSS_PHY_1355_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1356_OFFSET, DDRSS_PHY_1356_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1357_OFFSET, DDRSS_PHY_1357_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1358_OFFSET, DDRSS_PHY_1358_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1359_OFFSET, DDRSS_PHY_1359_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1360_OFFSET, DDRSS_PHY_1360_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1361_OFFSET, DDRSS_PHY_1361_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1362_OFFSET, DDRSS_PHY_1362_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1363_OFFSET, DDRSS_PHY_1363_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1364_OFFSET, DDRSS_PHY_1364_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1365_OFFSET, DDRSS_PHY_1365_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1366_OFFSET, DDRSS_PHY_1366_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1367_OFFSET, DDRSS_PHY_1367_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1368_OFFSET, DDRSS_PHY_1368_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1369_OFFSET, DDRSS_PHY_1369_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1370_OFFSET, DDRSS_PHY_1370_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1371_OFFSET, DDRSS_PHY_1371_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1372_OFFSET, DDRSS_PHY_1372_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1373_OFFSET, DDRSS_PHY_1373_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1374_OFFSET, DDRSS_PHY_1374_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1375_OFFSET, DDRSS_PHY_1375_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1376_OFFSET, DDRSS_PHY_1376_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1377_OFFSET, DDRSS_PHY_1377_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1378_OFFSET, DDRSS_PHY_1378_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1379_OFFSET, DDRSS_PHY_1379_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1380_OFFSET, DDRSS_PHY_1380_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1381_OFFSET, DDRSS_PHY_1381_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1382_OFFSET, DDRSS_PHY_1382_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1383_OFFSET, DDRSS_PHY_1383_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1384_OFFSET, DDRSS_PHY_1384_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1385_OFFSET, DDRSS_PHY_1385_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1386_OFFSET, DDRSS_PHY_1386_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1387_OFFSET, DDRSS_PHY_1387_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1388_OFFSET, DDRSS_PHY_1388_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1389_OFFSET, DDRSS_PHY_1389_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1390_OFFSET, DDRSS_PHY_1390_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1391_OFFSET, DDRSS_PHY_1391_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1392_OFFSET, DDRSS_PHY_1392_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1393_OFFSET, DDRSS_PHY_1393_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1394_OFFSET, DDRSS_PHY_1394_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1395_OFFSET, DDRSS_PHY_1395_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1396_OFFSET, DDRSS_PHY_1396_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1397_OFFSET, DDRSS_PHY_1397_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1398_OFFSET, DDRSS_PHY_1398_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1399_OFFSET, DDRSS_PHY_1399_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1400_OFFSET, DDRSS_PHY_1400_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1401_OFFSET, DDRSS_PHY_1401_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1402_OFFSET, DDRSS_PHY_1402_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1403_OFFSET, DDRSS_PHY_1403_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1404_OFFSET, DDRSS_PHY_1404_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1405_OFFSET, DDRSS_PHY_1405_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1406_OFFSET, DDRSS_PHY_1406_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1407_OFFSET, DDRSS_PHY_1407_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1408_OFFSET, DDRSS_PHY_1408_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1409_OFFSET, DDRSS_PHY_1409_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1410_OFFSET, DDRSS_PHY_1410_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1411_OFFSET, DDRSS_PHY_1411_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1412_OFFSET, DDRSS_PHY_1412_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1413_OFFSET, DDRSS_PHY_1413_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1414_OFFSET, DDRSS_PHY_1414_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1415_OFFSET, DDRSS_PHY_1415_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1416_OFFSET, DDRSS_PHY_1416_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1417_OFFSET, DDRSS_PHY_1417_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1418_OFFSET, DDRSS_PHY_1418_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1419_OFFSET, DDRSS_PHY_1419_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1420_OFFSET, DDRSS_PHY_1420_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1421_OFFSET, DDRSS_PHY_1421_DATA  );
	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PHY_Core_REGISTER_BLOCK__OFFS + DDRSS_PHY_1422_OFFSET, DDRSS_PHY_1422_DATA  );
    
    BOARD_DEBUG_LOG("--->>> DDR PHY programming completed... <<<---\n");

    BOARD_DEBUG_LOG("--->>> Set PHY registers for F2 freq... <<<---\n");

	//trigger the start bit

	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_0_OFFSET,   0x00000B01   );

	//BOARD_DEBUG_LOG("--->>> DDR PI initialization started... <<<---\n");
    BOARD_delay(100000);

	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_0_OFFSET,   0x00000B01  );

	//Partition5 lockkey0
	HW_WR_REG32((M3_RAT_OFFSET + 0x115008), 0x68EF3490);
	//Partition5 lockkey1
	HW_WR_REG32((M3_RAT_OFFSET + 0x11500C), 0xD172BC5A);
	Board_DDRChangeFreqAck();

    BOARD_DEBUG_LOG("--->>> Waiting..CP1 <<<---\n");

	while(((HW_RD_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_79_OFFSET)) & 0x1) != 0x1);

    BOARD_DEBUG_LOG("--->>> Waiting..CP2 <<<---\n");

    while((HW_RD_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_293_OFFSET)!= 0x200)); //181108 rls - change to 293

	HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_PI_REGISTER_BLOCK__OFFS + DDRSS_PI_80_OFFSET, 0x1 );

    HW_WR_REG32(J7ES_DDR_SS_BASE + DDRSS_CTL_295_OFFSET, 0x200 );

	BOARD_DEBUG_LOG("--->>> DDR 3733MTs Initialization completed... <<<---\n");

    return BOARD_SOK;
}
