TimeQuest Timing Analyzer report for Microcomputer
Fri Nov 22 11:19:23 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'serialClkCount[15]'
 15. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'clk'
 28. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 31. Slow Model Minimum Pulse Width: 'sdClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'cpuClock'
 46. Fast Model Setup: 'clk'
 47. Fast Model Setup: 'sdClock'
 48. Fast Model Setup: 'serialClkCount[15]'
 49. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 52. Fast Model Hold: 'serialClkCount[15]'
 53. Fast Model Hold: 'cpuClock'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'sdClock'
 57. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 58. Fast Model Removal: 'serialClkCount[15]'
 59. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 65. Fast Model Minimum Pulse Width: 'sdClock'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 53.42 MHz  ; 53.42 MHz       ; cpuClock           ;      ;
; 53.69 MHz  ; 53.69 MHz       ; clk                ;      ;
; 136.39 MHz ; 136.39 MHz      ; sdClock            ;      ;
; 150.4 MHz  ; 150.4 MHz       ; T80s:cpu1|IORQ_n   ;      ;
; 168.58 MHz ; 168.58 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; cpuClock           ; -17.718 ; -4578.944     ;
; clk                ; -17.624 ; -4988.037     ;
; sdClock            ; -8.569  ; -771.603      ;
; serialClkCount[15] ; -6.697  ; -995.856      ;
; T80s:cpu1|IORQ_n   ; -5.649  ; -235.116      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.313 ; -2.326        ;
; T80s:cpu1|IORQ_n   ; -2.139 ; -33.849       ;
; cpuClock           ; 0.499  ; 0.000         ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -4.530 ; -120.822      ;
; sdClock            ; -1.603 ; -14.138       ;
; T80s:cpu1|IORQ_n   ; 0.568  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.053 ; -6.857        ;
; serialClkCount[15] ; 0.510  ; 0.000         ;
; sdClock            ; 1.913  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.567 ; -2215.413     ;
; T80s:cpu1|IORQ_n   ; -1.873 ; -253.696      ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
; sdClock            ; -0.742 ; -210.728      ;
+--------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                       ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.718 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.767     ;
; -17.576 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.622     ;
; -17.567 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 18.639     ;
; -17.549 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.592     ;
; -17.549 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.592     ;
; -17.503 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.577     ;
; -17.472 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.515     ;
; -17.467 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.513     ;
; -17.465 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.511     ;
; -17.430 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.504     ;
; -17.429 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.475     ;
; -17.427 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.473     ;
; -17.425 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.494     ;
; -17.398 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.464     ;
; -17.398 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.464     ;
; -17.377 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.426     ;
; -17.376 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.418     ;
; -17.376 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.418     ;
; -17.373 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.401     ;
; -17.369 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.397     ;
; -17.361 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.432     ;
; -17.352 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.426     ;
; -17.334 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.402     ;
; -17.334 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.402     ;
; -17.321 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.387     ;
; -17.316 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.385     ;
; -17.314 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.383     ;
; -17.292 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.338     ;
; -17.288 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.359     ;
; -17.278 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.347     ;
; -17.276 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.345     ;
; -17.261 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.329     ;
; -17.261 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.329     ;
; -17.257 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.325     ;
; -17.252 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.323     ;
; -17.250 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.321     ;
; -17.226 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 18.298     ;
; -17.225 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.290     ;
; -17.225 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.290     ;
; -17.222 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.273     ;
; -17.222 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.273     ;
; -17.218 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.269     ;
; -17.216 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.258     ;
; -17.215 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.257     ;
; -17.214 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.285     ;
; -17.212 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.283     ;
; -17.210 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.281     ;
; -17.208 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.254     ;
; -17.205 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.251     ;
; -17.192 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 18.264     ;
; -17.192 ; T80s:cpu1|T80:u0|IR[5] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 18.264     ;
; -17.184 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.252     ;
; -17.183 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.251     ;
; -17.183 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.251     ;
; -17.179 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.250     ;
; -17.177 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.248     ;
; -17.162 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.211     ;
; -17.162 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.211     ;
; -17.162 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.236     ;
; -17.161 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.228     ;
; -17.161 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.228     ;
; -17.158 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.211     ;
; -17.155 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.204     ;
; -17.154 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.203     ;
; -17.154 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.207     ;
; -17.141 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.212     ;
; -17.141 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.210     ;
; -17.139 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.210     ;
; -17.106 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.174     ;
; -17.101 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.172     ;
; -17.099 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.170     ;
; -17.089 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.163     ;
; -17.088 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.155     ;
; -17.088 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.155     ;
; -17.086 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.135     ;
; -17.085 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.138     ;
; -17.083 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.125     ;
; -17.081 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.134     ;
; -17.080 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.128     ;
; -17.077 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.148     ;
; -17.065 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.130     ;
; -17.064 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.129     ;
; -17.063 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.134     ;
; -17.061 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.132     ;
; -17.059 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.105     ;
; -17.057 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.126     ;
; -17.054 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.123     ;
; -17.053 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.098     ;
; -17.053 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.098     ;
; -17.050 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.119     ;
; -17.050 ; T80s:cpu1|T80:u0|IR[5] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.119     ;
; -17.023 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.089     ;
; -17.023 ; T80s:cpu1|T80:u0|IR[5] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.089     ;
; -17.023 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.089     ;
; -17.023 ; T80s:cpu1|T80:u0|IR[5] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.089     ;
; -17.011 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.085     ;
; -17.011 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 18.083     ;
; -17.011 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 18.083     ;
; -17.010 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.077     ;
; -17.010 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.077     ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+---------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.624 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.125      ; 18.703     ;
; -17.620 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.149      ; 18.723     ;
; -17.573 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.663     ;
; -17.569 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.160      ; 18.683     ;
; -17.564 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.654     ;
; -17.560 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.650     ;
; -17.560 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.160      ; 18.674     ;
; -17.556 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.160      ; 18.670     ;
; -17.530 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.136      ; 18.620     ;
; -17.526 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.160      ; 18.640     ;
; -17.524 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.140      ; 18.618     ;
; -17.483 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.577     ;
; -17.482 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.576     ;
; -17.479 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.164      ; 18.597     ;
; -17.478 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.164      ; 18.596     ;
; -17.473 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.151      ; 18.578     ;
; -17.464 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.151      ; 18.569     ;
; -17.460 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.151      ; 18.565     ;
; -17.430 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.151      ; 18.535     ;
; -17.383 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.155      ; 18.492     ;
; -17.382 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.155      ; 18.491     ;
; -17.297 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.125      ; 18.376     ;
; -17.263 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.125      ; 18.342     ;
; -17.259 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.362     ;
; -17.251 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.125      ; 18.330     ;
; -17.248 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.338     ;
; -17.247 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.350     ;
; -17.246 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.336     ;
; -17.244 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.160      ; 18.358     ;
; -17.243 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.125      ; 18.322     ;
; -17.242 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.125      ; 18.321     ;
; -17.239 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.342     ;
; -17.238 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.341     ;
; -17.237 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.327     ;
; -17.233 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.323     ;
; -17.230 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.125      ; 18.309     ;
; -17.226 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.329     ;
; -17.223 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.125      ; 18.302     ;
; -17.219 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.322     ;
; -17.214 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.304     ;
; -17.210 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.160      ; 18.324     ;
; -17.208 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.129      ; 18.291     ;
; -17.203 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.136      ; 18.293     ;
; -17.201 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.291     ;
; -17.197 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.160      ; 18.311     ;
; -17.188 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.125      ; 18.267     ;
; -17.163 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.257     ;
; -17.159 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.253     ;
; -17.157 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.251     ;
; -17.156 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.250     ;
; -17.155 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.249     ;
; -17.155 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.164      ; 18.273     ;
; -17.151 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.140      ; 18.245     ;
; -17.151 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.245     ;
; -17.149 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.243     ;
; -17.148 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.242     ;
; -17.148 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.151      ; 18.253     ;
; -17.147 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.241     ;
; -17.147 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.164      ; 18.265     ;
; -17.145 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.164      ; 18.263     ;
; -17.144 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.238     ;
; -17.143 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.237     ;
; -17.143 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.164      ; 18.261     ;
; -17.142 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.236     ;
; -17.141 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.149      ; 18.244     ;
; -17.140 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.234     ;
; -17.139 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.138      ; 18.231     ;
; -17.137 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.227     ;
; -17.136 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.164      ; 18.254     ;
; -17.135 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.162      ; 18.251     ;
; -17.130 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.138      ; 18.222     ;
; -17.130 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.224     ;
; -17.128 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.125      ; 18.207     ;
; -17.128 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.218     ;
; -17.126 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.162      ; 18.242     ;
; -17.124 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.214     ;
; -17.124 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.227     ;
; -17.123 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.217     ;
; -17.114 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.140      ; 18.208     ;
; -17.114 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.151      ; 18.219     ;
; -17.101 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.151      ; 18.206     ;
; -17.094 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.136      ; 18.184     ;
; -17.093 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.125      ; 18.172     ;
; -17.090 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.160      ; 18.204     ;
; -17.089 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.149      ; 18.192     ;
; -17.081 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.160      ; 18.195     ;
; -17.079 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.169     ;
; -17.077 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.160      ; 18.191     ;
; -17.075 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.160      ; 18.189     ;
; -17.067 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.165     ;
; -17.066 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.164     ;
; -17.063 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.153     ;
; -17.059 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.155      ; 18.168     ;
; -17.059 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.160      ; 18.173     ;
; -17.052 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.140      ; 18.146     ;
; -17.051 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.155      ; 18.160     ;
; -17.049 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.155      ; 18.158     ;
; -17.047 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.160      ; 18.161     ;
; -17.047 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.141     ;
; -17.047 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.155      ; 18.156     ;
+---------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -8.569 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.097     ; 6.012      ;
; -8.569 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.097     ; 6.012      ;
; -8.565 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.097     ; 6.008      ;
; -8.565 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.097     ; 6.008      ;
; -8.565 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.097     ; 6.008      ;
; -8.565 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.097     ; 6.008      ;
; -8.565 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.097     ; 6.008      ;
; -8.565 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.097     ; 6.008      ;
; -7.838 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.039     ; 5.339      ;
; -7.838 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.039     ; 5.339      ;
; -7.829 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.028     ; 5.341      ;
; -7.829 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.028     ; 5.341      ;
; -7.829 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.028     ; 5.341      ;
; -7.829 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.028     ; 5.341      ;
; -7.828 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.081     ; 5.287      ;
; -7.828 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.081     ; 5.287      ;
; -7.828 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.081     ; 5.287      ;
; -7.828 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.081     ; 5.287      ;
; -7.645 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.086     ; 5.099      ;
; -7.645 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.086     ; 5.099      ;
; -7.645 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.086     ; 5.099      ;
; -7.645 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.086     ; 5.099      ;
; -7.622 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.029     ; 5.133      ;
; -7.622 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.029     ; 5.133      ;
; -7.622 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.029     ; 5.133      ;
; -7.622 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.029     ; 5.133      ;
; -7.622 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.029     ; 5.133      ;
; -7.622 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.029     ; 5.133      ;
; -7.605 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.081     ; 5.064      ;
; -7.605 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.081     ; 5.064      ;
; -7.603 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.081     ; 5.062      ;
; -7.600 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.081     ; 5.059      ;
; -7.600 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.081     ; 5.059      ;
; -7.446 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.039     ; 4.947      ;
; -7.446 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.039     ; 4.947      ;
; -7.446 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.039     ; 4.947      ;
; -7.446 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.039     ; 4.947      ;
; -7.446 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.039     ; 4.947      ;
; -7.446 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.039     ; 4.947      ;
; -7.438 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.087     ; 4.891      ;
; -7.438 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.087     ; 4.891      ;
; -7.438 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.087     ; 4.891      ;
; -7.438 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.087     ; 4.891      ;
; -7.438 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.087     ; 4.891      ;
; -7.438 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.087     ; 4.891      ;
; -6.961 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.034     ; 4.467      ;
; -6.961 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.034     ; 4.467      ;
; -6.961 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.034     ; 4.467      ;
; -6.961 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.034     ; 4.467      ;
; -6.961 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.034     ; 4.467      ;
; -6.961 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.034     ; 4.467      ;
; -6.961 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.034     ; 4.467      ;
; -6.852 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.023     ; 4.369      ;
; -6.849 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.023     ; 4.366      ;
; -6.821 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.099     ; 4.262      ;
; -6.749 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.034     ; 4.255      ;
; -6.464 ; sd_controller:sd1|din_latched[0]  ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.034     ; 3.970      ;
; -6.461 ; sd_controller:sd1|din_latched[7]  ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.034     ; 3.967      ;
; -6.439 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.081     ; 3.898      ;
; -6.332 ; sd_controller:sd1|state.cmd55     ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; -0.014     ; 7.358      ;
; -6.299 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.041     ; 3.798      ;
; -6.249 ; sd_controller:sd1|state.cmd41     ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; -0.014     ; 7.275      ;
; -6.233 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.273      ;
; -6.233 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.273      ;
; -6.229 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.269      ;
; -6.229 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.269      ;
; -6.229 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.269      ;
; -6.229 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.269      ;
; -6.229 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.269      ;
; -6.229 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.269      ;
; -6.226 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.266      ;
; -6.226 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.266      ;
; -6.222 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.262      ;
; -6.222 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.262      ;
; -6.222 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.262      ;
; -6.222 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.262      ;
; -6.222 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.262      ;
; -6.222 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.262      ;
; -6.204 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.233      ;
; -6.204 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.233      ;
; -6.204 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.233      ;
; -6.204 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.233      ;
; -6.204 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.233      ;
; -6.204 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.233      ;
; -6.182 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.222      ;
; -6.182 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.222      ;
; -6.178 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.218      ;
; -6.178 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.218      ;
; -6.178 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.218      ;
; -6.178 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.218      ;
; -6.178 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.218      ;
; -6.178 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.218      ;
; -6.171 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.200      ;
; -6.171 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.200      ;
; -6.171 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.200      ;
; -6.171 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.200      ;
; -6.171 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.200      ;
; -6.171 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.200      ;
; -6.082 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.111      ;
; -6.082 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.111      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                 ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                 ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; -6.697 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.915     ; 6.322      ;
; -6.687 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~22            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.934     ; 6.293      ;
; -6.687 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~23            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.934     ; 6.293      ;
; -6.530 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.934     ; 6.136      ;
; -6.530 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.934     ; 6.136      ;
; -6.462 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~22            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 7.911      ;
; -6.462 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~23            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 7.911      ;
; -6.412 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~36            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.912     ; 6.040      ;
; -6.399 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~140           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.912     ; 6.027      ;
; -6.264 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~50            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.912     ; 5.892      ;
; -6.264 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~49            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.912     ; 5.892      ;
; -6.264 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~46            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.912     ; 5.892      ;
; -6.264 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~47            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.912     ; 5.892      ;
; -6.239 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~58            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.923     ; 5.856      ;
; -6.237 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[0]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.918     ; 5.859      ;
; -6.237 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[2]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.918     ; 5.859      ;
; -6.237 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[3]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.918     ; 5.859      ;
; -6.237 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[4]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.918     ; 5.859      ;
; -6.237 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[5]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.918     ; 5.859      ;
; -6.237 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[1]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.918     ; 5.859      ;
; -6.198 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~22            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 7.647      ;
; -6.198 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~23            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 7.647      ;
; -6.170 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.921     ; 5.789      ;
; -6.160 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~22            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.940     ; 5.760      ;
; -6.160 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~23            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.940     ; 5.760      ;
; -6.122 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~22            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.939      ; 7.601      ;
; -6.122 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~23            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.939      ; 7.601      ;
; -6.085 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 7.534      ;
; -6.085 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.909      ; 7.534      ;
; -6.084 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~29            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.714      ;
; -6.084 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~34            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.714      ;
; -6.084 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~33            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.714      ;
; -6.084 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~30            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.714      ;
; -6.084 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~35            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.714      ;
; -6.084 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~31            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.714      ;
; -6.084 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~32            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.714      ;
; -6.066 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.928      ; 7.534      ;
; -6.052 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxInPointer[0]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.925      ; 7.517      ;
; -6.052 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxInPointer[2]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.925      ; 7.517      ;
; -6.052 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxInPointer[3]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.925      ; 7.517      ;
; -6.052 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxInPointer[4]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.925      ; 7.517      ;
; -6.052 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxInPointer[5]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.925      ; 7.517      ;
; -6.052 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxInPointer[1]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.925      ; 7.517      ;
; -6.048 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~37            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.678      ;
; -6.048 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~42            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.678      ;
; -6.048 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~41            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.678      ;
; -6.048 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~38            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.678      ;
; -6.048 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~43            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.678      ;
; -6.048 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~39            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.678      ;
; -6.048 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~40            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.678      ;
; -6.048 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.678      ;
; -6.044 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~130           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.911     ; 5.673      ;
; -6.044 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~129           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.911     ; 5.673      ;
; -6.044 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~126           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.911     ; 5.673      ;
; -6.044 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~131           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.911     ; 5.673      ;
; -6.044 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~127           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.911     ; 5.673      ;
; -6.044 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~128           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.911     ; 5.673      ;
; -6.044 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~132           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.911     ; 5.673      ;
; -6.040 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.922     ; 5.658      ;
; -6.030 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~22            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.941     ; 5.629      ;
; -6.030 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~23            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.941     ; 5.629      ;
; -6.018 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~125           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.916     ; 5.642      ;
; -6.003 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.940     ; 5.603      ;
; -6.003 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.940     ; 5.603      ;
; -5.988 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.924      ; 7.452      ;
; -5.988 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.924      ; 7.452      ;
; -5.988 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.924      ; 7.452      ;
; -5.986 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~36            ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.931      ; 7.457      ;
; -5.979 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~140           ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.931      ; 7.450      ;
; -5.970 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[6]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.929     ; 5.581      ;
; -5.970 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[5]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.929     ; 5.581      ;
; -5.970 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[4]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.929     ; 5.581      ;
; -5.970 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[3]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.929     ; 5.581      ;
; -5.970 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[2]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.929     ; 5.581      ;
; -5.970 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[1]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.929     ; 5.581      ;
; -5.970 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[0]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.929     ; 5.581      ;
; -5.967 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[7] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.597      ;
; -5.967 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.597      ;
; -5.967 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.597      ;
; -5.967 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.597      ;
; -5.967 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.597      ;
; -5.967 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.597      ;
; -5.967 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.910     ; 5.597      ;
; -5.957 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.919     ; 5.578      ;
; -5.957 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.919     ; 5.578      ;
; -5.957 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.919     ; 5.578      ;
; -5.944 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~109           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.912     ; 5.572      ;
; -5.944 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~114           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.912     ; 5.572      ;
; -5.944 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~113           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.912     ; 5.572      ;
; -5.944 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~110           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.912     ; 5.572      ;
; -5.944 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~115           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.912     ; 5.572      ;
; -5.944 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~111           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.912     ; 5.572      ;
; -5.944 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~112           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.912     ; 5.572      ;
; -5.944 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~116           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.912     ; 5.572      ;
; -5.941 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~61            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.919     ; 5.562      ;
; -5.941 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~66            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.919     ; 5.562      ;
; -5.941 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~65            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.919     ; 5.562      ;
; -5.941 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~62            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.919     ; 5.562      ;
; -5.941 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~67            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.919     ; 5.562      ;
; -5.941 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~63            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.919     ; 5.562      ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -5.649 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 6.162      ;
; -5.474 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 5.987      ;
; -5.466 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.276     ; 5.230      ;
; -5.460 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 5.973      ;
; -5.430 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.528     ; 5.942      ;
; -5.410 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.867     ; 5.583      ;
; -5.390 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.263     ; 5.167      ;
; -5.362 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 5.875      ;
; -5.339 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 5.852      ;
; -5.331 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.521     ; 5.850      ;
; -5.271 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.521     ; 5.790      ;
; -5.266 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.521     ; 5.785      ;
; -5.265 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.521     ; 5.784      ;
; -5.250 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.528     ; 5.762      ;
; -5.195 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.263     ; 4.972      ;
; -5.194 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.263     ; 4.971      ;
; -5.140 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 5.653      ;
; -5.041 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 5.554      ;
; -5.037 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.867     ; 5.210      ;
; -5.010 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.276     ; 4.774      ;
; -4.940 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.276     ; 4.704      ;
; -4.937 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.276     ; 4.701      ;
; -4.871 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.521     ; 5.390      ;
; -4.836 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 5.349      ;
; -4.830 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.521     ; 5.349      ;
; -4.742 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.867     ; 4.915      ;
; -4.719 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.276     ; 4.483      ;
; -4.497 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.276     ; 4.261      ;
; -4.437 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.867     ; 4.610      ;
; -4.419 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.263     ; 4.196      ;
; -4.226 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.110     ; 4.156      ;
; -4.226 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.110     ; 4.156      ;
; -4.226 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.110     ; 4.156      ;
; -4.226 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.110     ; 4.156      ;
; -4.226 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.110     ; 4.156      ;
; -4.226 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.110     ; 4.156      ;
; -4.226 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.110     ; 4.156      ;
; -4.226 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.110     ; 4.156      ;
; -4.193 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 4.706      ;
; -4.158 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 4.671      ;
; -4.117 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 4.630      ;
; -4.107 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 4.620      ;
; -4.066 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 4.577      ;
; -4.066 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 4.577      ;
; -4.066 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 4.577      ;
; -4.066 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 4.577      ;
; -4.066 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 4.577      ;
; -4.066 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 4.577      ;
; -3.859 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 4.372      ;
; -3.791 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 4.304      ;
; -3.688 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 4.201      ;
; -3.653 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 4.166      ;
; -3.561 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 4.072      ;
; -3.561 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 4.072      ;
; -3.561 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 4.072      ;
; -3.561 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 4.072      ;
; -3.561 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 4.072      ;
; -3.561 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 4.072      ;
; -3.529 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 4.042      ;
; -3.507 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 4.020      ;
; -3.480 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.528     ; 3.992      ;
; -3.412 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.521     ; 3.931      ;
; -3.410 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.528     ; 3.922      ;
; -3.402 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.521     ; 3.921      ;
; -3.391 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 3.904      ;
; -3.099 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.527     ; 3.612      ;
; -2.895 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.276     ; 2.659      ;
; -2.895 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.276     ; 2.659      ;
; -2.859 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.276     ; 2.623      ;
; -2.850 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.361      ;
; -2.850 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.361      ;
; -2.850 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.361      ;
; -2.850 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.361      ;
; -2.850 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.361      ;
; -2.850 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.361      ;
; -2.829 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.340      ;
; -2.829 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.340      ;
; -2.829 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.340      ;
; -2.829 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.340      ;
; -2.829 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.340      ;
; -2.829 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.340      ;
; -2.792 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.263     ; 2.569      ;
; -2.791 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.263     ; 2.568      ;
; -2.742 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.521     ; 3.261      ;
; -2.738 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.521     ; 3.257      ;
; -2.693 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.204      ;
; -2.693 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.204      ;
; -2.693 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.204      ;
; -2.693 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.204      ;
; -2.693 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.204      ;
; -2.693 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.529     ; 3.204      ;
; -2.686 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.521     ; 3.205      ;
; -2.683 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.521     ; 3.202      ;
; -2.680 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.941      ; 4.161      ;
; -2.680 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.941      ; 4.161      ;
; -2.680 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.941      ; 4.161      ;
; -2.680 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.941      ; 4.161      ;
; -2.680 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.941      ; 4.161      ;
; -2.680 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.941      ; 4.161      ;
; -2.680 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.941      ; 4.161      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.313 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.762      ; 1.059      ;
; -1.813 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.762      ; 1.059      ;
; -0.013 ; T80s:cpu1|IORQ_n                          ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.724      ; 3.321      ;
; 0.106  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.036      ; 1.409      ;
; 0.483  ; T80s:cpu1|T80:u0|A[3]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.036      ; 1.786      ;
; 0.487  ; T80s:cpu1|IORQ_n                          ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.724      ; 3.321      ;
; 0.487  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.036      ; 1.790      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkOut           ; SBCTextDisplayRGB:io2|ps2ClkOut                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkFiltered      ; SBCTextDisplayRGB:io2|ps2ClkFiltered                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.dispWrite ; SBCTextDisplayRGB:io2|dispState.dispWrite                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispWR              ; SBCTextDisplayRGB:io2|dispWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.idle      ; SBCTextDisplayRGB:io2|dispState.idle                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispAttWRData[1]    ; SBCTextDisplayRGB:io2|dispAttWRData[1]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered              ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.529  ; T80s:cpu1|T80:u0|A[6]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.043      ; 1.839      ;
; 0.544  ; T80s:cpu1|T80:u0|A[6]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.038      ; 1.849      ;
; 0.556  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.024      ; 1.847      ;
; 0.568  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.018      ; 1.853      ;
; 0.571  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.038      ; 1.876      ;
; 0.592  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.032      ; 1.891      ;
; 0.608  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.006      ; 1.881      ;
; 0.753  ; cpuClkCount[5]                            ; cpuClkCount[5]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.760  ; SBCTextDisplayRGB:io2|vertLineCount[9]    ; SBCTextDisplayRGB:io2|vertLineCount[9]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.760  ; SBCTextDisplayRGB:io2|dispAttWRData[0]    ; SBCTextDisplayRGB:io2|dispAttWRData[4]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.761  ; sdClkCount[5]                             ; sdClkCount[5]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.761  ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4] ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4]                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.764  ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]     ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.768  ; SBCTextDisplayRGB:io2|cursBlinkCount[24]  ; SBCTextDisplayRGB:io2|cursorOn                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.769  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO0|Q_tmp[0]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.719      ; 4.098      ;
; 0.769  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO0|Q_tmp[2]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.719      ; 4.098      ;
; 0.769  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO0|Q_tmp[3]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.719      ; 4.098      ;
; 0.769  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO0|Q_tmp[4]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.719      ; 4.098      ;
; 0.769  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO0|Q_tmp[5]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.719      ; 4.098      ;
; 0.769  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO0|Q_tmp[6]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.719      ; 4.098      ;
; 0.769  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO0|Q_tmp[7]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.719      ; 4.098      ;
; 0.771  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO1|Q_tmp[0]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.719      ; 4.100      ;
; 0.771  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO1|Q_tmp[1]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.719      ; 4.100      ;
; 0.771  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO1|Q_tmp[2]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.719      ; 4.100      ;
; 0.771  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO1|Q_tmp[3]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.719      ; 4.100      ;
; 0.771  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO1|Q_tmp[4]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.719      ; 4.100      ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                     ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -2.139 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.695      ; 1.862      ;
; -2.139 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.695      ; 1.862      ;
; -1.887 ; SBCTextDisplayRGB:io2|kbBuffer~33    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.675      ; 2.094      ;
; -1.870 ; SBCTextDisplayRGB:io2|kbBuffer~32    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.675      ; 2.111      ;
; -1.805 ; SBCTextDisplayRGB:io2|kbBuffer~38    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.266      ; 1.767      ;
; -1.757 ; bufferedUART:io1|rxBuffer~72         ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.798      ; 1.847      ;
; -1.734 ; SBCTextDisplayRGB:io2|kbBuffer~29    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.275      ; 1.847      ;
; -1.727 ; SBCTextDisplayRGB:io2|kbBuffer~63    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.268      ; 1.847      ;
; -1.707 ; SBCTextDisplayRGB:io2|kbBuffer~27    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.275      ; 1.874      ;
; -1.501 ; SBCTextDisplayRGB:io2|kbBuffer~50    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.282      ; 2.087      ;
; -1.499 ; SBCTextDisplayRGB:io2|kbBuffer~52    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.269      ; 2.076      ;
; -1.482 ; SBCTextDisplayRGB:io2|kbBuffer~48    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.282      ; 2.106      ;
; -1.474 ; SBCTextDisplayRGB:io2|kbBuffer~47    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.678      ; 2.510      ;
; -1.468 ; SBCTextDisplayRGB:io2|kbBuffer~46    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.678      ; 2.516      ;
; -1.463 ; SBCTextDisplayRGB:io2|kbBuffer~28    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.262      ; 2.105      ;
; -1.395 ; SBCTextDisplayRGB:io2|kbBuffer~65    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.268      ; 2.179      ;
; -1.335 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.684      ; 2.655      ;
; -1.334 ; SBCTextDisplayRGB:io2|kbBuffer~30    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.262      ; 2.234      ;
; -1.314 ; SBCTextDisplayRGB:io2|kbBuffer~12    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.675      ; 2.667      ;
; -1.308 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.050      ; 3.048      ;
; -1.303 ; SBCTextDisplayRGB:io2|kbBuffer~11    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.675      ; 2.678      ;
; -1.295 ; sd_controller:sd1|sd_write_flag      ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.056      ; 1.567      ;
; -1.247 ; SBCTextDisplayRGB:io2|kbBuffer~17    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.266      ; 2.325      ;
; -1.232 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.090      ; 2.164      ;
; -1.201 ; bufferedUART:io1|txByteSent          ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 2.623      ; 1.728      ;
; -1.177 ; SBCTextDisplayRGB:io2|kbBuffer~37    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.266      ; 2.395      ;
; -1.152 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.684      ; 2.838      ;
; -1.150 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.684      ; 2.840      ;
; -1.148 ; SBCTextDisplayRGB:io2|kbBuffer~13    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.275      ; 2.433      ;
; -1.143 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.684      ; 2.847      ;
; -1.122 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.032      ; 3.216      ;
; -1.119 ; bufferedUART:io1|rxBuffer~130        ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.797      ; 2.484      ;
; -1.112 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.684      ; 2.878      ;
; -1.036 ; bufferedUART:io1|rxBuffer~75         ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.804      ; 2.574      ;
; -1.019 ; bufferedUART:io1|txByteSent          ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.807      ; 2.594      ;
; -1.007 ; sd_controller:sd1|sd_read_flag       ; sd_controller:sd1|host_read_flag       ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.089      ; 1.888      ;
; -0.983 ; bufferedUART:io1|rxBuffer~135        ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.789      ; 2.612      ;
; -0.961 ; bufferedUART:io1|rxBuffer~97         ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.797      ; 2.642      ;
; -0.949 ; bufferedUART:io1|rxBuffer~112        ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.792      ; 2.649      ;
; -0.949 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.677      ; 3.034      ;
; -0.934 ; bufferedUART:io1|rxBuffer~69         ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.799      ; 2.671      ;
; -0.924 ; SBCTextDisplayRGB:io2|kbBuffer~55    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.282      ; 2.664      ;
; -0.904 ; SBCTextDisplayRGB:io2|kbBuffer~14    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.262      ; 2.664      ;
; -0.902 ; SBCTextDisplayRGB:io2|kbBuffer~53    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.678      ; 3.082      ;
; -0.891 ; SBCTextDisplayRGB:io2|kbBuffer~25    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.671      ; 3.086      ;
; -0.848 ; SBCTextDisplayRGB:io2|kbBuffer~56    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.269      ; 2.727      ;
; -0.840 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.032      ; 3.498      ;
; -0.827 ; SBCTextDisplayRGB:io2|kbBuffer~44    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.268      ; 2.747      ;
; -0.824 ; bufferedUART:io1|rxBuffer~133        ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.790      ; 2.772      ;
; -0.822 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.684      ; 3.168      ;
; -0.820 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.684      ; 3.170      ;
; -0.815 ; bufferedUART:io1|rxBuffer~27         ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.798      ; 2.789      ;
; -0.799 ; bufferedUART:io1|rxBuffer~119        ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.802      ; 2.809      ;
; -0.786 ; bufferedUART:io1|rxBuffer~114        ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.798      ; 2.818      ;
; -0.758 ; SBCTextDisplayRGB:io2|kbBuffer~49    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.269      ; 2.817      ;
; -0.730 ; bufferedUART:io1|rxBuffer~96         ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.791      ; 2.867      ;
; -0.705 ; bufferedUART:io1|rxBuffer~127        ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.790      ; 2.891      ;
; -0.678 ; SBCTextDisplayRGB:io2|kbBuffer~16    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.261      ; 2.889      ;
; -0.676 ; T80s:cpu1|T80:u0|A[0]                ; bufferedUART:io1|dataOut[5]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.879      ; 2.509      ;
; -0.676 ; T80s:cpu1|T80:u0|A[0]                ; bufferedUART:io1|dataOut[4]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.879      ; 2.509      ;
; -0.676 ; T80s:cpu1|T80:u0|A[0]                ; bufferedUART:io1|dataOut[6]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.879      ; 2.509      ;
; -0.648 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.032      ; 3.690      ;
; -0.642 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.677      ; 3.341      ;
; -0.630 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.684      ; 3.360      ;
; -0.628 ; bufferedUART:io1|rxBuffer~103        ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.813      ; 2.991      ;
; -0.628 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.684      ; 3.362      ;
; -0.626 ; bufferedUART:io1|rxBuffer~100        ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.791      ; 2.971      ;
; -0.623 ; SBCTextDisplayRGB:io2|kbBuffer~43    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.281      ; 2.964      ;
; -0.621 ; SBCTextDisplayRGB:io2|kbBuffer~45    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.268      ; 2.953      ;
; -0.594 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.299      ; 3.011      ;
; -0.594 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.299      ; 3.011      ;
; -0.593 ; SBCTextDisplayRGB:io2|kbBuffer~40    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.677      ; 3.390      ;
; -0.585 ; T80s:cpu1|T80:u0|A[0]                ; bufferedUART:io1|dataOut[2]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.872      ; 2.593      ;
; -0.582 ; bufferedUART:io1|rxBuffer~91         ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.804      ; 3.028      ;
; -0.575 ; bufferedUART:io1|rxBuffer~73         ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.805      ; 3.036      ;
; -0.539 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.286      ; 3.053      ;
; -0.539 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.286      ; 3.053      ;
; -0.539 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.286      ; 3.053      ;
; -0.516 ; bufferedUART:io1|rxBuffer~113        ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.798      ; 3.088      ;
; -0.503 ; SBCTextDisplayRGB:io2|controlReg[7]  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; -0.500       ; 2.162      ; 1.465      ;
; -0.495 ; SBCTextDisplayRGB:io2|kbBuffer~26    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.671      ; 3.482      ;
; -0.480 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|din_latched[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.278      ; 3.604      ;
; -0.480 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|din_latched[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.278      ; 3.604      ;
; -0.480 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|din_latched[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.278      ; 3.604      ;
; -0.480 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|din_latched[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.278      ; 3.604      ;
; -0.480 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|din_latched[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.278      ; 3.604      ;
; -0.480 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|din_latched[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.278      ; 3.604      ;
; -0.480 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|din_latched[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.278      ; 3.604      ;
; -0.480 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|din_latched[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.278      ; 3.604      ;
; -0.471 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.038      ; 3.873      ;
; -0.451 ; SBCTextDisplayRGB:io2|kbBuffer~41    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.281      ; 3.136      ;
; -0.450 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.677      ; 3.533      ;
; -0.442 ; SBCTextDisplayRGB:io2|kbBuffer~23    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.261      ; 3.125      ;
; -0.438 ; bufferedUART:io1|rxBuffer~40         ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.790      ; 3.158      ;
; -0.438 ; SBCTextDisplayRGB:io2|kbBuffer~51    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.269      ; 3.137      ;
; -0.425 ; SBCTextDisplayRGB:io2|kbBuffer~31    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.262      ; 3.143      ;
; -0.421 ; SBCTextDisplayRGB:io2|kbBuffer~22    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.274      ; 3.159      ;
; -0.413 ; bufferedUART:io1|rxBuffer~106        ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.797      ; 3.190      ;
; -0.410 ; bufferedUART:io1|txByteSent          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.807      ; 3.203      ;
; -0.398 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.742      ; 2.650      ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                  ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.047      ;
; 0.762 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.068      ;
; 0.774 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.080      ;
; 0.783 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.089      ;
; 0.905 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.211      ;
; 0.911 ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.217      ;
; 0.915 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.221      ;
; 0.919 ; T80s:cpu1|T80:u0|I[1]                     ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.225      ;
; 0.921 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.227      ;
; 0.938 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.244      ;
; 0.938 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.244      ;
; 0.955 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.261      ;
; 1.154 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.460      ;
; 1.161 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.467      ;
; 1.163 ; T80s:cpu1|T80:u0|F[7]                     ; T80s:cpu1|T80:u0|Fp[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.469      ;
; 1.171 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.176 ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.482      ;
; 1.186 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.492      ;
; 1.199 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.505      ;
; 1.212 ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.518      ;
; 1.216 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.522      ;
; 1.220 ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.534      ;
; 1.234 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.540      ;
; 1.250 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|I[7]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.555      ;
; 1.252 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|I[2]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.557      ;
; 1.319 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.698      ; 5.627      ;
; 1.436 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.742      ;
; 1.475 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.781      ;
; 1.477 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|I[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.783      ;
; 1.487 ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.793      ;
; 1.489 ; T80s:cpu1|T80:u0|IncDecZ                  ; T80s:cpu1|T80:u0|IncDecZ       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.795      ;
; 1.492 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|I[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.798      ;
; 1.497 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.803      ;
; 1.504 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.809      ;
; 1.564 ; T80s:cpu1|T80:u0|IR[2]                    ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.004      ; 1.874      ;
; 1.570 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.876      ;
; 1.578 ; T80s:cpu1|T80:u0|F[6]                     ; T80s:cpu1|T80:u0|Fp[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.884      ;
; 1.582 ; T80s:cpu1|T80:u0|I[7]                     ; T80s:cpu1|T80:u0|A[15]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.007      ; 1.895      ;
; 1.651 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.651 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.656 ; T80s:cpu1|T80:u0|DO[0]                    ; T80s:cpu1|T80:u0|DO[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.962      ;
; 1.668 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|I[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.974      ;
; 1.699 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.011      ; 2.016      ;
; 1.699 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrC[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.011      ; 2.016      ;
; 1.705 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.737 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.737 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.742 ; T80s:cpu1|T80:u0|PreserveC_r              ; T80s:cpu1|T80:u0|F[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.048      ;
; 1.754 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7] ; T80s:cpu1|T80:u0|RegBusA_r[7]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.060      ;
; 1.758 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.064      ;
; 1.759 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.065      ;
; 1.780 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.086      ;
; 1.791 ; sd_controller:sd1|dout[2]                 ; T80s:cpu1|DI_Reg[2]            ; sdClock          ; cpuClock    ; 0.000        ; 0.658      ; 2.755      ;
; 1.791 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.793 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.099      ;
; 1.799 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][1] ; T80s:cpu1|T80:u0|RegBusA_r[1]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.105      ;
; 1.819 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.698      ; 5.627      ;
; 1.821 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][3] ; T80s:cpu1|T80:u0|RegBusA_r[3]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.012     ; 2.115      ;
; 1.823 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; T80s:cpu1|T80:u0|RegBusA_r[13] ; cpuClock         ; cpuClock    ; 0.000        ; -0.016     ; 2.113      ;
; 1.823 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.129      ;
; 1.831 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|I[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.021      ; 2.158      ;
; 1.842 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.148      ;
; 1.846 ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.894      ; 4.046      ;
; 1.863 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.169      ;
; 1.877 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.183      ;
; 1.909 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.215      ;
; 1.915 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][4] ; T80s:cpu1|T80:u0|RegBusA_r[4]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.221      ;
; 1.963 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.269      ;
; 1.984 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][0] ; T80s:cpu1|T80:u0|RegBusA_r[0]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.011     ; 2.279      ;
; 1.997 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; T80s:cpu1|T80:u0|RegBusA_r[13] ; cpuClock         ; cpuClock    ; 0.000        ; -0.022     ; 2.281      ;
; 2.009 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|Pre_XY_F_M[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.014      ; 2.329      ;
; 2.023 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.680      ; 6.313      ;
; 2.024 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.680      ; 6.314      ;
; 2.026 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|I[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.021      ; 2.353      ;
; 2.026 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.332      ;
; 2.026 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][7] ; T80s:cpu1|T80:u0|RegBusA_r[7]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.332      ;
; 2.043 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][6] ; T80s:cpu1|T80:u0|RegBusA_r[6]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.349      ;
; 2.049 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.355      ;
; 2.055 ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.013     ; 2.348      ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.742 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.048      ;
; 0.745 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.752 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.060      ;
; 0.773 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.079      ;
; 0.804 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.110      ;
; 0.892 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.198      ;
; 0.897 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.203      ;
; 0.901 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.207      ;
; 0.902 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.904 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.914 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.220      ;
; 0.916 ; sd_controller:sd1|return_state.read_block_data  ; sd_controller:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.222      ;
; 0.919 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.225      ;
; 0.921 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.227      ;
; 0.923 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.229      ;
; 0.927 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|return_state.write_block_wait ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.233      ;
; 0.934 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.240      ;
; 0.938 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.244      ;
; 1.012 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.316      ;
; 1.076 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.384      ;
; 1.118 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.424      ;
; 1.126 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.432      ;
; 1.143 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.449      ;
; 1.148 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.454      ;
; 1.159 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.465      ;
; 1.163 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.469      ;
; 1.171 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.477      ;
; 1.178 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.484      ;
; 1.182 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.488      ;
; 1.190 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.496      ;
; 1.191 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.497      ;
; 1.196 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.502      ;
; 1.197 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.198 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.504      ;
; 1.200 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.506      ;
; 1.200 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.506      ;
; 1.200 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.506      ;
; 1.203 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.203 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.204 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.510      ;
; 1.205 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.511      ;
; 1.206 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.512      ;
; 1.210 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.516      ;
; 1.214 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.520      ;
; 1.225 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_data        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.531      ;
; 1.236 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.542      ;
; 1.245 ; sd_controller:sd1|state.poll_cmd                ; sd_controller:sd1|state.idle                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.551      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.742 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.048      ;
; 0.753 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~136           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.060      ;
; 0.765 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.071      ;
; 0.794 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.100      ;
; 0.919 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.225      ;
; 0.921 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~135           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.227      ;
; 0.925 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~137           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.231      ;
; 0.925 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~139           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.231      ;
; 0.927 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.233      ;
; 0.929 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.235      ;
; 0.982 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~138           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.288      ;
; 0.985 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.291      ;
; 1.052 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.358      ;
; 1.163 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.749      ; 4.522      ;
; 1.164 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.749      ; 4.523      ;
; 1.165 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.471      ;
; 1.165 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.471      ;
; 1.166 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~53            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.741      ; 4.517      ;
; 1.166 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~57            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.741      ; 4.517      ;
; 1.166 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~54            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.741      ; 4.517      ;
; 1.166 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~59            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.741      ; 4.517      ;
; 1.166 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~55            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.741      ; 4.517      ;
; 1.166 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~56            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.741      ; 4.517      ;
; 1.166 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~60            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.741      ; 4.517      ;
; 1.168 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~45            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.741      ; 4.519      ;
; 1.168 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~51            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.741      ; 4.519      ;
; 1.168 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~48            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.741      ; 4.519      ;
; 1.168 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~52            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.741      ; 4.519      ;
; 1.172 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.478      ;
; 1.176 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.482      ;
; 1.180 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.486      ;
; 1.192 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.498      ;
; 1.192 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.498      ;
; 1.192 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.498      ;
; 1.203 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.509      ;
; 1.222 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.528      ;
; 1.224 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.227 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.533      ;
; 1.252 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~31            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.558      ;
; 1.253 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~39            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.559      ;
; 1.255 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.561      ;
; 1.261 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.567      ;
; 1.263 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.609      ;
; 1.305 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.611      ;
; 1.310 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~61            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.758      ; 4.678      ;
; 1.310 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~66            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.758      ; 4.678      ;
; 1.310 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~65            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.758      ; 4.678      ;
; 1.310 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~62            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.758      ; 4.678      ;
; 1.310 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~67            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.758      ; 4.678      ;
; 1.310 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~63            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.758      ; 4.678      ;
; 1.310 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~64            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.758      ; 4.678      ;
; 1.310 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~68            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.758      ; 4.678      ;
; 1.428 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~134           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.734      ;
; 1.432 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~125           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.737      ;
; 1.440 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.003     ; 1.743      ;
; 1.440 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.003     ; 1.743      ;
; 1.460 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.765      ;
; 1.478 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.784      ;
; 1.480 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~117           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.844      ;
; 1.480 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~122           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.844      ;
; 1.480 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~121           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.844      ;
; 1.480 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~118           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.844      ;
; 1.480 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~123           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.844      ;
; 1.480 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~119           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.844      ;
; 1.480 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~120           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.844      ;
; 1.480 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~124           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.754      ; 4.844      ;
; 1.480 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.786      ;
; 1.499 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.874      ;
; 1.499 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.874      ;
; 1.499 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.874      ;
; 1.499 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.874      ;
; 1.499 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.874      ;
; 1.499 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~111           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.874      ;
; 1.499 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.874      ;
; 1.499 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.874      ;
; 1.501 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.876      ;
; 1.501 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~18            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.876      ;
; 1.501 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~17            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.876      ;
; 1.501 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.876      ;
; 1.501 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.876      ;
; 1.501 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~15            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.876      ;
; 1.501 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~16            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.765      ; 4.876      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -4.530 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.986      ;
; -4.530 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.986      ;
; -4.530 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.986      ;
; -4.530 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.986      ;
; -4.530 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.986      ;
; -4.530 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.986      ;
; -4.530 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.986      ;
; -4.530 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.986      ;
; -4.530 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.986      ;
; -4.530 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.986      ;
; -4.530 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.986      ;
; -4.530 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.986      ;
; -4.530 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.986      ;
; -4.515 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.974      ;
; -4.515 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.974      ;
; -4.515 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.974      ;
; -4.515 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.974      ;
; -4.515 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.974      ;
; -4.515 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.974      ;
; -4.515 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.974      ;
; -4.515 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.974      ;
; -4.412 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.933     ; 4.019      ;
; -4.412 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.933     ; 4.019      ;
; -4.412 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.933     ; 4.019      ;
; -4.412 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.933     ; 4.019      ;
; -4.412 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.933     ; 4.019      ;
; -4.412 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.933     ; 4.019      ;
; -4.412 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.933     ; 4.019      ;
; -4.412 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.933     ; 4.019      ;
; -4.412 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.933     ; 4.019      ;
; -4.412 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.933     ; 4.019      ;
; -4.412 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.933     ; 4.019      ;
; -4.412 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.933     ; 4.019      ;
; -4.412 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.933     ; 4.019      ;
; -4.397 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.930     ; 4.007      ;
; -4.397 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.930     ; 4.007      ;
; -4.397 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.930     ; 4.007      ;
; -4.397 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.930     ; 4.007      ;
; -4.397 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.930     ; 4.007      ;
; -4.397 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.930     ; 4.007      ;
; -4.397 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.930     ; 4.007      ;
; -4.397 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.930     ; 4.007      ;
; -4.302 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.918      ; 5.760      ;
; -4.302 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.918      ; 5.760      ;
; -4.302 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.918      ; 5.760      ;
; -4.302 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.918      ; 5.760      ;
; -4.302 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.918      ; 5.760      ;
; -4.302 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.918      ; 5.760      ;
; -4.266 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.722      ;
; -4.266 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.722      ;
; -4.266 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.722      ;
; -4.266 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.722      ;
; -4.266 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.722      ;
; -4.266 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.722      ;
; -4.266 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.722      ;
; -4.266 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.722      ;
; -4.266 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.722      ;
; -4.266 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.722      ;
; -4.266 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.722      ;
; -4.266 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.722      ;
; -4.266 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.916      ; 5.722      ;
; -4.251 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.710      ;
; -4.251 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.710      ;
; -4.251 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.710      ;
; -4.251 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.710      ;
; -4.251 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.710      ;
; -4.251 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.710      ;
; -4.251 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.710      ;
; -4.251 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.919      ; 5.710      ;
; -4.190 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.946      ; 5.676      ;
; -4.190 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.946      ; 5.676      ;
; -4.190 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.946      ; 5.676      ;
; -4.190 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.946      ; 5.676      ;
; -4.190 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.946      ; 5.676      ;
; -4.190 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.946      ; 5.676      ;
; -4.190 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.946      ; 5.676      ;
; -4.190 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.946      ; 5.676      ;
; -4.190 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.946      ; 5.676      ;
; -4.190 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.946      ; 5.676      ;
; -4.190 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.946      ; 5.676      ;
; -4.190 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.946      ; 5.676      ;
; -4.190 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.946      ; 5.676      ;
; -4.184 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.931     ; 3.793      ;
; -4.184 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.931     ; 3.793      ;
; -4.184 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.931     ; 3.793      ;
; -4.184 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.931     ; 3.793      ;
; -4.184 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.931     ; 3.793      ;
; -4.184 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.931     ; 3.793      ;
; -4.175 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.664      ;
; -4.175 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.664      ;
; -4.175 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.664      ;
; -4.175 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.664      ;
; -4.175 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.664      ;
; -4.175 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.664      ;
; -4.175 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.664      ;
; -4.175 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.949      ; 5.664      ;
; -4.079 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.927     ; 3.692      ;
; -4.079 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.927     ; 3.692      ;
; -4.079 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.927     ; 3.692      ;
; -4.079 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.927     ; 3.692      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.603 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.644      ;
; -1.603 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.644      ;
; -1.603 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.644      ;
; -1.603 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.644      ;
; -1.603 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.644      ;
; -1.603 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.644      ;
; -1.603 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.644      ;
; -1.603 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.644      ;
; -1.468 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.509      ;
; -1.468 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.509      ;
; -1.468 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.509      ;
; -1.468 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.509      ;
; -1.468 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.509      ;
; -1.468 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.509      ;
; -1.468 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.509      ;
; -1.468 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.509      ;
; -1.314 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.354      ;
; -1.179 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.219      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.568 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.675      ; 2.647      ;
; 0.568 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.675      ; 2.647      ;
; 0.704 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.675      ; 2.511      ;
; 0.704 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.675      ; 2.511      ;
; 1.927 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.842      ; 1.955      ;
; 1.927 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.842      ; 1.955      ;
; 1.927 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.842      ; 1.955      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -2.053 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 3.702      ; 1.955      ;
; -2.053 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 3.702      ; 1.955      ;
; -2.053 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 3.702      ; 1.955      ;
; -0.349 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.054      ; 2.511      ;
; -0.349 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.054      ; 2.511      ;
; -0.213 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.054      ; 2.647      ;
; -0.213 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.054      ; 2.647      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.510 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 3.872      ;
; 0.510 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 3.872      ;
; 0.510 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 3.872      ;
; 0.510 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 3.872      ;
; 0.510 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 3.872      ;
; 0.510 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 3.872      ;
; 0.723 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.086      ;
; 0.723 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.086      ;
; 0.723 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.086      ;
; 0.723 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.086      ;
; 0.723 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.086      ;
; 0.723 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.086      ;
; 0.723 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.086      ;
; 0.723 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.086      ;
; 0.738 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.750      ; 4.098      ;
; 0.738 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.750      ; 4.098      ;
; 0.738 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.750      ; 4.098      ;
; 0.738 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.750      ; 4.098      ;
; 0.738 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.750      ; 4.098      ;
; 0.738 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.750      ; 4.098      ;
; 0.738 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.750      ; 4.098      ;
; 0.738 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.750      ; 4.098      ;
; 0.738 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.750      ; 4.098      ;
; 0.738 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.750      ; 4.098      ;
; 0.738 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.750      ; 4.098      ;
; 0.738 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.750      ; 4.098      ;
; 0.738 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.750      ; 4.098      ;
; 1.010 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 3.872      ;
; 1.010 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 3.872      ;
; 1.010 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 3.872      ;
; 1.010 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 3.872      ;
; 1.010 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 3.872      ;
; 1.010 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 3.872      ;
; 1.223 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.086      ;
; 1.223 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.086      ;
; 1.223 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.086      ;
; 1.223 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.086      ;
; 1.223 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.086      ;
; 1.223 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.086      ;
; 1.223 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.086      ;
; 1.223 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.086      ;
; 1.238 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.750      ; 4.098      ;
; 1.238 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.750      ; 4.098      ;
; 1.238 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.750      ; 4.098      ;
; 1.238 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.750      ; 4.098      ;
; 1.238 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.750      ; 4.098      ;
; 1.238 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.750      ; 4.098      ;
; 1.238 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.750      ; 4.098      ;
; 1.238 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.750      ; 4.098      ;
; 1.238 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.750      ; 4.098      ;
; 1.238 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.750      ; 4.098      ;
; 1.238 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.750      ; 4.098      ;
; 1.238 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.750      ; 4.098      ;
; 1.238 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.750      ; 4.098      ;
; 3.263 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.017      ;
; 3.263 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.017      ;
; 3.263 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.017      ;
; 3.263 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.017      ;
; 3.263 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.017      ;
; 3.263 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.017      ;
; 3.476 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 4.231      ;
; 3.476 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 4.231      ;
; 3.476 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 4.231      ;
; 3.476 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 4.231      ;
; 3.476 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 4.231      ;
; 3.476 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 4.231      ;
; 3.476 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 4.231      ;
; 3.476 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 4.231      ;
; 3.491 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.946      ; 4.243      ;
; 3.491 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.946      ; 4.243      ;
; 3.491 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.946      ; 4.243      ;
; 3.491 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.946      ; 4.243      ;
; 3.491 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.946      ; 4.243      ;
; 3.491 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.946      ; 4.243      ;
; 3.491 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.946      ; 4.243      ;
; 3.491 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.946      ; 4.243      ;
; 3.491 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.946      ; 4.243      ;
; 3.491 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.946      ; 4.243      ;
; 3.491 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.946      ; 4.243      ;
; 3.491 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.946      ; 4.243      ;
; 3.491 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.946      ; 4.243      ;
; 3.552 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.306      ;
; 3.552 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.306      ;
; 3.552 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.306      ;
; 3.552 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.306      ;
; 3.552 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.306      ;
; 3.552 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.306      ;
; 3.688 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.673      ; 5.167      ;
; 3.688 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.673      ; 5.167      ;
; 3.688 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.673      ; 5.167      ;
; 3.688 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.673      ; 5.167      ;
; 3.688 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.673      ; 5.167      ;
; 3.688 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.673      ; 5.167      ;
; 3.730 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.484      ;
; 3.730 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.484      ;
; 3.730 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.484      ;
; 3.730 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.484      ;
; 3.730 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.484      ;
; 3.730 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.948      ; 4.484      ;
; 3.765 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.949      ; 4.520      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.913 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.219      ;
; 2.048 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.354      ;
; 2.202 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.509      ;
; 2.202 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.509      ;
; 2.202 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.509      ;
; 2.202 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.509      ;
; 2.202 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.509      ;
; 2.202 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.509      ;
; 2.202 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.509      ;
; 2.202 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.509      ;
; 2.337 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.644      ;
; 2.337 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.644      ;
; 2.337 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.644      ;
; 2.337 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.644      ;
; 2.337 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.644      ;
; 2.337 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.644      ;
; 2.337 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.644      ;
; 2.337 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.644      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -1.873 ; -0.631       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.873 ; -0.631       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.873 ; -0.631       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.873 ; -0.631       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.873 ; -0.631       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.873 ; -0.631       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.873 ; -0.631       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.873 ; -0.631       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.873 ; -0.631       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.873 ; -0.631       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.873 ; -0.631       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.873 ; -0.631       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.873 ; -0.631       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.873 ; -0.631       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.873 ; -0.631       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.873 ; -0.631       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.873 ; -0.631       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.873 ; -0.631       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.873 ; -0.631       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.873 ; -0.631       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.873 ; -0.631       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.873 ; -0.631       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.873 ; -0.631       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.873 ; -0.631       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.834 ; -0.592       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.834 ; -0.592       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.602 ; -0.360       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.602 ; -0.360       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.602 ; -0.360       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.602 ; -0.360       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.602 ; -0.360       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.602 ; -0.360       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.602 ; -0.360       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.602 ; -0.360       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.602 ; -0.360       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.602 ; -0.360       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.602 ; -0.360       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.602 ; -0.360       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.602 ; -0.360       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.602 ; -0.360       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.602 ; -0.360       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.602 ; -0.360       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.602 ; -0.360       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.602 ; -0.360       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.602 ; -0.360       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.602 ; -0.360       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.602 ; -0.360       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.602 ; -0.360       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.271 ; -0.029       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -1.271 ; -0.029       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -1.271 ; -0.029       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -1.271 ; -0.029       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -1.271 ; -0.029       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -1.271 ; -0.029       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -1.271 ; -0.029       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -1.271 ; -0.029       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -1.271 ; -0.029       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -1.271 ; -0.029       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -1.271 ; -0.029       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -1.271 ; -0.029       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -1.271 ; -0.029       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -1.271 ; -0.029       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -1.271 ; -0.029       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -1.271 ; -0.029       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -1.271 ; -0.029       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -1.271 ; -0.029       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -1.271 ; -0.029       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -1.271 ; -0.029       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -1.271 ; -0.029       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -1.271 ; -0.029       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -1.271 ; -0.029       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -1.271 ; -0.029       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -1.271 ; -0.029       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -1.271 ; -0.029       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -1.271 ; -0.029       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.271 ; -0.029       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.121 ; 0.121        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -1.121 ; 0.121        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -1.121 ; 0.121        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -1.121 ; 0.121        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -1.121 ; 0.121        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -1.121 ; 0.121        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -1.121 ; 0.121        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -1.121 ; 0.121        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -1.121 ; 0.121        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -1.121 ; 0.121        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -1.121 ; 0.121        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -1.121 ; 0.121        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -1.121 ; 0.121        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -1.121 ; 0.121        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -1.121 ; 0.121        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -1.121 ; 0.121        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -1.121 ; 0.121        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -1.121 ; 0.121        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -1.121 ; 0.121        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -1.121 ; 0.121        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -1.121 ; 0.121        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -1.121 ; 0.121        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -1.121 ; 0.121        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -1.121 ; 0.121        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.370 ; 11.370 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 8.448  ; 8.448  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.491  ; 5.491  ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.926  ; 8.926  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.913  ; 7.913  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.784  ; 7.784  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.697  ; 7.697  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.113  ; 7.113  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.389  ; 7.389  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.913  ; 7.913  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 6.430  ; 6.430  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.412  ; 6.412  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.632  ; 6.632  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 8.646  ; 8.646  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 9.629  ; 9.629  ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -4.858 ; -4.858 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -6.013 ; -6.013 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -5.225 ; -5.225 ; Rise       ; clk             ;
; rxd1         ; clk        ; -5.537 ; -5.537 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -5.429 ; -5.429 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -6.640 ; -6.640 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -6.551 ; -6.551 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -6.038 ; -6.038 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -6.323 ; -6.323 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -7.082 ; -7.082 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -5.429 ; -5.429 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -5.582 ; -5.582 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -5.796 ; -5.796 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -5.417 ; -5.417 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -4.919 ; -4.919 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.147 ; 11.147 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.882 ; 12.882 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.759 ; 13.759 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 9.457  ; 9.457  ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 8.327  ; 8.327  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 9.457  ; 9.457  ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 8.996  ; 8.996  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 9.003  ; 9.003  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 9.173  ; 9.173  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 9.405  ; 9.405  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 9.050  ; 9.050  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 9.029  ; 9.029  ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 10.081 ; 10.081 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 8.657  ; 8.657  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 8.639  ; 8.639  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 8.623  ; 8.623  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 8.635  ; 8.635  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.671  ; 8.671  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 8.253  ; 8.253  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 10.081 ; 10.081 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 9.079  ; 9.079  ; Rise       ; clk                ;
; hSync            ; clk                ; 10.798 ; 10.798 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 9.280  ; 9.280  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 9.944  ; 9.944  ; Rise       ; clk                ;
; vSync            ; clk                ; 10.106 ; 10.106 ; Rise       ; clk                ;
; video            ; clk                ; 9.192  ; 9.192  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.682  ; 9.682  ; Rise       ; clk                ;
; videoB1          ; clk                ; 10.014 ; 10.014 ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.519  ; 9.519  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.870  ; 8.870  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.829  ; 9.829  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.851  ; 8.851  ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.600 ; 11.600 ; Rise       ; clk                ;
; rts1             ; clk                ; 10.572 ; 10.572 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 12.379 ; 12.379 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 14.114 ; 14.114 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.991 ; 14.991 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.434 ; 11.434 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.784 ; 10.784 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.545  ; 8.545  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.653  ; 8.653  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 8.217  ; 8.217  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.825  ; 8.825  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 9.937  ; 9.937  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.977  ; 8.977  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.868  ; 8.868  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.520 ; 10.520 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.720 ; 10.720 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.615 ; 10.615 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.856 ; 10.856 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.434 ; 11.434 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.587 ; 10.587 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.707 ; 10.707 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.669 ; 10.669 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.714 ; 11.714 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.714 ; 10.714 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.714 ; 11.714 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.534 ; 10.534 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 11.030 ; 11.030 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 11.263 ; 11.263 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.798 ; 10.798 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.382 ; 10.382 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.010 ; 10.010 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 9.460  ; 9.460  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.643  ; 9.643  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.906 ; 10.906 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.564  ; 9.564  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 10.383 ; 10.383 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.147 ; 11.147 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.882 ; 12.882 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.759 ; 13.759 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 8.327  ; 8.327  ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 8.327  ; 8.327  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 9.457  ; 9.457  ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 8.996  ; 8.996  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 9.003  ; 9.003  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 9.173  ; 9.173  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 9.405  ; 9.405  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 9.050  ; 9.050  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 9.029  ; 9.029  ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 8.253  ; 8.253  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 8.657  ; 8.657  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 8.639  ; 8.639  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 8.623  ; 8.623  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 8.635  ; 8.635  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.671  ; 8.671  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 8.253  ; 8.253  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 10.081 ; 10.081 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 9.079  ; 9.079  ; Rise       ; clk                ;
; hSync            ; clk                ; 10.798 ; 10.798 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 9.280  ; 9.280  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 9.944  ; 9.944  ; Rise       ; clk                ;
; vSync            ; clk                ; 10.106 ; 10.106 ; Rise       ; clk                ;
; video            ; clk                ; 9.192  ; 9.192  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.682  ; 9.682  ; Rise       ; clk                ;
; videoB1          ; clk                ; 10.014 ; 10.014 ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.519  ; 9.519  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.870  ; 8.870  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.829  ; 9.829  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.851  ; 8.851  ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.356 ; 11.356 ; Rise       ; clk                ;
; rts1             ; clk                ; 10.572 ; 10.572 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.865 ; 11.865 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 7.789  ; 7.789  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 8.870  ; 8.870  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 8.217  ; 8.217  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.784 ; 10.784 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.545  ; 8.545  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.653  ; 8.653  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 8.217  ; 8.217  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.825  ; 8.825  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 9.937  ; 9.937  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.977  ; 8.977  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.868  ; 8.868  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.520 ; 10.520 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.720 ; 10.720 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.615 ; 10.615 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.856 ; 10.856 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.434 ; 11.434 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.587 ; 10.587 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.707 ; 10.707 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.669 ; 10.669 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.010 ; 10.010 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.714 ; 10.714 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.714 ; 11.714 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.534 ; 10.534 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 11.030 ; 11.030 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 11.263 ; 11.263 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.798 ; 10.798 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.382 ; 10.382 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.010 ; 10.010 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 9.460  ; 9.460  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.643  ; 9.643  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.043 ; 10.043 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.564  ; 9.564  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 10.383 ; 10.383 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 12.774 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.784 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 12.795 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 12.785 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 12.785 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 12.795 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.774 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 13.475 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 13.481 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 8.447 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.457 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.468 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.458 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.458 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.468 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.447 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.148 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.154 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 12.774    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.784    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 12.795    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 12.785    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 12.785    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 12.795    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.774    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 13.475    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 13.481    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 8.447     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.457     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.468     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.458     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.458     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.468     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.447     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.148     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.154     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; cpuClock           ; -4.851 ; -1199.203     ;
; clk                ; -4.829 ; -1141.645     ;
; sdClock            ; -2.301 ; -170.092      ;
; serialClkCount[15] ; -1.940 ; -267.138      ;
; T80s:cpu1|IORQ_n   ; -1.136 ; -41.114       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.342 ; -10.520       ;
; T80s:cpu1|IORQ_n   ; -0.333 ; -2.237        ;
; serialClkCount[15] ; -0.149 ; -0.528        ;
; cpuClock           ; -0.130 ; -0.130        ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.249 ; -33.197       ;
; sdClock            ; -0.003 ; -0.024        ;
; T80s:cpu1|IORQ_n   ; 0.366  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -0.181 ; -3.334        ;
; T80s:cpu1|IORQ_n   ; -0.043 ; -0.129        ;
; sdClock            ; 0.752  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -1512.732     ;
; T80s:cpu1|IORQ_n   ; -0.847 ; -118.852      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
; sdClock            ; -0.500 ; -142.000      ;
+--------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                      ;
+--------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.851 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.893      ;
; -4.793 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.829      ;
; -4.792 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.828      ;
; -4.786 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.822      ;
; -4.785 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.821      ;
; -4.781 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.817      ;
; -4.778 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.817      ;
; -4.776 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.815      ;
; -4.775 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.814      ;
; -4.775 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.814      ;
; -4.773 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 5.835      ;
; -4.772 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.811      ;
; -4.756 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 5.820      ;
; -4.728 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.770      ;
; -4.726 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 5.790      ;
; -4.717 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 5.781      ;
; -4.715 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.771      ;
; -4.714 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.770      ;
; -4.713 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.758      ;
; -4.708 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.727      ;
; -4.708 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.764      ;
; -4.707 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.763      ;
; -4.704 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.723      ;
; -4.703 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.759      ;
; -4.700 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.759      ;
; -4.698 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.757      ;
; -4.698 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.756      ;
; -4.697 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.756      ;
; -4.697 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.756      ;
; -4.697 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.755      ;
; -4.694 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.753      ;
; -4.693 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.729      ;
; -4.693 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 5.755      ;
; -4.691 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.727      ;
; -4.691 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.749      ;
; -4.690 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.748      ;
; -4.686 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.744      ;
; -4.683 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.744      ;
; -4.681 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.742      ;
; -4.680 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.741      ;
; -4.680 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.741      ;
; -4.678 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.717      ;
; -4.677 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.738      ;
; -4.668 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.726      ;
; -4.667 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.725      ;
; -4.665 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.704      ;
; -4.661 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.700      ;
; -4.661 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.719      ;
; -4.660 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.718      ;
; -4.659 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.717      ;
; -4.658 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.716      ;
; -4.656 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.714      ;
; -4.655 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.697      ;
; -4.655 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.697      ;
; -4.655 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.694      ;
; -4.654 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.693      ;
; -4.653 ; T80s:cpu1|T80:u0|IR[5] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 5.715      ;
; -4.653 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.714      ;
; -4.652 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.710      ;
; -4.651 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.712      ;
; -4.651 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.709      ;
; -4.650 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.711      ;
; -4.650 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.711      ;
; -4.650 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 5.712      ;
; -4.649 ; T80s:cpu1|T80:u0|IR[0] ; T80s:cpu1|T80:u0|A[6]                     ; cpuClock     ; cpuClock    ; 1.000        ; -0.891     ; 4.790      ;
; -4.648 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.687      ;
; -4.647 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.686      ;
; -4.647 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.708      ;
; -4.647 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.705      ;
; -4.644 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.705      ;
; -4.644 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|A[6]                     ; cpuClock     ; cpuClock    ; 1.000        ; -0.891     ; 4.785      ;
; -4.643 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.682      ;
; -4.642 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.703      ;
; -4.641 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.702      ;
; -4.641 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.702      ;
; -4.640 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.682      ;
; -4.638 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.680      ;
; -4.638 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.699      ;
; -4.637 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.679      ;
; -4.637 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.679      ;
; -4.635 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.691      ;
; -4.634 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.690      ;
; -4.634 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.676      ;
; -4.633 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.675      ;
; -4.633 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 5.697      ;
; -4.632 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.674      ;
; -4.630 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.672      ;
; -4.630 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.669      ;
; -4.628 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.684      ;
; -4.627 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.683      ;
; -4.626 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.665      ;
; -4.624 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.660      ;
; -4.624 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 5.686      ;
; -4.623 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.679      ;
; -4.622 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|A[6]                     ; cpuClock     ; cpuClock    ; 1.000        ; -0.908     ; 4.746      ;
; -4.620 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.679      ;
; -4.618 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.677      ;
; -4.617 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.676      ;
; -4.617 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.676      ;
; -4.615 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.671      ;
+--------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.829 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.050      ; 5.878      ;
; -4.795 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.852      ;
; -4.795 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.852      ;
; -4.791 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.848      ;
; -4.778 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.058      ; 5.835      ;
; -4.756 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.817      ;
; -4.749 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.810      ;
; -4.730 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.068      ; 5.797      ;
; -4.727 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.776      ;
; -4.722 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.771      ;
; -4.719 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.768      ;
; -4.718 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.767      ;
; -4.711 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.760      ;
; -4.709 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.766      ;
; -4.706 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.755      ;
; -4.698 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.755      ;
; -4.697 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.064      ; 5.760      ;
; -4.696 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.076      ; 5.771      ;
; -4.696 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.076      ; 5.771      ;
; -4.692 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.076      ; 5.767      ;
; -4.692 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.050      ; 5.741      ;
; -4.688 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.745      ;
; -4.679 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.076      ; 5.754      ;
; -4.667 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.728      ;
; -4.663 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.734      ;
; -4.663 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.734      ;
; -4.662 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.723      ;
; -4.661 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.722      ;
; -4.660 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.721      ;
; -4.659 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.719      ;
; -4.659 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.730      ;
; -4.658 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.715      ;
; -4.658 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.715      ;
; -4.657 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.080      ; 5.736      ;
; -4.656 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.717      ;
; -4.655 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.050      ; 5.704      ;
; -4.654 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.711      ;
; -4.653 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.713      ;
; -4.650 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.699      ;
; -4.650 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.080      ; 5.729      ;
; -4.647 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.055      ; 5.701      ;
; -4.646 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.717      ;
; -4.641 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.058      ; 5.698      ;
; -4.629 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.678      ;
; -4.628 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.695      ;
; -4.627 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.055      ; 5.681      ;
; -4.624 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.076      ; 5.699      ;
; -4.623 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.690      ;
; -4.622 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.679      ;
; -4.621 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.678      ;
; -4.621 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.678      ;
; -4.620 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.687      ;
; -4.619 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.686      ;
; -4.619 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.680      ;
; -4.617 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.674      ;
; -4.617 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.076      ; 5.692      ;
; -4.613 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.063      ; 5.675      ;
; -4.613 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.063      ; 5.675      ;
; -4.612 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.679      ;
; -4.612 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.673      ;
; -4.611 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.668      ;
; -4.610 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.076      ; 5.685      ;
; -4.609 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.063      ; 5.671      ;
; -4.607 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.674      ;
; -4.604 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.058      ; 5.661      ;
; -4.602 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.651      ;
; -4.599 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.076      ; 5.674      ;
; -4.596 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.054      ; 5.649      ;
; -4.596 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.063      ; 5.658      ;
; -4.595 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.064      ; 5.658      ;
; -4.593 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.063      ; 5.655      ;
; -4.593 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.063      ; 5.655      ;
; -4.591 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.068      ; 5.658      ;
; -4.590 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.639      ;
; -4.590 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.064      ; 5.653      ;
; -4.589 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.063      ; 5.651      ;
; -4.589 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.076      ; 5.664      ;
; -4.587 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.064      ; 5.650      ;
; -4.586 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.647      ;
; -4.586 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.064      ; 5.649      ;
; -4.585 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.634      ;
; -4.582 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.639      ;
; -4.582 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.643      ;
; -4.582 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.631      ;
; -4.581 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7  ; clk          ; clk         ; 1.000        ; 0.054      ; 5.634      ;
; -4.581 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.630      ;
; -4.579 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.064      ; 5.642      ;
; -4.577 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.072      ; 5.648      ;
; -4.576 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.063      ; 5.638      ;
; -4.575 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.636      ;
; -4.574 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.640      ;
; -4.574 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.623      ;
; -4.574 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.064      ; 5.637      ;
; -4.573 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.054      ; 5.626      ;
; -4.572 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.061      ; 5.632      ;
; -4.572 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.628      ;
; -4.572 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.629      ;
; -4.569 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.625      ;
; -4.569 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.050      ; 5.618      ;
; -4.568 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.080      ; 5.647      ;
+--------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.301 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.019     ; 1.814      ;
; -2.301 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.019     ; 1.814      ;
; -2.294 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.010     ; 1.816      ;
; -2.294 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.010     ; 1.816      ;
; -2.294 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.010     ; 1.816      ;
; -2.294 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.010     ; 1.816      ;
; -2.246 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.019     ; 1.759      ;
; -2.246 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.019     ; 1.759      ;
; -2.246 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.019     ; 1.759      ;
; -2.246 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.019     ; 1.759      ;
; -2.246 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.019     ; 1.759      ;
; -2.246 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.019     ; 1.759      ;
; -2.230 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.011     ; 1.751      ;
; -2.230 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.011     ; 1.751      ;
; -2.230 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.011     ; 1.751      ;
; -2.230 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.011     ; 1.751      ;
; -2.230 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.011     ; 1.751      ;
; -2.230 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.011     ; 1.751      ;
; -2.080 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.665     ; 1.947      ;
; -2.080 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.665     ; 1.947      ;
; -2.078 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.665     ; 1.945      ;
; -2.078 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.665     ; 1.945      ;
; -2.078 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.665     ; 1.945      ;
; -2.078 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.665     ; 1.945      ;
; -2.078 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.665     ; 1.945      ;
; -2.078 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.665     ; 1.945      ;
; -2.043 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 1.561      ;
; -2.043 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 1.561      ;
; -2.043 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 1.561      ;
; -2.043 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 1.561      ;
; -2.043 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 1.561      ;
; -2.043 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 1.561      ;
; -2.043 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 1.561      ;
; -1.912 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.004     ; 1.440      ;
; -1.912 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.004     ; 1.440      ;
; -1.908 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.650     ; 1.790      ;
; -1.908 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.650     ; 1.790      ;
; -1.908 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.650     ; 1.790      ;
; -1.908 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.650     ; 1.790      ;
; -1.856 ; sd_controller:sd1|din_latched[7]  ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 1.374      ;
; -1.855 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 1.373      ;
; -1.849 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.656     ; 1.725      ;
; -1.849 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.656     ; 1.725      ;
; -1.849 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.656     ; 1.725      ;
; -1.849 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.656     ; 1.725      ;
; -1.824 ; sd_controller:sd1|din_latched[0]  ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 1.342      ;
; -1.785 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.021     ; 1.296      ;
; -1.785 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.660      ;
; -1.785 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.660      ;
; -1.785 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.660      ;
; -1.785 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.660      ;
; -1.785 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.660      ;
; -1.785 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.660      ;
; -1.756 ; sd_controller:sd1|din_latched[3]  ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 1.274      ;
; -1.724 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.650     ; 1.606      ;
; -1.724 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.650     ; 1.606      ;
; -1.723 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.650     ; 1.605      ;
; -1.720 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.650     ; 1.602      ;
; -1.720 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.650     ; 1.602      ;
; -1.689 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|sd_write_flag                 ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.033     ; 1.188      ;
; -1.525 ; sd_controller:sd1|din_latched[6]  ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 1.043      ;
; -1.523 ; sd_controller:sd1|din_latched[5]  ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 1.041      ;
; -1.503 ; sd_controller:sd1|din_latched[4]  ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 1.021      ;
; -1.470 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.667     ; 1.335      ;
; -1.438 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.470      ;
; -1.438 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.470      ;
; -1.436 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.468      ;
; -1.436 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.468      ;
; -1.436 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.468      ;
; -1.436 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.468      ;
; -1.436 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.468      ;
; -1.436 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.468      ;
; -1.417 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.449      ;
; -1.417 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.449      ;
; -1.415 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.447      ;
; -1.415 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.447      ;
; -1.415 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.447      ;
; -1.415 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.447      ;
; -1.415 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.447      ;
; -1.415 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.447      ;
; -1.409 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.441      ;
; -1.409 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.441      ;
; -1.407 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.439      ;
; -1.407 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.439      ;
; -1.407 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.439      ;
; -1.407 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.439      ;
; -1.407 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.439      ;
; -1.407 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.439      ;
; -1.403 ; sd_controller:sd1|din_latched[1]  ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 0.921      ;
; -1.397 ; sd_controller:sd1|din_latched[2]  ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.014     ; 0.915      ;
; -1.350 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.382      ;
; -1.350 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.382      ;
; -1.350 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.650     ; 1.232      ;
; -1.348 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.380      ;
; -1.348 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.380      ;
; -1.348 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.380      ;
; -1.348 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.380      ;
; -1.348 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.380      ;
; -1.348 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.380      ;
; -1.342 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 2.365      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                                 ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                 ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.940 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~22            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.307     ; 2.165      ;
; -1.940 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~23            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.307     ; 2.165      ;
; -1.922 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.287     ; 2.167      ;
; -1.894 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.307     ; 2.119      ;
; -1.894 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.307     ; 2.119      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~36            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.286     ; 2.064      ;
; -1.809 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~140           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.286     ; 2.055      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~50            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 2.026      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~49            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 2.026      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~46            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 2.026      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~47            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 2.026      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~22            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.988      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~23            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.988      ;
; -1.760 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[0]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 2.002      ;
; -1.760 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[2]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 2.002      ;
; -1.760 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[3]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 2.002      ;
; -1.760 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[4]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 2.002      ;
; -1.760 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[5]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 2.002      ;
; -1.760 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[1]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 2.002      ;
; -1.757 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~58            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.994      ;
; -1.750 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.292     ; 1.990      ;
; -1.734 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~22            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.954      ;
; -1.734 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~23            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.954      ;
; -1.725 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~29            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.973      ;
; -1.725 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~34            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.973      ;
; -1.725 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~33            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.973      ;
; -1.725 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~30            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.973      ;
; -1.725 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~35            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.973      ;
; -1.725 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~31            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.973      ;
; -1.725 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~32            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.973      ;
; -1.722 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.942      ;
; -1.722 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.942      ;
; -1.716 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.292     ; 1.956      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~37            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.956      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~42            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.956      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~41            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.956      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~38            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.956      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~43            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.956      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~39            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.956      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~40            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.956      ;
; -1.708 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.956      ;
; -1.707 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~130           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.955      ;
; -1.707 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~129           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.955      ;
; -1.707 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~126           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.955      ;
; -1.707 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~131           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.955      ;
; -1.707 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~127           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.955      ;
; -1.707 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~128           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.955      ;
; -1.707 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~132           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.955      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[7] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.283     ; 1.944      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.283     ; 1.944      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.283     ; 1.944      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.283     ; 1.944      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.283     ; 1.944      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.283     ; 1.944      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.283     ; 1.944      ;
; -1.689 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.930      ;
; -1.689 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~125           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.288     ; 1.933      ;
; -1.689 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.930      ;
; -1.689 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.930      ;
; -1.688 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.908      ;
; -1.688 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.908      ;
; -1.685 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~61            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.926      ;
; -1.685 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~66            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.926      ;
; -1.685 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~65            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.926      ;
; -1.685 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~62            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.926      ;
; -1.685 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~67            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.926      ;
; -1.685 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~63            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.926      ;
; -1.685 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~64            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.926      ;
; -1.685 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~68            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.926      ;
; -1.683 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~109           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.931      ;
; -1.683 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~114           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.931      ;
; -1.683 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~113           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.931      ;
; -1.683 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~110           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.931      ;
; -1.683 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~115           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.931      ;
; -1.683 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~111           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.931      ;
; -1.683 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~112           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.931      ;
; -1.683 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~116           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.284     ; 1.931      ;
; -1.671 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[6]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.903      ;
; -1.671 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[5]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.903      ;
; -1.671 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[4]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.903      ;
; -1.671 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[3]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.903      ;
; -1.671 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[2]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.903      ;
; -1.671 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[1]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.903      ;
; -1.671 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[0]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.903      ;
; -1.646 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~36            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.887      ;
; -1.637 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~140           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.878      ;
; -1.635 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~133           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.283     ; 1.884      ;
; -1.635 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~138           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.283     ; 1.884      ;
; -1.635 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~137           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.283     ; 1.884      ;
; -1.635 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~134           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.283     ; 1.884      ;
; -1.635 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~139           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.283     ; 1.884      ;
; -1.635 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~135           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.283     ; 1.884      ;
; -1.635 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~136           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.283     ; 1.884      ;
; -1.627 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~101           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.285     ; 1.874      ;
; -1.627 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~106           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.285     ; 1.874      ;
; -1.627 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~105           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.285     ; 1.874      ;
; -1.627 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~107           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.285     ; 1.874      ;
; -1.627 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~104           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.285     ; 1.874      ;
; -1.627 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~108           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.285     ; 1.874      ;
; -1.623 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~77            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.285     ; 1.870      ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.136 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.973      ;
; -1.054 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.891      ;
; -1.037 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.874      ;
; -1.019 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.856      ;
; -1.013 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.850      ;
; -1.010 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.425     ; 1.617      ;
; -1.010 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.847      ;
; -1.009 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.846      ;
; -0.997 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 1.619      ;
; -0.989 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.832      ;
; -0.983 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.286     ; 1.729      ;
; -0.977 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.820      ;
; -0.973 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.816      ;
; -0.958 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 1.580      ;
; -0.956 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.799      ;
; -0.939 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 1.561      ;
; -0.912 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.425     ; 1.519      ;
; -0.896 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.425     ; 1.503      ;
; -0.891 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.727      ;
; -0.890 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.727      ;
; -0.885 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.425     ; 1.492      ;
; -0.875 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.286     ; 1.621      ;
; -0.833 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.676      ;
; -0.828 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.671      ;
; -0.808 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.644      ;
; -0.804 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.425     ; 1.411      ;
; -0.788 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.286     ; 1.534      ;
; -0.734 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.425     ; 1.341      ;
; -0.724 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.089      ; 1.345      ;
; -0.721 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.244      ; 1.497      ;
; -0.721 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.244      ; 1.497      ;
; -0.721 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.244      ; 1.497      ;
; -0.721 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.244      ; 1.497      ;
; -0.721 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.244      ; 1.497      ;
; -0.721 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.244      ; 1.497      ;
; -0.721 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.244      ; 1.497      ;
; -0.721 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.244      ; 1.497      ;
; -0.720 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.410     ; 1.342      ;
; -0.719 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.304     ; 1.447      ;
; -0.719 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.304     ; 1.447      ;
; -0.719 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.304     ; 1.447      ;
; -0.719 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.304     ; 1.447      ;
; -0.719 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.304     ; 1.447      ;
; -0.719 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.304     ; 1.447      ;
; -0.719 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.304     ; 1.447      ;
; -0.719 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.304     ; 1.447      ;
; -0.715 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.551      ;
; -0.715 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.551      ;
; -0.715 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.551      ;
; -0.715 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.551      ;
; -0.715 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.551      ;
; -0.715 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.551      ;
; -0.704 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.286     ; 1.450      ;
; -0.674 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.308     ; 0.898      ;
; -0.645 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.482      ;
; -0.642 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.479      ;
; -0.622 ; T80s:cpu1|T80:u0|A[0]                  ; n_RomActive                            ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.435     ; 0.719      ;
; -0.607 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.444      ;
; -0.591 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.428      ;
; -0.577 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.203     ; 0.906      ;
; -0.574 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.410      ;
; -0.574 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.410      ;
; -0.574 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.410      ;
; -0.574 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.410      ;
; -0.574 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.410      ;
; -0.574 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.410      ;
; -0.548 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.385      ;
; -0.543 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.380      ;
; -0.539 ; T80s:cpu1|T80:u0|DO[1]                 ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.244      ; 1.315      ;
; -0.506 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[17]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.657      ; 1.695      ;
; -0.506 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[18]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.657      ; 1.695      ;
; -0.506 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[19]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.657      ; 1.695      ;
; -0.506 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[20]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.657      ; 1.695      ;
; -0.506 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[21]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.657      ; 1.695      ;
; -0.506 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[22]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.657      ; 1.695      ;
; -0.506 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[23]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.657      ; 1.695      ;
; -0.506 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[24]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.657      ; 1.695      ;
; -0.504 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.341      ;
; -0.501 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.338      ;
; -0.494 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.331      ;
; -0.476 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.203     ; 0.805      ;
; -0.463 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.658      ; 1.653      ;
; -0.460 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.658      ; 1.650      ;
; -0.454 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.196     ; 1.290      ;
; -0.444 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.281      ;
; -0.437 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.203     ; 0.766      ;
; -0.431 ; T80s:cpu1|T80:u0|DO[4]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.656      ; 1.619      ;
; -0.428 ; T80s:cpu1|T80:u0|DO[4]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.656      ; 1.616      ;
; -0.421 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.258      ;
; -0.415 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.258      ;
; -0.403 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.246      ;
; -0.394 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.195     ; 1.231      ;
; -0.384 ; T80s:cpu1|T80:u0|DO[3]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.663      ; 1.579      ;
; -0.384 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.663      ; 1.579      ;
; -0.381 ; T80s:cpu1|T80:u0|DO[3]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.663      ; 1.576      ;
; -0.381 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.663      ; 1.576      ;
; -0.378 ; T80s:cpu1|T80:u0|DO[5]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.658      ; 1.568      ;
; -0.376 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[25]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.657      ; 1.565      ;
; -0.376 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[26]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.657      ; 1.565      ;
; -0.376 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[27]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.657      ; 1.565      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                               ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.342 ; serialClkCount[15]                     ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.444      ; 0.395      ;
; -0.842 ; serialClkCount[15]                     ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.444      ; 0.395      ;
; -0.636 ; T80s:cpu1|IORQ_n                       ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.411      ; 1.068      ;
; -0.420 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.780      ; 0.498      ;
; -0.303 ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.780      ; 0.615      ;
; -0.299 ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.780      ; 0.619      ;
; -0.283 ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.788      ; 0.643      ;
; -0.269 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO0|Q_tmp[0]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.432      ;
; -0.269 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO0|Q_tmp[2]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.432      ;
; -0.269 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO0|Q_tmp[3]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.432      ;
; -0.269 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO0|Q_tmp[4]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.432      ;
; -0.269 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO0|Q_tmp[5]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.432      ;
; -0.269 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO0|Q_tmp[6]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.432      ;
; -0.269 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO0|Q_tmp[7]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.432      ;
; -0.268 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.768      ; 0.638      ;
; -0.267 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO1|Q_tmp[0]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.434      ;
; -0.267 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO1|Q_tmp[1]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.434      ;
; -0.267 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO1|Q_tmp[2]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.434      ;
; -0.267 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO1|Q_tmp[3]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.434      ;
; -0.267 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO1|Q_tmp[4]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.434      ;
; -0.267 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO1|Q_tmp[5]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.434      ;
; -0.267 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO1|Q_tmp[6]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.434      ;
; -0.265 ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 0.657      ;
; -0.252 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 0.670      ;
; -0.251 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.764      ; 0.651      ;
; -0.242 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.778      ; 0.674      ;
; -0.222 ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.761      ; 0.677      ;
; -0.187 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO1|Q_tmp[7]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.514      ;
; -0.178 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO0|Q_tmp[1]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.523      ;
; -0.168 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.788      ; 0.758      ;
; -0.162 ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.788      ; 0.764      ;
; -0.149 ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.780      ; 0.769      ;
; -0.139 ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.778      ; 0.777      ;
; -0.136 ; T80s:cpu1|IORQ_n                       ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.411      ; 1.068      ;
; -0.131 ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 0.791      ;
; -0.129 ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 0.793      ;
; -0.128 ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.778      ; 0.788      ;
; -0.125 ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.768      ; 0.781      ;
; -0.123 ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.764      ; 0.779      ;
; -0.096 ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.764      ; 0.806      ;
; -0.089 ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.769      ; 0.818      ;
; -0.074 ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.764      ; 0.828      ;
; -0.045 ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 0.877      ;
; -0.043 ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.765      ; 0.860      ;
; -0.019 ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 0.903      ;
; 0.006  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.778      ; 0.922      ;
; 0.010  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.778      ; 0.926      ;
; 0.018  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.769      ; 0.925      ;
; 0.021  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.764      ; 0.923      ;
; 0.027  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.768      ; 0.933      ;
; 0.035  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.768      ; 0.941      ;
; 0.036  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.765      ; 0.939      ;
; 0.039  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.788      ; 0.965      ;
; 0.055  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.792      ; 0.985      ;
; 0.061  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.794      ; 0.993      ;
; 0.062  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.794      ; 0.994      ;
; 0.066  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.768      ; 0.972      ;
; 0.070  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.780      ; 0.988      ;
; 0.074  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.792      ; 1.004      ;
; 0.082  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.788      ; 1.008      ;
; 0.082  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.792      ; 1.012      ;
; 0.093  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.769      ; 1.000      ;
; 0.098  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.773      ; 1.009      ;
; 0.101  ; T80s:cpu1|T80:u0|A[3]                  ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; cpuClock           ; clk         ; 0.000        ; 0.705      ; 0.958      ;
; 0.105  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.775      ; 1.018      ;
; 0.107  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.792      ; 1.037      ;
; 0.123  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.771      ; 1.032      ;
; 0.127  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.752      ; 1.017      ;
; 0.136  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.753      ; 1.027      ;
; 0.140  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.792      ; 1.070      ;
; 0.154  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.794      ; 1.086      ;
; 0.156  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.745      ; 1.039      ;
; 0.163  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.788      ; 1.089      ;
; 0.165  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 1.087      ;
; 0.176  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.792      ; 1.106      ;
; 0.181  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.759      ; 1.078      ;
; 0.186  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.788      ; 1.112      ;
; 0.197  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.771      ; 1.106      ;
; 0.201  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.761      ; 1.100      ;
; 0.206  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 1.128      ;
; 0.209  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.786      ; 1.133      ;
; 0.211  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.745      ; 1.094      ;
; 0.214  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.775      ; 1.127      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[10] ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[11] ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[12] ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[13] ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[14] ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[15] ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[16] ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.333 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 0.793      ; 0.612      ;
; -0.203 ; bufferedUART:io1|rxBuffer~72           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.216      ; 0.665      ;
; -0.142 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.033      ; 0.543      ;
; -0.128 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[1]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.921      ; 0.945      ;
; -0.123 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[0]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.921      ; 0.950      ;
; -0.113 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.711      ; 0.750      ;
; -0.113 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.711      ; 0.750      ;
; -0.110 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[5]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.927      ; 0.969      ;
; -0.110 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[4]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.927      ; 0.969      ;
; -0.110 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[6]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.927      ; 0.969      ;
; -0.086 ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.758      ;
; -0.083 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[2]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.921      ; 0.990      ;
; -0.077 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.767      ;
; -0.066 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.281      ; 0.367      ;
; -0.066 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.281      ; 0.367      ;
; -0.066 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.281      ; 0.367      ;
; -0.054 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.566      ; 0.664      ;
; -0.049 ; SBCTextDisplayRGB:io2|kbBuffer~38      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.553      ; 0.656      ;
; -0.042 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.556      ; 0.666      ;
; -0.038 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.566      ; 0.680      ;
; -0.036 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.685      ; 1.301      ;
; -0.036 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.685      ; 1.301      ;
; -0.036 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.685      ; 1.301      ;
; -0.036 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.685      ; 1.301      ;
; -0.036 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.685      ; 1.301      ;
; -0.036 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.685      ; 1.301      ;
; -0.036 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.685      ; 1.301      ;
; -0.036 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.685      ; 1.301      ;
; -0.016 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.223      ; 0.859      ;
; -0.015 ; bufferedUART:io1|rxBuffer~130          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.216      ; 0.853      ;
; 0.015  ; bufferedUART:io1|rxBuffer~135          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.209      ; 0.876      ;
; 0.019  ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.696      ; 0.867      ;
; 0.019  ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.696      ; 0.867      ;
; 0.026  ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.572      ; 0.750      ;
; 0.029  ; SBCTextDisplayRGB:io2|kbBuffer~52      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.557      ; 0.738      ;
; 0.035  ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.572      ; 0.759      ;
; 0.039  ; bufferedUART:io1|rxBuffer~75           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.223      ; 0.914      ;
; 0.044  ; bufferedUART:io1|rxBuffer~112          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.209      ; 0.905      ;
; 0.046  ; bufferedUART:io1|rxBuffer~97           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.216      ; 0.914      ;
; 0.047  ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.551      ; 0.750      ;
; 0.053  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.699      ; 0.904      ;
; 0.053  ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.551      ; 0.756      ;
; 0.055  ; sd_controller:sd1|block_read           ; sd_controller:sd1|block_read           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.160      ; 0.367      ;
; 0.055  ; sd_controller:sd1|block_write          ; sd_controller:sd1|block_write          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.160      ; 0.367      ;
; 0.056  ; bufferedUART:io1|rxBuffer~69           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.217      ; 0.925      ;
; 0.057  ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.196      ; 0.405      ;
; 0.061  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[7]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.921      ; 1.134      ;
; 0.063  ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.553      ; 0.768      ;
; 0.069  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.626      ; 0.847      ;
; 0.072  ; bufferedUART:io1|rxBuffer~133          ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.209      ; 0.933      ;
; 0.074  ; bufferedUART:io1|rxBuffer~27           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.218      ; 0.944      ;
; 0.076  ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.556      ; 0.784      ;
; 0.079  ; SBCTextDisplayRGB:io2|kbBuffer~12      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.923      ;
; 0.081  ; bufferedUART:io1|rxBuffer~119          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.221      ; 0.954      ;
; 0.083  ; bufferedUART:io1|rxBuffer~103          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.233      ; 0.968      ;
; 0.086  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.281      ; 0.519      ;
; 0.087  ; SBCTextDisplayRGB:io2|kbBuffer~11      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.931      ;
; 0.089  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.281      ; 0.522      ;
; 0.091  ; bufferedUART:io1|rxBuffer~114          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.216      ; 0.959      ;
; 0.092  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.699      ; 0.943      ;
; 0.092  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.799      ; 1.043      ;
; 0.092  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.699      ; 0.943      ;
; 0.094  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.699      ; 0.945      ;
; 0.101  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.281      ; 0.534      ;
; 0.109  ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.699      ; 0.960      ;
; 0.112  ; SBCTextDisplayRGB:io2|kbBuffer~17      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.553      ; 0.817      ;
; 0.121  ; bufferedUART:io1|rxBuffer~127          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.210      ; 0.983      ;
; 0.122  ; bufferedUART:io1|rxBuffer~96           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.209      ; 0.983      ;
; 0.123  ; SBCTextDisplayRGB:io2|kbBuffer~13      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.566      ; 0.841      ;
; 0.137  ; bufferedUART:io1|rxBuffer~106          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.217      ; 1.006      ;
; 0.152  ; SBCTextDisplayRGB:io2|kbBuffer~25      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.690      ; 0.994      ;
; 0.153  ; bufferedUART:io1|rxBuffer~56           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.233      ; 1.038      ;
; 0.154  ; bufferedUART:io1|rxBuffer~113          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.216      ; 1.022      ;
; 0.155  ; bufferedUART:io1|rxBuffer~91           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.223      ; 1.030      ;
; 0.159  ; bufferedUART:io1|rxBuffer~73           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.223      ; 1.034      ;
; 0.162  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.816      ; 1.130      ;
; 0.174  ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.196      ; 0.522      ;
; 0.176  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.196      ; 0.524      ;
; 0.176  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[9]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.703      ; 1.531      ;
; 0.176  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[10]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.703      ; 1.531      ;
; 0.176  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[11]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.703      ; 1.531      ;
; 0.176  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[12]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.703      ; 1.531      ;
; 0.176  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[13]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.703      ; 1.531      ;
; 0.176  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[14]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.703      ; 1.531      ;
; 0.176  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[15]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.703      ; 1.531      ;
; 0.176  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[16]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.703      ; 1.531      ;
; 0.177  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.196      ; 0.525      ;
; 0.177  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[3]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.920      ; 1.249      ;
; 0.177  ; bufferedUART:io1|rxBuffer~100          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.210      ; 1.039      ;
; 0.181  ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.557      ; 0.890      ;
; 0.183  ; SBCTextDisplayRGB:io2|kbBuffer~53      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.696      ; 1.031      ;
; 0.184  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.694      ; 1.030      ;
; 0.187  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.196      ; 0.535      ;
; 0.187  ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.223      ; 1.062      ;
; 0.187  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.799      ; 1.138      ;
; 0.189  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.196      ; 0.537      ;
; 0.189  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.699      ; 1.040      ;
; 0.191  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.699      ; 1.042      ;
; 0.193  ; bufferedUART:io1|rxBuffer~136          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.208      ; 1.053      ;
; 0.195  ; SBCTextDisplayRGB:io2|kbBuffer~55      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.572      ; 0.919      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                 ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.149 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.298      ; 1.442      ;
; -0.149 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.298      ; 1.442      ;
; -0.022 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~53            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.288      ; 1.559      ;
; -0.022 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~57            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.288      ; 1.559      ;
; -0.022 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~54            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.288      ; 1.559      ;
; -0.022 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~59            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.288      ; 1.559      ;
; -0.022 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~55            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.288      ; 1.559      ;
; -0.022 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~56            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.288      ; 1.559      ;
; -0.022 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~60            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.288      ; 1.559      ;
; -0.019 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~45            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.288      ; 1.562      ;
; -0.019 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~51            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.288      ; 1.562      ;
; -0.019 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~48            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.288      ; 1.562      ;
; -0.019 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~52            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.288      ; 1.562      ;
; 0.010  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~61            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.608      ;
; 0.010  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~66            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.608      ;
; 0.010  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~65            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.608      ;
; 0.010  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~62            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.608      ;
; 0.010  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~67            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.608      ;
; 0.010  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~63            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.608      ;
; 0.010  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~64            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.608      ;
; 0.010  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~68            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.608      ;
; 0.062  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.651      ;
; 0.062  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.651      ;
; 0.062  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.651      ;
; 0.062  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.651      ;
; 0.062  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.651      ;
; 0.062  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.651      ;
; 0.062  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.296      ; 1.651      ;
; 0.071  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~117           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.665      ;
; 0.071  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~122           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.665      ;
; 0.071  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~121           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.665      ;
; 0.071  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~118           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.665      ;
; 0.071  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~123           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.665      ;
; 0.071  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~119           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.665      ;
; 0.071  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~120           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.665      ;
; 0.071  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~124           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.665      ;
; 0.072  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~101           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.676      ;
; 0.072  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~106           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.676      ;
; 0.072  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~105           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.676      ;
; 0.072  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~107           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.676      ;
; 0.072  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~104           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.676      ;
; 0.072  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~108           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.311      ; 1.676      ;
; 0.081  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.679      ;
; 0.081  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~90            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.679      ;
; 0.081  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~89            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.679      ;
; 0.081  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.679      ;
; 0.081  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~91            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.679      ;
; 0.081  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~87            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.679      ;
; 0.081  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~88            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.679      ;
; 0.081  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~92            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.679      ;
; 0.094  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.313      ; 1.700      ;
; 0.094  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.313      ; 1.700      ;
; 0.094  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.313      ; 1.700      ;
; 0.094  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.313      ; 1.700      ;
; 0.094  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.313      ; 1.700      ;
; 0.094  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.313      ; 1.700      ;
; 0.094  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.313      ; 1.700      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~21            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.701      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~26            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.701      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~25            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.701      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~27            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.701      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~24            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.701      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~28            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.701      ;
; 0.102  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~133           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.313      ; 1.708      ;
; 0.102  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~138           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.313      ; 1.708      ;
; 0.102  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~137           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.313      ; 1.708      ;
; 0.102  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~134           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.313      ; 1.708      ;
; 0.102  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~139           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.313      ; 1.708      ;
; 0.102  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~135           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.313      ; 1.708      ;
; 0.102  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~136           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.313      ; 1.708      ;
; 0.104  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.709      ;
; 0.104  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.709      ;
; 0.104  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.709      ;
; 0.104  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.709      ;
; 0.104  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.709      ;
; 0.104  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~111           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.709      ;
; 0.104  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.709      ;
; 0.104  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.709      ;
; 0.105  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.708      ;
; 0.105  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~18            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.708      ;
; 0.105  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~17            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.708      ;
; 0.105  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.708      ;
; 0.105  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.708      ;
; 0.105  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~15            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.708      ;
; 0.105  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~16            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.708      ;
; 0.105  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~20            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.310      ; 1.708      ;
; 0.106  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~93            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.711      ;
; 0.106  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~98            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.711      ;
; 0.106  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~97            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.711      ;
; 0.106  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~94            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.711      ;
; 0.106  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~99            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.711      ;
; 0.106  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~95            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.711      ;
; 0.106  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~96            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.711      ;
; 0.106  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~100           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.711      ;
; 0.173  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~125           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.308      ; 1.774      ;
; 0.175  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~37            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.780      ;
; 0.175  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~42            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.780      ;
; 0.175  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~41            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.780      ;
; 0.175  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~38            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.780      ;
; 0.175  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~43            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.312      ; 1.780      ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                   ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; -0.130 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.613      ; 1.776      ;
; 0.059  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.598      ; 1.950      ;
; 0.064  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.598      ; 1.955      ;
; 0.119  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.614      ; 2.026      ;
; 0.135  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.614      ; 2.042      ;
; 0.150  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.598      ; 2.041      ;
; 0.200  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.597      ; 2.090      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.229  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.597      ; 2.119      ;
; 0.238  ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.390      ;
; 0.247  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.399      ;
; 0.249  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.907      ; 1.308      ;
; 0.253  ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.405      ;
; 0.258  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.410      ;
; 0.290  ; T80s:cpu1|T80:u0|I[1]                     ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.442      ;
; 0.295  ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.447      ;
; 0.297  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[6]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.614      ; 2.204      ;
; 0.306  ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.458      ;
; 0.309  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.597      ; 2.199      ;
; 0.317  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.597      ; 2.207      ;
; 0.326  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.478      ;
; 0.330  ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.482      ;
; 0.332  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.484      ;
; 0.342  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.494      ;
; 0.351  ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.503      ;
; 0.358  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.614      ; 2.267      ;
; 0.363  ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.516      ;
; 0.369  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.613      ; 1.776      ;
; 0.370  ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.525      ;
; 0.378  ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.530      ;
; 0.381  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.891      ; 1.424      ;
; 0.386  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|I[7]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 0.536      ;
; 0.387  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.539      ;
; 0.389  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|I[2]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 0.539      ;
; 0.392  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.597      ; 2.282      ;
; 0.394  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.597      ; 2.284      ;
; 0.408  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.560      ;
; 0.413  ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.565      ;
; 0.422  ; T80s:cpu1|T80:u0|F[7]                     ; T80s:cpu1|T80:u0|Fp[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.574      ;
; 0.424  ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.576      ;
; 0.438  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.597      ; 2.328      ;
; 0.441  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.593      ;
; 0.448  ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.600      ;
; 0.454  ; T80s:cpu1|T80:u0|IncDecZ                  ; T80s:cpu1|T80:u0|IncDecZ       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.606      ;
; 0.458  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 0.608      ;
; 0.458  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.610      ;
; 0.483  ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.635      ;
; 0.487  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[7]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.908      ; 1.547      ;
; 0.491  ; sd_controller:sd1|dout[2]                 ; T80s:cpu1|DI_Reg[2]            ; sdClock          ; cpuClock    ; 0.000        ; 0.243      ; 0.886      ;
; 0.496  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|I[6]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 0.642      ;
; 0.496  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.908      ; 1.558      ;
; 0.501  ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|I[5]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 0.647      ;
; 0.506  ; T80s:cpu1|T80:u0|I[7]                     ; T80s:cpu1|T80:u0|A[15]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.008      ; 0.666      ;
; 0.510  ; T80s:cpu1|T80:u0|IR[2]                    ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.005      ; 0.667      ;
; 0.511  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.664      ;
; 0.520  ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.672      ;
; 0.520  ; T80s:cpu1|T80:u0|F[6]                     ; T80s:cpu1|T80:u0|Fp[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.672      ;
; 0.525  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.614      ; 2.432      ;
; 0.526  ; T80s:cpu1|T80:u0|PreserveC_r              ; T80s:cpu1|T80:u0|F[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.678      ;
; 0.530  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7] ; T80s:cpu1|T80:u0|RegBusA_r[7]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|I[4]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 0.677      ;
; 0.531  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.685      ;
; 0.539  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][1] ; T80s:cpu1|T80:u0|RegBusA_r[1]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.691      ;
; 0.541  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.693      ;
; 0.544  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|T80:u0|IR[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.891      ; 1.587      ;
; 0.545  ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.010      ; 0.707      ;
; 0.546  ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrC[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.010      ; 0.708      ;
; 0.546  ; T80s:cpu1|T80:u0|DO[0]                    ; T80s:cpu1|T80:u0|DO[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[5]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.891      ; 1.590      ;
; 0.558  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.710      ;
; 0.559  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.598      ; 1.950      ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.252 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.404      ;
; 0.266 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.418      ;
; 0.289 ; sd_controller:sd1|return_state.read_block_data  ; sd_controller:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.441      ;
; 0.291 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.443      ;
; 0.300 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.452      ;
; 0.305 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.457      ;
; 0.316 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.468      ;
; 0.318 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.470      ;
; 0.319 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.471      ;
; 0.323 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.475      ;
; 0.325 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.485      ;
; 0.337 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|return_state.write_block_wait ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.489      ;
; 0.340 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.490      ;
; 0.359 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.368 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_data        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.375 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; sd_controller:sd1|state.poll_cmd                ; sd_controller:sd1|state.idle                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; sd_controller:sd1|state.poll_cmd                ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.534      ;
; 0.397 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.549      ;
; 0.399 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.551      ;
; 0.403 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.555      ;
; 0.404 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.556      ;
; 0.405 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.557      ;
; 0.407 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.559      ;
; 0.408 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.560      ;
; 0.408 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.560      ;
; 0.409 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.479      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.479      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.479      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.479      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.479      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.479      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.479      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.479      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.479      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.479      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.479      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.479      ;
; -1.249 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.479      ;
; -1.241 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.473      ;
; -1.241 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.473      ;
; -1.241 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.473      ;
; -1.241 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.473      ;
; -1.241 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.473      ;
; -1.241 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.473      ;
; -1.241 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.473      ;
; -1.241 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.473      ;
; -1.178 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.413      ;
; -1.178 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.413      ;
; -1.178 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.413      ;
; -1.178 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.413      ;
; -1.178 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.413      ;
; -1.178 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.413      ;
; -1.178 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.413      ;
; -1.178 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.413      ;
; -1.178 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.413      ;
; -1.178 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.413      ;
; -1.178 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.413      ;
; -1.178 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.413      ;
; -1.178 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.413      ;
; -1.172 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.403      ;
; -1.172 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.403      ;
; -1.172 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.403      ;
; -1.172 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.403      ;
; -1.172 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.403      ;
; -1.172 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.403      ;
; -1.170 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.407      ;
; -1.170 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.407      ;
; -1.170 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.407      ;
; -1.170 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.407      ;
; -1.170 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.407      ;
; -1.170 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.407      ;
; -1.170 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.407      ;
; -1.170 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.407      ;
; -1.150 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.380      ;
; -1.150 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.380      ;
; -1.150 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.380      ;
; -1.150 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.380      ;
; -1.150 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.380      ;
; -1.150 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.380      ;
; -1.150 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.380      ;
; -1.150 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.380      ;
; -1.150 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.380      ;
; -1.150 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.380      ;
; -1.150 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.380      ;
; -1.150 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.380      ;
; -1.150 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.302     ; 1.380      ;
; -1.142 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.374      ;
; -1.142 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.374      ;
; -1.142 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.374      ;
; -1.142 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.374      ;
; -1.142 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.374      ;
; -1.142 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.374      ;
; -1.142 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.374      ;
; -1.142 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.374      ;
; -1.101 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.337      ;
; -1.101 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.337      ;
; -1.101 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.337      ;
; -1.101 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.337      ;
; -1.101 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.337      ;
; -1.101 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.337      ;
; -1.073 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.304      ;
; -1.073 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.304      ;
; -1.073 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.304      ;
; -1.073 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.304      ;
; -1.073 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.304      ;
; -1.073 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.304      ;
; -0.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.574      ; 2.072      ;
; -0.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.574      ; 2.072      ;
; -0.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.574      ; 2.072      ;
; -0.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.574      ; 2.072      ;
; -0.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.574      ; 2.072      ;
; -0.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.574      ; 2.072      ;
; -0.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.574      ; 2.072      ;
; -0.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.574      ; 2.072      ;
; -0.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.574      ; 2.072      ;
; -0.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.574      ; 2.072      ;
; -0.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.574      ; 2.072      ;
; -0.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.574      ; 2.072      ;
; -0.966 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.574      ; 2.072      ;
; -0.958 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.576      ; 2.066      ;
; -0.958 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.576      ; 2.066      ;
; -0.958 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.576      ; 2.066      ;
; -0.958 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.576      ; 2.066      ;
; -0.958 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.576      ; 2.066      ;
; -0.958 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.576      ; 2.066      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.036      ;
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.036      ;
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.036      ;
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.036      ;
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.036      ;
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.036      ;
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.036      ;
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.036      ;
; 0.052  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.981      ;
; 0.052  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.981      ;
; 0.052  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.981      ;
; 0.052  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.981      ;
; 0.052  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.981      ;
; 0.052  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.981      ;
; 0.052  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.981      ;
; 0.052  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.981      ;
; 0.073  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.959      ;
; 0.128  ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.904      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.366 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.872      ; 1.038      ;
; 0.366 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.872      ; 1.038      ;
; 0.422 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.872      ; 0.982      ;
; 0.422 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.872      ; 0.982      ;
; 0.642 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.435      ; 0.825      ;
; 0.642 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.435      ; 0.825      ;
; 0.642 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.435      ; 0.825      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                           ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.181 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.412      ;
; -0.181 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.412      ;
; -0.181 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.412      ;
; -0.181 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.412      ;
; -0.181 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.412      ;
; -0.181 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.412      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.482      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.482      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.482      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.482      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.482      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.482      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.482      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.482      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.488      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.488      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.488      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.488      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.488      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.488      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.488      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.488      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.488      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.488      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.488      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.488      ;
; -0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.488      ;
; 0.319  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.300      ; 1.412      ;
; 0.319  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.300      ; 1.412      ;
; 0.319  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.300      ; 1.412      ;
; 0.319  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.300      ; 1.412      ;
; 0.319  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.300      ; 1.412      ;
; 0.319  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.300      ; 1.412      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.301      ; 1.482      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.301      ; 1.482      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.301      ; 1.482      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.301      ; 1.482      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.301      ; 1.482      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.301      ; 1.482      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.301      ; 1.482      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.301      ; 1.482      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.299      ; 1.488      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.299      ; 1.488      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.299      ; 1.488      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.299      ; 1.488      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.299      ; 1.488      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.299      ; 1.488      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.299      ; 1.488      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.299      ; 1.488      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.299      ; 1.488      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.299      ; 1.488      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.299      ; 1.488      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.299      ; 1.488      ;
; 0.396  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.299      ; 1.488      ;
; 1.182  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.428      ;
; 1.182  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.428      ;
; 1.182  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.428      ;
; 1.182  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.428      ;
; 1.182  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.428      ;
; 1.182  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.428      ;
; 1.251  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.498      ;
; 1.251  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.498      ;
; 1.251  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.498      ;
; 1.251  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.498      ;
; 1.251  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.498      ;
; 1.251  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.498      ;
; 1.251  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.498      ;
; 1.251  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.498      ;
; 1.259  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.504      ;
; 1.259  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.504      ;
; 1.259  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.504      ;
; 1.259  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.504      ;
; 1.259  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.504      ;
; 1.259  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.504      ;
; 1.259  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.504      ;
; 1.259  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.504      ;
; 1.259  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.504      ;
; 1.259  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.504      ;
; 1.259  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.504      ;
; 1.259  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.504      ;
; 1.259  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.593      ; 1.504      ;
; 1.281  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.527      ;
; 1.281  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.527      ;
; 1.281  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.527      ;
; 1.281  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.527      ;
; 1.281  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.527      ;
; 1.281  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.527      ;
; 1.323  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.823      ; 1.798      ;
; 1.323  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.823      ; 1.798      ;
; 1.323  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.823      ; 1.798      ;
; 1.323  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.823      ; 1.798      ;
; 1.323  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.823      ; 1.798      ;
; 1.323  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.823      ; 1.798      ;
; 1.335  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.581      ;
; 1.335  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.581      ;
; 1.335  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.581      ;
; 1.335  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.581      ;
; 1.335  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.581      ;
; 1.335  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.594      ; 1.581      ;
; 1.350  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 1.597      ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.043 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.716      ; 0.825      ;
; -0.043 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.716      ; 0.825      ;
; -0.043 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.716      ; 0.825      ;
; 0.298  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.032      ; 0.982      ;
; 0.298  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.032      ; 0.982      ;
; 0.354  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.032      ; 1.038      ;
; 0.354  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.032      ; 1.038      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.752 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.904      ;
; 0.807 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.959      ;
; 0.828 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.981      ;
; 0.828 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.981      ;
; 0.828 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.981      ;
; 0.828 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.981      ;
; 0.828 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.981      ;
; 0.828 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.981      ;
; 0.828 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.981      ;
; 0.828 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.981      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.036      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.036      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.036      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.036      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.036      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.036      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.036      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.036      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -0.847 ; 0.153        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.847 ; 0.153        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.825 ; 0.175        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.825 ; 0.175        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.825 ; 0.175        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.825 ; 0.175        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.825 ; 0.175        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.825 ; 0.175        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.825 ; 0.175        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.825 ; 0.175        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.825 ; 0.175        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.825 ; 0.175        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.825 ; 0.175        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.825 ; 0.175        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.825 ; 0.175        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.825 ; 0.175        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.825 ; 0.175        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.825 ; 0.175        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.825 ; 0.175        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.825 ; 0.175        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.825 ; 0.175        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.825 ; 0.175        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.825 ; 0.175        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.825 ; 0.175        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.825 ; 0.175        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.825 ; 0.175        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.696 ; 0.304        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.696 ; 0.304        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.696 ; 0.304        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.696 ; 0.304        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.696 ; 0.304        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.696 ; 0.304        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.696 ; 0.304        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.696 ; 0.304        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.696 ; 0.304        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.696 ; 0.304        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.696 ; 0.304        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.696 ; 0.304        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.696 ; 0.304        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.696 ; 0.304        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.696 ; 0.304        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.696 ; 0.304        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.696 ; 0.304        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.696 ; 0.304        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.696 ; 0.304        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.696 ; 0.304        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.696 ; 0.304        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.696 ; 0.304        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.696 ; 0.304        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.696 ; 0.304        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.696 ; 0.304        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.696 ; 0.304        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.696 ; 0.304        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.696 ; 0.304        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.660 ; 0.340        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.660 ; 0.340        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.660 ; 0.340        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.660 ; 0.340        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.660 ; 0.340        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.660 ; 0.340        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.660 ; 0.340        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.660 ; 0.340        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.660 ; 0.340        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.660 ; 0.340        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.660 ; 0.340        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.660 ; 0.340        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.660 ; 0.340        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.660 ; 0.340        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.660 ; 0.340        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.660 ; 0.340        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.660 ; 0.340        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.660 ; 0.340        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.660 ; 0.340        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.660 ; 0.340        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.660 ; 0.340        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.660 ; 0.340        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.660 ; 0.340        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -0.660 ; 0.340        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.311 ; 4.311 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 3.437 ; 3.437 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.440 ; 2.440 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.612 ; 3.612 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.211 ; 3.211 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.170 ; 3.170 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.135 ; 3.135 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 2.957 ; 2.957 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.050 ; 3.050 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.211 ; 3.211 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.768 ; 2.768 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 2.722 ; 2.722 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.776 ; 2.776 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 3.649 ; 3.649 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 4.006 ; 4.006 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.244 ; -2.244 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.559 ; -2.559 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.320 ; -2.320 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.414 ; -2.414 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.410 ; -2.410 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.800 ; -2.800 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.762 ; -2.762 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.588 ; -2.588 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.686 ; -2.686 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.928 ; -2.928 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.410 ; -2.410 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.440 ; -2.440 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.491 ; -2.491 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.642 ; -2.642 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.344 ; -2.344 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.616 ; 4.616 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.158 ; 5.158 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.420 ; 5.420 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.507 ; 4.507 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.102 ; 4.102 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.498 ; 4.498 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.372 ; 4.372 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.371 ; 4.371 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.472 ; 4.472 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.507 ; 4.507 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.401 ; 4.401 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.389 ; 4.389 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.644 ; 4.644 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.271 ; 4.271 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.260 ; 4.260 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.245 ; 4.245 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.260 ; 4.260 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.271 ; 4.271 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.125 ; 4.125 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.644 ; 4.644 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.412 ; 4.412 ; Rise       ; clk                ;
; hSync            ; clk                ; 5.087 ; 5.087 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.465 ; 4.465 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.641 ; 4.641 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.891 ; 4.891 ; Rise       ; clk                ;
; video            ; clk                ; 4.418 ; 4.418 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.566 ; 4.566 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.651 ; 4.651 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.538 ; 4.538 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.373 ; 4.373 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.627 ; 4.627 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.367 ; 4.367 ; Rise       ; clk                ;
; videoSync        ; clk                ; 5.251 ; 5.251 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.992 ; 4.992 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.316 ; 5.316 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.858 ; 5.858 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 6.120 ; 6.120 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 5.019 ; 5.019 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.822 ; 4.822 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.811 ; 3.811 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.993 ; 3.993 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.732 ; 3.732 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.982 ; 3.982 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.380 ; 4.380 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.935 ; 3.935 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.919 ; 3.919 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.752 ; 4.752 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.794 ; 4.794 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.796 ; 4.796 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.906 ; 4.906 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 5.019 ; 5.019 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.677 ; 4.677 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.750 ; 4.750 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.714 ; 4.714 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 5.181 ; 5.181 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.864 ; 4.864 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 5.181 ; 5.181 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.758 ; 4.758 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.875 ; 4.875 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.999 ; 4.999 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.829 ; 4.829 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.688 ; 4.688 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.578 ; 4.578 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.348 ; 4.348 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 4.369 ; 4.369 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.715 ; 4.715 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.311 ; 4.311 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.689 ; 4.689 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.616 ; 4.616 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.158 ; 5.158 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.420 ; 5.420 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.102 ; 4.102 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.102 ; 4.102 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.498 ; 4.498 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.372 ; 4.372 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.371 ; 4.371 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.472 ; 4.472 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.507 ; 4.507 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.401 ; 4.401 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.389 ; 4.389 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.125 ; 4.125 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.271 ; 4.271 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.260 ; 4.260 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.245 ; 4.245 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.260 ; 4.260 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.271 ; 4.271 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.125 ; 4.125 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.644 ; 4.644 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.412 ; 4.412 ; Rise       ; clk                ;
; hSync            ; clk                ; 5.087 ; 5.087 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.465 ; 4.465 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.641 ; 4.641 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.891 ; 4.891 ; Rise       ; clk                ;
; video            ; clk                ; 4.418 ; 4.418 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.566 ; 4.566 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.651 ; 4.651 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.538 ; 4.538 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.373 ; 4.373 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.627 ; 4.627 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.367 ; 4.367 ; Rise       ; clk                ;
; videoSync        ; clk                ; 5.198 ; 5.198 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.992 ; 4.992 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.145 ; 5.145 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.564 ; 3.564 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.889 ; 3.889 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.732 ; 3.732 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.822 ; 4.822 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.811 ; 3.811 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.993 ; 3.993 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.732 ; 3.732 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.982 ; 3.982 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.380 ; 4.380 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.935 ; 3.935 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.919 ; 3.919 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.752 ; 4.752 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.794 ; 4.794 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.796 ; 4.796 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.906 ; 4.906 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 5.019 ; 5.019 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.677 ; 4.677 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.750 ; 4.750 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.714 ; 4.714 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.578 ; 4.578 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.864 ; 4.864 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 5.181 ; 5.181 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.758 ; 4.758 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.875 ; 4.875 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.999 ; 4.999 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.829 ; 4.829 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.688 ; 4.688 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.578 ; 4.578 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.348 ; 4.348 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 4.369 ; 4.369 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.443 ; 4.443 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.311 ; 4.311 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.689 ; 4.689 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.461 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.471 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.480 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.476 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.476 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.480 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.461 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.665 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.670 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.794 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.804 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.813 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.809 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.809 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.813 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.794 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.998 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.003 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.461     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.471     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.480     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.476     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.476     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.480     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.461     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.665     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.670     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.794     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.804     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.813     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.809     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.809     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.813     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.794     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.998     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.003     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -17.718    ; -2.313  ; -4.530   ; -2.053  ; -2.567              ;
;  T80s:cpu1|IORQ_n   ; -5.649     ; -2.139  ; 0.366    ; -2.053  ; -1.873              ;
;  clk                ; -17.624    ; -2.313  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock           ; -17.718    ; -0.130  ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -8.569     ; 0.215   ; -1.603   ; 0.752   ; -0.742              ;
;  serialClkCount[15] ; -6.697     ; -0.149  ; -4.530   ; -0.181  ; -0.742              ;
; Design-wide TNS     ; -11569.556 ; -36.175 ; -134.96  ; -6.857  ; -3457.453           ;
;  T80s:cpu1|IORQ_n   ; -235.116   ; -33.849 ; 0.000    ; -6.857  ; -253.696            ;
;  clk                ; -4988.037  ; -10.520 ; N/A      ; N/A     ; -2215.413           ;
;  cpuClock           ; -4578.944  ; -0.130  ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -771.603   ; 0.000   ; -14.138  ; 0.000   ; -210.728            ;
;  serialClkCount[15] ; -995.856   ; -0.528  ; -120.822 ; -3.334  ; -264.152            ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.370 ; 11.370 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 8.448  ; 8.448  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.491  ; 5.491  ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.926  ; 8.926  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.913  ; 7.913  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.784  ; 7.784  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.697  ; 7.697  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.113  ; 7.113  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.389  ; 7.389  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.913  ; 7.913  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 6.430  ; 6.430  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.412  ; 6.412  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.632  ; 6.632  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 8.646  ; 8.646  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 9.629  ; 9.629  ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.244 ; -2.244 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.559 ; -2.559 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.320 ; -2.320 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.414 ; -2.414 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.410 ; -2.410 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.800 ; -2.800 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.762 ; -2.762 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.588 ; -2.588 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.686 ; -2.686 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.928 ; -2.928 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.410 ; -2.410 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.440 ; -2.440 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.491 ; -2.491 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.642 ; -2.642 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.344 ; -2.344 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.147 ; 11.147 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.882 ; 12.882 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 13.759 ; 13.759 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 9.457  ; 9.457  ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 8.327  ; 8.327  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 9.457  ; 9.457  ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 8.996  ; 8.996  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 9.003  ; 9.003  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 9.173  ; 9.173  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 9.405  ; 9.405  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 9.050  ; 9.050  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 9.029  ; 9.029  ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 10.081 ; 10.081 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 8.657  ; 8.657  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 8.639  ; 8.639  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 8.623  ; 8.623  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 8.635  ; 8.635  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.671  ; 8.671  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 8.253  ; 8.253  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 10.081 ; 10.081 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 9.079  ; 9.079  ; Rise       ; clk                ;
; hSync            ; clk                ; 10.798 ; 10.798 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 9.280  ; 9.280  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 9.944  ; 9.944  ; Rise       ; clk                ;
; vSync            ; clk                ; 10.106 ; 10.106 ; Rise       ; clk                ;
; video            ; clk                ; 9.192  ; 9.192  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.682  ; 9.682  ; Rise       ; clk                ;
; videoB1          ; clk                ; 10.014 ; 10.014 ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.519  ; 9.519  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.870  ; 8.870  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.829  ; 9.829  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.851  ; 8.851  ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.600 ; 11.600 ; Rise       ; clk                ;
; rts1             ; clk                ; 10.572 ; 10.572 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 12.379 ; 12.379 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 14.114 ; 14.114 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.991 ; 14.991 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.434 ; 11.434 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.784 ; 10.784 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.545  ; 8.545  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.653  ; 8.653  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 8.217  ; 8.217  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.825  ; 8.825  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 9.937  ; 9.937  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.977  ; 8.977  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.868  ; 8.868  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.520 ; 10.520 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.720 ; 10.720 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.615 ; 10.615 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.856 ; 10.856 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.434 ; 11.434 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.587 ; 10.587 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.707 ; 10.707 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.669 ; 10.669 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.714 ; 11.714 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.714 ; 10.714 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.714 ; 11.714 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.534 ; 10.534 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 11.030 ; 11.030 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 11.263 ; 11.263 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.798 ; 10.798 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.382 ; 10.382 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.010 ; 10.010 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 9.460  ; 9.460  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.643  ; 9.643  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.906 ; 10.906 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.564  ; 9.564  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 10.383 ; 10.383 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.616 ; 4.616 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.158 ; 5.158 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.420 ; 5.420 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.102 ; 4.102 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.102 ; 4.102 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.498 ; 4.498 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.372 ; 4.372 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.371 ; 4.371 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.472 ; 4.472 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.507 ; 4.507 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.401 ; 4.401 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.389 ; 4.389 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.125 ; 4.125 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.271 ; 4.271 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.260 ; 4.260 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.245 ; 4.245 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.260 ; 4.260 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.271 ; 4.271 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.125 ; 4.125 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.644 ; 4.644 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.412 ; 4.412 ; Rise       ; clk                ;
; hSync            ; clk                ; 5.087 ; 5.087 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.465 ; 4.465 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.641 ; 4.641 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.891 ; 4.891 ; Rise       ; clk                ;
; video            ; clk                ; 4.418 ; 4.418 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.566 ; 4.566 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.651 ; 4.651 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.538 ; 4.538 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.373 ; 4.373 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.627 ; 4.627 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.367 ; 4.367 ; Rise       ; clk                ;
; videoSync        ; clk                ; 5.198 ; 5.198 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.992 ; 4.992 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.145 ; 5.145 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.564 ; 3.564 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.889 ; 3.889 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.732 ; 3.732 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.822 ; 4.822 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.811 ; 3.811 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.993 ; 3.993 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.732 ; 3.732 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.982 ; 3.982 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.380 ; 4.380 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.935 ; 3.935 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.919 ; 3.919 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.752 ; 4.752 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.794 ; 4.794 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.796 ; 4.796 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.906 ; 4.906 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 5.019 ; 5.019 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.677 ; 4.677 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.750 ; 4.750 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.714 ; 4.714 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.578 ; 4.578 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.864 ; 4.864 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 5.181 ; 5.181 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.758 ; 4.758 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.875 ; 4.875 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.999 ; 4.999 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.829 ; 4.829 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.688 ; 4.688 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.578 ; 4.578 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.348 ; 4.348 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 4.369 ; 4.369 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.443 ; 4.443 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.311 ; 4.311 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.689 ; 4.689 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 20594229 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 558      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 35       ; 12877    ; 56       ; 0        ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4921371  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 20594229 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 558      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 35       ; 12877    ; 56       ; 0        ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4921371  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 509   ; 509  ;
; Unconstrained Output Ports      ; 61    ; 61   ;
; Unconstrained Output Port Paths ; 93    ; 93   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 22 11:19:19 2019
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.718
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.718     -4578.944 cpuClock 
    Info (332119):   -17.624     -4988.037 clk 
    Info (332119):    -8.569      -771.603 sdClock 
    Info (332119):    -6.697      -995.856 serialClkCount[15] 
    Info (332119):    -5.649      -235.116 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -2.313
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.313        -2.326 clk 
    Info (332119):    -2.139       -33.849 T80s:cpu1|IORQ_n 
    Info (332119):     0.499         0.000 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -4.530
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.530      -120.822 serialClkCount[15] 
    Info (332119):    -1.603       -14.138 sdClock 
    Info (332119):     0.568         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -2.053
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.053        -6.857 T80s:cpu1|IORQ_n 
    Info (332119):     0.510         0.000 serialClkCount[15] 
    Info (332119):     1.913         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2215.413 clk 
    Info (332119):    -1.873      -253.696 T80s:cpu1|IORQ_n 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
    Info (332119):    -0.742      -210.728 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.851
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.851     -1199.203 cpuClock 
    Info (332119):    -4.829     -1141.645 clk 
    Info (332119):    -2.301      -170.092 sdClock 
    Info (332119):    -1.940      -267.138 serialClkCount[15] 
    Info (332119):    -1.136       -41.114 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.342
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.342       -10.520 clk 
    Info (332119):    -0.333        -2.237 T80s:cpu1|IORQ_n 
    Info (332119):    -0.149        -0.528 serialClkCount[15] 
    Info (332119):    -0.130        -0.130 cpuClock 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.249
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.249       -33.197 serialClkCount[15] 
    Info (332119):    -0.003        -0.024 sdClock 
    Info (332119):     0.366         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.181        -3.334 serialClkCount[15] 
    Info (332119):    -0.043        -0.129 T80s:cpu1|IORQ_n 
    Info (332119):     0.752         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1512.732 clk 
    Info (332119):    -0.847      -118.852 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
    Info (332119):    -0.500      -142.000 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4596 megabytes
    Info: Processing ended: Fri Nov 22 11:19:23 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


