#### 今日任务

1. 完成deepin V20的升级
2. 向5级流水线中添加ready-go 这些控制逻辑, 仿照之前体系结构cpu
3. 添加前递逻辑来处理冲突



复习之前的握手机制

```verilog
// ds_ready_go && es_allowin 表示ds, es 两级握手成功
assign ds_ready_go    = 1'b1;		// 准备向后传
assign ds_allowin     = !ds_valid || ds_ready_go && es_allowin;		// ds可以接受前面的流水: 两种情况 当前缓存无效 || 当前有效, 可以向后传, 后面可以接受(后两级握手成功)
assign ds_to_es_valid = ds_valid && ds_ready_go;
// 当前valid 且 准备后传 -> 更新下一级valid
always @(posedge clk) begin  
    if (reset) begin 
        ds_valid <= 1'b0;
    end
    else if (ds_allowin) begin
        ds_valid <= fs_to_ds_valid;
        // 当前可接受且上一级可以走(握手成功), 就把上一级valid更新到这一级的valid上
    end

    if (fs_to_ds_valid && ds_allowin) begin
        // 把fs_to_ds_valid = fs_valid && fs_ready_go
        // 握手成功且fs_valid, 传递
        fs_to_ds_bus_r <= fs_to_ds_bus;
    end
end
```



数据相关: 两条指令, 访问同一个reg/mem, 且有一条写

控制相关: 一条转移, 另一条取决上一条是否跳转, 来执行这一条

结构相关: 两条指令使用同一个硬件资源(ALU)