
// Verilog stimulus file.
// Please do not create a module in this file.


// Default verilog stimulus. 

initial
begin 

   io_in = 1'bz;
   io_cdsNet1 = 1'bz;
   io_cdsNet0 = 1'bz;
   #20;
   io_cdsNet1 = 1'b1;
   io_cdsNet0 = 1'b0;
   io_in = 1'b0;
   #10;
   io_in = 1'b1;
   #10;
   io_in = 1'b0;
end 
