Fitter report for ALU
Tue Jul 21 20:23:37 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jul 21 20:23:36 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; ALU                                             ;
; Top-level Entity Name              ; CPU                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C70F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 3,378 / 68,416 ( 5 % )                          ;
;     Total combinational functions  ; 3,358 / 68,416 ( 5 % )                          ;
;     Dedicated logic registers      ; 1,146 / 68,416 ( 2 % )                          ;
; Total registers                    ; 1146                                            ;
; Total pins                         ; 158 / 422 ( 37 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 655,360 / 1,152,000 ( 57 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 300 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4828 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4828 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4825    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/altera/13.0sp1/Projects/CPU/output_files/ALU.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 3,378 / 68,416 ( 5 % )       ;
;     -- Combinational with no register       ; 2232                         ;
;     -- Register only                        ; 20                           ;
;     -- Combinational with a register        ; 1126                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 1811                         ;
;     -- 3 input functions                    ; 1501                         ;
;     -- <=2 input functions                  ; 46                           ;
;     -- Register only                        ; 20                           ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 3236                         ;
;     -- arithmetic mode                      ; 122                          ;
;                                             ;                              ;
; Total registers*                            ; 1,146 / 69,634 ( 2 % )       ;
;     -- Dedicated logic registers            ; 1,146 / 68,416 ( 2 % )       ;
;     -- I/O registers                        ; 0 / 1,218 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 235 / 4,276 ( 5 % )          ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 158 / 422 ( 37 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )               ;
;                                             ;                              ;
; Global signals                              ; 2                            ;
; M4Ks                                        ; 160 / 250 ( 64 % )           ;
; Total block memory bits                     ; 655,360 / 1,152,000 ( 57 % ) ;
; Total block memory implementation bits      ; 737,280 / 1,152,000 ( 64 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )              ;
; PLLs                                        ; 0 / 4 ( 0 % )                ;
; Global clocks                               ; 2 / 16 ( 13 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 3% / 2% / 3%                 ;
; Peak interconnect usage (total/H/V)         ; 21% / 21% / 25%              ;
; Maximum fan-out                             ; 1306                         ;
; Highest non-global fan-out                  ; 1027                         ;
; Total fan-out                               ; 17645                        ;
; Average fan-out                             ; 3.64                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3378 / 68416 ( 5 % ) ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 2232                 ; 0                              ;
;     -- Register only                        ; 20                   ; 0                              ;
;     -- Combinational with a register        ; 1126                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1811                 ; 0                              ;
;     -- 3 input functions                    ; 1501                 ; 0                              ;
;     -- <=2 input functions                  ; 46                   ; 0                              ;
;     -- Register only                        ; 20                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 3236                 ; 0                              ;
;     -- arithmetic mode                      ; 122                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1146                 ; 0                              ;
;     -- Dedicated logic registers            ; 1146 / 68416 ( 2 % ) ; 0 / 68416 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 235 / 4276 ( 5 % )   ; 0 / 4276 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 158                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )      ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 655360               ; 0                              ;
; Total RAM block bits                        ; 737280               ; 0                              ;
; M4K                                         ; 160 / 250 ( 64 % )   ; 0 / 250 ( 0 % )                ;
; Clock control block                         ; 2 / 20 ( 10 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 17645                ; 0                              ;
;     -- Registered Connections               ; 9023                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 156                  ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK ; P2    ; 1        ; 0            ; 25           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RESET ; P1    ; 1        ; 0            ; 25           ; 3           ; 1028                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ReadDataOne[0]  ; AA12  ; 8        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[10] ; L20   ; 5        ; 95           ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[11] ; AE12  ; 8        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[12] ; K4    ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[13] ; J24   ; 5        ; 95           ; 37           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[14] ; K3    ; 2        ; 0            ; 37           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[15] ; D6    ; 3        ; 15           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[16] ; AD15  ; 7        ; 51           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[17] ; B22   ; 4        ; 91           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[18] ; J20   ; 5        ; 95           ; 41           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[19] ; F24   ; 5        ; 95           ; 42           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[1]  ; Y13   ; 7        ; 53           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[20] ; AA14  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[21] ; AC14  ; 7        ; 51           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[22] ; J2    ; 2        ; 0            ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[23] ; B8    ; 3        ; 24           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[24] ; J26   ; 5        ; 95           ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[25] ; J1    ; 2        ; 0            ; 38           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[26] ; D25   ; 5        ; 95           ; 44           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[27] ; H23   ; 5        ; 95           ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[28] ; E18   ; 4        ; 78           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[29] ; H1    ; 2        ; 0            ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[2]  ; G26   ; 5        ; 95           ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[30] ; K19   ; 5        ; 95           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[31] ; L4    ; 2        ; 0            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[3]  ; AE15  ; 7        ; 51           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[4]  ; K22   ; 5        ; 95           ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[5]  ; E26   ; 5        ; 95           ; 43           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[6]  ; G23   ; 5        ; 95           ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[7]  ; K24   ; 5        ; 95           ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[8]  ; AA13  ; 7        ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataOne[9]  ; K21   ; 5        ; 95           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[0]  ; H25   ; 5        ; 95           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[10] ; F11   ; 3        ; 26           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[11] ; J4    ; 2        ; 0            ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[12] ; B21   ; 4        ; 89           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[13] ; J3    ; 2        ; 0            ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[14] ; F2    ; 2        ; 0            ; 41           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[15] ; B9    ; 3        ; 29           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[16] ; J23   ; 5        ; 95           ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[17] ; E10   ; 3        ; 29           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[18] ; J21   ; 5        ; 95           ; 41           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[19] ; H24   ; 5        ; 95           ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[1]  ; E25   ; 5        ; 95           ; 43           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[20] ; F26   ; 5        ; 95           ; 40           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[21] ; C25   ; 5        ; 95           ; 45           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[22] ; C9    ; 3        ; 22           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[23] ; A8    ; 3        ; 24           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[24] ; L23   ; 5        ; 95           ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[25] ; A21   ; 4        ; 89           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[26] ; A6    ; 3        ; 5            ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[27] ; E8    ; 3        ; 13           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[28] ; C7    ; 3        ; 15           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[29] ; D7    ; 3        ; 15           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[2]  ; G9    ; 3        ; 13           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[30] ; H26   ; 5        ; 95           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[31] ; J22   ; 5        ; 95           ; 42           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[3]  ; H4    ; 2        ; 0            ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[4]  ; G24   ; 5        ; 95           ; 40           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[5]  ; B23   ; 4        ; 91           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[6]  ; C4    ; 3        ; 5            ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[7]  ; F25   ; 5        ; 95           ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[8]  ; G25   ; 5        ; 95           ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ReadDataTwo[9]  ; D20   ; 4        ; 85           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; do_update       ; Y15   ; 7        ; 56           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eq              ; F9    ; 3        ; 15           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst_cache_en   ; L19   ; 5        ; 95           ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[0]        ; D18   ; 4        ; 78           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[10]       ; C12   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[11]       ; E15   ; 4        ; 60           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[12]       ; D16   ; 4        ; 60           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[13]       ; B17   ; 4        ; 62           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[14]       ; C15   ; 4        ; 53           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[15]       ; AF13  ; 8        ; 47           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[16]       ; B15   ; 4        ; 53           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[17]       ; G13   ; 4        ; 53           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[18]       ; B14   ; 4        ; 49           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[19]       ; L24   ; 5        ; 95           ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[1]        ; D26   ; 5        ; 95           ; 44           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[2]        ; A19   ; 4        ; 78           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[3]        ; E20   ; 4        ; 85           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[4]        ; A22   ; 4        ; 91           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[5]        ; B12   ; 3        ; 44           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[6]        ; D15   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[7]        ; B11   ; 3        ; 42           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[8]        ; B16   ; 4        ; 56           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[9]        ; C11   ; 3        ; 42           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; is_shamt_load   ; J25   ; 5        ; 95           ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; overflow        ; AD12  ; 8        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[0]           ; K26   ; 5        ; 95           ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[10]          ; D19   ; 4        ; 80           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[11]          ; A20   ; 4        ; 80           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[12]          ; F10   ; 3        ; 20           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[13]          ; G10   ; 3        ; 20           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[14]          ; AC16  ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[15]          ; AC15  ; 7        ; 58           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[16]          ; AB15  ; 7        ; 58           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[17]          ; AD17  ; 7        ; 67           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[18]          ; AC18  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[19]          ; AD16  ; 7        ; 62           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[1]           ; P4    ; 1        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[20]          ; AF17  ; 7        ; 65           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[21]          ; AC17  ; 7        ; 67           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[22]          ; AE18  ; 7        ; 69           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[23]          ; AF18  ; 7        ; 69           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[24]          ; AE17  ; 7        ; 65           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[25]          ; AE16  ; 7        ; 62           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[26]          ; AE19  ; 7        ; 71           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[27]          ; AA15  ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[28]          ; AA16  ; 7        ; 67           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[29]          ; AB18  ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[2]           ; D9    ; 3        ; 20           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[30]          ; Y16   ; 7        ; 67           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[31]          ; Y14   ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[3]           ; C8    ; 3        ; 18           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[4]           ; B7    ; 3        ; 18           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[5]           ; D8    ; 3        ; 18           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[6]           ; C19   ; 4        ; 80           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[7]           ; A7    ; 3        ; 18           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[8]           ; B19   ; 4        ; 80           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[9]           ; B20   ; 4        ; 82           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; reg_write       ; F23   ; 5        ; 95           ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; sgn             ; L6    ; 2        ; 0            ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[0]   ; C10   ; 3        ; 31           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[10]  ; G17   ; 4        ; 71           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[11]  ; D14   ; 4        ; 49           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[12]  ; F18   ; 4        ; 74           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[13]  ; D12   ; 3        ; 35           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[14]  ; G14   ; 4        ; 51           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[15]  ; F14   ; 4        ; 51           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[16]  ; L21   ; 5        ; 95           ; 35           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[17]  ; D11   ; 3        ; 38           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[18]  ; A18   ; 4        ; 67           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[19]  ; D17   ; 4        ; 71           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[1]   ; F15   ; 4        ; 65           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[20]  ; F16   ; 4        ; 67           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[21]  ; C16   ; 4        ; 56           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[22]  ; G11   ; 3        ; 33           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[23]  ; F13   ; 4        ; 51           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[24]  ; D10   ; 3        ; 31           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[25]  ; C17   ; 4        ; 71           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[26]  ; F12   ; 3        ; 40           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[27]  ; E12   ; 3        ; 35           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[28]  ; B10   ; 3        ; 33           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[29]  ; A14   ; 4        ; 49           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[2]   ; A9    ; 3        ; 29           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[30]  ; G18   ; 4        ; 76           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[31]  ; A17   ; 4        ; 62           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[3]   ; A10   ; 3        ; 33           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[4]   ; F17   ; 4        ; 71           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[5]   ; G16   ; 4        ; 67           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[6]   ; G12   ; 3        ; 40           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[7]   ; B18   ; 4        ; 69           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[8]   ; G15   ; 4        ; 65           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[9]   ; K23   ; 5        ; 95           ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; zero            ; AE13  ; 8        ; 47           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 13 / 55 ( 24 % ) ; 3.3V          ; --           ;
; 3        ; 36 / 46 ( 78 % ) ; 3.3V          ; --           ;
; 4        ; 43 / 50 ( 86 % ) ; 3.3V          ; --           ;
; 5        ; 35 / 62 ( 56 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 54 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 25 / 50 ( 50 % ) ; 3.3V          ; --           ;
; 8        ; 5 / 46 ( 11 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 631        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 629        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 626        ; 3        ; ReadDataTwo[26]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 605        ; 3        ; pc[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 593        ; 3        ; ReadDataTwo[23]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 585        ; 3        ; write_date[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 579        ; 3        ; write_date[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 558        ; 4        ; write_date[29]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 540        ; 4        ; write_date[31]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 532        ; 4        ; write_date[18]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 514        ; 4        ; instr[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 510        ; 4        ; pc[11]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 497        ; 4        ; ReadDataTwo[25]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 494        ; 4        ; instr[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 137        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 136        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 153        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 152        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA6      ; 171        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 170        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 200        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 201        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 203        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 234        ; 8        ; ReadDataOne[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 249        ; 7        ; ReadDataOne[8]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 251        ; 7        ; ReadDataOne[20]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 254        ; 7        ; pc[27]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 271        ; 7        ; pc[28]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 283        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA18     ; 286        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 302        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 343        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 151        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 150        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 166        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 167        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 195        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 202        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 224        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 256        ; 7        ; pc[16]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; pc[29]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 293        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 335        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 340        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 339        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 155        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 154        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 192        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 196        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 215        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 217        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC11     ; 222        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 230        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 248        ; 7        ; ReadDataOne[21]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 257        ; 7        ; pc[15]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ; 264        ; 7        ; pc[14]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 269        ; 7        ; pc[21]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC18     ; 280        ; 7        ; pc[18]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC19     ; 290        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 294        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 310        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 336        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 162        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 163        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD8      ; 197        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 221        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 227        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 236        ; 8        ; overflow                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 247        ; 7        ; ReadDataOne[16]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD16     ; 263        ; 7        ; pc[19]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 270        ; 7        ; pc[17]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 289        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 311        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 313        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 312        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 322        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 321        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 165        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 198        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 205        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 211        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 219        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 225        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 228        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 237        ; 8        ; ReadDataOne[11]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 240        ; 8        ; zero                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 246        ; 7        ; ReadDataOne[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 262        ; 7        ; pc[25]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 266        ; 7        ; pc[24]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 274        ; 7        ; pc[22]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE19     ; 278        ; 7        ; pc[26]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE20     ; 292        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 296        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 309        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 317        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 320        ; 6        ; ~LVDS195p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 319        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 199        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 206        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 220        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 226        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 241        ; 8        ; instr[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 244        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 265        ; 7        ; pc[20]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 273        ; 7        ; pc[23]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF19     ; 277        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 291        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 295        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 308        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 316        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 630        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 628        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 627        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 606        ; 3        ; pc[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 594        ; 3        ; ReadDataOne[23]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 586        ; 3        ; ReadDataTwo[15]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 580        ; 3        ; write_date[28]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 568        ; 3        ; instr[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 564        ; 3        ; instr[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 560        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 559        ; 4        ; instr[18]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 551        ; 4        ; instr[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 549        ; 4        ; instr[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 539        ; 4        ; instr[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 531        ; 4        ; write_date[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 513        ; 4        ; pc[8]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 509        ; 4        ; pc[9]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 496        ; 4        ; ReadDataTwo[12]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 495        ; 4        ; ReadDataOne[17]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 492        ; 4        ; ReadDataTwo[5]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B24      ; 475        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 474        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 625        ; 3        ; ReadDataTwo[6]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 633        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 632        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 608        ; 3        ; ReadDataTwo[28]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 603        ; 3        ; pc[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 599        ; 3        ; ReadDataTwo[22]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 584        ; 3        ; write_date[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 569        ; 3        ; instr[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 565        ; 3        ; instr[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 552        ; 4        ; instr[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 548        ; 4        ; write_date[21]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 528        ; 4        ; write_date[25]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 511        ; 4        ; pc[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 490        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 489        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 488        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 470        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 471        ; 5        ; ReadDataTwo[21]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D6       ; 607        ; 3        ; ReadDataOne[15]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 609        ; 3        ; ReadDataTwo[29]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 604        ; 3        ; pc[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 600        ; 3        ; pc[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 583        ; 3        ; write_date[24]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 575        ; 3        ; write_date[17]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 577        ; 3        ; write_date[13]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 557        ; 4        ; write_date[11]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 543        ; 4        ; instr[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 541        ; 4        ; instr[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 527        ; 4        ; write_date[19]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 516        ; 4        ; instr[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 512        ; 4        ; pc[10]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 503        ; 4        ; ReadDataTwo[9]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D21      ; 491        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 484        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 466        ; 5        ; ReadDataOne[26]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D26      ; 467        ; 5        ; instr[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 613        ; 3        ; ReadDataTwo[27]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 588        ; 3        ; ReadDataTwo[17]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 578        ; 3        ; write_date[27]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 542        ; 4        ; instr[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 515        ; 4        ; ReadDataOne[28]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 504        ; 4        ; instr[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 485        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 478        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 477        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 463        ; 5        ; ReadDataTwo[1]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E26      ; 464        ; 5        ; ReadDataOne[5]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 35         ; 2        ; ReadDataTwo[14]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 610        ; 3        ; eq                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 602        ; 3        ; pc[12]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 590        ; 3        ; ReadDataTwo[10]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 571        ; 3        ; write_date[26]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 554        ; 4        ; write_date[23]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 556        ; 4        ; write_date[15]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 535        ; 4        ; write_date[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 534        ; 4        ; write_date[20]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 525        ; 4        ; write_date[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 522        ; 4        ; write_date[12]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 458        ; 5        ; reg_write                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F24      ; 459        ; 5        ; ReadDataOne[19]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F25      ; 454        ; 5        ; ReadDataTwo[7]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F26      ; 453        ; 5        ; ReadDataTwo[20]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 611        ; 3        ; ReadDataTwo[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 601        ; 3        ; pc[13]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 581        ; 3        ; write_date[22]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 570        ; 3        ; write_date[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 553        ; 4        ; instr[17]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 555        ; 4        ; write_date[14]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 536        ; 4        ; write_date[8]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 533        ; 4        ; write_date[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 526        ; 4        ; write_date[10]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 519        ; 4        ; write_date[30]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 483        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 482        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 451        ; 5        ; ReadDataOne[6]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G24      ; 450        ; 5        ; ReadDataTwo[4]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G25      ; 448        ; 5        ; ReadDataTwo[8]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G26      ; 447        ; 5        ; ReadDataOne[2]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 44         ; 2        ; ReadDataOne[29]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 40         ; 2        ; ReadDataTwo[3]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 446        ; 5        ; ReadDataOne[27]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H24      ; 445        ; 5        ; ReadDataTwo[19]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H25      ; 440        ; 5        ; ReadDataTwo[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H26      ; 439        ; 5        ; ReadDataTwo[30]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 46         ; 2        ; ReadDataOne[25]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 45         ; 2        ; ReadDataOne[22]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 41         ; 2        ; ReadDataTwo[13]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 42         ; 2        ; ReadDataTwo[11]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 456        ; 5        ; ReadDataOne[18]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 457        ; 5        ; ReadDataTwo[18]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 460        ; 5        ; ReadDataTwo[31]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J23      ; 444        ; 5        ; ReadDataTwo[16]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J24      ; 443        ; 5        ; ReadDataOne[13]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J25      ; 432        ; 5        ; is_shamt_load                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 431        ; 5        ; ReadDataOne[24]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 48         ; 2        ; ReadDataOne[14]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 47         ; 2        ; ReadDataOne[12]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ; 438        ; 5        ; ReadDataOne[30]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 437        ; 5        ; ReadDataOne[9]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 449        ; 5        ; ReadDataOne[4]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K23      ; 436        ; 5        ; write_date[9]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K24      ; 435        ; 5        ; ReadDataOne[7]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K25      ; 422        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 421        ; 5        ; pc[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 66         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 67         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 53         ; 2        ; ReadDataOne[31]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 63         ; 2        ; sgn                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 62         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 79         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 427        ; 5        ; inst_cache_en                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ; 433        ; 5        ; ReadDataOne[10]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ; 434        ; 5        ; write_date[16]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 430        ; 5        ; ReadDataTwo[24]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L24      ; 429        ; 5        ; instr[19]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 428        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 76         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 75         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M5       ; 72         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 78         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 80         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 77         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 418        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 417        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 420        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 419        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 409        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 408        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 414        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 88         ; 1        ; RESET                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 87         ; 1        ; CLOCK                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 90         ; 1        ; pc[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 400        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ; 392        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 397        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 398        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T24      ; 381        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 380        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 364        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 363        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 367        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 371        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 372        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 134        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 135        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 145        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 357        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 358        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 351        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 350        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 354        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 133        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 132        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 142        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 143        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 161        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 194        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 204        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 235        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 250        ; 7        ; ReadDataOne[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 252        ; 7        ; pc[31]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 253        ; 7        ; do_update                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 272        ; 7        ; pc[30]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 301        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y23      ; 342        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 341        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 346        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 345        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                      ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; |CPU                                           ; 3378 (0)    ; 1146 (0)                  ; 0 (0)         ; 655360      ; 160  ; 0            ; 0       ; 0         ; 158  ; 0            ; 2232 (0)     ; 20 (0)            ; 1126 (0)         ; |CPU                                                                                                     ; work         ;
;    |ALU:inst106|                               ; 620 (2)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 571 (2)      ; 0 (0)             ; 49 (0)           ; |CPU|ALU:inst106                                                                                         ; work         ;
;       |add:inst|                               ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |CPU|ALU:inst106|add:inst                                                                                ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |CPU|ALU:inst106|add:inst|lpm_add_sub:LPM_ADD_SUB_component                                              ; work         ;
;             |add_sub_4mi:auto_generated|       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |CPU|ALU:inst106|add:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_4mi:auto_generated                   ; work         ;
;       |cmp:inst5|                              ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 6 (0)            ; |CPU|ALU:inst106|cmp:inst5                                                                               ; work         ;
;          |lpm_compare:LPM_COMPARE_component|   ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 6 (0)            ; |CPU|ALU:inst106|cmp:inst5|lpm_compare:LPM_COMPARE_component                                             ; work         ;
;             |cmpr_6mg:auto_generated|          ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 6 (6)            ; |CPU|ALU:inst106|cmp:inst5|lpm_compare:LPM_COMPARE_component|cmpr_6mg:auto_generated                     ; work         ;
;       |out:inst7|                              ; 179 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 31 (0)           ; |CPU|ALU:inst106|out:inst7                                                                               ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 179 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 31 (0)           ; |CPU|ALU:inst106|out:inst7|lpm_mux:LPM_MUX_component                                                     ; work         ;
;             |mux_hoc:auto_generated|           ; 179 (179)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (148)    ; 0 (0)             ; 31 (31)          ; |CPU|ALU:inst106|out:inst7|lpm_mux:LPM_MUX_component|mux_hoc:auto_generated                              ; work         ;
;       |shl:inst3|                              ; 162 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (0)      ; 0 (0)             ; 6 (0)            ; |CPU|ALU:inst106|shl:inst3                                                                               ; work         ;
;          |lpm_clshift:LPM_CLSHIFT_component|   ; 162 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (0)      ; 0 (0)             ; 6 (0)            ; |CPU|ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component                                             ; work         ;
;             |lpm_clshift_ukb:auto_generated|   ; 162 (162)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (156)    ; 0 (0)             ; 6 (6)            ; |CPU|ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated              ; work         ;
;       |shr:inst2|                              ; 145 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 0 (0)             ; 5 (0)            ; |CPU|ALU:inst106|shr:inst2                                                                               ; work         ;
;          |lpm_clshift:LPM_CLSHIFT_component|   ; 145 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 0 (0)             ; 5 (0)            ; |CPU|ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component                                             ; work         ;
;             |lpm_clshift_vjc:auto_generated|   ; 145 (145)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (140)    ; 0 (0)             ; 5 (5)            ; |CPU|ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated              ; work         ;
;       |sub:inst1|                              ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 1 (0)            ; |CPU|ALU:inst106|sub:inst1                                                                               ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|   ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 1 (0)            ; |CPU|ALU:inst106|sub:inst1|lpm_add_sub:LPM_ADD_SUB_component                                             ; work         ;
;             |add_sub_nfh:auto_generated|       ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 1 (1)            ; |CPU|ALU:inst106|sub:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_nfh:auto_generated                  ; work         ;
;       |zero:inst8|                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |CPU|ALU:inst106|zero:inst8                                                                              ; work         ;
;          |lpm_compare:LPM_COMPARE_component|   ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |CPU|ALU:inst106|zero:inst8|lpm_compare:LPM_COMPARE_component                                            ; work         ;
;             |cmpr_2hi:auto_generated|          ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |CPU|ALU:inst106|zero:inst8|lpm_compare:LPM_COMPARE_component|cmpr_2hi:auto_generated                    ; work         ;
;    |CU:inst3|                                  ; 7 (5)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (0)            ; |CPU|CU:inst3                                                                                            ; work         ;
;       |lpm_add_sub1:inst9|                     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |CPU|CU:inst3|lpm_add_sub1:inst9                                                                         ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |CPU|CU:inst3|lpm_add_sub1:inst9|lpm_add_sub:LPM_ADD_SUB_component                                       ; work         ;
;             |add_sub_qnh:auto_generated|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |CPU|CU:inst3|lpm_add_sub1:inst9|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qnh:auto_generated            ; work         ;
;       |lpm_shiftreg2:inst1000|                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |CPU|CU:inst3|lpm_shiftreg2:inst1000                                                                     ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |CPU|CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component                                 ; work         ;
;    |HW7:RF|                                    ; 2561 (0)    ; 992 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1536 (0)     ; 0 (0)             ; 1025 (0)         ; |CPU|HW7:RF                                                                                              ; work         ;
;       |lpm_decode1:inst51|                     ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; |CPU|HW7:RF|lpm_decode1:inst51                                                                           ; work         ;
;          |lpm_decode:LPM_DECODE_component|     ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; |CPU|HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component                                           ; work         ;
;             |decode_isf:auto_generated|        ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 0 (0)            ; |CPU|HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated                 ; work         ;
;       |lpm_mux0:inst10|                        ; 763 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 745 (0)      ; 0 (0)             ; 18 (0)           ; |CPU|HW7:RF|lpm_mux0:inst10                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 763 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 745 (0)      ; 0 (0)             ; 18 (0)           ; |CPU|HW7:RF|lpm_mux0:inst10|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_0qc:auto_generated|           ; 763 (763)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 745 (745)    ; 0 (0)             ; 18 (18)          ; |CPU|HW7:RF|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_0qc:auto_generated                             ; work         ;
;       |lpm_mux0:inst11|                        ; 771 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 756 (0)      ; 0 (0)             ; 15 (0)           ; |CPU|HW7:RF|lpm_mux0:inst11                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 771 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 756 (0)      ; 0 (0)             ; 15 (0)           ; |CPU|HW7:RF|lpm_mux0:inst11|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_0qc:auto_generated|           ; 771 (771)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 756 (756)    ; 0 (0)             ; 15 (15)          ; |CPU|HW7:RF|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_0qc:auto_generated                             ; work         ;
;       |lpm_mux1:inst59|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst59                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst59|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst59|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst60|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst60                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst60|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst60|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst61|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst61                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst61|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst61|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst62|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst62                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst62|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst62|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst63|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst63                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst63|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst63|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst64|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst64                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst64|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst64|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst65|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst65                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst65|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst65|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst66|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst66                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst66|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst66|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst67|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst67                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst67|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst67|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst68|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst68                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst68|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst68|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst69|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst69                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst69|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst69|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst70|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst70                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst70|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst70|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst71|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst71                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst71|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst71|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst72|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst72                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst72|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst72|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst73|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst73                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst73|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst73|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst74|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst74                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst74|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst74|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst75|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst75                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst75|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst75|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst76|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst76                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst76|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst76|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst77|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst77                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst77|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst77|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst78|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst78                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst78|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst78|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst79|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst79                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst79|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst79|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst80|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst80                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst80|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst80|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst81|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst81                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst81|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst81|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst82|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst82                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst82|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst82|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst83|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst83                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst83|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst83|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst84|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst84                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst84|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst84|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst85|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst85                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst85|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst85|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst86|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst86                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst86|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst86|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst87|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst87                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst87|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst87|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst88|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst88                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst88|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst88|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_mux1:inst89|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst89                                                                              ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst89|lpm_mux:LPM_MUX_component                                                    ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst89|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                             ; work         ;
;       |lpm_shiftreg0:inst21|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst21                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst22|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst22                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst23|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst23                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst24|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst24                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst25|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst25                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst26|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst26                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst27|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst27                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst28|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst28                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst29|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst29                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst30|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst30                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst31|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst31                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst32|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst32                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst33|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst33                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst34|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst34                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst35|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst35                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst36|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst36                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst37|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst37                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst38|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst38                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst39|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst39                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst40|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst40                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst41|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst41                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst42|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst42                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst43|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst43                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst44|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst44                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst45|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst45                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst46|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst46                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst48|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst48                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst49|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst49                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst50|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst50                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst53|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst53                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;       |lpm_shiftreg0:inst54|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst54                                                                         ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component                                     ; work         ;
;    |ICACHE20:inst|                             ; 114 (0)     ; 6 (0)                     ; 0 (0)         ; 655360      ; 160  ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 6 (0)             ; 20 (0)           ; |CPU|ICACHE20:inst                                                                                       ; work         ;
;       |altsyncram:altsyncram_component|        ; 114 (0)     ; 6 (0)                     ; 0 (0)         ; 655360      ; 160  ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 6 (0)             ; 20 (0)           ; |CPU|ICACHE20:inst|altsyncram:altsyncram_component                                                       ; work         ;
;          |altsyncram_4071:auto_generated|      ; 114 (6)     ; 6 (6)                     ; 0 (0)         ; 655360      ; 160  ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 6 (6)             ; 20 (0)           ; |CPU|ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated                        ; work         ;
;             |decode_9oa:deep_decode|           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |CPU|ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode ; work         ;
;             |mux_3kb:mux2|                     ; 100 (100)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 20 (20)          ; |CPU|ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|mux_3kb:mux2           ; work         ;
;    |PC:inst2|                                  ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |CPU|PC:inst2                                                                                            ; work         ;
;       |lpm_dff:inst|                           ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |CPU|PC:inst2|lpm_dff:inst                                                                               ; work         ;
;       |lpm_mux1:inst7|                         ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |CPU|PC:inst2|lpm_mux1:inst7                                                                             ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |CPU|PC:inst2|lpm_mux1:inst7|lpm_mux:LPM_MUX_component                                                   ; work         ;
;             |mux_9oc:auto_generated|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |CPU|PC:inst2|lpm_mux1:inst7|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                            ; work         ;
;    |lpm_dff:ALU_OUT|                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |CPU|lpm_dff:ALU_OUT                                                                                     ; work         ;
;    |lpm_dff:A_REG|                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 28 (28)          ; |CPU|lpm_dff:A_REG                                                                                       ; work         ;
;    |lpm_dff:B_REG|                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 23 (23)          ; |CPU|lpm_dff:B_REG                                                                                       ; work         ;
;    |lpm_dff:IR|                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |CPU|lpm_dff:IR                                                                                          ; work         ;
;    |lpm_mux1:inst13|                           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |CPU|lpm_mux1:inst13                                                                                     ; work         ;
;       |lpm_mux:LPM_MUX_component|              ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |CPU|lpm_mux1:inst13|lpm_mux:LPM_MUX_component                                                           ; work         ;
;          |mux_9oc:auto_generated|              ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |CPU|lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                                    ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; eq              ; Output   ; --            ; --            ; --                    ; --  ;
; instr[19]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[18]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[17]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[16]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[15]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[14]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[13]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[12]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[11]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[10]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; instr[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; instr[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; instr[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; instr[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; instr[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; instr[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; instr[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; instr[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; instr[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; inst_cache_en   ; Output   ; --            ; --            ; --                    ; --  ;
; pc[31]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[30]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[29]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[28]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[27]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[26]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[25]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[24]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[23]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[22]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[21]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[20]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[19]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[18]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[17]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[16]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[15]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[14]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[13]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[12]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[11]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[10]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[9]           ; Output   ; --            ; --            ; --                    ; --  ;
; pc[8]           ; Output   ; --            ; --            ; --                    ; --  ;
; pc[7]           ; Output   ; --            ; --            ; --                    ; --  ;
; pc[6]           ; Output   ; --            ; --            ; --                    ; --  ;
; pc[5]           ; Output   ; --            ; --            ; --                    ; --  ;
; pc[4]           ; Output   ; --            ; --            ; --                    ; --  ;
; pc[3]           ; Output   ; --            ; --            ; --                    ; --  ;
; pc[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; pc[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; pc[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; do_update       ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[31] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[30] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[29] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[28] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[27] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[26] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[25] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[24] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[23] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[22] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[21] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[20] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[19] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[18] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[17] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[16] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[15] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[14] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[13] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[12] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[11] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[10] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataOne[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; reg_write       ; Output   ; --            ; --            ; --                    ; --  ;
; is_shamt_load   ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[31] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[30] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[29] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[28] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[27] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[26] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[25] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[24] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[23] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[22] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[21] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[20] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[19] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[18] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[17] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[16] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[15] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[14] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[13] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[12] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[11] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[10] ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; ReadDataTwo[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; zero            ; Output   ; --            ; --            ; --                    ; --  ;
; sgn             ; Output   ; --            ; --            ; --                    ; --  ;
; overflow        ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; RESET           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CLOCK           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; RESET               ;                   ;         ;
; CLOCK               ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                 ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK                                                                                                                ; PIN_P2             ; 1306    ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CU:inst3|inst10                                                                                                      ; LCCOMB_X56_Y42_N0  ; 30      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; CU:inst3|inst13                                                                                                      ; LCCOMB_X54_Y37_N14 ; 21      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode661w[3]   ; LCCOMB_X60_Y19_N2  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode678w[3]~0 ; LCCOMB_X60_Y19_N8  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode688w[3]~0 ; LCCOMB_X61_Y19_N0  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode698w[3]~0 ; LCCOMB_X61_Y19_N2  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode708w[3]~0 ; LCCOMB_X60_Y19_N4  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode718w[3]~0 ; LCCOMB_X60_Y19_N28 ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode728w[3]~0 ; LCCOMB_X60_Y19_N0  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode738w[3]~0 ; LCCOMB_X60_Y19_N14 ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RESET                                                                                                                ; PIN_P1             ; 1028    ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; RESET                                                                                                                ; PIN_P1             ; 2       ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK ; PIN_P2   ; 1306    ; Global Clock         ; GCLK3            ; --                        ;
; RESET ; PIN_P1   ; 2       ; Global Clock         ; GCLK1            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                 ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------+---------+
; RESET                                                                                                                ; 1027    ;
; lpm_dff:IR|dffs[6]                                                                                                   ; 570     ;
; lpm_dff:IR|dffs[11]                                                                                                  ; 493     ;
; lpm_dff:IR|dffs[5]                                                                                                   ; 468     ;
; lpm_dff:IR|dffs[10]                                                                                                  ; 407     ;
; lpm_dff:IR|dffs[7]                                                                                                   ; 246     ;
; lpm_dff:IR|dffs[12]                                                                                                  ; 181     ;
; lpm_dff:IR|dffs[8]                                                                                                   ; 165     ;
; PC:inst2|lpm_dff:inst|dffs[2]                                                                                        ; 163     ;
; PC:inst2|lpm_dff:inst|dffs[3]                                                                                        ; 163     ;
; PC:inst2|lpm_dff:inst|dffs[4]                                                                                        ; 163     ;
; PC:inst2|lpm_dff:inst|dffs[5]                                                                                        ; 163     ;
; PC:inst2|lpm_dff:inst|dffs[6]                                                                                        ; 163     ;
; PC:inst2|lpm_dff:inst|dffs[7]                                                                                        ; 163     ;
; PC:inst2|lpm_dff:inst|dffs[8]                                                                                        ; 163     ;
; PC:inst2|lpm_dff:inst|dffs[9]                                                                                        ; 163     ;
; PC:inst2|lpm_dff:inst|dffs[10]                                                                                       ; 163     ;
; PC:inst2|lpm_dff:inst|dffs[11]                                                                                       ; 163     ;
; PC:inst2|lpm_dff:inst|dffs[12]                                                                                       ; 163     ;
; PC:inst2|lpm_dff:inst|dffs[13]                                                                                       ; 163     ;
; lpm_dff:IR|dffs[13]                                                                                                  ; 113     ;
; lpm_dff:IR|dffs[9]                                                                                                   ; 111     ;
; lpm_dff:IR|dffs[17]                                                                                                  ; 72      ;
; lpm_dff:IR|dffs[16]                                                                                                  ; 66      ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|out_address_reg_a[0]                    ; 60      ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|out_address_reg_a[1]                    ; 60      ;
; lpm_dff:IR|dffs[14]                                                                                                  ; 53      ;
; lpm_dff:IR|dffs[18]                                                                                                  ; 45      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode43w[3]                    ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode33w[3]                    ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode53w[3]                    ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode93w[3]                    ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode63w[3]                    ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode73w[3]                    ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode83w[3]                    ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode135w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode145w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode114w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode125w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode165w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode185w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode155w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode175w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode317w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode327w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode296w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode307w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode357w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode367w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode337w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode347w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode236w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode205w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode216w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode226w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode276w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode246w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode256w[3]                   ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode266w[3]                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[0]~31                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[1]~30                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[2]~29                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[3]~28                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[4]~27                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[5]~26                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[6]~25                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[7]~24                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[8]~23                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[9]~22                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[10]~21                                  ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[11]~20                                  ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[12]~19                                  ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[13]~18                                  ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[14]~17                                  ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[15]~16                                  ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[16]~15                                  ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[17]~14                                  ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[18]~13                                  ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[19]~12                                  ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[20]~11                                  ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[21]~10                                  ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[22]~9                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[23]~8                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[24]~7                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[25]~6                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[26]~5                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[27]~4                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[28]~3                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[29]~2                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[30]~1                                   ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[31]~0                                   ; 32      ;
; lpm_dff:IR|dffs[0]                                                                                                   ; 32      ;
; lpm_dff:IR|dffs[1]                                                                                                   ; 32      ;
; lpm_dff:IR|dffs[2]                                                                                                   ; 32      ;
; ALU:inst106|cmp:inst5|lpm_compare:LPM_COMPARE_component|cmpr_6mg:auto_generated|op_1~62                              ; 32      ;
; CU:inst3|inst10                                                                                                      ; 30      ;
; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                          ; 29      ;
; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                          ; 28      ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[179]~15                ; 25      ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[185]~16                ; 24      ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[147]~35                ; 23      ;
; CU:inst3|inst4~0                                                                                                     ; 23      ;
; ALU:inst106|out:inst7|lpm_mux:LPM_MUX_component|mux_hoc:auto_generated|result_node[19]~29                            ; 22      ;
; ALU:inst106|out:inst7|lpm_mux:LPM_MUX_component|mux_hoc:auto_generated|result_node[19]~27                            ; 22      ;
; CU:inst3|inst13                                                                                                      ; 21      ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode698w[3]~0 ; 20      ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode661w[3]   ; 20      ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode688w[3]~0 ; 20      ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode678w[3]~0 ; 20      ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode738w[3]~0 ; 20      ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode708w[3]~0 ; 20      ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode718w[3]~0 ; 20      ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|decode_9oa:deep_decode|w_anode728w[3]~0 ; 20      ;
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|out_address_reg_a[2]                    ; 20      ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[179]~84                ; 12      ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[179]~79                ; 12      ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[185]~46                ; 12      ;
; lpm_dff:A_REG|dffs[0]                                                                                                ; 12      ;
; lpm_dff:A_REG|dffs[31]                                                                                               ; 12      ;
; PC:inst2|lpm_dff:inst|dffs[14]                                                                                       ; 12      ;
; PC:inst2|lpm_dff:inst|dffs[15]                                                                                       ; 12      ;
; PC:inst2|lpm_dff:inst|dffs[16]                                                                                       ; 12      ;
; ALU:inst106|out:inst7|lpm_mux:LPM_MUX_component|mux_hoc:auto_generated|result_node[0]~8                              ; 11      ;
; CU:inst3|inst4~1                                                                                                     ; 11      ;
; lpm_dff:A_REG|dffs[1]                                                                                                ; 11      ;
; lpm_dff:A_REG|dffs[18]                                                                                               ; 11      ;
; lpm_dff:A_REG|dffs[30]                                                                                               ; 11      ;
; lpm_dff:A_REG|dffs[2]                                                                                                ; 10      ;
; lpm_dff:A_REG|dffs[5]                                                                                                ; 10      ;
; lpm_dff:A_REG|dffs[6]                                                                                                ; 10      ;
; lpm_dff:A_REG|dffs[7]                                                                                                ; 10      ;
; lpm_dff:A_REG|dffs[8]                                                                                                ; 10      ;
; lpm_dff:A_REG|dffs[9]                                                                                                ; 10      ;
; lpm_dff:A_REG|dffs[10]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[11]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[12]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[13]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[14]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[15]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[16]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[17]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[19]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[20]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[21]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[22]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[23]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[24]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[25]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[26]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[27]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[28]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[29]                                                                                               ; 10      ;
; lpm_dff:A_REG|dffs[3]                                                                                                ; 9       ;
; lpm_dff:A_REG|dffs[4]                                                                                                ; 9       ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode105w[2]~0                 ; 8       ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode287w[2]~0                 ; 8       ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode196w[2]~0                 ; 8       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[179]~83                ; 8       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[182]~11                ; 8       ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode3w[2]~0                   ; 7       ;
; lpm_dff:B_REG|dffs[18]                                                                                               ; 7       ;
; lpm_dff:B_REG|dffs[31]                                                                                               ; 7       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[189]~134               ; 6       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[90]~64                 ; 6       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[65]~82                 ; 6       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[70]~76                 ; 6       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[71]~41                 ; 6       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[190]~14                ; 6       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[190]~13                ; 6       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[179]~12                ; 6       ;
; lpm_dff:B_REG|dffs[1]                                                                                                ; 6       ;
; lpm_dff:B_REG|dffs[0]                                                                                                ; 6       ;
; lpm_dff:B_REG|dffs[2]                                                                                                ; 6       ;
; lpm_dff:B_REG|dffs[5]                                                                                                ; 6       ;
; lpm_dff:B_REG|dffs[7]                                                                                                ; 6       ;
; lpm_dff:B_REG|dffs[6]                                                                                                ; 6       ;
; lpm_dff:B_REG|dffs[9]                                                                                                ; 6       ;
; lpm_dff:B_REG|dffs[8]                                                                                                ; 6       ;
; lpm_dff:B_REG|dffs[11]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[10]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[13]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[12]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[15]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[14]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[17]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[16]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[19]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[21]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[20]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[23]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[22]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[25]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[24]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[27]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[26]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[29]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[28]                                                                                               ; 6       ;
; lpm_dff:B_REG|dffs[30]                                                                                               ; 6       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[89]~59                 ; 5       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[93]~57                 ; 5       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[66]~72                 ; 5       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[94]~50                 ; 5       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[67]~40                 ; 5       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[69]~39                 ; 5       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[155]~44                ; 5       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[132]~10                ; 5       ;
; CU:inst3|inst3                                                                                                       ; 5       ;
; lpm_dff:IR|dffs[3]                                                                                                   ; 5       ;
; lpm_dff:IR|dffs[4]                                                                                                   ; 5       ;
; lpm_dff:B_REG|dffs[3]                                                                                                ; 5       ;
; lpm_dff:B_REG|dffs[4]                                                                                                ; 5       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[68]~108                ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[72]~106                ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[82]~88                 ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[87]~82                 ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[182]~93                ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[86]~62                 ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[73]~81                 ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[83]~52                 ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[85]~51                 ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[68]~74                 ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[74]~70                 ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[80]~51                 ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[91]~47                 ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[71]~43                 ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[73]~42                 ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[75]~36                 ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[88]~42                 ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[92]~39                 ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[84]~31                 ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[138]~147               ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[84]~141                ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[76]~110                ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[69]~102                ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[75]~93                 ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[78]~89                 ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[79]~85                 ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[83]~84                 ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[73]~73                 ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[77]~69                 ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[77]~86                 ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[81]~55                 ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[81]~54                 ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[70]~75                 ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[66]~73                 ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[78]~67                 ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[80]~66                 ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[88]~55                 ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[86]~54                 ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[84]~52                 ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[139]~49                ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[91]~46                 ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[93]~45                 ; 3       ;
; ALU:inst106|out:inst7|lpm_mux:LPM_MUX_component|mux_hoc:auto_generated|result_node[31]~20                            ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[79]~33                 ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[89]~21                 ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[87]~20                 ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[85]~18                 ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[81]~17                 ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[86]~41                 ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[88]~40                 ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[90]~38                 ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[80]~34                 ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[72]~21                 ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[76]~18                 ; 3       ;
; lpm_dff:IR|dffs[19]                                                                                                  ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                              ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                                             ; 3       ;
+----------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                    ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF     ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 32768        ; 20           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 655360 ; 32768                       ; 20                          ; --                          ; --                          ; 655360              ; 160  ; CPU.mif ; M4K_X84_Y21, M4K_X84_Y25, M4K_X55_Y21, M4K_X84_Y22, M4K_X37_Y14, M4K_X17_Y34, M4K_X55_Y15, M4K_X37_Y18, M4K_X64_Y24, M4K_X37_Y32, M4K_X37_Y28, M4K_X55_Y12, M4K_X84_Y28, M4K_X37_Y24, M4K_X64_Y32, M4K_X55_Y20, M4K_X64_Y30, M4K_X55_Y19, M4K_X17_Y33, M4K_X37_Y13, M4K_X84_Y29, M4K_X37_Y27, M4K_X64_Y33, M4K_X64_Y17, M4K_X84_Y24, M4K_X64_Y27, M4K_X17_Y32, M4K_X84_Y27, M4K_X64_Y12, M4K_X37_Y21, M4K_X55_Y26, M4K_X64_Y23, M4K_X64_Y28, M4K_X84_Y32, M4K_X55_Y32, M4K_X55_Y13, M4K_X37_Y25, M4K_X37_Y29, M4K_X17_Y29, M4K_X55_Y22, M4K_X64_Y21, M4K_X64_Y25, M4K_X64_Y22, M4K_X64_Y11, M4K_X64_Y13, M4K_X55_Y23, M4K_X37_Y23, M4K_X55_Y18, M4K_X84_Y34, M4K_X64_Y45, M4K_X64_Y49, M4K_X64_Y37, M4K_X84_Y16, M4K_X64_Y42, M4K_X64_Y39, M4K_X64_Y34, M4K_X84_Y23, M4K_X37_Y26, M4K_X37_Y30, M4K_X55_Y30, M4K_X37_Y12, M4K_X64_Y29, M4K_X64_Y26, M4K_X37_Y22, M4K_X55_Y42, M4K_X37_Y45, M4K_X55_Y50, M4K_X55_Y11, M4K_X84_Y35, M4K_X37_Y42, M4K_X55_Y46, M4K_X55_Y35, M4K_X55_Y43, M4K_X37_Y43, M4K_X55_Y49, M4K_X84_Y39, M4K_X37_Y35, M4K_X17_Y39, M4K_X37_Y47, M4K_X84_Y19, M4K_X55_Y38, M4K_X37_Y36, M4K_X55_Y37, M4K_X37_Y16, M4K_X84_Y37, M4K_X17_Y35, M4K_X37_Y17, M4K_X55_Y17, M4K_X55_Y41, M4K_X84_Y44, M4K_X64_Y44, M4K_X55_Y16, M4K_X84_Y33, M4K_X17_Y37, M4K_X37_Y46, M4K_X55_Y34, M4K_X55_Y27, M4K_X55_Y31, M4K_X17_Y31, M4K_X37_Y11, M4K_X55_Y14, M4K_X37_Y34, M4K_X37_Y15, M4K_X84_Y26, M4K_X84_Y42, M4K_X55_Y39, M4K_X55_Y47, M4K_X55_Y40, M4K_X37_Y19, M4K_X37_Y39, M4K_X55_Y45, M4K_X64_Y19, M4K_X55_Y33, M4K_X55_Y25, M4K_X55_Y29, M4K_X37_Y33, M4K_X55_Y36, M4K_X17_Y36, M4K_X37_Y37, M4K_X37_Y31, M4K_X84_Y31, M4K_X84_Y45, M4K_X64_Y46, M4K_X84_Y30, M4K_X64_Y15, M4K_X64_Y38, M4K_X17_Y38, M4K_X64_Y31, M4K_X64_Y35, M4K_X84_Y38, M4K_X64_Y50, M4K_X84_Y18, M4K_X64_Y14, M4K_X37_Y38, M4K_X17_Y40, M4K_X64_Y18, M4K_X84_Y41, M4K_X37_Y44, M4K_X55_Y48, M4K_X37_Y40, M4K_X84_Y36, M4K_X55_Y28, M4K_X55_Y24, M4K_X37_Y20, M4K_X84_Y40, M4K_X64_Y43, M4K_X64_Y47, M4K_X84_Y20, M4K_X64_Y16, M4K_X64_Y41, M4K_X37_Y48, M4K_X64_Y20, M4K_X84_Y43, M4K_X55_Y44, M4K_X37_Y49, M4K_X64_Y40, M4K_X64_Y36, M4K_X37_Y41, M4K_X64_Y48, M4K_X84_Y17 ; Don't care           ; Don't care      ; Don't care      ;
+-----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 7,203 / 197,592 ( 4 % ) ;
; C16 interconnects           ; 183 / 6,270 ( 3 % )     ;
; C4 interconnects            ; 3,542 / 123,120 ( 3 % ) ;
; Direct links                ; 586 / 197,592 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )         ;
; Local interconnects         ; 2,073 / 68,416 ( 3 % )  ;
; R24 interconnects           ; 312 / 5,926 ( 5 % )     ;
; R4 interconnects            ; 3,805 / 167,484 ( 2 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.37) ; Number of LABs  (Total = 235) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 2                             ;
; 3                                           ; 3                             ;
; 4                                           ; 2                             ;
; 5                                           ; 3                             ;
; 6                                           ; 0                             ;
; 7                                           ; 2                             ;
; 8                                           ; 1                             ;
; 9                                           ; 3                             ;
; 10                                          ; 2                             ;
; 11                                          ; 3                             ;
; 12                                          ; 6                             ;
; 13                                          ; 3                             ;
; 14                                          ; 12                            ;
; 15                                          ; 22                            ;
; 16                                          ; 164                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.63) ; Number of LABs  (Total = 235) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 1                             ;
; 1 Clock                            ; 209                           ;
; 1 Clock enable                     ; 9                             ;
; 1 Sync. clear                      ; 162                           ;
; 1 Sync. load                       ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.11) ; Number of LABs  (Total = 235) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 2                             ;
; 3                                            ; 4                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 4                             ;
; 7                                            ; 0                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 2                             ;
; 15                                           ; 5                             ;
; 16                                           ; 17                            ;
; 17                                           ; 12                            ;
; 18                                           ; 13                            ;
; 19                                           ; 6                             ;
; 20                                           ; 21                            ;
; 21                                           ; 23                            ;
; 22                                           ; 32                            ;
; 23                                           ; 28                            ;
; 24                                           ; 34                            ;
; 25                                           ; 5                             ;
; 26                                           ; 2                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
; 29                                           ; 0                             ;
; 30                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.86) ; Number of LABs  (Total = 235) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 10                            ;
; 2                                               ; 18                            ;
; 3                                               ; 23                            ;
; 4                                               ; 29                            ;
; 5                                               ; 20                            ;
; 6                                               ; 27                            ;
; 7                                               ; 22                            ;
; 8                                               ; 22                            ;
; 9                                               ; 12                            ;
; 10                                              ; 8                             ;
; 11                                              ; 9                             ;
; 12                                              ; 6                             ;
; 13                                              ; 8                             ;
; 14                                              ; 7                             ;
; 15                                              ; 2                             ;
; 16                                              ; 9                             ;
; 17                                              ; 1                             ;
; 18                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.40) ; Number of LABs  (Total = 235) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 11                            ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 3                             ;
; 10                                           ; 3                             ;
; 11                                           ; 0                             ;
; 12                                           ; 10                            ;
; 13                                           ; 2                             ;
; 14                                           ; 7                             ;
; 15                                           ; 11                            ;
; 16                                           ; 10                            ;
; 17                                           ; 17                            ;
; 18                                           ; 16                            ;
; 19                                           ; 19                            ;
; 20                                           ; 13                            ;
; 21                                           ; 13                            ;
; 22                                           ; 8                             ;
; 23                                           ; 7                             ;
; 24                                           ; 12                            ;
; 25                                           ; 3                             ;
; 26                                           ; 10                            ;
; 27                                           ; 7                             ;
; 28                                           ; 5                             ;
; 29                                           ; 12                            ;
; 30                                           ; 12                            ;
; 31                                           ; 15                            ;
; 32                                           ; 1                             ;
; 33                                           ; 3                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP2C70F672C6 for design ALU
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C35F672C6 is compatible
    Info (176445): Device EP2C50F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS195p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 158 pins of 158 total pins
    Info (169086): Pin eq not assigned to an exact location on the device
    Info (169086): Pin instr[19] not assigned to an exact location on the device
    Info (169086): Pin instr[18] not assigned to an exact location on the device
    Info (169086): Pin instr[17] not assigned to an exact location on the device
    Info (169086): Pin instr[16] not assigned to an exact location on the device
    Info (169086): Pin instr[15] not assigned to an exact location on the device
    Info (169086): Pin instr[14] not assigned to an exact location on the device
    Info (169086): Pin instr[13] not assigned to an exact location on the device
    Info (169086): Pin instr[12] not assigned to an exact location on the device
    Info (169086): Pin instr[11] not assigned to an exact location on the device
    Info (169086): Pin instr[10] not assigned to an exact location on the device
    Info (169086): Pin instr[9] not assigned to an exact location on the device
    Info (169086): Pin instr[8] not assigned to an exact location on the device
    Info (169086): Pin instr[7] not assigned to an exact location on the device
    Info (169086): Pin instr[6] not assigned to an exact location on the device
    Info (169086): Pin instr[5] not assigned to an exact location on the device
    Info (169086): Pin instr[4] not assigned to an exact location on the device
    Info (169086): Pin instr[3] not assigned to an exact location on the device
    Info (169086): Pin instr[2] not assigned to an exact location on the device
    Info (169086): Pin instr[1] not assigned to an exact location on the device
    Info (169086): Pin instr[0] not assigned to an exact location on the device
    Info (169086): Pin inst_cache_en not assigned to an exact location on the device
    Info (169086): Pin pc[31] not assigned to an exact location on the device
    Info (169086): Pin pc[30] not assigned to an exact location on the device
    Info (169086): Pin pc[29] not assigned to an exact location on the device
    Info (169086): Pin pc[28] not assigned to an exact location on the device
    Info (169086): Pin pc[27] not assigned to an exact location on the device
    Info (169086): Pin pc[26] not assigned to an exact location on the device
    Info (169086): Pin pc[25] not assigned to an exact location on the device
    Info (169086): Pin pc[24] not assigned to an exact location on the device
    Info (169086): Pin pc[23] not assigned to an exact location on the device
    Info (169086): Pin pc[22] not assigned to an exact location on the device
    Info (169086): Pin pc[21] not assigned to an exact location on the device
    Info (169086): Pin pc[20] not assigned to an exact location on the device
    Info (169086): Pin pc[19] not assigned to an exact location on the device
    Info (169086): Pin pc[18] not assigned to an exact location on the device
    Info (169086): Pin pc[17] not assigned to an exact location on the device
    Info (169086): Pin pc[16] not assigned to an exact location on the device
    Info (169086): Pin pc[15] not assigned to an exact location on the device
    Info (169086): Pin pc[14] not assigned to an exact location on the device
    Info (169086): Pin pc[13] not assigned to an exact location on the device
    Info (169086): Pin pc[12] not assigned to an exact location on the device
    Info (169086): Pin pc[11] not assigned to an exact location on the device
    Info (169086): Pin pc[10] not assigned to an exact location on the device
    Info (169086): Pin pc[9] not assigned to an exact location on the device
    Info (169086): Pin pc[8] not assigned to an exact location on the device
    Info (169086): Pin pc[7] not assigned to an exact location on the device
    Info (169086): Pin pc[6] not assigned to an exact location on the device
    Info (169086): Pin pc[5] not assigned to an exact location on the device
    Info (169086): Pin pc[4] not assigned to an exact location on the device
    Info (169086): Pin pc[3] not assigned to an exact location on the device
    Info (169086): Pin pc[2] not assigned to an exact location on the device
    Info (169086): Pin pc[1] not assigned to an exact location on the device
    Info (169086): Pin pc[0] not assigned to an exact location on the device
    Info (169086): Pin do_update not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[31] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[30] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[29] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[28] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[27] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[26] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[25] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[24] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[23] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[22] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[21] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[20] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[19] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[18] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[17] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[16] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[15] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[14] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[13] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[12] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[11] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[10] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[9] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[8] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[7] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[6] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[5] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[4] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[3] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[2] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[1] not assigned to an exact location on the device
    Info (169086): Pin ReadDataOne[0] not assigned to an exact location on the device
    Info (169086): Pin reg_write not assigned to an exact location on the device
    Info (169086): Pin is_shamt_load not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[31] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[30] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[29] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[28] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[27] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[26] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[25] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[24] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[23] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[22] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[21] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[20] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[19] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[18] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[17] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[16] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[15] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[14] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[13] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[12] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[11] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[10] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[9] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[8] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[7] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[6] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[5] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[4] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[3] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[2] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[1] not assigned to an exact location on the device
    Info (169086): Pin ReadDataTwo[0] not assigned to an exact location on the device
    Info (169086): Pin zero not assigned to an exact location on the device
    Info (169086): Pin sgn not assigned to an exact location on the device
    Info (169086): Pin overflow not assigned to an exact location on the device
    Info (169086): Pin write_date[31] not assigned to an exact location on the device
    Info (169086): Pin write_date[30] not assigned to an exact location on the device
    Info (169086): Pin write_date[29] not assigned to an exact location on the device
    Info (169086): Pin write_date[28] not assigned to an exact location on the device
    Info (169086): Pin write_date[27] not assigned to an exact location on the device
    Info (169086): Pin write_date[26] not assigned to an exact location on the device
    Info (169086): Pin write_date[25] not assigned to an exact location on the device
    Info (169086): Pin write_date[24] not assigned to an exact location on the device
    Info (169086): Pin write_date[23] not assigned to an exact location on the device
    Info (169086): Pin write_date[22] not assigned to an exact location on the device
    Info (169086): Pin write_date[21] not assigned to an exact location on the device
    Info (169086): Pin write_date[20] not assigned to an exact location on the device
    Info (169086): Pin write_date[19] not assigned to an exact location on the device
    Info (169086): Pin write_date[18] not assigned to an exact location on the device
    Info (169086): Pin write_date[17] not assigned to an exact location on the device
    Info (169086): Pin write_date[16] not assigned to an exact location on the device
    Info (169086): Pin write_date[15] not assigned to an exact location on the device
    Info (169086): Pin write_date[14] not assigned to an exact location on the device
    Info (169086): Pin write_date[13] not assigned to an exact location on the device
    Info (169086): Pin write_date[12] not assigned to an exact location on the device
    Info (169086): Pin write_date[11] not assigned to an exact location on the device
    Info (169086): Pin write_date[10] not assigned to an exact location on the device
    Info (169086): Pin write_date[9] not assigned to an exact location on the device
    Info (169086): Pin write_date[8] not assigned to an exact location on the device
    Info (169086): Pin write_date[7] not assigned to an exact location on the device
    Info (169086): Pin write_date[6] not assigned to an exact location on the device
    Info (169086): Pin write_date[5] not assigned to an exact location on the device
    Info (169086): Pin write_date[4] not assigned to an exact location on the device
    Info (169086): Pin write_date[3] not assigned to an exact location on the device
    Info (169086): Pin write_date[2] not assigned to an exact location on the device
    Info (169086): Pin write_date[1] not assigned to an exact location on the device
    Info (169086): Pin write_date[0] not assigned to an exact location on the device
    Info (169086): Pin RESET not assigned to an exact location on the device
    Info (169086): Pin CLOCK not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node RESET (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node PC:inst2|lpm_dff:inst|dffs[2]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 156 (unused VREF, 3.3V VCCIO, 0 input, 156 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  53 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  50 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  53 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  50 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X48_Y39 to location X59_Y51
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.22 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 156 output pins without output pin load capacitance assignment
    Info (306007): Pin "eq" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst_cache_en" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "do_update" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataOne[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "reg_write" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "is_shamt_load" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ReadDataTwo[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zero" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sgn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "overflow" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/altera/13.0sp1/Projects/CPU/output_files/ALU.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5028 megabytes
    Info: Processing ended: Tue Jul 21 20:23:37 2020
    Info: Elapsed time: 00:00:36
    Info: Total CPU time (on all processors): 00:00:32


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/altera/13.0sp1/Projects/CPU/output_files/ALU.fit.smsg.


