##########################
5 工具问题 和 新特性期待
##########################

5.1 EDA工具中存在的问题
************************



5.2 新特性期待
******************

5.2.1 希望EDA工具可以支持的SystemVerilog语法
=============================================


5.2.2 希望SystemVerilog语法中添加的新特性
==========================================

