TN:verilator_coverage
SF:output/chiseluvm/vivadoex1.AdderUvmTest/Adder4Bit.v
DA:23,14
DA:68,2
DA:59,2
DA:50,14
DA:62,2
DA:17,8
DA:53,2
DA:71,4
DA:11,8
DA:56,4
DA:47,8
DA:20,8
DA:2,14
DA:65,2
DA:5,10
DA:14,14
DA:46,2
DA:73,10
DA:64,2
DA:55,0
DA:67,2
DA:58,2
DA:49,0
DA:13,6
DA:4,30
DA:22,16
DA:70,2
DA:61,2
DA:19,16
DA:60,2
DA:69,2
DA:63,2
DA:54,2
DA:45,9
DA:72,2
DA:18,8
DA:57,2
DA:21,6
DA:12,8
DA:3,24
DA:48,8
DA:66,4
DA:15,8
DA:24,2
DA:51,2
end_of_record
