<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>‚úåüèΩ üî† ü§π L'exposition de Las Vegas s'adresse aux d√©veloppeurs d'√©lectronique et non aux consommateurs. Un rapport de la conf√©rence Design Automation ü§±üèª ‚õ∫Ô∏è üëãüèø</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="J'ai d√©cid√© d'√©crire cette note sur Habr√© en russe et en anglais afin de diffuser un lien vers celle-ci dans les forums et les groupes en anglais et e...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>L'exposition de Las Vegas s'adresse aux d√©veloppeurs d'√©lectronique et non aux consommateurs. Un rapport de la conf√©rence Design Automation</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/458760/"><img src="https://habrastorage.org/getpro/habr/post_images/26e/d36/380/26ed363806235173a3328081ce81a0cf.png"><br><br>  J'ai d√©cid√© d'√©crire cette note sur Habr√© en russe et en anglais afin de diffuser un lien vers celle-ci dans les forums et les groupes en anglais et en russe.  Le texte russe n'est pas une traduction de l'anglais et vice versa - je viens d'√©crire une note deux fois (je d√©teste traduire).  Ceux qui veulent critiquer mon anglais sont imm√©diatement envoy√©s √† la fin du post, o√π ils seront choqu√©s par mon accent dans une vid√©o de longues heures.  Je vois mon accent non pas comme un bug, mais comme une fonctionnalit√©.  Nous savons tous que de nombreux Am√©ricains trouvent, par exemple, un accent britannique nasopharyng√© attrayant.  Il est temps de donner le m√™me statut √† un accent russe s√©v√®re.  Pour ce faire, autant de Russes que possible doivent faire des discours lors de divers √©v√©nements internationaux.  Notre mot de passe est ¬´years mi Speak From May Hart¬ª. <br><br>  Mais d'abord sur l'exposition. <br><br>  Des millions de consommateurs de gadgets √† travers le monde regardent le Consumer Electronics Show (CES), qui se d√©roule √† Las Vegas en janvier.  Ils, qui n'ont jamais su ce qu'est un d√©clencheur D, soutiennent que quatre gigahertz valent mieux que trois dans les derniers processeurs d'AMD et de Qualcomm.  Mais il y a une exposition centr√©e non pas sur les consommateurs, mais sur les d√©veloppeurs d'√©lectronique.  Cette exposition s'appelle la Design Automation Conference (DAC), et certaines ann√©es elle a √©galement lieu √† Las Vegas, mais pas en d√©cembre, mais en juin. <br><br>  Des millions d'amateurs de gadgets regardent chaque ann√©e le Consumer Electronics Show (CES) qui se d√©roule √† Las Vegas en janvier.  Ces gens, qui n'ont jamais appris la fonction d'une bascule D et comment le timing statique est calcul√©, discutent des fr√©quences gigahertz apr√®s avoir lu les derniers articles du magazine Wired qu'ils per√ßoivent comme une publication technique.  Mais il y a une autre conf√©rence, non pas pour les consommateurs, mais pour les cr√©ateurs d'√©lectronique.  Cette conf√©rence s'appelle la Design Automation Conference (DAC) et elle a √©galement lieu √† Las Vegas, mais pas tous les ans, et non pas en janvier, mais en juin. <br><a name="habracut"></a><br>  L'industrie de l'√©lectronique de conception (EDA) fabrique des logiciels pour les concepteurs de mat√©riel.  EDA est contr√¥l√©e par trois grandes soci√©t√©s: Synopsys, Cadence et Mentor Graphics (qui fait d√©sormais partie de Siemens).  Synopsys et Cadence disposent d'un ensemble complet de produits, n√©cessaires pour concevoir et simuler une puce num√©rique √† plusieurs niveaux.  Le flux de conception, appel√© RTL2GDSII, part de la sp√©cification et du codage du comportement du cycle du circuit dans le langage de description mat√©rielle (Verilog ou VHDL), proc√®de √† la synth√®se de cette description dans un graphique d'√©l√©ments logiques (netlist), puis continue √† placer la netlist dans un physique plan de la puce et routage des fils sur puce pour connecter les cellules standard, les blocs de construction des ASIC (Application-Specific Integrated Circuits). <br><br>  Trois grandes entreprises dominent l'industrie de l'automatisation de la conception √©lectronique: Synopsys, Cadence et Mentor Graphics (que Siemens a achet√© il y a quelques ann√©es).  Synopsys et Cadence ont cr√©√© un logiciel qui couvre l'int√©gralit√© de l'itin√©raire de conception RTL2GDSII.  J'ai bri√®vement d√©crit cette voie dans mon <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">pr√©c√©dent article du CAD</a> il y a quatre ans: <br><blockquote>  Au cours des <s>25 √†</s> 30 derni√®res ann√©es, la conception du microcircuit est le plus souvent √©crite dans le langage de description de l'√©quipement Verilog (en Europe et chez les militaires - VHDL), apr√®s quoi un programme sp√©cial (synth√®se logique) transforme la conception en un graphique de fils et de primitives logiques, un autre programme (analyse de synchronisation statique) indique au concepteur si elle s'inscrit dans le budget de vitesse, et le troisi√®me programme (lieu et itin√©raire) pr√©sente cette conception sur le site de la puce. <br><br>  Quand la conception passe par toutes les √©tapes: codage sur un veril, d√©bogage, v√©rification, synth√®se, analyse temporelle statique, planning, place-n-route, extraction de parasites, etc.  - il se trouve un fichier appel√© GDSII, qui est envoy√© √† l'usine, et l'usine cuit des chips.  Les usines les plus c√©l√®bres de ce type appartiennent √† Taiwan Semiconductor Manufacturing Company ou TSMC. </blockquote><img src="https://habrastorage.org/getpro/habr/post_images/1a7/499/8ac/1a74998ac8c8e8a6655ef9a0e72f4d83.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/ba5/712/634/ba571263487b8f7f37ede4904f1ed3f5.jpg"><br><br>  John Sanguinetti, un gourou de Verilog depuis les ann√©es 1980.  John √©tait le fondateur d'une soci√©t√© appel√©e Chronologic Simulation qui, dans les ann√©es 1990, a cr√©√© VCS, un simulateur de code compil√© Verilog.  Ce simulateur est d√©sormais une propri√©t√© de Synopsys.  VCS est utilis√© par la majorit√© des grandes soci√©t√©s √©lectroniques.  VCS a rapport√© √† Synopsys des milliards de dollars de revenus. <br><br>  Aux c√¥t√©s de la salle d'exposition se trouve John Sanguinetti, un des premiers gourous du verilogue des ann√©es 80 et fondateur de Chronologic Simulation.  Cette soci√©t√© a donn√© au monde le simulateur rapide Verilog Compiled Code Simulator (VCS), qui est maintenant la propri√©t√© de Synopsys.  Ce simulateur est utilis√© par la plupart des grands d√©veloppeurs de puces.  VCS rapporte des milliards de dollars √† Synopsys: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/008/b3f/fb0/008b3ffb0fbfbaf683668f460586bc02.jpg"><br><br>  Mentor Graphics fait maintenant partie de Siemens, la troisi√®me plus grande soci√©t√© EDA.  Contrairement √† Synopsys et Cadence, Mentor Graphics ne dispose pas d'une gamme compl√®te d'outils RTL2GDSII.  Ses deux sources de revenus les plus reconnues proviennent de Calibre, un ensemble d'outils de v√©rification de la conception physique, et de Veloce, un √©mulateur mat√©riel.  Calibre inclut par exemple un outil qui v√©rifie les r√®gles de conception g√©om√©trique (largeur, espacement, enceinte) sur les "plans" finaux de la puce.  Veloce utilise des puces de type FPGA qui <s>simulent</s> tr√®s rapidement l'√©mulation de conceptions Verilog. <br><br>  Mentor Graphics, troisi√®me entreprise du secteur EDA, est devenue fin 2016 une filiale de Siemens.  Contrairement √† Synopsis et Keydens, Mentor ne dispose pas de toute la cha√Æne de programmes couvrant la route RTL2GDSII.  Le logiciel Calibre, qui effectue des v√©rifications au stade final de la conception des micropuces, et l'√©mulateur Veloce (prononc√© Velochi) constituent deux sources de revenus majeures pour Mentor.  Un exemple de v√©rification dans Calibre est la distance minimale entre les pistes sur la puce <s>afin qu'il n'y ait pas d'effets d'antenne</s> . <br><br>  <i>UPD: corrig√© sur la base du commentaire de l' <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" class="user_link">amartologie</a> : L'antenne en est g√©n√©ralement une autre.</i>  <i>Il se produit lorsqu'une piste devient si grande qu'elle commence √† fonctionner comme une antenne, recevant un signal √† la fr√©quence des oscillations du plasma pour la gravure pendant la production.</i> <br><br>  Et l'√©mulateur Veloce utilise des ASIC en forme de FPGA pour <s>simuler</s> rapidement <s>des</s> √©mulations de circuits d√©crits au niveau logique, c'est-√†-dire sur le veril. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/b98/2bf/c12/b982bfc12dc82537d9934175169958d9.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/45a/1fb/1c6/45a1fb1c6baf6cabf59e3cb98f44d595.jpg"><br><br>  En plus des projets Calibre et Veloce tr√®s rentables, Mentor a toujours eu un grand nombre d'autres projets, produits, services, formations et programmes √©ducatifs.  Par exemple, Mentor cultive le domaine de la v√©rification fonctionnelle, une partie extr√™mement importante du flux de travail de conception num√©rique. <br><br>  En plus de projets tr√®s rentables tels que Calibre et Veloce, Mentor a de nombreux autres projets, produits, services, projets de recherche et programmes √©ducatifs.  Par exemple, chez Mentor, ils sont engag√©s dans la v√©rification fonctionnelle, une partie critique du processus de production: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/604/cb3/294/604cb32947489831c536cc7f3d261717.jpg"><br><br>  Un certain nombre de petites entreprises, dont Doulos, Willamette HDL et Sunburst Design, vendent des formations sur la v√©rification du mat√©riel aux grandes et moyennes entreprises d'√©lectronique.  Une telle niche existe parce que les universit√©s n'enseignent pas correctement l'art de la v√©rification fonctionnelle et n'adoptent pas de nouvelles technologies, telles que System Verilog, UVM, la v√©rification formelle utilisant des assertions simultan√©es, le stimulus portable, etc. dans leur programme depuis des d√©cennies.  M√™me Stanford ne l'a pas dans leur programme d'√©tudes pour autant que je sache de parler avec leurs dipl√¥m√©s. <br><br>  La v√©rification fonctionnelle alimente plusieurs petites entreprises qui vendent des formations SystemVerilog et UVM √† de grandes entreprises √† des prix tr√®s √©lev√©s, comme quelques milliers de dollars par personne.  Il s'agit notamment de Doulos, Willamette HDL, Sunburst Design et autres: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/21c/eb5/ddb/21ceb5ddb05cfa6e4d9424f0ea328bd3.jpg"><br><br>  Une autre petite entreprise appel√©e Verific.  Ils n'ont qu'une poign√©e de personnes, mais ils r√©ussissent tr√®s bien dans leur cr√©neau.  Verific vend des analyseurs SystemVerilog adopt√©s par d'importantes soci√©t√©s EDA, grandes et petites. <br><br>  Voici une autre petite entreprise, seulement quelques personnes, mais tr√®s prosp√®re du genre appel√©e Verific.  Elle vend l'analyseur Verilog, que de nombreuses soci√©t√©s EDA utilisent: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f6a/564/77c/f6a56477c4ee843cdd4e8c2111c51f86.jpg"><br><br>  Le fondateur de Verific donne une interview √† un site Web populaire de l'EDA appel√© EDA Cafe.  Il existe plusieurs autres sites Web populaires de l'EDA, notamment deepchip.com de John Cooley, mais je n'ai pas rencontr√© John Cooley au sol du CAD cette fois. <br><br>  Voici le fondateur de Verific donnant une interview √† EDA Cafe, un site Web populaire dans l'industrie: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/632/3e9/c39/6323e9c39012042b7f323e20b9d38500.jpg"><br><br>  Parlons maintenant du FPGA. <br><br>  Parlons maintenant des FPGA, ils sont PPVM (ils vont me corriger maintenant), ils sont FPGA. <br><br>  Ce que c'est, j'ai aussi bri√®vement d√©crit dans mon <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">pr√©c√©dent article du CAD</a> il y a quatre ans: <br><blockquote>  Dans la version la plus simple, un FPGA est constitu√© d'une matrice de cellules homog√®nes, chacune pouvant √™tre transform√©e en fonction √† l'aide de multiplexeurs connect√©s aux bits de la m√©moire de configuration.  Une cellule peut devenir une porte ET avec quatre entr√©es et une sortie, une autre - un registre √† un bit, etc.  Nous chargeons une s√©quence de bits de la m√©moire dans la m√©moire de configuration - et le circuit √©lectronique donn√© est form√© dans le FPGA, qui peut √™tre un processeur, un contr√¥leur d'affichage, etc. <br><br>  Les FPGA / FPGA ne sont pas des processeurs; en ¬´programmant¬ª des FPGA (remplissant la m√©moire de configuration des FPGA), vous cr√©ez un circuit √©lectronique (mat√©riel), tandis que lorsque vous programmez un processeur (mat√©riel fixe), vous glissez une cha√Æne d'instructions de programme s√©quentielles √©crites dedans (logiciel). </blockquote>  Xilinx et Altera, qui font d√©sormais partie d'Intel, sont les deux plus grands producteurs de FPGA. <br><br>  Les deux plus grandes soci√©t√©s qui produisent des FPGA sont Xilinx et Altera, qui font d√©sormais partie d'Intel: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/e71/db3/805/e71db3805a46c5cd4e2e9c05ce189c57.jpg"><br><br>  Cette semaine, Intel recueille des votes pour le premier tour du concours Innovate FPGA.  L'une des entr√©es russes utilise un maillage de petits c≈ìurs de processeur schoolMIPS.  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">schoolMIPS</a> impl√©mente un sous-ensemble de l'architecture MIPS.  Il existe en plusieurs variantes, dont le cycle unique sans m√©moire de donn√©es (la plus simple), une version avec interruptions, une version en pipeline, etc: <br><br>  Soit dit en passant, Intel vote cette semaine au concours Innovate FPGA, auquel participent <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">√©galement des √©quipes russes</a> .  L'un des projets est le <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">prototype de syst√®me de multitraitement bas√© sur NoC</a> .  Il s'agit d'un prototype de r√©seau sur une puce avec un grand nombre de n≈ìuds bas√© sur des processeurs par Stanislav Zhelnio <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" class="user_link">sparf</a> (bas√© sur le livre de Harris &amp; Harris "Digital Synthesis and Computer Architecture") <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">https://github.com/MIPSfpga/schoolMIPS</a> .  Fait un √©tudiant de 4 ans au MIEM NRU HSE: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/c07/29e/ce0/c0729ece03d53d50849dc6839d35c5f7.png"><br><br>  Le monde des FPGA n'est pas limit√© √† Xilinx et Altera / Intel.  Il existe plusieurs fournisseurs beaucoup plus petits, comme Lattice et Microsemi / Actel, et m√™me de petites entreprises qui ne con√ßoivent pas les puces finales elles-m√™mes octroient des licences de conception de blocs de cellules FPGA √† des soci√©t√©s ASIC.  Une application utile serait de cr√©er un coprocesseur reconfigurable connect√© √† un noyau CPU haute fr√©quence fixe.  Une autre application est la s√©curit√©: certaines entreprises veulent cacher leurs secrets dans une logique reconfigurable plut√¥t que de montrer la disposition de leur logique fixe √† un chercheur motiv√© au microscope √©lectronique et beaucoup de temps. <br><br>  Mais il y a moins d'acteurs dans le monde FPGA, par exemple, voici deux soci√©t√©s qui accordent une licence pour la conception de blocs FPGA qui peuvent √™tre int√©gr√©s dans des circuits fixes multi-run pour leur donner de la flexibilit√©. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/99f/bb4/9a9/99fbb49a94aa0e4a7e287fe6562760f9.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/bc6/9b5/76d/bc69b576d91856896677b8bd87f27280.jpg"><br><br>  Chaque DAC a plusieurs fournisseurs de cartes FPGA.  Pas les vendeurs de cartes √©tudiantes bon march√© comme Digilent et Terasic, qui commencent √† partir de 55 $, mais les cartes FPGA pour le prototypage ASIC qui peuvent co√ªter 30 000 $, 100 000 $ ou plus. <br><br>  Le DAC est traditionnellement fr√©quent√© par les fabricants de cartes FPGA.  Ils ne vendent pas de cartes √©tudiantes bon march√© pour 55 dollars, mais des cartes FPGA s√©rieuses pour 55 millions de dollars et plus.  Leur client n'est pas un √©tudiant, mais une √©quipe de d√©veloppement ASIC s√©v√®re qui utilise de grandes cartes pour le prototypage. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/043/8ad/735/0438ad735f04f9370f56c1a8c2b0bab3.jpg"><br><br>  Et si un chercheur faisait une preuve de concept en utilisant FPGA et voulait maintenant fabriquer son propre ASIC?  Une commande commerciale typique pour fabriquer un ASIC n√©cessite g√©n√©ralement le paiement initial de ~ 300 000 $ √† ~ 3 000 000 $ selon la technologie du processus.  Cependant, il existe des soci√©t√©s sp√©cialis√©es, Europractice en Europe et MOSIS aux √âtats-Unis, qui vendent des services de ¬´navette¬ª en petite quantit√©, ou des services de wafer multi-projets (MPW), √† partir de seulement 3000 $ pour la technologie 180 nm ou seulement des dizaines de milliers de dollars pour quelque chose de moderne, comme 28nm. <br><br>  Mais que se passe-t-il si un √©tudiant ou une entreprise exigeante veut fabriquer un v√©ritable ASIC dans une usine et qu'il y a peu ou pas d'argent?  Ou, sinon d√©sol√©, s'agit-il d'une puce de test ou d'un tr√®s petit lot?  Pour ce faire, il existe en Am√©rique une soci√©t√© MOSIS, et en Europe - Europractice.  Quelques milliers de dollars - et vous avez entre les mains la puce que vous avez con√ßue pour des technologies telles que 180 nanom√®tres.  Quelques dizaines de milliers - et vous avez entre les mains votre puce sur une technologie plus r√©cente, par exemple 28 nanom√®tres, comme le cinqui√®me iPhone.  Je note que pour la production commerciale de masse, le paiement initial √† l'usine va de centaines de milliers de dollars pour les anciennes technologies √† deux ou trois millions pour les nouvelles. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/04b/0b6/af5/04b0b6af56ebdc12a882d91d7ae73223.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/38d/09c/03b/38d09c03be3965511911075a429d1460.jpg"><br><br>  Il est int√©ressant de noter qu'Europractice a des clients en Russie, m√™me √† Omsk.  Admettez qui con√ßoit les ASIC √† Omsk. <br><br>  Europractice a un certain nombre de soci√©t√©s russes, y compris quelqu'un √† Omsk: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/1e2/c16/cd2/1e2c16cd24dd5380ecd5b2368797b435.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/9f6/566/f19/9f6566f19c745ecdaffd8128cf2b67ad.jpg"><br><br>  Il y a des entreprises avec des mod√®les commerciaux qui me sont quelque peu myst√©rieux.  Par exemple, je ne comprends pas comment cette soci√©t√© ci-dessous peut survivre sur un plugin de niche Eclipse.  Je suppose qu'ils obtiennent la plupart des revenus en vendant certains services de consultation. <br><br>  Il y a des entreprises dont je ne comprends pas comment elles gagnent.  Par exemple, celui-ci vend un plugin Eclipse tr√®s niche.  Certes, ils ne vivent pas de lui, mais d'une sorte de consultation. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f71/21d/b7c/f7121db7cfe03f511559133efa2af9c4.jpg"><br><br>  Une autre entreprise de niche au mod√®le commercial non √©vident.  Ils traduisent une description des registres visibles par logiciel en logique de colle Verilog et autres fichiers d'interface.  Je suppose que cette entreprise peut avoir un gros client de type Cisco qui s'est accroch√© √† leur technologie depuis longtemps et les paie depuis. <br><br>  Une autre entreprise de niche avec un mod√®le commercial non √©vident.  Ils traduisent la description des registres disponibles pour le programmeur en fichiers verilog et interface.  Ils ont probablement un client majeur tel que Cisco, qui, il y a plusieurs ann√©es, est tomb√© amoureux de leur outil et a depuis pay√© depuis qu'il est d√©cevant d'embaucher un client pour g√©rer son ing√©nieur. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/b6f/c05/1ad/b6fc051add6f7e941e0b25f339816766.jpg"><br><br>  Un gentleman m√©lancolique de Huawei a d√©crit leurs r√©alisations en mati√®re de puces r√©seau.  Huawei est √©videmment d√©pendant des outils am√©ricains EDA, encore plus que du march√© Android et des c≈ìurs CPU ARM.  Ils repr√©sentent beaucoup d'argent et le nombre d'experts techniques n√©cessaires pour d√©velopper un √©quivalent du compilateur Synopsys IC est beaucoup plus important, √† mon avis, que les ressources n√©cessaires pour concevoir un concurrent haut de gamme pour les c≈ìurs ARM. <br><br>  Un repr√©sentant de Huawei s'est √©galement assis √† l'exposition avec une expression de tristesse vive sur son visage.  Je note que si le gouvernement am√©ricain force les soci√©t√©s am√©ricaines EDA √† interdire les Chinois, la situation chinoise sera bien pire qu'elle ne l'est maintenant, car il est techniquement plus difficile de cloner Synopsys IC Compiler que les c≈ìurs de processeur ARM et Android Market. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/ef7/dc8/b53/ef7dc8b53eddd179117319ad14c98dd9.jpg"><br><br>  Depuis 1998, chaque DAC comptait au moins une entreprise d√©veloppant un autre compilateur C-to-Verilog.  En 1998, c'√©tait <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">ma propre startup</a> .  Cette ann√©e, c'est quelqu'un d'autre: <br><br>  Depuis 1998, il y a au moins une entreprise sur DAC qui compile C dans Verilog.  En 1998, une telle entreprise √©tait ma propre startup.  Cette ann√©e, quelqu'un d'autre: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/d8b/91d/c3e/d8b91dc3edb5c2868a712bd1439a6756.jpg"><br><br>  Ce monsieur gagne sa vie en vendant des solutions contre le soi-disant "Zakladki" (un terme russe, un pluriel de "Zakladka").  Je lui ai expliqu√© le sens du terme et il a convenu que c'est ce qu'il vend. <br><br>  Voici un compagnon qui cr√©e des signets d'analyseurs vivants dans les processeurs: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/4d3/91b/9cc/4d391b9cc43555588e0d98c60b02b8f2.jpg"><br><br>  J'ai amen√© au DAC ma fille √©tudiante afin qu'elle puisse voir comment papa gagne sa vie: <br><br>  J'ai amen√© ma fille √† Las Vegas pour qu'elle puisse voir comment les gens gagnent de l'argent dans le dur monde industriel de l'industrie √©lectronique et j'ai r√©alis√© que les dollars de papa ne poussaient pas sur les arbres: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/9e3/391/913/9e3391913d204bc42021f57f6fbcb680.jpg"><br><br>  F√™te apr√®s l'exposition: <br><br>  A la f√™te apr√®s l'exposition: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f69/2b4/5a0/f692b45a054ca1505992bcc5b48db7cd.jpg"><br><br>  Apr√®s l'exposition, j'ai fait la journ√©e des d√©veloppeurs ouverts MIPS avec mes coll√®gues de Wave Comnputing.  Nous avons obtenu un certain nombre de personnes de certaines des entreprises ci-dessus + mes amis russes de <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">VivEng</a> , un service de conception de signaux mixtes de la Silicon Valley en Californie, qui avait √©galement des clients √† Zelenograd, une Silicon Valley russe.  Nous avons d'abord fait une <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">pr√©sentation</a> , puis les participants ont fait quelques exercices sur les cartes Digilent Nexys4 DDR et Terasic DE10-Lite FPGA. <br><br>  Ensuite, avec mes coll√®gues, j'ai dirig√© le s√©minaire MIPS Open.  Des camarades de certaines des entreprises d√©crites y ont assist√©, notamment ceux qui octroient des licences aux outils FPGA et EDA int√©gr√©s, vendent des services de production, dispensent une formation √† la v√©rification et fabriquent √©galement des puces en tant que telles.  Et aussi mes anciens amis de la soci√©t√© russe <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">VivEng</a> .  Mes coll√®gues et moi avons montr√© <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">ces diapositives</a> , apr√®s quoi les participants ont essay√© des exemples sur les FPGA Digilent Nexys4 DDR et Terasic DE10-Lite. <br><br>  Pour r√©p√©ter les r√©sultats, vous pouvez t√©l√©charger et combiner deux packages: <br><br>  Si vous souhaitez reproduire les r√©sultats, vous pouvez proc√©der comme suit: <br><br><ol><li>  Acc√©dez √† <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">https://www.mipsopen.com/mips-open-components/mips-open-fpga-getting-started-guide</a> . </li><li>  T√©l√©chargez le package standard MIPSfpga 2.0. </li><li>  Acc√©dez √† <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">https://github.com/MIPSfpga/mipsfpga-plus</a> . </li><li>  git clone <a href="">github.com/MIPSfpga/mipsfpga-plus.git</a> </li><li>  Copiez les fichiers RTL principaux du package MIPS Open FPGA dans le sous-r√©pertoire core du package MIPSfpga + - voir les instructions dans <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">https://github.com/MIPSfpga/mipsfpga-plus/tree/master/core</a> </li></ol><br>  Intel FPGA Quartus Prime Lite Edition ou Xilinx Vivado, ainsi que la cha√Æne d'outils Codescape GCC Bare Metal doivent √™tre install√©s sur votre ordinateur.  Apr√®s cela, vous pouvez suivre les instructions des diapositives: <br><br>  Vous devez avoir Intel FPGA Quartus Prime Lite Edition ou Xilinx Vivado install√© sur votre syst√®me, ainsi que Codescape GCC Bare Metal Toolchain.  Apr√®s cela, vous pouvez suivre les instructions des diapositives: <br><br><ol><li>  cd your_git_directory / boards / board_directory (par exemple de10_lite ou nexys4_ddr) </li><li>  faire toute la charge </li><li>  Appuyez sur reset (ou KEY 0 sur certaines cartes) pour r√©initialiser le processeur. </li><li>  Le programme cod√© en dur par d√©faut devrait commencer √† fonctionner. </li><li>  cd your_git_directory / programmes / 00_counter (ou autre programme) </li><li>  faire le programme enregistrer uart </li><li>  Si l'ordinateur utilise une connexion s√©rie autre que ttyUSB0 (par d√©faut), alors: </li><li>  rendre le programme enregistr√© uart UART = 1 (ou 2, 3, etc.) </li><li>  Le programme t√©l√©charg√© via USB-vers-UART est maintenant en cours d'ex√©cution. </li></ol><br><img src="https://habrastorage.org/getpro/habr/post_images/772/2b3/436/7722b3436bc3c56712451f2cb139205f.jpg"><br><br>  Dans la pr√©sentation, j'ai montr√© comment int√©grer un bloc dans le processeur qui d√©code et ex√©cute des instructions suppl√©mentaires au syst√®me principal de commandes qui peuvent √™tre d√©termin√©es par le concepteur du syst√®me sur une puce.  Le bloc peut √™tre synth√©tis√© et devenir une partie du microcircuit ou √™tre configur√© dans le FPGA / FPGA. <br><br>  Des instructions suppl√©mentaires se d√©placent le long du pipeline du processeur avec les principales.  Ils re√ßoivent des donn√©es de registres g√©n√©raux visibles par le programmeur et peuvent renvoyer le r√©sultat au registre.  Ces instructions peuvent √©galement enregistrer un √©tat dans le coprocesseur.  Ils peuvent √™tre supprim√©s par des exceptions si une exception se produit, par exemple, dans le pipeline suivant cette instruction: <br><br>  La pr√©sentation contient une explication d√©taill√©e, comment ajouter des instructions de processeurs d√©finies par l'utilisateur au c≈ìur du processeur MIPS microAptiv UP et le synth√©tiser avec une carte SoC pour FPGA simple: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/5c6/bd8/6d5/5c6bd86d57689189ef497f46524d3cab.png"><br><br>  Extrait de code mat√©riel Verilog √† partir de l'exemple de texte.  Ce code impl√©mente, au niveau de transfert de registre (RTL), une instruction sp√©cialis√©e pour le calcul d'un r√©seau neuronal convolutionnel: <br><br>  Un fragment d'un module CorExtend personnalis√© qui impl√©mente une instruction d√©finie par l'utilisateur (UDI) pour un cas particulier de calcul de r√©seau neuronal: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/983/99a/93c/98399a93c74433e887ddd8f150f2648a.png"><br><br>  Demain, je m'envole pour la Russie pour aider avec un autre s√©minaire, pas pour les professionnels de l'√©lectronique et de l'EDA, mais pour les enfants int√©ress√©s √† explorer des carri√®res dans la conception micro√©lectronique num√©rique.  Pour ce voyage, j'ai cr√©√© un simple vid√©oprocesseur 2D int√©gr√© au noyau MIPS Open FPGA, ainsi qu'un exemple de jeu uniquement mat√©riel (sans CPU ni logiciel) pour VGA.  Les enfants aiment les jeux et je vais utiliser la conception de jeux pour leur enseigner les bases de la m√©thodologie RTL: <br><br>  Et lundi prochain <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">, le 8 juillet, j'enseignerai les bases du d√©veloppement de circuits num√©riques pour les √©coliers de Zelenograd</a> . <br><br>  Pour lui, j'ai √©crit des exemples d'impl√©mentation de graphiques sprite simples sur FPGA.  Un circuit synth√©tis√© √† partir de Verilogue dessine des sprites sur un √©cran VGA. <br><br>  Voici un exemple de travail dans un mat√©riel propre ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">codes sources sur github</a> ).  Une variante du combat naval, o√π un satellite torpille rouge chasse une croix bleue ennemie: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/XHfKOE9JvBU" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br>  Et voici un exemple d'une combinaison de mat√©riel et de logiciel - un hommage des sprites.  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie mat√©rielle</a> et <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">partie logicielle</a> : <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/TbwfMmA4YvE" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br>  Oui, et j'ai promis de prononcer mes discours √† Las Vegas.  En voici une pi√®ce: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/jMVSB87n_84" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br><br>  Vue sur le Strip de Las Vegas quand il fait nuit mais il n'y a pas encore de foule: <br><br>  Et la vue sur la rue sur le Strip, quand c'est d√©j√† le soir, mais il n'y a pas encore de foule: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/8BvJGi939Qw" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br><br>  Pendant deux jours √† Las Vegas, je n'ai pas eu la chance de jouer, alors j'ai jou√© avec 1 $ lorsque notre avion de retour √† San Jose embarquait √† l'a√©roport de Las Vegas: <br><br>  Pendant tout ce temps, je n'ai jamais jou√© √† Las Vegas, car j'ai fait le tour de l'exposition et parl√© de sujets √©lectroniques, puis j'ai organis√© un s√©minaire.  Mais en montant dans l'avion, j'ai quand m√™me not√©, perdu un dollar: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/rL3CpKw_3ec" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr458760/">https://habr.com/ru/post/fr458760/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr458742/index.html">Kirill Tolkachev et Maxim Gorelikov √† propos de Spring Boot sur jug.msk.ru</a></li>
<li><a href="../fr458746/index.html">Analyse d√©taill√©e des entretiens pour le d√©veloppeur Python junior</a></li>
<li><a href="../fr458752/index.html">Tic Tac Toe Partie 1: Svelte et Canvas 2D</a></li>
<li><a href="../fr458754/index.html">GPS pour le col√©opt√®re: syst√®me d'orientation multimodal</a></li>
<li><a href="../fr458758/index.html">La splendeur et la pauvret√© de la litt√©rature traduite</a></li>
<li><a href="../fr458764/index.html">Pratiques de base agiles pour les √©quipes techniques et non techniques en 2019</a></li>
<li><a href="../fr458766/index.html">IronPython du c√¥t√© du mal: comment nous avons d√©couvert une cyberattaque sur les services publics dans un pays europ√©en</a></li>
<li><a href="../fr458768/index.html">5-6 raisons de venir √† GolangConf</a></li>
<li><a href="../fr458770/index.html">Toute la v√©rit√© sur RTOS. Article # 29. Interruptions dans Nucleus SE</a></li>
<li><a href="../fr458774/index.html">SGBD fonctionnel</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>