Fitter report for g08_lab5
Thu Nov 30 17:00:00 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 30 17:00:00 2017      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; g08_lab5                                   ;
; Top-level Entity Name              ; test_bed                                   ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C20F484C7                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 3,343 / 18,752 ( 18 % )                    ;
;     Total combinational functions  ; 2,149 / 18,752 ( 11 % )                    ;
;     Dedicated logic registers      ; 2,274 / 18,752 ( 12 % )                    ;
; Total registers                    ; 2274                                       ;
; Total pins                         ; 47 / 315 ( 15 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 112,896 / 239,616 ( 47 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.8%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4642 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4642 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1896    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 207     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 2536    ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Frank/Desktop/My Stuff/School Files/Semester 5/ECSE 323/Labs/Assignments/g08_lab5/output_files/g08_lab5.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 3,343 / 18,752 ( 18 % )    ;
;     -- Combinational with no register       ; 1069                       ;
;     -- Register only                        ; 1194                       ;
;     -- Combinational with a register        ; 1080                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1246                       ;
;     -- 3 input functions                    ; 480                        ;
;     -- <=2 input functions                  ; 423                        ;
;     -- Register only                        ; 1194                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1897                       ;
;     -- arithmetic mode                      ; 252                        ;
;                                             ;                            ;
; Total registers*                            ; 2,274 / 19,649 ( 12 % )    ;
;     -- Dedicated logic registers            ; 2,274 / 18,752 ( 12 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 250 / 1,172 ( 21 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 47 / 315 ( 15 % )          ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )             ;
;                                             ;                            ;
; Global signals                              ; 6                          ;
; M4Ks                                        ; 29 / 52 ( 56 % )           ;
; Total block memory bits                     ; 112,896 / 239,616 ( 47 % ) ;
; Total block memory implementation bits      ; 133,632 / 239,616 ( 56 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 6 / 16 ( 38 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 4%               ;
; Peak interconnect usage (total/H/V)         ; 9% / 10% / 9%              ;
; Maximum fan-out                             ; 1434                       ;
; Highest non-global fan-out                  ; 861                        ;
; Total fan-out                               ; 16271                      ;
; Average fan-out                             ; 3.03                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                  ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                            ; Low                            ;
;                                             ;                      ;                       ;                                ;                                ;
; Total logic elements                        ; 1431 / 18752 ( 8 % ) ; 141 / 18752 ( < 1 % ) ; 1771 / 18752 ( 9 % )           ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 909                  ; 55                    ; 105                            ; 0                              ;
;     -- Register only                        ; 165                  ; 22                    ; 1007                           ; 0                              ;
;     -- Combinational with a register        ; 357                  ; 64                    ; 659                            ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 760                  ; 52                    ; 434                            ; 0                              ;
;     -- 3 input functions                    ; 206                  ; 30                    ; 244                            ; 0                              ;
;     -- <=2 input functions                  ; 300                  ; 37                    ; 86                             ; 0                              ;
;     -- Register only                        ; 165                  ; 22                    ; 1007                           ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Logic elements by mode                      ;                      ;                       ;                                ;                                ;
;     -- normal mode                          ; 1072                 ; 111                   ; 714                            ; 0                              ;
;     -- arithmetic mode                      ; 194                  ; 8                     ; 50                             ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Total registers                             ; 522                  ; 86                    ; 1666                           ; 0                              ;
;     -- Dedicated logic registers            ; 522 / 18752 ( 3 % )  ; 86 / 18752 ( < 1 % )  ; 1666 / 18752 ( 9 % )           ; 0 / 18752 ( 0 % )              ;
;                                             ;                      ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 104 / 1172 ( 9 % )   ; 13 / 1172 ( 1 % )     ; 143 / 1172 ( 12 % )            ; 0 / 1172 ( 0 % )               ;
;                                             ;                      ;                       ;                                ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 47                   ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )       ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 3328                 ; 0                     ; 109568                         ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                     ; 124416                         ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; M4K                                         ; 2 / 52 ( 3 % )       ; 0 / 52 ( 0 % )        ; 27 / 52 ( 51 % )               ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 3 / 20 ( 15 % )      ; 2 / 20 ( 10 % )       ; 1 / 20 ( 5 % )                 ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                       ;                                ;                                ;
; Connections                                 ;                      ;                       ;                                ;                                ;
;     -- Input Connections                    ; 1                    ; 128                   ; 2082                           ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 96                    ; 1787                           ; 0                              ;
;     -- Output Connections                   ; 2056                 ; 153                   ; 2                              ; 0                              ;
;     -- Registered Output Connections        ; 58                   ; 152                   ; 0                              ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Internal Connections                        ;                      ;                       ;                                ;                                ;
;     -- Total Connections                    ; 8865                 ; 823                   ; 8957                           ; 0                              ;
;     -- Registered Connections               ; 2207                 ; 548                   ; 5286                           ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; External Connections                        ;                      ;                       ;                                ;                                ;
;     -- Top                                  ; 0                    ; 119                   ; 1938                           ; 0                              ;
;     -- sld_hub:auto_hub                     ; 119                  ; 16                    ; 146                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1938                 ; 146                   ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Partition Interface                         ;                      ;                       ;                                ;                                ;
;     -- Input Ports                          ; 13                   ; 19                    ; 271                            ; 0                              ;
;     -- Output Ports                         ; 99                   ; 37                    ; 224                            ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Registered Ports                            ;                      ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                    ; 4                     ; 102                            ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 26                    ; 215                            ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Port Connectivity                           ;                      ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 1                     ; 8                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 1                     ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 1                     ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 2                     ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 15                    ; 215                            ; 0                              ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ACE_TOGGLE[0] ; L22   ; 5        ; 50           ; 14           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ACE_TOGGLE[1] ; L21   ; 5        ; 50           ; 14           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ACE_TOGGLE[2] ; M22   ; 6        ; 50           ; 14           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ACE_TOGGLE[3] ; V12   ; 7        ; 26           ; 0            ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; HIT           ; T21   ; 6        ; 50           ; 9            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; NEW_GAME      ; R22   ; 6        ; 50           ; 10           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RESET         ; R21   ; 6        ; 50           ; 10           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SCORE_EN      ; L2    ; 2        ; 0            ; 13           ; 1           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; STOP          ; T22   ; 6        ; 50           ; 9            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk           ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                       ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ACE_COUNT_SIGNAL[0] ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ACE_COUNT_SIGNAL[1] ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ACE_COUNT_SIGNAL[2] ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ACE_COUNT_SIGNAL[3] ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COMPUTER1[0]        ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COMPUTER1[1]        ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COMPUTER1[2]        ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COMPUTER1[3]        ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COMPUTER1[4]        ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COMPUTER1[5]        ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COMPUTER1[6]        ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COMPUTER2[0]        ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COMPUTER2[1]        ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COMPUTER2[2]        ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COMPUTER2[3]        ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COMPUTER2[4]        ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COMPUTER2[5]        ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COMPUTER2[6]        ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GAMEOVER            ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HUMAN1[0]           ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HUMAN1[1]           ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HUMAN1[2]           ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HUMAN1[3]           ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HUMAN1[4]           ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HUMAN1[5]           ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HUMAN1[6]           ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HUMAN2[0]           ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HUMAN2[1]           ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HUMAN2[2]           ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HUMAN2[3]           ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HUMAN2[4]           ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HUMAN2[5]           ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HUMAN2[6]           ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; STATE_OUT[0]        ; A16   ; 4        ; 33           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; STATE_OUT[1]        ; L18   ; 5        ; 50           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; STATE_OUT[2]        ; K21   ; 5        ; 50           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; STATE_OUT[3]        ; K22   ; 5        ; 50           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 40 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 5 / 39 ( 13 % )  ; 3.3V          ; --           ;
; 6        ; 11 / 36 ( 31 % ) ; 3.3V          ; --           ;
; 7        ; 1 / 40 ( 3 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; STATE_OUT[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HUMAN1[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HUMAN1[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; COMPUTER2[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; COMPUTER2[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HUMAN1[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HUMAN2[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HUMAN2[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HUMAN2[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; COMPUTER2[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; COMPUTER1[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HUMAN1[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HUMAN1[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; COMPUTER1[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; COMPUTER1[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HUMAN2[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HUMAN2[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; COMPUTER2[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HUMAN1[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HUMAN1[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; COMPUTER1[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; COMPUTER1[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; COMPUTER2[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; COMPUTER2[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; COMPUTER2[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; COMPUTER1[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; COMPUTER1[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HUMAN2[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; STATE_OUT[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 210        ; 5        ; STATE_OUT[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; SCORE_EN                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HUMAN2[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; STATE_OUT[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; ACE_TOGGLE[1]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; ACE_TOGGLE[0]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; ACE_TOGGLE[2]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; ACE_COUNT_SIGNAL[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; ACE_COUNT_SIGNAL[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; RESET                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; NEW_GAME                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; HIT                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; STOP                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; ACE_COUNT_SIGNAL[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GAMEOVER                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; ACE_TOGGLE[3]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; ACE_COUNT_SIGNAL[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                              ; Library Name ;
+------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |test_bed                                                                                      ; 3343 (5)    ; 2274 (0)                  ; 0 (0)         ; 112896      ; 29   ; 0            ; 0       ; 0         ; 47   ; 0            ; 1069 (5)     ; 1194 (0)          ; 1080 (0)         ; |test_bed                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;    |7segment_decoder:inst12|                                                                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|7segment_decoder:inst12                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |g08_7_segment_decoder:inst|                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |test_bed|7segment_decoder:inst12|g08_7_segment_decoder:inst                                                                                                                                                                                                                                                                                                                                     ;              ;
;    |7segment_decoder:inst14|                                                                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|7segment_decoder:inst14                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |g08_7_segment_decoder:inst|                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |test_bed|7segment_decoder:inst14|g08_7_segment_decoder:inst                                                                                                                                                                                                                                                                                                                                     ;              ;
;    |7segment_decoder:inst21|                                                                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|7segment_decoder:inst21                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |g08_7_segment_decoder:inst|                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |test_bed|7segment_decoder:inst21|g08_7_segment_decoder:inst                                                                                                                                                                                                                                                                                                                                     ;              ;
;    |7segment_decoder:inst69|                                                                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|7segment_decoder:inst69                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |g08_7_segment_decoder:inst|                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |test_bed|7segment_decoder:inst69|g08_7_segment_decoder:inst                                                                                                                                                                                                                                                                                                                                     ;              ;
;    |DIVIDE10:inst17|                                                                           ; 71 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst17                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |lpm_divide:Div0|                                                                        ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst17|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |lpm_divide_vcm:auto_generated|                                                       ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst17|lpm_divide:Div0|lpm_divide_vcm:auto_generated                                                                                                                                                                                                                                                                                                                          ;              ;
;             |sign_div_unsign_9kh:divider|                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst17|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                                                                                                                                                                                                                                                                                              ;              ;
;                |alt_u_div_kve:divider|                                                         ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst17|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider                                                                                                                                                                                                                                                                        ;              ;
;       |lpm_divide:Mod0|                                                                        ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst17|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |lpm_divide_45m:auto_generated|                                                       ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst17|lpm_divide:Mod0|lpm_divide_45m:auto_generated                                                                                                                                                                                                                                                                                                                          ;              ;
;             |sign_div_unsign_bkh:divider|                                                      ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst17|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider                                                                                                                                                                                                                                                                                              ;              ;
;                |alt_u_div_ove:divider|                                                         ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst17|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider                                                                                                                                                                                                                                                                        ;              ;
;    |DIVIDE10:inst18|                                                                           ; 71 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst18                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |lpm_divide:Div0|                                                                        ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst18|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |lpm_divide_vcm:auto_generated|                                                       ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst18|lpm_divide:Div0|lpm_divide_vcm:auto_generated                                                                                                                                                                                                                                                                                                                          ;              ;
;             |sign_div_unsign_9kh:divider|                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst18|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                                                                                                                                                                                                                                                                                              ;              ;
;                |alt_u_div_kve:divider|                                                         ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst18|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider                                                                                                                                                                                                                                                                        ;              ;
;       |lpm_divide:Mod0|                                                                        ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst18|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |lpm_divide_45m:auto_generated|                                                       ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst18|lpm_divide:Mod0|lpm_divide_45m:auto_generated                                                                                                                                                                                                                                                                                                                          ;              ;
;             |sign_div_unsign_bkh:divider|                                                      ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst18|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider                                                                                                                                                                                                                                                                                              ;              ;
;                |alt_u_div_ove:divider|                                                         ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 0 (0)            ; |test_bed|DIVIDE10:inst18|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider                                                                                                                                                                                                                                                                        ;              ;
;    |g08_comp_player:inst2|                                                                     ; 68 (68)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 28 (28)          ; |test_bed|g08_comp_player:inst2                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;    |g08_pulseGenerator:inst11|                                                                 ; 42 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 26 (0)           ; |test_bed|g08_pulseGenerator:inst11                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_compare1:inst|                                                                      ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|g08_pulseGenerator:inst11|lpm_compare1:inst                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |lpm_compare:LPM_COMPARE_component|                                                   ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|g08_pulseGenerator:inst11|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component                                                                                                                                                                                                                                                                                                          ;              ;
;             |cmpr_gcj:auto_generated|                                                          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |test_bed|g08_pulseGenerator:inst11|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated                                                                                                                                                                                                                                                                                  ;              ;
;       |lpm_counter1:inst3|                                                                     ; 33 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 26 (0)           ; |test_bed|g08_pulseGenerator:inst11|lpm_counter1:inst3                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |lpm_counter:LPM_COUNTER_component|                                                   ; 33 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 26 (0)           ; |test_bed|g08_pulseGenerator:inst11|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                                                                         ;              ;
;             |cntr_npi:auto_generated|                                                          ; 33 (33)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 26 (26)          ; |test_bed|g08_pulseGenerator:inst11|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated                                                                                                                                                                                                                                                                                 ;              ;
;    |g08_pulseGenerator:inst4|                                                                  ; 42 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 26 (0)           ; |test_bed|g08_pulseGenerator:inst4                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_compare1:inst|                                                                      ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|g08_pulseGenerator:inst4|lpm_compare1:inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |lpm_compare:LPM_COMPARE_component|                                                   ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|g08_pulseGenerator:inst4|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component                                                                                                                                                                                                                                                                                                           ;              ;
;             |cmpr_gcj:auto_generated|                                                          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |test_bed|g08_pulseGenerator:inst4|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated                                                                                                                                                                                                                                                                                   ;              ;
;       |lpm_counter1:inst3|                                                                     ; 33 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 26 (0)           ; |test_bed|g08_pulseGenerator:inst4|lpm_counter1:inst3                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |lpm_counter:LPM_COUNTER_component|                                                   ; 33 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 26 (0)           ; |test_bed|g08_pulseGenerator:inst4|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                                                                          ;              ;
;             |cntr_npi:auto_generated|                                                          ; 33 (33)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 26 (26)          ; |test_bed|g08_pulseGenerator:inst4|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated                                                                                                                                                                                                                                                                                  ;              ;
;    |g08_pulseGenerator:inst5|                                                                  ; 42 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 26 (0)           ; |test_bed|g08_pulseGenerator:inst5                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_compare1:inst|                                                                      ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|g08_pulseGenerator:inst5|lpm_compare1:inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |lpm_compare:LPM_COMPARE_component|                                                   ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|g08_pulseGenerator:inst5|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component                                                                                                                                                                                                                                                                                                           ;              ;
;             |cmpr_gcj:auto_generated|                                                          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |test_bed|g08_pulseGenerator:inst5|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated                                                                                                                                                                                                                                                                                   ;              ;
;       |lpm_counter1:inst3|                                                                     ; 31 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 26 (0)           ; |test_bed|g08_pulseGenerator:inst5|lpm_counter1:inst3                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |lpm_counter:LPM_COUNTER_component|                                                   ; 31 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 26 (0)           ; |test_bed|g08_pulseGenerator:inst5|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                                                                          ;              ;
;             |cntr_npi:auto_generated|                                                          ; 31 (31)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 26 (26)          ; |test_bed|g08_pulseGenerator:inst5|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated                                                                                                                                                                                                                                                                                  ;              ;
;    |g08_pulseGenerator:inst6|                                                                  ; 43 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 26 (0)           ; |test_bed|g08_pulseGenerator:inst6                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_compare1:inst|                                                                      ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|g08_pulseGenerator:inst6|lpm_compare1:inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |lpm_compare:LPM_COMPARE_component|                                                   ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|g08_pulseGenerator:inst6|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component                                                                                                                                                                                                                                                                                                           ;              ;
;             |cmpr_gcj:auto_generated|                                                          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |test_bed|g08_pulseGenerator:inst6|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated                                                                                                                                                                                                                                                                                   ;              ;
;       |lpm_counter1:inst3|                                                                     ; 33 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 26 (0)           ; |test_bed|g08_pulseGenerator:inst6|lpm_counter1:inst3                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |lpm_counter:LPM_COUNTER_component|                                                   ; 33 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 26 (0)           ; |test_bed|g08_pulseGenerator:inst6|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                                                                          ;              ;
;             |cntr_npi:auto_generated|                                                          ; 33 (33)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 26 (26)          ; |test_bed|g08_pulseGenerator:inst6|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated                                                                                                                                                                                                                                                                                  ;              ;
;    |g08_stack_decoder:inst1|                                                                   ; 49 (7)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (7)       ; 0 (0)             ; 0 (0)            ; |test_bed|g08_stack_decoder:inst1                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |lpm_divide:Mod0|                                                                        ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|g08_stack_decoder:inst1|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |lpm_divide_45m:auto_generated|                                                       ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|g08_stack_decoder:inst1|lpm_divide:Mod0|lpm_divide_45m:auto_generated                                                                                                                                                                                                                                                                                                                  ;              ;
;             |sign_div_unsign_bkh:divider|                                                      ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|g08_stack_decoder:inst1|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider                                                                                                                                                                                                                                                                                      ;              ;
;                |alt_u_div_ove:divider|                                                         ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 0 (0)            ; |test_bed|g08_stack_decoder:inst1|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider                                                                                                                                                                                                                                                                ;              ;
;    |lpm_mux:inst15|                                                                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|lpm_mux:inst15                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |mux_omc:auto_generated|                                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |test_bed|lpm_mux:inst15|mux_omc:auto_generated                                                                                                                                                                                                                                                                                                                                                  ;              ;
;    |lpm_mux:inst16|                                                                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|lpm_mux:inst16                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |mux_omc:auto_generated|                                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |test_bed|lpm_mux:inst16|mux_omc:auto_generated                                                                                                                                                                                                                                                                                                                                                  ;              ;
;    |lpm_mux:inst19|                                                                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|lpm_mux:inst19                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |mux_omc:auto_generated|                                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |test_bed|lpm_mux:inst19|mux_omc:auto_generated                                                                                                                                                                                                                                                                                                                                                  ;              ;
;    |lpm_mux:inst20|                                                                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|lpm_mux:inst20                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |mux_omc:auto_generated|                                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |test_bed|lpm_mux:inst20|mux_omc:auto_generated                                                                                                                                                                                                                                                                                                                                                  ;              ;
;    |player_FSM:inst71|                                                                         ; 80 (80)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 32 (32)          ; |test_bed|player_FSM:inst71                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;    |sld_hub:auto_hub|                                                                          ; 141 (1)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (1)       ; 22 (0)            ; 64 (0)           ; |test_bed|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                           ; 140 (99)    ; 86 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (41)      ; 22 (22)           ; 64 (39)          ; |test_bed|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                          ;              ;
;          |sld_rom_sr:hub_info_reg|                                                             ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |test_bed|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                  ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |test_bed|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                            ; 1771 (215)  ; 1666 (214)                ; 0 (0)         ; 109568      ; 27   ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (1)      ; 1007 (196)        ; 659 (0)          ; |test_bed|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                  ; 1574 (0)    ; 1452 (0)                  ; 0 (0)         ; 109568      ; 27   ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 811 (0)           ; 659 (0)          ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                   ;              ;
;          |sld_signaltap_implb:sld_signaltap_body|                                              ; 1574 (471)  ; 1452 (460)                ; 0 (0)         ; 109568      ; 27   ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (11)     ; 811 (451)         ; 659 (10)         ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                            ;              ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                   ; 66 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 43 (43)           ; 22 (0)           ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                             ;              ;
;                |lpm_decode:wdecoder|                                                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                         ;              ;
;                   |decode_rqf:auto_generated|                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated                                                                                                                                                               ;              ;
;                |lpm_mux:mux|                                                                   ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                 ;              ;
;                   |mux_7oc:auto_generated|                                                     ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_7oc:auto_generated                                                                                                                                                                          ;              ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 109568      ; 27   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                            ;              ;
;                |altsyncram_iv14:auto_generated|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 109568      ; 27   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_iv14:auto_generated                                                                                                                                                                                             ;              ;
;                   |altsyncram_qjq1:altsyncram1|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 109568      ; 27   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_iv14:auto_generated|altsyncram_qjq1:altsyncram1                                                                                                                                                                 ;              ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                   ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                             ;              ;
;             |lpm_shiftreg:status_register|                                                     ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                               ;              ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                       ; 95 (95)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 15 (15)           ; 44 (44)          ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                 ;              ;
;             |sld_ela_control:ela_control|                                                      ; 705 (1)     ; 662 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 293 (0)           ; 387 (1)          ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                        ;              ;
;                |sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|    ; 689 (0)     ; 646 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 280 (0)           ; 384 (0)          ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper                                                                                                                                                                     ;              ;
;                   |sld_ela_trigger_4lo:auto_generated|                                         ; 689 (0)     ; 646 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 280 (0)           ; 384 (0)          ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated                                                                                                                                  ;              ;
;                      |sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|                 ; 689 (44)    ; 646 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 280 (0)           ; 384 (384)        ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1                                                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_101|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_101                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_102|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_102                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_104|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_104                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_105|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_105                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_107|                                     ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 3 (3)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_107                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_108|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_108                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_110|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_110                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_111|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_111                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_113|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_113                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_114|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_114                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_116|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_116                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_117|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_117                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_119|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_119                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_11|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_11                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_120|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_120                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_122|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_122                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_123|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_123                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_125|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_125                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_126|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_126                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_128|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_128                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_129|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_129                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_12|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_12                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_131|                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_131                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_132|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_132                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_134|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_134                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_135|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_135                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_137|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_137                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_138|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_138                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_140|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_140                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_141|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_141                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_143|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_143                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_144|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_144                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_146|                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_146                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_147|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_147                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_149|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_149                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_14|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_14                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_150|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_150                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_152|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_152                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_153|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_153                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_155|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_155                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_156|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_156                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_158|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_158                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_159|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_159                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_15|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_15                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_161|                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_161                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_162|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_162                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_164|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_164                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_165|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_165                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_167|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_167                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_168|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_168                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_170|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_170                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_171|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_171                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_173|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_173                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_174|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_174                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_176|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_176                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_177|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_177                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_179|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_179                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_17|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_17                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_180|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_180                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_182|                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_182                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_183|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_183                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_185|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_185                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_186|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_186                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_188|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_188                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_189|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_189                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_18|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_18                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_191|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_191                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_192|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_192                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_194|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_194                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_195|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_195                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_197|                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_197                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_198|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_198                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_200|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_200                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_201|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_201                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_203|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_203                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_204|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_204                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_206|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_206                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_207|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_207                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_209|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_209                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_20|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_20                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_210|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_210                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_212|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_212                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_213|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_213                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_215|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_215                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_216|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_216                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_218|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_218                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_219|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_219                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_21|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_21                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_221|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_221                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_222|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_222                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_224|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_224                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_225|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_225                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_227|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_227                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_228|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_228                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_230|                                     ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 3 (3)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_230                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_231|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_231                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_233|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_233                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_234|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_234                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_236|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_236                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_237|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_237                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_239|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_239                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_23|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_23                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_240|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_240                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_242|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_242                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_243|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_243                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_245|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_245                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_246|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_246                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_248|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_248                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_249|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_249                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_24|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_24                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_251|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_251                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_252|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_252                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_254|                                     ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 3 (3)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_254                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_255|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_255                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_257|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_257                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_258|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_258                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_260|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_260                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_261|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_261                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_263|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_263                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_264|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_264                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_266|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_266                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_267|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_267                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_269|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_269                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_26|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_26                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_270|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_270                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_272|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_272                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_273|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_273                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_275|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_275                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_276|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_276                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_278|                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_278                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_279|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_279                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_27|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_27                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_281|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_281                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_282|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_282                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_284|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_284                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_285|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_285                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_287|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_287                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_288|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_288                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_290|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_290                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_291|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_291                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_293|                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_293                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_294|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_294                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_296|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_296                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_297|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_297                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_299|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_299                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_29|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_29                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_2|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_2                                           ;              ;
;                         |lpm_shiftreg:config_shiftreg_300|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_300                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_302|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_302                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_303|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_303                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_305|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_305                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_306|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_306                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_308|                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_308                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_309|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_309                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_30|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_30                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_311|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_311                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_312|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_312                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_314|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_314                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_315|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_315                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_317|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_317                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_318|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_318                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_320|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_320                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_321|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_321                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_323|                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_323                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_324|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_324                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_326|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_326                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_327|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_327                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_329|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_329                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_32|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_32                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_330|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_330                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_332|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_332                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_333|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_333                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_335|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_335                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_336|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_336                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_338|                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_338                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_339|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_339                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_33|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_33                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_341|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_341                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_342|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_342                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_344|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_344                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_345|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_345                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_347|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_347                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_348|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_348                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_350|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_350                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_351|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_351                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_353|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_353                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_354|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_354                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_356|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_356                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_357|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_357                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_359|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_359                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_35|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_35                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_360|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_360                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_362|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_362                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_363|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_363                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_365|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_365                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_366|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_366                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_368|                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_368                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_369|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_369                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_36|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_36                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_371|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_371                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_372|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_372                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_374|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_374                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_375|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_375                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_377|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_377                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_378|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_378                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_380|                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_380                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_381|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_381                                         ;              ;
;                         |lpm_shiftreg:config_shiftreg_38|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_38                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_39|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_39                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_3|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_3                                           ;              ;
;                         |lpm_shiftreg:config_shiftreg_41|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_41                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_42|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_42                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_44|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_44                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_45|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_45                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_47|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_47                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_48|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_48                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_50|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_50                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_51|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_51                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_53|                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_53                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_54|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_54                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_56|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_56                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_57|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_57                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_59|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_59                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_5|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_5                                           ;              ;
;                         |lpm_shiftreg:config_shiftreg_60|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_60                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_62|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_62                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_63|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_63                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_65|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_65                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_66|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_66                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_68|                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_68                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_69|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_69                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_6|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_6                                           ;              ;
;                         |lpm_shiftreg:config_shiftreg_71|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_71                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_72|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_72                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_74|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_74                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_75|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_75                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_77|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_77                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_78|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_78                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_80|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_80                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_81|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_81                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_83|                                      ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 3 (3)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_83                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_84|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_84                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_86|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_86                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_87|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_87                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_89|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_89                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_8|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_8                                           ;              ;
;                         |lpm_shiftreg:config_shiftreg_90|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_90                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_92|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_92                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_93|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_93                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_95|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_95                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_96|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_96                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_98|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_98                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_99|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_99                                          ;              ;
;                         |lpm_shiftreg:config_shiftreg_9|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_9                                           ;              ;
;                         |sld_mbpmg:mbpm_100|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_100                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_100|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_103|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_103                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_103|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_109|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_109                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_109|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_10|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_10                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_10|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_112|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_112                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_112|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_115|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_115                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_115|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_118|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_118                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_118|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_121|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_121                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_121|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_124|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_124                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_124|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_127|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_127                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_127|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_133|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_133                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_133|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_136|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_136                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_136|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_139|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_139                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_139|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_13|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_13                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_13|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_142|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_142                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_142|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_148|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_148                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_148|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_151|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_151                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_151|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_154|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_154                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_154|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_157|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_157                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_157|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_163|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_163                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_163|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_166|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_166                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_166|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_169|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_169                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_169|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_16|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_16                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_16|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_172|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_172                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_172|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_175|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_175                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_175|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_178|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_178                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_178|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_184|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_184                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_184|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_187|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_187                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_187|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_190|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_190                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_190|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_193|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_193                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_193|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_199|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_199                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_199|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_19|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_19                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_19|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_1|                                                     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_1                                                         ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_1|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1   ;              ;
;                         |sld_mbpmg:mbpm_202|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_202                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_202|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_205|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_205                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_205|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_208|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_208                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_208|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_214|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_214                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_214|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_217|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_217                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_217|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_223|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_223                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_223|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_226|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_226                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_226|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_22|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_22                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_22|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_232|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_232                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_232|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_235|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_235                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_235|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_238|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_238                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_238|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_241|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_241                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_241|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_244|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_244                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_244|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_247|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_247                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_247|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_250|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_250                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_250|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_256|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_256                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_256|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_259|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_259                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_259|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_25|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_25                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_25|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_262|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_262                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_262|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_265|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_265                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_265|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_268|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_268                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_268|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_271|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_271                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_271|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_274|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_274                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_274|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_280|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_280                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_280|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_283|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_283                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_283|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_286|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_286                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_286|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_289|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_289                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_289|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_28|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_28                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_28|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_295|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_295                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_295|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_298|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_298                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_298|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_301|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_301                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_301|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_304|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_304                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_304|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_310|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_310                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_310|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_313|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_313                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_313|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_316|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_316                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_316|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_319|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_319                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_319|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_31|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_31                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_31|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_325|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_325                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_325|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_328|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_328                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_328|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_331|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_331                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_331|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_334|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_334                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_334|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_340|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_340                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_340|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_343|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_343                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_343|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_346|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_346                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_346|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_349|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_349                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_349|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_34|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_34                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_34|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_352|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_352                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_352|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_355|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_355                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_355|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_361|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_361                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_361|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_364|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_364                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_364|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_370|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_370                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_370|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_373|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_373                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_373|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_376|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_376                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_376|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_379|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_379                                                       ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_379|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                         |sld_mbpmg:mbpm_37|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_37                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_37|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_40|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_40                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_40|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_43|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_43                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_43|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_46|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_46                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_46|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_49|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_49                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_49|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_4|                                                     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_4                                                         ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_4|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1   ;              ;
;                         |sld_mbpmg:mbpm_55|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_55                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_55|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_58|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_58                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_58|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_61|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_61                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_61|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_64|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_64                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_64|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_70|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_70                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_70|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_73|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_73                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_73|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_76|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_76                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_76|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_79|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_79                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_79|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_7|                                                     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_7                                                         ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_7|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1   ;              ;
;                         |sld_mbpmg:mbpm_85|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_85                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_85|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_88|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_88                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_88|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_91|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_91                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_91|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_94|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_94                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_94|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                         |sld_mbpmg:mbpm_97|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_97                                                        ;              ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|sld_mbpmg:mbpm_97|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                 ; 11 (1)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 2 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                  ;              ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                          ;              ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst| ; 191 (13)    ; 172 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (13)      ; 0 (0)             ; 172 (0)          ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                           ;              ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                     ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                 ;              ;
;                   |cntr_hdi:auto_generated|                                                    ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_hdi:auto_generated                                                                                                         ;              ;
;                |lpm_counter:read_pointer_counter|                                              ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                          ;              ;
;                   |cntr_m4j:auto_generated|                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated                                                                                                                                  ;              ;
;                |lpm_counter:status_advance_pointer_counter|                                    ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                ;              ;
;                   |cntr_qbi:auto_generated|                                                    ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated                                                                                                                        ;              ;
;                |lpm_counter:status_read_pointer_counter|                                       ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                   ;              ;
;                   |cntr_gui:auto_generated|                                                    ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated                                                                                                                           ;              ;
;                |lpm_shiftreg:info_data_shift_out|                                              ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                          ;              ;
;                |lpm_shiftreg:ram_data_shift_out|                                               ; 107 (107)   ; 107 (107)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 107 (107)        ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                           ;              ;
;                |lpm_shiftreg:status_data_shift_out|                                            ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                        ;              ;
;             |sld_rom_sr:crc_rom_sr|                                                            ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |test_bed|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                      ;              ;
;    |test_bed_lab4:inst3|                                                                       ; 866 (1)     ; 357 (0)                   ; 0 (0)         ; 3328        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 509 (1)      ; 164 (0)           ; 193 (0)          ; |test_bed|test_bed_lab4:inst3                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |RANDU:inst1|                                                                            ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 29 (0)           ; |test_bed|test_bed_lab4:inst3|RANDU:inst1                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |32bit_ADD:inst2|                                                                     ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 29 (0)           ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst10|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst10                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst11|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst11                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst12|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst12                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst13|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst13                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst14|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst14                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst15|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst15                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst16|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst16                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst17|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst17                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst18|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst18                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst19|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst19                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst20|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst20                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst21|                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst21                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst22|                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst22                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst23|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst23                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst24|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst24                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst25|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst25                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst26|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst26                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst27|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst27                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst28|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst28                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst29|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst29                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst2|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst2                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst30|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst30                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst31|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst31                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst32|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst32                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst33|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst33                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst34|                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst34                                                                                                                                                                                                                                                                                                                        ;              ;
;             |1bit_ADD:inst4|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst4                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst6|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst6                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst8|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst8                                                                                                                                                                                                                                                                                                                         ;              ;
;          |32bit_ADD:inst|                                                                      ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst                                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst22|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst22                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst23|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst23                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst24|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst24                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst25|                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst25                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst26|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst26                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst27|                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst27                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst28|                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst28                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst29|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst29                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst30|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst30                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst31|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst31                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst32|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst32                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst33|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst33                                                                                                                                                                                                                                                                                                                         ;              ;
;             |1bit_ADD:inst6|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst6                                                                                                                                                                                                                                                                                                                          ;              ;
;       |card_dealer:inst5|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|card_dealer:inst5                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |g08_stack52:inst|                                                                       ; 778 (2)     ; 318 (0)                   ; 0 (0)         ; 3328        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 454 (2)      ; 164 (0)           ; 160 (0)          ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst                                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |busmux:inst100|                                                                      ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst100                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst100|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                     ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst100|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                              ;              ;
;          |busmux:inst102|                                                                      ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst102                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst102|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                     ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst102|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                              ;              ;
;          |busmux:inst105|                                                                      ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst105                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst105|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                     ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst105|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                              ;              ;
;          |busmux:inst10|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst10                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst10|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst10|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst12|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst12                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst12|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst12|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst15|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst15                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst15|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst15|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst16|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst16                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst16|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst16|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst19|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst19                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst19|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst19|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst20|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst20                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst20|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst20|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst22|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst22                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst22|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst22|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst24|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst24                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst24|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst24|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst27|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst27                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst27|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst27|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst28|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst28                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst28|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst28|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst2|                                                                        ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst2                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst2|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                       ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst2|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;          |busmux:inst31|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst31                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst31|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst31|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst32|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst32                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst32|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst32|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst34|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst34                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst34|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst34|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst36|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst36                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst36|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst36|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst39|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst39                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst39|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst39|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst40|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst40                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst40|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst40|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst43|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst43                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst43|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst43|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst44|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst44                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst44|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst44|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst46|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst46                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst46|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst46|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst48|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst48                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst48|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst48|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst4|                                                                        ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst4                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst4|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                       ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst4|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;          |busmux:inst51|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst51                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst51|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst51|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst52|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst52                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst52|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst52|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst55|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst55                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst55|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst55|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst56|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst56                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst56|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst56|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst58|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst58                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst58|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst58|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst60|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst60                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst60|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst60|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst63|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst63                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst63|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst63|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst64|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst64                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst64|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst64|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst67|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst67                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst67|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst67|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst68|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst68                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst68|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst68|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst70|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst70                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst70|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst70|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst72|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst72                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst72|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst72|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst74|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst74                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst74|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst74|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst77|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst77                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst77|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst77|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst78|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst78                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst78|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst78|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst7|                                                                        ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst7                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst7|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                       ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst7|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;          |busmux:inst81|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst81                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst81|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst81|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst82|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst82                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst82|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst82|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst84|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst84                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst84|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst84|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst86|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst86                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst86|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst86|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst88|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst88                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst88|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst88|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst8|                                                                        ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst8                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst8|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                       ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst8|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;          |busmux:inst91|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst91                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst91|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst91|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst92|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst92                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst92|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst92|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst95|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst95                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst95|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst95|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst96|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst96                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst96|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst96|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |busmux:inst98|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst98                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mux:$00000|                                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst98|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                      ;              ;
;                |mux_qmc:auto_generated|                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|busmux:inst98|lpm_mux:$00000|mux_qmc:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;          |g08_pop_enable:inst107|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|g08_pop_enable:inst107                                                                                                                                                                                                                                                                                                                            ;              ;
;             |lpm_rom:crc_table|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|g08_pop_enable:inst107|lpm_rom:crc_table                                                                                                                                                                                                                                                                                                          ;              ;
;                |altrom:srom|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom                                                                                                                                                                                                                                                                                              ;              ;
;                   |altsyncram:rom_block|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block                                                                                                                                                                                                                                                                         ;              ;
;                      |altsyncram_k301:auto_generated|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated                                                                                                                                                                                                                                          ;              ;
;          |lpm_counter0:inst108|                                                                ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_counter0:inst108                                                                                                                                                                                                                                                                                                                              ;              ;
;             |lpm_counter:LPM_COUNTER_component|                                                ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_counter0:inst108|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                                                            ;              ;
;                |cntr_p5j:auto_generated|                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_counter0:inst108|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated                                                                                                                                                                                                                                                                    ;              ;
;          |lpm_ff:inst101|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst101                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |lpm_ff:inst103|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst103                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |lpm_ff:inst11|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst11                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst13|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst13                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst14|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst14                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst17|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst17                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst18|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst18                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst21|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst21                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst23|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst23                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst25|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst25                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst26|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst26                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst29|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst29                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst30|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst30                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst33|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst33                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst35|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst35                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst37|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst37                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst38|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst38                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst3|                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst3                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |lpm_ff:inst41|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst41                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst42|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst42                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst45|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst45                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst47|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst47                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst49|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst49                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst50|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst50                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst53|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst53                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst54|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst54                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst57|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst57                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst59|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst59                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst5|                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst5                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |lpm_ff:inst61|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst61                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst62|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst62                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst65|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst65                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst66|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst66                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst69|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst69                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst6|                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst6                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |lpm_ff:inst71|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst71                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst73|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst73                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst75|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst75                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst76|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst76                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst79|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst79                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst80|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst80                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst83|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst83                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst85|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst85                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst87|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst87                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst89|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst89                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst90|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst90                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst93|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst93                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst94|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst94                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst97|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst97                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst99|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst99                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_ff:inst9|                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 1 (1)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst9                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |lpm_ff:inst|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst                                                                                                                                                                                                                                                                                                                                       ;              ;
;          |lpm_mux0:inst1|                                                                      ; 241 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 235 (0)      ; 0 (0)             ; 6 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_mux0:inst1                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |lpm_mux:LPM_MUX_component|                                                        ; 241 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 235 (0)      ; 0 (0)             ; 6 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_mux0:inst1|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                                                          ;              ;
;                |mux_v4e:auto_generated|                                                        ; 241 (241)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 235 (235)    ; 0 (0)             ; 6 (6)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_mux0:inst1|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated                                                                                                                                                                                                                                                                                   ;              ;
;          |lpm_mux1:inst130|                                                                    ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130                                                                                                                                                                                                                                                                                                                                  ;              ;
;             |lpm_mux:LPM_MUX_component|                                                        ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                                                        ;              ;
;                |mux_r4e:auto_generated|                                                        ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated                                                                                                                                                                                                                                                                                 ;              ;
;       |lpm_compare3:inst4|                                                                     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|lpm_compare3:inst4                                                                                                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_compare:LPM_COMPARE_component|                                                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|lpm_compare3:inst4|lpm_compare:LPM_COMPARE_component                                                                                                                                                                                                                                                                                                               ;              ;
;             |cmpr_ihg:auto_generated|                                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |test_bed|test_bed_lab4:inst3|lpm_compare3:inst4|lpm_compare:LPM_COMPARE_component|cmpr_ihg:auto_generated                                                                                                                                                                                                                                                                                       ;              ;
;       |lpm_dff:inst69|                                                                         ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |test_bed|test_bed_lab4:inst3|lpm_dff:inst69                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |lpm_dff:inst70|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test_bed|test_bed_lab4:inst3|lpm_dff:inst70                                                                                                                                                                                                                                                                                                                                                     ;              ;
+------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; GAMEOVER            ; Output   ; --            ; --            ; --                    ; --  ;
; ACE_COUNT_SIGNAL[3] ; Output   ; --            ; --            ; --                    ; --  ;
; ACE_COUNT_SIGNAL[2] ; Output   ; --            ; --            ; --                    ; --  ;
; ACE_COUNT_SIGNAL[1] ; Output   ; --            ; --            ; --                    ; --  ;
; ACE_COUNT_SIGNAL[0] ; Output   ; --            ; --            ; --                    ; --  ;
; COMPUTER1[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; COMPUTER1[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; COMPUTER1[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; COMPUTER1[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; COMPUTER1[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; COMPUTER1[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; COMPUTER1[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; COMPUTER2[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; COMPUTER2[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; COMPUTER2[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; COMPUTER2[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; COMPUTER2[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; COMPUTER2[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; COMPUTER2[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; HUMAN1[6]           ; Output   ; --            ; --            ; --                    ; --  ;
; HUMAN1[5]           ; Output   ; --            ; --            ; --                    ; --  ;
; HUMAN1[4]           ; Output   ; --            ; --            ; --                    ; --  ;
; HUMAN1[3]           ; Output   ; --            ; --            ; --                    ; --  ;
; HUMAN1[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; HUMAN1[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; HUMAN1[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; HUMAN2[6]           ; Output   ; --            ; --            ; --                    ; --  ;
; HUMAN2[5]           ; Output   ; --            ; --            ; --                    ; --  ;
; HUMAN2[4]           ; Output   ; --            ; --            ; --                    ; --  ;
; HUMAN2[3]           ; Output   ; --            ; --            ; --                    ; --  ;
; HUMAN2[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; HUMAN2[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; HUMAN2[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; STATE_OUT[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; STATE_OUT[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; STATE_OUT[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; STATE_OUT[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; SCORE_EN            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; NEW_GAME            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; HIT                 ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; STOP                ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; clk                 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ACE_TOGGLE[1]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ACE_TOGGLE[0]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ACE_TOGGLE[3]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ACE_TOGGLE[2]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; RESET               ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SCORE_EN                                                                                                          ;                   ;         ;
; NEW_GAME                                                                                                          ;                   ;         ;
;      - g08_pulseGenerator:inst6|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated|_~0  ; 0                 ; 6       ;
;      - NEW_GAME~_wirecell                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[92]                                                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[92]~feeder                                                  ; 0                 ; 6       ;
; HIT                                                                                                               ;                   ;         ;
;      - g08_pulseGenerator:inst4|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated|_~0  ; 1                 ; 6       ;
;      - HIT~_wirecell                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[49]                                                      ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[49]~feeder                                                  ; 1                 ; 6       ;
; STOP                                                                                                              ;                   ;         ;
;      - g08_pulseGenerator:inst5|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated|_~0  ; 0                 ; 6       ;
;      - STOP~_wirecell                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[100]                                                     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[100]~feeder                                                 ; 0                 ; 6       ;
; clk                                                                                                               ;                   ;         ;
; ACE_TOGGLE[1]                                                                                                     ;                   ;         ;
; ACE_TOGGLE[0]                                                                                                     ;                   ;         ;
; ACE_TOGGLE[3]                                                                                                     ;                   ;         ;
; ACE_TOGGLE[2]                                                                                                     ;                   ;         ;
; RESET                                                                                                             ;                   ;         ;
;      - g08_pulseGenerator:inst11|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated|_~0 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[94]                                                      ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[94]~feeder                                                  ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                          ; JTAG_X1_Y14_N0     ; 896     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                          ; JTAG_X1_Y14_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                   ; PIN_L1             ; 1434    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; g08_comp_player:inst2|\state_update:SUM_COMPUTER_IN[4]~2                                                                                                                                                                                                                                              ; LCCOMB_X34_Y15_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g08_pulseGenerator:inst11|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated|aleb~8                                                                                                                                                                                          ; LCCOMB_X14_Y12_N28 ; 37      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; g08_pulseGenerator:inst11|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated|aleb~8                                                                                                                                                                                          ; LCCOMB_X14_Y12_N28 ; 14      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; g08_pulseGenerator:inst11|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated|_~6                                                                                                                                                                                            ; LCCOMB_X13_Y12_N28 ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g08_pulseGenerator:inst4|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated|aleb~8                                                                                                                                                                                           ; LCCOMB_X27_Y20_N28 ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; g08_pulseGenerator:inst4|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated|_~6                                                                                                                                                                                             ; LCCOMB_X26_Y20_N28 ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g08_pulseGenerator:inst5|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated|aleb~9                                                                                                                                                                                           ; LCCOMB_X16_Y20_N16 ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; g08_pulseGenerator:inst5|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated|_~4                                                                                                                                                                                             ; LCCOMB_X16_Y20_N12 ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g08_pulseGenerator:inst6|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated|aleb~8                                                                                                                                                                                           ; LCCOMB_X48_Y7_N28  ; 718     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; g08_pulseGenerator:inst6|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated|_~6                                                                                                                                                                                             ; LCCOMB_X49_Y7_N4   ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; player_FSM:inst71|Selector1~0                                                                                                                                                                                                                                                                         ; LCCOMB_X37_Y17_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; player_FSM:inst71|WideOr2~0                                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y17_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; player_FSM:inst71|state.goLowFirst                                                                                                                                                                                                                                                                    ; LCFF_X35_Y17_N11   ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                 ; LCFF_X23_Y19_N29   ; 20      ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                      ; LCCOMB_X25_Y21_N2  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                        ; LCCOMB_X25_Y21_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                      ; LCCOMB_X24_Y20_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                         ; LCCOMB_X26_Y21_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                        ; LCCOMB_X26_Y21_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                         ; LCCOMB_X27_Y19_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                           ; LCFF_X27_Y19_N25   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                           ; LCFF_X27_Y19_N23   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                           ; LCCOMB_X26_Y19_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~12                                                                                                                                                                                                                    ; LCCOMB_X23_Y19_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                                                                                                                                                    ; LCCOMB_X24_Y21_N8  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                   ; LCCOMB_X23_Y19_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                              ; LCCOMB_X24_Y19_N14 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                              ; LCCOMB_X23_Y19_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                      ; LCFF_X23_Y20_N1    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                     ; LCFF_X23_Y20_N27   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                      ; LCFF_X23_Y20_N5    ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                      ; LCFF_X23_Y19_N19   ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                               ; LCCOMB_X23_Y20_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                     ; LCFF_X22_Y20_N25   ; 24      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                 ; LCCOMB_X31_Y18_N22 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                 ; LCCOMB_X31_Y18_N4  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                               ; LCFF_X31_Y17_N5    ; 30      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                              ; LCCOMB_X30_Y18_N8  ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                 ; LCFF_X29_Y19_N13   ; 773     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                            ; LCCOMB_X30_Y18_N16 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                             ; LCCOMB_X30_Y18_N12 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                 ; LCCOMB_X32_Y19_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; LCCOMB_X29_Y19_N8  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_hdi:auto_generated|counter_reg_bit1a[6]~0 ; LCCOMB_X33_Y19_N6  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated|counter_reg_bit1a[4]~0                ; LCCOMB_X32_Y19_N28 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|counter_reg_bit1a[0]~0                   ; LCCOMB_X31_Y19_N10 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                             ; LCCOMB_X33_Y19_N10 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~11                                                                                                                                                       ; LCCOMB_X29_Y19_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~11                                                                                                                                                  ; LCCOMB_X29_Y19_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                     ; LCCOMB_X29_Y19_N26 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                         ; LCCOMB_X29_Y18_N2  ; 562     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|card_dealer:inst5|state.D                                                                                                                                                                                                                                                         ; LCFF_X25_Y9_N5     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_counter0:inst108|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|_~0                                                                                                                                                                               ; LCCOMB_X24_Y14_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result0w~0                                                                                                                                                                              ; LCCOMB_X18_Y12_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result10w~0                                                                                                                                                                             ; LCCOMB_X21_Y11_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result11w~0                                                                                                                                                                             ; LCCOMB_X22_Y11_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result12w~0                                                                                                                                                                             ; LCCOMB_X23_Y11_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result13w~0                                                                                                                                                                             ; LCCOMB_X24_Y12_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result14w~0                                                                                                                                                                             ; LCCOMB_X25_Y12_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result15w~0                                                                                                                                                                             ; LCCOMB_X25_Y11_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result16w~0                                                                                                                                                                             ; LCCOMB_X26_Y12_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result17w~0                                                                                                                                                                             ; LCCOMB_X26_Y11_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result18w~0                                                                                                                                                                             ; LCCOMB_X26_Y12_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result19w~0                                                                                                                                                                             ; LCCOMB_X26_Y10_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result1w~0                                                                                                                                                                              ; LCCOMB_X18_Y12_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result20w~0                                                                                                                                                                             ; LCCOMB_X25_Y10_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result21w~0                                                                                                                                                                             ; LCCOMB_X27_Y10_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result22w~0                                                                                                                                                                             ; LCCOMB_X27_Y10_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result23w~0                                                                                                                                                                             ; LCCOMB_X24_Y10_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result24w~0                                                                                                                                                                             ; LCCOMB_X23_Y10_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result25w~0                                                                                                                                                                             ; LCCOMB_X22_Y10_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result26w~0                                                                                                                                                                             ; LCCOMB_X21_Y10_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result27w~0                                                                                                                                                                             ; LCCOMB_X22_Y10_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result28w~0                                                                                                                                                                             ; LCCOMB_X23_Y9_N20  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result29w~0                                                                                                                                                                             ; LCCOMB_X22_Y13_N24 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result2w~0                                                                                                                                                                              ; LCCOMB_X19_Y9_N0   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result30w~0                                                                                                                                                                             ; LCCOMB_X21_Y13_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result31w~0                                                                                                                                                                             ; LCCOMB_X22_Y13_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result32w~0                                                                                                                                                                             ; LCCOMB_X16_Y13_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result33w~0                                                                                                                                                                             ; LCCOMB_X16_Y14_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result34w~0                                                                                                                                                                             ; LCCOMB_X16_Y14_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result35w~0                                                                                                                                                                             ; LCCOMB_X15_Y14_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result36w~0                                                                                                                                                                             ; LCCOMB_X16_Y16_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result37w~0                                                                                                                                                                             ; LCCOMB_X16_Y15_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result38w~0                                                                                                                                                                             ; LCCOMB_X15_Y16_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result39w~0                                                                                                                                                                             ; LCCOMB_X18_Y15_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result3w~0                                                                                                                                                                              ; LCCOMB_X19_Y9_N18  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result40w~0                                                                                                                                                                             ; LCCOMB_X18_Y16_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result41w~0                                                                                                                                                                             ; LCCOMB_X19_Y15_N24 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result42w~0                                                                                                                                                                             ; LCCOMB_X18_Y16_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result43w~0                                                                                                                                                                             ; LCCOMB_X19_Y15_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result44w~0                                                                                                                                                                             ; LCCOMB_X20_Y15_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result45w~0                                                                                                                                                                             ; LCCOMB_X20_Y15_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result46w~0                                                                                                                                                                             ; LCCOMB_X20_Y14_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result47w~0                                                                                                                                                                             ; LCCOMB_X20_Y14_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result48w~0                                                                                                                                                                             ; LCCOMB_X21_Y14_N24 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result49w~0                                                                                                                                                                             ; LCCOMB_X24_Y14_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result4w~0                                                                                                                                                                              ; LCCOMB_X18_Y10_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result50w~0                                                                                                                                                                             ; LCCOMB_X22_Y14_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result51w~0                                                                                                                                                                             ; LCCOMB_X23_Y14_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result5w~0                                                                                                                                                                              ; LCCOMB_X18_Y10_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result6w~0                                                                                                                                                                              ; LCCOMB_X24_Y10_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result7w~0                                                                                                                                                                              ; LCCOMB_X18_Y11_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result8w~0                                                                                                                                                                              ; LCCOMB_X16_Y11_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result9w~0                                                                                                                                                                              ; LCCOMB_X19_Y11_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; test_bed_lab4:inst3|or                                                                                                                                                                                                                                                                                ; LCCOMB_X25_Y9_N24  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y14_N0     ; 896     ; Global Clock         ; GCLK3            ; --                        ;
; clk                                                                                                                   ; PIN_L1             ; 1434    ; Global Clock         ; GCLK2            ; --                        ;
; g08_pulseGenerator:inst11|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated|aleb~8          ; LCCOMB_X14_Y12_N28 ; 14      ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                 ; LCFF_X23_Y19_N29   ; 20      ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                      ; LCFF_X23_Y20_N1    ; 12      ; Global Clock         ; GCLK10           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; LCFF_X29_Y19_N13   ; 773     ; Global Clock         ; GCLK8            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; g08_pulseGenerator:inst6|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated|aleb~8                                                                                                                                                                                                                                            ; 861     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                          ; 562     ;
; test_bed_lab4:inst3|g08_stack52:inst|inst122~0                                                                                                                                                                                                                                                                                                         ; 365     ;
; ~GND                                                                                                                                                                                                                                                                                                                                                   ; 288     ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[27]                                                                                                                                                                                                                                                                                                            ; 154     ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[26]                                                                                                                                                                                                                                                                                                            ; 121     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~1                                                                                                                                          ; 108     ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[28]                                                                                                                                                                                                                                                                                                            ; 63      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                ; 57      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                       ; 50      ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[29]                                                                                                                                                                                                                                                                                                            ; 48      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                       ; 41      ;
; g08_pulseGenerator:inst11|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated|aleb~8                                                                                                                                                                                                                                           ; 36      ;
; g08_pulseGenerator:inst5|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated|aleb~9                                                                                                                                                                                                                                            ; 35      ;
; g08_pulseGenerator:inst4|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated|aleb~8                                                                                                                                                                                                                                            ; 34      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                                                                            ; 32      ;
; SCORE_EN                                                                                                                                                                                                                                                                                                                                               ; 30      ;
; test_bed_lab4:inst3|or                                                                                                                                                                                                                                                                                                                                 ; 30      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                                                                            ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                                                                            ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                                                                            ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                                                                            ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                                                                            ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                                                                            ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                                                            ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                                                            ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                                                                            ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                                                                            ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[9]                                                                                        ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[8]                                                                                        ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[7]                                                                                        ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[6]                                                                                        ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[5]                                                                                        ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[4]                                                                                        ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[3]                                                                                        ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[2]                                                                                        ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[1]                                                                                        ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[0]                                                                                        ; 28      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                                                                            ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                               ; 26      ;
; g08_pulseGenerator:inst11|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated|_~6                                                                                                                                                                                                                                             ; 26      ;
; g08_pulseGenerator:inst5|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated|_~4                                                                                                                                                                                                                                              ; 26      ;
; g08_pulseGenerator:inst6|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated|_~6                                                                                                                                                                                                                                              ; 26      ;
; g08_pulseGenerator:inst4|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated|_~6                                                                                                                                                                                                                                              ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                      ; 24      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                                                                    ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                           ; 23      ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[30]                                                                                                                                                                                                                                                                                                            ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                             ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                                                                  ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                                                                  ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                   ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                                                                                      ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~1                                                                                                                                   ; 20      ;
; DIVIDE10:inst17|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6                                                                                                                                                                                                              ; 19      ;
; DIVIDE10:inst18|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6                                                                                                                                                                                                              ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                      ; 18      ;
; player_FSM:inst71|state.goLowFirst                                                                                                                                                                                                                                                                                                                     ; 18      ;
; DIVIDE10:inst17|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8                                                                                                                                                                                                              ; 17      ;
; DIVIDE10:inst18|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8                                                                                                                                                                                                              ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                                                                                                           ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~3                                                                                                                                                                                        ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                                                                     ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~6                                                                                                                                                                                        ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                       ; 14      ;
; g08_comp_player:inst2|\state_update:SUM_COMPUTER_IN[2]                                                                                                                                                                                                                                                                                                 ; 14      ;
; g08_comp_player:inst2|\state_update:SUM_COMPUTER_IN[4]                                                                                                                                                                                                                                                                                                 ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                                                                              ; 13      ;
; g08_comp_player:inst2|state.newRound                                                                                                                                                                                                                                                                                                                   ; 13      ;
; g08_comp_player:inst2|\state_update:SUM_COMPUTER_IN[3]                                                                                                                                                                                                                                                                                                 ; 13      ;
; g08_comp_player:inst2|\state_update:SUM_COMPUTER_IN[5]                                                                                                                                                                                                                                                                                                 ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                             ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                      ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                           ; 12      ;
; player_FSM:inst71|state.C                                                                                                                                                                                                                                                                                                                              ; 12      ;
; g08_comp_player:inst2|state.goLowFirst                                                                                                                                                                                                                                                                                                                 ; 12      ;
; g08_comp_player:inst2|\state_update:SUM_COMPUTER_IN[1]                                                                                                                                                                                                                                                                                                 ; 12      ;
; g08_stack_decoder:inst1|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|op_2~8                                                                                                                                                                                                                         ; 12      ;
; DIVIDE10:inst17|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[5]~8                                                                                                                                                                                                              ; 12      ;
; DIVIDE10:inst18|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[5]~8                                                                                                                                                                                                              ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                        ; 11      ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[31]                                                                                                                                                                                                                                                                                                            ; 11      ;
; g08_comp_player:inst2|state.C                                                                                                                                                                                                                                                                                                                          ; 11      ;
; DIVIDE10:inst17|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~6                                                                                                                                                                                                              ; 11      ;
; DIVIDE10:inst18|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~6                                                                                                                                                                                                              ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                              ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                        ; 10      ;
; g08_comp_player:inst2|DONE                                                                                                                                                                                                                                                                                                                             ; 10      ;
; player_FSM:inst71|\state_update:SUM_PLAYER_IN[2]                                                                                                                                                                                                                                                                                                       ; 10      ;
; player_FSM:inst71|\state_update:DEFAULT[2]                                                                                                                                                                                                                                                                                                             ; 10      ;
; g08_stack_decoder:inst1|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|op_3~10                                                                                                                                                                                                                        ; 10      ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[16]                                                                                                                                                                                                                                                                                                            ; 9       ;
; g08_comp_player:inst2|state.D                                                                                                                                                                                                                                                                                                                          ; 9       ;
; player_FSM:inst71|TURN                                                                                                                                                                                                                                                                                                                                 ; 9       ;
; lpm_mux:inst15|mux_omc:auto_generated|result_node[3]~3                                                                                                                                                                                                                                                                                                 ; 9       ;
; lpm_mux:inst15|mux_omc:auto_generated|result_node[2]~2                                                                                                                                                                                                                                                                                                 ; 9       ;
; lpm_mux:inst15|mux_omc:auto_generated|result_node[1]~1                                                                                                                                                                                                                                                                                                 ; 9       ;
; player_FSM:inst71|\state_update:SUM_PLAYER_IN[3]                                                                                                                                                                                                                                                                                                       ; 9       ;
; player_FSM:inst71|\state_update:SUM_PLAYER_IN[4]                                                                                                                                                                                                                                                                                                       ; 9       ;
; lpm_mux:inst15|mux_omc:auto_generated|result_node[0]~0                                                                                                                                                                                                                                                                                                 ; 9       ;
; lpm_mux:inst16|mux_omc:auto_generated|result_node[3]~3                                                                                                                                                                                                                                                                                                 ; 9       ;
; lpm_mux:inst16|mux_omc:auto_generated|result_node[2]~2                                                                                                                                                                                                                                                                                                 ; 9       ;
; lpm_mux:inst16|mux_omc:auto_generated|result_node[1]~1                                                                                                                                                                                                                                                                                                 ; 9       ;
; lpm_mux:inst16|mux_omc:auto_generated|result_node[0]~0                                                                                                                                                                                                                                                                                                 ; 9       ;
; g08_comp_player:inst2|\state_update:SUM_COMPUTER_IN[0]                                                                                                                                                                                                                                                                                                 ; 9       ;
; DIVIDE10:inst17|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8                                                                                                                                                                                                              ; 9       ;
; DIVIDE10:inst18|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8                                                                                                                                                                                                              ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                      ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                                                                          ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                        ; 8       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[1]                                                                                                                                                                                                                                                                                                             ; 8       ;
; test_bed_lab4:inst3|card_dealer:inst5|state.D                                                                                                                                                                                                                                                                                                          ; 8       ;
; g08_comp_player:inst2|state.E                                                                                                                                                                                                                                                                                                                          ; 8       ;
; player_FSM:inst71|\state_update:SUM_PLAYER_IN[5]                                                                                                                                                                                                                                                                                                       ; 8       ;
; player_FSM:inst71|\state_update:SUM_PLAYER_IN[1]                                                                                                                                                                                                                                                                                                       ; 8       ;
; player_FSM:inst71|\state_update:DEFAULT[3]                                                                                                                                                                                                                                                                                                             ; 8       ;
; g08_stack_decoder:inst1|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|op_4~12                                                                                                                                                                                                                        ; 8       ;
; ACE_TOGGLE[2]                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; ACE_TOGGLE[1]                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_hdi:auto_generated|counter_reg_bit1a[6]~0                                                  ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                                                                        ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                                                                            ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                      ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                        ; 7       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[10]                                                                                                                                                                                                                                                                                                            ; 7       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[12]                                                                                                                                                                                                                                                                                                            ; 7       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[17]                                                                                                                                                                                                                                                                                                            ; 7       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[4]                                                                                                                                                                                                                                                                                                             ; 7       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[6]                                                                                                                                                                                                                                                                                                             ; 7       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[8]                                                                                                                                                                                                                                                                                                             ; 7       ;
; g08_comp_player:inst2|state_update~0                                                                                                                                                                                                                                                                                                                   ; 7       ;
; player_FSM:inst71|LEGAL_PLAY                                                                                                                                                                                                                                                                                                                           ; 7       ;
; player_FSM:inst71|\state_update:DEFAULT[4]                                                                                                                                                                                                                                                                                                             ; 7       ;
; player_FSM:inst71|\state_update:DEFAULT[5]                                                                                                                                                                                                                                                                                                             ; 7       ;
; ACE_TOGGLE[3]                                                                                                                                                                                                                                                                                                                                          ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                               ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                  ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_counter0:inst108|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|_~0                                                                                                                                                                                                                                ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result35w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result32w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result33w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result34w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result39w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result36w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result38w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result37w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result40w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result41w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result42w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result43w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result46w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result47w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result44w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result45w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result10w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result11w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result8w~0                                                                                                                                                                                                                               ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result9w~0                                                                                                                                                                                                                               ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result14w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result15w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result12w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result13w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result3w~0                                                                                                                                                                                                                               ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result0w~0                                                                                                                                                                                                                               ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result1w~0                                                                                                                                                                                                                               ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result2w~0                                                                                                                                                                                                                               ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result7w~0                                                                                                                                                                                                                               ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result4w~0                                                                                                                                                                                                                               ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result6w~0                                                                                                                                                                                                                               ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result5w~0                                                                                                                                                                                                                               ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result26w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result27w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result24w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result25w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result30w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result31w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result28w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result29w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result19w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result16w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result17w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result18w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result23w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result20w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result22w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result21w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result51w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result48w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result50w~0                                                                                                                                                                                                                              ; 6       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[14]                                                                                                                                                                                                                                                                                                            ; 6       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[3]                                                                                                                                                                                                                                                                                                             ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux1:inst130|lpm_mux:LPM_MUX_component|mux_r4e:auto_generated|muxlut_result49w~0                                                                                                                                                                                                                              ; 6       ;
; player_FSM:inst71|WideOr2~0                                                                                                                                                                                                                                                                                                                            ; 6       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_mux0:inst1|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[0]~8                                                                                                                                                                                                                                  ; 6       ;
; player_FSM:inst71|state.A                                                                                                                                                                                                                                                                                                                              ; 6       ;
; player_FSM:inst71|Mux2~1                                                                                                                                                                                                                                                                                                                               ; 6       ;
; player_FSM:inst71|Selector1~0                                                                                                                                                                                                                                                                                                                          ; 6       ;
; player_FSM:inst71|state.B                                                                                                                                                                                                                                                                                                                              ; 6       ;
; g08_comp_player:inst2|\state_update:HUMAN_WINS_IN[1]                                                                                                                                                                                                                                                                                                   ; 6       ;
; player_FSM:inst71|\state_update:SUM_PLAYER_IN[0]                                                                                                                                                                                                                                                                                                       ; 6       ;
; g08_comp_player:inst2|\state_update:HUMAN_WINS_IN[0]                                                                                                                                                                                                                                                                                                   ; 6       ;
; g08_comp_player:inst2|\state_update:COMPUTER_WINS_IN[1]                                                                                                                                                                                                                                                                                                ; 6       ;
; g08_comp_player:inst2|\state_update:COMPUTER_WINS_IN[0]                                                                                                                                                                                                                                                                                                ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                                     ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated|counter_reg_bit1a[4]~0                                                                 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                      ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                                                                           ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated|safe_q[0]                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~12                                                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                  ; 5       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[13]                                                                                                                                                                                                                                                                                                            ; 5       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[11]                                                                                                                                                                                                                                                                                                            ; 5       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[9]                                                                                                                                                                                                                                                                                                             ; 5       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[18]                                                                                                                                                                                                                                                                                                            ; 5       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[5]                                                                                                                                                                                                                                                                                                             ; 5       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[7]                                                                                                                                                                                                                                                                                                             ; 5       ;
; g08_comp_player:inst2|Selector18~3                                                                                                                                                                                                                                                                                                                     ; 5       ;
; player_FSM:inst71|state.E                                                                                                                                                                                                                                                                                                                              ; 5       ;
; player_FSM:inst71|state.middle                                                                                                                                                                                                                                                                                                                         ; 5       ;
; g08_comp_player:inst2|\state_update:DRAWS                                                                                                                                                                                                                                                                                                              ; 5       ;
; g08_comp_player:inst2|state.newGameDebounce                                                                                                                                                                                                                                                                                                            ; 5       ;
; g08_comp_player:inst2|state.player                                                                                                                                                                                                                                                                                                                     ; 5       ;
; g08_comp_player:inst2|state.B                                                                                                                                                                                                                                                                                                                          ; 5       ;
; g08_comp_player:inst2|state.A                                                                                                                                                                                                                                                                                                                          ; 5       ;
; player_FSM:inst71|Mux2~0                                                                                                                                                                                                                                                                                                                               ; 5       ;
; player_FSM:inst71|\state_update:ACE_COUNT_SIGNAL_IN[2]                                                                                                                                                                                                                                                                                                 ; 5       ;
; player_FSM:inst71|\state_update:ACE_COUNT_SIGNAL_IN[1]                                                                                                                                                                                                                                                                                                 ; 5       ;
; g08_comp_player:inst2|\state_update:SUM_COMPUTER_IN[4]~2                                                                                                                                                                                                                                                                                               ; 5       ;
; g08_comp_player:inst2|HUMAN_WINS_IN~3                                                                                                                                                                                                                                                                                                                  ; 5       ;
; player_FSM:inst71|Selector7~0                                                                                                                                                                                                                                                                                                                          ; 5       ;
; player_FSM:inst71|Selector8~1                                                                                                                                                                                                                                                                                                                          ; 5       ;
; player_FSM:inst71|state.D                                                                                                                                                                                                                                                                                                                              ; 5       ;
; g08_stack_decoder:inst1|LessThan0~1                                                                                                                                                                                                                                                                                                                    ; 5       ;
; g08_stack_decoder:inst1|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[31]~47                                                                                                                                                                                                                ; 5       ;
; player_FSM:inst71|\state_update:ACE_COUNT[0]                                                                                                                                                                                                                                                                                                           ; 5       ;
; g08_comp_player:inst2|REQUEST_NEW_CARD                                                                                                                                                                                                                                                                                                                 ; 5       ;
; player_FSM:inst71|\state_update:DEFAULT[1]                                                                                                                                                                                                                                                                                                             ; 5       ;
; DIVIDE10:inst17|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[6]~10                                                                                                                                                                                                             ; 5       ;
; DIVIDE10:inst18|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[6]~10                                                                                                                                                                                                             ; 5       ;
; ACE_TOGGLE[0]                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; STOP                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; HIT                                                                                                                                                                                                                                                                                                                                                    ; 4       ;
; NEW_GAME                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~11                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~11                                                                                                                                                                                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                               ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[99]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[98]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[97]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[96]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[91]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[90]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[89]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[88]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[87]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[86]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[85]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[84]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[83]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[82]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[81]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[80]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[79]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[78]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[77]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[76]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[75]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[74]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[73]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[72]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[71]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[70]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[69]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[68]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[66]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[65]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[64]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[63]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[62]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[61]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[60]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[59]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[58]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[57]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[56]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[55]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[54]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[53]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[52]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[51]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[46]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[45]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[43]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[42]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[41]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[40]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[39]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[38]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[37]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[36]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[35]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[34]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[33]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[32]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[31]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[30]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[29]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[28]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[27]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[26]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[25]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[24]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[23]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[22]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[21]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[20]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[19]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[18]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[17]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[16]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[15]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[14]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[13]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[12]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[11]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[10]                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[9]                                                                                                                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]                                                                                                                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]                                                                                                                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]                                                                                                                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]                                                                                                                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]                                                                                                                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]                                                                                                                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]                                                                                                                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]                                                                                                                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~5                                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                  ; 4       ;
; test_bed_lab4:inst3|card_dealer:inst5|state.C                                                                                                                                                                                                                                                                                                          ; 4       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[25]                                                                                                                                                                                                                                                                                                            ; 4       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[19]                                                                                                                                                                                                                                                                                                            ; 4       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[20]                                                                                                                                                                                                                                                                                                            ; 4       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[21]                                                                                                                                                                                                                                                                                                            ; 4       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[22]                                                                                                                                                                                                                                                                                                            ; 4       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[23]                                                                                                                                                                                                                                                                                                            ; 4       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[24]                                                                                                                                                                                                                                                                                                            ; 4       ;
; player_FSM:inst71|Mux2~4                                                                                                                                                                                                                                                                                                                               ; 4       ;
; player_FSM:inst71|\state_update:ACE_COUNT_SIGNAL_IN[3]                                                                                                                                                                                                                                                                                                 ; 4       ;
; g08_comp_player:inst2|\state_update:SUM_COMPUTER_IN[4]~0                                                                                                                                                                                                                                                                                               ; 4       ;
; player_FSM:inst71|Selector8~2                                                                                                                                                                                                                                                                                                                          ; 4       ;
; g08_stack_decoder:inst1|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[32]~51                                                                                                                                                                                                                ; 4       ;
; g08_stack_decoder:inst1|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[30]~46                                                                                                                                                                                                                ; 4       ;
; test_bed_lab4:inst3|lpm_dff:inst70|dffs[0]                                                                                                                                                                                                                                                                                                             ; 4       ;
; g08_comp_player:inst2|GAME_OVER                                                                                                                                                                                                                                                                                                                        ; 4       ;
; RESET                                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~9                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~8                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~7                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~6                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~5                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~4                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~3                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~2                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~1                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_380|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_380|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_377|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_377|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_374|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_374|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_371|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_371|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_365|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_365|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_362|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_362|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_356|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_356|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_353|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_353|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_350|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_350|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_347|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_347|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_344|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_344|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_341|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_341|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_335|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_335|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_332|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_332|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_329|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_329|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_326|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_326|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_320|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_320|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_317|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_317|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_314|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_314|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_311|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_311|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_305|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_305|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_302|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_302|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_299|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_299|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_296|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_296|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_290|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_290|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_287|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_287|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_284|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_284|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_281|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_281|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_275|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_275|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_272|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_272|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_269|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_269|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_266|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_266|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_263|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_263|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_260|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_260|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_257|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_257|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_251|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_251|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_248|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_248|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_245|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_245|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_242|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_242|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_239|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_239|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_236|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_236|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_233|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_233|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_227|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_227|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_224|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_224|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_218|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_218|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_215|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_215|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_209|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_209|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_206|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_206|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_203|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_203|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_200|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_200|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_194|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_194|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_191|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_191|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_188|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_188|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_185|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_185|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_179|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_179|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_176|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_176|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_173|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_173|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_170|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_170|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_167|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_167|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_164|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_164|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_158|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_158|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_155|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_155|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_152|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_152|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_149|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_149|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_143|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_143|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_140|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_140|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_137|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_137|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_134|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_134|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_128|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_128|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_125|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_125|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_122|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_122|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_119|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_119|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_116|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_116|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_113|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_113|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_110|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_110|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_104|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_104|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_101|dffs[0] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_101|dffs[1] ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_98|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_98|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_95|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_95|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_92|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_92|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_89|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_89|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_86|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_86|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_80|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_80|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_77|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_77|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_74|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_74|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_71|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_71|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_65|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_65|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_62|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_62|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_59|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_59|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_56|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_56|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_50|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_50|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_47|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_47|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_44|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_44|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_41|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_41|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_38|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_38|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_35|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_35|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_32|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_32|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_29|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_29|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_26|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_26|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_23|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_23|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_20|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_20|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_17|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_17|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_14|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_14|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_11|dffs[0]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_11|dffs[1]  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_8|dffs[0]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_8|dffs[1]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_5|dffs[0]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_5|dffs[1]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_2|dffs[0]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_4lo:auto_generated|sld_reserved_g08_lab5_auto_signaltap_0_1_50d3:mgl_prim1|lpm_shiftreg:config_shiftreg_2|dffs[1]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~0                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~7                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~6                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal3~0                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[106]                                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[105]                                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[104]                                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[103]                                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[102]                                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[101]                                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[100]                                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[95]                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[94]                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[93]                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[92]                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[67]                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[50]                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[49]                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[48]                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[47]                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[44]                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_hdi:auto_generated|safe_q[0]                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_hdi:auto_generated|safe_q[1]                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_hdi:auto_generated|safe_q[2]                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|safe_q[0]                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated|safe_q[1]                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated|safe_q[3]                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated|safe_q[4]                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated|safe_q[2]                                                                              ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~4                                                                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][5]                                                                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                       ; 3       ;
; g08_stack_decoder:inst1|VALUE[0]~5                                                                                                                                                                                                                                                                                                                     ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst32|inst6~0                                                                                                                                                                                                                                                                                 ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst31|inst6~0                                                                                                                                                                                                                                                                                 ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst30|inst6~0                                                                                                                                                                                                                                                                                 ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst29|inst6~0                                                                                                                                                                                                                                                                                 ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst4|inst6~0                                                                                                                                                                                                                                                                                 ; 3       ;
; test_bed_lab4:inst3|lpm_dff:inst69|dffs[15]                                                                                                                                                                                                                                                                                                            ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst19|inst6~0                                                                                                                                                                                                                                                                                ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst17|inst6~0                                                                                                                                                                                                                                                                                ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst15|inst6~0                                                                                                                                                                                                                                                                                ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst2|inst6~0                                                                                                                                                                                                                                                                                 ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst2|1bit_ADD:inst13|inst6~0                                                                                                                                                                                                                                                                                ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst28|inst6~1                                                                                                                                                                                                                                                                                 ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst28|inst6~0                                                                                                                                                                                                                                                                                 ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst27|inst6~1                                                                                                                                                                                                                                                                                 ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst27|inst6~0                                                                                                                                                                                                                                                                                 ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst25|inst6~1                                                                                                                                                                                                                                                                                 ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst25|inst6~0                                                                                                                                                                                                                                                                                 ; 3       ;
; test_bed_lab4:inst3|RANDU:inst1|32bit_ADD:inst|1bit_ADD:inst23|inst6~0                                                                                                                                                                                                                                                                                 ; 3       ;
; player_FSM:inst71|\state_update:DRAWS                                                                                                                                                                                                                                                                                                                  ; 3       ;
; player_FSM:inst71|Selector21~0                                                                                                                                                                                                                                                                                                                         ; 3       ;
; g08_comp_player:inst2|state.newGame                                                                                                                                                                                                                                                                                                                    ; 3       ;
; g08_comp_player:inst2|Selector18~2                                                                                                                                                                                                                                                                                                                     ; 3       ;
; player_FSM:inst71|LessThan0~0                                                                                                                                                                                                                                                                                                                          ; 3       ;
; g08_stack_decoder:inst1|VALUE[2]~4                                                                                                                                                                                                                                                                                                                     ; 3       ;
; g08_stack_decoder:inst1|VALUE[3]~3                                                                                                                                                                                                                                                                                                                     ; 3       ;
; g08_stack_decoder:inst1|VALUE[1]~2                                                                                                                                                                                                                                                                                                                     ; 3       ;
; g08_comp_player:inst2|Selector1~2                                                                                                                                                                                                                                                                                                                      ; 3       ;
; player_FSM:inst71|Mux6~0                                                                                                                                                                                                                                                                                                                               ; 3       ;
; g08_stack_decoder:inst1|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[33]~48                                                                                                                                                                                                                ; 3       ;
; test_bed_lab4:inst3|lpm_dff:inst70|dffs[2]                                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|lpm_dff:inst70|dffs[3]                                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|lpm_dff:inst70|dffs[4]                                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|lpm_dff:inst70|dffs[5]                                                                                                                                                                                                                                                                                                             ; 3       ;
; player_FSM:inst71|\state_update:ACE_COUNT[1]                                                                                                                                                                                                                                                                                                           ; 3       ;
; inst9                                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; g08_comp_player:inst2|STATE_OUT[1]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; g08_comp_player:inst2|STATE_OUT[2]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; 7segment_decoder:inst14|g08_7_segment_decoder:inst|Mux6~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst14|g08_7_segment_decoder:inst|Mux5~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst14|g08_7_segment_decoder:inst|Mux4~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst14|g08_7_segment_decoder:inst|Mux3~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst14|g08_7_segment_decoder:inst|Mux2~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst14|g08_7_segment_decoder:inst|Mux1~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst12|g08_7_segment_decoder:inst|Mux6~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst12|g08_7_segment_decoder:inst|Mux5~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst12|g08_7_segment_decoder:inst|Mux4~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst12|g08_7_segment_decoder:inst|Mux3~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst12|g08_7_segment_decoder:inst|Mux2~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst12|g08_7_segment_decoder:inst|Mux1~0                                                                                                                                                                                                                                                                                              ; 3       ;
; DIVIDE10:inst17|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[31]~39                                                                                                                                                                                                                        ; 3       ;
; 7segment_decoder:inst21|g08_7_segment_decoder:inst|Mux6~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst21|g08_7_segment_decoder:inst|Mux5~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst21|g08_7_segment_decoder:inst|Mux4~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst21|g08_7_segment_decoder:inst|Mux3~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst21|g08_7_segment_decoder:inst|Mux2~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst21|g08_7_segment_decoder:inst|Mux1~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst69|g08_7_segment_decoder:inst|Mux6~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst69|g08_7_segment_decoder:inst|Mux5~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst69|g08_7_segment_decoder:inst|Mux4~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst69|g08_7_segment_decoder:inst|Mux3~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst69|g08_7_segment_decoder:inst|Mux2~0                                                                                                                                                                                                                                                                                              ; 3       ;
; 7segment_decoder:inst69|g08_7_segment_decoder:inst|Mux1~0                                                                                                                                                                                                                                                                                              ; 3       ;
; DIVIDE10:inst18|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[31]~39                                                                                                                                                                                                                        ; 3       ;
; player_FSM:inst71|ACE_COUNT_SIGNAL[0]                                                                                                                                                                                                                                                                                                                  ; 3       ;
; player_FSM:inst71|ACE_COUNT_SIGNAL[1]                                                                                                                                                                                                                                                                                                                  ; 3       ;
; player_FSM:inst71|ACE_COUNT_SIGNAL[2]                                                                                                                                                                                                                                                                                                                  ; 3       ;
; player_FSM:inst71|ACE_COUNT_SIGNAL[3]                                                                                                                                                                                                                                                                                                                  ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_counter0:inst108|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|safe_q[0]                                                                                                                                                                                                                          ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_counter0:inst108|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|safe_q[1]                                                                                                                                                                                                                          ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_counter0:inst108|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|safe_q[2]                                                                                                                                                                                                                          ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_counter0:inst108|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|safe_q[3]                                                                                                                                                                                                                          ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_counter0:inst108|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|safe_q[4]                                                                                                                                                                                                                          ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_counter0:inst108|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|safe_q[5]                                                                                                                                                                                                                          ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst80|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst83|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst93|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst94|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst89|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst90|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst85|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst87|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst71|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst65|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst66|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst69|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst79|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst73|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst75|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst76|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst21|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst23|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst17|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst18|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst29|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst30|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst25|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst26|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst6|dffs[1]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst3|dffs[1]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst5|dffs[1]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst14|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst9|dffs[1]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst11|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst13|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst53|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst54|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst50|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst49|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst61|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst62|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst57|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst59|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst38|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst33|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst35|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst37|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst47|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst41|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst42|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst45|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst97|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst99|dffs[1]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst101|dffs[1]                                                                                                                                                                                                                                                                                            ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst53|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst54|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst50|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst49|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst61|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst62|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst57|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst59|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst38|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst33|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst35|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst37|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst47|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst41|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst42|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst45|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst85|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst87|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst80|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst83|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst93|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst94|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst89|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst90|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst71|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst65|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst66|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst69|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst79|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst73|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst75|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst76|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst21|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst23|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst17|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst18|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst29|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst30|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst25|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst26|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst6|dffs[2]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst3|dffs[2]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst5|dffs[2]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst14|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst9|dffs[2]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst11|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst13|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst97|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst99|dffs[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst101|dffs[2]                                                                                                                                                                                                                                                                                            ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst71|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst65|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst66|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst69|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst79|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst73|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst75|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst76|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst89|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst90|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst93|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst94|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst80|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst83|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst85|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst87|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst21|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst23|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst17|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst18|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst29|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst30|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst25|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst26|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst6|dffs[3]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst3|dffs[3]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst5|dffs[3]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst14|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst9|dffs[3]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst11|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst13|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst53|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst54|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst50|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst49|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst61|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst62|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst57|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst59|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst38|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst33|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst35|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst37|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst47|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst41|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst42|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst45|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst97|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst99|dffs[3]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst101|dffs[3]                                                                                                                                                                                                                                                                                            ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst71|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst65|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst66|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst69|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst79|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst73|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst75|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst76|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst93|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst89|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst94|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst90|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst85|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst87|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst80|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst83|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst21|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst23|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst17|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst18|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst29|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst30|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst25|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst26|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst6|dffs[4]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst3|dffs[4]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst5|dffs[4]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst14|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst9|dffs[4]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst11|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst13|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst53|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst54|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst50|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst49|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst61|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst62|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst57|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst59|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst38|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst33|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst35|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst37|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst47|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst41|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst42|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst45|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst97|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst99|dffs[4]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst101|dffs[4]                                                                                                                                                                                                                                                                                            ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst71|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst65|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst66|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst69|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst79|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst73|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst75|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst76|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst85|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst80|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst87|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst83|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst93|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst94|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst89|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst90|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst21|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst23|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst17|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst18|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst29|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst30|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst25|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst26|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst6|dffs[5]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst3|dffs[5]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst5|dffs[5]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst14|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst9|dffs[5]                                                                                                                                                                                                                                                                                              ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst11|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst13|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst53|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst54|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst50|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst49|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst61|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst62|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst57|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst59|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst38|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst33|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst35|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst37|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst47|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst41|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst42|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst45|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst97|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst99|dffs[5]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst101|dffs[5]                                                                                                                                                                                                                                                                                            ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst71|dffs[0]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst65|dffs[0]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst66|dffs[0]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst69|dffs[0]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst79|dffs[0]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst73|dffs[0]                                                                                                                                                                                                                                                                                             ; 3       ;
; test_bed_lab4:inst3|g08_stack52:inst|lpm_ff:inst76|dffs[0]                                                                                                                                                                                                                                                                                             ; 3       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                              ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location                                                                                                                                                                                                                                                                                                                                                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_iv14:auto_generated|altsyncram_qjq1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks  ; 1024         ; 107          ; 1024         ; 107          ; yes                    ; no                      ; yes                    ; no                      ; 109568 ; 1024                        ; 107                         ; 1024                        ; 107                         ; 109568              ; 27   ; None        ; M4K_X41_Y11, M4K_X41_Y14, M4K_X41_Y15, M4K_X17_Y20, M4K_X17_Y8, M4K_X17_Y9, M4K_X17_Y7, M4K_X17_Y12, M4K_X17_Y13, M4K_X17_Y17, M4K_X17_Y16, M4K_X17_Y14, M4K_X17_Y11, M4K_X17_Y19, M4K_X17_Y21, M4K_X17_Y18, M4K_X41_Y18, M4K_X41_Y21, M4K_X41_Y20, M4K_X41_Y17, M4K_X41_Y16, M4K_X41_Y19, M4K_X41_Y13, M4K_X41_Y9, M4K_X41_Y12, M4K_X41_Y10, M4K_X41_Y8 ; Don't care           ; Don't care      ; Don't care      ;
; test_bed_lab4:inst3|g08_stack52:inst|g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; ROM            ; Single Clock ; 64           ; 52           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3328   ; 64                          ; 52                          ; --                          ; --                          ; 3328                ; 2    ; g08_rom.mif ; M4K_X17_Y10, M4K_X17_Y15                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Don't care      ; Don't care      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 3,821 / 54,004 ( 7 % )  ;
; C16 interconnects           ; 25 / 2,100 ( 1 % )      ;
; C4 interconnects            ; 1,521 / 36,000 ( 4 % )  ;
; Direct links                ; 942 / 54,004 ( 2 % )    ;
; Global clocks               ; 6 / 16 ( 38 % )         ;
; Local interconnects         ; 2,274 / 18,752 ( 12 % ) ;
; R24 interconnects           ; 72 / 1,900 ( 4 % )      ;
; R4 interconnects            ; 2,166 / 46,920 ( 5 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.37) ; Number of LABs  (Total = 250) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 0                             ;
; 3                                           ; 0                             ;
; 4                                           ; 7                             ;
; 5                                           ; 6                             ;
; 6                                           ; 5                             ;
; 7                                           ; 2                             ;
; 8                                           ; 0                             ;
; 9                                           ; 3                             ;
; 10                                          ; 19                            ;
; 11                                          ; 14                            ;
; 12                                          ; 12                            ;
; 13                                          ; 14                            ;
; 14                                          ; 17                            ;
; 15                                          ; 35                            ;
; 16                                          ; 111                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.91) ; Number of LABs  (Total = 250) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 86                            ;
; 1 Clock                            ; 164                           ;
; 1 Clock enable                     ; 120                           ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 21                            ;
; 2 Clock enables                    ; 19                            ;
; 2 Clocks                           ; 65                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.04) ; Number of LABs  (Total = 250) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 3                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 5                             ;
; 9                                            ; 4                             ;
; 10                                           ; 0                             ;
; 11                                           ; 8                             ;
; 12                                           ; 6                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 4                             ;
; 16                                           ; 9                             ;
; 17                                           ; 12                            ;
; 18                                           ; 20                            ;
; 19                                           ; 9                             ;
; 20                                           ; 11                            ;
; 21                                           ; 9                             ;
; 22                                           ; 19                            ;
; 23                                           ; 12                            ;
; 24                                           ; 18                            ;
; 25                                           ; 13                            ;
; 26                                           ; 12                            ;
; 27                                           ; 8                             ;
; 28                                           ; 14                            ;
; 29                                           ; 22                            ;
; 30                                           ; 9                             ;
; 31                                           ; 3                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.76) ; Number of LABs  (Total = 250) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 22                            ;
; 2                                               ; 32                            ;
; 3                                               ; 31                            ;
; 4                                               ; 41                            ;
; 5                                               ; 14                            ;
; 6                                               ; 16                            ;
; 7                                               ; 17                            ;
; 8                                               ; 13                            ;
; 9                                               ; 11                            ;
; 10                                              ; 20                            ;
; 11                                              ; 13                            ;
; 12                                              ; 5                             ;
; 13                                              ; 7                             ;
; 14                                              ; 1                             ;
; 15                                              ; 0                             ;
; 16                                              ; 4                             ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 10.86) ; Number of LABs  (Total = 250) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 16                            ;
; 3                                            ; 24                            ;
; 4                                            ; 17                            ;
; 5                                            ; 10                            ;
; 6                                            ; 8                             ;
; 7                                            ; 27                            ;
; 8                                            ; 8                             ;
; 9                                            ; 11                            ;
; 10                                           ; 18                            ;
; 11                                           ; 8                             ;
; 12                                           ; 7                             ;
; 13                                           ; 8                             ;
; 14                                           ; 7                             ;
; 15                                           ; 4                             ;
; 16                                           ; 9                             ;
; 17                                           ; 8                             ;
; 18                                           ; 9                             ;
; 19                                           ; 13                            ;
; 20                                           ; 11                            ;
; 21                                           ; 11                            ;
; 22                                           ; 6                             ;
; 23                                           ; 1                             ;
; 24                                           ; 2                             ;
; 25                                           ; 2                             ;
; 26                                           ; 0                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "g08_lab5"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 47 total pins
    Info (169086): Pin STATE_OUT[3] not assigned to an exact location on the device
    Info (169086): Pin STATE_OUT[2] not assigned to an exact location on the device
    Info (169086): Pin STATE_OUT[1] not assigned to an exact location on the device
    Info (169086): Pin STATE_OUT[0] not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'g08_lab5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0
Info (176353): Automatically promoted node g08_pulseGenerator:inst11|lpm_compare1:inst|lpm_compare:LPM_COMPARE_component|cmpr_gcj:auto_generated|aleb~8 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node g08_comp_player:inst2|GAME_OVER
        Info (176357): Destination node g08_comp_player:inst2|\state_update:COMPUTER_WINS_IN[0]
        Info (176357): Destination node g08_comp_player:inst2|\state_update:SUM_COMPUTER_IN[5]
        Info (176357): Destination node g08_comp_player:inst2|\state_update:COMPUTER_WINS_IN[1]
        Info (176357): Destination node g08_comp_player:inst2|\state_update:HUMAN_WINS_IN[0]
        Info (176357): Destination node g08_comp_player:inst2|\state_update:HUMAN_WINS_IN[1]
        Info (176357): Destination node g08_comp_player:inst2|REQUEST_NEW_CARD
        Info (176357): Destination node g08_comp_player:inst2|DONE
        Info (176357): Destination node g08_pulseGenerator:inst11|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated|counter_reg_bit1a[25]
        Info (176357): Destination node g08_pulseGenerator:inst11|lpm_counter1:inst3|lpm_counter:LPM_COUNTER_component|cntr_npi:auto_generated|counter_reg_bit1a[24]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 3.3V VCCIO, 0 input, 4 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.72 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 37 output pins without output pin load capacitance assignment
    Info (306007): Pin "GAMEOVER" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ACE_COUNT_SIGNAL[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ACE_COUNT_SIGNAL[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ACE_COUNT_SIGNAL[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ACE_COUNT_SIGNAL[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COMPUTER1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COMPUTER1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COMPUTER1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COMPUTER1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COMPUTER1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COMPUTER1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COMPUTER1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COMPUTER2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COMPUTER2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COMPUTER2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COMPUTER2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COMPUTER2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COMPUTER2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COMPUTER2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HUMAN1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HUMAN1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HUMAN1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HUMAN1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HUMAN1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HUMAN1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HUMAN1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HUMAN2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HUMAN2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HUMAN2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HUMAN2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HUMAN2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HUMAN2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HUMAN2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STATE_OUT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STATE_OUT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STATE_OUT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "STATE_OUT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Frank/Desktop/My Stuff/School Files/Semester 5/ECSE 323/Labs/Assignments/g08_lab5/output_files/g08_lab5.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 989 megabytes
    Info: Processing ended: Thu Nov 30 17:00:01 2017
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Frank/Desktop/My Stuff/School Files/Semester 5/ECSE 323/Labs/Assignments/g08_lab5/output_files/g08_lab5.fit.smsg.


