Voltageboard settings: [1.125, 1, 0, 0, 1, 1.1, 0, 0]
Digital: {'interrupt_pushpull': 1, 'En_Inj1': 0, 'En_Inj2': 0, 'En_Inj3': 0, 'En_Inj4': 0, 'En_Inj5': 0, 'En_Inj6': 0, 'En_Inj7': 0, 'En_Inj8': 0, 'En_Inj9': 0, 'En_Inj10': 0, 'En_Inj11': 0, 'En_Inj12': 0, 'En_Inj13': 0, 'En_Inj14': 0, 'En_Inj15': 0, 'En_Inj16': 0, 'En_Inj17': 0, 'En_Inj18': 0, 'ResetB': 0, 'Extrabit0': 1, 'Extrabit1': 1, 'Extrabit2': 1, 'Extrabit3': 1, 'Extrabit4': 1, 'Extrabit5': 1, 'Extrabit6': 1, 'Extrabit7': 1, 'Extrabit8': 0, 'Extrabit9': 0, 'Extrabit10': 0, 'Extrabit11': 0, 'Extrabit12': 0, 'Extrabit13': 0, 'Extrabit14': 0}
Biasblock: {'DisHiDR': 0, 'q01': 0, 'qon0': 0, 'qon1': 1, 'qon2': 0, 'qon3': 1}
DAC: {'blres': 0, 'nu1': 0, 'vn1': 20, 'vnfb': 1, 'vnfoll': 10, 'nu5': 0, 'nu6': 0, 'nu7': 0, 'nu8': 0, 'vn2': 0, 'vnfoll2': 1, 'vnbias': 0, 'vpload': 5, 'nu13': 0, 'vncomp': 2, 'vpfoll': 60, 'nu16': 0, 'vprec': 30, 'vnrec': 30}
Receiver: {'ColConfig0': 274877906941, 'ColConfig1': 68719476734, 'ColConfig2': 68719476734, 'ColConfig3': 68719476734, 'ColConfig4': 68719476734, 'ColConfig5': 68719476734, 'ColConfig6': 68719476734, 'ColConfig7': 68719476734, 'ColConfig8': 68719476734, 'ColConfig9': 68719476734, 'ColConfig10': 68719476734, 'ColConfig11': 68719476734, 'ColConfig12': 68719476734, 'ColConfig13': 68719476734, 'ColConfig14': 68719476734, 'ColConfig15': 68719476734, 'ColConfig16': 68719476734, 'ColConfig17': 68719476734, 'ColConfig18': 68719476734, 'ColConfig19': 68719476734, 'ColConfig20': 68719476734, 'ColConfig21': 68719476734, 'ColConfig22': 68719476734, 'ColConfig23': 68719476734, 'ColConfig24': 68719476734, 'ColConfig25': 68719476734, 'ColConfig26': 68719476734, 'ColConfig27': 68719476734, 'ColConfig28': 68719476734, 'ColConfig29': 68719476734, 'ColConfig30': 68719476734, 'ColConfig31': 68719476734, 'ColConfig32': 68719476734, 'ColConfig33': 68719476734, 'ColConfig34': 68719476734}

NEvent	ChipId	Payload	Locatn	Row/Col	tStamp	MSB	LSB	ToT	ToT(us)	RealTime
0	0	 4	 0	Row	36	 6	23 	 1559 	 15.59	1656215756.2823293 
0	0	 4	 0	Col	36	 5	213 	 1493 	 14.93	1656215756.2823293 
0	0	 4	 0	Row	161	 7	90 	 1882 	 18.82	1656215756.2823293 
0	0	 4	 0	Col	161	 4	177 	 1201 	 12.01	1656215756.2823293 
1	0	 4	 0	Row	30	 11	179 	 2995 	 29.95	1656215756.826758 
1	0	 4	 0	Col	30	 11	60 	 2876 	 28.76	1656215756.826758 
2	0	 4	 0	Row	27	 12	182 	 3254 	 32.54	1656215757.294511 
2	0	 4	 0	Col	27	 12	92 	 3164 	 31.64	1656215757.294511 
3	0	 4	 0	Row	152	 7	14 	 1806 	 18.06	1656215757.7764904 
3	0	 4	 0	Col	152	 6	169 	 1705 	 17.05	1656215757.7764904 
4	0	 4	 0	Row	149	 10	172 	 2732 	 27.32	1656215758.2574677 
4	0	 4	 0	Col	149	 10	110 	 2670 	 26.7	1656215758.2574677 
5	0	 4	 0	Row	146	 7	81 	 1873 	 18.73	1656215758.7414901 
5	0	 4	 0	Col	146	 7	7 	 1799 	 17.99	1656215758.7414901 
6	0	 4	 0	Row	144	 13	228 	 3556 	 35.56	1656215759.2279615 
6	0	 4	 0	Col	144	 13	142 	 3470 	 34.7	1656215759.2279615 
7	0	 4	 0	Row	12	 13	144 	 3472 	 34.72	1656215759.7104106 
7	0	 4	 0	Col	12	 12	254 	 3326 	 33.26	1656215759.7104106 
8	0	 4	 0	Row	10	 3	131 	 899 	 8.99	1656215760.1729488 
8	0	 4	 0	Col	10	 3	6 	 774 	 7.74	1656215760.1729488 
9	0	 4	 0	Row	7	 2	26 	 538 	 5.38	1656215760.640957 
9	0	 4	 0	Col	7	 1	187 	 443 	 4.43	1656215760.640957 
10	0	 4	 0	Row	4	 15	120 	 3960 	 39.6	1656215761.1263995 
10	0	 4	 0	Col	4	 14	249 	 3833 	 38.33	1656215761.1263995 
