xst -intstyle ise -ifn "D:/Verilog HDL/Lab7_PCPU/CU.xst" -ofn "D:/Verilog HDL/Lab7_PCPU/CU.syr" 
ngdbuild -intstyle ise -dd _ngo -sd ipcore_dir -nt timestamp -i -p xc3s500e-fg320-5 "CU.ngc" CU.ngd  
map -intstyle ise -p xc3s500e-fg320-5 -cm area -ir off -pr off -c 100 -o CU_map.ncd CU.ngd CU.pcf 
par -w -intstyle ise -ol high -t 1 CU_map.ncd CU.ncd CU.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml CU.twx CU.ncd -o CU.twr CU.pcf 
