//////////////////////////////////////////////////////////////           256MHZ  clock generation        ////////////////////////////////////////////


********************************************************************      RTL CODE      ****************************************************************

`timescale 1ns/1ps
module gen(output reg clk);
	initial 
		begin 
		clk=0;
		end
	always 
		begin 
		#1.95 clk=~clk;
		end
endmodule
