TimeQuest Timing Analyzer report for top
Sun Feb 14 18:57:01 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'CLK'
 25. Slow 1200mV 0C Model Hold: 'CLK'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Summary
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'CLK'
 36. Fast 1200mV 0C Model Hold: 'CLK'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Summary
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Signal Integrity Metrics (Slow 1200mv 0c Model)
 47. Signal Integrity Metrics (Slow 1200mv 85c Model)
 48. Signal Integrity Metrics (Fast 1200mv 0c Model)
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 26.28 MHz ; 26.28 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; CLK   ; -18.528 ; -5649.429         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.201 ; -821.837                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                               ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -18.528 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.199     ; 18.830     ;
; -18.305 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.199     ; 18.607     ;
; -18.203 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.199     ; 18.505     ;
; -18.175 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.208     ; 18.468     ;
; -18.152 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.208     ; 18.445     ;
; -18.027 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.275      ; 18.803     ;
; -18.017 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.209     ; 18.309     ;
; -17.993 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.313      ; 18.807     ;
; -17.967 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.303      ; 18.771     ;
; -17.948 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.208     ; 18.241     ;
; -17.944 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.280      ; 18.725     ;
; -17.873 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.199     ; 18.175     ;
; -17.868 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.294      ; 18.663     ;
; -17.844 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.199     ; 18.146     ;
; -17.804 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.275      ; 18.580     ;
; -17.778 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.199     ; 18.080     ;
; -17.777 ; core:core_inst|regfile:regfile_inst|registers[1][5]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.700     ; 17.578     ;
; -17.770 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.313      ; 18.584     ;
; -17.744 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.303      ; 18.548     ;
; -17.727 ; core:core_inst|regfile:regfile_inst|registers[4][11] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.683     ; 17.545     ;
; -17.721 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.280      ; 18.502     ;
; -17.702 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.275      ; 18.478     ;
; -17.674 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.266      ; 18.441     ;
; -17.668 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.313      ; 18.482     ;
; -17.660 ; core:core_inst|regfile:regfile_inst|registers[3][1]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.591     ; 17.570     ;
; -17.652 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.294      ; 18.447     ;
; -17.651 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.266      ; 18.418     ;
; -17.645 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.294      ; 18.440     ;
; -17.642 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.303      ; 18.446     ;
; -17.640 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.304      ; 18.445     ;
; -17.631 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; 0.275      ; 18.407     ;
; -17.629 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.271      ; 18.401     ;
; -17.629 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.294      ; 18.424     ;
; -17.619 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.280      ; 18.400     ;
; -17.617 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.304      ; 18.422     ;
; -17.606 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.271      ; 18.378     ;
; -17.592 ; core:core_inst|regfile:regfile_inst|registers[2][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.648     ; 17.445     ;
; -17.586 ; core:core_inst|regfile:regfile_inst|registers[4][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.683     ; 17.404     ;
; -17.568 ; core:core_inst|ram_q_dff[5]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.199     ; 17.870     ;
; -17.561 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; 0.257      ; 18.319     ;
; -17.559 ; core:core_inst|regfile:regfile_inst|registers[1][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.700     ; 17.360     ;
; -17.551 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; 0.280      ; 18.332     ;
; -17.546 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.278      ; 18.325     ;
; -17.543 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.294      ; 18.338     ;
; -17.526 ; core:core_inst|regfile:regfile_inst|registers[6][1]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.208     ; 17.819     ;
; -17.516 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.265      ; 18.282     ;
; -17.494 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.285      ; 18.280     ;
; -17.494 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.293      ; 18.288     ;
; -17.482 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.303      ; 18.286     ;
; -17.480 ; core:core_inst|regfile:regfile_inst|registers[6][31] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.731     ; 17.250     ;
; -17.471 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.270      ; 18.242     ;
; -17.471 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.285      ; 18.257     ;
; -17.460 ; core:core_inst|regfile:regfile_inst|registers[1][0]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.700     ; 17.261     ;
; -17.447 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.266      ; 18.214     ;
; -17.425 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.294      ; 18.220     ;
; -17.417 ; core:core_inst|regfile:regfile_inst|registers[0][5]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.657     ; 17.261     ;
; -17.413 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.304      ; 18.218     ;
; -17.408 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; 0.275      ; 18.184     ;
; -17.402 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.271      ; 18.174     ;
; -17.373 ; core:core_inst|regfile:regfile_inst|registers[5][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.692     ; 17.182     ;
; -17.372 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.275      ; 18.148     ;
; -17.361 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[21] ; CLK          ; CLK         ; 0.500        ; 0.275      ; 18.137     ;
; -17.343 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.275      ; 18.119     ;
; -17.338 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.313      ; 18.152     ;
; -17.338 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; 0.257      ; 18.096     ;
; -17.336 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.284      ; 18.121     ;
; -17.332 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.320      ; 18.153     ;
; -17.328 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; 0.280      ; 18.109     ;
; -17.323 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.278      ; 18.102     ;
; -17.316 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; 0.266      ; 18.083     ;
; -17.312 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.303      ; 18.116     ;
; -17.309 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.313      ; 18.123     ;
; -17.306 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; 0.275      ; 18.082     ;
; -17.293 ; core:core_inst|regfile:regfile_inst|registers[5][16] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.637     ; 17.157     ;
; -17.293 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; 0.266      ; 18.060     ;
; -17.289 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.280      ; 18.070     ;
; -17.283 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.303      ; 18.087     ;
; -17.277 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.275      ; 18.053     ;
; -17.276 ; core:core_inst|regfile:regfile_inst|registers[1][5]  ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.226     ; 17.551     ;
; -17.272 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.655     ; 17.118     ;
; -17.271 ; core:core_inst|regfile:regfile_inst|registers[4][6]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.690     ; 17.082     ;
; -17.271 ; core:core_inst|regfile:regfile_inst|registers[6][10] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.208     ; 17.564     ;
; -17.270 ; core:core_inst|regfile:regfile_inst|registers[4][0]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.683     ; 17.088     ;
; -17.267 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.285      ; 18.053     ;
; -17.260 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.280      ; 18.041     ;
; -17.254 ; core:core_inst|regfile:regfile_inst|registers[1][5]  ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.198     ; 17.557     ;
; -17.243 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.313      ; 18.057     ;
; -17.242 ; core:core_inst|regfile:regfile_inst|registers[1][5]  ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.188     ; 17.555     ;
; -17.239 ; core:core_inst|regfile:regfile_inst|registers[0][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.657     ; 17.083     ;
; -17.236 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; 0.257      ; 17.994     ;
; -17.232 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; 0.293      ; 18.026     ;
; -17.231 ; core:core_inst|regfile:regfile_inst|registers[1][5]  ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; -0.221     ; 17.511     ;
; -17.231 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.269      ; 18.001     ;
; -17.226 ; core:core_inst|regfile:regfile_inst|registers[4][11] ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.209     ; 17.518     ;
; -17.226 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; 0.280      ; 18.007     ;
; -17.221 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.278      ; 18.000     ;
; -17.217 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.303      ; 18.021     ;
; -17.213 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.294      ; 18.008     ;
; -17.208 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.269      ; 17.978     ;
; -17.198 ; core:core_inst|regfile:regfile_inst|registers[7][1]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.652     ; 17.047     ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                    ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; core:core_inst|reg_in[0]                 ; core:core_inst|reg_in[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.452 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|digit_number[1]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|mem_to_reg_wa[1]          ; core:core_inst|mem_to_reg_wa[1]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|mem_to_reg_l              ; core:core_inst|mem_to_reg_l                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|mem_to_reg_wa[0]          ; core:core_inst|mem_to_reg_wa[0]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|mem_to_reg_wa[2]          ; core:core_inst|mem_to_reg_wa[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|cpu_state[3]              ; core:core_inst|cpu_state[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|RAM_WREN                  ; core:core_inst|RAM_WREN                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|cpu_state[8]              ; core:core_inst|cpu_state[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|ip[0]                     ; core:core_inst|ip[0]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|tctr[0]                   ; core:core_inst|tctr[0]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|stat[0]                   ; core:core_inst|stat[0]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.464 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|digit_number[0]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.547 ; core:core_inst|stat[0]                   ; core:core_inst|iwrk[1]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.841      ;
; 0.651 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|DS_EN2                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.945      ;
; 0.672 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_EN3                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.966      ;
; 0.692 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_EN4                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.986      ;
; 0.741 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|DS_EN3                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.035      ;
; 0.742 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|DS_EN4                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.036      ;
; 0.760 ; segment_led:segment_led0|cnt[3]          ; segment_led:segment_led0|cnt[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; segment_led:segment_led0|cnt[13]         ; segment_led:segment_led0|cnt[13]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; segment_led:segment_led0|cnt[11]         ; segment_led:segment_led0|cnt[11]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; segment_led:segment_led0|cnt[5]          ; segment_led:segment_led0|cnt[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; segment_led:segment_led0|cnt[1]          ; segment_led:segment_led0|cnt[1]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.054      ;
; 0.762 ; segment_led:segment_led0|cnt[7]          ; segment_led:segment_led0|cnt[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; segment_led:segment_led0|cnt[2]          ; segment_led:segment_led0|cnt[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; segment_led:segment_led0|cnt[12]         ; segment_led:segment_led0|cnt[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; segment_led:segment_led0|cnt[10]         ; segment_led:segment_led0|cnt[10]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.058      ;
; 0.791 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|digit_number[1]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.085      ;
; 0.791 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_EN2                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.085      ;
; 0.837 ; core:core_inst|RAM_ADDR[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.548      ; 1.159      ;
; 0.841 ; core:core_inst|RAM_ADDR[8]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.548      ; 1.163      ;
; 0.860 ; core:core_inst|cpu_state[1]              ; core:core_inst|RAM_WREN                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.154      ;
; 0.879 ; core:core_inst|RAM_ADDR[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.548      ; 1.201      ;
; 0.891 ; core:core_inst|RAM_ADDR[5]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.548      ; 1.213      ;
; 0.919 ; core:core_inst|ienb[2]                   ; core:core_inst|iwrk[2]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.213      ;
; 0.939 ; core:core_inst|ip[1]                     ; core:core_inst|RAM_ADDR[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.233      ;
; 0.974 ; core:core_inst|cpu_state[3]              ; core:core_inst|reg_in[13]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.583      ; 1.769      ;
; 0.975 ; core:core_inst|cpu_state[3]              ; core:core_inst|reg_in[15]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.583      ; 1.770      ;
; 0.992 ; core:core_inst|ip[5]                     ; core:core_inst|RAM_ADDR[5]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.285      ;
; 1.009 ; core:core_inst|cpu_state[8]              ; core:core_inst|ip[8]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.302      ;
; 1.017 ; core:core_inst|ip[7]                     ; core:core_inst|RAM_ADDR[7]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.310      ;
; 1.060 ; core:core_inst|reg_in[9]                 ; core:core_inst|regfile:regfile_inst|registers[1][9]                                                         ; CLK          ; CLK         ; -0.500       ; 0.605      ; 1.397      ;
; 1.078 ; core:core_inst|ip[6]                     ; core:core_inst|RAM_ADDR[6]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.371      ;
; 1.081 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_C                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.373      ;
; 1.098 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_G                                                                               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.389      ;
; 1.099 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_E                                                                               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.390      ;
; 1.114 ; segment_led:segment_led0|cnt[1]          ; segment_led:segment_led0|cnt[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.408      ;
; 1.115 ; segment_led:segment_led0|cnt[11]         ; segment_led:segment_led0|cnt[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.409      ;
; 1.123 ; core:core_inst|RAM_ADDR[1]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.545      ; 1.442      ;
; 1.124 ; segment_led:segment_led0|cnt[2]          ; segment_led:segment_led0|cnt[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; segment_led:segment_led0|cnt[12]         ; segment_led:segment_led0|cnt[13]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; segment_led:segment_led0|cnt[10]         ; segment_led:segment_led0|cnt[11]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; core:core_inst|tcnt[8]                   ; core:core_inst|tcnt[8]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.419      ;
; 1.128 ; core:core_inst|tcnt[13]                  ; core:core_inst|tcnt[13]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.422      ;
; 1.130 ; core:core_inst|ip[8]                     ; core:core_inst|RAM_ADDR[8]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.422      ;
; 1.131 ; core:core_inst|tcnt[11]                  ; core:core_inst|tcnt[11]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.424      ;
; 1.134 ; segment_led:segment_led0|cnt[10]         ; segment_led:segment_led0|cnt[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.428      ;
; 1.143 ; core:core_inst|sp[7]                     ; core:core_inst|sp[7]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.437      ;
; 1.143 ; core:core_inst|tcnt[16]                  ; core:core_inst|tcnt[16]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.437      ;
; 1.143 ; core:core_inst|RAM_ADDR[1]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.525      ; 1.442      ;
; 1.144 ; core:core_inst|sp[1]                     ; core:core_inst|sp[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.438      ;
; 1.144 ; core:core_inst|tcnt[0]                   ; core:core_inst|tcnt[0]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.438      ;
; 1.145 ; core:core_inst|cpu_state[1]              ; core:core_inst|reg_in[28]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.935      ;
; 1.145 ; core:core_inst|tcnt[6]                   ; core:core_inst|tcnt[6]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.439      ;
; 1.146 ; core:core_inst|tcnt[30]                  ; core:core_inst|tcnt[30]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.440      ;
; 1.149 ; core:core_inst|sp[8]                     ; core:core_inst|sp[8]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.443      ;
; 1.152 ; core:core_inst|tcnt[1]                   ; core:core_inst|tcnt[1]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.445      ;
; 1.161 ; core:core_inst|ip[8]                     ; core:core_inst|ip[8]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.455      ;
; 1.162 ; core:core_inst|ip[6]                     ; core:core_inst|ip[6]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.456      ;
; 1.164 ; core:core_inst|RAM_DATA[0]               ; core:core_inst|RAM_DATA[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.101      ; 1.477      ;
; 1.167 ; core:core_inst|RAM_DATA[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.563      ; 1.504      ;
; 1.169 ; core:core_inst|ip[7]                     ; core:core_inst|iret_ip[7]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.464      ;
; 1.190 ; core:core_inst|RAM_ADDR[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a6~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.549      ; 1.513      ;
; 1.191 ; core:core_inst|ip[4]                     ; core:core_inst|iret_ip[4]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.470      ;
; 1.192 ; core:core_inst|ip[1]                     ; core:core_inst|iret_ip[1]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.486      ;
; 1.200 ; core:core_inst|RAM_DATA[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a6~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.562      ; 1.536      ;
; 1.201 ; core:core_inst|RAM_ADDR[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.550      ; 1.525      ;
; 1.207 ; core:core_inst|ip[9]                     ; core:core_inst|RAM_ADDR[9]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.498      ;
; 1.212 ; core:core_inst|reg_in[9]                 ; core:core_inst|regfile:regfile_inst|registers[2][9]                                                         ; CLK          ; CLK         ; -0.500       ; 0.650      ; 1.594      ;
; 1.214 ; core:core_inst|RAM_DATA[8]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.564      ; 1.552      ;
; 1.217 ; core:core_inst|cpu_state[1]              ; core:core_inst|cpu_state[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.511      ;
; 1.218 ; core:core_inst|RAM_DATA[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.563      ; 1.555      ;
; 1.222 ; core:core_inst|RAM_ADDR[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.528      ; 1.524      ;
; 1.224 ; core:core_inst|cpu_state[4]              ; core:core_inst|cpu_state[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.518      ;
; 1.229 ; core:core_inst|cpu_state[2]              ; core:core_inst|cpu_state[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.524      ;
; 1.235 ; core:core_inst|tcmp[13]                  ; core:core_inst|reg_in[13]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.578      ; 2.025      ;
; 1.244 ; core:core_inst|RAM_ADDR[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.550      ; 1.568      ;
; 1.245 ; segment_led:segment_led0|cnt[1]          ; segment_led:segment_led0|cnt[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.539      ;
; 1.246 ; segment_led:segment_led0|cnt[3]          ; segment_led:segment_led0|cnt[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.540      ;
; 1.246 ; segment_led:segment_led0|cnt[5]          ; segment_led:segment_led0|cnt[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.540      ;
; 1.246 ; segment_led:segment_led0|cnt[11]         ; segment_led:segment_led0|cnt[13]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.540      ;
; 1.253 ; core:core_inst|RAM_ADDR[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a9~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.530      ; 1.557      ;
; 1.255 ; core:core_inst|reg_in[2]                 ; core:core_inst|regfile:regfile_inst|registers[5][2]                                                         ; CLK          ; CLK         ; -0.500       ; 0.612      ; 1.599      ;
; 1.255 ; core:core_inst|RAM_ADDR[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a9~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.530      ; 1.559      ;
; 1.256 ; segment_led:segment_led0|cnt[7]          ; segment_led:segment_led0|cnt[10]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.550      ;
; 1.258 ; core:core_inst|reg_in[9]                 ; core:core_inst|regfile:regfile_inst|registers[0][9]                                                         ; CLK          ; CLK         ; -0.500       ; 0.599      ; 1.589      ;
; 1.260 ; core:core_inst|RAM_DATA[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a7~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.569      ; 1.603      ;
; 1.263 ; core:core_inst|RAM_ADDR[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a9~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.530      ; 1.567      ;
; 1.264 ; segment_led:segment_led0|cnt[2]          ; segment_led:segment_led0|cnt[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.558      ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a1~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a5~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a5~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a5~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a6~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a6~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a6~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a7~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a7~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a7~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a9~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a9~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a9~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[0]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[10]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[11]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[12]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[13]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[14]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[15]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[1]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[2]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[3]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[4]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[5]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[6]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[7]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[8]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[9]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[0]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[10]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[11]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[1]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[2]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[3]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[4]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[5]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[6]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[7]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[8]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[9]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[0]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[10]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[11]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[12]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[13]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[14]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[15]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[1]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[2]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[3]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[4]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[5]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[6]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[7]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[8]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[9]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_WREN                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[0]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[1]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[2]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[3]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[4]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[8]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[0]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[1]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[2]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[3]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[4]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[5]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[6]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[7]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[10]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[11]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[4]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[5]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[6]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[7]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[8]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[9]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[0]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[10]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[11]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[1]                                                                                   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 7.370 ; 7.227 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 7.678 ; 7.453 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 7.412 ; 7.304 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 7.361 ; 7.183 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 7.498 ; 7.356 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 6.762 ; 6.675 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 8.306 ; 8.336 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 6.866 ; 6.795 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 7.160 ; 7.023 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 7.054 ; 6.926 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 7.678 ; 7.512 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 7.116 ; 6.976 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 7.412 ; 7.194 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 7.150 ; 7.046 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 7.108 ; 6.934 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 7.240 ; 7.101 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 6.532 ; 6.446 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 8.072 ; 8.103 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 6.632 ; 6.562 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 6.915 ; 6.781 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 6.812 ; 6.687 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 7.407 ; 7.246 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 28.26 MHz ; 28.26 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; CLK   ; -17.194 ; -5326.323        ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.201 ; -821.837                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -17.194 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.155     ; 17.541     ;
; -16.995 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.155     ; 17.342     ;
; -16.955 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.163     ; 17.294     ;
; -16.933 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.163     ; 17.272     ;
; -16.919 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.155     ; 17.266     ;
; -16.827 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.164     ; 17.165     ;
; -16.697 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.285      ; 17.484     ;
; -16.673 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.163     ; 17.012     ;
; -16.670 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.323      ; 17.495     ;
; -16.651 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.155     ; 16.998     ;
; -16.629 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.155     ; 16.976     ;
; -16.607 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.315      ; 17.424     ;
; -16.591 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.155     ; 16.938     ;
; -16.582 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.289      ; 17.373     ;
; -16.562 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.306      ; 17.370     ;
; -16.549 ; core:core_inst|regfile:regfile_inst|registers[1][5]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.600     ; 16.451     ;
; -16.523 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.281      ; 17.306     ;
; -16.519 ; core:core_inst|regfile:regfile_inst|registers[4][11] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.584     ; 16.437     ;
; -16.498 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.285      ; 17.285     ;
; -16.471 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.323      ; 17.296     ;
; -16.458 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.277      ; 17.237     ;
; -16.442 ; core:core_inst|regfile:regfile_inst|registers[3][1]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.500     ; 16.444     ;
; -16.436 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.277      ; 17.215     ;
; -16.431 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.315      ; 17.248     ;
; -16.422 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.285      ; 17.209     ;
; -16.409 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.315      ; 17.226     ;
; -16.408 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; 0.300      ; 17.210     ;
; -16.408 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.315      ; 17.225     ;
; -16.395 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.323      ; 17.220     ;
; -16.383 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.289      ; 17.174     ;
; -16.380 ; core:core_inst|regfile:regfile_inst|registers[2][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.554     ; 16.328     ;
; -16.375 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.281      ; 17.158     ;
; -16.368 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.307      ; 17.177     ;
; -16.363 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.306      ; 17.171     ;
; -16.346 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.307      ; 17.155     ;
; -16.345 ; core:core_inst|regfile:regfile_inst|registers[4][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.584     ; 16.263     ;
; -16.341 ; core:core_inst|regfile:regfile_inst|registers[1][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.600     ; 16.243     ;
; -16.332 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.315      ; 17.149     ;
; -16.330 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.276      ; 17.108     ;
; -16.328 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; 0.283      ; 17.113     ;
; -16.327 ; core:core_inst|ram_q_dff[5]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.155     ; 16.674     ;
; -16.326 ; core:core_inst|regfile:regfile_inst|registers[6][1]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.163     ; 16.665     ;
; -16.307 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.289      ; 17.098     ;
; -16.303 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.314      ; 17.119     ;
; -16.301 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; 0.266      ; 17.069     ;
; -16.299 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.298      ; 17.099     ;
; -16.287 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.306      ; 17.095     ;
; -16.281 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; 0.295      ; 17.078     ;
; -16.277 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.298      ; 17.077     ;
; -16.247 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.280      ; 17.029     ;
; -16.246 ; core:core_inst|regfile:regfile_inst|registers[1][0]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.600     ; 16.148     ;
; -16.240 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.306      ; 17.048     ;
; -16.236 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.288      ; 17.026     ;
; -16.223 ; core:core_inst|regfile:regfile_inst|registers[0][5]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.563     ; 16.162     ;
; -16.189 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[12] ; CLK          ; CLK         ; 0.500        ; -0.122     ; 16.569     ;
; -16.176 ; core:core_inst|regfile:regfile_inst|registers[6][31] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.625     ; 16.053     ;
; -16.176 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.277      ; 16.955     ;
; -16.171 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.297      ; 16.970     ;
; -16.164 ; core:core_inst|regfile:regfile_inst|registers[5][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.591     ; 16.075     ;
; -16.154 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.285      ; 16.941     ;
; -16.149 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.315      ; 16.966     ;
; -16.138 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[21] ; CLK          ; CLK         ; 0.500        ; 0.283      ; 16.923     ;
; -16.132 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.285      ; 16.919     ;
; -16.129 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; 0.283      ; 16.914     ;
; -16.127 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.323      ; 16.952     ;
; -16.121 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; 0.275      ; 16.898     ;
; -16.105 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.323      ; 16.930     ;
; -16.102 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; 0.266      ; 16.870     ;
; -16.099 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; 0.275      ; 16.876     ;
; -16.097 ; core:core_inst|regfile:regfile_inst|registers[6][10] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.163     ; 16.436     ;
; -16.094 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.285      ; 16.881     ;
; -16.093 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.281      ; 16.876     ;
; -16.086 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.307      ; 16.895     ;
; -16.082 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; 0.295      ; 16.879     ;
; -16.081 ; core:core_inst|regfile:regfile_inst|registers[5][16] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.538     ; 16.045     ;
; -16.067 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.323      ; 16.892     ;
; -16.064 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.315      ; 16.881     ;
; -16.053 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; 0.283      ; 16.838     ;
; -16.052 ; core:core_inst|regfile:regfile_inst|registers[1][5]  ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.160     ; 16.394     ;
; -16.047 ; core:core_inst|regfile:regfile_inst|registers[4][0]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.584     ; 15.965     ;
; -16.042 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.315      ; 16.859     ;
; -16.042 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; 0.287      ; 16.831     ;
; -16.039 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.289      ; 16.830     ;
; -16.038 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; 0.258      ; 16.798     ;
; -16.037 ; core:core_inst|regfile:regfile_inst|registers[4][6]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.587     ; 15.952     ;
; -16.037 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.288      ; 16.827     ;
; -16.026 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; 0.266      ; 16.794     ;
; -16.025 ; core:core_inst|regfile:regfile_inst|registers[1][5]  ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.122     ; 16.405     ;
; -16.024 ; core:core_inst|regfile:regfile_inst|registers[0][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.563     ; 15.963     ;
; -16.022 ; core:core_inst|regfile:regfile_inst|registers[4][11] ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.144     ; 16.380     ;
; -16.020 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; 0.287      ; 16.809     ;
; -16.019 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.306      ; 16.827     ;
; -16.018 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; 0.308      ; 16.828     ;
; -16.017 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.289      ; 16.808     ;
; -16.017 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.298      ; 16.817     ;
; -16.016 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; 0.258      ; 16.776     ;
; -16.006 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; 0.295      ; 16.803     ;
; -16.004 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; 0.315      ; 16.821     ;
; -15.997 ; core:core_inst|regfile:regfile_inst|registers[7][1]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.556     ; 15.943     ;
; -15.997 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; 0.306      ; 16.805     ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                     ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; core:core_inst|reg_in[0]                 ; core:core_inst|reg_in[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.400 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|digit_number[1]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; core:core_inst|mem_to_reg_l              ; core:core_inst|mem_to_reg_l                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; core:core_inst|RAM_WREN                  ; core:core_inst|RAM_WREN                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; core:core_inst|cpu_state[8]              ; core:core_inst|cpu_state[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; core:core_inst|mem_to_reg_wa[1]          ; core:core_inst|mem_to_reg_wa[1]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|mem_to_reg_wa[0]          ; core:core_inst|mem_to_reg_wa[0]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|mem_to_reg_wa[2]          ; core:core_inst|mem_to_reg_wa[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|cpu_state[3]              ; core:core_inst|cpu_state[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|ip[0]                     ; core:core_inst|ip[0]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|tctr[0]                   ; core:core_inst|tctr[0]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|stat[0]                   ; core:core_inst|stat[0]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.415 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|digit_number[0]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.684      ;
; 0.512 ; core:core_inst|stat[0]                   ; core:core_inst|iwrk[1]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.780      ;
; 0.600 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|DS_EN2                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.869      ;
; 0.623 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_EN3                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.892      ;
; 0.645 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_EN4                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.914      ;
; 0.660 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|DS_EN4                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.929      ;
; 0.660 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|DS_EN3                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.929      ;
; 0.703 ; segment_led:segment_led0|cnt[3]          ; segment_led:segment_led0|cnt[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.972      ;
; 0.703 ; segment_led:segment_led0|cnt[13]         ; segment_led:segment_led0|cnt[13]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.972      ;
; 0.703 ; segment_led:segment_led0|cnt[5]          ; segment_led:segment_led0|cnt[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.972      ;
; 0.704 ; segment_led:segment_led0|cnt[11]         ; segment_led:segment_led0|cnt[11]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.973      ;
; 0.705 ; segment_led:segment_led0|cnt[1]          ; segment_led:segment_led0|cnt[1]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.974      ;
; 0.707 ; segment_led:segment_led0|cnt[7]          ; segment_led:segment_led0|cnt[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.976      ;
; 0.708 ; segment_led:segment_led0|cnt[2]          ; segment_led:segment_led0|cnt[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.977      ;
; 0.709 ; segment_led:segment_led0|cnt[12]         ; segment_led:segment_led0|cnt[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.978      ;
; 0.709 ; segment_led:segment_led0|cnt[10]         ; segment_led:segment_led0|cnt[10]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.978      ;
; 0.736 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|digit_number[1]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.005      ;
; 0.737 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_EN2                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.006      ;
; 0.798 ; core:core_inst|cpu_state[1]              ; core:core_inst|RAM_WREN                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.067      ;
; 0.830 ; core:core_inst|RAM_ADDR[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.479      ; 1.059      ;
; 0.832 ; core:core_inst|RAM_ADDR[8]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.479      ; 1.061      ;
; 0.840 ; core:core_inst|ienb[2]                   ; core:core_inst|iwrk[2]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.108      ;
; 0.863 ; core:core_inst|ip[1]                     ; core:core_inst|RAM_ADDR[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.132      ;
; 0.867 ; core:core_inst|RAM_ADDR[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.479      ; 1.096      ;
; 0.878 ; core:core_inst|RAM_ADDR[5]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.479      ; 1.107      ;
; 0.888 ; core:core_inst|ip[5]                     ; core:core_inst|RAM_ADDR[5]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.154      ;
; 0.897 ; core:core_inst|cpu_state[3]              ; core:core_inst|reg_in[13]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.543      ; 1.635      ;
; 0.898 ; core:core_inst|cpu_state[3]              ; core:core_inst|reg_in[15]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.543      ; 1.636      ;
; 0.903 ; core:core_inst|ip[7]                     ; core:core_inst|RAM_ADDR[7]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.169      ;
; 0.911 ; core:core_inst|cpu_state[8]              ; core:core_inst|ip[8]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.177      ;
; 0.962 ; core:core_inst|ip[6]                     ; core:core_inst|RAM_ADDR[6]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.228      ;
; 0.972 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_C                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.239      ;
; 0.987 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_G                                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.253      ;
; 0.989 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_E                                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.255      ;
; 1.004 ; core:core_inst|ip[8]                     ; core:core_inst|RAM_ADDR[8]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.271      ;
; 1.017 ; core:core_inst|cpu_state[1]              ; core:core_inst|reg_in[28]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.536      ; 1.748      ;
; 1.022 ; core:core_inst|reg_in[9]                 ; core:core_inst|regfile:regfile_inst|registers[1][9]                                                         ; CLK          ; CLK         ; -0.500       ; 0.513      ; 1.250      ;
; 1.026 ; segment_led:segment_led0|cnt[2]          ; segment_led:segment_led0|cnt[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.295      ;
; 1.026 ; segment_led:segment_led0|cnt[11]         ; segment_led:segment_led0|cnt[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.295      ;
; 1.027 ; segment_led:segment_led0|cnt[12]         ; segment_led:segment_led0|cnt[13]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.296      ;
; 1.027 ; segment_led:segment_led0|cnt[10]         ; segment_led:segment_led0|cnt[11]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.296      ;
; 1.029 ; segment_led:segment_led0|cnt[1]          ; segment_led:segment_led0|cnt[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.298      ;
; 1.043 ; segment_led:segment_led0|cnt[10]         ; segment_led:segment_led0|cnt[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.312      ;
; 1.049 ; core:core_inst|tcnt[8]                   ; core:core_inst|tcnt[8]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.318      ;
; 1.052 ; core:core_inst|tcnt[13]                  ; core:core_inst|tcnt[13]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.321      ;
; 1.054 ; core:core_inst|ip[7]                     ; core:core_inst|iret_ip[7]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.324      ;
; 1.055 ; core:core_inst|tcnt[11]                  ; core:core_inst|tcnt[11]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.323      ;
; 1.059 ; core:core_inst|RAM_DATA[0]               ; core:core_inst|RAM_DATA[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.090      ; 1.344      ;
; 1.063 ; core:core_inst|tcnt[16]                  ; core:core_inst|tcnt[16]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.331      ;
; 1.064 ; core:core_inst|sp[7]                     ; core:core_inst|sp[7]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.333      ;
; 1.064 ; core:core_inst|sp[1]                     ; core:core_inst|sp[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.333      ;
; 1.064 ; core:core_inst|tcnt[0]                   ; core:core_inst|tcnt[0]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.333      ;
; 1.065 ; core:core_inst|tcmp[13]                  ; core:core_inst|reg_in[13]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.543      ; 1.803      ;
; 1.065 ; core:core_inst|tcnt[30]                  ; core:core_inst|tcnt[30]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.334      ;
; 1.065 ; core:core_inst|tcnt[6]                   ; core:core_inst|tcnt[6]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.333      ;
; 1.070 ; core:core_inst|sp[8]                     ; core:core_inst|sp[8]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.339      ;
; 1.072 ; core:core_inst|tcnt[1]                   ; core:core_inst|tcnt[1]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.340      ;
; 1.074 ; core:core_inst|ip[9]                     ; core:core_inst|RAM_ADDR[9]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.338      ;
; 1.076 ; core:core_inst|ip[1]                     ; core:core_inst|iret_ip[1]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.345      ;
; 1.078 ; core:core_inst|RAM_ADDR[1]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.474      ; 1.302      ;
; 1.081 ; core:core_inst|ip[4]                     ; core:core_inst|iret_ip[4]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.334      ;
; 1.085 ; core:core_inst|ip[8]                     ; core:core_inst|ip[8]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.354      ;
; 1.087 ; core:core_inst|ip[6]                     ; core:core_inst|ip[6]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.356      ;
; 1.095 ; core:core_inst|RAM_ADDR[1]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.459      ; 1.304      ;
; 1.118 ; segment_led:segment_led0|cnt[3]          ; segment_led:segment_led0|cnt[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.387      ;
; 1.119 ; segment_led:segment_led0|cnt[5]          ; segment_led:segment_led0|cnt[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.388      ;
; 1.119 ; segment_led:segment_led0|cnt[11]         ; segment_led:segment_led0|cnt[13]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.388      ;
; 1.123 ; segment_led:segment_led0|cnt[1]          ; segment_led:segment_led0|cnt[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.392      ;
; 1.128 ; core:core_inst|cpu_state[4]              ; core:core_inst|cpu_state[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.397      ;
; 1.129 ; core:core_inst|RAM_DATA[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.493      ; 1.372      ;
; 1.139 ; core:core_inst|cpu_state[1]              ; core:core_inst|cpu_state[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.408      ;
; 1.142 ; core:core_inst|RAM_ADDR[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a6~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.481      ; 1.373      ;
; 1.148 ; segment_led:segment_led0|cnt[2]          ; segment_led:segment_led0|cnt[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.417      ;
; 1.149 ; core:core_inst|tcnt[13]                  ; core:core_inst|reg_in[13]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.883      ;
; 1.149 ; segment_led:segment_led0|cnt[10]         ; segment_led:segment_led0|cnt[13]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.418      ;
; 1.152 ; core:core_inst|cpu_state[2]              ; core:core_inst|cpu_state[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.421      ;
; 1.153 ; segment_led:segment_led0|cnt[7]          ; segment_led:segment_led0|cnt[10]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.422      ;
; 1.157 ; core:core_inst|RAM_ADDR[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.482      ; 1.389      ;
; 1.158 ; core:core_inst|iwrk[2]                   ; core:core_inst|iwrk[2]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.426      ;
; 1.159 ; core:core_inst|RAM_DATA[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a6~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.492      ; 1.401      ;
; 1.166 ; core:core_inst|RAM_ADDR[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.464      ; 1.380      ;
; 1.169 ; core:core_inst|RAM_DATA[8]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.495      ; 1.414      ;
; 1.170 ; core:core_inst|ip[8]                     ; core:core_inst|iret_ip[8]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.436      ;
; 1.176 ; core:core_inst|RAM_DATA[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.493      ; 1.419      ;
; 1.180 ; core:core_inst|reg_in[9]                 ; core:core_inst|regfile:regfile_inst|registers[2][9]                                                         ; CLK          ; CLK         ; -0.500       ; 0.549      ; 1.444      ;
; 1.182 ; segment_led:segment_led0|cnt[6]          ; segment_led:segment_led0|cnt[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.451      ;
; 1.183 ; core:core_inst|tcnt[23]                  ; core:core_inst|tcnt[23]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.451      ;
; 1.183 ; core:core_inst|tcnt[26]                  ; core:core_inst|tcnt[26]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.450      ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a1~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a5~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a5~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a5~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a6~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a6~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a6~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a7~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a7~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a7~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a9~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a9~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a9~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[0]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[10]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[11]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[12]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[13]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[14]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[15]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[1]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[2]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[3]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[4]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[5]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[6]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[7]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[8]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[9]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[0]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[10]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[11]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[1]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[2]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[3]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[4]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[5]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[6]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[7]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[8]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[9]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[0]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[10]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[11]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[12]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[13]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[14]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[15]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[1]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[2]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[3]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[4]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[5]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[6]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[7]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[8]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[9]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_WREN                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[0]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[1]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[2]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[3]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[4]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[8]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[0]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[1]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[2]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[3]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[4]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[5]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[6]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[7]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[10]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[11]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[4]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[5]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[6]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[7]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[8]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[9]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[0]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[10]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[11]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[1]                                                                                   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 6.756 ; 6.514 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 7.073 ; 6.719 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 6.793 ; 6.586 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 6.755 ; 6.479 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 6.870 ; 6.635 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 6.155 ; 6.030 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 7.507 ; 7.457 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 6.251 ; 6.142 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 6.544 ; 6.344 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 6.446 ; 6.252 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 7.059 ; 6.771 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 6.504 ; 6.271 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 6.808 ; 6.467 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 6.536 ; 6.336 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 6.503 ; 6.236 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 6.614 ; 6.386 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 5.927 ; 5.806 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 7.274 ; 7.228 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 6.018 ; 5.912 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 6.300 ; 6.106 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 6.206 ; 6.019 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 6.791 ; 6.514 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -8.242 ; -2284.626         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -578.502                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                               ;
+--------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -8.242 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.472     ; 8.257      ;
; -8.170 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.480     ; 8.177      ;
; -8.138 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.472     ; 8.153      ;
; -8.113 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.266     ; 8.334      ;
; -8.090 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.472     ; 8.105      ;
; -8.076 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.480     ; 8.083      ;
; -8.056 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.279     ; 8.264      ;
; -8.044 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.260     ; 8.271      ;
; -8.041 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.274     ; 8.254      ;
; -8.009 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.266     ; 8.230      ;
; -8.002 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.480     ; 8.009      ;
; -7.984 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.287     ; 8.184      ;
; -7.981 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.472     ; 7.996      ;
; -7.975 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.472     ; 7.990      ;
; -7.972 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.268     ; 8.191      ;
; -7.969 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.481     ; 7.975      ;
; -7.961 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.266     ; 8.182      ;
; -7.958 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; -0.271     ; 8.174      ;
; -7.955 ; core:core_inst|regfile:regfile_inst|registers[1][5]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.708     ; 7.734      ;
; -7.952 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.279     ; 8.160      ;
; -7.947 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.274     ; 8.160      ;
; -7.944 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.472     ; 7.959      ;
; -7.940 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.260     ; 8.167      ;
; -7.909 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.273     ; 8.123      ;
; -7.904 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.279     ; 8.112      ;
; -7.892 ; core:core_inst|regfile:regfile_inst|registers[3][1]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.652     ; 7.727      ;
; -7.892 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.260     ; 8.119      ;
; -7.890 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.287     ; 8.090      ;
; -7.886 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; -0.279     ; 8.094      ;
; -7.878 ; core:core_inst|regfile:regfile_inst|registers[2][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.678     ; 7.687      ;
; -7.878 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.268     ; 8.097      ;
; -7.873 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.274     ; 8.086      ;
; -7.868 ; core:core_inst|regfile:regfile_inst|registers[4][11] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.704     ; 7.651      ;
; -7.854 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; -0.271     ; 8.070      ;
; -7.853 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.682     ; 7.658      ;
; -7.852 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.266     ; 8.073      ;
; -7.851 ; core:core_inst|regfile:regfile_inst|registers[4][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.704     ; 7.634      ;
; -7.851 ; core:core_inst|regfile:regfile_inst|registers[6][31] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.724     ; 7.614      ;
; -7.846 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.266     ; 8.067      ;
; -7.845 ; core:core_inst|regfile:regfile_inst|registers[1][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.708     ; 7.624      ;
; -7.840 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 8.052      ;
; -7.835 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; -0.279     ; 8.043      ;
; -7.829 ; core:core_inst|ram_q_dff[5]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.472     ; 7.844      ;
; -7.826 ; core:core_inst|regfile:regfile_inst|registers[1][5]  ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.502     ; 7.811      ;
; -7.816 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.287     ; 8.016      ;
; -7.815 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.266     ; 8.036      ;
; -7.806 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; -0.271     ; 8.022      ;
; -7.805 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.273     ; 8.019      ;
; -7.804 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.268     ; 8.023      ;
; -7.801 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.276     ; 8.012      ;
; -7.795 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.279     ; 8.003      ;
; -7.792 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; -0.279     ; 8.000      ;
; -7.789 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.279     ; 7.997      ;
; -7.788 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.281     ; 7.994      ;
; -7.787 ; core:core_inst|regfile:regfile_inst|registers[5][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.700     ; 7.574      ;
; -7.783 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.260     ; 8.010      ;
; -7.783 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.288     ; 7.982      ;
; -7.782 ; core:core_inst|regfile:regfile_inst|registers[1][0]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.708     ; 7.561      ;
; -7.777 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.260     ; 8.004      ;
; -7.773 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; -0.273     ; 7.987      ;
; -7.771 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.269     ; 7.989      ;
; -7.769 ; core:core_inst|regfile:regfile_inst|registers[1][5]  ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.515     ; 7.741      ;
; -7.767 ; core:core_inst|regfile:regfile_inst|registers[6][1]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.480     ; 7.774      ;
; -7.763 ; core:core_inst|regfile:regfile_inst|registers[3][1]  ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.446     ; 7.804      ;
; -7.763 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; -0.287     ; 7.963      ;
; -7.762 ; core:core_inst|regfile:regfile_inst|registers[0][5]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.686     ; 7.563      ;
; -7.758 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.279     ; 7.966      ;
; -7.757 ; core:core_inst|regfile:regfile_inst|registers[1][5]  ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.496     ; 7.748      ;
; -7.757 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.273     ; 7.971      ;
; -7.749 ; core:core_inst|regfile:regfile_inst|registers[2][4]  ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.472     ; 7.764      ;
; -7.746 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.260     ; 7.973      ;
; -7.743 ; core:core_inst|regfile:regfile_inst|registers[3][30] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.682     ; 7.548      ;
; -7.739 ; core:core_inst|regfile:regfile_inst|registers[4][11] ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.498     ; 7.728      ;
; -7.731 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; -0.279     ; 7.939      ;
; -7.729 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.284     ; 7.932      ;
; -7.727 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.256     ; 7.958      ;
; -7.724 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.476     ; 7.735      ;
; -7.722 ; core:core_inst|regfile:regfile_inst|registers[4][4]  ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.498     ; 7.711      ;
; -7.722 ; core:core_inst|regfile:regfile_inst|registers[6][31] ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.518     ; 7.691      ;
; -7.718 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; -0.279     ; 7.926      ;
; -7.716 ; core:core_inst|regfile:regfile_inst|registers[1][4]  ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.502     ; 7.701      ;
; -7.712 ; core:core_inst|regfile:regfile_inst|registers[3][18] ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.682     ; 7.517      ;
; -7.708 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; -0.270     ; 7.925      ;
; -7.706 ; core:core_inst|regfile:regfile_inst|registers[3][1]  ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.459     ; 7.734      ;
; -7.705 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.281     ; 7.911      ;
; -7.701 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; -0.281     ; 7.907      ;
; -7.700 ; core:core_inst|ram_q_dff[5]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.266     ; 7.921      ;
; -7.697 ; core:core_inst|regfile:regfile_inst|registers[4][6]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.706     ; 7.478      ;
; -7.697 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; -0.271     ; 7.913      ;
; -7.697 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.276     ; 7.908      ;
; -7.694 ; core:core_inst|regfile:regfile_inst|registers[3][1]  ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.440     ; 7.741      ;
; -7.694 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.281     ; 7.900      ;
; -7.692 ; core:core_inst|regfile:regfile_inst|registers[2][4]  ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.485     ; 7.694      ;
; -7.691 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; -0.271     ; 7.907      ;
; -7.685 ; core:core_inst|regfile:regfile_inst|registers[6][12] ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; -0.280     ; 7.892      ;
; -7.683 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; -0.279     ; 7.891      ;
; -7.682 ; core:core_inst|regfile:regfile_inst|registers[4][0]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.704     ; 7.465      ;
; -7.682 ; core:core_inst|regfile:regfile_inst|registers[4][11] ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.511     ; 7.658      ;
; -7.680 ; core:core_inst|regfile:regfile_inst|registers[2][4]  ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.466     ; 7.701      ;
; -7.679 ; core:core_inst|regfile:regfile_inst|registers[0][4]  ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.686     ; 7.480      ;
+--------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                     ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; core:core_inst|reg_in[0]                 ; core:core_inst|reg_in[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|digit_number[1]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|mem_to_reg_l              ; core:core_inst|mem_to_reg_l                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|cpu_state[3]              ; core:core_inst|cpu_state[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|RAM_WREN                  ; core:core_inst|RAM_WREN                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|cpu_state[8]              ; core:core_inst|cpu_state[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|ip[0]                     ; core:core_inst|ip[0]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|tctr[0]                   ; core:core_inst|tctr[0]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|stat[0]                   ; core:core_inst|stat[0]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; core:core_inst|mem_to_reg_wa[1]          ; core:core_inst|mem_to_reg_wa[1]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:core_inst|mem_to_reg_wa[0]          ; core:core_inst|mem_to_reg_wa[0]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:core_inst|mem_to_reg_wa[2]          ; core:core_inst|mem_to_reg_wa[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|digit_number[0]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.216 ; core:core_inst|stat[0]                   ; core:core_inst|iwrk[1]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.337      ;
; 0.242 ; core:core_inst|RAM_ADDR[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.611      ; 0.477      ;
; 0.243 ; core:core_inst|RAM_ADDR[8]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.611      ; 0.478      ;
; 0.257 ; core:core_inst|RAM_ADDR[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.611      ; 0.492      ;
; 0.265 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|DS_EN2                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; core:core_inst|RAM_ADDR[5]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.611      ; 0.500      ;
; 0.276 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_EN3                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.397      ;
; 0.277 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_EN4                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.398      ;
; 0.283 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|DS_EN3                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.404      ;
; 0.283 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|DS_EN4                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.404      ;
; 0.303 ; segment_led:segment_led0|cnt[3]          ; segment_led:segment_led0|cnt[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; segment_led:segment_led0|cnt[13]         ; segment_led:segment_led0|cnt[13]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; segment_led:segment_led0|cnt[5]          ; segment_led:segment_led0|cnt[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; segment_led:segment_led0|cnt[11]         ; segment_led:segment_led0|cnt[11]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; segment_led:segment_led0|cnt[1]          ; segment_led:segment_led0|cnt[1]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; segment_led:segment_led0|cnt[2]          ; segment_led:segment_led0|cnt[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; segment_led:segment_led0|cnt[7]          ; segment_led:segment_led0|cnt[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; core:core_inst|reg_in[9]                 ; core:core_inst|regfile:regfile_inst|registers[1][9]                                                         ; CLK          ; CLK         ; -0.500       ; 0.653      ; 0.562      ;
; 0.306 ; segment_led:segment_led0|cnt[12]         ; segment_led:segment_led0|cnt[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; segment_led:segment_led0|cnt[10]         ; segment_led:segment_led0|cnt[10]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.321 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_EN2                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.442      ;
; 0.322 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|digit_number[1]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.443      ;
; 0.342 ; core:core_inst|reg_in[9]                 ; core:core_inst|regfile:regfile_inst|registers[2][9]                                                         ; CLK          ; CLK         ; -0.500       ; 0.679      ; 0.625      ;
; 0.351 ; core:core_inst|cpu_state[1]              ; core:core_inst|RAM_WREN                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.472      ;
; 0.358 ; core:core_inst|RAM_ADDR[1]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.609      ; 0.591      ;
; 0.362 ; core:core_inst|reg_in[9]                 ; core:core_inst|regfile:regfile_inst|registers[0][9]                                                         ; CLK          ; CLK         ; -0.500       ; 0.654      ; 0.620      ;
; 0.365 ; core:core_inst|reg_in[2]                 ; core:core_inst|regfile:regfile_inst|registers[5][2]                                                         ; CLK          ; CLK         ; -0.500       ; 0.663      ; 0.632      ;
; 0.366 ; core:core_inst|ip[1]                     ; core:core_inst|RAM_ADDR[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.487      ;
; 0.372 ; core:core_inst|RAM_ADDR[1]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.600      ; 0.596      ;
; 0.382 ; core:core_inst|RAM_DATA[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.627      ; 0.633      ;
; 0.386 ; core:core_inst|ip[5]                     ; core:core_inst|RAM_ADDR[5]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.507      ;
; 0.388 ; core:core_inst|ienb[2]                   ; core:core_inst|iwrk[2]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.509      ;
; 0.390 ; core:core_inst|reg_in[2]                 ; core:core_inst|regfile:regfile_inst|registers[2][2]                                                         ; CLK          ; CLK         ; -0.500       ; 0.637      ; 0.631      ;
; 0.391 ; core:core_inst|cpu_state[3]              ; core:core_inst|reg_in[13]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.241      ; 0.716      ;
; 0.392 ; core:core_inst|cpu_state[3]              ; core:core_inst|reg_in[15]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.241      ; 0.717      ;
; 0.395 ; core:core_inst|ip[7]                     ; core:core_inst|RAM_ADDR[7]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.516      ;
; 0.395 ; core:core_inst|RAM_DATA[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a6~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.625      ; 0.644      ;
; 0.397 ; core:core_inst|cpu_state[8]              ; core:core_inst|ip[8]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.517      ;
; 0.401 ; core:core_inst|RAM_DATA[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.627      ; 0.652      ;
; 0.403 ; core:core_inst|RAM_ADDR[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a6~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.613      ; 0.640      ;
; 0.407 ; core:core_inst|RAM_ADDR[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.615      ; 0.646      ;
; 0.408 ; core:core_inst|RAM_ADDR[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.602      ; 0.634      ;
; 0.412 ; core:core_inst|RAM_DATA[8]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.624      ; 0.660      ;
; 0.417 ; core:core_inst|ip[6]                     ; core:core_inst|RAM_ADDR[6]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.538      ;
; 0.423 ; core:core_inst|RAM_ADDR[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.615      ; 0.662      ;
; 0.425 ; core:core_inst|RAM_DATA[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a7~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.630      ; 0.679      ;
; 0.425 ; core:core_inst|RAM_ADDR[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a9~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.604      ; 0.653      ;
; 0.426 ; core:core_inst|RAM_ADDR[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a9~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.604      ; 0.654      ;
; 0.429 ; core:core_inst|RAM_DATA[1]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a1~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.628      ; 0.681      ;
; 0.433 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_C                                                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.552      ;
; 0.433 ; core:core_inst|tcnt[8]                   ; core:core_inst|tcnt[8]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.554      ;
; 0.435 ; core:core_inst|tcnt[13]                  ; core:core_inst|tcnt[13]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.556      ;
; 0.435 ; core:core_inst|tcnt[11]                  ; core:core_inst|tcnt[11]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.556      ;
; 0.436 ; core:core_inst|RAM_DATA[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a7~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.630      ; 0.690      ;
; 0.436 ; core:core_inst|RAM_ADDR[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.602      ; 0.662      ;
; 0.437 ; core:core_inst|RAM_ADDR[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a9~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.604      ; 0.665      ;
; 0.437 ; core:core_inst|RAM_ADDR[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.615      ; 0.676      ;
; 0.439 ; core:core_inst|tcnt[16]                  ; core:core_inst|tcnt[16]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.560      ;
; 0.440 ; core:core_inst|tcnt[0]                   ; core:core_inst|tcnt[0]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.561      ;
; 0.441 ; core:core_inst|tcnt[6]                   ; core:core_inst|tcnt[6]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; core:core_inst|tcnt[30]                  ; core:core_inst|tcnt[30]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_G                                                                               ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.561      ;
; 0.444 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_E                                                                               ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.562      ;
; 0.446 ; core:core_inst|RAM_ADDR[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a3~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.615      ; 0.685      ;
; 0.447 ; core:core_inst|RAM_DATA[10]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a6~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.635      ; 0.706      ;
; 0.447 ; core:core_inst|RAM_ADDR[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a6~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.613      ; 0.684      ;
; 0.448 ; core:core_inst|tcnt[1]                   ; core:core_inst|tcnt[1]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; core:core_inst|ip[7]                     ; core:core_inst|iret_ip[7]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.570      ;
; 0.449 ; core:core_inst|RAM_DATA[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a9~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.626      ; 0.699      ;
; 0.453 ; segment_led:segment_led0|cnt[1]          ; segment_led:segment_led0|cnt[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; segment_led:segment_led0|cnt[11]         ; segment_led:segment_led0|cnt[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; core:core_inst|ip[8]                     ; core:core_inst|RAM_ADDR[8]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.572      ;
; 0.456 ; core:core_inst|ip[1]                     ; core:core_inst|iret_ip[1]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; core:core_inst|ip[6]                     ; core:core_inst|ip[6]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; core:core_inst|RAM_DATA[0]               ; core:core_inst|RAM_DATA[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.585      ;
; 0.457 ; core:core_inst|ip[4]                     ; core:core_inst|iret_ip[4]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.030      ; 0.571      ;
; 0.458 ; core:core_inst|ip[8]                     ; core:core_inst|ip[8]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; core:core_inst|reg_in[6]                 ; core:core_inst|regfile:regfile_inst|registers[1][6]                                                         ; CLK          ; CLK         ; -0.500       ; 0.451      ; 0.513      ;
; 0.459 ; core:core_inst|RAM_DATA[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.429      ; 0.512      ;
; 0.462 ; core:core_inst|sp[7]                     ; core:core_inst|sp[7]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; segment_led:segment_led0|cnt[2]          ; segment_led:segment_led0|cnt[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; core:core_inst|sp[1]                     ; core:core_inst|sp[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; segment_led:segment_led0|cnt[12]         ; segment_led:segment_led0|cnt[13]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; segment_led:segment_led0|cnt[10]         ; segment_led:segment_led0|cnt[11]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.467 ; segment_led:segment_led0|cnt[10]         ; segment_led:segment_led0|cnt[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; core:core_inst|sp[8]                     ; core:core_inst|sp[8]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.471 ; core:core_inst|RAM_DATA[2]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_3al1:auto_generated|ram_block1a1~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.628      ; 0.723      ;
+-------+------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                            ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_WREN         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iwrk[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iwrk[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|mem_to_reg_h     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|mem_to_reg_l     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|mem_to_reg_wa[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|mem_to_reg_wa[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|mem_to_reg_wa[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[2]     ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 3.422 ; 3.498 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 3.531 ; 3.610 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 3.444 ; 3.534 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 3.412 ; 3.477 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 3.478 ; 3.566 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 3.181 ; 3.225 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 4.163 ; 4.276 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 3.236 ; 3.293 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 3.338 ; 3.401 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 3.295 ; 3.350 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 3.546 ; 3.643 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 3.312 ; 3.385 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 3.416 ; 3.492 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 3.334 ; 3.420 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 3.302 ; 3.365 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 3.366 ; 3.450 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 3.080 ; 3.123 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 4.061 ; 4.171 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 3.133 ; 3.188 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 3.231 ; 3.291 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 3.190 ; 3.242 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 3.432 ; 3.525 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -18.528   ; 0.178 ; N/A      ; N/A     ; -3.201              ;
;  CLK             ; -18.528   ; 0.178 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -5649.429 ; 0.0   ; 0.0      ; 0.0     ; -821.837            ;
;  CLK             ; -5649.429 ; 0.000 ; N/A      ; N/A     ; -821.837            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 7.370 ; 7.227 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 7.678 ; 7.453 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 7.412 ; 7.304 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 7.361 ; 7.183 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 7.498 ; 7.356 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 6.762 ; 6.675 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 8.306 ; 8.336 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 6.866 ; 6.795 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 7.160 ; 7.023 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 7.054 ; 6.926 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 7.678 ; 7.512 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 3.312 ; 3.385 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 3.416 ; 3.492 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 3.334 ; 3.420 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 3.302 ; 3.365 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 3.366 ; 3.450 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 3.080 ; 3.123 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 4.061 ; 4.171 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 3.133 ; 3.188 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 3.231 ; 3.291 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 3.190 ; 3.242 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 3.432 ; 3.525 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DS_EN1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_A          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_B          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_C          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_D          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_E          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_F          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_G          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 286159   ; 2613609  ; 4472     ; 4368     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 286159   ; 2613609  ; 4472     ; 4368     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Sun Feb 14 18:56:57 2016
Info: Command: quartus_sta cpu -c top
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -18.528
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -18.528           -5649.429 CLK 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -821.837 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -17.194
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -17.194           -5326.323 CLK 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -821.837 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.242
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.242           -2284.626 CLK 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -578.502 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 984 megabytes
    Info: Processing ended: Sun Feb 14 18:57:01 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


