TimeQuest Timing Analyzer report for top
Fri Jun 14 13:59:54 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'fir_clk'
 14. Slow 1200mV 85C Model Setup: 'rec_ss_n'
 15. Slow 1200mV 85C Model Setup: 'ecg_sclk'
 16. Slow 1200mV 85C Model Setup: 'rec_sclk'
 17. Slow 1200mV 85C Model Setup: 'i2s_clk'
 18. Slow 1200mV 85C Model Setup: 'ecg_rx_req'
 19. Slow 1200mV 85C Model Setup: 'ecg_ss_n'
 20. Slow 1200mV 85C Model Hold: 'ecg_ss_n'
 21. Slow 1200mV 85C Model Hold: 'fir_clk'
 22. Slow 1200mV 85C Model Hold: 'ecg_rx_req'
 23. Slow 1200mV 85C Model Hold: 'rec_sclk'
 24. Slow 1200mV 85C Model Hold: 'ecg_sclk'
 25. Slow 1200mV 85C Model Hold: 'i2s_clk'
 26. Slow 1200mV 85C Model Hold: 'rec_ss_n'
 27. Slow 1200mV 85C Model Recovery: 'ecg_sclk'
 28. Slow 1200mV 85C Model Recovery: 'rec_sclk'
 29. Slow 1200mV 85C Model Removal: 'rec_sclk'
 30. Slow 1200mV 85C Model Removal: 'ecg_sclk'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'fir_clk'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'
 33. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'
 34. Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_rx_req'
 36. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'
 37. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Slow 1200mV 85C Model Metastability Report
 49. Slow 1200mV 0C Model Fmax Summary
 50. Slow 1200mV 0C Model Setup Summary
 51. Slow 1200mV 0C Model Hold Summary
 52. Slow 1200mV 0C Model Recovery Summary
 53. Slow 1200mV 0C Model Removal Summary
 54. Slow 1200mV 0C Model Minimum Pulse Width Summary
 55. Slow 1200mV 0C Model Setup: 'fir_clk'
 56. Slow 1200mV 0C Model Setup: 'rec_ss_n'
 57. Slow 1200mV 0C Model Setup: 'ecg_sclk'
 58. Slow 1200mV 0C Model Setup: 'rec_sclk'
 59. Slow 1200mV 0C Model Setup: 'i2s_clk'
 60. Slow 1200mV 0C Model Setup: 'ecg_rx_req'
 61. Slow 1200mV 0C Model Setup: 'ecg_ss_n'
 62. Slow 1200mV 0C Model Hold: 'ecg_ss_n'
 63. Slow 1200mV 0C Model Hold: 'fir_clk'
 64. Slow 1200mV 0C Model Hold: 'ecg_rx_req'
 65. Slow 1200mV 0C Model Hold: 'rec_sclk'
 66. Slow 1200mV 0C Model Hold: 'i2s_clk'
 67. Slow 1200mV 0C Model Hold: 'ecg_sclk'
 68. Slow 1200mV 0C Model Hold: 'rec_ss_n'
 69. Slow 1200mV 0C Model Recovery: 'ecg_sclk'
 70. Slow 1200mV 0C Model Recovery: 'rec_sclk'
 71. Slow 1200mV 0C Model Removal: 'rec_sclk'
 72. Slow 1200mV 0C Model Removal: 'ecg_sclk'
 73. Slow 1200mV 0C Model Minimum Pulse Width: 'fir_clk'
 74. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 75. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 76. Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
 77. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_rx_req'
 78. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
 79. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
 80. Setup Times
 81. Hold Times
 82. Clock to Output Times
 83. Minimum Clock to Output Times
 84. Propagation Delay
 85. Minimum Propagation Delay
 86. Output Enable Times
 87. Minimum Output Enable Times
 88. Output Disable Times
 89. Minimum Output Disable Times
 90. Slow 1200mV 0C Model Metastability Report
 91. Fast 1200mV 0C Model Setup Summary
 92. Fast 1200mV 0C Model Hold Summary
 93. Fast 1200mV 0C Model Recovery Summary
 94. Fast 1200mV 0C Model Removal Summary
 95. Fast 1200mV 0C Model Minimum Pulse Width Summary
 96. Fast 1200mV 0C Model Setup: 'fir_clk'
 97. Fast 1200mV 0C Model Setup: 'ecg_sclk'
 98. Fast 1200mV 0C Model Setup: 'rec_sclk'
 99. Fast 1200mV 0C Model Setup: 'rec_ss_n'
100. Fast 1200mV 0C Model Setup: 'i2s_clk'
101. Fast 1200mV 0C Model Setup: 'ecg_rx_req'
102. Fast 1200mV 0C Model Setup: 'ecg_ss_n'
103. Fast 1200mV 0C Model Hold: 'ecg_ss_n'
104. Fast 1200mV 0C Model Hold: 'fir_clk'
105. Fast 1200mV 0C Model Hold: 'ecg_rx_req'
106. Fast 1200mV 0C Model Hold: 'rec_sclk'
107. Fast 1200mV 0C Model Hold: 'ecg_sclk'
108. Fast 1200mV 0C Model Hold: 'rec_ss_n'
109. Fast 1200mV 0C Model Hold: 'i2s_clk'
110. Fast 1200mV 0C Model Recovery: 'ecg_sclk'
111. Fast 1200mV 0C Model Recovery: 'rec_sclk'
112. Fast 1200mV 0C Model Removal: 'rec_sclk'
113. Fast 1200mV 0C Model Removal: 'ecg_sclk'
114. Fast 1200mV 0C Model Minimum Pulse Width: 'fir_clk'
115. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
116. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
117. Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
118. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
119. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_rx_req'
120. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
121. Setup Times
122. Hold Times
123. Clock to Output Times
124. Minimum Clock to Output Times
125. Propagation Delay
126. Minimum Propagation Delay
127. Output Enable Times
128. Minimum Output Enable Times
129. Output Disable Times
130. Minimum Output Disable Times
131. Fast 1200mV 0C Model Metastability Report
132. Multicorner Timing Analysis Summary
133. Setup Times
134. Hold Times
135. Clock to Output Times
136. Minimum Clock to Output Times
137. Propagation Delay
138. Minimum Propagation Delay
139. Board Trace Model Assignments
140. Input Transition Times
141. Slow Corner Signal Integrity Metrics
142. Fast Corner Signal Integrity Metrics
143. Setup Transfers
144. Hold Transfers
145. Recovery Transfers
146. Removal Transfers
147. Report TCCS
148. Report RSKM
149. Unconstrained Paths
150. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------+
; SDC File List                                              ;
+------------------------+--------+--------------------------+
; SDC File Path          ; Status ; Read at                  ;
+------------------------+--------+--------------------------+
; LP1000/LP1000_0002.sdc ; OK     ; Fri Jun 14 13:59:50 2019 ;
+------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; ecg_rx_req ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_rx_req } ;
; ecg_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_sclk }   ;
; ecg_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_ss_n }   ;
; fir_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fir_clk }    ;
; i2s_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2s_clk }    ;
; rec_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_sclk }   ;
; rec_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_ss_n }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 161.6 MHz  ; 161.6 MHz       ; rec_sclk   ;                                                               ;
; 198.41 MHz ; 198.41 MHz      ; ecg_sclk   ;                                                               ;
; 208.29 MHz ; 208.29 MHz      ; fir_clk    ;                                                               ;
; 441.11 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; fir_clk    ; -3.801 ; -1144.204     ;
; rec_ss_n   ; -3.325 ; -74.235       ;
; ecg_sclk   ; -2.744 ; -108.720      ;
; rec_sclk   ; -2.594 ; -74.773       ;
; i2s_clk    ; -1.267 ; -45.733       ;
; ecg_rx_req ; -0.132 ; -0.776        ;
; ecg_ss_n   ; 0.640  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_ss_n   ; -1.251 ; -22.129       ;
; fir_clk    ; -0.604 ; -1.398        ;
; ecg_rx_req ; -0.443 ; -2.831        ;
; rec_sclk   ; 0.047  ; 0.000         ;
; ecg_sclk   ; 0.316  ; 0.000         ;
; i2s_clk    ; 0.358  ; 0.000         ;
; rec_ss_n   ; 0.411  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; ecg_sclk ; -2.319 ; -90.161            ;
; rec_sclk ; -0.627 ; -3.836             ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; rec_sclk ; -0.187 ; -3.385            ;
; ecg_sclk ; 0.418  ; 0.000             ;
+----------+--------+-------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; fir_clk    ; -3.000 ; -1095.816                   ;
; rec_sclk   ; -3.000 ; -92.000                     ;
; ecg_sclk   ; -3.000 ; -90.000                     ;
; i2s_clk    ; -3.000 ; -55.000                     ;
; ecg_rx_req ; -3.000 ; -3.000                      ;
; ecg_ss_n   ; -3.000 ; -3.000                      ;
; rec_ss_n   ; -3.000 ; -3.000                      ;
+------------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.801 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.387      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.779 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.365      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.771 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.357      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
; -3.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.217     ; 4.353      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_ss_n'                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.325 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.574     ; 1.477      ;
; -3.277 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.574     ; 1.429      ;
; -3.091 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.398     ; 1.929      ;
; -2.968 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.574     ; 1.120      ;
; -2.933 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.398     ; 1.771      ;
; -2.639 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.391     ; 1.605      ;
; -2.590 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.391     ; 1.556      ;
; -2.570 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.404     ; 1.502      ;
; -2.449 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.033      ; 2.162      ;
; -2.404 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.215     ; 2.056      ;
; -2.403 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.033      ; 2.116      ;
; -2.390 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.404     ; 1.322      ;
; -2.358 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.166     ; 1.638      ;
; -2.332 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.035      ; 2.016      ;
; -2.325 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.133     ; 1.362      ;
; -2.309 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.166     ; 1.589      ;
; -2.275 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.133     ; 1.312      ;
; -2.269 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.060     ; 2.042      ;
; -2.251 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.035      ; 1.935      ;
; -2.242 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.215     ; 1.894      ;
; -2.233 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.060     ; 2.006      ;
; -2.226 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.142     ; 1.223      ;
; -2.226 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.228     ; 1.844      ;
; -2.189 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.243     ; 1.526      ;
; -2.180 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.142     ; 1.177      ;
; -2.169 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.407     ; 1.232      ;
; -2.167 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.010      ; 2.133      ;
; -2.150 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.019      ; 2.016      ;
; -2.147 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.392     ; 1.112      ;
; -2.128 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.226     ; 1.225      ;
; -2.121 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.407     ; 1.184      ;
; -2.090 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.228     ; 1.708      ;
; -2.083 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.404     ; 1.015      ;
; -2.078 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.226     ; 1.175      ;
; -2.071 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.019      ; 1.937      ;
; -2.051 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.011      ; 2.147      ;
; -2.047 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.158     ; 1.226      ;
; -2.037 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.011      ; 2.133      ;
; -2.034 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.077     ; 2.047      ;
; -2.024 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.405     ; 1.227      ;
; -2.013 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.404     ; 1.225      ;
; -2.006 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.010      ; 1.972      ;
; -2.004 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.039      ; 2.010      ;
; -1.996 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.158     ; 1.175      ;
; -1.975 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.405     ; 1.178      ;
; -1.974 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.231     ; 1.723      ;
; -1.972 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.136     ; 1.956      ;
; -1.967 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.133     ; 1.004      ;
; -1.964 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.209      ; 2.267      ;
; -1.963 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.404     ; 1.175      ;
; -1.958 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.035      ; 1.957      ;
; -1.957 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.207      ; 2.261      ;
; -1.930 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.039      ; 1.936      ;
; -1.926 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.136     ; 1.910      ;
; -1.924 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.151     ; 1.348      ;
; -1.919 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.302     ; 1.227      ;
; -1.916 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.158     ; 1.222      ;
; -1.912 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.035      ; 1.911      ;
; -1.905 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.138     ; 1.224      ;
; -1.902 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.131     ; 1.225      ;
; -1.901 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.131     ; 1.386      ;
; -1.900 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.053      ; 2.084      ;
; -1.893 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.058      ; 2.083      ;
; -1.878 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.151     ; 1.302      ;
; -1.871 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.142     ; 0.868      ;
; -1.869 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.302     ; 1.177      ;
; -1.869 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.158     ; 1.175      ;
; -1.859 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.219     ; 1.222      ;
; -1.858 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.138     ; 1.177      ;
; -1.858 ; SPI_slave:rec_spi_ports|rx_buf[14]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.785      ; 2.748      ;
; -1.853 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.131     ; 1.176      ;
; -1.852 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.131     ; 1.337      ;
; -1.837 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.243     ; 1.174      ;
; -1.837 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.050      ; 1.981      ;
; -1.837 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.230     ; 1.725      ;
; -1.827 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.229     ; 1.724      ;
; -1.813 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.407     ; 0.876      ;
; -1.812 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.219     ; 1.175      ;
; -1.812 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.230     ; 1.700      ;
; -1.810 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.231     ; 1.559      ;
; -1.810 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.050      ; 1.954      ;
; -1.802 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.229     ; 1.699      ;
; -1.785 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.077     ; 1.798      ;
; -1.780 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.053      ; 1.964      ;
; -1.774 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.058      ; 1.964      ;
; -1.770 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.226     ; 0.867      ;
; -1.759 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.115     ; 1.228      ;
; -1.756 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.019      ; 1.749      ;
; -1.728 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.044      ; 1.898      ;
; -1.725 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.019      ; 1.718      ;
; -1.715 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.108     ; 1.228      ;
; -1.709 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.115     ; 1.178      ;
; -1.704 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.103     ; 1.223      ;
; -1.702 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.044      ; 1.872      ;
; -1.698 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.042     ; 1.748      ;
; -1.695 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.209      ; 1.998      ;
; -1.690 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.207      ; 1.994      ;
; -1.686 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.158     ; 0.865      ;
; -1.670 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.042     ; 1.720      ;
; -1.665 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.405     ; 0.868      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_sclk'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.744 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.343     ; 0.886      ;
; -2.742 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.341     ; 0.886      ;
; -2.739 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.342     ; 0.882      ;
; -2.722 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.338     ; 0.869      ;
; -2.718 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.314     ; 0.889      ;
; -2.688 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.318     ; 0.855      ;
; -2.624 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.229     ; 0.880      ;
; -2.619 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.234     ; 0.870      ;
; -2.618 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.232     ; 0.871      ;
; -2.616 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.229     ; 0.872      ;
; -2.587 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.189     ; 0.883      ;
; -2.580 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.190     ; 0.875      ;
; -2.578 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.190     ; 0.873      ;
; -2.576 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.189     ; 0.872      ;
; -2.548 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.181     ; 0.852      ;
; -2.545 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.148     ; 0.882      ;
; -2.544 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.158     ; 0.871      ;
; -2.543 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.008     ; 1.020      ;
; -2.526 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.128     ; 0.883      ;
; -2.518 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.130     ; 0.873      ;
; -2.514 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.129     ; 0.870      ;
; -2.510 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.175     ; 0.820      ;
; -2.487 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.233     ; 0.739      ;
; -2.486 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.142     ; 0.829      ;
; -2.474 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.234     ; 0.725      ;
; -2.472 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.232     ; 0.725      ;
; -2.459 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.188     ; 0.756      ;
; -2.452 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.189     ; 0.748      ;
; -2.431 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.190     ; 0.726      ;
; -2.408 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.159     ; 0.734      ;
; -2.401 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.010     ; 0.876      ;
; -2.396 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.158     ; 0.723      ;
; -2.382 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.127     ; 0.740      ;
; -2.380 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.127     ; 0.738      ;
; -2.367 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.127     ; 0.725      ;
; -2.349 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.130     ; 0.704      ;
; -2.294 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.341     ; 0.438      ;
; -2.285 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.343     ; 0.427      ;
; -2.276 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.338     ; 0.423      ;
; -2.267 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.190     ; 0.562      ;
; -2.255 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.423      ; 3.693      ;
; -2.255 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.423      ; 3.693      ;
; -2.255 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.423      ; 3.693      ;
; -2.255 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.423      ; 3.693      ;
; -2.184 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.447      ; 3.646      ;
; -2.171 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.233     ; 0.423      ;
; -2.167 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.229     ; 0.423      ;
; -2.155 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.452      ; 3.622      ;
; -2.139 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.189     ; 0.435      ;
; -2.131 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.189     ; 0.427      ;
; -2.126 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.040     ; 0.571      ;
; -2.105 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.510      ; 3.630      ;
; -2.105 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.510      ; 3.630      ;
; -2.105 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.510      ; 3.630      ;
; -2.105 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.510      ; 3.630      ;
; -2.105 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.510      ; 3.630      ;
; -2.095 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.159     ; 0.421      ;
; -2.089 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.010     ; 0.564      ;
; -2.072 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.129     ; 0.428      ;
; -2.068 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.127     ; 0.426      ;
; -2.048 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.571      ; 3.634      ;
; -2.048 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.571      ; 3.634      ;
; -2.048 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.571      ; 3.634      ;
; -2.048 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.571      ; 3.634      ;
; -2.048 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.571      ; 3.634      ;
; -2.020 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.328     ; 2.207      ;
; -2.006 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.297     ; 2.224      ;
; -2.004 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.612      ; 3.631      ;
; -2.004 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.612      ; 3.631      ;
; -2.004 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.612      ; 3.631      ;
; -2.004 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.612      ; 3.631      ;
; -1.899 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.447      ; 3.361      ;
; -1.899 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.447      ; 3.361      ;
; -1.899 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.447      ; 3.361      ;
; -1.899 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.447      ; 3.361      ;
; -1.899 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.447      ; 3.361      ;
; -1.869 ; SPI_slave:ecg_spi_ports|wr_add         ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.147     ; 2.737      ;
; -1.853 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.489      ; 3.357      ;
; -1.846 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.782      ;
; -1.846 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.782      ;
; -1.846 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.782      ;
; -1.846 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.782      ;
; -1.834 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.298     ; 2.051      ;
; -1.834 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.298     ; 2.051      ;
; -1.834 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.298     ; 2.051      ;
; -1.834 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.298     ; 2.051      ;
; -1.828 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.764      ;
; -1.828 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.764      ;
; -1.828 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.764      ;
; -1.828 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.079     ; 2.764      ;
; -1.815 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.482      ; 4.782      ;
; -1.812 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.482      ; 4.779      ;
; -1.780 ; SPI_slave:ecg_spi_ports|bit_cnt[9]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.050     ; 2.745      ;
; -1.780 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.482      ; 4.747      ;
; -1.767 ; SPI_slave:ecg_spi_ports|bit_cnt[8]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.050     ; 2.732      ;
; -1.765 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.511      ; 4.761      ;
; -1.763 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.274     ; 2.004      ;
; -1.760 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.269     ; 2.006      ;
; -1.760 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.500        ; 0.673      ; 2.948      ;
; -1.757 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.055     ; 2.717      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_sclk'                                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                   ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.594 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.230     ; 2.879      ;
; -2.543 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.232     ; 2.826      ;
; -2.486 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.816      ;
; -2.469 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.232     ; 2.752      ;
; -2.407 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.232     ; 2.690      ;
; -2.361 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.232     ; 2.644      ;
; -2.336 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.230     ; 2.621      ;
; -2.327 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.082      ; 2.924      ;
; -2.326 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.082      ; 2.923      ;
; -2.308 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.008     ; 2.815      ;
; -2.294 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.008     ; 2.801      ;
; -2.236 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.008     ; 2.743      ;
; -2.236 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.566      ;
; -2.233 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.563      ;
; -2.228 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.558      ;
; -2.207 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.008     ; 2.714      ;
; -2.198 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.086     ; 2.627      ;
; -2.197 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.527      ;
; -2.195 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.082      ; 2.792      ;
; -2.180 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.510      ;
; -2.177 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.507      ;
; -2.165 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.033     ; 2.647      ;
; -2.163 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.083     ; 3.095      ;
; -2.163 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.083     ; 3.095      ;
; -2.163 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.033     ; 2.645      ;
; -2.154 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.086     ; 2.583      ;
; -2.153 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.483      ;
; -2.143 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.105     ; 3.053      ;
; -2.143 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.105     ; 3.053      ;
; -2.125 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.008     ; 2.632      ;
; -2.121 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.008     ; 2.628      ;
; -2.120 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.033     ; 2.602      ;
; -2.119 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.033     ; 2.601      ;
; -2.115 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 3.092      ;
; -2.115 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 3.092      ;
; -2.115 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 3.092      ;
; -2.115 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 3.092      ;
; -2.115 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 3.092      ;
; -2.115 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 3.092      ;
; -2.105 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.254     ; 2.366      ;
; -2.100 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.254     ; 2.361      ;
; -2.093 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.254     ; 2.354      ;
; -2.077 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.086     ; 2.506      ;
; -2.075 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.254     ; 2.336      ;
; -2.068 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.398      ;
; -2.068 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.082      ; 2.665      ;
; -2.066 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.082      ; 2.663      ;
; -2.059 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.389      ;
; -2.046 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.177     ; 2.384      ;
; -2.041 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.371      ;
; -2.037 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.028     ; 3.024      ;
; -2.037 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.028     ; 3.024      ;
; -2.037 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.028     ; 3.024      ;
; -2.034 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.082      ; 2.631      ;
; -2.031 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.086     ; 2.460      ;
; -2.018 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.086     ; 2.447      ;
; -1.992 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.086     ; 2.421      ;
; -1.955 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.282     ; 2.188      ;
; -1.955 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.282     ; 2.188      ;
; -1.949 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.115      ; 3.079      ;
; -1.949 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.115      ; 3.079      ;
; -1.941 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.177     ; 2.279      ;
; -1.933 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.302     ; 2.146      ;
; -1.933 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.302     ; 2.146      ;
; -1.933 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.177     ; 2.271      ;
; -1.929 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.063      ; 3.007      ;
; -1.929 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.063      ; 3.007      ;
; -1.929 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.063      ; 3.007      ;
; -1.919 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 3.074      ;
; -1.919 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 3.074      ;
; -1.919 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 3.074      ;
; -1.913 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.177     ; 2.251      ;
; -1.910 ; SPI_slave:rec_spi_ports|trdy~_emulated                                                                                                      ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.275     ; 2.150      ;
; -1.907 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.237     ; 2.185      ;
; -1.907 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.237     ; 2.185      ;
; -1.907 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.237     ; 2.185      ;
; -1.907 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.237     ; 2.185      ;
; -1.907 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.237     ; 2.185      ;
; -1.907 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.237     ; 2.185      ;
; -1.902 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.177     ; 2.240      ;
; -1.897 ; SPI_slave:rec_spi_ports|roe~_emulated                                                                                                       ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.543     ; 1.869      ;
; -1.895 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.225      ;
; -1.884 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                             ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.177     ; 2.222      ;
; -1.844 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.231      ; 3.090      ;
; -1.844 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.231      ; 3.090      ;
; -1.844 ; SPI_slave:rec_spi_ports|bit_cnt[32]                                                                                                         ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.231      ; 3.090      ;
; -1.839 ; SPI_slave:rec_spi_ports|rrdy~_emulated                                                                                                      ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.428     ; 1.926      ;
; -1.829 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.227     ; 2.117      ;
; -1.829 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.227     ; 2.117      ;
; -1.829 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.227     ; 2.117      ;
; -1.784 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23] ; SPI_slave:rec_spi_ports|miso~reg0            ; fir_clk      ; rec_sclk    ; 1.000        ; -0.411     ; 2.358      ;
; -1.745 ; SPI_slave:rec_spi_ports|bit_cnt[7]                                                                                                          ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.023     ; 2.737      ;
; -1.745 ; SPI_slave:rec_spi_ports|bit_cnt[7]                                                                                                          ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.023     ; 2.737      ;
; -1.740 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.083     ; 2.172      ;
; -1.740 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.083     ; 2.172      ;
; -1.725 ; SPI_slave:rec_spi_ports|bit_cnt[7]                                                                                                          ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.045     ; 2.695      ;
; -1.725 ; SPI_slave:rec_spi_ports|bit_cnt[7]                                                                                                          ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.045     ; 2.695      ;
; -1.721 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.136     ; 2.100      ;
; -1.721 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.136     ; 2.100      ;
; -1.721 ; SPI_slave:rec_spi_ports|rd_add                                                                                                              ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.136     ; 2.100      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2s_clk'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.267 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 2.188      ;
; -1.267 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 2.188      ;
; -1.016 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.952      ;
; -1.016 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.952      ;
; -1.016 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.952      ;
; -1.016 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.952      ;
; -1.015 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.952      ;
; -1.015 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.952      ;
; -1.015 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.952      ;
; -1.015 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.952      ;
; -1.008 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.945      ;
; -1.008 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.945      ;
; -1.008 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.945      ;
; -1.008 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.945      ;
; -1.002 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.923      ;
; -1.002 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.923      ;
; -1.002 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.923      ;
; -1.002 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.923      ;
; -1.002 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.923      ;
; -0.997 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.918      ;
; -0.997 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.918      ;
; -0.997 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.918      ;
; -0.997 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.918      ;
; -0.996 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.921      ;
; -0.995 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.073     ; 1.917      ;
; -0.995 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.073     ; 1.917      ;
; -0.995 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.073     ; 1.917      ;
; -0.995 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.073     ; 1.917      ;
; -0.963 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.888      ;
; -0.963 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.888      ;
; -0.963 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.888      ;
; -0.958 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.879      ;
; -0.958 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.879      ;
; -0.958 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.879      ;
; -0.958 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.879      ;
; -0.859 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.792      ;
; -0.859 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.792      ;
; -0.859 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.792      ;
; -0.859 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.792      ;
; -0.709 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.642      ;
; -0.709 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.642      ;
; -0.709 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.642      ;
; -0.709 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.642      ;
; -0.709 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.642      ;
; -0.702 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.635      ;
; -0.702 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.635      ;
; -0.702 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.635      ;
; -0.702 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.635      ;
; -0.520 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.072     ; 1.443      ;
; -0.507 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.045     ; 1.457      ;
; -0.491 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.045     ; 1.441      ;
; -0.427 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.426     ; 0.996      ;
; -0.409 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.073     ; 1.331      ;
; -0.384 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.072     ; 1.307      ;
; -0.379 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.045     ; 1.329      ;
; -0.303 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.245      ;
; -0.219 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.066     ; 1.148      ;
; -0.201 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.049     ; 1.147      ;
; -0.162 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.096      ;
; -0.160 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.094      ;
; -0.132 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.426     ; 0.701      ;
; -0.076 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.010      ;
; -0.071 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.004      ;
; -0.071 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.005      ;
; -0.045 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.979      ;
; -0.044 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.977      ;
; -0.040 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.974      ;
; 0.052  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.882      ;
; 0.068  ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.865      ;
; 0.088  ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.846      ;
; 0.090  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.844      ;
; 0.090  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.844      ;
; 0.090  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.844      ;
; 0.091  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.843      ;
; 0.092  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.842      ;
; 0.092  ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.842      ;
; 0.093  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.841      ;
; 0.093  ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.841      ;
; 0.093  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 0.826      ;
; 0.096  ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.096  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.837      ;
; 0.096  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.096  ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.096  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.096  ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.096  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.096  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.097  ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.836      ;
; 0.097  ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.837      ;
; 0.098  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.835      ;
; 0.098  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.835      ;
; 0.098  ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.836      ;
; 0.099  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.834      ;
; 0.101  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.832      ;
; 0.233  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.700      ;
; 0.236  ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.697      ;
; 0.236  ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.698      ;
; 0.244  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.689      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.637      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_rx_req'                                                                                                               ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.132 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.757      ; 1.123      ;
; -0.123 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.757      ; 1.113      ;
; -0.117 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.754      ; 1.104      ;
; -0.106 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.781      ; 1.116      ;
; -0.101 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.781      ; 1.115      ;
; -0.090 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.815      ; 1.131      ;
; -0.071 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.783      ; 1.088      ;
; -0.035 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.714      ; 1.141      ;
; -0.001 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.859      ; 1.086      ;
; 0.004  ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.783      ; 1.170      ;
; 0.023  ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.080      ; 1.172      ;
; 0.070  ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.815      ; 1.135      ;
; 0.071  ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.817      ; 1.138      ;
; 0.079  ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.814      ; 1.126      ;
; 0.083  ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.085      ; 1.246      ;
; 0.096  ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.860      ; 1.155      ;
; 0.109  ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.858      ; 1.141      ;
; 0.111  ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.859      ; 1.138      ;
; 0.133  ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.930      ; 1.188      ;
; 0.165  ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.929      ; 1.154      ;
; 0.277  ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.086      ; 1.208      ;
; 0.299  ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.083      ; 1.180      ;
; 0.304  ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.086      ; 1.181      ;
; 0.347  ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.199      ; 1.144      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_ss_n'                                                                                                                ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.640 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.529      ; 1.123      ;
; 0.649 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.529      ; 1.113      ;
; 0.655 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.526      ; 1.104      ;
; 0.666 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.553      ; 1.116      ;
; 0.671 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.553      ; 1.115      ;
; 0.682 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.587      ; 1.131      ;
; 0.701 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.555      ; 1.088      ;
; 0.737 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.486      ; 1.141      ;
; 0.771 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.631      ; 1.086      ;
; 0.776 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.555      ; 1.170      ;
; 0.795 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.852      ; 1.172      ;
; 0.842 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.587      ; 1.135      ;
; 0.843 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.589      ; 1.138      ;
; 0.851 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.586      ; 1.126      ;
; 0.855 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.857      ; 1.246      ;
; 0.868 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.632      ; 1.155      ;
; 0.881 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.630      ; 1.141      ;
; 0.883 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.631      ; 1.138      ;
; 0.905 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.702      ; 1.188      ;
; 0.937 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.701      ; 1.154      ;
; 1.049 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.858      ; 1.208      ;
; 1.071 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.855      ; 1.180      ;
; 1.076 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.858      ; 1.181      ;
; 1.119 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.971      ; 1.144      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_ss_n'                                                                                                                  ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.251 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.270      ; 1.049      ;
; -1.127 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.120      ; 1.023      ;
; -1.116 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.118      ; 1.032      ;
; -1.113 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.124      ; 1.041      ;
; -1.098 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.124      ; 1.056      ;
; -1.056 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.123      ; 1.097      ;
; -0.943 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.957      ; 1.044      ;
; -0.932 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.893      ; 0.991      ;
; -0.917 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.958      ; 1.071      ;
; -0.900 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.892      ; 1.022      ;
; -0.900 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.893      ; 1.023      ;
; -0.886 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.894      ; 1.038      ;
; -0.863 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.851      ; 1.018      ;
; -0.862 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.851      ; 1.019      ;
; -0.861 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.849      ; 1.018      ;
; -0.860 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.852      ; 1.022      ;
; -0.853 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.821      ; 0.998      ;
; -0.824 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.819      ; 1.025      ;
; -0.821 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.819      ; 1.028      ;
; -0.800 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.792      ; 1.022      ;
; -0.798 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.795      ; 1.027      ;
; -0.796 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.821      ; 1.055      ;
; -0.795 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.795      ; 1.030      ;
; -0.757 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.751      ; 1.024      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                    ; To Node                                                                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.604 ; ecg_rx_req                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[2][0]                                   ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.413      ; 2.006      ;
; -0.266 ; ecg_rx_req                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                             ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.413      ; 2.344      ;
; -0.265 ; ecg_rx_req                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                             ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.413      ; 2.345      ;
; -0.263 ; ecg_rx_req                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                 ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.413      ; 2.347      ;
; 0.067  ; ecg_rx_req                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[2][0]                                   ; ecg_rx_req   ; fir_clk     ; -0.500       ; 2.413      ; 2.177      ;
; 0.111  ; ecg_ss_n                                                                                                                                                                     ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[2][0]                                   ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.413      ; 2.721      ;
; 0.296  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][19]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.863      ;
; 0.303  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][18]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.870      ;
; 0.314  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][13]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.390      ; 0.891      ;
; 0.315  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][10]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.883      ;
; 0.318  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][9]                         ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.886      ;
; 0.318  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][20]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.885      ;
; 0.319  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][0]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.390      ; 0.896      ;
; 0.320  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][3]                         ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.888      ;
; 0.325  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][12]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.893      ;
; 0.326  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][16]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.894      ;
; 0.327  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][21]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.894      ;
; 0.329  ; I2S:i2s_ports|r_sr_in[22]                                                                                                                                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][22]                                                          ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.599      ;
; 0.330  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][15]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.390      ; 0.907      ;
; 0.330  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[2]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.372      ; 0.889      ;
; 0.331  ; I2S:i2s_ports|l_sr_in[7]                                                                                                                                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][7]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.600      ;
; 0.332  ; I2S:i2s_ports|r_sr_in[21]                                                                                                                                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][21]                                                          ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.602      ;
; 0.333  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][15]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.901      ;
; 0.336  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][4]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.378      ; 0.901      ;
; 0.336  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][11]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.378      ; 0.901      ;
; 0.336  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][12]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.390      ; 0.913      ;
; 0.336  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[3]                                     ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.372      ; 0.895      ;
; 0.338  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[0]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.372      ; 0.897      ;
; 0.341  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][5]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.378      ; 0.906      ;
; 0.341  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][11]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.909      ;
; 0.341  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][14]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.909      ;
; 0.342  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][13]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.910      ;
; 0.342  ; I2S:i2s_ports|l_sr_in[4]                                                                                                                                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][4]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.612      ;
; 0.344  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[4]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.372      ; 0.903      ;
; 0.344  ; I2S:i2s_ports|r_sr_in[8]                                                                                                                                                     ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][8]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.613      ;
; 0.345  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][21]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.913      ;
; 0.345  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[3]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.372      ; 0.904      ;
; 0.346  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[2]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.374      ; 0.907      ;
; 0.346  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.074      ; 0.577      ;
; 0.346  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.074      ; 0.577      ;
; 0.346  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                           ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.074      ; 0.577      ;
; 0.346  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.074      ; 0.577      ;
; 0.346  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.074      ; 0.577      ;
; 0.348  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][17]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.915      ;
; 0.349  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.074      ; 0.580      ;
; 0.349  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.074      ; 0.580      ;
; 0.353  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][9]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.378      ; 0.918      ;
; 0.355  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][1]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.390      ; 0.932      ;
; 0.356  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][14]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.390      ; 0.933      ;
; 0.358  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                           ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                     ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                               ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                  ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][2]                       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][2]                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.076      ; 0.592      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                  ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                  ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                         ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                           ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                           ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.360  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.060      ; 0.577      ;
; 0.360  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.060      ; 0.577      ;
; 0.360  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][7]                       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][7]                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.075      ; 0.592      ;
; 0.360  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[1]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.372      ; 0.919      ;
; 0.360  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][17]~_Duplicate_1         ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][17]                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.075      ; 0.592      ;
; 0.361  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][19]                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][19]                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.075      ; 0.593      ;
; 0.361  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][3]                       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][3]                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.076      ; 0.594      ;
; 0.362  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[1][0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[0][0]                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.074      ; 0.593      ;
; 0.362  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][23]                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][23]                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.075      ; 0.594      ;
; 0.362  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.580      ;
; 0.370  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.589      ;
; 0.370  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.588      ;
; 0.371  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.374      ; 0.932      ;
; 0.371  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[3]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.374      ; 0.932      ;
; 0.373  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_oseq_gated_reg_q[0]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.591      ;
; 0.373  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][10]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][10]                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.592      ;
; 0.373  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[4]                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.591      ;
; 0.373  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][22]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][22]                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.591      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_rx_req'                                                                                                                ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.443 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.462      ; 1.049      ;
; -0.319 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.312      ; 1.023      ;
; -0.308 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.310      ; 1.032      ;
; -0.305 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.316      ; 1.041      ;
; -0.290 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.316      ; 1.056      ;
; -0.248 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.315      ; 1.097      ;
; -0.135 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.149      ; 1.044      ;
; -0.124 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.085      ; 0.991      ;
; -0.109 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.150      ; 1.071      ;
; -0.092 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.084      ; 1.022      ;
; -0.092 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.085      ; 1.023      ;
; -0.078 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.086      ; 1.038      ;
; -0.055 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.043      ; 1.018      ;
; -0.054 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.043      ; 1.019      ;
; -0.053 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.041      ; 1.018      ;
; -0.052 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.044      ; 1.022      ;
; -0.045 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.013      ; 0.998      ;
; -0.016 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.011      ; 1.025      ;
; -0.013 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.011      ; 1.028      ;
; 0.008  ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.984      ; 1.022      ;
; 0.010  ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.987      ; 1.027      ;
; 0.012  ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.013      ; 1.055      ;
; 0.013  ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.987      ; 1.030      ;
; 0.051  ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.943      ; 1.024      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_sclk'                                                                                                                             ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.047 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.119      ; 2.353      ;
; 0.155 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.423      ; 2.765      ;
; 0.157 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.294      ; 2.638      ;
; 0.161 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 2.668      ;
; 0.176 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.128      ; 2.491      ;
; 0.178 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 2.685      ;
; 0.180 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 2.687      ;
; 0.202 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.538      ; 2.927      ;
; 0.217 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.223      ; 2.627      ;
; 0.219 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.223      ; 2.629      ;
; 0.221 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.398      ; 2.806      ;
; 0.234 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.119      ; 2.540      ;
; 0.234 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.119      ; 2.540      ;
; 0.260 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.128      ; 2.575      ;
; 0.280 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.128      ; 2.595      ;
; 0.296 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.398      ; 2.881      ;
; 0.318 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.398      ; 2.903      ;
; 0.325 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.119      ; 2.631      ;
; 0.330 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.223      ; 2.740      ;
; 0.374 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.119      ; 2.680      ;
; 0.375 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.071      ; 2.633      ;
; 0.379 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.294      ; 2.860      ;
; 0.381 ; SPI_slave:rec_spi_ports|rd_add        ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|ch_add2       ; SPI_slave:rec_spi_ports|ch_add2              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|ch_add1       ; SPI_slave:rec_spi_ports|ch_add1              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[0]     ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[1]     ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[2]     ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[3]     ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[4]     ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[5]     ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[6]     ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[7]     ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[8]     ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[9]     ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[10]    ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[11]    ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[12]    ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[13]    ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[14]    ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[15]    ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[16]    ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[17]    ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[18]    ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[19]    ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[20]    ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[21]    ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[22]    ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[23]    ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.395 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.593      ;
; 0.401 ; SPI_slave:rec_spi_ports|bit_cnt[24]   ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.599      ;
; 0.402 ; SPI_slave:rec_spi_ports|bit_cnt[17]   ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.600      ;
; 0.403 ; SPI_slave:rec_spi_ports|bit_cnt[22]   ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.601      ;
; 0.403 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.601      ;
; 0.412 ; SPI_slave:rec_spi_ports|bit_cnt[10]   ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.612      ;
; 0.414 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.049      ; 2.650      ;
; 0.414 ; SPI_slave:rec_spi_ports|bit_cnt[15]   ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.612      ;
; 0.414 ; SPI_slave:rec_spi_ports|bit_cnt[14]   ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.612      ;
; 0.417 ; SPI_slave:rec_spi_ports|bit_cnt[26]   ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.615      ;
; 0.422 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.620      ;
; 0.422 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.620      ;
; 0.434 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.119      ; 2.740      ;
; 0.436 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.423      ; 2.546      ;
; 0.454 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.049      ; 2.690      ;
; 0.511 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.538      ; 2.736      ;
; 0.521 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.719      ;
; 0.531 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.071      ; 2.789      ;
; 0.536 ; SPI_slave:rec_spi_ports|bit_cnt[25]   ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.734      ;
; 0.542 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.073      ; 2.802      ;
; 0.544 ; SPI_slave:rec_spi_ports|bit_cnt[12]   ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.743      ;
; 0.547 ; SPI_slave:rec_spi_ports|bit_cnt[21]   ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.745      ;
; 0.551 ; SPI_slave:rec_spi_ports|bit_cnt[13]   ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.751      ;
; 0.557 ; SPI_slave:rec_spi_ports|bit_cnt[9]    ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.757      ;
; 0.558 ; SPI_slave:rec_spi_ports|bit_cnt[27]   ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.756      ;
; 0.558 ; SPI_slave:rec_spi_ports|bit_cnt[19]   ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.184      ; 0.899      ;
; 0.558 ; SPI_slave:rec_spi_ports|bit_cnt[16]   ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.756      ;
; 0.566 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.764      ;
; 0.574 ; SPI_slave:rec_spi_ports|bit_cnt[24]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.366      ; 0.597      ;
; 0.612 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.270      ; 3.069      ;
; 0.614 ; SPI_slave:rec_spi_ports|bit_cnt[17]   ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.523      ; 0.794      ;
; 0.644 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.848      ;
; 0.644 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.238      ; 1.039      ;
; 0.669 ; SPI_slave:rec_spi_ports|bit_cnt[12]   ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.467      ; 0.793      ;
; 0.672 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.876      ;
; 0.672 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.876      ;
; 0.682 ; SPI_slave:rec_spi_ports|bit_cnt[31]   ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.881      ;
; 0.685 ; SPI_slave:rec_spi_ports|bit_cnt[28]   ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.883      ;
; 0.686 ; SPI_slave:rec_spi_ports|bit_cnt[29]   ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.884      ;
; 0.719 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.917      ;
; 0.726 ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; -0.052     ; 0.361      ;
; 0.728 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.119      ; 2.534      ;
; 0.757 ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.022      ; 0.466      ;
; 0.761 ; SPI_slave:rec_spi_ports|bit_cnt[23]   ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.959      ;
; 0.763 ; SPI_slave:rec_spi_ports|bit_cnt[19]   ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.523      ; 0.943      ;
; 0.763 ; SPI_slave:rec_spi_ports|bit_cnt[15]   ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.523      ; 0.943      ;
; 0.772 ; SPI_slave:rec_spi_ports|bit_cnt[22]   ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.366      ; 0.795      ;
; 0.773 ; SPI_slave:rec_spi_ports|bit_cnt[18]   ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.971      ;
; 0.780 ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.035      ; 0.502      ;
; 0.788 ; SPI_slave:rec_spi_ports|bit_cnt[20]   ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.986      ;
; 0.794 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.271      ; 1.222      ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_sclk'                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.316 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.835      ; 3.338      ;
; 0.371 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.877      ; 3.435      ;
; 0.381 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.401 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.600      ;
; 0.402 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.601      ;
; 0.405 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.604      ;
; 0.407 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.612      ; 3.206      ;
; 0.411 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.611      ;
; 0.412 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.612      ;
; 0.412 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.612      ;
; 0.413 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.613      ;
; 0.413 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.613      ;
; 0.414 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.614      ;
; 0.415 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.615      ;
; 0.416 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.614      ;
; 0.528 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.727      ;
; 0.539 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.739      ;
; 0.544 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.743      ;
; 0.555 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.755      ;
; 0.556 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.756      ;
; 0.557 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.757      ;
; 0.557 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.755      ;
; 0.558 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.758      ;
; 0.563 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.762      ;
; 0.626 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.695      ; 0.978      ;
; 0.651 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 2.835      ; 3.173      ;
; 0.665 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.695      ; 1.017      ;
; 0.678 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.268      ; 0.603      ;
; 0.681 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.881      ;
; 0.687 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.886      ;
; 0.727 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.316      ; 1.200      ;
; 0.740 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.777      ; 1.174      ;
; 0.745 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 2.877      ; 3.309      ;
; 0.749 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.949      ;
; 0.753 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.777      ; 1.187      ;
; 0.771 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.971      ;
; 0.784 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.799      ; 1.240      ;
; 0.803 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.777      ; 1.237      ;
; 0.817 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.940      ; 1.414      ;
; 0.827 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.957      ; 1.441      ;
; 0.863 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.062      ;
; 0.868 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.067      ;
; 0.874 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.268      ; 0.799      ;
; 0.881 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.957      ; 1.495      ;
; 0.888 ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.088      ;
; 0.893 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 1.094      ;
; 0.894 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.093      ;
; 0.894 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 1.095      ;
; 0.894 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.957      ; 1.508      ;
; 0.895 ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.094      ;
; 0.909 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.109      ;
; 0.920 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.119      ;
; 0.957 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.656      ; 3.800      ;
; 0.959 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.656      ; 3.802      ;
; 0.972 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.777      ; 1.406      ;
; 0.987 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.762      ; 3.936      ;
; 0.991 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 3.785      ;
; 0.993 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.079      ; 1.229      ;
; 0.994 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.762      ; 3.943      ;
; 0.999 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.198      ;
; 0.999 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 1.200      ;
; 0.999 ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.198      ;
; 1.001 ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.200      ;
; 1.002 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.846      ; 1.505      ;
; 1.013 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.211      ;
; 1.013 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.695      ; 1.365      ;
; 1.014 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.846      ; 1.517      ;
; 1.016 ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.215      ;
; 1.026 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.846      ; 1.529      ;
; 1.029 ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.229      ;
; 1.034 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 2.612      ; 3.333      ;
; 1.035 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.233      ;
; 1.043 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.758      ; 1.458      ;
; 1.047 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.719      ; 3.953      ;
; 1.051 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.124      ; 1.332      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2s_clk'                                                                                               ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.370 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.589      ;
; 0.381 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.600      ;
; 0.382 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.600      ;
; 0.464 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.697      ;
; 0.523 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.742      ;
; 0.526 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.745      ;
; 0.527 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.746      ;
; 0.528 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.747      ;
; 0.528 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.747      ;
; 0.529 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.747      ;
; 0.529 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.747      ;
; 0.529 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.747      ;
; 0.529 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.747      ;
; 0.530 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.748      ;
; 0.530 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.748      ;
; 0.530 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.748      ;
; 0.530 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.748      ;
; 0.531 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.749      ;
; 0.531 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.749      ;
; 0.532 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.750      ;
; 0.532 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.750      ;
; 0.533 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.751      ;
; 0.533 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.751      ;
; 0.534 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.752      ;
; 0.535 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.753      ;
; 0.535 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.753      ;
; 0.535 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.752      ;
; 0.535 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.753      ;
; 0.553 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.770      ;
; 0.561 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.779      ;
; 0.637 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.855      ;
; 0.637 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.855      ;
; 0.638 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.857      ;
; 0.664 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.883      ;
; 0.665 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.883      ;
; 0.706 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.924      ;
; 0.732 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; -0.288     ; 0.601      ;
; 0.767 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.985      ;
; 0.782 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.000      ;
; 0.802 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.073      ; 1.032      ;
; 0.816 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.030      ;
; 0.903 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.070      ; 1.130      ;
; 0.934 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; -0.288     ; 0.803      ;
; 0.987 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.194      ;
; 0.995 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.078      ; 1.230      ;
; 1.025 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.231      ;
; 1.084 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.077      ; 1.318      ;
; 1.093 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.078      ; 1.328      ;
; 1.118 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.325      ;
; 1.412 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.631      ;
; 1.412 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.631      ;
; 1.412 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.631      ;
; 1.412 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.631      ;
; 1.418 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.636      ;
; 1.418 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.636      ;
; 1.418 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.636      ;
; 1.418 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.636      ;
; 1.418 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.636      ;
; 1.575 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.794      ;
; 1.575 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.794      ;
; 1.575 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.794      ;
; 1.575 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.794      ;
; 1.666 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.872      ;
; 1.666 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.872      ;
; 1.666 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.872      ;
; 1.666 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.872      ;
; 1.670 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.880      ;
; 1.670 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.880      ;
; 1.670 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.880      ;
; 1.675 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.882      ;
; 1.675 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.882      ;
; 1.675 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.882      ;
; 1.675 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.882      ;
; 1.680 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.886      ;
; 1.680 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.886      ;
; 1.680 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.886      ;
; 1.680 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.886      ;
; 1.680 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.886      ;
; 1.690 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.066      ; 1.913      ;
; 1.690 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.066      ; 1.913      ;
; 1.690 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.066      ; 1.913      ;
; 1.690 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.066      ; 1.913      ;
; 1.693 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.064      ; 1.914      ;
; 1.693 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.064      ; 1.914      ;
; 1.693 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.064      ; 1.914      ;
; 1.693 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.064      ; 1.914      ;
; 1.696 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.906      ;
; 1.696 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.065      ; 1.918      ;
; 1.696 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.065      ; 1.918      ;
; 1.696 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.065      ; 1.918      ;
; 1.696 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.065      ; 1.918      ;
; 1.698 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.904      ;
; 1.698 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.904      ;
; 1.698 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.904      ;
; 1.698 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.904      ;
; 1.956 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 2.162      ;
; 1.956 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 2.162      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_ss_n'                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.411 ; SPI_slave:rec_spi_ports|rx_buf[14]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.022      ; 2.463      ;
; 0.498 ; SPI_slave:rec_spi_ports|rx_buf[20]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.022      ; 2.550      ;
; 0.516 ; SPI_slave:rec_spi_ports|rx_buf[16]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.022      ; 2.568      ;
; 0.539 ; SPI_slave:rec_spi_ports|rx_buf[12]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.028      ; 2.597      ;
; 0.556 ; SPI_slave:rec_spi_ports|rx_buf[21]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.005      ; 2.591      ;
; 0.556 ; SPI_slave:rec_spi_ports|rx_buf[19]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.024      ; 2.610      ;
; 0.556 ; SPI_slave:rec_spi_ports|rx_buf[6]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.057      ; 2.643      ;
; 0.566 ; SPI_slave:rec_spi_ports|rx_buf[3]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.056      ; 2.652      ;
; 0.573 ; SPI_slave:rec_spi_ports|rx_buf[9]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.965      ; 2.568      ;
; 0.575 ; SPI_slave:rec_spi_ports|rx_buf[2]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.005      ; 2.610      ;
; 0.579 ; SPI_slave:rec_spi_ports|rx_buf[17]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.981      ; 2.590      ;
; 0.581 ; SPI_slave:rec_spi_ports|rx_buf[1]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.003      ; 2.614      ;
; 0.603 ; SPI_slave:rec_spi_ports|rx_buf[0]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.021      ; 2.654      ;
; 0.609 ; SPI_slave:rec_spi_ports|rx_buf[18]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.175      ; 2.814      ;
; 0.637 ; SPI_slave:rec_spi_ports|rx_buf[8]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.028      ; 2.695      ;
; 0.652 ; SPI_slave:rec_spi_ports|rx_buf[13]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.981      ; 2.663      ;
; 0.663 ; SPI_slave:rec_spi_ports|rx_buf[15]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.979      ; 2.672      ;
; 0.665 ; SPI_slave:rec_spi_ports|rx_buf[23]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.166      ; 2.861      ;
; 0.673 ; SPI_slave:rec_spi_ports|rx_buf[11]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.030      ; 2.733      ;
; 0.675 ; SPI_slave:rec_spi_ports|rx_buf[7]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.057      ; 2.762      ;
; 0.682 ; SPI_slave:rec_spi_ports|rx_buf[5]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.057      ; 2.769      ;
; 0.709 ; SPI_slave:rec_spi_ports|rx_buf[22]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.177      ; 2.916      ;
; 0.714 ; SPI_slave:rec_spi_ports|rx_buf[10]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.028      ; 2.772      ;
; 0.757 ; SPI_slave:rec_spi_ports|rx_buf[4]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.056      ; 2.843      ;
; 1.076 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.199      ; 0.815      ;
; 1.076 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.201      ; 0.817      ;
; 1.115 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.168      ; 1.313      ;
; 1.181 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.099      ; 1.310      ;
; 1.188 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.093     ; 1.125      ;
; 1.202 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.358      ; 1.590      ;
; 1.206 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.360      ; 1.596      ;
; 1.209 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.067      ; 0.816      ;
; 1.213 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.063      ; 0.816      ;
; 1.226 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.052      ; 0.818      ;
; 1.243 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.034      ; 0.817      ;
; 1.255 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.022      ; 0.817      ;
; 1.262 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.016      ; 0.818      ;
; 1.266 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.012      ; 0.818      ;
; 1.277 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.213      ; 1.520      ;
; 1.279 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.003     ; 0.816      ;
; 1.281 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.003     ; 0.818      ;
; 1.281 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.003     ; 0.818      ;
; 1.282 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.005     ; 0.817      ;
; 1.298 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.194      ; 1.522      ;
; 1.306 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.183      ; 1.519      ;
; 1.315 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.071     ; 1.274      ;
; 1.317 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.072     ; 1.275      ;
; 1.322 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.090     ; 1.262      ;
; 1.338 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.043      ; 0.921      ;
; 1.339 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.188      ; 1.557      ;
; 1.341 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.184      ; 1.555      ;
; 1.348 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.072     ; 0.816      ;
; 1.355 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.077     ; 0.818      ;
; 1.356 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.168      ; 1.554      ;
; 1.357 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.223      ; 1.610      ;
; 1.357 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.167      ; 1.554      ;
; 1.362 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.219      ; 1.611      ;
; 1.366 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.199      ; 1.105      ;
; 1.367 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.201      ; 1.108      ;
; 1.375 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.099     ; 0.816      ;
; 1.382 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.201      ; 1.123      ;
; 1.383 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.199      ; 1.122      ;
; 1.410 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.156      ; 1.596      ;
; 1.417 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.140     ; 0.817      ;
; 1.427 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.099      ; 1.556      ;
; 1.428 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.153      ; 1.611      ;
; 1.441 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.358      ; 1.829      ;
; 1.443 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.360      ; 1.833      ;
; 1.448 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.213      ; 1.691      ;
; 1.450 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.093     ; 1.387      ;
; 1.451 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.204      ; 1.685      ;
; 1.465 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.084      ; 1.579      ;
; 1.469 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.021      ; 1.520      ;
; 1.485 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.062      ; 1.577      ;
; 1.502 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.067      ; 1.109      ;
; 1.507 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.063      ; 1.110      ;
; 1.514 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.183      ; 1.727      ;
; 1.516 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.067      ; 1.123      ;
; 1.518 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.241     ; 0.817      ;
; 1.520 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.242     ; 0.818      ;
; 1.520 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.223      ; 1.773      ;
; 1.522 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.063      ; 1.125      ;
; 1.525 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.219      ; 1.774      ;
; 1.537 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.034      ; 1.111      ;
; 1.541 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.081     ; 1.490      ;
; 1.545 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.272     ; 1.303      ;
; 1.547 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.022      ; 1.109      ;
; 1.550 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.188      ; 1.768      ;
; 1.552 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.263     ; 0.829      ;
; 1.553 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.034      ; 1.127      ;
; 1.554 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.016      ; 1.110      ;
; 1.554 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.184      ; 1.768      ;
; 1.556 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.194      ; 1.780      ;
; 1.558 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.012      ; 1.110      ;
; 1.561 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.022      ; 1.123      ;
; 1.568 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.016      ; 1.124      ;
; 1.568 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.071     ; 1.527      ;
; 1.570 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.012      ; 1.122      ;
; 1.570 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.167      ; 1.767      ;
; 1.572 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.003     ; 1.109      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ecg_sclk'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.506      ; 5.310      ;
; -2.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.506      ; 5.310      ;
; -2.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.506      ; 5.310      ;
; -2.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.506      ; 5.310      ;
; -2.319 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.506      ; 5.310      ;
; -2.232 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.614      ; 5.331      ;
; -2.232 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.614      ; 5.331      ;
; -2.232 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.614      ; 5.331      ;
; -2.232 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.614      ; 5.331      ;
; -2.232 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.614      ; 5.331      ;
; -2.158 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.655      ; 5.298      ;
; -2.158 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.655      ; 5.298      ;
; -2.158 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.655      ; 5.298      ;
; -2.158 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.655      ; 5.298      ;
; -1.923 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.482      ; 4.890      ;
; -1.923 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.482      ; 4.890      ;
; -1.923 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.482      ; 4.890      ;
; -1.923 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.482      ; 4.890      ;
; -1.901 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.506      ; 4.892      ;
; -1.843 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.553      ; 4.881      ;
; -1.843 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.553      ; 4.881      ;
; -1.843 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.553      ; 4.881      ;
; -1.843 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.553      ; 4.881      ;
; -1.843 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.553      ; 4.881      ;
; -1.572 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.772      ; 4.829      ;
; -1.562 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.506      ; 5.053      ;
; -1.562 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.506      ; 5.053      ;
; -1.562 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.506      ; 5.053      ;
; -1.562 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.506      ; 5.053      ;
; -1.562 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.506      ; 5.053      ;
; -1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.614      ; 5.069      ;
; -1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.614      ; 5.069      ;
; -1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.614      ; 5.069      ;
; -1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.614      ; 5.069      ;
; -1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.614      ; 5.069      ;
; -1.418 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.500      ; 4.403      ;
; -1.418 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.500      ; 4.403      ;
; -1.418 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.500      ; 4.403      ;
; -1.418 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.500      ; 4.403      ;
; -1.418 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.500      ; 4.403      ;
; -1.418 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.500      ; 4.403      ;
; -1.418 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.500      ; 4.403      ;
; -1.418 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.500      ; 4.403      ;
; -1.418 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.500      ; 4.403      ;
; -1.418 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.500      ; 4.403      ;
; -1.403 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.772      ; 5.160      ;
; -1.401 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.655      ; 5.041      ;
; -1.401 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.655      ; 5.041      ;
; -1.401 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.655      ; 5.041      ;
; -1.401 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.655      ; 5.041      ;
; -1.195 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.482      ; 4.662      ;
; -1.195 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.482      ; 4.662      ;
; -1.195 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.482      ; 4.662      ;
; -1.195 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.482      ; 4.662      ;
; -1.169 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.506      ; 4.660      ;
; -1.164 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.782      ; 4.431      ;
; -1.156 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.548      ; 4.189      ;
; -1.113 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.553      ; 4.651      ;
; -1.113 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.553      ; 4.651      ;
; -1.113 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.553      ; 4.651      ;
; -1.113 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.553      ; 4.651      ;
; -1.113 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.553      ; 4.651      ;
; -1.057 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.208      ; 3.750      ;
; -1.057 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.208      ; 3.750      ;
; -1.057 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.208      ; 3.750      ;
; -0.953 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.732      ; 4.170      ;
; -0.946 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.156      ; 3.587      ;
; -0.938 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.239      ; 3.662      ;
; -0.938 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.239      ; 3.662      ;
; -0.938 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.239      ; 3.662      ;
; -0.936 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.782      ; 4.703      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.399      ;
; -0.679 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.500      ; 4.164      ;
; -0.679 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.500      ; 4.164      ;
; -0.679 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.500      ; 4.164      ;
; -0.679 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.500      ; 4.164      ;
; -0.679 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.500      ; 4.164      ;
; -0.679 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.500      ; 4.164      ;
; -0.679 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.500      ; 4.164      ;
; -0.679 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.500      ; 4.164      ;
; -0.679 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.500      ; 4.164      ;
; -0.679 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.500      ; 4.164      ;
; -0.654 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.732      ; 4.371      ;
; -0.397 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.548      ; 3.930      ;
; -0.326 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.208      ; 3.519      ;
; -0.326 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.208      ; 3.519      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rec_sclk'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.627 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.447      ; 3.559      ;
; -0.492 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.191      ; 3.168      ;
; -0.305 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.447      ; 3.737      ;
; -0.201 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.048      ; 2.734      ;
; -0.201 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.048      ; 2.734      ;
; -0.201 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.048      ; 2.734      ;
; -0.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.191      ; 3.372      ;
; -0.176 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.674      ;
; -0.176 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.674      ;
; -0.176 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.674      ;
; -0.176 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.674      ;
; -0.140 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.037      ; 2.662      ;
; -0.140 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.037      ; 2.662      ;
; -0.140 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.037      ; 2.662      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.993      ; 2.599      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.993      ; 2.599      ;
; -0.094 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.337      ; 2.916      ;
; -0.070 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.955      ; 2.510      ;
; -0.070 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.955      ; 2.510      ;
; -0.070 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.955      ; 2.510      ;
; -0.070 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.955      ; 2.510      ;
; -0.070 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.955      ; 2.510      ;
; -0.070 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.955      ; 2.510      ;
; -0.070 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.955      ; 2.510      ;
; -0.070 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.955      ; 2.510      ;
; -0.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.207      ; 2.706      ;
; -0.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.207      ; 2.706      ;
; -0.011 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.979      ; 2.475      ;
; -0.011 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.979      ; 2.475      ;
; -0.011 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.979      ; 2.475      ;
; -0.011 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.979      ; 2.475      ;
; -0.011 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.979      ; 2.475      ;
; -0.011 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.979      ; 2.475      ;
; 0.021  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.038      ; 2.502      ;
; 0.021  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.038      ; 2.502      ;
; 0.021  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.038      ; 2.502      ;
; 0.021  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.038      ; 2.502      ;
; 0.021  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.038      ; 2.502      ;
; 0.021  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.038      ; 2.502      ;
; 0.031  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.995      ; 2.449      ;
; 0.033  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.971      ; 2.423      ;
; 0.033  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.971      ; 2.423      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.081      ; 2.518      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.081      ; 2.518      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.081      ; 2.518      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.081      ; 2.518      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.081      ; 2.518      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.081      ; 2.518      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.081      ; 2.518      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.081      ; 2.518      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.081      ; 2.518      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.081      ; 2.518      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.081      ; 2.518      ;
; 0.063  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.139      ; 2.561      ;
; 0.063  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.139      ; 2.561      ;
; 0.063  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.139      ; 2.561      ;
; 0.077  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.232      ; 2.640      ;
; 0.077  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.232      ; 2.640      ;
; 0.077  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.232      ; 2.640      ;
; 0.093  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.307      ; 2.699      ;
; 0.093  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.307      ; 2.699      ;
; 0.093  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.307      ; 2.699      ;
; 0.201  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.337      ; 3.121      ;
; 0.472  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.048      ; 2.561      ;
; 0.472  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.048      ; 2.561      ;
; 0.472  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.048      ; 2.561      ;
; 0.497  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.013      ; 2.501      ;
; 0.497  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.013      ; 2.501      ;
; 0.497  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.013      ; 2.501      ;
; 0.497  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.013      ; 2.501      ;
; 0.530  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.037      ; 2.492      ;
; 0.530  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.037      ; 2.492      ;
; 0.530  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.037      ; 2.492      ;
; 0.550  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.993      ; 2.428      ;
; 0.550  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.993      ; 2.428      ;
; 0.618  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.955      ; 2.322      ;
; 0.618  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.955      ; 2.322      ;
; 0.618  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.955      ; 2.322      ;
; 0.618  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.955      ; 2.322      ;
; 0.618  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.955      ; 2.322      ;
; 0.618  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.955      ; 2.322      ;
; 0.618  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.955      ; 2.322      ;
; 0.618  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.955      ; 2.322      ;
; 0.650  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.207      ; 2.542      ;
; 0.650  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.207      ; 2.542      ;
; 0.670  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.979      ; 2.294      ;
; 0.670  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.979      ; 2.294      ;
; 0.670  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.979      ; 2.294      ;
; 0.670  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.979      ; 2.294      ;
; 0.670  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.979      ; 2.294      ;
; 0.670  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.979      ; 2.294      ;
; 0.704  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.995      ; 2.276      ;
; 0.712  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.971      ; 2.244      ;
; 0.712  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.971      ; 2.244      ;
; 0.719  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.038      ; 2.304      ;
; 0.719  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.038      ; 2.304      ;
; 0.719  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.038      ; 2.304      ;
; 0.719  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.038      ; 2.304      ;
; 0.719  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.038      ; 2.304      ;
; 0.719  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.038      ; 2.304      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.187 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.398      ; 2.398      ;
; -0.187 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.398      ; 2.398      ;
; -0.187 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.398      ; 2.398      ;
; -0.140 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 2.367      ;
; -0.140 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 2.367      ;
; -0.140 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 2.367      ;
; -0.129 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.223      ; 2.281      ;
; -0.129 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.223      ; 2.281      ;
; -0.129 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.223      ; 2.281      ;
; -0.104 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.163      ; 2.246      ;
; -0.104 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.163      ; 2.246      ;
; -0.104 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.163      ; 2.246      ;
; -0.104 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.163      ; 2.246      ;
; -0.104 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.163      ; 2.246      ;
; -0.104 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.163      ; 2.246      ;
; -0.104 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.163      ; 2.246      ;
; -0.104 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.163      ; 2.246      ;
; -0.104 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.163      ; 2.246      ;
; -0.104 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.163      ; 2.246      ;
; -0.104 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.163      ; 2.246      ;
; -0.079 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.119      ; 2.227      ;
; -0.079 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.119      ; 2.227      ;
; -0.079 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.119      ; 2.227      ;
; -0.079 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.119      ; 2.227      ;
; -0.079 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.119      ; 2.227      ;
; -0.079 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.119      ; 2.227      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.049      ; 2.169      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.049      ; 2.169      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.073      ; 2.201      ;
; -0.026 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.056      ; 2.217      ;
; -0.026 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.056      ; 2.217      ;
; -0.026 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.056      ; 2.217      ;
; -0.026 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.056      ; 2.217      ;
; -0.026 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.056      ; 2.217      ;
; -0.026 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.056      ; 2.217      ;
; -0.025 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.294      ; 2.456      ;
; -0.025 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.294      ; 2.456      ;
; 0.025  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.032      ; 2.244      ;
; 0.025  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.032      ; 2.244      ;
; 0.025  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.032      ; 2.244      ;
; 0.025  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.032      ; 2.244      ;
; 0.025  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.032      ; 2.244      ;
; 0.025  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.032      ; 2.244      ;
; 0.025  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.032      ; 2.244      ;
; 0.025  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.032      ; 2.244      ;
; 0.088  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.071      ; 2.346      ;
; 0.088  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.071      ; 2.346      ;
; 0.104  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.117      ; 2.408      ;
; 0.104  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.117      ; 2.408      ;
; 0.104  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.117      ; 2.408      ;
; 0.137  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.092      ; 2.416      ;
; 0.137  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.092      ; 2.416      ;
; 0.137  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.092      ; 2.416      ;
; 0.137  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.092      ; 2.416      ;
; 0.159  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.128      ; 2.474      ;
; 0.159  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.128      ; 2.474      ;
; 0.159  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.128      ; 2.474      ;
; 0.288  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.423      ; 2.898      ;
; 0.393  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.538      ; 3.118      ;
; 0.524  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.398      ; 2.609      ;
; 0.524  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.398      ; 2.609      ;
; 0.524  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.398      ; 2.609      ;
; 0.545  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.320      ; 2.552      ;
; 0.545  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.320      ; 2.552      ;
; 0.545  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.320      ; 2.552      ;
; 0.567  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.223      ; 2.477      ;
; 0.567  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.223      ; 2.477      ;
; 0.567  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.223      ; 2.477      ;
; 0.568  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.270      ; 3.025      ;
; 0.570  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.423      ; 2.680      ;
; 0.585  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.163      ; 2.435      ;
; 0.585  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.163      ; 2.435      ;
; 0.585  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.163      ; 2.435      ;
; 0.585  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.163      ; 2.435      ;
; 0.585  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.163      ; 2.435      ;
; 0.585  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.163      ; 2.435      ;
; 0.585  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.163      ; 2.435      ;
; 0.585  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.163      ; 2.435      ;
; 0.585  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.163      ; 2.435      ;
; 0.585  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.163      ; 2.435      ;
; 0.585  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.163      ; 2.435      ;
; 0.608  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.049      ; 2.344      ;
; 0.608  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.049      ; 2.344      ;
; 0.609  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.073      ; 2.369      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.119      ; 2.420      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.119      ; 2.420      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.119      ; 2.420      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.119      ; 2.420      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.119      ; 2.420      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.119      ; 2.420      ;
; 0.634  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.294      ; 2.615      ;
; 0.634  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.294      ; 2.615      ;
; 0.651  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.056      ; 2.394      ;
; 0.651  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.056      ; 2.394      ;
; 0.651  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.056      ; 2.394      ;
; 0.651  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.056      ; 2.394      ;
; 0.651  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.056      ; 2.394      ;
; 0.651  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.056      ; 2.394      ;
; 0.709  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.032      ; 2.428      ;
; 0.709  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.032      ; 2.428      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.418 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.835      ; 3.440      ;
; 0.778 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 2.835      ; 3.300      ;
; 0.794 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.242      ; 3.223      ;
; 0.838 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.329      ; 3.354      ;
; 0.838 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.329      ; 3.354      ;
; 0.838 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.329      ; 3.354      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.845 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.091      ;
; 0.910 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 3.393      ;
; 0.910 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 3.393      ;
; 0.910 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.296      ; 3.393      ;
; 0.949 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.651      ; 3.787      ;
; 1.134 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.835      ; 4.156      ;
; 1.224 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.600      ; 4.011      ;
; 1.224 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.600      ; 4.011      ;
; 1.224 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.600      ; 4.011      ;
; 1.224 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.600      ; 4.011      ;
; 1.224 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.600      ; 4.011      ;
; 1.224 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.600      ; 4.011      ;
; 1.224 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.600      ; 4.011      ;
; 1.224 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.600      ; 4.011      ;
; 1.224 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.600      ; 4.011      ;
; 1.224 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.600      ; 4.011      ;
; 1.278 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.877      ; 4.342      ;
; 1.372 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.835      ; 3.894      ;
; 1.373 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.887      ; 4.447      ;
; 1.516 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.329      ; 3.532      ;
; 1.516 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.329      ; 3.532      ;
; 1.516 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.329      ; 3.532      ;
; 1.532 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.242      ; 3.461      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.280      ;
; 1.543 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.877      ; 4.107      ;
; 1.604 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.887      ; 4.178      ;
; 1.634 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.296      ; 3.617      ;
; 1.634 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.296      ; 3.617      ;
; 1.634 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.296      ; 3.617      ;
; 1.635 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.656      ; 4.478      ;
; 1.635 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.656      ; 4.478      ;
; 1.635 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.656      ; 4.478      ;
; 1.635 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.656      ; 4.478      ;
; 1.635 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.656      ; 4.478      ;
; 1.692 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 4.486      ;
; 1.700 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.651      ; 4.038      ;
; 1.719 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.581      ; 4.487      ;
; 1.719 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.581      ; 4.487      ;
; 1.719 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.581      ; 4.487      ;
; 1.719 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.581      ; 4.487      ;
; 1.903 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.762      ; 4.852      ;
; 1.903 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.762      ; 4.852      ;
; 1.903 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.762      ; 4.852      ;
; 1.903 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.762      ; 4.852      ;
; 1.957 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.600      ; 4.244      ;
; 1.957 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.600      ; 4.244      ;
; 1.957 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.600      ; 4.244      ;
; 1.957 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.600      ; 4.244      ;
; 1.957 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.600      ; 4.244      ;
; 1.957 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.600      ; 4.244      ;
; 1.957 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.600      ; 4.244      ;
; 1.957 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.600      ; 4.244      ;
; 1.957 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.600      ; 4.244      ;
; 1.957 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.600      ; 4.244      ;
; 1.972 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.719      ; 4.878      ;
; 1.972 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.719      ; 4.878      ;
; 1.972 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.719      ; 4.878      ;
; 1.972 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.719      ; 4.878      ;
; 1.972 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.719      ; 4.878      ;
; 2.069 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 4.863      ;
; 2.069 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 4.863      ;
; 2.069 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 4.863      ;
; 2.069 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 4.863      ;
; 2.069 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 4.863      ;
; 2.359 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.656      ; 4.702      ;
; 2.359 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.656      ; 4.702      ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'fir_clk'                                                                                                                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; fir_clk ; Rise       ; fir_clk                                                                                                                                                                                                          ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[0]                                                                                   ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[1]                                                                                   ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[2]                                                                                   ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[3]                                                                                   ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[4]                                                                                   ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[5]                                                                                   ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[7]                                                                                   ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[7]~_Duplicate_1                                                                      ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[0]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[1]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[2]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[3]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[4]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[5]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[7]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[7]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[0]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[1]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[2]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[3]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[4]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[5]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[7]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[7]~_Duplicate_1                                                                        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[16]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[17]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[18]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[19]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[20]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[21]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[22]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[23]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[0]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[10]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[11]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[14]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[16]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[17]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[18]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[19]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[1]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[20]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[21]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[22]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[23]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[2]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[3]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[4]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[5]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[6]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[7]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[0]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[10]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[11]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[14]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[16]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[17]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[18]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[19]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[1]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[20]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[21]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[22]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[23]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[2]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[3]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[4]                            ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.110  ; 0.326        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; 0.110  ; 0.326        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; 0.110  ; 0.326        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; 0.110  ; 0.326        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; 0.110  ; 0.326        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.036  ; 0.252        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; 0.037  ; 0.253        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.037  ; 0.253        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; 0.037  ; 0.253        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; 0.037  ; 0.253        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; 0.037  ; 0.253        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.050  ; 0.266        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; 0.050  ; 0.266        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.077  ; 0.261        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; 0.077  ; 0.261        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; 0.077  ; 0.261        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'                                                        ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_rx_req'                                                                         ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_rx_req ; Rise       ; ecg_rx_req                                ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[10]|dataa           ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[11]|datac           ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datac           ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datac           ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[9]|datac            ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[5]|datac            ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|datad           ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|o                        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|datad           ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_rx_req~input|o                        ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.670  ; 0.670        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.671  ; 0.671        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.671  ; 0.671        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datac          ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datac          ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datac          ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datac          ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datac          ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datac          ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datac          ;
; 0.258  ; 0.258        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.258  ; 0.258        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.258  ; 0.258        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datac         ;
; 0.258  ; 0.258        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datac          ;
; 0.258  ; 0.258        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datac          ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|dataa           ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datac          ;
; 0.260  ; 0.260        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.260  ; 0.260        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.260  ; 0.260        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.264  ; 0.264        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.264  ; 0.264        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.264  ; 0.264        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.264  ; 0.264        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.264  ; 0.264        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.267  ; 0.267        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datac           ;
; 0.267  ; 0.267        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datac           ;
; 0.267  ; 0.267        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datac            ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datac           ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datac            ;
; 0.269  ; 0.269        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.269  ; 0.269        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.269  ; 0.269        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.269  ; 0.269        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.276  ; 0.276        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.276  ; 0.276        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.282  ; 0.282        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.282  ; 0.282        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.282  ; 0.282        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.284  ; 0.284        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.284  ; 0.284        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.284  ; 0.284        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.284  ; 0.284        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.284  ; 0.284        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.289  ; 0.289        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.289  ; 0.289        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.302  ; 0.302        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datac           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.282  ; 0.282        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datab          ;
; 0.302  ; 0.302        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|dataa          ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|dataa          ;
; 0.307  ; 0.307        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datac          ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datab          ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datab          ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|dataa         ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datac          ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|dataa         ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|dataa          ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|dataa          ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|dataa         ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|dataa         ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|dataa         ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|dataa         ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datab         ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datac         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datab          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|datac         ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datac          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|datac         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                          ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; 0.815  ; 0.928  ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 2.071  ; 2.285  ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 2.930  ; 3.370  ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 3.296  ; 3.761  ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 2.872  ; 3.295  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 2.582  ; 3.057  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 0.054  ; 0.196  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; -0.036 ; 0.069  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; 1.778  ; 2.230  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; 1.593  ; 2.079  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; 1.445  ; 1.918  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; 2.053  ; 2.536  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; 1.446  ; 1.915  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; 1.358  ; 1.797  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; 1.739  ; 2.249  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; 2.062  ; 2.522  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; 1.814  ; 2.305  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; 1.423  ; 1.867  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; 1.407  ; 1.854  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; 1.552  ; 2.014  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; 1.514  ; 1.993  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; 1.876  ; 2.375  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; 1.547  ; 2.017  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; 1.457  ; 1.894  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; 1.484  ; 1.944  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; 1.578  ; 2.039  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; 2.107  ; 2.597  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; 2.582  ; 3.057  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; 1.971  ; 2.426  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; 2.301  ; 2.768  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 3.565  ; 4.025  ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; 2.273  ; 2.842  ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 0.686  ; 0.783  ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 1.687  ; 1.913  ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 2.672  ; 3.083  ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 3.151  ; 3.632  ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 2.362  ; 2.773  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 3.181  ; 3.653  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 0.577  ; 0.992  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; -1.655 ; -1.554 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; -1.678 ; -1.592 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.160  ; 0.592  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; -0.281 ; 0.141  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; -0.488 ; -0.058 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.081  ; 0.558  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; -0.506 ; -0.078 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; -0.482 ; -0.061 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; -0.209 ; 0.262  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.234  ; 0.637  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.004  ; 0.452  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; -0.193 ; 0.231  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; -0.298 ; 0.129  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; -0.191 ; 0.235  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; -0.302 ; 0.125  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.011  ; 0.457  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; -0.142 ; 0.266  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; -0.250 ; 0.176  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; -0.354 ; 0.069  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; -0.303 ; 0.115  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.057  ; 0.480  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.577  ; 0.992  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.045  ; 0.472  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.222  ; 0.641  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; 1.624  ; 2.093  ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; 1.624  ; 2.093  ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.099  ; 0.251  ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.977  ; 1.234  ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; 2.619  ; 3.045  ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; 2.471  ; 2.974  ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; 1.562  ; 1.969  ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; 1.562  ; 1.969  ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; 2.616  ; 3.065  ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; 1.565  ; 1.963  ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; 1.565  ; 1.963  ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; 2.044  ; 2.543  ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; 1.487  ; 1.978  ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; 3.057  ; 3.479  ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; 3.307  ; 3.686  ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.410  ; 1.523  ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 3.120  ; 3.564  ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 3.722  ; 4.241  ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.732  ; 4.249  ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; 3.326  ; 3.782  ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; 2.605  ; 3.055  ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.088  ; 1.191  ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 2.576  ; 3.002  ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 3.091  ; 3.539  ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.400  ; 3.927  ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; -0.437 ; -0.564 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.987 ; -1.204 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -2.418 ; -2.836 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -2.830 ; -3.271 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -2.400 ; -2.792 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 0.387  ; 0.281  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 0.313  ; 0.208  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; 0.387  ; 0.281  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; -1.341 ; -1.762 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; -1.127 ; -1.563 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; -0.991 ; -1.411 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; -1.575 ; -2.027 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; -0.992 ; -1.407 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; -0.907 ; -1.318 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; -1.271 ; -1.725 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; -1.588 ; -1.994 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; -1.350 ; -1.787 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; -0.970 ; -1.385 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; -0.959 ; -1.378 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; -1.098 ; -1.507 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; -1.058 ; -1.483 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; -1.410 ; -1.854 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; -1.098 ; -1.514 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; -1.010 ; -1.419 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; -1.033 ; -1.466 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; -1.127 ; -1.536 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; -1.636 ; -2.075 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; -2.091 ; -2.516 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; -1.551 ; -1.967 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; -1.792 ; -2.231 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -2.377 ; -2.813 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; -0.739 ; -1.190 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; -0.181 ; -0.346 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.896 ; -1.117 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -2.146 ; -2.545 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -2.612 ; -3.015 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -1.889 ; -2.274 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -2.336 ; -2.763 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 2.551  ; 2.476  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 2.505  ; 2.418  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 2.551  ; 2.476  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.754  ; 0.349  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 1.221  ; 0.825  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 1.430  ; 1.025  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.874  ; 0.424  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 1.433  ; 1.030  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 1.414  ; 1.017  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 1.157  ; 0.713  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.831  ; 0.439  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 1.054  ; 0.619  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 1.250  ; 0.849  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 1.338  ; 0.923  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 1.229  ; 0.831  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 1.344  ; 0.928  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 1.051  ; 0.618  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 1.188  ; 0.791  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 1.274  ; 0.876  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 1.251  ; 0.856  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 1.340  ; 0.934  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.905  ; 0.507  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.919  ; 0.528  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.908  ; 0.506  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.734  ; 0.341  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; -1.236 ; -1.671 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; -1.236 ; -1.671 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.564  ; 0.393  ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; -0.151 ; -0.378 ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; -1.873 ; -2.270 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; -1.591 ; -2.024 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; -1.191 ; -1.577 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; -1.191 ; -1.577 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; -0.571 ; -0.965 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; -1.194 ; -1.571 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; -1.194 ; -1.571 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; -1.460 ; -1.930 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; -1.087 ; -1.556 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; -2.204 ; -2.620 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; -2.812 ; -3.204 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.077 ; -0.258 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -2.672 ; -3.100 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -3.218 ; -3.694 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -3.256 ; -3.759 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; -1.571 ; -2.002 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; -2.092 ; -2.532 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.034  ; -0.185 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -2.109 ; -2.531 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -2.546 ; -2.974 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -2.919 ; -3.414 ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 5.655 ; 5.459 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 5.655 ; 5.459 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 6.152 ; 6.173 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 7.357 ; 7.358 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 7.218 ; 7.177 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 7.085 ; 7.061 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 6.589 ; 6.146 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 7.016 ; 7.000 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.463 ; 6.594 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 7.128 ; 7.014 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 6.589 ; 6.146 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 7.016 ; 7.000 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.463 ; 6.594 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 7.128 ; 7.014 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 7.301 ; 7.415 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 7.301 ; 7.415 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 6.160 ; 6.126 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 6.474 ; 6.527 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 6.474 ; 6.527 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.691 ; 5.681 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 6.072 ; 6.107 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 6.072 ; 6.107 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 5.863 ; 5.813 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.313 ; 5.283 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.867 ; 5.899 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 5.826 ; 5.785 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 6.244 ; 6.199 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 6.242 ; 6.190 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 5.914 ; 5.829 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 6.208 ; 5.878 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.335 ; 5.141 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 5.313 ; 5.163 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.065 ; 4.829 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 6.208 ; 5.878 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.335 ; 5.141 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 5.313 ; 5.163 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 8.485 ; 8.518 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 7.257 ; 7.190 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 7.508 ; 7.448 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 6.930 ; 6.862 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 7.447 ; 7.434 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 7.306 ; 7.273 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 7.667 ; 7.611 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 7.303 ; 7.274 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 7.268 ; 7.233 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 7.061 ; 7.011 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 7.401 ; 7.315 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 7.554 ; 7.469 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 7.457 ; 7.379 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 6.963 ; 6.905 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 8.485 ; 8.518 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 6.964 ; 6.903 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 7.193 ; 7.112 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 7.239 ; 7.169 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 6.978 ; 6.912 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 7.663 ; 7.614 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 7.461 ; 7.403 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 7.551 ; 7.508 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 7.474 ; 7.419 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 7.463 ; 7.422 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 7.256 ; 7.193 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.065 ; 4.829 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 5.550 ; 5.353 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 5.550 ; 5.353 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 6.000 ; 6.018 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 7.127 ; 7.096 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 6.938 ; 6.940 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 6.848 ; 6.806 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 6.440 ; 6.008 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.607 ; 6.574 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.234 ; 6.068 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.625 ; 6.673 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 6.440 ; 6.008 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.607 ; 6.574 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.234 ; 6.068 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.625 ; 6.673 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 7.120 ; 7.228 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 7.120 ; 7.228 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 6.018 ; 5.982 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 6.325 ; 6.376 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 6.325 ; 6.376 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.567 ; 5.555 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 5.940 ; 5.972 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 5.940 ; 5.972 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 5.732 ; 5.682 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.197 ; 5.167 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.737 ; 5.765 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 5.696 ; 5.655 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 6.059 ; 5.981 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 6.040 ; 5.955 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 5.688 ; 5.659 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 6.068 ; 5.745 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 4.917 ; 4.988 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.938 ; 4.957 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 4.557 ; 4.674 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 6.068 ; 5.745 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 4.917 ; 4.988 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.938 ; 4.957 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 6.763 ; 6.696 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 7.076 ; 7.010 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 7.318 ; 7.259 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 6.763 ; 6.696 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 7.266 ; 7.252 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 7.123 ; 7.090 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 7.470 ; 7.415 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 7.121 ; 7.092 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 7.087 ; 7.051 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 6.889 ; 6.838 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 7.215 ; 7.131 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 7.361 ; 7.278 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 7.270 ; 7.193 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 6.796 ; 6.737 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 8.306 ; 8.341 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 6.796 ; 6.735 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 7.015 ; 6.936 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 7.058 ; 6.989 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 6.810 ; 6.745 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 7.467 ; 7.418 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 7.272 ; 7.214 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 7.360 ; 7.316 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 7.285 ; 7.230 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 7.274 ; 7.232 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 7.076 ; 7.014 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 4.557 ; 4.674 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.781 ;       ;       ; 8.170 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 8.023 ;       ;       ; 8.405 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.765 ;       ;       ; 8.115 ;
; ecg_tx_load_en   ; ecg_roe     ; 8.290 ; 8.231 ; 8.756 ; 8.740 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.875 ; 7.704 ; 8.175 ; 8.334 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.310 ; 8.334 ; 8.868 ; 8.754 ;
; rec_rx_req       ; rec_rrdy    ;       ; 7.158 ; 7.702 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.030 ;       ;       ; 7.366 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.738 ;       ;       ; 8.092 ;
; rec_st_load_trdy ; rec_trdy    ; 7.274 ;       ;       ; 7.668 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.520 ;       ;       ; 7.901 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.816 ;       ;       ; 8.187 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.544 ;       ;       ; 7.874 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.997 ; 7.964 ; 8.460 ; 8.444 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.624 ; 7.508 ; 7.967 ; 8.054 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.015 ; 8.063 ; 8.567 ; 8.455 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.970 ; 7.504 ;       ;
; rec_st_load_roe  ; rec_roe     ; 6.824 ;       ;       ; 7.155 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.518 ;       ;       ; 7.852 ;
; rec_st_load_trdy ; rec_trdy    ; 7.057 ;       ;       ; 7.446 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 6.556 ; 6.556 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.180 ; 5.180 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 6.210 ; 6.210 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.892 ; 4.892 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 6.517     ; 6.608     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.112     ; 5.203     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 6.259     ; 6.267     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.914     ; 4.922     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 181.88 MHz ; 181.88 MHz      ; rec_sclk   ;                                                               ;
; 225.02 MHz ; 225.02 MHz      ; ecg_sclk   ;                                                               ;
; 233.81 MHz ; 233.81 MHz      ; fir_clk    ;                                                               ;
; 486.62 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; fir_clk    ; -3.277 ; -932.548      ;
; rec_ss_n   ; -2.900 ; -62.607       ;
; ecg_sclk   ; -2.339 ; -91.062       ;
; rec_sclk   ; -2.249 ; -62.651       ;
; i2s_clk    ; -1.055 ; -36.135       ;
; ecg_rx_req ; -0.008 ; -0.008        ;
; ecg_ss_n   ; 0.664  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_ss_n   ; -1.064 ; -18.605       ;
; fir_clk    ; -0.514 ; -1.145        ;
; ecg_rx_req ; -0.358 ; -1.926        ;
; rec_sclk   ; 0.037  ; 0.000         ;
; i2s_clk    ; 0.312  ; 0.000         ;
; ecg_sclk   ; 0.325  ; 0.000         ;
; rec_ss_n   ; 0.458  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -1.959 ; -76.619           ;
; rec_sclk ; -0.548 ; -2.073            ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; rec_sclk ; -0.180 ; -3.634           ;
; ecg_sclk ; 0.378  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; fir_clk    ; -3.000 ; -1095.816                  ;
; rec_sclk   ; -3.000 ; -92.000                    ;
; ecg_sclk   ; -3.000 ; -90.000                    ;
; i2s_clk    ; -3.000 ; -55.000                    ;
; ecg_rx_req ; -3.000 ; -3.000                     ;
; ecg_ss_n   ; -3.000 ; -3.000                     ;
; rec_ss_n   ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.277 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.889      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.257 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.869      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.252 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12] ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.864      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
; -3.248 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 3.860      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.900 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.488     ; 1.313      ;
; -2.855 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.488     ; 1.268      ;
; -2.678 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.354     ; 1.735      ;
; -2.580 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.488     ; 0.993      ;
; -2.537 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.354     ; 1.594      ;
; -2.277 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.329     ; 1.421      ;
; -2.231 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.329     ; 1.375      ;
; -2.230 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.344     ; 1.345      ;
; -2.129 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.022      ; 1.937      ;
; -2.094 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.344     ; 1.209      ;
; -2.091 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.022      ; 1.899      ;
; -2.072 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.195     ; 1.860      ;
; -2.041 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.100     ; 1.217      ;
; -2.039 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.128     ; 1.463      ;
; -2.024 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.128     ; 1.448      ;
; -2.014 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.017      ; 1.814      ;
; -1.993 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.100     ; 1.169      ;
; -1.936 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.017      ; 1.736      ;
; -1.934 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.119     ; 1.088      ;
; -1.934 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.064     ; 1.832      ;
; -1.929 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.195     ; 1.717      ;
; -1.918 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.210     ; 1.677      ;
; -1.906 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.064     ; 1.804      ;
; -1.901 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.119     ; 1.055      ;
; -1.872 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.189     ; 1.359      ;
; -1.869 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.347     ; 1.097      ;
; -1.867 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.006      ; 1.935      ;
; -1.842 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.330     ; 0.985      ;
; -1.840 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.006      ; 1.816      ;
; -1.837 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.347     ; 1.065      ;
; -1.825 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.186     ; 1.091      ;
; -1.816 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.344     ; 0.931      ;
; -1.799 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.210     ; 1.558      ;
; -1.788 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.186     ; 1.054      ;
; -1.763 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.006      ; 1.739      ;
; -1.762 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.130     ; 1.092      ;
; -1.742 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.343     ; 1.093      ;
; -1.732 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.342     ; 1.092      ;
; -1.728 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.030      ; 1.939      ;
; -1.726 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.006      ; 1.794      ;
; -1.725 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.130     ; 1.055      ;
; -1.719 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.100     ; 0.895      ;
; -1.716 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.030      ; 1.927      ;
; -1.715 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.021      ; 1.809      ;
; -1.706 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.343     ; 1.057      ;
; -1.700 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.067     ; 1.819      ;
; -1.695 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.342     ; 1.055      ;
; -1.679 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.213     ; 1.551      ;
; -1.674 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.185      ; 2.050      ;
; -1.668 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.128     ; 1.747      ;
; -1.667 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.183      ; 2.044      ;
; -1.651 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.028      ; 1.749      ;
; -1.650 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.253     ; 1.094      ;
; -1.644 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.126     ; 1.088      ;
; -1.644 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.021      ; 1.738      ;
; -1.642 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.115     ; 1.090      ;
; -1.640 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.128     ; 1.719      ;
; -1.630 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.098     ; 1.235      ;
; -1.628 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.097     ; 1.091      ;
; -1.623 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.119     ; 0.777      ;
; -1.623 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.028      ; 1.721      ;
; -1.618 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.090     ; 1.199      ;
; -1.616 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.098     ; 1.221      ;
; -1.611 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.253     ; 1.055      ;
; -1.611 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.090     ; 1.192      ;
; -1.610 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.126     ; 1.054      ;
; -1.608 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.115     ; 1.056      ;
; -1.600 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.049      ; 1.866      ;
; -1.594 ; SPI_slave:rec_spi_ports|rx_buf[14]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.570      ; 2.428      ;
; -1.594 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.054      ; 1.866      ;
; -1.593 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.097     ; 1.056      ;
; -1.580 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.171     ; 1.088      ;
; -1.567 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.189     ; 1.054      ;
; -1.564 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.210     ; 1.558      ;
; -1.560 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.347     ; 0.788      ;
; -1.555 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.209     ; 1.558      ;
; -1.546 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.171     ; 1.054      ;
; -1.545 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.049      ; 1.784      ;
; -1.542 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.210     ; 1.536      ;
; -1.536 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.213     ; 1.408      ;
; -1.532 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.209     ; 1.535      ;
; -1.518 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.049      ; 1.757      ;
; -1.511 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.186     ; 0.777      ;
; -1.501 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.067     ; 1.620      ;
; -1.497 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.049      ; 1.763      ;
; -1.491 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.054      ; 1.763      ;
; -1.487 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.072     ; 1.095      ;
; -1.480 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.009      ; 1.569      ;
; -1.478 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.035      ; 1.726      ;
; -1.457 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.070     ; 1.094      ;
; -1.453 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.035      ; 1.701      ;
; -1.452 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.009      ; 1.541      ;
; -1.449 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.072     ; 1.057      ;
; -1.446 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.065     ; 1.089      ;
; -1.446 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.130     ; 0.776      ;
; -1.435 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.185      ; 1.811      ;
; -1.430 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.183      ; 1.807      ;
; -1.427 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.343     ; 0.778      ;
; -1.419 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.070     ; 1.056      ;
; -1.416 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.342     ; 0.776      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.339 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.032     ; 0.792      ;
; -2.337 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.033     ; 0.789      ;
; -2.336 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.033     ; 0.788      ;
; -2.318 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.029     ; 0.774      ;
; -2.312 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.004     ; 0.793      ;
; -2.290 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.007     ; 0.768      ;
; -2.230 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.926     ; 0.789      ;
; -2.225 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.926     ; 0.784      ;
; -2.223 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.929     ; 0.779      ;
; -2.221 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.931     ; 0.775      ;
; -2.194 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.891     ; 0.788      ;
; -2.192 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.889     ; 0.788      ;
; -2.186 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.891     ; 0.780      ;
; -2.182 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.889     ; 0.778      ;
; -2.164 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.863     ; 0.786      ;
; -2.160 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.887     ; 0.758      ;
; -2.154 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.862     ; 0.777      ;
; -2.151 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.723     ; 0.913      ;
; -2.148 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.885     ; 0.748      ;
; -2.143 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.840     ; 0.788      ;
; -2.137 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.843     ; 0.779      ;
; -2.134 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.841     ; 0.778      ;
; -2.128 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.854     ; 0.759      ;
; -2.110 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.931     ; 0.664      ;
; -2.098 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.887     ; 0.696      ;
; -2.087 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.931     ; 0.641      ;
; -2.085 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.929     ; 0.641      ;
; -2.077 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.889     ; 0.673      ;
; -2.048 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.891     ; 0.642      ;
; -2.041 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.863     ; 0.663      ;
; -2.028 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.725     ; 0.788      ;
; -2.019 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.839     ; 0.665      ;
; -2.018 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.839     ; 0.664      ;
; -2.016 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.862     ; 0.639      ;
; -1.995 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.839     ; 0.641      ;
; -1.982 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.843     ; 0.624      ;
; -1.943 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.032     ; 0.396      ;
; -1.938 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.404      ; 3.357      ;
; -1.938 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.404      ; 3.357      ;
; -1.938 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.404      ; 3.357      ;
; -1.938 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.404      ; 3.357      ;
; -1.933 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.033     ; 0.385      ;
; -1.926 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.029     ; 0.382      ;
; -1.906 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.891     ; 0.500      ;
; -1.873 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.420      ; 3.308      ;
; -1.853 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.433      ; 3.301      ;
; -1.827 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.931     ; 0.381      ;
; -1.823 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.926     ; 0.382      ;
; -1.801 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.478      ; 3.294      ;
; -1.801 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.478      ; 3.294      ;
; -1.801 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.478      ; 3.294      ;
; -1.801 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.478      ; 3.294      ;
; -1.801 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.478      ; 3.294      ;
; -1.796 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.889     ; 0.392      ;
; -1.789 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.889     ; 0.385      ;
; -1.786 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.754     ; 0.517      ;
; -1.760 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.863     ; 0.382      ;
; -1.743 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.542      ; 3.300      ;
; -1.743 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.542      ; 3.300      ;
; -1.743 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.542      ; 3.300      ;
; -1.743 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.542      ; 3.300      ;
; -1.743 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.542      ; 3.300      ;
; -1.743 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.841     ; 0.387      ;
; -1.742 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.725     ; 0.502      ;
; -1.739 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.839     ; 0.385      ;
; -1.722 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.260     ; 1.977      ;
; -1.704 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.581      ; 3.300      ;
; -1.704 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.581      ; 3.300      ;
; -1.704 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.581      ; 3.300      ;
; -1.704 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.581      ; 3.300      ;
; -1.696 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.231     ; 1.980      ;
; -1.605 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.430      ; 3.050      ;
; -1.605 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.430      ; 3.050      ;
; -1.605 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.430      ; 3.050      ;
; -1.605 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.430      ; 3.050      ;
; -1.605 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.430      ; 3.050      ;
; -1.594 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.240     ; 1.869      ;
; -1.594 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.240     ; 1.869      ;
; -1.594 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.240     ; 1.869      ;
; -1.594 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.240     ; 1.869      ;
; -1.588 ; SPI_slave:ecg_spi_ports|wr_add         ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.144     ; 2.459      ;
; -1.569 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.464      ; 3.048      ;
; -1.559 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.068     ; 2.506      ;
; -1.559 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.068     ; 2.506      ;
; -1.559 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.068     ; 2.506      ;
; -1.559 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.068     ; 2.506      ;
; -1.551 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.068     ; 2.498      ;
; -1.551 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.068     ; 2.498      ;
; -1.551 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.068     ; 2.498      ;
; -1.551 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.068     ; 2.498      ;
; -1.530 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.500        ; 0.598      ; 2.643      ;
; -1.529 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.224     ; 1.820      ;
; -1.529 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.341      ; 4.355      ;
; -1.526 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.341      ; 4.352      ;
; -1.514 ; SPI_slave:ecg_spi_ports|bit_cnt[9]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.039     ; 2.490      ;
; -1.513 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.211     ; 1.817      ;
; -1.505 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.214     ; 1.806      ;
; -1.505 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.214     ; 1.806      ;
; -1.505 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.214     ; 1.806      ;
; -1.505 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.214     ; 1.806      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.249 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.196     ; 2.568      ;
; -2.232 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.196     ; 2.551      ;
; -2.161 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.196     ; 2.480      ;
; -2.148 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.157     ; 2.506      ;
; -2.097 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.196     ; 2.416      ;
; -2.061 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.196     ; 2.380      ;
; -2.059 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.196     ; 2.378      ;
; -2.033 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.088      ; 2.636      ;
; -2.033 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.088      ; 2.636      ;
; -1.997 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.021      ; 2.533      ;
; -1.985 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.021      ; 2.521      ;
; -1.963 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.157     ; 2.321      ;
; -1.957 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.157     ; 2.315      ;
; -1.950 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.157     ; 2.308      ;
; -1.922 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.157     ; 2.280      ;
; -1.920 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.088      ; 2.523      ;
; -1.918 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.021      ; 2.454      ;
; -1.915 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.157     ; 2.273      ;
; -1.912 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.069     ; 2.358      ;
; -1.909 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.157     ; 2.267      ;
; -1.901 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.021      ; 2.437      ;
; -1.888 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.157     ; 2.246      ;
; -1.884 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.069     ; 2.330      ;
; -1.876 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.006     ; 2.385      ;
; -1.876 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.006     ; 2.385      ;
; -1.858 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.070     ; 2.803      ;
; -1.858 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.070     ; 2.803      ;
; -1.840 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.089     ; 2.766      ;
; -1.840 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.089     ; 2.766      ;
; -1.837 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.215     ; 2.137      ;
; -1.831 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.006     ; 2.340      ;
; -1.828 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.215     ; 2.128      ;
; -1.826 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.006     ; 2.335      ;
; -1.816 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.157     ; 2.174      ;
; -1.815 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.021      ; 2.351      ;
; -1.815 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.215     ; 2.115      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.033     ; 2.790      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.033     ; 2.790      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.033     ; 2.790      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.033     ; 2.790      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.033     ; 2.790      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.033     ; 2.790      ;
; -1.806 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.021      ; 2.342      ;
; -1.805 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.215     ; 2.105      ;
; -1.801 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.157     ; 2.159      ;
; -1.800 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.069     ; 2.246      ;
; -1.796 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.088      ; 2.399      ;
; -1.794 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.149     ; 2.160      ;
; -1.792 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.088      ; 2.395      ;
; -1.790 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.157     ; 2.148      ;
; -1.779 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.088      ; 2.382      ;
; -1.777 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.069     ; 2.223      ;
; -1.772 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.069     ; 2.218      ;
; -1.752 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.069     ; 2.198      ;
; -1.745 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.023     ; 2.737      ;
; -1.745 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.023     ; 2.737      ;
; -1.745 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.023     ; 2.737      ;
; -1.711 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.238     ; 1.988      ;
; -1.711 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.238     ; 1.988      ;
; -1.691 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.255     ; 1.951      ;
; -1.691 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.255     ; 1.951      ;
; -1.687 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.149     ; 2.053      ;
; -1.675 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.149     ; 2.041      ;
; -1.663 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.149     ; 2.029      ;
; -1.661 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.201     ; 1.975      ;
; -1.661 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.201     ; 1.975      ;
; -1.661 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.201     ; 1.975      ;
; -1.661 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.201     ; 1.975      ;
; -1.661 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.201     ; 1.975      ;
; -1.661 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.201     ; 1.975      ;
; -1.658 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.157     ; 2.016      ;
; -1.654 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.119      ; 2.788      ;
; -1.654 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.119      ; 2.788      ;
; -1.651 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.149     ; 2.017      ;
; -1.648 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.057      ; 2.720      ;
; -1.648 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.057      ; 2.720      ;
; -1.648 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.057      ; 2.720      ;
; -1.647 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.149     ; 2.013      ;
; -1.641 ; SPI_slave:rec_spi_ports|trdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.239     ; 1.917      ;
; -1.628 ; SPI_slave:rec_spi_ports|roe~_emulated  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.474     ; 1.669      ;
; -1.618 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.146      ; 2.779      ;
; -1.618 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.146      ; 2.779      ;
; -1.618 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.146      ; 2.779      ;
; -1.598 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.191     ; 1.922      ;
; -1.598 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.191     ; 1.922      ;
; -1.598 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.191     ; 1.922      ;
; -1.573 ; SPI_slave:rec_spi_ports|rrdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.378     ; 1.710      ;
; -1.560 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.214      ; 2.789      ;
; -1.560 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.214      ; 2.789      ;
; -1.560 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.214      ; 2.789      ;
; -1.506 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.048     ; 1.973      ;
; -1.506 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.048     ; 1.973      ;
; -1.501 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.111     ; 1.905      ;
; -1.501 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.111     ; 1.905      ;
; -1.501 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.111     ; 1.905      ;
; -1.491 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.015     ; 2.491      ;
; -1.491 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.015     ; 2.491      ;
; -1.473 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.034     ; 2.454      ;
; -1.473 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.034     ; 2.454      ;
; -1.470 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.021     ; 1.964      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.055 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.983      ;
; -1.055 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.983      ;
; -0.822 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.764      ;
; -0.822 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.764      ;
; -0.822 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.764      ;
; -0.822 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.764      ;
; -0.818 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.052     ; 1.761      ;
; -0.818 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.052     ; 1.761      ;
; -0.818 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.052     ; 1.761      ;
; -0.818 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.052     ; 1.761      ;
; -0.806 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 1.750      ;
; -0.806 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 1.750      ;
; -0.806 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 1.750      ;
; -0.806 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 1.750      ;
; -0.797 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.728      ;
; -0.793 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.721      ;
; -0.793 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.721      ;
; -0.793 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.721      ;
; -0.793 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.721      ;
; -0.793 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.721      ;
; -0.793 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.721      ;
; -0.793 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.721      ;
; -0.793 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.721      ;
; -0.793 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.721      ;
; -0.788 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.066     ; 1.717      ;
; -0.788 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.066     ; 1.717      ;
; -0.788 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.066     ; 1.717      ;
; -0.788 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.066     ; 1.717      ;
; -0.767 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.065     ; 1.697      ;
; -0.767 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.065     ; 1.697      ;
; -0.767 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.065     ; 1.697      ;
; -0.761 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.689      ;
; -0.761 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.689      ;
; -0.761 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.689      ;
; -0.761 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.689      ;
; -0.675 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.615      ;
; -0.675 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.615      ;
; -0.675 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.615      ;
; -0.675 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.615      ;
; -0.536 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.476      ;
; -0.536 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.476      ;
; -0.536 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.476      ;
; -0.536 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.476      ;
; -0.536 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.475      ;
; -0.536 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.475      ;
; -0.536 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.475      ;
; -0.536 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.475      ;
; -0.536 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.475      ;
; -0.356 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.284      ;
; -0.356 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.312      ;
; -0.334 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.290      ;
; -0.274 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.386     ; 0.883      ;
; -0.264 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.066     ; 1.193      ;
; -0.235 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.191      ;
; -0.222 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.065     ; 1.152      ;
; -0.162 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.045     ; 1.112      ;
; -0.079 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.015      ;
; -0.065 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 1.017      ;
; -0.029 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.969      ;
; -0.026 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.966      ;
; -0.012 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.386     ; 0.621      ;
; 0.048  ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.893      ;
; 0.050  ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.890      ;
; 0.051  ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.889      ;
; 0.069  ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.871      ;
; 0.073  ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.868      ;
; 0.076  ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.864      ;
; 0.158  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.782      ;
; 0.179  ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.761      ;
; 0.189  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 0.738      ;
; 0.192  ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.748      ;
; 0.194  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.746      ;
; 0.194  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.746      ;
; 0.194  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.747      ;
; 0.194  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.747      ;
; 0.195  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.746      ;
; 0.196  ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.744      ;
; 0.197  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 0.742      ;
; 0.197  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.744      ;
; 0.197  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.743      ;
; 0.197  ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.743      ;
; 0.197  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.743      ;
; 0.198  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.742      ;
; 0.198  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.743      ;
; 0.198  ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.742      ;
; 0.199  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.741      ;
; 0.199  ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.741      ;
; 0.200  ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.740      ;
; 0.200  ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.741      ;
; 0.201  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.739      ;
; 0.201  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.739      ;
; 0.201  ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.740      ;
; 0.202  ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.739      ;
; 0.203  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.737      ;
; 0.319  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.621      ;
; 0.321  ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.619      ;
; 0.322  ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.618      ;
; 0.322  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.618      ;
; 0.378  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.562      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_rx_req'                                                                                                                ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.008 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.675      ; 0.996      ;
; 0.000  ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.675      ; 0.987      ;
; 0.001  ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.672      ; 0.983      ;
; 0.013  ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.695      ; 0.990      ;
; 0.018  ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.695      ; 0.989      ;
; 0.018  ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.714      ; 1.002      ;
; 0.045  ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.698      ; 0.966      ;
; 0.076  ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.640      ; 1.008      ;
; 0.102  ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.761      ; 0.964      ;
; 0.105  ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.697      ; 1.036      ;
; 0.134  ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.965      ; 1.037      ;
; 0.150  ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.714      ; 1.006      ;
; 0.151  ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.715      ; 1.008      ;
; 0.161  ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.712      ; 0.995      ;
; 0.178  ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.969      ; 1.106      ;
; 0.184  ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.762      ; 1.022      ;
; 0.194  ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.760      ; 1.011      ;
; 0.195  ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.761      ; 1.008      ;
; 0.221  ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.828      ; 1.051      ;
; 0.244  ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.827      ; 1.025      ;
; 0.351  ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.970      ; 1.071      ;
; 0.371  ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.967      ; 1.045      ;
; 0.377  ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.970      ; 1.045      ;
; 0.406  ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.062      ; 1.018      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_ss_n'                                                                                                                 ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.664 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.347      ; 0.996      ;
; 0.672 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.347      ; 0.987      ;
; 0.673 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.344      ; 0.983      ;
; 0.685 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.367      ; 0.990      ;
; 0.690 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.367      ; 0.989      ;
; 0.690 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.386      ; 1.002      ;
; 0.717 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.370      ; 0.966      ;
; 0.748 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.312      ; 1.008      ;
; 0.774 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.433      ; 0.964      ;
; 0.777 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.369      ; 1.036      ;
; 0.806 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.637      ; 1.037      ;
; 0.822 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.386      ; 1.006      ;
; 0.823 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.387      ; 1.008      ;
; 0.833 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.384      ; 0.995      ;
; 0.850 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.641      ; 1.106      ;
; 0.856 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.434      ; 1.022      ;
; 0.866 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.432      ; 1.011      ;
; 0.867 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.433      ; 1.008      ;
; 0.893 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.500      ; 1.051      ;
; 0.916 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.499      ; 1.025      ;
; 1.023 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.642      ; 1.071      ;
; 1.043 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.639      ; 1.045      ;
; 1.049 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.642      ; 1.045      ;
; 1.078 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.734      ; 1.018      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_ss_n'                                                                                                                   ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.064 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.996      ; 0.962      ;
; -0.967 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.872      ; 0.935      ;
; -0.956 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.870      ; 0.944      ;
; -0.954 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.875      ; 0.951      ;
; -0.945 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.875      ; 0.960      ;
; -0.902 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.874      ; 1.002      ;
; -0.795 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.723      ; 0.958      ;
; -0.786 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.662      ; 0.906      ;
; -0.774 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.724      ; 0.980      ;
; -0.749 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.662      ; 0.943      ;
; -0.747 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.661      ; 0.944      ;
; -0.737 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.663      ; 0.956      ;
; -0.720 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.602      ; 0.912      ;
; -0.713 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.615      ; 0.932      ;
; -0.707 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.616      ; 0.939      ;
; -0.706 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.618      ; 0.942      ;
; -0.706 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.616      ; 0.940      ;
; -0.690 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.599      ; 0.939      ;
; -0.688 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.599      ; 0.941      ;
; -0.669 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.579      ; 0.940      ;
; -0.667 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.576      ; 0.939      ;
; -0.665 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.579      ; 0.944      ;
; -0.660 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.601      ; 0.971      ;
; -0.638 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.544      ; 0.936      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                    ; To Node                                                                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.514 ; ecg_rx_req                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[2][0]                                   ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.224      ; 1.894      ;
; -0.212 ; ecg_rx_req                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                             ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.224      ; 2.196      ;
; -0.210 ; ecg_rx_req                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                             ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.224      ; 2.198      ;
; -0.209 ; ecg_rx_req                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                 ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.224      ; 2.199      ;
; 0.135  ; ecg_ss_n                                                                                                                                                                     ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[2][0]                                   ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.224      ; 2.543      ;
; 0.143  ; ecg_rx_req                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[2][0]                                   ; ecg_rx_req   ; fir_clk     ; -0.500       ; 2.224      ; 2.051      ;
; 0.295  ; I2S:i2s_ports|r_sr_in[22]                                                                                                                                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][22]                                                          ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.544      ;
; 0.296  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][19]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.805      ;
; 0.296  ; I2S:i2s_ports|l_sr_in[7]                                                                                                                                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][7]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.545      ;
; 0.298  ; I2S:i2s_ports|r_sr_in[21]                                                                                                                                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][21]                                                          ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.547      ;
; 0.300  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                           ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.511      ;
; 0.301  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.066      ; 0.511      ;
; 0.301  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.066      ; 0.511      ;
; 0.302  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][18]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.811      ;
; 0.306  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][13]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.351      ; 0.826      ;
; 0.307  ; I2S:i2s_ports|l_sr_in[4]                                                                                                                                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][4]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.555      ;
; 0.308  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.519      ;
; 0.308  ; I2S:i2s_ports|r_sr_in[8]                                                                                                                                                     ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][8]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.557      ;
; 0.309  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][0]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.351      ; 0.829      ;
; 0.309  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.066      ; 0.519      ;
; 0.312  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                           ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                  ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                     ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                               ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][10]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.822      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                  ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                  ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                         ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                           ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                           ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.314  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][3]                         ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.823      ;
; 0.316  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][20]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.825      ;
; 0.317  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][9]                         ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.826      ;
; 0.319  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][16]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.828      ;
; 0.321  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][11]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.338      ; 0.828      ;
; 0.321  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.519      ;
; 0.322  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][12]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.831      ;
; 0.323  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][4]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.338      ; 0.830      ;
; 0.323  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][15]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.351      ; 0.843      ;
; 0.323  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[2]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.332      ; 0.824      ;
; 0.324  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][21]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.833      ;
; 0.324  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[3]                                     ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.333      ; 0.826      ;
; 0.325  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][2]                       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][2]                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.068      ; 0.537      ;
; 0.326  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][12]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.351      ; 0.846      ;
; 0.326  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][17]~_Duplicate_1         ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][17]                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.537      ;
; 0.327  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][7]                       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][7]                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.538      ;
; 0.327  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][19]                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][19]                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.068      ; 0.539      ;
; 0.328  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[1][0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[0][0]                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.539      ;
; 0.328  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][23]                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][23]                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.539      ;
; 0.328  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][3]                       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][3]                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.068      ; 0.540      ;
; 0.329  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][5]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.338      ; 0.836      ;
; 0.329  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.528      ;
; 0.330  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[0]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.332      ; 0.831      ;
; 0.330  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.529      ;
; 0.331  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][15]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.840      ;
; 0.332  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][9]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.338      ; 0.839      ;
; 0.332  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[4]                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.530      ;
; 0.333  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[3]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.332      ; 0.834      ;
; 0.334  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[2]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.334      ; 0.837      ;
; 0.334  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_enable_q[0]                                          ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.533      ;
; 0.335  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[4]                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[4]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.068      ; 0.547      ;
; 0.335  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[4]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.332      ; 0.836      ;
; 0.336  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.066      ; 0.546      ;
; 0.337  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][14]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.846      ;
; 0.337  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][21]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.846      ;
; 0.338  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_oseq_gated_reg_q[0]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.537      ;
; 0.338  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][11]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.847      ;
; 0.338  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][20]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][20]                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.537      ;
; 0.338  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.066      ; 0.548      ;
; 0.338  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_0_replace_multlo_q[14]                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_0_replace_add_o[14]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.537      ;
; 0.338  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_0_replace_multlo_q[12]                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_0_replace_add_o[12]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.537      ;
; 0.338  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_0_replace_multlo_q[11]                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_0_replace_add_o[11]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.537      ;
; 0.338  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_15|delay_signals[2][0]           ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_15|delay_signals[1][0]                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.536      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_rx_req'                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.358 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.290      ; 0.962      ;
; -0.261 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.166      ; 0.935      ;
; -0.250 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.164      ; 0.944      ;
; -0.248 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.169      ; 0.951      ;
; -0.239 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.169      ; 0.960      ;
; -0.196 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.168      ; 1.002      ;
; -0.089 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.017      ; 0.958      ;
; -0.080 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.956      ; 0.906      ;
; -0.068 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.018      ; 0.980      ;
; -0.043 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.956      ; 0.943      ;
; -0.041 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.955      ; 0.944      ;
; -0.031 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.957      ; 0.956      ;
; -0.014 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.896      ; 0.912      ;
; -0.007 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.909      ; 0.932      ;
; -0.001 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.910      ; 0.939      ;
; 0.000  ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.912      ; 0.942      ;
; 0.000  ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.910      ; 0.940      ;
; 0.016  ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.893      ; 0.939      ;
; 0.018  ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.893      ; 0.941      ;
; 0.037  ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.873      ; 0.940      ;
; 0.039  ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.870      ; 0.939      ;
; 0.041  ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.873      ; 0.944      ;
; 0.046  ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.895      ; 0.971      ;
; 0.068  ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.838      ; 0.936      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                              ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.037 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.994      ; 2.205      ;
; 0.118 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.264      ; 2.556      ;
; 0.126 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.166      ; 2.466      ;
; 0.127 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.194      ; 2.495      ;
; 0.142 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.194      ; 2.510      ;
; 0.144 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.194      ; 2.512      ;
; 0.145 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.004      ; 2.323      ;
; 0.168 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.360      ; 2.702      ;
; 0.194 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.088      ; 2.456      ;
; 0.196 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.088      ; 2.458      ;
; 0.199 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.251      ; 2.624      ;
; 0.202 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.994      ; 2.370      ;
; 0.203 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.994      ; 2.371      ;
; 0.230 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.004      ; 2.408      ;
; 0.252 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.004      ; 2.430      ;
; 0.263 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.251      ; 2.688      ;
; 0.281 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.251      ; 2.706      ;
; 0.292 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.994      ; 2.460      ;
; 0.296 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.088      ; 2.558      ;
; 0.327 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.166      ; 2.667      ;
; 0.330 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.955      ; 2.459      ;
; 0.333 ; SPI_slave:rec_spi_ports|rd_add        ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|ch_add2       ; SPI_slave:rec_spi_ports|ch_add2              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|ch_add1       ; SPI_slave:rec_spi_ports|ch_add1              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[0]     ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[1]     ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[2]     ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[3]     ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[4]     ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[5]     ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[6]     ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[7]     ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[8]     ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[9]     ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[10]    ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[11]    ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[12]    ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[13]    ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[14]    ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[15]    ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[16]    ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[17]    ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[18]    ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[19]    ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[20]    ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[21]    ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[22]    ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[23]    ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.341 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.994      ; 2.509      ;
; 0.358 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.538      ;
; 0.363 ; SPI_slave:rec_spi_ports|bit_cnt[24]   ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.544      ;
; 0.364 ; SPI_slave:rec_spi_ports|bit_cnt[17]   ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.545      ;
; 0.364 ; SPI_slave:rec_spi_ports|bit_cnt[7]    ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.544      ;
; 0.365 ; SPI_slave:rec_spi_ports|bit_cnt[22]   ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.546      ;
; 0.372 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.935      ; 2.481      ;
; 0.375 ; SPI_slave:rec_spi_ports|bit_cnt[15]   ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.375 ; SPI_slave:rec_spi_ports|bit_cnt[14]   ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.375 ; SPI_slave:rec_spi_ports|bit_cnt[10]   ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.377 ; SPI_slave:rec_spi_ports|bit_cnt[26]   ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.558      ;
; 0.381 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.561      ;
; 0.383 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.563      ;
; 0.394 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.994      ; 2.562      ;
; 0.411 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.935      ; 2.520      ;
; 0.441 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.264      ; 2.379      ;
; 0.459 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.955      ; 2.588      ;
; 0.464 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.644      ;
; 0.488 ; SPI_slave:rec_spi_ports|bit_cnt[12]   ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.670      ;
; 0.488 ; SPI_slave:rec_spi_ports|bit_cnt[25]   ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.669      ;
; 0.493 ; SPI_slave:rec_spi_ports|bit_cnt[21]   ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.674      ;
; 0.496 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.956      ; 2.626      ;
; 0.499 ; SPI_slave:rec_spi_ports|bit_cnt[13]   ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.044      ; 0.687      ;
; 0.502 ; SPI_slave:rec_spi_ports|bit_cnt[27]   ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.683      ;
; 0.503 ; SPI_slave:rec_spi_ports|bit_cnt[16]   ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.684      ;
; 0.503 ; SPI_slave:rec_spi_ports|bit_cnt[9]    ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.684      ;
; 0.509 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.689      ;
; 0.514 ; SPI_slave:rec_spi_ports|bit_cnt[19]   ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.165      ; 0.823      ;
; 0.527 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.360      ; 2.561      ;
; 0.545 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.125      ; 2.844      ;
; 0.578 ; SPI_slave:rec_spi_ports|bit_cnt[24]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.314      ; 0.536      ;
; 0.579 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.763      ;
; 0.584 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.213      ; 0.941      ;
; 0.595 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.779      ;
; 0.595 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.779      ;
; 0.620 ; SPI_slave:rec_spi_ports|bit_cnt[28]   ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.801      ;
; 0.624 ; SPI_slave:rec_spi_ports|bit_cnt[17]   ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.449      ; 0.717      ;
; 0.625 ; SPI_slave:rec_spi_ports|bit_cnt[29]   ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.806      ;
; 0.627 ; SPI_slave:rec_spi_ports|bit_cnt[31]   ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.809      ;
; 0.660 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.840      ;
; 0.663 ; SPI_slave:rec_spi_ports|bit_cnt[12]   ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.409      ; 0.716      ;
; 0.675 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.994      ; 2.343      ;
; 0.683 ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; -0.034     ; 0.323      ;
; 0.694 ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.046      ; 0.414      ;
; 0.700 ; SPI_slave:rec_spi_ports|bit_cnt[23]   ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.881      ;
; 0.712 ; SPI_slave:rec_spi_ports|bit_cnt[18]   ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.893      ;
; 0.713 ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.066      ; 0.453      ;
; 0.725 ; SPI_slave:rec_spi_ports|bit_cnt[20]   ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.906      ;
; 0.725 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.241      ; 1.110      ;
; 0.739 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.241      ; 1.124      ;
; 0.739 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.241      ; 1.124      ;
; 0.740 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.241      ; 1.125      ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2s_clk'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.330 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.529      ;
; 0.346 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.546      ;
; 0.418 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 0.630      ;
; 0.484 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.683      ;
; 0.484 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.682      ;
; 0.484 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.683      ;
; 0.486 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.685      ;
; 0.487 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.686      ;
; 0.487 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.685      ;
; 0.487 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.686      ;
; 0.488 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.686      ;
; 0.489 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.688      ;
; 0.489 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.688      ;
; 0.489 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.688      ;
; 0.490 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.689      ;
; 0.490 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.688      ;
; 0.491 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.690      ;
; 0.491 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.690      ;
; 0.492 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.690      ;
; 0.492 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.691      ;
; 0.493 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.691      ;
; 0.494 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.693      ;
; 0.495 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.693      ;
; 0.496 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.694      ;
; 0.496 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.694      ;
; 0.509 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.707      ;
; 0.520 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.719      ;
; 0.580 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.779      ;
; 0.582 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.781      ;
; 0.586 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.784      ;
; 0.612 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.811      ;
; 0.613 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.811      ;
; 0.648 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.847      ;
; 0.663 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; -0.263     ; 0.544      ;
; 0.706 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.905      ;
; 0.718 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.917      ;
; 0.737 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.066      ; 0.947      ;
; 0.751 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 0.945      ;
; 0.822 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.064      ; 1.030      ;
; 0.841 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; -0.263     ; 0.722      ;
; 0.907 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.044      ; 1.095      ;
; 0.915 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.070      ; 1.129      ;
; 0.947 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.044      ; 1.135      ;
; 1.002 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.070      ; 1.216      ;
; 1.015 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.070      ; 1.229      ;
; 1.023 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.210      ;
; 1.287 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.486      ;
; 1.287 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.486      ;
; 1.287 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.486      ;
; 1.287 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.486      ;
; 1.295 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.493      ;
; 1.295 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.493      ;
; 1.295 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.493      ;
; 1.295 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.493      ;
; 1.295 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.493      ;
; 1.439 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.638      ;
; 1.439 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.638      ;
; 1.439 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.638      ;
; 1.439 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.638      ;
; 1.519 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.705      ;
; 1.519 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.705      ;
; 1.519 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.705      ;
; 1.519 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.705      ;
; 1.522 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.711      ;
; 1.522 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.711      ;
; 1.522 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.711      ;
; 1.533 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.720      ;
; 1.533 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.720      ;
; 1.533 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.720      ;
; 1.533 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.720      ;
; 1.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.728      ;
; 1.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.728      ;
; 1.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.728      ;
; 1.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.728      ;
; 1.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.728      ;
; 1.546 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.733      ;
; 1.546 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.733      ;
; 1.546 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.733      ;
; 1.546 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.733      ;
; 1.548 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.737      ;
; 1.554 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.058      ; 1.756      ;
; 1.554 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.058      ; 1.756      ;
; 1.554 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.058      ; 1.756      ;
; 1.554 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.058      ; 1.756      ;
; 1.556 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.757      ;
; 1.556 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.757      ;
; 1.556 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.757      ;
; 1.556 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.757      ;
; 1.563 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.058      ; 1.765      ;
; 1.563 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.058      ; 1.765      ;
; 1.563 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.058      ; 1.765      ;
; 1.563 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.058      ; 1.765      ;
; 1.790 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.976      ;
; 1.790 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.976      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.325 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.625      ; 3.124      ;
; 0.332 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.461      ; 2.967      ;
; 0.333 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.359 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.665      ; 3.198      ;
; 0.362 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.543      ;
; 0.364 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.545      ;
; 0.365 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.546      ;
; 0.372 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.555      ;
; 0.373 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.556      ;
; 0.373 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.556      ;
; 0.373 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.556      ;
; 0.375 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.558      ;
; 0.375 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 0.555      ;
; 0.377 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 0.557      ;
; 0.378 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 0.558      ;
; 0.482 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.663      ;
; 0.490 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.671      ;
; 0.495 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.678      ;
; 0.499 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.682      ;
; 0.501 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.684      ;
; 0.501 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.684      ;
; 0.502 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.685      ;
; 0.502 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 0.682      ;
; 0.508 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.689      ;
; 0.618 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.800      ;
; 0.620 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.803      ;
; 0.640 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 2.625      ; 2.939      ;
; 0.655 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.299      ; 1.098      ;
; 0.659 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.589      ; 0.892      ;
; 0.680 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.217      ; 0.541      ;
; 0.691 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.874      ;
; 0.697 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.589      ; 0.930      ;
; 0.709 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.892      ;
; 0.748 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 2.665      ; 3.087      ;
; 0.751 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.680      ; 1.075      ;
; 0.758 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.680      ; 1.082      ;
; 0.793 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.974      ;
; 0.794 ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.977      ;
; 0.797 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.981      ;
; 0.797 ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.981      ;
; 0.799 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.981      ;
; 0.799 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.983      ;
; 0.799 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.980      ;
; 0.805 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.686      ; 1.135      ;
; 0.806 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.680      ; 1.130      ;
; 0.813 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.996      ;
; 0.831 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.824      ; 1.299      ;
; 0.835 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.840      ; 1.319      ;
; 0.847 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 1.028      ;
; 0.858 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.217      ; 0.719      ;
; 0.862 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.495      ; 3.531      ;
; 0.866 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.495      ; 3.535      ;
; 0.887 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.840      ; 1.371      ;
; 0.889 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.458      ; 3.521      ;
; 0.890 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.073      ; 1.107      ;
; 0.892 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.602      ; 3.668      ;
; 0.893 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.602      ; 3.669      ;
; 0.899 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.840      ; 1.383      ;
; 0.900 ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.084      ;
; 0.900 ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.084      ;
; 0.901 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.083      ;
; 0.901 ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.085      ;
; 0.902 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.086      ;
; 0.913 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 1.093      ;
; 0.935 ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.118      ;
; 0.937 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 1.117      ;
; 0.943 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.561      ; 3.678      ;
; 0.950 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.104      ; 1.198      ;
; 0.950 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.104      ; 1.198      ;
; 0.952 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.104      ; 1.200      ;
; 0.955 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.104      ; 1.203      ;
; 0.956 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.458      ; 3.588      ;
; 0.958 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.495      ; 3.627      ;
; 0.958 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.495      ; 3.627      ;
; 0.960 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.495      ; 3.629      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.458 ; SPI_slave:rec_spi_ports|rx_buf[14]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.775      ; 2.263      ;
; 0.543 ; SPI_slave:rec_spi_ports|rx_buf[20]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.775      ; 2.348      ;
; 0.551 ; SPI_slave:rec_spi_ports|rx_buf[16]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.775      ; 2.356      ;
; 0.579 ; SPI_slave:rec_spi_ports|rx_buf[12]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.779      ; 2.388      ;
; 0.594 ; SPI_slave:rec_spi_ports|rx_buf[21]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.761      ; 2.385      ;
; 0.601 ; SPI_slave:rec_spi_ports|rx_buf[3]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.806      ; 2.437      ;
; 0.601 ; SPI_slave:rec_spi_ports|rx_buf[2]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.761      ; 2.392      ;
; 0.605 ; SPI_slave:rec_spi_ports|rx_buf[6]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.807      ; 2.442      ;
; 0.606 ; SPI_slave:rec_spi_ports|rx_buf[17]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.743      ; 2.379      ;
; 0.610 ; SPI_slave:rec_spi_ports|rx_buf[19]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.777      ; 2.417      ;
; 0.612 ; SPI_slave:rec_spi_ports|rx_buf[9]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.729      ; 2.371      ;
; 0.613 ; SPI_slave:rec_spi_ports|rx_buf[18]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.913      ; 2.556      ;
; 0.623 ; SPI_slave:rec_spi_ports|rx_buf[1]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.759      ; 2.412      ;
; 0.643 ; SPI_slave:rec_spi_ports|rx_buf[0]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.774      ; 2.447      ;
; 0.665 ; SPI_slave:rec_spi_ports|rx_buf[13]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.742      ; 2.437      ;
; 0.675 ; SPI_slave:rec_spi_ports|rx_buf[8]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.778      ; 2.483      ;
; 0.681 ; SPI_slave:rec_spi_ports|rx_buf[15]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.741      ; 2.452      ;
; 0.693 ; SPI_slave:rec_spi_ports|rx_buf[23]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.905      ; 2.628      ;
; 0.699 ; SPI_slave:rec_spi_ports|rx_buf[11]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.780      ; 2.509      ;
; 0.705 ; SPI_slave:rec_spi_ports|rx_buf[7]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.807      ; 2.542      ;
; 0.721 ; SPI_slave:rec_spi_ports|rx_buf[5]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.806      ; 2.557      ;
; 0.724 ; SPI_slave:rec_spi_ports|rx_buf[22]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.915      ; 2.669      ;
; 0.740 ; SPI_slave:rec_spi_ports|rx_buf[10]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.778      ; 2.548      ;
; 0.798 ; SPI_slave:rec_spi_ports|rx_buf[4]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.806      ; 2.634      ;
; 0.986 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.200      ; 0.726      ;
; 0.986 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.202      ; 0.728      ;
; 1.027 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.138      ; 1.195      ;
; 1.075 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.093     ; 1.012      ;
; 1.076 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.086      ; 1.192      ;
; 1.098 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.315      ; 1.443      ;
; 1.102 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.084      ; 0.726      ;
; 1.103 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.317      ; 1.450      ;
; 1.108 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.080      ; 0.728      ;
; 1.128 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.062      ; 0.730      ;
; 1.130 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.059      ; 0.729      ;
; 1.146 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.041      ; 0.727      ;
; 1.150 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.038      ; 0.728      ;
; 1.163 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.181      ; 1.374      ;
; 1.168 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.021      ; 0.729      ;
; 1.170 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.019      ; 0.729      ;
; 1.173 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.017      ; 0.730      ;
; 1.179 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.175      ; 1.384      ;
; 1.180 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.009      ; 0.729      ;
; 1.183 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.004      ; 0.727      ;
; 1.187 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.157      ; 1.374      ;
; 1.205 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.073     ; 1.162      ;
; 1.206 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.074     ; 1.162      ;
; 1.211 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.090     ; 1.151      ;
; 1.221 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.198      ; 1.449      ;
; 1.227 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.194      ; 1.451      ;
; 1.230 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.043     ; 0.727      ;
; 1.233 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.056      ; 0.829      ;
; 1.240 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.151      ; 1.421      ;
; 1.242 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.147      ; 1.419      ;
; 1.246 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.056     ; 0.730      ;
; 1.249 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.200      ; 0.989      ;
; 1.250 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.063     ; 0.727      ;
; 1.251 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.202      ; 0.993      ;
; 1.252 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.138      ; 1.420      ;
; 1.255 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.134      ; 1.419      ;
; 1.265 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.155      ; 1.450      ;
; 1.283 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.200      ; 1.023      ;
; 1.284 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.202      ; 1.026      ;
; 1.286 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.134      ; 1.450      ;
; 1.298 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.110     ; 0.728      ;
; 1.306 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.086      ; 1.422      ;
; 1.317 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.093     ; 1.254      ;
; 1.322 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.173      ; 1.525      ;
; 1.324 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.315      ; 1.669      ;
; 1.327 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.317      ; 1.674      ;
; 1.336 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.009      ; 1.375      ;
; 1.338 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.181      ; 1.549      ;
; 1.341 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.061      ; 1.432      ;
; 1.347 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.054      ; 1.431      ;
; 1.369 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.084      ; 0.993      ;
; 1.376 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.080      ; 0.996      ;
; 1.384 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.246     ; 1.168      ;
; 1.389 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.201     ; 0.728      ;
; 1.392 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.202     ; 0.730      ;
; 1.393 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.198      ; 1.621      ;
; 1.396 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.157      ; 1.583      ;
; 1.398 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.059      ; 0.997      ;
; 1.398 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.194      ; 1.622      ;
; 1.399 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.080     ; 1.349      ;
; 1.401 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.084      ; 1.025      ;
; 1.407 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.080      ; 1.027      ;
; 1.416 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.038      ; 0.994      ;
; 1.418 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.221     ; 0.737      ;
; 1.425 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.175      ; 1.630      ;
; 1.429 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.059      ; 1.028      ;
; 1.431 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.073     ; 1.388      ;
; 1.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.021      ; 0.995      ;
; 1.437 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.074     ; 1.393      ;
; 1.438 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.017      ; 0.995      ;
; 1.442 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.151      ; 1.623      ;
; 1.443 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.147      ; 1.620      ;
; 1.444 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.009      ; 0.993      ;
; 1.447 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.038      ; 1.025      ;
; 1.449 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.004      ; 0.993      ;
; 1.455 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.134      ; 1.619      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.959 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.367      ; 4.811      ;
; -1.959 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.367      ; 4.811      ;
; -1.959 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.367      ; 4.811      ;
; -1.959 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.367      ; 4.811      ;
; -1.959 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.367      ; 4.811      ;
; -1.877 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.466      ; 4.828      ;
; -1.877 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.466      ; 4.828      ;
; -1.877 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.466      ; 4.828      ;
; -1.877 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.466      ; 4.828      ;
; -1.877 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.466      ; 4.828      ;
; -1.810 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.505      ; 4.800      ;
; -1.810 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.505      ; 4.800      ;
; -1.810 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.505      ; 4.800      ;
; -1.810 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.505      ; 4.800      ;
; -1.618 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.341      ; 4.444      ;
; -1.618 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.341      ; 4.444      ;
; -1.618 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.341      ; 4.444      ;
; -1.618 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.341      ; 4.444      ;
; -1.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.357      ; 4.446      ;
; -1.548 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.402      ; 4.435      ;
; -1.548 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.402      ; 4.435      ;
; -1.548 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.402      ; 4.435      ;
; -1.548 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.402      ; 4.435      ;
; -1.548 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.402      ; 4.435      ;
; -1.401 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.573      ; 4.459      ;
; -1.271 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.367      ; 4.623      ;
; -1.271 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.367      ; 4.623      ;
; -1.271 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.367      ; 4.623      ;
; -1.271 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.367      ; 4.623      ;
; -1.271 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.367      ; 4.623      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.354      ; 4.063      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.354      ; 4.063      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.354      ; 4.063      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.354      ; 4.063      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.354      ; 4.063      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.354      ; 4.063      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.354      ; 4.063      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.354      ; 4.063      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.354      ; 4.063      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.354      ; 4.063      ;
; -1.183 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.466      ; 4.634      ;
; -1.183 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.466      ; 4.634      ;
; -1.183 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.466      ; 4.634      ;
; -1.183 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.466      ; 4.634      ;
; -1.183 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.466      ; 4.634      ;
; -1.150 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.573      ; 4.708      ;
; -1.123 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.505      ; 4.613      ;
; -1.123 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.505      ; 4.613      ;
; -1.123 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.505      ; 4.613      ;
; -1.123 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.505      ; 4.613      ;
; -1.030 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.582      ; 4.097      ;
; -0.986 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.401      ; 3.872      ;
; -0.943 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.341      ; 4.269      ;
; -0.943 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.341      ; 4.269      ;
; -0.943 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.341      ; 4.269      ;
; -0.943 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.341      ; 4.269      ;
; -0.926 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.357      ; 4.268      ;
; -0.886 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.087      ; 3.458      ;
; -0.886 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.087      ; 3.458      ;
; -0.886 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.087      ; 3.458      ;
; -0.871 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.402      ; 4.258      ;
; -0.871 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.402      ; 4.258      ;
; -0.871 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.402      ; 4.258      ;
; -0.871 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.402      ; 4.258      ;
; -0.871 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.402      ; 4.258      ;
; -0.857 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.535      ; 3.877      ;
; -0.808 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.032      ; 3.325      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.801 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.867      ; 3.153      ;
; -0.796 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.109      ; 3.390      ;
; -0.796 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.109      ; 3.390      ;
; -0.796 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.109      ; 3.390      ;
; -0.716 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.582      ; 4.283      ;
; -0.531 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.354      ; 3.870      ;
; -0.531 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.354      ; 3.870      ;
; -0.531 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.354      ; 3.870      ;
; -0.531 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.354      ; 3.870      ;
; -0.531 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.354      ; 3.870      ;
; -0.531 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.354      ; 3.870      ;
; -0.531 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.354      ; 3.870      ;
; -0.531 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.354      ; 3.870      ;
; -0.531 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.354      ; 3.870      ;
; -0.531 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.354      ; 3.870      ;
; -0.470 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.535      ; 3.990      ;
; -0.265 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.401      ; 3.651      ;
; -0.206 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.087      ; 3.278      ;
; -0.206 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.087      ; 3.278      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.548 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.281      ; 3.314      ;
; -0.406 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.055      ; 2.946      ;
; -0.163 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.281      ; 3.429      ;
; -0.118 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.933      ; 2.536      ;
; -0.118 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.933      ; 2.536      ;
; -0.118 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.933      ; 2.536      ;
; -0.097 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.898      ; 2.480      ;
; -0.097 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.898      ; 2.480      ;
; -0.097 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.898      ; 2.480      ;
; -0.097 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.898      ; 2.480      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.922      ; 2.472      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.922      ; 2.472      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.922      ; 2.472      ;
; -0.063 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.055      ; 3.103      ;
; -0.041 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.886      ; 2.412      ;
; -0.041 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.886      ; 2.412      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.189      ; 2.710      ;
; -0.008 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.846      ; 2.339      ;
; -0.008 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.846      ; 2.339      ;
; -0.008 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.846      ; 2.339      ;
; -0.008 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.846      ; 2.339      ;
; -0.008 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.846      ; 2.339      ;
; -0.008 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.846      ; 2.339      ;
; -0.008 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.846      ; 2.339      ;
; -0.008 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.846      ; 2.339      ;
; 0.052  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.873      ; 2.306      ;
; 0.052  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.873      ; 2.306      ;
; 0.052  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.873      ; 2.306      ;
; 0.052  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.873      ; 2.306      ;
; 0.052  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.873      ; 2.306      ;
; 0.052  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.873      ; 2.306      ;
; 0.066  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.088      ; 2.507      ;
; 0.066  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.088      ; 2.507      ;
; 0.080  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.923      ; 2.328      ;
; 0.080  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.923      ; 2.328      ;
; 0.080  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.923      ; 2.328      ;
; 0.080  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.923      ; 2.328      ;
; 0.080  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.923      ; 2.328      ;
; 0.080  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.923      ; 2.328      ;
; 0.086  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.886      ; 2.285      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.867      ; 2.261      ;
; 0.091  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.867      ; 2.261      ;
; 0.106  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.965      ; 2.344      ;
; 0.106  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.965      ; 2.344      ;
; 0.106  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.965      ; 2.344      ;
; 0.106  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.965      ; 2.344      ;
; 0.106  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.965      ; 2.344      ;
; 0.106  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.965      ; 2.344      ;
; 0.106  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.965      ; 2.344      ;
; 0.106  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.965      ; 2.344      ;
; 0.106  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.965      ; 2.344      ;
; 0.106  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.965      ; 2.344      ;
; 0.106  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.965      ; 2.344      ;
; 0.113  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.385      ;
; 0.113  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.385      ;
; 0.113  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.013      ; 2.385      ;
; 0.142  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.115      ; 2.458      ;
; 0.142  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.115      ; 2.458      ;
; 0.142  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.115      ; 2.458      ;
; 0.148  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.170      ; 2.507      ;
; 0.148  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.170      ; 2.507      ;
; 0.148  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.170      ; 2.507      ;
; 0.292  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.189      ; 2.882      ;
; 0.530  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.933      ; 2.388      ;
; 0.530  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.933      ; 2.388      ;
; 0.530  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.933      ; 2.388      ;
; 0.547  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.898      ; 2.336      ;
; 0.547  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.898      ; 2.336      ;
; 0.547  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.898      ; 2.336      ;
; 0.547  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.898      ; 2.336      ;
; 0.577  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.922      ; 2.330      ;
; 0.577  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.922      ; 2.330      ;
; 0.577  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.922      ; 2.330      ;
; 0.605  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.886      ; 2.266      ;
; 0.605  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.886      ; 2.266      ;
; 0.659  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.846      ; 2.172      ;
; 0.659  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.846      ; 2.172      ;
; 0.659  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.846      ; 2.172      ;
; 0.659  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.846      ; 2.172      ;
; 0.659  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.846      ; 2.172      ;
; 0.659  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.846      ; 2.172      ;
; 0.659  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.846      ; 2.172      ;
; 0.659  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.846      ; 2.172      ;
; 0.703  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.088      ; 2.370      ;
; 0.703  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.088      ; 2.370      ;
; 0.715  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.873      ; 2.143      ;
; 0.715  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.873      ; 2.143      ;
; 0.715  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.873      ; 2.143      ;
; 0.715  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.873      ; 2.143      ;
; 0.715  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.873      ; 2.143      ;
; 0.715  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.873      ; 2.143      ;
; 0.745  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.886      ; 2.126      ;
; 0.754  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.923      ; 2.154      ;
; 0.754  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.923      ; 2.154      ;
; 0.754  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.923      ; 2.154      ;
; 0.754  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.923      ; 2.154      ;
; 0.754  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.923      ; 2.154      ;
; 0.754  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.923      ; 2.154      ;
; 0.758  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.867      ; 2.094      ;
; 0.758  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.867      ; 2.094      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rec_sclk'                                                                                                ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.180 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.251      ; 2.245      ;
; -0.180 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.251      ; 2.245      ;
; -0.180 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.251      ; 2.245      ;
; -0.148 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.194      ; 2.220      ;
; -0.148 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.194      ; 2.220      ;
; -0.148 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.194      ; 2.220      ;
; -0.130 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.088      ; 2.132      ;
; -0.130 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.088      ; 2.132      ;
; -0.130 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.088      ; 2.132      ;
; -0.107 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.038      ; 2.105      ;
; -0.107 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.038      ; 2.105      ;
; -0.107 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.038      ; 2.105      ;
; -0.107 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.038      ; 2.105      ;
; -0.107 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.038      ; 2.105      ;
; -0.107 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.038      ; 2.105      ;
; -0.107 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.038      ; 2.105      ;
; -0.107 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.038      ; 2.105      ;
; -0.107 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.038      ; 2.105      ;
; -0.107 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.038      ; 2.105      ;
; -0.107 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.038      ; 2.105      ;
; -0.083 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.994      ; 2.085      ;
; -0.083 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.994      ; 2.085      ;
; -0.083 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.994      ; 2.085      ;
; -0.083 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.994      ; 2.085      ;
; -0.083 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.994      ; 2.085      ;
; -0.083 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.994      ; 2.085      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.935      ; 2.027      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.935      ; 2.027      ;
; -0.073 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.956      ; 2.057      ;
; -0.048 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.166      ; 2.292      ;
; -0.048 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.166      ; 2.292      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.942      ; 2.074      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.942      ; 2.074      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.942      ; 2.074      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.942      ; 2.074      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.942      ; 2.074      ;
; -0.042 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.942      ; 2.074      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.914      ; 2.101      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.914      ; 2.101      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.914      ; 2.101      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.914      ; 2.101      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.914      ; 2.101      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.914      ; 2.101      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.914      ; 2.101      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.914      ; 2.101      ;
; 0.062  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.955      ; 2.191      ;
; 0.062  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.955      ; 2.191      ;
; 0.086  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.253      ;
; 0.086  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.253      ;
; 0.086  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.253      ;
; 0.116  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.969      ; 2.259      ;
; 0.116  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.969      ; 2.259      ;
; 0.116  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.969      ; 2.259      ;
; 0.116  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.969      ; 2.259      ;
; 0.131  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.004      ; 2.309      ;
; 0.131  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.004      ; 2.309      ;
; 0.131  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.004      ; 2.309      ;
; 0.248  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.264      ; 2.686      ;
; 0.335  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.360      ; 2.869      ;
; 0.497  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.125      ; 2.796      ;
; 0.501  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.251      ; 2.426      ;
; 0.501  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.251      ; 2.426      ;
; 0.501  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.251      ; 2.426      ;
; 0.511  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.194      ; 2.379      ;
; 0.511  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.194      ; 2.379      ;
; 0.511  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.194      ; 2.379      ;
; 0.547  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.088      ; 2.309      ;
; 0.547  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.088      ; 2.309      ;
; 0.547  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.088      ; 2.309      ;
; 0.557  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.038      ; 2.269      ;
; 0.557  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.038      ; 2.269      ;
; 0.557  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.038      ; 2.269      ;
; 0.557  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.038      ; 2.269      ;
; 0.557  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.038      ; 2.269      ;
; 0.557  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.038      ; 2.269      ;
; 0.557  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.038      ; 2.269      ;
; 0.557  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.038      ; 2.269      ;
; 0.557  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.038      ; 2.269      ;
; 0.557  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.038      ; 2.269      ;
; 0.557  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.038      ; 2.269      ;
; 0.562  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.264      ; 2.500      ;
; 0.581  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.935      ; 2.190      ;
; 0.581  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.935      ; 2.190      ;
; 0.583  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.956      ; 2.213      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.994      ; 2.254      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.166      ; 2.426      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.994      ; 2.254      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.994      ; 2.254      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.994      ; 2.254      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.994      ; 2.254      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.166      ; 2.426      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.994      ; 2.254      ;
; 0.617  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.942      ; 2.233      ;
; 0.617  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.942      ; 2.233      ;
; 0.617  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.942      ; 2.233      ;
; 0.617  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.942      ; 2.233      ;
; 0.617  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.942      ; 2.233      ;
; 0.617  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.942      ; 2.233      ;
; 0.677  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.914      ; 2.265      ;
; 0.677  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.914      ; 2.265      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ecg_sclk'                                                                                                ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.378 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.625      ; 3.177      ;
; 0.714 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.109      ; 2.997      ;
; 0.768 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.189      ; 3.131      ;
; 0.768 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.189      ; 3.131      ;
; 0.768 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.189      ; 3.131      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.775 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.937      ; 2.886      ;
; 0.786 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 2.625      ; 3.085      ;
; 0.822 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.166      ; 3.162      ;
; 0.822 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.166      ; 3.162      ;
; 0.822 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.166      ; 3.162      ;
; 0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.493      ; 3.520      ;
; 0.998 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.625      ; 3.797      ;
; 1.112 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.445      ; 3.731      ;
; 1.112 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.445      ; 3.731      ;
; 1.112 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.445      ; 3.731      ;
; 1.112 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.445      ; 3.731      ;
; 1.112 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.445      ; 3.731      ;
; 1.112 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.445      ; 3.731      ;
; 1.112 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.445      ; 3.731      ;
; 1.112 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.445      ; 3.731      ;
; 1.112 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.445      ; 3.731      ;
; 1.112 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.445      ; 3.731      ;
; 1.135 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.665      ; 3.974      ;
; 1.204 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.675      ; 4.053      ;
; 1.302 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.625      ; 3.601      ;
; 1.409 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.189      ; 3.272      ;
; 1.409 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.189      ; 3.272      ;
; 1.409 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.189      ; 3.272      ;
; 1.427 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.109      ; 3.210      ;
; 1.432 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.495      ; 4.101      ;
; 1.432 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.495      ; 4.101      ;
; 1.432 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.495      ; 4.101      ;
; 1.432 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.495      ; 4.101      ;
; 1.432 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.495      ; 4.101      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.434 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.937      ; 3.045      ;
; 1.476 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.665      ; 3.815      ;
; 1.488 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.448      ; 4.110      ;
; 1.498 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.166      ; 3.338      ;
; 1.498 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.166      ; 3.338      ;
; 1.498 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.166      ; 3.338      ;
; 1.506 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.431      ; 4.111      ;
; 1.506 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.431      ; 4.111      ;
; 1.506 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.431      ; 4.111      ;
; 1.506 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.431      ; 4.111      ;
; 1.516 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.675      ; 3.865      ;
; 1.568 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.493      ; 3.735      ;
; 1.665 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.602      ; 4.441      ;
; 1.665 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.602      ; 4.441      ;
; 1.665 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.602      ; 4.441      ;
; 1.665 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.602      ; 4.441      ;
; 1.727 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.561      ; 4.462      ;
; 1.727 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.561      ; 4.462      ;
; 1.727 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.561      ; 4.462      ;
; 1.727 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.561      ; 4.462      ;
; 1.727 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.561      ; 4.462      ;
; 1.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.445      ; 3.919      ;
; 1.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.445      ; 3.919      ;
; 1.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.445      ; 3.919      ;
; 1.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.445      ; 3.919      ;
; 1.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.445      ; 3.919      ;
; 1.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.445      ; 3.919      ;
; 1.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.445      ; 3.919      ;
; 1.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.445      ; 3.919      ;
; 1.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.445      ; 3.919      ;
; 1.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.445      ; 3.919      ;
; 1.819 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.458      ; 4.451      ;
; 1.819 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.458      ; 4.451      ;
; 1.819 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.458      ; 4.451      ;
; 1.819 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.458      ; 4.451      ;
; 1.819 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.458      ; 4.451      ;
; 2.104 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.495      ; 4.273      ;
; 2.104 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.495      ; 4.273      ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'fir_clk'                                                                                                                                                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; fir_clk ; Rise       ; fir_clk                                                                                                                                                                                                          ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[0]                                                                                   ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[1]                                                                                   ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[2]                                                                                   ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[3]                                                                                   ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[4]                                                                                   ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[5]                                                                                   ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[7]                                                                                   ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[7]~_Duplicate_1                                                                      ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[0]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[1]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[2]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[3]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[4]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[5]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[7]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[7]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[0]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[1]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[2]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[3]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[4]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[5]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[7]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_cm0_q[7]~_Duplicate_1                                                                        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[16]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[17]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[18]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[19]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[20]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[21]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[22]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[23]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[0]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[10]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[11]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[14]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[16]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[17]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[18]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[19]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[1]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[20]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[21]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[22]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[23]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[2]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[3]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[4]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[5]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[6]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[7]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[0]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[10]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[11]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[14]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[16]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[17]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[18]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[19]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[1]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[20]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[21]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[22]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[23]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[2]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[3]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[4]                            ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.141  ; 0.357        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; 0.160  ; 0.376        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; 0.160  ; 0.376        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.094  ; 0.310        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.094  ; 0.310        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; 0.094  ; 0.310        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; 0.094  ; 0.310        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; 0.094  ; 0.310        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.106  ; 0.322        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.126  ; 0.310        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; 0.126  ; 0.310        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; 0.126  ; 0.310        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_rx_req'                                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_rx_req ; Rise       ; ecg_rx_req                                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|o                        ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[10]|dataa           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[11]|datac           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datac           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datac           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[5]|datac            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[9]|datac            ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|datad           ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.600  ; 0.600        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.600  ; 0.600        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datac          ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datac          ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datac          ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datac          ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datac          ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|dataa           ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datac          ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datac          ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datac           ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datac           ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datac           ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datac            ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datac         ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datac          ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datac          ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datac            ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datac          ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datac           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|datac           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datab          ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datac          ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|dataa          ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|dataa          ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datab          ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datab          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                          ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|dataa         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datac          ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|dataa         ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|dataa          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|dataa          ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|datac         ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|dataa         ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datab          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|dataa         ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|dataa         ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datab         ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datac          ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|dataa         ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datac         ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|datac         ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; 0.698  ; 0.837  ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 1.868  ; 1.999  ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 2.496  ; 2.849  ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 2.849  ; 3.196  ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 2.458  ; 2.770  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 2.191  ; 2.552  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; -0.011 ; 0.167  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; -0.067 ; 0.057  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; 1.455  ; 1.817  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; 1.281  ; 1.682  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; 1.142  ; 1.537  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; 1.710  ; 2.076  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; 1.143  ; 1.534  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; 1.066  ; 1.430  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; 1.419  ; 1.834  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; 1.725  ; 2.105  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; 1.495  ; 1.885  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; 1.132  ; 1.504  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; 1.119  ; 1.494  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; 1.252  ; 1.631  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; 1.215  ; 1.615  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; 1.536  ; 1.949  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; 1.239  ; 1.628  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; 1.156  ; 1.518  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; 1.179  ; 1.567  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; 1.266  ; 1.646  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; 1.757  ; 2.139  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; 2.191  ; 2.552  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; 1.634  ; 2.022  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; 1.935  ; 2.303  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 3.077  ; 3.426  ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; 1.954  ; 2.394  ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 0.639  ; 0.736  ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 1.578  ; 1.721  ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 2.304  ; 2.628  ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 2.748  ; 3.137  ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 2.015  ; 2.338  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 2.787  ; 3.148  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 0.479  ; 0.824  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; -1.461 ; -1.316 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; -1.465 ; -1.361 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.084  ; 0.427  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; -0.315 ; 0.026  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; -0.514 ; -0.155 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.013  ; 0.382  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; -0.531 ; -0.174 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; -0.507 ; -0.161 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; -0.251 ; 0.130  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.145  ; 0.483  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; -0.066 ; 0.295  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; -0.254 ; 0.095  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; -0.348 ; 0.016  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; -0.245 ; 0.104  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; -0.350 ; 0.012  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; -0.067 ; 0.308  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; -0.199 ; 0.134  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; -0.302 ; 0.047  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; -0.389 ; -0.043 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; -0.353 ; -0.003 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; -0.003 ; 0.317  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.479  ; 0.824  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; -0.021 ; 0.337  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.145  ; 0.472  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; 1.372  ; 1.753  ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; 1.372  ; 1.753  ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.125  ; 0.262  ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.923  ; 1.123  ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; 2.274  ; 2.623  ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; 2.132  ; 2.550  ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; 1.321  ; 1.647  ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; 1.321  ; 1.647  ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; 2.250  ; 2.657  ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; 1.320  ; 1.643  ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; 1.320  ; 1.643  ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; 1.761  ; 2.162  ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; 1.260  ; 1.637  ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; 2.678  ; 3.037  ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; 2.828  ; 3.175  ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.265  ; 1.367  ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 2.681  ; 3.036  ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 3.234  ; 3.635  ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.247  ; 3.655  ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; 2.920  ; 3.237  ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; 2.214  ; 2.623  ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.984  ; 1.059  ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 2.180  ; 2.562  ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 2.682  ; 3.021  ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 2.939  ; 3.374  ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; -0.362 ; -0.507 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.892 ; -1.049 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -2.040 ; -2.380 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -2.432 ; -2.765 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -2.039 ; -2.328 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 0.386  ; 0.266  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 0.348  ; 0.190  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; 0.386  ; 0.266  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; -1.063 ; -1.400 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; -0.865 ; -1.232 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; -0.734 ; -1.096 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; -1.280 ; -1.622 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; -0.735 ; -1.094 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; -0.663 ; -1.001 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; -0.996 ; -1.374 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; -1.298 ; -1.644 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; -1.076 ; -1.435 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; -0.727 ; -1.071 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; -0.719 ; -1.069 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; -0.844 ; -1.192 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; -0.805 ; -1.169 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; -1.116 ; -1.494 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; -0.834 ; -1.191 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; -0.756 ; -1.094 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; -0.780 ; -1.140 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; -0.861 ; -1.208 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; -1.336 ; -1.684 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; -1.753 ; -2.081 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; -1.258 ; -1.623 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; -1.481 ; -1.826 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -2.012 ; -2.365 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; -0.566 ; -0.937 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; -0.170 ; -0.355 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.819 ; -1.026 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -1.838 ; -2.148 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -2.280 ; -2.573 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -1.596 ; -1.895 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -1.987 ; -2.376 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 2.254  ; 2.157  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 2.229  ; 2.093  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 2.254  ; 2.157  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.733  ; 0.409  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 1.159  ; 0.838  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 1.357  ; 1.016  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.842  ; 0.492  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 1.360  ; 1.021  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 1.342  ; 1.014  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 1.102  ; 0.743  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.798  ; 0.469  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 1.002  ; 0.651  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 1.191  ; 0.858  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 1.267  ; 0.914  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 1.170  ; 0.840  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 1.271  ; 0.919  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 1.007  ; 0.643  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 1.125  ; 0.800  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 1.213  ; 0.884  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 1.191  ; 0.863  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 1.270  ; 0.929  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.867  ; 0.566  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.884  ; 0.556  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.875  ; 0.538  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.713  ; 0.405  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; -1.028 ; -1.384 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; -1.028 ; -1.384 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.474  ; 0.317  ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; -0.175 ; -0.354 ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; -1.608 ; -1.929 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; -1.343 ; -1.704 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; -0.994 ; -1.304 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; -0.994 ; -1.304 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; -0.416 ; -0.748 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; -0.992 ; -1.301 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; -0.992 ; -1.301 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; -1.241 ; -1.613 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; -0.906 ; -1.269 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; -1.901 ; -2.258 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; -2.392 ; -2.748 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.067 ; -0.205 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -2.287 ; -2.629 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -2.792 ; -3.153 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -2.829 ; -3.221 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; -1.321 ; -1.662 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; -1.761 ; -2.139 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.029  ; -0.148 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -1.768 ; -2.145 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -2.183 ; -2.522 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -2.517 ; -2.929 ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 5.437 ; 5.230 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 5.437 ; 5.230 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 5.898 ; 5.854 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 6.952 ; 6.930 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 6.820 ; 6.750 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 6.693 ; 6.660 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 6.076 ; 5.722 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.625 ; 6.588 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.141 ; 6.228 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.715 ; 6.600 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 6.076 ; 5.722 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.625 ; 6.588 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.141 ; 6.228 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.715 ; 6.600 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 6.923 ; 6.931 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 6.923 ; 6.931 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 5.844 ; 5.772 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 6.152 ; 6.145 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 6.152 ; 6.145 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.398 ; 5.354 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 5.796 ; 5.763 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 5.796 ; 5.763 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 5.564 ; 5.499 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.113 ; 5.035 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.612 ; 5.573 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 5.559 ; 5.474 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 5.930 ; 5.857 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 5.947 ; 5.847 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 5.613 ; 5.515 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 5.738 ; 5.465 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.110 ; 4.901 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 5.104 ; 4.914 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 4.852 ; 4.639 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 5.738 ; 5.465 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.110 ; 4.901 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 5.104 ; 4.914 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 8.024 ; 8.051 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 6.794 ; 6.703 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 7.025 ; 6.946 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 6.492 ; 6.411 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 6.980 ; 6.941 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 6.837 ; 6.787 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 7.170 ; 7.083 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 6.834 ; 6.781 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 6.799 ; 6.744 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 6.610 ; 6.544 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 6.944 ; 6.826 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 7.070 ; 6.965 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 6.981 ; 6.886 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 6.519 ; 6.445 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 8.024 ; 8.051 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 6.517 ; 6.442 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 6.734 ; 6.633 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 6.778 ; 6.685 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 6.538 ; 6.457 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 7.175 ; 7.081 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 6.996 ; 6.898 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 7.067 ; 6.988 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 6.999 ; 6.910 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 6.991 ; 6.914 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 6.797 ; 6.709 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 4.852 ; 4.639 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 5.341 ; 5.134 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 5.341 ; 5.134 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 5.760 ; 5.715 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 6.757 ; 6.706 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 6.577 ; 6.545 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 6.488 ; 6.442 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 5.951 ; 5.605 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.308 ; 6.253 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 5.963 ; 5.783 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.315 ; 6.348 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 5.951 ; 5.605 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.308 ; 6.253 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 5.963 ; 5.783 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.315 ; 6.348 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 6.758 ; 6.765 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 6.758 ; 6.765 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 5.715 ; 5.644 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 6.017 ; 6.011 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 6.017 ; 6.011 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.288 ; 5.243 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 5.676 ; 5.644 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 5.676 ; 5.644 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 5.446 ; 5.382 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.008 ; 4.931 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.495 ; 5.455 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 5.443 ; 5.360 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 5.779 ; 5.677 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 5.768 ; 5.640 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 5.429 ; 5.377 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 5.619 ; 5.353 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 4.746 ; 4.788 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.773 ; 4.741 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 4.411 ; 4.483 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 5.619 ; 5.353 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 4.746 ; 4.788 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.773 ; 4.741 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 6.347 ; 6.266 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 6.636 ; 6.546 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 6.858 ; 6.781 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 6.347 ; 6.266 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 6.821 ; 6.783 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 6.677 ; 6.627 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 6.997 ; 6.912 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 6.675 ; 6.621 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 6.640 ; 6.585 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 6.460 ; 6.395 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 6.781 ; 6.666 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 6.902 ; 6.799 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 6.817 ; 6.724 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 6.374 ; 6.301 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 7.869 ; 7.897 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 6.372 ; 6.298 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 6.579 ; 6.479 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 6.621 ; 6.529 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 6.392 ; 6.312 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 7.002 ; 6.909 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 6.829 ; 6.734 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 6.899 ; 6.821 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 6.833 ; 6.745 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 6.826 ; 6.749 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 6.640 ; 6.554 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 4.411 ; 4.483 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.208 ;       ;       ; 7.522 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.449 ;       ;       ; 7.728 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.198 ;       ;       ; 7.463 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.691 ; 7.610 ; 8.052 ; 8.015 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.307 ; 7.122 ; 7.543 ; 7.655 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.700 ; 7.709 ; 8.142 ; 8.027 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.602 ; 7.114 ;       ;
; rec_st_load_roe  ; rec_roe     ; 6.508 ;       ;       ; 6.765 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.173 ;       ;       ; 7.409 ;
; rec_st_load_trdy ; rec_trdy    ; 6.732 ;       ;       ; 7.029 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 6.981 ;       ;       ; 7.287 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.266 ;       ;       ; 7.537 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.007 ;       ;       ; 7.255 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.428 ; 7.373 ; 7.791 ; 7.756 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.083 ; 6.951 ; 7.362 ; 7.411 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.435 ; 7.468 ; 7.879 ; 7.766 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.440 ; 6.941 ;       ;
; rec_st_load_roe  ; rec_roe     ; 6.334 ;       ;       ; 6.583 ;
; rec_st_load_rrdy ; rec_rrdy    ; 6.985 ;       ;       ; 7.201 ;
; rec_st_load_trdy ; rec_trdy    ; 6.550 ;       ;       ; 6.837 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 6.205 ; 6.207 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.926 ; 4.928 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.667 ; 5.667 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.441 ; 4.441 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 6.195     ; 6.195     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.929     ; 4.929     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.656     ; 5.757     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.442     ; 4.543     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; fir_clk    ; -1.759 ; -354.063      ;
; ecg_sclk   ; -1.709 ; -53.230       ;
; rec_sclk   ; -1.629 ; -34.977       ;
; rec_ss_n   ; -1.413 ; -22.109       ;
; i2s_clk    ; -0.297 ; -5.494        ;
; ecg_rx_req ; 0.373  ; 0.000         ;
; ecg_ss_n   ; 0.819  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_ss_n   ; -0.805 ; -14.394       ;
; fir_clk    ; -0.448 ; -1.226        ;
; ecg_rx_req ; -0.337 ; -3.162        ;
; rec_sclk   ; -0.005 ; -0.005        ;
; ecg_sclk   ; 0.054  ; 0.000         ;
; rec_ss_n   ; 0.160  ; 0.000         ;
; i2s_clk    ; 0.188  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -1.480 ; -62.652           ;
; rec_sclk ; -0.263 ; -8.530            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; rec_sclk ; -0.121 ; -2.199           ;
; ecg_sclk ; 0.175  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; fir_clk    ; -3.000 ; -1009.505                  ;
; ecg_sclk   ; -3.000 ; -104.534                   ;
; rec_sclk   ; -3.000 ; -103.165                   ;
; i2s_clk    ; -3.000 ; -58.040                    ;
; ecg_ss_n   ; -3.000 ; -6.020                     ;
; ecg_rx_req ; -3.000 ; -3.000                     ;
; rec_ss_n   ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                ; To Node                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.759 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.509      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.753 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.503      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.747 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.122     ; 2.497      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.500      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.709 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.676     ; 0.510      ;
; -1.698 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.685     ; 0.490      ;
; -1.695 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.683     ; 0.489      ;
; -1.692 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.685     ; 0.484      ;
; -1.683 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.669     ; 0.491      ;
; -1.679 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.681     ; 0.475      ;
; -1.676 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.670     ; 0.483      ;
; -1.675 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.673     ; 0.479      ;
; -1.674 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.675     ; 0.476      ;
; -1.671 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.670     ; 0.478      ;
; -1.631 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.629     ; 0.479      ;
; -1.629 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.547     ; 0.559      ;
; -1.625 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.618     ; 0.484      ;
; -1.618 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.595     ; 0.500      ;
; -1.616 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.605     ; 0.488      ;
; -1.612 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.604     ; 0.485      ;
; -1.610 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.604     ; 0.483      ;
; -1.609 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.605     ; 0.481      ;
; -1.608 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.604     ; 0.481      ;
; -1.608 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.605     ; 0.480      ;
; -1.604 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.675     ; 0.406      ;
; -1.603 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.596     ; 0.484      ;
; -1.603 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.648     ; 0.432      ;
; -1.602 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.599     ; 0.480      ;
; -1.601 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.674     ; 0.404      ;
; -1.598 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.673     ; 0.402      ;
; -1.597 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.597     ; 0.477      ;
; -1.557 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.630     ; 0.404      ;
; -1.554 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.629     ; 0.402      ;
; -1.551 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.549     ; 0.479      ;
; -1.538 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.604     ; 0.411      ;
; -1.533 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.605     ; 0.405      ;
; -1.525 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.595     ; 0.407      ;
; -1.525 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.595     ; 0.407      ;
; -1.521 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.595     ; 0.403      ;
; -1.514 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.599     ; 0.392      ;
; -1.446 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.683     ; 0.240      ;
; -1.443 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.685     ; 0.235      ;
; -1.437 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.605     ; 0.309      ;
; -1.436 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.681     ; 0.232      ;
; -1.428 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.674     ; 0.231      ;
; -1.424 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.670     ; 0.231      ;
; -1.407 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.564     ; 0.320      ;
; -1.385 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.630     ; 0.232      ;
; -1.381 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.549     ; 0.309      ;
; -1.366 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.604     ; 0.239      ;
; -1.361 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.604     ; 0.234      ;
; -1.356 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.597     ; 0.236      ;
; -1.352 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.595     ; 0.234      ;
; -1.280 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.540     ; 1.247      ;
; -1.238 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.519     ; 1.226      ;
; -1.181 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.408      ; 3.066      ;
; -1.178 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.408      ; 3.063      ;
; -1.161 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.408      ; 3.046      ;
; -1.140 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.522     ; 1.125      ;
; -1.140 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.522     ; 1.125      ;
; -1.140 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.522     ; 1.125      ;
; -1.140 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.522     ; 1.125      ;
; -1.133 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.506     ; 1.134      ;
; -1.118 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.536     ; 1.089      ;
; -1.108 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.539     ; 1.076      ;
; -1.108 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.539     ; 1.076      ;
; -1.108 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.539     ; 1.076      ;
; -1.108 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.539     ; 1.076      ;
; -1.108 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.539     ; 1.076      ;
; -1.100 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.521     ; 1.086      ;
; -1.100 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.521     ; 1.086      ;
; -1.100 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.521     ; 1.086      ;
; -1.100 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.521     ; 1.086      ;
; -1.100 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.521     ; 1.086      ;
; -1.090 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.424      ; 2.991      ;
; -1.077 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.499     ; 1.085      ;
; -1.077 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.499     ; 1.085      ;
; -1.077 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.499     ; 1.085      ;
; -1.077 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.499     ; 1.085      ;
; -1.077 ; SPI_slave:ecg_spi_ports|trdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.550     ; 1.034      ;
; -1.003 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.456      ; 2.936      ;
; -0.987 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.434      ; 2.898      ;
; -0.984 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.434      ; 2.895      ;
; -0.979 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.434      ; 2.890      ;
; -0.976 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.434      ; 2.887      ;
; -0.961 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.408      ; 2.846      ;
; -0.959 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.456      ; 2.892      ;
; -0.938 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.496     ; 0.949      ;
; -0.937 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.520     ; 0.924      ;
; -0.937 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.520     ; 0.924      ;
; -0.937 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.520     ; 0.924      ;
; -0.937 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.520     ; 0.924      ;
; -0.937 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.520     ; 0.924      ;
; -0.933 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.456      ; 2.866      ;
; -0.912 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.417      ; 2.806      ;
; -0.911 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.434      ; 2.822      ;
; -0.906 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.394      ; 2.777      ;
; -0.905 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 2.798      ;
; -0.903 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 2.796      ;
; -0.902 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 2.795      ;
; -0.895 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.417      ; 2.789      ;
; -0.894 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.417      ; 2.788      ;
; -0.890 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.456      ; 2.823      ;
; -0.889 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.417      ; 2.783      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.629 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.472     ; 1.664      ;
; -1.551 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.452     ; 1.606      ;
; -1.518 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.466     ; 1.559      ;
; -1.513 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.466     ; 1.554      ;
; -1.476 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.472     ; 1.511      ;
; -1.459 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.466     ; 1.500      ;
; -1.453 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.466     ; 1.494      ;
; -1.435 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.298     ; 1.644      ;
; -1.425 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.361     ; 1.571      ;
; -1.417 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.361     ; 1.563      ;
; -1.414 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.298     ; 1.623      ;
; -1.398 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.452     ; 1.453      ;
; -1.389 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.361     ; 1.535      ;
; -1.372 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.452     ; 1.427      ;
; -1.366 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.361     ; 1.512      ;
; -1.366 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.452     ; 1.421      ;
; -1.353 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.452     ; 1.408      ;
; -1.346 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.452     ; 1.401      ;
; -1.337 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.452     ; 1.392      ;
; -1.335 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.361     ; 1.481      ;
; -1.333 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.361     ; 1.479      ;
; -1.332 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.298     ; 1.541      ;
; -1.326 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.367     ; 1.466      ;
; -1.325 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.382     ; 1.450      ;
; -1.324 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.367     ; 1.464      ;
; -1.323 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.367     ; 1.463      ;
; -1.322 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.452     ; 1.377      ;
; -1.322 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.382     ; 1.447      ;
; -1.319 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.367     ; 1.459      ;
; -1.301 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.298     ; 1.510      ;
; -1.300 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.298     ; 1.509      ;
; -1.284 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.480     ; 1.311      ;
; -1.280 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.452     ; 1.335      ;
; -1.276 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.298     ; 1.485      ;
; -1.269 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.480     ; 1.296      ;
; -1.259 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.382     ; 1.384      ;
; -1.257 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.480     ; 1.284      ;
; -1.255 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.480     ; 1.282      ;
; -1.249 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.382     ; 1.374      ;
; -1.239 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.452     ; 1.294      ;
; -1.235 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.452     ; 1.290      ;
; -1.222 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.442     ; 1.287      ;
; -1.218 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.382     ; 1.343      ;
; -1.208 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.382     ; 1.333      ;
; -1.194 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.495     ; 1.206      ;
; -1.194 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.495     ; 1.206      ;
; -1.189 ; SPI_slave:rec_spi_ports|roe~_emulated  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.662     ; 1.034      ;
; -1.183 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.207      ;
; -1.183 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.207      ;
; -1.183 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.207      ;
; -1.183 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.207      ;
; -1.183 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.207      ;
; -1.183 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.483     ; 1.207      ;
; -1.178 ; SPI_slave:rec_spi_ports|trdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.496     ; 1.189      ;
; -1.173 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.442     ; 1.238      ;
; -1.170 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.442     ; 1.235      ;
; -1.168 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.507     ; 1.168      ;
; -1.168 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.507     ; 1.168      ;
; -1.167 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.442     ; 1.232      ;
; -1.167 ; SPI_slave:rec_spi_ports|rrdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.608     ; 1.066      ;
; -1.162 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.442     ; 1.227      ;
; -1.161 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.452     ; 1.216      ;
; -1.156 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.442     ; 1.221      ;
; -1.116 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.471     ; 1.152      ;
; -1.116 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.471     ; 1.152      ;
; -1.116 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.471     ; 1.152      ;
; -1.092 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.390     ; 1.209      ;
; -1.092 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.390     ; 1.209      ;
; -1.092 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.390     ; 1.209      ;
; -1.068 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.396     ; 1.179      ;
; -1.068 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.396     ; 1.179      ;
; -1.054 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.411     ; 1.150      ;
; -1.054 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.411     ; 1.150      ;
; -1.054 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.411     ; 1.150      ;
; -1.031 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.327     ; 1.211      ;
; -1.031 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.327     ; 1.211      ;
; -1.031 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.327     ; 1.211      ;
; -0.958 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.494     ; 0.971      ;
; -0.958 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.494     ; 0.971      ;
; -0.901 ; SPI_slave:rec_spi_ports|tx_buf[15]~33  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -0.543     ; 0.835      ;
; -0.888 ; SPI_slave:rec_spi_ports|tx_buf[14]~37  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -0.539     ; 0.826      ;
; -0.750 ; SPI_slave:rec_spi_ports|tx_buf[23]~1   ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.500        ; -0.467     ; 0.760      ;
; -0.734 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.026     ; 1.715      ;
; -0.734 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.026     ; 1.715      ;
; -0.719 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.014     ; 1.712      ;
; -0.719 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.014     ; 1.712      ;
; -0.719 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.014     ; 1.712      ;
; -0.719 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.014     ; 1.712      ;
; -0.719 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.014     ; 1.712      ;
; -0.719 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.014     ; 1.712      ;
; -0.711 ; SPI_slave:rec_spi_ports|tx_buf[5]~73   ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -0.354     ; 0.834      ;
; -0.704 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 1.671      ;
; -0.704 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 1.671      ;
; -0.681 ; rec_ss_n                               ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 2.277      ;
; -0.674 ; SPI_slave:rec_spi_ports|tx_buf[23]~1   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -0.449     ; 0.702      ;
; -0.668 ; SPI_slave:rec_spi_ports|tx_buf[9]~57   ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -0.527     ; 0.618      ;
; -0.660 ; SPI_slave:rec_spi_ports|tx_buf[18]~21  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -0.497     ; 0.640      ;
; -0.659 ; SPI_slave:rec_spi_ports|tx_buf[13]~41  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -0.419     ; 0.717      ;
; -0.651 ; SPI_slave:rec_spi_ports|tx_buf[10]~53  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -0.482     ; 0.646      ;
; -0.651 ; SPI_slave:rec_spi_ports|tx_buf[11]~49  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -0.483     ; 0.645      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.413 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.039     ; 0.811      ;
; -1.392 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.039     ; 0.790      ;
; -1.346 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.232     ; 1.061      ;
; -1.266 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.232     ; 0.981      ;
; -1.222 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.039     ; 0.620      ;
; -0.989 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.068      ; 0.889      ;
; -0.968 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.015      ; 1.220      ;
; -0.967 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.068      ; 0.867      ;
; -0.956 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.051      ; 0.835      ;
; -0.939 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.015      ; 1.191      ;
; -0.901 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.125     ; 1.118      ;
; -0.883 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.019      ; 1.127      ;
; -0.878 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.054     ; 1.152      ;
; -0.857 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.051      ; 0.736      ;
; -0.857 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.054     ; 1.131      ;
; -0.851 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.190      ; 0.933      ;
; -0.836 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.125     ; 1.053      ;
; -0.833 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.019      ; 1.077      ;
; -0.828 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.190      ; 0.910      ;
; -0.811 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.142     ; 1.007      ;
; -0.800 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.215      ; 0.742      ;
; -0.777 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.215      ; 0.719      ;
; -0.777 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.011      ; 1.126      ;
; -0.772 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.003     ; 1.171      ;
; -0.744 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.211      ; 0.670      ;
; -0.738 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.050     ; 1.168      ;
; -0.729 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.011      ; 1.078      ;
; -0.728 ; SPI_slave:rec_spi_ports|rx_buf[14]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.067      ; 1.667      ;
; -0.724 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.211      ; 0.650      ;
; -0.724 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.142     ; 0.920      ;
; -0.721 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.150      ; 0.841      ;
; -0.718 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.067      ; 0.617      ;
; -0.717 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.049      ; 0.674      ;
; -0.707 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.146      ; 0.671      ;
; -0.698 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.003     ; 1.097      ;
; -0.697 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.021      ; 1.199      ;
; -0.695 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.049      ; 0.652      ;
; -0.691 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.022      ; 1.124      ;
; -0.687 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.051      ; 0.566      ;
; -0.685 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.021      ; 1.187      ;
; -0.684 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.146      ; 0.648      ;
; -0.671 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.144     ; 0.945      ;
; -0.671 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.132      ; 1.288      ;
; -0.666 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.132      ; 1.283      ;
; -0.666 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.082     ; 1.087      ;
; -0.659 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.021      ; 1.086      ;
; -0.648 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.022      ; 1.081      ;
; -0.640 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.203      ; 0.671      ;
; -0.638 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.049      ; 0.674      ;
; -0.636 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.082     ; 1.057      ;
; -0.633 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.038      ; 1.180      ;
; -0.631 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.021      ; 1.058      ;
; -0.628 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.050      ; 0.671      ;
; -0.624 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.043      ; 1.176      ;
; -0.616 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.203      ; 0.647      ;
; -0.615 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.049      ; 0.651      ;
; -0.608 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.215      ; 0.550      ;
; -0.604 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.050      ; 0.647      ;
; -0.597 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.145     ; 0.949      ;
; -0.593 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.032      ; 1.110      ;
; -0.586 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.144     ; 0.945      ;
; -0.585 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.050     ; 1.015      ;
; -0.583 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.145     ; 0.935      ;
; -0.582 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.032      ; 1.099      ;
; -0.572 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.144     ; 0.931      ;
; -0.570 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.144     ; 0.844      ;
; -0.567 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.198      ; 0.669      ;
; -0.563 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.117      ; 0.673      ;
; -0.556 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.222      ; 0.771      ;
; -0.555 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.214      ; 0.670      ;
; -0.553 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.211      ; 0.479      ;
; -0.553 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.038      ; 1.100      ;
; -0.551 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.220      ; 0.667      ;
; -0.549 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.226      ; 0.746      ;
; -0.546 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.198      ; 0.648      ;
; -0.545 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.043      ; 1.097      ;
; -0.541 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.006      ; 0.961      ;
; -0.539 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.117      ; 0.649      ;
; -0.534 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.214      ; 0.649      ;
; -0.533 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.222      ; 0.748      ;
; -0.529 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.220      ; 0.645      ;
; -0.528 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.150      ; 0.648      ;
; -0.526 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.049      ; 0.483      ;
; -0.526 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.226      ; 0.723      ;
; -0.525 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.165      ; 0.666      ;
; -0.519 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.006      ; 0.939      ;
; -0.515 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.146      ; 0.479      ;
; -0.510 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.028      ; 1.041      ;
; -0.510 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.132      ; 1.127      ;
; -0.507 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.132      ; 1.124      ;
; -0.504 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.165      ; 0.645      ;
; -0.500 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.027     ; 0.959      ;
; -0.494 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.028      ; 1.025      ;
; -0.481 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.027     ; 0.940      ;
; -0.467 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.233      ; 0.675      ;
; -0.445 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.203      ; 0.476      ;
; -0.443 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.049      ; 0.479      ;
; -0.443 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.233      ; 0.651      ;
; -0.434 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.050      ; 0.477      ;
; -0.431 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.243      ; 0.673      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.297 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.240      ;
; -0.297 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.240      ;
; -0.162 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.115      ;
; -0.162 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.115      ;
; -0.162 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.115      ;
; -0.162 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.115      ;
; -0.158 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.111      ;
; -0.158 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.111      ;
; -0.158 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.111      ;
; -0.158 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.111      ;
; -0.156 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.033     ; 1.110      ;
; -0.156 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.033     ; 1.110      ;
; -0.156 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.033     ; 1.110      ;
; -0.156 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.033     ; 1.110      ;
; -0.142 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.085      ;
; -0.142 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.085      ;
; -0.142 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.085      ;
; -0.142 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.085      ;
; -0.141 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.089      ;
; -0.141 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.084      ;
; -0.141 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.084      ;
; -0.141 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.084      ;
; -0.141 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.084      ;
; -0.141 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.084      ;
; -0.138 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.081      ;
; -0.138 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.081      ;
; -0.138 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.081      ;
; -0.138 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.081      ;
; -0.122 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 1.069      ;
; -0.122 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 1.069      ;
; -0.122 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 1.069      ;
; -0.119 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.062      ;
; -0.119 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.062      ;
; -0.119 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.062      ;
; -0.119 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.062      ;
; -0.047 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.999      ;
; -0.047 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.999      ;
; -0.047 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.999      ;
; -0.047 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.999      ;
; 0.043  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.908      ;
; 0.043  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.908      ;
; 0.043  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.908      ;
; 0.043  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.908      ;
; 0.043  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.908      ;
; 0.048  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.904      ;
; 0.048  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.904      ;
; 0.048  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.904      ;
; 0.048  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.904      ;
; 0.093  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.041     ; 0.853      ;
; 0.094  ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.024     ; 0.869      ;
; 0.109  ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.025     ; 0.853      ;
; 0.173  ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 0.770      ;
; 0.185  ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.024     ; 0.778      ;
; 0.193  ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 0.750      ;
; 0.209  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.232     ; 0.546      ;
; 0.249  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.031     ; 0.707      ;
; 0.292  ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 0.657      ;
; 0.307  ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.027     ; 0.653      ;
; 0.343  ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.609      ;
; 0.345  ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.606      ;
; 0.376  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.232     ; 0.379      ;
; 0.390  ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.562      ;
; 0.401  ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.550      ;
; 0.401  ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.551      ;
; 0.415  ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.537      ;
; 0.418  ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.534      ;
; 0.421  ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.531      ;
; 0.460  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.492      ;
; 0.476  ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.475      ;
; 0.485  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.466      ;
; 0.486  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.465      ;
; 0.486  ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.466      ;
; 0.487  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.464      ;
; 0.487  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.465      ;
; 0.487  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.465      ;
; 0.488  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.463      ;
; 0.488  ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.463      ;
; 0.489  ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.462      ;
; 0.489  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.462      ;
; 0.489  ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.463      ;
; 0.490  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.461      ;
; 0.490  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.461      ;
; 0.490  ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.461      ;
; 0.490  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.462      ;
; 0.490  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.462      ;
; 0.491  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.460      ;
; 0.491  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.460      ;
; 0.491  ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.461      ;
; 0.491  ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.461      ;
; 0.491  ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.461      ;
; 0.492  ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.460      ;
; 0.493  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.459      ;
; 0.494  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.457      ;
; 0.497  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.447      ;
; 0.571  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.381      ;
; 0.572  ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.379      ;
; 0.574  ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.378      ;
; 0.580  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.372      ;
; 0.602  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.350      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_rx_req'                                                                                                               ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.373 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.439      ; 0.626      ;
; 0.373 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.452      ; 0.637      ;
; 0.377 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.436      ; 0.619      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.439      ; 0.618      ;
; 0.391 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.453      ; 0.621      ;
; 0.393 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.453      ; 0.620      ;
; 0.412 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.455      ; 0.603      ;
; 0.426 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.407      ; 0.636      ;
; 0.451 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.493      ; 0.600      ;
; 0.452 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.454      ; 0.657      ;
; 0.468 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.452      ; 0.638      ;
; 0.469 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.454      ; 0.640      ;
; 0.475 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.632      ; 0.656      ;
; 0.475 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.451      ; 0.631      ;
; 0.497 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.494      ; 0.652      ;
; 0.505 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.492      ; 0.642      ;
; 0.506 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.493      ; 0.641      ;
; 0.512 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.530      ; 0.673      ;
; 0.514 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.637      ; 0.694      ;
; 0.530 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.529      ; 0.653      ;
; 0.628 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.638      ; 0.673      ;
; 0.640 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.635      ; 0.656      ;
; 0.640 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.638      ; 0.661      ;
; 0.670 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.704      ; 0.635      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_ss_n'                                                                                                                 ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.819 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.885      ; 0.626      ;
; 0.819 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.898      ; 0.637      ;
; 0.823 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.882      ; 0.619      ;
; 0.827 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.885      ; 0.618      ;
; 0.837 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.899      ; 0.621      ;
; 0.839 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.899      ; 0.620      ;
; 0.858 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.901      ; 0.603      ;
; 0.872 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.853      ; 0.636      ;
; 0.897 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.939      ; 0.600      ;
; 0.898 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.900      ; 0.657      ;
; 0.914 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.898      ; 0.638      ;
; 0.915 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.900      ; 0.640      ;
; 0.921 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.078      ; 0.656      ;
; 0.921 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.897      ; 0.631      ;
; 0.943 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.940      ; 0.652      ;
; 0.951 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.938      ; 0.642      ;
; 0.952 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.939      ; 0.641      ;
; 0.958 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.976      ; 0.673      ;
; 0.960 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.083      ; 0.694      ;
; 0.976 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.975      ; 0.653      ;
; 1.074 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.084      ; 0.673      ;
; 1.086 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.081      ; 0.656      ;
; 1.086 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.084      ; 0.661      ;
; 1.116 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.150      ; 0.635      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_ss_n'                                                                                                                   ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.805 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.326      ; 0.551      ;
; -0.725 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.239      ; 0.544      ;
; -0.719 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.242      ; 0.553      ;
; -0.718 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.236      ; 0.548      ;
; -0.714 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.242      ; 0.558      ;
; -0.693 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.241      ; 0.578      ;
; -0.607 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.128      ; 0.551      ;
; -0.605 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.096      ; 0.521      ;
; -0.595 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.129      ; 0.564      ;
; -0.581 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.095      ; 0.544      ;
; -0.581 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.096      ; 0.545      ;
; -0.572 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.096      ; 0.554      ;
; -0.566 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.060      ; 0.524      ;
; -0.550 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.057      ; 0.537      ;
; -0.549 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.057      ; 0.538      ;
; -0.545 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.056      ; 0.541      ;
; -0.544 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.056      ; 0.542      ;
; -0.544 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.054      ; 0.540      ;
; -0.543 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.057      ; 0.544      ;
; -0.538 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.040      ; 0.532      ;
; -0.537 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.043      ; 0.536      ;
; -0.533 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.059      ; 0.556      ;
; -0.532 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.043      ; 0.541      ;
; -0.498 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.012      ; 0.544      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                    ; To Node                                                                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.448 ; ecg_rx_req                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[2][0]                                   ; ecg_rx_req   ; fir_clk     ; 0.000        ; 1.406      ; 1.082      ;
; -0.261 ; ecg_rx_req                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                             ; ecg_rx_req   ; fir_clk     ; 0.000        ; 1.406      ; 1.269      ;
; -0.260 ; ecg_rx_req                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                             ; ecg_rx_req   ; fir_clk     ; 0.000        ; 1.406      ; 1.270      ;
; -0.257 ; ecg_rx_req                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                 ; ecg_rx_req   ; fir_clk     ; 0.000        ; 1.406      ; 1.273      ;
; -0.060 ; ecg_ss_n                                                                                                                                                                     ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[2][0]                                   ; ecg_ss_n     ; fir_clk     ; 0.000        ; 1.406      ; 1.470      ;
; 0.127  ; ecg_ss_n                                                                                                                                                                     ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                             ; ecg_ss_n     ; fir_clk     ; 0.000        ; 1.406      ; 1.657      ;
; 0.128  ; ecg_ss_n                                                                                                                                                                     ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                             ; ecg_ss_n     ; fir_clk     ; 0.000        ; 1.406      ; 1.658      ;
; 0.131  ; ecg_ss_n                                                                                                                                                                     ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                 ; ecg_ss_n     ; fir_clk     ; 0.000        ; 1.406      ; 1.661      ;
; 0.141  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][19]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.464      ;
; 0.146  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][18]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.469      ;
; 0.149  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][13]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.225      ; 0.478      ;
; 0.153  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][10]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.476      ;
; 0.153  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][20]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.476      ;
; 0.154  ; I2S:i2s_ports|r_sr_in[22]                                                                                                                                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][22]                                                          ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.318      ;
; 0.155  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][0]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.225      ; 0.484      ;
; 0.155  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][9]                         ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.478      ;
; 0.155  ; I2S:i2s_ports|l_sr_in[7]                                                                                                                                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][7]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.041      ; 0.320      ;
; 0.156  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][3]                         ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.479      ;
; 0.157  ; I2S:i2s_ports|r_sr_in[21]                                                                                                                                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][21]                                                          ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.321      ;
; 0.158  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][16]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.481      ;
; 0.160  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][21]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.483      ;
; 0.161  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][12]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.225      ; 0.490      ;
; 0.161  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][12]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.484      ;
; 0.161  ; I2S:i2s_ports|r_sr_in[8]                                                                                                                                                     ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][8]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.325      ;
; 0.161  ; I2S:i2s_ports|l_sr_in[4]                                                                                                                                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][4]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.325      ;
; 0.164  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][15]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.487      ;
; 0.165  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][15]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.225      ; 0.494      ;
; 0.166  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][21]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.489      ;
; 0.167  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][13]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.490      ;
; 0.167  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][14]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.490      ;
; 0.168  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][11]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.491      ;
; 0.170  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][17]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.493      ;
; 0.171  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[2]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.217      ; 0.492      ;
; 0.172  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][4]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.494      ;
; 0.172  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][11]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.494      ;
; 0.173  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][1]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.225      ; 0.502      ;
; 0.173  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][5]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.495      ;
; 0.173  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][9]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.495      ;
; 0.173  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[3]                                     ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.495      ;
; 0.174  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][14]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.225      ; 0.503      ;
; 0.177  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[0]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.217      ; 0.498      ;
; 0.180  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[3]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.217      ; 0.501      ;
; 0.181  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[2]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.216      ; 0.501      ;
; 0.181  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                           ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[4]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.217      ; 0.502      ;
; 0.186  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][2]                       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][2]                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.313      ;
; 0.187  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.314      ;
; 0.187  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][7]                       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][7]                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.314      ;
; 0.187  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][23]                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][23]                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.314      ;
; 0.187  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[1]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.217      ; 0.508      ;
; 0.187  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][17]~_Duplicate_1         ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][17]                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.042      ; 0.313      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[1]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                     ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                               ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[4]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[2]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                           ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                  ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                  ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                  ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                         ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                           ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                           ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.189  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][7]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.511      ;
; 0.189  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][10]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.511      ;
; 0.189  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][19]                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][19]                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.042      ; 0.315      ;
; 0.189  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][3]                       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][3]                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.316      ;
; 0.190  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[1][0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[0][0]                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.042      ; 0.316      ;
; 0.193  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_oseq_gated_reg_q[0]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.312      ;
; 0.193  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][6]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.515      ;
; 0.193  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.313      ;
; 0.194  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.216      ; 0.514      ;
; 0.194  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[3]                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.216      ; 0.514      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_rx_req'                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.337 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.858      ; 0.551      ;
; -0.257 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.771      ; 0.544      ;
; -0.251 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.774      ; 0.553      ;
; -0.250 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.768      ; 0.548      ;
; -0.246 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.774      ; 0.558      ;
; -0.225 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.773      ; 0.578      ;
; -0.139 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.660      ; 0.551      ;
; -0.137 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.628      ; 0.521      ;
; -0.127 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.661      ; 0.564      ;
; -0.113 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.627      ; 0.544      ;
; -0.113 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.628      ; 0.545      ;
; -0.104 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.628      ; 0.554      ;
; -0.098 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.592      ; 0.524      ;
; -0.082 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.589      ; 0.537      ;
; -0.081 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.589      ; 0.538      ;
; -0.077 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.588      ; 0.541      ;
; -0.076 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.588      ; 0.542      ;
; -0.076 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.586      ; 0.540      ;
; -0.075 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.589      ; 0.544      ;
; -0.070 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.572      ; 0.532      ;
; -0.069 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.575      ; 0.536      ;
; -0.065 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.591      ; 0.556      ;
; -0.064 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.575      ; 0.541      ;
; -0.030 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.544      ; 0.544      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                             ;
+--------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.005 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.291      ;
; 0.029  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.727      ; 1.870      ;
; 0.052  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.283      ; 1.449      ;
; 0.054  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.727      ; 1.395      ;
; 0.055  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.195      ; 1.364      ;
; 0.067  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.258      ; 1.439      ;
; 0.073  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.258      ; 1.445      ;
; 0.077  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.781      ; 1.972      ;
; 0.084  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 1.487      ;
; 0.086  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.345      ; 1.545      ;
; 0.090  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 1.493      ;
; 0.095  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 1.498      ;
; 0.099  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.195      ; 1.408      ;
; 0.101  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.397      ;
; 0.102  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.398      ;
; 0.104  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.781      ; 1.499      ;
; 0.106  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.195      ; 1.415      ;
; 0.128  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.345      ; 1.587      ;
; 0.129  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.258      ; 1.501      ;
; 0.130  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.426      ;
; 0.142  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.345      ; 1.601      ;
; 0.142  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.426      ;
; 0.152  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.283      ; 1.549      ;
; 0.174  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.470      ;
; 0.176  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.156      ; 1.446      ;
; 0.177  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.473      ;
; 0.188  ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.545      ; 0.317      ;
; 0.195  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.156      ; 1.465      ;
; 0.199  ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.642      ; 0.425      ;
; 0.199  ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|ch_add2              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|ch_add1              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.205  ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.314      ;
; 0.209  ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.318      ;
; 0.210  ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.318      ;
; 0.211  ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.318      ;
; 0.212  ; SPI_slave:rec_spi_ports|bit_cnt[22] ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.319      ;
; 0.217  ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.325      ;
; 0.217  ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.325      ;
; 0.217  ; SPI_slave:rec_spi_ports|bit_cnt[10] ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.325      ;
; 0.218  ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.623      ; 0.425      ;
; 0.220  ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.329      ;
; 0.220  ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.329      ;
; 0.221  ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.328      ;
; 0.241  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.519      ;
; 0.248  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.532      ;
; 0.263  ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.122      ; 0.469      ;
; 0.274  ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.642      ; 0.500      ;
; 0.274  ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.642      ; 0.500      ;
; 0.277  ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.030      ; 0.391      ;
; 0.277  ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.384      ;
; 0.279  ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.388      ;
; 0.285  ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.393      ;
; 0.285  ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.623      ; 0.492      ;
; 0.286  ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.393      ;
; 0.288  ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.623      ; 0.495      ;
; 0.292  ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.400      ;
; 0.292  ; SPI_slave:rec_spi_ports|bit_cnt[9]  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.400      ;
; 0.294  ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.401      ;
; 0.294  ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.403      ;
; 0.296  ; SPI_slave:rec_spi_ports|bit_cnt[22] ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.545      ; 0.425      ;
; 0.304  ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.623      ; 0.511      ;
; 0.311  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.615      ; 2.040      ;
; 0.322  ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.545      ; 0.451      ;
; 0.324  ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.143      ; 0.551      ;
; 0.329  ; rec_ss_n                            ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.615      ; 1.558      ;
; 0.347  ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.028      ; 0.459      ;
; 0.350  ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.558      ; 0.492      ;
; 0.353  ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.461      ;
; 0.355  ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.462      ;
; 0.355  ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.462      ;
; 0.361  ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.028      ; 0.473      ;
; 0.361  ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.028      ; 0.473      ;
; 0.375  ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.484      ;
; 0.394  ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.501      ;
; 0.394  ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.502      ;
+--------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.054 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 1.961      ; 2.129      ;
; 0.109 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 1.989      ; 2.212      ;
; 0.157 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 1.482      ; 1.753      ;
; 0.162 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 1.961      ; 1.737      ;
; 0.179 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.760      ; 0.523      ;
; 0.197 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.760      ; 0.541      ;
; 0.199 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.211 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.318      ;
; 0.212 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.319      ;
; 0.217 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.325      ;
; 0.218 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.326      ;
; 0.218 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.220 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.328      ;
; 0.220 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.327      ;
; 0.220 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.327      ;
; 0.221 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.022      ; 0.327      ;
; 0.231 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.507      ; 0.322      ;
; 0.235 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 1.989      ; 1.838      ;
; 0.249 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.800      ; 0.633      ;
; 0.249 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.800      ; 0.633      ;
; 0.261 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.825      ; 0.670      ;
; 0.272 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.379      ;
; 0.274 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.800      ; 0.658      ;
; 0.278 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.386      ;
; 0.279 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.906      ; 0.769      ;
; 0.281 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.917      ; 0.782      ;
; 0.286 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.393      ;
; 0.290 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.398      ;
; 0.291 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.399      ;
; 0.292 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.400      ;
; 0.292 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.022      ; 0.398      ;
; 0.293 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.401      ;
; 0.296 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.403      ;
; 0.299 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.917      ; 0.800      ;
; 0.305 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.917      ; 0.806      ;
; 0.340 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.507      ; 0.431      ;
; 0.351 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.459      ;
; 0.362 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.469      ;
; 0.365 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.800      ; 0.749      ;
; 0.372 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.185      ; 0.641      ;
; 0.377 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.856      ; 0.817      ;
; 0.382 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.760      ; 0.726      ;
; 0.389 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.856      ; 0.829      ;
; 0.390 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.498      ;
; 0.392 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.856      ; 0.832      ;
; 0.394 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.808      ; 0.786      ;
; 0.399 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.507      ;
; 0.444 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.551      ;
; 0.450 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.557      ;
; 0.464 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.475      ; 2.053      ;
; 0.475 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.063      ;
; 0.477 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.584      ;
; 0.478 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.066      ;
; 0.480 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.856      ; 0.920      ;
; 0.482 ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.590      ;
; 0.485 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.593      ;
; 0.485 ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.592      ;
; 0.486 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.593      ;
; 0.486 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.594      ;
; 0.487 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.595      ;
; 0.500 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.516      ; 2.130      ;
; 0.501 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.961      ; 2.576      ;
; 0.502 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.475      ; 2.091      ;
; 0.503 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.516      ; 2.133      ;
; 0.519 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.475      ; 2.108      ;
; 0.522 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.475      ; 2.111      ;
; 0.523 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.475      ; 2.112      ;
; 0.532 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.800      ; 0.916      ;
; 0.533 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.121      ;
; 0.534 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.122      ;
; 0.535 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.642      ;
; 0.535 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.493      ; 2.142      ;
; 0.535 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.123      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.160 ; SPI_slave:rec_spi_ports|rx_buf[14]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.209      ; 1.399      ;
; 0.195 ; SPI_slave:rec_spi_ports|rx_buf[20]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.209      ; 1.434      ;
; 0.198 ; SPI_slave:rec_spi_ports|rx_buf[6]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.228      ; 1.456      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[3]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.227      ; 1.456      ;
; 0.214 ; SPI_slave:rec_spi_ports|rx_buf[16]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.209      ; 1.453      ;
; 0.218 ; SPI_slave:rec_spi_ports|rx_buf[2]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.200      ; 1.448      ;
; 0.225 ; SPI_slave:rec_spi_ports|rx_buf[18]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.297      ; 1.552      ;
; 0.229 ; SPI_slave:rec_spi_ports|rx_buf[19]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.210      ; 1.469      ;
; 0.238 ; SPI_slave:rec_spi_ports|rx_buf[17]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.194      ; 1.462      ;
; 0.249 ; SPI_slave:rec_spi_ports|rx_buf[21]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.200      ; 1.479      ;
; 0.265 ; SPI_slave:rec_spi_ports|rx_buf[9]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.185      ; 1.480      ;
; 0.265 ; SPI_slave:rec_spi_ports|rx_buf[1]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.198      ; 1.493      ;
; 0.278 ; SPI_slave:rec_spi_ports|rx_buf[23]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.293      ; 1.601      ;
; 0.279 ; SPI_slave:rec_spi_ports|rx_buf[0]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.207      ; 1.516      ;
; 0.282 ; SPI_slave:rec_spi_ports|rx_buf[13]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.194      ; 1.506      ;
; 0.285 ; SPI_slave:rec_spi_ports|rx_buf[15]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.193      ; 1.508      ;
; 0.286 ; SPI_slave:rec_spi_ports|rx_buf[7]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.228      ; 1.544      ;
; 0.306 ; SPI_slave:rec_spi_ports|rx_buf[8]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.209      ; 1.545      ;
; 0.311 ; SPI_slave:rec_spi_ports|rx_buf[12]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.210      ; 1.551      ;
; 0.315 ; SPI_slave:rec_spi_ports|rx_buf[5]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.227      ; 1.572      ;
; 0.318 ; SPI_slave:rec_spi_ports|rx_buf[22]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.299      ; 1.647      ;
; 0.343 ; SPI_slave:rec_spi_ports|rx_buf[11]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.211      ; 1.584      ;
; 0.348 ; SPI_slave:rec_spi_ports|rx_buf[4]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.227      ; 1.605      ;
; 0.364 ; SPI_slave:rec_spi_ports|rx_buf[10]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.209      ; 1.603      ;
; 0.463 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.428      ; 0.431      ;
; 0.464 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.427      ; 0.431      ;
; 0.541 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.351      ; 0.432      ;
; 0.548 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.346      ; 0.434      ;
; 0.559 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.335      ; 0.434      ;
; 0.571 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.321      ; 0.432      ;
; 0.573 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.095      ; 0.698      ;
; 0.577 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.314      ; 0.431      ;
; 0.580 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.311      ; 0.431      ;
; 0.588 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.305      ; 0.433      ;
; 0.591 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.301      ; 0.432      ;
; 0.599 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.293      ; 0.432      ;
; 0.602 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.290      ; 0.432      ;
; 0.602 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.224      ; 0.856      ;
; 0.604 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.288      ; 0.432      ;
; 0.606 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.225      ; 0.861      ;
; 0.612 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.059      ; 0.701      ;
; 0.614 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.428      ; 0.582      ;
; 0.615 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.427      ; 0.582      ;
; 0.622 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.428      ; 0.590      ;
; 0.624 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.427      ; 0.591      ;
; 0.634 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.317      ; 0.491      ;
; 0.636 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.060     ; 0.606      ;
; 0.640 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.252      ; 0.432      ;
; 0.647 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.135      ; 0.812      ;
; 0.658 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.235      ; 0.433      ;
; 0.661 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.233      ; 0.434      ;
; 0.669 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.111      ; 0.810      ;
; 0.671 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.120      ; 0.821      ;
; 0.677 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.215      ; 0.432      ;
; 0.691 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.113      ; 0.834      ;
; 0.691 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.095      ; 0.816      ;
; 0.693 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.109      ; 0.832      ;
; 0.695 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.351      ; 0.586      ;
; 0.695 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.146      ; 0.871      ;
; 0.698 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.101      ; 0.829      ;
; 0.701 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.141      ; 0.872      ;
; 0.701 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.046     ; 0.685      ;
; 0.702 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.346      ; 0.588      ;
; 0.702 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.351      ; 0.593      ;
; 0.702 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.045     ; 0.687      ;
; 0.707 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.059     ; 0.678      ;
; 0.710 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.346      ; 0.596      ;
; 0.723 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.225      ; 0.978      ;
; 0.724 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.224      ; 0.978      ;
; 0.725 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.321      ; 0.586      ;
; 0.730 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.059      ; 0.819      ;
; 0.731 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.311      ; 0.582      ;
; 0.732 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.109      ; 0.871      ;
; 0.733 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.321      ; 0.594      ;
; 0.736 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.135      ; 0.901      ;
; 0.737 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.311      ; 0.588      ;
; 0.741 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.305      ; 0.586      ;
; 0.743 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.301      ; 0.584      ;
; 0.744 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.149      ; 0.433      ;
; 0.745 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.087      ; 0.862      ;
; 0.746 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.148      ; 0.434      ;
; 0.747 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.305      ; 0.592      ;
; 0.748 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.301      ; 0.589      ;
; 0.751 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.293      ; 0.584      ;
; 0.755 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.288      ; 0.583      ;
; 0.759 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.293      ; 0.592      ;
; 0.760 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.288      ; 0.588      ;
; 0.766 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.117      ; 0.913      ;
; 0.766 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.015      ; 0.811      ;
; 0.767 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.133      ; 0.440      ;
; 0.770 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.060     ; 0.740      ;
; 0.777 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.111      ; 0.918      ;
; 0.786 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.317      ; 0.643      ;
; 0.787 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.033      ; 0.850      ;
; 0.787 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.146      ; 0.963      ;
; 0.788 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.035      ; 0.853      ;
; 0.792 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.252      ; 0.584      ;
; 0.794 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.317      ; 0.651      ;
; 0.794 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.141      ; 0.965      ;
; 0.797 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.314      ; 0.651      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2s_clk'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.314      ;
; 0.199 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.319      ;
; 0.201 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.320      ;
; 0.246 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.373      ;
; 0.269 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.389      ;
; 0.271 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.390      ;
; 0.271 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.392      ;
; 0.273 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.392      ;
; 0.273 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.392      ;
; 0.273 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.392      ;
; 0.274 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.393      ;
; 0.274 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.393      ;
; 0.275 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.394      ;
; 0.275 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.395      ;
; 0.275 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.394      ;
; 0.276 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.396      ;
; 0.276 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.395      ;
; 0.277 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.396      ;
; 0.277 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.396      ;
; 0.282 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.401      ;
; 0.296 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.415      ;
; 0.333 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.452      ;
; 0.334 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.453      ;
; 0.335 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.454      ;
; 0.344 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.463      ;
; 0.345 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.464      ;
; 0.367 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.487      ;
; 0.388 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; -0.154     ; 0.318      ;
; 0.399 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.519      ;
; 0.400 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.519      ;
; 0.428 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.044      ; 0.556      ;
; 0.445 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 0.562      ;
; 0.480 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.040      ; 0.604      ;
; 0.502 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; -0.154     ; 0.432      ;
; 0.532 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.046      ; 0.662      ;
; 0.533 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.028      ; 0.645      ;
; 0.548 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.027      ; 0.659      ;
; 0.590 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.046      ; 0.720      ;
; 0.602 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.046      ; 0.732      ;
; 0.611 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.030      ; 0.725      ;
; 0.753 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.872      ;
; 0.753 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.872      ;
; 0.753 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.872      ;
; 0.753 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.872      ;
; 0.756 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.875      ;
; 0.756 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.875      ;
; 0.756 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.875      ;
; 0.756 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.875      ;
; 0.756 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.875      ;
; 0.842 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.962      ;
; 0.842 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.962      ;
; 0.842 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.962      ;
; 0.842 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.962      ;
; 0.894 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.009      ;
; 0.894 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.009      ;
; 0.894 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.009      ;
; 0.894 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.004      ;
; 0.894 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.004      ;
; 0.894 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.004      ;
; 0.894 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.004      ;
; 0.908 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.023      ;
; 0.912 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.022      ;
; 0.912 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.022      ;
; 0.912 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.022      ;
; 0.912 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.022      ;
; 0.915 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.027      ; 1.026      ;
; 0.915 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.027      ; 1.026      ;
; 0.915 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.027      ; 1.026      ;
; 0.915 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.027      ; 1.026      ;
; 0.918 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.028      ;
; 0.918 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.028      ;
; 0.918 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.028      ;
; 0.918 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.028      ;
; 0.918 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.028      ;
; 0.922 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.037      ; 1.043      ;
; 0.922 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.037      ; 1.043      ;
; 0.922 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.037      ; 1.043      ;
; 0.922 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.037      ; 1.043      ;
; 0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 1.043      ;
; 0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 1.043      ;
; 0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 1.043      ;
; 0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 1.043      ;
; 0.925 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.037      ; 1.046      ;
; 0.925 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.037      ; 1.046      ;
; 0.925 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.037      ; 1.046      ;
; 0.925 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.037      ; 1.046      ;
; 1.050 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.160      ;
; 1.050 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.160      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.480 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.417      ; 3.374      ;
; -1.480 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.417      ; 3.374      ;
; -1.480 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.417      ; 3.374      ;
; -1.480 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.417      ; 3.374      ;
; -1.480 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.417      ; 3.374      ;
; -1.479 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.434      ; 3.390      ;
; -1.479 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.434      ; 3.390      ;
; -1.479 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.434      ; 3.390      ;
; -1.479 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.434      ; 3.390      ;
; -1.479 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.434      ; 3.390      ;
; -1.437 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.456      ; 3.370      ;
; -1.437 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.456      ; 3.370      ;
; -1.437 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.456      ; 3.370      ;
; -1.437 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.456      ; 3.370      ;
; -1.259 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.394      ; 3.130      ;
; -1.244 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.408      ; 3.129      ;
; -1.244 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.408      ; 3.129      ;
; -1.244 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.408      ; 3.129      ;
; -1.244 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.408      ; 3.129      ;
; -1.229 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 3.122      ;
; -1.229 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 3.122      ;
; -1.229 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 3.122      ;
; -1.229 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 3.122      ;
; -1.229 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 3.122      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 2.996      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 2.996      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 2.996      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 2.996      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 2.996      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 2.996      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 2.996      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 2.996      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 2.996      ;
; -1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.416      ; 2.996      ;
; -0.963 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.434      ; 2.874      ;
; -0.854 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 2.554      ;
; -0.854 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 2.554      ;
; -0.854 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 2.554      ;
; -0.789 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.235      ; 2.501      ;
; -0.789 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.235      ; 2.501      ;
; -0.789 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.235      ; 2.501      ;
; -0.777 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.195      ; 2.449      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.773 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.088      ; 2.338      ;
; -0.432 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.417      ; 2.826      ;
; -0.432 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.417      ; 2.826      ;
; -0.432 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.417      ; 2.826      ;
; -0.432 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.417      ; 2.826      ;
; -0.432 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.417      ; 2.826      ;
; -0.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.434      ; 2.839      ;
; -0.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.434      ; 2.839      ;
; -0.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.434      ; 2.839      ;
; -0.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.434      ; 2.839      ;
; -0.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.434      ; 2.839      ;
; -0.389 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.456      ; 2.822      ;
; -0.389 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.456      ; 2.822      ;
; -0.389 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.456      ; 2.822      ;
; -0.389 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.456      ; 2.822      ;
; -0.353 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.924      ; 3.254      ;
; -0.243 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.394      ; 2.614      ;
; -0.242 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.924      ; 2.643      ;
; -0.230 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.408      ; 2.615      ;
; -0.230 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.408      ; 2.615      ;
; -0.230 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.408      ; 2.615      ;
; -0.230 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.408      ; 2.615      ;
; -0.215 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.608      ;
; -0.215 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.608      ;
; -0.215 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.608      ;
; -0.215 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.608      ;
; -0.215 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.608      ;
; -0.082 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.934      ; 2.993      ;
; -0.005 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.398      ;
; -0.005 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.398      ;
; -0.005 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.398      ;
; -0.005 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.398      ;
; -0.005 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.398      ;
; -0.005 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.398      ;
; -0.005 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.398      ;
; -0.005 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.398      ;
; -0.005 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.398      ;
; -0.005 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.416      ; 2.398      ;
; 0.012  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.934      ; 2.399      ;
; 0.083  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.897      ; 2.791      ;
; 0.127  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.434      ; 2.284      ;
; 0.137  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.897      ; 2.237      ;
; 0.213  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.223      ; 1.987      ;
; 0.213  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.223      ; 1.987      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.263 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.149      ; 1.889      ;
; -0.263 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.149      ; 1.889      ;
; -0.263 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.149      ; 1.889      ;
; -0.247 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.116      ; 1.840      ;
; -0.247 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.116      ; 1.840      ;
; -0.247 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.116      ; 1.840      ;
; -0.247 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.116      ; 1.840      ;
; -0.220 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.140      ; 1.837      ;
; -0.220 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.140      ; 1.837      ;
; -0.220 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.140      ; 1.837      ;
; -0.187 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.125      ; 1.789      ;
; -0.187 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.125      ; 1.789      ;
; -0.178 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.094      ; 1.749      ;
; -0.178 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.094      ; 1.749      ;
; -0.178 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.094      ; 1.749      ;
; -0.178 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.094      ; 1.749      ;
; -0.178 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.094      ; 1.749      ;
; -0.178 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.094      ; 1.749      ;
; -0.178 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.094      ; 1.749      ;
; -0.178 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.094      ; 1.749      ;
; -0.160 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.233      ; 1.870      ;
; -0.160 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.233      ; 1.870      ;
; -0.139 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.718      ;
; -0.139 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.718      ;
; -0.139 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.718      ;
; -0.139 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.718      ;
; -0.139 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.718      ;
; -0.139 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.718      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.137      ; 1.741      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.137      ; 1.741      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.137      ; 1.741      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.137      ; 1.741      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.137      ; 1.741      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.137      ; 1.741      ;
; -0.114 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.710      ;
; -0.112 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.239      ; 1.828      ;
; -0.112 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.239      ; 1.828      ;
; -0.112 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.239      ; 1.828      ;
; -0.107 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.111      ; 1.695      ;
; -0.107 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.111      ; 1.695      ;
; -0.103 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.177      ; 1.757      ;
; -0.103 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.177      ; 1.757      ;
; -0.103 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.177      ; 1.757      ;
; -0.103 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.177      ; 1.757      ;
; -0.103 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.177      ; 1.757      ;
; -0.103 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.177      ; 1.757      ;
; -0.103 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.177      ; 1.757      ;
; -0.103 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.177      ; 1.757      ;
; -0.103 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.177      ; 1.757      ;
; -0.103 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.177      ; 1.757      ;
; -0.103 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.177      ; 1.757      ;
; -0.101 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.209      ; 1.787      ;
; -0.101 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.209      ; 1.787      ;
; -0.101 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.209      ; 1.787      ;
; -0.093 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.293      ; 1.863      ;
; -0.093 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.293      ; 1.863      ;
; -0.093 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.293      ; 1.863      ;
; 0.249  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.726      ; 2.454      ;
; 0.251  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.726      ; 1.952      ;
; 0.299  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.566      ; 1.744      ;
; 0.316  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.566      ; 2.227      ;
; 0.537  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.673      ; 1.613      ;
; 0.566  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.673      ; 2.084      ;
; 0.696  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.149      ; 1.430      ;
; 0.696  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.149      ; 1.430      ;
; 0.696  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.149      ; 1.430      ;
; 0.707  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.116      ; 1.386      ;
; 0.707  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.116      ; 1.386      ;
; 0.707  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.116      ; 1.386      ;
; 0.707  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.116      ; 1.386      ;
; 0.723  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.140      ; 1.394      ;
; 0.723  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.140      ; 1.394      ;
; 0.723  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.140      ; 1.394      ;
; 0.757  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.094      ; 1.314      ;
; 0.757  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.094      ; 1.314      ;
; 0.757  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.094      ; 1.314      ;
; 0.757  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.094      ; 1.314      ;
; 0.757  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.094      ; 1.314      ;
; 0.757  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.094      ; 1.314      ;
; 0.757  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.094      ; 1.314      ;
; 0.757  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.094      ; 1.314      ;
; 0.762  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.125      ; 1.340      ;
; 0.762  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.125      ; 1.340      ;
; 0.787  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.233      ; 1.423      ;
; 0.787  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.233      ; 1.423      ;
; 0.802  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.102      ; 1.277      ;
; 0.802  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.102      ; 1.277      ;
; 0.802  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.102      ; 1.277      ;
; 0.802  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.102      ; 1.277      ;
; 0.802  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.102      ; 1.277      ;
; 0.802  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.102      ; 1.277      ;
; 0.817  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.137      ; 1.297      ;
; 0.817  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.137      ; 1.297      ;
; 0.817  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.137      ; 1.297      ;
; 0.817  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.137      ; 1.297      ;
; 0.817  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.137      ; 1.297      ;
; 0.817  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.137      ; 1.297      ;
; 0.820  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.111      ; 1.268      ;
; 0.820  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.111      ; 1.268      ;
; 0.820  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.119      ; 1.276      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rec_sclk'                                                                                                ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.345      ; 1.338      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.345      ; 1.338      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.345      ; 1.338      ;
; -0.084 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.258      ; 1.288      ;
; -0.084 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.258      ; 1.288      ;
; -0.084 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.258      ; 1.288      ;
; -0.079 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 1.324      ;
; -0.079 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 1.324      ;
; -0.079 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 1.324      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.224      ; 1.271      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.224      ; 1.271      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.224      ; 1.271      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.224      ; 1.271      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.224      ; 1.271      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.224      ; 1.271      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.224      ; 1.271      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.224      ; 1.271      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.224      ; 1.271      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.224      ; 1.271      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.224      ; 1.271      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.232      ;
; -0.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.156      ; 1.225      ;
; -0.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.156      ; 1.225      ;
; -0.044 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.252      ;
; -0.044 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.252      ;
; -0.044 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.252      ;
; -0.044 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.252      ;
; -0.044 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.252      ;
; -0.044 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.252      ;
; -0.027 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.233      ;
; -0.027 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.233      ;
; -0.027 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.233      ;
; -0.027 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.233      ;
; -0.027 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.233      ;
; -0.027 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.233      ;
; -0.024 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.283      ; 1.373      ;
; -0.024 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.283      ; 1.373      ;
; 0.010  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.294      ;
; 0.010  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.294      ;
; 0.016  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.138      ; 1.268      ;
; 0.016  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.138      ; 1.268      ;
; 0.016  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.138      ; 1.268      ;
; 0.016  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.138      ; 1.268      ;
; 0.016  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.138      ; 1.268      ;
; 0.016  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.138      ; 1.268      ;
; 0.016  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.138      ; 1.268      ;
; 0.016  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.138      ; 1.268      ;
; 0.045  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.186      ; 1.345      ;
; 0.045  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.186      ; 1.345      ;
; 0.045  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.186      ; 1.345      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.160      ; 1.338      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.160      ; 1.338      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.160      ; 1.338      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.160      ; 1.338      ;
; 0.071  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.195      ; 1.380      ;
; 0.071  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.195      ; 1.380      ;
; 0.071  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.195      ; 1.380      ;
; 0.118  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.727      ; 1.959      ;
; 0.155  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.727      ; 1.496      ;
; 0.194  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.781      ; 2.089      ;
; 0.234  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.781      ; 1.629      ;
; 0.300  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.615      ; 2.029      ;
; 0.330  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.615      ; 1.559      ;
; 0.847  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.345      ; 1.806      ;
; 0.847  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.345      ; 1.806      ;
; 0.847  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.345      ; 1.806      ;
; 0.861  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.258      ; 1.733      ;
; 0.861  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.258      ; 1.733      ;
; 0.861  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.258      ; 1.733      ;
; 0.866  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.224      ; 1.704      ;
; 0.866  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.224      ; 1.704      ;
; 0.866  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.224      ; 1.704      ;
; 0.866  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.224      ; 1.704      ;
; 0.866  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.224      ; 1.704      ;
; 0.866  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.224      ; 1.704      ;
; 0.866  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.224      ; 1.704      ;
; 0.866  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.224      ; 1.704      ;
; 0.866  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.224      ; 1.704      ;
; 0.866  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.224      ; 1.704      ;
; 0.866  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.224      ; 1.704      ;
; 0.870  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.289      ; 1.773      ;
; 0.870  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.289      ; 1.773      ;
; 0.870  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.289      ; 1.773      ;
; 0.874  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.156      ; 1.644      ;
; 0.874  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.156      ; 1.644      ;
; 0.881  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.164      ; 1.659      ;
; 0.893  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.182      ; 1.689      ;
; 0.893  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.182      ; 1.689      ;
; 0.893  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.182      ; 1.689      ;
; 0.893  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.182      ; 1.689      ;
; 0.893  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.182      ; 1.689      ;
; 0.893  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.182      ; 1.689      ;
; 0.907  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.667      ;
; 0.907  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.667      ;
; 0.907  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.667      ;
; 0.907  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.667      ;
; 0.907  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.667      ;
; 0.907  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.667      ;
; 0.916  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.283      ; 1.813      ;
; 0.916  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.283      ; 1.813      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ecg_sclk'                                                                                                ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 1.961      ; 2.250      ;
; 0.190 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 1.961      ; 1.765      ;
; 0.480 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.245      ; 1.839      ;
; 0.495 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.286      ; 1.895      ;
; 0.495 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.286      ; 1.895      ;
; 0.495 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.286      ; 1.895      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.503 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.132      ; 1.749      ;
; 0.527 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 1.914      ;
; 0.527 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 1.914      ;
; 0.527 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 1.914      ;
; 0.544 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.961      ; 2.119      ;
; 0.583 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.961      ; 2.658      ;
; 0.591 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.493      ; 2.198      ;
; 0.642 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.989      ; 2.245      ;
; 0.658 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.999      ; 2.271      ;
; 0.698 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.989      ; 2.801      ;
; 0.720 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.308      ;
; 0.720 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.308      ;
; 0.720 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.308      ;
; 0.720 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.308      ;
; 0.720 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.308      ;
; 0.720 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.308      ;
; 0.720 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.308      ;
; 0.720 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.308      ;
; 0.720 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.308      ;
; 0.720 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.308      ;
; 0.733 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.999      ; 2.846      ;
; 0.922 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.510      ;
; 0.922 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.510      ;
; 0.922 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.510      ;
; 0.922 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.510      ;
; 0.922 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.474      ; 2.510      ;
; 0.937 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.466      ; 2.517      ;
; 0.937 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.466      ; 2.517      ;
; 0.937 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.466      ; 2.517      ;
; 0.937 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.466      ; 2.517      ;
; 0.950 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.452      ; 2.516      ;
; 1.085 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.516      ; 2.715      ;
; 1.085 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.516      ; 2.715      ;
; 1.085 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.516      ; 2.715      ;
; 1.085 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.516      ; 2.715      ;
; 1.124 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.493      ; 2.731      ;
; 1.124 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.493      ; 2.731      ;
; 1.124 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.493      ; 2.731      ;
; 1.124 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.493      ; 2.731      ;
; 1.124 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.493      ; 2.731      ;
; 1.131 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.475      ; 2.720      ;
; 1.131 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.475      ; 2.720      ;
; 1.131 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.475      ; 2.720      ;
; 1.131 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.475      ; 2.720      ;
; 1.131 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.475      ; 2.720      ;
; 1.509 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.245      ; 2.368      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.515 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.132      ; 2.261      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.286      ; 2.417      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.286      ; 2.417      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.286      ; 2.417      ;
; 1.581 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.273      ; 2.468      ;
; 1.581 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.273      ; 2.468      ;
; 1.581 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.273      ; 2.468      ;
; 1.669 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.493      ; 2.776      ;
; 1.805 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.474      ; 2.893      ;
; 1.805 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.474      ; 2.893      ;
; 1.805 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.474      ; 2.893      ;
; 1.805 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.474      ; 2.893      ;
; 1.805 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.474      ; 2.893      ;
; 1.805 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.474      ; 2.893      ;
; 1.805 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.474      ; 2.893      ;
; 1.805 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.474      ; 2.893      ;
; 1.805 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.474      ; 2.893      ;
; 1.805 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.474      ; 2.893      ;
; 1.927 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.474      ; 3.015      ;
; 1.927 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.474      ; 3.015      ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'fir_clk'                                                                                                                                                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; fir_clk ; Rise       ; fir_clk                                                                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[1]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[2]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[3]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[4]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[5]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[6]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[1]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[2]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[4]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[5]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[10]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[11]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[12]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[13]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[14]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[15]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[16]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[17]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[18]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[19]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[20]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[21]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[22]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[23]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[8]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|q_b[9]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_b4o3:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[0][0]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[1][0]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_13|delay_signals[2][0]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_15|delay_signals[0][0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_15|delay_signals[1][0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_15|delay_signals[2][0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[0][0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][0]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][10]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][11]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][12]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][13]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][14]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][15]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][16]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][17]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][18]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][19]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][1]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][20]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][21]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][22]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][23]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][2]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][3]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][4]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][5]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][6]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][7]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][8]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[0][9]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][0]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][10]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][11]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][12]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][13]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][14]~_Duplicate_2                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][15]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][16]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][17]~_Duplicate_1                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][18]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][19]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][1]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][20]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][21]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][22]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][23]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][2]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][3]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][4]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][5]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][6]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][7]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][8]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[1][9]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][0]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][10]                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_13|delay_signals[2][11]                                                          ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; -0.225 ; -0.009       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -0.225 ; -0.009       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -0.225 ; -0.009       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -0.225 ; -0.009       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -0.225 ; -0.009       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -0.220 ; -0.004       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -0.206 ; 0.010        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -0.205 ; 0.011        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -0.205 ; 0.011        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; -0.203 ; 0.013        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -0.197 ; 0.019        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -0.197 ; 0.019        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; -0.175 ; 0.041        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -0.170 ; 0.046        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -0.164 ; 0.052        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -0.164 ; 0.052        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -0.164 ; 0.052        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -0.164 ; 0.052        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -0.163 ; 0.053        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -0.163 ; 0.053        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -0.163 ; 0.053        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -0.163 ; 0.053        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; -0.050 ; -0.050       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; -0.047 ; -0.047       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; -0.047 ; -0.047       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; -0.046 ; -0.046       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; -0.046 ; -0.046       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; -0.046 ; -0.046       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|dataa           ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datac          ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datac          ;
; -0.043 ; -0.043       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datac          ;
; -0.043 ; -0.043       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datac          ;
; -0.043 ; -0.043       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datac          ;
; -0.041 ; -0.041       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; -0.041 ; -0.041       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; -0.041 ; -0.041       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; -0.041 ; -0.041       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; -0.040 ; -0.040       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; -0.040 ; -0.040       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; -0.039 ; -0.039       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; -0.039 ; -0.039       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; -0.039 ; -0.039       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; -0.039 ; -0.039       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; -0.039 ; -0.039       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; -0.038 ; -0.038       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datac          ;
; -0.038 ; -0.038       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datac         ;
; -0.038 ; -0.038       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datac          ;
; -0.038 ; -0.038       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datac          ;
; -0.037 ; -0.037       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datac          ;
; -0.037 ; -0.037       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datac          ;
; -0.036 ; -0.036       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datac           ;
; -0.036 ; -0.036       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datac           ;
; -0.036 ; -0.036       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datac           ;
; -0.036 ; -0.036       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datac            ;
; -0.036 ; -0.036       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datac            ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; -0.030 ; -0.030       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; -0.029 ; -0.029       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; -0.029 ; -0.029       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; -0.029 ; -0.029       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; -0.029 ; -0.029       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; -0.029 ; -0.029       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; -0.029 ; -0.029       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; -0.028 ; -0.028       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; -0.028 ; -0.028       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; -0.028 ; -0.028       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; -0.028 ; -0.028       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; -0.025 ; -0.025       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; -0.023 ; -0.023       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; -0.023 ; -0.023       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; -0.023 ; -0.023       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_rx_req'                                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_rx_req ; Rise       ; ecg_rx_req                                ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[10]|dataa           ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[11]|datac           ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datac           ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datac           ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[9]|datac            ;
; 0.026  ; 0.026        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[5]|datac            ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.038  ; 0.038        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.041  ; 0.041        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.041  ; 0.041        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.042  ; 0.042        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|datad           ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|o                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_rx_req~input|o                        ;
; 0.923  ; 0.923        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.928  ; 0.928        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|datad           ;
; 0.932  ; 0.932        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.932  ; 0.932        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.956  ; 0.956        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.956  ; 0.956        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.956  ; 0.956        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.961  ; 0.961        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.961  ; 0.961        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.961  ; 0.961        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.965  ; 0.965        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.965  ; 0.965        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.965  ; 0.965        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.965  ; 0.965        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.965  ; 0.965        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.965  ; 0.965        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.974  ; 0.974        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[11]|datac           ;
; 0.974  ; 0.974        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datac           ;
; 0.974  ; 0.974        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datac           ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datab          ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.029  ; 0.029        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.030  ; 0.030        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datac         ;
; 0.031  ; 0.031        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.033  ; 0.033        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.033  ; 0.033        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|datac         ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datac          ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.039  ; 0.039        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datac          ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|dataa         ;
; 0.041  ; 0.041        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.041  ; 0.041        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|dataa         ;
; 0.041  ; 0.041        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.042  ; 0.042        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|dataa         ;
; 0.042  ; 0.042        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datab          ;
; 0.043  ; 0.043        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|dataa         ;
; 0.043  ; 0.043        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datab         ;
; 0.044  ; 0.044        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|dataa         ;
; 0.045  ; 0.045        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|dataa          ;
; 0.048  ; 0.048        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|datac         ;
; 0.049  ; 0.049        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.049  ; 0.049        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|dataa          ;
; 0.050  ; 0.050        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.051  ; 0.051        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.051  ; 0.051        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.052  ; 0.052        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.052  ; 0.052        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.052  ; 0.052        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datac          ;
; 0.054  ; 0.054        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.054  ; 0.054        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|dataa         ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|dataa          ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|dataa          ;
; 0.061  ; 0.061        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datad          ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datab          ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datab          ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; 0.394  ; 0.765  ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 1.072  ; 1.651  ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 1.623  ; 2.217  ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 1.839  ; 2.479  ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 1.588  ; 2.203  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 1.430  ; 2.086  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 0.108  ; 0.413  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; 0.074  ; 0.355  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; 1.067  ; 1.671  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; 0.946  ; 1.553  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; 0.859  ; 1.449  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; 1.228  ; 1.838  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; 0.858  ; 1.446  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; 0.803  ; 1.378  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; 1.054  ; 1.663  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; 1.180  ; 1.793  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; 1.071  ; 1.674  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; 0.822  ; 1.399  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; 0.830  ; 1.405  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; 0.902  ; 1.491  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; 0.884  ; 1.475  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; 1.078  ; 1.688  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; 0.872  ; 1.461  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; 0.811  ; 1.386  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; 0.838  ; 1.424  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; 0.883  ; 1.472  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; 1.170  ; 1.811  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; 1.430  ; 2.086  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; 1.095  ; 1.714  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; 1.294  ; 1.916  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 1.988  ; 2.669  ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; 0.970  ; 1.694  ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 0.002  ; 0.355  ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 0.506  ; 1.073  ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 1.133  ; 1.736  ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 1.429  ; 2.087  ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 0.965  ; 1.554  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 1.422  ; 2.091  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; -0.027 ; 0.571  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; -1.264 ; -0.986 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; -1.264 ; -1.002 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; -0.260 ; 0.330  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; -0.525 ; 0.041  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; -0.646 ; -0.085 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; -0.292 ; 0.296  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; -0.658 ; -0.097 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; -0.653 ; -0.093 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; -0.460 ; 0.121  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; -0.233 ; 0.338  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; -0.337 ; 0.232  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; -0.482 ; 0.081  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; -0.523 ; 0.028  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; -0.470 ; 0.095  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; -0.528 ; 0.024  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; -0.334 ; 0.234  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; -0.448 ; 0.106  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; -0.520 ; 0.045  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; -0.570 ; -0.007 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; -0.539 ; 0.015  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; -0.351 ; 0.249  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; -0.027 ; 0.571  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; -0.354 ; 0.248  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; -0.247 ; 0.343  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; 0.902  ; 1.502  ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; 0.902  ; 1.502  ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; -0.037 ; 0.388  ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.430  ; 0.962  ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; 1.462  ; 2.048  ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; 1.346  ; 1.980  ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; 0.838  ; 1.411  ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; 0.838  ; 1.411  ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; 1.484  ; 2.048  ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; 0.835  ; 1.408  ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; 0.835  ; 1.408  ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; 1.140  ; 1.777  ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; 0.841  ; 1.476  ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; 1.718  ; 2.230  ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; 1.902  ; 2.421  ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.757  ; 1.151  ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 1.747  ; 2.366  ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 2.077  ; 2.776  ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 2.071  ; 2.756  ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; 1.534  ; 2.242  ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; 1.167  ; 1.724  ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.235  ; 0.643  ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 1.120  ; 1.683  ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 1.380  ; 2.041  ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 1.563  ; 2.234  ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; -0.187 ; -0.565 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.494 ; -1.012 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -1.333 ; -1.912 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -1.576 ; -2.205 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -1.325 ; -1.916 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 0.125  ; -0.165 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 0.096  ; -0.186 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; 0.125  ; -0.165 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; -0.818 ; -1.406 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; -0.682 ; -1.262 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; -0.604 ; -1.157 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; -0.954 ; -1.551 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; -0.602 ; -1.155 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; -0.547 ; -1.109 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; -0.790 ; -1.366 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; -0.913 ; -1.492 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; -0.809 ; -1.376 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; -0.564 ; -1.132 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; -0.574 ; -1.138 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; -0.646 ; -1.201 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; -0.627 ; -1.187 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; -0.815 ; -1.391 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; -0.618 ; -1.171 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; -0.556 ; -1.118 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; -0.579 ; -1.160 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; -0.628 ; -1.182 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; -0.902 ; -1.514 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; -1.151 ; -1.778 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; -0.857 ; -1.450 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; -1.007 ; -1.610 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -1.346 ; -1.975 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; -0.088 ; -0.695 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 0.308  ; -0.084 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.077 ; -0.531 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -0.827 ; -1.423 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -1.095 ; -1.710 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -0.688 ; -1.265 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -0.929 ; -1.495 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 1.747  ; 1.490  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 1.736  ; 1.466  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 1.747  ; 1.490  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.769  ; 0.198  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 1.045  ; 0.492  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 1.167  ; 0.621  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.822  ; 0.250  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 1.171  ; 0.625  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 1.167  ; 0.622  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.984  ; 0.417  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.833  ; 0.268  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.934  ; 0.371  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 1.078  ; 0.528  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 1.108  ; 0.562  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 1.054  ; 0.508  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 1.113  ; 0.566  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.934  ; 0.371  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 1.038  ; 0.489  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 1.093  ; 0.547  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 1.068  ; 0.524  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 1.122  ; 0.574  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.884  ; 0.298  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.876  ; 0.295  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.882  ; 0.294  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.775  ; 0.199  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; -0.684 ; -1.262 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; -0.684 ; -1.262 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.408  ; -0.033 ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.020  ; -0.480 ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; -1.044 ; -1.610 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; -0.862 ; -1.444 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; -0.630 ; -1.190 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; -0.630 ; -1.190 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; -0.315 ; -0.872 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; -0.627 ; -1.186 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; -0.627 ; -1.186 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; -0.826 ; -1.445 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; -0.618 ; -1.236 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; -1.187 ; -1.751 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; -1.629 ; -2.151 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.025 ; -0.485 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -1.501 ; -2.104 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -1.796 ; -2.467 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -1.813 ; -2.478 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; -0.583 ; -1.180 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; -0.852 ; -1.418 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.416  ; -0.059 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -0.859 ; -1.409 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -1.063 ; -1.690 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -1.294 ; -1.937 ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 3.667 ; 3.287 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 3.667 ; 3.287 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 3.589 ; 3.680 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 4.737 ; 4.789 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 4.603 ; 4.649 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 4.546 ; 4.583 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 4.296 ; 3.711 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 4.477 ; 4.538 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 4.136 ; 4.286 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 4.549 ; 4.541 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 4.296 ; 3.711 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 4.477 ; 4.538 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 4.136 ; 4.286 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 4.549 ; 4.541 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 4.365 ; 4.559 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 4.365 ; 4.559 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 3.639 ; 3.728 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 3.923 ; 4.031 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 3.923 ; 4.031 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 3.379 ; 3.442 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 3.654 ; 3.734 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 3.654 ; 3.734 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 3.459 ; 3.542 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 3.107 ; 3.167 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 3.795 ; 3.881 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 3.741 ; 3.823 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 3.989 ; 4.032 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 3.984 ; 4.044 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 3.796 ; 3.785 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 4.057 ; 3.495 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 3.472 ; 3.427 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 3.439 ; 3.436 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 3.312 ; 3.183 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 4.057 ; 3.495 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 3.472 ; 3.427 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 3.439 ; 3.436 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 5.507 ; 5.632 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 4.614 ; 4.646 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 4.771 ; 4.826 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 4.424 ; 4.435 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 4.795 ; 4.819 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 4.662 ; 4.702 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 4.859 ; 4.910 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 4.664 ; 4.702 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 4.636 ; 4.676 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 4.513 ; 4.534 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 4.699 ; 4.734 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 4.779 ; 4.820 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 4.739 ; 4.775 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 4.457 ; 4.473 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 5.507 ; 5.632 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 4.453 ; 4.468 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 4.565 ; 4.584 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 4.604 ; 4.633 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 4.472 ; 4.483 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 4.847 ; 4.906 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 4.727 ; 4.766 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 4.790 ; 4.833 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 4.731 ; 4.776 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 4.736 ; 4.802 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 4.622 ; 4.657 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 3.312 ; 3.183 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 3.608 ; 3.225 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 3.608 ; 3.225 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 3.503 ; 3.590 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 4.579 ; 4.609 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 4.432 ; 4.505 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 4.402 ; 4.429 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 4.208 ; 3.632 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 3.854 ; 3.883 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 3.630 ; 3.613 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 3.846 ; 3.920 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 4.208 ; 3.632 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 3.854 ; 3.883 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 3.630 ; 3.613 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 3.846 ; 3.920 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 4.260 ; 4.446 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 4.260 ; 4.446 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 3.557 ; 3.642 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 3.836 ; 3.939 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 3.836 ; 3.939 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 3.308 ; 3.367 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 3.579 ; 3.655 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 3.579 ; 3.655 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 3.384 ; 3.463 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 3.042 ; 3.099 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 3.716 ; 3.798 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 3.664 ; 3.743 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 3.867 ; 3.889 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 3.866 ; 3.905 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 3.641 ; 3.668 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 3.974 ; 3.420 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 2.883 ; 2.982 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 2.890 ; 2.979 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 2.675 ; 2.814 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 3.974 ; 3.420 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 2.883 ; 2.982 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 2.890 ; 2.979 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 4.327 ; 4.338 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 4.510 ; 4.540 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 4.662 ; 4.714 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 4.327 ; 4.338 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 4.690 ; 4.712 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 4.555 ; 4.594 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 4.744 ; 4.793 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 4.557 ; 4.593 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 4.530 ; 4.567 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 4.413 ; 4.433 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 4.592 ; 4.625 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 4.668 ; 4.707 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 4.631 ; 4.664 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 4.359 ; 4.374 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 5.404 ; 5.527 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 4.356 ; 4.369 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 4.461 ; 4.480 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 4.498 ; 4.526 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 4.374 ; 4.384 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 4.733 ; 4.789 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 4.618 ; 4.655 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 4.678 ; 4.720 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 4.622 ; 4.665 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 4.626 ; 4.689 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 4.517 ; 4.550 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 2.675 ; 2.814 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.616 ;       ;       ; 5.201 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.741 ;       ;       ; 5.372 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.585 ;       ;       ; 5.184 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.871 ; 4.887 ; 5.495 ; 5.556 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.625 ; 4.609 ; 5.139 ; 5.304 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.864 ; 4.927 ; 5.567 ; 5.559 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.279 ; 4.838 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.117 ;       ;       ; 4.709 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.494 ;       ;       ; 5.153 ;
; rec_st_load_trdy ; rec_trdy    ; 4.232 ;       ;       ; 4.863 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.465 ;       ;       ; 5.039 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.619 ;       ;       ; 5.243 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.457 ;       ;       ; 5.040 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.706 ; 4.735 ; 5.328 ; 5.386 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.482 ; 4.495 ; 5.019 ; 5.143 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.698 ; 4.772 ; 5.396 ; 5.389 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.172 ; 4.724 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.001 ;       ;       ; 4.584 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.369 ;       ;       ; 5.010 ;
; rec_st_load_trdy ; rec_trdy    ; 4.110 ;       ;       ; 4.732 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.589 ; 4.586 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.818 ; 3.815 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.655 ; 3.655 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 2.917 ; 2.917 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.713     ; 4.713     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.873     ; 3.873     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.774     ; 3.840     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 2.970     ; 3.036     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -3.801    ; -1.251  ; -2.319   ; -0.187  ; -3.000              ;
;  ecg_rx_req      ; -0.132    ; -0.443  ; N/A      ; N/A     ; -3.000              ;
;  ecg_sclk        ; -2.744    ; 0.054   ; -2.319   ; 0.175   ; -3.000              ;
;  ecg_ss_n        ; 0.640     ; -1.251  ; N/A      ; N/A     ; -3.000              ;
;  fir_clk         ; -3.801    ; -0.604  ; N/A      ; N/A     ; -3.000              ;
;  i2s_clk         ; -1.267    ; 0.188   ; N/A      ; N/A     ; -3.000              ;
;  rec_sclk        ; -2.594    ; -0.005  ; -0.627   ; -0.187  ; -3.000              ;
;  rec_ss_n        ; -3.325    ; 0.160   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1448.441 ; -26.358 ; -93.997  ; -3.634  ; -1341.816           ;
;  ecg_rx_req      ; -0.776    ; -3.162  ; N/A      ; N/A     ; -3.000              ;
;  ecg_sclk        ; -108.720  ; 0.000   ; -90.161  ; 0.000   ; -104.534            ;
;  ecg_ss_n        ; 0.000     ; -22.129 ; N/A      ; N/A     ; -6.020              ;
;  fir_clk         ; -1144.204 ; -1.398  ; N/A      ; N/A     ; -1095.816           ;
;  i2s_clk         ; -45.733   ; 0.000   ; N/A      ; N/A     ; -58.040             ;
;  rec_sclk        ; -74.773   ; -0.005  ; -8.530   ; -3.634  ; -103.165            ;
;  rec_ss_n        ; -74.235   ; 0.000   ; N/A      ; N/A     ; -3.000              ;
+------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; 0.815  ; 0.928  ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 2.071  ; 2.285  ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 2.930  ; 3.370  ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 3.296  ; 3.761  ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 2.872  ; 3.295  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 2.582  ; 3.057  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 0.108  ; 0.413  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; 0.074  ; 0.355  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; 1.778  ; 2.230  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; 1.593  ; 2.079  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; 1.445  ; 1.918  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; 2.053  ; 2.536  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; 1.446  ; 1.915  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; 1.358  ; 1.797  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; 1.739  ; 2.249  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; 2.062  ; 2.522  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; 1.814  ; 2.305  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; 1.423  ; 1.867  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; 1.407  ; 1.854  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; 1.552  ; 2.014  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; 1.514  ; 1.993  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; 1.876  ; 2.375  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; 1.547  ; 2.017  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; 1.457  ; 1.894  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; 1.484  ; 1.944  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; 1.578  ; 2.039  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; 2.107  ; 2.597  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; 2.582  ; 3.057  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; 1.971  ; 2.426  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; 2.301  ; 2.768  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 3.565  ; 4.025  ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; 2.273  ; 2.842  ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 0.686  ; 0.783  ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 1.687  ; 1.913  ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 2.672  ; 3.083  ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 3.151  ; 3.632  ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 2.362  ; 2.773  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 3.181  ; 3.653  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 0.577  ; 0.992  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; -1.264 ; -0.986 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; -1.264 ; -1.002 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.160  ; 0.592  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; -0.281 ; 0.141  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; -0.488 ; -0.058 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.081  ; 0.558  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; -0.506 ; -0.078 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; -0.482 ; -0.061 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; -0.209 ; 0.262  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.234  ; 0.637  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.004  ; 0.452  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; -0.193 ; 0.231  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; -0.298 ; 0.129  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; -0.191 ; 0.235  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; -0.302 ; 0.125  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.011  ; 0.457  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; -0.142 ; 0.266  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; -0.250 ; 0.176  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; -0.354 ; 0.069  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; -0.303 ; 0.115  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.057  ; 0.480  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.577  ; 0.992  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.045  ; 0.472  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.222  ; 0.641  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; 1.624  ; 2.093  ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; 1.624  ; 2.093  ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.125  ; 0.388  ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.977  ; 1.234  ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; 2.619  ; 3.045  ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; 2.471  ; 2.974  ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; 1.562  ; 1.969  ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; 1.562  ; 1.969  ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; 2.616  ; 3.065  ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; 1.565  ; 1.963  ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; 1.565  ; 1.963  ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; 2.044  ; 2.543  ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; 1.487  ; 1.978  ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; 3.057  ; 3.479  ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; 3.307  ; 3.686  ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.410  ; 1.523  ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 3.120  ; 3.564  ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 3.722  ; 4.241  ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.732  ; 4.249  ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; 3.326  ; 3.782  ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; 2.605  ; 3.055  ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.088  ; 1.191  ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 2.576  ; 3.002  ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 3.091  ; 3.539  ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.400  ; 3.927  ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; -0.187 ; -0.507 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.494 ; -1.012 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -1.333 ; -1.912 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -1.576 ; -2.205 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -1.325 ; -1.916 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 0.387  ; 0.281  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 0.348  ; 0.208  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; 0.387  ; 0.281  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; -0.818 ; -1.400 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; -0.682 ; -1.232 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; -0.604 ; -1.096 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; -0.954 ; -1.551 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; -0.602 ; -1.094 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; -0.547 ; -1.001 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; -0.790 ; -1.366 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; -0.913 ; -1.492 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; -0.809 ; -1.376 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; -0.564 ; -1.071 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; -0.574 ; -1.069 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; -0.646 ; -1.192 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; -0.627 ; -1.169 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; -0.815 ; -1.391 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; -0.618 ; -1.171 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; -0.556 ; -1.094 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; -0.579 ; -1.140 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; -0.628 ; -1.182 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; -0.902 ; -1.514 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; -1.151 ; -1.778 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; -0.857 ; -1.450 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; -1.007 ; -1.610 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -1.346 ; -1.975 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; -0.088 ; -0.695 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 0.308  ; -0.084 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.077 ; -0.531 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -0.827 ; -1.423 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -1.095 ; -1.710 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -0.688 ; -1.265 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -0.929 ; -1.495 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 2.551  ; 2.476  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 2.505  ; 2.418  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 2.551  ; 2.476  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.769  ; 0.409  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 1.221  ; 0.838  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 1.430  ; 1.025  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.874  ; 0.492  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 1.433  ; 1.030  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 1.414  ; 1.017  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 1.157  ; 0.743  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.833  ; 0.469  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 1.054  ; 0.651  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 1.250  ; 0.858  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 1.338  ; 0.923  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 1.229  ; 0.840  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 1.344  ; 0.928  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 1.051  ; 0.643  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 1.188  ; 0.800  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 1.274  ; 0.884  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 1.251  ; 0.863  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 1.340  ; 0.934  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.905  ; 0.566  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.919  ; 0.556  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.908  ; 0.538  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.775  ; 0.405  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; -0.684 ; -1.262 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; -0.684 ; -1.262 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.564  ; 0.393  ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.020  ; -0.354 ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; -1.044 ; -1.610 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; -0.862 ; -1.444 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; -0.630 ; -1.190 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; -0.630 ; -1.190 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; -0.315 ; -0.748 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; -0.627 ; -1.186 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; -0.627 ; -1.186 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; -0.826 ; -1.445 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; -0.618 ; -1.236 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; -1.187 ; -1.751 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; -1.629 ; -2.151 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.025 ; -0.205 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -1.501 ; -2.104 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -1.796 ; -2.467 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -1.813 ; -2.478 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; -0.583 ; -1.180 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; -0.852 ; -1.418 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.416  ; -0.059 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -0.859 ; -1.409 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -1.063 ; -1.690 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -1.294 ; -1.937 ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 5.655 ; 5.459 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 5.655 ; 5.459 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 6.152 ; 6.173 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 7.357 ; 7.358 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 7.218 ; 7.177 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 7.085 ; 7.061 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 6.589 ; 6.146 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 7.016 ; 7.000 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.463 ; 6.594 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 7.128 ; 7.014 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 6.589 ; 6.146 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 7.016 ; 7.000 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.463 ; 6.594 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 7.128 ; 7.014 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 7.301 ; 7.415 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 7.301 ; 7.415 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 6.160 ; 6.126 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 6.474 ; 6.527 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 6.474 ; 6.527 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.691 ; 5.681 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 6.072 ; 6.107 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 6.072 ; 6.107 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 5.863 ; 5.813 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.313 ; 5.283 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.867 ; 5.899 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 5.826 ; 5.785 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 6.244 ; 6.199 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 6.242 ; 6.190 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 5.914 ; 5.829 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 6.208 ; 5.878 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.335 ; 5.141 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 5.313 ; 5.163 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.065 ; 4.829 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 6.208 ; 5.878 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.335 ; 5.141 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 5.313 ; 5.163 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 8.485 ; 8.518 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 7.257 ; 7.190 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 7.508 ; 7.448 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 6.930 ; 6.862 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 7.447 ; 7.434 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 7.306 ; 7.273 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 7.667 ; 7.611 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 7.303 ; 7.274 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 7.268 ; 7.233 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 7.061 ; 7.011 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 7.401 ; 7.315 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 7.554 ; 7.469 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 7.457 ; 7.379 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 6.963 ; 6.905 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 8.485 ; 8.518 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 6.964 ; 6.903 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 7.193 ; 7.112 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 7.239 ; 7.169 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 6.978 ; 6.912 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 7.663 ; 7.614 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 7.461 ; 7.403 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 7.551 ; 7.508 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 7.474 ; 7.419 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 7.463 ; 7.422 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 7.256 ; 7.193 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.065 ; 4.829 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 3.608 ; 3.225 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 3.608 ; 3.225 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 3.503 ; 3.590 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 4.579 ; 4.609 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 4.432 ; 4.505 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 4.402 ; 4.429 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 4.208 ; 3.632 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 3.854 ; 3.883 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 3.630 ; 3.613 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 3.846 ; 3.920 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 4.208 ; 3.632 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 3.854 ; 3.883 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 3.630 ; 3.613 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 3.846 ; 3.920 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 4.260 ; 4.446 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 4.260 ; 4.446 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 3.557 ; 3.642 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 3.836 ; 3.939 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 3.836 ; 3.939 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 3.308 ; 3.367 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 3.579 ; 3.655 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 3.579 ; 3.655 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 3.384 ; 3.463 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 3.042 ; 3.099 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 3.716 ; 3.798 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 3.664 ; 3.743 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 3.867 ; 3.889 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 3.866 ; 3.905 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 3.641 ; 3.668 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 3.974 ; 3.420 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 2.883 ; 2.982 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 2.890 ; 2.979 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 2.675 ; 2.814 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 3.974 ; 3.420 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 2.883 ; 2.982 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 2.890 ; 2.979 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 4.327 ; 4.338 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 4.510 ; 4.540 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 4.662 ; 4.714 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 4.327 ; 4.338 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 4.690 ; 4.712 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 4.555 ; 4.594 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 4.744 ; 4.793 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 4.557 ; 4.593 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 4.530 ; 4.567 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 4.413 ; 4.433 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 4.592 ; 4.625 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 4.668 ; 4.707 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 4.631 ; 4.664 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 4.359 ; 4.374 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 5.404 ; 5.527 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 4.356 ; 4.369 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 4.461 ; 4.480 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 4.498 ; 4.526 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 4.374 ; 4.384 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 4.733 ; 4.789 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 4.618 ; 4.655 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 4.678 ; 4.720 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 4.622 ; 4.665 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 4.626 ; 4.689 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 4.517 ; 4.550 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 2.675 ; 2.814 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.781 ;       ;       ; 8.170 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 8.023 ;       ;       ; 8.405 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.765 ;       ;       ; 8.115 ;
; ecg_tx_load_en   ; ecg_roe     ; 8.290 ; 8.231 ; 8.756 ; 8.740 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.875 ; 7.704 ; 8.175 ; 8.334 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.310 ; 8.334 ; 8.868 ; 8.754 ;
; rec_rx_req       ; rec_rrdy    ;       ; 7.158 ; 7.702 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.030 ;       ;       ; 7.366 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.738 ;       ;       ; 8.092 ;
; rec_st_load_trdy ; rec_trdy    ; 7.274 ;       ;       ; 7.668 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.465 ;       ;       ; 5.039 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.619 ;       ;       ; 5.243 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.457 ;       ;       ; 5.040 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.706 ; 4.735 ; 5.328 ; 5.386 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.482 ; 4.495 ; 5.019 ; 5.143 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.698 ; 4.772 ; 5.396 ; 5.389 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.172 ; 4.724 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.001 ;       ;       ; 4.584 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.369 ;       ;       ; 5.010 ;
; rec_st_load_trdy ; rec_trdy    ; 4.110 ;       ;       ; 4.732 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ecg_trdy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_rrdy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_roe                       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_busy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_miso                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_fir_ast_source_valid      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_fir_ast_source_error[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_fir_ast_source_error[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_trdy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rrdy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_roe                       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[0]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[1]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[2]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[3]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[4]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[5]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[6]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[7]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[8]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[9]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[10]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[11]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[12]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[13]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[14]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[15]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[16]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[17]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[18]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[19]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[20]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[21]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[22]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[23]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_busy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_miso                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_ch1                       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_ch2                       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[3]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[4]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[5]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[6]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[7]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[8]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[9]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[10]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[11]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[12]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[13]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[14]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[15]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[16]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[17]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[18]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[19]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[20]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[21]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[22]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[23]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[24]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[25]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[26]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[27]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[28]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[29]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[30]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[31]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[3]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[4]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[5]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[6]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[7]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[8]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[9]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[10]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[11]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[12]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[13]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[14]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[15]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[16]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[17]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[18]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[19]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[20]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[21]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[22]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[23]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[24]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[25]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[26]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[27]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[28]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[29]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[30]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[31]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_fir_ast_source_valid    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_fir_ast_source_error[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_fir_ast_source_error[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_fir_ast_source_valid    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_fir_ast_source_error[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_fir_ast_source_error[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------------------+
; Input Transition Times                                                         ;
+-----------------------------+--------------+-----------------+-----------------+
; Pin                         ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------------------+--------------+-----------------+-----------------+
; ecg_st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_fir_ast_sink_error[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_l_fir_ast_sink_error[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_r_fir_ast_sink_error[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fir_clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_fir_ast_sink_error[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_lrclk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_l_fir_ast_sink_error[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_r_fir_ast_sink_error[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[23]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[22]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[21]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[20]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[19]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[18]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[17]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_adc_data                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[16]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_bclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[15]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[14]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[13]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[12]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[11]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[10]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-----------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ecg_rrdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ecg_roe                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_valid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_error[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_error[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[4]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[7]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[8]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[9]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[12]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[14]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[16]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[17]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[18]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch1                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch2                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[8]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[9]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[10]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[11]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[12]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[13]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[14]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[15]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[16]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[17]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[18]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[19]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[20]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_l_led_out[21]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[22]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[23]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[24]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[25]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[26]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[27]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[28]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[29]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[30]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[31]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[8]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[9]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[10]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[11]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[13]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[14]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[15]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[16]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[17]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[18]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[19]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[20]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[21]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[22]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[23]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[24]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[25]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[26]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[27]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[28]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[29]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[30]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[31]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_error[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_error[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_fir_ast_source_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_fir_ast_source_error[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_fir_ast_source_error[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ecg_rrdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ecg_roe                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ecg_busy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ecg_miso                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_valid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_error[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ecg_fir_ast_source_error[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_trdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[4]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[7]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[8]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[9]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[12]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rec_rx_data[14]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[16]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[17]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[18]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch1                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch2                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[8]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[9]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[10]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[11]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[12]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[13]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[14]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[15]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[16]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[17]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[18]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[19]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[20]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[21]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[22]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[23]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[24]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[25]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[26]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[27]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[28]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[29]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[30]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[31]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[8]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[9]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[10]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[11]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[13]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[14]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[15]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[16]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[17]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[18]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[19]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[20]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[21]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[22]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[23]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[24]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[25]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[26]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[27]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[28]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[29]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[30]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[31]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_error[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_fir_ast_source_error[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; i2s_r_fir_ast_source_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_fir_ast_source_error[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_fir_ast_source_error[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_rx_req ; 0        ; 0        ; 0        ; 24       ;
; ecg_rx_req ; ecg_sclk   ; 1        ; 1        ; 2        ; 2        ;
; ecg_sclk   ; ecg_sclk   ; 272      ; 30       ; 34       ; 61       ;
; ecg_ss_n   ; ecg_sclk   ; 31       ; 80       ; 8        ; 8        ;
; ecg_sclk   ; ecg_ss_n   ; 0        ; 0        ; 0        ; 24       ;
; ecg_rx_req ; fir_clk    ; 4        ; 28       ; 0        ; 0        ;
; ecg_sclk   ; fir_clk    ; 0        ; 4        ; 0        ; 0        ;
; ecg_ss_n   ; fir_clk    ; 8        ; 32       ; 0        ; 0        ;
; fir_clk    ; fir_clk    ; 9495     ; 0        ; 0        ; 0        ;
; i2s_clk    ; fir_clk    ; 48       ; 0        ; 0        ; 0        ;
; i2s_clk    ; i2s_clk    ; 99       ; 0        ; 0        ; 0        ;
; fir_clk    ; rec_sclk   ; 75       ; 0        ; 0        ; 0        ;
; rec_sclk   ; rec_sclk   ; 274      ; 105      ; 38       ; 64       ;
; rec_ss_n   ; rec_sclk   ; 31       ; 80       ; 8        ; 8        ;
; fir_clk    ; rec_ss_n   ; 0        ; 0        ; 72       ; 0        ;
; rec_sclk   ; rec_ss_n   ; 0        ; 0        ; 0        ; 96       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_rx_req ; 0        ; 0        ; 0        ; 24       ;
; ecg_rx_req ; ecg_sclk   ; 1        ; 1        ; 2        ; 2        ;
; ecg_sclk   ; ecg_sclk   ; 272      ; 30       ; 34       ; 61       ;
; ecg_ss_n   ; ecg_sclk   ; 31       ; 80       ; 8        ; 8        ;
; ecg_sclk   ; ecg_ss_n   ; 0        ; 0        ; 0        ; 24       ;
; ecg_rx_req ; fir_clk    ; 4        ; 28       ; 0        ; 0        ;
; ecg_sclk   ; fir_clk    ; 0        ; 4        ; 0        ; 0        ;
; ecg_ss_n   ; fir_clk    ; 8        ; 32       ; 0        ; 0        ;
; fir_clk    ; fir_clk    ; 9495     ; 0        ; 0        ; 0        ;
; i2s_clk    ; fir_clk    ; 48       ; 0        ; 0        ; 0        ;
; i2s_clk    ; i2s_clk    ; 99       ; 0        ; 0        ; 0        ;
; fir_clk    ; rec_sclk   ; 75       ; 0        ; 0        ; 0        ;
; rec_sclk   ; rec_sclk   ; 274      ; 105      ; 38       ; 64       ;
; rec_ss_n   ; rec_sclk   ; 31       ; 80       ; 8        ; 8        ;
; fir_clk    ; rec_ss_n   ; 0        ; 0        ; 72       ; 0        ;
; rec_sclk   ; rec_ss_n   ; 0        ; 0        ; 0        ; 96       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_rx_req ; ecg_sclk ; 0        ; 0        ; 1        ; 1        ;
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 57       ; 57       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_rx_req ; ecg_sclk ; 0        ; 0        ; 1        ; 1        ;
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 57       ; 57       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 43    ; 43   ;
; Unconstrained Input Port Paths  ; 253   ; 253  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 67    ; 67   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Jun 14 13:59:49 2019
Info: Command: quartus_sta FPGA_P4 -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 102 combinational loops as latches.
Info (332104): Reading SDC File: 'LP1000/LP1000_0002.sdc'
Warning (332174): Ignored filter at LP1000_0002.sdc(3): clk could not be matched with a port
Warning (332049): Ignored create_clock at LP1000_0002.sdc(3): Argument <targets> is an empty collection
    Info (332050): create_clock -name {clk} -period "50 MHz" [get_ports {clk}]
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name fir_clk fir_clk
    Info (332105): create_clock -period 1.000 -name ecg_rx_req ecg_rx_req
    Info (332105): create_clock -period 1.000 -name ecg_sclk ecg_sclk
    Info (332105): create_clock -period 1.000 -name i2s_clk i2s_clk
    Info (332105): create_clock -period 1.000 -name ecg_ss_n ecg_ss_n
    Info (332105): create_clock -period 1.000 -name rec_ss_n rec_ss_n
    Info (332105): create_clock -period 1.000 -name rec_sclk rec_sclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.801
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.801           -1144.204 fir_clk 
    Info (332119):    -3.325             -74.235 rec_ss_n 
    Info (332119):    -2.744            -108.720 ecg_sclk 
    Info (332119):    -2.594             -74.773 rec_sclk 
    Info (332119):    -1.267             -45.733 i2s_clk 
    Info (332119):    -0.132              -0.776 ecg_rx_req 
    Info (332119):     0.640               0.000 ecg_ss_n 
Info (332146): Worst-case hold slack is -1.251
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.251             -22.129 ecg_ss_n 
    Info (332119):    -0.604              -1.398 fir_clk 
    Info (332119):    -0.443              -2.831 ecg_rx_req 
    Info (332119):     0.047               0.000 rec_sclk 
    Info (332119):     0.316               0.000 ecg_sclk 
    Info (332119):     0.358               0.000 i2s_clk 
    Info (332119):     0.411               0.000 rec_ss_n 
Info (332146): Worst-case recovery slack is -2.319
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.319             -90.161 ecg_sclk 
    Info (332119):    -0.627              -3.836 rec_sclk 
Info (332146): Worst-case removal slack is -0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.187              -3.385 rec_sclk 
    Info (332119):     0.418               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1095.816 fir_clk 
    Info (332119):    -3.000             -92.000 rec_sclk 
    Info (332119):    -3.000             -90.000 ecg_sclk 
    Info (332119):    -3.000             -55.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_rx_req 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.277
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.277            -932.548 fir_clk 
    Info (332119):    -2.900             -62.607 rec_ss_n 
    Info (332119):    -2.339             -91.062 ecg_sclk 
    Info (332119):    -2.249             -62.651 rec_sclk 
    Info (332119):    -1.055             -36.135 i2s_clk 
    Info (332119):    -0.008              -0.008 ecg_rx_req 
    Info (332119):     0.664               0.000 ecg_ss_n 
Info (332146): Worst-case hold slack is -1.064
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.064             -18.605 ecg_ss_n 
    Info (332119):    -0.514              -1.145 fir_clk 
    Info (332119):    -0.358              -1.926 ecg_rx_req 
    Info (332119):     0.037               0.000 rec_sclk 
    Info (332119):     0.312               0.000 i2s_clk 
    Info (332119):     0.325               0.000 ecg_sclk 
    Info (332119):     0.458               0.000 rec_ss_n 
Info (332146): Worst-case recovery slack is -1.959
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.959             -76.619 ecg_sclk 
    Info (332119):    -0.548              -2.073 rec_sclk 
Info (332146): Worst-case removal slack is -0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.180              -3.634 rec_sclk 
    Info (332119):     0.378               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1095.816 fir_clk 
    Info (332119):    -3.000             -92.000 rec_sclk 
    Info (332119):    -3.000             -90.000 ecg_sclk 
    Info (332119):    -3.000             -55.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_rx_req 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.759
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.759            -354.063 fir_clk 
    Info (332119):    -1.709             -53.230 ecg_sclk 
    Info (332119):    -1.629             -34.977 rec_sclk 
    Info (332119):    -1.413             -22.109 rec_ss_n 
    Info (332119):    -0.297              -5.494 i2s_clk 
    Info (332119):     0.373               0.000 ecg_rx_req 
    Info (332119):     0.819               0.000 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.805
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.805             -14.394 ecg_ss_n 
    Info (332119):    -0.448              -1.226 fir_clk 
    Info (332119):    -0.337              -3.162 ecg_rx_req 
    Info (332119):    -0.005              -0.005 rec_sclk 
    Info (332119):     0.054               0.000 ecg_sclk 
    Info (332119):     0.160               0.000 rec_ss_n 
    Info (332119):     0.188               0.000 i2s_clk 
Info (332146): Worst-case recovery slack is -1.480
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.480             -62.652 ecg_sclk 
    Info (332119):    -0.263              -8.530 rec_sclk 
Info (332146): Worst-case removal slack is -0.121
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.121              -2.199 rec_sclk 
    Info (332119):     0.175               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1009.505 fir_clk 
    Info (332119):    -3.000            -104.534 ecg_sclk 
    Info (332119):    -3.000            -103.165 rec_sclk 
    Info (332119):    -3.000             -58.040 i2s_clk 
    Info (332119):    -3.000              -6.020 ecg_ss_n 
    Info (332119):    -3.000              -3.000 ecg_rx_req 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4665 megabytes
    Info: Processing ended: Fri Jun 14 13:59:54 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


