# HALF ADDER

## Introdução

O Half-Adder é um bloco básico usado para somar dois números como duas entradas e produzir duas saídas. O adder é utilizado para realizar a operação OR de dois números binários de um único bit. Os bits do augendo e do adendo são dois estados de entrada, e "carry" e "sum" são dois estados de saída do half adder.

## Diagrama de Bloco

## Tabela Verdade

## Criação do Módulo

### Código em SystemVerilog

## Visualização RTL

## Teste

### Código Testbench em SystemVerilog

## Forma de Onda Resultante

## Display no Terminal do ModelSim

Nota-se pela simulação que o módulo está em funcionamento, dado que a tabela verdade do Half Adder está de acordo com o resultado obtido nos testes, tanto a forma de onda, quanto o resultado escrito no terminal.
