# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 13
attribute \dynports 1
attribute \src "dut.sv:1.2-51.10"
attribute \cells_not_processed 1
module \fsm
  parameter \SIZE 3
  parameter \IDLE 3'001
  parameter \GNT0 3'010
  parameter \GNT1 3'100
  parameter \GNT2 3'101
  attribute \src "dut.sv:16.5-50.12"
  wire $0\gnt_0[0:0]
  attribute \src "dut.sv:16.5-50.12"
  wire $0\gnt_1[0:0]
  attribute \src "dut.sv:16.5-50.12"
  wire width 3 $0\state[2:0]
  attribute \src "dut.sv:18.15-18.28"
  wire $eq$dut.sv:18$1_Y
  attribute \src "dut.sv:25.27-25.40"
  wire $eq$dut.sv:25$3_Y
  attribute \src "dut.sv:28.36-28.49"
  wire $eq$dut.sv:28$5_Y
  attribute \src "dut.sv:34.27-34.40"
  wire $eq$dut.sv:34$7_Y
  attribute \src "dut.sv:40.27-40.40"
  wire $eq$dut.sv:40$9_Y
  attribute \src "dut.sv:44.27-44.40"
  wire $eq$dut.sv:44$11_Y
  attribute \src "dut.sv:1.15-1.20"
  wire input 1 \clock
  attribute \src "dut.sv:1.43-1.48"
  wire output 5 \gnt_0
  attribute \src "dut.sv:1.50-1.55"
  wire output 6 \gnt_1
  attribute \reg 1
  attribute \src "dut.sv:14.20-14.30"
  wire width 3 \next_state
  attribute \src "dut.sv:1.29-1.34"
  wire input 3 \req_0
  attribute \src "dut.sv:1.36-1.41"
  wire input 4 \req_1
  attribute \src "dut.sv:1.22-1.27"
  wire input 2 \reset
  attribute \reg 1
  attribute \src "dut.sv:13.20-13.25"
  wire width 3 \state
  attribute \src "dut.sv:18.15-18.28"
  cell $eq $eq$dut.sv:18$2
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \reset
    connect \B 1'1
    connect \Y $eq$dut.sv:18$1_Y
  end
  attribute \src "dut.sv:25.27-25.40"
  cell $eq $eq$dut.sv:25$4
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \req_0
    connect \B 1'1
    connect \Y $eq$dut.sv:25$3_Y
  end
  attribute \src "dut.sv:28.36-28.49"
  cell $eq $eq$dut.sv:28$6
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \req_1
    connect \B 1'1
    connect \Y $eq$dut.sv:28$5_Y
  end
  attribute \src "dut.sv:34.27-34.40"
  cell $eq $eq$dut.sv:34$8
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \req_0
    connect \B 1'1
    connect \Y $eq$dut.sv:34$7_Y
  end
  attribute \src "dut.sv:40.27-40.40"
  cell $eq $eq$dut.sv:40$10
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \req_1
    connect \B 1'1
    connect \Y $eq$dut.sv:40$9_Y
  end
  attribute \src "dut.sv:44.27-44.40"
  cell $eq $eq$dut.sv:44$12
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \req_0
    connect \B 1'1
    connect \Y $eq$dut.sv:44$11_Y
  end
  attribute \always_ff 1
  attribute \src "dut.sv:16.5-50.12"
  process $proc$dut.sv:16$1
    assign $0\gnt_0[0:0] \gnt_0
    assign $0\gnt_1[0:0] \gnt_1
    assign $0\state[2:0] \state
    attribute \src "dut.sv:32.9-36.12"
    switch $eq$dut.sv:18$1_Y
      attribute \src "dut.sv:32.13-32.16"
      case 1'1
        assign $0\state[2:0] 3'001
        assign $0\gnt_0[0:0] 1'0
        assign $0\gnt_1[0:0] 1'0
      attribute \src "dut.sv:34.13-34.17"
      case 
        attribute \src "dut.sv:24.13-49.20"
        switch \state
          attribute \src "dut.sv:25.15-33.26"
          case 3'001
            attribute \src "dut.sv:25.23-33.26"
            switch $eq$dut.sv:25$3_Y
              attribute \src "dut.sv:25.23-33.26"
              case 1'1
                assign $0\state[2:0] 3'010
                assign $0\gnt_0[0:0] 1'1
              attribute \src "dut.sv:25.23-33.26"
              case 
                attribute \src "dut.sv:28.32-33.26"
                switch $eq$dut.sv:28$5_Y
                  attribute \src "dut.sv:28.32-33.26"
                  case 1'1
                    assign $0\gnt_1[0:0] 1'1
                    assign $0\state[2:0] 3'010
                  attribute \src "dut.sv:28.32-33.26"
                  case 
                    assign $0\state[2:0] 3'001
                end
            end
          attribute \src "dut.sv:34.15-39.26"
          case 3'010
            attribute \src "dut.sv:34.23-39.26"
            switch $eq$dut.sv:34$7_Y
              attribute \src "dut.sv:34.23-39.26"
              case 1'1
                assign $0\state[2:0] 3'010
              attribute \src "dut.sv:34.23-39.26"
              case 
                assign $0\gnt_0[0:0] 1'0
                assign $0\state[2:0] 3'001
            end
          attribute \src "dut.sv:40.15-43.26"
          case 3'100
            attribute \src "dut.sv:40.23-43.26"
            switch $eq$dut.sv:40$9_Y
              attribute \src "dut.sv:40.23-43.26"
              case 1'1
                assign $0\state[2:0] 3'101
                assign $0\gnt_1[0:0] \req_0
              attribute \src "dut.sv:40.23-43.26"
              case 
            end
          attribute \src "dut.sv:44.15-47.26"
          case 3'101
            attribute \src "dut.sv:44.23-47.26"
            switch $eq$dut.sv:44$11_Y
              attribute \src "dut.sv:44.23-47.26"
              case 1'1
                assign $0\state[2:0] 3'100
                assign $0\gnt_1[0:0] \req_1
              attribute \src "dut.sv:44.23-47.26"
              case 
            end
          attribute \src "dut.sv:48.15-48.44"
          case 
            assign $0\state[2:0] 3'001
        end
    end
    sync posedge \clock
      update \gnt_0 $0\gnt_0[0:0]
      update \gnt_1 $0\gnt_1[0:0]
      update \state $0\state[2:0]
  end
end
