{
    "title": "Circuito sequencial – Wikipédia, a enciclopédia livre",
    "author": "entradas%20que%20ocorreram%20no%20passado.,Wikipedia",
    "body": "Circuito sequencial \u2013 Wikip\u00e9dia, a enciclop\u00e9dia livre\n\nCircuito sequencial\n\nOrigem: Wikip\u00e9dia, a enciclop\u00e9dia livre.\n\nSaltar para a navega\u00e7\u00e3oSaltar para a pesquisa\n\nCircuito sequencial \u00e9 um circuito digital que tem seu comportamento determinado parcial ou totalmente, para al\u00e9m das entradas do momento, pelas entradas que ocorreram no passado.[1] Os mais importantes s\u00e3o os biest\u00e1veis, que, por serem constitu\u00eddos por portas l\u00f3gicas e terem a capacidade de armazenar um bit de informa\u00e7\u00e3o, s\u00e3o por vezes vistos como elementos de mem\u00f3ria.[2] Os circuitos sequenciais biest\u00e1veis dividem-se em s\u00edncronos (Flip-flop) e ass\u00edncronos (Latch) conforme sua caracter\u00edstica de alterar a sa\u00edda a qualquer instante ou somente quando houver varia\u00e7\u00e3o no sinal de clock.[2]\n\n\u00cdndice\n\n* 1 Latch\n* 1.1 Latch NOR SR\n* 1.2 Latch D\n\n* 2 Flip-flop\n* 2.1 Flip-flop SR\n* 2.2 Flip-flop JK\n* 2.3 Flip-flop D\n\n* 3 Refer\u00eancias\n* 4 Liga\u00e7\u00f5es externas\n\nLatch[editar | editar c\u00f3digo-fonte]\n\nLatch D.[3][4][5][6]\n\nLatch \u00e9 um circuito sequencial biest\u00e1vel ass\u00edncrono,[7] ou seja, \u00e9 um circuito constitu\u00eddo por portas l\u00f3gicas, capaz de armazenar um bit de informa\u00e7\u00e3o,[8] onde as sa\u00eddas de certo instante dependem dos valores de entrada do instante mais os valores anteriores de sa\u00edda, isto \u00e9, do seu estado atual, e onde as sa\u00eddas mudam a qualquer instante de tempo, podendo ter ou n\u00e3o vari\u00e1veis de controle.[2] Seu nome significa, em portugu\u00eas, trinco ou ferrolho.[9]\n\nQuando o latch \u00e9 controlado por um clock, \u00e9 chamado de latch chaveado (gated latch).[10]:p.383\n\nLatch NOR SR[editar | editar c\u00f3digo-fonte]\n\nO funcionamento do Latch NOR SR \u00e9 o inverso do Latch NAND SR, e, ao final de seu processamento, resulta na tabela verdade abaixo, quando o Reset e o Set s\u00e3o iguais a 1, tem-se uma combina\u00e7\u00e3o limitada, este estado \u00e9 proibido, pois esta consegue quebrar a equa\u00e7\u00e3o l\u00f3gica Q = NOT Q. Nesta situa\u00e7\u00e3o, quando as entradas SR voltarem a ser zero (S = R = 0) as sa\u00eddas Q e !Q v\u00e3o oscilar, de forma inaceit\u00e1vel para o circuito continuar em seu funcionamento normal.\n\nTabela Verdade do Latch NOR SR\n\nS R Qpr\u00f3ximo A\u00e7\u00e3o Q Qpr\u00f3ximo S R\n0 0 Q Continua no mesmo estado 0 0 0 x\n0 1 0 RESET 0 1 1 0\n1 0 1 SET 1 0 0 1\n1 1 X N\u00e3o Permitido 1 1 X 0\n\nLatch D[editar | editar c\u00f3digo-fonte]\n\nLatch D.[11]\n\nLatch D \u00e9 um circuito eletr\u00f4nico que possui duas entradas (D e CLK) e duas sa\u00eddas (Q e !Q).[12] Sua caracter\u00edstica principal de funcionamento \u00e9 transferir para a sa\u00edda Q o valor da entrada de dados D sempre que CLK for 1, e manter o mesmo estado na sa\u00edda se CLK for 0.[12] Originou-se da necessidade de evitar, no latch RS, a ocorr\u00eancia do estado proibido.[4] \u00c9 constru\u00eddo a partir deste ao se colocar um inversor entre as entradas R e S, evitando assim que R=1 e S=1 simultaneamente, o que permitia a ocorr\u00eancia do estado proibido.[4] Desta maneira, R e S passam a ser denominados D (onde D=S).[4]\n\nTabela verdade do latch D[3][4]\n\nEnable D Qpr\u00f3ximo\n0 X Q\n1 0 0\n1 1 1\n\nComo mostra sua tabela verdade, a sa\u00edda Q segue a entrada D, e por isto o latch D \u00e9 \u00e0s vezes chamado latch transparente.[13][14][15]\n\nFlip-flop[editar | editar c\u00f3digo-fonte]\n\nVer artigo principal: Flip-flop\n\nO flip-flop serve como mem\u00f3ria de um bit, onde as entradas podem ser um ou dois sinais de entrada, um sinal clock, e um sinal de sa\u00edda. Alguns flip-flops t\u00eam um clear que \u00e9 respons\u00e1vel por limpar a sa\u00edda atual. Basicamente um Flip-Flop serve para guardar estados 0 ou 1.\n\nOs flip-flops s\u00e3o implementados de forma de circuito integrado, ou seja, as mudan\u00e7as que ocorrem em alguns \u201ccomponentes\u201d do circuito, interferem nos resultados de entrada ou sa\u00edda. Ou seja, a pulsa\u00e7\u00e3o ou mudan\u00e7a no sinal do clock faz com que aconte\u00e7a uma a\u00e7\u00e3o no flip-flop, baseado nos valores dos sinais de entrada e em sua equa\u00e7\u00e3o carecter\u00edstica.\n\nNos latches, o estado se altera durante o clock ativo. Nos flip-flops, o estado \u00e9 alterado apenas durante uma das bordas do clock[10] :p.389.\n\nFlip-flop SR[editar | editar c\u00f3digo-fonte]\n\nO flip-flop SR (ou RS) possui duas entradas, S (set) e R (reset), al\u00e9m do clock. Sua sa\u00edda \u00e9 1 quando S = 1 e R = 0 (a\u00e7\u00e3o set), e 0 quando S = 0 e R = 1 (a\u00e7\u00e3o reset). Quando ambas entradas forem 0, a sa\u00edda \u00e9 a sa\u00edda anterior, isto \u00e9, o estado atual. Quando ambos S e R s\u00e3o 1, o flip-flop tem comportamento inesperado, chamado de estado proibido.\n\nFlip-flop JK[editar | editar c\u00f3digo-fonte]\n\nFlip-flop JK \u00e9 um flip-flop que pode memorizar um \u00fanico bit de informa\u00e7\u00e3o e onde o pr\u00f3ximo estado de sa\u00edda \u00e9 caracterizado como uma fun\u00e7\u00e3o das duas entradas presentes e do estado presente.[16] S\u00e3o largamente utilizados em contadores[17] e nada mais s\u00e3o que flip-flops SR com realimenta\u00e7\u00e3o.[18] Quando se aplica uma borda de subida na entrada J, sua sa\u00edda Q vai a n\u00edvel l\u00f3gico 1 (se j\u00e1 n\u00e3o estiver nele) e, ao se aplicar uma borda de descida na entrada K, sua sa\u00edda Q vai a n\u00edvel 0.[19] \u00c9 um aprimoramento do flip-flop S-R, pois, enquanto as combina\u00e7\u00f5es \"J = 1, K = 0\" e \"J = 0, K = 1\" s\u00e3o respectivamente set e reset, \"J = K = 1\" n\u00e3o leva a um estado proibido, mas inverte o flip-flop, tornando-se um flip-flop T.[20]\n\nTabela verdade do Flip-flop JK\nJ K Qpr\u00f3ximo A\u00e7\u00e3o\n0 0 Q Mant\u00e9m o estado\n0 1 0 RESET\n1 0 1 SET\n1 1 NOT(Q) Inverte o estado\n\nFlip-flop D[editar | editar c\u00f3digo-fonte]\n\nFlip-flop tipo D (data)[21] \u00e9 um circuito s\u00edncrono de mem\u00f3ria com uma entrada (D), um sinal de clock e sa\u00eddas Q e QQ, sendo esta \u00faltima respons\u00e1vel por realimentar o circuito com o valor memorizado.[22] Possui uma entrada que se liga diretamente \u00e0 sa\u00edda quando h\u00e1 altera\u00e7\u00e3o no clock.[21] Quando esta altera\u00e7\u00e3o ocorre, o flip-flop D assume o valor 1 se D = 1 ou 0 se D = 0, independente do valor atual.[21] Pode-se interpretar este flip-flop como uma primitiva linha de atraso ou hold de ordem zero, pois a informa\u00e7\u00e3o \u00e9 ligada na sa\u00edda um ciclo ap\u00f3s seu recebimento na entrada.[21] \u00c9 o mais econ\u00f4mico e eficiente flip-flop em n\u00famero de transistores e \u00e1rea de sil\u00edcio.[23]\n\nRefer\u00eancias\n\n* \u2191 \u00abNotas adicionais sobre Flip-flops\u00bb. Universidade T\u00e9cnica de Lisboa. 1996. Consultado em 23 de fevereiro de 2012. Arquivado do original em 21 de fevereiro de 2012. Muitas vezes, no projecto de um sistema digital, \u00e9 necess\u00e1rio recorrer a circuitos l\u00f3gicos cujo comportamento depende, n\u00e3o s\u00f3 das entradas em cada momento, mas tamb\u00e9m do comportamento anterior dessas entradas, isto \u00e9, circuitos cujo comportamento \u00e9 determinado, parcial ou totalmente, pelas entradas que ocorreram no passado. Esses cicuitos desigam-se por circuitos sequenciais.\n* \u2191 a b c \u00abCIRCUITOS BIEST\u00c1VEIS - LATCHES E FLAP-FLAPS\u00bb (PDF). Universidades Lus\u00edada. 95 p\u00e1ginas. Consultado em 23 de fevereiro de 2012. Arquivado do original (PDF) em 15 de fevereiro de 2010\n* \u2191 a b Digitais/Livros/Sistemas Digitais/Sum%E1rio%20e%20Pref%E1cio.pdf \u00abSISTEMAS DIGITAIS\u00bb Verifique valor\n|url=\n\n(ajuda) (PDF). Escola Polit\u00e9cnica de Pernambuco. 1998. Consultado em 22 de fevereiro de 2012 [liga\u00e7\u00e3o inativa]\n* \u2191 a b c d e \u00abPROGRAMA\u00c7\u00c3O CLP: UMA APLICA\u00c7\u00c3O PARA CONTROLES DE ELEVADORES\u00bb. Instituto de Estudos Superiores da Amaz\u00f4nia. 2006. pp. 28\u201329. Consultado em 22 de fevereiro de 2012. Arquivado do original (PDF) em 9 de julho de 2015. A necessidade de evitar a ocorr\u00eancia do estado n\u00e3o usado ou estado proibido \u00e9 algo que dificulta a cria\u00e7\u00e3o de projetos de circuitos seq\u00fcenciais com latches RS. Para isso originou-se o latch D que \u00e9 constru\u00eddo a partir do latch RS, de tal maneira que, pela coloca\u00e7\u00e3o de um inversor entre as entradas R e S, fica assegurado que nunca ocorrer\u00e1 a situa\u00e7\u00e3o de entradas R=1 e S=1, o que tornava poss\u00edvel o estado proibido. Desta forma, a tabela de transi\u00e7\u00e3o do latch D baseia-se na tabela do latch RS controlado, onde as entradas R e S passam a ser a entrada D (com D=S) [...].\n* \u2191 \u00abCIRCUITOS BIEST\u00c1VEIS - LATCHES E FLIP-FLOPS\u00bb (PDF). Universidades Lus\u00edada. 99 p\u00e1ginas. Consultado em 23 de fevereiro de 2012. Arquivado do original (PDF) em 15 de fevereiro de 2010\n* \u2191 \u00abT\u00e9cnicas Digitais\u00bb (PDF). Universidade Federal de Pelotas. 2006. pp. 14\u201316. Consultado em 23 de fevereiro de 2012 [liga\u00e7\u00e3o inativa]\n* \u2191 \u00abElementos de Mem\u00f3ria\u00bb (PDF). Pontif\u00edcia Universidade Cat\u00f3lica do Rio Grande do Sul. 1 p\u00e1ginas. Consultado em 23 de fevereiro de 2012. Um latch, por sua vez, \u00e9 caracterizado como um dispositivo biest\u00e1vel ass\u00edncrono[...].\n* \u2191 \u00abTP - CIRCUITO LATCH SR\u00bb (PDF). Universidade do Minho. 1 p\u00e1ginas. Consultado em 23 de fevereiro de 2012. Latch \u00e9 um circuito capaz de armazenar um bit de informa\u00e7\u00e3o (0 ou 1) enquanto o circuito estiver ligado.\n* \u2191 \u00abCircuitos Seq\u00fcenciais\u00bb. Universidade Federal de Santa Catarina. Consultado em 23 de novembro de 2012. Arquivado do original em 28 de dezembro de 2011. A forma mais b\u00e1sica de implementar-se um circuito l\u00f3gico de mem\u00f3ria \u00e9 conhecida como latch, que significa, em portugu\u00eas, trinco, ferrolho.\n* \u2191 a b Stephen Brown; Zvonko Vranesic (2005). Fundamentals of Digital Logic with VHDL Design (em ingl\u00eas) 2 ed. Dept. of Electrical and Computer Engineering - University of Toronto: McGraw-Hill. ISBN 0-07-246085-7 A refer\u00eancia emprega par\u00e2metros obsoletos\n|coautor=\n\n(ajuda)\n* \u2191 \u00abExperi\u00eancia 1 \u2013 Elementos de Mem\u00f3ria e Circuitos Seq\u00fcenciais Ass\u00edncronos\u00bb (PDF). Universidade Tecnol\u00f3gica Federal do Paran\u00e1. 2 p\u00e1ginas. Consultado em 22 de fevereiro de 2012 [liga\u00e7\u00e3o inativa]\n* \u2191 a b \u00abCircuitos Digitais em Modo de Corrente\u00bb (PDF). Universidade de Aveiro. 2010. 40 p\u00e1ginas. Consultado em 22 de fevereiro de 2012. A Latch-D possui duas entradas (D e CLK) e duas sa\u00eddas (Q e !Q). A principal caracter\u00edsticas funcional de uma Latch-D \u00e9 que o valor l\u00f3gico da entrada de dados D \u00e9 transferido para a sa\u00edda Q toda vez que o CLK = 1; Se CLK = 0, mant\u00e9m o mesmo estado.\n* \u2191 \u00abDigital Logic Circuits\u00bb (em ingl\u00eas). Google Books. 1 de janeiro de 2009. pp. 5\u20137. Consultado em 10 de mar\u00e7o de 2012. As shown in the truth table, the Q output follows the D input. For this reason D latch is sometimes called transparent latch.\n* \u2191 \u00abDigital Electronics And Logic Design\u00bb (em ingl\u00eas). Google Books. 1 de janeiro de 2007. 423 p\u00e1ginas. Consultado em 10 de mar\u00e7o de 2012. As shown in the truth table, the Q output follows the D input. For this reason D latch is sometimes called transparent latch.\n* \u2191 \u00abDigital Logic Design & applications\u00bb (em ingl\u00eas). Google Books. 1 de janeiro de 2008. pp. 6\u20139. Consultado em 10 de mar\u00e7o de 2012. As shown in the truth table, the Q output follows the D input. For this reason D latch is sometimes called transparent latch.\n* \u2191 \u00abAplica\u00e7\u00e3o Da L\u00f3gica Fuzzy Em Software E Hardware\u00bb. Google Books. 2003. 74 p\u00e1ginas. Consultado em 11 de mar\u00e7o de 2012. Um flip-flop JK pode memorizar um \u00fanico bit de informa\u00e7\u00e3o. O pr\u00f3ximo estado de sa\u00edda, Q (t+1), \u00e9 caracterizado como uma fun\u00e7\u00e3o do estado presente Q(t) e das duas entradas presentes, K(t) e K(t) [...].\n* \u2191 \u00abELETR\u00d4NICA DIGITAL\u00bb (PDF). Escola T\u00e9cnica Estadual Monteiro Lobato. Prof. William Henrique Boff. 49 p\u00e1ginas. Consultado em 6 de abril de 2012. Os Flip-Flops JK s\u00e3o largamente utilizados em contadores[...]. [liga\u00e7\u00e3o inativa]\n* \u2191 \u00abCIRCUITOS L\u00d3GICOS \u2013 APOSTILA\u00bb (PDF). Universidade Paulista. 60 p\u00e1ginas. Consultado em 6 de abril de 2012. O flip-flop JK nada mais \u00e9 que um RS com realimenta\u00e7\u00e3o\n* \u2191 \u00abUMA CONTRIBUI\u00c7\u00c3O AO ESTUDO DAS REDES MUTUAMENTE CONECTADAS DE DPLLS USANDO MODELOS DE TEMPO DISCRETO\u00bb (PDF). Universidade de S\u00e3o Paulo. 2008. 15 p\u00e1ginas. Consultado em 11 de mar\u00e7o de 2012. Trata-se de um dispositivo que detecta a transi\u00e7\u00e3o positiva ou negativa dos sinais de entrada, ou seja, quando aplicamos uma borda de subida na entrada J desse \"flip-flop\", sua sa\u00edda Q vai a n\u00edvel l\u00f3gico 1 - caso ainda n\u00e3o esteja - e quando aplicamos uma borda de descida na entrada K, a sa\u00edda Q vai a n\u00edvel 0.\n* \u2191 \u00abPROGRAMA\u00c7\u00c3O CLP: UMA APLICA\u00c7\u00c3O PARA CONTROLES DE ELEVADORES\u00bb. Instituto de Estudos Superiores da Amaz\u00f4nia. 2006. 30 p\u00e1ginas. Consultado em 11 de mar\u00e7o de 2012. Arquivado do original (PDF) em 9 de julho de 2015. O flip-flop J-K aprimora o funcionamento do flip-flop S-R interpretando a condi\u00e7\u00e3o S = R = 1 como um comando de invers\u00e3o. Espec\u00edficamente, a combina\u00e7\u00e3o J = 1, K = 0 \u00e9 um comando para ativar (set) a sa\u00edda do flip-flop; a combina\u00e7\u00e3o J = 0, K = 1 \u00e9 um comando para desativar (reset) a sa\u00edda do flip-flop; e a combina\u00e7\u00e3o J = K = 1 \u00e9 um comando para inverter o flip-flop, trocando o sinal de sa\u00edda pelo seu complemento. Fazendo J = K o flip-flop J-K se torna um flip-flop T, ou seja, ele n\u00e3o leva a um estado proibido e sim a uma complementa\u00e7\u00e3o do estado anterior[...].\n* \u2191 a b c d \u00abPROGRAMA\u00c7\u00c3O CLP: UMA APLICA\u00c7\u00c3O PARA CONTROLES DE ELEVADORES\u00bb. Instituto de Estudos Superiores da Amaz\u00f4nia. 2006. 31 p\u00e1ginas. Consultado em 10 de mar\u00e7o de 2012. Arquivado do original (PDF) em 9 de julho de 2015. O flip-flop D (\"delay\" ou atraso) possui uma entrada, que \u00e9 ligada diretamente \u00e0 sa\u00edda quando o clock \u00e9 mudado. Independentemente do valor atual da sa\u00edda, ele ir\u00e1 assumir o valor 1 se D = 1 quando o clock for mudado ou o valor 0 se D = 0 quando o clock for mudado. Este flip-flop pode ser interpretado como uma linha de atraso primitiva ou um hold de ordem zero, [...] visto que a informa\u00e7\u00e3o \u00e9 ligada na sa\u00edda um ciclo depois de ela ter chegado na entrada [...].\n* \u2191 \u00abS\u00cdNTESE DE CIRCUITOS COM MEM\u00d3RIA EM L\u00d3GICA MULTIN\u00cdVEL\u00bb (PDF). Biblioteca Central da Universidade Federal do Mato Grosso do Sul. 2008. 29 p\u00e1ginas. Consultado em 10 de mar\u00e7o de 2012. O flip-flop tipo D \u00e9 um circuito s\u00edncrono de mem\u00f3ria com uma entrada (D), um sinal do clock e as sa\u00eddas Q e QQ, esta \u00faltima \u00e9 encarregada de realimentar o circuito com o valor memorizado. O flip-flop tipo D memoriza a entrada D na sa\u00edda Q em tempos definidos pelo clock (borda ascendente), significa, depois de um tempo de retardo (delay) de onde toma seu nome (tipo D)[...].\n* \u2191 \u00abDESIGN DE UM CIRCUITO INTEGRADO CONVERSOR ANAL\u00d3GICO-DIGITAL\u00bb (PDF). Pontif\u00edcia Universidade Cat\u00f3lica do Paran\u00e1. 2010. 38 p\u00e1ginas. Consultado em 10 de mar\u00e7o de 2012. Arquivado do original (PDF) em 24 de setembro de 2015. O mais econ\u00f4mico e eficiente flip-flop em termos de n\u00famero de transistores e \u00e1rea de sil\u00edcio \u00e9 o flip-flop D.\n\nLiga\u00e7\u00f5es externas[editar | editar c\u00f3digo-fonte]\n\n* Como tudo funciona - L\u00f3gica booleana/flip-flop (em portugu\u00eas)\n\nObtida de \"https://pt.wikipedia.org/w/index.php?title=Circuito_sequencial&oldid=56533103\"\n\nCategorias:\n* Circuitos digitais\n* Eletr\u00f4nica digital\n* Computa\u00e7\u00e3o\n\nCategorias ocultas:\n* !P\u00e1ginas com erros URL\n* !Artigos com liga\u00e7\u00f5es inativas\n* !P\u00e1ginas que usam refer\u00eancias com par\u00e2metros obsoletas\n* !CS1 ingl\u00eas-fontes em l\u00edngua (en)\n\nMenu de navega\u00e7\u00e3o\n\nFerramentas pessoais\n\n* N\u00e3o autenticado\n* Discuss\u00e3o\n* Contribui\u00e7\u00f5es\n* Criar uma conta\n* Entrar\n\nEspa\u00e7os nominais\n\n* Artigo\n* Discuss\u00e3o\n\nVariantes\n\nVistas\n\n* Ler\n* Editar\n* Editar c\u00f3digo-fonte\n* Ver hist\u00f3rico\n\nMais\n\nBusca\n\nNavega\u00e7\u00e3o\n\n* P\u00e1gina principal\n* Conte\u00fado destacado\n* Eventos atuais\n* Esplanada\n* P\u00e1gina aleat\u00f3ria\n* Portais\n* Informar um erro\n* Loja da Wikip\u00e9dia\n\nColabora\u00e7\u00e3o\n\n* Boas-vindas\n* Ajuda\n* P\u00e1gina de testes\n* Portal comunit\u00e1rio\n* Mudan\u00e7as recentes\n* Manuten\u00e7\u00e3o\n* Criar p\u00e1gina\n* P\u00e1ginas novas\n* Contato\n* Donativos\n\nFerramentas\n\n* P\u00e1ginas afluentes\n* Altera\u00e7\u00f5es relacionadas\n* Carregar ficheiro\n* P\u00e1ginas especiais\n* Hiperliga\u00e7\u00e3o permanente\n* Informa\u00e7\u00f5es da p\u00e1gina\n* Citar esta p\u00e1gina\n* Elemento Wikidata\n\nImprimir/exportar\n\n* Criar um livro\n* Descarregar como PDF\n* Vers\u00e3o para impress\u00e3o\n\nNoutras l\u00ednguas\n\n* \u0627\u0644\u0639\u0631\u0628\u064a\u0629\n* Deutsch\n* Espa\u00f1ol\n* Italiano\n* \u65e5\u672c\u8a9e\n* Nederlands\n* \u0e44\u0e17\u0e22\n* \u4e2d\u6587\n\nEditar hiperliga\u00e7\u00f5es\n\n* Esta p\u00e1gina foi editada pela \u00faltima vez \u00e0s 18h32min de 22 de outubro de 2019.\n* Este texto \u00e9 disponibilizado nos termos da licen\u00e7a Atribui\u00e7\u00e3o-CompartilhaIgual 3.0 N\u00e3o Adaptada (CC BY-SA 3.0) da Creative Commons;\npode estar sujeito a condi\u00e7\u00f5es adicionais.\nPara mais detalhes, consulte as condi\u00e7\u00f5es de utiliza\u00e7\u00e3o.\n\n* Pol\u00edtica de privacidade\n* Sobre a Wikip\u00e9dia\n* Avisos gerais\n* Vers\u00e3o m\u00f3vel\n* Programadores\n* Estat\u00edsticas\n* Declara\u00e7\u00e3o sobre ''cookies''\n\n*\n*",
    "type": "article",
    "url": "https://pt.wikipedia.org/wiki/Circuito_sequencial#:~:text=Circuito%20sequencial%20%C3%A9%20um%20circuito"
}