目标：使用 SystemVerilog 完成基本 ALU 功能。项目源代码在 ALU_32bits.srcs 目录下。

端口说明：文件 alu.sv 的 A、B 端口为操作数，aluop 为操作选择符，alures 为计算结果，ZF 是零标志位，所有运算都要设置 ZF 标志位，OF 是溢出标志位，有符号数加法和有符号数减法需要设置 OF 标志位，其余运算默认设置 OF 为 0。

具体步骤：

1. 在文件 fulladder.sv 中实现全加器
2. 在文件 rca.sv 中，调用全加器，实现 32 位行波进位加法器
3. 在文件 alu.sv 中，通过调用行波进位加法器和添加必要的逻辑电路，实现以下运算：

    1. aluop 为 0000 时，实现按位与
    2. aluop 为 0001 时，实现按位或
    3. aluop 为 0010 时，实现按位异或
    4. aluop 为 0011 时，实现按位与非
    5. aluop 为 0100 时，实现对 A 的逻辑非
    6. aluop 为 0101 时，实现对 A 的逻辑左移，其中 B 取低 5 位
    7. aluop 为 0110 时，实现对 A 的逻辑右移，其中 B 取低 5 位
    8. aluop 为 0111 时，实现对 A 的算术右移，其中 B 取低 5 位
    9. aluop 为 1000 时，实现无符号数乘法
    10. aluop 为 1001 时，实现有符号数乘法
    11. aluop 为 1010 时，实现有符号数加法
    12. aluop 为 1011 时，实现无符号数加法
    13. aluop 为 1100 时，实现有符号数减法
    14. aluop 为 1101 时，实现无符号数减法
    15. aluop 为 1110 时，实现有符号数比较，alures=(A < B ? 1 : 0)
    16. aluop 为 1111 时，实现无符号数比较

注意：ALU 单元的输入 A 和 B 均是补码形式。实现加法和减法时，不能使用 + 和 - 两种运算符，只能通过一个行波进位加法器和其它必要的逻辑电路实现。
