$date
	Thu Aug 31 11:01:03 2023
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module penc16to4_tb $end
$var wire 1 ! z $end
$var wire 4 " Y [3:0] $end
$var reg 16 # W [15:0] $end
$var integer 32 $ i [31:0] $end
$scope module p $end
$var wire 16 % W [15:0] $end
$var reg 4 & Y [3:0] $end
$var reg 1 ! z $end
$var integer 32 ' i [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b11111111111111111111111111111111 '
bx &
b0 %
b0 $
b0 #
bx "
0!
$end
#10
1!
b0 "
b0 &
b11111111111111111111111111111111 '
b1 #
b1 %
b1 $
#20
b11111111111111111111111111111111 '
b1 "
b1 &
1!
b10 #
b10 %
b10 $
#30
b11111111111111111111111111111111 '
b1 "
b1 &
1!
b11 #
b11 %
b11 $
#40
b11111111111111111111111111111111 '
b10 "
b10 &
1!
b100 #
b100 %
b100 $
#50
b11111111111111111111111111111111 '
b10 "
b10 &
1!
b101 #
b101 %
b101 $
#60
b11111111111111111111111111111111 '
b10 "
b10 &
1!
b110 #
b110 %
b110 $
#70
b11111111111111111111111111111111 '
b10 "
b10 &
1!
b111 #
b111 %
b111 $
#80
b11111111111111111111111111111111 '
b11 "
b11 &
1!
b1000 #
b1000 %
b1000 $
#90
b11111111111111111111111111111111 '
b11 "
b11 &
1!
b1001 #
b1001 %
b1001 $
#100
b11111111111111111111111111111111 '
b11 "
b11 &
1!
b1010 #
b1010 %
b1010 $
#110
b11111111111111111111111111111111 '
b11 "
b11 &
1!
b1011 #
b1011 %
b1011 $
#120
b11111111111111111111111111111111 '
b11 "
b11 &
1!
b1100 #
b1100 %
b1100 $
#130
b11111111111111111111111111111111 '
b11 "
b11 &
1!
b1101 #
b1101 %
b1101 $
#140
b11111111111111111111111111111111 '
b11 "
b11 &
1!
b1110 #
b1110 %
b1110 $
#150
b11111111111111111111111111111111 '
b11 "
b11 &
1!
b1111 #
b1111 %
b1111 $
#160
b10000 $
