---
title: Ch4 Sequential Circuits
sync: /course/dd/note/4.md
---

## 1. Storage Elements and Sequential Circuit Analysis

### 1.1. Introduction to Sequential Circuit

![gyONWRkQ.png|627](https://static.memset0.cn/img/v6/2024/04/18/gyONWRkQ.png)

按照输出函数对时序电路进行分类：

- **摩尔(moore)** 型：输出只和前一个状态有关
- mealy 型：输出和输入及当前输入有关

按照事件发生的连续性对时序电路进行分类：

- **同步(synchronous)** 的
  - Behavior defined by knowledge of its signals at discrete instances of time
  - torage elements observe inputs and can change state only in relation to a timing signal (_clock pulses_ from a _clock_)
- **异步(asynchronous)** 的
  - Behavior defined by knowledge of inputs at any instant of time and the order in continuous time in which inputs change
  - If clock is regarded as another input, all circuits are asynchronous!
  - Nevertheless, the synchronous abstraction makes complex designs tractable!

### 1.2. 离散事件模拟 Discrete Event Simulation

可以通过**离散事件模拟(discrete event simulation)** 来更好的理解时序电路的时间行为。离散事件模拟的规则如下：

![fal07yxB.png|475](https://static.memset0.cn/img/v6/2024/04/18/fal07yxB.png)

我们以一个二路选择器为例：

![nYKitFyS.png|569](https://static.memset0.cn/img/v6/2024/04/18/nYKitFyS.png)

- **毛刺(glitch)**：或称瞬态错误。当 $S$ 从 $1$ 变为 $0$ 时，由于非门有 0.2ns 的延迟，由 $A \overline{S}$

如果把选择器的输出 $Y$ 直接连到输入 $A$ 上呢？

![JR6iiTsg.png|585](https://static.memset0.cn/img/v6/2024/04/18/JR6iiTsg.png)

- 这里的 Y 不仅是输出，还可以记忆电路的**状态(state)**。

如果再多加一个**反相器(inverter)** 呢？

时钟发生器

## 2. 存储元件 Storage Elements

### 2.1. 锁存器 Latchs

#### 2.1.1. Basic(NAND) $\overline{S}-\overline{R}$ Latch

![3Ihpxlbj.png|333](https://static.memset0.cn/img/v6/2024/04/18/3Ihpxlbj.png)

![UF84A6ep.png|396](https://static.memset0.cn/img/v6/2024/04/18/UF84A6ep.png)

- $\overline{S}-\overline{R}$ **锁存器(latch)** 是 0 触发的。即将 set 端置 0（$S=0$，$R=1$）时 $Q$ 被置为 1；reset 端置 0 （$S=1$，$R=0$）时 $Q$ 被置为 0。
- $S=0,\ R=0$ 是**禁止的(forbidden)** 或者**未定义的(undefined)**，此时输出端 $Q=1$ 和 $\overline{Q}=1$ 同时成立。一般不使用这种状态。
- 如果 $R$ 和 $S$ 同时从 0 变成 1，则输出是**不稳定的(unstable)**。如果两个与非门的实验完全相同，则输出会在 01 之间震荡，否则会稳定在 $Q=0$ 或 $Q=1$ 中的一个状态，取决于两个与非门的时延。

#### 2.1.2. Basic(NOR) $S-R$ Latch

![1YXNEnfT.png|338](https://static.memset0.cn/img/v6/2024/04/18/1YXNEnfT.png)

![SNyhcSa0.png|451](https://static.memset0.cn/img/v6/2024/04/18/SNyhcSa0.png)

- $S-R$ 锁存器是 1 触发的。

#### 2.1.3. Clocked S - R Latch

多输入一路时间信号 $C$ 与 $S,R$ 信号作与或，可将 Basic $\overline{S}-\overline{R}$ Latch 转化为 Clocked $S-R$ Latch。

![BkfC3qgA.png|361](https://static.memset0.cn/img/v6/2024/04/18/BkfC3qgA.png)

![bZAECh0w.png|226](https://static.memset0.cn/img/v6/2024/04/18/bZAECh0w.png)

- 这里 C 的含义可解释为**控制(control)** 或**时钟(clock)** 。当 $C=1$ 时才接受输入，可以改变锁存器的值；当 $C=0$ 时拒绝输入，无论 $S, R$ 给定什么信号锁存器都不保持不变。

#### 2.1.4. D Latch

给 Clocked S-R Latch 添加一个反相器可以得到**D 锁存器(D latch)**。

![qoXKJ8B2.png|396](https://static.memset0.cn/img/v6/2024/04/18/qoXKJ8B2.png)

![ZkNJftOU.png|227](https://static.memset0.cn/img/v6/2024/04/18/ZkNJftOU.png)

- $C=0$ 时保持，$C=1$ 时寄存器的值 $Q$ 会根据输入 $D$ 而更改。

#### 2.1.5. 锁存器的时序问题 The Latch Timing Problem

但是，锁存器存在**时序问题(timing problem)**。

TBD

#### 2.1.6. 锁存器的标准符号 Standard Symbols for Latches

![](https://static.memset0.cn/img/v6/2024/04/18/iFJ7MCYp.png)

### 2.2. 触发器 Flip-Flop

#### 2.2.1. S-R 主从触发器 S-R Master-Slave Flip-Flop

![2ksxJEq7.png|351](https://static.memset0.cn/img/v6/2024/04/18/2ksxJEq7.png)

- 第一个触发器观测输入得到 $Q$ 仅在时钟信号的**上升沿(positive edge)** 发生，即 $C$ 被置为 1 的时候。
  第二个触发器改变输出 $Y$ 仅在时钟信号的**下降沿(negative edge)** 发生，即 $C$ 被置为 0 的时候。

一般来说，主从触发器都存在**一次性采样问题(1s catching problem)**：

![WoIhiZRM.png|672](https://static.memset0.cn/img/v6/2024/04/18/WoIhiZRM.png)

TBD

#### 2.2.2. 边缘触发 D 触发器 Edge-Triggered D Filp-Flop

TBD

#### 2.2.3. 正边缘触发 D 触发器 Positive-Edge-Triggered D Filp-Flop

#### 2.2.4. 触发器的标准符号 Standard Symbols for Flip-Flops

![uiJvlAgB.png|560](https://static.memset0.cn/img/v6/2024/04/18/uiJvlAgB.png)

![EfG4e0AK.png|284](https://static.memset0.cn/img/v6/2024/04/18/EfG4e0AK.png)

- 在不特别说明实现的情况下，我们一般认为主从触发器都存在一次性采样问题。
