 1 
 
利用資料探技術解決布林比對問題 
計畫編號：NSC 99-2221-E-030-020 
執行期限：99 年 08 月 01 日至 100 年 07 月 31 日 
主持人：王國華 輔仁大學 資訊工程學系 
計畫參與人員：林煥緒、張峰銘、劉榮章 輔仁大學 資訊工程學系 
 
一、中文摘要 
 
 本計畫研究資料探勘(Data Mining)相
關技術，提出以資料探勘為主並可處理大
型 函 數 ( 電 路 ) 之 布 林 比 對 (Boolean 
Matching)技術及相關工具。資料探勘起源
於資料庫研究領域，可用於在大量資料中
找出有用的資訊並進而作知識之發掘
(Knowledge Discovery of Database, KDD)。
近 年 來 ， 在 EDA (Electronic Design 
Automation)領域所研究之問題如 Bounded 
Sequential Equivalence Checking(BSEC)及
Functional Test Generation，也有部份研究
提出以資料探勘為核心之技術，並獲得不
錯之成果。 
 布林比對技術可用來檢查具有相同輸
入數目的布林函數(電路)，在輸入排列
(input permutation) 及輸入 / 輸出相設定
(input/output phase assignment)下是否相等
(NPN-equivalent)。雖然此技術已研究多
年，並且已有很多相關技術被提出，但由
於晶片設計複雜度之提高，這些過往技術
往往只能處理小型到中型之函數(電路)或
只能解決 P-equivalent 或 NP-equivalent 的
布林比對問題，再加上資料探勘技術可運
用於大量資料的分析、預估並萃取有用資
訊及知識，因此本計劃將建立可處理大型
函數(電路)資料探勘平台及相關技術，以
此為基礎，進一步開發可處理 NPN-
equivalent 之布林比對技術及工具；除此
之外，藉由本計劃對資料探勘技術之研究
及平台建立之經驗，期待未來可將此平台
應用於解決更多的 EDA 問題。 
 
關鍵詞：布林比對、ZDDs、 
同步部份設值 
 
 
Abstract 
 
 This project studies data mining 
techniques, apply them to solve the general 
Boolean matching (NPN-equivalent) 
problem, and implement associated CAD 
tools. Data mining originates from the 
Database research. Simply stated, data 
mining is to discover nontrival but useful 
information in large volumes of data, or 
referred to Knowledge Discovery from Data 
(KDD). A few application domains using 
data-mining systems involve financial data 
analysis, the telecommunications industry, 
science and engineering, healthcare and 
biomedical research, and the retail industry. 
Recently, it was also applied for the EDA 
(Electronic Design Automation) domain to 
solve Bounded Sequential Equivalence 
Checking (BSEC) and Function Test 
Generation (FTG) problems. 
Boolean matching is to check the 
equivalence of two target Boolean functions 
under input permutation and input/output 
phase assignments, or called as NPN-
equivalence. In the past decades, it had been 
successfully applied for technology mapping, 
logic verification, and FPGA technology 
mapping. Although many Boolean match 
techniques were developed, most of those 
previously proposed techniques can only 
handle small to moderate functions, or some 
of them can only deal with P-equivalent or 
NP-equivalent Boolean matching problem. In 
addition, as we know that data mining can be 
used to analyze, estimate, and extract useful 
information from large amounts of data. 
Therefore, in this project, we will study and 
exploit data mining techniques to solve the 
NPN-equivalent Boolean matching problem 
 3 
 
擬。 
Step 2： Simultaneously Partial Assignment
（同步部份設值） 
SPA 技術可同時將多組輸入向量
（minterms）擴充成較大之積
項。 
Step 3： 多餘積項移除 
以 ZDDs 作為 cache，儲存所有
已產生之積項（cube），同時檢
查是否可刪除多餘之積項（包含
重複及較小的積項）。 
Step 4： 多餘子句移除 
利用預先處理步驟中所得到的初
始對應矩陣，可刪除多餘之子句
（clauses）（即子句永遠為真）。 
Step 5： 使用 Incremental SAT 工具求解 
SAT 工具會根據 ઴࢏ 去搜尋出一
組輸入的對應關係 શ。 
Step 6： 組合電路相等性之檢查 
此步驟將會驗證  ݂ 與 ݃ 在 શ 的
對應之下是否相等。如果相等，
則 શ 確定為一組解；反之， શ 
不是一組解。 
我們的布林比對演算法會不斷地重複
執行以上六個步驟，直到 SAT 工具找到
一組解 શ，並且經過驗證確定 શ 為一組
解或是 SAT 無解才會停止。如果經過驗
證證明 શ 不是一組合法的輸入對應關係，
會根據這組解 શ 產生一組反例加入到 ઴࢏ 
中，並繼續進行下一回合之搜尋。 
 
3.2 Simultaneously Partial Assignment 
 
 在此先作一些定義，經過隨機模擬後
所得到的值，簡稱為 RS 值，而經由 SPA
技術計算所得到的值，簡稱為 PA 值。給
定任意節點 L，L 的 RS 值與 PA 值分別以
 ܮோௌ 及  ܮ௉஺表示。如果 L 為內部節點，
 ܮ௉஺ ൌ 1 ，表示要繼續往其輸入端拜訪；
而 ܮ௉஺ ൌ 0 ，表示停止拜訪。如果 L 為主
要輸入節點時， ܮ௉஺ ൌ 0 ，表示可將其輸
入值設為 don’t care，且不影響主要輸出節
點之模擬值；而 ܮ௉஺ ൌ 0 ，則必須保留原
來之輸入值。 
 如圖 3.2 所示，給定某個 AIG 的節點
L， ݂ܽ݊݋ݑݐሺܮሻ 表示 L 的 fanout 節點，
 #݂ܽ݊݋ݑݐሺܮሻ 表示 L 的 fanout 節點個數；
 ܿ݋݊݁ሺܮሻ 表示以 L 作為根節點往輸入端延
伸出去的所形成的 cone； #ܲܫ൫ܿ݋݊݁ሺܮሻ൯ 
表示 ܿ݋݊݁ሺܮሻ的主要輸入端之個數； 
ܴ௜表示 L 的第 i 個兄弟節點， ௜݂表示 L 及
ܴ௜之父親節點。 
 
3.2.1 內部節點的 SPA 技術 
 
 給定兩個布林函數 ܨ 與 ܩ ，其輸入集
合 分 別 為  ሼݔଵ, ݔଶ, … , ݔ௡ሽ 與
 ሼݕଵ, ݕଶ, … , ݕ௡ሽ 。假設 ݌ 與 ݍ 分別為 ܨ௢௡ 與
 ܩ௢௙௙ 的一個最小項（minterm），  ݌ 與  ݍ 
產生出來的子句（ clauses）具有  ݊ଶ 個
literal，涵蓋的布林空間比較大。如果 ݑ 
圖 3.2：AIG 節點的相關說明 
圖 3.1：演算法流程圖 
 5 
 
Eq. 3-2 之推導是以考慮節點 L 只有節點 R 
一個兄弟，即#݂ܽ݊݋ݑݐሺܮሻ ൌ 1；然而，如
果節點 L 可能有多個 fanout 節點，即
#݂ܽ݊݋ݑݐሺܮሻ ൐ 1，如圖 3.4 所示，則必須
將 Eq. 3-2 式作擴充。當節點 L 有多個
fanout 節點時，以 ଵ݂, ଶ݂, … , ௜݂ 表示，每個
父親節點 ௜݂必須已經完成 PA 值的計算，
再由父親節點 ௜݂找到其兄弟節點ܴ௜ ，並進
行 ௜݂௉஺與ܴ௜ோௌ布林的 AND 運算，另外 Eq. 
3-1 中的 A 也必須做變換，以ܣ௜ 表示
ܿ݋݊݁ሺܮሻ的主要輸入的個數小於或等於
ܿ݋݊݁ሺܴ௜ሻ的主要輸入的個數，根據上述所
作的變換，可得到 Eq. 3-3： 
ࡸࡼ࡭ ൌ ෍ ൫ࢌ࢏ࡼ࡭ · ࡾ࢏ࡾࡿ ൅ ࡸࡾࡿ · ࢌ࢏ࡼ࡭ · ࡭࢏൯
࢏ஸ#ࢌࢇ࢔࢕࢛࢚ሺࡸሻ
࢏ୀ૚
    ܧݍ. 3 െ 3 
Eq. 3-3 式中的 ܣ௜ א ሼ0,1ሽ， ܣ௜ ൌ 1，表示
#ܲܫ൫ܿ݋݊݁ሺܮሻ൯ ൑ #ܲܫ൫ܿ݋݊݁ሺܴ௜ሻ൯；反之，
  ܣ௜ ൌ 0。 
 
3.2.2 SPA 演算法 
 
 根據 Eq. 3-3，我們所提出之 SPA 技
術演算法如圖 3.5 所示，這個演算法需要
傳入包含主要輸出的 ݂ 之電路 Ntk。演算
法一開始，從主要節點  ݂ 以廣度優先
（BFS）的方式拜訪，並存放於 ݒܤܨܵ 這
個佇列（Queue）中，然後將 ௉݂஺ 設成所
有位元均為 1 之輸入向量，外層迴圈會依
序取出 ݒܤܨܵ 中的每個節點ܮ，而內層迴
圈會根據 ܮ 的所有 fanout 節點 ௜݂  逐步計算
出 ܮ௉஺ 值。 
 
3.3 ZDDs 之使用 
 
3.3.1 定義與符號 
 
ZDDs 可用來儲存積項，以函數
݂ሺܽ, ܾ, ܿ, ݀ሻ為例，每個輸入變數必須使用
二個變數來表示正向字元及負向字元。以
輸 入 集 合 ሼܽ, ܾ, ܿ, ݀ሽ 而 言 ， 會 有
ሼܽ଴, ܽଵ, ܾ଴, ܾଵ, ܿ଴, ܿଵ, ݀଴, ݀ଵሽ之集點來表示所
有輸入變數的正負字元，我們以一維陣列
來path ൌ ሾܽ଴, ܽଵ, ܾ଴, ܾଵ, ܿ଴, ܿଵ, ݀଴, ݀ଵሿ來描述
任 何 積 項 。 例 如 積 項 ܽܿ݀ 可 用 向 量
ሾ0,1,0,0,0,1,1,0ሿ 來表示，其中 ܽଵ ൌ ܿଵ ൌ
݀଴ ൌ 1，代表此積項會包含ܽ、ܿ及݀的字
元。假設ݒ ൌ ݍଵ（或ݍ଴）為任意的 ZDD
節點，ݍ א ሼܽ, ܾ, ܿ, ݀ሽ。對ݒ而言， ݒ之左子
樹的積項，皆可能具有ݍ（或ݍ）這個字
元，或者是ݍ這個字元可能為 don’t care；
而ݒ之右子樹的積項，皆具有ݍ（或ݍ）這
個字元，如圖 3.6 所示，假設以ݍ ൌ ܽ，且
ݒ ൌ ܽଵ（或ܽ଴）作例子。對向量 path 而
言，pathሾݒሿ表示取出ݍଵ（或ݍ଴）實際的
值。例如，向量path ൌ ሾ0,1,0,0,0,1,1,0ሿ，
則pathሾܽଵሿ ൌ 1， pathሾܿ଴ሿ ൌ 0。 
 
 
圖 3.5： 整個電路的 SPA 演算法 
圖 3.6：任意節點 ࢜ 的左右子樹之積項的差異 
圖 3.4：節點 L 具有多個兄弟的情況 
  
4722.09
組。由
積項，
解是比較
 如圖
作為 ha
對問題
作為 ca
積項。
「較小
句時，
複的積
為標準
解，則視
軸與縱
以及「
色曲線
使用 Z
電路中
已耗費
出 97
108 組已
能解出
hash 排
進行求解
 
五、參考
 
[1] “Da
Jiaw
Kan
[2] 「資
蘇東
200
[3] Cha
Tin
圖
秒，而在
知可見，
並且使用積
有效率的
4.2 所示
sh 是否對
之求解是否
che 來排除
從實驗結果
」的積項
可以避免多
項配對。針
，在規定的
為此組電
軸分別代表
累積的時間
各自代表
DD」作為
，「使用
2519.19 秒
組；然而
耗 9027.
70 組。由
除「重複」
是比較有
文獻 
ta Mining 
ei Han and
fmann Publi
料探勘- Da
興 , 曾秋蓉
6. 
rles H.-P. W
g Chen, “Sim
4.1：SPA
500 秒內
「使用 SPA
項配對產
。 
，我們考
於 NP-equ
有幫助，
「重複」
得知，排
，在透過積
餘的計算
對每組電
時間內若
路有解。
「可解出
總量」，
「使用 ZD
hash。全部
ZDD」解出
，並且在
，「不使用
61 秒，而在
知可見，使
或「較小
幫助的。 
– Concepts 
 Micheliue 
shers, 2006. 
ta Mining」,
, 王慶堯  
en, Lic-C. W
ulation-Base
使用與否
僅能解出
技術」產
生字句進行
慮使用 Z
ivalent 布林
即利用 Z
或「較小」
除「重複」
項配對產生
成本浪費在
路以 2400
可以找出一
圖 4.2 中
的電路個數
其中紅色與
D」以及
112 組測
110 組電
500 秒內可
ZDD」解
500 秒內
用 ZDD 作
」之積項對
and Techniq
Kamber, Mo
 曾富雄, 蔡秀
著 ,旗標出版
ang, and Kw
d Functional
之差異 
7 
74
生
求
DD
比
DD
的
或
字
重
秒
組
，橫
」
藍
「不
試
路
解
出
僅
為
於
ues”, 
rgan 
滿, 
社 , 
ang-
 Test 
[4]
[5]
[6]
[7]
[8]
[9]
[10]
[11]
[12]
Generation 
Trans on Co
1343, Novem
Charles H.–
Bhadra, “A
for Estimat
Level Verifi
Aided-Desig
Charles H.–
and Jin Yan
justification
Conf. on Co
LynnC.-L. 
“Mining Un
pains for 
Checking,” 
Microproces
Dec. 2008.
Weixin Wu 
Constraints 
Improving 
Checking,” 
Design of In
27, No. 1, pp
A. Adamov
A. Melnik, “
Functional V
9th Int. Con
and Appli
Microelectro
A. B. Kahn
Automatic R
Quality Me
Electronic D
Rakesh Agr
Swami, “M
Sets of Ite
Conf. on M
1993. 
R. Tupuri 
Functional 
Processors U
Int. Test Con
L. Chen, S
Scalable So
for Program
Automatic C
圖 4.2：
for Embedd
mputers, Vol
ber 2006. 
P. Wen, Li-C
n Incrementa
ing Signal C
cation,” in In
n, pp. 250-25
P. Wen, Onu
g, “Simulatio
 using a Bool
mputer Desig
Chang and 
reachable C
Bounded Se
in 9’th Inter
sor Test and 
and M. S. H
with Dom
Bounded S
in IEEE Tran
tegrated Circ
. 197-201, Ja
, K. Mostova
Electronic Sy
erification o
f. on the Ex
cations of 
nics, pp. 348
g and S. M
ecording an
trics,” in In
esign, pp. 81
awal, Tomasz
ining Assoc
ms in Large
anagement 
and J. A. 
Test Gene
sing Comm
f., pp. 743-7
. Ravi, and 
ftware-Based 
mable Proces
onf., pp. 548
ZDDs 使用
ed Processer
. 55, No. 11,
. Wang, an
l Learning F
ontrollability
t. Conf. on C
7, Nov. 2007
r Guzey, Li
n-based func
ean data mine
n, pp. 300-20
Charles H.
ross-time fra
quential Eq
national Wor
Verification, p
siao, “Minin
ain Knowle
equential Eq
s. on Compu
uits and Syst
n. 2008. 
ya, I. Syzon
stem Level M
f System-on-
perience of D
CAD Sys
-350, Feb. 20
antik, “A Sy
d Prediction 
t. Symp., on
-86, March 20
 Imielinski, 
iation Rules
 Databases,”
of Data, p. 
Abraham, “
ration Met
ercial ATPG,
52, 1997. 
A. Raghuna
Self-Test Me
sors,” in Pro
-553, 2003. 
與否之差異
s,” IEEE 
 pp-1338-
d Jayanta 
ramework 
 in Unit-
omputer-
. 
-c, Wang, 
tional test 
r,” in Int. 
7, 2006. 
-P. Wen, 
me State-
uivalence 
kshop on 
p. 33-38, 
g Global 
dge for 
uivalence 
ter-Aided 
ems, Vol. 
enko, and 
odels for 
Chip,” in 
esigning 
tems in 
07. 
stem for 
of Design 
 Quality 
01. 
and Arun 
 between 
  in Int. 
207-216, 
A Novel 
hod for 
” in Proc. 
than, “A 
thodology 
c. Design 
 
 9 
 
Proc. of ASP Design Automation 
Conference. pp. 591-596, 2004. 
[31] Abdollahi and M. Pedram, ``Symmetry 
detection and Boolean matching utilizing a 
signature-based canonical form of Boolean 
functions,'' IEEE Transactions on 
Computer-Aided Design of Integrated 
Circuits and Systems, Vol. 27, No. 6, pp. 
1128-1137, June 2008. 
[32] J. Marques-Silva and K. A. Sakallah, 
``GRASP: A Search Algorithm for 
Propositional Satisfiability,'' IEEE 
Transactions on Computer-Aided-Design of 
Integrated Circuits and Systems, Vol. 48, 
No. 5, pp. 506-521, May 1999. 
[33] M. W. Moskewicz, C. F. Madigan, Y. Zhao, 
L. Zhang, and S. Malik, ''Chaff: Engineering 
an Efficient SAT Solver,'' in Proc. of 
Design Automation Conference, pp. 530-
535, June, 2001. 
[34] H. Zhang, ``SATO: An Efficient 
Propositional Prover,'' in Proc. of 
International Conference on Automated 
Deduction, July 1997. 
[35] Minisat – 
http://www.cs.chalmers.se/Cs/Research/For
malMethods/Minisat/, 2006. 
[36] Y. Hu, V. Shih, R. Majumdar, and L. He, 
``Exploiting Symmetries to Speed Up SAT-
Based Boolean Matching for Logic 
Synthesis of FPGAs,'' IEEE Transactions on 
Computer-Aided Design of Integrated 
Circuits and Systems, Vol. 27, No. 10, pp. 
1751-1760, Oct. 2008. 
[37] K. H. Wang and Chung-Ming Chan, 
“Incremental Learning Approach and SAT 
Model for Boolean Matching with Don't 
Cares,’’ in Proc. of International 
Conference on Computer-Aided Design 
(ICCAD-07), pp. 234-239, November 2007. 
(NSC-96-2221-E-030-014-MY2) 
[38] K. H. Wang, Chung-Ming Chan, and 
Jung-Chang Liu, “Simulation and 
SAT-based Boolean Matching for 
Large Boolean Networks,” in Proc. 
of Design Automation Conference 
(DAC-09),  pp. 396-401, July 2009. 
(NSC-96-2221-E-030-014-MY2) 
[39] K. H. Wang and Chung-Ming Chan, 
“SAT Based Boolean Matching for 
Incompletely Specified Functions,’’ 
in Proc. of the Workshop on 
Synthesis and System Integration of 
Mixed Information Technologies 
(SASIMI-07), pp. 381 – 388, October 
2007. (NSC-95-2215-E-030-022) 
[40] K. H. Wang, “Exploiting K-Distance 
Signatures for Boolean Matching 
and G-Symmetry Detection,” in 
Proc. of Design Automation 
Conference (DAC-06), pp. 516-521, 
July 2006. (NSC-94-2215-E-030-
006) 
[41] K. H. Wang and T. T.  Hwang, 
“Boolean Matching for Incompletely 
Specified Functions,” IEEE 
Transaction on Computer-Aided-
Design of Integrated Circuits and 
Systems, Vol. 16. , No. 2., pp. 160-
168, Febraruary, 1997. 
[42] K. H. Wang and T. T.  Hwang, 
“Exploiting Communication 
Complexity in Boolean Matching,” 
 11 
 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/14
國科會補助計畫
計畫名稱: 利用資料探勘技術解決布林比對問題
計畫主持人: 王國華
計畫編號: 99-2221-E-030-020- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
