TimeQuest Timing Analyzer report for mp1
Thu Sep 14 23:44:07 2017
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Thu Sep 14 23:44:05 2017 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 116.47 MHz ; 116.47 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.414 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.299 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.377 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.588 ; 3.364 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.135 ; 3.000 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.183 ; 3.052 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.157 ; 2.961 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.161 ; 2.980 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.903 ; 2.738 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.318 ; 3.123 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.855 ; 2.695 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.279 ; 3.049 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.287 ; 3.116 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.303 ; 3.103 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.112 ; 2.928 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.359 ; 3.133 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.848 ; 2.682 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.083 ; 2.889 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.193 ; 3.065 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.588 ; 3.364 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.406 ; 3.178 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.324 ; -2.151 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.579 ; -2.419 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.625 ; -2.468 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.599 ; -2.382 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.603 ; -2.399 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.379 ; -2.207 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.773 ; -2.572 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.329 ; -2.161 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.713 ; -2.463 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.726 ; -2.531 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.759 ; -2.553 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.575 ; -2.385 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.792 ; -2.544 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.324 ; -2.151 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.547 ; -2.348 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.634 ; -2.480 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -3.009 ; -2.764 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.568 ; -2.308 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 7.663 ; 7.475 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.400 ; 6.389 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.434 ; 6.402 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.232 ; 6.209 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.013 ; 5.983 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.280 ; 6.261 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.254 ; 6.238 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.983 ; 5.978 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.662 ; 6.632 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.010 ; 5.992 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.358 ; 6.325 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.388 ; 6.364 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 7.663 ; 7.475 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.025 ; 5.986 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.334 ; 6.304 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.489 ; 6.434 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.429 ; 6.410 ; Rise       ; clk             ;
; mem_read         ; clk        ; 7.207 ; 7.268 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.821 ; 7.617 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.183 ; 6.077 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.515 ; 6.427 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.589 ; 6.513 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.485 ; 6.422 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.021 ; 5.969 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.300 ; 6.262 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.264 ; 6.252 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.227 ; 6.138 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.395 ; 6.367 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 7.821 ; 7.617 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.601 ; 6.567 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.274 ; 6.214 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.313 ; 6.193 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.634 ; 6.585 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.577 ; 6.564 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.417 ; 6.393 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.074 ; 6.087 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.700 ; 5.683 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.100 ; 6.086 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.129 ; 6.096 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.940 ; 5.916 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.709 ; 5.683 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.986 ; 5.965 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.961 ; 5.943 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.700 ; 5.695 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.345 ; 6.315 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.707 ; 5.690 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.059 ; 6.025 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.088 ; 6.062 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 7.299 ; 7.118 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.725 ; 5.684 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.018 ; 5.986 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.164 ; 6.109 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.129 ; 6.109 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.535 ; 6.573 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.719 ; 5.667 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.894 ; 5.790 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.209 ; 6.123 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.260 ; 6.184 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.162 ; 6.099 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.719 ; 5.667 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.987 ; 5.948 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.970 ; 5.955 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.916 ; 5.828 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.095 ; 6.066 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 7.449 ; 7.252 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.289 ; 6.255 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.963 ; 5.903 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.997 ; 5.880 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.302 ; 6.252 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.267 ; 6.252 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.116 ; 6.091 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.788 ; 5.798 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 126.79 MHz ; 126.79 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.113 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.276 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.374 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.340 ; 3.144 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.898 ; 2.776 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.940 ; 2.831 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.923 ; 2.758 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.923 ; 2.758 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.706 ; 2.552 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.087 ; 2.907 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.655 ; 2.511 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.040 ; 2.836 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.046 ; 2.888 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.076 ; 2.889 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.913 ; 2.751 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.120 ; 2.923 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.651 ; 2.502 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.860 ; 2.676 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.956 ; 2.822 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.340 ; 3.144 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.164 ; 2.950 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.204 ; -2.046 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.422 ; -2.273 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.462 ; -2.325 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.446 ; -2.256 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.445 ; -2.256 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.259 ; -2.096 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.622 ; -2.434 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.206 ; -2.052 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.555 ; -2.328 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.565 ; -2.382 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.610 ; -2.415 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.453 ; -2.283 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.632 ; -2.412 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.204 ; -2.046 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.401 ; -2.210 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.476 ; -2.316 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.842 ; -2.623 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.422 ; -2.181 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 7.269 ; 7.115 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.058 ; 6.052 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.090 ; 6.070 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.902 ; 5.897 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.677 ; 5.653 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.966 ; 5.946 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.924 ; 5.924 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.656 ; 5.652 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.296 ; 6.270 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.680 ; 5.657 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.034 ; 6.004 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.048 ; 6.043 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 7.269 ; 7.115 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.687 ; 5.652 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.986 ; 5.922 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.129 ; 6.054 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.092 ; 6.083 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.836 ; 6.892 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.422 ; 7.252 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.841 ; 5.730 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.173 ; 6.102 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.221 ; 6.135 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.118 ; 6.049 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.696 ; 5.641 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.944 ; 5.896 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.931 ; 5.921 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.890 ; 5.803 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.031 ; 6.011 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 7.422 ; 7.252 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.251 ; 6.219 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.940 ; 5.890 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.958 ; 5.851 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.256 ; 6.162 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.221 ; 6.211 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.085 ; 6.054 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.749 ; 5.757 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.401 ; 5.379 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.785 ; 5.779 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.812 ; 5.793 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.636 ; 5.632 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.405 ; 5.383 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.697 ; 5.679 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.657 ; 5.658 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.401 ; 5.399 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.008 ; 5.983 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.408 ; 5.386 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.761 ; 5.733 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.775 ; 5.770 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.934 ; 6.788 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.413 ; 5.379 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.696 ; 5.635 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.832 ; 5.760 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.819 ; 5.811 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.216 ; 6.252 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.420 ; 5.369 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.578 ; 5.473 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.892 ; 5.825 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.920 ; 5.838 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.822 ; 5.757 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.420 ; 5.369 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.659 ; 5.613 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.663 ; 5.654 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.606 ; 5.522 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.758 ; 5.739 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 7.078 ; 6.917 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.967 ; 5.937 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.654 ; 5.606 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.669 ; 5.568 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.952 ; 5.863 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.937 ; 5.928 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.810 ; 5.781 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.488 ; 5.496 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.425 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.184 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.333 ; 2.315 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 1.976 ; 1.984 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.003 ; 2.025 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 1.982 ; 1.968 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 1.997 ; 2.000 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 1.869 ; 1.862 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.153 ; 2.123 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 1.827 ; 1.814 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.077 ; 2.058 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.099 ; 2.097 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.136 ; 2.110 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.064 ; 2.064 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.153 ; 2.139 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 1.828 ; 1.814 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 1.971 ; 1.958 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.025 ; 2.047 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.333 ; 2.315 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.129 ; 2.103 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.523 ; -1.509 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.654 ; -1.648 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.681 ; -1.688 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.659 ; -1.632 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.674 ; -1.664 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.566 ; -1.559 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.836 ; -1.807 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.523 ; -1.509 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.748 ; -1.717 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.772 ; -1.757 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.820 ; -1.794 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.751 ; -1.749 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.822 ; -1.795 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.526 ; -1.511 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.661 ; -1.648 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.701 ; -1.709 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.994 ; -1.964 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.640 ; -1.605 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.414 ; 5.471 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.508 ; 4.570 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.501 ; 4.560 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.389 ; 4.440 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.186 ; 4.157 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.424 ; 4.475 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.408 ; 4.464 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.157 ; 4.151 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.663 ; 4.730 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.179 ; 4.149 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.462 ; 4.498 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.497 ; 4.555 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.414 ; 5.471 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.146 ; 4.152 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.416 ; 4.436 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.520 ; 4.525 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.484 ; 4.579 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.097 ; 5.009 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.513 ; 5.555 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.277 ; 4.243 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.551 ; 4.578 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.575 ; 4.569 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.442 ; 4.467 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.197 ; 4.162 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.348 ; 4.362 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.367 ; 4.405 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.372 ; 4.333 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.440 ; 4.465 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.513 ; 5.555 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.628 ; 4.659 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.377 ; 4.362 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.402 ; 4.355 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.589 ; 4.614 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.625 ; 4.688 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.509 ; 4.563 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.238 ; 4.261 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.938 ; 3.943 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.301 ; 4.359 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.291 ; 4.346 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.187 ; 4.235 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 3.978 ; 3.951 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.221 ; 4.268 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.205 ; 4.258 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 3.964 ; 3.959 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.445 ; 4.508 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 3.971 ; 3.943 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.256 ; 4.289 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.289 ; 4.344 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.162 ; 5.215 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 3.938 ; 3.943 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.197 ; 4.215 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.296 ; 4.299 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.277 ; 4.369 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.663 ; 4.581 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.988 ; 3.956 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.081 ; 4.048 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.342 ; 4.366 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.348 ; 4.342 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.222 ; 4.246 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 3.988 ; 3.956 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.132 ; 4.145 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.166 ; 4.202 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.156 ; 4.117 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.237 ; 4.259 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.255 ; 5.294 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.414 ; 4.443 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.160 ; 4.144 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.185 ; 4.138 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.362 ; 4.383 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.412 ; 4.471 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.302 ; 4.353 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.043 ; 4.064 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.414 ; 0.184 ; N/A      ; N/A     ; 4.374               ;
;  clk             ; 1.414 ; 0.184 ; N/A      ; N/A     ; 4.374               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.588 ; 3.364 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.135 ; 3.000 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.183 ; 3.052 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.157 ; 2.961 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.161 ; 2.980 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.903 ; 2.738 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.318 ; 3.123 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.855 ; 2.695 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.279 ; 3.049 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.287 ; 3.116 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.303 ; 3.103 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.112 ; 2.928 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.359 ; 3.133 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.848 ; 2.682 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.083 ; 2.889 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.193 ; 3.065 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.588 ; 3.364 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.406 ; 3.178 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.523 ; -1.509 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.654 ; -1.648 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.681 ; -1.688 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.659 ; -1.632 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.674 ; -1.664 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.566 ; -1.559 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.836 ; -1.807 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.523 ; -1.509 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.748 ; -1.717 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.772 ; -1.757 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.820 ; -1.794 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.751 ; -1.749 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.822 ; -1.795 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.526 ; -1.511 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.661 ; -1.648 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.701 ; -1.709 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.994 ; -1.964 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.640 ; -1.605 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 7.663 ; 7.475 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.400 ; 6.389 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.434 ; 6.402 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.232 ; 6.209 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.013 ; 5.983 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.280 ; 6.261 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.254 ; 6.238 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.983 ; 5.978 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.662 ; 6.632 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.010 ; 5.992 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.358 ; 6.325 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.388 ; 6.364 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 7.663 ; 7.475 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.025 ; 5.986 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.334 ; 6.304 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.489 ; 6.434 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.429 ; 6.410 ; Rise       ; clk             ;
; mem_read         ; clk        ; 7.207 ; 7.268 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.821 ; 7.617 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.183 ; 6.077 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.515 ; 6.427 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.589 ; 6.513 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.485 ; 6.422 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.021 ; 5.969 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.300 ; 6.262 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.264 ; 6.252 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.227 ; 6.138 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.395 ; 6.367 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 7.821 ; 7.617 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.601 ; 6.567 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.274 ; 6.214 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.313 ; 6.193 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.634 ; 6.585 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.577 ; 6.564 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.417 ; 6.393 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.074 ; 6.087 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.938 ; 3.943 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.301 ; 4.359 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.291 ; 4.346 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.187 ; 4.235 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 3.978 ; 3.951 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.221 ; 4.268 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.205 ; 4.258 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 3.964 ; 3.959 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.445 ; 4.508 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 3.971 ; 3.943 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.256 ; 4.289 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.289 ; 4.344 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.162 ; 5.215 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 3.938 ; 3.943 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.197 ; 4.215 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.296 ; 4.299 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.277 ; 4.369 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.663 ; 4.581 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.988 ; 3.956 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.081 ; 4.048 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.342 ; 4.366 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.348 ; 4.342 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.222 ; 4.246 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 3.988 ; 3.956 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.132 ; 4.145 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.166 ; 4.202 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.156 ; 4.117 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.237 ; 4.259 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.255 ; 5.294 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.414 ; 4.443 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.160 ; 4.144 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.185 ; 4.138 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.362 ; 4.383 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.412 ; 4.471 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.302 ; 4.353 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.043 ; 4.064 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 814349   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 814349   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Thu Sep 14 23:44:03 2017
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.414
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.414               0.000 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.377               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 2.113
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.113               0.000 clk 
Info (332146): Worst-case hold slack is 0.276
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.276               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.374               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.425
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.425               0.000 clk 
Info (332146): Worst-case hold slack is 0.184
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.184               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 495 megabytes
    Info: Processing ended: Thu Sep 14 23:44:07 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


