import type { Block } from '../types'

export const body: Block[] = [
  {
    kind: 'p',
    text: 'Since 1 September we opened 12 pull requests in repositories we do not own: 11 in openXC7, the open toolchain for Xilinx 7-series, and 1 in inngest. 5 are merged and 7 are open. Most of them follow one thread, and the last step of that thread led back into our own language.',
  },
  { kind: 'h', text: 'Where it started' },
  {
    kind: 'p',
    text: 'A design on the ALINX AX7203 (XC7A200T) did not build through the open flow if it used BUFR, the regional clock buffer. The cause was the same at every layer: the open bit database, prjxray-db, was missing rows, and the tools built on it either could not route the clock or wrote a bitstream without the bits that switch it on. The work was discussed in openXC7/nextpnr#23 and #24 together with cavearr, who runs a Vivado bench and measured each change against Vivado\'s own bitstreams.',
  },
  { kind: 'h', text: 'The regional clock, end to end' },
  {
    kind: 'table',
    head: ['PR', 'Problem', 'Fix', 'State'],
    rows: [
      ['nextpnr-xilinx#170', 'A pad-fed BUFR was placed on a site its pad cannot reach. On a 35T this went unnoticed; on the 200T the router failed with `Failed to route arc 0 of net \'clk_ibuf\'`', 'The BUFR is constrained to its pad\'s dedicated site, as #168 already did for BUFIO', 'merged'],
      ['nextpnr-xilinx#171', 'A BUFR drives only its own clock region, but the placer did not know that and put flip-flops across the die', 'The reachable region is read from the routing graph, and the BUFR\'s sinks are kept inside it', 'merged'],
      ['nextpnr-xilinx#205', 'The bitstream placed the BUFR but did not set its enable bit', 'The BUFRCLK enables are written. This waited for the rows to exist; cavearr found they existed for artix7 only and added the other families in prjxray-db#22', 'merged'],
      ['prjxray-db#30', 'The `CLK_PERF` mux rows were incomplete. Reading a bitstream (bit2fasm), one row fired falsely in 204 cases; writing one (fasm2frames), the enable bit was not set', 'Each row now carries its enable bit and its 2-bit source code, and the HCLK rows are added for kintex7, spartan7 and zynq7. Checked in both directions on all 608 of cavearr\'s bitstreams', 'open'],
    ],
  },
  {
    kind: 'p',
    text: 'After #170 and #171 merged, cavearr ran their 23-design regression suite over both: no status, LUT/FF count or Fmax moved, and all 36 canonical FASM outputs were byte-identical.',
  },
  { kind: 'h', text: 'Porting fixes to the new engine' },
  {
    kind: 'p',
    text: 'openXC7 is moving from the old nextpnr-xilinx to nextpnr with the himbaechel engine. Some fixes from the old tool were never ported, so old crashes came back. Five of these PRs are ports, some of them corrected on the way.',
  },
  {
    kind: 'table',
    head: ['PR', 'Before', 'After', 'State'],
    rows: [
      ['nextpnr#53', 'A negative MMCM `CLKFBOUT_MULT_F` indexed past the end of a table: a segfault on x86 that did not reproduce on arm64, because the `(int)` cast is undefined behaviour', 'A range check, 1..63. The old fix allowed 64, which reads one row past the table', 'open'],
      ['nextpnr#54', 'An IDELAYCTRL with no IDELAY was an error and stopped the build', 'A warning, as in Vivado', 'open'],
      ['nextpnr#55', 'Swapped P/N on a differential pair crashed with `std::out_of_range` and no message', 'An error that names the port, the pin and the fix', 'open'],
      ['nextpnr#56', '`RAM32X2S` and `RAM32X1S` were silently dropped by the packer, and the placer then crashed', 'Both are packed. `RAM32X1S` was missing even in the old engine', 'open'],
      ['nextpnr#57', 'A typo in a BEL name (an unknown tile) crashed the tool', 'A named error with the cell\'s name; the same for wires and pips', 'open'],
      ['nextpnr#58', 'An IDDR behind an IDELAYE2 got the wrong mux, so the delay never reached the flip-flop', 'The state Vivado writes. After the merge cavearr checked it on their bench: both bits now match Vivado', 'merged'],
      ['demo-projects#22', 'Nothing stopped a later refactor from losing RAM32X2S/X1S again', 'Two regression designs for #56', 'merged'],
    ],
  },
  {
    kind: 'p',
    text: 'The one change the maintainer, Hans Baier, asked for across these PRs was a style rule: every `if` condition becomes a named boolean declared right before it. We now write openXC7 code that way by default. The revisions for #53 to #57 were pushed on 30 September and are waiting for his review.',
  },
  { kind: 'h', text: 'Outside FPGA' },
  {
    kind: 'p',
    text: 'inngest/inngest#4860: on a self-hosted inngest with a signing key, every MCP tool that calls REST API v2 answered 401, because the internal request lost the `Authorization` header. The fix forwards it.',
  },
  { kind: 'h', text: 'The rows as a spec' },
  {
    kind: 'p',
    text: 'prjxray-db#30 changes 146 database rows by rules that were checked by hand: which bits a mux row must carry, and which rows the HCLK companions add. We rebuilt those rows from one t27 spec. The spec holds the rules and the measured bits; a small driver compiles it, renders the rows and compares them with the database.',
  },
  {
    kind: 'ul',
    items: [
      'Against the PR branch: 146 rows, 0 differences.',
      'Against prjxray-db master: 150 differences, including the 16 legacy one-bit rows the PR replaces.',
      'The spec\'s 7 tests, compiled to Zig, pass 7/7. A mutant that restores one legacy row fails the decode test.',
    ],
  },
  {
    kind: 'p',
    text: 'At first the spec could not say what it meant. `assert (a & b) == c` parsed as `assert(a & b)` followed by `== c`. The typecheck said ok, and only `zig test` caught it. We reported it as gHashTag/t27#5593 and fixed it in gHashTag/t27#5594. Over all 1146 specs in the t27 corpus, the fix changes the output of exactly 3 specs and removes every Zig error the bug caused there, without adding a new one. With the fix, the spec\'s original `assert (x & y) == x` passes 7/7.',
  },
  { kind: 'h', text: 'What we take from it' },
  {
    kind: 'p',
    text: 'Every fix in this list closes one crash or one wrong bit, and each was found on a real XC7A200T or against a Vivado bitstream. The rows that took longest to get right were the ones written by hand for four families. As a spec they are checked by a compiler and by their own tests, and that check found a compiler bug on its first day.',
  },
]

export const ruBody: Block[] = [
  {
    kind: 'p',
    text: 'С 1 сентября мы открыли 12 pull request\'ов в чужих репозиториях: 11 в openXC7, открытой цепочке сборки для Xilinx 7-series, и 1 в inngest. 5 смержены, 7 открыты. Большая часть идёт по одной нитке, и последний её шаг привёл обратно в наш собственный язык.',
  },
  { kind: 'h', text: 'С чего началось' },
  {
    kind: 'p',
    text: 'Дизайн на ALINX AX7203 (XC7A200T) не собирался открытым flow, если в нём был BUFR — региональный клоковый буфер. Причина на всех уровнях одна: в открытой базе битов prjxray-db не хватало строк, и инструменты поверх неё либо не могли развести клок, либо писали битстрим без битов, которые его включают. Обсуждение шло в openXC7/nextpnr#23 и #24 вместе с cavearr: у него стенд с Vivado, и каждое изменение он сверял с битстримами самого Vivado.',
  },
  { kind: 'h', text: 'Региональный клок от начала до конца' },
  {
    kind: 'table',
    head: ['PR', 'Проблема', 'Исправление', 'Статус'],
    rows: [
      ['nextpnr-xilinx#170', 'BUFR от пада ставился на сайт, до которого его пад не дотягивается. На 35T это было незаметно; на 200T трассировщик падал: `Failed to route arc 0 of net \'clk_ibuf\'`', 'BUFR закрепляется за выделенным сайтом своего пада, как #168 уже делал для BUFIO', 'смержен'],
      ['nextpnr-xilinx#171', 'BUFR питает только свой клоковый регион, но плейсер этого не знал и ставил триггеры на другом конце кристалла', 'Достижимый регион берётся из графа трассировки, и нагрузки BUFR держатся внутри него', 'смержен'],
      ['nextpnr-xilinx#205', 'Битстрим размещал BUFR, но не ставил его бит включения', 'Биты BUFRCLK теперь пишутся. Это ждало появления строк; cavearr нашёл, что они были только для artix7, и добавил остальные семейства в prjxray-db#22', 'смержен'],
      ['prjxray-db#30', 'Строки мультиплексоров `CLK_PERF` были неполными. При чтении битстрима (bit2fasm) одна строка ложно срабатывала в 204 случаях; при записи (fasm2frames) не ставился бит включения', 'Каждая строка теперь несёт свой бит включения и 2-битный код источника; добавлены строки HCLK для kintex7, spartan7 и zynq7. Проверено в обе стороны на всех 608 битстримах cavearr', 'открыт'],
    ],
  },
  {
    kind: 'p',
    text: 'После мержа #170 и #171 cavearr прогнал по ним свой регрессионный набор из 23 дизайнов: не сдвинулись ни статус, ни LUT/FF, ни Fmax, а все 36 эталонных FASM-выходов совпали байт в байт.',
  },
  { kind: 'h', text: 'Перенос фиксов в новый движок' },
  {
    kind: 'p',
    text: 'openXC7 переезжает со старого nextpnr-xilinx на nextpnr с движком himbaechel. Часть фиксов старого инструмента не перенесли, и старые падения вернулись. Пять из этих PR — переносы, некоторые по дороге исправлены.',
  },
  {
    kind: 'table',
    head: ['PR', 'Было', 'Стало', 'Статус'],
    rows: [
      ['nextpnr#53', 'Отрицательный `CLKFBOUT_MULT_F` у MMCM читал за концом таблицы: segfault на x86, который не воспроизводился на arm64, потому что приведение `(int)` — неопределённое поведение', 'Проверка диапазона 1..63. Старый фикс пропускал 64, а это чтение на строку за таблицей', 'открыт'],
      ['nextpnr#54', 'IDELAYCTRL без IDELAY был ошибкой и останавливал сборку', 'Предупреждение, как в Vivado', 'открыт'],
      ['nextpnr#55', 'Перепутанные P/N у дифференциальной пары: `std::out_of_range` без единого слова', 'Ошибка, которая называет порт, пин и способ исправить', 'открыт'],
      ['nextpnr#56', '`RAM32X2S` и `RAM32X1S` молча выбрасывались упаковщиком, и потом плейсер падал', 'Оба упаковываются. `RAM32X1S` не было даже в старом движке', 'открыт'],
      ['nextpnr#57', 'Опечатка в имени BEL (неизвестный тайл) роняла инструмент', 'Ошибка с именем ячейки; то же для wire и pip', 'открыт'],
      ['nextpnr#58', 'IDDR после IDELAYE2 получал не тот мультиплексор, и задержка не доходила до триггера', 'Состояние, которое пишет Vivado. После мержа cavearr проверил на своём стенде: оба бита теперь совпадают с Vivado', 'смержен'],
      ['demo-projects#22', 'Ничто не мешало будущему рефакторингу снова потерять RAM32X2S/X1S', 'Два регрессионных дизайна к #56', 'смержен'],
    ],
  },
  {
    kind: 'p',
    text: 'Единственное, что мейнтейнер Ханс Байер (Hans Baier) попросил изменить в этих PR, — стиль: условие каждого `if` выносится в именованную bool-константу прямо перед ним. Теперь мы пишем код openXC7 так по умолчанию. Правки для #53–#57 запушены 30 сентября и ждут его ревью.',
  },
  { kind: 'h', text: 'Вне FPGA' },
  {
    kind: 'p',
    text: 'inngest/inngest#4860: на self-hosted inngest с ключом подписи каждый MCP-инструмент, который ходит в REST API v2, отвечал 401: внутренний запрос терял заголовок `Authorization`. Фикс его пробрасывает.',
  },
  { kind: 'h', text: 'Строки как спецификация' },
  {
    kind: 'p',
    text: 'prjxray-db#30 меняет 146 строк базы по правилам, которые проверялись вручную: какие биты должна нести строка мультиплексора и какие строки добавляют HCLK-компаньоны. Мы пересобрали эти строки из одного t27-спека. В спеке лежат правила и измеренные биты; небольшой драйвер компилирует его, выводит строки и сравнивает их с базой.',
  },
  {
    kind: 'ul',
    items: [
      'С веткой PR: 146 строк, 0 различий.',
      'С master prjxray-db: 150 различий, включая 16 старых однобитных строк, которые PR заменяет.',
      '7 тестов спека, скомпилированные в Zig, проходят 7/7. Мутант, возвращающий одну старую строку, валит тест декодирования.',
    ],
  },
  {
    kind: 'p',
    text: 'Сначала спек не мог сказать то, что имел в виду. `assert (a & b) == c` разбиралось как `assert(a & b)`, за которым висит `== c`. Проверка типов говорила ok, поймал только `zig test`. Мы завели баг как gHashTag/t27#5593 и исправили в gHashTag/t27#5594. На всех 1146 спеках корпуса t27 фикс меняет вывод ровно у 3 спеков и убирает там все ошибки Zig, вызванные багом, не добавляя новых. С фиксом исходное `assert (x & y) == x` в спеке проходит 7/7.',
  },
  { kind: 'h', text: 'Что из этого следует' },
  {
    kind: 'p',
    text: 'Каждый фикс в этом списке закрывает одно падение или один неверный бит, и каждый найден на настоящей XC7A200T или по битстриму Vivado. Дольше всего пришлось доводить строки, написанные руками для четырёх семейств. В виде спека их проверяют компилятор и их собственные тесты, и эта проверка в первый же день нашла баг в компиляторе.',
  },
]
