## üëã Salut, moi c'est Abdellah

### üéì √Ä propos
√âtudiant en **double dipl√¥me** en **Informatique et √âlectronique pour les Syst√®mes Embarqu√©s** √† **Polytech Grenoble (INP Grenoble ‚Äì UGA)** et **INPT (Rabat, Maroc)**.

Passionn√© par la **conception mat√©rielle**, les **architectures FPGA / SoC**, et le **d√©veloppement bas niveau** pour syst√®mes embarqu√©s.  

Mon objectif est de d√©velopper des syst√®mes √©lectroniques **efficaces, fiables et int√©gr√©s**, allant de la **mod√©lisation hardware** jusqu‚Äôau **d√©ploiement en environnement embarqu√©**.

üîç **Actuellement √† la recherche d‚Äôun stage de fin d‚Äôann√©e (PFA)** dans les domaines :
- **Conception num√©rique / RTL (VHDL / Verilog / SystemVerilog)**
- **FPGA / SoC, VLSI / ASIC design**
- **D√©veloppement embarqu√© (ARM / STM32 / RISC-V)**
- 
---

## üß† Domaines de comp√©tence

### üü£ Conception & Programmation Bas Niveau
- **HDL :** VHDL, Verilog, SystemVerilog  
- **Conception RTL / FSM**, pipelines, datapath, unit√©s arithm√©tiques  
- **Microcontr√¥leurs & embarqu√© :** C embarqu√©, ARM Cortex, STM32, PIC18  
- **Langage Assembleur** (ARM / PIC)

### üîµ Traitement du signal & Scripts
- **Python** (acquisition, traitement, machine learning l√©ger)
- MATLAB / Simulink / Scilab

### üü¢ Hardware & Prototypage
- FPGA (Intel / Xilinx), Raspberry Pi, ESP, Arduino  
- **Sch√©mas & PCB :** KiCad, Proteus, Orcad

### üü° Outils & Environnements
- Quartus Prime, ModelSim, STM32CubeIDE, MPLAB X, Vivado  
- Git / GitHub  
- Linux & Windows

### üîπ *Comp√©tences compl√©mentaires (secondaires)*
- Bases en **d√©veloppement web** : HTML, CSS, JavaScript  
  (uniquement pour interfaces simples et besoins projet)

---

## üåê R√©seaux
[![LinkedIn](https://img.shields.io/badge/LinkedIn-%230077B5.svg?logo=linkedin&logoColor=white)](https://www.linkedin.com/in/abdellah-taouil-5a023321b)

---

## üìà GitHub Stats
![](https://github-readme-stats.vercel.app/api?username=abdelah202&theme=dark&hide_border=false&include_all_commits=true&count_private=true)
![](https://github-readme-streak-stats.herokuapp.com/?user=abdelah202&theme=dark&hide_border=false)
![](https://github-readme-stats.vercel.app/api/top-langs/?username=abdelah202&theme=dark&hide_border=false&layout=compact)

---

> ‚úâÔ∏è N‚Äôh√©site pas √† me contacter pour √©changer autour de projets embarqu√©s, FPGA, ou hardware design.  
> Je suis ouvert aux collaborations & opportunit√©s de stage.
