// Seed: 1650953353
module module_0 (
    id_1,
    id_2,
    id_3
);
  inout wire id_3;
  inout wire id_2;
  assign module_1.id_3 = 0;
  output wire id_1;
  assign  id_3  =  1 'b0 ?  1  :  1  ?  id_3  :  -1  ?  id_2  :  id_3  ?  -1  :  id_3  ?  1 'b0 :  1  ?  id_3  :  id_3  ?  1  :  -1  ?  id_3  :  id_3  ?  -1  :  -1  ?  -1  :  id_2  ;
endmodule
module module_1 (
    input tri id_0,
    output wor id_1,
    input tri id_2,
    input wire id_3,
    output supply0 id_4,
    input tri id_5,
    input wor id_6,
    output supply1 id_7,
    input tri0 id_8,
    output tri1 id_9
);
  tri1 id_11 = -1;
  always #(id_3) begin : LABEL_0
    $clog2(55);
    ;
    wait (id_8);
  end
  module_0 modCall_1 (
      id_11,
      id_11,
      id_11
  );
endmodule
