<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üåî üö£üèº üèÇüèΩ UDB. Qu'est-ce que c'est? üí∏ üìÑ ü§πüèª</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Dans les commentaires de mon article sur le contr√¥le des LED RVB √† l'aide du bloc de microcontr√¥leur UDB de Cypress PSoC, il a √©t√© sugg√©r√© qu'il serai...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>UDB. Qu'est-ce que c'est?</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/432764/"><img src="https://habrastorage.org/webt/-g/uu/1k/-guu1klnqoqlqkjqj0jhxdp87o0.jpeg"><br><br>  Dans les commentaires de mon <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">article sur le contr√¥le des LED RVB √† l'aide du bloc de microcontr√¥leur UDB de Cypress PSoC,</a> il a √©t√© sugg√©r√© qu'il serait bien de dire bri√®vement au d√©but de l'article ce qu'est l'UDB.  Comme je l'ai d√©j√† not√© dans l'article, je ne peux pas √©crire bri√®vement sur UDB, mais vous pouvez simplement y transf√©rer la documentation de l'entreprise pour familiariser le lecteur domestique avec un outil aussi puissant pour impl√©menter les fonctions du firmware. <br><a name="habracut"></a><br><br>  Mais d'abord, regardons ce qu'est le PSoC.  PSoC est une famille de chipsets Cypress pour la mise en ≈ìuvre de syst√®mes sur puce.  Diff√©rentes familles ont un c≈ìur de processeur diff√©rent (pour PSoC 3 c'est MCS-51, pour PSoC 4 c'est Cortex M0, pour PSoC 5LP c'est Cortex M3, et pour PSoC 6 c'est deux √† la fois: Cortex M0 + et Cortex M4) et un ensemble de logique programmable.  De plus, cette logique n'est pas purement num√©rique, il y a l√† des choses analogiques.  En plus d'un ensemble de diff√©rents ADC, il existe √©galement des commutateurs analogiques.  Vous pouvez m√™me connecter les jambes par programmation via des circuits analogiques, cependant, la r√©sistance du circuit sera mesur√©e en kilogrammes.  Il y a des amplificateurs op√©rationnels √† l'int√©rieur de PSoC qui peuvent √™tre commut√©s par programme, ce qui signifie que vous pouvez construire diff√©rents blocs analogiques sur eux. <br><br>  Soit dit en passant, les PSoC peuvent √™tre aliment√©s par n'importe quelle tension de 2,7 √† 5,5 volts.  Autrement dit, vous n'avez pas besoin de penser √† aucun type de stabilisateurs avec alimentation par batterie ou alimentation USB. <br><br>  Mais j'ai √©crit sur les choses analogiques uniquement pour un mot rouge.  Maintenant, nous allons nous concentrer sur les choses num√©riques.  La plupart des contr√¥leurs modernes ont de puissantes unit√©s p√©riph√©riques qui offrent une grande vari√©t√© de fonctions.  Mais en pratique, dans chaque d√©veloppement logiciel sp√©cifique, ces blocs ne sont pas pleinement utilis√©s, mais seulement partiellement.  Et dans PSoC, au lieu d'un tas de bonnes, la logique du programme est impl√©ment√©e, similaire √† la logique des FPGA classiques.  En cons√©quence, il est possible d'impl√©menter exactement les blocs qui sont n√©cessaires sur celui-ci, en les incluant dans les modes requis.  Et les ressources ne doivent pas √™tre d√©pens√©es pour des modes inutilis√©s, les donnant pour la mise en ≈ìuvre de certaines choses personnelles. <br><br>  Et ici, un malentendu survient souvent.  De nombreux d√©veloppeurs sont habitu√©s au fait qu'il existe deux types de circuits int√©gr√©s logiques programmables (FPGA): CPLD et FPGA.  Par cons√©quent, beaucoup de ceux qui ont entendu parler de PSoC pensent qu'il existe une sorte de bo√Æte CPLD qui peut √™tre programm√©e dans Veriolg.  En fait, oui et non.  Un certain nombre de PLD (sans "C", juste des PLD) sont vraiment l√†, et vous pouvez vraiment les programmer sur Verilog.  Mais vraiment, ces PLD font partie des blocs UDB.  Et c'est l'UDB qui est l'√©l√©ment principal de la logique programmable impl√©ment√©e dans PSoC.  Ce bloc est extr√™mement original et offre simplement les opportunit√©s les plus larges pour le d√©veloppeur.  Consid√©rez la figure de la documentation propri√©taire expliquant l'essence de l'utilisation des blocs UDB. <br><br><img src="https://habrastorage.org/webt/ge/96/v7/ge96v7q6f8qwol5v38hqy1qfook.png"><br><br>  Puisque j'ai tout √©tudi√© en utilisant la famille PSoC 5LP comme exemple, je vais traduire la documentation en elle.  Mais avant de commencer, je dirai quelques mots sur le prix de ces contr√¥leurs.  Si vous allez √† Ali Express et regardez la planche √† pain pour eux, vous obtenez un sentiment triste.  Franchement, en comparaison avec STM32-DISCOVERY, ils ne sont toujours rien, mais par rapport aux prototypes STM32F103C8T6, ils sont un peu chers.  Tout d'abord, cela est d√ª au fait que les maquettes d'entreprise ont toujours non pas un, mais deux de ces contr√¥leurs.  Les fonctions JTAG sont impl√©ment√©es sur le PSoC 5LP, m√™me si le contr√¥leur cible et le PSoC 4 (ce dernier ne poss√®de g√©n√©ralement pas de port USB). <br><br>  Mais en divisant le prix par deux, nous obtenons toujours qu'il est sup√©rieur √† celui du STM32F103, qui est similaire dans le c≈ìur du processeur.  N√©anmoins, si nous ajoutons m√™me le CPLD le plus simple √† ce m√™me STM32 de l'ext√©rieur, le prix total b√©n√©ficiera d√©j√† au PSoC.  Et nous ajouterons les jambes perdues √† la connexion de ces deux cas (PSoC a toutes les connexions √† l'int√©rieur).  Et aussi le prix des centim√®tres carr√©s de la planche.  Il s'av√®re donc que si vous devez travailler uniquement avec le c≈ìur du processeur, la PSoC n'est vraiment pas n√©cessaire.  Si vous devez apporter des fonctionnalit√©s au niveau du micrologiciel ou du mat√©riel, vous avez besoin de PSoC.  √Ä ce sujet, le syst√®me sortira moins cher et plus facile. <br><br>  En fait, j'ai une id√©e maniaque d'essayer de faire du support mat√©riel pour le noyau de notre RTOS MAX.  Pour ce faire, j'ai √©tudi√© la m√©thodologie de d√©veloppement des applications Bare Metal pour Altera V SoC (h√©las, il s'est av√©r√© que la fonctionnalit√© d'architecture est telle que le syst√®me d'exploitation peut √™tre ralenti, mais vous ne pouvez pas l'acc√©l√©rer - les requ√™tes simples adress√©es au mat√©riel sont accompagn√©es d'une latence folle).  Pour cela, j'ai commenc√© √† ma√Ætriser le PSoC.  Je n'ai pas atteint l'overclocking du noyau (il n'y a que des r√©flexions g√©n√©rales), mais j'ai vraiment aim√© l'id√©e de la programmation UDB.  Bien s√ªr, je suis maintenant int√©ress√© √† porter cette id√©e au maximum de programmeurs nationaux.  Par cons√©quent, nous proc√©dons √† la traduction de la partie correspondante de la documentation propri√©taire de Cypress sur UDB.  La num√©rotation des chapitres et des figures est conserv√©e conform√©ment au document d'origine. <br><br>  Le contenu g√©n√©ral du cycle ¬´UDB.  Qu'est-ce que c'est? " <br>  Partie 1. Introduction.  Pld.  (Article actuel) <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 2. Chemin de donn√©es.</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 3. Datapath FIFO.</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 4. Datapath ALU.</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 5. Chemin de donn√©es.</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Petites choses utiles.</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 6. Module de gestion et d'√©tat.</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 7. Module de commande de temporisation et de r√©initialisation</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 8. Adressage UDB</a> <br><br><h1>  UDB.  Qu'est-ce que c'est?  Partie 1 </h1><br><h2>  21. Blocs num√©riques universels </h2><br>  Dans ce chapitre, nous verrons comment les blocs num√©riques universels (UDB) permettent le d√©veloppement de fonctions p√©riph√©riques num√©riques programmables.  L'architecture UDB √©tablit un √©quilibre entre la granularit√© de la configuration et une mise en ≈ìuvre efficace.  Les UDB sont constitu√©s d'une combinaison de logique non commut√©e similaire √† une matrice logique programmable (PLM, PLD anglais), de logique structur√©e (machines op√©rationnelles, ci-apr√®s d√©nomm√©es Datapath) et d'un sch√©ma de tra√ßage flexible. <br><br><h3>  21.1 Caract√©ristiques </h3><br><ul><li>  Pour une flexibilit√© optimale, chaque UDB contient les composants suivants: <br>  ‚Ä¢ Chemin de donn√©es 8 bits bas√© sur ALU (Arithmetic and Logic Unit, ALU) avec r√©f√©rentiel d'instructions √† 8 instructions, plusieurs registres et tampons FIFO; <br>  ‚Ä¢ deux PLD, chacun ayant 12 entr√©es, huit termes conjonctifs (termes du produit, PT) et quatre sorties macrocellulaires; <br>  ‚Ä¢ registres de gestion et de statut; <br>  ‚Ä¢ modules d'horloge et de r√©initialisation. </li><li>  PSoC 5LP contient une baie jusqu'√† 24 UDB. </li><li>  Tra√ßage flexible entre les √©l√©ments du tableau UDB. </li><li>  Les √©l√©ments UDB peuvent √™tre divis√©s ou cha√Æn√©s pour cr√©er des fonctions plus importantes. </li><li>  Impl√©mentation flexible d'un certain nombre de fonctions num√©riques, y compris les temporisateurs, les compteurs, les modulateurs de largeur d'impulsion (y compris PWM avec un g√©n√©rateur de bande morte), UART, bus I2C, bus SPI et v√©rification / g√©n√©ration CRC. </li></ul><br><h3>  21.2 Sch√©ma fonctionnel </h3><br>  La figure 21-1 montre l'UDB en tant que construction contenant deux blocs logiques de base, PLD, Datapath et les fonctions de contr√¥le, d'√©tat, d'horloge et de r√©initialisation. <br><br><img src="https://habrastorage.org/webt/fo/zu/co/fozucosb4fhjohp6uuhbi1-onzq.png"><br>  <i>Figure 21-1.</i>  <i>Sch√©ma fonctionnel de l'UDB.</i> <br><br><h3>  21.3 Comment √ßa marche </h3><br>  Les principaux composants de l'UDB sont: <br><br><ul><li>  PLD (2).  Les donn√©es des ressources de trace sont transmises aux entr√©es de ces blocs.  Ils impl√©mentent la logique combinatoire et l'alignement des donn√©es, ce qui vous permet d'impl√©menter des machines √† √©tats finis, de contr√¥ler les op√©rations du bloc Datapath, de configurer les conditions d'entr√©e et de contr√¥ler les sorties. </li><li>  Datapath.  Ce bloc contient ALU dynamiquement programmable, quatre registres, deux tampons FIFO, des comparateurs et la g√©n√©ration de conditions. </li><li>  Gestion et statut (Statut et contr√¥le).  Ces modules fournissent un m√©canisme pour l'interaction des microprogrammes du processeur central (CPU) et la synchronisation avec les op√©rations UDB.  Les registres de contr√¥le agissent sur les √©l√©ments internes et les registres d'√©tat lisent l'√©tat des √©l√©ments externes. </li><li>  Horloge et contr√¥le de r√©initialisation  Ces modules permettent la s√©lection et l'activation de la synchronisation, ainsi que la r√©initialisation de la s√©lection dans UDB. </li><li>  Cha√Ænage des signaux.  PLD et Datapath ont des signaux qui vous permettent de cha√Æner des blocs adjacents dans une cha√Æne pour cr√©er des fonctions de bits sup√©rieurs. </li><li>  Canal de tra√ßage  Les UDB sont connect√©s au canal de trace via des matrices de commutation programmables pour la communication entre les blocs au sein du m√™me UDB et pour la communication avec les autres UDB de la matrice. </li><li>  Interface de bus syst√®me (interface de bus Sysytem).  Tous les registres et la RAM de chaque UDB sont projet√©s sur l'espace d'adressage du syst√®me et leur acc√®s peut √™tre obtenu √† l'aide du processeur central ou via un acc√®s direct √† la m√©moire (English Direct Memory Access, DMA) sous la forme de 8 bits et 16 bits. les donn√©es. </li></ul><br><h4>  21.3.1.  Pld </h4><br>  Chaque UDB poss√®de deux PLD 12C4.  Les blocs PLD illustr√©s √† la figure 21-1 peuvent √™tre utilis√©s pour impl√©menter des machines √† √©tats, traiter les donn√©es d'E / S et cr√©er une logique de table (Eng. Lookup Table, LUT).  De plus, PLD peut √™tre configur√© pour ex√©cuter des fonctions arithm√©tiques, d√©finir la s√©quence de chemin de donn√©es et g√©n√©rer un √©tat.  La logique g√©n√©rale peut √™tre synth√©tis√©e et projet√©e sur des blocs PLD.  Cette section fournit une vue d'ensemble de l'architecture PLD. <br><br>  PLD dispose de 12 entr√©es qui transmettent des informations en 8 termes conjonctifs dans un tableau ET.  Dans chaque terme conjonctif, vous pouvez choisir une entr√©e directe (vraie, T) ou inverse (compl√©ment, C).  La sortie des termes conjonctifs va √† l'entr√©e du tableau OU.  La lettre ¬´C¬ª dans 12C4 indique que les termes OU sont constants pour toutes les entr√©es, et chaque entr√©e OU peut obtenir un acc√®s programmatique √† n'importe quel terme conjonctif.  Cette structure offre une flexibilit√© maximale et garantit que toutes les entr√©es et sorties peuvent √™tre d√©plac√©es. <br><br><img src="https://habrastorage.org/webt/j8/f9/c7/j8f9c7wdwgm9s5gedhb7swc8i08.png"><br>  <i>Figure 21-2.</i>  <i>La structure du PLD 12C4.</i> <br><br><h4>  21.3.1.1 Macro PLD </h4><br>  L'architecture des macrocellules est illustr√©e √† la figure 21-3.  La sortie contr√¥le le tableau de trace et peut √™tre verrouill√©e ou Raman.  Pour le verrouillage, un d√©clencheur D avec entr√©e directe ou inverse ou un d√©clencheur T avec un niveau d'entr√©e haut ou bas est utilis√©.  Le d√©clencheur de sortie peut √™tre r√©gl√© ou r√©initialis√© pendant l'initialisation ou de mani√®re asynchrone pendant le fonctionnement normal, par un signal externe provenant du canal de trace. <br><br><img src="https://habrastorage.org/webt/fo/rg/1w/forg1w4bmsa7n4mjt27c5mucwss.png"><br>  <i>Figure 21-3.</i>  <i>Architecture macrocellulaire.</i> <br><br>  <b>Registre de macro-cellules PLD en lecture seule</b> <br>  En plus de contr√¥ler le r√©seau de traces, les sorties de macrocellules des deux PLD sont projet√©es sur l'espace d'adressage sous la forme d'un registre en lecture seule de 8 bits, auquel on peut acc√©der √† l'aide du CPU ou du DMA. <br><br><img src="https://habrastorage.org/webt/a5/oc/zc/a5oczcwt1zvvzivxmrgbcc_opju.png"><br>  <i>Figure 21-4.</i>  <i>Registre de macrocellules PLD en lecture seule.</i> <br><br><h4>  21.3.1.2 Cha√Æne de c√©sure PLD </h4><br>  Les PLD sont li√©s ensemble dans l'adressage UDB.  Comme le montre la figure 21-5, l'entr√©e de la cha√Æne de transport Selin est transmise de l'UDB pr√©c√©dente au circuit, via chaque macro-cellule dans les deux PLD, puis elle est transmise √† l'UDB suivante en tant que sortie de la cha√Æne de transport Selout.  Pour soutenir le placement efficace des fonctions arithm√©tiques, des termes conjonctifs sp√©ciaux (PT) sont g√©n√©r√©s, qui sont utilis√©s dans les macrocellules avec une cha√Æne de c√©sure. <br><br><img src="https://habrastorage.org/webt/ms/fi/ai/msfiaihduu5-28whmd5iethri9y.png"><br>  <i>Figure 21-5.</i>  <i>Cha√Æne de c√©sure PLD et entr√©es de termes conjonctifs sp√©ciaux.</i> <br><br><h4>  21.3.1.3 Configuration PLD </h4><br>  Chaque PLD appara√Æt devant le CPU ou le DMA sous forme de RAM avec acc√®s 16 bits.  La matrice ET a 12 √ó 8 √ó 2 bits ou 24 octets pour la programmation, et la matrice OU a 4 √ó 8 bits ou 4 octets pour la programmation.  De plus, chaque macro-cellule poss√®de un octet de configuration, totalisant 32 octets de configuration par PLD.  √âtant donn√© que chaque UDB poss√®de 2 PLD, la configuration totale de chaque UDB est de 64 octets. <br><br>  La prochaine fois, nous consid√©rerons les automates op√©rationnels (chemins de donn√©es). </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr432764/">https://habr.com/ru/post/fr432764/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr432752/index.html">Colline de fourmis ou forteresse? Je construis une maison pour le prix d'un appartement. 3 parties. Alimentation</a></li>
<li><a href="../fr432754/index.html">Le stockage de donn√©es en m√©moire et sur disque rendra public</a></li>
<li><a href="../fr432756/index.html">Nous impl√©mentons la prise en charge de l'accessibilit√© sans modifier la composante visuelle de l'application mobile</a></li>
<li><a href="../fr432760/index.html">Vues de produit vectorielles ou autre utilisation du mod√®le Word2Vec</a></li>
<li><a href="../fr432762/index.html">Le d√©tecteur de mensonge AI peut d√©tecter quand une personne ment</a></li>
<li><a href="../fr432766/index.html">Comment encoder un message secret dans une empreinte digitale</a></li>
<li><a href="../fr432768/index.html">√âcouteurs sans fil pour les "marathons en s√©rie": dans Dolby, ils seront offerts pour 599 $</a></li>
<li><a href="../fr432770/index.html">Les botnets et leurs types: ce que l'on sait en 2018</a></li>
<li><a href="../fr432772/index.html">Comment nous avons cr√©√© un service de campagne publicitaire conforme au RGPD</a></li>
<li><a href="../fr432774/index.html">Frontend DevDay. Enregistrement de rapport</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>