首先我们来给计算机下一个定义，什么是计算机？在下定义之前，我们必须指明计算机的类型。我们现在通常使用的手机，电脑都是冯诺依曼架构的计算机，这里我们称为数字计算机，其他计算机还有模拟计算机，神经计算机，量子计算机以及生化计算机。
硬连线计算机：硬连线是指计算机的功能只能通过重新布线来改变。历史上的第一台数字计算机就是硬连线。
储存程序计算机：被分为两部分，中央处理单元和存储器系统。CPU 读取并完成程序指定的操作，存储器保存程序和程序处理或者产生的数据。

计算机系统体系结构包括读取并执行程序的 CPU，保存程序和数据的存储器，把芯片转换为实用系统的其他子系统。
计算机不同组成部分的性能提升速度是当前计算机系统设计者面临的主要问题，这是因为各个部分的性能提升速度并不一致。按照目前的进展来说，CPU 的性能提升速度比存储器的性能提升速度快很多。

存储器：信息，或者说程序和数据，都储存在存储器中。为了实现不同的目标，现实中的计算机会使用不同类型的存储器。现代的大多数处理器本身就含有 cache。存储器非常重要，因为存储器的大小决定了程序能够存储的数据量，存储器的速度决定了程序的数据处理速率。在使用数据之前，就把它们从存储器中取出来消除相对慢速的存储器的影响，以隐藏等待时间。Cash 保存着主存中经常使用的数据的副本。Cache 系统与计算机的地址，总线和数据总线相连，来监听 CPU 与储存器之间的事务。只要 cash 注意到 CPU 发出的地址与它保存的某个数据地址相同，他就会把这个数据发送给 CPU，并告诉存储器不用再为此次访问而烦恼了。当 cache 中填满数据时，如果还想加入新数据，那么就必须从旧有的数据中删除某项。如果数据不在一级缓存区，那么就去二级缓冲区去找，如果二级缓冲区也没有，那就去三级依次类推，最坏的情况是访问主存。如何保证 cache 的数据和存储器中的数据一致？这是一个问题。正在执行程序的主存是一种叫做动态随机访问存储器，DRAM，易失性半导体存储器构成的立即存取存储器，之所以说他是一时性，因为一旦断电，其上面的数据就会消失，而一些新兴的存储技术，会保证断了电，数据依然还在属于非意识性存储器。
不同的计算机，相同的答案：如果一台计算机能够模拟图灵机，那么就称它为图灵完备。图灵机是阿兰图灵发明的一种抽象的计算机模型。今天所有的计算机都是图灵完备的，这意味着所有计算机都能解决相同的问题，换句话说在计算机 A 上能处理的问题，计算机 B 上也一定能够解决。

总线：总线本身就是一个复杂的子系统。确保数据流通过总线传输，而又不与其他数据流冲突的机制，称为总线协议。总线协议是总线子系统的重点研究问题。计算机使用总线扩展接口或桥接技术，以便能在不同类型的总线间交换数据。
总线将计算机的两个或多个功能单元连接在一起，并允许他们互相交换数据。
总线还将计算机与外设连接在一起。
没有总线的假想结构会是一片混乱的，节点之间，互联复杂且凌乱，尤其是要新添一个节点时，就要在新节点与它所连接的每一个节点之间，增加新连线。
计算机一般通过公共总线将所有单元连接在一起，这样的好处是只有一条高速数据通路，每个单元通过一个接口，与这条通路相连，这样设计问题也很明显，每次只有唯一一个设备能够与其他设备通信，因为这里只有一条信息通路。我们用术语仲裁，来描述这种两个或多个设备竞争同一资源的过程，在本例中是总线。一些系统使用一个名为仲裁器的专用部件来决定允许哪个设备继续工作，而其他竞争者只能等待轮到自己。
宽度：一般用并行数据通路的数量来定义总线的宽度。比如一条 64 位宽的总线，意味着一次能够传送 64 位信息。
带宽：总线带宽是衡量信息在总线上的传输速率的一项指标。带宽的单位，要么是 B/s，要么是 b/s。
延迟：从发出数据传输请求到实际数据传输的时间间隔。延迟包括传输之前总线仲裁的时间。
现代计算机有许多总线，包括片内总线，功能单元间总线以及总线间的总线。
多总线系统：多种线允许并发操作，每种总线可能具有完全不同的特点和操作速度。每条总线都面向其预期进行优化。
速度最快的总线是那些与高速存储或视频设备通信的。另一些总线则担任不同角色，比如将计算机与大量外设连接在一起。USB 和 fire wire 总线是非常典型的，专门为了某些功能而设计的低开销总线的实例，这些总线的通路长度比存储总线长的多。

绝大多数电子电路都存在一个时钟，用于生成连续的间隔固定的电脉冲流。之所以称作时钟，是因为这些电脉冲流可以用来计时，或确定计算机内所有事件的顺序。
时钟提供了脉冲流，所有的内部操作都在时钟脉冲的触发下进行。时钟频率是决定计算机速度的一个因素。
时钟可以用它的重复速率或频率来定义，例如 4.5G 赫兹。也可以用它持续的时间或者说宽度来定义，就是频率的倒数，例如 1G 赫兹就是一纳秒，5G 赫兹就是 200 皮秒。
事件由时钟信号来触发的数字电路被称作同步的。还有一些事件则是异步的，异步事件可以在任何时间发生。比如点击一下鼠标，这个事件就是异步的，然而，在每个时钟脉冲检测鼠标的状态，这个事件是同步的。

程序的执行过程：从存储器读出一条指令，发送给解释单元，解释单元产生控制信号，驱动这条指令的执行。

一般来说，CPU 和存储器之间仅存在着一条信息通路，指令和数据轮流使用这条信息通路。但有一些计算机，在存储器和 CPU 之间会存在着两条信息通路，一条用来传输指令，一条用来传输数据，这种结构叫做哈佛体系结构。

计算机指令：move 指令，布尔逻辑运算指令，条件运算指令，控制流指令。
六条基本指令：move load store add test beq

寄存器：寄存器是用来存放一个单位的数据或字数据的存储单元。寄存器通常用其所保存的数据位数来描述。比如 32 位寄存器，64 位寄存器。寄存器和普通存储器的字存储单元没有本质的区别，其区别在于寄存器位于 CPU 内，其访问速度远远超过位于 CPU 外的存储器。

指令集体系结构 ISA：指程序员视角中，看到的计算机的抽象视图，并且定义了汇编语言和编程模型。之所以说他是抽象的，因为他没有考虑计算机的具体实现。
微体系结构：描述了指令集结构的实现方式。换句话说，他更加注重计算机的内部设计。
系统体系结构：上面有。

指令集体系结构包括，数据结构（每个字的位数和各个位的含义），用来保存临时结果的寄存器，指令的类型和格式，以及寻址方式（数据在存储器中存放位置的方法）。
在讨论计算机体系结构时，我们一般不希望指定实际的寻址方式，而是使用有效地址来代替。例如我们会说，将有效地址处的数据载入寄存器 r1 中，因为有效地址代表了生成操作数地址的所有不同方式，因而可以避免指定某个特定的寻址方式。

超标量处理：从存储器中读取几条指令且并行的处理这些指令。
乱序执行：指以不同于程序中顺序的顺序来执行指令，以避免等待某个指令的执行。乱序执行允许当当前指令正等待正被使用资源时，执行后面的指令。

电子墨水操作时无需耗电，仅在翻页有变化时耗电。

存储系统的组成：CPU 将位于地址总线上，地址和一个用于读操作或写操作的控制信号发送给存储器。在读周期中，存储器将数据放在数据总线上供 CPU 读取。在写周期中，数据总线上的数据被。信息离开或进入存储器的位置，被称作端口。

寄存器传输语言：定义计算机内发生的操作。

通常在一台机器上执行一条指令，需要访问两次存储器。第一次是读取指令，第二次，要么是把指令所需要的数据从存储器中取出，要么是把指令产生或修改的数据写回到存储器。这也被称为冯诺依曼瓶颈，后面会有解决的方法。

单地址指令：指令只包含一个操作数地址和一个操作符。正常来说，一条指令需要至少两个操作数地址。所以处理器不得不提供一个不需要显示地址的操作数，此操作数来自于一个位于 CPU 内部的，被称为累加器的寄存器。不过术语累加器在今天用的很少了，因为现在的 CPU 都带有几个片上寄存器。
双地址指令：其格式为操作符，存储器地址一，存储器地址二。但实际上不允许两个地址都是存储器地址，因为这样会破坏存储器上原有的数据。所以一般都是一个是存储器地址，一个是寄存器地址。

计算机的分类：
如果一条指令是从存储器中，读出原操作数进行处理后写回到存储器中，那么，称此计算机为存储器-存储器型的。
如果一条指令处理的两个数据，一个来自于存储器，一个来自于寄存器，则称此计算机为寄存器-存储器型。
而某一些计算机只能处理寄存器的数据，被称为寄存器-寄存器型。这些通过 load 将储存器中的数据加载到寄存器中，然后通过 store 将寄存器中的数据写回存储器的计算机，又被称为 load store 型

标准是一种约定好的设计系统，定义系统或对其他任何方面进行分类的方式。
协议与标准类似，但它覆盖的范围较窄。协议决定了双方通信时各事件的发生顺序。

尽管今天的数字计算机极其复杂，他们原则上仍然是非常简单的设备，其复杂性在于那些精细的细节以及试图用来加速计算机操作的手段。比如在完成测试之前，对其结果进行预测。

普适计算带来两个需求，一个是可连接性，一个是供电。
由计算能力飞速增长所引发的一些制约而引起一些焦点问题，一是存储强，二是功耗约束引起的强，无法冷却现代芯片
