module shift(fbus,flbus,frbus,a,w,cf);
input fbus,flbus,frbus;
input [7:0] a;
output reg [7:0] w;
output reg cf;

always @(fbus,flbus,frbus,w,cf)
begin
	cf=0;
	if(fbus==1)  w=a;
	else if(flbus==1)begin  w[7:1]=a[6:0];w[0]=a[7];cf=a[7]; end
	else if(frbus==1) begin w[7]=a[0];w[6:0]=a[7:1];cf=a[0];end
	else   w=8'hZZ;
end
endmodule