# 计算机组成原理复习

## 考试题型

### 单选 2*8

### 填空 1*9

BCD码，校验码，4种数制，机器数（原码，反码，补码），定点小数（原码乘除法），浮点数（规格化，大小），数的范围，SRAM/DRAM区别，RISC/CISC特点，CACHE映像方式，命中率/平均访存时间，中断过程...

### 简答 6*2

1. 简述冯·诺依曼计算机的基本思想（包含哪三个方面）。

   ①.计算机由输入设备、输出设备、运算器、存储器和控制器五大部件组成

   ②.采用二进制形式表示数据和指令

   ③.采用存储程序方式

2. 什么叫总线？总线的主要特点是什么？采用总线有哪些好处？

   总线是计算机传送信息的通道，是连接各个功能部件的纽带

   总线传输的特点：某一时刻只能有一路信息在总线上传输

   采用总线的好处：①.可减少各个部件之间的连线数量，降低成本②.便于系统构建、系统性能扩充和产品更新换代。

3. 计算机系统多层次结构主要指哪些？

   ![](C:\Users\Lenovo\AppData\Roaming\Typora\typora-user-images\image-20230125105155529.png)

4. 表示一个汉字的内码需几个字节？表示一个32×32点阵的汉字字形码需几个字节？在计算机内部如何区分字符信息与汉字信息？

   2个字节

   128B(1个32×32点阵的汉字可以用1024位的二进制数来表示。在计算机中八位二进制位为一个字节，那么32×32点阵汉字需要1024+8=128个字节)

   

5. 简述静态RAM与动态RAM各自的主要特点。各自主要应用在什么地方？为什么动态RAM需要刷新？ 

   SRAM的特点是读写速度快，但通常容量不是很大

   DRAM的特点是存储密度高、功耗小，但因为必须含有刷新电路，所以在电路上比较复杂

   

   由于电容本身不可避免地会产生漏电，因此DRAM存储器需要频繁的刷新操作

6. Cache-主存层与主存-辅存层有何异同？ 

   

7. 何谓Cache的地址映像？一般有哪几种方法？各自的主要特点是什么？

   在访存时把主存地址变换为Cache的实际地址

   直接映像方式：任何一个主存块只能复制到Cache的某一固定块中

   全相联映像及变换：任何主存块可映像到任意一个Cache块

   组相联映像方式：主存中的任何一组只能映像到Cache中的某一固定组，但同一组中的主存块可调入Cache中指定组内的任意块中

8. 一个较完善的指令系统应包括哪些类型的指令？

   

9. 简要说明RISC的特点。（CICS含义？）

   RISC靠精简指令系统，简化指令功能及优化的编译程序来提高计算机系统的性能。

   ①.选取使用频率高的简单指令以及很有用但又不复杂的指令组成指令系统

   ②.指令数少，指令长度一致，指令格式少，寻址方式少,指令总数大都不超过100条

   ③.以寄存器 — 寄存器方式工作，只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行

   ④.采用指令流水线调度，使大部分指令在一个机器周期内完成

   ⑤.使用较多的通用寄存器以减少访存

   ⑥.以组合电路控制为主，不用或少用微程序控制。

   CICS靠增强指令的功能，增加指令系统的复杂程度来提高计算机系统的性能。

   ①.指令系统复杂庞大，指令数目一般多达200～300条

   ②.指令格式多，指令字长不固定，使用多种不同的寻址方式

   ③.可访存指令不受限制

   ④.各种指令的执行时间和使用频率相差很大

   ⑤.大多数采用微程序控制器

10. CPU中有哪几个最主要的寄存器？它们的主要作用是什么?

    ①.指令寄存器IR：指令寄存器用于存放当前正在执行的指令。当指令从主存取出后， 经MDR传送到指令寄存器中，以便实现对一条指令执行的全部过程的控制

    ②.程序计数器PC：程序计数器又称指令计数器、指令地址寄存器，用于保证程序按 规定的序列正确运行，并提供将要执行指令的指令地址

    ③.累加寄存器AC：用于暂存操作数据和操作结果

    ④.程序状态寄存器PSR：用于以存放程序的工作状态和指令执行 的结果特征，把它所存放的内容称为程序状态字。PSW 表明了系统的基本状态，是控制程序执行的重要依据

    ⑤.地址寄存器MAR：用于存放所要访问的主存单元的地址。它可以接受来自 PC 的指 令地址，或接受来自地址形成部件的操作数地址

    ⑥.数据缓冲寄存器MDR,用于存放向主存写入的信息或从主存中读出的信息。

11. 试述组合逻辑控制器与微程序控制器的主要差别。

    

12. 微指令编码有哪几种常用方法？在分段编码方法中，分段的原则是什么？

    直接控制法

    最短编码法

    字段直接编码法

    字段间接编码法

    常数源字段的设置

    分段原则：

    ①.把互斥的微命令（即不允许同时出现的微命令）划分在同一字段内，相容的（即允许同时出现）微命令划分在不同字段内

    ②.字段的划分应与数据通路结构相适应

    ③.一般每个子字段应留出一个状态，表示本字段不发任何微命令

    ④.每个子字段所定义的微命令数不宜太多，否则将使微命令译码复杂。

13. 主机与外设交换信息的方法有哪些？各有何特点？

    直接传送方式：CPU在控制与外设之间的数据传送之前，不需了解外设的工作状态，即可直接执行I/0指令，实现数据传送。直接传送方式无需查询设备的任何状态。

    程序查询方式：CPU在进行输入/输出操作之前，先查询外设的状态，只有当外设准备就绪时，才进行数据传送。

    中断方式：

    ①.中断方式是程序切换，需要保护和恢复现场

    ②.中断请求的响应只能发生在每一条指令的完成时

    ③.中断传送过程需要 CPU 干预

    ④.中断具有对异常事件的处理能力

    DMA 方式：

    ①.以响应随机请求的方式，实现主存与I/O设备间的快速数据传送

    ②.采用DMA方式控制数据传送时，仅需占用系统总线，不切换程序，不存在保存断点、保护现场、恢复现场、恢复断点等操作。因此DMA传送的插入不影响CPU的程序执行状态，除了访问主存的冲突外，CPU可以继续执行自己的程序，提高了CPU的利用率③.DMA方式只能处理简单的数据传送，难以识别与处理复杂的情况

    ④.DMA方式一般应用于主存与高速I/O设备间的简单数据传送以及其它带有局部存储器的外围设备、通信设备等

    通道方式：

    ① I/O通道有自己的指令系统，能够独立执行用通道命令编写的输入输出控制程序，产生相应的控制信号控制设备的工作

    ② I/O通道可根据需要控制多种不同的设备

    ③  每个I/O通道可以连接多个外部设备，每个外设对应一个子通道

    ④ I/O通道通过系统中的数据通路与设备的控制器进行通信。

    I/O 处理机方式：

14. CPU响应外部中断一般应具备的条件有哪些？

    ①有中断源请求中断

    ②CPU 允许响应中断，处于开中断状态

    ③一条指令执行结束。

15. 中断处理的全过程有哪些主要步骤？

    中断请求

    中断判优及响应

    保护现场

    中断服务

    恢复现场

    中断返回

16. 简述程序中断方式和DMA方式各自的主要特点及适用场合。

    ①中断方式是程序切换，需要保护和恢复现场；而DMA除了开始和结束时，不占用 CPU 的任何资源

    ②中断请求的响应只能发生在每一条指令的完成时；对DMA请求响应可以发生在每 个机器周期结束时

    ③中断传送过程需要 CPU 干预；而DMA传送过程不需要 CPU 干预，传送速率非常高，适合于高速外设的成组数据传送

    ④中断具有对异常事件的处理能力；而DMA方式仅局限于完成传送信息块的 I/O 操作。

### 计算+分析应用 4+4

1．已知x=+0.0101100 (8位二进制真值)，试求[**x**]补、[-**x**] 补、[**x**/2]补、[2**x**]补 、[-2**x**]补和[4**x**]补、[**x**]原、[-**x**] 原

（或X为分数：X=+11/32）





2．根据下表中给定的机器数（整数），分别写出把它们看作原码、反码、补码表示形式时所对应的十进制真值。（无符号数？）

| 表示形式机器数 | 原码表示 | 反码表示 | 补码表示 |
| -------------- | -------- | -------- | -------- |
| 01111110       |          |          |          |
| 11111111       |          |          |          |

 

 

3．已知X=+0.11001，Y=－0.10010，将X和Y的值用变形补码表示，计算[X+Y]和[X－Y]的变形补码，并对结果进行讨论？(要求写出计算过程）

 



4．已知某机浮点数表示格式如下：

|      | 11   | 10        6  | 5          0 |
| ---- | ---- | ------------ | ------------ |
|      | 数符 | 阶        码 | 尾       数  |

其中，浮点数尾数和阶码的基值均为2，阶码和尾数均用补码表示。

设有两个十进制数X＝-14，Y＝+20，

⑴ 请写出X和Y的机器数形式。

⑵ 请按浮点加减法的运算规则计算[X+Y]补的结果（要求写出详细运算步骤）。

 

 

5-1．某磁盘组有5片磁盘，每片有两个记录面，最上最下两个面不用。每面有256个磁道，每个磁道分为32个扇区，每个扇区包括512字节，已知磁盘内磁道直径为10英寸，外磁道直径为16英寸，转速为50转/秒，试计算下列参数。

（1）该磁盘组最大存储容量（MB） 

（2）该磁盘组最大位密度(bpi，只取整数)  

（3）该磁盘的数据传输率(KB/s)  

（4）该磁盘组共有多少个柱面? 如果某文件长度超过一个磁道的容量，应将它记录在同一个存储面上，还是记录在同一个柱面上? 

 



5-2. 某磁盘组有16个数据记录面，每面有256个磁道，每个磁道分为16个扇区，每个扇区包括512字节，已知磁盘内磁道直径为10英寸，外磁道直径为14英寸，转速为3600r/min， 磁头平均定位时间为15ms，求：

（1）该磁盘组最大存储容量是多少？

（2）该磁盘组最大位密度、磁道密度是多少？

（3）该磁盘的平均存取时间、数据传输率是多少？ 平均寻址时间？

 



5-3.某磁盘组有7片磁盘，每片有两个记录面（最上下两个面不可用），存储区域内直径为20cm，外直径为30cm，道密度为4tpmm（道/毫米），内层位密度为30pmm（位/毫米），转速为40r/s(转/秒)，问： 

(1) 该磁盘组共有多少存储面可用？共有多少柱面？

(2) 该磁盘组总存储容量是多少？（MB）

(3) 该磁盘的数据传输率是多少？(KB/s)  

(4) 该磁盘组最小位密度(bpmm) 



 

6．设某系统指令长为16位，每个操作数的地址码长5位，指令分为双地址指令、单地址指令和零地址指令。已知双地址指令有60条(若操作码长度不固定?)，试问： 

(1) 若零地址指令有64条，则单地址指令最多可有多少条？

(2) 若单地址指令有64条，则零地址指令最多可有多少条？



 

 

 

7．设某机字长为32位，CPU有32个32位通用寄存器，有8种寻址方式包括立即寻址、直接寻址、间接寻址、变址寻址等，采用R-S型单字长指令格式，共有120条指令。试问：

（1） 该机直接寻址的最大存储空间为多少？

（2） 若采用间接寻址，则可寻址的最大存储空间为多少？

（3） 若立即数为带符号的补码整数，试写出立即数范围。



 

 



8．某机采用微程序控制方式，微指令字长30位，采用分组译码方法表示不同微命令，后继微指令地址采用断定方式。共有微命令40个，构成5个互斥类，各包含3个、4个、8个、10个和15个微命令，控制微程序转移的条件有4个，每个条件占1位（由测试字段表示）。

（1）分析出5个互斥类控制字段分别用几位二进制数编码？

（2）设计出微指令的具体格式。

（3）控制存储器的容量应为多少？









 习题6-20．已知某运算器的基本结构如下图所示，它具有＋（加）、－（减）、M（传送）三种操作。

![img](file:///C:\Users\Lenovo\AppData\Local\Temp\ksohtml11204\wps14.png)

(1) 写出图中 1～12 所表示的运算器操作的微命令。 

(2) 指出相斥性微操作。 

(3) 设计适合此运算器的微指令操作部分的格式。





 



9．某同步总线的时钟频率为100MHz，总线宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。

(1)该总线的带宽是多少？

(2) 按正常传输方式进行“主存写”总线事务，传输128位数据需要的时间至少是多少？

(3) 若该总线支持猝发传输模式，则一次“主存写”总线事务，传输128位数据所需要的时间至少是多少？









10．图1为某双总线结构的16位CPU，图中B总线和F总线之间采用总线联通器G进行信息传送，控制信号为Gon。 ALU可以完成的功能为：F＝A＋B，F＝A－B，F＝A＋1，F＝A－1。（单/双总线） 单总线例子可参见PPT

![img](file:///C:\Users\Lenovo\AppData\Local\Temp\ksohtml11204\wps1.png)

  

 

写出执行加法指令 ADD（R0），R3（逗号前为源操作数，逗号后为目的操作数）的指令流程和控制信号序列。（注：读写主存时，需发出读（Read）或写（Write）信号）。

| 操作流程 | 控制信号序列 |
| -------- | ------------ |
|          |              |
|          |              |
|          |              |
|          |              |
|          |              |
|          |              |
|          |              |
|          |              |

 







11． 用4K×8位的RAM芯片设计一个16KB的存储器， RAM芯片有![img](file:///C:\Users\Lenovo\AppData\Local\Temp\ksohtml11204\wps2.png)和![img](file:///C:\Users\Lenovo\AppData\Local\Temp\ksohtml11204\wps3.png)信号控制端；设CPU地址总线为16根（A15～A0），数据总线为8根（D7～D0），读写控制信号为R/![img](file:///C:\Users\Lenovo\AppData\Local\Temp\ksohtml11204\wps4.png)（高电平为读，低电平为写)。问： 

（1）该存储器需要多少片4K×8位的RAM芯片。 

（2）片内地址线需要几根？ 

（3）哪几根组成![img](file:///C:\Users\Lenovo\AppData\Local\Temp\ksohtml11204\wps5.png)的译码？ 

（4）请设计并画出该存储器的逻辑图。 

（5）分析出每片RAM芯片的地址空间范围是多少？ 

 

 



 

12．下图为某计算机存储系统中CPU与存储芯片之间的逻辑连接图，地址线A13～A0连接芯片，地址线A16～A14连3-8译码器输入，译码器输出连接片选![img](file:///C:\Users\Lenovo\AppData\Local\Temp\ksohtml11204\wps6.png), 8位数据线D7～D0连接芯片。

![img](file:///C:\Users\Lenovo\AppData\Local\Temp\ksohtml11204\wps7.png)



请回答下列问题：

（1）芯片RAM1的存储容量为多少字节？

（2）地址为17FFFH所在芯片的最小地址是多少？

（3）分析出芯片RAM4的地址范围。

 

 

 



13．某计算机的中断系统中断处理次序屏蔽码如下(“1”表示中断被屏蔽)。 

| 中断处理次序屏蔽码 |        |        |        |        |
| ------------------ | ------ | ------ | ------ | ------ |
|                    | 屏蔽码 | 屏蔽码 | 屏蔽码 | 屏蔽码 |
| 程序级别           | 1级    | 2级    | 3级    | 4级    |
| 第一级             | 1      | 0      | 0      | 0      |
| 第二级             | 1      | 1      | 0      | 0      |
| 第三级             | 1      | 1      | 1      | 1      |
| 第四级             | 1      | 1      | 0      | 1      |

问：⑴ 各级设备的中断优先级如何？ 

⑵ 设有中断请求是2、3级。在执行2级中断服务程序时，又有1 、4级中断请求。请画出中断响应的处理过程。

| 现行程序 | 中断服务程序 | 中断服务程序 | 中断服务程序 |
| -------- | ------------ | ------------ | ------------ |
| **1**    | **2**        | **3**        | **4**        |

 

 

 

（3）若将优先级变为2>4>3>1，则仅对第三级设备来讲，它的屏蔽码应重新设置为多少？ 









14．***\*二维处理结构的中断响应顺序\****

 ![image-20230125130106031](C:\Users\Lenovo\AppData\Roaming\Typora\typora-user-images\image-20230125130106031.png)

主优先级：上线优先级＞下线优先级

次优先级：越靠近CPU优先级越高

 



 



15．某计算机的中断系统判优结构如下，问： （二维结构）

 ![](C:\Users\Lenovo\AppData\Roaming\Typora\typora-user-images\image-20230125125245324.png)

⑴ 各设备的中断优先级如何决定？

⑵设CPU在执行主程序时发生中断请求是设备(2，2)。接着又有设备(1，n)，设备(3，1)同时发请求，在执行设备(3，1)中断服务程序时，又发生设备(2，3)中断请求，请画出中断响应顺序的处理过程。 

![img](file:///C:\Users\Lenovo\AppData\Local\Temp\ksohtml11204\wps10.jpg) 

 

 

 



16．某计算机系统的内存储器由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共 访问内存4500次，其中340次访问主存。 问：

① Cache的命中率是多少？

② CPU访问内存的平均时间是多少纳秒？

③Cache－主存系统的效率是多少？

### 

