 (a)         (b) 
[圖三] (a) P 型 TFT 的元件剖面圖、熱載子操作條件與(b)其操作前後的電流-電壓特性  
 多晶矽薄膜電晶體的主要直流操作區域下，兩個重要的劣化機制為熱載子效應(Hot 
carrier Effect)與自發熱效應(Self-Heating Effect)，在我們的研究中發現自發熱效應對於 P 型
TFT 所造成的衝擊較小，因此未包含於此份報告中。然而，我們發現熱載子效應對 P 型 TFT
有完全異於其在 N 型 TFT 上所造成的效應，以下對其機制做一討論。 
此次研究中所使用的元件結構為業界所常用 Top-gate self-align structure，其結構與所施加
的電壓為[圖三] (a) 所示; [圖三] (b)為元件在經過此熱載子條件操作後的電流-電壓特性。首
先，元件在此操作條件下，呈現明顯的漏電流下降，此外，其元件的轉導特性
(Transconductance)的最大值呈現一明顯的上昇。除此之外，元件的次臨界導通區域
(Subthreshold Region)與導通電流均未呈現明顯差異。  
 
 
[圖四] P 型 TFT 的熱載子操作前後的電容-電壓特性  
除此之外，我們亦對元件的電容-電壓特性做一討論，實驗結果為圖四所示，分別為閘極
對源極的規一電容(Normalized Capacitance)與閘極對集極的規一電容。從此兩圖中可以發
現，閘極對源極的電容行為在熱載子操作條件前後幾乎沒有任何改變，然而，閘極對集極
的電容行為卻在閘極電壓在小於起始電壓時便呈現一明顯且緩慢的增加。此外，這個增加
行為與電容的量測頻率無關，進一步顯示這個行為的起因來自於捕捉載子(trapped carrier)
 (c) 
[圖六](a)P-型 TFT 在熱載子操作條件下產生衝擊離子化效應 (b) P-型 TFT 在之後的操作
上因為捕捉電子所產生的通道長度改變 (c) P-型 TFT 在熱載子操作條件前後因捕捉電子的
出現所對應的能帶圖 
根據 MOSFETs 裡的相似操作條件下所產生的通道長度縮短效應(Channel Shortening 
Effect; 抑或稱之為熱電子引致擊穿效應  Hot-Electron Induced Punch-through Effect, 
HEIP)，圖六為針對 P-型 TFT 所提出的機制：在熱載子操作條件下，熱載子(此時為電洞)
可能擁有足夠能量而產生衝擊離子化效應(Impact Ionization Effect)。產生的電子電洞對中，
電洞繼續移動至集極，而電子由於所處的位勢中，可能會往基板、閘極、或是源極移動。
然而，對於 TFT 而言，基板沒有電極能將這些電荷導掉，源極相對而言距離太遠，因此這
些電子可能會朝閘極移動，進而被捕捉於閘極絕緣層內，如圖六(a)所示。這些捕捉電子在
之後的操作上，其行為將如同在閘極底下所形成的輕摻雜層 P-，將較原本的反轉層協助吸
引更多的電洞，另一角度而言亦即能形成更多電流，進而產生較大的轉導行為，如圖六(b)
所示。這行為亦足以解釋其電容的異常上升行為，如圖四所示。然而，針對元件的漏電流
下降行為而言，則利用圖六(c)解釋。由於此時閘極絕緣層靠近集極附近已有電子捕捉，這
些電子對集極附近的空乏區電場所造成的能障差具有緩和的作用，由於 TFT 的漏電行為與
集極附近的空乏區行為有密切關係，因此這些捕捉電子雖然來自於元件可靠度的問題，但
卻有助於改善元件的整體行為。 
0.0
5.0x10-7
1.0x10-6
1.5x10-6
2.0x10-6
-10 -5 0 5 10
10-14
10-13
10-12
10-11
10-10
10-9
10-8
10-7
10-6
10-5
10-4
10-3
T
ra
n
sco
nd
u
cta
n
ce
 (S)
 
 
 
 
 
 
D
ra
in
 
Cu
rr
en
t(A
)
Gate Voltage (V)
       Fresh Device
       Stress 50s
       Stress 200s
       Stress 600s
       Stress 1000s
0.0
5.0x10-7
1.0x10-6
1.5x10-6
2.0x10-6
2.5x10-6
-10 -5 0 5 10
10-15
10-14
10-13
10-12
10-11
10-10
10-9
10-8
10-7
10-6
10-5
10-4
10-3
T
ra
n
sco
nd
u
cta
n
ce
 (S)
 
 
 
 
 
 
D
ra
in
 
Cu
rr
e
n
t(A
)
Gate Voltage(V)
      Fresh Device
      Stress 50s
      Stress 200s
      Stress 600s
      Stress 1000s
 
(a)          (b) 
 [圖八] (a)N型 TFT (b)P型 TFT 經過關閉區閘極交流操作後所呈現的電流-電壓劣化情形 
圖九為 N型與 P型 TFT在經過閘極關閉區的交流操作後所呈現的電容-電壓的劣化行為。
由圖九(a)可知，元件在操作後呈現較差的開關特性，此外由於電容曲線的傾斜特性與量測
的頻率有關，可進一步得知這個行為的主因可能來自於能態的形成而非電荷的捕捉。另一
方面，P 型 TFT 的電容電壓特性則顯示了類似於在經過直流的熱載子操作後的上升情形。
然而，由於此時沒有反轉電荷，因此其機制並不同於其直流操作下的機制。以下我們提出
一模型以描述此關閉區下閘極交流操作所導致的劣化行為。圖十(a)為 TFT的剖面圖與其對
應的元件電路模型，其中 Cin、Rch、與二極體分別代表閘極絕緣層電容、通道電阻、源極
和集極的接面二極體。由電子學裡的等效阻抗公式： Z= Rch+ 1/j2pifCin，可以推出，若元
件為直流操作，則整體阻抗將由電容項主導，但若是高頻交流驅動，則可能電容項與電阻
項均需被考慮；而若是元件是在關閉區的交流驅動，其通道電阻極大，此時的元件阻抗將
可能均落在電阻項，換句話說，此時通道電阻與二極體上可能有很大跨壓，可能進一步造
成元件的劣化。 
 
(a)          (b) 
[圖九] (a)N型 TFT (b)P型 TFT 經過關閉區閘極交流操作後所呈現的電容-電壓劣化情形 
