# FPGA Bird (Flappy Bird em VHDL)

Um port simples do jogo "Flappy Bird" implementado inteiramente em VHDL para a placa FPGA **DE10-Lite (MAX10)**, feito como projeto final para a disciplina de L√≥gica Reconfigur√°vel (ELTE3) do curso de Engenharia de Computa√ß√£o da UTFPR. O projeto utiliza uma renderiza√ß√£o VGA 640x480 em tempo real, l√≥gica de estado, detec√ß√£o de colis√£o e placar em displays 7-segmentos.

![Imagem do Jogo](FPGA_Bird.jpg)
*Start Screen*

![Gif do Jogo](FPGA_Bird.gif)
*Gameplay*

---

## üöÄ Funcionalidades

* **Display VGA 640x480 @ 60Hz:** Jogo renderizado em tempo real com um clock de 25 MHz (gerado por PLL).
* **M√°quina de Estados de 3 N√≠veis:**
    1.  **Tela Inicial:** Mostra o t√≠tulo "FPGA BIRD" e a instru√ß√£o "PRESS FLAP TO START". O jogo fica congelado.
    2.  **Jogo Ativo:** O p√°ssaro voa, os canos se movem e a pontua√ß√£o √© contada.
    3.  **Tela de Fim de Jogo:** O jogo congela, exibe "GAME OVER" na tela.
* **Detec√ß√£o de Colis√£o:** O jogo termina se o p√°ssaro colidir com um dos canos ou com o ch√£o.
* **Placar em Tempo Real:** A pontua√ß√£o (0-99) √© exibida nos displays 7-segmentos `HEX1` e `HEX0`.
* **Dificuldade Progressiva:** A velocidade de movimento dos canos aumenta gradualmente conforme o placar do jogador sobe.
* **Feedback Visual:** Os 10 LEDs (`LEDR`) da placa piscam em un√≠ssono na tela de "Game Over".

---

##  hardware e Software

### Hardware
* **Placa:** DE10-Lite (MAX10 10M50DAF484C7G)
* **Monitor:** Qualquer monitor com entrada VGA.

### Software
* **Intel Quartus Prime Lite Edition (v18.1)** (ou mais recente)

---

## üéÆ Como Jogar

* **Reset:** Mova a chave `SW[0]` para baixo e para cima para (re)iniciar o jogo. O jogo come√ßar√° na tela inicial.
* **Iniciar / Pular (Flap):** Pressione o bot√£o `KEY[0]` para pular. O primeiro "flap" inicia o jogo.
* **Objetivo:** Evite os canos! O placar aumenta em 1 a cada cano ultrapassado com sucesso.

---

## üìÅ Estrutura do Projeto

O projeto utiliza um design modular em VHDL, com todos os componentes unificados em um diagrama de blocos de n√≠vel superior (`FPGA_Bird.bdf`).

* **`FPGA_Bird.bdf`**: O diagrama de blocos que conecta todos os m√≥dulos VHDL e define as entradas/sa√≠das da placa.
* **`VGA_drvr.vhd`**: Gera os sinais de sincronismo VGA (HSYNC, VSYNC) e os contadores de pixel (X, Y).
* **`pll_vga.vhd`** (IP Core): Gera o clock de 25 MHz para o VGA a partir do clock de 50 MHz da placa.
* **`game_clock_divider.vhd`**: Reduz o clock de 25 MHz para um "tick" de jogo (60 Hz) para atualizar a f√≠sica do jogo (movimento e gravidade).
* **`bird_logic.vhd`**: Controla a f√≠sica do p√°ssaro, gerenciando a posi√ß√£o vertical (`bird_y`) com base na gravidade (a cada tick) e no "flap" (entrada do `KEY[0]`).
* **`pipe_logic.vhd`**: Controla o movimento dos canos. Ele gera a posi√ß√£o horizontal (`pipe_x`), a altura da abertura (`pipe_gap_y`) e ajusta sua velocidade de movimento com base na entrada `i_score`.
* **`game_manager.vhd`**: O "c√©rebro" do jogo.
    * Cont√©m a M√°quina de Estados principal (`s_ready`, `s_playing`, `s_game_over`).
    * Detecta colis√µes comparando as coordenadas do p√°ssaro e dos canos.
    * Cont√©m o placar (`r_score`), incrementando-o quando o p√°ssaro passa um cano.
    * Controla os LEDs piscantes e as sa√≠das de placar.
* **`pixel_drawer.vhd`**: M√≥dulo puramente combinacional que decide a cor de cada pixel (`R`, `G`, `B`) que ser√° enviado ao `VGA_drvr`. Ele desenha o fundo, o p√°ssaro, os canos ou o texto com base nas flags de estado do `game_manager`.
* **`ROM1.vhd`** (IP Core): Uma mem√≥ria ROM que serve como um decodificador BCD simples que converte os d√≠gitos do placar (0-9) para o formato de 7 segmentos (ativo-baixo) da placa. usando um .mif

---

## üîß Como Compilar

1.  Clone o reposit√≥rio.
2.  Abra o arquivo `.qpf` (Quartus Prime Project File) no Quartus.
3.  Certifique-se de que as atribui√ß√µes de pinos (Pin Planner) est√£o corretas para a DE10-Lite (os pinos de VGA, `SW`, `KEY`, `LEDR` e `HEX`).
4.  Execute o "Compile Design".
5.  Use o "Programmer" para carregar o arquivo `.sof` gerado na FPGA.
6.  Divirta-se!
