Fitter report for uPD
Thu Jun 28 19:56:07 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 28 19:56:07 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; uPD                                             ;
; Top-level Entity Name              ; uPD                                             ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,007 / 15,408 ( 7 % )                          ;
;     Total combinational functions  ; 979 / 15,408 ( 6 % )                            ;
;     Dedicated logic registers      ; 341 / 15,408 ( 2 % )                            ;
; Total registers                    ; 341                                             ;
; Total pins                         ; 58 / 347 ( 17 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 133,120 / 516,096 ( 26 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; o_BUSY    ; Missing drive strength and slew rate ;
; o_DIS0[0] ; Missing drive strength and slew rate ;
; o_DIS0[1] ; Missing drive strength and slew rate ;
; o_DIS0[2] ; Missing drive strength and slew rate ;
; o_DIS0[3] ; Missing drive strength and slew rate ;
; o_DIS0[4] ; Missing drive strength and slew rate ;
; o_DIS0[5] ; Missing drive strength and slew rate ;
; o_DIS0[6] ; Missing drive strength and slew rate ;
; o_DIS1[0] ; Missing drive strength and slew rate ;
; o_DIS1[1] ; Missing drive strength and slew rate ;
; o_DIS1[2] ; Missing drive strength and slew rate ;
; o_DIS1[3] ; Missing drive strength and slew rate ;
; o_DIS1[4] ; Missing drive strength and slew rate ;
; o_DIS1[5] ; Missing drive strength and slew rate ;
; o_DIS1[6] ; Missing drive strength and slew rate ;
; o_DIS2[0] ; Missing drive strength and slew rate ;
; o_DIS2[1] ; Missing drive strength and slew rate ;
; o_DIS2[2] ; Missing drive strength and slew rate ;
; o_DIS2[3] ; Missing drive strength and slew rate ;
; o_DIS2[4] ; Missing drive strength and slew rate ;
; o_DIS2[5] ; Missing drive strength and slew rate ;
; o_DIS2[6] ; Missing drive strength and slew rate ;
; o_DIS3[0] ; Missing drive strength and slew rate ;
; o_DIS3[1] ; Missing drive strength and slew rate ;
; o_DIS3[2] ; Missing drive strength and slew rate ;
; o_DIS3[3] ; Missing drive strength and slew rate ;
; o_DIS3[4] ; Missing drive strength and slew rate ;
; o_DIS3[5] ; Missing drive strength and slew rate ;
; o_DIS3[6] ; Missing drive strength and slew rate ;
; o_LED[0]  ; Missing drive strength and slew rate ;
; o_LED[1]  ; Missing drive strength and slew rate ;
; o_LED[2]  ; Missing drive strength and slew rate ;
; o_LED[3]  ; Missing drive strength and slew rate ;
; o_LED[4]  ; Missing drive strength and slew rate ;
; o_LED[5]  ; Missing drive strength and slew rate ;
; o_LED[6]  ; Missing drive strength and slew rate ;
; o_LED[7]  ; Missing drive strength and slew rate ;
; o_LED[8]  ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1536 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1536 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1524    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Daniela/Google Drive/Engenharia de Computação/Linguagem de Descrição de Hardware/coffe_machine_FPGA/uPD/output_files/uPD.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 1,007 / 15,408 ( 7 % )     ;
;     -- Combinational with no register       ; 666                        ;
;     -- Register only                        ; 28                         ;
;     -- Combinational with a register        ; 313                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 555                        ;
;     -- 3 input functions                    ; 316                        ;
;     -- <=2 input functions                  ; 108                        ;
;     -- Register only                        ; 28                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 898                        ;
;     -- arithmetic mode                      ; 81                         ;
;                                             ;                            ;
; Total registers*                            ; 341 / 17,068 ( 2 % )       ;
;     -- Dedicated logic registers            ; 341 / 15,408 ( 2 % )       ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 76 / 963 ( 8 % )           ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 58 / 347 ( 17 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 9                          ;
; M9Ks                                        ; 17 / 56 ( 30 % )           ;
; Total block memory bits                     ; 133,120 / 516,096 ( 26 % ) ;
; Total block memory implementation bits      ; 156,672 / 516,096 ( 30 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 9 / 20 ( 45 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 2%               ;
; Peak interconnect usage (total/H/V)         ; 10% / 10% / 10%            ;
; Maximum fan-out                             ; 357                        ;
; Highest non-global fan-out                  ; 72                         ;
; Total fan-out                               ; 5352                       ;
; Average fan-out                             ; 3.58                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1007 / 15408 ( 7 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 666                  ; 0                              ;
;     -- Register only                        ; 28                   ; 0                              ;
;     -- Combinational with a register        ; 313                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 555                  ; 0                              ;
;     -- 3 input functions                    ; 316                  ; 0                              ;
;     -- <=2 input functions                  ; 108                  ; 0                              ;
;     -- Register only                        ; 28                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 898                  ; 0                              ;
;     -- arithmetic mode                      ; 81                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 341                  ; 0                              ;
;     -- Dedicated logic registers            ; 341 / 15408 ( 2 % )  ; 0 / 15408 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 76 / 963 ( 8 % )     ; 0 / 963 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 58                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 133120               ; 0                              ;
; Total RAM block bits                        ; 156672               ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 17 / 56 ( 30 % )     ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 8 / 24 ( 33 % )      ; 1 / 24 ( 4 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 389                  ; 2                              ;
;     -- Registered Input Connections         ; 341                  ; 0                              ;
;     -- Output Connections                   ; 2                    ; 389                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5345                 ; 398                            ;
;     -- Registered Connections               ; 1964                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 391                            ;
;     -- hard_block:auto_generated_inst       ; 391                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 20                   ; 2                              ;
;     -- Output Ports                         ; 38                   ; 2                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; i_CHOICE[0]  ; J6    ; 1        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_CHOICE[10] ; H11   ; 8        ; 19           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_CHOICE[11] ; E13   ; 7        ; 23           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_CHOICE[12] ; D10   ; 8        ; 16           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_CHOICE[13] ; D13   ; 7        ; 23           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_CHOICE[14] ; A10   ; 8        ; 16           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_CHOICE[15] ; E12   ; 7        ; 21           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_CHOICE[1]  ; H5    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_CHOICE[2]  ; H6    ; 1        ; 0            ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_CHOICE[3]  ; G4    ; 1        ; 0            ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_CHOICE[4]  ; G5    ; 1        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_CHOICE[5]  ; G13   ; 7        ; 30           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_CHOICE[6]  ; J18   ; 6        ; 41           ; 21           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_CHOICE[7]  ; A9    ; 8        ; 16           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_CHOICE[8]  ; B15   ; 7        ; 26           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_CHOICE[9]  ; C15   ; 7        ; 28           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; i_CLK        ; G21   ; 6        ; 41           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_LOAD       ; G3    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_PREPARE    ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_RST        ; H2    ; 1        ; 0            ; 21           ; 7            ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; o_BUSY    ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS0[0] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS0[1] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS0[2] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS0[3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS0[4] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS0[5] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS0[6] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS1[0] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS1[1] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS1[2] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS1[3] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS1[4] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS1[5] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS1[6] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS2[0] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS2[1] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS2[2] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS2[3] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS2[4] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS2[5] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS2[6] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS3[0] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS3[1] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS3[2] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS3[3] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS3[4] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS3[5] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_DIS3[6] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LED[0]  ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LED[1]  ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LED[2]  ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LED[3]  ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LED[4]  ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LED[5]  ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LED[6]  ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LED[7]  ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_LED[8]  ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; o_DIS3[0]               ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; o_DIS2[4]               ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; o_DIS2[5]               ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; o_DIS1[5]               ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; o_DIS0[6]               ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; o_DIS1[6]               ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                     ; Use as regular IO        ; i_CHOICE[8]             ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; o_DIS1[2]               ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                     ; Use as regular IO        ; i_CHOICE[13]            ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; o_DIS1[3]               ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; o_DIS1[4]               ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; o_DIS1[0]               ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; o_DIS1[1]               ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; o_DIS0[0]               ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; o_DIS0[1]               ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                    ; Use as regular IO        ; i_CHOICE[7]             ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 22 / 33 ( 67 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 3 / 43 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 34 / 47 ( 72 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 43 ( 9 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; i_CHOICE[7]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 326        ; 8        ; i_CHOICE[14]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; o_DIS1[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; o_DIS1[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; o_DIS1[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; o_DIS2[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; o_DIS2[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; o_DIS3[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; o_BUSY                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; o_LED[8]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; o_DIS1[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; o_DIS1[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; i_CHOICE[8]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 299        ; 7        ; o_DIS2[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; o_DIS2[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; o_DIS3[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; o_DIS3[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; o_LED[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; o_LED[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; o_DIS1[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; i_CHOICE[9]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; o_DIS3[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; i_CHOICE[12]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; i_CHOICE[13]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; o_DIS2[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; o_DIS3[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; o_LED[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; o_DIS0[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; i_CHOICE[15]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; i_CHOICE[11]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 301        ; 7        ; o_DIS1[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; o_DIS2[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; i_PREPARE                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; o_LED[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; o_DIS0[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; o_DIS0[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; o_DIS0[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; o_DIS2[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; o_DIS3[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; i_LOAD                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; i_CHOICE[3]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; i_CHOICE[4]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; o_DIS0[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; i_CHOICE[5]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; o_DIS3[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; i_CLK                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; o_LED[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; i_RST                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; i_CHOICE[1]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; i_CHOICE[2]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; i_CHOICE[10]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; o_DIS0[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; o_DIS0[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; o_LED[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; o_LED[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; o_LED[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; i_CHOICE[0]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; i_CHOICE[6]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                      ;
+-------------------------------+------------------------------------------------------------------+
; Name                          ; pll:U_PLL|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------+
; SDC pin name                  ; U_PLL|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                           ;
; Compensate clock              ; clock0                                                           ;
; Compensated input/output pins ; --                                                               ;
; Switchover type               ; --                                                               ;
; Input frequency 0             ; 50.0 MHz                                                         ;
; Input frequency 1             ; --                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                         ;
; Nominal VCO frequency         ; 599.9 MHz                                                        ;
; VCO post scale K counter      ; 2                                                                ;
; VCO frequency control         ; Auto                                                             ;
; VCO phase shift step          ; 208 ps                                                           ;
; VCO multiply                  ; --                                                               ;
; VCO divide                    ; --                                                               ;
; Freq min lock                 ; 25.0 MHz                                                         ;
; Freq max lock                 ; 54.18 MHz                                                        ;
; M VCO Tap                     ; 0                                                                ;
; M Initial                     ; 1                                                                ;
; M value                       ; 12                                                               ;
; N value                       ; 1                                                                ;
; Charge pump current           ; setting 1                                                        ;
; Loop filter resistance        ; setting 27                                                       ;
; Loop filter capacitance       ; setting 0                                                        ;
; Bandwidth                     ; 680 kHz to 980 kHz                                               ;
; Bandwidth type                ; Medium                                                           ;
; Real time reconfigurable      ; Off                                                              ;
; Scan chain MIF file           ; --                                                               ;
; Preserve PLL counter order    ; Off                                                              ;
; PLL location                  ; PLL_2                                                            ;
; Inclk0 signal                 ; i_CLK                                                            ;
; Inclk1 signal                 ; --                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                    ;
; Inclk1 signal type            ; --                                                               ;
+-------------------------------+------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; pll:U_PLL|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; U_PLL|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                              ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
; |uPD                                               ; 1007 (1)    ; 341 (0)                   ; 0 (0)         ; 133120      ; 17   ; 0            ; 0       ; 0         ; 58   ; 0            ; 666 (1)      ; 28 (0)            ; 313 (0)          ; |uPD                                                                                                                             ; work         ;
;    |PREPARE:U_PREPARE|                             ; 388 (0)     ; 164 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 219 (0)      ; 12 (0)            ; 157 (0)          ; |uPD|PREPARE:U_PREPARE                                                                                                           ; work         ;
;       |BCD:U_BCD0|                                 ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 0 (0)            ; |uPD|PREPARE:U_PREPARE|BCD:U_BCD0                                                                                                ; work         ;
;       |BCD:U_BCD1|                                 ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |uPD|PREPARE:U_PREPARE|BCD:U_BCD1                                                                                                ; work         ;
;       |BCD:U_BCD2|                                 ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 0 (0)            ; |uPD|PREPARE:U_PREPARE|BCD:U_BCD2                                                                                                ; work         ;
;       |BCD:U_BCD3|                                 ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 1 (1)            ; |uPD|PREPARE:U_PREPARE|BCD:U_BCD3                                                                                                ; work         ;
;       |CHOICES:U_CHOICES|                          ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 12 (12)           ; 6 (6)            ; |uPD|PREPARE:U_PREPARE|CHOICES:U_CHOICES                                                                                         ; work         ;
;       |COUNTER:U_COUNTER|                          ; 65 (65)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 34 (34)          ; |uPD|PREPARE:U_PREPARE|COUNTER:U_COUNTER                                                                                         ; work         ;
;       |COUPLER0:U_COUPLER_START|                   ; 17 (1)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (0)           ; |uPD|PREPARE:U_PREPARE|COUPLER0:U_COUPLER_START                                                                                  ; work         ;
;          |FF_SR:U_FF_SR|                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |uPD|PREPARE:U_PREPARE|COUPLER0:U_COUPLER_START|FF_SR:U_FF_SR                                                                    ; work         ;
;       |COUPLER1:U_COUPLER_TIME|                    ; 17 (1)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (0)           ; |uPD|PREPARE:U_PREPARE|COUPLER1:U_COUPLER_TIME                                                                                   ; work         ;
;          |FF_SR:U_FF_SR|                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |uPD|PREPARE:U_PREPARE|COUPLER1:U_COUPLER_TIME|FF_SR:U_FF_SR                                                                     ; work         ;
;       |COUPLER2:U_COUPLER_LE|                      ; 17 (1)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (0)           ; |uPD|PREPARE:U_PREPARE|COUPLER2:U_COUPLER_LE                                                                                     ; work         ;
;          |FF_SR:U_FF_SR|                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |uPD|PREPARE:U_PREPARE|COUPLER2:U_COUPLER_LE|FF_SR:U_FF_SR                                                                       ; work         ;
;       |COUPLER3:U_COUPLER_BIN0|                    ; 17 (1)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (1)           ; |uPD|PREPARE:U_PREPARE|COUPLER3:U_COUPLER_BIN0                                                                                   ; work         ;
;          |FF_SR:U_FF_SR|                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |uPD|PREPARE:U_PREPARE|COUPLER3:U_COUPLER_BIN0|FF_SR:U_FF_SR                                                                     ; work         ;
;       |COUPLER4:U_COUPLER_BIN1|                    ; 17 (1)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (1)           ; |uPD|PREPARE:U_PREPARE|COUPLER4:U_COUPLER_BIN1                                                                                   ; work         ;
;          |FF_SR:U_FF_SR|                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |uPD|PREPARE:U_PREPARE|COUPLER4:U_COUPLER_BIN1|FF_SR:U_FF_SR                                                                     ; work         ;
;       |COUPLER5:U_COUPLER_BIN2|                    ; 17 (1)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (1)           ; |uPD|PREPARE:U_PREPARE|COUPLER5:U_COUPLER_BIN2                                                                                   ; work         ;
;          |FF_SR:U_FF_SR|                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |uPD|PREPARE:U_PREPARE|COUPLER5:U_COUPLER_BIN2|FF_SR:U_FF_SR                                                                     ; work         ;
;       |COUPLER6:U_COUPLER_BIN3|                    ; 17 (1)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (0)           ; |uPD|PREPARE:U_PREPARE|COUPLER6:U_COUPLER_BIN3                                                                                   ; work         ;
;          |FF_SR:U_FF_SR|                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |uPD|PREPARE:U_PREPARE|COUPLER6:U_COUPLER_BIN3|FF_SR:U_FF_SR                                                                     ; work         ;
;       |DEMUX1x4:U_DEMUX1x4|                        ; 120 (120)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 113 (113)        ; |uPD|PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4                                                                                       ; work         ;
;    |PROCESSADOR:U_PROC|                            ; 501 (0)     ; 162 (0)                   ; 0 (0)         ; 133120      ; 17   ; 0            ; 0       ; 0         ; 0    ; 0            ; 335 (0)      ; 16 (0)            ; 150 (0)          ; |uPD|PROCESSADOR:U_PROC                                                                                                          ; work         ;
;       |CAMINHO_CONTROLE:CC|                        ; 181 (0)     ; 59 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 4 (0)             ; 55 (0)           ; |uPD|PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC                                                                                      ; work         ;
;          |CONTROLE:U_DEC|                          ; 136 (136)   ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 4 (4)             ; 39 (39)          ; |uPD|PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC                                                                       ; work         ;
;          |INTERRUPCAO:U_INT|                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |uPD|PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|INTERRUPCAO:U_INT                                                                    ; work         ;
;          |LIFO:U_LIFO|                             ; 43 (32)     ; 15 (15)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (17)      ; 0 (0)             ; 15 (15)          ; |uPD|PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO                                                                          ; work         ;
;             |MEMORIA:U_MEMO|                       ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |uPD|PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO                                                           ; work         ;
;                |altsyncram:w_MEMORIA_rtl_0|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uPD|PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|altsyncram:w_MEMORIA_rtl_0                                ; work         ;
;                   |altsyncram_r4h1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uPD|PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|altsyncram:w_MEMORIA_rtl_0|altsyncram_r4h1:auto_generated ; work         ;
;       |CAMINHO_DADOS:CD|                           ; 320 (71)    ; 103 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 213 (70)     ; 12 (0)            ; 95 (18)          ; |uPD|PROCESSADOR:U_PROC|CAMINHO_DADOS:CD                                                                                         ; work         ;
;          |BANCO_REGISTRADOR:U01|                   ; 155 (89)    ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (84)      ; 2 (0)             ; 67 (63)          ; |uPD|PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01                                                                   ; work         ;
;             |REGISTRADOR:U00|                      ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 14 (14)          ; |uPD|PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00                                                   ; work         ;
;             |REGISTRADOR:U01|                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |uPD|PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01                                                   ; work         ;
;             |REGISTRADOR:U02|                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |uPD|PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02                                                   ; work         ;
;             |REGISTRADOR:U03|                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |uPD|PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03                                                   ; work         ;
;          |MEMORIA:U05|                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |uPD|PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05                                                                             ; work         ;
;             |altsyncram:w_MEMORIA_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uPD|PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|altsyncram:w_MEMORIA_rtl_0                                                  ; work         ;
;                |altsyncram_pug1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uPD|PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|altsyncram:w_MEMORIA_rtl_0|altsyncram_pug1:auto_generated                   ; work         ;
;          |REGISTRADOR:U03A|                        ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 5 (5)            ; |uPD|PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03A                                                                        ; work         ;
;          |REGISTRADOR:U03|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |uPD|PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03                                                                         ; work         ;
;          |REGISTRADOR:U04|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |uPD|PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04                                                                         ; work         ;
;          |ULA:U02|                                 ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 5 (5)            ; |uPD|PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02                                                                                 ; work         ;
;    |ROM:U_MEM|                                     ; 125 (125)   ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (111)    ; 0 (0)             ; 14 (14)          ; |uPD|ROM:U_MEM                                                                                                                   ; work         ;
;    |pll:U_PLL|                                     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |uPD|pll:U_PLL                                                                                                                   ; work         ;
;       |altpll:altpll_component|                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |uPD|pll:U_PLL|altpll:altpll_component                                                                                           ; work         ;
;          |pll_altpll:auto_generated|               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |uPD|pll:U_PLL|altpll:altpll_component|pll_altpll:auto_generated                                                                 ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; o_BUSY       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS0[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS0[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS0[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS0[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS0[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS0[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS0[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS1[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS1[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS1[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS1[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS1[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS1[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS1[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS2[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS2[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS2[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS2[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS2[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS2[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS2[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS3[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS3[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS3[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS3[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS3[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS3[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_DIS3[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LED[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LED[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LED[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LED[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LED[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LED[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LED[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LED[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_LED[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i_RST        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_CHOICE[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_CHOICE[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_CHOICE[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_CHOICE[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_CHOICE[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_PREPARE    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_LOAD       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_CLK        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; i_CHOICE[15] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_CHOICE[14] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_CHOICE[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_CHOICE[12] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_CHOICE[11] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_CHOICE[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_CHOICE[9]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_CHOICE[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_CHOICE[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_CHOICE[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_CHOICE[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                       ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; i_RST                                                                                  ;                   ;         ;
;      - pll:U_PLL|altpll:altpll_component|pll_altpll:auto_generated|pll_lock_sync       ; 1                 ; 6       ;
;      - w_RST~0                                                                         ; 1                 ; 6       ;
;      - ROM:U_MEM|w_ADDRESS[10]~0                                                       ; 1                 ; 6       ;
;      - ROM:U_MEM|w_ADDRESS[8]~1                                                        ; 1                 ; 6       ;
;      - ROM:U_MEM|w_ADDRESS[9]~2                                                        ; 1                 ; 6       ;
;      - ROM:U_MEM|w_ADDRESS[0]~3                                                        ; 1                 ; 6       ;
;      - ROM:U_MEM|w_ADDRESS[1]~4                                                        ; 1                 ; 6       ;
;      - ROM:U_MEM|w_ADDRESS[2]~5                                                        ; 1                 ; 6       ;
;      - ROM:U_MEM|w_ADDRESS[3]~6                                                        ; 1                 ; 6       ;
;      - ROM:U_MEM|o_DOUT[10]~0                                                          ; 1                 ; 6       ;
;      - ROM:U_MEM|w_ADDRESS[5]~7                                                        ; 1                 ; 6       ;
;      - ROM:U_MEM|w_ADDRESS[4]~8                                                        ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[0]~0   ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[1]~1   ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[2]~2   ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[3]~3   ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[4]~4   ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[5]~5   ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[6]~6   ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[7]~7   ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[8]~8   ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[9]~9   ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[10]~10 ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|w_ADDR[0]~0                     ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|w_ADDR[1]~1                     ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|w_ADDR[2]~2                     ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|w_ADDR[3]~3                     ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|w_ADDR[4]~4                     ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|w_ADDR[5]~5                     ; 1                 ; 6       ;
;      - PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|w_ADDR[6]~6                     ; 1                 ; 6       ;
;      - ROM:U_MEM|Mux13~25                                                              ; 1                 ; 6       ;
;      - ROM:U_MEM|Mux12~23                                                              ; 1                 ; 6       ;
;      - pll:U_PLL|altpll:altpll_component|pll_altpll:auto_generated|pll1                ; 1                 ; 6       ;
; i_CHOICE[0]                                                                            ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[0]~feeder                               ; 0                 ; 6       ;
; i_CHOICE[1]                                                                            ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[1]                                      ; 1                 ; 6       ;
; i_CHOICE[2]                                                                            ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[2]~feeder                               ; 1                 ; 6       ;
; i_CHOICE[3]                                                                            ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[3]                                      ; 1                 ; 6       ;
; i_CHOICE[4]                                                                            ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[4]                                      ; 0                 ; 6       ;
; i_PREPARE                                                                              ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_PREPARE~0                                 ; 1                 ; 6       ;
; i_LOAD                                                                                 ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_LOAD~0                                    ; 0                 ; 6       ;
; i_CLK                                                                                  ;                   ;         ;
; i_CHOICE[15]                                                                           ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[15]                                     ; 1                 ; 6       ;
; i_CHOICE[14]                                                                           ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[14]~feeder                              ; 1                 ; 6       ;
; i_CHOICE[13]                                                                           ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[13]~feeder                              ; 0                 ; 6       ;
; i_CHOICE[12]                                                                           ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[12]                                     ; 1                 ; 6       ;
; i_CHOICE[11]                                                                           ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[11]                                     ; 1                 ; 6       ;
; i_CHOICE[10]                                                                           ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[10]~feeder                              ; 0                 ; 6       ;
; i_CHOICE[9]                                                                            ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[9]                                      ; 1                 ; 6       ;
; i_CHOICE[8]                                                                            ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[8]                                      ; 0                 ; 6       ;
; i_CHOICE[7]                                                                            ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[7]                                      ; 0                 ; 6       ;
; i_CHOICE[6]                                                                            ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[6]~feeder                               ; 0                 ; 6       ;
; i_CHOICE[5]                                                                            ;                   ;         ;
;      - PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[5]~feeder                               ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                           ;
+------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|Equal0~4                                 ; LCCOMB_X26_Y20_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[10]~26                           ; LCCOMB_X26_Y19_N4  ; 28      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[10]~29                           ; LCCOMB_X21_Y23_N30 ; 26      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PREPARE:U_PREPARE|COUPLER0:U_COUPLER_START|w_WR~0                            ; LCCOMB_X20_Y21_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PREPARE:U_PREPARE|COUPLER1:U_COUPLER_TIME|w_WR~0                             ; LCCOMB_X20_Y21_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PREPARE:U_PREPARE|COUPLER2:U_COUPLER_LE|w_WR~0                               ; LCCOMB_X20_Y21_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PREPARE:U_PREPARE|COUPLER3:U_COUPLER_BIN0|w_WR                               ; LCCOMB_X20_Y21_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PREPARE:U_PREPARE|COUPLER4:U_COUPLER_BIN1|w_WR~0                             ; LCCOMB_X20_Y21_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PREPARE:U_PREPARE|COUPLER5:U_COUPLER_BIN2|w_WR~0                             ; LCCOMB_X20_Y21_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PREPARE:U_PREPARE|COUPLER6:U_COUPLER_BIN3|w_WR~0                             ; LCCOMB_X20_Y21_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal1~1                               ; LCCOMB_X20_Y21_N12 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal2~0                               ; LCCOMB_X20_Y21_N4  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal3~0                               ; LCCOMB_X20_Y21_N6  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal4~0                               ; LCCOMB_X20_Y21_N24 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal5~0                               ; LCCOMB_X20_Y21_N8  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal6~0                               ; LCCOMB_X20_Y21_N2  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[15]~0                             ; LCCOMB_X20_Y21_N18 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector7~0            ; LCCOMB_X19_Y17_N6  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_INT_ADD[1]~1         ; LCCOMB_X16_Y17_N2  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_RD_IO                ; FF_X19_Y19_N23     ; 18      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_REG_INT[1]~1         ; LCCOMB_X15_Y17_N12 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_RET                  ; FF_X19_Y19_N13     ; 72      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_WR_IO                ; FF_X19_Y19_N9      ; 28      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_WR_RAM               ; FF_X19_Y19_N11     ; 5       ; Write enable ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_PC[4]~1              ; LCCOMB_X16_Y17_N0  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_REG_INT[0]~1         ; LCCOMB_X15_Y17_N30 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_CALL_INT    ; FF_X16_Y17_N9      ; 14      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_DECODE      ; FF_X14_Y17_N17     ; 33      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_STATE.st_WRITE          ; FF_X15_Y15_N1      ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_WR                      ; FF_X15_Y15_N21     ; 17      ; Write enable ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_WR1              ; LCCOMB_X20_Y18_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_WR2              ; LCCOMB_X20_Y18_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_WR3              ; LCCOMB_X20_Y18_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_WR4              ; LCCOMB_X20_Y18_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_EN_ADD_IO                              ; LCCOMB_X20_Y21_N10 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ROM:U_MEM|o_DOUT[10]~0                                                       ; LCCOMB_X19_Y18_N26 ; 14      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i_CLK                                                                        ; PIN_G21            ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; i_RST                                                                        ; PIN_H2             ; 33      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; pll:U_PLL|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 357     ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pll:U_PLL|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked ; PLL_2              ; 32      ; Clock        ; no     ; --                   ; --               ; --                        ;
; w_RST~0                                                                      ; LCCOMB_X19_Y18_N4  ; 21      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; w_RST~0                                                                      ; LCCOMB_X19_Y18_N4  ; 326     ; Async. clear ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                              ;
+------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal1~1                               ; LCCOMB_X20_Y21_N12 ; 16      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal2~0                               ; LCCOMB_X20_Y21_N4  ; 16      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal3~0                               ; LCCOMB_X20_Y21_N6  ; 16      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal4~0                               ; LCCOMB_X20_Y21_N24 ; 16      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal5~0                               ; LCCOMB_X20_Y21_N8  ; 16      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal6~0                               ; LCCOMB_X20_Y21_N2  ; 16      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[15]~0                             ; LCCOMB_X20_Y21_N18 ; 16      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; pll:U_PLL|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 357     ; 116                                  ; Global Clock         ; GCLK8            ; --                        ;
; w_RST~0                                                                      ; LCCOMB_X19_Y18_N4  ; 326     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_RET                                                                              ; 72      ;
; ROM:U_MEM|w_ADDRESS[3]~6                                                                                                                 ; 40      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_ULA[1]                                                                       ; 39      ;
; ROM:U_MEM|w_ADDRESS[2]~5                                                                                                                 ; 36      ;
; ROM:U_MEM|w_ADDRESS[0]~3                                                                                                                 ; 36      ;
; i_RST~input                                                                                                                              ; 33      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_DECODE                                                                  ; 33      ;
; ROM:U_MEM|w_ADDRESS[1]~4                                                                                                                 ; 32      ;
; pll:U_PLL|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked                                                             ; 32      ;
; pll:U_PLL|altpll:altpll_component|pll_altpll:auto_generated|pll_lock_sync                                                                ; 31      ;
; ROM:U_MEM|o_DOUT[5]                                                                                                                      ; 29      ;
; ROM:U_MEM|o_DOUT[6]                                                                                                                      ; 29      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_ULA[0]                                                                       ; 28      ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[10]~26                                                                                       ; 28      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_WR_IO                                                                            ; 28      ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[6]~30                                                                                     ; 26      ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[10]~29                                                                                       ; 26      ;
; ROM:U_MEM|o_DOUT[12]                                                                                                                     ; 26      ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[6]~27                                                                                     ; 25      ;
; ROM:U_MEM|o_DOUT[11]                                                                                                                     ; 24      ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[10]~1                                                                    ; 23      ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[10]~0                                                                    ; 23      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_IMED[1]                                                                      ; 22      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_RET                                                                     ; 22      ;
; ROM:U_MEM|o_DOUT[13]                                                                                                                     ; 22      ;
; ROM:U_MEM|w_ADDRESS[5]~7                                                                                                                 ; 20      ;
; ROM:U_MEM|w_ADDRESS[10]~0                                                                                                                ; 20      ;
; w_RST~0                                                                                                                                  ; 20      ;
; ROM:U_MEM|w_ADDRESS[4]~8                                                                                                                 ; 19      ;
; PREPARE:U_PREPARE|COUPLER6:U_COUPLER_BIN3|FF_SR:U_FF_SR|o_Q[1]                                                                           ; 19      ;
; PREPARE:U_PREPARE|COUPLER6:U_COUPLER_BIN3|FF_SR:U_FF_SR|o_Q[2]                                                                           ; 19      ;
; PREPARE:U_PREPARE|COUPLER5:U_COUPLER_BIN2|FF_SR:U_FF_SR|o_Q[1]                                                                           ; 19      ;
; PREPARE:U_PREPARE|COUPLER5:U_COUPLER_BIN2|FF_SR:U_FF_SR|o_Q[2]                                                                           ; 19      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_RD_IO                                                                            ; 18      ;
; PREPARE:U_PREPARE|COUPLER4:U_COUPLER_BIN1|FF_SR:U_FF_SR|o_Q[1]                                                                           ; 18      ;
; PREPARE:U_PREPARE|COUPLER4:U_COUPLER_BIN1|FF_SR:U_FF_SR|o_Q[2]                                                                           ; 18      ;
; PREPARE:U_PREPARE|COUPLER3:U_COUPLER_BIN0|FF_SR:U_FF_SR|o_Q[1]                                                                           ; 18      ;
; PREPARE:U_PREPARE|COUPLER3:U_COUPLER_BIN0|FF_SR:U_FF_SR|o_Q[2]                                                                           ; 18      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_WR                                                                                  ; 17      ;
; ROM:U_MEM|o_DOUT[15]                                                                                                                     ; 17      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[9]~_wirecell                                                                   ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[8]~_wirecell                                                                   ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[7]~_wirecell                                                                   ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[6]~_wirecell                                                                   ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[5]~_wirecell                                                                   ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[4]~_wirecell                                                                   ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[3]~_wirecell                                                                   ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[2]~_wirecell                                                                   ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[1]~_wirecell                                                                   ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[10]~_wirecell                                                                  ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[0]~_wirecell                                                                   ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_STATE.st_IDLE                                                                       ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[10]~10                                                          ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[9]~9                                                            ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[8]~8                                                            ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[7]~7                                                            ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[6]~6                                                            ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[5]~5                                                            ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[4]~4                                                            ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[3]~3                                                            ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[2]~2                                                            ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[1]~1                                                            ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|w_ADDR[0]~0                                                            ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_WR4                                                                          ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_WR2                                                                          ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_WR3                                                                          ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_WR1                                                                          ; 16      ;
; ROM:U_MEM|w_ADDRESS[9]~2                                                                                                                 ; 16      ;
; PREPARE:U_PREPARE|COUPLER0:U_COUPLER_START|w_WR~0                                                                                        ; 16      ;
; PREPARE:U_PREPARE|COUPLER1:U_COUPLER_TIME|w_WR~0                                                                                         ; 16      ;
; PREPARE:U_PREPARE|COUPLER2:U_COUPLER_LE|w_WR~0                                                                                           ; 16      ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|Equal0~4                                                                                             ; 16      ;
; PREPARE:U_PREPARE|COUPLER6:U_COUPLER_BIN3|w_WR~0                                                                                         ; 16      ;
; PREPARE:U_PREPARE|COUPLER5:U_COUPLER_BIN2|w_WR~0                                                                                         ; 16      ;
; PREPARE:U_PREPARE|COUPLER4:U_COUPLER_BIN1|w_WR~0                                                                                         ; 16      ;
; PREPARE:U_PREPARE|COUPLER3:U_COUPLER_BIN0|w_WR                                                                                           ; 16      ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[15]~6                                                                   ; 15      ;
; ROM:U_MEM|w_ADDRESS[8]~1                                                                                                                 ; 15      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_ULA[2]                                                                       ; 15      ;
; ROM:U_MEM|o_DOUT[10]~0                                                                                                                   ; 14      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_FETCH                                                                   ; 14      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_CALL_INT                                                                ; 14      ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03A|o_DATA[2]                                                                           ; 14      ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03A|o_DATA[0]                                                                           ; 14      ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03A|o_DATA[1]                                                                           ; 14      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_PC[0]                                                                            ; 14      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_STATE.st_WRITE                                                                      ; 13      ;
; ROM:U_MEM|Mux0~0                                                                                                                         ; 13      ;
; PREPARE:U_PREPARE|COUPLER6:U_COUPLER_BIN3|FF_SR:U_FF_SR|o_Q[3]                                                                           ; 13      ;
; PREPARE:U_PREPARE|COUPLER5:U_COUPLER_BIN2|FF_SR:U_FF_SR|o_Q[3]                                                                           ; 13      ;
; PREPARE:U_PREPARE|COUPLER4:U_COUPLER_BIN1|FF_SR:U_FF_SR|o_Q[3]                                                                           ; 13      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_PC[4]                                                                            ; 13      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_PC[2]                                                                            ; 13      ;
; ROM:U_MEM|o_DOUT[14]                                                                                                                     ; 13      ;
; PREPARE:U_PREPARE|COUPLER3:U_COUPLER_BIN0|FF_SR:U_FF_SR|o_Q[3]                                                                           ; 12      ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[15]~8                                                                   ; 11      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_IMED[0]                                                                      ; 11      ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_STATE.st_COUNT                                                                                     ; 11      ;
; PREPARE:U_PREPARE|COUPLER4:U_COUPLER_BIN1|FF_SR:U_FF_SR|o_Q[0]                                                                           ; 11      ;
; PREPARE:U_PREPARE|COUPLER3:U_COUPLER_BIN0|FF_SR:U_FF_SR|o_Q[0]                                                                           ; 11      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_PC[1]                                                                            ; 11      ;
; PREPARE:U_PREPARE|COUPLER6:U_COUPLER_BIN3|FF_SR:U_FF_SR|o_Q[0]                                                                           ; 10      ;
; PREPARE:U_PREPARE|COUPLER5:U_COUPLER_BIN2|FF_SR:U_FF_SR|o_Q[0]                                                                           ; 10      ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector22~2                                                                       ; 9       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_PC[4]~1                                                                          ; 9       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[9]~24                                                                    ; 9       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[11]~20                                                                   ; 9       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[13]~16                                                                   ; 9       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_WAIT~9                                                                  ; 9       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Equal0~0                                                                           ; 9       ;
; ROM:U_MEM|o_DOUT[10]                                                                                                                     ; 9       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[4]~34                                                                    ; 8       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[5]~32                                                                    ; 8       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[6]~30                                                                    ; 8       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[7]~28                                                                    ; 8       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[8]~26                                                                    ; 8       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[10]~22                                                                   ; 8       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[12]~18                                                                   ; 8       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[14]~14                                                                   ; 8       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[0]~10                                                                    ; 8       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[3]~7                                                                     ; 8       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[1]~5                                                                     ; 8       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[2]~3                                                                     ; 8       ;
; ROM:U_MEM|o_DOUT[9]                                                                                                                      ; 8       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_PUSH                                                                             ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[15]~12                                                                   ; 7       ;
; ROM:U_MEM|Mux13~17                                                                                                                       ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[4]                                                                            ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[5]                                                                            ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[6]                                                                            ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[7]                                                                            ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[8]                                                                            ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[9]                                                                            ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[10]                                                                           ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[11]                                                                           ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[12]                                                                           ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[13]                                                                           ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[14]                                                                           ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[15]                                                                           ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[0]                                                                            ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[3]                                                                            ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[1]                                                                            ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_INTERRUPT~0                                                                      ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_EN_ADD_IO                                                                                          ; 7       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal1~0                                                                                           ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[2]                                                                            ; 7       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_STATE.st_TIMER                                                                                     ; 7       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|Equal1~0                                                                                                    ; 7       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|Equal1~0                                                                                                    ; 7       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|Equal0~3                                                                                                    ; 7       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|Equal0~3                                                                                                    ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_PC[5]                                                                            ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_PC[3]                                                                            ; 7       ;
; ROM:U_MEM|o_DOUT[2]                                                                                                                      ; 7       ;
; ROM:U_MEM|o_DOUT[0]                                                                                                                      ; 7       ;
; ROM:U_MEM|o_DOUT[1]                                                                                                                      ; 7       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[13]~27                                                                   ; 6       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[11]~21                                                                   ; 6       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[9]~19                                                                    ; 6       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_STOP                                                                    ; 6       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Equal6~0                                                                           ; 6       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|Equal0~4                                                                                                    ; 6       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|Equal0~3                                                                                                    ; 6       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|Equal0~4                                                                                                    ; 6       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|Equal0~3                                                                                                    ; 6       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|Equal1~0                                                                                                    ; 6       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|Equal0~4                                                                                                    ; 6       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_WR_BCO                                                                           ; 5       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[15]~29                                                                   ; 5       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[12]~25                                                                   ; 5       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[8]~17                                                                    ; 5       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[6]~13                                                                    ; 5       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[4]~11                                                                    ; 5       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[5]~9                                                                     ; 5       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[2]~5                                                                     ; 5       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[1]~3                                                                     ; 5       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_WR_RAM                                                                           ; 5       ;
; ROM:U_MEM|Mux1~0                                                                                                                         ; 5       ;
; ROM:U_MEM|Mux4~2                                                                                                                         ; 5       ;
; ROM:U_MEM|Mux3~0                                                                                                                         ; 5       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_INPUT                                                                   ; 5       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Equal1~0                                                                           ; 5       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|Equal2~8                                                                                             ; 5       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector2~0                                                                        ; 5       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_EXECUTE                                                                 ; 5       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_SECOUND[0]                                                                                         ; 5       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|o_DONE                                                                                               ; 5       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_PREPARE                                                                                            ; 5       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|WideNor0                                                                                                    ; 5       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|Equal16~1                                                                                                   ; 5       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|WideNor0                                                                                                    ; 5       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|Equal16~1                                                                                                   ; 5       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|Equal0~4                                                                                                    ; 5       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|Equal16~1                                                                                                   ; 5       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|WideNor0                                                                                                    ; 5       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|Equal16~1                                                                                                   ; 5       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|Equal1~0                                                                                                    ; 5       ;
; ROM:U_MEM|o_DOUT[3]                                                                                                                      ; 5       ;
; ROM:U_MEM|o_DOUT[4]                                                                                                                      ; 5       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector7~0                                                                        ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[7]~20                                                                   ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[8]~12                                                                   ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[9]~17                                                                   ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[10]~9                                                                   ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[11]~14                                                                  ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[12]~6                                                                   ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[13]~11                                                                  ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[14]~52                                                                                    ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[15]~48                                                                                    ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[15]~5                                                                   ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[0]~43                                                                                     ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[14]~31                                                                   ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[10]~23                                                                   ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[7]~15                                                                    ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[3]~7                                                                     ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[0]~1                                                                     ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~28                                                                         ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_PC[8]                                                                            ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_WAIT                                                                    ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_CALL                                                                    ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector11~1                                                                       ; 4       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_SECOUND[2]                                                                                         ; 4       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_SECOUND[1]                                                                                         ; 4       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|WideOr0~1                                                                                                   ; 4       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|WideNor0~8                                                                                                  ; 4       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|WideNor0~6                                                                                                  ; 4       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|WideNor0~4                                                                                                  ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[10]                                                                            ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[9]                                                                             ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[8]                                                                             ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[7]                                                                             ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[6]                                                                             ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[5]                                                                             ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[4]                                                                             ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[3]                                                                             ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[2]                                                                             ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[1]                                                                             ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_ADDR[0]                                                                             ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[4]~3                                                    ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[5]~4                                                    ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[6]~5                                                    ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|altsyncram:w_MEMORIA_rtl_0|altsyncram_pug1:auto_generated|ram_block1a14                  ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[3]~2                                                    ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[1]~0                                                    ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[2]~1                                                    ; 4       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_STATE.st_READ                                                                       ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_IMED~4                                                                       ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[5]~88                                                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_IMED~2                                                                       ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Equal0~1                                                                           ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_REG_INT[0]~1                                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[4]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[4]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[4]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[5]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[5]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[5]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[6]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[6]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[6]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[7]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[7]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[7]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[7]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[8]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[8]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[8]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[8]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[9]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[9]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[9]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[9]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[10]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[10]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[10]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[10]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[11]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[11]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[11]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[11]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[12]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[12]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[12]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[12]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[13]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[13]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[13]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[13]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[14]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[14]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[14]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[14]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[15]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[15]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[15]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[15]                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[0]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[0]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[0]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[0]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[3]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[3]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[3]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[1]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[1]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[1]                                                      ; 3       ;
; ROM:U_MEM|Mux13~22                                                                                                                       ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U03|o_DATA[2]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U01|o_DATA[2]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U02|o_DATA[2]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_PC[7]                                                                            ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_JMPZ                                                                    ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_JMPI                                                                    ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_CMP                                                                     ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_JMPE                                                                    ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_REG_INT[1]~1                                                                     ; 3       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_SECOUND[3]~1                                                                                       ; 3       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|Equal0~5                                                                                             ; 3       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_STATE.st_IDLE                                                                                      ; 3       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|Equal3~6                                                                                             ; 3       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_SECOUND[3]                                                                                         ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|WideOr0~1                                                                                                   ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|Equal8~0                                                                                                    ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|Equal6~0                                                                                                    ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|WideOr3~1                                                                                                   ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|WideOr0~1                                                                                                   ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|Equal8~0                                                                                                    ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|Equal6~0                                                                                                    ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|WideOr3~1                                                                                                   ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|Equal4~0                                                                                                    ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|Equal8~0                                                                                                    ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|Equal6~0                                                                                                    ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|WideOr0~1                                                                                                   ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|Equal13~0                                                                                                   ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|Equal8~0                                                                                                    ; 3       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|Equal6~0                                                                                                    ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[4]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[5]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[6]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[3]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[1]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|REGISTRADOR:U00|o_DATA[2]                                                      ; 3       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_INT_ADD[0]                                                                       ; 3       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[2]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[3]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[4]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[5]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[6]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[7]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[8]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[9]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[10]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[11]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[12]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[13]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[14]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[15]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[1]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[0]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[8]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[9]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[10]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[11]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[12]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[13]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[14]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[15]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[2]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[3]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[0]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[1]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[4]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[5]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[6]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y1[7]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[2]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[3]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[4]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[5]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[6]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[7]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[8]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[9]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[10]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[11]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[12]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[13]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[14]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[15]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[1]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y2[0]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[4]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[5]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[6]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[7]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[8]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[9]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[10]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[11]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[12]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[13]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[14]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[15]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[0]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[3]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[1]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[2]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[4]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[5]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[6]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[7]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[8]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[9]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[10]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[11]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[12]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[13]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[14]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[15]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[0]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[3]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[1]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y5[2]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[0]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[1]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[2]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[4]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[5]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[6]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[7]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[8]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[9]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[10]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[11]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[12]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[13]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[14]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[15]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[3]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[4]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[5]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[6]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[7]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[8]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[9]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[10]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[11]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[12]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[13]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[14]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[15]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[0]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[3]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[1]                                                                                            ; 2       ;
; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y3[2]                                                                                            ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[5]~106                                                                                    ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~45                                                                         ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_STATE.st_IDLE~0                                                                     ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_STATE~9                                                                             ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_POP                                                                              ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_IMED~5                                                                       ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[15]~45                                                                                    ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[15]~44                                                                                    ; 2       ;
; ROM:U_MEM|Mux10~5                                                                                                                        ; 2       ;
; ROM:U_MEM|Mux8~0                                                                                                                         ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[6]~26                                                                                     ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|o_DATA_ULA[0]~4                                                                              ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal7~10                                                                                    ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal7~7                                                                                     ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal7~4                                                                                     ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal7~1                                                                                     ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|WideOr4~0                                                                          ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_POP~0                                                                            ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~35                                                                         ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_IMED~0                                                                       ; 2       ;
; ROM:U_MEM|Mux6~6                                                                                                                         ; 2       ;
; ROM:U_MEM|Mux6~4                                                                                                                         ; 2       ;
; ROM:U_MEM|Mux5~1                                                                                                                         ; 2       ;
; ROM:U_MEM|Mux6~3                                                                                                                         ; 2       ;
; ROM:U_MEM|Mux6~0                                                                                                                         ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_REG_INT[0]~0                                                                     ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_EN_ROM                                                                           ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_WAIT~4                                                                  ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE.st_WAIT~1                                                                  ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_STATE.st_IDLE~0                                                                                    ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector21~0                                                                       ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|INTERRUPCAO:U_INT|o_INT[2]~0                                                                      ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_INT_ADD[1]~1                                                                     ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_INT_ADD[1]~0                                                                     ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|Equal0~4                                                                                             ; 2       ;
; PREPARE:U_PREPARE|COUPLER0:U_COUPLER_START|FF_SR:U_FF_SR|o_Q[0]                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|Selector30~0                                                                                         ; 2       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_LOAD                                                                                               ; 2       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[4]                                                                                               ; 2       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[3]                                                                                               ; 2       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[2]                                                                                               ; 2       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[1]                                                                                               ; 2       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[0]                                                                                               ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|WideOr0~0                                                                                                   ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|Equal2~0                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|Equal9~0                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|WideNor0~6                                                                                                  ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|Equal5~0                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|WideNor0~5                                                                                                  ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|Equal12~0                                                                                                   ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|Equal16~2                                                                                                   ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|WideNor0~2                                                                                                  ; 2       ;
; PREPARE:U_PREPARE|COUPLER6:U_COUPLER_BIN3|FF_SR:U_FF_SR|o_Q[4]                                                                           ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|Equal0~2                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|Equal0~1                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|Equal0~0                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|WideOr0~0                                                                                                   ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|Equal2~0                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|Equal9~0                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|WideNor0~6                                                                                                  ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|Equal5~0                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|WideNor0~5                                                                                                  ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|Equal12~0                                                                                                   ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|Equal16~2                                                                                                   ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|WideNor0~2                                                                                                  ; 2       ;
; PREPARE:U_PREPARE|COUPLER5:U_COUPLER_BIN2|FF_SR:U_FF_SR|o_Q[4]                                                                           ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|Equal0~2                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|Equal0~1                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|Equal0~0                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|Equal2~0                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|WideOr3~0                                                                                                   ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|Equal9~0                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|Equal5~0                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|WideNor0~3                                                                                                  ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|Equal12~0                                                                                                   ; 2       ;
; PREPARE:U_PREPARE|COUPLER4:U_COUPLER_BIN1|FF_SR:U_FF_SR|o_Q[4]                                                                           ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|Equal0~2                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|Equal0~1                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|Equal0~0                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|WideOr0~0                                                                                                   ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|Equal2~0                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|WideNor0~7                                                                                                  ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|Equal5~0                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|WideNor0~6                                                                                                  ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|Equal12~0                                                                                                   ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|WideNor0~3                                                                                                  ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|WideOr3~1                                                                                                   ; 2       ;
; PREPARE:U_PREPARE|COUPLER3:U_COUPLER_BIN0|FF_SR:U_FF_SR|o_Q[4]                                                                           ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|Equal0~2                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|Equal0~1                                                                                                    ; 2       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|Equal0~0                                                                                                    ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|altsyncram:w_MEMORIA_rtl_0|altsyncram_r4h1:auto_generated|ram_block1a8 ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|altsyncram:w_MEMORIA_rtl_0|altsyncram_r4h1:auto_generated|ram_block1a1 ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|altsyncram:w_MEMORIA_rtl_0|altsyncram_r4h1:auto_generated|ram_block1a2 ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|altsyncram:w_MEMORIA_rtl_0|altsyncram_r4h1:auto_generated|ram_block1a3 ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|altsyncram:w_MEMORIA_rtl_0|altsyncram_r4h1:auto_generated|ram_block1a0 ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|altsyncram:w_MEMORIA_rtl_0|altsyncram_r4h1:auto_generated|ram_block1a5 ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|altsyncram:w_MEMORIA_rtl_0|altsyncram_r4h1:auto_generated|ram_block1a6 ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|altsyncram:w_MEMORIA_rtl_0|altsyncram_r4h1:auto_generated|ram_block1a7 ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|altsyncram:w_MEMORIA_rtl_0|altsyncram_r4h1:auto_generated|ram_block1a4 ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_PC[6]                                                                            ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[25]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[24]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[23]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[22]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[21]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[20]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[19]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[17]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[18]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[16]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[15]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[14]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[13]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[12]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[11]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[10]                                                                                          ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[9]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[8]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[7]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[6]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[5]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[4]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[3]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[2]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[1]                                                                                           ; 2       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_COUNT[0]                                                                                           ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_REG_INT[1]                                                                       ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_REG_INT[0]                                                                       ; 2       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_INT_ADD[1]                                                                       ; 2       ;
; pll:U_PLL|altpll:altpll_component|pll_altpll:auto_generated|pll_lock_sync~feeder                                                         ; 1       ;
; i_CHOICE[5]~input                                                                                                                        ; 1       ;
; i_CHOICE[6]~input                                                                                                                        ; 1       ;
; i_CHOICE[7]~input                                                                                                                        ; 1       ;
; i_CHOICE[8]~input                                                                                                                        ; 1       ;
; i_CHOICE[9]~input                                                                                                                        ; 1       ;
; i_CHOICE[10]~input                                                                                                                       ; 1       ;
; i_CHOICE[11]~input                                                                                                                       ; 1       ;
; i_CHOICE[12]~input                                                                                                                       ; 1       ;
; i_CHOICE[13]~input                                                                                                                       ; 1       ;
; i_CHOICE[14]~input                                                                                                                       ; 1       ;
; i_CHOICE[15]~input                                                                                                                       ; 1       ;
; i_CLK~input                                                                                                                              ; 1       ;
; i_LOAD~input                                                                                                                             ; 1       ;
; i_PREPARE~input                                                                                                                          ; 1       ;
; i_CHOICE[4]~input                                                                                                                        ; 1       ;
; i_CHOICE[3]~input                                                                                                                        ; 1       ;
; i_CHOICE[2]~input                                                                                                                        ; 1       ;
; i_CHOICE[1]~input                                                                                                                        ; 1       ;
; i_CHOICE[0]~input                                                                                                                        ; 1       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_LOAD~0                                                                                             ; 1       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_PREPARE~0                                                                                          ; 1       ;
; ROM:U_MEM|Mux10~10                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux10~9                                                                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[1]~112                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[1]~111                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[12]~110                                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[12]~109                                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[8]~108                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[8]~107                                                                                    ; 1       ;
; ROM:U_MEM|Mux12~16                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux12~15                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux13~16                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux13~15                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux12~23                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux12~10                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux12~9                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux12~7                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux12~6                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux13~25                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux13~10                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux13~9                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux13~7                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux13~6                                                                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[15]~105                                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_STATE~12                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[4]~104                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[5]~103                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[6]~102                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[3]~101                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[1]~100                                                                                    ; 1       ;
; ROM:U_MEM|Mux11~11                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux10~8                                                                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[2]~99                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~46                                                                         ; 1       ;
; ROM:U_MEM|Mux4~11                                                                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~44                                                                         ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~43                                                                         ; 1       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_STATE~15                                                                                           ; 1       ;
; PREPARE:U_PREPARE|BCD:U_BCD3|WideNor0~9                                                                                                  ; 1       ;
; PREPARE:U_PREPARE|BCD:U_BCD2|WideNor0~9                                                                                                  ; 1       ;
; PREPARE:U_PREPARE|BCD:U_BCD1|WideNor0~9                                                                                                  ; 1       ;
; PREPARE:U_PREPARE|BCD:U_BCD0|WideNor0~8                                                                                                  ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector14~1                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector14~0                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_STATE~11                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|w_STATE~10                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector13~2                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector13~1                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector13~0                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|Equal0~2                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|Equal0~1                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|Equal0~0                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|Add0~0                                                                                ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|Selector11~0                                                                          ; 1       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[5]                                                                                               ; 1       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[6]                                                                                               ; 1       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[7]                                                                                               ; 1       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[8]                                                                                               ; 1       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[9]                                                                                               ; 1       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[10]                                                                                              ; 1       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[11]                                                                                              ; 1       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[12]                                                                                              ; 1       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[13]                                                                                              ; 1       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[14]                                                                                              ; 1       ;
; PREPARE:U_PREPARE|CHOICES:U_CHOICES|o_Q[15]                                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector2~2                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Equal1~1                                                                           ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector8~1                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector2~1                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector3~0                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector9~3                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector9~2                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector9~1                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector9~0                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|w_ADDR[6]~6                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|w_ADDR[5]~5                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|w_ADDR[4]~4                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|w_ADDR[3]~3                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|w_ADDR[2]~2                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|w_ADDR[1]~1                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|w_ADDR[0]~0                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_IMED[1]~7                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector8~0                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_IMED[1]~6                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_IMED~3                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector6~2                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector6~1                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_ULA~3                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector6~0                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector7~2                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector7~1                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_ULA~2                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_ULA~1                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_ULA~0                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[4]~17                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[4]~17                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[4]~24                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[4]~98                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[4]~97                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[4]~96                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[4]                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[4]~95                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[4]~94                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[5]~16                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[5]~16                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[5]~23                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[5]~93                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[5]~92                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[5]~91                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[5]~90                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[5]~89                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[5]                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[6]~15                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[6]~15                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[6]~22                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[6]~87                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[6]~86                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[6]~85                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[6]                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[6]~84                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[6]~83                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[7]~14                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[7]~14                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[7]~14                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[7]~21                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[7]~82                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[7]~81                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[7]                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[7]~80                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[7]~79                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[8]~13                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[8]~13                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[8]~19                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[8]~13                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[8]                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[8]~78                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[8]~77                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[9]~12                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[9]~12                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[9]~11                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[9]~18                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[9]~76                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[9]~75                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[9]~74                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[9]~73                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[9]                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[9]~72                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[9]~71                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[10]~11                                                                  ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[10]~11                                                                  ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[10]~16                                                                  ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[10]~10                                                                  ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[10]~70                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[10]~69                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[10]                                                                           ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[10]~68                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[10]~67                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[11]~10                                                                  ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[11]~10                                                                  ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[11]~8                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[11]~15                                                                  ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[11]~66                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[11]~65                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[11]~64                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[11]~63                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[11]                                                                           ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[11]~62                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[11]~61                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[12]~9                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[12]~9                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[12]~13                                                                  ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[12]~7                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[12]                                                                           ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[12]~60                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[12]~59                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[13]~8                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[13]~8                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[13]~5                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[13]~12                                                                  ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[13]~58                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[13]~57                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[13]~56                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[13]~55                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[13]                                                                           ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[13]~54                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[13]~53                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[14]~7                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[14]~6                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[14]~7                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[14]~6                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[14]~10                                                                  ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[14]~9                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[14]~4                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[14]~3                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[14]~51                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[14]                                                                           ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[14]~50                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[14]~49                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[15]~5                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[15]~4                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[15]~5                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[15]~4                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[15]~2                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[15]~1                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[15]~7                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[15]~47                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[15]                                                                           ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[15]~46                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[15]~4                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[0]~3                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[0]~3                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[0]~3                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG0[0]~0                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[0]~42                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[0]                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[3]~2                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[3]~2                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[3]~2                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[3]~41                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[3]~40                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[3]~39                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[3]                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[3]~38                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[3]~37                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[1]~1                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[1]~1                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[1]~1                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[1]~36                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[1]                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[1]~35                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[1]~34                                                                                     ; 1       ;
; ROM:U_MEM|Mux11~10                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux11~9                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux11~8                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux11~7                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux11~6                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux11~5                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux11~4                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux11~3                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux11~2                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux10~7                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux10~6                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux10~4                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux10~3                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux10~2                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux9~2                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux9~1                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux9~0                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux8~3                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux8~2                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux8~1                                                                                                                         ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG3[2]~0                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG1[2]~0                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|w_REG2[2]~0                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector10~1                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector10~0                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[2]~33                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[2]~32                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[2]~31                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U04|o_DATA[2]                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[2]~29                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|w_DATA_BCO[2]~28                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector4~0                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Add1~31                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Add1~30                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Add1~29                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Add1~28                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Add1~27                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Add1~26                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Add1~25                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Add1~24                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Add1~23                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Add1~22                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Add1~21                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Add1~20                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector21~3                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector21~2                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector21~1                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Add1~17                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Add1~16                                                                            ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector22~3                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|o_DATA_ULA[0]~3                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|o_DATA_ULA[0]~2                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|o_DATA_ULA[0]~1                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal8~4                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal8~3                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal8~2                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal8~1                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal8~0                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|o_DATA_ULA[0]~0                                                                              ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal7~12                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal7~11                                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[14]~30                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[15]~28                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal7~9                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[13]~26                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[12]~24                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal7~8                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[10]~22                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[11]~20                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal7~6                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[9]~18                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[8]~16                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal7~5                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[7]~14                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[6]~12                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal7~3                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[4]~10                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[5]~8                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal7~2                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[3]~6                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[2]~4                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|ULA:U02|Equal7~0                                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[1]~2                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS2[0]~0                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector22~1                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector22~0                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_PC[4]~0                                                                          ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~42                                                                         ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~41                                                                         ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~40                                                                         ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~39                                                                         ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~38                                                                         ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~37                                                                         ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~36                                                                         ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|o_SEL_IMED~1                                                                       ; 1       ;
; ROM:U_MEM|Mux5~4                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux5~3                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux5~2                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux6~8                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux6~7                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux6~5                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux6~2                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux6~1                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux5~0                                                                                                                         ; 1       ;
; PREPARE:U_PREPARE|COUNTER:U_COUNTER|w_STATE~14                                                                                           ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[4]~33                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[5]~31                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[6]~29                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[7]~27                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[8]~25                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[9]~23                                                                    ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[10]~21                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[11]~19                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[12]~17                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[13]~15                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[14]~13                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[15]~11                                                                   ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[0]~9                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[0]~8                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[3]~6                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[1]~4                                                                     ; 1       ;
; ROM:U_MEM|Mux12~22                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux12~21                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux12~20                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux12~19                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux12~18                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux12~17                                                                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~34                                                                         ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~33                                                                         ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~32                                                                         ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~31                                                                         ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~30                                                                         ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_STATE~29                                                                         ; 1       ;
; ROM:U_MEM|Mux14~11                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux14~10                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux14~9                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux14~8                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux14~7                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux14~6                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux14~5                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux14~4                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux14~3                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux14~2                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux14~1                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux14~0                                                                                                                        ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector12~2                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector12~1                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector12~0                                                                       ; 1       ;
; ROM:U_MEM|Mux13~24                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux13~23                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux13~21                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux13~20                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux13~19                                                                                                                       ; 1       ;
; ROM:U_MEM|Mux13~18                                                                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|BANCO_REGISTRADOR:U01|o_RS1[2]~2                                                                     ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|Selector18~0                                                                       ; 1       ;
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|CONTROLE:U_DEC|w_REG_INT[2]                                                                       ; 1       ;
; ROM:U_MEM|Mux1~3                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux1~2                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux1~1                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux4~10                                                                                                                        ; 1       ;
; ROM:U_MEM|Mux4~9                                                                                                                         ; 1       ;
; ROM:U_MEM|Mux4~8                                                                                                                         ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; PROCESSADOR:U_PROC|CAMINHO_CONTROLE:CC|LIFO:U_LIFO|MEMORIA:U_MEMO|altsyncram:w_MEMORIA_rtl_0|altsyncram_r4h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 64           ; 2048         ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 2048                        ; 64                          ; 2048                        ; 64                          ; 131072              ; 16   ; None ; M9K_X13_Y16_N0, M9K_X25_Y20_N0, M9K_X13_Y19_N0, M9K_X25_Y19_N0, M9K_X25_Y22_N0, M9K_X25_Y17_N0, M9K_X13_Y17_N0, M9K_X13_Y15_N0, M9K_X13_Y21_N0, M9K_X13_Y20_N0, M9K_X13_Y18_N0, M9K_X13_Y14_N0, M9K_X25_Y15_N0, M9K_X25_Y16_N0, M9K_X13_Y22_N0, M9K_X25_Y21_N0 ; Old data             ; Old data        ; Old data        ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|MEMORIA:U05|altsyncram:w_MEMORIA_rtl_0|altsyncram_pug1:auto_generated|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; None ; M9K_X25_Y18_N0                                                                                                                                                                                                                                                 ; Old data             ; Old data        ; Old data        ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,902 / 47,787 ( 4 % ) ;
; C16 interconnects           ; 22 / 1,804 ( 1 % )     ;
; C4 interconnects            ; 934 / 31,272 ( 3 % )   ;
; Direct links                ; 261 / 47,787 ( < 1 % ) ;
; Global clocks               ; 9 / 20 ( 45 % )        ;
; Local interconnects         ; 585 / 15,408 ( 4 % )   ;
; R24 interconnects           ; 40 / 1,775 ( 2 % )     ;
; R4 interconnects            ; 1,216 / 41,310 ( 3 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.25) ; Number of LABs  (Total = 76) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 3                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 2                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 3                            ;
; 13                                          ; 2                            ;
; 14                                          ; 3                            ;
; 15                                          ; 9                            ;
; 16                                          ; 43                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.16) ; Number of LABs  (Total = 76) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 55                           ;
; 1 Clock                            ; 58                           ;
; 1 Clock enable                     ; 23                           ;
; 1 Sync. clear                      ; 7                            ;
; 2 Clock enables                    ; 21                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.64) ; Number of LABs  (Total = 76) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 14                           ;
; 17                                           ; 6                            ;
; 18                                           ; 5                            ;
; 19                                           ; 5                            ;
; 20                                           ; 4                            ;
; 21                                           ; 5                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 5                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.95) ; Number of LABs  (Total = 76) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 3                            ;
; 3                                               ; 4                            ;
; 4                                               ; 7                            ;
; 5                                               ; 6                            ;
; 6                                               ; 7                            ;
; 7                                               ; 5                            ;
; 8                                               ; 3                            ;
; 9                                               ; 12                           ;
; 10                                              ; 8                            ;
; 11                                              ; 4                            ;
; 12                                              ; 2                            ;
; 13                                              ; 1                            ;
; 14                                              ; 4                            ;
; 15                                              ; 2                            ;
; 16                                              ; 2                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.41) ; Number of LABs  (Total = 76) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 4                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 6                            ;
; 12                                           ; 2                            ;
; 13                                           ; 3                            ;
; 14                                           ; 5                            ;
; 15                                           ; 4                            ;
; 16                                           ; 1                            ;
; 17                                           ; 6                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 4                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 4                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 2                            ;
; 31                                           ; 5                            ;
; 32                                           ; 1                            ;
; 33                                           ; 1                            ;
; 34                                           ; 1                            ;
; 35                                           ; 1                            ;
; 36                                           ; 0                            ;
; 37                                           ; 0                            ;
; 38                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 47           ; 0            ; 47           ; 0            ; 0            ; 58        ; 47           ; 0            ; 58        ; 58        ; 0            ; 38           ; 0            ; 0            ; 20           ; 0            ; 38           ; 20           ; 0            ; 0            ; 0            ; 38           ; 0            ; 0            ; 0            ; 0            ; 0            ; 58        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 11           ; 58           ; 11           ; 58           ; 58           ; 0         ; 11           ; 58           ; 0         ; 0         ; 58           ; 20           ; 58           ; 58           ; 38           ; 58           ; 20           ; 38           ; 58           ; 58           ; 58           ; 20           ; 58           ; 58           ; 58           ; 58           ; 58           ; 0         ; 58           ; 58           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; o_BUSY             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS0[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS0[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS0[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS0[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS0[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS0[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS0[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS1[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS1[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS1[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS1[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS1[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS1[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS1[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS2[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS2[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS2[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS2[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS2[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS2[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS2[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS3[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS3[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS3[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS3[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS3[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS3[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_DIS3[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LED[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LED[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LED[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LED[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LED[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LED[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LED[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LED[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_LED[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_RST              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_PREPARE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_LOAD             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CHOICE[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                          ;
+---------------------------------------------------+----------------------------------------------------------------+-------------------+
; Source Clock(s)                                   ; Destination Clock(s)                                           ; Delay Added in ns ;
+---------------------------------------------------+----------------------------------------------------------------+-------------------+
; U_PLL|altpll_component|auto_generated|pll1|clk[0] ; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03A|o_DATA[0] ; 201.2             ;
+---------------------------------------------------+----------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                       ;
+----------------------------------------------------------------+------------------------------------------------+-------------------+
; Source Register                                                ; Destination Register                           ; Delay Added in ns ;
+----------------------------------------------------------------+------------------------------------------------+-------------------+
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[2]  ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[2]  ; 2.690             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[1]  ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[1]  ; 2.502             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[10] ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[10] ; 2.496             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[11] ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[11] ; 2.470             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[4]  ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[4]  ; 2.470             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[3]  ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[3]  ; 2.467             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[15] ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[15] ; 2.466             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[14] ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[14] ; 2.466             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[12] ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[12] ; 2.466             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[9]  ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y4[9]  ; 2.466             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[7]  ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[7]  ; 2.457             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[5]  ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[5]  ; 2.457             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[8]  ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[8]  ; 2.438             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[0]  ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[0]  ; 2.420             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[13] ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[13] ; 2.273             ;
; PROCESSADOR:U_PROC|CAMINHO_DADOS:CD|REGISTRADOR:U03|o_DATA[6]  ; PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y6[6]  ; 2.154             ;
+----------------------------------------------------------------+------------------------------------------------+-------------------+
Note: This table only shows the top 16 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "uPD"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:U_PLL|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:U_PLL|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 11 pins of 58 total pins
    Info (169086): Pin i_CHOICE[15] not assigned to an exact location on the device
    Info (169086): Pin i_CHOICE[14] not assigned to an exact location on the device
    Info (169086): Pin i_CHOICE[13] not assigned to an exact location on the device
    Info (169086): Pin i_CHOICE[12] not assigned to an exact location on the device
    Info (169086): Pin i_CHOICE[11] not assigned to an exact location on the device
    Info (169086): Pin i_CHOICE[10] not assigned to an exact location on the device
    Info (169086): Pin i_CHOICE[9] not assigned to an exact location on the device
    Info (169086): Pin i_CHOICE[8] not assigned to an exact location on the device
    Info (169086): Pin i_CHOICE[7] not assigned to an exact location on the device
    Info (169086): Pin i_CHOICE[6] not assigned to an exact location on the device
    Info (169086): Pin i_CHOICE[5] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 112 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uPD.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll:U_PLL|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal1~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal2~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal3~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal4~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal5~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|Equal6~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node PREPARE:U_PREPARE|DEMUX1x4:U_DEMUX1x4|o_Y0[15]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node w_RST~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ROM:U_MEM|o_DOUT[12]
        Info (176357): Destination node ROM:U_MEM|o_DOUT[13]
        Info (176357): Destination node ROM:U_MEM|o_DOUT[11]
        Info (176357): Destination node ROM:U_MEM|o_DOUT[14]
        Info (176357): Destination node ROM:U_MEM|o_DOUT[15]
        Info (176357): Destination node ROM:U_MEM|o_DOUT[1]
        Info (176357): Destination node ROM:U_MEM|o_DOUT[0]
        Info (176357): Destination node ROM:U_MEM|o_DOUT[2]
        Info (176357): Destination node ROM:U_MEM|o_DOUT[9]
        Info (176357): Destination node ROM:U_MEM|o_DOUT[10]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 11 (unused VREF, 2.5V VCCIO, 11 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 22 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 28 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.48 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/Daniela/Google Drive/Engenharia de Computação/Linguagem de Descrição de Hardware/coffe_machine_FPGA/uPD/output_files/uPD.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4969 megabytes
    Info: Processing ended: Thu Jun 28 19:56:09 2018
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Daniela/Google Drive/Engenharia de Computação/Linguagem de Descrição de Hardware/coffe_machine_FPGA/uPD/output_files/uPD.fit.smsg.


